TW544574B - Memory control method - Google Patents

Description

544574 Α7 Β7 五、發明説明（1 ) 【發明所屬之技術領域】 (請先閱讀背面之注意事項 寫本頁) 本發明係關於可以記憶體存取之記憶體控制裝訳、以記 憶體控制裝置與中央處理裝置構成之資料處理裝置、以及藉 由資料處理裝價與記憶體所構成之資料處理系統、進而適用 於前述被形成冻單一半導體封裝內之半導體裝置之有效的技 術。 【習知技術】 作爲具有中央處理裝置（c PU)之資料處理裝置可以 存取之記憶體，有主記憶體與快取記憶體。主記憶體係儲存 在中央處理裝置被實行之程式或應被處理之資料。作爲被形 成在半導體裝置之主記憶體之代表例，以： 經濟部智慧財產局員工消費合作社印製 D RAM (Dynamic Random Access Memory:動態隨機存 取記憶體）等之揮發性記憶體或F L A S H記憶體等之非揮 發性記憶體等大容量之記憶體裝置爲所周知。另一方面，作 爲快取記憶體，有 S R A M ( S t a t i c R a n d 〇 m A c c e s s M e mory :靜冑屋隨機存取記憶體）等之比較小容量之記憶體 。快取記憶體係被設置於以高速動作之中央處理裝置以及與 中央處理裝置相比，以低速動作之主記憶體之間，被設置爲 吸收兩者間之漣度不同之目的。 習知上，爲了以高速使以中央處理裝置、快取記憶體以 及主記憶體等耩成之資料處理系統動作之故，存在將主記憶 體之D R A Μ之讀出放大器作爲快取記憶體般地利用之技術 。說明將D R A Μ之讀出放大器快取記憶體般地利用之方法 本紙張尺度適用中國國家標奉（CNS ) Α4規格（210X297公釐） -4 - 544574 A7 B7 五、發明説明（2 ) (請先閱讀背面之注意事項寫本頁) 。資料處理裝價開始對於D R A Μ輸出列位址。在D R A Μ 中，藉由行位址，字元線被選擇，此字元線上之一行份之資 料被轉送保持於讀出放大器。接著，資料處理裝置對於D R A Μ輸出列位址。藉由列位址，指定之列開關被選擇，以讀 出放大器被保特之資料被讀出。上述之資料讀出終了後，讀 出放大器繼續上述字元線一行份之資料的保持。之後，資料 處理裝置對於D R A Μ進行存取之際，該存取之行位址如與 前次存取之行位址相同，資料處理裝置只輸出列位址。通常 ’子兀線之選擇動作需要比I父長的時間，但是如在讀出放大 器保持資料，在同一字元線上之存取，即對同一頁內之存取 發生之情形，可以短時間讀出資料。 【發明欲解決之課題】 經濟部智慧財產局8工消費合作社印製 但是，在上述技術存在問題。即，在由與對應讀出放大 器保持之資料之字元線不同的字元線讀出資料之情形，即在 將讀出放大器當成快取利用之情形，產生快取錯誤之情形， 將現在被選擇之字元線當成非選擇，預先充電資料線後，需 要選擇新的字元線。因此，在存取之際，需要進行預先充電 ，通常比起讀出資料，資料之讀出需要時間，產生反而讀出 變慢之情形。 作爲解決上述問題之幾個技術有：特開平6 - 1 3186 7 、特開平7 — 7 8 106以及特開2 00〇一 2 116 0° 在特開平6 — 1 3 1 86 7中，揭示：在將DRAM之 本紙張尺度適用中國國家標參（CNS ) A4規格（210X297公釐） -5- 544574 A7 B7 五、發明説明（3) (請先閲讀背面之注意事項寫本頁) 讀出放大器當成快取利用之際，即使快取錯誤產生之情形， 也可以高速化言賣出以及寫入之技術。具體爲顯示將 D R A Μ之資琳線分割爲記憶體與前置放大器被接續之資料 線，以及當成1决取記憶體使用之主放大器被接續之總體資料 線之D R A Μ之構成。進而，也顯示設置使記憶體單元與前 置放大器被接箱之資料線與總體位元線獨立短路之手段之構 成。藉由此構成，即使在以被接續於總體資料線之主放大器 保持1頁份之賓料的狀態，變成可以預先充電記億體單元與 前置放大器被接續之資料線，可以進行讀出別頁，即別的字 元線之資料之葬備。 又，在特園平7 — 7 8 1 0 6中，揭示：在將 經濟部智慧財產局員工消費合作社印製 D R A Μ之各複數記憶庫之讀出放大器當成快取利用之際’ 即使在記憶體庫間之交互的存取發生之情形，也可以高速化 讀出以及寫入之技術。具體爲顯示在D R A Μ控制電路內具 有對應於個別之記憶體庫之行位址記憶手段之資料處理系統 之構成。藉由此構成，對記憶體之存取是否爲對於與以前進 行之存取爲相同之行位址者，即，是否對於同一頁之存取之 判定，變成可以各頁地進行’特別是可以高速進行區塊轉送 等之處理。 進而，在特開2〇〇〇一2 1 16 0中，揭示··將多言己 憶體庫D R A Μ之各記憶體庫的讀出放大器當成快取記憶體 使用之技術。顯示爲了提升此種讀出放大器快取之位元率’ 在存取記憶體庫後，先行發行加上特定之補償値（ off-set)之下一位址，先使讀出先行位址之資料之手段。 本紙張尺度適用中國國家標赛（CNS ) A4規格（210X 297公釐） -6- 544574 A7 B7 五、發明説明（4 ) (請先閱讀背面之注意事項 寫本頁) 可是，本申請案發明者發現··在由主記憶體讀出中央處 理裝置實行之孢式或資料之際，對於主記憶體之存取存在一 些偏頗。例如，在對主記憶體之同一頁（同一字元線）內之 存取頻繁被進行之情形，或對不同頁之存取被頻繁進行之情 形’或對同一頁內之存取與對不同頁之存取幾乎以相同比例 被進行之情形等之偏頗。這些存取之偏頗發生之理由很大部 分係依存於程式之性質。本申請案發明者發現··在上述之習 知技術中，無祛充分對應上述存取之偏頗，無法解決起因於 該偏頗，在由主記憶體之資料的讀出或資料的寫入需要花時 間之問題點。 本發明之目的爲：在將D R A Μ等之主記憶體的讀出放 大器當成快取記憶體使用之資料處理裝置，以及以主記憶體 與資料處理裝置構成之資料處理系統中，高速化對於主記憶 體之存取速度，使得資料處理系統全體之高速化成爲可能。 本發明之前述以及其它目的與新的特徵由本詳細說明書 之記述以及所附圖面理應可以變淸楚。 經濟部智慧財產局員工消費合作社印製 【解決課題用之手段】 如顯示本潑明之代表性之手段，則如下述。 具有：判斷對現在的記憶體裝置之存取與以前之存取是 否相同頁，或不同頁，進行記憶體裝置之控制模式之切換之 手段。 即，係一種具有頁模式之記憶體控制裝置’在前述頁模 式中產生不同業存取之情形，頁模式被解除之記憶體控制裝 本紙張尺度適用中國國家標举（CNS ) A4規格（210X 297公釐） -7- 544574 Α7 Β7 五、發明説明（5) 置。進而，於甫述頁模式中，在存取同一頁之情形，行位址 之輸出被省略之記憶體控制裝置。又，在前述頁模式被解除 之情形，成爲：在存取中，列位址被輸出後，進行預先充電 控制之動作模式。 又，所謂前述預先充電控制係書屋前述列位址後的指定 期間經過後，R A S信號被設爲H i g h。另一方面，前述 所謂預先充電腔制係書屋前述列位址後之指定期間經過後， 預先充電指令被輸出。進而，也可以爲具有設定是否進行前 述頁模式之解除用之寄存器之構成。此處，前述所謂頁模式 有被稱爲頁開啓模式或R A S退下模式（ RAS down mode)之情形。 又，別的代表性手段爲：一種具有頁模式之記憶體控制 裝置，在前述頁模式中，不同頁存取連續發生之情形，頁模 式被解除之記憶體控制裝置。進而，在前述頁模式中，在存 取不同頁之情形，進行預先充電控制後，行位址被輸出，在 存取同一頁之犢形，行位址之輸出被省略。又，前述所謂預 先充電控制係R A S信號被當成H i g h輸出。另一方面， 前述所謂預先充電控制係預先充電指令被輸出，前述預先充 電指令之輸出後，指定期間經過後，前述行位址被輸出。又 ，在前述頁模式被解除之情形，成爲：在存取中，列位址被 輸出後’指定期間經過後，R A S信號被設爲H i g h之動 作模式。另一方面，在前述頁模式被解除之情形，成爲：在 存取中’列位址被輸出後，指定期間經過後，預先充電指令 被輸出之動作模式。進而，也可以具有：設定是否進行前述 本紙張尺度適用中國國隼（CNS) M規格（21〇><297公着）™ (請先閱讀背面之注意事項寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作杜印製 -8- 544574 A7 B7 五、發明説明（6) 解除用之寄存器。 又，別的千^表性之手段爲：一種具有第1模式與第2模 式之記憶體控铜裝置，在前述第1模式中，對第1頁之存取 發生後’在對與前述第1頁不同之第2頁之存取發生之情形 ’由前述第1楨式被切換爲前述第2模式之記憶體控制裝置 。進而，在前述第2模式中，發生對第3頁之存取後，對前 述第3頁之存诹發生之情形，由前述第2模式被切換爲前述 第1模式。又，前述所謂第1模式係連續存取同一頁用之模 式，前述所謂第2模式係連續存取不同頁用之模式。又，於 前述第1模式中，對同一頁指定次數存取所需要之時間比在 前述第2模式中，對同一頁前述指定之次數存取所必要之時 間還短。 進而’作爲別的手段，係一種具有第1模式與第2模式 之記憶體控制裝置，其特徵爲：前述第1模式具有省略行位 址之輸出，輸出列位址之記憶體存取，前述第2模式具有在 輸出行位址與列位址後，進行預先充電控制之記億體存取， 在前述第1模式中，進行預先充電控制後，進行行位址與列 位址之記憶體存取之情形，模式被切換爲前述第1模式之記 憶體控制裝置。此處，其特徵爲：在前述第2模式中，在對 於同一行存取之記憶體存取發生之情形，模式被切換爲前述 第1模式。又，也可以具有：設定是否進行前述第1模式與 前述第2模式之切換用之寄存器。此處，前述第2模式之前 述預先充電控制係：輸出前述列位址後，以規格被決定之期 間經過後，使R A S信號以 本紙張尺度適用中國國家榡奉（CNS ) A4規格（21〇χ297公釐） (請先閱讀背面之注意事項 寫本頁) •裝· 、·!! 經濟部智慧財產局員工消費合作社印製 -9 - 544574 Α7 _______ Β7 五、發明説明（7) Η 1 gh準位翰出。另一方面，前述第2模式之前述湏先充 電控制係·書屋前誤列位址後，以規格被決定之期間經過後 ，輸出預先充霄指令。 進而，作舄別的手段，可以爲一種具有：書屋位址之中 央處理裝置；似及前述位址被供給，以第丄模式與第2模式 動作之記憶體拽制裝置；以及藉由前述記憶體裝置被控制之 曰己丨思體衣置，方令則述第1模式爭，對前述記憶體裝置之第1 頁的存取發生後，對與前述第1頁不同之前述記億體裝置之 第2頁的存取潑生之情形，由前述第1模式被切換爲前述第 2検式之貪料處理系統。此處，前述資料處理系統係具有： δ受疋切換則述第1模式與前述第2模式而動作或不切換其而 動作之記憶電璐。進而，中央處理裝置可以變更前述記憶電 路之设疋。進而，前述中央處理裝置與前述記憶體控制裝置 被形成在同一邙導體晶片上。或前述中央處理裝置與前述記 憶體控制裝置與前述記憶體裝置也可以爲被形成在單一之半 導體封裝內之榍成。 經濟部智慧財產局員工消費合作社印製 又’作爲別的手段，也可以爲具有：對於記憶體裝置， 省略行位址，輸出列位址之第1存取；以及進行前述記憶體 裝置之預先充電後，輸出行位址與列位址之第2存取；以及 於前述記憶體裝置輸出行位址與列位址後，進行前述記憶體 裝置之預先充電之第3存取，在前述第1存取後，進行前述 第2存取，在前述第2存取後，進行前述第3存取之記憶體 控制裝置。此處，也可以爲進行前述第1存取後，複數次進 行則述第2存取後，進行前述第3存取者。

-10- 544574 A7 B7 五、發明説明（8 ) 進而，作爲別的形態’也可以爲具有··記憶位址被輸入 之輸入節點，汲被輸入前述輸入節點之位址之第1記憶電路 •，以及比較被言5憶在_述桌1 憶電路之位址與被輸入前述 輸入節點之資韻之第1比較電路；以及比較前述第1比較電 路之輸出與第2記憶電路之資訊之第2比較電路；以及依據 前述第2比較電路之輸出，第1狀態或第2狀態被設定之第 1電路之記憶儎控制電路。此處，前述第1比較電路輸出被 記憶於前述第1記憶電路之位址與被輸入前述輸入節點之資 訊被判定爲不一致之次數，前述第2比較電路比較前述第1 比較電路輸出之前述次數與前述第2記憶電路之資訊。進而 ，也可以具有：藉由前述第1電路，前述第1狀態被設定之 情形，輸出被輸入前述輸入節點之位址的第1部份與第2部 份，藉由前述第1電路，前述第2狀態被設定之情形，輸出 被輸入於前述輸入節點之位址之第1部份之第2電路；以及 將前述第2電路之輸出對記憶體裝置輸出之輸出節點。又， 前述第1記憶體電路記憶被輸入前述輸入節點之位址內的一 部份，前述第1比較電路也可以比較前述第1記憶電路記憶 之前述位址內之一部份與被輸入前述輸入節點之位址的一部 份。此處，前述所謂第1比較電路進行之比較也可以爲：被 輸入前述輸入節點之第1位址與前述第1位址被輸入前述輸 入節點前，被輸入前述輸入節點之第2位址之比較。進而， 被輸入前述輸入節點之位址具有複數的位元寬，前述第1言己 憶電路具有複數的區域，前述第1比較電路也可以爲比較： 被記憶在依據前述第1位址之指定位元被指定之前述複數的 本紙張尺度適用中國國家標拳（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項 本頁) -裝-

、1T 經濟部智慧財產局員工消費合作社印製 -11 - 544574 經濟部智慧財產局員工消費合作社印製 A7 ________B7五、發明説明（9 ) 區域中的1個之位址與前述第1位址者。又，前述所謂第1 部份係前述記憶體裝置之行位址，前述所謂第2部份可以爲 則述記憶體裝置之列位址。進而，也可以爲中央處理裝置輸 出之位址被供瀚於前述輸入節點者。 依據表示中央處理裝置之1次快取之構成之行大小、索 引以及標籤之資訊；以及表示中央處理裝置存取之記憶體裝 置之構成之列位址、行位址、記憶體庫位址之資訊，可以調 整中央處理裝置之位址與記憶體裝置之位址之對應之記憶體 控制裝置。 又，組合上述之實現手段，爲了更提升對記億體裝置之 同一頁之存取頻度，存取記憶體裝置後，先行發行其下一位 址（加上指定之補償値之位址），使先行發行之資料保持於 別的記憶體裝置內記憶體庫的讀出放大器。此處，判斷以前 之先行發行位址對於現在的存取是否爲同一頁，在爲同一頁 之情形，使先行發行位址成爲有效，在不同頁之情形，使先 行發行位址成爲無效地進行切換，也可以控制記憶體裝置。 又，也可以藉由表示中央處理裝置之1次快取之構成之 行大小、索引以及標籤之資訊；以及表示中央處理裝置存取 之記憶體裝置之構成之列位址、行位址、記憶體庫位址之資 訊，自動地附加調整中央處理裝置之位址與記憶體裝置之位 址之對應之構成。此構成雖也可以追加地附加於上述之構成 ，但是單獨也可以獲得本發明之效果。 【發明之實施形態】 請 先 閱 讀 背 λ 5 意 事 I· 馬 本 頁 裝 訂

本紙張尺度適用中國國家標攀（CNS ) A4規格（210 X 297公釐） -12- 544574 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（1〇) 圖1係本潑明之第1實施形態之資料處理系統之構成圖 〇 貪料處理部M S 〇係具有中央處理裝置C P U與1次快 取記憶體L 1 C。資料處理部M S 0雖也可以具有浮點運算 單元等圖示以外之要素，但是在本發明中，沒有直接關係之 故，省略圖示以及說明。中央處理裝置C P U雖無特別限制 ，爲藉由3 2位元之位址信號可以管理位址空間，於位址空 間之一部份被分配後述之記憶體模組。 達成主記憶體之功能之記憶體模組Μ Ε Μ係藉由複數的 記憶體裝置（ΜΕΟ〜ΜΕ7)所構成。在中央處理裝置C P U被實行之程式或程式之實行中所必要之資料（以下，在 本詳細說明書中，不進行程式與資料之區別，一律記載爲資 料）被記憶於記憶體裝置。本實施形態之記憶體裝置之個個 係由4個之記憶體庫所構成，於各記憶體庫設置讀出放大器 。關於記憶體裝置之記憶體庫，2記憶體庫構成、8記憶體 庫構成也沒有問題，並不特別限定爲4記憶體庫。進而，也 可以爲不具有言2憶體庫構成。 在資料處理部M S 〇與記憶體模組Μ Ε Μ之間設置控制 記憶體模組Μ Ε Μ之記憶體控制單元M C U。P C I橋接電 路B R G被接續於記憶體控制單元。P C I橋接電路係被使 用於由資料處理系統外對於記憶體模組轉送資料之情形。 記憶體控制模組M C U具有控制記憶體模組內之記憶體 裝置之更新之更新控制電路R F C。又，記憶體控制單元具 有調停由中央處理裝置C P U來之記憶體存取，以及由更新 (請先閲讀背面之注意事¾ -裝-- 寫本頁)

、1T ·; 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐） -13- 544574 A7 B7 五、發明説明（11) 控制電路來之言5憶體模組之更新用之記憶體存取’以及由P C I橋接電路B R G來之記憶體存取之調停電路A R B。調 停電路監視由中央處理裝置、更新控制電路以及P C I橋接 電路來之存取要求，依序優先順位許可個別之存取要求內之 1個。本實施形態之優先順位並無特別限制，設更新控制電 路之存取要求爲第1，由中央處理裝置來之存取要求爲第2 ，由P C I橋接電路來之存取要求爲第3優先順位。記憶體 控制單元進而具有：接受在調停電路被許可之存取，控制記 憶體模組之記憶體控制電路M C。在構成記憶體模組之記憶 體裝置爲D R A Μ等之情形，需要更新動作之故，上述之更 新控制電路成爲有效。 又，在本實施形態中，合倂資料處理部與記憶體控制單 元而稱爲資料處理裝置。但是，在資料處理部中，也可以在 本實施形態之記憶體控制單元中組入記憶體控制單元。本實 施形態之資料處理部與未圖示出之時脈C L Κ同歩動作。以 下敘述者並不只被限定適用於第1實施形態，可被適用於本 詳細說明書之全部的實施形態。 以下，說明上述之資料處理系統之動作。中央處理裝置 C P U作爲對於記憶體模組Μ Ε Μ，資料之讀出或寫入等之 存取要求，透過C 0 0將讀出命令輸出於調停電路 A R Β、透過A D 0將記憶體之位址輸出於調停電路 A R B。依循上述之調停手續，調停電路一許可由中央處理 裝置來之讀出命令之存取，透過I C ◦，將讀取命令輸出於 記憶體控制電路M C，透過I A D將位址輸出於記憶體控制 本紙張尺度適用中國國家標拳（CNS ) Α4規格（210X297公釐） 請 先 閲 讀 背 ιέ 之 注 意 事 寫 本 頁 經濟部智慧財產苟員工消費合作社印製 14- 544574 A7 B7 ___ 五、發明説明（12) 電路M C。記彳意體控制電路接受由調停電路來之讀取命令與 位址信號，控淛記憶體模組Μ Ε Μ內之記憶體裝置（Μ Ε 0 〜Μ Ε 7 )。 圖2係圖1之記憶體模組Μ Ε Μ之詳細構成。本實施形 態之記憶體模潮係以8個之記憶體裝置（Μ Ε 0〜 Μ Ε 7 )所構咸。記憶體模組內之1個記憶體裝置Μ Ε〇具 有4個之記憶體庫（Β 0〜Β 3 )與主放大器Μ Α與輸入輸 出緩衝器I〇B U F。其它之記憶體裝置（Μ Ε 1〜Μ E 7 )也與Μ Ε 〇同樣構成之故，省略圖示與說明。 經濟部智慧財產局員工消費合作社印製 裝-- (請先閲讀背面之注意事項 寫本頁)

Μ Ε 〇具有之4個的記憶體庫（Β 〇〜Β 3 )之內的1個的 記憶體庫Β 〇具有：記憶體陣列、行解碼器X — D E C、列 解碼器Υ — D E C、讀出放大器陣列S Α - A R Υ、列開關 C S W以及總體位元線G B L。其它之記憶體庫C Β 1〜B 3 )也與記憶體庫B 0相同構成之故，省略圖示與說明。記 憶體控制模組M C U與記憶體模組Μ Ε Μ透過6 4位元寬之 總線M D Q進行資料之輸入輸出。被接續於記憶體控制模組 MCU之64位元總線在記憶體模組內被分割爲8個之記憶 體裝置（Μ Ε 〇〜Μ Ε 7 )之故，8位元之總線被接續於1 個之記憶體裝置。各記憶體裝置以由記憶體控制電路M C來 之命令同時動作，記憶體模組 Μ Ε Μ同時進行6 4位元資料之讀出以及寫入。本實施形態 之記憶體裝置（Μ Ε 0〜Μ Ε 7 )係每一 4個之記憶體庫可 以獨立控制。 在圖3與圖4中，顯示記憶體庫之詳細構成與記憶體模 本紙張尺度適用中麵隼（CNS) Α4規格（210Χ297公釐) ' -' -15- 544574 A7 B7 五、發明説明（13) 組Μ E Μ之動作。又，在本實施形態的以下說明中，記憶體 裝置係以同步D R A Μ進行說明。以下，以圖4說明在圖1 所示之信號線之信號的狀況。中央處理裝置C P U輸出之讀 出命令與存取位址經由調停電路A R Β透過 I C 0與I A I)被輸入記憶體控制電路M C。記憶體控制電 路對於記憶體糢組，透過M C ◦輸出記憶體庫主動命令A C 、透過M A D車俞出記億體庫位址B K〇（M A D〔 1 3 : 1 2〕之2位元）與行位址R Ο ( M A D〔 1 1 :〇 〕之1 2位元）。接著，透過M C〇輸出讀取命令R D、透 過M A D輸出記憶體庫位址B K 0 ( M A D D〔 1 3 : 1 2 〕）與列位址R 〇 ( M A D D D 〔 8 ·· 0〕之9位元）。記 憶體控制電路輸出之命令或位址並行被輸入記憶體模組M E Μ內之8個的記憶體裝置，進行相同讀出動作。在本貫施形 態中，藉由記憶體模組或記憶體控制單元形成之資料處理系 統係與時脈信號同步動作之故，個別之命令與位址、以及資 料與時脈同步被輸入輸出。 經濟部智慧財產局員工消費合作社印製 命令與位址共通被輸入圖2所示之記憶體模組Μ Ε Μ內 之8個的同步DRAM (ME 0〜ΜΕ7 )之故’在以下’ 說明那些S D R Α Μ 1個之動作。記憶體庫主度命令A C與 記憶體庫位址B K 0與行位址R 0 一被輸A S D R A Μ，f由記憶體庫位址B K Q被選擇之4個內的1 個之記憶體庫β 〇之行解碼器x — D E C，記憶體庫內之4 〇 9 6條之字元線中的1條字元線W L被選擇。在圖3』示 圖2所示之記憶體庫之詳細。藉由1條之字冗線被轟擇，由 -16- 本紙張尺度適用中國國家標攀…⑽以私見格㈠川以…公釐） 544574 Α7 Β7 五、發明説明（14) (請先閱讀背面之注意事寫本頁) 4 0 9 6位元形成之1頁份之記憶體單元之資料通過4〇9 6之位元線對（由BLO — 0與BLBO - 0至BL7 - 5 11與BLB7-511)，被傳送於

4 0 9 6個之讀出放大器陣列S A - A R Y ’藉由個別之讀 出放大器被放大、保持。接著，爲了讀出被保持在讀出放大 器之資料，.透過M C〇，讀取命令R D被輸入，透過M A D ，與字元線選擇時之記憶體庫位址B K 0相同之記憶體庫位 址Β Κ 0與列位址C 0被輸入。與字元線之選擇時相同地， 藉由記憶體庫位址Β Κ 0，4個之記憶體庫中的1個的記憶 庫被選擇，被選擇之記憶體庫之列解碼器Υ - D E C藉由列 位址C〇，選擇4 0 9 —6個之列開關群 C S W中的8個之列開關。在藉由列解碼器Υ - D E C.被選 擇之8個之列開關中，被保持在讀出放大器之資料被輸出於 總體位元線（G B L 〇〜G B L Β 7 )。被輸出於總體位元 線之8位元的資料透過圖2所示之主放大器Μ Α與輸入輸出 緩衝器I〇C U F被輸出於M D Q。輸出於 M D Q之際，資料也由進行上述動作之其它的7個 經濟部智慧財產局員工消費合作社印製 5 D R A Μ被輸出之故，變成6 4位元之資料被輸出。如上 述般地輸出資料後，記憶體控制電路M C輸出預先充電命令 P R Ε，即預先充電控制用之預先充電指令與記憶體庫位址 Β Κ 0。藉由此，解除被選擇之記憶體庫之被選擇的字元線 之選擇，進行位元線之預先充電。關於此預先充電，有關在 列位址輸出後以哪種定時進行，也有藉由規格而被決定之情 形。在本詳細說明書之同步型記憶體裝置中，其期間成爲4 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -17- 544574 A7 B7 五、發明説明（15) 時脈後，但是並不特別限制。關於不是本詳細說明書之同步 型之記愴體裝置也相同。即，使R A S信號成爲H i g h， 進行預先充電，關閉頁。在以上之動作中，記憶體控制電路 M C對於記憶體模組Μ E Μ輸出記憶體庫主動命令A C，至 資料由記憶體糢組被輸出爲止之等待爲7循環，即，存取之 等待變成7循環。 圖5係圖1之記憶體控制電路M C之詳細構成。記憶體 控制電路具有：頁存取判定電路Ρ Η ;以及模式切換方塊Μ 〇D Ε ;以及對於記憶體模組，發行控制命令與存取位址之 位址產生電路A C G ;以及進行對於記憶體模組之輸入輸出 資料之控制之輸入輸出資料控制電路D Q B。頁存取判定電 路Ρ Η係進行由以前的存取位址之行位址與由調停電路A R B被供給之現在的存取位址之行位址是否一致之判定。模式 切換方塊Μ〇D E係動態地進行：在對記憶體模組Μ Ε Μ之 存取後，是否成爲關閉記憶體裝置之頁之頁關閉模式、或維 持開啓頁之狀態之頁開啓模式之切換的方塊。關於頁存取判 定電路與模式切換方塊，顯示於下。 依據圖6輿圖7，說明頁存取判定電路Ρ Η與模式切換 方塊的動作。圖6係顯示對應於頁存取判定電路保持之記憶 體模組Μ Ε Μ之各記憶體庫之行位址選擇信號P S與比較行 位址T R A D之表。對於個別之記憶體庫之前一存取的行位 址被記憶在比較行位址T R A D。行位址選擇信號P S爲L 〇 w時，顯示對應之記憶體庫之行位址 T R A D未被選擇，在H i g h時，顯示該記憶體庫之行位 本紙張尺度適用中國國家標隼（CNS) A4規格（210X 297公釐） (請先閱讀背面之注意事項寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作社印製 -18- 544574 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（16) 址T R A D被選擇。即，在對應之記憶體庫之前次的存取終 了之時間點，如頁被關閉，成爲L 〇 w，如頁維持開啓，成 爲 H i g h 〇 圖7 ( a )係顯示頁存取判定電路P H之動作定時。讀 取命令R與存耳2位址A D 0由調停電路A R Β被輸入於記憶 體控制電路M C。存取位址A D 0具有指定記憶體庫之記憶 體位址I A D ( B A N K )與指定字元線之行位址1 A D ( R〇W )。在存取位址A D 0之中，以指定記憶體庫之記憶 體位址I A D ( B A N K )之値爲、、1 〃 、指定字元線，即 頁之行位址I A D ( R〇W )爲3 8 〃之情形爲例顯示。 頁存取判定電路依據記憶體庫位址之★ 1 〃，比較由圖6所 示之表所取得之第1記憶體庫之比較行位址之値〜5 〃與被 輸入之行位址I A D C R〇W )之値〜3 8 〃 。在此情形’ 被輸入之行位址與比較行位址並不一致。即’關於記憶體庫 1 ，在前一個之對於記憶體庫1之存取與此次之對於記憶體 庫1之存取中，行位址不同，即被判定爲不同之頁存取。在 此情形，圖5所万顯示行位址之一致的信號Η T成爲L 〇 w 。又，關於記憶體庫1之行位址之不一致信號M S I G〔 1 〕成爲Hi g h，對模式切換方塊MODE被輸出。ps〇 係第1記憶體庫之 P S値之H i g h的輸出。進而，第1記憶體庫之比較行位 址與行位址不一致之故，第1記憶體庫之比較行位址之値由 5被更新爲3 8。 接著，說明圖7 ( b )之動作。顯示：被輸入記憶體控 (請先閲讀背面之注意事寫本頁) 裝· 訂 k 本紙張尺度適用中國國家標举（CNS)A4規格（210X297公釐） -19- 544574 A7 B7 五、發明説明（1? 制電路M C之記憶體位址I A D ( B A N K )爲、、3 〃 、行 位址I A D ( R〇W )爲〜4 1 〃之情形。頁存取判定電路 (請先閲讀背面之注意事項^?^寫本頁) P Η比較圖6所示之第3記憶體庫之比較行位址之値> 4 1 〃與被輸入之行位址I A D ( R〇@ )之4 1 〃 。在此情 形，被輸入之行位址與比較行位址一致。即，關於記憶體庫 3 ，前一之對於記憶體庫3之存取與此次之對於記憶體庫3 之存取中，行位址一*致，即’被判定爲頁存取。其結果爲： 顯示行位址之一致的信號Η T成爲 H i g h、關於記憶體庫3之行位址的不一致信號 MSIG〔3 〕成爲Low°PS〇爲第3記憶體庫之 P S値之H i g h輸出。第3記憶體庫之比較行位址與被輸 入之行位址一致之故，第3記憶體庫之比較行位址之値'' 4 1 〃被維持原樣。此處，M S I G〔 *〕（ *係記憶體庫號 碼）係對於第*記憶體庫之行位址不一致信號，對第*記憶 體庫之存取在頁存取之情形成爲L 〇 w，在不同之頁存取之 情形成爲H i g h。 經濟部智慧財產局員工消費合作社印製 模式切換方塊Μ 0 D E係具有切換被分配於各記憶體庫 之控制模式之複數的模式切換電路（P R J 0〜 P R J 3 )。其中之一之對第3記憶體庫之模式切換電路P R J 3係由：不同之頁存取的連續次數的存取次數計數器R C與依據此存取次數計數器R C之値，將L P R〔 3〕切換 爲H i g h準位或L 〇 w準位之開關電路S W所構成。L P R 〔 3〕爲H i g h時，顯示頁開啓模式， L 〇 w時，顯示頁關閉模式。其它之模式切換電路（ 本紙張尺度適用中國國家標赛（CNS) A4規格（210X297公釐） -20- 544574 經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（1參 P RJO〜P RJ 2)之構成與模式切換電路PRJ 3相等 ，各爲對應於由記憶體模組之第0記憶體庫至第2記憶體之 模式切換電路。上述之頁開啓模式係由記憶體模組讀出資料 、對記憶體模組寫入資料用，存取記憶體模組之記’在產生 下一存取爲止不關閉頁地控制記憶體裝置之模式，頁關閉模 式係存取記憶體模組之際，每次存取關閉頁地控制記憶體裝 置之模式。R A S退下模式或單單頁模式係對應於頁開啓模 式之表現。 在模式切換電路（PRJ 0〜PRJ 3)所具備之存取 次數計數器R C中，依據中央處理裝置CPU可以設定不同 之頁存取的連續次數。中央處理裝置C P U輸出設定於存取 次數計數器用之命令R S E T與不同之頁存取的連續次數之 値。命令R S E T與連續次數之値經由圖1之 C〇〇與A D 〇，被輸入記憶體控制單元M C U，透過調停 電路ARB被輸入模式切換電路（PRJ 〇〜PR J 3)， 藉由由中央處理裝置來之命令，不同之頁存取的連續次數之 値被設定於存取次數計數器R C。（在本實施形態中，中央 處理裝置雖然設定不同之頁存取的連續次數之値，但是並不 特別限制之意，也可以由資料處理系統外設定，也可以在記 憶體控制單元之製造階段設定固定値。） 圖8係顯示模式切換電路（P R J 〇〜P R J 3 )之動 作。模式切換電路（P R J 〇〜P R J 3 )對應第0記憶體 庫〜第3記憶體庫，獨立控制個別之記憶體庫。但是，彼等 之動作係依據同一思想而動作之故，此處，以控制第3記憶 $紙張尺度適用中國國家標隼（(：灿）八4規格（210/297公釐) (請先閱讀背面之注意事®^填寫本頁) 裝· 訂 k -21 - 544574 A7 _ B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（1穿 體庫之模式切換電路P R J 3之動作爲代表做說明。又，設 爲’·在模式切換電路P R J 3之存取次數計數器R C中已經 設定不同之頁存取的連續次數値N。以下，將模式切換電路 的動作大分爲2個的動作流程做說明。 首先，說明第1動作流程。於此狀態中，設爲頁開啓模 式已經被設定者。由中央處理裝置C P U來之對於記憶體模 組Μ E Μ之存取透過調停電路A R B被輸入記憶體控制電路 M C。頁存取判定電路P Η判定被輸入之存取位址是否爲頁 存取。判定結果作爲行位址不一致信號M S I G〔 3〕被輸 入模式切換電路P R J 3。在模式切換電路 P 3中，檢查H i gh是否Ν次連續，即不是頁存取之 存取是否只連續存取計數器R C之値的次數。在 M S I G〔 3〕之H i g h不是N次連續之情形，使模式切 換電路PRJ 3之輸出之LPR〔3〕爲Low，維持頁開 啓模式。在M S I G〔 3〕之Η 1 g h爲N次連續之情形， 將L P R〔 3〕變更爲H i g h，切換爲頁關閉模式，移往 第2動作流程。 在第2動作流程中，至頁存取產生爲止，即，至行位址 不一致信號MSIG〔3〕成爲Low爲止，使LPR〔3 〕爲H i g h ，維持頁關閉模式。如M S I G〔 3〕爲L 〇 w ，即如成爲頁存取，使LPR〔 3〕成爲Low，切換爲 頁開啓模式，移往第1動作流程。 控制第3記憶體庫之模式切換電路P R J 3重覆進行上 述一連串之控制，模式切換電路（p R J 2〜P R J 〇 )對 (請先閱讀背面之注意事項\^寫本頁) 鑼： 裝- 訂 本紙張尺度適用中國國家標举（CNS) A4規格（210X297公釐） -22- 544574 A7 B7 五、發明说明（踔 於由第2記憶體庫至第〇記憶體庫之存取也進行同樣之一連 串的控制。 利用圖9與圖1 0顯示圖5內之位址產生電路A C G之 動作與個別之模式之對記憶體模組之存取的動作波形。如圖 5所示般地，由調停電路A R B來之讀取命令與存取位址被 輸入位址產生電路A C G ’由頁存取判定電路Ρ Η來之頁存 取判定信號Η τ與行位址選擇信號P S〇被輸入位址產生電 路A C G，L P R由模式切換方塊Μ 0 D E被輸入位址產生 電路A C G。在頁開啓模式之情形，L P R成爲L 〇 w，在 頁關閉模式之情形，L p R成爲H 1 g h。在頁開啓模式之 情形，於對記憶體模組之存取的最後’不進行預先充電命令 P R E之發行，保持開啓頁之狀態。以下，關於圖9 ( A ) 〜（Η )，具體說明之。 (A ):行位址選擇信號P S爲H i g h、顯示行位址 之一致之信號Η T爲H i g h ’而且，L P R爲L o w時’ 表示頁已經被選擇，對與該頁爲同一頁之存取產生’只將讀 取命令R D與列位址輸出於§己彳息體彳旲組Μ E Μ。此時之負枓 傳送的讀取存取之等待成爲5 °在圖1 0中，最下方之定時 圖相當於此。 (Β ):行位址選擇信號P S爲L 0 w、Η Τ爲 H igh、而且，LPR爲Low時，頁未被選擇之故，以 記憶體庫主動命令A C與行位址、讀取命令R D與列位址之 順序往記憶體模組輸出。此時之資料傳送之讀取等待成爲7 。在圖1 0中，由下起第2段之定時圖與此相當。此（B) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閲讀背面之注意事項\^寫本頁) 裝·

、1T 經濟部智慧財產局員工消費合作社印製 -23- 544574 A7 B7 五、發明説明（2) 係由頁關閉模式切換爲頁開啓模式之存取。 (請先閲讀背面之注意事項寫本頁} (C ):行位址選擇信號P S爲H i g h、Η T爲 L ow、而且，LPR爲Low時，表示頁已經被選擇，對 與該頁不同之頁之存取產生，以預先充電命令PRE、記憶 體庫主動命令A C與行位址、讀取命令R D與列位址之順序 往記憶體模組輸出。此時之資料傳送讀取等待成爲9。在圖 1 0中，顯示於最上方之定時圖與此相當。係在頁開啓模式 中，對不同頁之存取產生之狀態。 (D ):行位址選擇信號P S爲L 〇 w、Η T爲 L ow、而且，LPR爲Low時，頁未被選擇之故，以記 億體庫主動命令A C、讀取命令R D之順序往記憶體模組輸 出。此時之資料傳送的讀取等待成爲7。 以上（A )〜（D )係關於頁開啓模式之說明。以下所 示之（E )〜（Η )係關於頁關閉模式之說明。在頁關閉模 式中，存取之最後，發行預先充電命令P R Ε ’設爲關閉記 億體模組Μ Ε Μ之頁的狀態，即，使字元線成爲非選擇狀態 〇 經濟部智慧財產局員工消費合作社印製 C Ε ):行位址選擇信號P S爲H i g h、Η Τ爲 H igh、而且，LPR爲High時，表示頁已經被選擇 ，對與該頁相同之頁的存取產生，將讀取命令R D與列位址 、預先充電命令P R E輸出於記憶體模組’在資料輸出後’ 關閉頁。此時之資料傳送讀取等待成爲5 ° (F ):行位址選擇信號P S爲L 〇 w、Η T爲 H igh、而且，[PR爲High時，頁未被選擇之故， 本紙張尺度適用中國國家標隼（CNS ) A4規格（21〇Χ297公釐） -24· 544574 A7 B7 五、發明説明（芩 以記憶體庫主動命令A c與列位址、讀取命令R D與列位址 、預先充電命令P R E之順序往記憶體模組輸出。此時之資 料傳送的讀取等待成爲7 ° (G ):行位址選擇信號P S爲Η 1 g h、Η T爲 L ow、而且，LPR爲High時，表示頁已經被選擇’ 對與該頁不同之頁的存取產生，以預先充電命令P R E、記 億體庫主動命令A C與行位址、讀取命令R D與列位址、預 先充電命令P R E之順序往記憶體模組輸出。此時之資料傳 送讀取等待成爲9。在圖1 0中，由上起第2段所示之定時 圖相當於此。由頁開啓模式移往頁關閉模式之狀況° (Η ):行位址選擇信號P S爲L 〇 w、Η Τ爲 L ow、而且，LPR爲High時，頁未被選擇之故’以 記憶體庫主動命令A C與行位址、讀取命令R D與列位址、 預先充電命令P R E之順序往記憶體模組輸出。此時之資料 傳送之讀取等待成爲7。在圖1 0中，由上起第3段所示之 定時圖與此相當。爲頁開啓模式繼續之狀況。 圖9之表的最下段所示之寫入等待係顯示寫入命令 W T輸入之際的位址產生電路A C G之動作的一例。對記憶 體模組寫入資料之情形，指令程序之讀取命令R D被置換爲 寫入命令W T。 在頁開啓模式中，不同頁存取一產生，需要關閉現在開 啓之頁。即需要發行：使現在選擇狀態之字元線成,爲非選擇 ，預先充電資料線用之預先充電命令P R E。在此情形’ I樹 閉頁後，需要再度開啓頁之故，讀取等待成爲9循環。如上 本紙張尺度適用中國國家標举（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項 :寫本頁) 、言 經濟部智慧財產局員工消費合作社印製 -25- 544574 A7 B7 五、發明説明（ (請先閲讀背面之注意事項^^寫本頁) 述般地，不同頁存取如繼續，由頁開啓模式切換爲頁關閉模 式。在業關閉模式中，不同頁之存取由於在以前之存取，頁 已經被關閉之故，不需要最初發行預先充電命令P R E，等 待成爲7循環。又，由頁開啓模式切換爲頁關閉模式之際， 並無不同頁存取連續之必要性，在頁開啓模式中，在只要一 次對不同頁之存取產生之時間點，也可以切換爲頁開啓模式 。此將存取次數寄存器R C之設定設爲“ 1 “即可。進而， 經濟部智慧財產局員工消費合作社印製 不是不同頁存取連續，依據對同一頁之存取與對不同頁之存 取之比例，也可以由頁開啓模式切換爲頁關閉模式。進而， 如圖9 ( E )般地，也可以設置強制由頁開啓模式切換爲頁 關閉模式之構成。另一方面，在頁關閉模式中，如同一頁之 存取產生，切換爲頁開啓模式。在頁開啓模式之同一頁存取 中，爲對於與現在開啓之頁相同之頁之存取之故，不須新開 啓頁，等待成爲5。在此情形，也如圖9 ( D )般地，也可 以設置強制由頁關閉模式切換爲頁開啓模式。又，在頁關閉 模式中，也可以在幾次產生頁存取後，切換爲頁開啓模式之 構成。在此情形，成爲圖9 ( E )之狀況繼續後，切換爲頁 開啓模式。爲了設定頁存取產生幾次切換爲頁開啓模式，也 可以具有如存取次數計數器R C之寄存器。 本發明如上述般地，其特徵爲：因應存取，頁開啓模式 與頁關閉模式動態地被切換，使得可以高速進行中央處理裝 置與記憶體模組之間的資料交換。

圖1 1係顯示更新命令輸入記憶體控制電路M C之際的 動作之波形。更新命令一被輸入，以預先充電全部命令P A 本紙張足度適用中國國家標隼（CNS ) Α4規格（210 X 297公釐） -26- 544574 A7 B7 經濟部智慧財產局員工消費合作杜印製 五、 發明説明 ( 2今 1 1 L 預 先充 電 記 伊 1心 體 模 組 之 全 部 記 憶 體 庫， 之 後 發 行 更 新 命 1 I 令 R E F 0 在 以 預 先 充 電 全 部 命令 Ρ A L 預 先 充 電 全 部 記 憶 1 I 體 庫 之際 頁 存取判 定 電 路 P Η 內 之行位 址 ί巳巳 擇 信 號 Ρ S 全 諸 1 1 部 爲 L 〇 W 〇 先 閱 讀 1， I 圖1 2 ( a ) 係 顯 示 由 中 央 處 理 裝置 C Ρ U 對 記 憶 體 模 背 面 組 Μ Ε Μ 產 生 之存取 的代 表 例 〇 由 中 央處 理 裝 置 對 記 憶 骨扭 模 注 意 1 組 有 同一 頁 之 連 續 存 取 與 不 同 頁 之 連 續存取交 互 產 生 之特性 項 〇 Τ 卜 Τ 3 係 顯 示 對 同 一 頁 之 連 續 存取 繼 續 之 期 間 Τ 2 1 ί手 Τ 4係 顯 示 對 不 同 頁 之 連 續 存 取 繼 續之 期 間 〇 圖 1 2 ( b 頁 I 1 ) 係 顯示 在 同 一 頁 之 連 續 存取 繼 續 之 期間 T 1 以 及 Τ 3 中 ? 1 進 行 固定 於 頁 開 啓 模 式 之 控 制 > 固 定 於頁 關 閉 模 式 之 控 制 Λ 1 1 本 發 明之 模 式 切 換 控 制 之 情 形 的 等 待 比較 〇 圖 1 2 ( C ) 係 訂 I 顯 示 在不 同 —^ 頁 之 連 續 存取 繼 續 之 期 間T 2 以 及 丁 4 中 5 進 1 1 行 固 定於 頁 開 啓 模 式 之 控 制 、 固 定 於 頁關 閉 模 式 之 控 制 、 本 1 1 發 明 之模 式 切 換 控 制 之 情 形 的 等 待 比 較。 如 在 圖 1 2 ( b ) Μ 1 - ( c ) 所 示 般 地 5 如 依 據 本 發 明 3 在同 一 頁 之 連 續 存取 繼 % bt I 續 之 期間 Τ 1 以 及 T 3 中 ， 以 頁 開 啓 模式 動 作 在 不 同 頁 之 1 連 續 存取 繼 續 之 期 間 T 2 以 及 Τ 4 中 ，被 切 換 爲 頁 關 閉 模 式 ! 1 而 動 作。 藉 由 此 模 式 切 換 經 常使 等 待成 爲 最 小 可 以 使 對 1 記 憶 體模 組 之 存取 高 速 進 行 〇 進 而 抑制 記 憶 體 裝 置 之 讀 出 1 1 放 大 器之 動 作 次 數 之 故 5 可 以 降 低記 憶體 裝 置 之 消 費 電 力 〇 I 以上 ? 雖 就 第 1 實 施 形 態 進 行 說 明， 但 是 在 第 1 實 施 形 1 1 態 中 ，記 憶 體 模 組 係 具 有 複 數 的 記 憶 體庫 之 構 成 〇 但 是 由 上 1 1 述 之 說明 可 以 變 淸 楚 地 本 發 明 之 思 想也 可 以 適 用 於 藉 由 不 1 1 1 本紙張尺度適用中國國家標準（CNS) A4規格（210X 297公釐） -27- 544574 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明説明（邛 具有記億體庫之記憶體模組而被構成之資料處理系統，也可 以實現對藉由不具有記憶體庫之記憶體模組而被構成之資料 處理系統之記憶體裝置之存取的高速化。 圖1 3係本發明之第2實施形態之記憶體控制電路 M C 1構成。關於資料處理系統之其它的構成要素，與第1 實施形態相同之故’省略說明以及圖不’名稱或標記設爲與 第1實施形態者相同。 記憶體控制電路M C 1具有依據由調停電路A R Β來之 存取位址，先行發行下一位址（加上指定之補償値之位址） 之先行發行電路P F S。又’記憶體控制電路具有判定現在 之存取位址對於以前之存取位址是否爲不同頁或同一頁，動 態進行成爲關閉記憶體模組之頁之頁關閉模式或開啓頁之頁 開啓模式之切換之模式切換方塊Μ 0 D E 〇。進而，每一記 憶體庫具有判定以前之存取位址之行位址與現在之存取的行 位址是否一致之頁存取之頁存取判定電路Ρ Η 〇。又’具有 :判定在先行發行電路P F S以前被先行發行之行位址與由 調停電路A R Β來之行位址是否一致之先行發行存取判定電 路Ρ Η 1與接受先行發行存取判定電路Ρ Η 1之結果，動態 進行使在先行發行電路P F S之先行發行成爲有效或無效之 切換之先行發行模式切換方塊Μ 0 D Ε 1。進而，具有：對 於記憶體模組，產生控制命令與位址之位址產生電路A C G 與控制輸入輸出資料之輸入輸出資料控制電路D Q B °模式 切換方塊Μ〇D E 0與先行發行模式切換方塊Μ 0 D Ε 1 β 動作與圖2之模式切換方塊MOD Ε相同。 (請先閲讀背面之注意事填寫本頁) •裝· 、1Τ k 本紙張尺度適用中國國家檩隼（CNS ) A4規格（210X297公釐） -28- 544574 A7 _B7 _ 五、發明説明（邛 以下，說明先行發行電路p F S與先行發行存取判定電 路Ρ Η 1之動作。 圖1 4係顯示先行發行存取判定電路Ρ Η 1具有之對應 於記憶體模組之各記憶體庫之行位址之表。此行位址係顯示 現在的記憶體存取之以前，先行發行電路p F S先行發行之 比較行位址P R A D。 圖1 5係先行發行電路P F S保持之表。彼等係使將先 生發行位址作爲頁存取判定電路Ρ Η 0之輸入設爲有效或無 效對應於各記憶體庫之有效信號P F。有效信號P F爲H i g h時，顯示有效，L o w時，顯示無效。 圖1 6 ( a )以及（b )係顯示先行發行電路P F s與 先行發行存取判定電路Ρ Η 1之動作的一例。在圖1 6 ( a )中，通過I C 0，讀取命令R與記憶體庫位址 I A D ( B A N K )之値、、2 "、行位址 I A D ( R 〇 W ) 之値、、1 0 5 〃被輸入記憶體控制電路M C 1。先行發行電 路P F S對於此存取位址，透過S A D，將記憶體庫位址s A D ( B A N K )之値、、2、行位址 S A D ( 經濟部智慧財產局員工消費合作社印製

R〇W )之値、、1 〇 5 〃輸出於先行發行存取判定電路 Ρ Η 1。先行發行存取判定電路Ρ Η 1比較圖1 4所示之第 2記憶體庫之比較行位址P R A D之値'、1 0 5 〃與被輸入 之行位址値、、1 0 5 〃 。在此情形，爲一致之故，被判定爲 頁存取，H S I G〔 2〕成爲H i g h，第2記億體庫之p R A D之値被保持爲、、1 〇 5 〃之原樣。先行發行電路p F

S接著將先行發行位址透過S A D，將記憶體庫位址s A D 本紙張尺度適用中國國家標拳（€灿）八4規格（210乂297公釐） -29- 544574 A7 B7 五、發明説明（2? (BANK)之値、、3 〃 、行位址S A D ( R〇W )之値、、

1 0 5 〃往先行發行存取判定電路Ρ Η 1輸出。一倂將P F (請先閱讀背面之注意事項寫本頁) Ε當成L 〇 w輸出於頁存取判定電路 Ρ Η 〇。在先行發行存取判定電路Ρ Η 1中，將圖1 4所示 之第3記憶體庫之比較行位址P R A D之値'' 1 5 〃更新爲 被輸入之先行發行行位址S A D ( R〇W )之値 1 0 5。先行發行電路P F S透過S A D先行發行之記憶體 庫位址S A D ( B A N K )之値爲'' 3 〃之故，檢索圖1 5 所示之有效信號P F之中，對應第3記憶體庫之有效信號。 此有效信號P F之値爲H i g h之故，先行發行位址被判斷 爲有效，使P F E爲L 〇 w。由先行發行模式切換方塊Μ〇 D Ε 1被往先行發行電路P F S輸出之信號 L P F〔 0 : 3〕係對應各記憶體庫，將前述有效信號 P F之値設定爲H i g h或L 〇 w所必要之切換信號。 L P F爲H i g h係顯示使先行發行位址切換爲有效， L P F爲L 〇 w係顯示將先行發行位址切換爲無效。 經濟部智慧財產局員工消費合作社印製 L P F〔 2〕爲H i g h時，對應有效信號P F之第2記憶 體庫之地方被設定爲Η 1 g h。L P F〔 2〕被設定爲H i g h。 在圖16 (b)中，通過ICO，讀取命令R與記憶體

庫位址I A D ( B A N K )之値〜0 〃 、行位址I A D ( R 〇W )之値、' 1 8 〃被輸入記憶體控制電路M C 1 。先行發

行電路P F S對於此存取，透過S A D，將記憶體庫位址S AD(BANK)之値、、0〃 、行位址SAD (R〇w)之 本紙張足度適用中國國家標隼（CNS ) A4規格（210X297公釐） -30 - 544574 五、發明説明（ 値Μ 8 〃輸 Ρ Η 1。先行 〇記億體庫之 位址値'' 1 8 H S I G〔〇 R A D之値被 作爲先行發行 B A N K )之 8 〃輸出於先 電路P F S設 路Ρ Η 1。先 1記憶體庫之 行行位址S A F S透過S A S A D ( B A P F之中，對 信號P F之値 設P F E爲Η Α7 Β72夸 出於先行發行存取判定電路 發行存取判定電路ρ Η 1比較圖1 4 比較行位址P R A D之値ν 8 〃與被 〃。在此情形，爲不一致之故， 〕成爲L 〇 w。第0記憶體庫之比較 保持爲8之原樣。先行發行電路P F 位址，將記憶體庫位址S A D ( 値、v 1 〃 、行位址S A D ( R〇W ) 行發行存取判定電路Ρ Η 1。進而， P F 1爲L ow，輸出於先行發行存 行發行存取判定電路Ρ Η 1將圖1 4 比較行位址P R A D之値'' 6 〃更新 D ( R〇W )之値1 8 〃 。先行發 D先行發行之記憶體庫位址 N K )之値爲'' 1 〃之故，檢索前述 應於第1記憶體庫之有效信號P F 1 爲L 〇 w之故，先行發行位址被判斷

成爲L w 經濟部智慧財產局員工消費合作社印製 有效信號P F之中，對應於第1記憶體庫之有效信 設定爲L 〇 w。 圖1 7係顯示先行發行模式切換方塊Μ〇D E 。先行發行模式切換方塊Μ〇D Ε 1爲與圖2所示 換方塊Μ〇D Ε爲相同之構成，進行同樣的動作。 一連串之動作分成2個之動作流程做說明。 所示之第 輸入之行 行位址Ρ S接著， 之値〜1 先行發行 取判定電 所示之第 爲先行發 行電路P 有效信號 。此有效 爲無效， ’將前述號P F 1 1之動作 之模式切 以下，將 請 先 閱 讀 背 意 I· 寫 i 本紙張尺度適用中國國家標秦（CNS ) A4規格（210X297公釐） -31 - 544574 A7 B7 五、發明説明（2令 在第1動作流程中，由調停電路A R B來之存取位址輸 入先行發行模式切換方塊Μ〇D E 1之際，檢查 H SI G之H i gh是否Μ次連續。在HS I G之 Η 1 g h不是Μ次連續之情形，使L P F爲L 〇 w，維持先 行發行位址無效模式。在H S I G之H i g h爲Μ次連續之 1青形，使L P F爲H i g h，切換爲先行發行位址有效模式 ’移往第2動作流程。 在第2動作流程中，至H S I G成爲L 〇 w爲止，繼續 維持先行發行位址有效模式，使L P F爲H i g h。 H SI G —成爲Low，使LPF爲Low，切換爲先行發 行位址無效模式，移往第1動作流程。如此，重覆進行一連 串之控制。 在圖1 8 ( a )以及（b )顯示頁存取判定電路 PH〇以及位址產生電路ACG之動作。於圖18 (a)中 ’透過I C ◦，讀取命令R被輸入記憶體控制電路 M C 1，位址A 〇透過I A D被輸入記憶體控制電路 M C 1。先行發行電路p F S對於此存取，透過S A D將位 址A 〇與先行發行位址A 1輸出於頁存取判定電路 P Η 〇。頁存取判定電路p Η 0判定位址A 0爲同一頁存取 ’使HT輸出爲Hi gh，使MS I G輸出爲L 〇 w·，使p S〇輸出爲H i gh。先行發行位址A1以PEF爲Low 被判斷爲有效，成爲頁存取判定電路P Η 〇之頁存取的判定 對象。其結果爲：被判定爲不同頁存取，Η Τ成爲L 〇 w、 那時之P S〇成爲H i g h。位址產生電路 本紙張尺度適用中國國家標隼（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項ΙζΓ填寫本頁) -5-口 經濟部智慧財產局員工消費合作社印製 -32- 544574 A7 B7 五、發明説明（30 A C G對於位址A 0之讀取命令接受由頁存取判定電路 P H〇與行位址選擇信號P S來之HT、P SO以及P F E 之各信號，對於位址A 0，將讀取命令R D、記憶體庫位址 B 〇、列位址C 0輸出於記憶體模組。對於先行發行位址A 1 ，將預先充電命令P R E、記憶體庫主動命令 A C、記憶體庫位址B 1以及行位址R 1輸出於記憶體模組 〇 在圖1 8 ( b )中，讀取命令R透過I c〇一被輸入記 憶體控制電路M C 1、位址A 0透過I A D —被輸入記憶體 控制電路M C 1，先行發行電路P F S對於此存取，藉由S A D將位址A 〇與先行發行位址A 1輸出於頁存取判定電路 P Η 〇。頁存取判定電路P Η 〇判定A 0爲不同頁存取’使 Η T輸出爲L ow、使MS I G輸出爲 H i g h、使P S〇輸出爲L 〇 w。先行發行位址A 1以P F E爲H i g h，被判斷爲無效，不成爲頁存取判定電路P Η 0之頁存取之判定的對象，什麼都不進行。位址產生電路 A C G對於位址A 0之讀取命令，藉由頁存取判定電路Ρ Η 〇與先行發行電路PFS接受HT、PS〇以及P FE之各 信號，對於位址A 0，將記憶體庫主動命令 A C、讀取命令R D、記憶體庫位址B 〇、行位址R 0以及 列位址C 〇輸出於記憶體模組。對於先行發行位址A 1，什 麼都不進行。 圖1 9係說明記憶體控制電路M C 1之全體動作例。讀 取命令R 0透過I C〇、位址A 〇透過I A D被輸入於先行 本紙張尺度適用令國國家標隼（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項寫本頁) •裝· 訂 經濟部智慧財產局員工消費合作社印製 -33- 544574 A7 _B7_ 五、發明説明（3) 發行電路PF S。先行發行電路PFS透過SAD首先發行 A 0，接著發行先行發行位址A 1。此時，先行發行位址a 1爲對與位址A 〇不同之記憶體庫之存取。位址A 0被輸入 頁存取判定電路P Η 0。頁存取判定電路 Ρ Η 0與第1實施形態相同地，如判斷被輸入之行位址與比 較行位址相同，即爲同一頁，Η Τ成爲H i g h。在此情形 ，位址產生電路A C G將讀取命令R D、記憶體庫位址B〇 以及列位址C 0對於記憶體模組輸出。先行發行位址A 1在 位址A 0之後，被輸入頁存取判定電路Ρ Η 〇。如被判定爲 頁存取判定電路Ρ Η 〇內之比較行位址與被輸入之行位址爲 不同，即不同之頁，ΗΤ成爲L ow，位址產生電路ACG 將對於先行發行位址之資料保持於 D RAM之讀出放大器之故，輸出預先充電命令PRE，輸 出記憶體庫主動命令A C與記憶體庫位址B 1與行位址R 1 。接著，讀取命令R 1透過I C 0、位址A 1透過 I AD —被輸入於先行發行電路PFS，透過SAD，首先 發行A 1，接著，發行先行發行位址A 2。對於位址 A 1之行位址係藉由以前之位址A 0被選擇之故，Η T成爲 H i g h，所期望之資料以最小等待2，由記憶體模組被輸 出。如此，先行發行下一位址而控制之，可以提升對同一頁 之存取頻度，成爲能夠使對記憶體模組之存取變高速。

圖2 0係顯示本發明之第3實施形態之記憶體控制電路 M C 2之構成圖。在本實施形態中，其特徵爲：於第1實施 胗態所示之記憶體控制電路M C中附加自動位址調整電路A 本紙張足度適用中國國家標卑（CNS ) A4規格（210X 297公釐） (請先閲讀背面之注意事項寫本頁) 裝· 經濟部智慧財產局員工消費合作社印製 -34- 544574 A7 B7 經濟部智慧財產局員工消費合作社印製 五、 發明説明 ( 3寻 1 T 〇 1 1 圖2 1 係 適 用 記 憶體控制電 路 Μ C 2之資 料 處 理 系 統 構 1 1 成 圖。此 資 料 處 理 系 統係以：記 憶 m Ν-ϋ 模 組Μ Ε Μ y 以 及 具 有 1 1 存 取記憶 體 模 組 之 中 央處理裝置 C Ρ U 與1次快取 清 閱 1 φ L I C之 資 料 處 理 部 M S 2 ;以 及 Ρ C I橋接 電 路 B R G 讀 背 1 以 及控制 記 憶 體 模 組 Μ Ε Μ之記 憶 體 控 制單元 Μ C U 2 構 成 之 注 意 1 〇 記億體 模 組 Μ Ε Μ 係於圖1所 示 之 記 憶體模 組 事 項 1 ι! Μ Ε Μ附 加 保 持 顯 示 記憶體模組 之 構 成 之記憶 體 庫 位 址 Λ 行 m 寫 本 位 址以及 列 位 址 之 模 組狀態資訊 之 模 組 狀態寄 存 器 /十 頁 1 I Μ REG 〇 資 料 處 理 部M S 2係於 圖 1 所示之 資 料 處 理 部 Μ 1 S 〇附加 保 持 顯 示 1 次快取之構 成 之 標 籤、索 引 > 行 大 小 之 1 I 快 取狀態 資 訊 之 快取狀態寄存器 L R Ε G。 1 訂 利用 圖 2 〇 以 及 圖2 1 ，說 明 將 被 保持在快取狀 態 寄 存 1 1 器 L R E G 之 怏取狀 態資訊與被 保 持在 模組狀 τ^匕 憩 寄 存 器 Μ R 1 1 Ε G之模 組 狀 態 資 訊 傳送於自動 位 址 調 整電路 A T 之 動 作 〇 Μ 1 首 先，說 明 將 被 保持在快取狀態 寄 存 器 L R Ε G 之 快取狀 態 f %% I 資 訊傳送 於 白 動 位 址 調整電路A T 之 動 作。中 央 處 理 裝 置 C 1 1 ·· I Ρ U將快 取 狀 態 寄 存 器 L R E G 保 持 之 快取狀 態 資 訊 傳 送 於 ! 記 憶體控 制 電 路 之 傳 送命令W C 透 過 C 〇〇與 I C 〇 輸 出 1 將 快取狀 態 資 訊 透 過 D Q〇與I D Q 輸 出於記 憶 控 制 電 路 1 1 內 之自動 位 址 調 整 電 路A T。藉 由 1 1 I D Q〔 4 〇 ) 行大小之位 元 數 被 送往位 址 調 整 電 路 A 1 I Τ 、藉由 I D Q [ 9 :5〕，索 引 之 位 元數被 送 往 位 址 調 整 1 1 I 電 路A T Λ 藉 由 I D Q〔 1 4 : 1 0 ] ，標籤 之 位 元 線 被 送 1 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -35- 544574 A7 B7 i、發明説明（邛 往位址調整電路A T。藉由傳送命令W C快取狀態資訊被傳 送於自動位址調整電路AT內之寄存器CREG。 (請先閱讀背面之注意事項寫本頁) 接著，藉由中央處理裝置C P U將被保持在模組狀態寄 存器M R E G之模組狀態資訊傳送於記憶體控制電路之傳送 命令R Μ透過C〇〇與I C ◦輸出於記憶體控制電路。記憶 體控制電路內之位址產生電路A C G將讀出模組狀態寄存器 M R E G內之模組狀態資訊用之讀出命令R Μ對於記憶體模 組輸出。藉由此，由記憶體模組透過M D Q與I D Q被傳送 於自動位址調整電路內之寄存器。 圖2 2係作爲1次快取L I C之構成’行大小爲5位元 、索引爲8位元以及標籤爲万1 9位元之情形，以及作爲記 億體模組Μ Ε Μ之構成，列位址爲9位元、記憶體庫位址爲 2位元以及行位址爲1 2位元之情形，自動位址調整電路A T進行位址調整之例。I A D〔 3 1 : 0〕係被輸入自動位 址調整電路A T之位址，S A D〔 2 2 : 0〕在自動位址調 整電路A T被進行調整而輸出之位址。 L I N 〇〜L I N 4之5位元係顯示行大小之位元、 經濟部智慧財產局員工消費合作社印製 I N D 〇〜I N D 7之8位元係顯示索引之位元、 T AGO〜TAG1 8之1 9位元係顯示標籤之位元。 C 0〜C 8之9位元係顯示列位址之位元' B 〇〜B 1之2 位元係顯示記憶體庫位址之位元、R 0〜R 1 1之1 2位元 係顯示行位址。首先，由I A D〔 3 1 : 0〕之下位位元起 依序分配行大小之5位元、索引之8位元、標籤之1 9位元 ，由S A D 〔 2 2 : 〇〕之下位位元起依序分配列位址之9 本紙張足度適用中國國家標隼（CNS ) A4規格（210X297公釐） •36- 544574 A7 B7 五、發明説明（约 位元、記憶體庫位址之2位元、行位址之1 2位元。接著， 由標籤之下位位元起依序分配於記憶體庫位址。圖2 3係作 爲1次快取L 1 C之構成，行大小爲5位元、索引爲9位元 、標籤爲1 8位兀之情形’以及作爲記憶體模組Μ E Μ之構 成，列位址爲9位元、記憶體庫位址爲2位元、行位址爲1 2位元之情形，自動位址調整電路Α τ進行位址調整之例。 I A D〔 3 1 : 〇〕係輸入自動位址調整電路A T之位址， S A D〔 2 2 ·· 0〕係在自動位址調整電路A T被進行調整 而輸出之位址，L I N 〇〜L I N 4之5位元係顯示行大小 之位元、I N D 0〜 I ND8之9位元係顯示索引之位元、TAGO〜 T AG1 7之1 8位元係顯示標籤之位元。C〇〜C8之9 位元係顯示列位址之位元、B 0〜B 1之2位元係顯示記憶 體庫位址之位元、R 0〜R 1 1之1 2位元係顯示行位址之 位元。首先，由IAD〔3 1 : 0〕之下位位元起依序分配 行大小之5位元、索引之9位元、標籤之1 8位元，由S A D 〔 2 2 : 0〕之下位位元起依序分配列位址之9位元、記 億體庫位址之2位元、行位址之1 2位元。接著，由標籤之 下位位元起依序分配於記憶體庫位址。 如此，藉由於T A G位元自動地分配記憶體庫位址，將 進行起因於1次快取之快取錯誤的快取條目（entry )之置換 用的讀取動作與寫回用之寫入動作分散於不同之記憶體庫， 減少同一記憶體庫之不同頁動作之頻度，可以使 D RAM以及同步DRAM高速動作。 本紙張尺度適用中國國家標隼（CNS)A4規格（21 ox 297公釐） (請先閲讀背面之注意事項 寫本頁) •裝·

、-IT 經濟部智慧財產局員工消費合作杜印製 -37- 544574 Α7 Β7 五、發明説明（3令 圖2 4係本發明之第4實施形態。在本實施形態中’係 以D D R同步D R A Μ構成圖1之記憶體模組。D D R ( Do uble Data Rate :雙資料率）S D R A Μ也與 S D R A Μ同樣地，具有負數的記憶體庫以及對應於此記憶 體庫之讀出放大器。D D R s RAM具有在時脈之上升與下 降可以傳送資料之特徵。關於本實施形態之構成’與第1實 施形態幾乎成爲相同之構成之故’省略圖示與說明。藉由'本 實施形態，可以使D D R s D R A M高速動作。在圖2 4中 ，係顯示：讀取命令R對記憶體控制電路M C輸入時，藉由 記憶體控制電路M C進行之模式切換控制’記憶體控制電路 對記憶體模組Μ Ε Μ輸出之命令、位址以及由記億體模組被 讀出之動作波型之讀取等待。在頁開啓模式中’一產生不同 頁存取，關閉現在開啓之頁之故，發行預先充電命令p R Ε ，需要再度開啓頁之故，讀取等待成爲8循環。不同之頁存 取一連續，由頁開啓模式切換爲頁關閉模式。在頁關閉模式 之不同頁的存取中，在以前之存取中：，頁已經被關閉之故， 最初不需要發行預先充電命令p E R，等待成爲6循環。在 頁關閉模式中，同一頁之存取一產生，切換爲頁開啓模式。 在頁開啓模式之同一頁存取中，爲對於與開啓之頁爲相同頁 之存取之故，不須新開啓頁，等待成爲4。如上述班地，對 於以 D D R S D R A Μ構成之記憶體模組，藉由切換模式而進行 控制，可以高速進行與記憶體模組之存取。 圖2 5係顯示第4實施形態之模式切換電路之動作。本 本紙張足度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） -裝-- (請先閱讀背面之注意事項 1?%寫本頁) 、1Τ

經濟部智慧財產局員工消費合作社印製 -38- 544574 _____B7 _ 五、發明説明（3今 實施形態之模式切換電路係與第1實施形態之圖5的模式切 換電路（p R J 0〜p r J 3 )同樣之構成，在圖 2 5所不之標威係設爲具有與第1實施形態者相同之意義。 於此也與第1實施形態之說明同樣地，以控制由4個之記憶 體庫所形成之DDR- SDRAM之第3記憶體庫之模式切 換_路P R J 3之動作爲代表做說明。設爲在模式切換電路 P RJ 3之存取次數計數器rc已經被設定不同頁存取之連 續次數値N者。以下，將模式切換電路之動作大分爲3個動 作流程而說明。 首先，說明第1動作流程。於此狀態中，設爲頁開啓模 式已經被設定者。由中央處理裝置C P U來之對於記憶體模 組Μ E Μ之存取透過調停電路a r b被輸入記憶體控制電路 M C。頁存取判定電路p Η判定被輸入之存取位址是否爲頁 存取。判定結果作爲行位址不一致信號M S I G〔 3〕被輸 入模式切換電路P R J 3。在模式切換電路 P R J 3中，檢查H i g h是否Ν次連續，即，不是頁存取 之存取是否只連續存取次數計數器R C之値的次數，在M S I G〔 3〕之H i g h不是Ν次連續之情形，使模式切換電 路P R J 3之輸出之L P R〔 3〕成爲L 〇 w，維持頁開啓 模式。在M S I G〔 3〕之H i g h爲N次連續之情形，使 L PR〔3〕變更爲Hi gh，切換爲頁關閉模式’移往第 2動作流程。 在第2動作流程中，模式切換電路p R J 3於頁關閉模 式之狀態中，進行M S I G〔 3〕是否爲H i g h之檢查。 本紙張尺度適用中國國家榇攀（CNS ) A4規格（210X297公釐） 請 先 閱 讀 背 意 事 I· 寫 t 經濟部智慧財產局員工消費合作社印製 -39 - 544574 Α7 Β7 五、發明説明（3? (請先閲讀背面之注意事項^^寫本頁) 行位址不一致信號M S I G〔 3〕爲L 〇 w時，即，頁存取 時，使存取次數計數器R C之値Ν成爲Ν + 1，使L Ρ R〔 3 〕成爲L· o w，切換爲頁開啓模式，移往第1動作流程。 如M S I G〔 3〕爲H i g h，不是頁存取之故，使存取次 數計數器R C之値成爲N — 1 ，使L P R〔 3〕維持在H i g h之狀態，維持頁關閉模式。 在第3動作流程中’於第2動作流程頁開啓模式被維持 後，至產生頁存取爲止，即，至行位址不一致信號 MSIG〔3〕成爲Low爲止，使LPR〔3〕成爲 H i g h，維持頁關閉模式。如M S I G〔 3〕爲L 〇 w， 即成爲頁存取，使LPR〔 3〕成爲L ow，切換爲頁開啓 模式’移往第1動作流程。藉由上述第2動作模式，細微之 f旲式切換成爲可通’商速之貪料處理系統之構築成爲可能。 又’關於第2實施形態之思想，也可以應用於本實施形態以 外之實施形態，進而，也可以應用於第2實施形態之圖1 7 〇 經濟部智慧財產局員工消費合作社印製 圖2 6係本發明之第5實施形態。在此實施形態中，係 以E D〇D R A Μ構成圖1之記憶體模組。e D〇（ Extended Data Out) DRAM也具有對應於記億體庫之讀 出放大器。EDODRAM具有以非同步傳送資料之特徵。 措由將本發明適用於以E D〇D R A Μ構成之記憶體模組Μ Ε Μ，可以實現能夠高速動作之資料處理系統。在圖2 6中 ，顯示：讀取命令R往記憶體控制電路M C輸入時，藉由記 億體控制電路M C進行之模式切換控制，記憶體控制電路往 本紙張足度適用中國國家標隼（CNS ) A4規格（210X297公釐） -40- 544574 Α7 Β7 五、發明说明（3$ 記憶體模組M E M輸出之命令、位址以及由記憶體模組被讀 出之資料的動作波形之讀取等待。在 E DODRAM中，CAS 爲 Hi gh、RAS 成爲 H i gh時，頁關閉。CAS爲Hi gh、RAS成爲 L o w時，以行位址指定之頁開啓。R A S爲L o w、 C A S成爲L ο w時，以列位址指定之資料被輸出。 C A S以及R A S係L 〇 w準位顯示活性（active )之信號 。因此，也有於R A S以及C A S附加/等之標記或上線之 情形，在本詳細說明書中，該等標號省略。在業開啓模式中 ，一產生不同頁存取，關閉現在開啓之頁之故，使R A S信 號一旦成爲Η 1 g h進行預先充電，之後，使 R A S成爲L ◦ w，開啓以行位址R 〇指定之頁。之後，使 C A S 4次成爲L 〇 w，輸出以列位址C 〇、C 1 、 C 2、C 3指定之資料。此時，讀取等待成爲8循環。不同 頁存取如連續，由頁開啓模式被切換爲頁關閉模式。於頁關 閉模式中，在不同頁之存取時，在以前之存取，頁已經被關 閉之故，最初不需要使RA S成爲H i g h以關閉頁，等待 成爲6循環。在頁關閉模式中，一產生同一頁之存取，切換 爲頁開啓模式。在頁開啓模式之同一頁存取中，爲對於與現 在開啓之頁爲同一頁之存取之故，不需要新開啓頁，等待成 爲4。如此，對於以E D〇D R A Μ構成之記憶體模組，藉 甶切換模式進行控制，可以實現高速之資料處理系統。又， 於圖25中，EDO DRAM以外之要素，即中央處理裝置 C P U或記億體控制單元M C U等與時脈C L K同步動作， 本紙張足度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 請 先 閱 讀 背 之 注 意 事

I 寫 本 頁 經濟部智慧財產局員工消費合作社印製 -41 - 544574 A7 B7 五、發明説明（均 發行命令或存取位址之構成爲一般之故，圖示時脈c L K。 在以上敘述之第1至第5實施形態中，雖使用存取之語 言司’所謂存取係對記憶體裝置供給位址，由記憶體裝置讀出 位址之動作。又，在本實施形態中，雖使用模式之語詞，所 g胃f吴式一依循一連串之規格，選擇指定的動作而進行者。雖 並不特別限制，但是模式係於寄存器輸入指定之値，而指定 之動作被設定。本實施形態之情形，模式係藉由被設置在中 央處理裝置或記憶體控制裝置之中的寄存器而被設定。進而 ，在本實施形態中，也可以設置設定切換頁開啓模式與頁關 閉模式而動作之模式與不進行切換之模式用之寄存器。頁開 啓模式與頁關閉模式都是模式，關於是否進行前述之切換也 是模式。也可以將資料處理部與記憶體控制單元，即記憶體 控制裝置形成在別的半導體晶片上，也可以將兩者形成在單 一的半導體晶片上。在此情形，被形成在單一的半導體晶片 上之資料處理裝置比起將資料總線D Q 〇以別的半導體晶片 形成，可以成爲寬幅比較大之總線之外，兩者之距離被縮短 之故，兩者間之高速資料傳送變成可能。進而，也可以只使 記憶體控制裝置由其他人設置，或作爲已經被設置之設計資 產與資料處理部形成在同一半導體晶片上，以作成單晶片之 資料處理裝置。在此情形，將記憶體控制裝置之電路等之構 成記錄於記錄媒體，可以提供給資料處理部之設計者或資料 處理裝置之設計者。又，在由本身進行半導體裝置之製造的 情形，也可以於其他人提供之資料處理部組合本發明之記憶 體控制裝置或記憶體控制裝置與記憶體裝置，提供半導體裝 本紙張尺度適用中國國家標擎（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項^^寫本頁) 裝· 訂 經濟部智慧財產局員工消費合作社印製 -42- 544574 Α7 Β7 五、發明説明（岣 (請先閲讀背面之注意事項寫本頁) 置以供給其他人。另一方面，也可以將記憶體控制單元設置 於記憶體模組內。藉由將記憶體控制裝置形成於資料處理部 或記憶體模組內，可以降低資料處理系統之製造者的負荷， 資料處理系統之小型化也變得可行。又，配合半導體裝置之 製造製程之進步，也可以將記憶體模組之一部份或全部形成 於與資料處理裝置相同之半導體晶片上。即，單晶片之資料 處理系統之實現，系統之更高一層之小型化變成可能。又， 也可以於中央處理裝置軟體地實行控制電路的動作。當然， 即使在記憶體模組與資料處理部不是形成在同一半導體晶片 上之情形，也可以於中央處理裝置使軟體地實行記憶體控制 裝置之動作。但是，在軟體地實施之情形，雖然不需要多餘 之構成的附加，但是由於於中央處理裝置使進行位址比較等 之故，負荷變大，殘留中央處理裝置進行之其它的處理變低 速之可能丁一人藉由設本發明爲別的構成，對於中央處理裝 置不給予多餘之附加，也可以獲得本發明之效果。又，如圖 2 7所示般地，也可以爲將以單一晶片之資料處理裝置I c 經濟部智慧財產局員工消費合作社印製 一 D P D與個別爲單一晶片之記憶體裝置（I C 一 Μ E 1〜 I C - Μ Ε 4 )被形成之模組以1個之封裝密封之半導體裝 置。此構成，以多晶片模組或多晶片封裝等爲所周知。 以上，說明可以高速動作之資料處理系統之實施形態， 但是本發明並不限定於上述實施形態，在不脫離本發明之思 想的範圍，可以採用其它種種之實施形態。 例如，也可以將第2實施形態所示之先行發行位址之先 行發行電路與先行發行存取判定電路、第3實施形態所示之 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -43- 544574 A7 B7 五、發明説明（4) (請先閲讀背面之注意事項寫本頁) 自動位址調整電路、以及第4實施形態所示之存取次數計數 器之値的增減組合於其它之實施形態。藉由將先行發行位址 之先行發行電路與先行發行位址判定電路與其它實施形態組 合’可以提升對同一頁之存取頻度，可以實現更高一層之高 速化之資料處理裝置。又，藉由將自動位址調整電路與其它 之實施形態組合，可以減少不同頁動作之頻度，可以實現更 高一層之高速化之資料處理裝置。又，藉由將存取次數計數 器之値的增減與其它實施形態組合，更細微之模式切換成爲 可能，資料處理裝置之更高速化成爲可能。當然，組合上述 個個而應用於其它的實施形態，可以導出相乘之效果。 又，在第1、第3、第4以及第5實施形態中，記憶體 模組雖設爲具有複數之記憶體庫之構成，但是也可以適用於 藉由不具有記憶體庫之記憶體模組所構成之資料處理系統。 也可以實現對藉由不具有記憶體庫之記憶體模組所構成之資 料處理系統之記憶體裝置之存取的高速化。 【發明之效果】 經濟部智慧財產局員工消費合作社印製 如以上說明般地，藉由本發明，對應對記憶體模組之存 取，具有自動模式切換控制，可以降低對記憶體模組之存取 寺待’可以貫現尚速之貪料處理系統。進而’藉由進丫丁下一' 位址先行發行切換控制或位址對應之自動調整’更高速之資 料處理系統之實現成爲可能。 【圖面之簡單說明】 本紙張尺度適用中國國家標拳（CNS ) A4規格（210X297公釐） -44- 544574 A7 B7 五、發明说明（岣 圖1係適用本發明之第1實施形態之資料處理系統的構 成圖。 (請先閱讀背面之注意事項^^寫本頁) 圖2係第1實施形態之記憶體模組之構成圖。 圖3係第1實施形態之1個記憶體庫之構成圖。 圖4係第1實施形態之記憶體控制電路之動作定時圖。 圖5係第1實施形態之記憶體控制電路之構成圖。 圖6係顯示第1實施形態之頁存取判定電路保持之資訊 圖。 圖7係第1實施形態之頁存取判定電路之動作定時圖。 圖8係顯示第1實施形態之模式切換電路之動作流程圖 〇 圖9係顯示第1實施形態之位址產生電路之動作圖。 圖1 0係第1實施形態之記憶體控制電路之動作定時圖 〇 圖1 1係第1實施形態之更新動作之定時圖。 圖1 2係顯示本發明之效果圖。 圖1 3係適用本發明之第2實施形態之記憶體控制電路 經濟部智慧財產局員工消費合作社印製 之構成圖。 圖1 4係顯示第2實施形態之先行發行存取判定電路保 持之資訊圖。 圖1 5係顯示第2實施形態之先行發行電路保持之資$ 圖。 圖1 6係第2實施形態之先行發行電路以及先行發行存 取判定電路之動作定時圖。 本紙張尺度適用中國國家標举（CNS ) A4規格（210X297公釐） -45- 544574 A7 B7 五、發明説明（4$ 圖1 7係顯示第2實施形態之先行發行模式切換方塊之 動作流程圖。 圖1 8係第2實施形態之頁存取判定電路以及位址產生 電路之動作定時圖。 圖1 9係第2實施形態之記憶體控制電路之動作定時圖 〇 圖2 0係本發明之第3實施形態之記憶體控制電路之構 成圖。 圖2 1係第3實施形態之資料處理系統構成圖。 圖2 2係第3實施形態之自動位址調整電路進行之位址 調整圖。 圖2 3係第3實施形態之自動位址調整電路進行之位址 調整圖。 圖2 4係本發明之第4實施形態之動作定時圖。 圖2 5係顯示第4實施形態之模式切換電路的動作流程 圖。 圖2 6係本發明之第5實施形態之動作定時圖。· 經濟部智慧財產局員工消費合作社印製 圖2 7係將本發明之資料處理系統密封於單一封裝之半 導體裝置圖。 【標號之說明】 MS〇、MS2、MS3、MS4 :資料處理部 CPU:中央處理裝置 L I C : 1次快取 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 46 544574 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（4今 Μ E Μ :記憶體模組 B RG: PC I橋接電路 Μ E 〇〜Μ E 7 :記憶體裝置 Β 〇〜Β 3 :第0記憶體庫〜第3記憶體庫 Υ — D E C :列解碼器 X — D E C :行解碼器 S A - A R Υ :讀出放大器陣列 C S W :列開關群 G B L :總體位元線群 Μ A :主放大器 I〇B U F :輸入輸出緩衝器 W L :字元線 S A :讀出放大器 B L :區域位元線 M C U、M C U 2 :記憶體控制單元 A R Β :調停電路 R E C :更新控制電路 M C、M C 1 、M C 2 :記憶體控制電路 P Η :頁存取判定電路 Μ〇D Ε :模式切換方塊 P R J 0〜P R J 3 :模式切換電路 R C :存取次數計數器 S W :開關電路 A C G :位址產生電路 (請先閱讀背面之注意事項^^寫本頁) -裝· 、1Τ 本紙張尺度適用中國國家標隼（CNS ) Α4規格（210X297公釐） -47- 544574 A7 B7 五、發明説明（4$ D Q B :輸入輸出資料控制電路 M S I G :頁存取比較判定信號 L P R :模式切換信號 Η Τ :頁存取比較判定信號 P S 0 :行位址選擇信號 P F S :先行發行電路 Ρ Η 〇 :頁存取判定電路 Μ〇D Ε 0 :糢式切換方塊 Ρ Η 1 :先行發行存取判定電路 Μ〇D Ε 1 :先行發行模式切換方塊 P F Ε :先行發行位址有效信號 S A D :位址信號 P F 1 :先行發行位址發行定時信號 H S I G :對於先行發行位址之頁存取判定信號 L P F :先行發行位址有效/無效切換信號 A Τ :自動位址調整電路 L R E G :快取狀態寄存器 (請先閱讀背面之注意事項^^寫本頁) -裝- 訂 經濟部智慧財產局員工消費合作社印製 器 存 寄 態 狀 組 模 G E R Μ 本紙張尺度適用中國國家標奉（CNS)A4規格（210X 297公釐） -48-

Claims (1)

1. Α8 Β8 C8 D8 53357¾ # 正 I辦⑵§補1 * _____________ 六、申請專利範園 第91 1 01 1 93號專利申請案 中文申請專利範圍修正本 (請先閱讀背面之注意事項再填寫本頁) 民國91年12月1?日修正 1. 一種藉由記憶體控制器以控制一多排記憶體之方法， 該控制器具有第一模式及第二模式， 其中在該第一模式中之讀取後，該記憶體被控制以預充 ;·： 其中在詼第二模式中之讀取後，該記憶體被控制以接收 下一存取命令，而沒有預充電操作， 交，Π 其中在第一數連··續次數後，一不同字元線被選擇，該記憶 : 體控制器改變該第二模式爲第一模式， ; 其中該第一數取決於來自一中央處理單元的存取命令 .':r'LL 經濟部智慧財產局員工消費合作社印製 ί 而加以改變。 2_如申請專利範圍第1項所述之控制多排記憶體之方 法，其中於第一模式中，若持續對同一字元線進行存取，則於 讀取操作前之預充電操作被縮短， 其中於第二模式中，若發生對不同字元線進行存取，則一 預充電係作動於讀取操作之前。 3_如申講專利範圍第1項所述之控制多排記憶體之方 法，其中該記憶體控制器具有一電路，其在相關於第一位址之 記愴體的存取命令發出後，比較被輸入之第一位址與該第一 位址的前一位址。 · 4.如申請專利範圍第3項所述之控制多排記憶體之方 本紙張尺^適用中國國家標率（CNS )八4規格（210Χ297公釐） ： " 一 544574 A8 B8 C8 D8 六、申讀專利範圍 法，其中該電路輸出一信號，以控制該第一數。 (請先閱讀背面之注意事項再填寫本頁) 5.如申請專利範圍第3項所述之控制多排記憶體之方 法，其中該第一模式係爲頁關閉模式，其在每一存取後均關閉 該頁，及其中該第二模式爲頁開啓模式，其一直保留該頁爲開 啓，直到輸入下一存取命令爲止。 I 6. 一種藉由記憶體控制器以控制一記憶體的方法，該記 ξ； i 憶體控制器具有第一模式及第二模式， h " 其中該記憶體被控制以閉合在第一模式中爲一讀取存 f彳舞所開啓之頁， , 其中該記憶體被控制以保持該頁爲開啓，直到其在第二 £ 莽之 ::-口^.予修I。 模式中，接收下一存取命令爲止， i 在第一連續次數後，一不同頁被選擇，該記憶體控制器由 ,第二模式改變爲第一模式， 其中該第一數取決於來自一中央處理單元的存取命令 加以改變。 7. 如申請專利範圍第6項所述之控制一記憶體的方法， 其中該關閉一頁的操作爲使得該被選定之字元線爲未 經濟部智慧財產局員工消費合作社印製 被選擇及預充電該記憶體的資料線。 8. 如申請專利範圍第6項所述之控制一記憶體的方法， 其中於該第一模式中，若繼續對同一頁進行.存取，則在讀 取操作前之預充電操作被縮短， 其中於第二模式中，若發生對不同頁的存取，則一預充電 係在讀取操作前被作動。 · 9_如申請專利範圍第7項所述之控制一記憶體的方法， ^紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐) ： '^' 544574 修- V12 A8 B8 C8 D8 六、申請專利範園 其中該記憶體控制器具有一電路，其在對相關於第一位 址的記億體進行存取命令發出後，比較被輸入之第一位址肖 該第一位址的前一位址。 I 〇_如申請專利範圍第9項所述之控制一記憶體的方法， 其中該電路輸出一信號，以控制該第一數。 II .如申請專利範圍第6項所述之控制一記憶體的方法， 其中該記憶體包含D RAM記憶體胞。 1 2. —種藉由記憶體控制器以控制一記憶體的方法，該控 制器具有一第一模式及一第二模式， 其中該記憶體包含多數字元線、資料線及記憶體胞， 其中該記憶體被控制以在第一模式中之讀取存取後預 充電， 其中該記憶體被控制以在第二模式中之讀取存取後，接 收下一存取命令，而沒有預充電操作， 其中該記憶體控制器具有一電路，其比較被輸入之第一 位址與該第一位址的前一位址，以控制用於存取命令的模式 對應於在第一位址後所輸入之位址。 1 3·如申請專利範圍第1 2項所述之控制一記憶體的方 法， 其中在第一連續次數後，一不同字元線被選擇，該記憶體 控制器改變第二模式爲第一模式， 及其中該電路控制該第一數。 1 4_如申請專利範圍第1 2項所述之控制一記憶體的方 法，其中該記億體爲一 S D RAM。 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） — _ί — ——#! (請先閲讀背面之注意事項再填寫本頁) θ揭之 修一止。 、11 經濟部智慧財產局員工消費合作社印製 544574 修ιίι本有 A8 B8 C8 D8 κ、申請專利範園 15.如申請專利範圍第12項所述之控制一記憶體的方 法， 其中於第一模式時，若對同一字元線的存取持續，則在讀 取操作前之預充電操作被縮短， 其中於第二模式時，若發生對不同字元線的存取，則在讀 | 取操作前，作肋一預充電。 ' 16.—種藉由記憶體控制器以控制DRAM記億體的方法 7 h，:'、Ί 其中，在不同頁被連續開啓後，該記憶體被控制以關閉爲 ,一讀取存取所開啓的每一頁， / j 其中，在相同頁被連續地存取後，該記憶體被控制以保持 日 g爲讀取存取所開啓的頁爲開啓， ^ 其中，該記憶體控制器檢查是否該完成以關閉或保持開 啓之操作對於該記憶體爲有效率否， 其中，若在一頁後之下一存取爲對不同於該關閉頁的一 頁之存取，則該頁係於下一存取後關閉，及 其中，若在一頁後之下一存取爲對同一頁的存取，則該頁 係於下一*存取後開啓。 17.如申請專利範圍第16項所述之控制DRAM記憶體 旳方法， . 其中該關閉一頁的操作係使該被選定字元爲未被選擇 並預充電該記憶體的資料線，及 其中該保持開啓的操作並不預充電，直到下一存取命令 被輸人爲止。 本紙張尺度適用中國國家標奉（CNS)A4規格（2丨〇><297公釐） (請先閲讀背面之注意事項再填寫本頁〕 經濟部智慧財產局員工消費合作社印製 544574 Α8 Β8 C8 D8 煩讀委^:.',:.\‘ Η所提之 經濟部智慧財產局員工消費合作社印製 修正本有無否准予修£r 六、申讀專利範園 1 8.如申請專利範圍第1 7項所述之控制D R A Μ記憶體 的方法， 其中該D RAM記憶體爲同步型並具有多數排。 19. 如申請專利範圍第17項所述之控制DRAM記憶體 的方法， 其中對不同頁的存取係對在不同字元線上之記憶體胞 的存取。 20. —種藉由記憶體控制器以控制一記憶體的方法， .ΪΊ 其中，當先前對不同字元線之連續存取數結束或至第一 數時，該記憶體控制以在一存取後預充電， 其中，當先前對不同字元線之連續存取數低於該第一數 時，該記憶體在一存取後被控制爲不預充電，一直到下一存取 被輸入爲止，及 在對關閎頁的存取爲對同一頁的存取後，該第一數改變 〇 21 .如申請專利範圍第20項所述之控制一記憶體的方 法， 其中該記憶體爲一同步D RAM記憶體。 22 .如申請專利範圍第2 0項所述之控制一記憶體的方 法， . 其中對同一頁的存取爲對相同字元線上之記憶體胞之 存取。 23 .如申請專利範圍第2 0項所述之控制一記憶體的方 法， 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） ς — ίί——费！ (請先閱讀背面之注意事項再填寫本頁) 、1Τ 544574 煩請委爾^示 2. S所提之 -i4.->tr[L.「 A8 B8 C8 D8六、申讀專利範圍 其中當對不同字元線的先前連續存取數結束或到達第 一數時，該記億體被控制以在相關資料被由該記憶體輸出後， 使得該選定字元線爲未選擇狀態。 24. 如申旨靑專利範圍第2 1項所述之控制一記憶體的方 法，更包含： -計數器，用以計數對不同頁的連續存取數；及 [7 其中該記憶體爲具有多排記憶體的記憶體。 25. 如申請專利範圍第24項所述之控制一記憶體的方 法，更包含： 其中該計數器分別計數對每一排中之不同頁的連續存 取。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張&度適用中國國家操準（CNS ) A4規格（210X297公董）