-
Die
Erfindung bezieht sich auf ein Halbleiterspeicherbauelement, das
verschiedene Auffrischungsbetriebsmodi aufweist, und auf korrespondierende
Verfahren zum Zuteilen eines Zugriffsrechts, um auf einen geteilt
genutzten Speicherbereich zuzugreifen, und zum Auffrischen von verschiedenen
Speicherbereichen.
-
Wie
allgemein bekannt ist, kann eine Speicherzelle in einem dynamischen
Speicher mit direktem Zugriff (DRAM) einen Auswahltransistor und
einen Datenspeicherkondensator aufweisen. Der DRAM ist als Halbleiterspeicherbauelement
zur Erhöhung der Integrationsdichte in einem Halbleitersubstrat
weit verbreitet. Der DRAM erfordert eine periodische Auffrischung,
um Ladungen in DRAM-Zellen nachzuladen, da Ladungen über
den Speicherkondensator und den Auswahltransistor entweichen. Entsprechend
erfordert ein Halbleiterspeicherbauelement, wie ein DRAM, Schaltungen,
die eine Auffrischungssteuerschaltung zum Steuern von allen Vorgängen
umfassen, die von der Auffrischung betroffen sind.
-
Es
gibt bekannte Verfahren, die zum Auffrischen von Speicherzellen
in einem Halbleiterspeicherbauelement, wie einem DRAM, weit verbreitet
sind. Zuerst werden in einem Nur-RAS-Auffrischungs(„ROR")-Verfahren
Zellen nur durch Freigabe eines Zeilenadressenabtast(RAS)-Signals
aufgefrischt, während ein Spaltenadressenabtast(CAS)-Signal
auf einem Vorladepegel gehalten wird. Für den Auffrischungsvorgang
müssen einem Speicherbauelement externe Auffrischungsadressen
zur Verfügung gestellt werden, und Adressenbusse, die mit dem
Speicherbauelement verbunden sind, dürfen während
des Auffrischungsvorgangs nicht für andere Zwecke verwendet
werden.
-
Es
gibt ein automatisches Auffrischungsverfahren als ein anderes Auffrischungsverfahren.
Das automatische Auffrischungsverfahren wird auch als CAS-vor-RAS(„CBR")-Auffrischungsverfahren
bezeichnet. Während eines normalen Modus, wenn auf Speicherzellen
zugegriffen wird, wird ein externes RAS-Signal mit Vorrang vor einem
externen CAS-Signal freigegeben. Andererseits wird während
des automatischen Auffrischungsverfahrens ein CAS-Signal mit Vorrang
vor einem RAS-Signal freigegeben, um einen Auffrischungsmodus zu
erkennen. Das bedeutet, dass das CAS-Signal zuerst einen niedrigen Pegel
annimmt, bevor das RAS-Signal einen niedrigen Pegel annimmt, so
dass der Auffrischungsvorgang ausgeführt wird. Bei diesem
Verfahren werden Auffrischungsadressen durch einen Auffrischungsadressenzähler
im DRAM intern erzeugt und der Auffrischungsadressenzähler
kann nicht extern gesteuert werden.
-
Gegenwärtig
stellt ein DRAM einen Selbstauffrischungsmodus zur Verfügung,
um eine Strommenge zu reduzieren, die während des Auffrischungsvorgangs
verbraucht wird. Eine Startperiode ist in diesem Modus gleich wie
diejenige im automatischen Auffrischungsverfahren. Insbesondere
kann, wenn die CAS- und RAS-Signale während einer vorbestimmten
Zeitspanne (z. B. 100 μs) beide in einem aktiven Zustand gehalten
werden (z. B. auf einem niedrigen Pegel), ein Selbstauffrischungsvorgang ausgeführt
werden, in dem in allen Speicherzellen gespeicherte Daten während
einer vorgegebenen Auffrischungsperiode unter Verwendung eines Auffrischungszeitgebers
gelesen und verstärkt werden und dann in die Speicherzellen
zurückgespeichert werden. Während dieses Vorgangs
werden normale Vorgänge (z. B. Lese- und Schreibvorgänge)
unterbrochen. Bei dem Selbstauffrischungsverfahren führen
der Auffrischungszeitgeber und ein Auffrischungsadressenzähler
im DRAM unter Verwendung ihrer Taktsignale automatisch die erforderlichen
Auffrischungsvorgänge aus, ohne externe Taktsignale zu
verwenden. Solche Auffrischungstechniken sind in den Patentschriften
US 4.809.233 ,
4.939.695 ,
4.943.960 und
5.315.557 offenbart.
-
Es
existiert kein Problem, wenn das Halbleiterspeicherbauelement, das
den Auffrischungsvorgang ausführt, einen Eingabe-/Ausgabeport
umfasst, der eine Anzahl von Eingabe-/Ausgabeanschlusssätzen
umfasst, um mit einem externen Prozessor zu kommunizieren. Das bedeutet,
dass in einem solchen Einzelport-Speicherbauelement auf alle Speicherbänke,
die ein Speicherfeld bilden, über einen Port zugegriffen
wird. Ein Auffrischungsvorgang wird ebenfalls gemäß Befehlssignalen
ausgeführt, die über den Port eingegeben werden.
-
Mit
der jüngeren Entwicklung der Mobiltechnologie wurde ein
Multiport-Halbleiterspeicherbauelement vorgestellt, das einen Dualport
aufweist. In dem Multiport-Halbleiterspeicherbauelement wird eine
Kommunikation über eine Mehrzahl von Prozessoren ausgeführt,
und auf eine Mehrzahl von Speicherzellen kann gleichzeitig über
eine Mehrzahl von Eingabe-/Ausgabeports zugegriffen werden. Im Multiport-Halbleiterspeicherbauelement
ist der Auffrischungsmodus in einem geteilt genutzten Speicherbereich
jedoch problematisch, auf den über die Mehrzahl von Eingabe-/Ausgabeports
zugegriffen wird. Wenn beispielsweise der Selbstauffrischungsvorgang über
einen Eingabe-/Ausgabeport ausgeführt wird, der ein Zugriffsrecht
für den Zugriff auf den geteilt genutzten Speicherbereich
aufweist, kann auf den geteilt genutzten Speicherbereich nicht über
andere Eingabe-/Ausgabeports zugegriffen werden. Daher besteht ein
Bedarf an einer effizienten Auffrischungs- und Zugriffsrechtszuweisung über
jeden Eingabe-/Ausgabeport.
-
Als
technisches Problem liegt der Erfindung die Bereitstellung eines
Halbleiterspeicherbauelements sowie korrespondierender Zugriffsrechtszuweisungs-
und Auffrischungsverfahren zugrunde, die in der Lage sind, die oben
erwähnten Unzulänglichkeiten des Standes der Technik
zu reduzieren oder zu vermeiden, und insbesondere eine effiziente
Zugriffsrechtszuweisung und ein effizientes Auffrischen von verschiedenen
Speicherbereichen und/oder eines geteilt genutzten Speicherbereichs
ermöglichen.
-
Die
Erfindung löst dieses Problem durch die Bereitstellung
eines Halbleiterspeicherbauelements mit den Merkmalen des Patentanspruchs
1 oder 2, eines Zugriffsrechtszuweisungsverfahrens mit den Merkmalen
des Patentanspruchs 11 und eines Verfahrens zum Auffrischen von
Speicherbereichen mit den Merkmalen des Patentanspruchs 14. Vorteilhafte Weiterbildungen
der Erfindung sind in den Unteransprüchen angegeben.
-
Mit
einer solchen Konfiguration des Halbleiterspeicherbauelements und
der korrespondierenden Zugriffs- und Auffrischungsverfahren ist
es möglich, die Effizienz eines normalen Betriebs und eines Auffrischungsbetriebs
insbesondere im Hinblick auf einen geteilt genutzten Speicherbereich
zu erhöhen.
-
Vorteilhafte
Ausführungsformen der Erfindung sind in den Zeichnungen
dargestellt und werden nachfolgend beschrieben. Es zeigen:
-
1 ein
schematisches Blockdiagramm eines Halbleiterspeicherbauelements,
-
2 ein
Blockdiagramm eines Befehlpfads für einen geteilt genutzten
Speicherbereich aus 1,
-
3 ein
Blockdiagramm eines Zeilenadressenpfads aus 1,
-
4 ein
Blockdiagramm eines Erteilungssteuerblocks aus 1,
-
5 ein
Schaltbild einer ersten Auswahleinheit aus 2,
-
6 ein
Schaltbild einer zweiten Auswahleinheit aus 3,
-
7 ein
Schaltbild einer Ausführungsform des Erteilungssteuerblocks
aus 4 und
-
8 bis 11 Zeitablaufdiagramme
zur Darstellung eines Ausführungsbeispiels der Funktionsweise
des Speicherbauelements gemäß 1.
-
Wie
aus 1 ersichtlich ist, ist ein Halbleiterspeicherbauelement
gemäß einem Ausführungsbeispiel der Erfindung
ein Dualport-Halbleiterspeicherbauelement, das ein Beispiel eines
Multiport-Halbleiterspeicherbauelements ist. Das Bauelement umfasst
ein Speicherfeld 190, eine erste Portsteuereinheit 100a zum
Steuern von Signalen, die über einen ersten Eingabe-/Ausgabeport
eingegeben/ausgegeben werden, eine zweite Portsteuereinheit 100b zum
Steuern von Signalen, die über einen zweiten Eingabe-/Ausgabeport
eingegeben/ausgegeben werden, der sich vom ersten Eingabe-/Ausgabeport
unterscheidet, und einen Erteilungssteuerblock (GCB) 300.
-
Das
Speicherfeld 190 ist in eine Mehrzahl von verschiedenen
Speicherbereichen aufgeteilt. Es wird angenommen, dass das Speicherfeld,
wie in einem typischen Halbleiterspeicherbauelement, in vier Speicherbänke 190a, 190b, 190c und 190d aufgeteilt ist.
Zudem können die vier Speicherbänke 190a, 190b, 190c und 190d in
erste, zweite und dritte Speicherbereiche klassifiziert werden.
Zudem wird vorausgesetzt, dass ein Zugriffspfad PA1 so gesetzt ist,
dass auf den ersten Speicherbereich, die Bank A 190a, nur über
den ersten Eingabe-/Ausgabeport zugegriffen werden kann, Zugriffspfade
PA3 und PA4 sind so gesetzt, dass auf den zweiten Speicherbereich,
die Bank C 190c und die Bank D 190d, nur über
den zweiten Eingabe-/Ausgabeport zugegriffen werden kann, und Zugriffspfade
PA2 und PA5 sind so gesetzt, dass auf den dritten Speicherbereich,
die Bank B 190b, über den ersten Eingabe-/Ausgabeport und
den zweiten Eingabe-/Ausgabeport zugegriffen werden kann. Die Zugriffspfade
PA2 und PA5 auf den dritten Speicherbereich, die Bank B 190b,
werden vom Erteilungssteuerblock 300 gesteuert. Im Speicherfeld 190 kann
der Fachmann leicht andere Zugriffspfade aufbauen. Durch die Erfindung
wird ein Halbleiterspeicherbauelement umfasst, in dem wenigstens
einige der Speicherbereiche im Speicherfeld als geteilt genutzte
Speicherbereiche festgelegt sind.
-
Die
erste Portsteuereinheit 100a umfasst einen ersten Eingabe-/Ausgabeport
und Steuerschaltungen zum Steuern eines Befehlssignals, eines Adressensignals,
eines Datensignals und dgl., die über den ersten Eingabe-/Ausgabeport
eingegeben/ausgegeben werden. Die zweite Portsteuereinheit 100b umfasst
einen zweiten Eingabe-/Ausgabeport und Steuerschaltungen zum Steuern
eines Befehlssignals, eines Adressensignals, eines Datensignals
und dgl., die über den zweiten Eingabe-/Ausgabeport eingegeben/ausgegeben
werden.
-
Der
Erteilungssteuerblock 300 weist in Reaktion auf ein externes
Befehlssignal ein Zugriffsrecht (oder eine Zugriffserteilung) auf
den geteilt genutzten Speicherbereich auf. Der Erteilungssteuerblock 300 erzeugt
Erteilungssteuersignale, um vorzugsweise ein Zugriffsrecht (eine
Zugriffserteilung) für den Zugriff auf den geteilt genutzten
Speicherbereich einem Eingabe-/Ausgabeport zuzuordnen, über
den Befehlssignale für einen ersten Modusauffrischungsvorgang
eingegeben werden. Der Erteilungssteuerblock 300 weist
das Zugriffsrecht durch Steuern der Zugriffspfade PA2 und PA5 des
geteilt genutzten Speicherbereichs, der Bank B 190b, entsprechend den
Erteilungssteuersignalen dem ersten Eingabe-/Ausgabeport oder dem
zweiten Eingabe-/Ausgabeport zu. Die Zugriffspfade PA2 und PA5 umfassen einen
Befehlssignalpfad, einen Datenpfad und einen Adressenpfad zwischen
den Eingabe-/Ausgabeports und dem geteilt genutzten Speicherbereich.
-
Wenn
der Auffrischungsvorgang in einem zweiten Modus über den
Eingabe-/Ausgabeport ausgeführt wird, der das Zugriffsrecht
hat, erzeugt der Erteilungssteuerblock 300 ein Erteilungssteuersignal,
um ein Zugriffsrecht für den Zugriff auf den geteilt genutzten
Speicherbereich einem anderen Eingabe-/Ausgabeport zuzuordnen, mit
dem der Auffrischungsvorgang mit Vorrang vor dem externen Befehlssignal
im ersten Modus ausgeführt wird.
-
Hierbei
kann der erste Modus ein automatischer Auffrischungsmodus sein und
der zweite Modus kann ein Selbstauffrischungsmodus sein.
-
2 zeigt
einen Befehlspfad für Befehlssignale, welche die Zugriffspfade
PA2 und PA5 für die geteilt genutzte Speicherbank in 1 bilden.
Wie in 2 dargestellt ist, wird ein erstes Befehlssignal CMD_1,
das über einen ersten Eingabe-/Ausgabeport eingegeben wird,
in einem ersten Eingabepuffer 110a gepuffert und zu einer
ersten Auswahleinheit 130 übertragen. Zudem wird
ein zweites Befehlssignal CMD_2, das über einen zweiten
Eingabe-/Ausgabeport eingegeben wird, in einem zweiten Eingabepuffer 120a gepuffert
und zur ersten Auswahleinheit 130 über tragen.
Die erste Auswahleinheit 130 wählt in Reaktion
auf das Erteilungssteuersignal, das durch den Erteilungssteuerblock 300 erzeugt
wird, entweder das erste Befehlssignal CMD_1 oder das zweite Befehlssignal
CMD_2 aus und überträgt das ausgewählte
Befehlssignal an einen Befehlsinterpretierer 140 für
die geteilt genutzte Bank, die Bank B. Auf diese Weise bestimmt
die erste Auswahleinheit 130, ob und von welchem Eingabe-/Ausgabeport
ein Befehlssignal für den Betrieb der geteilt genutzten
Speicherbank verwendet wird.
-
Der
Befehlsinterpretierer 140 für die Bank B analysiert
empfangene Befehlssignale. Das bedeutet, dass der Befehlsinterpretierer 140 bestimmt,
ob das empfangene Befehlssignal ein Aktivsignal ACTIVE, ein Vorladesignal
PRECHARGE oder ein Auffrischungssignal REFRESH ist, und es überträgt.
Anschließend werden Funktionen gemäß den
Befehlssignalen ausgeführt. Die Vorgänge gemäß den
Befehlssignalen sind die gleichen wie in herkömmlichen DRAM-Schaltkreisen.
-
3 ist
ein schematisches Blockdiagramm, das einen Zeilenadressenpfad und
einen Auffrischungspfad für jede Speicherbank aus 1 zeigt. Wie
aus 3 ersichtlich ist, umfassen ein Zeilenadressenpfad
und ein Auffrischungspfad in einem Halbleiterspeicherbauelement
gemäß einer Ausführungsform der vorliegenden
Erfindung einen ersten und einen zweiten Eingabepuffer 110b und 120b,
einen ersten und einen zweiten Zeilenadressenvordecoder 150a und 150b,
einen ersten, zweiten und dritten Auffrischungszähler 160a, 160b und 160c,
eine zweite Auswahleinheit 170, A-Bank- bis D-Bank-Zeilendecoder 180a, 180b, 180c und 180d und
A- bis D-Speicherbänke 190a, 190b, 190c und 190d.
-
Der
erste Eingabepuffer 110b puffert eine Zeilenadresse, die über
den ersten Eingabe-/Ausgabeport eingegeben wird und überträgt
die Zeilenadresse an den ersten Zeilenadressenvordecoder 150a.
Die Zeilenadresse, die in den ersten Eingabepuffer 110b eingegeben
wird, kann eine Zeilenadresse für die Bank A oder eine
Zeilenadresse für die Bank B sein, die eine geteilt genutzte
Bank ist. Der erste Eingabepuffer 110b weist die gleiche
Bezeichnung wie der erste Eingabepuffer 110a aus 2 auf.
Der erste Eingabepuffer 110a aus 2 ist jedoch
ein Befehlspuffer und der erste Eingabepuffer 110b ist
ein Adresseneingabepuffer. Die ersten Eingabepuffer 110a und 110b können
die gleiche Schaltkreisstruktur aufweisen und können aus
einem Pufferschaltkreis aufgebaut sein.
-
Der
zweite Eingabepuffer 120b puffert eine Zeilenadresse, die über
den zweiten Eingabe-/Ausgabeport eingegeben wird, und überträgt
die Zeilenadresse an den zweiten Zeilenadressenvordecoder 150b.
Die Zeilenadresse, die in den zweiten Eingabepuffer 120b eingegeben
wird, kann eine Zeilenadresse für die Bank C und die Bank
D oder eine Zeilenadresse für die Bank B sein, die eine
geteilt genutzte Bank ist. Der zweite Eingabepuffer 120b weist
die gleiche Bezeichnung wie der zweite Eingabepuffer 120a aus 2 auf.
Der zweite Eingabepuffer 120a aus 2 ist jedoch
ein Befehlspuffer und der zweite Eingabepuffer 120b ist
ein Adresseneingabepuffer. Die zweiten Eingabepuffer 120a und 120b können die
gleiche Schaltkreisstruktur aufweisen und können aus einem
Pufferschaltkreis aufgebaut sein. Die Pufferschaltkreise 110b und 120b können
im Wesentlichen durch dem Fachmann allgemein bekannte Schaltungen
implementiert werden.
-
Der
erste Zeilenadressenvordecoder 150a decodiert die über
den ersten Eingabepuffer 110b empfangene Zeilenadresse
vor. Der erste Zeilenadressenvordecoder 150a ist ebenfalls
aus einer dem Fachmann allgemein bekannten Schaltung aufgebaut.
Der zweite Zeilenadressenvordecoder 150b decodiert die über
den zweiten Eingabepuffer 120b empfangene Zeilenadresse
vor. Der zweite Zeilenadressenvordecoder 150b ist ebenfalls
aus einer dem Fachmann allgemein bekannten Schaltung aufgebaut.
-
Der
A-Bank-Zeilendecoder 180a decodiert die Zeilenadresse für
die Bank A, die über den ersten Zeilenadressenvordecoder 150a empfangen
wird, und gibt eine Wortleitung frei, die mit einer gewünschten
Speicherzelle in der Bank A 190a verbunden ist. Der B-Bank-Zeilendecoder 180b decodiert die
Zeilenadresse für die Bank B, die über den ersten Zeilenadressenvordecoder 150a oder
den zweiten Zeilenadressenvordecoder 150b empfangen wird, und
gibt eine Wortleitung frei, die mit einer gewünschten Speicherzelle
in der Bank B 190b verbunden ist. Der C-Bank-Zeilendecoder 180c oder
der D-Bank-Zeilendecoder 180d decodiert die Zeilenadresse
für die Bank C oder die Zeilenadresse für die Bank
D, die über den zweiten Zeilenadressenvordecoder 150b empfangen
wird, und gibt eine Wortleitung frei, die mit einer gewünschten
Speicherzelle in der Bank C 190c oder der Bank D 190d verbunden ist.
-
Der
erste Auffrischungszähler 160a ist zum Erzeugen
einer Auffrischungsadresse der Bank A 190a und ist normalerweise
aus einem asynchronen m-Bit-Zähler aufgebaut. Der zweite
Auffrischungszähler 160b ist zum Erzeugen einer
Auffrischungsadresse der Bank C 190c und der Bank D 190d und
ist normalerweise aus einem asynchronen m-Bit-Zähler aufgebaut.
Der dritte Auffrischungszähler 160c ist zum Erzeugen
einer Auffrischungsadresse der Bank B 190b, welche die
geteilt genutzte Speicherbank ist, und kann aus einem asynchronen
m-Bit-Zähler aufgebaut sein. Das Bereitstellen des dritten
Auffrischungszählers 160c als getrennter Auffrischungszähler,
welcher Eingabe-/Ausgabeports der Bank 190b zugewiesen
ist, anstelle der Auffrischungszähler (z. B. dem ersten
und zweiten Auffrischungszähler 160a und 160b),
um die Bank B 190b aufzufrischen, dient dazu, ein Überlappen
oder Überspringen der Auffrischung einer speziellen Adresse
zu verhindern. Es sei beispielsweise angenommen, dass der erste Eingabe-/Ausgabeport
ein Zugriffsrecht (eine Zugriffserteilung) für den Zugriff
auf die Bank B hat und alle Speicherbänke im automatischen
Auffrischungsmodus sind. In diesem Fall führt, wenn der
Selbstauffrischungsbefehl über den ersten Port eingegeben wird,
die Bank A 190a die Ausführung der Selbstauffrischung
fort. Entsprechend einer Ausführungsform der Erfindung
wechselt jedoch das Zugriffsrecht (die Zugriffserteilung), und die
Bank B 190b wird in einem automatischen Auffrischungsmodus über
den zweiten Eingabe-/Ausgabeport aufgefrischt. Wenn ein Auffrischungsadressensignal über
den zweiten Auffrischungszähler 160b eingegeben
wird, wird die Bank B nicht richtig aufgefrischt, und eine Speicherzelle
kann in einer überlappenden Weise aufgefrischt oder nicht
aufgefrischt werden. Um dieses Problem zu vermeiden, ist der getrennte
dritte Auffrischungszähler 160c erforderlich.
-
Die
zweite Auswahleinheit 170 arbeitet in Reaktion auf die
Erteilungssteuersignale, die vom Erteilungssteuerblock 300 aus 1 erzeugt
werden. Die zweite Auswahleinheit 170 wählt die
B-Bankadresse, die den ersten Zeilenadressenvordecoder 150a passiert,
oder die B-Bankadresse aus, die den zweiten Zeilenadressenvordecoder 150b passiert, und überträgt
die ausgewählte B-Bankadresse an den B-Bank-Zeilendecoder 180b.
In anderen Worten ausgedrückt, die zweite Auswahleinheit 170 bestimmt, über
welchen Eingabe-/Ausgabeport die Zeilenadresse empfangen wird, die
an den B-Bank-Zeilendecoder 180b übertragen wird,
und steuert den Adressenpfad. Wenn der Auffrischungsvorgang durchgeführt
wird, wählt die zweite Auswahleinheit 170 die
Auffrischungsadresse nicht vom ersten Auffrischungszähler 160a oder
vom zweiten Auffrischungszähler 160b aus, sondern überträgt
die Auffrischungsadresse vom dritten Auffrischungszähler 160c zum
B-Bank-Zeilendecoder 180b.
-
Der
Spaltenadressenpfad kann vom Fachmann unter Bezugnahme auf 2 leicht
eingerichtet werden, so dass hier auf eine Beschreibung verzichtet
wird. Der Spaltenadressenpfad kann leichter aufgebaut werden, da
kein Auffrischungszähler erforderlich ist.
-
Während
Beispiele der Auffrischungssteuerschaltungen die ersten Eingabepuffer 110a und 110b,
die zweiten Eingabepuffer 120a und 120b und die
Auffrischungszähler 160a, 160b und 160c umfassen,
wie oben ausgeführt ist, können zusätzliche
Auffrischungssteuerschaltungen zur Verfügung gestellt werden,
wie ein Selbstauffrischungszeitgeber, der aus einem Zähler
aufgebaut ist, der in Reaktion auf ein Selbstauffrischungsmodussignal
ein Selbstauffrischungsperioden-Impulssignal erzeugt, das mit einer vorgegebenen
Selbstauffrischungsperiode korrespondiert. Zudem können
alle Schaltungen, die für eine Auffrischung erforderlich
sind, einschließlich Schaltungen zum Erzeugen eines Auffrischungsfreigabesignals,
in einem Auffrischungsmodus zur Verfügung gestellt werden,
und weiter kann eine Steuerschaltung zum Steuern eines Eintritts
in einen Selbstauffrischungsmodus zur Verfügung gestellt werden.
-
4 zeigt
eine vorteilhafte Realisierung des Erteilungssteuerblocks 300 aus 1.
Wie aus 4 ersichtlich ist, arbeitet
der Erteilungssteuerblock 300 in Reaktion auf Steuersignale
MRSET_1P und MRSET_2P, die durch ein externes Befehlssignal erzeugt
werden, um ein Zugriffsrecht (eine Zugriffserteilung) für
die Bank B 190b zu ändern, und in Reaktion auf
Signale PSELF_1P und PSELF_2P, die einen Selbstauffrischungsmodus
anzeigen, der durch den ersten Eingabe-/Ausgabeport und den zweiten
Eingabe-/Ausgabeport durchgeführt wird. Der Erteilungssteuerblock 300 erzeugt
Erteilungssteuersignale GRANT_1 und GRANT_2, um ein Zugriffsrecht
(eine Zugriffserteilung) für die Bank B 190b in
Reaktion auf die Signale MRSET_1P, MRSET_2P, PSELF_1P und PSELF_2P
zu steuern. Dies wird beschrieben, wenn die Schaltkreisstruktur aus 7 erklärt
wird.
-
5 ist
ein Schaltbild einer vorteilhaften Realisierung der ersten Auswahleinheit 130 aus 2.
Die erste Auswahleinheit 130 umfasst in die sem Beispiel
Inverter IN2, IN4, IN6, IN8, IN10, IN12 und IN14, PMOS-Transistoren
P1, P2, P3 und P4 und NMOS-Transistoren N1, N2, N3 und N4, wie in 5 dargestellt
ist.
-
Wie
aus 5 ersichtlich ist, wird die erste Auswahleinheit 130 durch
die Erteilungssteuersignale GRANT_1 und GRANT_2 gesteuert, die vom
Erteilungssteuerblock 300 aus 4 erzeugt
werden. Wenn beispielsweise das erste Erteilungssteuersignal GRANT_1
für die Zuweisung einer Erteilung an den ersten Eingabe-/Ausgabeport
auf einem „hohen" Pegel ist, und das zweite Erteilungssteuersignal GRANT_2
für die Zuweisung einer Erteilung an den zweiten Eingabe-/Ausgabeport
auf einem „niedrigen" Pegel ist, wird der nachfolgende
Vorgang ausgeführt. Das bedeutet, dass der PMOS-Transistor
P1 und der NMOS-Transistor N2 leitend geschaltet sind, wenn das
erste Erteilungssteuersignal GRANT_1 auf einem „hohen"
Pegel ist. Entsprechend arbeitet ein Inverterschaltkreis, der den
NMOS-Transistor N1 und den PMOS-Transistor P2 umfasst, und ein Befehlssignal
CMD_1, das über den ersten Eingabe-/Ausgabeport eingegeben
wird, wird als ein Befehlssignal CMD_S für den geteilt
genutzten Speicherbereich ausgegeben. Da das zweite Erteilungssteuersignal GRANT_2
auf einem „niedrigen" Pegel ist, werden zudem der PMOS-Transistor
P3 und der NMOS-Transistor N4 sperrend geschaltet, und ein Befehlssignal
CMD_2, das über den zweiten Eingabe-/Ausgabeport eingegeben
wird, wird gesperrt. Auf diese Weise wird eine Erteilung als ein
Zugriffsrecht für den Zugriff auf die Bank B 190b als
ein geteilt genutzter Speicherbereich dem ersten Eingabe-/Ausgabeport
zugeordnet.
-
Wenn
das zweite Erteilungssteuersignal GRANT_2 für die Zuweisung
einer Erteilung an den zweiten Eingabe-/Ausgabeport auf einem „hohen" Pegel
ist und das erste Erteilungssteuersignal GRANT_1 für die
Zuweisung einer Erteilung an den ersten Eingabe-/Ausgabeport auf
einem „niedrigen" Pegel ist, wird als nächstes
der nachfolgende Vorgang aus geführt. Das bedeutet, dass
der PMOS-Transistor P3 und der NMOS-Transistor N4 leitend geschaltet
sind, wenn das zweite Erteilungssteuersignal GRANT_2 auf einem „hohen"
Pegel ist. Entsprechend arbeitet ein Inverterschaltkreis, der den
NMOS-Transistor N3 und den PMOS-Transistor P4 umfasst, und das Befehlssignal
CMD_2, das über den zweiten Eingabe-/Ausgabeport eingegeben
wird, wird als das Befehlssignal CMD_S für den geteilt
genutzten Speicherbereich ausgegeben. Da das erste Erteilungssteuersignal
GRANT_1 auf einem „niedrigen" Pegel ist, werden zudem der
PMOS-Transistor P1 und der NMOS-Transistor N2 sperrend geschaltet,
und das Befehlssignal CMD_1, das über den ersten Eingabe-/Ausgabeport
eingegeben wird, wird gesperrt. Auf diese Weise wird eine Erteilung
als ein Zugriffsrecht für den Zugriff auf die Bank B 190b als
ein geteilt genutzter Speicherbereich dem zweiten Eingabe-/Ausgabeport
zugeordnet.
-
Da
die in 5 dargestellte erste Auswahleinheit 130 ein
Ausführungsbeispiel ist, kann sie auch aus einem Schaltkreis
aufgebaut sein, der in der Lage ist, die oben beschriebene Funktionsweise auszuführen.
-
6 zeigt
die Konfiguration einer vorteilhaften Realisierung der zweiten Auswahleinheit 170 aus 3.
Die zweite Auswahleinheit 170 umfasst in diesem Ausführungsbeispiel
NAND-Schaltkreise NA170 und NA172, Inverter IN170, IN172, IN174,
IN176, IN177, IN178 und IN179, PMOS-Transistoren P170, P172, P174,
P176, P178 und P179 und NMOS-Transistoren N170, N172, N174, N176,
N178 und N179, wie in 6 dargestellt ist.
-
Wie
aus 6 ersichtlich ist, wird die zweite Auswahleinheit
durch die Erteilungssteuersignale GRANT_1 und GRANT_2 gesteuert,
die vom Erteilungssteuerblock 300 aus 4 erzeugt
werden. Ein Auffrischungsfreigabesignal PRFHB weist während eines
Auffrischungsvorgangs ei nen „niedrigen" Pegel und während
anderer Vorgänge einen „hohen" Pegel auf.
-
Die
zweite Auswahleinheit 170 arbeitet wie folgt: Wenn das
erste Erteilungssteuersignal GRANT_1 für die Zuweisung
einer Erteilung an den ersten Eingabe-/Ausgabeport auf einem „hohen"
Pegel ist und das zweite Erteilungssteuersignal GRANT_2 für
die Zuweisung einer Erteilung an den zweiten Eingabe-/Ausgabeport
auf einem „niedrigen" Pegel ist und wenn eine Auffrischung
nicht freigegeben ist, ist das erste Erteilungssteuersignal GRANT_1
auf einem „hohen" Pegel, und das Auffrischungsfreigabesignal
PRFHB ist auf einem „hohen" Pegel. Entsprechend ist die
Ausgabe des NAND-Schaltkreises NA170 auf einem „niedrigen" Pegel,
und der PMOS-Transistor P170 und der NMOS-Transistor N172 sind leitend
geschaltet. Entsprechend arbeitet ein Inverterschaltkreis, der den NMOS-Transistor
N170 und den PMOS-Transistor P172 umfasst, und ein Adressensignal
Add_1, das über den ersten Eingabe-/Ausgabeport eingegeben wird,
wird als ein Adressensignal für den geteilt genutzten Speicherbereich
ausgegeben. Da das zweite Erteilungssteuersignal GRANT_2 auf einem „niedrigen"
Pegel ist, sind zudem der PMOS-Transistor P174 und der NMOS-Transistor
N176 sperrend geschaltet, und das Adressensignal Add_2, das über den
zweiten Eingabe-/Ausgabeport eingegeben wird, ist gesperrt. Auf
diese Weise wird eine Erteilung als ein Zugriffsrecht für
den Zugriff auf die Bank B 190b als ein geteilt genutzter
Speicherbereich dem ersten Eingabe-/Ausgabeport zugeordnet. Da das
Auffrischungsfreigabesignal PRFHB auf einem „hohen" Pegel
ist, sind zudem der PMOS-Transistor P178 und der NMOS-Transistor
N179 sperrend geschaltet, und ein Auffrischungsadressensignal Add_S,
das über den dritten Auffrischungszähler (160c aus 3)
ausgegeben wird, wird gesperrt.
-
Wenn
das zweite Erteilungssteuersignal GRANT_2 auf einem „hohen"
Pegel ist und das erste Erteilungssteuersignal GRANT_1 auf einem „niedrigen” Pegel
ist und das Auffrischungsfreigabesignal PRFHB auf einem „niedrigen"
Pegel ist, arbeitet die zweite Auswahleinheit 170 als nächstes
wie folgt. Das bedeutet, dass eine Ausgabe des NAND-Schaltkreises
NA172 auf einem „niedrigen" Pegel ist, wenn das zweite
Erteilungssteuersignal GRANT_2 auf einem „hohen" Pegel
ist und das Auffrischungsfreigabesignal PRFHB auf einem „niedrigen"
Pegel ist. Entsprechend sind der PMOS-Transistor P174 und der NMOS-Transistor
N176 leitend geschaltet. Ein Inverterschaltkreis, der den NMOS-Transistor
N174 und den PMOS-Transistor P176 umfasst, arbeitet, und das Adressensignal
Add_2, das über den zweiten Eingabe-/Ausgabeport eingegeben
wird, wird als ein Adressensignal für den geteilt genutzten
Speicherbereich ausgegeben. Da das erste Erteilungssteuersignal
GRANT_1 auf einem „niedrigen" Pegel ist, werden zudem der
PMOS-Transistor P170 und der NMOS-Transistor N172 sperrend geschaltet,
und das Adressensignal Add_1, das über den ersten Eingabe-/Ausgabeport
eingegeben wird, wird gesperrt. Auf diese Weise wird eine Erteilung
als ein Zugriffsrecht für den Zugriff auf die Bank B 190b als
ein geteilt genutzter Speicherbereich dem zweiten Eingabe-/Ausgabeport
zugeordnet. Da das Auffrischungsfreigabesignal PRFHB auf einem „hohen"
Pegel ist, werden zudem der PMOS-Transistor P178 und der NMOS-Transistor
N179 sperrend geschaltet, und ein Auffrischungsadressensignal Add_S,
das über den dritten Auffrischungszähler (160c aus 3)
ausgegeben wird, wird gesperrt.
-
Wenn
das Auffrischungsfreigabesignal PRFHB auf einem „niedrigen"
Pegel freigegeben ist, wird als nächstes nur das Auffrischungsadressensignal
Add_S, das über den dritten Auffrischungszähler (160c aus 3)
ausgegeben wird, unabhängig von den Erteilungssteuersignalen
GRANT_1 und GRANT_2 unbedingt an den geteilt genutzten Speicherbereich
ausgegeben, so dass eine Auffrischung ausgeführt wird.
-
Da
die in 6 dargestellte zweite Auswahleinheit 170 ein
Ausführungsbeispiel ist, kann sie aus irgendeinem Schaltkreis
aufgebaut sein, der in der Lage ist, die oben beschriebene Funktionsweise
auszuführen.
-
7 zeigt
ein Ausführungsbeispiel des Erteilungssteuerblocks 300 aus 4.
Wie aus 7 ersichtlich ist, umfasst der
Erteilungssteuerblock 300 in diesem Ausführungsbeispiel
eine Befehlssteuereinheit 310 und eine Selbstauffrischungssteuereinheit 320.
Die Befehlssteuereinheit 310 umfasst Inverter IN310, IN311,
IN312, IN313, IN314, IN315, IN316, IN317, IN318 und IN319, PMOS-Transistoren
P310 und P312 und NMOS-Transistoren N310 und N312, wie in 7 dargestellt
ist.
-
Die
Befehlssteuereinheit 310 wird durch Steuersignale MRSET_1P
und MRSET_2P gesteuert, die von einem Erteilungswechselbefehlssignal erzeugt
werden. Wenn das Erteilungswechselbefehlssignal beispielsweise an
den ersten Eingabe-/Ausgabeport angelegt wird, wird das erste der Steuersignale
MRSET_1P und MRSET_2P zu einem Autoimpulssignal. Das bedeutet, dass
das erste Steuersignal MRSET_1P zu einem Autoimpulssignal wird,
das auf einem „niedrigen" Pegel gehalten wird und dann
während einer vorbestimmten Zeitspanne auf einem „hohen"
Pegel gehalten wird. Wenn das Erteilungswechselbefehlssignal an
den zweiten Eingabe-/Ausgabeport angelegt wird, wird das zweite der
Steuersignale MRSET_1P und MRSET_2P zu einem Autoimpulssignal. Das
bedeutet, dass das zweite Steuersignal MRSET_2P zu einem Autoimpulssignal
wird, das auf einem „niedrigen" Pegel gehalten wird und
dann während einer vorbestimmten Zeitspanne auf einem „hohen"
Pegel gehalten wird und dann auf einen „niedrigen" Pegel
zurückgesetzt wird.
-
Wenn
das zweite Steuersignal MRSET_2P auf einem „niedrigen"
Pegel gehalten wird und zu diesem Zeitpunkt das erste Steuersignal
MRSET_1P ein Autoimpulssignal mit einem „hohen" Pegel während
einer vorbestimmten Zeitspanne wird, wird der PMOS-Transistor P310 während
der vorbestimmten Zeitspanne leitend geschaltet. Entsprechend nimmt ein
Ausgabeknoten A der Befehlssteuereinheit 310 einen „hohen"
Pegel an. Zudem wird der NMOS-Transistor N312 während einer
vorbestimmten Zeitspanne leitend geschaltet, und ein Knoten B nimmt
einen „niedrigen" Pegel an. Der Knoten A wird durch einen
Zwischenspeicherschaltkreis, der die Inverter IN312 und IN313 umfasst,
auf einem „hohen" Pegel gehalten, und der Knoten B wird
durch einen Zwischenspeicherschaltkreis, der die Inverter IN317 und
IN318 umfasst, auf einem „niedrigen" Pegel gehalten. Der
Pegel der Knoten A und B wird gehalten, bis das Erteilungswechselsignal
an den zweiten Eingabe-/Ausgabeport angelegt wird und das zweite Steuersignal
MRSET_2P zu einem Autoimpulssignal wird.
-
Wenn
das erste Steuersignal MRSET_1P auf einem „niedrigen" Pegel
gehalten wird und zu diesem Zeitpunkt das zweite Steuersignal MRSET_2P zu
einem Autoimpulssignal mit einem „hohen" Pegel während
einer vorbestimmten Zeitspanne wird, wird der NMOS-Transistor N310
während der vorbestimmten Zeitspanne leitend geschaltet
und entsprechend wird der Knoten A der Befehlssteuereinheit 310 auf
einen „niedrigen" Pegel geändert. Zudem wird der
PMOS-Transistor P312 während der vorbestimmten Zeitspanne
leitend geschaltet. Entsprechend nimmt der Knoten B einen „hohen"
Pegel an. Der Knoten A wird durch den Zwischenspeicherschaltkreis,
der die Inverter IN312 und IN313 umfasst, auf einem „niedrigen"
Pegel gehalten, und der Knoten B wird durch den Zwischenspeicherschaltkreis,
der die Inverter IN317 und IN318 umfasst, auf einem „hohen"
Pegel gehalten. Der Pegel der Knoten A und B wird gehalten, bis
das Erteilungswechselsignal an den ersten Eingabe-/Ausgabeport angelegt wird
und das erste Steuersignal MRSET_1P zum Autoimpulssignal wird.
-
Die
Selbstauffrischungssteuereinheit 320 umfasst NOR-Schaltkreise
NO320, NO322, NO324 und NO326, einen NAND-Schaltkreis NA320, Inverter
IN320, IN321, IN322, IN323, IN324, IN325, IN326, IN327 und IN328,
PMOS-Transistoren P320, P322, P324 und P326 und NMOS-Transistoren
N320, N322, N324 und N326, wie in 7 dargestellt
ist.
-
Die
Selbstauffrischungssteuereinheit 320 wird durch die Signale
PSELF_1P und PSELF_2P gesteuert, die den Selbstauffrischungsmodus
anzeigen. Es sei angenommen, dass ein Selbstauffrischungsbefehl über
den ersten Eingabe-/Ausgabeport eingegeben wird und die Selbstauffrischung durchgeführt
wird, wenn das erste Selbstauffrischungsmodussignal PSELF_1P auf
einem „hohen" Pegel ist. Das bedeutet, dass angenommen
wird, dass der erste Eingabe-/Ausgabeport in einem Selbstauffrischungsmodus
ist. Zudem wird angenommen, dass ein Selbstauffrischungsbefehl über den
zweiten Eingabe-/Ausgabeport eingegeben wird und die Selbstauffrischung
durchgeführt wird, wenn das zweite Selbstauffrischungsmodussignal PSELF_2P
auf einem „hohen" Pegel ist. Das bedeutet, dass angenommen
wird, dass der zweite Eingabe-/Ausgabeport in einem Selbstauffrischungsmodus ist.
-
Die
Selbstauffrischungssteuereinheit 320 steuert die Erteilungssteuersignale
GRANT_1 und GRANT_2 mit Vorrang vor dem Ausgabesignal der Befehlssteuereinheit 310.
Das bedeutet, dass, auch wenn die Befehlssteuereinheit 310 ein
Signal ausgibt, um eine Erteilung dem ersten Eingabe-/Ausgabeport
zuzuweisen, eine Erteilung dem zweiten Eingabe-/Ausgabeport zugewiesen
wird, wodurch die automatische Auffrischung durchgeführt
wird, wenn der erste Eingabe-/Ausgabeport in den Selbstauffrischungsmodus
eintritt. Das gleiche geschieht in einem umgekehrten Fall. Wenn
die Signale PSELF_1P und PSELF_2P, die den Selbstauffrischungsmodus anzeigen,
jedoch auf einem „hohen" Pegel sind, wird der Erteilungswechsel
grundlegend gesperrt. Dies ist dadurch begründet, dass
die NMOS-Transistoren N322 und N326 und die PMOS-Transistoren P320 und
P324, welche die Selbstauffrischungssteuereinheit 320 bilden,
alle sperrend geschaltet sind. Wenn die Signa le PSELF_1P und PSELF_2P
auf einem „niedrigen" Pegel sind, wird die Erteilung nicht
durch die Selbstauffrischungssteuereinheit 320 geändert, sondern
durch die Befehlssteuereinheit 310. Hierbei arbeitet die
Befehlssteuereinheit 310, auch wenn die Erteilung durch
die Selbstauffrischungssteuereinheit 320 geändert
wird. Wenn das Erteilungswechselbefehlssignal erneut eingegeben
wird, werden die logischen Pegel am Knoten A und am Knoten B geändert.
Das bedeutet, dass die logischen Pegel des Knotens A und des Knotens
B kontinuierlich entsprechend dem Erteilungswechselbefehlssignal
aktualisiert werden.
-
In 7 wechselt
der Erteilungssteuerblock 300 die Erteilung innerhalb des
Halbleiterspeicherbauelements während des Selbstauffrischungsvorgangs.
Wenn das Halbleiterspeicherbauelement so implementiert ist, dass
die Erteilung geändert wird, bevor es in die Selbstauffrischung
eintritt, umfasst es eventuell nur die Befehlssteuereinheit 310,
ohne dass die Selbstauffrischungssteuereinheit 320 erforderlich
ist.
-
Da
der in 7 dargestellte Erteilungssteuerblock 300 ein
Ausführungsbeispiel ist, kann er aus irgendeinem Schaltkreis
aufgebaut sein, der in der Lage ist, die oben beschriebene Funktionsweise
auszuführen.
-
Die
Funktionsweise eines Halbleiterspeicherbauelements, das den Erteilungssteuerblock 300 gemäß einer
Ausführungsform der vorliegenden Erfindung umfasst, wird
nun unter Bezugnahme auf die 8 bis 11 beschrieben,
welche die Funktionsweise des Speicherbauelements zeigen, das den
Erteilungssteuerblock 300 gemäß einer
Ausführungsform der vorliegenden Erfindung umfasst.
-
In 8 ist
das Bauelement in einem normalen Betriebsmodus, in dem angenommen
wird, dass der erste Eingabe-/Ausgabeport und der zweite Eingabe-/Ausgabeport
nicht in einem Selbstauffrischungsmodus sind.
-
Das
bedeutet, dass das erste und zweite Selbstauffrischungsmodussignal
PSELF_1P und PSELF_2P auf einem „niedrigen" Pegel sind.
-
Wie
aus 8 ersichtlich ist, entsprechen Anfangswerte Werten,
wenn eine Erteilung Gr(2) in Reaktion auf ein externes Erteilungswechselbefehlssignal
EXTERNAL GRANT dem zweiten Eingabe-/Ausgabeport zugewiesen wird.
Im Erteilungssteuerblock 300 wird der Knoten A auf einem „niedrigen"
Pegel gehalten, und der Knoten B wird auf einem „hohen"
Pegel gehalten. Zudem wird das erste Erteilungssteuersignal GRANT_1P
auf einem „niedrigen" Pegel gehalten, und das zweite Erteilungssteuersignal
GRANT_2P wird auf einem „hohen" Pegel gehalten.
-
Wenn
das externe Erteilungswechselbefehlssignal EXTERNAL GRANT, das anordnet,
eine Erteilung dem ersten Eingabe-/Ausgabeport zuzuweisen, als Gr(1)
erzeugt wird, wird ein Befehlssignal GRANT CMD über den
ersten Eingabe-/Ausgabeport eingegeben. Entsprechend wird das erste
Steuersignal MRSET_1P zu einem Autoimpulssignal und wird in den
Erteilungssteuerblock 300 eingegeben. Da das zweite Steuersignal
MRSET_2P auf einem „niedrigen" Pegel gehalten wird, wechselt
der Knoten A auf einen „hohen" Pegel und wird dort gehalten,
und der Knoten B wechselt auf einen „niedrigen" Pegel und
wird dort gehalten. Da das erste und zweite Selbstauffrischungsmodussignal
PSELF_1P und PSELF_2P auf einem „niedrigen" Pegel sind,
wird das erste Erteilungssteuersignal GRANT_1 auf einen „hohen"
Pegel gewechselt und dort gehalten, und das zweite Erteilungssteuersignal
GRANT_2 wird auf einen „niedrigen" Pegel gewechselt und
dort gehalten. Entsprechend wird die Erteilung dem ersten Eingabe-/Ausgabeport
durch die erste Auswahleinheit 130 und die zweite Auswahleinheit 170 zugewiesen, die
durch das erste Erteilungssteuersignal GRANT_1 und das zweite Erteilungssteuersignal
GRANT_2 gesteuert werden.
-
Wenn
das externe Erteilungswechselbefehlssignal EXTERNAL GRANT, das anordnet,
die Erteilung dem zweiten Eingabe-/Ausgabeport zuzuweisen, als Gr(2)
erzeugt wird, wird ein Befehlssignal GRANT CMD über den
zweiten Eingabe-/Ausgabeport eingegeben. Entsprechend wird das zweite Steuersignal
MRSET_2P zu einem Autoimpulssignal und wird in den Erteilungssteuerblock 300 eingegeben.
Da das erste Steuersignal MRSET_1P auf einem „niedrigen"
Pegel gehalten wird, wechselt der Knoten A auf einen „niedrigen"
Pegel und wird dort gehalten, und der Knoten B wechselt auf einen „hohen"
Pegel und wird dort gehalten. Da das erste und zweite Selbstauffrischungsmodussignal
PSELF_1P und PSELF_2P auf einem „niedrigen" Pegel sind, wird
das erste Erteilungssteuersignal GRANT_1 auf einen „niedrigen"
Pegel geändert und dort gehalten, und das zweite Erteilungssteuersignal
GRANT_2 wird auf einen „hohen" Pegel geändert
und dort gehalten. Entsprechend wird die Erteilung dem zweiten Eingabe-/Ausgabeport
durch die erste Auswahleinheit 130 und die zweite Auswahleinheit 170 zugewiesen,
die durch das erste Erteilungssteuersignal GRANT_1 und das zweite
Erteilungssteuersignal GRANT_2 gesteuert werden.
-
9 zeigt
einen Prozess, wenn eine Erteilung dem ersten Eingabe-/Ausgabeport
zugewiesen wird und der erste Eingabe-/Ausgabeport in den Selbstauffrischungsmodus
eintritt. Wie aus 9 ersichtlich ist, wird eine
Erteilung Gr(1) in Reaktion auf das externe Erteilungswechselbefehlssignal
EXTERNAL GRANT anfänglich dem ersten Eingabe-/Ausgabeport
zugewiesen. Im Erteilungssteuerblock 300 wird der Knoten
A auf einem „hohen" Pegel gehalten, und der Knoten B wird
auf einem „niedrigen" Pegel gehalten. Zudem wird das erste
Erteilungssteuersignal GRANT_1P auf einem „hohen" Pegel
gehalten, und das zweite Erteilungssteuersignal GRANT_2P wird auf
einem „niedrigen" Pegel gehalten. Hierbei wird die Erteilung
Gr(1) in Reaktion auf ein Signal INTERNAL GRANT auch dem ersten
Eingabe-/Ausgabeport zugeordnet. Das Signal INTERNAL GRANT bezieht
sich auf eine Erteilung, die durch ei nen internen Betrieb des Halbleiterspeicherbauelements
mit Vorrang zum externen Erteilungswechselbefehlssignal EXTERNAL
GRANT extern vom Halbleiterspeicherbauelement bestimmt wird.
-
Der
erste Eingabe-/Ausgabeport und der zweite Eingabe-/Ausgabeport sind
in einem automatischen Auffrischungsmodus A/R. Entsprechend wird die
Bank B 190b, die dem geteilt genutzten Speicherbereich
entspricht, im automatischen Auffrischungsmodus A/R 1 durch den
ersten Eingabe-/Ausgabeport aufgefrischt.
-
Ein
Prozess, wenn der erste Eingabe-/Ausgabeport dann in den Selbstauffrischungsmodus
S/R eintritt, wird nun beschrieben. Wenn der erste Eingabe-/Ausgabeport
in den Selbstauffrischungsmodus S/R eintritt, wird das erste Selbstauffrischungsmodussignal
PSELF_1P auf einen „hohen" Pegel geändert, während
der Knoten A auf einem „hohen" Pegel gehalten wird und
der Knoten B auf einem „niedrigen" Pegel gehalten wird.
Das zweite Selbstauffrischungsmodussignal PSELF_2P wird in einem „niedrigen" Zustand
gehalten.
-
Da
das erste Selbstauffrischungsmodussignal PSELF_1P auf einem „hohen"
Pegel ist und das zweite Selbstauffrischungsmodussignal PSELF_2P auf
einem „niedrigen" Pegel ist, wechselt das erste Erteilungssteuersignal
GRANT_1 auf einen „niedrigen" Pegel und wird dort gehalten,
und das zweite Erteilungssteuersignal GRANT_2 wechselt auf einen „hohen"
Pegel und wird dort gehalten, unabhängig von den logischen
Zuständen der Knoten A und B.
-
Entsprechend
wird eine Erteilung Gr(2) intern dem zweiten Eingabe-/Ausgabeport
durch die erste Auswahleinheit 130 und die zweite Auswahleinheit 170 zugewiesen,
die durch das erste Erteilungssteuersignal GRANT_1 und das zweite
Erteilungssteuersignal GRANT_2 gesteuert werden. Dadurch wird die
Bank B 190b, die dem geteilt genutzten Spei cherbereich
entspricht, im automatischen Auffrischungsmodus A/R(2) durch den
zweiten Eingabe-/Ausgabeport aufgefrischt.
-
Wenn
der erste Eingabe-/Ausgabeport aus dem Selbstauffrischungsmodus
S/R entlassen wird und in den automatischen Auffrischungsmodus A/R eintritt,
werden der Knoten A und der Knoten B des Erteilungssteuerblocks 300 auf
einem logischen Anfangszustand gehalten, und entsprechend wird der Anfangszustand
durch die logischen Zustände der Knoten A und B zurückgegeben.
Das bedeutet, da der Knoten A auf einem „hohen" Pegel gehalten
ist und der Knoten B auf einem „niedrigen" Pegel gehalten
ist, dass das erste Erteilungssteuersignal GRANT_1 auf einen „hohen"
Pegel wechselt und dort gehalten wird und das zweite Erteilungssteuersignal GRANT_2
auf einen „niedrigen" Pegel wechselt und dort gehalten
wird. Entsprechend wird die Erteilung Gr(1) in Reaktion auf das
Signal INTERNAL GRANT dem ersten Eingabe-/Ausgabeport zugewiesen.
Dadurch wird die Bank B 190b, die dem geteilt genutzten
Speicherbereich entspricht, im automatischen Auffrischungsmodus
A/R(1) durch den ersten Eingabe-/Ausgabeport aufgefrischt.
-
10 zeigt
einen Prozess, wenn das externe Erteilungswechselbefehlssignal EXTERNAL GRANT
eingegeben wird, das anordnet, eine Erteilung Gr(2) während
des Selbstauffrischungsmodus aus 9 dem zweiten
Eingabe-/Ausgabeport zuzuweisen. Wie aus 10 ersichtlich
ist, ist die Erteilung Gr(1) in Reaktion auf das externe Erteilungswechselbefehlssignal
EXTERNAL GRANT anfänglich dem ersten Eingabe-/Ausgabeport
zugeordnet. In diesem Fall wird der Knoten A des Erteilungssteuerblocks 300 auf
einem „hohen" Pegel gehalten, und der Knoten B wird auf
einem „niedrigen" Pegel gehalten. Zudem wird das erste
Erteilungssteuersignal GRANT_1 auf einem „hohen" Pegel
gehalten, und das zweite Erteilungssteuersignal GRANT_2 wird auf einem „niedrigen"
Pegel gehalten. Hierbei wird die Erteilung Gr(1) in Reaktion auf
das Signal INTERNAL GRANT dem ersten Eingabe-/Ausgabeport zugewie sen.
Der erste Eingabe-/Ausgabeport und der zweite Eingabe-/Ausgabeport
sind im automatischen Auffrischungsmodus A/R. Entsprechend wird
die Bank B 190b, die dem geteilt genutzten Speicherbereich
entspricht, im automatischen Auffrischungsmodus A/R 1 durch den
ersten Eingabe-/Ausgabeport aufgefrischt. Der erste Eingabe-/Ausgabeport
tritt dann in den Selbstauffrischungsmodus S/R ein.
-
Wenn
der erste Eingabe-/Ausgabeport in den Selbstauffrischungsmodus S/R
eintritt, wird das erste Selbstauffrischungsmodussignal PSELF_1P auf
einen „hohen" Pegel geändert, während
der Knoten A auf einem „hohen" Pegel gehalten wird und
der Knoten B auf einem „niedrigen" Pegel gehalten wird. Das
zweite Selbstauffrischungsmodussignal PSELF_2P wird in einem „niedrigen"
Zustand gehalten.
-
Da
das erste Selbstauffrischungsmodussignal PSELF_1P auf einem „hohen"
Pegel ist und das zweite Selbstauffrischungsmodussignal PSELF_2P auf
einem „niedrigen" Pegel ist, wechselt das erste Erteilungssteuersignal
GRANT_1 auf einen „niedrigen" Pegel und wird dort gehalten,
und das zweite Erteilungssteuersignal GRANT_2 wechselt auf einen „hohen"
Pegel und wird dort gehalten, unabhängig von den logischen
Zuständen der Knoten A und B.
-
Entsprechend
wird die Erteilung Gr(2) intern dem zweiten Eingabe-/Ausgabeport
durch die erste Auswahleinheit 130 und die zweite Auswahleinheit 170 zugewiesen,
die durch das erste Erteilungssteuersignal GRANT_1 und das zweite
Erteilungssteuersignal GRANT_2 gesteuert werden. Dadurch wird die Bank
B 190b, die dem geteilt genutzten Speicherbereich entspricht,
im automatischen Auffrischungsmodus A/R(2) durch den zweiten Eingabe-/Ausgabeport aufgefrischt.
-
Anschließend
wird das externe Erteilungswechselbefehlssignal EXTERNAL GRANT eingegeben,
das anordnet, die Erteilung Gr(2) dem zweiten Eingabe-/Ausgabeport
zuzuweisen, während der erste Eingabe- /Ausgabeport im Selbstauffrischungsmodus
gehalten wird. In diesem Fall wird das zweite Steuersignal MRSET_2P
zu einem Autoimpulssignal und wird in den Erteilungssteuerblock 300 eingegeben.
Da das zweite Steuersignal MRSET_2P auf einem „niedrigen"
Pegel gehalten wird, wechselt der Knoten A auf einen „niedrigen"
Pegel und wird dort gehalten, und der Knoten B wird auf einen „hohen" Pegel
aktualisiert und dort gehalten.
-
Die
aktualisierten logischen Zustände des Knotens A und des
Knotens B beeinflussen nicht die logischen Zustände des
ersten Erteilungssteuersignals GRANT_1 und des zweiten Erteilungssteuersignals
GRANT_2. Dies liegt daran, dass die logischen Zustände
des ersten Selbstauffrischungsmodussignals PSELF_1P und des zweiten
Selbstauffrischungsmodussignals PSELF_2P so gesetzt sind, dass sie
vorzugsweise den Wechsel der logischen Zustände des ersten
Erteilungssteuersignals GRANT_1 und des zweiten Erteilungssteuersignals GRANT_2
beeinflussen. Entsprechend bleiben die logischen Zustände
des ersten Erteilungssteuersignals GRANT_1 und des zweiten Erteilungssteuersignals
GRANT_1 unverändert, und die Erteilung Gr(2) wird in Reaktion
auf das Signal INTERNAL GRANT dem zweiten Eingabe-/Ausgabeport zugewiesen. Demgemäß wird
die Bank B 190b, die dem geteilt genutztenen Speicherbereich
entspricht, im automatischen Auffrischungsmodus A/R(2) durch den
zweiten Eingabe-/Ausgabeport aufgefrischt.
-
Anschließend
werden, wenn der erste Eingabe-/Ausgabeport aus dem Selbstauffrischungsmodus
S/R entlassen wird und in den automatischen Auffrischungsmodus A/R
eintritt, die Knoten A und B des Erteilungssteuerblocks 300 auf
dem aktualisierten Zustand gehalten, der sich vom logischen Anfangszustand
unterscheidet, und entsprechend wird der aktualisierte logische
Zustand verwendet. Das bedeutet, dass das erste Erteilungssteuersignal GRANT_1,
da der Knoten A auf einem „niedrigen" Pegel gehalten ist
und der Knoten B auf einem „hohen" Pegel gehalten ist,
auf einem „niedrigen" Pegel gehalten wird und das zweite
Erteilungssteuersignal GRANT_2 auf einem „hohen" Pegel
gehalten wird. Entsprechend wird die Erteilung Gr(2) in Reaktion
auf das Signal INTERNAL GRANT dem zweiten Eingabe-/Ausgabeport zugewiesen.
Demgemäß wird die Bank B 190b, die dem
geteilt genutzten Speicherbereich entspricht, im automatischen Auffrischungsmodus
A/R(2) durch den zweiten Eingabe-/Ausgabeport aufgefrischt.
-
11 zeigt
einen Prozess, wenn der zweite Eingabe-/Ausgabeport während
des Selbstauffrischungsmodus S/R durch den ersten Eingabe-/Ausgabeport
aus 9 auch in den Selbstauffrischungsmodus eintritt.
Wie aus 11 ersichtlich ist, sind Prozesse
vom Anfangsprozess bis zum Prozess des Eintretens in den Selbstauffrischungsmodus
S/R durch den ersten Eingabe-/Ausgabeport gleich denjenigen in 9.
Das bedeutet, dass das erste Erteilungssteuersignal GRANT_1 auf
einen „niedrigen" Pegel wechselt und dort gehalten wird,
und das zweite Erteilungssteuersignal GRANT_2 auf einen „hohen"
Pegel wechselt und dort gehalten wird, unabhängig von den
logischen Zuständen der Knoten A und B.
-
Entsprechend
wird die Erteilung Gr(2) in Reaktion auf das Signal INTERNAL GRANT
dem zweiten Eingabe-/Ausgabeport durch die erste Auswahleinheit 130 und
die zweite Auswahleinheit 170 zugewiesen, die durch das
erste Erteilungssteuersignal GRANT_1 und das zweite Erteilungssteuersignal GRANT_2
gesteuert werden. Dadurch wird die Bank B 190b, die dem
geteilt genutzten Speicherbereich entspricht, im automatischen Auffrischungsmodus A/R(2)
durch den zweiten Eingabe-/Ausgabeport aufgefrischt.
-
Anschließend
tritt der zweite Eingabe-/Ausgabeport in den Selbstauffrischungsmodus
S/R ein, während der erste Eingabe-/Ausgabeport im Selbstauffrischungsmodus
S/R gehalten wird. In diesem Fall sind das erste und zweite Selbstauffrischungsmodussignal
PSELF_1P und PSELF_2 beide auf einem „hohen" Pegel, in
dem der Erteilungswechsel blockiert ist. Entsprechend wird das erste
Erteilungssteuersignal GRANT_1 auf einem vorherigen „niedrigen"
Pegel gehalten, und das zweite Erteilungssteuersignal GRANT_2 wird
auf einem vorherigen „hohen" Pegel gehalten. Daher wird
sogar in diesem Fall die Bank B 190b, die dem geteilt genutzten Speicherbereich
entspricht, im automatischen Auffrischungsmodus A/R(2) durch den
zweiten Eingabe-/Ausgabeport aufgefrischt.
-
Anschließend
werden, wenn der erste Eingabe-/Ausgabeport aus dem Selbstauffrischungsmodus
S/R entlassen wird und in den automatischen Auffrischungsmodus A/R
eintritt, die Knoten A und B des Erteilungssteuerblocks 300 auf
einem logischen Anfangszustand gehalten, und entsprechend wird der
Anfangszustand in Reaktion auf die logischen Zustände des
Knotens A und des Knotens B zurückgegeben. Das bedeutet,
da der Knoten A auf einem „hohen" Pegel gehalten ist und
der Knoten B auf einem „niedrigen" Pegel gehalten ist,
dass das erste Erteilungssteuersignal GRANT_1 auf einen „hohen"
Pegel wechselt und dort gehalten wird, und das zweite Erteilungssteuersignal
GRANT_2 auf einen „niedrigen" Pegel wechselt und dort gehalten
wird. Entsprechend wird die Erteilung Gr(1) in Reaktion auf das
Signal INTERNAL GRANT dem ersten Eingabe-/Ausgabeport zugewiesen.
Dadurch wird die Bank B 190b, die dem geteilt genutzten
Speicherbereich entspricht, im automatischen Auffrischungsmodus A/R(1)
durch den ersten Eingabe/Ausgabeport aufgefrischt.
-
Die
in den 8 bis 11 dargestellten Funktionsweisen
dienen hauptsächlich dazu, das Halbleiterspeicherbauelement
und das zugehörige Verfahren gemäß einer
Ausführungsform der Erfindung zu verstehen. Andere Funktionsweisen
sind möglich, wie der Fachmann durch die in den 8 bis 11 dargestellten
Funktionsweisen leicht versteht.
-
Wie
oben ausgeführt ist, ist es entsprechend der Erfindung
möglich, das Zugriffsrecht (die Zugriffserteilung) für
den Zugriff auf den geteilt genutzten Speicherbereich gemäß einem
Auffrischungsmodus im Vorzug vor dem externen Befehl zu wechseln, wodurch
ein effizienter Betrieb des geteilt genutzten Speicherbereichs möglich
ist. Das bedeutet, dass ein normaler Lese- oder Schreibbetrieb und
ein Auffrischungsbetrieb effizienter ausgeführt werden.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste
der vom Anmelder aufgeführten Dokumente wurde automatisiert
erzeugt und ist ausschließlich zur besseren Information
des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen
Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt
keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- - US 4809233 [0005]
- - US 4939695 [0005]
- - US 4943960 [0005]
- - US 5315557 [0005]