321773 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（1 ) 【發明背景】 本發明係有關同步DRAM (動態型隨機存取記憶體 )，主要爲利用於使用在圖像處理用而有效之技術。 做爲圖像處理用之D RAM，係具有串聯輸出機能與 隨機輸出入機能之多出入填記憶體（multiport metnory) 。像這種多出入埠記憶體之例、係有日本特開昭 61—289594號公報。 【發明概要】 如上述之多出入埠記憶體，主要爲考慮同步於C RT 顯示裝置之光柵掃描時間（ruster scane timing )之讀 出動作所想出者，圖像處理之資料輸入出動作係依據通常 之隨機存取動作。因此·存有爲了圇像處理所需之資料輸 出入太花費時間之問題。於是，本發明人等想到了使用對 於X及Y方向之連續存取可高速進行之連群模式（burst-mode)之同步D RAM。然而，即使於同步D RAM，例 如欲進行對於跨越字線之邊界分配之記憶體塊之連縯存取 時，每當切換上述字線時必須進行命令與位址輸入，而嘵 得了不能有效地進行上述連群模式之問題存在。 本發明之目的係提供一種圖像處理所需之資料輸出入 高速地，並且可簡單地進行之同步DRAM。本發明之上 述及其他之目的與新穎之特徵，係由本說明書之說明及附 圖就可清楚。 於本發明所揭示之發明之中若將代表性之概要簡單說 (請先閱讀背面之注意事項再填寫本頁) -裝· -8 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） A7 B7 經濟部中央標準局員工消費合作社印氣 五、 發明説明 ( 2 ) 1 I 明 時 5 則 如 下 0 亦 即 9 同 步 於 時 鐘 信 號 進 行 信 號 之 輸 入 或 1 1 | 輸 出 9 並 且 ， 至 少 具 有 2 個 記 憶 ΛΛ 體 區 庫 存 取 — 方 之 時 段 1 1 1 可 進 行 他 方 之 預 通 電 之 同 步 D R A Μ 若 欲 存 取 對 應 於 連 1 I 請 1 I 群 長 度 之 複 數 記 憶 胞 時 就 檢 測 出 由 這 種 複 數 所 成 之 記 憶 先 閱 1 1 讀 1 I 胞 是 否 跨 越 配 置 於 上 述 -- 方 之 記 憶 體 區 庫 與 他 方 之 記 憶 體 背 1 | 之 I 庫 藉 這 種 檢 測 若 跨 越 上 述 他 方 之 記 憶 體 庫 存 取 記 憶 意 1 1 事 1 胞 時 5 持 續 對 於 上 述 方 之 記 憶 體 區 庫 之 記 憶 胞 之 存 取 將 項 再 上 述 他 方 之 記 憶 體 m 庫 之 記 憶 胞 之 所 需 命令 與 位 址 信 號 在 填 % 本 裝 I 內 部 白 動 產 生 而 進 行 其 存 取 0 頁 1 1 I 若 依 據 上 述 手 段 9 就 對 於 對 應 在 畫 面 上 之 任 意 顯 示 領 1 1 域 之 記 憶 塊 可 進 行 連 群 模 式 之 高 速 存 取 〇 1 [ 訂 I [ 圖 式 之 簡 單 說 明 ] 1 1 I 圖 1 係 表 示 有 關 本 發 明 之 S D R A Μ 一 實 施 例 之 方 塊 1 1 1 圖 0 1 1 圖 2 係 表 示 圖 1 之 位 址 演 算 電 路 之 —. 實 施 例 之 方 塊 圖 知* 1 1 圖 3 係 用 來 說 明 本 發 明 —» 實 施 例 所 用 之 C R Τ 畫 面 上 1 1 1 與 上 述 S D R A Μ 之 映 射 ( ma PP i η g) 圖 1 1 圖 4 係 用 來 說 明 有 關 本 發 明 之 S D R A Μ 之 寫 入 周 期 ί I -- 例 之 所 用 之 時 間 圖 0 1 圖 5 係 用 來 說 明 有 關 本 發 明 之 S D R A Μ 之 讀 取 周 期 1 1 之 -* 例 之 時 間 圖 0 1 1 圖€ (A ) 係用來說明本蔡 !日J 弓- •實施例所用之C R Τ 1 1 本紙張尺度適用中國國家榡準（CNS ) Λ4規格（210X297公釐〉 經濟部中央標準局負工消費合作社印製 321773 A7 _____ B7五、發明説明（3 ) 畫面與S D RAM之映射圖。 圖6 (B)及圖6 (C)係表示輸出如圖6 (A)被 映射之S D R A Μ輸出8像素*像素份之區塊資料時，位 址演算電路依序輸出之一系列輸出資訊之圖。 圖7 ( A )係用來說明本發明之其他一實施例所用之 C RT畫面與S D RAM之映射圖。 圖7 (B)及圖7 (C)係表示爲了圖7 (A)用所 映射之S .D R A Μ輸出8像素*像素份之區塊資料時，位 址演算電路依序輸出之一系列輸出資訊之圖。 【較佳實施例之說明】 圖1係表示有關本發明之同步DRAM (以下只稱 SDRAM)之一實施例之概略方塊圖。在該圖所示之 S D R A Μ係並非有特別限制，但是，由公知之半導體積 體電路之製造技術，形成如單結晶矽之1個半導體基板。 此實施例之SDRAM係，備有構成記憶體區庫0 ( BANKO )之記憶體陣列（MemoryArray) 2 Ο 0A， 與構成記憶體區庫1 (BANK1 )之記憶體陣列"6111-oryArray) 2 0 0 B。上述各個記憶體陣列2 0 0 A， 2 0 0 B係備有配置成矩陣之動態型記憶胞，若依據圖則 配置於同一列記憶胞之選擇端子係結合於各列之字線（沒 有圖示）’在配置於同一行之記憶胞之資料輸出入端子係 各行結合了相補資料線（沒有圖示）。 在記憶體陣列2 〇 〇 a，雖然配置有複數之字線，但 本紙張尺度適用中國國家標準（CNsui^iT( 210>< 297公釐)~_ " - 批衣 ^ 1111 n 線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 321773 五、發明説明（4 ) 是從略了其說明。依據由列解碼器（Row Decoder ) (請先閱讀背面之注意事項再填寫本頁) 2 〇 1 A之列位址信號之解碼結果，複數字線中之1組（ 分配同一位址之8條字線）係由選擇層次驅動。記憶體陣 列2 〇 〇 A之沒有圖示之相補資料線係結合於讀出放大器 及行選擇電路（Sense Amplifier& I / 0 BUS) 2 〇 2A。在讀出放大器及行選擇電路2 0 2 A之讀出放 大器（Sense Amp丨i f i er )係，由於從記憶胞之資料讀出各 個之相補資料線檢測所出現之微小電位差而放大之放大電 路。其行開關電路係將相補資料線個別地選擇而導通於相 補資料線（I / 0 B U S )所用之開關電路。行開關電路 係依據行解碼器（Column Decoder) 2 0 3 A之行位址信 號之解碼結果進行選擇動作。 在記憶體陣列2 0 0 B側也與上述同樣設有列解碼器 (Row Decoder ) 2 0 1 B，讀出放大器及行選擇電路（ 經濟部中央標準局員工消費合作社印製
Sence Amplifier & I/O BUS) 2 0 2 B 及行解碼 器（Column Decoder) 2 0 3 B。上述記憶體區庫 2 0 0A與2 0 0B之相補共通資料線（I/O BUS )，係經由如後述之圖像處理等所使用之移位暫存器（ ShiftRegister) 2 1 2 連接於輸入緩衝器（Input Buffer) 2 1 0 之輸 出端子及輸出 緩衝器 （Output Buffer) 211之輸入端子。輸入緩衝器210之輸入端子及輸出 緩衝器211之輸出端子係連接於8位元之資料輸出入端 子 I / 0 0 〜I / 0 7。 從位址輸入端子A 0〜A 1 1所供應之列位址信號與 本紙張尺度適用中國國家梂準（CNS ) A4規格（2I0X297公釐） 321773 at B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 ( 5 ) 1 I 行 位 址 信 號 係 對 於 行 位 址 緩 衝 器（ Co 1 u m η Address Buff- 1 1 1 er ) 2 0 5 與 列 位 址 緩 衝 器 ( Row A d d r e s s B u f f e r ) 1 1 2 0 6 以 位 址 多 工 模 態 ( Ad re s s W u 1 t i pi ex Mode )取 入 1 I 請 1 I 〇 所 供 應 之 位 址 信 號 係 由 各 個 緩衝 器 2 0 5與2 0 6所 保 先 閱 1 讀 持 〇 列 位 址 緩 衝 器 2 0 6 係 將 在更 新 動 作 模態從更 新計 數 背 1 I 之 1 器 ( Re f r e s h Co u η t e Γ ) 2 0 8所 輸 出 之 更新位址 信號 做 1 Ψ 1 爲 列 位 址 信 號 取 入 ο 行 位 址 緩 衝器 2 0 5 之輸出係做爲 行 項 再 ύ 位 址 計 數 器 ( Co 1 u m η Ad re S S C 〇 u n t e r ) 1 2 0 7之預設資 本 裝 料 供 應 而 行 位 址 計 數 器 2 0 7係 依 據 後 述之命令 等所 指 頁 1 1 定 之 動 作 模 態 9 將 做 爲 上 述 預 設資 料 之 行 位址信號 ，或 將 1 1 其 行 位 址 信 號 依 序 增 量 之 値 朝 行解 碼 器 2 0 3 A， 1 1 2 0 3 B 輸 出 0 控 制 器 ( Co n t r ο 1 L 〇g i c & Timing Gene r - 訂 | at 〇 r ) 2 1 3 雖 然 沒 有 特 別 限 制， 但 是 供應時鐘 信號 1 I C L K * 時 鍾 啓 動 ( cl 0 C k e η able ) 信 號 C K E， 晶片 選 1 1 I 擇 信 號 / C S 行 位 址 選 通 脈 衝（ CO 1 u m η a d r e s s s t 〇 r 〇 b 1 1 信 e ) 號 / C A S ( 記 號 / 係 表示 標 示 其 信號爲列 啓動 信 1 號 ) 9 列 位 址 選 通 信 號 / R A S， 寫 入 啓 動信號/ WE ， 1 1 資 料 輸 出 入 遮 蔽 控 制 信 號 D Q Μ等 之 外 部 控制信號 ，與 從 1 1 位 址 輸 入 端 子 A 0 A 1 1 之 控制 資 料 及 基準電壓 1 V r e f > 而 依 據 其 等 信 號 位 準之 變 化 或 時間形成 控制 1 I S D R A Μ 之 動 作 模 態 及 上 述 電路 塊 之 動 作所需之 內部 時 1 1 I 間 信 號 者 9 而 備 有 爲 此 所 需 之 控制 趙 輯 與 模態暫存 器。 1 1 I 時 鐘 信 號 C L K 係 S D R AM 之 主 時 鐘，其他 之外 新 1 1 輸 入 信 號 係 在 同 步 於 該 內 部 時 鐘信 號 之 上 升緣而變 成有 效 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐〉 A 7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明（6 ) 。晶片選擇信號/ C S係由其列位準來指示命令輸入周期 之開始。若晶片選擇信號/C S爲高位準時（晶片非選擇 狀態）或其他之輸入將不具意義。但是，後述之記憶體區 庫之選擇狀態或連群動作等之內部動作係不會受到晶片非 選擇狀態之變化。/RAS，/CAS，/WE之各信號 係與通常之D RAM之對應信號之功能相異，而界定後述 命令周期時將變成有效信號。 時鐘賦能（clock enable)信號CKE係指示下一時 鐘信號之有效性之信號，若該信號CKE爲高位準時則下 一時鐘信號C L K之上升邊緣將變成有效，而在低位準時 將成爲無效。並且，雖然沒有圖示但是在讀入模態，對於 輸出緩衝器2 1 1進行輸出賦能（outenable )之控制之 外部控制信號也供給控制器2 1 3，若其信號例爲高位準 時輸出緩衝器2 1 1將變成高輸出阻抗狀態。 上述列位址信號係同步於時鐘信號CLK (內部時鐘 信號）之上升邊綠之後述之列位址選通·區庫主動命令周 期(row address strobe bank active commandcycle ) 之AO〜A10之位準所界定。從A11之輸入係，在上 述列位址選通區庫主動命令周期將被視爲區庫選擇信號。 亦即，A 1 1之輸入係低位準時由記憶體區庫BANK 0 (2 0 0A)被選擇，高位準時將選擇記憶體區庫 BANK1 ( 2 0 0 B )。記憶體之選擇控制雖然不特別 加以限制，但是可進行只有選擇記憶體區庫側之列解碼器 之活性化，非選擇記憶體區庫側之行開關電路之全非選擇 ----------!裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210 X 297公釐） A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（7) ，只有選擇記憶體區庫側之輸入緩衝器2 1 〇及對於輸出. 緩衝器2 1 1之連接等之處理。 於後述之預通電命令周期之A 1 0之輸入係指示對於 相補資料線等之預通電動作之態樣，其高位準係預通電之 對象爲指示雙方之記憶體區庫，其列位準係指示以A 1 1 所指示一方之記憶體爲預通電之對象。 上述行位址信號係由同步於時鐘信號CLK (內部時 鐘）之上升邊緣之讀入或寫入命令（後述之行位址讀入命 令，行位址·寫入命令）周期之A 0〜A 8之位準所界定 。並且，像這樣所界定之行位址係成爲連群存取之開始位 址。茲就由命令所指示之S D R A Μ之主要動作模態說明 如下。 (1 )模態暫存器設定命令（Μ 〇 ) 此係設定上述模態暫存器3 0所用之命令，由/CS ，/RAS，/CAS，/WA=低位準來指定該命令， 欲設定之資料（暫存器設定資料）係經由A 0〜A 1 1給 與。暫存器設定資料雖然不特別限制，但是可設定之連群 長度，CAS等待時間（丨atency )，讀入模態等。雖然 沒有特別限制，但是可設定之連群長度係，例如變成1 ， 2，.........，8，全頁（2 5 6 )，可設定之CAS等待 時間係成爲1 ，2 ，3，可設定之讀入模態係成爲連群讀 入與單寫入。 '上述C A S ·等待時間，係由後述之行位址，讀出命令 所指示之讀入動作從/ C A S之下降列輸出緩衝器2 1 1 I n 11 ^~ ,、批衣—— I III ^ 11111 餘 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） 10 321773 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明（8) 之輸出動作爲止需要資料讀出所需之內部動作時間，將其 依據內部時鐘信號之使用頻率所設定者。換言之，使用頻 率高之內部時鐘信號時將C A S等待時間相對性地設定爲 小値。雖然不特別限制，但是，於如後述之圖像處理動作 ，若需要時爲了確保字線之切換時間可將C A S等待時間 設定爲大値使用。 (2 )列位址選通♦區庫主動命令（row adress st-robebank active command ) (Ac) 、 此係將列位址選通之指示與由A 1 1之記憶體區庫選 擇爲有效之命令，/CS，/RAS=低位準，/CAS ，/WE=高位準所指示，此時供給於A 0〜A 1 0之位 址將成列位址，供給給A 1 1之信號將成爲記憶體區庫之 選擇信號被取入。取入動作係如上述同步於內部時鐘信號 之上升邊緣進行。例如，若指定該命令時，就據此選擇所 指定之記憶體區庫之字線，而連接於該字線之記憶胞就導 通於分別所對應之相補資料線。 (3)行位址，讀入命令（Re) 此命令係開始連群讀入動作所需之命令，並且，給與 行位址選通指示之命令，由/CS，/CAS=低位準， /RAS，/WE=高位準指示，此時供給A0〜A8之 行位址將成爲行位址信號取入。藉此所取入之行位址信號 係成爲連群開始位址供給給行位址計數器2 0 7。藉此所 指示之連群讀入動作係在其前之列位址選通，區庫主動命 令周期，進行記憶體區庫與其字線之選擇，該選擇字線之 ---„------1:裝------訂------.C (請先閱誚背面之注意事項再填寫本頁)
本纸張尺度適用中國國家標準（CNS ) Λ4規格（2l〇X297公资） II A 7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（9 ) 記憶胞係，同步於內部時鐘信號依據從行位址計數器 2 0 7所輸出之位址信號依序選擇而連續性地讀出。被連 續性地讀出之資料數將成爲由上述連群長度所指定之個數 。又，從輸出緩衝器211之資料讀出開始係等待由上述 C A S上述C A S等待時間所規定之內部時鐘信號之周期 數進行。 (4 )行位址寫入命令（Wr ) 做爲寫入動作之態樣對於模態暫存器設定連群寫入時 係成爲開始該連群寫入動作所需之命令，做爲寫入動作之 態樣設定模態暫存器之單寫入時係成爲開始該單寫入動作 之所需之命令。並且，該命令係，給與單寫入及連群寫入 之行位址選通給與指示。該命令係由/CS，/CAS， /WE =低位準，/RAS =高位準指示，此時供給給 A 0〜A 8之位址將成爲行位址信號被取入。藉此所取入 之行位址信號係於連群寫入係成爲連群開始位址供給於行 位址計數器2 0 7。藉此所指示之連群寫入動作之步驟也 與連群讀入動作同樣地進行。但是，在讀入動作時爲沒有 CAS等待時間，寫入資料之取入係從該行位址，寫入命 令周期開始。 (5)預通電命令（pr) 此係成爲對於由A1 0，Al 1所選擇之記憶體區庫 之預通電動作之開始命令，由/C S，/RAS，/ WE =低位準，/CAS=高位準指示。 (6 )自動更新命令 (請先閲讀背面之注意事項再填寫本頁) 裝. 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 12 321773 A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 ( 1〇) 1 1 此 命令 係 開 始 白 動 更 新 所 用 之 命令 而 由 / C S > / 1 1 | R A S ，/ W E = 低位 準 9 / C A S — 高 位 準 指 示 〇 1 1 ( 7 ) 連 群 停 止 在 全 頁 命令 ( bu r s t St op i η f U 11 '、 1 I 請 1 I pa ge C 0 mm a η d ) 先 閱 1 I 讀 將 對於 全 頁 之 連 群 動 作 對 於 所 有 之 記 憶 體 區 庫 停 止 所 背 1 I 之 用 之 命 令， 全 頁 以 外 之 連 群 動 作 則 受 到 忽 視 〇 此 命令 係 由 注 意 1 1 / C S ，/ R A S 5 / W Ε — 低位 準 ， / C A S 二 高 位 準 事 項 1 再 1 } 指 示 〇 填 寫 裝 ( 8 ) m 操 作 命令 ( Ν 0 Ρ ) 頁 1 1 此 係指 示 不 進 行 實 質 動 作 之 命令 〇 而 由 / C S — 低 位 1 I 準 / C AS 5 / W Ε 之 位 準 指 示 0 1 I ( 9 ) 位 址 演 算 命 令 1 訂 I 此 命令 係 ， / C S 低 位 準 > / R A S / C A S / 1 1 W E 之 位準 係 指 示 各 種 時 之 組 合 以 外 之 組 合 時 所 3/l· δΧ 定 者 0 1 1 也 可以 由 藉 此 命 令 9 進 行 圖 像 處 理 ( 區 塊 資 料 之 輸 出 1 1 入 ) 9 位址 演 算 電 路 將 進 行 位 址 演 算 處 理 0 省 略 此 命令 5 刼 1 而 S D R A Μ 經 常 進 行 圖 像 處 理 9 經 常 執 行 位 址 命令 之 構 1 I 成 0 此 時， 係 設 定 位 址 演 算 命令所 需 之 各 種 信 號 就 不 需 要 1 1 | 0 於 S D R A Μ 9 在 一 方 之 記 憶 體 區 庫 進 行 選 通 動 作 時 ， 1 1 1 在 其 途 中指 定 其 他 之 記 憶 體 區 庫 若 供 給 列 位 址 選 通 9 區 1 1 庫 主 動 命令 時 9 在 該 執 行 中 之 一 方 之 記 憶 體 區 庫 之 動 作 不 1 1 會 給 與 任何 影 響 9 該 別 之 記 憶 體 之 列 位 址 系 之 動 作 變 成 可 1 1 能 〇 例 如， S D R A Μ 係 具 有 將 從 外 部 所 供 給 之 資 料 9 位 1 I 址 9 及 控制 信 號 保 持 於 內 部 之 手 段 > 其 保 持 內 容 ， 尤 其 位 1 1 本紙張尺度適用中國國家標隼（CNS ) Λ4規格（2丨0X297公釐）_ ^ - 經濟部中央標準局員工消費合作社印製 A7 __B7五、發明説明（11) 址及控制信號係雖然不特別限制，但是依各記憶體區庫所 保持。或，由列位址選通，區庫主動命令周期所選擇之記 憶區塊之字線1支分之資料在行系動作之前預先讀出動作 所沒有圖示之閂鎖電路所閂鎖。 因此，資料輸出入端子I /〇 〇〜I /〇 7除非資料 衝突，在處理結束之命令執行中，發行對於與該執行中之 命令成爲處理對象之記憶體區庫而相異之命令區庫之預通 電命令，列位址選通，區庫主動命令，可預先開始內部動 作。 S D R AM係可界定爲同步依據外部時鐘信號c L K 形成之內部時鐘信號I C LK，可輸出入資料，位址，或 /RAS，/CAS等之各種控制信號之記憶體。可比美 與SDRAM，DRAM同樣大容量做高速動作，又，將 對於所選擇之1支字線把幾個資料存取資料由連群長度所 指定，由內藏行位址計數器2 0 7依序切換行系之選擇狀 態而可連續地讀入或寫入於複數個資料。 然而，先行技術之S D RAM，圖像處理單位之複數 位元之資料（例如，CRT之8像素* 8像素=6 4像素 份之區塊資料）爲跨越不同之字線記憶時，由如上述之i 次連群模態不能進行所有之區塊資料之讀出或寫入。因此 ，上述情況時，即使在一方字線之複數位元之連群模態之 讀出或寫入之後，重新發出命令而進行他方字線之剩餘複 數位元由連群模態之讀出或寫入，直到此動作讅出或寫入 所有區塊資料爲止必須反復進行。因此，跨越顯示畫面上 -14 - 本紙張尺度適用中國國家標準（CNS ) A4规格（210X 297公釐） f I» ：-衣 n — ^ n I n ^ (請先閱讀背面之注意事項再填寫本頁) ， 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（l2) 之字線所記憶之複數資料之處理時，就每一次檢測它，而 必須使用微處理機等進行上述動作，不僅軟體會變大，同 時，也會發生實際上之資料處理速度變慢之問題發生。例 如，C RT之區塊資料之讀出或寫入時，微處理機係只對 於S D R AM必須給與進行8次或1 6次之許多次數之位 址，命令等。 在實施例之SDRAM，欲讀出CRT之區塊時（位 址演算命令），SDRAM外部之裝置，關於位址信號係 只要給與區塊資料之先頭位址就可，S D R AM係其本身 形成內部位址及內部命令，可依序將區塊資料讀出於外部 裝置。亦即，SDARM，係讀出CRT之區塊資料時， 依據從S D R AM外部所输入之區塊資料之先頭位址，自 動形成內部位址及內部命令，一旦接受區塊資料之先頭位 址之後就不靠S D RAM之外部裝置就可讀出所有區塊資 料◊又，若欲將C RT畫面之區塊資料寫入於SDRAM 時，S D RAM之外部裝置係關於位址信號，只要給與至 少區塊資料之先頭位址就可，關於資料信號係只要依序輸 入菡塊資料就可以。藉此，就可減輕外部微處理機等之外 部裝置之負擔。SDRAM係爲了進行在位址演算命令之 位址演算處理，具有位址演算電路2 0 9。關於位址演算 電路2 0 9之動作，將在說明圖2時做詳細說明，但是， 簡單地說明其動作則如下。亦即，位址演算電路2 0 9係 執行位址演算命令時（若沒有省略位址演算命令時），將 接受輸入或輸出之區塊資料之先頭位址。並且從上述先頭 n L 抑衣 I ^ n ^ (請先閱讀背面之注意事項再填寫本頁) ’ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 15 321773 A7 B7___ 五、發明説明（13) 位址開始之單位區塊資料（例如8像素份之資料），來判 定由先頭位址所指定之字線上是否存在有全部。並且，位 址演算電路係從上述先頭位址開始之單位菡塊資料是否全 部存在於依據由先頭位址所指定之字線上來進行不同之動 作。按，若欲輸入或輸出所有之區塊資料時，假如欲輸入 或輸出之資料所存儲之區庫切換時，進行一方之記憶體續 行之資料之存取（讀出或寫入）之時段，進行分配於他方 記憶體區庫之字線之選擇準備。並且，雖然沒有特別指示 ，但是，上述字線之選擇準備時等所需要之命令將自動發 生於位址演算電路。 於菡塊資料之讀出或寫入時，不切換記憶體區庫只有 所選擇之字線之位址變化時，只有被選擇字線位址之切換 時間，有不能進行連續性之讀出或寫入之問題。因此，爲 了解決上述問題設有移位暫存器2 1 2。例如，寫入模態 時，如上述同步於內部時鐘信號將一系列之寫入資料輸入 於移位暫存器，而經由這種移位暫存器在跨越於同一記憶 區庫上之2個字線進行寫切動作。又，在讀出模態時，如 上述跨越同一記憶體區庫上之2個字線讀出之資料發生時 間差時，所以，獲得字線之切換直到後半之資料（選擇於 後半之字線上資料）爲止將前半之資料（選擇於前半之線 上資料）確保於移位暫存器，等待列獲得連續之資料，經 由這種移位暫存器進行資料之輸出。因此，雖然並非特別 限制，但是，也可以設定爲由C A S等待時間之設定來考 慮切換上述字線之切換時間。 -16 - m HI m I - mu ^^^1 ''Hi nn nn 一"4 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（14) 在圖2，係表示上述位址演算電路（位址查核及演算 )~實施例之方塊圖。單位區塊數係表示圖像處理所需之 單位資料數，例如，屬於圖像處理之一之MPEQ (Moving Picture Image Picture Experts Group)係將 8 像 素X 8像素（或1 6 X 1 6 )之區域做爲區塊單位來處理 資料。亦即，雖然並不特別限制但是將C R T之橫向8像 素份界定爲單位區塊，將此單位區塊再朝C RT之縱向聚 集8行份之聚集可界定爲8像素* 8像素份之區塊資料。 此時，若能夠分配爲各1像素相異之色或濃度等，例如， 將1像素份之資料視爲8位元之資料。於圖1之SDRA Μ ’ 1像素份之8位元資料係對應於輸出入位元數之8。 位址演算電路係，包含單位區塊數暫存器，與單位字 長暫存器，與加法器，與第1邏輯電路，與第1暫存器， 與第2暫存器，與第2邏輯電路。 將上述之8像素* 8像素界定爲區塊資料之MPEG 時，包含於位址演算電路之單位區塊數暫存器，係設定爲 單位區塊數之8。加法器係加上區塊資料之先頭Y位址 A 0〜A 8與保持於單位區塊數暫存器之單位區塊數資料 (例如8 )。亦即，加法器係計算從上述先頭Y位址開始 而輸出單位區塊數份（例如8像素份）之資料時之最終Y 位址（Y / )。 由上述加法器所計算之γ /位址係，於上述第1邏輯 電路，與單位字長做比較。單位長係表示結合於物理上之 一支字線之記憶數。因此，可以判定第1邏輯電路係上述 —^1 - Γ I - - I - - ! = A. 4^-. ^^1 I (請先閱誚背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS〉Λ4規格（210X297公缝） 17 321773 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明 8像素之單 過此字線而 入或讀出上 字線之切換 述8像素之 換動作之溢 係，實質上 位區塊數） 1連群長度 塊數）一（ L 2輸出於 第2邏 連群長度B Y ) 0 - A -A ( X ) 路，係依據 I C L K 修 。並且，上 於內部時鐘 所需之資料 0及記憶體 於內部時鐘 關於位 特別限制但 (15) 位區塊 跨越其 述8像 動作。 單位區 位資訊 由減法 -(Y )B L 第1連 第2暫 輯電路 L 2 ， (Y ) 1 1 » 所輸入 正X位 述第3 信號I 等。亦 區庫1 信號而 址演算 是字線 資料之全部 他字線存在 素之單位區 並且，第1 塊資料時， 0 F 1。上 電路所構成 /位址）+ 1輸出於第 群長度）} 存器。 係，將接受 與溢位資訊 8，與區塊 與內部時鐘 之各種資料 址，修正Y 邏輯電路， C L K，也 即，上述第 之存取動作 以預定之時 電路之具體 並非物理上 爲存在 ，亦即 塊資料 邏輯電 輸出表 述第1 。第1 (單位 1暫存 之資訊 於1個 ，第1 時，來 路，係 示是否 邏輯電 邏輯電 字長） 器，而 (第2 字線上 邏輯電 判定是 寫入或 需要字 路（比 路係將 }之資 將{( 連群長
，或超 路係寫 否需要 讀出上 線之切 較器） {(單 訊（第 單位區 度）B 第1連群 0 F 1 ， 資料之先 信號I C 同步於內 位址，修 係雖然沒 輸出以預 2邏輯電 所需之位 間輸出。 動作例將 的意義連 長度B L 與先頭Y 頭X位址 L K。第 部輸出時 正區庫， 有圖示， 定時間預 路係將記 址及控制 1與第2 位址A ( (X ) 0 2邏輯電 Λτ*τ. 鍾 連群長度 但是同步 通電命令 憶體區庫 信號同步 後述之。按，並不 結成一之字線，例 _ 裝 訂 A (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -18 A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明（16) 如物理上即使是字線，若同時可選擇時（若分配於相同位. 址時），就可視爲1個字線。 在圖3表示C RT畫面與S D RAM之映射之一例。 C R T畫面係在上述MP E G方式之圖像處理係以8像素 X 8像素=6 4像素之區域單位進行。CRT畫面之最上 行之1 0 2 4像素中之左半之5 1 2像素係，對應於對應 於記憶體區庫0之X位址' 0 "(列0 )之字線上之 5 1 2之記憶胞* 8位元。亦即，CRT畫面之最上行之 最左端之1像素資料，係對應於對應於記憶體區庫之X位 址、0 #之8支之字線與對應於Y位址、0 "之資料線之 交點所配置之6個記憶胞之資料。並且，從C R T畫面之 最上行左端之第2之1像素之資料係，對應於記憶體區庫 〇之X位址'0〃所對應之8支字線與對應於Y位址、1 '之資料線之交點所配置之8個記憶胞之資料所對應。 CRT畫面之最上行之1 0 2 4像素中右半之5 1 2像素 ，係對應於記憶體區庫1之X位址'^ 0 "(列0 )所對應 之字線上之5 1 2之記憶胞* 8位元。從CRT畫面之上 第2行之1 〇 2 4像素中左半之5 1 2像素，係對應於記 憶體區庫1之X位址>1"(列0)所對應字線上之 5 1 2之記憶胞* 8位元。從CRT面面上到第2行之 1 0 2 4像素中右半之5 1 2像素，係對應於記億體區庫 〇之X位址▼ 1 ♦(列0 )所對應字線上之5 1 2之記憶 胞X 8位元。並且，由於此模式之反復而1 〇 2 4像素* 5 1 2像素之CRT畫面之資訊對應（映射）於 (讀先閱讀背面之注意事項再填寫本頁) 裝. 訂 本紙張尺度適用中國國家橾準（CNS ) Λ4規格（210X297公釐） -19 經濟部中央標準局員工消費合作社印裝 A7 __ B7五、發明説明（17) SDRAM之記憶胞。 在圖4 ，表示用來說明如圖3所映射之上述 SDRAM，於位址演算命令，連續書寫8像素* 8像 素=6 4像素份之區塊資料時之連群寫入周期之一例所需 之時間圖。 做爲寫入區塊資料寫入之6 4像素中之先頭像素係， 圖3之CRT畫面最上行左起之第513像素。因此，在 區塊資料中最初寫入之1像素份之8位元之資料係保持由 列位址、0 〃 ，行位址^ 0 "，區庫^ 0 "所指示之記憶 胞之資料。首先，由沒有圖示之/C S與/RAS之列位 準，取入於寫入區塊資料之先頭列位址'^0# 。又，由位 址All (區庫選擇BS)之高位準，使寫入菡塊資料之 先頭區庫變成主動而開始對於區庫，列系之 位址選擇動作。在2時鐘後，沒有圖示之/CAS就變成 列位準，取入區塊資料之先頭行位址^ 0 '開始行系之選 擇動作，而與其同時選擇了選擇所輸入之寫入資料（信號 )〇:〇 (表示對應於X位址0，Y位址0寫入於記憶胞 所用之輸入資料）而寫入於記憶胞，以下對應於連群寫入 而更新行位址，而資料0:1，0:2，0:3，0:4 ，0 : 5 ，0 : 6 ，0 : 7就同步於時鐘寫入。按，圖3 之映射係與後述之圖6 ( A )之映射相同。於圖3係表示 對於CRT畫面左上方像素之映射，與此相對，於圖6 ( A)係表示對於CRT畫面中央上方像素之映射。 與此連群寫入動作平行，主動區庫、0 "之指定，與 ----------丨，裝------訂------汰 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） 20 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（18) 對應於其之修正X(列）位址，與從其延遲2時鐘 由位址演算電路形成修正Y (行）位址〃而寫入寫入 資料1 : 0。以下，與上述同樣同步於資料1 : 1 ，1 : 2，1:3，1:4，. 1:5，1:6，1:7 依序寫入 於所對應之記憶胞。與此並行，對於區庫、1 〃進行預通 電，主動區庫” 1 ”之指定與，對應其之修正列位址""2 ，，與從其延遲2時鐘由位址演算電路形成修正行位址、 0，，而寫入寫入資料2 : 0。以下，與上述同樣2 : 1 ，2:2，2:3，2:4，2:5，2:6，2:7 就 同步於時鐘而依序寫入於所對應之記憶胞。像這樣，進行 上述8像素X 8像素之區塊資料之寫入。主動命令 ACTV，寫入所用之命令WR I T及預通電所用之命令 P R E係由位址演算電路所形成。 圖5係表示如圖3所映射之上述S DRAM爲與位址 演算命令相異之通常連群臏入時之時間圖。SDRAM係 列位址、0，，行位址、0，，區庫、1 〃 ，連群長爲8 或2 5 6 (總長）之情形所表示。 首先，由於沒有圖示之/C S與/RAS之列位準， 取入列位址。又，由位址All (區庫選擇器BS )之高位準，記憶體區庫a 1 '成爲主動對於記憶體區庫 ^1'開始位址選擇動作。在2時鐘後，沒有圖示之/ C A S成爲低位準，行位址* 0 '被取入而開始行系之選 擇動作，與此同時所輸入之寫入資料（信號）〇 : 0 (表 示寫入在對應於X位址0 ，Y位址0之記憶胞所用之寫入 - LI I n t— In..裝 I I I I I 訂 I I I I I |汰 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） 21 A7 B7 經濟部中央標準局貝工消費合作社印製 五、 發明説明 ( 19) 1 I 資 料 ) 將 寫 入 於 所 選 擇 之 記 憶 胞 0 1 I 若 C A S 等 待 時 間 變 成 4 時 9 則 在 4 時 ΛΑ 鍾 後 輸 出 輸 出 1 1 1 信 號 0 0 〇 又 若 連 群 長 度 設 定 爲 8 時 由 連 群 讀 出 之 /·*~·V 1 1 請 I 指 定 9 以 後 同 步 於 時 鐘 而 依 序 輸 出 0 • 1 0 ： 2 ， 0 先 閲 1 1 讀 \ I 3 > 0 • 4 0 : 5 ί 0 : 6 9 0 : 7 〇 次 後 ， 若 欲 讀 出 背 面 夕 1 8 像 素 份 時 就 發 出 讀 出 命令 而 重 新 輸 入 行 位 址 8 意 1 事 1 Ο 又 C R T 之 同 步 於 光 柵 時 間 之 顯 示 動 作 等 9 連 群 長 爲 項 再 填 an. nX 定 總 長 ( 5 1 2 ) Ο 此 時 9 0 : 0 至 0 : 5 1 1 之 資 料 寫 本 裝 I 將 依 序 讀 出 Ο 其 時 ， 與 此 讀 出 動 作 平 行 9 下 一 之 主 動 區 庫 頁 1 1 ( a c t i v e b a η k ) % 1 ff 之 指 定 ， 與 和 其 對 應 之 列 位 址 0 1 1 9 與 從 其 延 遲 4 區 塊 輸 入 行 位 址 0 〇 藉 此 9 在 4 時 鐘 後 區 1 1 庫 1 之 輸 出 信 號 0 0 輸 出 區 庫 0 之 輸 出 信 號 ( 輸 出 資 訂 | 料 ) 0 ： 5 1 1 之 後 持 續 輸 出 0 輸 出 區 庫 1 之 輸 出 信 號 0 1 I • • 0 之 後 由 連 群 讀 出 之 指 定 同 步 於 以 後 時 鐘 依 序 輸 出 資 1 1 I 料 0 ; 1 至 資 料 0 5 1 1 Ο 由 以 上 之 動 作 就 結 束 1 1 之 裂 C R T 畫 面 最 上 行 之 1 0 2 4 像 素 讀 出 動 作 〇 以 上 之 動 1 作 之 後 9 由 於 進 行 C R T 畫 面 之 第 2 行 以 後 之 像 素 讀 出 9 1 1 就 可 連 縯 地 進 行 C R Τ 畫 面 之 所 有 像 素 之 讀 出 0 1 1 ΓΒΓ1 6 ( A ) 表 示 有 說 明 本 發 明 之 . 實 施 例 所 用 之 1 C R T 畫 面 與 S D R A Μ 之 映 射 圖 〇 於 圖 3 之 整 腰 C R T 1 I 畫 面 與 S D R A Μ 之 位 址 分 配 與 圖 6 ( A ) 之 整 個 C R T 1 畫 面 與 S D R A Μ 之 位 址 分 配 ( 映 射 ) 係 相 同 〇 於 圖 3 9 1 1 係 表 示 對 於 C R Τ 畫 面 之 中 央 上 方 之 像 素 映 射 之 -1 部 Ο 此 1 1 實 施 例 之 S D R A Μ > 由 如 上 述 之 A ( Y ) 0 A ( Y ) 1 1 本紙張尺度適用中國國家標準（CNS)A4規格（2丨0X297公旋）-22 - 321773 A7 B7 _ 五、發明説明（20) H. ^^^1 HJ^i i n >^^^1 i . ^^^1 i 1^1^1 0¾. i (請先閱讀背面之注意事項再填寫本頁) 8所成之9位元之位址信號設定行位址0〜511。又， 記憶體區庫〇與記憶體區庫1之選擇，係在列位址A (X )11進行。在記憶體區庫0與記憶體區庫1之各個係， 由列位址A0 — A1 0分配可選擇之2 0 4 8組之字線。 因此，在記憶體區庫0與記憶體區庫1之分配合計 4 0 9 6組之字線。一組之字線係由8支字線所構成。亦 即，輸出入係以8位元之單位進行。因此整個S D R A Μ 係具有5 1 2 * 4 0 9 6 * 8=約1 6Μ位元之記憶容量 Ο 與此相較，CRT畫面係在掃描線方向（Υ位址方向 )存在有1 0 2 4像素，在縱向存在有5 1 2像素。此時 CRT畫面一行份之1 Q 2 4像素之資訊，係只有一組字 線上之記憶胞之資訊就不足夠。因爲，1支字線只有結合 5 1 2個之記憶胞所致。因此，CRT畫面之一行份之 1 〇 2 4像素之資訊，係跨越對應於不同2個之列位址之 2組字線記憶。例如，C R T畫面最上行之1 0 2 4像素 之資料係保持於結合於對應記憶體區庫〇之X位址（列） 經濟部中央標準局員工消費合作杜印製 ' 〇 #字線之記憶胞，與結合於對應記憶體區庫1之X位 址（列）' 0 "字線之記憶胞。於C R T畫面與 SDRAM之映射，CRT畫面之1支行方向之1 〇 2 4 像素資料中，左半之512像素與右半之512像素，係 對應於S D R AM不同之記憶體區庫內之記憶胞資料。又 ，就C R T畫面之左半或右半領域來看時，對於c RT畫 胃&列（縱）方向第偶數之5 1 2像素（排列於橫向）與 本紙張尺度適财關家；（CNS ) A4規格（21Qx297公釐)~ ' 經濟部中央標準局員工消費合作社印裝 A7 ------B7 五、發明説明（21) 第奇數之5 1 2像素，係對應於不同記憶區庫內之記憶胞. 資料。具體地來說，從CRT畫面最上行之左到5 1 2個 像素，係對應於區庫0內之記憶胞之資料，從C RT畫面 最上行之右到5 1 2個之像素，係對應於區庫1內之記憶 胞之資料，C R T畫面上到第2行之左起到5 1 2個之像 素，係對應於區庫1內之記憶胞之資料，從C RT畫面之 上從第2行之右之512個像素，係對應於區庫〇內之記 憶胞之資料。若依據上述記憶體之映射，若欲進行8像素 * 8像素份之區塊資料之寫入或讀出時，由於先頭位址之 不同，可有2個情形。亦即，第丨個情況係欲進行c R T 畫面之行（橫）方向之8像素份之單位區塊資料之寫入或 臏出時，係必須切換記憶體區庫之情形，第2個情況係欲 進行CRT畫面之行（橫）方向之8像素份之單位區塊資 料之寫入或讀出時，係不必要切換記憶體區庫之情形。例 如，上述第1個情形係，欲從像素A讀出或寫入區塊資料 時之情形，上述第2個情形係欲從像素B讀出或寫入像素 B之情況。上述區塊資料之讀出或寫入爲上述第1個情況 時之機率，係較上述區塊資料之讀出或寫入爲上述第2情 況時之機率更小。上述第2情況時，最初8像素份之單位 區塊資料與下一8像素份之單位區塊資料，係對應於不同 之記憶胞內之記憶胞之資料。所以，進行最初8像素份之 單位區塊資料之寫入或讀出之時段，就可並行地進行下一 單位區塊資料之讀出或寫入所需之預通電等之準備動作。 若將此詳述時，欲寫入或讀出於第偶數個之單位區塊資料 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐）~ " I I I I I ^ 、装 I I I I I I 訂 I I I I I 線 (請先閱讀背面之注意事項再填寫，本頁) A7 B7 經濟部中央標準局員工消费合作社印製 五、 發明説明 ( 22) 1 1 9 與 第 奇 數 個 所 寫 入 或 讀 出 之 單 位 區 塊 資 料 9 係 對 應 於 分 1 I 別 不 同 之 記 憶 區 塊 內 之 記 憶 胞 之 資 料 〇 所 以 y 若 依 據 本 圖 1 1 I 之 映 射 9 於 較 上 述 第 1 情 形 機 率 更 高 之 上 述 第 2 情 形 9 具 -v 請 1 1 有 可 將 區 塊 資 料 之 寫 入 或 讀 出 時 間 高 速 化 之 益 處 〇 按 9 於 先 閱 讀 1 1 如 上 述 之 第 2 情 況 時 9 位 址 演 算 電 路 將 輸 出 指 示 8 次 之 連 脊 \6 之 1 群 長 8 之 連 續 存 取 所 需 之 各 種 位 址 及 控 制 信 號 0 意 1 I 事 1 像 這 樣 9 在 1 個 畫 面 就 需 要 5 1 2 X 1 0 2 4 X 8 = 項 再 Ιέ 1 Ρ 4 Μ 位 元 ， 所 以 9 在 上 述 S D R A Μ 時 將 具 有 4 畫 面 份 ( 供 寫 本 fi- 裝 1 4 頁 ) 之 記 憶 容 量 〇 此 時 9 列 位 址 係 > 將 A ( X ) 0 A Η Ν_^ 1 1 I ( X ) 8 與 由 丨品 庫 位 址 A 1 1 之 1 0 2 4 做 爲 單 位 而 A ( 1 1 X ) 9 與 A ( X ) 1 1 將 對 應 於 頁 位 址 0 1 1 又 如 上 述 第 1 情 況 9 若 指 定 在 跨 越 畫 面 中 央 分 爲 2 訂 1 之 部 分 所 配 置 之 8 X 8 之 區 塊 資 料 時 9 位 址 演 算 電 路 將 輸 1 I 出 指 示 1 6 次 之 連 續 存 取 所 需 之 各 種 位 址 及 控 制 信 號 〇 亦 1 1 I 即 例 如 寫 入 或 讀 出 從 像 素 A 開 始 之 1^* 塊 資 料 時 9 將 先 1 1 叙 頭 像 素 之 X 位 址 % 6 先 頭 像 素 之 Υ 位 址 % 5 0 9 Μ 及 先 1 頭 像 素 之 記 憶 體 區 庫 0 水 做 爲 基 準 在 C R T 畫 面 之 Y 1 1 方 向 將 8 像 素 在 X 方 向 將 8 像 素 資 料 分 別 寫 入 或 讀 出 時 1 1 9 由 於 先 頭 X 位 址 % 6 及 先 頭 TdS* 庫 0 5 指 定 記 憶 1 體 區 庫 % 0 之 列 位 址 % 6 而 開 始 記 憶 存 取 0 此 時 在 1 I 位 址 橫 向 電 路 之 加 法 器 就 進 行 保 持 於 先 頭 像 素 之 Y 位 址 I I 5 0 9 歸 與 單 位 區 塊 數 暫 存 器 之 單 位 區 塊 數 8 之 和 之 1 計 算 〇 並 且 J 第 1 邏 輯 電 路 就 比 較 保 持 於 先 頭 像 素 之 Y 位 1 1 址 % 5 0 9 tf 與 單 位 區 塊 數 暫 存 器 之 單 位 區 塊 數 8 歸 之 1 1 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） 25 經濟部中央標準局員工消費合作社印製 A7 一 B7 五、發明説明（23) 和’與保持於單位字線暫存器之單位字線資訊、512〃 之大小。換言之，計算（單位區塊數）—{(先頭Y位址 )+ (單位區塊數）_ (單位字長）}，將其結果保持於 第1暫存器，而計算（單位區塊數）-（第1暫存器之資 料），而將其結果保持於第2暫存器。亦即，從如上述同 樣像素A開始之區塊資料之存取時，而8 —（ 5 0 9 + 8 一 5 1 2 ) =3將保持於第1暫存器，而8 — 3 = 5將保 持於第2暫存器。並且，計算（先頭Y位址）+ (單位區 塊數）一（單位字長）是否較0爲大。並且，若（先頭γ 位址）+ (單位區塊數）一（單位字長）較0爲大時，區 塊資料之讀出或寫入，將判斷爲上述第1情況，若（先頭 Y位址）+ (單位區塊數）一（單位字長）爲0以下時， 就判斷爲區塊資料之讀出或寫入係屬於上述第2之情況。 保持於上述第1暫存器之資料係，於上述第1情況時 ，做爲第奇數（1 ，3 ，及第7次）之讀出或寫入之連群 長而以同步於內部時鐘信號之預定時間從第2邏輯電路輸 出。又，保持於上述第2暫存器之資料係，於上述第1情 況時，做爲第偶數（2 ，4 ，及第6次）之讀出或寫入之 連群長而以同步於內部時鐘信號之預定時間從第2邏輯電 路輸出。 因此，位址演算電路係，首先，連同修正X位址^6 •，修正Y位址^5 0 9"及記憶體區庫>0"輸出連 群長。並且，依據上述資訊SDRAM係連續輸出 連續3組資料。接著，在輸出上述3組之資料輸出之時段 ^^1 ij— n^— m* I t^n in - nn HI nn ^^^1 0¾ 、v6 (請先閲讀背面之注意事項典填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -26 - 24) 塊資料所餘之 3像素份之存 6，，修正Y ，輸出連群長 存取之後持續 料。按，雖然 定'^ 1 〃時， 右側畫面之像 時間調整用之 此實施例之圖 ，來達成同步 ，如上述交替 上述一方之字 區庫變成主動 由所形成之修 上述之緩衝器 成之記憶胞進 5像素 取時段 位址^ ' 5 〃 連續存 並非特 因只有 素之存 上述移 像處理 D R A 地使記 線之最 做準備 正Y位 而如上 行資料 321773 五、發明説明（ ，進行單位區 即，利用上述 修正X位址 而輸出，同時 述3像素份之 5像素份之資 頭Y位址若指 以，由於對應 爲了此所需之 亦即，在 由移位暫存器 入之適合。按 ，最遲在對於 他方之記憶體 位址演算電路 可對於不設如 所設之複數所 A7 B7 HI nn i n^i n^i . ml In、一^ (請先閱讀背面之注意事項再填寫本頁) 份資料之存 來指定區庫 0 '記憶體 之資訊。並 取單位區塊 別限制，但 1像素之存 取會變遲緩 位暫存器。 係與外部之 Μ之連群讀 憶體區庫變 後位址記憶 就可以，在 址同步於切 述跨越2個 之連群讀出 取準備。亦 1，而計算 區庫、1， 且，進行上 資料之所餘 是，做爲先 取時間，所 ，所以設有 關係由於經 出/連群寫 成主動之外 胞之存取時 上述圖2之 換動作，也 記憶體區庫 ，連群寫入 經濟部中央標準局員工消費合作社印製 圖6 (Β)係表示於上述圖6 (Α)之位址映射，存 取（讀出或寫入）從像素Α開始之區塊資料時（上述第1 個情形），將位址演算電路所輸出信號之組合排列成時間 序列之圖。 亦即，給與先頭γ位址、5 0 9 "，先頭X位址' 6 "，先頭記憶體區庫時，上述位址演算電路係從第 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨0X297公釐） 27 A 7 B7 經濟部中央標隼局員工消費合作社印製 五、發明説明（25) 1次輸出資訊到第1 6次資訊依序輸出。亦即，位址演算 電路係做爲第1次輸出資訊計算修正Y位址09"， 修正X位址'^6〃 ，記憶體區庫及連群長度 輸出。接著位址演算電路係做爲第2次輸出資訊，計算修 正Y位址，修正X位址、6"，記憶體區庫 及連群長度' 5 〃輸出。並且持續，位址演算電路係做爲 第3次輸出資訊，計算修正Y位址^509^ ，修正X位 址、7"，記憶體區庫、1/及連群長度輸出。更 且持續，位址演算電路係做爲第4次輸出資訊，計算修正 Y位址、509"，修正X位址，記憶體區庫、0 '及連群長度％ 5 '輸出。以後雖然省略其說明係位址演 算電路，若上述第2情況時，給與先頭Y位址，先頭X位 址，先頭記憶體區庫時，就可自動地輸出區塊資料時依序 形成所需之信號。 圖6 (C)係表示上述圖6 (A)之位址映射，存取 (讀出或寫入）從像素B開始之區塊資料時（上述第2個 情況），將輸出位址演算電路之信號以時間序列所排列之 圖0 ’亦即，給與先頭Y位址、‘ 0 "，先頭X位址、0 〃 ， 先頭記憶體區庫％ 1 "時，上述位址演算電路係從第1次 輸出資訊依序輸出第8次輸出資訊。亦即，位址演算電路 係做爲第1次輸出資訊，計算修正Y位址0 "，修正X 位址，記憶體區庫及連群長*8〃而輸出。 接著位址演算電路係做爲第2次輸出資訊，計算修正Y位 (請先閲讀背面之注意事項再填转本頁) 裝·
.1T 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐〉 28 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（26) 址'0'，修正X·位址'1'，記憶體區庫'0'及連群 長^ 8 〃而輸出。更且持續，位址演算電路係做爲第3次 輸出資訊，計算修正Y位址，修正X位址*2^·， 記憶體區庫''I#及連群長而輸出。以後雖然從略 說明，但是，位址演算電路係若上述第2情況時，若給與 先頭Y位址，先頭X位址，先頭記憶體區庫時，也可以自 動地依序形成輸出區塊資料所需之信號。由以上，欲存取 之區塊資料先頭像素無論在何處，位址演算電路係依據先 頭Y位址，先頭X位址，先頭記憶體區庫時，也可依序形 成自動地輸出區塊資料所需之信號。 圖7 ( A )係表示說明本發明之其他實施例所用之 CRT畫面與SDRAM之映射圖。CRT畫面與 SDRAM之映射，CRT畫面左一半之5 1 2 * 5 1 2 像素係，對應於SDRAM之記憶體區庫內之記憶 胞之資料。又，CRT畫面左半之5 1 2 * 5 1 2像素係 ，對應於SDRAM之記憶體區庫內之記憶胞之資 料。具體說明時，從CRT畫面最上行之左之5 1 2個像 素’係對應於區庫0內記憶胞之資料，從CRT畫面最上 行右起之512個像素，係對應於區庫1內之記憶胞之資 料，從CRT畫面最上行之第2行之左512個像素，係 對應於區庫0內記憶胞之資料，從CRT畫面上之第2行 之右5 1 2個像素，係對應於區庫1內之記憶胞之資料。 因此’掃描所有C RT畫面，若欲讀出或寫入全部C RT 畫面之資料時，就可交替地存取記憶體區庫。亦即， 本紙張尺度適财關^^_([叫4槪格（210\297公釐)~ ~ • zy - tm n^i nn flu^i mV mu ϋν 、-t (請先閱讀背面之注意事項再填荇本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 ( 27) 1 C R Τ 畫 面 最 上 行 之 左 半 資 料 係 9 保 持 於 記 憶 體 區 庫 0 9 1 1 下 — 個 被 存 取 之 C R Τ 畫 面 上 之 最 上 行 右 半 之 資 料 係 ， 保 1 1 持 於 記 憶 胞 155* 庫 1 ， 其 次 被 存 取 之 C R T 畫 面 第 2 行 之 左 1 I 半 資 料 係 9 保 持 於 記 憶 體 區 庫 0 更 且 在 其 次 被 存 取 之 先 閱 1 | C 讀 R Τ 畫 面 之 第 2 行 右 半 之 資 料 係 保 持 於 記 憶 體 區 庫 1 〇 背 1¾ 1 I 以 之 J 下 也 同 樣 地 依 據 被 存 取 之 像 素 順 序 記 憶 胞 交 替 地 有 規 意 1 I 則 地 保 持 於 記 憶 體 區 庫 0 與 記 憶 體 區 庫 1 0 所 以 若 依 據 事 項 再 1 1 本 圖 之 映 射 ， 如 掃 描 X R Τ 像 素 時 9 以 C R Τ 畫 面 之 行 單 填 寫 本 袈 位 連 續 存 取 於 C R T 畫 面 之 列 方 向 時 9 具 有 可 將 資 料 之 寫 頁 Ν*_«· 1 1 入 或 讀 出 時 間 高 速 化 之 益 處 0 1 1 圖 7 ( Β ) 係 於 上 述 圖 7 ( B ) 之 位 址 映 射 9 若 欲 存 1 1 取 ( 讀 出 或 寫 入 ) 從 像 素 A 開 始 之 區 塊 資 料 時 ( 第 1 個 情 訂 I 況 ) 將 輸 出 位 址 演 算 電 路 輸 出 之 信 號 組 合 以 時 間 系 列 排 1 I 列 之 圇 0 1 1 I 亦 即 若 給 與 先 頭 Υ 位 址 % 5 0 9 先 頭 X 位 址 1 6 Μ 先 頭 記 憶 體 區 庫 % 0 >r 時 ， 上 述 位 址 演 算 電 路 係 y ί 1 從 第 1 次 輸 出 資 訊 依 序 输 出 第 1 6 次 輸 出 資 訊 〇 亦 即 ， 位 1 1 址 演 算 電 路 係 做 爲 第 1 次 輸 出 資 訊 計 算 修 正 Υ 位 址 1 1 5 0 9 >r 9 修 正 X 位 址 6 記 憶 體 區 庫 % 0 Μ 及 連 群 1 1 長 度 3 而 輸 出 〇 接 著 位 址 演 算 電 路 係 係 做 爲 第 2 次 輸 1 I 出 資 訊 計 算 修 正 Y 位 址 0 if ， 修 正 X 位 址 % 6 9 記 憶 1 1 | 體 庫 1 ft 及 連 群 長 度 5 歸 而 輸 出 0 更 且 持 續 地 9 位 1 址 演 算 電 路 係 係 做 爲 第 3 次 輸 出 資 訊 計 算 修 正 Υ 位 址 ! 1 5 0 9 Μ > 修 正 X 位 址 7 • ， 記 憶 體 15α 庫 % 0 歸 及 連 群 1 1 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X29·/公釐） 30 - A7 B7 321773 五、發明説明（28) -----------^ i衣------訂 (請先閱讀背面之注意事項再填寫本頁) 長度” 3"而輸出。更且持續地，位址演算電路係係做爲 第4次輸出資訊計算修正γ位址，修正X位址 歸，記憶體區庫及連群長度而輸出。以後雖 然從略說明，但是，位址演算電路係上述第2情況時，若 給與先頭Y位址，先頭X位址，先頭記憶體區庫時，就可 自動地依序形成輸出區塊資料所需之信號。 圖7 ( C )係於上述圖7 ( A )之位址映射，若欲存 取（讀出或寫入）從像素B開始之區塊資料時（第2個情 況），將輸出位址演算電路輸出之信號以時間系列排列之 圖。 經濟部中央標準局員工消費合作社印製 亦即，若給與先頭Y位址，先頭X位址'0' ，先頭記憶體區庫1 '時，上述位址演算電路係，從第 1次輸出資訊依序輸出第8次輸出資訊。亦即，位址演算 電路係做爲第1次輸出資訊計算修正γ位址' 〇 "，修正 X位址，0，，記憶體區庫及連群長度·^8，而輸 出。接著位址演算電路係做爲第2次輸出資訊計算修正Y 位址，0，，修正X位址，記憶體區庫〃及連 群長度| 8 '而輸出。更且持續地’位址演算電路係做爲 第3次輸出資訊計算修正Y位址、，修正X位址 歸，記憶體區庫、1'及連群長度而輸出。更且持 續地，位址演算電路係做爲第4次輸出資訊計算修正Y位 址，0"，修正X位址，記憶體區庫*1’及連群 長度、8 ^而輸出。以後雖然從略說明，但是，位址演算 電路係上述第2情況時，若給與先頭Y位址，先頭X位址 本紙浪尺度適用中國國家標準（CNS)A4規格（ 210X297公楚）.31 - 經濟部中央標準局負工消費合作社印策 A7 _______B7 五、發明説明（29) ’先頭記憶體區庫時，就可自動地依序形成輸出區塊資料 所需之信號。由以上，無論欲存取之區塊資料先頭像素在 何處，位址演算電路係也依據先頭Y位址，先頭X位址， 先頭記憶體區庫，就可自動地依序形成輸出區塊所需之信 號。 由上述之實施例所可獲得之作用效果係如下。亦即， (1 )同步於時鐘信號進行信號之輸入或輸出，並且，至 少在存取2個之記憶體區庫一方之時段可進行他方之預通 電之同步S D RAM，欲存取對應於連群長之複數記憶胞 時，若檢測從這種複數所成之記憶胞跨越於上述一方之記 憶體區庫與他方之記憶體區庫所配置之後，由於持續對於 上述一方之記憶體區庫之記憶胞之存取對於上述他方之記 憶體區庫之記憶胞之命令與將位址信號在內部自動發生連 續地進行輸入或輸出，對於畫面上之任意顯示領域之記憶 區塊就可獲得進行連群模態之高速存取之效果。 (2 )由上述（1 )，於微處理機等係以區塊單位之 資料處理時，只要進行其先頭位址之指定，所以就可獲得 軟體之負擔大幅度地減輕之效果。 (3 )做爲上述緩衝記憶使用移位暫存器，邊調整切 換字線時之時間，就可進行簡單地同步於時鐘信號資料之 輸入與輸出 之效果。 (4 )對應於上述連群屢次複數之記憶胞，係對應於 1個圖像處理所進行之資料者，在顯示畫面之Y位址方向 I I— . I 裝 11111 訂 I— K (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公楚） •32 經濟部中央標準局員工消費合作社印製 A7 ____B7_五 '發明説明（30) 分配行位址，將超過一方之記憶體區庫之最終行位址之部 分，分配於對應於他方之記憶體區庫之預定列位址之行位 址，在顯示畫面之X位址方向於第1掃描線其畫面之左半 被視爲一方之記憶體1E庫，右半係被視爲他方記憶體區庫 時，在與其連續之第2掃描線係畫面之左半被視爲上述他 方之記憶體區庫，右半爲成爲上述一方之記憶體區庫，由 於可將2個記憶體交替地有效率地動作，所以，可獲得高 速資料之讀出/寫入之效果。 雖然由以上本發明人所發明者依據實施例做了具體地 說明，但是，本發明並非限於上述實施例者，當然不脫離 其要旨之範圍可做種種變更。例如，於SDRAM，資料 係使用8位元單位輸出入之外，也可用1 6位元單位進行 輸出入。又，對應於這些資料位元數或記憶容量而位址之 分配位址也可採取種種實施形態。例如，於4 Μ位元之 S D RAM，進行上述8位元單位之資料輸出入者，只能 以行位址以A0〜A7之8位元所指定之2 5 6時，將畫 面向Y方向連群成4 ，各以2 5 6分配就可以。又，位址 演算電路之具體構成係，如上述之位址之比較動作與和其 對應之修正位址之生成，或產生連群長度者則任何皆可。 本發明係可廣泛地利用於同步於時鐘信號進行輸入信號之 取入之SDRAM者。 於本發明所揭示發明之中由代表性者所獲得之效果簡 單地說明如下。'亦即，同步於時鐘信號進行信號之輸入或 輸出，並且，存取至少將2個記憶體區庫一方之時段，可 n In mr n^i i L m nn m w J (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS > Λ4規格（2丨〇Χ297公釐） -33 - 經濟部中央標準局員工消費合作社印製 321773 a7 _B7 _五、發明説明（31) 進行他方之預通電之同步D RAM，若欲存取對應於連群· 長之複數記憶胞時，若檢測出由複數所成之記憶體跨越上 述一方之記憶體區庫與他方之記憶體區庫配置時，持續對 於上述一方之記憶體區庫之記憶胞之存取將對於上述他方 之記憶體區庫之記憶胞之所需命令與位址信號在內部自動 產生連續性地進行資料之輸入或輸出，對於對應畫面上之 任意顯示領域之區塊資料就可進行連群模態之高速存取。 由上述，於微處理機等，以區塊單位之資料處理時只 要指定其先頭位址之指定就可以，所以，可大幅度地減輕 軟體之負擔。 由於做爲上述緩衝記憶體使用移位暫存器，邊進行時 間調整，可簡單地進行同步於時鐘信號之資料之輸入與輸 出。 對應於上述連群長度之複數記憶胞係對應於由1個圖 像處理所進行之資料者，在顯示畫面之Y位址方向分配行 位址，將超過一方之記憶體區庫之最終行位址部分，分配 在對應於他方之記憶體區庫之預定列位址之行位址，在顯 示畫面之X位址方向在第1掃描線將畫面之左半做爲一方 之記憶體區庫，右半係成爲他方之記憶體區庫時，在與此 連續之第2掃描線，畫面之左半成爲上述他方之記憶體區 庫，由於將右半成爲上述一方之記憶體區庫，因可將2個 記憶體區庫交替地動作，所以，可進行高速之資料之讀出 /寫入。 IBBV- HI— Bn^i —^ϋ J *^—^1 t·^^— \OJ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） -34 -