KR101345182B1 - 메모리 제어장치 및 그의 메모리 제어방법 - Google Patents

메모리 제어장치 및 그의 메모리 제어방법 Download PDF

Info

Publication number
KR101345182B1
KR101345182B1 KR1020070043424A KR20070043424A KR101345182B1 KR 101345182 B1 KR101345182 B1 KR 101345182B1 KR 1020070043424 A KR1020070043424 A KR 1020070043424A KR 20070043424 A KR20070043424 A KR 20070043424A KR 101345182 B1 KR101345182 B1 KR 101345182B1
Authority
KR
South Korea
Prior art keywords
memory
enable signal
memory modules
clock enable
generating
Prior art date
Application number
KR1020070043424A
Other languages
English (en)
Other versions
KR20080098133A (ko
Inventor
박승훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070043424A priority Critical patent/KR101345182B1/ko
Publication of KR20080098133A publication Critical patent/KR20080098133A/ko
Application granted granted Critical
Publication of KR101345182B1 publication Critical patent/KR101345182B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/12—Digital output to print unit, e.g. line printer, chain printer
    • G06F3/1201—Dedicated interfaces to print systems
    • G06F3/1202—Dedicated interfaces to print systems specifically adapted to achieve a particular effect
    • G06F3/1218—Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources
    • G06F3/1221—Reducing or saving of used resources, e.g. avoiding waste of consumables or improving usage of hardware resources with regard to power consumption
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

메모리를 제어하는 메모리 제어장치가 개시된다. 본 메모리 제어장치는 복수 개의 메모리 모듈, 각 메모리 모듈에 대한 클럭 인에이블 신호(CKE)를 생성하여, 각 메모리 모듈의 동작을 제어하는 메모리 컨트롤러를 포함한다. 이에 따라, 불필요한 메모리 모듈의 동작으로 인한 전류소비를 최소화할 수 있게 된다.
메모리 컨트롤러, 메모리 모듈, 클럭 인에이블 신호(CKE), 파워다운모드.

Description

메모리 제어장치 및 그의 메모리 제어방법{Memory control device and memory control method thereof}
도 1은 본 발명의 일 실시 예에 따른 메모리 제어장치의 구성을 나타내는 블럭도,
도 2는 도 1의 메모리 제어장치의 메모리제어를 설명하기 위한 타이밍도, 및, 그리고,
도 3은 본 발명의 일 실시 예에 따른 메모리 제어장치의 메모리 제어방법을 설명하기 위한 흐름도이다.
* 도면 주요 부분에 대한 부호의 설명 *
100 : 메모리 제어장치 10 : CPU
200 : 메모리 컨트롤러 210 : 동기 클럭 생성부
220 : 명령 생성부 230 : 데이터 생성부
240 : 인에이블 신호 생성부 300 : 메모리
310 내지 340 : 메모리 모듈
본 발명은 메모리 제어장치 및 그 메모리 제어방법에 관한 것으로서, 보다 상세하게는, 처리데이터 특성에 따라 각 메모리 모듈에 대한 클럭 인에이블 신호(CKE)를 발생함으로써, 각 메모리 모듈의 동작을 제어하는 메모리 제어장치 및 그 메모리 제어방법에 관한 것이다.
일반적으로 컴퓨터 시스템의 메인보드는, CPU와 메모리 컨트롤러, 및 메모리를 탑재하고 있으며, CPU는 메모리 컨트롤러를 통해 메모리를 제어한다. 이와 같이, 메모리를 이용하여 데이터를 처리하는 컴퓨터시스템을 일반적으로 메모리 제어 장치라 할 수 있다.
여기서, 메모리는 메모리 제어장치의 동작에 필요한 프로그램 및 각종 데이터의 저장을 위해 사용된다. 일반적으로, 메모리는 여러 개의 뱅크로 구성되어 있으며, 이렇게 뱅크로 구성된 메모리는 표준화 인터페이스로 구성된 모듈 형태로 제공된다.
이러한 메모리 제어장치의 CPU는 시스템의 초기화 시에 각 메모리 모듈을 액세스하여 메모리 모듈의 동작 특성에 대한 정보를 읽어내며, 읽어낸 메모리의 동작 특성에 따라 메모리 컨트롤러를 통해 메모리 모듈을 제어한다.
한편, 일반적으로 하나의 메모리 제어장치에는 복수 개의 메모리모듈이 존재한다. 여기서, 메모리모듈은 복수 개의 메모리 소자를 포함한다. DIMM(Double In-line Memory Module)의 경우, 각 슬롯의 양면으로 메모리 소자들이 구비된다. 이때, 각 슬롯에 구비되는 메모리 소자는 각각 클럭 인에이블 신호(CKE) 및, 리드/라이트를 위한 명령신호(Command) 등을 입력받기 위한 버퍼를 구비한다.
종래에는, 소용량의 데이터가 입력되었을 경우에도, 복수 개의 메모리 모듈을 모두 활성화시켜 제어동작을 수행하도록 하였다. 이에 따라, 불필요한 소비전력이 소모된다는 문제점이 있었다.
본 발명은 이상과 같은 목적을 달성하기 위해 제안된 것으로서, 본 발명의 목적은 처리데이터 특성에 따라 각 메모리 모듈에 대한 클럭 인에이블 신호(CKE)를 발생함으로써, 각 메모리 모듈의 동작을 개별적으로 제어하여 소비전력을 최소화할 수 있는 메모리 제어장치 및 그 메모리 제어방법을 제공함에 있다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 메모리 제어장치에 있어서, 복수 개의 메모리 모듈, 및, 상기 복수 개의 메모리 모듈 각각에 대한 클럭 인에이블 신호를 생성하고, 각 메모리 모듈로 전달하여 상기 각 메모리 모듈의 동작을 제어하는 메모리 컨트롤러를 포함한다.
바람직하게는, 상기 메모리 컨트롤러는 동기 클럭 신호를 발생하는 동기 클럭 생성부, 상기 동기 클럭 신호에 따라 제어 명령을 생성하여, 상기 각 메모리 모듈에 전달하는 명령생성부, 및, CPU로부터 요청된 데이터 용량에 따라 활성화할 메모리 모듈의 개수를 결정하고, 결정된 개수의 메모리 모듈에 대해서 하이 레벨의 클럭 인에이블 신호를 제공하며, 나머지 메모리 모듈에 대해서는 로우 레벨의 클럭 인에이블 신호를 제공하는 인에이블 신호 생성부를 포함할 수 있다.
한편, 본 발명의 다른 실시 예에 따른 복수 개의 메모리 모듈 및 CPU를 포함 하는 화상형성장치는 동기 클럭 신호를 발생하는 동기 클럭 생성부, 상기 동기 클럭 신호에 따라 제어 명령을 생성하여, 상기 복수 개의 메모리 모듈에 전달하는 명령생성부, 및, 상기 CPU로부터 요청된 데이터의 특성에 따라 활성화할 메모리 모듈의 개수를 결정하고, 결정된 개수의 메모리 모듈에 대해서 하이 레벨의 클럭 인에이블 신호를 제공하며, 나머지 메모리 모듈에 대해서는 로우 레벨의 클럭 인에이블 신호를 제공하는 인에이블 신호 생성부를 포함할 수 있다.
한편, 본 발명의 일 실시 예에 따른 복수 개의 메모리 모듈을 구비하는 메모리 제어장치의 메모리 제어방법은 상기 복수 개의 메모리 모듈 각각에 대한 클럭 인에이블 신호를 생성하는 단계, 동기 클럭 신호에 따라 제어 명령을 생성하는 단계, 및, 각 메모리 모듈로 상기 생성된 클럭 인에이블 신호 및 제어명령을 전달하여 상기 각 메모리 모듈의 동작을 제어하는 단계를 포함한다.
바람직하게는, 상기 클럭 인에이블 신호를 생성하는 단계는, CPU로부터 요청된 데이터 용량에 따라 활성화할 메모리 모듈의 개수를 결정하는 단계, 및, 상기 결정된 개수의 메모리 모듈에 대하여 하이 레벨의 클럭 인에이블 신호를 생성하며, 나머지 메모리 모듈에 대해서는 로우 레벨의 클럭 인에이블 신호를 생성하는 단계를 포함할 수 있다.
이하에서, 첨부된 도면을 참조하여 본 발명에 대하여 자세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 메모리 제어장치의 구성을 나타내는 블럭도이다. 도 1에 따르면, 본 메모리 제어장치(100)은 CPU(10), 메모리 컨트롤러(200) 및, 복수 개의 메모리모듈(310 내지 340)로 구성된 메모리(300)를 포함한 다.
본 메모리 제어장치(100)는 전자장치(예, 프린터, 팩스, 스캐너 등과 같은 화상형성장치, 및 TV 등), 컴퓨팅 시스템, 컴퓨터, 단말장치 등과 같이 다양한 형태로 구현될 수 있다.
여기서, 메모리 컨트롤러(200)는 CPU(10)의 제어하에 메모리(300)를 제어하여, 메모리(300)에 데이터를 라이트(write) 또는 리드(read)한다.
각 메모리 모듈(310 내지 340)은 프로그램 및 데이터가 저장되는 휘발성 메모리 소자(mn)와, 각 메모리 모듈(310 내지 340)의 동작특성에 대한 정보가 저장되는 비휘발성 메모리 소자(n0 내지 nn)로 구성될 수 있다. 한편, 각 메모리 모듈(310 내지 340)은 비휘발성 메모리 소자를 구비하지 아니할 수도 있으며, 이 경우, 메모리(300)의 동작특성에 대한 정보는 시스템의 별도의 프로그램내에 저장되고, CPU(10)는 별도의 프로그램으로부터 동작특성에 대한 정보를 인출하여 메모리 컨트롤러(200)를 통해 메모리(300)를 제어할 수도 있다.
여기서, 동작특성에 대한 정보는 메모리 어레이의 행주소인 RAS와 열주소인 CAS를 보내는 시간간의 차이인 RAS to CAS, CAS를 제공받아 메모리 어레이에서의 정확한 주소를 찾는데 소요되는 시간인 CAS Latency, 메모리(300)의 재충전 주기를 나타내는 리플레쉬(Reflash) 주기, 메모리(300)에 데이터를 저장 및 인출하기 위해 메모리(300)에 접근하는데 소요되는 엑세스 시간, 하나의 번지에서 데이터를 인출한 후 다른 번지에서 데이터를 인출시 발생하는 시간 차인 프리차아지(Precharge) 시간, 메모리 크기, 로우와 컬럼(Row & Column) 갯수 등이 포함된다.
또한, 각 메모리 모듈(310 내지 340)의 메모리소자(n0 내지 nn)는 메모리 컨트롤러(200)로부터 전송되는 제어신호, 즉, CKE, RAS, CAS, WE, 등의 클럭신호를 임시저장하는 각 버퍼를 구비한다.
한편, 메모리 컨트롤러(200)는 각 메모리모듈(310 내지 340)을 처리 데이터 특성에 따라 제어하는 것으로, 동기 클럭 생성부(210), 명령생성부(220), 데이터 생성부(230), 인에이블 신호 생성부(240), 및 리프레쉬 컨트롤러(250)를 포함한다.
동기 클럭 생성부(210)는 동기클럭을 생성하여 발생한다.
명령생성부(220) 동기 클럭신호에 동기하여 메모리 모듈(310 내지 340)의 동작을 제어하기 위한 RAS, CAS, WE 등의 명령을 메모리 모듈(310 내지 340)로 전송하여, 데이터의 입출력하기 위한 메모리(300)의 해당 위치를 찾아낸다.
데이터 생성부(230)는 명령생성부(220)에서 찾아낸 해당 메모리 모듈의 위치에 데이터를 라이트(write)하거나 리드(read)한다.
한편, 명령생성부(220) 및 데이터 생성부(230)에서 발생되는 클럭신호는 인에이블 신호생성부(240)의 레벨에 따라 활성화될 수 있다.
인에이블 신호생성부(240)는 각 메모리 모듈별로 클럭 인에이블 신호(CKE)를 발생한다. 이때, 클럭 인에이블 신호는 동기 클럭에 동기하여 발생된다.
또한, 인에이블 신호 생성부(240)는 CPU(10)로부터 요청된 데이터 용량에 따라 클럭 인에이블 신호의 레벨을 인가할 수 있다.
CPU(10)는 저장 또는 독출하려는 처리 데이터의 용량을 확인하여, 메모리 컨트롤러(200)를 통해 메모리 모듈(310 내지 340) 중 처리데이터의 용량에 대응하는 메모리 모듈을 활성화하며, 나머지 메모리 모듈에 대해서는 파워다운모드로 진입하도록 인에이블 신호 생성부(240)를 제어한다. 한편, 클럭 인에이블 신호에 따른 메모리제어는 도 2를 통해 구체적으로 설명하도록 한다.
도 2는 도 1의 메모리 제어장치의 메모리제어를 설명하기 위한 타이밍 도이다. 도 2에 따르면, 동기 클럭신호(CK)에 동기하여 명령(Command)신호, 및 각 메모리 모듈(310 내지 340)에 대한 클럭인에이블 신호(CKE0 내지 CKE3)가 발생되고 있는 것을 확인할 수 있다.
한편, 인쇄, 팩스, 및 스캔 등을 수행하는 화상형성장치에서 인쇄데이터가 수신되는 경우, 인쇄데이터를 메모리(300)에 임시저장할 수 있다. 또는 메모리(300)에 저장된 인쇄데이터를 독출하여 인쇄작업을 수행할 수 있다. 여기서, 메모리(300)의 용량이 1G이며 각 메모리 모듈(310 내지 340)의 용량이 2.5M인 경우를, 예로 들어 설명하도록 한다. 한편, 각 메모리 모듈에 대한 클럭 인에이블 신호의 레벨은 처리 데이터 특성에 따라 결정될 수 있다. 구체적으로, 인쇄의 경우 인쇄대상이 문서타입이 흑백문서인지 컬러문서인지, 텍스트문서인지 이미지가 포함된 문서인지에 따라 활성화되는 메모리 모듈의 개수를 결정할 수 있다. 이때, 메모리 모듈 단위로 활성화될 수도 있으며, 메모리 소자 단위로 활성화될 수도 있다.
도 2에 따르면, A구간에서 CKE0 내지 CKE3이 모두 활성화된 상태에서 프리차아지(Precharge)된 이후, 파워다운 모드 명령이 입력되어 B구간에서 CKE0 내지 CKE3가 모두 비활성화된 상태가 된다.
이후, 리드 또는 라이트 등의 명령(Command)이 입력되어 C구간은 활성화된 다. 여기서, 명령(Command)에 대한 처리 데이터 용량이 1.8M인 경우, 메모리 모듈(310)에 대한 클럭 인에이블 신호(CKE0)만 하이(high)가 되어 활성화된다. 한편, 메모리 모듈(320 내지 340)에 대한 클럭 인에이블 신호(CKE1 내지 CKE3)는 로우(low)가 되어 파워다운모드로 진입하게 된다.
여기서, 파워다운모드는 각 메모리 모듈(310 내지 340)에 구비된 복수의 버퍼 중에서, 명령(Command)를 저장하는 제1 클럭 버퍼(미도시)에 대한 구동을 비활성화하며, 클럭 인에이블 신호(CKE0 내지 CKE3)를 저장하는 제2 클럭 버퍼(미도시)에 대한 구동을 활성화하는 모드이다.
이후, D구간 및 E구간에서도 메모리 모듈(310)에서만 명령(Command)에 응답하여 동작하고 있는 것을 확인할 수 있다.
리프레쉬 컨트롤러(250)는 메모리(300)의 리프레쉬 주기에 따라 메모리(300)가 리프레쉬되도록 제어한다. 한편, 메모리 모듈(310 내지 340)은 인에이블 신호 생성부(240)로부터 전송된 클럭 인에이블 신호가 하이(high)인 경우에만 리프레쉬 작업을 수행한다.
여기서, 리프레쉬 작업이란 메모리(300)를 이루는 각 메모리셀의 재충전 과정을 말하며, 한 번의 리프레쉬 작업으로 한 열의 메모리셀이 충전된다. 리프레쉬 주기는 한 메모리 열, 혹은 전체 메모리 어레이를 리프레쉬시키는데 걸리는 시간을 의미하며, 일반적으로 한 번의 리프레쉬 주기마다 한 열이 충전된다.
이에 따라, 처리 데이터 용량에 따라 각 메모리 모듈(310 내지 340)의 동작을 제어함으로써, 메모리 모듈 구동에 따른 전류 소비를 최소화할 수 있게 된다.
도 3은 본 발명의 일 실시 예에 따른 메모리 제어장치의 메모리 제어방법을 설명하기 위한 흐름도이다. 도 3에 따르면, 복수 개의 메모리 모듈을 구비하는 메모리를 제어하는 방법으로, 각 메모리 모듈에 대한 클럭 인에이블 신호(CKE)를 발생시킨다(S310).
이때, 발생되는 클럭 인에이블 신호(CKE)의 레벨은 CPU로부터 요청된 데이터 용량에 따라 결정될 수 있다. 즉, 처리 데이터의 용량에 대응하는 용량의 메모리 모듈에 대해서는 하이(high) 레벨의 클럭 인에이블 신호(CKE)를 발생시키며, 나머지 메모리 모듈에 대해서는 로우(low) 레벨의 클럭 인에이블 신호(CKE)를 발생시킨다.
다음으로, CPU로부터 리드 또는 라이트의 명령이 입력되면, 이를 수행하기 위한 명령을 발생시킨다(S320). 이때, 발생되는 명령은 메모리 어레이의 행주소인 RAS와 열주소인 CAS 및, 리드 또는 라이트에 대한 명령 등이 될 수 있다.
한편, S310단계 및 S320단계에서 발생되는 클럭신호는 동기클럭신호에 동기하여 발생하며, 대응되는 해당 메모리 모듈로 전송된다.
또한, S310단계에서 발생된 클럭 인에이블 신호(CKE)가 활성화된 경우에만, 해당 메모리 모듈은 S320단계에서 발생된 명령을 수행하게 된다. 구체적으로, S310단계에서 발생된 CKE신호의 레벨이 하이(high)인 경우, S320단계에서 발생된 명령에 따라 해당 메모리 모듈은 제어된다(S340).
한편, S310단계에서 발생된 CKE신호의 레벨이 로우(low)인 경우, 해당 메모리 모듈은 S320단계에서 발생한 명령에 관계없이, 파워 다운 모드로 진입하게 된 다(S350). 이에 따라, 각 메모리 모듈은 처리 데이터 특성에 따라 제어되어, 전류소비를 감소하게 된다.
이상 설명한 바와 같이, 본 발명에 따르면 복수의 메모리모듈 각각에 대하여 클럭 인에이블 신호를 발생시킴으로써, 처리데이터 용량에 필요한 메모리모듈만을 동작시킬 수 할 수 있게 된다. 이에 따라, 불필요한 메모리 모듈의 동작으로 인한 전류소비를 최소화할 수 있게 된다.
또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어 져 서는 안될 것이다.

Claims (5)

  1. 삭제
  2. 메모리 제어장치에 있어서,
    복수 개의 메모리 모듈; 및,
    상기 복수 개의 메모리 모듈 각각에 대한 클럭 인에이블 신호를 생성하고, 각 메모리 모듈로 전달하여 상기 각 메모리 모듈의 동작을 제어하는 메모리 컨트롤러;를 포함하고,
    상기 메모리 컨트롤러는,
    동기 클럭 신호를 발생하는 동기 클럭 생성부;
    상기 동기 클럭 신호에 따라 제어 명령을 생성하여, 상기 각 메모리 모듈에 전달하는 명령생성부; 및,
    CPU로부터 요청된 데이터 용량에 따라 활성화할 메모리 모듈의 개수를 결정하고, 결정된 개수의 메모리 모듈에 대해서 하이 레벨의 클럭 인에이블 신호를 제공하며, 나머지 메모리 모듈에 대해서는 로우 레벨의 클럭 인에이블 신호를 제공하는 인에이블 신호 생성부;를 포함하는 것을 특징으로 하는 메모리 제어장치.
  3. 복수 개의 메모리 모듈 및 CPU를 포함하는 화상형성장치에 있어서,
    동기 클럭 신호를 발생하는 동기 클럭 생성부;
    상기 동기 클럭 신호에 따라 제어 명령을 생성하여, 상기 복수 개의 메모리 모듈에 전달하는 명령생성부; 및,
    상기 CPU로부터 요청된 데이터의 특성에 따라 활성화할 메모리 모듈의 개수를 결정하고, 결정된 개수의 메모리 모듈에 대해서 하이 레벨의 클럭 인에이블 신호를 제공하며, 나머지 메모리 모듈에 대해서는 로우 레벨의 클럭 인에이블 신호를 제공하는 인에이블 신호 생성부;를 포함하는 것을 특징으로 하는 화상형성장치.
  4. 삭제
  5. 복수 개의 메모리 모듈을 구비하는 메모리 제어장치의 메모리 제어방법에 있어서,
    상기 복수 개의 메모리 모듈 각각에 대한 클럭 인에이블 신호를 생성하는 단계;
    동기 클럭 신호에 따라 제어 명령을 생성하는 단계; 및,
    각 메모리 모듈로 상기 생성된 클럭 인에이블 신호 및 제어명령을 전달하여 상기 각 메모리 모듈의 동작을 제어하는 단계;를 포함하며,
    상기 클럭 인에이블 신호를 생성하는 단계는,
    CPU로부터 요청된 데이터 용량에 따라 활성화할 메모리 모듈의 개수를 결정하는 단계; 및,
    상기 결정된 개수의 메모리 모듈에 대하여 하이 레벨의 클럭 인에이블 신호를 생성하며, 나머지 메모리 모듈에 대해서는 로우 레벨의 클럭 인에이블 신호를 생성하는 단계;를 포함하는 것을 특징으로 하는 메모리 제어방법.
KR1020070043424A 2007-05-04 2007-05-04 메모리 제어장치 및 그의 메모리 제어방법 KR101345182B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070043424A KR101345182B1 (ko) 2007-05-04 2007-05-04 메모리 제어장치 및 그의 메모리 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070043424A KR101345182B1 (ko) 2007-05-04 2007-05-04 메모리 제어장치 및 그의 메모리 제어방법

Publications (2)

Publication Number Publication Date
KR20080098133A KR20080098133A (ko) 2008-11-07
KR101345182B1 true KR101345182B1 (ko) 2013-12-27

Family

ID=40285715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070043424A KR101345182B1 (ko) 2007-05-04 2007-05-04 메모리 제어장치 및 그의 메모리 제어방법

Country Status (1)

Country Link
KR (1) KR101345182B1 (ko)

Also Published As

Publication number Publication date
KR20080098133A (ko) 2008-11-07

Similar Documents

Publication Publication Date Title
US8508998B2 (en) Multiple plane, non-volatile memory with synchronized control
CN109994138B (zh) 半导体存储器装置及具有该装置的存储器系统和电子装置
CN101794256A (zh) 非易失性存储器子系统及其存储器控制器
JP4569182B2 (ja) 半導体装置
US7430150B2 (en) Method and system for providing sensing circuitry in a multi-bank memory device
KR100877609B1 (ko) 버퍼 메모리의 플래그 셀 어레이를 이용하여 데이터 오류 정정을 수행하는 반도체 메모리 시스템 및 그 구동 방법
US6091667A (en) Semiconductor memory device and a data reading method and a data writing method therefor
KR20080079187A (ko) 메모리 컨트롤러, 반도체 메모리의 액세스 제어 방법 및시스템
JP4964091B2 (ja) メモリアクセス方法およびメモリ制御装置
KR101345182B1 (ko) 메모리 제어장치 및 그의 메모리 제어방법
KR101655903B1 (ko) 입력 버퍼 회로, 반도체 메모리 장치 및 메모리 시스템
JP2011197707A (ja) メモリー制御装置、メモリー制御システム、記録装置及びメモリー制御方法
KR100714396B1 (ko) 메모리의 처리속도를 향상시킨 컴퓨터 시스템
JP4925162B2 (ja) メモリ装置
KR100568539B1 (ko) 디스플레이 데이터 제어회로, 이 회로를 위한 메모리, 및이 메모리의 어드레스 발생방법
JPH06295258A (ja) 半導体記憶装置及び記憶装置
US6807084B1 (en) FeRAM memory device
US11309053B2 (en) Semiconductor memory device and storage device
CN102045470A (zh) 图像读取装置以及图像读取装置中的图像数据的写入方法
JP2009016004A (ja) 半導体装置及び半導体装置の制御方法
KR101337950B1 (ko) 그래픽 데이터 출력 장치 및 방법
JP4821720B2 (ja) メモリアクセス制御装置、メモリアクセス制御方法、画像読取装置、画像読取装置の制御方法及び制御プログラム
CN115129623A (zh) 功耗控制方法、装置、板卡、电子设备及存储介质
JP2002074954A (ja) シンクロナスｄｒａｍ制御装置及び制御方法
JP2010003396A (ja) 半導体記憶装置及びそのデータ入出力方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 5