JP2009016004A - 半導体装置及び半導体装置の制御方法 - Google Patents
半導体装置及び半導体装置の制御方法 Download PDFInfo
- Publication number
- JP2009016004A JP2009016004A JP2007179365A JP2007179365A JP2009016004A JP 2009016004 A JP2009016004 A JP 2009016004A JP 2007179365 A JP2007179365 A JP 2007179365A JP 2007179365 A JP2007179365 A JP 2007179365A JP 2009016004 A JP2009016004 A JP 2009016004A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- precharge
- mask
- semiconductor device
- line pair
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
- G11C7/1009—Data masking during input/output
Abstract
【課題】低スタンバイ電流を維持したまま動作の高速化を実現するDRAMを提供する。
【解決手段】本発明に係る半導体装置(DRAM)の一態様は、メモリセル21に接続された複数のディジット線対(ディジット True、Not)と、複数のディジット線対に共通に接続された共通信号線対(メインI/O True、Not)と、共通信号線対のプリチャージを行うメインI/Oイコライザ17と、外部から入力されるマスク信号(マスク信号)の信号レベルに関わらずプリチャージ動作を継続させるか否かを設定する制御回路16と、を有するものである。
【選択図】 図2
【解決手段】本発明に係る半導体装置(DRAM)の一態様は、メモリセル21に接続された複数のディジット線対(ディジット True、Not)と、複数のディジット線対に共通に接続された共通信号線対(メインI/O True、Not)と、共通信号線対のプリチャージを行うメインI/Oイコライザ17と、外部から入力されるマスク信号(マスク信号)の信号レベルに関わらずプリチャージ動作を継続させるか否かを設定する制御回路16と、を有するものである。
【選択図】 図2
Description
本発明は、半導体装置に関し、特に、マスクライト動作が可能なDRAMに関する。
従来より、複数の入出力端子(以下、I/O端子という)を有するDRAM(Dynamic Random Access Memory)では、全てのI/O端子に対して書き込みを行わない場合がある。このような書き込みを行わないI/O端子に対しては、マスク信号が入力される。マスク信号が入力されたI/O端子に対応したセルが属するセルアレイには、書き込みの代わりに、メインI/O対をプリチャージすることがある。このようなメインI/Oのプリチャージは、制御回路によって制御されている。
図7は、従来の制御回路の回路図である。この制御回路では、外部から入力されるマスク信号に応じて、制御回路内部の信号であるマスクOn/Off信号を生成している。アドレス信号/ADVは、バッファ81を介してNAND回路82の一方の入力端子に入力されている。NAND回路82の他方の入力端子には、バッファ98、99を介してクロックCLKが入力されている。NAND回路82から出力された信号は、レジスタ84に入力されている。外部から入力されるライトイネーブル信号/WEは、バッファ85を介してレジスタ84に入力されている。すなわち、レジスタ84は、ライトイネーブル信号/WEをアドレス信号/ADVに同期させてパルス発生器86に出力する。パルス発生器86は、生成したパルス信号のパルス幅を、入力されるレジスタ84の出力に応じて設定し、後にライトアンプイネーブル2信号となる信号を出力する。パルス発生器86から出力された信号は、マスク判定待ち遅延回路87を介してNAND回路88の一方の入力端子に入力される。
外部から入力されるマスク信号は、バッファ91、92を介してレジスタ93に入力される。レジスタ93は、バッファ98、99を介して入力されるクロックCLKに同期させてマスク信号を出力する。レジスタ93から出力される信号は、バッファ94、95、96を介してNAND回路88の他方の入力端子に出力される。NAND回路88から出力された信号は、バッファ89を介してライトアンプイネーブル2信号として出力される。ライトアンプイネーブル2信号は、ライトアンプを活性化させる制御信号となる。
NAND回路97は、一方の入力端子にレジスタ84から出力される信号が入力され、他方の入力端子にバッファ94、95を介してレジスタ93から出力される信号が入力されている。NAND回路97の出力は、チップ内部のマスクOn/Off信号として出力される。チップ内部で生成されるプリチャージ信号は、パルス発生器100に出力される。パルス発生器100は、プリチャージ信号の信号レベルに応じてパルス信号(制御信号Pre)を生成し、マスク判定待ち遅延回路101を介してNAND回路102の一方の入力端子に出力する。NAND回路102の他方の入力端子には、マスクOn/Off信号が入力される。NAND回路102から出力される信号は、NAND回路103の一方の入力端子に入力される。NAND回路103の他方の入力端子には、チップセレクト信号/CSが、遅延素子群104、バッファ105を介して入力される。NAND回路103の出力は、メインI/Oのプリチャージを制御するMIOプリチャージ信号となる。
図8は、従来のDRAMにおける各制御信号のタイミングチャートである。図8において、1サイクル(A'〜C)は、1ビット毎の書き込みサイクルを示している。外部から入力されるマスク信号は、1サイクル毎に入力(更新)される。また、図8では、期間I、II、IIIでは、書き込み動作を行い、期間IVではマスク動作を行うもとする。従来のDRAMでは、サイクル4の期間A'に示すように、プリチャージを行う前にマスクOn/Off信号をモニタする。このモニタしたマスクOn/Off信号の信号レベル(H/L)に応じて、プリチャージ動作を開始するか否かを決定していた。
このようなDRAMは、例えば特許文献1にも記載されている。特許文献1には、ライトマスク信号/WM(マスクOn/Off信号に相当)を内部クロックと非同期に確定するライトマスク回路を備え、ライトドライバは、ライトマスク回路の出力を受けてライトデータ線をプリチャージすることが記載されている(段落0036)。図9は、特許文献1に記載されたDRAMのメインI/Oのプリチャージ動作を示すタイミングチャートである。図9において、GLOW及び/GLOWは、メインI/O対に相当している。ただし、特許文献1に記載されたDRAMでは、メインI/O対が、書き込み専用の共通信号線GLOWと、読み出し専用の共通信号線対GLORに分けられている。期間t1〜t1−1、t2〜t2−1、t3〜t3−1において、ライトイネーブル信号/WEが活性化される。このライトイネーブル/WEの活性化を受けて、プリチャージ制御回路がライトマスク信号/WMをGIO線ライトドライバに出力する。
また、このようなDRAMについては、例えば、特許文献2、3にも記載されている。
特開2001−202782号公報
特開2000−132964号公報
特開2003−196985号公報
しかしながら、従来のDRAMでは、外部から入力されたマスク信号の信号レベルをモニタし、このモニタされた判定結果に応じてプリチャージ動作を開始するか否かを決定している。そのため、制御信号は、マスク信号の判定を待ってセルに入力する必要がある。このようなことから従来のDRAMでは、制御信号を遅延させなければならず、高速化の妨げとなっていた。
また、近年では、モバイル系のSDRAMなどのメモリ製品及びこれを搭載したマクロ製品においては、大容量化、高速化、及び低消費電力化(低スタンバイ電流化)が強く求められている。スタンバイ電流に大きな割合を占めるのが、セルへのリフレッシュ動作である。
低スタンバイ電流化を実現するためには、リフレッシュ動作の周期を極力長く設定する必要があり、リフレッシュ動作の周期を長くするためには、セルのリストアレベルを最大にする必要がある。しかしながら、従来のDRAMのようにプリチャージ動作の開始が遅くなると、プリチャージ動作の後に続くセルのリストア動作に十分な時間を確保することができない。そのため、セルに十分な電荷を蓄積することができずリフレッシュ周期が短くなる。一方、セルのリストアレベルを最大にしようとすると、セルのリストア動作に十分な時間を確保しなければならず、動作の高速化を阻害する。すなわち、低スタンバイ電流化と動作の高速化はトレードオフの関係にある。そのため、従来のDRAMでは、プリチャージ動作の開始が遅いため、低スタンバイ電流を実現すると共に、動作の高速化を図ることは困難であった。
本発明に係る半導体装置の一態様は、メモリセルに接続された複数のディジット線対と、前記複数のディジット線対に共通に接続された共通信号線対と、前記共通信号線対のプリチャージを行う共通信号線イコライザと、外部から入力されるマスク信号の信号レベルに関わらず前記共通信号線対のプリチャージを開始し、前記共通信号線対のプリチャージ中に前記マスク信号に基づいて当該プリチャージを継続するか否かを決定する制御回路と、を有するものである。
このように、本発明に係る半導体装置の一態様は、マスク信号の信号レベルに関わらずプリチャージ動作を開始する。制御回路は、プリチャージ動作の途中でマスク信号の信号レベルを判定する。この判定結果に応じてプリチャージ動作を継続させるか否かを決定する。これにより、従来においてプリチャージ信号の信号レベルを判定するまでに要していた判定結果の待ち時間を削減することができる。これにより、リストア時間を十分に確保することができ、このリストア時間に十分なリストアレベルまで電荷を蓄積することができる。この結果、低スタンバイ電流を維持したまま、各動作の高速化を図ることができる。
本発明に係る半導体装置の一態様によれば、低スタンバイ電流の実現と、各動作の高速化を図ることができる。
以下、添付した図面を参照して本発明の実施の形態について説明する。
図1は、本発明の実施形態に係るDRAM全体の一構成例を示すセルアレイ図である。本発明に係るDRAMは、図1に示すレイアウトに限定されるものではなく、種々のレイアウトを有するDRAMにおいて実施することができる。図1に示すように、DRAM10は、セルアレイ11、Yデコーダ12、ライトアンプ13、及びI/O端子14を有している。DRAM10は、複数のI/O端子14を有し、設定されたバースト長のメモリデータを連続して入出力できるバースト転送を行う機能と、書き込みを行わないセルアレイ11に対してプリチャージを行うマスク動作機能を有している。
セルアレイ11は、マトリクス状に配された複数のメモリセルと、メモリセルに接続された複数のディジット線対を有している。ここでは、I/O00〜I/O31を8I/Oずつに4分割し、1つのセルアレイ11に1バイトのデータを記憶できる構成としている。セルアレイ11の有する複数のディジット線対には、共通信号線対であるメインI/O対が接続されている。すなわち、メインI/O対が1Byte毎に接続されている。Yスイッチ(図においてはY−switchとして記載)は、メインI/O対と各ディジット線対の間に介されている。Yスイッチは、メインI/O対とディジット線対との接続を制御している。なお、本実施形態では、書き込み用のデータ線と読み出し用のデータ線を共通化してメインI/Oとしている。
Yデコーダ12は、セルアレイ11の列アドレスのデコードを行う。Yデコーダ12は、外部から入力されたアドレス信号/ADVに従ってYスイッチを駆動し、選択されたアドレスに対応するメモリセルに接続されたディジット線対をメインI/O対に接続する。Yスイッチは、列方向のメモリセルの選択を行い、各セルアレイ(1Byte)を1信号でまとめて選択する。YスイッチがHレベルになると、メインI/O対とディジット線対とが接続される。
ライトアンプ13は、後述する制御回路16から出力される制御信号(ライトアンプイネーブル2信号)によって活性化される。ライトアンプ13は、I/O端子14からライトバスを介して入力されるデータを増幅し、メインI/O対を介して書き込みデータをセルアレイ11に出力する。
I/O端子14は、I/O00〜I/O31によって構成され、チップの外部とデータの入出力を行う。I/O端子14は、書き込み時に、外部から入力されるライトイネーブル/WEが活性状態で書き込みデータを入力する。マスク信号は、複数のI/O端子14が同時に動作するメモリ仕様において、I/O端子14のデータの入出力を部分的に動作させようとする場合に用いられる。例えば、I/O00〜I/O07のみを書き込み動作させ、残りのI/O08〜I/O31を現状維持する(書き込みを行わない)場合には、I/O00〜I/O07に対して書き込みデータを入力し、I/O08〜I/O31に対してマスク信号を入力する。これにより、I/O00〜I/O07に対応するセルではデータが書き込まれ、I/O08〜I/O31に対応するメモリセルは書き込み禁止状態となる。
図2は、本発明の実施形態に係るDRAMの一部拡大図である。制御回路16には、外部から各制御信号アドレス信号/ADV、ライトイネーブル信号/WE、マスク信号マスク、クロックCLK、チップセレクト信号/CS等が入力される。アドレス信号/ADVが活性状態で、I/O端子14から入力された信号をアドレスとして取り込む。ライトイネーブル信号/WEが活性状態で、I/O端子14から入力された信号をメモリセル21に書き込む。チップセレクト信号/CSが活性状態で、チップが選択される。
制御回路16は、このような制御信号からプリチャージ動作を制御するMIOプリチャージ信号を生成する。MIOプリチャージ信号は、メインI/O対のプリチャージを行うメインI/Oイコライザ17に出力される。また、制御回路16は、入力される制御信号から書き込み動作を制御するライトアンプイネーブル2信号を生成する。ライトアンプイネーブル2信号は、ライトアンプ13に出力される。すなわち、制御回路16は、メインI/Oイコライザ17のプリチャージ動作と、ライトアンプ13の書き込み動作をそれぞれ制御する。制御回路16は、それぞれのセルアレイ11(Byte)毎に独立して設けられている。
前述したように、メインI/O対にはライトアンプ13が接続されている。ライトアンプ13は、書き込み時にメインI/Oをデータに基づきドライブするよう構成されている。メインI/O対を構成する2本の信号線(メインI/O True、Not)の間には、メインI/Oイコライザ17が接続されている。メインI/Oイコライザ17は、MIOプリチャージ信号によって活性化され、メインI/O対のプリチャージを行う。
メインI/Oイコライザ17は、3つのトランジスタTrA、TrB、TrCを有している。トランジスタTrAは、電源電圧とメインI/O Trueとの間に接続されている。トランジスタTrBは、電源電圧とメインI/O Notとの間に接続されている。トランジスタTrCは、メインI/O TrueとメインI/O Notとの間に接続されている。トランジスタTrA、TrB、TrCのゲートには、バッファ18を介してMIOプリチャージ信号が入力されている。これにより、MIOプリチャージ信号によってメインI/Oイコライザ17の動作が制御される。このような構成により、書き込みを行わないセルアレイ(Byte)に対してメインI/O対のプリチャージが行われる。このメインI/O対は、複数のディジット線対に接続されている。
図3は、本発明の実施形態に係るDRAMの一部拡大図である。複数のディジット線対は、共通にメインI/O対に接続されている。それぞれのディジット線対とメインI/O対との間には、トランジスタTr2が介されている。トランジスタTr2のゲートは、Yスイッチに接続されている。Yスイッチは、メインI/O対に接続されるディジット線対の選択を行っている。メインI/O対は、TrueとNotの2本の信号線によって構成されている。対をなす2本の信号線の間には、前述したメインI/Oイコライザ17が接続されている。メインI/Oイコライザ17は、制御回路16から入力されるMIOプリチャージ信号に応じてメインI/O対をプリチャージする。
ディジット線対とワード線1〜4は、互いに交差するように配されている。ディジット線対は、TrueとNot(図中ではT、Nとして示す)の2本の信号線対により構成されている。ワード線は、Hレベルでメモリセル21内のゲートトランジスタ(図示せず)をONにし、ディジット線対の電位をメモリセル21に伝達する。一方、ワード線は、読み出し時には、メモリセル21に保持されたレベルをディジット線に伝える。これによりディジット線対にメモリセル21に保持された信号レベルに応じた電位差が生じる。ディジット線対は、読み出し、書き込み時において、一方の信号線がHレベルであれば、対となる他方の信号線がLレベルとなる。この信号線の信号レベルの組み合わせによって、データの0又は1を判定することができる。
メモリセル21は、ディジット線対とワード線との交点付近に配される。メモリセル21は、コンデンサに蓄積された電荷量(Hレベル/Lレベル)によって、データを記憶する。メモリセル21には、所定の間隔でリフレッシュ書き込みが行われる。このリフレッシュ書き込みにおいてメモリセル21の有するコンデンサにリストアレベルまで電荷が蓄積される。
ディジット線対を構成する2本の信号線の間には、ディジットイコライザ22が接続されている。ディジットイコライザ22は、ディジット線対をプリチャージする。ディジットイコライザ22は、プリチャージ動作がディジットプリチャージ信号PDLによって制御されている。ディジットイコライザ22は、ディジットプリチャージ信号PDLがHレベルになると、ディジット線対をプリチャージ電圧(例えば、VDD/2)にプリチャージする。ディジットイコライザ22は、読み出し、書き込み時では、Lレベルに設定される。
センスアンプ25は、1組のディジット線対に対し1つ設けられている。メモリセル21は、センスアンプ25を中心として、紙面において上下対称に設けられている。センスアンプ25と上下のメモリセル21との間には、トランジスタTr1が介されている。このトランジスタTr1のON/OFFを制御することにより、センスアンプ25とメモリセル21との接続が制御されている。紙面上方のトランジスタTr1のゲートは、ゲート駆動線TG1に接続されている。紙面下方のトランジスタTrのゲートは、ゲート駆動線TG2に接続されている。ゲート駆動線TG1又はTG2のいずれかを駆動することにより、センスアンプ25を上方または下方のいずれか一方のメモリセル21に接続する。
センスアンプ25は、読み出し時においてセンスアンプ活性化信号SAによって活性化される。センスアンプ25は、センスアンプ活性化信号SAによって活性化されると、ディジット線対の電位差を増幅してメインI/O対に出力する。
図4は、本発明の実施形態に係るDRAMにおける、バースト書き込み動作を示す各信号線の波形である。図4では、セルに2回の書き込みを行っている。はじめに、ディジット線対のプリチャージを制御するディジット線プリチャージ信号PDLがHレベルになる(a)。これにより、ディジット線がプリチャージ電圧(例えば、VDD/2)までプリチャージされる(b)。次に、ワード線がHレベルになる(c)。これにより、セルのゲートトランジスタがONとなる。書き込み動作時には、ディジット線の電位がセルに伝えられる。また、読み出し時には、セルの保持する信号レベルをディジット線に伝える。続いてセンスアンプ22が活性化される(d)。これにより、ディジット線対の電位差がセンスアンプ22により増幅される(e)。
次に、ディジット線対とメインI/O対との間に介されるYスイッチがONとなる(f)。これにより、ディジット線対とメインI/O対とが接続される。メインI/O対とディジット線対が接続されることにより、メインI/Oの信号レベル(書き込みデータ)に応じて、ディジット線対の電位が変化する。これにより、セルに蓄積される電荷のリストアレベルが変化する(g)。なお、図4では、セルがHレベルに電荷を蓄積している。
図5は、本発明の実施形態に係る制御回路16の一構成例を示す回路図である。制御回路16は、アドレス信号/ADV及びライトイネーブル/WEに基づいてライトアンプイネーブル2信号を生成するライトアンプイネーブル生成部70を有している。また、制御回路16は、プリチャージ信号、マスク信号及びクロックCLKに基づいてMIOプリチャージ信号を生成するMIOプリチャージ生成部71を有している。MIOプリチャージ生成部71は、更に、マスク信号及びクロックCLKから、チップ内部のマスクOn/Off信号を生成するマスクOn/Off生成回路72と、プリチャージ信号及びマスクOn/Off信号からMIOプリチャージ信号を生成するMIOプリチャージ生成回路73を有している。なお、プリチャージ信号は、図示しないリフレッシュ動作制御回路などによって生成されるチップ内部の制御信号である。またマスクOn/Off信号は、外部から入力されるマスク信号に基づいて生成された内部マスク信号である。
アドレス信号/ADVは、バッファ41を介してNAND回路42の一方の入力端子に出力される。NAND回路42の他方の入力端子には、バッファ58、59を介してクロックCLKが入力されている。NAND回路42の出力は、バッファ43を介してレジスタ44に出力される。すなわち、NAND回路42は、クロックCLKのタイミングに合わせてアドレス/ADVをレジスタ44に出力している。
ライトイネーブル信号/WEは、バッファ45を介してレジスタ44に出力される。レジスタ44は、入力されるアドレス信号/ADVと同期をとってライトイネーブル信号/WEをライトアンプイネーブル生成部70に出力する。レジスタ44の出力は、ライトアンプイネーブル生成部70の有するパルス発生器46に入力される。
ライトアンプイネーブル生成部70は、パルス発生器46、スイッチング素子47、48、及びNOR回路48を備えて構成されている。パルス発生器46は、レジスタ44の出力、すなわちレジスタ44を介してライトイネーブル信号/WEが入力される。パルス発生器46は、生成したパルス信号のパルス幅を、ライトイネーブル信号/WEの信号レベルに応じて設定し、ライトアンプイネーブル1信号として出力する。このライトアンプイネーブル1信号は、スイッチング素子47を介してNOR回路48に出力される。
NOR回路48の他方には、後述するMIOプリチャージ生成部71によって生成されるMIOプリチャージ信号が入力されている。NOR回路48の出力は、バッファ65を介してNOR回路48の一方に再び入力されている。このような構成によりNOR回路48の出力が保持される。NOR回路48の出力は、ライトアンプイネーブル2信号としてライトアンプ13に出力され、ライトアンプ13の書き込み動作を制御している。
一方、外部から入力されるマスク信号は、バッファ51、52を介してレジスタ53に出力される。クロックCLKも同様に、バッファ58、59を介してレジスタ53に出力される。レジスタ53は、マスク信号をクロックCLKのタイミングに合わせてマスクOn/Off生成回路72に出力する。レジスタ53の出力、すなわちレジスタ53を介して入力されるマスク信号は、バッファ54、55を介してマスクOn/Off生成回路72の有するパルス発生器56に出力される。パルス発生器56は、レジスタ53を介して入力されるマスク信号を、生成したパルス信号のパルス幅をマスク信号の信号レベルに応じて変化させ、NAND回路57に出力する。NAND回路57は、他方にレジスタ44の出力、すなわちレジスタ44を介して入力されるライトイネーブル信号/WEを入力している。このNAND回路44の出力は、チップ内部のマスクOn/Off信号として出力される。
MIOプリチャージ生成回路73は、パルス発生器60及びNAND回路61を有している。パルス発生器60には、チップ内部で生成されたプリチャージ信号が入力される。パルス発生器60は、プリチャージ信号をパルス信号に変換してNAND回路61に出力する。NAND回路61は、一方にパルス発生器60の出力が入力され、他方にマスクOn/Off信号回路72によって生成されたマスクOn/Off信号が入力されている。NAND回路61の出力は、NAND回路62の一方の入力端子に出力される。
NAND回路62は、一方にMIOプリチャージ生成回路73の出力が入力され、他方に外部から入力されたチップセレクト信号/CSが入力されている。NAND回路62は、チップセレクト信号/CSが活性状態においてMIOプリチャージ生成回路73の出力をMIOプリチャージ信号として出力する。チップセレクト信号/CSは、遅延素子群63及びバッファ64を介してNAND回路62に出力されている。このように生成されたMIOプリチャージ信号は、メインI/OをプリチャージするメインI/Oイコライザ17に出力される。
次に、このように構成されたDRAM10の動作について説明を行う。図6は、本発明に係るDRAMの動作を示すタイミングチャートである。図6において、クロック/CLK、アドレス信号/ADV、ライトイネーブル信号/WE、マスク信号、及びチップセレクト信号/CSは、チップの外部から入力される制御信号である。MIOプリチャージ信号、ライトアンプイネーブル1信号、マスクOn/Off信号、ライトアンプイネーブル2信号は、図4に示す制御回路16によって生成される制御信号である。MIOプリチャージ信号、ライトアンプイネーブル1信号、マスクOn/Off信号、ライトアンプイネーブル2信号は、1Byteで共通の信号である。一方、メインI/O及びY−スイッチはビット毎に独立した制御信号である。ここでは、クロック/CLKの立ち上がりで(図中の二点破線)、外部から入力されるアドレス信号/ADV、ライトイネーブル信号/WE、及びチップセレクト信号/CSの信号が取り込まれる。また、図中の期間I、II、IIIは、書き込み動作を行い、期間IVは、マスク動作を行うものとする。
MIOプリチャージ信号は、書き込みが完了したことをトリガとしてHレベルとなる。ここで、MIOプリチャージ信号がHレベルでプリチャージ動作が実行され、Lレベルでプリチャージ動作が停止される。そのため、前のサイクルの書き込みが完了したことをトリガとしてMIOプリチャージ信号がHレベルとなり、メインI/O対のプリチャージが開始される。換言すると、メインI/O対は、マスク信号の信号レベルに依らずに、書き込みが完了すると、プリチャージ動作が開始される。ここでは、1サイクル(期間A〜C)は、1ビットの書き込みが完了してから、次のビットの書き込みが完了するまでの期間を示している。なお、図6では、1ビット分の動作について示している。図示しない他のビット(I/O)についても同時にそれぞれの書き込み動作又はマスク動作が実行されている。ライトアンプイネーブル1は、パルス発生器46によってライトイネーブル信号/WEをパルス信号に変換した信号であり、Hレベルで書き込み許可となり、Lレベルで書き込み不可となる。
次に、書き込み動作を行う場合の各制御信号について説明を行う。サイクル2中の期間Cに示すように、前のサイクル1の書き込み動作が完了すると、MIOプリチャージがLレベルからHレベルとなる。これにより、プリチャージ動作が開始される。このプリチャージ動作の途中でマスクOn/Off信号がモニタされる。モニタされたマスクOn/Off信号が、サイクル2中の期間Cのようにモニタ時に立ち下がっている場合には、MIOプリチャージがHレベルからLレベルに遷移する。これにより、プリチャージ動作が停止する。一方、ライトアンプイネーブル2は、LレベルからHレベルとなり、メインI/Oには書き込みデータが入力される。
次に、マスク動作を行う場合の各制御信号について説明を行う。サイクル3中の期間Cに示すように、前サイクル2の書き込みが完了すると、MIOプリチャージがLレベルからHレベルとなる。これにより、プリチャージ動作が開始される。このプリチャージ動作の途中でマスクOn/Off信号がモニタされる。サイクル3中の期間Cに示すように、モニタ時にマスクOn/Off信号が立ち下がっていない場合(信号レベルが変化していない場合)は、MIOプリチャージ信号はHレベルに保たれる。これによりプリチャージ動作が継続する。
このように、外部から入力されるマスク信号や、内部で生成されたマスクOn/Off信号の信号レベルに依らずにプリチャージ動作を開始する。そして、プリチャージ動作の途中でマスクOn/Off信号をモニタする。このモニタ時のマスクOn/Off信号の信号レベルに応じて、Lレベルであればプリチャージ動作を停止して書き込み動作を行い、Hレベルであればプリチャージ動作を継続してマスク動作を行う。
このように構成されたDRAM10は、外部から入力されたマスク信号や内部で生成されたマスクOn/Off信号の信号レベルに関わらずにプリチャージ動作を開始する。これにより、マスク信号の判定を行ってからプリチャージを開始していた従来のDRAMに比べ、判定結果の待ち時間を削減するこができる。これにより、動作の高速化を実現できる。また、プリチャージ動作開始を早めることにより、メモリセル21に最大のリストアレベルまで電荷を蓄積することができる。これにより、リフレッシュ周期を長くすることができ、DRAMの低スタンバイ電流化を図ることができる。これにより、低スタンバイ電流を維持したまま、動作の高速化を図ることができる。
また、従来のDRAMでは、マスク信号の信号レベルを判定してからプリチャージ動作を開始していたため、プリチャージ動作開始のタイミングに合わせて他の制御信号を遅延させていた。そのため、制御信号を遅延させるための遅延素子を複数設けなければならず回路規模が大きくなるという問題点を有していた。これに対し、本実施形態では、マスク信号の信号レベルに関わらずプリチャージ動作を開始することができるため、このような従来の遅延素子を設ける必要がない。これにより、従来のDRAMに比べ回路の小型化を実現することができる。
また、本実施形態に係るDRAMでは、外部から入力されるマスク信号をパルス信号であるマスクOn/Off信号に変換している。このパルス信号の立ち上がり(または立ち下り)エッジを検出することで、マスク信号の信号レベルの判定を容易に行うことができる。
また、本実施形態は、クロックに同期して連続書き込み(読み出し)を行うバースト動作機能を有するDRAMに適用することが好ましい。バースト動作では、I/O端子14から連続して書き込みデータが入力される。このような動作において、従来のDRAMのようにマスク信号の判定後にプリチャージを行うと、マスク信号の判定待ち時間によってバースト動作が中断される虞がある。これに対し、本実施形態では、マスク信号の信号レベルに依らずにプリチャージ動作を開始する。そして、プリチャージ動作の途中でマスクOn/Off信号の信号レベルを判定する。これにより、バースト動作において書き込みクロック毎にマスク信号と書き込みデータが交互に入力されるような場合にあっても、マスク信号の判定待ち時間を設定する必要がない。これにより、バースト動作によってデータの連続した書き込みが可能になる。
なお、本実施形態に係るDRAMは、外部から入力されたマスク信号を待たずにプリチャージを開始する、という構成を有していれば、種々の構成及び制御方法を有するDRAMにおいても実施することができる。
11...セルアレイ 12...デコーダ 13...ライトアンプ
14...I/O端子 16...制御回路 17...メインI/Oイコライザ
18...バッファ 21...メモリセル 22...ディジットイコライザ
25...センスアンプ 44、53...レジスタ
41、43、45、49、65、51、52、54、55、64...バッファ
65...遅延素子群 46、56、60...パルス発生器
42、57、61、62...NAND回路 48...NOR回路
70...ライトアンプイネーブル2生成部
71...MIOプリチャージ生成部
72...マスクOn/Off生成回路
73...MIOプリチャージ生成回路
Tr1、Tr2、TrA、TrB、TrC...トランジスタ
14...I/O端子 16...制御回路 17...メインI/Oイコライザ
18...バッファ 21...メモリセル 22...ディジットイコライザ
25...センスアンプ 44、53...レジスタ
41、43、45、49、65、51、52、54、55、64...バッファ
65...遅延素子群 46、56、60...パルス発生器
42、57、61、62...NAND回路 48...NOR回路
70...ライトアンプイネーブル2生成部
71...MIOプリチャージ生成部
72...マスクOn/Off生成回路
73...MIOプリチャージ生成回路
Tr1、Tr2、TrA、TrB、TrC...トランジスタ
Claims (8)
- メモリセルに接続された複数のディジット線対と、
前記複数のディジット線対に共通に接続された共通信号線対と、
前記共通信号線対のプリチャージを行う共通信号線イコライザと、
外部から入力されるマスク信号の信号レベルに関わらず前記共通信号線対のプリチャージを開始し、前記共通信号線対のプリチャージ中に前記マスク信号に基づいて当該プリチャージを継続するか否かを決定する制御回路と、を有する
半導体装置。 - 前記制御回路は、パルス発生器によって生成されたパルス信号のパルス幅を前記マスク信号の信号レベルに応じて設定することで前記共通信号線イコライザを制御する共通信号線プリチャージ信号を生成する共通信号線プリチャージ信号生成回路を有する
請求項1記載の半導体装置。 - 当該半導体装置は、前記共通信号線対に書き込みデータをドライブするライトアンプを更に備え、
前記制御回路は、パルス発生器によって生成されたパルス信号のパルス幅を外部から入力されるライトアンプイネーブル信号の信号レベルに応じて設定することで前記ライトアンプを制御するライトアンプ制御信号を生成するライトアンプ制御信号生成回路を有する
請求項1又は2に記載の半導体装置。 - 前記半導体装置は、バースト動作を行うDRAMである
請求項1乃至3のうちいずれか1項に記載の半導体装置。 - メモリセルに接続された複数のディジット線対と、前記複数のディジット線対に共通に接続された共通信号線対と、前記共通信号線対のプリチャージを行う共通信号線イコライザを有する半導体装置の制御方法であって、
外部から入力されるマスク信号の信号レベルに関わらずディジット線対に共通に接続された共通信号線対のプリチャージを開始し、
前記共通信号線対のプリチャージ中に前記マスク信号に基づいて当該プリチャージを継続するか否かを決定する
半導体装置の制御方法。 - 前記共通信号線対のプリチャージは、前記マスク信号の信号レベルに応じてパルス幅が設定される内部マスク信号に基づいて、継続するか否かが決定される
請求項5記載の半導体装置の制御方法。 - 前記ディジット線の書き込みの完了をトリガとして前記プリチャージを開始する
請求項5又は6に記載の半導体装置の制御方法。 - 前記半導体装置はバースト動作を行うDRAMである請求項5乃至7記載のうちいずれか1項に記載の半導体装置の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007179365A JP2009016004A (ja) | 2007-07-09 | 2007-07-09 | 半導体装置及び半導体装置の制御方法 |
US12/168,986 US7692988B2 (en) | 2007-07-09 | 2008-07-08 | Semiconductor device and method of controlling the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007179365A JP2009016004A (ja) | 2007-07-09 | 2007-07-09 | 半導体装置及び半導体装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009016004A true JP2009016004A (ja) | 2009-01-22 |
Family
ID=40252967
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007179365A Pending JP2009016004A (ja) | 2007-07-09 | 2007-07-09 | 半導体装置及び半導体装置の制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7692988B2 (ja) |
JP (1) | JP2009016004A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014149884A (ja) * | 2013-01-31 | 2014-08-21 | Micron Technology Inc | 半導体装置 |
KR20210149495A (ko) * | 2020-06-02 | 2021-12-09 | 에스케이하이닉스 주식회사 | 라이트동작을 수행하는 전자장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06318391A (ja) * | 1993-01-29 | 1994-11-15 | Mitsubishi Denki Eng Kk | 同期型半導体記憶装置および半導体記憶装置 |
JPH10228777A (ja) * | 1996-12-13 | 1998-08-25 | Samsung Electron Co Ltd | 半導体メモリ装置 |
JP2001202782A (ja) * | 2000-01-21 | 2001-07-27 | Mitsubishi Electric Corp | 半導体記憶装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4424770B2 (ja) * | 1998-12-25 | 2010-03-03 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP5045337B2 (ja) * | 2007-09-27 | 2012-10-10 | 富士通セミコンダクター株式会社 | 半導体メモリ、半導体メモリの動作方法およびシステム |
-
2007
- 2007-07-09 JP JP2007179365A patent/JP2009016004A/ja active Pending
-
2008
- 2008-07-08 US US12/168,986 patent/US7692988B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06318391A (ja) * | 1993-01-29 | 1994-11-15 | Mitsubishi Denki Eng Kk | 同期型半導体記憶装置および半導体記憶装置 |
JPH10228777A (ja) * | 1996-12-13 | 1998-08-25 | Samsung Electron Co Ltd | 半導体メモリ装置 |
JP2001202782A (ja) * | 2000-01-21 | 2001-07-27 | Mitsubishi Electric Corp | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090016123A1 (en) | 2009-01-15 |
US7692988B2 (en) | 2010-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6542417B2 (en) | Semiconductor memory and method for controlling the same | |
US6088291A (en) | Semiconductor memory device | |
JP2009009665A (ja) | 半導体記憶装置 | |
JP5410073B2 (ja) | 半導体記憶装置及び半導体記憶装置の動作方法 | |
JP2001176267A (ja) | 半導体記憶装置 | |
JP3177094B2 (ja) | 半導体記憶装置 | |
KR20110001396A (ko) | 전력 소모를 줄일 수 있는 반도체 메모리 장치 | |
JP2008016169A (ja) | 半導体メモリ素子及びその駆動方法 | |
JP4392681B2 (ja) | 半導体記憶装置 | |
KR100438469B1 (ko) | 반도체 집적 회로 메모리 및 버스 제어 방법 | |
KR100430658B1 (ko) | Cas 레이턴시가 1 동작과 cas 레이턴시가 2 이상인동작을 양립시키는 것이 가능한 반도체 기억 장치 | |
JP2004103209A (ja) | 動作電圧を選択的に供給し、一時的に供給を中断する同期式dramのビットラインセンスアンプ駆動制御回路及び方法 | |
US6324116B1 (en) | Merged semiconductor device having DRAM and SRAM and data transferring method using the semiconductor device | |
US6456563B1 (en) | Semiconductor memory device that operates in sychronization with a clock signal | |
KR20050015853A (ko) | 반도체 장치 및 그 제어 방법 | |
JPH11306758A (ja) | 半導体記憶装置 | |
JPH10162576A (ja) | 半導体メモリ装置のカラム選択ラインイネーブル回路 | |
KR100266465B1 (ko) | 내부동작주파수설정가능한dram | |
US6339560B1 (en) | Semiconductor memory based on address transitions | |
KR100881133B1 (ko) | 컬럼 어드레스 제어 회로 | |
JP2001084762A (ja) | 半導体メモリ装置 | |
JP2003022671A (ja) | 半導体メモリ | |
US7764548B2 (en) | Semiconductor memory device which delays refreshment signal for performing self-refreshment | |
JP4407972B2 (ja) | 非同期式半導体記憶装置 | |
JP2009016004A (ja) | 半導体装置及び半導体装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120814 |