JP2008016169A - 半導体メモリ素子及びその駆動方法 - Google Patents

半導体メモリ素子及びその駆動方法 Download PDF

Info

Publication number
JP2008016169A
JP2008016169A JP2007050765A JP2007050765A JP2008016169A JP 2008016169 A JP2008016169 A JP 2008016169A JP 2007050765 A JP2007050765 A JP 2007050765A JP 2007050765 A JP2007050765 A JP 2007050765A JP 2008016169 A JP2008016169 A JP 2008016169A
Authority
JP
Japan
Prior art keywords
signal
sense amplifier
bit line
amplifier enable
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007050765A
Other languages
English (en)
Inventor
Jin-Hee Cho
眞煕 趙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008016169A publication Critical patent/JP2008016169A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

【課題】書き込みドライバを拡張させることなく、書き込み動作速度を改善することのできる半導体メモリ素子及びその駆動方法を提供する。
【解決手段】本発明に係る半導体メモリ素子は、ビットライン対に載せられたデータを感知及び増幅するビットライン感知増幅手段と、該ビットライン感知増幅手段の電源ラインを駆動する電源ライン駆動手段と、感知増幅器イネーブル信号に応答して、前記電源ライン駆動手段を制御する駆動制御手段と、アクティブコマンド信号及びプリチャージコマンド信号により定義される期間においてアクティブになり、書き込み動作期間における所定期間に一時的に非アクティブになる前記感知増幅器イネーブル信号を生成する感知増幅器イネーブル信号生成手段とを備える。
【選択図】図４

Description

本発明は、半導体設計技術に関し、特に、半導体メモリ素子のビットライン感知増幅器の制御に関する。
ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）をはじめとする半導体メモリ素子の高集積化に伴い、動作速度の高速化が進んでいる。半導体メモリ素子の動作速度が速くなると、動作マージンの確保が困難となる。
ＤＲＡＭのような半導体メモリ素子は、ビットラインとビットラインバーとの差動ビットライン対を備え、ビットライン感知増幅器を用いてセルデータを読み出す。ローアドレスによって選択されたワードラインがアクティブになると、そのワードラインに接続された複数のメモリセルのデータがビットラインに伝達され、ビットライン感知増幅器は、ビットライン対の電圧差を感知及び増幅する。
図１は、従来技術に係るＳＤＲＡＭのブロック図である。
同図を参照すると、外部から入力されるクロックＣＬＫ、コマンド／ＣＳ、／ＲＡＳ、／ＣＡＳ、／ＷＥ、アドレス信号Ａ<０：ｉ>をバッファリングし、コマンド／ＣＳ、／ＲＡＳ、／ＣＡＳ、／ＷＥをデコードして、リフレッシュコマンド信号ＲＥＦ、アクティブコマンド信号ＡＣＴ、プリチャージコマンド信号ＰＲＥなどのローコマンド信号と、読み出しコマンド信号ＲＤ、書き込みコマンド信号ＷＴのようなカラムコマンド信号を生成する入力バッファ／コマンドデコーダ１１と、ローコマンド信号及びアドレス信号Ａ<０：ｉ>に応答して、ロープリデコード信号ＲＡ<０：ｋ>及び感知増幅器イネーブル信号ＳＡＥＮ<０：ｊ>を生成するロー制御回路１２と、カラムコマンド信号及びアドレス信号Ａ<０：ｉ>に応答して、カラムプリデコード信号ＣＡ<０：ｌ>を生成するカラム制御回路１３とを備える。
また、バンク内には、複数のメモリセルアレイＭＳ０、ＭＳ１、…、ＭＳｊ１８と複数のビットライン感知増幅器（ＢＬＳＡ）アレイ１９とが交互に配置され、カラムプリデコード信号ＣＡ<０：ｌ>を受信して、特定のカラムに対応するカラム選択信号ＹＳをアクティブにするカラムデコーダ１６と、ロープリデコード信号ＲＡ<０：ｋ>及び感知増幅器イネーブル信号ＳＡＥＮ<０：ｊ>を受信して、ワードラインＷＬ０、ＷＬ１、…、ＷＬｋを選択するローデコーダ１５と、感知増幅器イネーブル信号ＳＡＥＮ<０：ｊ>に応答して、ビットライン感知増幅器アレイ１９を制御する感知増幅器制御部（ＳＡＣ）１７とを備える。
ここで、ビットライン感知増幅器アレイのそれぞれは、その上部及び下部に配置されたメモリセルアレイに共有されるため、それに対応する感知増幅器イネーブル信号ＳＡＥＮ<０：ｊ>だけでなく、隣接するビットライン感知増幅器アレイに対応する感知増幅器イネーブル信号ＳＡＥＮ<０：ｊ>によっても制御される。
一方、図２は、図１のビットライン感知増幅器アレイ及び感知増幅器制御部の回路構成を示す図である。
ビットライン感知増幅器アレイ１９−１は、複数のビットライン感知増幅器からなる。それぞれのビットライン感知増幅器は、上位ビットライン分離部２３と、感知増幅器２４と、ビットラインイコライズ／プリチャージ部２５と、下位ビットライン分離部２６とを備える。感知増幅器制御部１７−１は、感知増幅器電源ライン駆動部２２と駆動信号生成部２１とを備える。
ここで、感知増幅器２４は、プルアップ電源ライン、すなわち、ＲＴＯラインに接続された２個のプルアップＰＭＯＳトランジスタと、プルダウン電源ライン、すなわち、ＳＢラインに接続された２個のプルダウンＮＭＯＳトランジスタとが交差接続されたラッチ構造を有する。感知増幅器イネーブル信号ＳＡＥＮ<ｎ>がアクティブになり、ＳＢライン及びＲＴＯラインを所定の電圧レベルに駆動すると、感知増幅器２４は、電荷共有状態で微細な電圧差を有するビットライン対ＢＬｎ、／ＢＬｎの電圧差を感知して、１つは接地電圧ＶＳＳレベルに、もう１つはコア電圧ＶＣＯＲＥレベルに増幅する。
また、上位ビットライン分離部２３は、上位ビットライン分離信号ＳＨＬに応答して、上位メモリセルアレイ１８−１のビットライン対ＢＬｎ、／ＢＬｎと感知増幅器２４とを分離／接続する２個のＮＭＯＳトランジスタで構成される。下位ビットライン分離部２６は、下位ビットライン分離信号ＳＨＲに応答して、下位メモリセルアレイ１８−２のビットライン対ＢＬｎ、／ＢＬｎと感知増幅器２４とを分離／接続する２個のＮＭＯＳトランジスタで構成される。
そして、ビットラインイコライズ／プリチャージ部２５は、ビットラインイコライズ信号ＢＬＥＱに応答して、ビットライン対ＢＬｎ、／ＢＬｎをビットラインプリチャージ電圧ＶＢＬＰにイコライズ及びプリチャージする３個のＮＭＯＳトランジスタで構成される。
一方、感知増幅器電源ライン駆動部２２は、ＲＴＯライン駆動信号ＳＡＰに応答して、ＲＴＯラインをコア電圧ＶＣＯＲＥに駆動するＮＭＯＳトランジスタと、ＳＢライン駆動信号ＳＡＮに応答して、ＳＢラインを接地電圧ＶＳＳに駆動するＮＭＯＳトランジスタとで構成される。
また、駆動信号生成部２１は、感知増幅器イネーブル信号ＳＡＥＮ<ｎ>を遅延させ、ＲＴＯライン駆動信号ＳＡＰとＳＢライン駆動信号ＳＡＮとを生成する複数のインバータを備える。
図３は、従来技術に係るＳＤＲＡＭの動作タイミング図である。
同図を参照すると、アクティブコマンド信号ＡＣＴが印加され、ロープリデコード信号ＲＡに対応するメモリセルアレイのワードラインＷＬがイネーブルされると、セルキャパシタとビットラインＢＬｎ、／ＢＬｎとの間で電荷共有が行われ、ビットライン対ＢＬｎ、／ＢＬｎの間に微細な電圧差が生じる。
一方、アクティブコマンド信号ＡＣＴの印加時点から一定の遅延時間の後、感知増幅器イネーブル信号ＳＡＥＮ<ｎ>がアクティブになると、ＲＴＯライン駆動信号ＳＡＰとＳＢライン駆動信号ＳＡＮとがアクティブになり、感知増幅器電源ライン駆動部２２の２個のＮＭＯＳトランジスタがＲＴＯライン及びＳＢラインをコア電圧ＶＣＯＲＥ及び接地電圧ＶＳＳに駆動する。例えば、メモリセルにデータ「１」が記憶された場合、ビットラインＢＬｎはデータ「１」に対応するコア電圧ＶＣＯＲＥレベルに、ビットラインバー／ＢＬｎはデータ「０」に対応する接地電圧ＶＳＳレベルに増幅する。
この後、読み出しコマンド信号ＲＤが印加されると、カラムプリデコード信号ＣＡに対応するカラム選択信号ＹＳがアクティブになり、ビットラインＢＬｎ、／ＢＬｎに載せられたデータをデータバスを介してコア領域の外部に出力する。
また、書き込みコマンド信号ＷＴが印加されると、同じくカラムプリデコード信号ＣＡに対応するカラム選択信号ＹＳがアクティブになり、データバスに載せられたデータをビットラインＢＬｎ、／ＢＬｎに書き込む。
次いで、ビットラインＢＬｎ、／ＢＬｎに載せられたデータをメモリセルに書き換える過程を経て、プリチャージコマンド信号ＰＲＥが印加されると、ワードラインＷＬを非アクティブにし、感知増幅器イネーブル信号ＳＡＥＮ<ｎ>も非アクティブにすることにより、感知増幅器２４をディセーブルさせた後、ビットラインＢＬｎ、／ＢＬｎをビットラインプリチャージ電圧ＶＢＬＰレベルにイコライズ及びプリチャージさせる。
しかし、書き込み動作を行う際、メモリセルに記憶されたデータとは反対のレベルのデータを書き込む場合は、感知増幅器２４にラッチされたデータを反転させて駆動しなければならないため、メモリセルに記憶されたデータと同じレベルのデータを書き込む場合に比べて多くの時間を所要し、書き込み回復時間ｔＷＲの特性が劣悪になる。
一方、書き込みドライバを拡張して設計すると、書き込み動作速度を改善することができる。しかし、書き込み動作速度の改善のために書き込みドライバを拡張する場合、電流消費が等比級数的に増加してしまう。
特開平０７−０９３９７８
そこで、本発明は、上記のような従来技術の問題を解決するためになされたものであり、その目的は、書き込みドライバを拡張させることなく、書き込み動作速度を改善することのできる半導体メモリ素子及びその駆動方法を提供することにある。
上記課題を達成するための本発明の第１の観点によると、ビットライン対に載せられたデータを感知及び増幅するビットライン感知増幅手段と、該ビットライン感知増幅手段の電源ラインを駆動する電源ライン駆動手段と、感知増幅器イネーブル信号に応答して、前記電源ライン駆動手段を制御する駆動制御手段と、アクティブコマンド信号及びプリチャージコマンド信号により定義される期間においてアクティブになり、書き込み動作期間における所定期間に一時的に非アクティブになる前記感知増幅器イネーブル信号を生成する感知増幅器イネーブル信号生成手段とを備える半導体メモリ素子を提供する。
また、本発明の第２の観点によると、ビットライン対に載せられたデータを感知及び増幅するビットライン感知増幅手段と、該ビットライン感知増幅手段を制御する制御手段とを備え、前記ビットライン感知増幅手段が、書き込み動作期間における所定期間に非アクティブになる半導体メモリ素子を提供する。
さらに、本発明の第３の観点によると、アクティブコマンド信号及びプリチャージコマンド信号に応答して、第１感知増幅器イネーブル信号を生成するステップと、読み出しコマンド信号及び書き込みコマンド信号に応答して、書き込みカラム選択信号を生成するステップと、前記第１感知増幅器イネーブル信号及び前記書き込みカラム選択信号に応答して、書き込み動作期間における所定期間に一時的に非アクティブになる第２感知増幅器イネーブル信号を生成するステップと、該第２感知増幅器イネーブル信号に応答して、ビットライン対に載せられたデータを感知及び増幅するステップとを含む半導体メモリ素子の駆動方法を提供する。
また、本発明の第４の観点によると、アクティブコマンド信号に応答して、ビットライン感知増幅器をイネーブルさせるステップと、書き込みコマンド信号に応答して、書き込み動作期間における所定期間に一時的に前記ビットライン感知増幅器をディセーブルさせるステップと、前記所定期間の後、再び前記ビットライン感知増幅器をイネーブルさせるステップと、プリチャージコマンド信号に応答して、前記ビットライン感知増幅器をディセーブルさせるステップとを含む半導体メモリ素子の駆動方法を提供する。
メモリセルに記憶されたデータとは反対のレベルのデータを書き込む場合、ビットライン感知増幅器のラッチ値を反転させることが、最大のロードとして作用する。本発明では、書き込み動作時、ビットライン感知増幅器を一時的にディセーブルさせて書き込み動作がより速やかに行われるようにした。一方、書き込み動作時、ビットライン感知増幅器のディセーブル期間を定義するために、カラム選択信号を用いることができ、好ましくは、カラム選択信号がアクティブになる直前に、ビットライン感知増幅器がディセーブルされると、電流消費の低減及び書き込み動作時間の短縮の側面において最大の効率を得ることができる。
すなわち、第一の発明としては、ビットライン対に載せられたデータを感知及び増幅するビットライン感知増幅手段と、該ビットライン感知増幅手段の電源ラインを駆動する電源ライン駆動手段と、感知増幅器イネーブル信号に応答して、前記電源ライン駆動手段を制御する駆動制御手段と、アクティブコマンド信号及びプリチャージコマンド信号により定義される期間においてアクティブになり、書き込み動作期間における所定期間に一時的に非アクティブになる前記感知増幅器イネーブル信号を生成する感知増幅器イネーブル信号生成手段とを備えることを特徴とする半導体メモリ素子を提供する。
第二の発明としては、ビットライン対に載せられたデータを感知及び増幅するビットライン感知増幅手段と、該ビットライン感知増幅手段を制御する制御手段とを備え、前記ビットライン感知増幅手段が、書き込み動作期間における所定期間に非アクティブになることを特徴とする半導体メモリ素子を提供する。
第三の発明としては、第二の発明にかかり、アクティブコマンド信号及びプリチャージコマンド信号に応答して、第１感知増幅器イネーブル信号を生成するロー制御手段と、読み出しコマンド信号及び書き込みコマンド信号に応答して、書き込みカラム選択信号を生成するカラム制御手段と、前記第１感知増幅器イネーブル信号及び前記書き込みカラム選択信号に応答して、書き込み動作期間における所定期間に一時的に非アクティブになる第２感知増幅器イネーブル信号を生成する感知増幅器イネーブル制御手段とをさらに備えることを特徴とする半導体メモリ素子を提供する。
第四の発明としては、第三の発明にかかり、前記制御手段が、前記ビットライン感知増幅手段の電源ラインを駆動する電源ライン駆動手段と、前記第２感知増幅器イネーブル信号に応答して、前記電源ライン駆動手段を制御する駆動制御手段とを備えることを特徴とする半導体メモリ素子を提供する。
第五の発明としては、第三の発明にかかり、前記書き込みカラム選択信号が、前記書き込みコマンド信号に対応するカラム選択信号がアクティブになる以前にアクティブになることを特徴とする半導体メモリ素子を提供する。
第六の発明としては、第五の発明にかかり、前記感知増幅器イネーブル制御手段が、前記書き込みカラム選択信号の立ち上がりエッジにおいて所定のパルス幅でアクティブになるパルスを生成するパルス生成部と、該パルス生成部から出力されるパルスと前記第１感知増幅器イネーブル信号との結合を行い、前記第２感知増幅器イネーブル信号を生成する信号結合部とを備えることを特徴とする半導体メモリ素子を提供する。
第七の発明としては、第六の発明にかかり、前記パルス生成部が、前記書き込みカラム選択信号を遅延させる遅延部と、該遅延部の出力信号を入力とする第１インバータと、前記書き込みカラム選択信号及び前記第１インバータの出力信号を入力とする第１ＮＡＮＤゲートと、該第１ＮＡＮＤゲートの出力信号を入力とする第２インバータと、該第２インバータの出力信号を入力とする第３インバータとを備えることを特徴とする半導体メモリ素子を提供する。
第八の発明としては、第七の発明にかかり、前記信号結合部が、前記第３インバータの出力信号及び前記第１感知増幅器イネーブル信号を入力とする第２ＮＡＮＤゲートと、該第２ＮＡＮＤゲートの出力信号を入力とし、前記第２感知増幅器イネーブル信号を出力する第４インバータとを備えることを特徴とする半導体メモリ素子を提供する。
第九の発明としては、第七の発明にかかり、前記遅延部が、書き込み動作期間において、前記第２感知増幅器イネーブル信号が一時的に非アクティブになる所定期間に該当するだけの遅延時間を有することを特徴とする半導体メモリ素子を提供する。
第十の発明としては、アクティブコマンド信号及びプリチャージコマンド信号に応答して、第１感知増幅器イネーブル信号を生成するステップと、読み出しコマンド信号及び書き込みコマンド信号に応答して、書き込みカラム選択信号を生成するステップと、前記第１感知増幅器イネーブル信号及び前記書き込みカラム選択信号に応答して、書き込み動作期間における所定期間に一時的に非アクティブになる第２感知増幅器イネーブル信号を生成するステップと、該第２感知増幅器イネーブル信号に応答して、ビットライン対に載せられたデータを感知及び増幅するステップとを含むことを特徴とする半導体メモリ素子の駆動方法。
第十一の発明としては、第十の発明にかかり、前記書き込みカラム選択信号が、前記書き込みコマンド信号に対応するカラム選択信号がアクティブになる以前にアクティブになることを特徴とする半導体メモリ素子の駆動方法を提供する。
第十二の発明としては、アクティブコマンド信号に応答して、ビットライン感知増幅器をイネーブルさせるステップと、書き込みコマンド信号に応答して、書き込み動作期間における所定期間に一時的に前記ビットライン感知増幅器をディセーブルさせるステップと、前記所定期間の後、再び前記ビットライン感知増幅器をイネーブルさせるステップと、プリチャージコマンド信号に応答して、前記ビットライン感知増幅器をディセーブルさせるステップとを含むことを特徴とする半導体メモリ素子の駆動方法を提供する。
第十三の発明としては、第十二の発明にかかり、書き込み動作期間において、前記ビットライン感知増幅器が、書き込みコマンド信号に対応するカラム選択信号がアクティブになる以前にディセーブルされることを特徴とする半導体メモリ素子の駆動方法を提供する。
以下、添付された図面を参照して本発明の好ましい実施形態をさらに詳細に説明する。
図４は、本発明の一実施形態に係るＳＤＲＡＭのブロック図である。
同図を参照すると、本実施形態に係るＳＤＲＡＭは、外部から入力されるクロックＣＬＫ、コマンド／ＣＳ、／ＲＡＳ、／ＣＡＳ、／ＷＥ、アドレス信号Ａ<０：ｉ>をバッファリングし、コマンド／ＣＳ、／ＲＡＳ、／ＣＡＳ、／ＷＥをデコードして、リフレッシュコマンド信号ＲＥＦ、アクティブコマンド信号ＡＣＴ、プリチャージコマンド信号ＰＲＥなどのローコマンド信号と、読み出しコマンド信号ＲＤ、書き込みコマンド信号ＷＴのようなカラムコマンド信号を生成する入力バッファ／コマンドデコーダ１１０と、ローコマンド信号及びアドレス信号Ａ<０：ｉ>に応答して、ロープリデコード信号ＲＡ<０：ｋ>と第１感知増幅器イネーブル信号ＳＡＥＮＦ<０：ｊ>とを生成するロー制御回路１２０と、カラムコマンド信号及びアドレス信号Ａ<０：ｉ>に応答して、カラムプリデコード信号ＣＡ<０：ｌ>と書き込みカラム選択信号ＹＳＷとを生成するカラム制御回路１３０と、第１感知増幅器イネーブル信号ＳＡＥＮＦ<０：ｊ>及び書き込みカラム選択信号ＹＳＷに応答して、第２感知増幅器イネーブル信号ＳＡＥＮＳ<０：ｊ>を生成する感知増幅器イネーブル信号生成部１４０とを備える。
また、バンク内には、複数のメモリセルアレイＭＳ０、ＭＳ１、…、ＭＳｊ１８０と複数のビットライン感知増幅器（ＢＬＳＡ）アレイ１９０とが交互に配置され、カラムプリデコード信号ＣＡ<０：ｌ>を受信して、特定のカラムに対応するカラム選択信号ＹＳをアクティブにするカラムデコーダ１６０と、ロープリデコード信号ＲＡ<０：ｋ>を受信して、ワードラインＷＬ０、ＷＬ１、…、ＷＬｋを選択するローデコーダ１５０と、第２感知増幅器イネーブル信号ＳＡＥＮＳ<０：ｊ>に応答して、ビットライン感知増幅器アレイ１９０を制御する感知増幅器制御部（ＳＡＣ）１７０とを備える。
ビットライン感知増幅器アレイのそれぞれは、その上部及び下部に配置されたメモリセルアレイに共有されるため、それに対応する第２感知増幅器イネーブル信号ＳＡＥＮＳ<０：ｊ>だけでなく、隣接するビットライン感知増幅器アレイ１９０に対応する第２感知増幅器イネーブル信号ＳＡＥＮＳ<０：ｊ>によっても制御される。
ここで、書き込みカラム選択信号ＹＳＷは、書き込みコマンド信号ＷＴにより生成されるカラム選択信号ＹＳよりも位相の早い信号であって、書き込み動作時、感知増幅器２４がディセーブルされる時点を定義する。通常、カラム選択信号ＹＳは、読み出しコマンド信号ＲＤ又は書き込みコマンド信号ＷＴのアクティブ時点から一定の遅延時間の後に所定のパルス幅でアクティブになるが、カラム制御回路１３０でこのカラム選択信号ＹＳの位相を少し早めることにより、書き込みカラム選択信号ＹＳＷとして出力するのに困難はない。
図５は、図４の感知増幅器イネーブル信号生成部１４０の回路構成を示す図である。感知増幅器イネーブル信号生成部１４０は、第１感知増幅器イネーブル信号ＳＡＥＮＦ<０：ｊ>を受信する複数の感知増幅器イネーブル信号生成器を備える。
感知増幅器イネーブル信号は、それぞれ同じ構造を有するため、そのうち１つを参照すると、感知増幅器イネーブル信号生成器１４０−１は、書き込みカラム選択信号ＹＳＷの立ち上がりエッジにおいて所定のパルス幅でアクティブになるパルスを生成するパルス生成部５０と、パルス生成部５０から出力されるパルスと第１感知増幅器イネーブル信号ＳＡＥＮＦ<ｎ>との結合を行い、第２感知増幅器イネーブル信号ＳＡＥＮＳ<ｎ>を生成する信号結合部５５とを備える。
ここで、パルス生成部５０は、書き込みカラム選択信号ＹＳＷを遅延させる遅延部５２と、遅延部５２の出力信号を入力とするインバータＩＮＶ１１と、書き込みカラム選択信号ＹＳＷ及びインバータＩＮＶ１１の出力信号を入力とするＮＡＮＤゲートＮＡＮＤ１１と、ＮＡＮＤゲートＮＡＮＤ１１の出力信号を入力とするインバータＩＮＶ１２と、インバータＩＮＶ１２の出力信号を入力とするインバータＩＮＶ１３とを備える。
また、信号結合部５５は、パルス生成部５０の出力信号及び第１感知増幅器イネーブル信号ＳＡＥＮＦ<ｎ>を入力とするＮＡＮＤゲートＮＡＮＤ１２と、ＮＡＮＤゲートＮＡＮＤ１２の出力信号を入力とし、第２感知増幅器イネーブル信号ＳＡＥＮＳ<ｎ>を出力するインバータＩＮＶ１４とを備える。
図６は、図５の遅延部５２の回路構成を示す図である。
同図を参照すると、遅延部５２は、偶数個のインバータで実現されたインバータチェーンと、各インバータの出力端に接続された抵抗と、電源電圧ＶＤＤに接続されたＰＭＯＳトランジスタ及び接地電圧ＶＳＳに接続されたＮＭＯＳトランジスタで実現されたキャパシタとを備える。遅延部５２の遅延時間は、読み出し動作時、所望の第２感知増幅器イネーブル信号ＳＡＥＮＳ<ｎ>のディセーブル期間によって設定することができる。
図７は、本発明の一実施形態に係るＳＤＲＡＭの動作タイミング図である。
同図を参照すると、アクティブコマンド信号ＡＣＴが印加され、ロープリデコード信号ＲＡに対応するメモリセルアレイのワードラインＷＬがイネーブルされると、セルキャパシタとビットラインＢＬｎ、／ＢＬｎとの間で電荷共有が行われ、ビットライン対ＢＬｎ、／ＢＬｎの間に微細な電圧差が生じる。
一方、アクティブコマンド信号ＡＣＴの印加時点から一定の遅延時間の後、第２感知増幅器イネーブル信号ＳＡＥＮＳ<ｎ>がアクティブになると、ＲＴＯライン駆動信号ＳＡＰとＳＢライン駆動信号ＳＡＮとがアクティブになり、感知増幅器電源ライン駆動部２２の２個のＮＭＯＳトランジスタがＲＴＯライン及びＳＢラインをコア電圧ＶＣＯＲＥ及び接地電圧ＶＳＳによって駆動させる。
この後、読み出しコマンド信号ＲＤが印加されると、カラムプリデコード信号ＣＡに対応するカラム選択信号ＹＳがアクティブになり、ビットラインＢＬｎ、／ＢＬｎに載せられたデータをデータバスを介してコア領域の外部に出力する。このとき、書き込みカラム選択信号ＹＳＷは、書き込みコマンド信号ＷＴの印加時にのみアクティブになる信号であるため、読み出し動作時には非アクティブになり、このときの動作は従来技術と同様である。
また、書き込みコマンド信号ＷＴが印加されると、同じくカラムプリデコード信号ＣＡに対応するカラム選択信号ＹＳがアクティブになり、データバスに載せられたデータをビットラインＢＬｎ、／ＢＬｎに書き込む。このとき、書き込みカラム選択信号ＹＳＷがカラム選択信号ＹＳよりも時間の量Ｄ３だけ先にアクティブになり、書き込みカラム選択信号ＹＳＷのアクティブ時点から感知増幅器イネーブル制御部１４０の遅延部５２の時間の量Ｄ１に対応する期間に第２感知増幅器イネーブル信号ＳＡＥＮＳ<ｎ>が非アクティブになる。
この後、第２感知増幅器イネーブル信号ＳＡＥＮＳ<ｎ>が再びアクティブになり、ビットラインＢＬｎ、／ＢＬｎに載せられたデータをメモリセルに書き換える過程を経て、プリチャージコマンド信号ＰＲＥが印加されると、ワードラインＷＬは非アクティブになり、第２感知増幅器イネーブル信号ＳＡＥＮＳ<ｎ>も同じく非アクティブになることにより、感知増幅器２４をディセーブルさせた後、ビットラインＢＬｎ、／ＢＬｎをビットラインプリチャージ電圧ＶＢＬＰレベルにイコライズ及びプリチャージさせる。
以上、本実施形態によると、書き込み動作時、感知増幅器２４が一時的にディセーブルされた状態で書き込みドライバがデータをビットラインＢＬｎ、／ＢＬｎに駆動するため、メモリセルに記憶されたデータとは反対のレベルのデータを書き込む場合、従来に比べて時間の量Ｄ２だけ先に感知増幅器２４にラッチされたデータを反転させることができる。したがって、それだけ書き込み動作速度が速くなる。これは、書き込み回復時間ｔＷＲの特性が改善されることを意味する。
前述の実施形態では、書き込みカラム選択信号として書き込みコマンド信号ＷＴにより生成されるカラム選択信号ＹＳよりも位相の早い書き込みカラム選択信号ＹＳＷを用いて、書き込み動作時、一時的に感知増幅器をディセーブルさせる場合を一例として説明したが、場合によっては、書き込みコマンド信号ＷＴにより生成されるカラム選択信号ＹＳを書き込みカラム選択信号として直接用いたり、それよりも位相の遅い信号を用いることができる。この場合、本実施形態に比べて、動作時間の側面において効率はやや落ちるが、従来技術に比べて有利であることは間違いない。
また、前述の実施形態では、ノーマルドライブ構造を適用する場合を一例として説明したが、本発明は、オーバードライブ構造を適用する場合にも適用される。
なお、前述の実施形態において、感知増幅器イネーブル信号生成部の回路構成を示す例は、可能な数多くの実現例の一部に過ぎず、用いられる信号の種類及びそのアクティブ極性によってその他の構成への変更が欠かせない。
さらに、前述の実施形態では、ＳＤＲＡＭを一例として説明したが、本発明は、ノーマルＤＲＡＭ、ＤＤＲ、ＤＤＲ２、ＤＤＲ３のような、ビットライン感知増幅器を備える全ての半導体メモリ素子に適用することができる。
本発明は、書き込み動作時間を短縮し、書き込み回復時間ｔＷＲの特性を改善するという効果がある。一方、本発明を適用すると、書き込みドライバを拡張して設計する必要がないため、電流消費の増加を抑制することができる。
以上、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来技術に係るＳＤＲＡＭのブロック図 図１のビットライン感知増幅器アレイ及び感知増幅器制御部の回路構成を示す図 従来技術に係るＳＤＲＡＭの動作タイミング図 本発明の一実施形態に係るＳＤＲＡＭのブロック図 図４の感知増幅器イネーブル信号生成部の回路構成を示す図 図５の遅延部の回路構成を示す図 本発明の一実施形態に係るＳＤＲＡＭの動作タイミング図
符号の説明
１１０ 入力バッファ／コマンドデコーダ
１２０ ロー制御部
１３０ カラム制御部
１４０ 感知増幅器イネーブル信号生成部
１５０ ローデコーダ
１６０ カラムデコーダ
１７０ 感知増幅器制御部（ＳＡＣ）
１８０ メモリセルアレイ
１９０ ビットライン感知増幅器（ＢＬＳＡ）アレイ

Claims (13)

  1. ビットライン対に載せられたデータを感知及び増幅するビットライン感知増幅手段と、
    該ビットライン感知増幅手段の電源ラインを駆動する電源ライン駆動手段と、
    感知増幅器イネーブル信号に応答して、前記電源ライン駆動手段を制御する駆動制御手段と、
    アクティブコマンド信号及びプリチャージコマンド信号により定義される期間においてアクティブになり、書き込み動作期間における所定期間に一時的に非アクティブになる前記感知増幅器イネーブル信号を生成する感知増幅器イネーブル信号生成手段と
    を備えることを特徴とする半導体メモリ素子。
  2. ビットライン対に載せられたデータを感知及び増幅するビットライン感知増幅手段と、
    該ビットライン感知増幅手段を制御する制御手段と
    を備え、
    前記ビットライン感知増幅手段が、書き込み動作期間における所定期間に非アクティブになることを特徴とする半導体メモリ素子。
  3. アクティブコマンド信号及びプリチャージコマンド信号に応答して、第１感知増幅器イネーブル信号を生成するロー制御手段と、
    読み出しコマンド信号及び書き込みコマンド信号に応答して、書き込みカラム選択信号を生成するカラム制御手段と、
    前記第１感知増幅器イネーブル信号及び前記書き込みカラム選択信号に応答して、書き込み動作期間における所定期間に一時的に非アクティブになる第２感知増幅器イネーブル信号を生成する感知増幅器イネーブル制御手段と
    をさらに備えることを特徴とする請求項２に記載の半導体メモリ素子。
  4. 前記制御手段が、
    前記ビットライン感知増幅手段の電源ラインを駆動する電源ライン駆動手段と、
    前記第２感知増幅器イネーブル信号に応答して、前記電源ライン駆動手段を制御する駆動制御手段と
    を備えることを特徴とする請求項３に記載の半導体メモリ素子。
  5. 前記書き込みカラム選択信号が、前記書き込みコマンド信号に対応するカラム選択信号がアクティブになる以前にアクティブになることを特徴とする請求項３に記載の半導体メモリ素子。
  6. 前記感知増幅器イネーブル制御手段が、
    前記書き込みカラム選択信号の立ち上がりエッジにおいて所定のパルス幅でアクティブになるパルスを生成するパルス生成部と、
    該パルス生成部から出力されるパルスと前記第１感知増幅器イネーブル信号との結合を行い、前記第２感知増幅器イネーブル信号を生成する信号結合部と
    を備えることを特徴とする請求項５に記載の半導体メモリ素子。
  7. 前記パルス生成部が、
    前記書き込みカラム選択信号を遅延させる遅延部と、
    該遅延部の出力信号を入力とする第１インバータと、
    前記書き込みカラム選択信号及び前記第１インバータの出力信号を入力とする第１ＮＡＮＤゲートと、
    該第１ＮＡＮＤゲートの出力信号を入力とする第２インバータと、
    該第２インバータの出力信号を入力とする第３インバータと
    を備えることを特徴とする請求項６に記載の半導体メモリ素子。
  8. 前記信号結合部が、
    前記第３インバータの出力信号及び前記第１感知増幅器イネーブル信号を入力とする第２ＮＡＮＤゲートと、
    該第２ＮＡＮＤゲートの出力信号を入力とし、前記第２感知増幅器イネーブル信号を出力する第４インバータと
    を備えることを特徴とする請求項７に記載の半導体メモリ素子。
  9. 前記遅延部が、書き込み動作期間において、前記第２感知増幅器イネーブル信号が一時的に非アクティブになる所定期間に該当するだけの遅延時間を有することを特徴とする請求項７に記載の半導体メモリ素子。
  10. アクティブコマンド信号及びプリチャージコマンド信号に応答して、第１感知増幅器イネーブル信号を生成するステップと、
    読み出しコマンド信号及び書き込みコマンド信号に応答して、書き込みカラム選択信号を生成するステップと、
    前記第１感知増幅器イネーブル信号及び前記書き込みカラム選択信号に応答して、書き込み動作期間における所定期間に一時的に非アクティブになる第２感知増幅器イネーブル信号を生成するステップと、
    該第２感知増幅器イネーブル信号に応答して、ビットライン対に載せられたデータを感知及び増幅するステップと
    を含むことを特徴とする半導体メモリ素子の駆動方法。
  11. 前記書き込みカラム選択信号が、前記書き込みコマンド信号に対応するカラム選択信号がアクティブになる以前にアクティブになることを特徴とする請求項１０に記載の半導体メモリ素子の駆動方法。
  12. アクティブコマンド信号に応答して、ビットライン感知増幅器をイネーブルさせるステップと、
    書き込みコマンド信号に応答して、書き込み動作期間における所定期間に一時的に前記ビットライン感知増幅器をディセーブルさせるステップと、
    前記所定期間の後、再び前記ビットライン感知増幅器をイネーブルさせるステップと、
    プリチャージコマンド信号に応答して、前記ビットライン感知増幅器をディセーブルさせるステップと
    を含むことを特徴とする半導体メモリ素子の駆動方法。
  13. 書き込み動作期間において、前記ビットライン感知増幅器が、書き込みコマンド信号に対応するカラム選択信号がアクティブになる以前にディセーブルされることを特徴とする請求項１２に記載の半導体メモリ素子の駆動方法。
JP2007050765A 2006-06-30 2007-02-28 半導体メモリ素子及びその駆動方法 Pending JP2008016169A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060060892A KR100780613B1 (ko) 2006-06-30 2006-06-30 반도체 메모리 소자 및 그 구동방법

Publications (1)

Publication Number Publication Date
JP2008016169A true JP2008016169A (ja) 2008-01-24

Family

ID=38876471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007050765A Pending JP2008016169A (ja) 2006-06-30 2007-02-28 半導体メモリ素子及びその駆動方法

Country Status (3)

Country Link
US (1) US7599238B2 (ja)
JP (1) JP2008016169A (ja)
KR (1) KR100780613B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011175696A (ja) * 2010-02-23 2011-09-08 Elpida Memory Inc 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100949277B1 (ko) * 2008-08-20 2010-03-25 주식회사 하이닉스반도체 데이터 입력 버퍼 인에이블 신호 발생 회로 및 방법
KR101115453B1 (ko) 2010-02-26 2012-02-24 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작방법
KR101171254B1 (ko) 2010-05-31 2012-08-06 에스케이하이닉스 주식회사 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치
KR101223537B1 (ko) * 2010-10-29 2013-01-21 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20120120759A (ko) * 2011-04-25 2012-11-02 에스케이하이닉스 주식회사 반도체 집적회로 및 그의 구동방법
JP2012230737A (ja) * 2011-04-26 2012-11-22 Elpida Memory Inc 半導体装置
KR101895420B1 (ko) * 2012-05-25 2018-09-06 에스케이하이닉스 주식회사 센스 앰프 제어 회로 및 이를 포함하는 반도체 메모리 장치
KR101654725B1 (ko) * 2015-01-16 2016-09-06 엘지전자 주식회사 조리기기
US9978444B2 (en) * 2016-03-22 2018-05-22 Qualcomm Incorporated Sense amplifier enabling scheme
KR20210005425A (ko) 2019-07-05 2021-01-14 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라이트 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165398A (ja) * 1989-11-24 1991-07-17 Matsushita Electric Ind Co Ltd Ｒａｍの読み出し回路
JPH0785669A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd 半導体記憶装置
JPH08335392A (ja) * 1995-06-08 1996-12-17 Miyagi Oki Denki Kk 半導体メモリ用センスアンプ回路
JPH11126481A (ja) * 1997-10-20 1999-05-11 Fujitsu Ltd 半導体記憶装置
JPH11339474A (ja) * 1998-05-22 1999-12-10 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2003196983A (ja) 2001-12-27 2003-07-11 Mitsubishi Electric Corp 半導体記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4678618A (en) 1984-08-20 1987-07-07 Westinghouse Electric Corp. Individual source positioning mechanism for a nuclear reactor fuel assembly
JPH04278288A (ja) * 1991-03-07 1992-10-02 Toshiba Corp 半導体記憶装置　
JPH0536277A (ja) 1991-07-30 1993-02-12 Fujitsu Ltd 半導体メモリ装置
US5982692A (en) 1997-08-01 1999-11-09 International Business Machines Corporation Bit line boost amplifier
KR100295048B1 (ko) * 1998-07-23 2001-07-12 윤종용 기입시간을최소화하는메모리장치및데이터기입방법
KR100373350B1 (ko) * 1999-04-19 2003-02-25 주식회사 하이닉스반도체 저전력 내장형 에스램
JP2001101863A (ja) * 1999-09-27 2001-04-13 Fujitsu Ltd 半導体集積回路およびその制御方法
KR100394066B1 (ko) * 2000-09-29 2003-08-09 주식회사 하이닉스반도체 반도체 메모리의 데이터 라이트 회로
JP2004199842A (ja) * 2002-12-20 2004-07-15 Nec Micro Systems Ltd 半導体記憶装置及びその制御方法
JP2004213830A (ja) * 2003-01-08 2004-07-29 Sony Corp 半導体記憶装置
KR20190000930U (ko) * 2017-10-12 2019-04-22 두리기농업회사법인 주식회사 차덖음장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03165398A (ja) * 1989-11-24 1991-07-17 Matsushita Electric Ind Co Ltd Ｒａｍの読み出し回路
JPH0785669A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd 半導体記憶装置
JPH08335392A (ja) * 1995-06-08 1996-12-17 Miyagi Oki Denki Kk 半導体メモリ用センスアンプ回路
JPH11126481A (ja) * 1997-10-20 1999-05-11 Fujitsu Ltd 半導体記憶装置
JPH11339474A (ja) * 1998-05-22 1999-12-10 Matsushita Electric Ind Co Ltd 半導体記憶装置
JP2003196983A (ja) 2001-12-27 2003-07-11 Mitsubishi Electric Corp 半導体記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011175696A (ja) * 2010-02-23 2011-09-08 Elpida Memory Inc 半導体装置

Also Published As

Publication number Publication date
US7599238B2 (en) 2009-10-06
KR100780613B1 (ko) 2007-11-29
US20080002498A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
KR100780613B1 (ko) 반도체 메모리 소자 및 그 구동방법
KR100757926B1 (ko) 반도체 메모리 장치의 센스 앰프 제어 회로 및 방법
JP4982686B2 (ja) 半導体メモリ素子のオーバードライバ制御信号の生成回路
US10504582B2 (en) Timing control circuit shared by a plurality of banks
JP5595236B2 (ja) 半導体装置
US9627033B2 (en) Sense amplifier and semiconductor device for securing operation margin of sense amplifier
US20070268764A1 (en) Low voltage sense amplifier and sensing method
US11127454B2 (en) Semiconductor memory device and operating method thereof
JP2007012244A (ja) 半導体メモリ装置のレイテンシ制御回路
KR20100102817A (ko) 반도체 장치의 콘트롤 신호 구동장치
JP4629249B2 (ja) 半導体記憶装置及びその情報読み出し方法
US6542426B2 (en) Cell data protection circuit in semiconductor memory device and method of driving refresh mode
KR100695524B1 (ko) 반도체메모리소자 및 그의 구동방법
KR100625793B1 (ko) 반도체메모리소자
KR100847315B1 (ko) 셀프 리프레쉬 제어 회로, 이를 포함하는 반도체 메모리장치 및 셀프 리프레쉬 제어 방법
US8159860B2 (en) Semiconductor memory device having a discharge path generator for global I/O lines
KR100838364B1 (ko) 반도체 메모리 장치의 감지증폭 인에이블 신호 생성회로
US20110069573A1 (en) Semiconductor memory device
KR20110025487A (ko) 반도체 메모리 장치
US8194485B2 (en) Semiconductor memory device and method of controlling sense amplifier of semiconductor memory device
US7263026B2 (en) Semiconductor memory device and method for controlling the same
US20080080273A1 (en) Over-drive control signal generator for use in semiconductor memory device
KR101020285B1 (ko) 워드라인신호 생성회로
US20050232032A1 (en) Write/precharge flag signal generation circuit and circuit for driving bit line isolation circuit in sense amplifier using the same
KR20050059790A (ko) 감지증폭기의 오버 드라이빙 제어회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120214

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120322

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120828

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121226

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130213

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130510