KR100394066B1 - 반도체 메모리의 데이터 라이트 회로 - Google Patents

반도체 메모리의 데이터 라이트 회로 Download PDF

Info

Publication number
KR100394066B1
KR100394066B1 KR10-2000-0057372A KR20000057372A KR100394066B1 KR 100394066 B1 KR100394066 B1 KR 100394066B1 KR 20000057372 A KR20000057372 A KR 20000057372A KR 100394066 B1 KR100394066 B1 KR 100394066B1
Authority
KR
South Korea
Prior art keywords
sense amplifier
data
write
driver
driving
Prior art date
Application number
KR10-2000-0057372A
Other languages
English (en)
Other versions
KR20020025501A (ko
Inventor
진승언
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0057372A priority Critical patent/KR100394066B1/ko
Publication of KR20020025501A publication Critical patent/KR20020025501A/ko
Application granted granted Critical
Publication of KR100394066B1 publication Critical patent/KR100394066B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Abstract

본 발명은 라이트(WRITE) 시 센스 앰프 드라이버의 구동력을 일정시간 조절하는 기능을 삽입하여 반전 라이트를 용이하게 한 반도체 메모리의 데이터 라이트 회로에 관한 것이다. 이를 위하여 본 발명은 메모리 셀의 데이터를 증폭시키는 센스 앰프를 구동하는 피모스 및 엔모스 센스앰프 드라이버와, 상기 센스앰프의 비트라인에 데이터를 라이트하기 위한 컬럼 스위치 및 라이트 드라이버로 이루어진 반도체 메모리에 있어서, 상기 메모리 셀에 대한 라이트 동작시 상기 피모스 및 엔모스 센스앰프 드라이버의 구동력을 줄여주기 위한 센스앰프 구동및제어부를 포함하여 구성한다. 상기 센스앰프 구동및제어부는 피모스 및 엔모스 센스앰프 드라이버의 모스 트랜지스터 게이터로 각각 입력신호를 반전시켜 출력하는 3상태 인버터와, 상기 3상태 인버터의 출력을 전송 또는 차단시키는 제1,제2트랜스미션 게이트와, 입력되는 클럭 펄스를 반전시켜 상기 제1,제2트랜스미션 게이트의 반전단자로 입력함과 동시에 상기 3상태 게이트의 비반전단자로 입력하는 인버터로 구성한 것이다.

Description

반도체 메모리의 데이터 라이트 회로{DATA WRITE CIRCUIT FOR SEMICONDUCTOR MEMORY}
본 발명은 반도체 메모리의 데이터 라이트(DATA WRITE) 방식에 관한 것으로, 특히 라이트(WRITE) 시 센스 앰프 드라이버의 구동력을 일정시간 조절하는 기능을 삽입하여 반전 라이트를 용이하게 하는 반도체 메모리의 데이터 라이트 회로에 관한 것이다.
도 1은 종래 반도체 메모리의 데이터 라이트 회로에 대한 구성도로서, 이에 도시된 바와 같이, 두 개의 피모스 트랜지스터와 두 개의 엔모스 트랜지스터가 각각 크로스 커플로된 래치 타입의 센스 앰프(10)와, 상기 센스 앰프(10)의 트랜지스터를 구동하는 센스 앰프 드라이버(20,30)와, 라이트 하고자 하는 데이터를 입력하는 라이트 드라이버(70)와, 상기에서 입력하는 데이터를 센스 앰프(10)의 비트 라인으로 전달하거나 차단시키도록 하는 컬럼 스위치(40)와, 동작 셀 데이터를 저장하는 셀(60)과, 상기 센스 앰프(10)와 셀(60) 사이를 연결해주는 스위치(50)와, 상기 센스 앰프(10)에 데이터를 강제적으로 라이트하기 위한 라이트 드라이버(70)로 구성된다.
이와 같이 구성된 종래 기술에 대하여 살펴보면 다음과 같다.
워드라인(WLO)이 하이상태로 되면 셀(60)의 동작 셀 데이터가 센스 앰프(10)로 전달된다. 이후에 일정시간이 경과하게 되면 센스앰프 드라이버(20)(30)의 게이트 입력신호(SAP)(SAN)가 각각 로우, 하이상태로 변하게 된다. 여기서 일정시간이란 디램(DRAM)의 동작 셀 데이터가 비트 라인에 실려 상기 센스 앰프(10)가 동작 셀 데이터를 증폭할 수 있게 되는 시간이다.
그러면 상기 센스앰프 드라이버(20)에서 로우상태의 게이트 입력신호(SAP)에 의해 피모스 트랜지스터가 턴온되고, 상기 센스앰프 드라이버(30)에서 하이상태의 게이트 입력신호(SAN)에 의해 엔모스 트랜지스터 또한 턴온됨에 따라 센스 앰프(10)가 셀(60)의 동작 셀 데이터를 증폭하게 된다.
상기에서 증폭된 데이터는 디램의 프리동작이 진행되지 않는 한 센스 앰프(10)에 의하여 래치된 상태를 유지하게 된다. 즉 비트 라인의 프리차지 동작이 진행되지 않으면 센스 앰프(10)에서 증폭된 데이터는 래치 상태를 유지하게 된다.
상기 래치된 데이터와 반대 데이터를 비트라인(BIT,BITB) 및 셀(60)에 라이트(WRITE)하는 동작에 대하여 살펴보면 다음과 같다.
래치 데이터와 반대 데이터를 라이트 하기 위하여 먼저, 컬럼선택신호(YS)를 하이상태로 출력하게 된다.
그러면 상기 컬럼선택신호(YS)에 의해 컬럼 스위치(40)의 엔모스 트랜지스터가 각각 온되고, 이 컬럼 스위치(40)로 라이트 드라이버(70)로부터 프리차지된 상태의 데이터(DATA)(DATAB)를 공급하여 상기 컬럼 스위치(40)의 입출력 라인(IO,IOB)을 각각 하이, 로우상태로 구동한다.
이는 센스 앰프(10)가 래치하고 있는 데이터와 반대의 데이터를 강제로 라이트하는 것이다. 즉 A 노드가 VDL로 증폭되고, B 노드가 VSS로 증폭되어 있는 경우 데이터(DATA) 하이, 또 다른 데이터(DATAB) 로우를 라이트하는 경우가 그 예이다.
상기에서와 같이 라이트할 때 라이트 드라이버(70)의 구동신호(WEN)(WENB)는 컬럼선택신호(YS)가 온되는 시점에 맞추어 각각 하이, 로우상태로 되어 라이트 드라이버(70)가 데이터(DATA)(DATAB)를 입출력 라인(IO)(IOB)으로 라이트 함으로서 이루어진다.
이 경우 라이트 동작의 진행 과정을 보면, 라이트 드라이버(70)는 입출력 라인(IO)의 부하를 극복하고, 다시 센스 앰프(10)의 래치와 싸워 그것을 뒤집고서 컬럼 스위치(40)를 통하여 비트 라인과 셀에 라이트 하는 것이다.
그러나, 상기에서와 같은 종래기술에서 비트 라인의 데이터와 반대 데이터를 라이트 하고자 할 때 센스 앰프의 자체 래치를 뒤집고 반전 데이터를 라이트해야 하므로 라이트의 어려움이 있고, 시간이 걸리는 문제점이 있다.
따라서 상기에서와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은 반전 라이트(write)를 용이하게 하기 위한 반도체 메모리의 데이터 라이트 회로를 제공함에 있다.
본 발명의 다른 목적은 메모리 셀에 라이트 동작을 할 경우 센스앰프 드라이버의 구동력을 줄여주도록 한 반도체 메모리의 데이터 라이트 회로를 제공함에 있다.
도 1은 종래 반도체 메모리의 데이터 라이트 회로도.
도 2는 본 발명 반도체 메모리의 데이터 라이트 회로도.
도 3은 도 2에서, 리드(READ) 및 라이트(WRITE)시의 신호 파형도.
도 4는 도 3에서, 구간 A와 구간 B에서의 라이트 동작 설명도.
***** 도면의 주요 부분에 대한 부호의 설명 *****
100 : 센스 앰프 200,300 : 센스앰프 드라이버
400 : 컬럼 스위치 500 : 스위치
600 : 메모리 셀 700 : 라이트 드라이버
800 : 센스앰프 구동및제어부
상기 목적을 달성하기 위한 본 발명은 메모리 셀의 데이터를 증폭시키는 센스 앰프를 구동하는 피모스 및 엔모스 센스앰프 드라이버와, 상기 센스앰프의 비트라인에 데이터를 라이트하기 위한 컬럼 스위치 및 라이트 드라이버로 이루어진 반도체 메모리에 있어서, 상기 메모리 셀에 대한 라이트 동작시 상기 피모스 및 엔모스 센스앰프 드라이버의 구동력을 줄여주기 위한 센스앰프 구동및제어부를 포함한 것을 특징으로 한다.
이하, 첨부한 도면에 의거하여 상세히 설명하면 다음과 같다.
도 2는 본 발명 반도체 메모리의 데이터 라이트 회로도로서, 이에 도시한 바와 같이, 두 개의 피모스 트랜지스터와 두 개의 엔모스 트랜지스터가 각각 크로스 커플로된 래치 타입의 센스 앰프(100)와, 상기 센스앰프(100)를 구동시키기 위한 센스앰프 드라이버(200)(300)와, 데이터를 리드 또는 라이트하기 위한 메모리 셀(600)과 상기 센스앰프(100)를 연결해주는 스위치(500)와, 라이트 하고자 하는 데이터를 입력하는 라이트 드라이버(700)와, 상기에서 입력하는 데이터를 센스 앰프(100)의 비트 라인으로 전달하거나 차단시키도록 하는 컬럼 스위치(400)와, 상기 센스앰프(100)의 구동력을 조절하기 위한 센스앰프 구동및제어부(800)로 구성한다.
상기에서 센스앰프 구동및제어부(800)는, 센스앰프 드라이버(200)(300)의 모스 트랜지스터 게이트로 각각 입력신호를 반전시켜 출력하는 3상태 인버터(CINV1)(CINV2)와, 상기 3상태 인버터(CINV1)(CINV2)의 출력을 상기 센스앰프(100)측으로 전송 또는 차단시키는 제1,제2트랜스미션 게이트(TG1)(TG2)와, 상기 제1,제2트랜스미션 게이트(TG1)(TG2)의 비반전단자 및 상기 3상태 인버터(CINV1)(CINV2)의 반전단자에 입력되는 클럭 펄스(CP)를 반전시켜 상기 제1,제2트랜스미션 게이트(TG1)(TG2)의 반전단자로 입력함과 동시에 상기 3상태 인버터(CINV1)(CINV2)의 비반전단자로 입력하는 인버터(INV1)로 구성한다.
이와 같이 구성된 본 발명의 동작 및 작용 효과에 대하여 상세히 설명하면 다음과 같다.
비트라인(BIT,BITB)의 데이터와 반대 데이터를 라이트(WRITE) 하기전에 컬럼선택신호(YS)는 로우상태가 되어 컬럼 스위치(400)의 엔모스 트랜지스터가 오프상태가 된다.
이때 센스앰프 구동및 제어부(800)에 로우상태의 클럭 펄스(CP)가 입력되면, 인버터(INV1)에서 하이상태로 반전시켜 제1,제2트랜스미션 게이트(TG1,TG2)의 반전단자와 3상태 인버터(CINV1,CINV2)로 동시에 공급한다.
따라서 상기 제1,제2트랜스미션 게이트(TG1,TG2)는 오프상태가 되고, 3상태 인버터(CINV1,CINV2)가 온상태가 된다.
그러면 하이상태의 센스앰프 펄스(SAPO)는 상기 3상태 인버터(CINV1)에서 로우상태로 반전시켜 센스앰프 구동부(200)의 피모스 트랜지스터 게이트로 공급하여 턴온시킨다.
이에 따라 센스 앰프(100)의 SP노드는 VDL로 차지되어 있게 된다.
그리고 로우상태의 센스앰프 펄스(SANO)는 3상태 인버터(CINV1)에서 하이상태로 반전시켜 센스앰프 구동부(300)의 엔모스 트랜지스터 게이트로 공급하여 턴온시킨다.
따라서 센스앰프(100)의 SN노드는 VSS로 차지되어 있게 된다.
이상에서와 같은 상태에서 비트라인(BIT,BITB)의 데이터와 반대 데이터를 라이트 하고자 할 경우, 도 3에서와 같이 컬럼 선택신호(YS)가 하이상태로 된다.
하이상태의 컬럼선택신호(YS)는 컬럼 스위치(400)의 엔모스 트랜지스터를 턴온시켜 입출력 라인(IO,IOB)과 센스앰프(100)의 A,B노드를 각각 전기적으로 연결한다.
그리고 하이상태의 라이트 인에이블신호(WEN)에 의해 라이트 드라이버(700)의 3상태 인버터(i1,I2)가 턴온되므로 입력데이터(DATA,DATAB)를 센스앰프(100)에 라이트한다.
이때 센스앰프 구동및제어부(800)의 클럭펄스(CP)가 하이상태이므로 인버터(INV1)에 의해 반전된 로우상태의 클럭펄스(CP)에 의해 제1,제2 트랜스미션 게이트(TG1,TG2)는 턴온되고, 3상태 인버터(CINV1,CINV2)는 각각 턴오프되므로 센스앰프 드라이버(200)(300)의 피모스 및 엔모스 트랜지스터는 각각 저항으로 동작되게 된다.
결국 라이트(WRITE)시에는 센스앰프(100)의 SP노드와 SN노드가 저항값만 차지되므로 비트라인(BIT,BITB)은 빠르게 라이트된다.
지금까지 설명한 구간은 도 3에서 구간 A에 해당한다.
그러다가 도 3에서와 같이 구간 B에서 클럭 펄스(CP)가 로우상태로 되면 인버터(INV1)에 의해 하이상태의 클럭펄스(CP)를 제1,제2트랜스미션 게이트(TG1,TG2)와 3상태 인버터(CINV1,CINV2)로 공급한다.
따라서 상기 제1,제2트랜스매션 게이트(TG1,TG2)는 턴오프되고, 3상태 인버터(CINV1,CINV2)는 온되므로 센스앰프 펄스(SAPO,SANO)는 상기 3상태 인버터(CINV1,CINV2)를 통해 반전된 로우상태의 센스앰프 펄스를 센스앰프 드라이버(200,300)로 공급하여, 상기 센스앰프 드라이버(200,300)의 피모스 트랜지스터 및 엔모스 트랜지스터를 온 시킨다.
이에 센스앰프(100)의 SP노드와 SN노드는 다시 VDL과 VSS전원이 공급되어 차지된다.
도 4는 도 3에서 구간 A와 구간 B에서의 라이트 동작을 보여주는 설명도로서, 비트라인(BIT,BITB)이 라이트 드라이버(700)에 의하여 반전되는 경우 컬럼선택신호(YS)가 온된 후부터 비트라인(BIT)이 VDL-VT, 비트라인(BITB)이 VT에 도달할 때까지의 시간을 갖는 구간 A까지 센스앰프 드라이버(200)(300)의 피모스 트랜지스터와 엔모스 트랜지스터는 오프상태이다.
이는 프리차지 즉, 컬럼선택신호(YS)가 로우인 구간에서 센스앰프(100)에 의해 SP노드와 SN노드는 각각 VDL과 VSS로 되어 있기 때문이다.
결국 구간 A1에서 최초의 라이트 동작은 센스앰프 드라이버(200,300)가 동작하지 않는 상태에서 라이트 하므로 종래에 비해 보다 라이트 속도가 빠르게 된다.
한편, 도 4에서 구간 A2는 비트라인(BIT)이 VDT-VT에 이른 시점부터 반전되어 VT까지 떨어지는 구간이고, 비트라인(BITB)은 VT시점부터 반전되어 VDT-VT가 되는 구간이므로 이 구간에서 센스앰프 드라이버(200)(300)는 각각 피모스 트랜지스터 저항 및 엔모스 트랜지스터 저항으로 동작하게 되고, 그 구동력은 종래기술과 같이 센스앰프 드라이버(200)(300)가 턴온되어 있는 경우보다 작으므로 상대적으로 센스앰프(100)가 원래의 상태를 유지하려는 힘이 종래보다 약하다. 즉 센스앰프 래치가 약하다.
따라서 라이트 드라이버(700) 입장에서 데이터를 반전하는 동작이 용이하게 되는 것이다.
그리고 비트라인(BIT)이 VT, 비트라인(BITB)이 VDL-VT가 된 시점에서 클럭 펄스(CP)가 로우가 되므로 제1트랜스미션 게이트(TG1)와 제2트랜스미션 게이트(TG2)는 오프됨에 따라 센스앰프 드라이버(200)(300)는 다시 구동력이 강화되어 라이트 드라이버(700)에 의해 반전된 데이터를 VDL 및 VSS로 증폭하도록 도와주는 역할을 한다.
이상에서 상세히 설명한 바와 같이 본 발명은 이중 센스앰프의 구동력을 라이트(write)시 줄여주어 반전 라이트를 빠르고 용이하게 한 효과가 있다.

Claims (2)

  1. 메모리 셀의 데이터를 증폭시키는 센스 앰프를 구동하는 피모스 및 엔모스 센스앰프 드라이버와, 상기 센스앰프의 비트라인에 데이터를 라이트하기 위한 컬럼 스위치 및 라이트 드라이버로 이루어진 반도체 메모리에 있어서, 상기 피모스 및 엔모스 센스앰프 드라이버의 모스 트랜지스터 게이트로 각각 입력신호를 반전시켜 출력하는 3상태 인버터와, 상기 3상태 인버터의 출력을 상기 센스앰프측으로 전송 또는 차단시키는 제1,제2트랜스미션 게이트와, 상기 제1,제2 트랜스미션 게이트의 비반전단자 및 상기 3상태 인버터의 반전단자에 입력되는 클럭 펄스를 반전시켜 상기 제1,제2트랜스미션 게이트의 반전단자 및 상기 3상태 인버터의 비반전단자로 입력하는 인버터로 구성되어, 상기 센스앰프의 구동력을 조절하는 센스앰프 구동및제어부를 포함하여 구성된 것을 특징으로 하는 반도체 메모리의 데이터 라이트 회로.
  2. 삭제
KR10-2000-0057372A 2000-09-29 2000-09-29 반도체 메모리의 데이터 라이트 회로 KR100394066B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0057372A KR100394066B1 (ko) 2000-09-29 2000-09-29 반도체 메모리의 데이터 라이트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0057372A KR100394066B1 (ko) 2000-09-29 2000-09-29 반도체 메모리의 데이터 라이트 회로

Publications (2)

Publication Number Publication Date
KR20020025501A KR20020025501A (ko) 2002-04-04
KR100394066B1 true KR100394066B1 (ko) 2003-08-09

Family

ID=19691104

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0057372A KR100394066B1 (ko) 2000-09-29 2000-09-29 반도체 메모리의 데이터 라이트 회로

Country Status (1)

Country Link
KR (1) KR100394066B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780613B1 (ko) * 2006-06-30 2007-11-29 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 구동방법
KR101171254B1 (ko) 2010-05-31 2012-08-06 에스케이하이닉스 주식회사 비트라인 센스앰프 제어 회로 및 이를 구비하는 반도체 메모리 장치
KR20120034268A (ko) 2010-10-01 2012-04-12 삼성전자주식회사 반도체 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템들

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065076A (ja) * 1992-06-19 1994-01-14 Hitachi Ltd ダイナミック型ｒａｍ
US5754481A (en) * 1994-07-28 1998-05-19 Kabushiki Kaisha Toshiba Clock synchronous type DRAM with latch
JPH10269774A (ja) * 1997-03-26 1998-10-09 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH11126481A (ja) * 1997-10-20 1999-05-11 Fujitsu Ltd 半導体記憶装置
KR19990086530A (ko) * 1998-05-28 1999-12-15 김영환 센스 앰프 구동 회로
KR20000009375A (ko) * 1998-07-23 2000-02-15 윤종용 기입 시간을 최소화하는 메모리장치 및 데이터 기입방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065076A (ja) * 1992-06-19 1994-01-14 Hitachi Ltd ダイナミック型ｒａｍ
US5754481A (en) * 1994-07-28 1998-05-19 Kabushiki Kaisha Toshiba Clock synchronous type DRAM with latch
JPH10269774A (ja) * 1997-03-26 1998-10-09 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH11126481A (ja) * 1997-10-20 1999-05-11 Fujitsu Ltd 半導体記憶装置
KR19990086530A (ko) * 1998-05-28 1999-12-15 김영환 센스 앰프 구동 회로
KR20000009375A (ko) * 1998-07-23 2000-02-15 윤종용 기입 시간을 최소화하는 메모리장치 및 데이터 기입방법

Also Published As

Publication number Publication date
KR20020025501A (ko) 2002-04-04

Similar Documents

Publication Publication Date Title
US5126974A (en) Sense amplifier for a memory device
US8000130B2 (en) Semiconductor memory device with sense circuit connected to sense node coupled to bit line
US5844845A (en) Data read circuit for use in semiconductor storage apparatus of CMOS memory
US7352650B2 (en) External clock synchronization semiconductor memory device and method for controlling same
KR100332331B1 (ko) 다이나믹 감지 증폭기 및 디지탈 데이타 출력 신호 발생 방법
EP0639000B1 (en) Flip-flop type amplifier circuit
US5963484A (en) High speed single-ended amplifier of a latched type
KR100391147B1 (ko) 멀티 파이프라인 구조를 가지는 고속 동기 반도체 메모리및 그의 동작방법
US5506522A (en) Data input/output line sensing circuit of a semiconductor integrated circuit
KR100403348B1 (ko) 계층적 구조를 갖는 비트라인 선택 회로
KR100394066B1 (ko) 반도체 메모리의 데이터 라이트 회로
KR20020030985A (ko) 센스 앰프 회로
KR100772721B1 (ko) 반도체 메모리 장치
KR100613447B1 (ko) 데이터 래치회로 및 이를 이용한 반도체 장치
KR100388217B1 (ko) 반도체 메모리
JP2001143473A (ja) 半導体記憶装置
KR0184493B1 (ko) 싱글 데이타라인을 갖는 반도체 메모리 장치
KR100482367B1 (ko) 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법
US7046567B2 (en) Sense amplifying circuit and bit comparator with the sense amplifying circuit
US6122210A (en) Data out buffer circuit and SRAM
KR100532971B1 (ko) 메모리 장치용 데이타 출력 장치
KR100190761B1 (ko) 비트라인 감지 증폭기
KR100356795B1 (ko) 라이트 드라이버 회로를 가지는 에스램
KR20020085952A (ko) 래치를 갖는 반도체 메모리 장치의 센스 앰프
KR100278981B1 (ko) 반도체 메모리의 구동전압 가변형 데이타 기록장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee