CN109994138B - 半导体存储器装置及具有该装置的存储器系统和电子装置 - Google Patents

半导体存储器装置及具有该装置的存储器系统和电子装置 Download PDF

Info

Publication number
CN109994138B
CN109994138B CN201810730845.4A CN201810730845A CN109994138B CN 109994138 B CN109994138 B CN 109994138B CN 201810730845 A CN201810730845 A CN 201810730845A CN 109994138 B CN109994138 B CN 109994138B
Authority
CN
China
Prior art keywords
command
data
response
burst length
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810730845.4A
Other languages
English (en)
Other versions
CN109994138A (zh
Inventor
崔娟圭
吴起硕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN109994138A publication Critical patent/CN109994138A/zh
Application granted granted Critical
Publication of CN109994138B publication Critical patent/CN109994138B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1018—Serial bit line access mode, e.g. using bit line address shift registers, bit line address counters, bit line burst counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Dram (AREA)

Abstract

本申请提供了一种半导体存储装置、存储器系统和电子装置。所述半导体存储装置被配置为：响应于模式设置命令而输入模式设置代码并设置在线数据；利用写命令处理数据位数信息以产生第一数据信号；利用读命令处理数据位数信息以产生第二数据信号；基于使用行地址和激活命令产生的字线选择信号和使用列地址和写命令或读命令产生的列选择信号来存取所选存储器单元；响应于第一数据信号，处理第一数量的数据位并将第一数量的数据位发送到所选的存储器单元，并且响应于第二数据信号，处理从所选的存储器单元接收的数据并输出第二数量的数据位。

Description

半导体存储器装置及具有该装置的存储器系统和电子装置
相关申请的交叉引用
本申请要求于2018年1月2日在韩国知识产权局(KIPO)提交的韩国专利申请第10-2018-0000205号的优先权，其公开内容通过引用整体并入本文。
技术领域
本发明构思的示例实施例涉及半导体存储器装置，以及具有该半导体存储器装置的存储器系统和电子装置。
背景技术
存储器系统可以包括被配置为输入或输出数据的半导体存储器装置以及被配置为控制半导体存储器装置的存储器控制器。电子装置可以包括被配置为输入或输出数据的半导体存储器装置(例如，动态随机存取存储器(DRAM)装置)以及包括被配置为控制半导体存储器装置的存储器控制器的片上系统(SoC)。
在半导体存储器装置中，在写操作和读操作期间数据的位数(“数量”)可以是固定的，并且因此可以输入或输出固定位数的数据。在存储器系统和电子装置的操作期间，会更频繁地执行半导体存储器装置的写操作和读操作，并且因此在写操作和读操作期间功耗会增加。
发明内容
一些示例实施例提供了用于在写操作和读操作期间减少功耗的技术，以减少存储器系统和电子装置的总功耗。
本发明构思的一些示例实施例提供了一种被配置为减少功耗的半导体存储器装置以及包括该半导体存储器装置的存储器系统和电子装置。
本发明构思的一些示例实施例不限于此。将在下面的描述中部分地阐述附加的示例实施例，并且将通过描述变得显而易见，或者可以通过实践所呈现的示例实施例而了解。
根据本发明构思的一些示例实施例，一种半导体存储器装置可以包括：控制单元，其被配置为响应于模式设置指令而处理模式设置代码以设置在线(on-the-fly)数据，并且响应于指示了使能状态的在线数据，结合写命令处理数据位数信息以产生第一数据信号并且结合读命令处理所述数据位数信息以产生第二数据信号；存储器单元阵列，其被配置为将数据输入到存储器单元或从存储器单元输出数据，所述存储器单元是由基于行地址和激活命令产生的字线选择信号和基于列地址和写命令或读命令产生的列选择信号而选择的；数据写入器，其被配置为响应于所述第一数据信号而处理从外部源接收的第一位数的数据，并将所述第一位数的数据发送到所选的存储器单元；以及数据读取器，其被配置为响应于所述第二数据信号而处理从所选的存储器单元接收的数据并发送第二位数的数据。
根据本发明构思的一些示例实施例，一种存储器系统可以包括：存储器控制器，其被配置为响应于时钟信号而施加片选信号以及命令和地址，并且输入或输出数据；以及半导体存储器装置，其被配置为响应于时钟信号输入片选信号以及命令和地址，并且输入或输出数据。半导体存储器装置还可以被配置为：输入包括在命令和地址中的地址作为模式设置代码；响应于片选信号和包括在命令和地址中的指示了模式设置命令的命令，产生在线数据，所述指示了模式设置命令的命令是响应于时钟信号而施加的；响应于包括在地址中的数据位数信息，响应于指示了使能状态的在线数据，并且还响应于所述命令是写命令，输入从外部源输入的第一位数的数据；响应于包括在地址中的数据位数信息，响应于指示了使能状态的在线数据，并且还响应于所述命令是读命令，将第二位数的数据输出到外部源。
根据本发明构思的一些示例实施例，电子装置可以包括：片上系统，其被配置为响应于时钟信号而施加片选信号以及命令和地址，并且输入或输出数据；以及半导体存储器装置，其被配置为响应于时钟信号而处理所施加的片选信号和命令和地址，并且输入或输出数据。片上系统可以包括：被配置为使用第一带宽输入或输出数据的第一功能装置；被配置为使用大于第一带宽的第二带宽输入或输出数据的第二功能装置；存储器控制器，其被配置为控制要在第一功能装置和半导体存储装置之间输入或输出的数据以及控制要在第二功能装置和半导体存储装置之间输入或输出的数据；以及中央处理单元，其被配置为控制第一功能装置、第二功能装置和存储器控制器。半导体存储器装置还可以被配置为：响应于片选信号和包括在命令和地址中的指示了模式设置命令的命令，产生在线数据，所述指示了模式设置命令的命令是响应于时钟信号而施加的；响应于包括在地址中的数据位数信息并且还响应于该命令是写命令，从外部源输入第一位数的数据，以及响应于包括在地址中的数据位数信息并且还响应于该命令是读命令，将第二位数的数据发送到外部源。
附图说明
图1是示出根据本发明构思的一些示例实施例的半导体存储器装置的配置的框图；
图2是示出根据本发明构思的一些示例实施例的存储器单元阵列的配置的框图；
图3是根据本发明构思的一些示例实施例的指令真值表；
图4是根据本发明构思的一些示例实施例的根据指令真值表的信号的时序图；
图5是示出根据本发明构思的一些示例实施例的存储器系统的配置的框图；
图6是用于描述根据本发明构思的一些示例实施例的存储器系统的操作的时序图；
图7是示出根据本发明构思的一些示例实施例的电子装置的配置的框图；
图8是用于描述根据本发明构思的一些示例实施例的电子装置的操作的时序图；以及
图9是示出根据一些示例实施例的电子装置的示图。
具体实施方式
在下文中，将参考附图来描述根据本发明构思的一些实施例的半导体存储器装置以及包括该存储器装置的存储器系统和电子装置。
图1是根据本发明构思的一些示例实施例的半导体存储器装置的框图。半导体存储器装置100可以包括内部时钟信号发生器10、指令和地址发生器12、模式设置寄存器14、控制信号发生器16、行解码器18、存储器单元阵列20、列解码器22、数据写入器24和数据读取器26。
下面将描述图1中所示的块的功能。
内部时钟信号发生器10可以输入(“处理”)从外部输入(“接收”)(例如，从相对于半导体存储器装置100的外部源和/或远程源接收)的时钟信号CK来产生内部时钟信号ck。
指令和地址发生器12可以响应于内部时钟信号ck和片选信号CS产生包括模式设置命令MRW、激活命令ACT、写命令WR和读命令RD的命令以及包括行地址RADD和列地址CADD的地址或者包括通过(“基于”)对输入到其中的命令和地址CA进行解码的模式设置代码OPC的代码。
模式设置寄存器14(在此也称为“模式寄存器”，因为该术语对于半导体存储设备来说通常是可理解的)可以响应于模式设置命令MRW输入(“处理”)模式设置代码OPC，以设置在线(on-the-fly)页大小PS OTF、在线突发长度BL OTF或在线数据DQ OTF。当在线页大小PS OTF被设置为使能状态时，可以理解的是，页大小是不固定的，而是根据与激活命令ACT一起输入(“处理”)的页大小信息来确定页大小。也就是说，在线页面大小PS OTF可以是与页面大小相关联的信息，用于确定是否固定页面大小。当在线突发长度BL OTF被设置为使能状态时，可以理解的是，突发长度是不固定的，而是根据与写命令WR或读命令RD一起处理的突发长度信息来确定突发长度。也就是说，在线突发长度BL OTF可以是与突发长度相关联的信息，用于确定是否固定突发长度。类似地，当在线数据DQ OTF被设置为使能状态时，可以理解的是，数据的位数(“数量”)不固定，而是根据与写命令WR或读命令RD一起处理的数据位数信息来确定数据的位数。也就是说，在线数据DQ OTF可以是与数据的位数(“数量”)相关联的信息，用于确定是否固定数据的位数(“数量”)。
响应于被设置为(“指示了”)使能状态的在线页大小PS OTF，控制信号发生器16可以输入(“处理”)页大小信息PSI并产生偶数页选择信号pse和奇数页选择信号pso两者，并且响应于在线数据DQ OTF被设置为使能状态，控制信号发生器16可以响应于写命令WR处理数据位数信息DQI以产生第一数据信号dq1，并且可以响应于读命令RD处理数据位数信息DQI以产生第二数据信号dq2。响应于在线突发长度BL OTF被设置为使能状态，控制信号发生器16可以响应于写命令WR处理突发长度信息BLI以产生第一突发长度信号bl1，并且响应于读命令RD处理突发长度信息BLI以产生第二突发长度信号bl2。
行解码器18可以响应于激活命令ACT，基于对行地址RADD进行解码来产生字线选择信号wl。
响应于偶数页选择信号pse和奇数页选择信号pso两者被激活，存储器单元阵列20可以对与响应于选择信号wl而选择的偶数页存储器单元阵列(未示出)的字线和奇数页存储器单元阵列(未示出)的字线连接的所选存储器单元(未示出)进行存取(与其交流数据)。响应于偶数页选择信号pse被激活，存储器单元阵列20可以对连接到存储器单元阵列的偶数页的响应于字线选择信号wl的所选字线的特定存储器单元进行存取。响应于奇数页选择信号pso被激活，存储器单元阵列20可以对连接到存储器单元阵列的奇数页的响应于字线选择信号wl的所选字线的特定存储器单元进行存取。存储器单元阵列20可以将数据输入至连接到所选字线的特定存储器单元中的响应于列选择信号csl而选择的一个或多个存储器单元(“一个或多个所选的存储器单元”)，或从所述一个或多个所选的存储器单元输出数据(例如，可以与之通信，可以存取等)。
列解码器22可以响应于读命令RD或写命令WR，基于对列地址CADD进行解码来产生列选择信号csl。
重申以上内容，存储器单元阵列20可以基于1)基于行地址RADD和激活命令ACT产生的字线选择信号wl和2)基于列地址CADD和2a)写命令WR或2b)读命令RD产生的列选择信号csl，来存取所选的存储器单元(“特定存储器单元”)。
数据写入器24可响应于写命令WR、第一突发长度信号bl1和第一数据信号dq1而将从外部输入的数据DQ(例如，从与半导体存储器装置100相关的外部源和/或远程源接收的第一位数的数据DQ)，处理为与输入数据选通信号DQS的中心对准，并响应于内部时钟信号ck而将第一位数的数据DQ发送到存储器单元阵列20中的所选的一个或多个存储器单元。例如，数据写入器24可以响应于第一突发长度信号bl1和第一数据信号dq1两者被激活而处理从外部输入的突发长度为k的1位数据DQ，并且可以响应于第一突发长度信号bl1和第一数据信号dq1两者被去激活而处理从外部输入的突发长度为k/2的1/2位数据DQ。数据写入器24可以响应于第一突发长度信号bl1被激活并且第一数据信号dq1被去激活而处理从外部输入的突发长度为k的1/2位数据DQ，并且可以响应于第一突发长度信号bl1被去激活并且第一数据信号dq1被激活而处理从外部输入的突发长度为k/2的1位数据DQ。
数据读取器26可以响应于读命令RD、第二突发长度信号bl2和第二数据信号dq2而将从存储器单元阵列20的所选的存储器单元输出的数据作为第二位数的数据输出(“发送”)到外部，以与数据选通信号DQS的边沿对准。数据读取器26可以根据第二突发长度信号bl2和第二数据信号dq2将具有突发长度k或k/2的1位或1/2位数据DQ输出到外部。
模式设置寄存器14和控制信号发生器16可以配置控制单元。
图2是示出根据本发明构思的一些示例实施例的存储器单元阵列20的示意图。
参考图2，存储器单元阵列20可以包括偶数页存储器单元阵列10-11和奇数页存储器单元阵列10-12。偶数页存储器单元阵列10-11可以包括布置在偶数字线WL_e1至WL_en和偶数位线BLe1至BLem之间的多个偶数存储器单元MCe以及偶数页驱动器10-21。奇数页存储器单元阵列10-12可以包括布置在奇数字线WL_o1至WL_on与奇数位线BLo1至BLom之间的多个奇数存储器单元MCo以及奇数页驱动器10-22。下面将描述图2的块的功能。
可以响应于偶数页选择信号pse而使能偶数页驱动器10-21，并且可以响应于字线选择信号wl而选择偶数字线WL_e1至WL_en中的一条。可以同时存取连接到偶数字线WL_e1至WL_en中的一条的各个偶数存储器单元MCe。可以响应于奇数页选择信号pso而使能奇数页驱动器10-22，并且可以选择对应于字线选择信号wl的奇数字线WL_o1至WL_on中的一条。可以同时存取连接到奇数字线WL_o1至WL_on中的一条的各个奇数存储器单元MCo。
响应于偶数页选择信号pse被激活并且奇数页选择信号pso被去激活，可以使能偶数页驱动器10-21的操作，并且因此可以响应于字线选择信号wl而选择一条偶数字线。响应于奇数页选择信号pso被激活并且偶数页选择信号pse被去激活，可以使能奇数页驱动器10-22的操作，并且因此可以响应于字线选择信号wl而选择一条奇数字线。响应于偶数页选择信号pse和奇数页选择信号pso两者被激活，可以使能偶数页驱动器10-21的操作和奇数页驱动器10-22的操作两者，并且因此可以响应于字线选择信号wl而选择一条偶数字线和一条奇数字线。
响应于偶数页选择信号pse和奇数页选择信号pso两者被激活，页大小可以是2k，并且因此可以存取连接到存储器单元阵列20的一条偶数字线和一条奇数字线的全部存储器单元。也就是说，可以存取整页大小的存储器器单元。响应于偶数页选择信号pse和奇数页选择信号pso中的一个被激活，页大小可以是1k并且因此可以存取连接到存储器单元阵列20的一条偶数字线或一条奇数字线的存储器单元。也就是说，可以存取半页大小的存储器单元。存取半页大小的存储器单元时激活的存储器单元的数目(“数量”)小于存取整页大小的存储器单元时激活的存储器单元的数目(“数量”)，因此可以减少半导体存储器装置100的功耗，从而(至少通过减少电力消耗)提高半导体存储器装置和/或包括其的电子装置(例如，计算机系统)和/或存储器系统的性能。因此，半导体存储器装置和/或包括其的电子装置(例如，计算机系统)和/或存储器系统的欠优性能(例如，欠佳和/或过度的电功耗)的问题可至少部分地缓解。
在图2中，偶数页存储器单元阵列10-11和奇数页存储器单元阵列10-12中的每一个可以是存储器块、存储器组或存储器列。
图3是根据本发明构思的一些示例实施例的关于从半导体存储器装置100的外部施加的命令和地址的命令真值表。图4是根据本发明构思的一些示例实施例的施加到半导体存储器装置100的信号的时序图。
参考图3和图4，可以在时钟信号CK的上升沿与具有“高”电平的片选信号CS一起输入指示了模式设置命令MODE REGISTER WRITE的具有“低”电平、“高”电平、“高”电平、“低”电平和“低”电平的命令和地址信号CA1至CA5。可以在时钟信号CK的上升沿根据与具有“低”电平的片选信号CS一起施加的命令和地址信号CA3至CA5来设置在线页大小PS OTF、在线突发长度BL OTF和在线数据DQ OTF。阴影区域I的其他命令和地址信号可以包括其他模式设置代码。重申的是，包括在命令和地址中的地址可以被输入作为模式设置代码。
可以在时钟信号CK的上升沿与具有“高”电平的片选信号CS一起输入指示了激活命令ACTIVATE的具有“高”电平和“低”电平的命令和地址信号CA1和CA2。页大小信息PSI可以是在时钟信号CK的上升沿与具有“高”电平的片选信号CS一起施加的命令和地址信号CAn，或者在时钟信号CK的上升沿与具有“低”电平的片选信号CS一起施加的命令和地址信号CA4。阴影区域II的命令和地址信号可以包括行地址RADD。
页大小信息PSI可以由两位(2位)组成，高位(“2位中的一位”，“2位中的第一位”等)可以指定整页大小或半页大小，而另一个低位可以指示选择偶数页存储器单元阵列10-11或奇数页存储器单元阵列10-12。例如，当在线页大小PS OTF具有“高”电平时，可以在页大小信息PSI的高位具有“高”电平时设置全页大小，并且可以在所述高位具有“低”电平时设置半页大小。当页大小信息PSI的高位具有“高”电平时，可以忽略其低位的信息。当页大小信息PSI的高位具有“低”电平时，可以设置半页大小。可以在页大小信息PSI的低位具有“低”电平时指定奇数页存储器单元阵列10-12，并且可以在页大小信息PSI的低位具有“高”电平时指定偶数页存储器单元阵列10-11。页大小信息PSI的低位可以是半导体存储器装置100的列地址CADD的位之一，并且可以是列地址CADD的最高有效位。当由页大小信息PSI指定了半页大小时，半导体存储器装置100的功耗可低于指定了整页大小时的功耗。
可以在时钟信号CK的上升沿与具有“高”电平的片选信号CS一起输入指示了写命令WRITE的具有“低”电平、“低”电平、“高”电平、“低”电平和“低”电平的命令和地址信号CA1至CA5。可以在时钟信号CK的上升沿与具有“高”电平的片选信号CS一起输入指示了读命令READ的具有“低”电平、“高”电平、“低”电平、“低”电平和“低”电平的命令和地址信号CA1至CA5。当输入写命令WRITE或读命令READ时，可以根据与具有“高”电平的片选信号CS一起在时钟信号CK的上升沿施加的命令和地址信号CAn和与具有“低”电平的片选信号CS一起在时钟信号CK的上升沿施加的命令和地址信号CA4来设置突发长度信息BLI和数据位数信息DQI。阴影区域III的命令和地址信号可以包括列地址CADD。
突发长度信息BLI可以由1位组成，并且可以指定将被顺序地输入至外部或从外部输出的数据的位的数目(“数量”)(例如，响应于第一突发长度信号bl1而要顺序输入的第一位数的数据的第三数量和/或响应于第二突发长度信号bl2而要顺序输出的第二位数的数据的第四数量)。数据位数信息DQI可以由1位构成，并且指定要同时输入或输出的输入/输出数据的位数。由于根据数据位数信息DQI要同时输入或输出的输入/输出数据的位数减少，所以半导体存储器装置100的功耗可减少。此外，由于根据突发长度信息BLI要顺序地输入或输出的数据的位数减少，所以半导体存储器装置100的功耗可减少。
图5是示出根据本发明构思的一些示例实施例的存储器系统200的配置的框图。
参考图5，存储器系统200可以包括存储器控制器110和半导体存储器装置100。存储器控制器110可以向半导体存储器装置100发送时钟信号CK、片选信号CS、命令和地址CA，并且可以从半导体存储器装置100输入(“接收”)数据DQ和数据选通信号DQS，或者向半导体存储器装置100输出数据DQ和数据选通信号DQS。半导体存储器装置100可以输入时钟信号CK、片选信号CS、命令和地址CA，并且可以将数据DQ和数据选通信号DQS输入到存储器控制器110或者从存储器控制器110输出数据DQ和数据选通信号DQS。
图6是示出图5的存储器系统200的操作的时序图。这里，假定图1的半导体存储器装置100的模式设置寄存器14的在线页大小PS OTF、在线突发长度BL OTF以及在线数据DQOTF被设置为指示了使能状态。
参考图1至图6，存储器控制器110可以在时钟信号CK的上升沿将激活命令ACT与具有“高”电平的片选信号CS一起施加给半导体存储器装置100。存储器控制器110可以与激活命令ACTIVATE一起施加行地址RADD和具有“高”电平(“幅度”、“值”等)的2位页大小信息PSI。因此，可以将半导体存储器装置100设置为整页大小，并且产生具有“高”电平的偶数页选择信号pse和奇数页选择信号pso。
存储器控制器110可以在时钟信号CK的上升沿将写命令WRITE与具有“高”电平的片选信号CS一起施加到半导体存储器装置100。存储器控制器110可与写命令WRITE一起施加列地址CADD、具有“高”电平的突发长度信息BLI和数据位数信息DQI。因此，半导体存储器装置100的突发长度BL可以被设置为32，并且数据DQ的位数可以被设置为16。
因此，半导体存储器装置100可以顺序地输入与数据选通信号DQS的中心对准地施加的突发长度BL为32的16位数据DQ1至DQ16，数据选通信号DQS被从外部施加到与由行地址RADD和列地址CADD选择的存储器单元阵列20的偶数页存储器单元阵列10-11的一条字线和奇数页存储器单元阵列10-12的一条字线连接的存储器单元。
此外，存储器控制器110可以在时钟信号CK的上升沿将激活命令ACTIVATE与具有“高”电平的片选信号CS一起施加到半导体存储器装置100。存储器控制器110可以与激活命令ACTIVATE一起施加行地址RADD和具有“低”电平和“高”电平的2位页大小信息PSI。因此，半导体存储器装置100可以被设置为半页大小，并且产生偶数页选择信号pse。
存储器控制器110可以在时钟信号CK的上升沿将读命令READ与具有“高”电平的片选信号CS一起施加到半导体存储器装置100。存储器控制器110可以与读命令READ一起施加列地址CADD、具有“高”电平(或“低”电平)的突发长度信息BLI和具有“低”电平(“大小”)的数据位数信息DQI。因此，半导体存储器装置100的突发长度BL可以被设置为32(或者16)，并且数据DQ的位数可以被设置为8。
至少部分地重申以上内容，针对写命令WRITE施加的数据位数信息DQI的电平可由存储器控制器110设置为大于针对读命令READ施加的数据位数信息DQI。另外，针对写命令WRITE施加的页大小信息PSI的电平可由存储器控制器110设置为大于针对读命令READ施加的页大小信息PSI。另外，与写命令WRITE一起施加的突发长度信息BLI的电平可以由存储器控制器110设置为大于与读命令READ一起施加的突发长度信息BLI。
因此，半导体存储器装置100可以顺序输出突发长度BL为32(或16)的8位数据DQ1至DQ8，使得从连接到由行地址RADD和列地址CADD选择的存储器单元阵列20的偶数页存储器单元阵列10-11的一条字线的存储器单元输出的数据与数据选通信号DQS的边沿对准。
也就是说，存储器控制器110可以响应于正在执行的写操作而将半导体存储器装置100的页大小设置为整页大小，将其突发长度设置为32，并将数据的位的数目(“数量”)设置为16，并且可以响应于正在执行的读操作而将半导体存储器装置100的页大小设置为半页大小，将其突发长度设置为32(或者16)，并且将数据的位的数目设置为8。因此，读操作期间半导体存储器装置100的功耗可低于写操作期间的功耗。因此，可以改善半导体存储器装置的操作效率(例如，电功耗)从而改善性能。
图7是示出根据本发明构思的一些示例实施例的电子装置400的配置的框图。电子装置400可以包括半导体存储器装置100和片上系统(SoC)300。SoC 300可以包括存储器控制器30、中央处理单元(CPU)32、无线通信器34以及图形处理器36。CPU 32、存储器控制器30、无线通信器34和图形处理器36可以经由总线38发送数据、地址、命令和控制信号。
以下将描述图7中所示的块的功能。
响应于时钟信号CK，半导体存储器装置100可以输入片选信号CS、命令和地址CA，以及与数据选通信号DQS一起输入或输出数据DQ。在CPU 32的控制下，存储器控制器30可以在半导体存储器装置100与无线通信器34或图形处理器36之间输入或输出数据。存储器控制器30可以将时钟信号CK、片选信号CS、命令和地址CA输出到半导体存储器装置100，并输入或输出数据DQ和数据选通信号DQS。无线通信器34可以通过无线通信发送或接收数据。图形处理器36可以处理经由相机(未示出)输入的图像信号。CPU 32可以控制存储器控制器30、无线通信器34和图形处理器36。
在图7中，无线通信器34可以使用低带宽读取数据，并且图形处理器36可以使用高带宽(例如，比第一带宽“更大”的带宽)读取数据。重申的是，无线通信器34可以是被配置为使用第一带宽输入或输出数据的“第一功能装置”，并且图形处理器36可以是被配置为使用大于第一带宽的第二带宽输入或输出数据的“第二功能装置”。无线通信器34代表使用低带宽的功能块的代表性示例。图形处理器36代表使用高带宽的功能块的代表性示例。另外，电子装置400还可以包括其他各种功能块以及图7中所示的功能块。这里，术语“带宽”可以被理解为要被同时输出的数据的位数。
图8是示出图7的电子装置400的操作的时序图。这里，假定图1的半导体存储器装置100的模式设置寄存器14的在线页大小PS OTF、在线突发长度BL OTF以及在线数据DQOTF被设置为使能状态。
参考图1到图4、图7和图8，当将数据从半导体存储器装置100发送到图形处理器36时，存储器控制器30可以在时钟信号CK的上升沿将激活命令ACTIVATE与具有“高”电平的片选信号CS一起施加到半导体存储器装置100。存储器控制器30可以将行地址RADD和具有“高”电平的2位页大小信息PSI与激活命令ACTIVATE一起施加。因此，半导体存储器装置100可以被设置为整页大小，并且产生具有“高”电平的偶数页选择信号pse和奇数页选择信号pso。半导体存储器装置100可以响应于接收到的命令是激活命令ACTIVATE而产生包括在接收到的地址中的行地址RADD和页大小信息PSI，并且基于页大小信息PSI来产生偶数页选择信号pse和奇数页选择信号pso两者。
存储器控制器30可以在时钟信号CK的上升沿将读命令READ与具有“高”电平的片选信号CS一起施加到半导体存储器装置100。存储器控制器110可以将列地址CADD、具有“高”电平的突发长度信息BLI以及具有“高”电平的数据位数信息DQI与读命令READ一起施加(“产生”)。因此，半导体存储器装置100的突发长度BL可以被设置为32，并且数据DQ的位数可以被设置为16。
因此，半导体存储器装置100可以顺序地输出突发长度BL为32的16位数据DQ1至DQ16，使得从与存储器单元阵列20的偶数页存储器单元阵列10-11的一条字线和奇数页存储器单元阵列10-12的一条字线相连接的存储器单元当中由列地址CADD选择的存储器单元输出的数据与数据选通信号DQS的边沿对准，存储器单元阵列20的偶数页存储器单元阵列10-11的所述一条字线和奇数页存储器单元阵列10-12的所述一条字线是由行地址RADD选择的。响应于接收到的命令是写命令WRITE或读命令READ，半导体存储器装置100可以产生包括在接收到的命令和地址CA中的列地址CADD。
当从半导体存储器装置100向无线通信器34发送数据时，存储器控制器30可以在时钟信号CK的上升沿将激活命令ACTIVATE与具有“高”电平的片选信号CS一起施加到半导体存储器装置100。存储器控制器30可以将行地址RADD和具有“低”电平的2位页大小信息PSI与激活命令ACTIVATE一起施加。因此，半导体存储器装置100可以被设置为半页大小，并且产生奇数页选择信号pso。
存储器控制器30可以在时钟信号CK的上升沿将读命令READ与具有“高”电平的片选信号CS一起施加到半导体存储器装置100。存储器控制器110可以将列地址CADD、具有“低”电平(或“高”电平)的突发长度信息BLI以及具有“低”电平的数据位数信息DQI与读命令READ一起施加。因此，半导体存储器装置100的突发长度BL可以被设置为16(或32)，并且数据DQ的位数可以被设置为8。
重申的是，例如，存储器控制器30可以将从半导体存储器装置100向第一功能装置(“无线通信器34”)发送数据时施加的数据位数信息的电平设置为小于从半导体存储器装置100向第二功能装置(“图形处理器36”)发送数据时施加的数据位数信息的电平。
因此，半导体存储器装置100可以顺序地输出突发长度BL为16(或32)的8位数据DQ1至DQ8，使得从连接到的存储器单元由行地址RADD选择的存储器单元阵列20的奇数页存储器单元阵列10-12的一条字线相连接的存储器单元当中由列地址CADD选择的存储器单元输出的数据与数据选通信号DQS的边沿对准。也就是说，存储器控制器110可以通过设置从半导体存储器装置100向无线通信器34发送数据时的页大小、数据的位数和/或突发长度来将电子装置400的功耗减少为小于从半导体存储装置100向图形处理器36发送数据时的电子装置400的功耗。
图9是示出根据一些示例实施例的电子装置900的图。如本文所述的电子装置900可以包括如本文所述的半导体存储器装置100、片上系统(SoC)300等和/或可以被配置为实现如本文所述的半导体存储器装置100、片上系统(SoC)300等的一个或多个部分的功能。如本文所述的电子装置900可以包括如本文所述的整个半导体存储器装置100和/或可以被配置为实现如本文所述的整个半导体存储器装置100的功能。如本文所述的电子装置900可以包括如本文所述的存储器系统的一些或全部和/或可以被配置为实现如本文所述的存储器系统的一些或全部的功能。如本文所述的电子装置900可以包括如本文所述的电子装置400和/或可以被配置为实现如本文所述的电子装置400的一个或多个部分的功能。
参考图9，电子装置900包括存储器920、处理器930和通信接口940。
电子装置900可以被包括在一个或多个各种电子装置中，所述各种电子装置包括例如移动电话、计算机装置、数码相机、传感器装置等。移动装置可以包括移动电话、智能手机、个人数字助理(PDA)、其某种组合等。计算装置可以包括个人计算机(PC)、平板电脑、膝上型电脑、上网本、其某种组合等。
存储器920、处理器930和通信接口940可以通过总线910彼此进行通信。
通信接口940可以使用有线传输和/或各种互联网协议来发送来自外部装置(例如，外部源)的数据。例如，外部装置可以包括图像提供服务器、显示装置、移动装置(诸如移动电话、智能手机、个人数字助理(PDA)、平板电脑和膝上型计算机)、计算装置(诸如个人计算机(PC)、平板电脑和上网本)、图像输出装置(诸如TV和智能TV)，以及图像捕获装置(诸如相机和摄像机)。
处理器930可以执行程序并控制电子装置900。待由处理器930执行的程序代码(“程序指令”)可以存储在存储器920中。电子系统可以通过输入/输出装置(未示出)连接到外部装置并且与外部装置交换数据。
存储器920可以存储信息。存储器920可以是易失性或非易失性存储器。存储器920可以是非暂时性计算机可读存储介质。存储器可以存储计算机可读指令，所述计算机可读指令在被执行时导致执行如本文所述的一个或多个方法、功能、处理等。在一些示例实施例中，处理器930可以执行存储在存储器920中的一个或多个计算机可读指令。
在一些示例实施例中，电子装置900可以包括显示面板(未示出)。
在一些示例实施例中，通信接口940可以包括USB和/或HDMI接口。在一些示例实施例中，通信接口940可以包括无线通信接口。在一些示例实施例中，通信接口940可以包括有线通信接口。
根据本发明构思的一些示例实施例，可以在响应于从外部输入的数据信息、页大小信息和/或突发长度信息而改变数据的位数、页大小和/或突发长度的同时执行半导体存储器装置的操作。
根据本发明构思的一些示例实施例，在半导体存储器装置的读操作或写操作期间可以输入或输出较少的数据的位数，从而减少功耗。此外，可以通过减小页大小来执行读操作或写操作，从而减少功耗。另外，可以通过减小突发长度来执行读操作或写操作，从而减少功耗并因此改善半导体存储器装置的操作，并因此改善包括其的任何电子装置的操作。
根据本发明构思的一些示例实施例，存储模块和电子装置的电池的功耗可以减少。
虽然已经参考附图描述了本发明构思的一些示例实施例，但本领域技术人员应该理解，可以在不脱离本发明构思的范围和不改变其基本特征的情况下做出各种修改。因此，上述示例实施例应该仅被认为是描述性的而不是为了限制的目的。

Claims (20)

1.一种半导体存储器装置，包括：
模式设置寄存器，其被配置为响应于模式设置命令来输入与所述模式设置命令一起施加的模式设置代码以设置与数据位数相关联的在线数据；
控制信号发生器，其被配置为响应于所述在线数据被设置为使能状态，输入与写命令一起施加的指示了数据的第一位数的数据位数信息以产生第一数据信号，并且输入与读命令一起施加的指示了数据的第二位数的数据位数信息以产生第二数据信号；
存储器单元阵列，其被配置为将写数据输入到存储器单元或从所述存储器单元输出读数据，所述存储器单元是由基于行地址和激活命令产生的字线选择信号和基于列地址和所述写命令或所述读命令产生的列选择信号而选择的；
数据写入器，其被配置为响应于所述写命令和所述第一数据信号而输入从外部源接收的所述第一位数的数据，以将所述写数据发送到所选的存储器单元；
数据读取器，其被配置为响应于所述读命令和所述第二数据信号而输入从所选的存储器单元接收的所述读数据，以将所述第二位数的数据发送到所述外部源；以及
命令和地址发生器，其被配置为产生包括在与所述激活命令一起施加的地址中的行地址和页大小信息，产生包括在与所述写命令一起施加的地址中的列地址和数据位数信息，以及产生包括在与所述读命令一起施加的地址中的列地址和数据位数信息，
其中，数据的所述第一位数不同于数据的所述第二位数，并且
其中，所述页大小信息与所述激活命令在相同的时钟周期内，并且所述数据位数信息与所述写命令或所述读命令在相同的时钟周期内。
2.根据权利要求1所述的半导体存储器装置，其中，所述命令和地址发生器还被配置为：
基于对从所述外部源接收的命令和地址中包括的命令进行解码来产生所述模式设置命令、所述激活命令、所述写命令或所述读命令，以及
基于包括在与所述模式设置命令一起施加的命令和地址中的地址来产生所述模式设置代码。
3.根据权利要求2所述的半导体存储器装置，其中，
所述模式设置寄存器还被配置为响应于所述模式设置命令而输入所述模式设置代码以设置与所述半导体存储器装置的页大小相关联的在线页大小，并且
所述控制信号发生器还被配置为响应于所述在线页大小被设置为使能状态而输入所述页大小信息以产生偶数页选择信号和奇数页选择信号两者。
4.根据权利要求3所述的半导体存储器装置，其中，
所述命令和地址发生器还被配置为产生包括在与所述写命令或所述读命令一起施加的地址中的突发长度信息，
所述模式设置寄存器还被配置为响应于所述模式设置命令而输入所述模式设置代码以设置与突发长度相关联的在线突发长度，
所述控制信号发生器还被配置为响应于所述写命令并且响应于所述在线突发长度被设置为使能状态而输入所述突发长度信息以产生第一突发长度信号，以及响应于所述读命令并且响应于所述在线突发长度被设置为使能状态而输入所述突发长度信息以产生第二突发长度信号，
所述数据写入器被配置为响应于所述第一突发长度信号而按第三数量顺序地输入所述第一位数的数据，并且
所述数据读取器被配置为响应于所述第二突发长度信号而按第四数量顺序地输出所述第二位数的数据。
5.根据权利要求3所述的半导体存储器装置，其中，所述存储器单元阵列包括：
偶数页驱动器，其被配置为响应于所述偶数页选择信号而被使能，并且响应于所述字线选择信号来驱动多条偶数字线；
偶数页存储器单元阵列，其包括连接在所述多条偶数字线和多条偶数位线之间的多个偶数存储器单元；
奇数页驱动器，其被配置为响应于所述奇数页选择信号而被使能，并且响应于所述字线选择信号来驱动多条奇数字线；以及
奇数页存储器单元阵列，其包括连接在所述多条奇数字线和多条奇数位线之间的多个奇数存储器单元。
6.根据权利要求5所述的半导体存储器装置，其中，
所述页大小信息包括2位，所述2位中的一位指定整页大小或半页大小，
响应于指定整页大小的所述2位的第一位而激活所述偶数页选择信号和所述奇数页选择信号两者，并且
响应于指定半页大小的所述2位的所述第一位，基于所述页大小信息的第二位激活所述偶数页选择信号和所述奇数页选择信号中的一个信号。
7.根据权利要求2所述的半导体存储器装置，其中，
所述命令和地址发生器还被配置为产生包括在与所述写命令或所述读命令一起施加的地址中的突发长度信息，
所述模式设置寄存器还被配置为响应于所述模式设置命令而输入所述模式设置代码以设置与突发长度相关联的在线突发长度，
所述控制信号发生器还被配置为响应于所述写命令并且响应于所述在线突发长度被设置为使能状态而输入所述突发长度信息以产生第一突发长度信号，以及响应于所述读命令并且响应于所述在线突发长度被设置为使能状态而输入所述突发长度信息以产生第二突发长度信号，
所述数据写入器被配置为响应于所述第一突发长度信号而按第三数量顺序地输入所述第一位数的数据，并且
所述数据读取器被配置为响应于所述第二突发长度信号而按第四数量顺序地输出所述第二位数的数据。
8.一种存储器系统，包括：
存储器控制器，其被配置为响应于时钟信号而施加片选信号以及命令和地址，并且输入或输出数据；以及
半导体存储器装置，其被配置为响应于所述时钟信号而输入所述片选信号和所述命令和地址，并且输入或输出数据，
其中，所述半导体存储器装置还被配置为：
当响应于所述时钟信号而施加的所述片选信号和包括在所述命令和地址中的命令指示了模式设置命令时，输入包括在所述命令和地址中的地址作为模式设置代码以设置与数据位数相关联的在线数据，
响应于包括在所述地址中的指示了数据的第一位数的数据位数信息，响应于所述在线数据被设置为使能状态，并且还响应于所述命令是写命令，输入从外部源输入的所述第一位数的数据，以及
响应于包括在所述地址中的指示了数据的第二位数的数据位数信息，响应于所述在线数据被设置为使能状态，并且还响应于所述命令是读命令，将所述第二位数的数据输出到所述外部源，
其中，数据的所述第一位数不同于数据的所述第二位数，并且
其中，所述数据位数信息与所述写命令或所述读命令在相同的时钟周期内。
9.根据权利要求8所述的存储器系统，其中，所述存储器控制器还被配置为将针对所述写命令施加的数据位数信息的电平设置为大于针对所述读命令施加的数据位数信息的电平。
10.根据权利要求8所述的存储器系统，其中，所述半导体存储器装置还被配置为：
响应于所述命令是模式设置命令，接收包括在所述地址中的所述模式设置代码以设置与所述半导体存储器装置的页大小相关联的在线页大小，
响应于所述在线页大小被设置为使能状态，并且还响应于所述命令是激活命令，产生包括在所述地址中的行地址和页大小信息，并且基于所述页大小信息产生偶数页选择信号和奇数页选择信号两者，以及
响应于所述命令是写命令或读命令，产生包括在所述地址中的列地址，并且
其中，所述页大小信息与所述激活命令在相同的时钟周期内。
11.根据权利要求10所述的存储器系统，其中，所述存储器控制器还被配置为将针对所述写命令施加的页大小信息的电平设置为大于针对所述读命令施加的页大小信息的电平。
12.根据权利要求10所述的存储器系统，其中，
所述半导体存储器装置包括存储器单元阵列，
所述存储器单元阵列包括：
偶数页驱动器，其被配置为响应于所述偶数页选择信号而被使能，并且响应于使用所述行地址产生的字线选择信号来驱动多条偶数字线；
偶数页存储器单元阵列，其包括连接在所述多条偶数字线和多条偶数位线之间的多个偶数存储器单元；
奇数页驱动器，其被配置为响应于所述奇数页选择信号而被使能，并且响应于所述字线选择信号来驱动多条奇数字线；以及
奇数页存储器单元阵列，其包括连接在所述多条奇数字线和多条奇数位线之间的多个奇数存储器单元。
13.根据权利要求10所述的存储器系统，其中，所述半导体存储器装置还被配置为：
响应于所述命令是模式设置命令，输入包括在所述命令和地址中的模式设置代码以设置与突发长度相关联的在线突发长度，
响应于所述在线突发长度被设置为使能状态，并且还响应于所述命令是写命令，基于包括在所述地址中的突发长度信息产生第一突发长度信号，
响应于所述在线突发长度被设置为使能状态，并且还响应于所述命令是读命令，基于包括在所述地址中的突发长度信息产生第二突发长度信号，
响应于所述第一突发长度信号而按第三数量顺序地输入所述第一位数的数据，以及
响应于所述第二突发长度信号而按第四数量顺序地输出所述第二位数的数据。
14.根据权利要求13所述的存储器系统，其中，所述存储器控制器还被配置为将与所述写命令一起施加的突发长度信息的电平设置为大于或等于与所述读命令一起施加的突发长度信息的电平。
15.根据权利要求8所述的存储器系统，其中，所述半导体存储器装置还被配置为：
响应于所述命令是模式设置命令，输入包括在所述命令和地址中的模式设置代码以设置与突发长度相关联的在线突发长度，
响应于所述在线突发长度被设置为使能状态，并且还响应于所述命令是写命令，输入包括在所述地址中的列地址和突发长度信息以产生第一突发长度信号，
响应于所述在线突发长度被设置为使能状态，并且还响应于所述命令是读命令，输入包括在所述地址中的列地址和突发长度信息以产生第二突发长度信号，
响应于所述第一突发长度信号而按第三数量顺序地输入所述第一位数的数据，以及
响应于所述第二突发长度信号而按第四数量顺序地输出所述第二位数的数据。
16.根据权利要求15所述的存储器系统，其中，所述存储器控制器还被配置为将与所述写命令一起施加的突发长度信息的电平设置为大于或等于与所述读命令一起施加的突发长度信息的电平。
17.一种电子装置，包括：
片上系统，其被配置为响应于时钟信号而施加片选信号以及命令和地址，并且输入或输出数据；以及
半导体存储器装置，其被配置为响应于所述时钟信号而处理施加的所述片选信号和所述命令和地址，并且输入或输出数据；
其中，所述片上系统包括：
第一功能装置，其被配置为使用第一带宽输入或输出数据；
第二功能装置，其被配置为使用大于所述第一带宽的第二带宽输入或输出数据；
存储器控制器，其被配置为控制要在所述第一功能装置与所述半导体存储器装置之间输入或输出的数据，并且控制要在所述第二功能装置与所述半导体存储器装置之间输入或输出的数据；以及
中央处理单元，其被配置为控制所述第一功能装置、所述第二功能装置和所述存储器控制器，并且
所述半导体存储器装置还被配置为：
当响应于所述时钟信号而施加的所述片选信号和包括在所述命令和地址中的命令指示了模式设置命令时，输入包括在所述命令和地址中的地址作为模式设置代码以产生与数据位数相关联的在线数据，
响应于包括在所述地址中的数据位数信息，响应于所述在线数据被设置为使能状态，并且还响应于所述命令是写命令，从外部源输入第一位数的数据，以及
响应于包括在所述地址中的数据位数信息，响应于所述在线数据被设置为使能状态，并且还响应于所述命令是读命令，将第二位数的数据输出到所述外部源，
其中，数据的所述第一位数不同于数据的所述第二位数，并且
其中，所述数据位数信息与所述写命令或所述读命令在相同的时钟周期内。
18.根据权利要求17所述的电子装置，其中，所述存储器控制器还被配置为将从所述半导体存储器装置向所述第一功能装置发送数据时所施加的所述数据位数信息的电平设置为小于从所述半导体存储装置向所述第二功能装置发送数据时所施加的数据位数信息的电平。
19.根据权利要求18所述的电子装置，其中，
所述半导体存储器装置还被配置为：
响应于所述命令是模式设置命令，输入包括在所述地址中的模式设置代码以设置在线页大小，
响应于所述在线页大小被设置为使能状态，并且还响应于所述命令是激活命令，输入包括在所述地址中的行地址和页大小信息以使用所述页大小信息来产生偶数页选择信号和奇数页选择信号，以及
响应于所述命令是写命令或读命令，产生包括在所述地址中的列地址，并且
所述存储器控制器还被配置为将针对所述写命令施加的页大小信息的电平设置为大于针对所述读命令施加的页大小信息的电平，其中，所述页大小信息与所述激活命令在相同的时钟周期内。
20.根据权利要求19所述的电子装置，其中，
所述半导体存储器装置还被配置为：
响应于所述命令是模式设置命令，输入包括在所述地址中的模式设置代码以设置在线突发长度，
响应于所述在线突发长度被设置为使能状态，并且还响应于所述命令是写命令，基于包括在所述地址中的突发长度信息产生第一突发长度信号，
响应于所述在线突发长度被设置为使能状态，并且还响应于所述命令是读命令，基于包括在所述地址中的突发长度信息产生第二突发长度信号，
响应于所述第一突发长度信号而按第三数量顺序地输入所述第一位数的数据，
响应于所述第二突发长度信号而按第四数量顺序地输出所述第二位数的数据，并且
所述存储器控制器还被配置为将从所述半导体存储器装置向所述第一功能装置发送数据时所施加的突发长度信息的电平设置为等于或小于从所述半导体存储器向所述第二功能装置发送数据时所施加的突发长度信息的电平。
CN201810730845.4A 2018-01-02 2018-07-05 半导体存储器装置及具有该装置的存储器系统和电子装置 Active CN109994138B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0000205 2018-01-02
KR1020180000205A KR102558827B1 (ko) 2018-01-02 2018-01-02 반도체 메모리 장치, 및 이 장치를 구비하는 메모리 시스템 및 전자 장치

Publications (2)

Publication Number Publication Date
CN109994138A CN109994138A (zh) 2019-07-09
CN109994138B true CN109994138B (zh) 2024-05-07

Family

ID=67059613

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810730845.4A Active CN109994138B (zh) 2018-01-02 2018-07-05 半导体存储器装置及具有该装置的存储器系统和电子装置

Country Status (3)

Country Link
US (1) US10908827B2 (zh)
KR (1) KR102558827B1 (zh)
CN (1) CN109994138B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200050679A (ko) * 2018-11-02 2020-05-12 에스케이하이닉스 주식회사 반도체장치
CN114115439A (zh) 2020-08-26 2022-03-01 长鑫存储技术有限公司 存储器
CN114115440B (zh) * 2020-08-26 2023-09-12 长鑫存储技术有限公司 存储器
CN114115437B (zh) 2020-08-26 2023-09-26 长鑫存储技术有限公司 存储器
CN114115441B (zh) 2020-08-26 2024-05-17 长鑫存储技术有限公司 存储器
KR102493067B1 (ko) * 2021-02-17 2023-01-30 한양대학교 산학협력단 프로그램 동작 시 메모리 셀들 사이의 간섭을 방지하는 3차원 플래시 메모리 및 그 동작 방법
CN117396857A (zh) * 2021-12-21 2024-01-12 华为技术有限公司 一种数据存储方法、存储装置及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0852380A2 (en) * 1997-01-02 1998-07-08 Texas Instruments Incorporated Variable latency memory circuit
CN101105972A (zh) * 2006-07-12 2008-01-16 富士通株式会社 半导体存储器、控制器和半导体存储器操作方法
US7579683B1 (en) * 2004-06-29 2009-08-25 National Semiconductor Corporation Memory interface optimized for stacked configurations
KR20120109958A (ko) * 2011-03-28 2012-10-09 삼성전자주식회사 커맨드/어드레스 캘리브레이션을 채용하는 메모리 장치
CN106356087A (zh) * 2015-07-17 2017-01-25 三星电子株式会社 具有自适应页大小控制的半导体存储器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6889304B2 (en) 2001-02-28 2005-05-03 Rambus Inc. Memory device supporting a dynamically configurable core organization
US6549997B2 (en) 2001-03-16 2003-04-15 Fujitsu Limited Dynamic variable page size translation of addresses
US6751159B2 (en) * 2001-10-26 2004-06-15 Micron Technology, Inc. Memory device operable in either a high-power, full-page size mode or a low-power, reduced-page size mode
US20030158995A1 (en) 2002-02-15 2003-08-21 Ming-Hsien Lee Method for DRAM control with adjustable page size
US7761683B2 (en) 2002-03-05 2010-07-20 Hewlett-Packard Development Company, L.P. Variable width memory system and method
JP2003338200A (ja) * 2002-05-17 2003-11-28 Mitsubishi Electric Corp 半導体集積回路装置
US7657724B1 (en) 2006-12-13 2010-02-02 Intel Corporation Addressing device resources in variable page size environments
GB0813833D0 (en) 2008-07-29 2008-09-03 Transitive Ltd Apparatus and method for handling page protection faults in a computing system
KR101599795B1 (ko) 2009-01-13 2016-03-22 삼성전자주식회사 페이지 사이즈를 조절할 수 있는 반도체 장치
US9563597B2 (en) * 2012-03-19 2017-02-07 Rambus Inc. High capacity memory systems with inter-rank skew tolerance
US9128843B2 (en) 2012-10-11 2015-09-08 Industrial Technology Research Institute Method and computer system for memory management on virtual machine system
US9588902B2 (en) 2012-12-04 2017-03-07 Advanced Micro Devices, Inc. Flexible page sizes for virtual memory
US9257165B2 (en) * 2014-03-10 2016-02-09 Everspin Technologies, Inc. Assisted local source line
US10416890B2 (en) 2015-09-09 2019-09-17 Intel Corporation Application execution enclave memory page cache management method and apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0852380A2 (en) * 1997-01-02 1998-07-08 Texas Instruments Incorporated Variable latency memory circuit
US7579683B1 (en) * 2004-06-29 2009-08-25 National Semiconductor Corporation Memory interface optimized for stacked configurations
CN101105972A (zh) * 2006-07-12 2008-01-16 富士通株式会社 半导体存储器、控制器和半导体存储器操作方法
KR20120109958A (ko) * 2011-03-28 2012-10-09 삼성전자주식회사 커맨드/어드레스 캘리브레이션을 채용하는 메모리 장치
CN106356087A (zh) * 2015-07-17 2017-01-25 三星电子株式会社 具有自适应页大小控制的半导体存储器件

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
A 2-Gb/s Intrapanel Interface for TFT-LCD With a VSYNC-Embedded Subpixel Clock and a Cascaded Deskew and Multiphase DLL;Hyung-Joon Chi等;《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—II: EXPRESS BRIEFS》;20111006;第第58卷卷(第第10期期);全文 *
基于钟控传输门绝热逻辑电路的绝热FIFO设计;汪鹏君;徐建;杜歆;陈耀武;;浙江大学学报(工学版);20080815(08);全文 *
高速海量SDRAM控制器的实现方案;王强;朱名日;孙朝华;;电子技术;20071220(Z3);全文 *

Also Published As

Publication number Publication date
CN109994138A (zh) 2019-07-09
KR20190082515A (ko) 2019-07-10
US20190205051A1 (en) 2019-07-04
US10908827B2 (en) 2021-02-02
KR102558827B1 (ko) 2023-07-24

Similar Documents

Publication Publication Date Title
CN109994138B (zh) 半导体存储器装置及具有该装置的存储器系统和电子装置
US10553273B2 (en) Semiconductor memory device and data path configuration method thereof
US9792978B2 (en) Semiconductor memory device and memory system including the same
US9064603B1 (en) Semiconductor memory device and memory system including the same
US10545689B2 (en) Data storage device and operating method thereof
US20180239557A1 (en) Nonvolatile memory device, data storage device including the same, and operating method of data storage device
US10546618B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US9785584B2 (en) Data storage device and method thereof
US20190220220A1 (en) Data storage device, operating method thereof and nonvolatile memory device
US10871915B2 (en) Data processing system and operating method thereof
US10719382B2 (en) Collecting state records of cores in a data storage device
US20210326060A1 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US20190278704A1 (en) Memory system, operating method thereof and electronic apparatus
KR20160144564A (ko) 불휘발성 메모리 모듈 및 그것의 동작 방법
US11366736B2 (en) Memory system using SRAM with flag information to identify unmapped addresses
CN115910146A (zh) 存储器装置和存储器装置的操作方法
US10564896B2 (en) Data storage device and operating method thereof
US10203891B2 (en) Data storage device and data processing system
CN112328167A (zh) 存储器装置及其操作方法
US11615829B1 (en) Memory device performing refresh operation based on a random value and method of operating the same
US20230124660A1 (en) Semiconductor memory devices and methods of operating the same
US11631448B1 (en) Memory device performing refresh operation and method of operating the same
US20240096391A1 (en) Memory devices and methods thereof for managing row hammer events therein
US20230236732A1 (en) Memory device
US20240071446A1 (en) Apparatuses and methods for providing command having on-the-fly (otf) latency to memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant