TWI246767B - Semiconductor device with capacitor and fuse and its manufacture method - Google Patents

Description

1246767 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體裝置及其製造方法，更明確地 說，係關於一種具有至少複數個電容器與複數個保險絲的 半導體裝置及其製造方法。 【先前技術】 猎由於一半導體基板的其中一個表面上形成複數個主動 組件（例如金屬氧化半導體（M0S)場效電晶體（FET)，下文中 簡稱為MOSFET)以及複數個被動組件（例如電容器、電阻 器、以及保險絲），並且利用繞線線路來連接該些組件，便 可製造一具有預期電路的半導體裝置。 舉例來說，藉由在形成於一半導體基板上的導體膜之上 /儿％具有預設圖案的遮罩，並且蝕刻且移除未被該遮罩 k孤的^體膜，便可形成每個電路組件。為形成單層結構 與多層結構的電路組件，必須要有許多道製程。 口人希王減少製程的數量，以便改良整合各種電路之半 ‘脱衣置的生產力並且降低製造成本。共同使用製造各種 私路組件的部份製程便可降低製程數量。 舉例來5兄’曰本專利特許公開申請案第SHO-60-261154 "更敘述種半導體裝置，其中可利用一道圖案化製程 來幵/成MOSFET的閘極電極以及一保險絲。 曰本專利特許公開申請案第ΗΕΙ-2-290078號中便敘述一 種半導f 4+ ! ^ 衣置’其中電容器的下電極、保險絲以及繞線線 路係由相同的導體層所製成。 95446.doc 1246767 曰本專利特許公開申請案第HEI-6-283665號中便敘述一 種自我保護退耦電容器，其中可利用一道圖案化製程來形 成上電極以及一保險絲。 曰本專利特許公開申請案第HEI-7-1 30861號中便敘述一 種半導體積體電路裝置，其中可利用一道圖案化製程來形 成MOSFET的閘極電極以及一保險絲。 曰本專利特許公開申請案第HEI-8-274257號中便敘述一 種半導體裝置，其中可利用一道圖案化製程來形成電容器 的上下電極、電阻器、以及MOSFET的閘極電極。於此範 例中，該電容器的上電極具有雙層結構，並且可執行一圖 案化製程作為形成該雙層結構之上電極的前置製程。 曰本專利特許公開申請案第HEI-11· 195753號中便敘述 一種半導體裝置，其中會形成一 MOS電晶體與一電容器， 兩者係被耦合在一起而不會分離，而且可利用一道圖案化 製程來形成該電容器的上電極（反電極）或下電極以及電阻 器或保險絲。 曰本專利案第3092790號中揭示一種利用兩道微影製程 來形成一電容器、一電阻器、以及MOSFET之閘極電極的 方法。利用此方法，於形成一導體層作為電容器的下電極 之後，便可形成且圖案化一電容器介電膜。而後，便可形 成一導體層作為該電容器的上電極。此導體層係由兩層所 製成，一多晶石夕層及一金屬石夕化物層。形成一钱刻遮罩， 用以留下該上電極，並且蝕刻作為該上電極的導體層。即 使已經露出該電容器介電膜的一部份，仍要繼續蝕刻，進 95446.doc 1246767 而圖案化作為該下電極的導體層。 所以’便可利用兩道料旦彡制 放〜衣耘（圖案化該電容器介電膜的 义程及圖案化該上電極的_ 的衣耘）來構成該電容器。製成該電 阻态的導體層係和該雷交哭 私谷的之下電極的導體層相同。 曰本專利特岭公開申請案第紐〇_6〇_26丨154號、第 SH0,62.238658號、第 HEI436535i 號第跡號 '及第HEI 7 13G861號揭不_種具有由多晶⑪與金屬石夕化 物所製成的雙層結構的伴降#。& #碰_ # 们保險4此結構可降低保險絲的電 阻，並且避免發生非預期的保險絲損毀。 在下面各種電路中會一起使用電容器、MOSFET、以及 :險絲：記憶體電路；電壓或電流修整電路；以及能夠維 又电路功此的缺陷緩解電路（所謂的冗餘電路），即使部份會 有缺陷亦然。 、甩谷杰會具有至少三層：一下電極、—電容器介電膜、 以及一上電極，不過，其係利用半導體基板作為下電極。 MOSFET閘極與保險絲的層數至少為一層。 依慣例，必須利用至少三個蝕刻遮罩來構成一具有至少 g的黾谷态及一具有至少一層的保險絲，以便圖案化每 一層’其並不含該電容器與該保險絲間的繞線製程。 減少半導體裝置製造所使用的蝕刻遮罩數量便可減少製 程的數量。減少製程的數量，便很容易改良生產力以及半 導體裝置的製造成本。 【發明内容】 本發明的目的係提供一種能夠利用少量製程來製造之具 95446.doc 1246767 有複數個電容器、複數個 w- p, 以及禝數個保險絲的 π ^ ^ 八、方法，即使其具有複數種具相 同線見及不同損毁特徵的保險絲亦無妨。 本發明的另—g & # _ ^ 爽制、生 、’、’、種然需利用額外的微影製程 來衣k之具有複數個電容哭 — ° 乂及硬數個保險絲的半導體裝 置亚且提供其製造方法。 根據本發明的其中一 、硯2 獒供一種半導體裝置，其 已括· 一半導體基板，苴且 一-一 ’…、有兀件隔離絕緣膜及一供MOS 场效笔晶體使用的閘極 ^ 緣者係分别形成於該半導 體基板的其中一個表面h · L At^ 上，一形成於該元件隔離絕緣膜之 上的電容器，該電容器具有—社 ^ ^ $結構，其令於該元件隔 離絕緣膜之上依序堆疊著一 耆下电極、一電容器絕緣膜、以 及一上電極，而該上電極包 ^ 3 形成於該電容器絕緣膜之 上且材料和下電極之材料 稍Π的弟一上電極以及一形成於 Γ弟Γ上電極之上且材料和該第一上電極之材料不同的第 j电極’ MOS~效電晶體，其具有一形成於該間極絕 緣膜之上的閘極電極，兮带 Μ閘極电極包含一材料和下電極之 材料相同的第-間極電極以及一形成於該第一間極電極之 上且材枓和該第二上電極之材料相同的第二閘極電極，第 一閘極電極的厚度約耸Μ 寺於下电極的厚度，而第二閘極 的厚度約等於第二上雷榀沾序☆

柽的厗度，以及一形成於該元件F 離絕緣膜之上的第一保险絲二七一 ^ 、險、、糸，该弟一保險絲包含一材料 下電極之材料相同的筮 ^ ^ ^ 妁弟一可溶層以及一形成於該第一可溶 層之上且材料和該第-W + p ^ %極之材料相同的第二可溶層， 95446.doc 1246767 可溶層的厚度約等於下電極的厚度，而第 厚度約等於第二上電極的厚度。 广據本《明的另一項觀點，提供一種半導體裝置，其包 i半導體基板’其具有_元件隔離絕緣膜及—供 场效電晶體使用的閘極 v 巴緣勝，兩者係分別形成於該半導 月豆基板的其中一個矣 · 上’—形成於該元件隔離絕緣膜之 上的電容器，該雷交哭 ° 有一層疊結構，其中於該元件隔 離絕緣膜之上依序堆疊著一 且考下电極、一電容器絕緣膜、以 及一上電極’而該上電極包含-形成於該電容器絕緣膜之 2材枓和下電極之材料相同的第-上電極以及-形成於 :弟：上電極之上且材料和該第-上電極之材料不同的第 ° M0S%效電晶體，其具有一形成於該閘極絕 緣膜之上的閘極電極， 恭 ^閘極电極包含一材料和下電極之 〆相同的第-閘極電極以及_形成於㈣—閘極電極之 上且材料和該第二上電極之材料相同的第二閉極電極，第 閉極電極的厚度約等带 ^ ^ 下私極的厚度，而第二閘極電極 的厚度約等於第二 包位的尽度，一形成於該半導體基板 下方支撐層’兩者間會插入-絕緣膜，該下方 …含—材料和下電極之材料相同的第一下方支撐層 以及一形成於該第一下方 ^ 支棕層之上且材料和該電容器絕 、、彖fe之材料相同的第二 叉撐層，第一下方支撐層的厚 度、力寺於下電極的厚戶， 一 兩六σ 又而弟一下方支撐層的厚度約等於 黾谷裔、、、邑緣膜的厚度· 一 又 ’ 乂及一形成於該下方支撐層之上的 弟一保險絲，該第一 ^ s 材枓和第一上電極之材 95446.doc 1246767 料相同的第一可溶層以 夂形成於该弟一可溶層之上且材 料和該第二上雷極夕士士余丨丄 之材枓相同的第二可溶層，第一可溶展 的厚度約等於第一卜带n α 曰 …一 私。勺厚度，而第二可溶層的厚度約 导於第一上電極的厚度。 根據本發明另一 Ji wu ^ 員嬈點，提供一種製造一半導體裝置的

/，5亥半導體裝置至少—電容器、—保險絲、以及-MOS 7效電晶體’全部均係形成於半導體基板的其中-個表面 上，違方法包括：一進供半 丰備步驟，用於準備該半導體基板， 口亥半^脰基才反具有一分A us i 雕 、 牛隔離絕緣膜及一供形成於該半導 月豆土板之該表面上的M〇s場效 琢双私日日體使用的閘極絕緣膜， 该半導體基板包含一第一墓 V體層，用於覆蓋該元件隔離絕 、、彖胰與该閘極絕緣膜，一介泰 .)丨书層與一第二導體層，其材料 孝弟一v體層的材料相 = 一嘗的堆豐順序如前述；一第 一圖案化步驟，用於利用一 一恭 、 x彳遮罩來將該介電層與該第 ,Α 木，其中欲形成電容器之區域 :::電層會保留成為該電容器的電容器絕緣膜，該電容 矛^、’/之上的弟二導體層則不會進行任何餘刻，並且會 私除欲形成一第一保險絲 硃中的介電層；一導體層形 成步驟，用於形成一第二莫 介+思 &弟-¥體層，其會覆蓋第-導體層、 "电層、以及第二導體層，第三 一蛤體層係由和第一導體層 之材科不同的金屬或金屬矽化物 吓衣戚，以及一第二圖荦 匕v驟，用於利用一蝕刻遮罩 ’、 施奶办 建用该介電層與該元件隔 、、、巴緣膜作為蝕刻阻止部來將該” _ 件隔離絕緣膜之上的每 一層蝕刻成一預設圖案，苴中令带〜 口木，、Τ σ亥包谷器絕緣膜之上的第二 95446.doc -10 - 1246767 導體層會被圖案化成該電容器的第一上電極，該第一上電 極之上的第二導體層會被圖案化成該電容器的第二上電 ，，該電容器絕緣膜下方的第一導體層會保留成為該電容 為的下電極，欲形成第一保險絲之區域中的第一導體層會 保留成為該第一保險絲的第一可溶層，而第一可溶層之上 的第三導體層則會保留成為該第一保險絲的第二可溶層。 根據本务明另一項觀點，提供一種製造一半導體裝置的 方法，該半導體裝置包括至少_電容器、—保險絲:以及 MOS場效電晶體，全部均係形成於半導體基板的其中一 们表面上，该方法包括：一準備步驟，用於準備該半導體 基板，該半導體基板具有一元件隔離絕緣膜及一供形成於 。亥半導體基板之該表面上的M〇s場效電晶體使用的閘極絕 緣膜，该半導體基板包含一第一導體層，用於覆蓋該元件 隔離絕緣膜與該閘極絕緣膜，一介電層與一第二導體層， 材料和弟一導體層的材料相同，三者的堆疊順序如前 迷，一第一圖案化步驟，用於利用一蝕刻遮罩來將該介電 層與該第二導電層圖案化成一預設圖案，其中欲形成電容 為之區域中的介電層會保留成為該電容器的電容器絕緣 膜，欲形成第一保險絲之區域中的電容器絕緣膜之上的第 一導體層則不會進行任何蝕刻，並且保留欲形成第一保險 、、糸之區域中的第二導體層而未進行任何餘刻；一導體層形 成步驟，用於形成一第三導體層，其會覆蓋第一導體層、 介電層、以及第二導體層，第三導體層係由和第一導體層 之材料不同的金屬或金屬矽化物所製成；以及一第二圖案 95446.doc 1246767 離/肖於利用""㈣遮罩且運用該介電層與該元件隔 巴緣膜作為姓刻阻止部來將該元件隔離絕緣膜之上的每 :餘刻成一預設圖案，其中該電容器絕緣膜之上的第二 -層會被圖案化成該電容器的第一上電極，該第一上電 :上的第體層會被圖案化成該電容器的第二上電 該電容n絕'«下方㈣—導體層會保留成為該電容 -的下電極’欲形成第一保險絲之區域中的第二導體層會 被圖案化成該第-保險絲的第一可溶層，而第一可溶層之 上的第三導體層則會保留成為該第一保險絲的第二可溶 層。 —種能夠利用少量製程來製造之具有複數個電容器、複 數個MOSFET、以及複數個保險絲的半導體裝置，即使利 用該等保險絲相同的線寬將複數種具有不同損毀特徵的保 險絲整合在一起亦無妨。本發明能夠利用便宜的方式來提 供一具有預期電路的半導體裝置。 根據本發明的另一項觀點，提供一種半導體裝置，其包 括·一形成於一半導體基板之一表面的部份區域中的絕緣 膜，被置放於該絕緣膜之部份區域中的電容器，該電容 器包含一下電極、一電容器介電膜、一由矽製成的第一上 電極、以及一由電阻率低於該第一上電極的材料製成的第 二上電極，全部均依上述順序分別從一半導體基板側處進 行堆疊；以及一被置放於該絕緣膜之部份區域中的第一保 險絲，該第一保險絲具有一層疊結構，其係從該半導體基 板側處依序堆疊一下層、一中間層、以及一上層，其中嗜 95446.doc -12- 1246767 下層的材料和了電極的材料 声知η 反力興下電極的厚 又同，该中間層的材料和第一 度亦斑第一… ’極的材料相同而且厚 朽厂 的厚度相同’該上層的材料和第-上雷 钿秘 予度亦與弟-上電極的厚度相同。 根據本發明的另一頊顴 一/ 員咸^耠供一種半導體裝置，苴包 •形成於一半導體基板之一表面的 脰· _、木取 〜口M刀&域中的絕緣 哭^人？放於該絕緣膜之部份區域中的電容器，該電容 广-下電極、一電容器介電膜、一由石夕 电極、以及—由電阻率 、 一上笔極，全部均依上述 弟 行堆A •、… 4貝序刀別攸- +導體基板側處進 二呈Π 絕緣膜之部份區域中的平台，該平 二其係從該半導體基板側處依序堆疊-“及-上層，其㈣τ層的㈣ 而且厚度亦與下電極的厚度相同， 1材科㈣ 介電臈的材料相同而且厚度亦與電容上:：:和_ 同；以及-被置放於該平台t ;ί私膜的厚度相 險辞且右昆田 、弟一保險絲，該第二保 二、有-層豐結構，其上堆疊著—下 令訂層的材料和第一上 胃其 —上電極的厚度相同而且厚度亦與第 ,g π ^ Β ^ /上層的材科和第二上電極的材科 相同而且厚度亦與第二上電極的厚度相同。 據明另一項硯點’提供一種製造一半導體 方法，该半導體裝置 置的 基板的Mm 及-形成於—半導體 今"上所形成的絕緣膜之上的第一保險 “容器具有依序堆疊的下電極、電容器介電膜、第 95446.doc -13- 1246767 一上電極、以及第二上電極，該方法包括下面步驟··（句於 一半導體基板之一表面的部份區域中形成一絕緣膜；於 忒半導體基板之上形成一第一導體層，該第一導體層合覆 盍該絕緣膜；（C)於該第一導體層之上形成一第一介電厣· (d)圖案化該第一介電層，以便於該絕緣膜之部份區域中留 下由第一介電層所製成的電容器介電膜；（e)於該第一導體 層之上形成一由矽製成的第二導體層，該第二導體層會覆 蓋該電容器介電膜；（f)於該第二導體層之上形成一第三= 體層，遙第二導體層的材料的電阻率低於第二導體層·（幻 利用一光阻圖案來覆蓋第三導體層的表面區域，該表面= 域包含一位於該電容器介電膜内部的區域以及一欲形成^ 第-保險絲的區域；⑻利用該光阻圖案作為遮罩來钱刻該 等第二與第二導體層，並且於部份裸露該電容器介電膜之 後，利用該光阻圖案與該電容器介電膜作為遮罩來餘刻該 第一導體㉟，藉此於該電容器彳電膜的下方保留由該第I 導體層製成的下電極，於該電容器介電膜之部份區域中保 留由㈣二導體層製成的第一上電極以及由該第三導體層 製成的第一上電極，以及於和該電容 屯谷态；丨毛隔開的區域 中的絕緣膜之上保留由該等第一、第― 昂一第二導體層製成 的第一保險絲；以及⑴移除該光阻圖案。 根據本發明另一項觀點，提供一 里衣Xe 半導體裝置的 方法’該半導體裝置具有一電容器及—形成於一半導體美 板的其中-個表面上所形成的絕緣膜之上的第二保險：二 該電容器具有依序堆疊的下電極、帝六W 双、 私谷态介電膜、第一上 95446.doc -14- 1246767 :極、以及第二上電極，該方法包括下面步驟：⑻於一半 :體基板之—表面的部份區域中形成—絕緣媒；⑷於該半 v體基板之上形成一第一導體層’該第—導 絕緣膜；（r)於該第 〜风弟一介電層；（S)圖 :化該第一介電層’以便於該絕緣膜之部份區域中留下由 弟-介電層所製成的電容器介電膜以及於欲形成該第二保 險絲的區域的内部區域中留下由第一介電層所製成的第五 膜；⑴於該第-導體層之上形成一由石夕製成的第二導體 層’該第二導體層會覆蓋該電容器介電臈與該第五膜；⑷ 於該第二導體層之上形成一第三導體層，該第三導體層的 :料的電阻率低於第二導體層；(v)利用一光阻圖案來覆蓋 第三導體層的表面區域’該表面區域包含一位於該電容哭 介電膜内部的區域以及一欲形成該第二保險絲的區域“二 利用該光阻圖案作為遮罩來—該等第三與第二導體層， 並且於部份裸露該電容器介電臈與該第五膜之後，利用咳 光阻圖案、該電容器介電膜與該第五膜作為遮罩來姓刻該 第-導體層，藉此於該電容器介電膜的下方保留由該第一 ^層製成的下電極’於該電容器介電膜之部份區域中保 留由該弟-導體層製成的第—上電極以及由該第三導體層 製成的第二上電極，以及於該第五膜之上保留由該等第 二'第二㈣層製成的第m以及（χ)移除該光阻圖 案。 該第-保險絲的下層與該電容器的下電極可同時沉積且 圖案化。該第一保險絲的中間層與該電容器的第一上電極 95446.doc -15- 1246767 L同t "L積且圖案化。再者，該第一保險絲的上層與該帝 容器的第二μ恭^ ^ 制 一电極可同時沉積且圖案化。據此，無需增加 衣程數量便可形成該第一保險絲。 /亥弟—保險絲的下層與該電容器的第一上電極可同時沉 。圖木化該第二保險絲的上層與該電容器的第二上電 σ、σ同呀/儿積且圖案化。據此，無需增加製程數量便可形 成該第二保險絲。 乂 2伤π明書中’「可溶層」係—構成—保險絲的導體 ^田超額電流流過其中時便會斷裂。 主於本份,兄明書中，元件隔離絕緣膜與閘極絕緣膜於部份 6況中均統稱為「形成於一半導體基板之一表面上的絕緣 膜」。 於本份說明書中，「相同材料」所指的係具有相同組成物 =材料’不過必須忽略膜構形方法所必然會造成的不同含 !的混合材料(例如氫與碳)並且忽略於雜質摻雜期間作為 知體或受體的不同含量的元素。 【實施方式】 圖1為根據第-具體實施例之半導體裝置1〇〇的平面佈置 概略圖，圖中分別係一電容器10、第-保險絲20、第二保 險絲3〇、複數個互補式M⑽ET 4〇、_電阻器6〇、以及一 繞線線路70。 該些電路元件與繞線線路係被置放於_p型半導體基板上 的其中_個表面上’而且有—層間絕緣膜（未顯示）覆蓋著該 些組件。於該制祕^上㈣錢數條繞喊路（未顯 95446.doc -16- 1246767 示）。 電容器10具有一下電極12、一小於下電極12的上電極 16、以及一位於下電極12與上電極16之間的電容器絕緣膜 (未顯示）。 第一保險絲20與第二保險絲30的位置略為與電容器10分 離。 於和第一保險絲20略為分離的位置處會置放該等互補式 MOSFET 40。該等互補式MOSFET 40係由一 p通道MOSFET 42與一 η通道MOSFET52所組成，兩個MOSFET係利用一繞 線線路59來連接。 電阻器60具有一單層結構，並且係被置放於電容器10與 第二保險絲30之間。 繞線線路70具有一雙層結構，並且係被置放於第一保險 絲20與互補式MOSFET 40之間。 圖1中未顯示的層間絕緣膜會覆蓋電容器10、第一保險絲 20、第二保險絲 30、p通道 MOSFET 42、η通道 MOSFET 52、 電阻器60、以及繞線線路70。圖中會針對每個電路元件與 繞線線路來形成一個以上的接觸孔，貫穿該層間絕緣膜， 並且會於每個接觸孔中埋植一接觸接點（未顯示）。圖1中共 顯示十五個接觸孔CH1至CH15。 現在將參考圖2來說明上述電路元件與繞線線路每一者 的特定結構。 圖2為沿著直線A2-A2所取出的半導體裝置100的概略剖 面圖。圖2中顯示出圖1中省略的層間絕緣膜8 0以及被置放 95446.doc -17- 1246767 於该層間絕緣膜80之上的上繞練線路9】至97。 絕緣=所不，P型半導體基板1的表面上會形成—元件隔離 上合开;用以界定主動區。於p通道M0随42的主動區 上二I —閘極絕緣膜46,而於11通道M〇SFET52的主動區 貝^形成一閘極絕緣膜56。元件 „ ^ ^ ^ ⑽與56均係由氧切所製成。…、、紙，巴緣 電容器1()具有下電極12'電容器絕緣賴、以及上電極 舉例來說’下電極12係由n型多晶矽所製成，並且係形 =元件隔離絕緣膜5之上。形成打電極之上的電容器絕 :版14係由下面所組成的介電層所製成·氧化矽、氮化矽、 " 或颏似材料。上電極16係被置放於電容器絕緣膜 14:上。上電極16係由兩層所製成，一形成於該電容器絕 、彖膜14之上的第一上電極16a以及一形成於該第一上電極 ，上的第二上電極16b。舉例來說’第一上電極係由η型多 晶矽所製成，而第二上電極則係由金屬或金屬矽化物所製 成0 圖2中所示的下電極12的接觸孔cm與上電極16的接觸 孔0112中會分別埋植接觸接點P1與P2。 下電極12會透過被埋植於接觸孔CH1中的接觸接點？1被 連接至層間絕緣膜80上所形成的上繞線線路91。上電極“ 會透過被埋植於接觸孔CH2中的接觸接點P2被連接至層間 絕緣膜80上所形成的上繞線線路92。 第一保險絲20具有一雙層結構，形成於該元件隔離絕緣 膜5之上的第一可溶層22以及形成於該第一可溶層之上的 95446.doc • 18 - 1246767 二―可溶層24。第一可溶層22的材料和下電極的材料相同 (例如n型多晶外而且厚度約等於下電㈣的厚度： ::層24的材料和第二上電極⑽的材料相同(例如金屬或 孟切化物）’而且厚度約等於第二上電極⑽的厚度。 弟二保險絲30具有一雙層結構，形成於下方支撐声(平△ 層)之上的第-可溶層32以及形成於該第一可溶層：上= 弟-可溶層34。第—可溶層32的材料和第__上電極W的材 科相同（例如11型多晶外而且厚度約等於第-上電極16a 的厚度。第二可溶層34的材料和第二上電極⑽的材料相同 (例如金屬或金屬梦化物），而且厚度約#於第二上電極⑽ 的厚度。 μ第二保險絲30的下方支撐層(平台層)具有一雙層結構， :-下方支撐層25以及一形成於該第一下方支撐層之上的 第二下方支撐層26。舉例來說，第一下方支撐層的材料和 下電極12的材料相同（例如11型多晶矽），而第二下方支撐層 的材料則和電容器絕緣膜14的材料相同（例如介電材料）。第 一下方支撐層25的厚度約等於下電極12的厚度，而第二下 方支撐層26的厚度則約等於電容器絕緣膜14的厚度。 構成該等互補式M0SFET 4(^ρ通道M〇SFET 42具有一 輕微摻雜汲極（LDD)結構。閘極電極47係被置放於閘極絕緣 月吴46之上，而在該閘極絕緣膜的下方，則會從n通道m〇sfet 52側處依序置放一汲極區43D、一乙^^汲極區44&、一通道 區、一LDD源極區44b、以及一源極區43 s。 及極區43D與源極區43S係由形成於該閘極絕緣膜46下 95446.doc -19- 1246767 方的η型井45的預設區域中的p+型雜質摻雜區所製成。 LDD汲極區4乜與LDD源極區4仆係由形成於該^型井牦 的預設區域中的p-型雜質摻雜區所製成。LDD汲極區44&的 接面深度比汲極區43D的接面深度淺，而LDD源極區4仆的 接面深度則比源極區43S的接面深度淺。ρ·型雜質摻雜區的 P型雜質濃度會低於p +型雜質摻雜區的1)型雜質濃度。 通道區係由介於LDD汲極區44a與LDD源極區44b之間的 η型井45中的區域所構成。於該通道區上會置放一閘極電極 47 〇 ^閘極電極47具有一雙層結構，形成於該絕緣膜乜之上的 第一閘極電極47a以及形成於該第一閘極電極之上的第二 閘極電極47b。 第一閘極電極47a的材料和下電極12的材料相同（例如n 型多晶矽），而且厚度約等於下電極12的厚度。 第二閘極電極47b的材料和第二上電極16b的材料相同 (例如金屬或金屬矽化物），而且厚度約等於第二上電極 的厚度。 於閘極電極4 7的側護壁上會保留複數個側護壁分严麵 請，用以供離子植入使用，以便形成汲極區仙與源= 43S。LDD;及極區44a與咖源極區桃均位於該等側護壁八 隔體S W的下方。 圖2中所示的源極區433的接觸孔CH7與没極區仙的接 觸孔0118中會分別埋植接觸接點P3與P4。 源極區43S會透過被埋植於接觸孔㈤中的接觸接㈣ 95446.doc -20- 1246767 被連接至層間絕緣膜8〇上所形成的上繞線線路93。；：及極區 43D會透過被埋植於接觸孔CH8中的接觸接點P4被連接至 層間絕緣膜80上所形成的上繞線線路94。 構成該等互補式MOSFET 40的η通道MOSFET 52具有一 輕微摻雜汲極（1^0)結構，和ρ通道MOSFET42雷同。閘極 電極57係被置放於閘極絕緣膜56之上，而在該閘極絕緣膜 56的下方，則會從ρ通道m〇SFet42側處依序置放一汲極區 53D、一 LDD汲極區54a、一通道區、一 LDD源極區54b、以 及一源極區53S。 汲極區53D與源極區53S係由形成於該閘極絕緣膜56下 方的P型井55的預設區域中的，型雜質摻雜區所製成。 LDD;及極區54a與LDD源極區54b係由形成於該ρ型井55 的預設區域中的n-型雜質摻雜區所製成。LDD汲極區54&的 接面深度比汲極區53D的接面深度淺，而LDD源極區5仆的 接面度則比源極區533的接面深度淺。^型雜質摻雜區的 η』雜貝浪度會低於n+型雜質摻雜區的n型雜質濃度。 通運區係由介於LDD汲極區54a與LDD源極區54b之間的 P型井55中的區域所構成。於該通道區上會置放一閘極電極 57 〇 μ閘極電極57具有一雙層結構，形成於該絕緣膜％之上的 咏#極包極57a以及形成於該第一閘極電極之上的第二 閘極電極57b。 曰#巧極弘極57a的材料和下電極12的材料相同（例如多 晶矽），而且厚度約等於下電極12的厚度。 95446.doc -21 - 1246767 第二閘極電極57b的材料和第二上電極i6b的材料相同 (例如金屬或金屬矽化物），而且厚度約等於第二上電極⑽ 的厚度。 於閘極電極57的側護壁上會保留複數個側護壁分隔體 SW，用以供離子植人使用，以便形成㈣區別與源極區 53S。LDD汲極區54a與LDD源極區54b均位於該等側護壁分 隔體SW的下方。 圖2中所示的源極區53S的接觸孔CH9與汲極區幻D的接 觸孔CH10中會分別埋植接觸接點”與％。 源極區53S會透過被埋植於接觸孔CH9中的接觸接點p5 被連接至層間絕緣膜8〇上所形成的上繞線線⑽。汲極區 53D會透過被埋植於接觸孔CH1〇中的接觸接點％被連接至 層間絕緣膜80上所形成的上繞線線路料。上繞線線路料會 電連接汲極區43D與汲極區53D。 電阻器60係形成於元件隔離絕緣膜5之上。電阻器⑹的材 料和下電極12的材料相同（例如11型多晶矽），而且厚度約等 於下電極12的厚度。電阻器6〇的上表面會被一介電層65覆 蓋，該介電層的材料和電容器絕緣膜14的材料相同。介電 層65的厚度約等於電容器絕緣膜14的厚度。 圖2中所示的電阻器6〇的接觸孔CH13中會埋植一接觸接 點P7。電阻器60會透過接觸接點！>7被連接至層間絕緣膜8〇 上所形成的上繞線線路96。 該繞線線路70具有一雙層結構，形成於該元件隔離絕緣 膜5之上的第一繞線層72以及形成於該第一繞線層之上的 95446.doc -22- 1246767 第二繞線層74。第—繞線層72的材料和下電極_材料相 同（例如η型多晶矽），而第二繞線層74的材料則和第二上電 極16b的材料相同（例如金屬或金屬石夕化物）。第一繞線層72 的厚度約等於下電極12的厚度，而第二繞線層^的厚^則 約等於第二上電極16b的厚度。圖1所示的繞線線路Μ具有 和繞線線路7 0雷同的層疊結構。 圖2中所示的繞線線路7〇的接觸孔咖5中會埋植一接觸 接點P8。繞線線路7〇會透過接觸接㈣被連接至層間絕緣 膜80上所形成的上繞線線路97。 為可靠地確保和P型半導體基板丨產生電隔離，較佳的係 如圖2所示地於電容器10、第—保險絲20與第二保險絲3Q、 以及電阻器60下方的p型半導體基板丨中形成n型井NW1至 NW4。 於電容器10之下電極^與卩型半導體基板丨之間，可利用 元件隔離絕緣膜5作為電容器絕緣膜來形成一非常小的電 合。當於該電容器1〇下方形成n型井NW1時，便可防止p型 半導體基板1中的電荷（電洞）移入下電極12下方的區域中。 當於第一保險絲20與第二保險絲3〇下方形型井NW2 14 NW3 ，即使元件隔離絕緣膜5因第一保險絲別與第二保 險絲30損毁時產生的熱而遭到破壞，仍可防止不必要的基 板漏電流流動。 如則面所述’於該等閘極電極47與57的侧護壁上會形成 該等側護壁分隔體sw，以便構成具有LDD結構的p通道 MOSFET 42與η通道MOSFET 52。此次，亦會於電容器1〇、 95446.doc -23- 1246767 以及繞線線路 第一保險絲20與第二保險絲30、電阻器6〇 70的側5蒦壁上會形成側護壁分隔體SW。 於具有上述結構的半導體裝置1叫，第-保險絲20、第 二保險絲30、閘極電極47、閘極電極57、電阻哭的、 繞線線路7G的材料分別和電容器_下電極12了電容㈣ 緣膜14、弟—上電極16a或第二上電極16b的材料相同。 所以’選擇性地使用兩種遮罩來圖案化—預設層便可構 成電容器10、第一保險絲2〇、第二保險絲3〇、閘極電極Ο、 閘極電極57、電阻器6G、以及繞線線路7()。所以只要少數 的製成便可製造目標半導體。後面將說明—特定的製造方 法0 第-保險絲2G與第二保險絲3〇的線寬通常係設為設計規 則中的最小值。即使保險絲2G與3G的線寬被設為相同的最 小值’藉由併人錄絲2G與30的上述層結構’那麼該等保 險絲的損毀特徵仍可能不同。 舉例來說，藉由將第一保險絲2〇的第一可溶層22的厚度 叹為不同於第二保險絲3〇的第一可溶層32的厚度，那麼即 使保險絲20與30的線寬被設為相同的最小值，該等保險絲 的損毁特徵仍可能不同。 若第一保險絲20的第一可溶層22的厚度設為15〇 nm而第 二保險絲30的第一可溶層32的厚度設為1〇〇 nm且使用相同 組合物的多晶矽作為該等保險絲的材料的話，那麼切斷第 保險絲20所需要的電流將會比切斷第二保險絲3〇所需要 的電流大了約10至15%。於此情況中，吾人假設第一保險 95446.doc -24- 1246767 絲20與第二保險絲3〇的線寬係相同的且第一保險絲2〇的第 可浴層22的厚度與第二保險絲30的第一可溶層32的厚度 係相同的。 很容易同時構成具有大損毀電流的保險絲以及具有小損 毀電流的保險絲。 若第一保險絲20的第一可溶層22與第二保險絲3〇的第一 可溶層32係由n型多晶矽所製成而第一保險絲2〇的第二可 溶層24與第二保險絲3〇的第二可溶層34係由金屬矽化物所 衣成的活，那麼利用下面的方法便可輕易地讓保險絲2〇與 30具有不同的損毀特徵。換言之，當構成該等互補式 MOSFET40之源極區433與汲極區43D時，利用一遮罩於該 等第一與第二保險絲其中一者之令植入p型雜質離子，便可 輕易地讓保險絲20與30具有不同的特徵。 因為第二保險絲30的下方支撐層係由第一下方支撐層25 與第一下方支撐層26所製成，所以藉由讓電流流經第一下 方支撐層25便可預熱第二保險絲。即使有電流流過第一 下方支撐層25,第一下方支撐層25與第二保險絲3〇仍可保 持電隔離，因為第二下方支撐層26係由介電層所製成。 因為可預熱第二保險絲30，所以便可降低切斷第二保險 絲3 0所需的電流或電壓。若欲利用一脈衝電流來切斷第二 保險絲30，那麼便可減少損毀所需的脈衝數量。如此便可 縮短切斷該保險絲所花費的時間。 若將平面中所看到的第一下方支撐層25與第二下方支撐 層26的尺寸設為遠大於第二保險絲3〇的尺寸的話，那麼便 95446.doc -25- 1246767 可吸收或散出切斷第二保險絲3〇時所產生的熱。所以便可 降低切斷第二保險絲3〇時對附近電路元件造成破壞的情 形。 因為第二閘極電極4 7 b與5 7 b均係由金屬矽化物所製成， 所以，當雜質離子被植入M〇SFET 型井“卿型 井55之中時’該些雜質離子很難滲過第二閘極電極㈣與 Wb ’致使很容易獲得具預期電特徵的閘極電極ο與π。 因為繞線線路7G的第二繞線層74係由金屬石夕化物所势成 的，因此，便可構成具有低電阻的繞線線路7〇，而且可製 造出能夠高速運作的半導體裝置1〇〇。 生接著，將參考圖3A至3L來說明該具體實施例的半導體製 造方法。下文中’將引用圖2所使用的參考數字與符號來說 明圖1與2所示之半導體裝置1〇〇的製造方法。 圖3A至3L圖解的係半導體裝置1〇〇的製造方法的主要製 程:圖3A至3L中和圖2所示者雷同的組成元件會利用相同 的夢考數子與符號來表示，並且會省略其說明。 百先，製備一p型矽基板作為p型半導體基板丨。於該p型 矽基板的其中一個表面上會構成上述的η型井NW1至 NW4、n型井45|^p型井55。藉由植入n型或p型雜質離子， 再經由熱擴散來活化該等雜質，便可構成每個井。 接著，於該基板上已構成該等井的整個表面上構成厚度 約50 nm的緩衝氧化矽膜。舉例來說，可藉由熱氧化來構成 該氧化矽膜。 必要時，於形成該氧化矽膜前後，可利用離子植入法在 95446.doc -26 - 1246767 仅七成p型MOSFET 42的通道與j^m〇sfet 52的通道的區 域’摻雜必要的雜質。利用此雜質摻雜製程，便可調；: 通道咖附42細通道_贿52的最終臨界電虔。可正於 構成稍後會說明的閘極氧化膜46與56的製程之後來執行供 臨界電壓調整的雜質摻雜製程。 /接著，如圖3A所示，於該p型半導體基板i的該表面上會 形成厚度約5G0 nm的元件隔離絕緣膜5以及薄的閘極氧化 膜46與56。 膜5。而後便可制熱磷酸或類似的溶劑來移除作為遮罩的 氮化矽膜。 舉例來說’可利用具有擋氧功能的遮罩經由局部石夕氧化 (LOCOS)製程來構成該元件隔離絕緣膜5。$例來說，可於 該緩衝氧切膜之上形成厚度約15G nm的氮切媒，用以 構成一具有預設圖案的遮罩，而該p型半導體基板1則會進 行高溫的熱氧化製程。未被該遮罩覆蓋的p型半導體基板^ 型石夕基板）1則會被進-步氧化，以便形成該元件隔離絕緣 接著，便可利用氫氟酸稀釋液來移除厚度約等於緩衝氧 化石夕膜之厚度的氧切膜。而後，該p型半導體基板i則會 再次進行高溫的熱氧化製程，以取得純的閘極絕緣膜叫 46 〇 可經由適合微型化的淺溝渠隔離法(STI)來構成該元件 隔離絕緣膜5。 接著，如圖3B所示，可形成一第—導體層lu，絲覆蓋 元件隔離絕緣膜5與閘極絕緣膜45與46。舉例來說，第一導 95446.doc •27- 1246767 體層1U係由η型多晶石夕或非晶石夕所製成，而且具有和該下 方支撐層一致的形狀。 若欲利用η型多晶石夕來製造第一導體層⑴的話，便可利 用化學汽相沉積法（CVD)來率㈣成—多3層。接著便可 於該多晶石夕層之中摻雜n型雜質，例如罐。圖3B與後面的圖 式顯示的係由η型多晶矽所製成的第一導體層111。 可於下面的環射利用CVD來構成該多⑭層：以單石夕 烧卿4)與氮氣⑽比例為2:8的混合氣體作為氣體源，流速 條件為2GGSeem，成長期間的大氣Μ力為3〇Pa，而基板溫 度為_。C。當基板溫度很低時，便會構成非晶石夕，·藉由將 非晶矽加熱至約60MC，便可構成多晶矽。 曰 可如預期般地設定該多晶石夕層的厚度。較佳的係，該多 晶石夕層為非常厚’方能降低該導體層m的薄片電阻。從微 圖案化的觀點來說，該導體層越薄越好。所以，較佳的係， 該厚度可設在50h_⑽範圍之中，更佳的係，設在· 參 Γ—圍之中。舉例來說’該多晶石夕層中所摻雜的雜 貝浪度約為lxl〇2〇cm-3。 接著，如圖3C所示，可於第一導體層⑴之上形成一介電 層U3。介電層113係由下面所製成：單—氧切膜或氮二 ^夕膜、-氧切膜與-氮切膜或氮氧切膜層疊而 是一―-氮化卿及-氧切膜層疊而 :二且具有和該下方支撐層一致的形狀。介電層ιΐ3可能 ’、氧化鈕膜與一氧化矽膜或氮化矽膜層聂 与儿、 I句成、或是於 奴數層乳化石夕膜或複數層氮化石夕膜之間插入一氧化组膜層 95446.doc -28- 1246767 受而成。 可以使用藉由電漿增強CVD法所構成的磷矽酸鹽玻璃 (PSG)膜或硼磷矽酸鹽玻璃（BpsG)膜來取代介電層113的氧 化石夕膜。可以使用強誘電性膜來取代氧化鈕膜。玎以使用 氮氧化碎膜來取代氮化石夕膜膜。 介電層113的層結構、厚度、以及材料品質必須正確地選 擇，方能將該介電層113插入一對電極之間而獲得一具有預 期靜電電容的電容器。介電層113可使用下面的層結構G) 至（5)。層結構（2)至（5)中所述的層順序係從該介電層的最上 層至最下層。 (1) 氧化矽膜 (2) 氮化碎膜/氧化碎膜 (3) 氧化矽膜或氮氮化矽膜/氮化矽膜/氧化矽膜或氮氮化 矽膜 (4) 氧化矽膜或氮氮化矽臈/氧化鈕（Ta205)膜/氧化矽膜 (5) 氧化銓（Ta2〇s)膜/氧化矽膜或氮氮化矽膜 可利用下面方法來構成氧化石夕膜：利用四乙基石夕烧（下文 簡稱TEOS)與臭氧（〇3)的混合氣體作為氣體源，採用電漿增 ^ 去來進行’或疋利用電子迴旋共振（下文簡稱ECR) ^ 採用CVD法來進行。亦可利用熱氧化法或玻璃上旋 塗法來構成該氧化矽層。 可利用下面方法來構成氮化矽膜與氮氧化矽膜：利用 7〇s與氧氣（〇2)、或是臭氧（〇3)與氧化氮（Ν〇χ)的混合氣 ^知用電漿增強CVD法來進行；或是利用ECR電漿，採 95446.doc -29- 1246767 用CVD法來進行。 接著’如圖3D所示’可於介電層113之上形成—第 層115。舉例來說，第二導 ' 石夕所製成，而且具有^下的多晶 /、頁和忒下方支撐層一致的形狀。 =二的範例^针對第一導體層1U作過說明，此處二 二〃於形成该多晶矽層時或是形成該多晶矽層之德來 換雜該等η型雜質。 可如預期般地設定由_多晶石夕所製成的第二導體$ 的厚度。第二導體層115越厚越好，方能降低其薄片電曰阻。 從微圖案化的觀點來說，該導體層越薄越好。所以，較佳 2係，遠厚度可設㈣至刪·範圍之中更 在80至300 nm齡if!十士 。上 化該等第—導體^"為稍後會有—1程來同時圖案 弟V體層U1與第二導體層115，所以重要的係， 層111與115的厚度必須非常 ’、 X义肩非$接近或疋差異落在數個百分比 巳〇牛例來說，擴散於第二導體層115中的n型雜質（例 如伽農度約一，第一導體層lu與第二導= 115的雜質濃度較佳的係非常接近，方能呈現出雷同的圖案 化效能。 :於形成第二導體層115之前，該P型半導體基板1 ]進订熱處理。熱處理可讓介電層113變得更稠密，致使 可改良其電特性與物理特性。於欲在形成第二導體層115之 後來實施的熱處理期間，除氣作用以及介電層⑴ 變化均會被抑制，並且可改良介電層ιΐ3與第二 ：5 之間的緊宓如义， 山々效果’如此便可改良完成之後的電容器10 95446.doc -30- 1246767 的可靠度。亦可避免第一導體層lli中的雜質再次擴散。 上面的製程均係半導體裝置1 〇〇的製備製程。藉由圖案化 δ有最後導體層115之基板上所形成的每一層，便可利用少 量的製程來構成該目標半導體裝置1〇〇。 首先，如圖3Ε所示，可於第二導體層115之上形成一具有 預設圖案的蝕刻遮罩120，並且利用蝕刻法來圖案化該第二 導體層115與下方支樓介電層113。 此圖案化製程會在欲形成電容器1〇的下電極12的區域中 畕下"黾層11 3 Α與一弟二導體層115 A，同時還會在欲形 成第二保險絲30的區域中留下一介電層113β與一第二導體 層115B。在欲形成電阻器6〇的區域中也會留下一介電層 113C與一第二導體層115C。 舉例來說，可藉由下面方式來構成蝕刻遮罩12〇:於第二 V體層115之上塗佈光阻（例如酚醛樹脂型光阻）；選擇性地 曝光忒光阻層Μ及對其進行顯景》，以便於形成電容器⑺的 下私極12、第一保險絲3〇的下方支撐層、以及電阻器6〇的 區域中留下該光阻層。 舉例來5兄，可分開圖案化該第二導體層115與該介電層 113。可利用钱刻法來率先圖案化該第二導體層115。 可利用下面方式來圖案化該第二導體層ιΐ5:於數個 mToir(數百個mPa)的大氣壓力下，以氣氣（⑶）與氧氣 ⑴2)、四氣甲烧（CF4)或六氣化硫（SF6)的混合氣體作為钱刻 乱版彳木用诞波電漿蝕刻法（舉例來說，微波頻率為2.45 MHz)或ECR^漿餘刻法來進行。未被㈣遮罩^观蓋且外 95446.doc -31- 1246767 且移除。

舉例來說，若介電層113係一以 露的第二導體層U5則會被㈣且移除 而後，可利用飪如止* _ + . ? 係一以氧化矽層作為下層的層疊 利用乾式姓刻來移除介電層丨丨3的上 膜的話，較佳的係， 層，並且利用濕式蝕刻來移除下氧化矽層。 舉例來說’為乾式兹刻介電層113的氧化石夕膜或氮化石夕 膜’可於16GmW(約21Pa)的大氣麼力條件下，利用四氣 甲、（4)^ —氟甲烧（CHF3)的混合氣體來實施RF電漿钮 刻，RF功率約700…而！^信號頻率則為13 56 mHz。 於蝕刻介電層113之後，便可利用預設的移除劑來移除蝕 刻遮罩12 0。 假使於蝕刻介電層113之後有氧化矽膜的殘留物與粒子 存在，假使於第一導體層之上利用乾式蝕刻形成一破壞 層，或是假使形成一自然氧化膜的話，那麼為能將該些結 果移除，較佳的係，利用蝕刻劑（例如緩衝氫氟酸（氫氟酸 (HF)、氟化錢（nhj)以及水（ho)的混合液）或類似的蝕刻 劑）來實施光蝕刻。於此情況中，便可避免接著欲形成的第 三導體層產生剝離，並且可避免導電率變差。 接著，如圖3F所示，可形成一由金屬或金屬矽化物所製 95446.doc -32- 1246767 成的第三導體層125，用來覆蓋第二導體層115八至115〇、 介電層113人至113(：、以及第一導體層111。 欲作為第三導體層125的金屬可能係：耐火金屬，例如鎢 (W)、鉬（Mo)、鈦（Ti)、以及鈕（Ta);過渡金屬，例如鈷…、 鉻（Cr)、铪（Hf)、銥（Ir)、鈮（Nb)、鉑（pt)、锆（Zr)、以及鎳 (Νι);或是該些金屬的任意合金集。 欲作為第三導體層125的金屬矽化物可能係：矽化鈷、矽 化鉻、矽化鎳、或類似的金屬矽化物；而更佳的係耐火金 屬矽化物，例如矽化鎢（WSix)、矽化鉬（M〇Si〇、矽化鈦 (TiSix)、石夕化短（TaSix)、以及耐火的石夕化金屬合金。 可依卩、?、預期來選擇第三導體層125的厚度。第三導體声 125的厚度範圍較佳的係介於25至500 nm之間，更佳的係介 於80至20〇nm之間。若第三導體層125的厚度比該些範圍還 薄的話，閘極電極40與繞線線路70的電阻便會提高；反之， 若厚度比該些範圍還厚的話，微影製程與乾式蝕刻製程的 可使用能力便會下降。 可藉由濺鍍法或CVD法來構成由金屬或金屬矽化物製成 的第三導體層125。 :¾•利用DC磁控管濺鍍糸統來構成由石夕化鎢製成的 第三導體層125的話，則可利用下面方式來進行：於8 mTorr(約1 pa)的大氣壓力條件下，使用矽化鎢目標物且利 用氬氣（Ar)作為濺鍍氣體來進行，氬氣（Ar)流速為％ seem，基板溫度為180°C，而功率為2〇〇〇 w。 藉由使用該目標物的相同組合物作為第三導體層的組人 95446.doc -33- 1246767 物或是利用雷同的組合物，那麼於構成由具有不同組合物 之金屬石夕化物製成的第三導體層1 25時便可選擇雷同的條 件。 於藉由CVD法來構成由矽化鎢（WSix)製成的第三導體層 125的情況中，可以六氟化鎢與單矽烷（siH〇作為氣體 源’利用下面公式（1)所代表的反應來沉積wsi2 : WF6+ 2SiH4->WSi2+ 6HF+ H2 ....⑴ 假使第一導體層111及/或第二導體層115係由多晶矽或 非晶石夕所製成的話，那麼，便可藉由下面方式來構成由金 屬矽化物製成的第三導體層125 ··先形成一金屬層，然後實 施熱處理’用以讓該金屬層與該下方支撐第一導體層丨^或 第二導體層115產生反應。 假使第三導體層125係由金屬矽化物所製成的話，那麼， 較佳的係’利用一快速熱退火（rTA)系統，依照第三導體層 125的組合物’在600至11〇〇。〇處實施約5至30秒的熱處理。 於由矽化鎢（WSix)製成的第三導體層125的情況中，較佳的 係於，於約1000°c處來實施熱處理。 此熱處理會降低電容器10之上電極丨6與閘極電極47與57 的電阻。假使第一導體層111及/或第二導體層115係由多晶 矽製成的話，那麼，此熱處理便可於烘烤及讓層間絕緣膜 80變得更稠密的熱處理期間防止第三導體層125從下方支 撐多晶矽層中剝離。可在形成層間絕緣膜80以前的任何時 間處實施該熱處理。 接著’如圖3G所示，可於第三導體層125之上形成一具有 95446.doc -34- 1246767 預没圖案的姓刻遮罩13G，並且利用㈣法來圖案化第三導 體層125、第二導體層115八與U5B、以及第一導體層“I。 此圖木化衣私可構成如圖i或2中所示的電容器1 〇、第一 保險絲20、第二保險絲3〇、下方支撐層、閘極電極ο與”、 繞線線路59、電阻㈣、μ繞線料7()。上繞線線路則 尚未形成。 舉例來"兄，可藉由下面方式來構成蝕刻遮罩1 30 :於第三 導體層125之上塗佈光阻；選擇性地曝光該光阻層以及對其 進仃顯影，以便於欲形成電容器1〇的上電極16、第一保險 絲20與第二保險絲3〇、閘極電極47與57、以及繞線線路^ 與繞線線路70的區域申留下該光阻層。 可利用ECR電漿蝕刻系統來實施此蝕刻製程。舉例來 說，可於下面條件中來進行：約2mT〇rr(約謂他）的大氣 [力以机速分別為25 seem與11 seem的氣氣（Ch)與氧氣 (〇2)的混合氣體作為蝕刻氣體，RF功率為4〇 w，RF信號頻 率為13.56 MHz，彳政波功率為14〇〇 w，微波頻率為2. GHz，而電極溫度為15至2〇1。 於此情況中，圖3F*所示之未被蝕刻遮罩13〇覆蓋的介電 二13A至113C等區域會因為蝕刻而略被薄化，而其於觀示 平面中的形狀則幾乎不會改變。該些介電層113A至1丨3〇係 充當蝕刻阻止層。該等介電層113八至113(：：下方的第一導體 層111會以自對齊於該等介電層113八至113(：：的方式被圖案 化。 經過蝕刻之後，便可利用預設的移除劑來移除該蝕刻遮 95446.doc -35· 1246767 罩 130 〇 而後，便可將雜質摻雜至ρ通道MOSFET 42的η型井45與η 通道MOSFET 52的ρ型井55之中，並且將其活化。 首先，如圖3Η所示，可形成一於ρ通道m〇sfET 42之上 具有一開孔OP 1的遮罩133。如平面所示，遮罩133會覆蓋下 面大部份區域：元件隔離絕緣膜5與電容器丨〇、第一保險絲 20與第二保險絲30、閘極絕緣膜56、閘極電極57、繞線線 路59、電阻器60、以及繞線線路70。 透過開孔0Ρ1，便可將ρ型雜質（例如硼離子）植入η型井45 之中’用於形成ρ型低)辰度雜質換雜區144a與144b。而後便 可移除遮罩13 3。 接著，如圖31所示，可形成一遮罩135 ,該遮罩於n通道 MOSFET 52區域之上具有一開孔〇ρ3並且於第一保險絲2〇 與第二保險絲30以及繞線線路70之上具有開孔一 〇p4。如平 面所不，遮罩135會覆蓋下面大部份區域：元件隔離絕緣膜 5 笔谷器1 〇、閘極絕緣膜4 6、閘極電極4 7以及電阻器6 0。 透過開孔OP3與OP4，便可將n型雜質（例如磷離子）植入p ^•井5 5、弟一保險絲20與第二保險絲3〇以及繞線線路之 中用於形成n型低》辰度雜質摻雜區154a與154b。而後便可 移除遮罩13 5。 接著，如圖3J所示，可於該等閘極電極47與57的側護壁 之上形成該等側護壁分隔體SW。 舉例來說，可藉由下面方式來形成該等側護壁分隔體 SW·於该基板整個表面上形成一由氧化矽或類似材料製成 95446.doc -36- 1246767 的絕緣膜，然後藉由各向異性蝕刻法（例如反應離子蝕刻法） 來回蝕該絕緣膜。於移除該平坦表面上之絕緣膜的階段 中，僅會於該等側護壁上保留該絕緣膜作為該等側護壁分 隔體sw。 同％亦會於電容器丨〇、第一保險絲2〇與第二保險絲、 包阻裔60、以及繞線線路7〇的側護壁上形成側護壁分隔體 SW。 雖然於部份情況中會回蝕電阻器60之上的介電層65，不 過，當形成該等側護壁分隔體SW時並不會蝕刻該電阻器 6〇(第一導體層111)，因為其係由多晶矽所製成的。藉由正 確選擇介電層65的厚度與品質以及進一步選擇介電層 113(參考圖3C)的厚度與品質，該介電層65便可充當該電阻 裔60的蝕刻保護膜。假使該介電層65係由氮化矽所製成， 那麼該介電層便可充當氧化矽膜的蝕刻遮罩。 於構成該等側護壁分隔體SW的回蝕製程期間，通常會移 除該等源極區43S與53S之上的閘極氧化膜46與56以及該等 汲極區43D與5 3D之上的閘極氧化膜46與56。而後便會自然 長出一氧化膜。 於本份說明書中，為方便起見，於形成該等側護壁分隔 體sw時在局部移除該等閘極氧化膜46與56之後自然長出 的氧化膜以及該等未被移除的閘極氧化膜46與56均統稱為 「閘極氧化膜46與56」，即使於形成該等側護壁分隔體sw 之後亦然。 接著，如圖3K所示，可形成一於p通道MQSFET 42區域 95446.doc -37- 1246767 之上具有一開孔0P5的遮罩137。必要時，可貫穿遮罩 於第-保險絲20或第二保險絲3〇之上形成一開孔。於圖3κ 所示的範例中，會於第二保險絲3G之上形成—開孔〇ρ6。 如平面所示，遮罩137會覆蓋下面大部份區域：元件隔離 $緣膜5、電容器10、帛一保險絲2〇、閘極絕緣膜％、間極 電極57、繞線線路59、電阻器6〇、以及繞線線路7〇。 透過開孔ΟΡ5,便可將ρ型雜質（例如鱗離子）植入η型井45 之中’用於形成汲極區4_源極區43S。於此情況中，該 等p型低濃度雜質摻雜區144硪144,便會被窄化，並且僅殘 留在問極電極47之該等側護壁上的側護壁分隔體SW下 方所以便可形成低濃度沒極區44a與低濃度源極區轉。 於此情況中，亦可透過開孔⑽將p型雜質離子（例如蝴離 子）植入第二保險絲3G之中。第二保險絲3g的電阻會提高而 其損毀特徵則會改變1二保險絲3()會變得比較難以切斷。 而後便可移除遮罩137並且實施熱處理，以便活化沒極區 43卜源極區43S、以及第二保險絲财的P型雜質。 於弟二保險絲30中摻雜p型雜質並非係構成圖2所示之 導體裝置1 0 〇的必要舟驟 t w 要步1^亦可於第一保險絲20中摻雜該等 P型雜負來取代第二保險絲3G。亦可同時將雜質摻雜於第一 保險絲20與第二保險絲30之中。假使雜質並未被摻雜至第 一保險絲20之中亦未被拎啤5穿 7 ’、至弟 甲7Γ未被摻雜至弟二保險絲3〇之中的話 麼便僅需要構成-個貫穿遮罩137的開孔0P5。 接者’如圖3 L所示，7形士 — tor 齡霞區域52之上且有^ 之上具有一開孔0P7並且於第一保險絲20 95446.doc -38- 1246767 與繞線線路70之上具有開孔一0P8。如平面所示，遮罩139 會覆蓋下面大部份區域：元件隔離絕緣膜5、電容器10、第 二保險絲30、閘極絕緣膜46、閘極電極47以及電阻器60。 透過開孔OP7與OP8，便可將η型雜質離子（例如磷離子） 植入ρ型井55、第一保險絲20以及繞線線路70之中，用以於 ρ型井55之中形成汲極區53D以及源極區53S。該等η-型低濃 度雜質摻雜區154a與154b僅殘留在閘極電極57之該等側護 壁上的側護壁分隔體SW下方。所以便可取得低濃度汲極區 54a與低濃度源極區54b。 而後便可移除遮罩139並且實施熱處理，以便活化截至當 時被植入的雜質離子。 於形成構成ρ通道MOSFET 42與η通道MOSFET 52的雜質 摻雜區之後，便可形成層間絕緣膜80(參考圖2)。 可利用CVD或類似技術來沉積一氧化矽膜、一經摻雜的 氧化矽膜（例如PSG膜以及BPSG膜或是其層疊膜）來構成該 層間絕緣膜80，其為一非常厚的絕緣膜，厚度約為300至 1 5 00 nm，車交佳的係，約5 00至1000 nm。 接著，可於預設位置處形成接觸孔（如圖1或2所示之接觸 孔CH1至CH15)，貫穿該層間絕緣膜80。舉例來說，藉由形 成一具有預設圖案的蝕刻遮罩並且蝕刻該蝕刻遮罩中外露 的區域，便可形成該等接觸孔CH1至CH15。 可於每個接觸孔之内護壁之上形成一襯裡金屬層疊膜 (例如Ti/TiN(TiON))，然後於該接觸孔之中埋植一導體部件 (例如鎢（W)、鋁（或鋁合金）、以及銅（或銅合金）），用以形 95446.doc -39- 1246767 成一接觸接點 線路的金屬層 蝕刻遮罩。 而後便可於層間絕緣賴之上形成上繞線 可於該金屬層之上形成一具有預設圖案的 二金屬層外露於崎罩中的區域會被敍刻且移除，以 "有預』形狀的上繞線線路，並且完成圖^與2中所示 的半導體裝置100。可藉由鑲喪製程或雙鑲嵌製程來形成該 妾觸孔之中的接點，或是該接點與繞線線路。 、根據上述的製造方法’藉由選擇性地使用兩種遮罩（钮刻 ^罩120與130)來圖案化每—層，便可於p型半導體基板1之 上形成電容器10、第—保險絲2G與第二保險絲％、閉極電 極47 乂、57、電阻器60、以及繞線線路70。因此便可利用少 里的衣耘來製造具有上述各項優點的半導體裝置1〇〇。 著將$考圖4A至8B來說明第一具體實施例之半導體 1置10 0的修正例。 圖4A為作為根據第一具體實施例之半導體裝置2⑻的組 成70件的第一保險絲220與繞線線路270的平面佈置概略 圖0 圖4B為沿著圖4A的直線B4-B4所取出之該半導體裝置的 一部份的概略剖面圖。 如圖4A所示，取代圖丨所示的第一保險絲2〇與繞線線路 70，圖中會於半導體基板ί的其中一個表面上形成第一保險 絲220與繞線線路27〇。第一保險絲22〇與繞線線路27〇會被 串聯’並且圖中提供三個接觸孔CH2〇、CH21、CH22供第 一保險絲220與繞線線路270來使用。其它的電路結構則皆 95446.doc •40- 1246767 與半導體裝置100的結構雷同。 如圖4B所示，第一保險絲22〇的第一可溶層與繞線線路 270的第一繞線層均係由元件隔離絕緣膜2〇5上所形成的導 體層210所製成。第一保險絲22〇的第二可溶層與繞線線路 270的第二繞線層則均係由第一導體層21〇上所形成的導體 層215所製成。 和半‘體叙置1 〇〇雷同的係，於第一保險絲22〇下方會形 成一 n型井（未顯示）。於第一保險絲220與繞線線路270的側 瘦壁之上則會形成複數個側護壁分隔體sw。 利用下面和半導體裝置1〇〇雷同的步驟，便可利用少量的 製程來製造具有此結構的半導體裝置2〇〇 ••利用圖邛所示之 第一導體層111來形成導體層210,以及利用圖邛所示之第 二導體層125來形成導體層215。 圖中會形成三個接觸孔〇1120至〇1122貫穿一層間絕緣膜

便可製造出小型的半導體裝置2〇〇。

件1......... ...…絲330與繞線線路370的平面佈置概略圖 80(茶考圖4B)，並_ 亚且會於該些接觸孔之中分別埋植接觸接

95446.doc -41- 1246767 圖5B為沿著圖5A的直線35-；65所取出之該半導體裝置 300的一部份的概略剖面圖。 如圖5A所示，取代圖}所示的第二保險絲3〇與繞線線路 70,圖中會於半導體基板i的其中一個表面上形成第二保險 絲330與繞線線路37〇。第二保險絲33〇與繞線線路37〇會被 串聯’並且圖中提供三個接觸孔CH3〇、CH31、CH32供第 一保險絲330與繞線線路370來使用。其它的電路結構則皆 與半導體裝置1〇〇的結構雷同。 如圖5B所示，第二保險絲33〇係形成於下方支撐層32〇上 所形成的絕緣膜315之上。構成下方支撐層32〇的第一下方 支撐層與繞線線路370的第一繞線層均係由元件隔離絕緣 膜3 05上所形成的導體層31〇所製成。 於該第一下方支撐層（導體層）31〇之上會形成一第二下 方支撐層315,並且於此第二下方支撐層之上會依序堆疊第 二保險絲330的第一可溶層332與第二可溶層。該第二可溶 層與繞線線路370的第二繞線層均係由一導體層334所製 成，該導體層334會從第一可溶層332的上表面延伸至導體 層310的上表面。 和半導體裝置1〇〇雷同的係，於第二保險絲33〇下方會形 成一 η型井（未顯示）。於第二保險絲33〇與繞線線路37〇的侧 護壁之上則會形成複數個側護壁分隔體。 於具有此結構的半導體裝置2〇〇中，可利用圖31)所示之第 一導體層111來形成導體層310，以及利用圖3D所示之介電 層113來形成第二下方支撐層315。可利用圖31)所示之第二 95446.doc -42- 1246767 $體層115來形成第一可溶層332，以及利用圖3F所示之第 二導體層125來形成導體層334。 可利用和半導體裝置1〇〇雷同的少量製程來製造半導體 裝置300。 圖中會形成三個接觸孔CH30至CH32貫穿一層間絕緣膜 8〇(芩考圖5B) ’並且會於該些接觸孔之中分別埋植接觸接 點P30、P31、P32，以便將第二保險絲33〇電連接至上繞線 線路390與391，並且將繞線線路37〇連接至上繞線線路391 與上繞線線路3 92。 _ 如此便可縮小被具有預期功能之電路佔據的面積，據此 便可製造出小型的半導體裝置3 〇〇。 接著，將參考圖6A至6B來說明根據第三修正例的半導體 裝置。 圖6A為作為根據第三修正例之半導體裝置4〇〇的組成元 件的第一保險絲420與電阻器460的平面佈置概略圖。 圖為沿著圖6A的直線36-；66所取出之該半導體裝置 _ 400的一部份的概略剖面圖。 如圖6A所示，取代圖1所示的第一保險絲2〇與電阻器6〇， ， 圖中會於半導體基板i的其中一個表面上形成第一保險絲 420與電阻器46〇。第一保險絲42〇與電阻器46〇會被串聯， 並且圖中提供三個接觸孔CH4〇、CH41、CH42供第一保險 絲420與電阻器46〇來使用。其它的電路結構則皆與半導體 裝置100的結構雷同。 如圖6B所示，第一保險絲420的第一可溶層與電阻器46〇 95446.doc -43- 1246767 均:由元件隔離絕緣膜4()5上所形成的導體層4ig所製成。 第保險絲420會於導體層（第一可溶層）41〇之上形成一 第二可溶層424，而介+ a ^, "包層465則係被置放於電阻器46〇之 上。 ;ι %層465的其中一個末端係位於接觸孔的下方， 第-導體層415的其中—個末端係位於介電層从5的該其中 们末鳊的下方，而第二可溶層424的其中一個末端則係位 於第二導體層415的該其中一個末端的下方。 和半導體裝置100雷同的係，於第一保險絲與電阻器 460的下t會形成-n型彳（未顯示）。於第一4呆險絲咖與電 阻器460的側護壁之上則會形成複數個側護壁分隔體請。 利用下面和半導體裝置1〇〇雷同的步驟，便可利用少量的 製程來製造具有此結構的半導體裝置4〇〇:利用圖犴所示之 第一導體層111來形成導體層410，以及利用圖邛所示之第 三導體層125來形成第二可溶層424。 圖中會形成三個接觸孔CH40至CH42貫穿一層間絕緣膜 80(參考圖6B) ’並且會於該些接觸孔之中分別埋植接觸接 點P40、P41、P42,以便將第一保險絲42〇電連接至上繞線 線路490與491 ’並且將電阻器460連接至上繞線線路49ι與 上繞線線路492。 ' 如此便可縮小被具有預期功能之電路佔據的面積，據此 便可製造出小型的半導體裝置4〇〇。 接著，將參考圖7A至7B來說明根據第四修正例的半導體 裝置。 "" 95446.doc -44- 1246767 圖7—A為作為根據第四修正例之半導體裝置$ 〇 〇的組成元 件的第二保險絲53G與電阻器鳩的平面佈置概略圖。 圖7Β為化著圖7Α的直線Β7_Β7所取出之該半導體裝置 500的一部份的概略剖面圖。 如圖7Α所不，取代圖】所示的第二保險絲3〇與電阻器⑼， 圖中會》於半導體基板丨的其中一個表面上形成半導體裝置 500的第一保險絲53〇與電阻器56〇 6第二保險絲“ο與電阻 裔560會被串聯’並且圖中提供三個接觸孔〇出〇、卜 CH52供第二保險絲53〇與電阻器56〇來使用。其它的電路結 構則皆與半導體裝置100的結構雷同。 士圖7B所示，忒第一保險絲53〇係形成於一下方支撐層 520之上。構成下方支撐層52〇的第一下方支撐層與電阻器 560均係由凡件隔離絕緣膜5〇5上所形成的導體層$ 所製 成。 、 於《亥弟下方支撐層（導體層）510之上會形成一第二下 方支撐層515,並且於此第二下方支撐層之上會依序堆疊第 二保險絲530的第一可溶層532與第二可溶層534。有一介電 層565會被置放於電阻态560之上。介電層565與第二下方支 撐層5 1 5均係由相同材料所製成，並且可藉由圖案化相同的 介電層來形成。 於接觸孔CH51下方，會於元件隔離絕緣膜5〇5之上依序 堆4:第一導體層510以及第一可溶層532與第二可溶層534。 和半導體裝置1〇〇雷同的係，於第二保險絲53〇與電阻器 560的下方會形成型井（未顯示）。於第二保險絲53〇與電 95446.doc -45- 1246767 阻器560的側護壁之上則會形成複數個側護壁分隔體sw。 於具有此結構的半導體裝置5〇〇中，可利用圖3D所示之第 導體層ill來形成導體層51〇，以及利用圖31)所示之介電 層113來形成第二下方支撐層515。可利用圖3d所示之第二 &體層115來形成第一可溶層532，以及利用圖3?所示之第 二導體層125來形成第二可溶層534。 可利用和半導體裝置10 〇雷同的少量製程來製造半導體 裝置500。 圖中會形成三個接觸孔CH5〇至CH52貫穿一層間絕緣膜 8〇(苓考圖7B)，並且會於該些接觸孔之中分別埋植接觸接 點P50、P51、P52，以便將第二保險絲53〇電連接至上繞線 線路590與591，並且將電阻器56〇連接至上繞線線路591與 上繞線線路592。 如此便可縮小被具有預期功能之電路佔據的面積，據此 便可製造出小型的半導體裝置5〇〇。 接著，將參考圖8A至8B來說明根據第五修正例的 襞置。 圖8 A為作為根據第五修正例之半導體裝置_的組成元 牛勺电谷益61 〇與第二保險絲63〇的平面佈置概略圖。 圖8B為沿著圖8A的直線队則所取出之該半導體裝置 600的一部份的概略剖面圖。 如圖8A所示，取代^所示的電容器ι〇與第二保險絲川， 圖:會於半導體基板丨的其令一個表面上形成半導體裝置 6〇〇的電容器61〇與第二保險絲㈣。電容器㈣與第二保險 95446.doc -46- 1246767 絲630會被争聯。其它的電路結構則皆與半導體裝置100的 結構雷同。 圖中會提供三個接觸孔〇116〇、CH61、CH62供電容器610 與第二保險絲630來使用。接觸孔CH60係位於第二保險絲 630的其中一個末端處。接觸孔CH61係位於第二保險絲630 的另一個末端處以及電容器61〇的上電極616處。接觸孔 CH62則係位於電容器61〇的下電極612處。 如圖8B所示，電容器61〇具有一形成於一元件隔離絕緣膜 605之上的下電極612、一形成於該下電極之上的電容器絕 緣膜614、以及一形成於該電容器絕緣膜之上的上電極 616。上電極616具有一形成於該電容器絕緣膜614之上的第 一上電極616a以及一形成於該第一上電極之上的第二上電 極 616b 〇 第二保險絲630具有一形成於下方支撐層62〇之上的第一 可浴層632以及一形成於該第一可溶層之上的第二可溶層 634。第一可溶層632與電容器6丨〇的第一上電極616a係藉由 圖木化相同的導體膜而形成，而且彼此連續。第二可溶層 634與電容器61〇的第二上電極_係彼此連續，而且係藉 由圖案化相同的導體膜而形成。 /方支撐層620具有一形成於元件隔離絕緣膜6〇5之上的 弟:下方支撐層622以及一形成於該第一下方支撐層之上 的弟-下方支撐層624。第一下方支撐層622與電容器61〇 打電極612係、藉由圖案化相同的導體膜而形成，而且彼此 連績。第二下方支撐層624與電容器㈣的電容器絕緣膜… 95446.doc -47- 1246767 係彼此連續，而且係、藉由圖案化相同的介電層而形成。 和半導體裝置H)0雷同的係，於電容器61〇與第二保險絲 630下方會形成1型井(未顯示）。於電容器61〇與第二保險 絲630的側瘦壁之上則會形成複數個側護壁分隔體㈣。 於具有此結構的半導體裝置_中，可利用圖扣所示之第 -導體層m來形成下電極612與第—下方支撐層⑵，以及 利用圖3D所示之介電層113來形成電容器絕緣膜614與第二 下方支撐層624。可利用圖3D所示之第二導體層ιΐ5來形成 第-上電極616a與第-可溶層632，以及利用圖㈣示之第 三導體層125來形成第二上電極61讣與第二可溶層63[ 可利用和半導體裝置100雷同的少量製程來製造半導體 裝置600。 圖中會形成三個接觸孔CH6(^CH62貫穿一層間絕緣膜 8〇(餐考圖8B)，亚且會於該些接觸孔之中分別埋植接觸接 點州、P61、P62，以便將第二保險絲63〇電連接至上繞線 、、泉路690與691，亚且將電容器㈣連接至上繞線線路州與 上繞線線路692。 ' 如此便可縮小被具有預期功能之電路佔據的面積，據此 便可製造出小型的半導體裝置6〇()。 接著將w兒明根據第一具體實施例的半導體裝置。 圖9A為根據第二具體實施例之半導體裝置糊的電路元 件的平面佈置概略圖’而圖犯為沿著圖9A的直線队B9所 取出的概略剖面圖。 如圖9A與9B所示的半導體裝置7〇〇具有四個保險絲以及 95446.doc -48- 1246767 一個η通道MOSFET 的第一保險絲20、 的結構雷同。 /2。該等電路元件的結構和如圖2所示 第二保險絲30、以及η通道M0SFET 52 圖9Α至9Β中和圖2戶斤+ | + η αα ζ , ^ 者田冋的組成元件會利用相同的 蒼考數子與符號來表示，並且會省略其說明。 於四個保險絲中，有三個保險絲具有和圖2所示之第二保 險絲30相同的結構。該些三個保險絲係以新的元件符號 3〇a、3〇b、30c來表示，用以區分彼此。於該等三個保險絲 3〇a至30c每一者的下方會置放一特定的下方支撐層，其係 由和圖2所示之第二保險絲3〇雷同的第一與第二下方支撐 層所組成。第一下方支撐層的下方支撐層係由新的元件符 號25a 25b、25c來表不，而第二下方支標層的下方支撐層 則係由元件符號26a、26b、26c來表示。 保險絲20係形成於元件隔離絕緣膜5之上。保險絲儿以系 透過第一下方支撐層25a與第二下方支撐層26a被置放於元 件隔離絕緣膜5的上方。 如平面所示，構成n通道M0SFET 52之通道區的p型井卩 會延伸至源極區53S的外面，而且於此延伸區中會依序堆疊 一閘極絕緣膜56、第一下方支撐層25b與第二下方支撐層 26b以及保險絲3〇b。當形成閘極絕緣膜46的時候會同時 形成電絕緣膜105。 一層間絕緣膜80會覆蓋每個電路元件，並且於該層間絕 緣朕之上會形成預設數量的上繞線線路。每個電路元件均 會形成複數個接觸孔，貫穿該層間絕緣膜，用以將每條上 95446.doc -49- 1246767 繞 接 線線路連接至該繞線、_下謂應的電路元件 觸孔CH之中均會埋植_接觸接點。 於每個 圖9A中共顯示出二十個挺 卞個接觸孔。為簡化起見，除了接觸 孔CH 1 8與CH 19之外，均利用相

J刊用相冋的兀件符號CH來表 些接觸孔。 丁A 圖9B中’雖然4等上繞、線線路會被電隔離，不過為簡化 起見’仍以相同的元件符號說來表示。基於相同理由1 中會以相同的元件符號|>來表示該等接觸接點。 於圖9A與9B所示的半導體裝置7〇〇之 :方一胸設為任何電位，不過二 第一下方支撐層25b設為接地電位或和源極區别之電位相 同的電位，並且將第-下方支❹25e設為接地電位或和η 型井NW10之電位相同的電位。 舉例來說，可利用圖9Α中所示之接觸孔CH18内所埋植的 接觸接點、圖9A中所示之接觸孔CH19内所埋植的接觸接 點、以及一互連該些接觸接點的預設上繞線線路來電連接 保險絲3(^與11型井NW10。所以，第一下方支撐層2兄的電 位便可設為和n型井NW10之電位相同的電位。 基於前述相同的理由，具有上述結構之半導體裝置7〇〇 具有和第一具體實施例之半導體裝置100雷同的技術優點。 接著將5兒明根據弟二具體貫施例的半導體裝置7 〇 q的修 正例。 圖10 A為構成根據該修正例之半導體裝置7丨〇的^通道 ]\1〇8?£丁52與保險絲3013的平面佈置概略圖，而圖1()2為沿 95446.doc -50- 1246767 著圖10A的直線Β10·Β10所取出的概略剖面圖。 於圖10Α與10Β所示的半導體梦罟71π士 丁守股衣置710中，^通道MOSFET 52的汲極區53D係位於閘極電極57的， 4 J /的左方。如平面所示，保 險絲30b係位於汲極區53D的外面。 其它的結構均與第二具體實施例之半導體裝置的結 構雷同’因此省略其說明與圖式。圖10A與i〇b中和圖从與 9B所示者雷同的組成元件會利用相同的參考數字與符號來 表示。 於圖H)A與10B所示的半導體裝置71〇中，會於保險絲遍 的下方置放-第一下方支撐層25b，其會延伸於保險絲勘 的整個長度上。於該第一下方支撐層25b之上會置放一第二 下方支撐層26b ’不含接觸孔CH5b下方該保險絲3〇b其中一 個末端部份下方的區域。 構成保險絲30b的第一可溶層32b僅會形成於第二下方支 撐層26b之上。第一導體層32並非形成於接觸孔cH5b下方 的α亥末ί而部份之中。構成保險絲3价的第二可溶層3朴則會 延伸於保險絲30b的整個長度上。第一下方支撐層2讣與第 一可/谷層34b會於接觸孔cH5b下方的該末端部份之中彼此 接觸。 弟 下方支撐層25b與沒極區53D會藉由第二可溶層 34b、接觸孔CH5b之中的接觸接點pl5、上繞線線路wL1、 以及接觸孔CH8之中的接觸接點P16互相電連接。第一下方 支撐層25b的電位係與汲極區53D的電位相同。 圖1 〇 A中共#員示九個接觸孔。為簡化起見，除了接觸孔 95446.doc -51 - 1246767 CH5b與CH8之外，均利用相同的元件符號ch來表示該些接 觸孔。 圖10B中共顯示三條上繞線線路與四接觸接點。為簡化起 見，除了上繞線線路WL1之外，均利用相同的元件符號WL 來表示該等上繞線線路；而且除了接觸接點pi5與p16之 外’均利用相同的元件符號P來表示該等接觸接點。 基於前述相同的理由，具有上述結構之半導體裝置 具有和第一具體實施例之半導體裝置1〇〇雷同的技術優點。 即使將第一下方支撐層25b與汲極區53D設為相同的電 位，由於保險絲30b之下方支撐層25b的遮蔽效應的關係， 忒電位依然無法被直接施加至基板1。下方支撐層2讣能夠 避免保險絲損毀時所產生的熱直接傳播至基板側。 因為保險絲30b的第一下方支撐層25b會直接接觸第二可 溶層34b，所以，即使將第一下方支撐層25b與汲極區53d 設為相同的電位’第-下方支撐層25b的尺寸仍可小於圖9β 所示的第一下方支撐層25c。因此，便可縮小保險絲3〇b與 下方支撐層的總面積。 上面已L兑明_ $體裝置的各具體實施例以及該等半導 體裝置的製造方法與修正例。本發明並不受限於該等具體 實施例與修正例。 舉例來說，該半導體梦署& it & 置的+導體基板的導電類型並不 限為p型。 除了石夕基板之外， 成的各種半導體基板 亦可使用由單層結構或多層 結構所組 95446.doc -52- 1246767 該半導體裝置具有至少一雷 电备杰、一MOSFET、以及一 保險絲。該半導體裝置的保 丨卞氓、、示j此係圖2所示的第一保險 絲20或圖2所示的第二保險絲3〇。 可根據每個半導體裝置的目標應用領域，如預期般地選 擇該半導體裝置的電路結構以及電路元件的佈置方式。可 以使用各種電路，纟包含—記憶體電路、—修整電路、一 缺陷緩解電路、以及類似的電路。 除了第-至第五修正例之外，亦可將該半導體製造方法 中所述的第-至第二導體層圖案化成被複數個含有一問極 電極之電路元件共同使用的導體層。 半‘體裝置之半導體基板上所形成的每一層#膜構形條 件以及膜蝕刻條件並不僅受限於該等具體實施例製造方法 中所述者。 舉例來說，假使使用n型多晶矽來形成圖2所示之電容器 10的下電極12與第一保險絲20之第一可溶層22的話，那麼 必要時，便可使用ρ型多晶矽來形成ρ通道m〇SF]Et 42的第 一閘極電極47a與η通道MOSFET 52的第一閘極電極57a。舉 例來說，於此情況中，藉由形成一未摻雜的多晶矽膜並且 將η型雜質植入一預設區域之中並且將p型雜質（例如硼）植 入另一預設區域之中，便可形成圖3B所示的第一導體層 111 〇 必要時，可於MOSFET的源極區與汲極區之上形成一金 屬矽化物膜，取代上述的閘極絕緣膜。 圖11A與11B圖解的便係於源極區與汲極區之上形成一 95446.doc -53- 1246767 金屬矽化物膜的製程。 於執行圖11A所示之製程以前，可先執行至圖3L為止的 製程’並且隨後可移除圖3L中所示的遮罩139。舉例來說， 可以利用氫氟酸稀釋液（例如500:1 HF)來移除源極區433與 53S以及沒極區431)與53D之上所形成的閘極氧化膜（自然 的氧化膜）46與56。 接著，如圖11A所示，可利用濺鍍法、CVD、或類似方法 於半‘體基板1的整個表面上沉積金屬（例如鈦（丁丨）、鎳 (Ni)、始（Co)、以及鎢（W)，或是該些金屬的合金），以便形 成一金屬或合金薄膜14〇。 除了金屬或合金薄膜140以外，圖3L中顯示出圖ιιΑ中所 不的所有的組成元件，而該些元件係利用和圖几所示者相 同的苓考符號來表示，並且會省略其說明。 可利用快速熱退火（RTA)系統或類似系統對該金屬薄膜 14〇實施熱處理，以便矽化該金屬薄膜14〇。舉例來說，可 於惰性氣體（例如氮氣以及氬氣）之中、65〇QC的條件下實施 該矽化熱處理，而實施時間為10秒。 金屬薄膜140的矽化僅會發生在矽與該金屬薄膜14〇直接 接觸的區域中。換言之，金屬薄膜14〇的矽化係發生在源極 區43S與53S以及汲極區431)與531)之上，並不會發生在其它 區域中。矽化並不會發生在電阻器（繞線線路）6〇的表面上， 因為由介電層113製成的絕緣膜65會覆蓋該電阻器，而且該 高阻值膜會維持自對齊的形式。所以，便可利用更簡單的 方法來形成一高阻值的電阻器。 95446.doc -54- 1246767 而後便可沖洗掉未被矽化的金屬薄膜14〇。 如圖11B所示，在源極區438與533以及汲極區43d與53d 之上會留下一金屬矽化物膜142。該金屬矽化物膜142會以 自對齊的形式僅形成於源極區43S與53S以及汲極區43D與 53D之上。 而後，必要時，可利用RTA系統或類似系統對該金屬矽 化物膜142實施熱處理。舉例來說，可於惰性氣體（例如氮 氣以及氬氣）之中、850〇C的條件下實施該熱處理，而實施 k間為10秒。舉例來說，經過此熱處理之後，MSi(M表示 的係構成金屬薄膜140的金屬元素）便會變成MSi2,因而可 改良金屬矽化物膜142的導電率。 因為可隨意設定金屬矽化物膜142的厚度，所以很容易加 厚該金屬石夕化物膜，因此便可輕易地降低M〇SF]Et的電阻。 於完成金屬矽化物膜142的熱處理的同一時間，亦會同時 完成下面部份的熱處理··電容器1〇的第二上電極16b、第一 保險絲20的第二可溶層24、第二保險絲3〇的第二可溶層 34、閘極電極47的第二閘極電極471}、閘極電極57的第二閘 極電極57b、以及第二導體層74。 圖12A與12B圖解的係於形成圖丨1B所示之金屬矽化物膜 142時用於形成其它電極的製程。 於執行圖12A所示之··製程以前，可先依序執行至圖3〇至 3 L所示的衣程’但卻不必形成圖3 f所示的第三導體層12 $， 隨後可移除圖3L中所示的遮罩139。可以利用上述的方式來 移除源極區43S與53S以及汲極區43D與53D之上所形成的 95446.doc -55- 1246767 閘極氧化膜（自然的氧化膜）46與56。 接著’如圖12 A所示，可利用濺鍍法、CVD、或類似方法 於半導體基板1的整個表面上沉積金屬（例如鈦（Ti)、鎳 (Νι)、鈷（Co)、以及鎢（W)，或是該些金屬的合金），以便形 成一金屬或合金薄膜140。 除了金屬或合金薄膜140以外，圖3G或3L中顯示出圖12A 中所示的所有的組成元件，而該些元件係利用和圖或3L 所不者相同的參考符號來表示，並且會省略其說明。 可以利用上述的方式來對該金屬薄膜14〇實施熱處理，以 便矽化该金屬薄膜140。經過矽化之後，便可於第一上電極 16a第一可洛層22與32、源極區43S與53S、汲極區43D與 53D、第一閘極電極47a與57a、以及第一導體層”之上形成 金屬矽化物膜。金屬薄膜i 4〇的矽化並不會發生在其它區 域之中，因為其它區域中的矽並未外露。 而後便可沖洗掉未被石夕化的金屬薄膜14〇。 如圖12B所示，在第一上電極16a、第一可溶層以與^、 第一閘極電極47a與57a、以及第一導體層72之上會留下一 金屬矽化物膜。所以，便可形成第二上電極16b、第二可溶 層24與34、第二閘極電極47b與57b、以及第二導體層74。 另外，會有一金屬矽化物膜142以自對齊的形式保留在源 極區43S與53S以及、/及極區43D與53D之上。 而後，必要時，可利用RTA系統或類似系統對該金屬矽 化物膜142實施熱處理。經過此熱處理之後，便可改良該金 屬石夕化物膜的導電率。 95446.doc -56- 1246767 就該些製程的修正與應用而言，可以移除該電容器下+ 極之接觸孔CH1附近的絕緣膜14以及該高阻值電阻器之接 觸孔CH12與CH13附近的絕緣膜65，並且以自對齊的方式於 該電容器下電極與高阻值電阻器的接觸區域之上形成一矽 化物膜，以降低接觸阻力。 圖13為根據第二具體實施例之半導體裝置的部份平面 圖。從圖13的左邊至右邊依序置放著一 NM〇SFET 1〇5〇、一 PMOSFET 1040、一繞線線路1〇7〇、一第一保險絲 1〇2〇、一 第二保險絲1030、一電阻器ι〇6〇、以及一電容器。 NMOSFET 1050的閘極電極i〇5〇g會跨越一主動區， PMOSFET 1040的閘極電極104〇G會跨越另一主動區。 NMOSFET 1050的源極區l〇5〇S與汲極區1050D係被界定於 閘極電極1050G的兩側之上，而pm〇SFET 1040的源極區 1040S與汲極區1040D則係被界定於閘極電極i〇4〇G的兩側 之上。閘極電極1050G會透過一繞線線路1〇55接續到閘極電 極1040G。第二保險絲1030則係位於一平台1〇35的内部區域 中〇 於源極區1040S、汲極區1040D、源極區1050S以及汲極 區1050D的内部會置放接觸孔CH107、CH108、CH109以及 CH110。 接觸孔CH114與CH115係位於繞線線路1070的相反末端 部份中。接觸孔CH103與CH104係位於第一保險絲1020的相 反末端部份中。接觸孔CH105與CH106係位於第二保險絲 1030的相反末端部份中。接觸孔CH112與CH11 3係位於電阻 95446.doc -57- 1246767 器1060的相反末端部份中。 電容器1010包含—下電極1〇1〇a及形成於該下電極内部 區域中的複數個上電極101以與1010(1。接觸孔CH101係位 於下電極1010a的内部區域中以及上電極1〇1〇(；與1〇1(^的 外部區域中，而接觸孔cm〇2則係位於上電極i〇i〇c與 1010d的内部區域中。 圖14為沿著圖13之點虛線八14-八！4所取出的剖面圖。由p 型矽製成的半導體基板1001的部份表面會被一元件隔離絕 緣膜（場氧化膜）1005覆蓋，該元件隔離絕緣膜1〇〇5會包圍且 界定複數個主動區。其中一個主動區係位於一 p型井1〇51 之中，而另一主動區則係位於一 n型井i〇41之中。

1050係位於5亥p型井内的主動區之中，而pmosfeT 1040則係位於該n型井1〇41内的主動區之中。於元件隔離絕 緣膜1005之上則有繞線線路1〇7〇、第一保險絲1〇2〇、第二 保險絲1030、電阻器1〇60、以及電容器1〇1〇。於接觸該元 件隔離絕緣膜1005之底部的表面層之中，會在第一保險絲 1020、第二保險絲1030、電阻器1〇6〇、以及電容器1〇1〇的 下方形成η型井1022、1032、1062、以及1012。 NMOSFET 1050係由源極區i〇5〇s、汲極區i〇5〇D、一閘 極絕緣膜 1050I以及閘極電極 1050G所組成。PMOSFET1040 則係由源極區1040S、沒極區i〇4〇D、一閘極絕緣膜10401 以及閘極電極1040G所組成。NMOSFET 1050與PMOSFET 1040的該等源極區與汲極區均具有輕微摻雜汲極（LDD)結 構。閘極電極105 0G具有一三層結構，其包含由多晶矽製成 95446.doc -58- 1246767 的一下層1050Ga與一中間層l〇5〇Gb，以及一由金屬矽化物 製成的上層1050Gc ;而閘極電極i〇4〇G亦具有一三層結 構，其包含由多晶矽製成的一下層1〇4〇Ga與一中間層 l〇4〇Gb，以及一由金屬矽化物製成的上層1〇4〇Gc。 繞線線路1070具有一三層結構，其包含由多晶石夕製成的 一下層l〇7〇a與一中間層l〇70b，以及一由金屬矽化物製成 的上層1070c。第一保險絲1020具有一三層結構，其包含由 多晶矽製成的一下層l〇20a與一中間層1020b，以及一由金 屬矽化物製成的上層l〇2〇c。第二保險絲1〇3〇係位於元件隔 離絕緣膜1005上所形成的平台1〇35之上。沿著平行基板法 線的直線看去，第二保險絲1030係位於平台1〇35的内部區 域之中。平台1035具有一雙層結構，其包含一由多晶矽製 成的下層1035a以及一由介電材料製成的上層 1035b。第二 保險絲侧具有一雙層結構，其包含一由多晶石夕製成的; 層1030a以及一由金屬矽化物製成的上層i〇3〇b。電阻器 _係由單一多晶石夕層所製成，而且其上表面會被一絕： 膜1061覆蓋。 電容器1G1G具有-層疊結構，其中分別依序堆疊著一由 多晶矽製成的下電極1010a、一電容器介電膜⑻扑、 晶矽製成的第一上電極1〇1〇c、以^ ^ ^ ^ ^ 久田孟屬石夕化物製成的第 二上電極1010d。下電極1010的平 J卞曲圖案和電容器介電腺 101 Ob的平面圖案相同。第一上 、 乐上包極1〇1心的平面圖案和第 二上電極10 l〇d的平面圖案相同。沿 者千仃基板法線的直線 耆去，弟一上電極1〇1〇盥第— C/、罘一上包極1〇1〇(1 95446.doc -59- 1246767 極1010a的内部區域之中。 於孩半V體基板1〇〇1之上會形成一層間絕緣膜1〇8〇，其 會覆盖者上述的元件。 圖13所示的接觸孔〇：111〇1至(：^115均會貫穿層間絕緣膜 1080。於圖14的剖面圖之中會出現接觸孔cm(H、chi〇2、 CH107 至 CH110、CH113 以及CH115。接觸孔CH1()1 會抵達 第一上电極l〇l〇d。接觸孔CH113會抵達電阻器1〇6〇。接觸 孔CH115 g抵達繞線線路1 的上層1 。接觸孔ch 107 與CH108會为別抵達源極區^〇4的與汲極區。接觸孔 CH109與CH110會分別抵達源極區1〇5〇8與汲極區l〇5〇D。 於该些接觸孔€111〇1至(：11115之中，則會填入一由鎢或類似 材料製成的導體接點。於層間絕緣膜1〇8〇之上會形成複數 條上繞線線路1090。每條該等上繞線線路1〇9〇均會透過被 填入該接觸孔之中的導體接點而被連接至下方支撐元件。 接著，將說明的係根據第三具體實施例的半導體裝置製 造方法。 如圖15A所示，於由P型矽製成的半導體基板1〇〇1的表面 層之中，會利用離子植入法形成p型井ι〇5ΐ、η型井MW、 以及η型井1012、1〇22、1〇32與1〇62。於基板1〇〇1的部份表 面區域中，可利用L〇c〇s來形成厚度約nm的元件隔離 絕緣膜1005。該元件隔離絕緣膜1〇〇5會藉定複數個主動 區。可利用淺溝渠隔離法（STI)來形成該元件隔離絕緣膜 1005。必要時，亦可將雜質離子植入要形成m〇sfet的主 動區的表面層之中，則更調整通道雜質濃度。於將該等主 95446.doc -60- 1246767 動區的表面曝露於氫氟酸稀釋液中之後，便可利用熱氧化 法來形成由氧化矽製成的閘極絕緣膜1〇4〇1與1〇5〇1。 如圖15B所示’可於元件隔離絕緣膜1〇〇5以及閘極絕緣膜 10401與105 01之上形成一由多晶矽製成的第一導體層 mi °舉例來說，可利用矽烷（Sh4)與氮氣（N2)，經由化學 以相沉積法（CVD)來形成該第一導體層mi。第一導體層 1111的厚度較佳的係介於50至1000 nm範圍之間，更佳的係 ;丨於100至3 00 nm範圍之間，最佳的係介於15〇至2〇〇 範 圍之間。可將鱗（p)擴散至第一導體層1 1 1 1之中，以便將雜 質濃度調整成約lxl0i6cm-3至lxl〇2〇cm-3 ,較佳的係約 1 x 1020cm·3。 於第一導體層1111之上會形成一介電層1113。介電層 U13可能係一由氧化矽製成的單層結構；一由氮氧化矽製 成的單層結構；一由一氧化矽膜與一氮化矽膜製成的雙層 、’Ό構，一由一氧化矽膜與一氮氧化矽膜製成的雙層結構； 一由於氧化矽膜之間夹放一氮化矽膜製成的三層結構；一 由一氧化鈕膜與一氧化矽膜製成的雙層結構；一由一氧化 鈕膜與一氮化矽膜製成的雙層結構；一由於氧化矽膜或氮 化石夕膜之間夾放—氧化组膜製成的三層結構；或是類似的 =構。可以利用電漿增強CVD法、利用電子迴旋共振（ECR) 電襞的CVD法來形成該些膜。舉例來說，彳以利用四乙基 石夕烧（TEOS)與臭氧（〇3)作為氣體源，來形成氧化石夕膜。舉 例來說，可以利用TEOS、氧氣或臭氧、以及氮氧氣（Ν〇χ) 的混合氣體作為氣體源，來形成氮切膜與氮氧化石夕膜。 95446.doc -61 - 1246767 亦可使用磷矽酸鹽玻璃（PSG)膜或硼磷矽酸鹽玻璃 (BPSG)膜來取代氧化石夕膜。舉例來說，可藉由電漿增強cvD 法或利用ECR電漿的CVD法來形成PSG膜或BpsG膜。 介電層1113可充當該電容器的電容器介電膜。所以，可 利用，亥電容器所需要的靜電電容來決定介電層1丨13的厚 度。於介電層1113之上會形成一光阻圖案112〇。光阻圖案 1120會對應於圖13所示之電容器1〇1〇的下電極1〇丨^、第二 保險絲1030、以及電阻器1〇6〇的平面圖案。利用該光阻圖 案1120作為遮罩，便可蝕刻介電層1113。蝕刻之後便可移 除該光阻圖案1120。 如圖15C所示，電容器介電膜1〇1〇1)會保留於欲形成該電 容的區域中，介電膜1〇61會保留於欲形成該電阻器的區 域中，而介電膜l〇35b則會保留於欲形成該第二保險絲的區 域中。 如圖15D所示，於第一導體層1111之上會形成一第二導體 層1123,其會覆蓋該電容器介電膜i曝、介電膜㈣以及 1035。形成第二導體層1123的方法與條件均與第一導體層 1111的方法與條件相同。第^導體層i 123的厚度較佳的係 介於20^1GGGnm範圍之間，更佳的係介㈣至则㈣範圍 之間’最佳的係介於_至15〇 範圍之間。可將鱗⑺擴 散至第二導體層1123之中，以便將雜質濃度調整成約 1Xl〇16cm·3至 1Xl〇2〇em.3，較佳的係約 lxl〇2〇cm-3。 可利用熱擴散法或離子植人法將填植人第_導體層㈤ 與第二導體層1123之中。當使用離子植入法時，便;非常 95446.doc -62- 1246767 精確地控制第一導體層丨丨丨丨與第二 度。因此，便可非常_ # _ “ 1123的雜質濃 u非*精確地_具#第—導

二導體層u23的元件的電阻 U 子植入法。 與離 較佳的係，作為下電一 '位的弟泠體層UU的雜質濃度可 寻於作為上琶極的第二導體層1123的雜 使反轉被施加至該電容的雨犀 、/又，方能在即 特徵的對稱性。尤：：的;:=性，仍能確保該電容的電 -…的係’第-導體層1"1與第 一導體層1123中接觸到介電声U1 彼此相等。 ^層1113的表面層的雜質濃度可 可於形成第二導體層1123以前先實施熱處理。此埶處理 =良電容H介電賴⑽的電特徵與物理特徵。於熱處理 除去電容器介電膜聊㈣的氣體，致使欲於其上 形成的弟二導體層1123不容易剝離。亦可增強電容器介電 艇1010b與第：導體層1123之間介面處的黏著效果。所以， 便可改良完成之後的電容器的可靠度。 於第二導體層U23之上會形成_㈣火金屬矽化物(例 如石夕化鎮（WS1X))製成的第三導體層1125。舉例來說，可利 用Ar作為賤鑛氣體且以WSlx板作為目標，利用Dc磁控管賤 鑛法來形成第三導體層1125。第三導體層1125的厚度範圍 較佳的係介於25至500 nm之間，更佳的係介於⑽至麵 之間。 可利用讲6與·4作為氣體源，利用⑽來形成第三導體 層1125。亦可藉由下面方式來形成第三導體層⑽：形成 95446.doc -63- 1246767 一能夠利用第二導體層1123上的矽來矽化的金屬層，並且 實施熱處理以進行矽化反應。 除了 wsix之外，亦可利用電阻率低於第二導體層1123的 材料來製成第三導體層1125。舉例來說，可以使用wSix之 外的耐火金屬，例如MoSix、TiSix、以及TaSix。此外，亦 可使用 Mo、Ti、Ta、W、Co、Cr、Hf、Ir、Nb、Pt、Zr、 Ni、或是該些金屬的合金。其中，尤以见與⑸最有助於進 行非常低溫的矽化作用，進而可降低矽化物膜的電阻。從 低阻值的觀點來看，較佳的係，選擇NiSi4C〇Si作為第三 導體層1125的材料。因為NiSi與CoSi的溶點均非常低，所 以可非常容易地燒斷一保險絲。 於第二導體層1125之上會形成一光阻圖案113〇。光阻圖 案1130會覆蓋欲形成下面部份的區域：問極電極⑺观與 1040G、繞線線路1055與107〇、第一保險絲1〇2〇與第二保險 絲1030 '以及上電極101(^與1〇1〇(1。利用光阻圖案作 為遮罩便可姓刻第三導體層1125與第二導體層⑽。當钮 刻第二導體層i 123的時候’介電膜則b、介電膜腕、以 及電容器介電便會部份裸露出來。即使該些介電膜 部份裸露之後，仍會繼蜻；隹A ^ f 备 曰▲、貝進仃蝕刻。可以該等外露的介電 膜當作一遮罩，並且蝕刻第一導轉 體層1111。姓刻之後便可 私除5玄光阻圖案11 3 〇。舉例夹1 心 牛例采5兄，可利用Cl2與〇2的混合氣 體，以ECR電漿蝕刻法來實施此蝕刻。 如圖1 5E所示，由第一導體声 股增成的下電極l010a會 保留在電容器介電膜1010b的 卜方由弟二導體層1123製成 95446.doc -64- 1246767 的第一上電極1010c與由第三導體層1125製成的第二上電 極1010d則會保留在電容器介電膜1〇1〇b的部份區域之上。 電容器1010係由下電極1〇10&、電容器介電膜1〇1〇|}、第一 上電極1010c以及第二上電極i010d所組成。 由第一導體層1111製成的電阻器1〇60會保留在介電膜 1061的下方。由第一導體層丨丨丨丨製成的下層1〇35&會保留在 介電膜1035b的下方。平台1〇35係由下層l〇35a與介電膜（上 層）1035b所組成。由第二導體層1123製成的下層i〇3〇a會保 留在平台1035的下方。由第三導體層1125製成的上層i〇3〇b 會保留在第二導體層1123的下方。第二保險絲1030係由下 層1030a與上層103Ob所組成。 同時還會形成第一保險絲1020、繞線線路1070、以及閘 極電極1040G與1050G。第一保險絲1020具有三層結構，其 包含由第一繞線層1111所製成的下層l〇2〇a、由第二繞線層 1123所製成的中間層i〇2〇b、以及由第三繞線層1125所製成 的上層1020c。同樣地，繞線線路1〇70亦具有三層結構，其 包含由第一繞線層1111所製成的下層l〇7〇a、由第二繞線層 1123所製成的中間層i〇70b、以及由第三繞線層1125所製成 的上層1070c。閘極電極1040G具有三層結構，其包含由第 一繞線層1111所製成的下層1040Ga、由第二繞線層1123所 製成的中間層1040Gb、以及由第三繞線層1125所製成的上 層1040Gc。閘極電極1050G亦具有三層結構，其包含由第 一繞線層1111所製成的下層1050Ga、由第二繞線層1123所 製成的中間層105 0Gb、以及由第三繞線層1125所製成的上 95446.doc -65- 1246767 層 105OGc。 如圖15F所示，可利用熟知的方法來形成具有LDD結構的 源極區與汲極區。下文中將簡單說明構成該等源極區與汲 極區的方法。利用一於對應PMOSFET 1040之區域中具有一 開孔的光阻圖案來執行離子植入，以便形成複數個低濃度 區。接著，利用一於對應NMOSFET 105 0之區域中具有一開 孔的光阻圖案來執行離子植入，以便形成複數個低濃度 區。於該等閘極電極1040G與1050G的側護壁之上形成由氧 化矽製成的複數個側護壁分隔體SW。於此情況中，亦會於 第一保險絲1020、第二保險絲1030、平台1035、繞線線路 1070以及電容器1010的側護壁之上形成複數個側護壁分隔 體SW。 利用一於對應PMOSFET 1040之區域中具有一開孔的光 阻圖案且以該等側護壁分隔體SW作為遮罩來執行離子植 入，以便形成複數個高濃度區。接著，利用一於對應 NMOSFET 1050之區域中具有一開孔的光阻圖案且以該等 側護壁分隔體SW作為遮罩來執行離子植入，以便形成複數 個高濃度區。利用該些製程便可形成源極區1040S與1050S 以及汲極區1040D與1050D。經過離子植入之後，便可執行 退火作業予以活化。 如圖14所示，於形成層間絕緣膜1080之後，便可執行下 面製程：形成接觸孔CH101至CH115、填補導體接點、以及 形成該等上繞線線路1090，以便取得第一具體實施例的半 導體裝置。 95446.doc -66- 1246767 於第三具體實施例中，可利用單一膜構形製程會形成電 容盗1010的下電極l〇i〇a、第一保險絲1〇2〇的下層、 平台1035的下層1035a、電阻器1〇6〇、繞線線路ι〇7〇的下層 1070a、閘極電極1040G的下層1〇4〇Ga、以及閘極電極1〇5〇= 的下層1050Ga。所以，該些膜均係由相同的材料製成並且 具有相同的厚度。同樣地，電容器1〇1〇的第一上電極 1010c、第一保險絲1020的中間層1〇2〇b、第二保險絲丨〇3〇 的下層1030a、繞線線路1070的中間層1〇7〇b、閘極電極 1040G的中間層1040Gb、以及閘極電極1〇5〇(}的中間層 1050Gb均係由相同的材料製成並且具有相同的厚度。電容 态1〇1〇的第二上電極1010d、第一保險絲1〇2〇的上層 1020c、第二保險絲1〇3〇的上層1〇3〇b、繞線線路的上 層1070c、閘極電極104〇(}的上層1〇4〇Gc、以及閘極電極 1050G的上層l〇5〇Gc亦均係由相同的材料製成並且具有相 同的厚度。平台1035的上層1〇351)與電容器介電膜1〇1(^係 由相同的材料製成並且具有相同的厚度。 於第三具體實施财，f形成具有三層結構的第一保險 絲1020以及具有雙層結構的第二保險絲1〇3〇。該等三層結 構與雙層結構之間的差別係肇因於圖i 5B所示之製程中的 對象區域是否被光阻圖案112〇覆蓋。如此一來，無需增加 衣私數S便可形成具有不同損毀特徵的兩種類型保險絲。 因為第一保險絲1020具有三層結構，所以相較於第二保險 絲1030，比較容易降低第一保險絲1〇2〇的電阻。相反地， 口為第一保險絲1〇30具有雙層結構，所以利用較小的電流 95446.doc -67- 1246767 便可燒斷該保險絲。舉例來說， U木°兄可以下面的方式來組合該 等第-保險絲删與第二保險絲咖：第—保險絲會在第 -電流/電壓條件中被燒斷而並*會在第二電流/電壓條件 中被燒斷·，s之，第二保險絲在第=電流/電壓條件中亦會 被燒斷。可相依於錄絲必要的損毁特徵與電特徵來正^ 選擇該三層結構與雙層結構。 於形成该電容器1010的電容器介電膜1〇1(^時，可利用圖 15B中所示的光阻圖案112〇作為遮罩。於形成該電容器ι〇ι〇 的上電極1010c與1010d時，可利用圖15D中所示的光阻圖案 1130作為遮罩。所以，無需增加電容器1〇1〇所使用的該等 兩道微影製程便可形成兩種類型的保險絲1020與1030。 於第三具體實施例的半導體裝置中，可於該等保險絲 1020與1030的下方形成n型井1〇22與1〇32。由於有n型井 1022與1032存在的關係，所以，即使因損毀該保險絲時所 產生的熱而破壞該基板，仍可避免產生不必要的漏電流。 電阻器1060與電容器1〇1〇下方的11型井1062與1〇12具有降 低基板1001與電阻器1060及電容器1〇1〇之間的寄生電容的 功能。假使使用η型矽製成的半導體基板的話，則可以0型 井來取代η型井1012、1022、1032以及1062。 圖16Α為根據第四具體實施例之半導體裝置的平面圖。於 一半導體基板之上會置放一保險絲1220與一繞線線路 1270。保險絲1220的其中一個末端會被連接至繞線線路 1270的其中一個末端。於此互連點處，會置放一接觸孔 CH121。接觸孔CH120係位於保險絲1220的另一末端處，而 95446.doc -68- 1246767 接觸孔CH122則位於繞線線路1270的另一末端處。 於保險絲1220的其中一個末端上會形成一凹穴122〇a。此 凹穴會形成一電流濃度，致使容易燒斷該保險絲122〇。 圖16 B為沿著圖16 A之點虛線B16 - B16所取出的剖面圖。 於石夕質半導體基板1200的表面上會形成一元件隔離絕緣膜 1205。保險絲1220與繞線線路127〇係形成於該元件隔離絕 緣膜1205之上。保險絲1220與繞線線路127〇具有和圖14所 示支第三具體實施例的半導體裝置中的保險絲1〇2〇與繞線 線路1070相同的層疊結構。換言之，保險絲122〇具有三層 結構，其中堆疊著由多晶矽製成的一下層122〇a與一中間層 1220b ’以及一由金屬矽化物製成的上層122〇c。繞線線路 1270亦具有三層結構，其中堆疊著由多晶矽製成的一下層 1270a與一中間層1270b，以及一由金屬矽化物製成的上層 1270c 〇 保險絲1220的下層1220a與繞線層1270的下層1270a係由 單一連續的多晶矽層所製成。同樣地，保險絲122〇與繞線 線路1270的中間層係由單一連續的金屬矽化物層所製成。 於該半導體基板1200之上會形成一層間絕緣膜丨280 ,其會 覆蓋保險絲1220與繞線線路1270。圖中會形成接觸孔 CH120至CH122，貫穿該層間絕緣膜128〇。於該等接觸孔 CH120至CH122每一者之中均會填入一導體接點。於該層間 絕緣膜1280之上則會形成複數條上繞線線路129〇。 當欲燒斷保險絲1220時，可跨越接觸孔CH120中的導體 接點與接觸孔CH121中的導體接點來施加一預設電壓，以 95446.doc 1246767 便讓電流流過保險絲1220。 圖17A與17B為根據第五具體實施例之半導體裝置的平 面圖與剖面圖。圖17B為沿著圖17A之點虛線B17-B17所取 出的剖面圖。第五具體實施例的半導體裝置具有一保險絲 1230’其結構不同於圖16A所示之第四具體實施例的半導體 裝置的保險絲1220的結構。於第五具體實施例中，保險絲 1230具有和圖14A所示之第三具體實施例的半導體裝置的 第二保險絲1030雷同的雙層結構。於具有雙層結構之保險 絲1230的下方會置放一平台1235。該保險絲123〇係由一多 晶矽製成的下層1230a及一金屬矽化物製成的上層123仆所 組成。平台1235係由一多晶矽製成的下層1235a及一介電材 料製成的上層1235b所組成。 平台1235的下層1235a與繞線線路1270的下層1270a係由 單一連績的多晶矽層所製成。保險絲123〇的下層123〇a與繞 線線路1270的中間層127帅係由單一連續的多晶矽層所製 成。保險絲1230的上層1230c與繞線線路1270的上層i27〇c 係由單一連續的金屬矽化物層所製成。 於第四與第五具體貫施例中，在將該保險絲與繞線層封 閉在形成該保險絲的繞線層中的狀態下，該保險絲與繞線 線路可被連接在一起。 圖18A為根據第六具體實施例之半導體裝置的平面圖。於 一半導體基板之上會置放一保險絲142〇與一電阻器146〇。 保險絲1420的其中一個末端會被連接至電阻器146〇的其中 一個末端。電阻器1460具有一被彎折複數次的圖案，以取 95446.doc -70- 1246767 得預期的長度。於該保險絲與電阻器的互連點處會置放一 接觸孔CH141。接觸孔CH140係位於保險絲142〇的另一末端 處，而接觸孔CH142則位於電阻器146〇的另一末端處。 圖18B為沿著圖17A之點虛線B18-B18所取出的剖面圖。 於矽貝半V體基板1400的表面上會形成一元件隔離絕緣膜 1405。保險絲1420與電阻器146〇係形成於該元件隔離絕緣 膜1405之上。保險絲1420具有和圖14所示之第三具體實施 例的半導體裝置的第一保險絲1〇2〇相同的層疊結構。換言 之，保險絲1420具有三層結構，其中堆疊著 的-下一一中間一以及一由金二二 成的上層1420c。電阻器1460具有和圖14所示之第三具體實 施例的半導體裝置的電阻器1〇6〇相同的多晶矽單層結構。 電阻器1460的上表面會被一介電膜1461覆蓋。保險絲“汕 的下層1420a與電阻器1460係由單一連續的多晶石夕層所製 成。 有層間絕緣膜148〇會覆蓋該保險絲1420與電阻器 1偏。®令會形成接觸孔CH140至CH142，貫穿該層間絕緣 膜1480。於該等接觸孔(：1114〇至(：^142每一者之中均會填入 一導體接點。於該層間絕緣膜148〇之上則會形成複數條上 繞線線路1490。 圖18C為圖18B所示之接觸孔CH142附近區域的結構的另 :範例示意圖。於圖18B所示的結構中’接觸孔〇扪42中的 導體接點會接觸到在形成具有三層結構之保險絲142〇的下 層1420a時所沉積的多晶石夕層。於圖i8c所示的結構中，電 95446.doc -71 - 1246767 阻器1460的末端部份具有三層結構，其包含一下層146〇^ -中間層1460b、以及一上層146〇c，三者係在形成保險絲 1420的下層1420a、中間層142〇b、以及上層142〇c時所形成 的。藉由將該三層結構置放於電阻器146〇的末端部份中， 便可讓電阻器1460的末端部份處的接觸孔〇11142的深度等 於保險絲1420兩側末端處的接觸孔cm4〇與(：^141的深度。 圖19A與19B為根據第七具體實施例之半導體裝置的平 面圖與剖面圖，圖19B為沿著圖19A之點虛線B19-B19所取 出的剖面圖。下文中，將針對不同於圖18A與18b所示之第 六具體貫施例的半導體裝置的觀點來作說明。於第六具體 员施例中，保險絲1420具有三層結構。於第七具體實施例 中，保險絲1430具有和圖14所示之第三具體實施例的半導 體裝置的第二保險絲1030雷同的層疊結構。換言之，保險 絲1430具有雙層結構，其中堆疊著一由多晶矽製成的下層 l430a以及一由金屬矽化物製成的上層143〇b。 於保險絲1430的下方會置放一平台1435。平台1435具有 又層、、、口構其中堆豐著一由多晶石夕製成的下層以及一 由介電材料製成的上層1435b。平台1435的下層1435a與電 阻器1460係由單一連續的多晶矽層所製成。未置放由介電 材料衣成之上層1435b的區域會形成於電阻器146〇側上的 保險絲1430的末端部份中。於此區域中，保險絲“川會被 電連接至構成下層1435a與電阻器1460的多晶矽層。 於第六與第七具體實施例中，不需要使用到高於層間絕 緣膜1480之層中的繞線線路便可將該保險絲與電阻器連接 95446.doc -72· 1246767 在一起° 接觸孔CH152側上的電阻器146〇的末端部份可能會具有 和圖18C所示者雷同的層疊結構。 圖20A為根據第八具體實施例之半導體裝置的平面圖。於 一半導體基板之上會置放一保險絲163〇與一電容器i6i〇。 電容器1610係由_下電極161()a、以及複數個上電極i6i〇c 與1610d所組成。保險絲丨63〇的其中一個末端會被連接至該 等上電極1610(：與161〇(1。於保險絲1630與該等上電極161(^ 14 1610d的互連點處會置放一接觸孔〔Hi61。接觸孔CH160 係位於保險絲163〇的另一末端處。接觸孔cm62係位於下 電極1610a的内部區域中以及上電極161〇(：與161〇(1的外面。 圖208為沿著圖20人之點虛線820-；820所取出的剖面圖。 於半導體基板1600的表面上會形成一元件隔離絕緣膜 1605 °保險絲1630與電容器1610係形成於該元件隔離絕緣 膜1605之上，而該元件隔離絕緣膜16〇5則會覆蓋該保險絲 1630與電容器1610。圖中會形成接觸孔ch 160至CH162，貫 穿該層間絕緣膜1680，而且於該等接觸孔每一者之中均會 填入一導體接點。於該層間絕緣膜丨68〇之上則會形成複數 條上繞線線路1690。 保險絲1630具有和圖14所示之第三具體實施例的半導體 裝置的第二保險絲10 3 0相同的層疊結構。換言之，保險絲 1630具有雙層結構，其包含一由多晶矽製成的下層163〇&以 及一由金屬矽化物製成的上層1630b。於保險絲1630的下方 會置放一平台1635。平台163 5具有雙層結構，其中堆疊著 95446.doc -73- 1246767 -由多晶石夕製成的下層1635a以及—由介電材料製成的上 層 1635b 〇 保險絲1630具有和圖14所示之第三具體實施例的半導體 裝置的第二保險絲1030雷同的層疊結構。換言之，該電容 器係由一多晶矽製成的下電極161〇a、一電容器介電膜 1610b、多晶矽製成的第一上電極161〇c與金屬矽化物製成 的第二上電極1610d所組成。 平cr 1635的下層163 5 a與下電極i61〇a係由單一連續的多 晶矽層所製成。平台1635的上層1635|3與電容器介電膜 1610b係由單一連續的介電層所製成。保險絲163〇的下層 1630a與第一上電極i61〇c係由單一連續的多晶石夕層所製 成。保險絲1630的上層1630b與第二上電極161〇(1係由單一 連續的金屬矽化物膜所製成。依此方式，便可在將該保險 絲1630與電谷裔1610封閉在形成該保險絲丨63〇的繞線層中 的狀怨下’將該保險絲被連接至該電容器。 接觸孔CH160中的導體接點會被連接至保險絲163〇的其 中一個末端，而接觸孔CH161中的導體接點則會被連接至 保險絲1630與電容器1610之上電極i610c與161〇(1之間的互 連點。於接觸孔CH162中的導體接點與下電極i61〇a之間的 互連點處，會保留於形成該等上電極161〇(：與161〇(1時所形 成的多晶矽層及金屬矽化物層，以便提供和圖丨8C雷同的三 層結構。 於圖16A至20B的具體實施例中，不需要使用到另外的繞 線層便可將該保險絲連接至相同繞線層之中的電阻器或電 95446.doc -74- 1246767 、斤、相較於透過一上繞線線路（例如一 A1繞線線路） 來進仃連接，如此便可改良整合程度。 ’考圖21A至21C，現在將說明使用上述保險絲具體實施 例的電阻器修整電路。 一圖為一電阻器修整電路結構的範例示意圖。圖中並聯 者一弟-電路Pl(其中並聯一電阻器&與一保險絲D與— >第二：路P2(其中並聯一 t阻器R2與一保險絲Μ。舉例來 虎第私路？1與第二電路j>2每一者的結構均與圖“入至w 所示之具體實施例的半導體裝置的結構雷同。目中有一電 阻器Rc被並聯至第一電路Ρι與第二電路匕的並聯電路中。 此電路的總電阻為 Rc + 1/((1/Ri) + (1/Fi) + (i/R2) + (1/F2))。當保險絲匕被燒斷後，此電路的總電阻則為心+ i/ai/D+u/Rj + G/D)。當保險絲匕與匕均被燒斷後， 此電路的總電阻則為Rc + 1/((1/1) + (i/r2))。 、，吾人假設，保險絲匕會在第一電流/電壓條件中被燒斷而 亚不會在第二電流/電廢條件中被丈堯斷；反之，另一保險絲 Fl在第二電流/電壓條件中亦會被燒斷。當將一符合第二電 飢/電壓條件的電氣信號同時跨越施加至該等保險絲匕與匕 之上日守，僅有保險絲Fl會被燒斷。當將一符合第一電流/電 壓條件的電氣信號同時跨越施加至該等保險絲匕與匕之上 吟，保險絲Fi與Fa則均會被燒斷。依此方式，不需要使用 保險絲選擇電路來選擇性地在跨越該等兩個保險絲其中一 者之上知加燒辦信號，只要正確地選擇電流/電壓條件， 便可僅燒斷該等保險絲其中一者或是同時燒斷該等保險絲 95446.doc -75- 1246767 ?!與？2。可相依於被燒斷之保險絲的狀態來實現三種總電 阻。 圖21B為另一電阻器修整電路。圖中並聯著一第一電路 Si(其中串聯一電阻器Ri與一保險絲Fi)、一第二電路&(其 中串聯一電阻器R2與一保險絲FJ以及一電阻器R^。圖中有 黾阻态Rc t被並聯至此並聯電路中。 圖21C為另一電阻器修整電路。圖中串聯著一第一電路

Pi(其中並聯一電阻器&與一保險絲Fi)、一第二電路P2(其 中並聯一電阻器&與一保險絲F2)、以及一電阻器。 與圖21A中所示的電阻器修整電路雷同的係，於圖2ΐβ與 21C所示的電阻器修整電路中，藉由正確地選擇欲被施加至 忒保險絲之上的燒斷信號的電流/電壓條件便可實現三種 總電阻。 參考圖22A至22C，現在將說明使用該保險絲具體實施例 的電容器修整電路。 圖22A為一電容器修整電路結構的範例示意圖。圖中並聯 著一第一電路Pi(其中並聯一電容器Ci與一保險絲Fi)、一第 二電路P2(其中並聯一電容器Q與一保險絲f2)、以及一電容 扣Cc。舉例來說，第一電路與第二電路&每一者的結構 均與圖18A至19所示之具體實施例的半導體裝置的結構雷 同。 保險絲？1與？2均未被燒斷時的總電容為Cc。保險絲匕被 燒斷之後的總電容為1/((1/^)+ (1/Ci))。保險絲”與匕均被 k斷之後的總電容為1/((1/Cc)+(1/Cl)+(1/C2))。所以，可 95446.doc -76- ^46767 乂勇、現三種總電容。 圖22B為該電容器修整 r ^ ^ 電 吟、、口構的另一犯例。圖中的第一 P1係由一具有互相电聯 以为 串％的龟容器Q與保險絲！^的電路 及一並聯至該串聯電路的的 電 私令态CcJit組成。圖中的第二 $略h係由一具有互；^m ^ 以芬 有相串^的電容器匕與保險絲F2的電路 及一並聯至該串聯電路的雷 7冤谷态Cc2所組成。該等第一電 %尸丨與第二電路p?传祐电_ + ,、 #在一起。舉例來說，電容哭c :二險絲Fl所組成的串聯電路以及電容器。與保險絲;:所 、、且成的串聯電路中每—者的結構均與圖2ga與細中所示 2半：體裝置的結構雷同。利用此結構範例亦可實現三種 總電容。 午圖22C為該電容器修整電路結構的另—範例。圖中的第一 電路Μ系由一具有互相串聯的電容器。與保險絲七的電路 所組成。目中的第二電路匕係由一具有互相串聯的電容器 C2與保險絲匕的電路以及一並聯至該串聯電路的電容器〜 所組成。該等第一電路?1與第二電路p2係被串聯在一起。 ，例來說’電容||Cl與保險㈣所組成的並聯電路以及電 谷益〇2與保險絲？2所組成的串聯電路中每_者的結構均與 圖20A與2GB中所不之半導體裝置的結構雷同。假使保險絲 F丨被燒斷的話，那麼總電容便會變小；假使保險絲F2也被 燒斷的話’那麼總電容便會變得更小。利用此結構範例亦 可實現三種總電容。 圖23A與23B中的修整電路分別為並聯與串聯圖21(：中之 電阻器修整電路及圖22A中的電容器修整電路。亦可能產生 95446.doc -77- 1246767 電阻器修整電路與電容器修整電路的各種組合。 同時利用依據不同的燒斷特徵來選擇性燒斷一保險絲的 方法以及於一積體電路中設計一保險絲選擇電路來使用多 重級的電阻器與保險絲，亦可形成一種複雜的修整電路。 圖24為根據第九具體實施例之半導體裝置的平面圖。從 圖24的左邊至右邊依序於一半導體基板之上置放著一第一 CMOS電路2〇〇〇、一第二CMOS電路2100、一第一繞線線路 2200、一第二繞線線路2300、一第三繞線線路2400、一第 一保險絲2500、一第二保險絲2600、一第三保險絲2700、 一第四保險絲2800、一電阻器2900、以及一電容器3000。 第一 CMOS電路2000係由一第一 NM0SFET 2010與一第一 PM0SFET 2050所組成，而第二CMOS電路2100貝“系由一第 二NMOSFET2110與一第二PMOSFET2150所組成。 雖然該些組件中的每一者均可具有任意的平面形狀，不 過，如圖24所示，每個組件的平面形狀均與圖13所示之第 三具體實施例的平面形狀相同。 圖25為沿著圖24之點虛線A25-A25所取出的剖面圖。圖 25中，已經省略第一 PM0SFET 2050與第二PM0SFET 2150。圖中有一元件隔離絕緣膜3 101會部份覆蓋一p型矽所 製成的半導體基板3100的表面，而且該元件隔離絕緣膜 3101會包圍複數個已經界定的主動區。於該等主動區中會 形成第一 NM0SFET 2010、第一 PM0SFET 2050、第二 NM0SFET 2110、以及第二PM0SFET 2150。於該元件隔離 絕緣膜3101之上會形成第一至第三繞線線路2200、2300、 95446.doc -78- 1246767 以及2400、第一至第四保險絲2500、2600、2700、以及2800、 電阻器2900以及電容器3000。 第一NMOSFET2010與第一PMOSFET 2050的結構和圖13 與14中所示之第三具體實施例的NMOSFET 1050與 PMOSFET 1040 的結構相同。第二NMOSFET 2110與第二 ?“〇3?丑丁2150的結構和圖1與2中所示之第一具體實施例 的NMOSFET 52與PMOSFET 42的結構相同。第一繞線線路 2200具有和第一具體實施例之繞線線路70相同的層疊結 構，而第二繞線線路2300則具有和第三具體實施例之繞線 線路1070相同的層疊結構。第三繞線線路2400係位於一平 台層2450之上。第三繞線線路2400與平台層2450具有和圖 14所示之第三具體實施例的保險絲103〇與平台層1035相同 的層疊結構。 第一保險絲2500具有和第三具體實施例的電阻器1〇6〇相 同的層豐結構。弟二保險絲2 6 0 0具有和圖2所示之第一具體 實施例的保險絲20相同的層疊結構。第三保險絲2700具有 和圖14所示之保險絲1〇2〇相同的層疊結構。第四保險絲 2800係位於一平台層2850之上。第四保險絲2800與平台層 2850具有和圖14所示之第三具體實施例的保險絲1〇3〇與平 台層1035相同的層疊結構。電阻器2900具有和第三具體實 施例的電阻器1060相同的層疊結構。電容器3〇〇〇具有和第 三具體實施例的電容器1 〇 1 〇相同的層疊結構。 該些組件均會被一層間絕緣膜3200覆蓋。於層間絕緣膜 3200之上會形成複數條上層繞線線路3201。該等上層繞線 95446.doc -79- 1246767 線路3201會透過貫穿該層間絕緣膜3200所形成的複數個導 體接點被連接至該些組件。 接著，將參考圖26A至26F來說明製造第九具體實施例之 半導體裝置的方法。 如圖26A所示，在p型矽所製成的半導體基板3100之表面 層中欲置放該等第一至第四保險絲2500、2600、2700及2800 的區域中以及欲置放電容器3000的區域中會形成η型井 2501、2601、2701、2801以及3001。可利用和形成圖3Α所 示之第一具體實施例的η型井NW1至NW4相同的方法來形 成該些η型井。 於欲置放第一 NMOSFET 2010的區域中以及欲置放第二 NMOSFET2110的區域中貝ιJ會形成p型井2011以及2111。於 欲置放第一PMOSFET 2050與第二PMOSFET2150的區域中 (圖24)則會形成複數個η型井。可利用和形成圖3Α所示之第 一具體實施例的ρ型井55與η型井45相同的方法來形成該些 井。必要時，可將雜質植入每個MOSFET的通道區之中， 以便調整臨界值。 元件隔離絕緣膜3 101係形成於半導體基板3 100的部份表 面區域中。可利用和形成圖3 Α所示之第一具體實施例的元 件隔離絕緣膜5相同的方法或是和形成圖1 5 A所示之第三具 體實施例的元件隔離絕緣膜1005相同的方法來形成該元件 隔離絕緣膜3101。於該主動區中欲置放該第一 NMOSFET 2010的表面上會形成一閘極絕緣膜20101，於該主動區中欲 置放該第二NMOSFET 2110的表面上亦會形成一閘極絕緣 95446.doc -80 - 1246767 膜21101。同樣地，於該主動區中欲置放該等第… pm〇SFET的表面上亦會形成閘極絕緣膜利开、，弟二 3 A所干之笛豆駚者# / 了利用和形成圖 斤不之弟-具體“，例的閘極絕緣臈56與46相 或是和形成圖15A所示之第三具體實施例的閘極膜 10501與1G4GI相同的方法來形成料閘極絕緣膜。 、 於該元件隔離絕緣膜3101與閘極絕緣膜加⑻及^⑻之 上會形成-由摻有η型雜質（例如奶之多晶石夕所製成的第一 導體層31〇2。於第-導體層㈣之上會形成—介電异 31〇3。可利用和形成圖犯所示之第—具體實施例的導體層 γι相同的方法或是和形成圖15Β所示之第三具體實施例的 第-導體層mi相同的方法來形成第_導體層31〇2。可利 用和形成圖3C所示之第一具體實施例的介電層丄13相同的 方法或是和形成圖15B所示之介電層1113相同的方法來形 成介電層3103。

於η電層3103的部份表面上會形成一光阻圖案31〇4。光 阻圖案3104會覆蓋··欲置放第二NMOSFET 2110的區域；欲 置放第二PM0SFET的區域（未顯示）；欲置放第一繞線線路 2200的區域，對應於第三繞線線路2400之平台層2450(圖25) 的區域；對應於第一保險絲2500的區域；欲置放第二保險 絲2600的區域；對應於第四保險絲2800之平台層（圖25)的區 域’對應於電阻器2900的區域；以及對應於電容器3000之 下電極的區域。下面區域則會外露：欲置放第一 NMOSFET 2010的區域；對應於第二繞線線路2300的區域；以及對應 於第三保險絲2700的區域。 95446.doc -81 - 1246767 利用該光阻圖案3104作為钱刻遮罩，便可银刻介電層 ,。此⑽！方法和㈣圖酬示之第—具體實施例的介 4 113的方法相同或是和㈣圖i5B所示之介電層⑴3的 方法相同。钮刻介電層3103之後，便可移除光阻圖案謂。 如圖26B所示，如此便可留下經圖案化的介電層。更明確 地說’介電層 2U2、22〇2、24〇2、25〇2、26〇2、細、靡 以及30〇2會保留在下面區域中：欲置放第二n刪fet謂 的區域；對應於第一繞線線路的區域；對應於第三繞線線 路2400之平台層的區域；對應於第一保險絲乃㈧與第二保 險絲2600的區域；對應於第四保險絲28〇〇之平台層的區 域；對應於電阻器2900的區域；以及對應於電容器3〇〇〇之 下電極的區域。 圖中會形成一由η型多晶矽所製成的第二導體層31〇5，用 來覆蓋該些介電層。可利用和形成圖3D所示之第一具體實 施例的第二導體層115相同的方法或是和形成圖15D所示之 第二具體實施例的第二導體層丨丨23相同的方法來形成第二 導體層3105。 於第二導體層3105的部份表面上會形成一光阻圖案 3106。光阻圖案3106會覆蓋：欲置放第—NM〇SFET 2〇1〇 與第一 PMOSFET 2050(圖24)的區域；欲置放第二繞線線路 2300的區域；以及欲置放第三保險絲27〇〇的區域。此外， 光阻圖案3106還會覆蓋對應於該等已圖案化之介電層 2402、2502、2802、2902及3002之相同大小或略小的區域。 利用該光阻圖案3 106作為姓刻遮罩，便可餘刻介電層 95446.doc -82- 1246767 3105。被保留在第一導體層3102與第二導體層3105間之介 面處的介電層2112、2202以及2602並不會被蝕刻，而會被 保留下來。此餘刻方法和钱刻圖3 E所示之第一具體實施例 的介電層115的方法相同或是和蝕刻圖15D所示之第三具體 實施例的介電層1123的方法相同。若使用ECR電漿蝕刻系 統的話，則可使用CU與〇2的混合氣體作為蝕刻氣體。舉例 來說’該等蝕刻條件為流速25 seem的eh、流速11 sccm的 〇2、氣壓約 2 mToir(約 〇·27 Pa)、13.56 MHz 處 40 W 的 RF 功 率、2.45 MHz處1400 W的微波功率、以及15至2〇〇c的電極 溫度（基板溫度）。 圖26C為於蝕刻第二導體層31〇5之後的狀態。如圖所示， 其結果會被略為過度蝕刻，並且同時蝕刻到第一導體層 3 102的表面層。略為過度蝕刻可防止未充份蝕刻第二導體 層3105’並且能夠利用極佳的再生率裸露出介電層2丨12、 2202及2602。因為被過度蝕刻的區域和組件構形無關，所 以，被過度蝕刻之深度中的變化並不影響組件特徵。 假使被置放於該等經圖案化之介電層24〇2、25〇2、28〇2、 2902及3002之上的光阻圖案31〇6略小於該等介電層的話， 該等介電層的邊界便會略為伸出該等上第二導體層31〇5的 邊"外面。即使开;^成该些伸出結果，後面的製程仍然不會 出現實際作業上的問題。 蝕刻第二導體層3105之後，便可移除光阻圖案31〇6。外 露的介電層2112、2202及2602則會被蝕刻且移除。該介電 層蝕刻方法和蝕刻圖3E所示之第一具體實施例的介電層 95446.doc -83- 1246767 113的方法相同或是和蝕刻圖丨5B所示之介電層丨丨丨3的方法 相同。 圖26D為該等外露的介電層被蝕刻且移除之後的狀態。該 些；丨U層會在移除光阻圖案31 〇6之前先被移除。不過，假 使在移除移除光阻圖案3106之後才蝕刻該等介電層的話， 那麼，第一導體層3102上自然的氧化膜便可被移除，進而 可改良與該上導體層的黏著效果並且降低接觸阻力。 如圖26E所示，於該經圖案化的第二導體層31〇5與外露的 第一導體層之上會形成一由金屬或金屬矽化物所製成的第 三導體層3110。可利用和形成圖冗所示之第一具體實施例 的第二導體層125相同的方法或是和形成圖15D所示之第三 具體實施例的第三導體層1125相同的方法來形成第三導體 層 3110 〇 於第一 體層3110的部份表面上會形成一光阻圖案 3111。光阻圖案3111會覆蓋：對應於第一 NM〇SFET 2〇1〇 之閘極電極的區域；對應於第：NM〇SFET2n〇之閘極電極 的區域；對應於第一至第三繞線線路22〇〇、23〇〇及24〇〇的 區域，對應於第二至第四保險絲2600、2700及2800的區域； 以及對應於電容器3000之上電極的區域。 利用該光阻圖案作為蝕刻遮罩，便可蝕刻第三導體層 3110、已經圖案化的第二導體層31〇5、以及第一導體層 3 102。5玄钱刻方法和姓刻圖3G所示之第一具體實施例的第 二導體層125、第二導體層115及第一導體層ηι的方法相同 或是和蝕刻圖15D所示之第三具體實施例的第三導體層 95446.doc -84 - 1246767 :125、第二導體層1123及第一導體層的方法相同 後便可移除該光阻圖案3丨丨j。 如圖26F所示，於置放第一保險絲25〇〇的區域令以及於置 放電阻器2900的區域中，該等經圖案化的介電層“Μ與 2902會充當遮罩，而該等第一導體層⑽則會保留於該等 遮罩下方。 於置放第三繞線線路24〇〇的區域中，當利用遮罩圖案 3Π1作為蝕刻遮罩來蝕刻第二導體層31〇5的底部時，該經 圖案化介電層2402的一部份便會露出。此介電層24〇2可充 當遮罩，並且可蝕刻第一導體層3102。所以可於該等介電 層2402下方保留該等第一導體層31〇2。同樣地，於置放第 四保險絲2800的區域中，該等第一導體層31〇2會保留於該 等介電層2802的下方；而於置放電容器3〇〇〇的區域中，該 第一導體層3 102則會保留於介電層3002的下方。 接著，和第一與第三具體實施例雷同，可經由下面製程 來形成圖25所示的半導體裝置，側護壁分隔體構形製程、 源極/汲極高濃度區構形製程、層間絕緣膜沉積製程、馨穿 孔構形製程、導體接點填充製程、以及上繞線線路構形製 程0 返回圖25，下文將繼續說明第九具體實施例之半導體裝 置的結構。第一NMOSFET2010的閘極電極2010G、第二繞 線線路2300、以及第三保險絲2700中每一者均具有三層結 構，其包含一下層、一中間層、以及一上層。下層係由利 用圖26A之製程所沉積的第一導體層3102所製成，中間層係 95446.doc -85- 1246767 由利用圖26B之製程所沉積的第二導體層3 105所製成，而上 層則係由利用圖26B之製程所沉積的第三導體層3 11 〇所製 成0 第二NMOSFET 2 110的閘極電極2 110G、第一繞線線路 2200、以及第二保險絲2600中每一者均具有雙層結構，其 包含一下層以及一上層。下層係由第一導體層所製成，而 上層則係由第三導體層3 110所製成。第三繞線線路2400、 苐四保險絲2800、以及電容器3000的上電極3003中每一者 均具有雙層結構’其包含一下層以及一上層。下層係由第 二導體層所製成，而上層則係由第三導體層311〇所製成。 第一保險絲2500、電阻器2900、以及電容器3000的下電 極中每一者均具有一由第一導體層3 1〇2所製成的單層結 構。第三繞線線路2400的平台層2450以及第四保險絲28〇〇 的平台層2850均具有雙層結構，其包含一下層以及一上 層。下層係由第一導體層3丨02所製成，而上層則係由利用 圖26A之製程所沉積的介電層31〇3所製成。 於第九具體實施例中，可形成具有不同層疊結構的四種 保險絲。所以，便可提供具有不同燒斷特徵的各種保險絲。 。亥等第至第二繞線線路2200、2300及2400的層疊結構 刀別和该等第二至第四保險絲2600、2700及2800的層疊結 構相同。必要時，可將該些繞線線路設計成其平面形狀寬 ;/等/、有相同層g結構之保險絲的平面形狀，以便抑制 因超額電流所產生的熱量。假使流過的電流量很小的話， 那麼該等繞線線路便可具有和第一保險絲25〇〇雷同的單層 95446.doc -86- 1246767 結構。為能容易燒斷-保險絲，該平面形狀會具有_和圖 16A所示之保險絲1220雷同的凹穴。 相較於雙層結構，類似第—NM〇SFET 2〇1〇之閘極電極 2010G與第二繞線線路23〇〇者的三層結構比較容易降低電 阻相反地，雖然於降低電阻方面，類似第二 之閘極電極2110G與第一繞線線路22〇〇者的雙層結構的效 能劣於三層結構，不過，雙層結樣的優點在於其步階高度 會低於二層結構的步階高度。應該採用何種層疊結構係取 決於必要的導電率、允許的步階、以及類似因素。 於圖26E所示的製程中會平行蝕刻第一導體層31〇2及第 二導體層3105。舉例來說，於蝕刻第三導體層311〇之後， 便了平行14刻欲形成電容器3 〇 〇 〇之區域中殘留的外露第二 導體層3105以及第二導體層31〇5已被移除之區域中的外露 第一導體層3102。所以，第一導體層31 〇2的厚度及第二導 肢層3 105的厚度會盡可能地相等。舉例來說，兩者間的膜 厚度差異較佳的係設在數十個百分比以下，或是更明確地 說’小於等於第一導體層3102的平均膜厚度及第二導體層 3 105的平均膜厚度的20%。 於欲置放第三保險絲2700的區域中，在蝕刻第二導體層 3105之後，便可蝕刻下方支撐的第一導體層31〇2。所以， 儘官相等膜厚度的效應通常很小，不過，假使欲形成一並 未具有和第三保險絲2700相同的層疊結構的組件的半導體 裝置的話’那麼那第一導體層31〇2的膜厚度等於第二導體 層3105的膜厚度便非常有用。 95446.doc -87- 1246767 接著’將說明複數道製程中所形成的光阻圖案之平面形 狀之間的關係。 於欲置放第一 NMOSFET2010的區域中，圖2犯所示的光 阻圖案3106會覆蓋欲形成光阻圖案3106的區域。於圖26C 所示的製程中，第一導體層3102與第二導體層31〇5會保留 在欲置放閘極電極的區域中。於圖26E所示的製程中，因為 光阻圖案3 111會覆蓋對應該閘極電極的區域，所以便會留 下由第一至第三導體層3102、3105及3110等三層所製成的 閘極電極。同樣地，第二繞線線路2300與第三保險絲27〇〇 亦會具有該三層結構。 於欲置放第二NMOSFET2110的區域中，圖26A所示的製 程會利用光阻圖案3104來覆蓋欲置放該閘極電極的區域， 並且如圖26B所示般地留下介電層2112。因為此區域並未被 光阻圖案3106覆蓋，所以，圖26C所示的製程便會移除第二 導體層3105。不過，因為會留下介電層2112，所以，要變 成第一導體層3 102之閘極電極的區域將不會被過度蝕刻以 保留原樣。所以，如圖26F所示，最後便可保留該閘極電極， 其具有由第一導體層31〇2與第三導體層3ιι〇所組成的雙層 結構。第一繞線線路2200與第二保險絲2600亦會具有該雙 層結構。 & 於欲置放第三繞線線路2400的區域中，圖26A所示的製程 會利用光阻圖案31〇4來覆蓋對應平台245〇(圖25)的區域Y所 以，如圖26D所示，於介電層31〇3之上會留下第二導體層 31〇5。因為圖26E所示的製程會利用光阻圖案^丨丨覆蓋對應 95446.doc -88- 1246767 該第三繞線線路2400的區域，所以便會於該平台層之上留 下該第三繞線2400，其中該第三繞線具有由第二導體層 3 105及第三導體層3 110所組成的雙層結構。同樣地，第四 保險絲2800亦會具有由第二導體層3105及第三導體層3110 所組成的雙層結構。 和於欲置放第三繞線線路2400的區域雷同，於欲置放第 一保險絲2500的區域中會如圖26D所示般地留下該三層結 構。因為圖26E所示的製程並不會利用光阻圖案3 111覆蓋對 應該第一保險絲2500的區域，所以便會留下第三導體層 3 110及第二導體層3105。所以，第一保險絲2500具有由第 一導體層3102所組成的單層結構。同樣地，電阻器2900亦 具有該單層結構。 如上述’本發明可形成具有不同層疊結構的複數條繞線 線路與保險絲，同時卻不會增加微影製程的數量。 至此’已經配合較佳的具體實施例對本發明加以說明。 本發明並不受限於上面的具體實施例。熟習本技術的人士 將可輕易地對本發明進行各種變化、改良、組合及類似的 行為。 【圖式簡單說明】 圖1為根據一具體實施例之半導體裝置的平面佈置概略 圖’圖中分別係一電容器、第一與第二保險絲、複數個互 補式MOSFET、-電阻II、以及—繞線線路。 圖2為圖1所示之半導體裝置沿著圖1的直線II-II所切出 來的概略剖面圖。 95446.doc -89 - 1246767 圖3A至3L為一基板於製造期間的 1與2中所干之主道μ σ]面圖，其圖解的係圖 、甲所不之+導體裝置的製程。 圖4Α為根據第—具體實施例之 的-第-保險絲與一接線線路的 ，* ，導體裝置 面佈置概略圖，而圖4Β ^者，A的直線B4_B4所切出來之圖从所示之半導體裝 置的一部份的概略剖面圖。 、、 圖5 A為极據第一具體實施 弟一修正例之半導體裝置 、弟一保險絲與一繞線線路的平® w M ^ @

為沿著圖5A的直線B5B5所切出文面佈置概略圖，而圖5B 所出來之圖5A所示之半導體裝 置的一 ^伤的概略剖面圖。 圖1A為根據第—具體實施例之第三修正例之半導體裝置 主第保險絲與一繞線線路的平面佈置概略圖，而圖 為沿著圖6A的直線B6_B6所切出來之圖从所示之半 置的一部份的概略剖面圖。 、 圖^為板據第-具體實施例之第四修正例之半導體裝置 、第保險、、，糸與一繞線線路的平面佈置概略圖，而圖7b 為沿著圖7A的直線B7_B7所切出來之圖⑷斤示之半導體裝 置的一部份的概略剖面圖。 圖8A為根據第一具體實施例之第五修正例之半導體裝置 、、第保險絲與一繞線線路的平面佈置概略圖，而圖8b 為/口著圖8A的直線B8-B8所切出來之圖8八所示之半導體裝 置的一部份的概略剖面圖。 圖9A為根據第二具體實施例之半導體裝置的電路元件的 平面佈置概略圖，而圖9B為沿著圖9A的直線B9-B9所取出 95446.doc -90- 1246767 的概略剖面圖。 圖10A為根據第二具體實施例之修正例之半導體裝置的 P通道MOSFET與一保險絲的平面佈置概略圖，而圖1 〇B 為沿著圖10A的直線B10-B10所取出的概略剖面圖。 圖11A為於MOSFET的源極區與汲極區之上形成一金屬 矽化物膜的部份製程的概略剖面圖，而圖11B為於m〇sfet 的源極區與汲極區之上形成一金屬石夕化物膜的部份其它製 程的概略剖面圖。 圖12A為於MOSFET的源極區與汲極區之上形成一金屬 矽化物膜的部份製程的概略剖面圖，而且同時會形成另一 電極或另一層，而圖12B為於M〇SFET的源極區與汲極區之 上形成一金屬矽化物膜的部份其它製程的概略剖面圖，而 且同時會形成另一電極或另一層。 圖13為根據第三具體實施例之半導體裝置的平面圖。 圖14為第三具體實施例之半導體裝置的剖面圖。 圖15A至15F為一半導體裝置於製造期間的剖面圖，其圖 解的係根據第三具體實施例的半導體裝置製造方法。 圖16A為根據第四具體實施例之半導體裝置的平面圖，而 圖16B為其剖面圖。 回 圖17Α與17Β為根據第五具體實施例之半導體裝置的平 面圖與剖面圖。 衣置的平面圖。 的剖面圖。 •置於一電阻器之 圖1 8 Α為根據第六具體實施例之半導體裝 圖18B為第六具體實施例之半導體裝置的 圖18C顯示第六具體實施例之半導體裝^ 95446.doc -91 - 1246767 末端與一接觸接點之間的連接區的另一種結構範例之 圖。 。 圖19Α與19Β為根據第七具體實施例之半導體裝置的平 面圖與剖面圖。 圖20Α為根據第八具體實施例之半導體裝置的平面圖，而 圖20Β為其剖面圖。 圖21Α至21C為使用該具體實施例之半導體裝置的電阻 器修整電路的結構範例的等效電路圖。 圖22A至22C為使用該具體實施例之半導體裝置的電容 器修整電路的結構範例的等效電路圖。 圖23A與23B為一電阻器與電容器修整電路的結構範例 的等效電路圖。 圖24為根據第九具體實施例之半導體裝置的平面圖。 圖25為第九具體實施例之半導體裝置的剖面圖。 圖26A至26F為第九具體實施例之半導體裝置於製造期 間的剖面圖。 【主要元件符號說明】 1 P型半導體基板 5 元件隔離絕緣膜 10 電容器 12 下電極 14 電容器絕緣膜 16 上電極 16a 第一上電極 95446.doc 1246767 16b 第 二上電極 20 第 一保險絲 22 第 一可溶層 24 第 二可溶層 25 第 一下方支撐層 25a 第 一下方支撐層 25b 第 一下方支樓層 25c 第 一下方支撐層 26 第二下方支撐層 26a 第二下方支撐層 26b 第二下方支撐層 26c 第二下方支撐層 30 第 二保險絲 30a 保險絲 30b 保險絲 30c 保險絲 32 第 一可溶層 32b 第 一可溶層 34 第 二可溶層 34b 第 二可溶層 40 互補式MOSFET 42 p 通道 MOSFET 43D >及極區 43S 源極區 -93- 95446.doc 1246767 44a L D D >及極區 44b L D D源極區 45 n型井 46 閘極絕緣膜 47 閘極電極 47a 第一閘極電極 47b 第二閘極電極 52 η 通道 MOSFET 53D 沒極區 53S 源極區 54a L D D >及極區 54b LDD源極區 55 Ρ型井 56 閘極絕緣膜 57 閘極電極 57a 第一閘極電極 57b 第二閘極電極 59 繞線線路 60 電阻器 65 介電層 70 繞線線路 72 第一繞線層 74 第二繞線層 80 層間絕緣膜 95446.doc -94- 1246767 91 上繞線線路 92 上繞線線路 93 上繞線線路 94 上繞線線路 95 上繞線線路 96 上繞線線路 97 上繞線線路 100 半導體裝置 105 電絕緣膜 CHI 接觸孔 CH2 接觸孔 CH3 接觸孔 CH4 接觸孔 CH5 接觸孔 CH6 接觸孔 CH7 接觸孔 CH8 接觸孔 CH9 接觸孔 CH10 接觸孔 CH11 接觸孔 CH12 接觸孔 CH13 接觸孔 CH14 接觸孔 CH15 接觸孔 95446.doc •95 1246767 PI 接觸接點 P2 接觸接點 P3 接觸接點 P4 接觸接點 P5 接觸接點 P6 接觸接點 P7 接觸接點 P8 接觸接點 SW 側護壁分隔體 NW1 η型井 NW2 η型井 NW3 η型井 NW4 η型井 111 第一導體層 113 介電層 113A 介電層 113B 介電層 113C 介電層 115 第二導體層 115A 第二導體層 115B 第二導體層 115C 第二導體層 120 1虫刻遮罩 125 第三導體層 95446.doc -96- 1246767 130 133 135 137 139 140 142 144a 144b 154a 154b OP1 OP3 OP4 OP5 OP6 OP7 OP8 200 205 210 215 220 270 I虫刻遮罩 遮罩 遮罩 遮罩 遮罩 金屬薄膜 金屬石夕化物膜 型低濃度雜質摻雜區 P_型低濃度雜質摻雜區 ιΓ型低濃度雜質摻雜區 η-型低濃度雜質摻雜區 開孔 開孔 開孔 開孔 開孔 開孔 開孔 半導體裝置 元件隔離絕緣膜 導體層 導體層 第一保險絲 繞線線路 95446.doc -97- 1246767 290 上繞線線路 291 上繞線線路 292 上繞線線路 CH20 接觸孔 CH21 接觸孔 CH22 接觸孔 P20 接觸接點 P21 接觸接點 P22 接觸接點 300 半導體裝置 305 元件隔離絕緣膜 310 導體層 315 絕緣膜 320 下方支樓層 330 第二保險絲 332 第一可溶層 334 導體層 370 繞線線路 390 上繞線線路 391 上繞線線路 392 上繞線線路 CH30 接觸孔 CH31 接觸孔 CH32 接觸孔 95446.doc -98- 1246767 P30 接觸接點 P31 接觸接點 P32 接觸接點 400 半導體裝置 405 元件隔離絕緣膜 410 導體層 415 第二導體層 420 第一保險絲 424 第二可溶層 460 電阻器 465 介電層 490 上繞線線路· 491 上繞線線路 492 上繞線線路 CH40 接觸孔 CH41 接觸孔 CH42 接觸孔 P40 接觸接點 P41 接觸接點 P42 接觸接點 500 半導體裝置 505 元件隔離絕緣膜 510 導體層 515 第二下方支撐層 95446.doc -99- 1246767 520 下方支撐層 530 第二保險絲 532 第一可溶層 534 第二可溶層 560 電阻器 565 介電層 590 上繞線線路 591 上繞線線路 592 上繞線線路 CH50 接觸孔 CH51 接觸孔 CH52 接觸孔 P50 接觸接點 P51 接觸接點 P52 接觸接點 600 半導體裝置 605 元件隔離絕緣膜 610 電容器 612 下電極 614 電容器絕緣膜 616 上電極 616a 第一上電極 616b 第二上電極 620 下方支樓層 95446.doc -100- 1246767 622 第一下方支撐層 624 第二下方支撐層 630 第二保險絲 632 第一可溶層 634 第二可溶層 690 上繞線線路 691 上繞線線路 692 上繞線線路 CH60 接觸孔 CH61 接觸孔 CH62 接觸孔 P60 接觸接點 P61 接觸接點 P62 接觸接點 700 半導體裝置 CH 接觸孔 CH18 接觸孔 CH19 接觸孔 P 接觸接點 WL 上繞線線路 NW10 η型井 710 半導體裝置 P15 接觸接點 P16 接觸接點 95446.doc -101 - 1246767 CH5b 接觸孔 WL1 上繞線線路 1001 半導體基板 1005 元件隔離絕緣膜 1010 電容器 1010a 下電極 1010b 介電膜 1010c 第一上電極 lOlOd 第二上電極 1012 η型井 1020 第一保險絲 1022 η型井 1020a 下層 1020b 中間層 1020c 上層 1030 第二保險絲 1030a 下層 1030b 上層 1032 η型井 1035 平台 1035a 下層 1035b 上層 1040 PMOSFET 1040D 没極區 95446.doc -102- 1246767 1040G 閘極電極 1040Ga 下層 1040Gb 中間層 1040Gc 上層 1040S 源極區 10401 閘極絕緣膜 1041 η型井 1050 NMOSFET 1050D >及極區 1050G 閘極電極 1050Ga 下層 1050Gb 中間層 1050Gc 上層 1050S 源極區 10501 閘極絕緣膜 1051 Ρ型井 1055 繞線線路 1060 電阻器 1061 絕緣膜 1062 η型井 1070 燒線線路 1070a 下層 1070b 中間層 1070c 上層 95446.doc -103 1246767 1080 層間絕緣膜 1090 上繞線線路 1111 第一導體層 1113 介電層 1120 光阻圖案 1123 第二導體層 1125 第三導體層 1130 光阻圖案 CH101 接觸孔 CH102 接觸孔 CH103 接觸孔 CH104 接觸孔 CH105 接觸孔 CH106 接觸孔 CH107 接觸孔 CH108 接觸孔 CH109 接觸孔 CH110 接觸孔 CH112 接觸孔 CH113 接觸孔 CH114 接觸孔 CH115 接觸孔 1200 半導體基板 1205 元件隔離絕緣膜 95446.doc -104- 1246767 1220 保險絲 1220a 下層 1220b 中間層 1220c 上層 1230 保險絲 1230a 下層 1230b 上層 1235 平台 1235a 下層 1235b 上層 1270 繞線線路 1270a 下層 1270b 中間層 1270c 上層 1280 層間絕緣膜 1290 上繞線線路 CH120 接觸孔 CH121 接觸孔 CH122 接觸孔 1400 半導體裝置 1405 元件隔離絕緣膜 1420 保險絲 1420a 下層 1420b 中間層 95446.doc •105- 1246767 1420c 上層 1430 保險絲 1430a 下層 1430b 上層 1435 平台 1435a 下層 1435b 上層 1460 電阻器 1460a 下層 1460b 中間層 1460c 上層 1461 介電膜 1480 層間絕緣膜 1490 上繞線線路 CH140 接觸孔 CH141 接觸孔 CH142 接觸孔 CH150 接觸孔 CH151 接觸孔 CH152 接觸孔 1600 半導體基板 1605 元件隔離絕緣膜 1610 電容器 1610a 下電極 95446.doc -106- 1246767 1610b 電容器介電膜 1610c 上電極 1610d 上電極 1630 保險絲 1630a 下層 1630b 上層 1635 平台 1635a 下層 1635b 上層 1680 層間絕緣膜 1690 上繞線線路 CH160 接觸孔 CH161 接觸孔 CH162 接觸孔 Pi 第一電路 Ri 電阻器 Fi 保險絲 P2 第二電路 r2 電阻器 f2 保險絲 Rc 電阻器 Si 第一電路 S2 第二電路 Rci 電阻器 95446.doc -107- 1246767

Rc2 電阻器 Ci 電容器 c2 電容器 Cc 電容器 Cci 電容器 Cc2 電容器 f3 保險絲 f4 保險絲 2000 第一 CMOS電路 2010 第一NMOSFET 2010G 閘極電極 20101 閘極絕緣膜 2011 P型井 2050 第一 PMOSFET 2100 第二CMOS電路 2110 第二 NMOSFET 2110G 閘極電極 21101 閘極絕緣膜 2111 P型井 2112 介電層 2150 第二 PMOSFET 2200 第一繞線線路 2202 介電層 2300 第二繞線線路 95446.doc -108- 1246767 2400 第三繞線線路 2402 介電層 2450 平台層 2500 第一保險絲 2501 η型井 2502 介電層 2600 第二保險絲 2601 η型井 2602 介電層 2700 第三保險絲 2701 η型井 2800 第四保險絲 2801 η型井 2802 介電層 2850 平台層 2900 電阻器 2902 介電層 3000 電容器 3001 η型井 3002 介電層 3003 上電極 3003a 下層 3003b 上層 3100 半導體基板 95446.doc -109- 1246767 3101 元件隔離絕緣膜 3102 第一導體層 3103 介電層 3104 光阻圖案 3105 第二導體層 3106 光阻圖案 3110 第三導體層 3111 光阻圖案 3200 層間絕緣膜 3201 上層繞線線路 95446.doc -110-

Claims (1)

1246767 十、申請專利範圍： 1· 一種半導體裝置，其包括： -半導體基板，其具有-元件隔離絕緣膜及—供M0S 場效電晶體使用的閘極絕緣膜’兩者係分別形成於該半 導體基板的其中一個表面上； 一形成於該元件隔離絕緣膜之上的電容器，該電容器 具有-層疊結構’其中於該元件隔離絕緣膜之上依序堆 疊著一下電極、一電容器絕緣膜、以及一上電極，而該 上電極包含—形成於該電容器絕緣膜之上且材料和下電 極之材料相同的第一上電極以及一形成於該第一上電極 之上且材料和該第一上電極之材料不同的第二上電極； MOS%效a日日體’其具有_形成於該閘極絕緣膜之 上的閘極電極，該閘極電極包含—材料和該下電極之材 料相同的第-閉極電極以及—形成於㈣—閘極電極之 上且材料和該第二上電極之材料相同的第二閘極電極， 該第-閘極電極的厚度約等於該下電極的厚度，而該第 二間極電極的厚度約等於該第二上電極的厚度；以及/ 一形成於該元件隔離絕緣膜之上的第_保險絲，該第 -保險絲包含—材料和該下電極之材料相同的第—可溶 層以及-形成於該第一可溶層之上且材料和該第二上· 極广材料相同的第二可溶層，該第一可溶層的厚度約等 於忒下電極的厚度，而該第二可溶層的厚度約等於該 二上電極的厚度。 X 2·如5月求項1之半導體裝置，其中該下電極和該第-上電極 95446.doc 1246767 係由多晶石夕製成，而該第二上電極則係由金屬或金屬石夕 化物製成。 3. 一種半導體裝置，其包括： 一半導體基板，其具有-㈣隔離絕緣膜及—供· 場效電晶體使料_崎膜，^者係分卿成於該半 導體基板的其中一個表面上； -形成於該元件隔離絕緣膜之上的電容器，該電容哭 具有-層疊結構，其中於該元件隔離絕緣膜之上依序堆 疊著-下電極、一電容器絕緣膜、以及一上電極，而該 上電極包含-形成於該電容器絕緣臈之上且材料和該下 電極之材料相同的第-上電極以及—形成於該第一上電 極之上且材料和該第_上電極之材料不同的第二上電極； MOS场效電晶體’其具有—形成於該閘極絕緣膜之 亡的閘極電極’該間極電極包含一材料和該下電極之材 料相同的第-閑極電極以及__形成於該第—閘極電極之 ,亡材料和該第二上電極之材料相同的第二閘極電極， -亥弟閘極電極的厚度約等於該下電極的厚度，而該第 二問極電極的厚度約等於該第二上電極的厚度； 开7成於3亥半導體基板之表面上的下方支撑層，兩者 間會插入—絕緣膜，該下方支樓層包含-材料和該下電 極之材料相同的第—下方支撐層以及-形成於該第-下 :支撐層之上且材料和該電容器絕緣膜之材料相同的第 下^支撐層’該第—下方支撐層的厚度約等於該下電 "' θ ^而忒第—下方支撐層的厚度約等於該電容器 95446.doc 1246767 絕緣膜的厚度；以及 —形成於該下方支標 又保層之上的弟一保險絲，令 險絲包含-材料和該第一上電極之材 :：: 層以及一形成於爷第^ 。的弟一可洛 歧忒弟-可溶層之上且材料和該第二 極之材料相同的第二可溶層 於兮笼 ,J /合層的厚度約等 於该弟一上笔極的厚度，而該第二可溶岸 該第二上電極的厚度。 “厗度約等於 4·如請求項3之半導體裝置，其進一步包括一^ 、 + 形成於該元件 隔離絕緣膜之上的第二保險絲，該第二保險絲包含一材 料和該下電極之材料相同的第三可溶層以及—形成於該 第二可溶層之上且材料和該第二上電極之材料相同的； 四可溶層’該第三可溶層的厚度約等於該下電極的厚 度，而該第四可溶層的厚度約等於f亥第二上電極的厚度。 5.如請求項3之半導體裝置，其中該下電極和該第—上電極 係由多晶矽製成’而該第二上電極則係由金屬或金屬矽 化物製成。 6. 種製造一半V體1置的方法，該半導體裝置於一半導 體基板的其中一個表面上具有至少一電容器、一保險 絲、以及一MOS場效電晶體，該方法包括： 一準備步驟，用於準備該半導體基板，該半導體基板 具有一元件隔離絕緣膜及一供形成於該半導體基板之該 表面上的MOS場效電晶體使用的閘極絕緣膜，該半導體 基板包含一第一導體層，用於覆蓋該元件隔離絕緣膜與 該閘極絕緣膜，一介電層與一第二導體層，其材料和第 95446.doc 1246767 導，層的材料相同，三者的堆疊順序如前述； 弟圖案化步驟，藉由利用一蚀刻遮罩來將該 層與該第二導兩昆门 ^見層圖案化成一預設圖案，其中欲形成雷 容器之區域φ AA a ^ “ ^的；|電層會保留成為該電容器的電容器絕 緣月果？該電交y 电4 ^、纟巴緣膜之上的第二導體層則不會進行任 何1虫刻’並且會移除欲形成-第-保險絲之區域中的介 電層； # ^ ^ ^層形成步驟，用於形成一第三導體層，其會覆 盘弟一導體層、介電層、以及第二導體層，該第三導體 層係由和該第—導體層之材料不同的金屬或金屬矽化物 所製成；以及 +第一圖案化步驟，藉由利用一蝕刻遮罩且運用該介 電層與該元件隔離絕緣膜作為㈣m止部來將該元件隔 離絕緣膜夕AA > 1 、上的母一層蝕刻成一預設圖案，其中該電容 之上的第二導體層會被圖案化成該電容器的第 一上電極，該第一上電極之上的第三導體層會被圖案化 成該電容^的第二上電極’該電容器絕緣膜下方的第一 ㈣層Μ留成為該電容器的下電極，欲形成第一保險 域中的第一導體層會保留成為該第一保險絲的第 ^ ^而。亥第一可溶層之上的第三導體層則會保留 成為該第一保險絲的第二可溶層。 如請求項6之製造半導體裝置的方法，其中： /亥乐-圖案化步驟會進一步於欲形成一第二保險絲的 區域中不進行任何蝕刻而留下該介電層，並且還會於欲 95446.doc 1246767 形成該第二保險絲的區域中留下該第二導體層；以及 該第二圖案化步驟會利用該介電層作為一蝕刻阻止部 進一步將欲形成該第二保險絲的區域中所留下的第二導 體層圖案化成該第二保險絲的第一可溶層，並且將該第 一可溶層之上的弟二導體層圖案化成該第二保險絲的第 二可溶層。 8. 如請求項6之製造半導體裝置的方法 二導體層均係由多晶矽所製成。 9. 一種製造一半導體裝置的方法，該半導體裝置於一半導 體基板的其中一個表面上具有至少一電容器、一保p 絲、以及一 MOS場效電晶體，該方法包括： 一準備步m準備該半導體基板，料導體基核 具有一元件隔離絕緣膜及一供形成於該半導體基板之該 表面上的MOS場效電晶體使用的閘極絕緣膜，該半導體 基板包含一第一導體層，用於覆蓋該元件隔離絕緣膜與 =極絕緣膜，—介電層與_第二導體層，其材料和該 弟2體層的材料相同，三者的堆疊順序如前述； 弟-圖案化步驟，藉由利用一蝕刻遮罩來將 層與該第二導電厣 |电 容器之區域中的成—預設 其中欲形成1 缘瞑，〜：％曰曰保留成為該電容器的電容器額 的第二形成第-保險絲之區域中的電容器絕緣膜之』 險絲不會進行任何蚀刻而保留欲形成第-令 區域中的第二導體層； -導體層形成步驟，用於形成一第三導體層，其會肩 95446.doc ^246767 蓋第一導體層、介電層、以 係由和第一導體層之材料不 成；以及 及第二導體層，第三導體層 同的金屬或金屬矽化物所製 C圖案化步驟’藉由利用一讓罩且運用該介 :X兀件1^離'%緣膜作為蝕刻阻止部來將該元件隔 ::緣膜之上的每-層餘刻成-預設圖案，其中該電容 為絕緣膜之上的第二導 v體層會被圖案化成該電容器的第 ~上電極，含女笛一 ,_ ,^ μ 上笔極之上的第三導體層會被圖案化 烕该電容器的第二上+ # ^ 一上包極，该電容器絕緣膜下方的第一 V體層會保留成為 0 〆电谷态的下電極，欲形成第一保險 J —品f中的第- $體層會被圖案化成該第-保險絲的 可/合層，而第一可溶層之上的第三導體層則會保留 成為該第一保險絲的第二可溶層。 10·如請求項9之製造半導體裝置的方法，其中： '^弟-圖案化步驟會進一步移除欲形成一第二保險絲 區域中的第二導體層與介電層；以及 :第二圖案化步驟會進一步於欲形成該第二保險絲的 、/下该弟一導體層成為該第二保險絲的第一可溶 層 並且留下該第一可溶y®之L的笙-播舰研 的弟二導體層成為該第 1示I跃絲的第二可溶層。 U.如：未項9之製造半導體裝置的方法，其中該等第—與第 —體層均係由多晶石夕所製成。 12. —種半導體裝置，其包括： 形成於一半導體基板之一表面的部份區域中的絕緣 95446.doc 1246767 膜； 一被置放於該絕緣膜之部份區 ^ 口口 a人 π命凡 Τ的兒各器，該電容 為包含一下電極、一電容器介電 上電極、以及一由電阻率低於該 成0弟 上包極的材料製成 的第二上電極，全部均依上述順序分㈣ 側處進行堆疊；以及 千¥體基板 一被置放於該絕緣膜之部份區 笼扣i从曰士 ^甲的弟一保險絲，該 弟一保險絲具有一層疊結構，其 ^ ^ 係攸5亥+導體基板側處 依序堆璺一下層、一中間層、以及一 上清，其中該下展 的材料和下電極的材料相同 曰 且乂予度亦與下電極的戽产 相同，該中間層的材料和第一 又 度亦與第一上電極的厚产相π 旱 ^ 予度相冋，該上層的材料和第二上 私極的材料相同而且厚度亦金 _ 13. 上^、 一弟一上電極的厚度相同。 如明求項12之半導體裝置，其進一步包括： 一被置放於該絕緣叙部份 :::疊:：’其係從該半〜^ 層以及一上層，直中兮丁恳 中該下層的材料和下電極的材料相同 而且厚度亦與下電極的厚度相$， w人+ + μ上層的材料和雷交 ::電膜的材料相同而且厚度亦與電容器介電膜的；； 相同；以及 ％騰的/子度 一被置放於該平△少μ _ 具有姓槿：、弟-保險絲，該第二保險絲 ，、有構，其上堆疊著一下層以及一上 该下層的材料和第一上恭 9 /、中 弟上包極的材料相同而且 一上電極的厚度相 又亦14弟 亥上層的材料和第二上電極的材 95446.doc 1246767 料相同而且厚度亦與第二上電極的厚度相同。 14.如請求項12之半導體裝置，其中·· 藉由該絕緣膜包圍以於該半導體基板的表面上界定 主動區；以及 該半導體裝置進-步包括一被沉積於該主動區之中的 MOSFET，而且該M〇SFET包含—源極區、—汲極區、— ㈣絕緣膜、以及—閘極電極，其中該閘極電極具有— 層疊結構，其係從該半導體基板側依序堆疊著一下層、 一中間層、以及-上層’該下層的材料和下電極的材料 相：而且厚度亦與下電極的厚度相同，該中間層的材料 和弟-上電極的材料相同而且厚度亦與第一上電極的厚 度相同，而該上層的材料和第二上電極的材料相同而： 厚度亦與第二上電極的厚度相同。 15·如請求項12之半導體裝置，其進一步包括： -被置放於該絕緣膜之部份區域中且被連接至該第一 保險絲的繞線線路，該繞線線路具有—層疊結構，其係 從該半導體基板側處依序堆疊一下層、—中間層、以及 -上層，其中該下層的材料和下電極的材料相同而且厚 度亦與下電極的厚度相同，該中間層的材料和第一上電 極的材料相同而且厚度亦與第一上電極的厚度相同，該 上層的材料和第二上電極的㈣相同而且 上電極的厚度相同， 一 # 一 /中該第一保險絲的下層和該繞線線路的下層均係由 平一連續層所構成，該第一保險絲的中間層和該繞線線 95446.doc 1246767 ，而該第一保險絲 一連續層所構成。 包括： 且被連接至該第一 16. 路的中間層均係由單一連續層所構成 的上層和该繞線線路的上層均係由單 如請求項12之半導體裝置，其進一步 一被置放於該絕緣膜之部份區域中 保險絲的電阻器， 17. 其中該第 層所構成。 一保險絲的下層和該 笔阻裔均係由單一連續 一種半導體裝置，其包括： 一形成於一半導體基板之一 膜； 表面的部份區域中 的絕緣 -被置放於該絕緣膜之部份區域中的電容器，該 器包含一下電極、一電容器介電 乂包 μ 私胰一由矽製成的第一 上电極、以及一由電阻率低於該第—上電極的材料製成 的弟-上電極，全部均依上述順序分㈣ 側處進行堆疊； 亍ν體基板 =被置放於該絕緣膜之部份區域中的平台，該平二呈 有-層豐結構’其鍵該半導體基板料料堆疊—下 層以及-上層’其中該下層的材料和下電極的 而且厚度亦與下電極的厚度相同，該上層的材 器介電膜的材料相同而且厚度…-谷 相同；以& …益介電膜的厚度 -被置放於該平台之上的第二保險絲，該 具有一層疊結構’其上堆疊著-下層以及—上層:、：: 該下層的材料和第一上電極 θ ^ 何枓相同而且厚度亦與第 95446.doc 1246767 -上電極的厚度相同，該上層的材料和第二 料相同而且厚度亦與第二上電極的厚度相同。° ， J8·如請求項17之半導體裝置，其進一步包括· -被置放於該絕緣膜之部份區域中：被連接 — 保險絲的繞線線路，該繞線線路具有—層聂社X 從該半導體基板側處依序堆疊一 a =、、，°冓，其係 且 r層、一中間層、以 :上層，其中該下層的材料和下電極的材料相同而且厚 度亦與下電極的厚度相同，該中間層的材料和第一上電 極的材料相同而且厚度亦盥一 ^ 該上層的材料和第一上带極的純:極的厚度相同，而 n的”： 材料相同而且厚度亦與第 一上弘極的厚度相同， 其中斜台的下層和該繞線線路的下層均係由單 績層所構成，該第二保卜 —呆險、、糸的下層和該繞線線路的中間 句係由早—連續層所構成，而該第二保險絲 該繞線線路的上層均係由單—連續層㈣t 曰 19.如請求項17之半導體裝置，其進—步包括： 保緣膜之部份區域中且被連接至該第二 其中該平台的下層和該電阻器均係由單一連續層所構 -而且於該第二保險絲與該電阻器的互連點處，該第 一保險絲的下；& 主 如請求心之;導:::接觸 該恭六哭从i Μ、衣置，其中·该第二保險絲連接至 =、该等第一與第二上電極；該平台的下層和該 …的下電極均係由單一連續層所構成；該平台的上 95446.doc •10· 1246767 層和該電容器介電層均係由單一 逐，層所構成；該第二 保險絲的下層和該第一上電極均 V係由早一連續層所構 成；以及該第二保險絲的上層和該第二上電極均係由單 一連續層所構成。 21 • -種製造-半導體裝置的方法，該半導體裝置具有一電 容器以及-形成於-半導體基板的—個表面上所形成的 絕緣膜之上的第-保險絲，該電容器具有依序堆疊的下 電極、電容器介電膜、第一上電極、以及第二上電極， 該方法包括下面步驟·· ⑷於-半導體基板之—表面的部份區域中形成一絕緣 膜； ⑻於該半導體基板之上形成—第一導體層，該第一導 體層覆蓋該絕緣膜； (c)於該第一導體層之上形成—第—介電層； ⑷圖案㈣n電層’以便於該絕緣膜之部份區域 中留下由第—介電層所製成的電容器介電膜； ()於及第導體層之上形成一由矽製成的第二導體層 ，5亥第二導體層覆蓋該電容器介電膜； ⑺於°玄第-導體層之上形成-第三導體層，該第三導 體層材料的電阻率低於該第二導體層； ;⑻利用一光阻圖t來覆蓋該第三導體層的表面區域， Λ表面區域包含—位於該電容器介電膜内部的區域以及 一欲形成該第一保險絲的區域； ⑻精由利用該光阻圖案作為遮罩來㈣該等第三與第 95446.doc 1246767 二導體I，並且於部份裸露該電容器介電膜之後，藉由 利用該光阻圖案與該電容器介電膜作為遮罩來蝕刻^第 -導體層’藉此於該電容器介電膜的下方保留由該第一 導體層製成的下電極’於該電容器介電膜之部份區域中 保留由該第二導體層製成的第—上電極以及由該第三導 體層製成的第二上電極，以及於和該電容器介電膜隔開 的區域中的絕緣膜之上保留由該等第一、第二、第二導 租層製成的第一保險絲；以及 (i)移除該光阻圖案。 22.如請求項21之製造半導體裝置的方法，其中： 步驟⑷包含於被該絕緣膜包圍#主動區之上形成 極絕緣膜的步驟； 甲 =步驟㈨中所形成的第一導體層亦會形成於該閘極絕 /驟（g)會形成其部份區域會跨越該主動區的光阻圖案； v私（h)會於該閘極絕緣膜的部份區域中留下一閘極略 極’該閘極電極係由該等第―、第二、第三導 : 成；以及 吓衣 .方去於步驟⑴之後進_步包括下面步驟： ⑴於該閘極電極兩側上的該半導體基板表面層中形 一源極區與一汲極區。 乂 23. 二长項21之製造半導體裝置的方法，其中： 乂驟⑷會於欲形成-第二保險絲的區i或的内部區域中 形成一由第一導體層製成的第五膜； 95446.doc j246767 所形成的光阻圖㈣部份區域會覆 形成该第二保險絲的區域；以及 。於奴 一步驟㈨於該第五膜露出之後藉由利用該光阻圖案和， 二五：作為遮罩來敍刻該第一導體層，藉此便可形成： 的T+ 稱成的千口以及-由該第-導體層所構成 的下方支撐第四膜，而且於續 筹成 鱼筮-育祕 千13上會留下由該等第二 24. "弟—V歧層所構成的第二保險絲。 —種製造—半導體裝置的方法，該半導體裝置具有— 及-形：於一半導體基板的一個表面上所形成： 巴、’、之上的弟二保險絲，該電容器具有依序堆疊的下 電極、電容器介電膜、第一上電極、以及第二上電極， 该方法包括下面步驟： (P)於-半導體基板之-表面的部份區域中形成 膜； 緣 ⑷於該半導體基板之上形成―第—導體層，該第 體層覆蓋該絕緣膜； ’ (r) 於該第一導體層之上形成一第一介電層； (s) 圖案化該第一介電層，以便於該絕緣膜之部份區域 中留下由第一介電層所製成的電容器介電膜以及於欲形 成遠第二保險絲的區域的内部區域中留下由第一介電層 所製成的第五膜； (t) 於該第一導體層之上形成一由矽製成的第二導體層 ’该第一導體層會覆蓋該電容器介電膜與該第五膜； (U)於該第二導體層之上形成一第三導體層，該第三導 95446.doc -13- 1246767 體層材料的電阻率低於該第二導體層； ⑺利用-光阻圖案來覆蓋第三導體層的表面區域，該 表面區域包含一位於該電容器介電膜内部的區域以及一 欲形成該第二保險絲的區域； 、首（）利用α亥光阻圖案作為遮罩來姓刻該等第三與第二 導體層’並且於部份裸露該電容ϋ介電膜與該第五膜之 :，藉由利用該光阻圖案、該電容器介電膜與該第五膜 為遮罩來姓刻該第-導體層，藉此於該電容器介電膜 :下：保留由該第-導體層製成的下電極，於該電容器' "笔膜之部份區域中保包士 ^ 保遠由该弟一導體層製成的第一上 :極：及由該第三導體層製成的第二上電極，以及於該 弟五版之上保留由該#第二、第三導體層製成的第二保 險絲；以及 (X)移除該光阻圖案。 25. 如請求項24之製造半導體裝置的方法，其中·· 步驟（Ρ)包含於被該絕緣膜包圍的主動區之上形成一閘 極絕緣膜的步驟； 於步驟⑷中所形成的第一導體層亦形成於該主動區之 上； 步驟（ν)形成其部份區域跨越該主動區的光阻圖宰； 步驟㈤於該閑極絕緣臈的部份區域中留下一間極電 :’該閑極電極係由該等第-、第二、第三導體層所製 成；以及 該方法於步驟⑴之後進一步包括下面步驟： 95446.doc -14- 1246767 ⑺於該閘極電極兩側上的該半導體基板表面層中形成 一源極區與一汲極區。 26· —種半導體裝置，其包括： 一形成於一半導體基板之部份表面區域中的絕緣膜； -形成於該絕緣膜之部份區域中的第—保險絲，而且 其具一層疊結構，從—基板側依序堆疊—下層、—中間 層、以及一上層；以及 —形成於該絕緣膜之另—區域中的第m而且 其具一層疊結構，從該基板側依序堆疊一下 ^ ’其:該下層的材料和該第—保險絲的下層的材料相 同而且厚度亦與該第一保險絲的下層的厚度相同，嗜上 層的材料和該第一保險絲的上層的材料相同而且厚度亦 與該第-保險絲的上層的厚度相同，而且㈣ 並不包括-對應該第-保險絲之中間層的層。 … 27.如請求項26之半導體裝置，其進—步包括： ―-形成於該絕緣臈之另一區域令的平台層，而且其具 由了層與一上層所組成的層疊結構，其中該下層的 —枓和5亥弟一保險絲的下層的材料相同而且厚度亦盥嗜 斗 t—保險絲的下層的厚度相同，而該上層則係由介電材 料所製成；以及 二被置放於該平台層之上的第三保險絲，而且盆且一 ―::與-上層所組成的層疊結構，其中該下層的材 第二弟#險絲的令間層的材料相同而且厚度亦盥該 保險絲的中間層的厚度相同，而該上層的材料和該 95446.doc -15- I246767 第一保險絲的上層的材料相同而且厚度亦與該第 絲的上層的厚度相同 28. 如請求項26之半導體裝置，其進一步包括一形成於該絕 緣膜之另一區域中的第四保險絲，而且其具一單層結 構，其中該第四保險絲的材料和該第一保險絲的下；的° 材料相同而且厚度亦與該第一保險絲的下層的厚度相 同。 29. —種半導體裝置，其包括： -形成於-半導體基板之部份表面區域中的絕緣膜； 一形成於該絕緣膜之部份區域t的第-保險絲，而且 其具一層疊結構’從-基板側依序堆疊-下層、一中間 層、以及一上層； 一形成於該絕緣膜之另—區射的平台層，而且其具 由下層肖±層所組成的層疊結構，其中該下層的 材料和該第一保險絲的下厣 W卜層的材科相同而且厚度亦盥該 第一保險絲的下層的厚度相 ^ 制# 而该上層則係由介電材 枓所製成；以及 形成於该平台層^► μ # 層之上的弟三保險絲，而且其具一由 -下層與-上層所組成的層沾 和該第一保險絲的中間層的材料=/、中3亥下層的材料 /σ ]智的材枓相同而且厚度亦盍該第 一保險絲的中間層的厚产又υ弟 -伴r碎…而該上層的材料和該第 保險、、、糸的上層的材斜> +相R而且厚度亦與第一 上層的厚度相同。 呆險4的 30· —種半導體裝置，其包括： 95446.doc -16- 1246767 —形成於—半導體基板之部份表面區域中的絕緣膜； —形成於該絕緣臈之部份區域中的第二保險絲，而且 其具一層疊結構，從一 基板側依序堆豐一下層以及一 層； ^ _ —形成於該絕緣膜之另-區域中的平台層，而且其具 —由一下層與一上層所組成的層疊結構，其中該下層的 =料和该第—保險絲的τ層的材料相同而且厚度亦與該 第二保險絲的下層的厚度相同，而該上層則係由介電材 料所製成；以及 一形成於該平台層之上的第三保險絲，而且其具—由 -下層與-上層所組成的層疊結構，其中該下層係由導 體材料所製成，而該上層的材料和該第二保險絲的上層 的材料相同而且厚度亦與該第二保險絲的上層的厚度相 同。 31. 種製造一半導體裝置的方法，該半導體裝置會於一半 導體基板的一個表面上分別形成一第一保險絲與一形成 於一絕緣膜之上的第二保險絲，該方法包括下面步驟·· (a) 於該半導體基板之上形成一第一導體層，該第一導 體層覆蓋該絕緣膜； (b) 於該第一導體層之上形成一介電層； (c) 圖案化該介電層，以便於欲置放該第一保險絲的區 域中留下該介電層，並且於欲置放該第二保險絲的區域 中露出該第一導體層； (d) 於該第一導體層之上形成一第二導體層，該第二導 95446.doc -17- 1246767 "層覆蓋該經圖案化的介電層； (e)形成一第一光阻圖案，— ^ ^ , v ’、该弟一光阻圖案於該第二導 版嘴之表面上分別霜菩 霖 孤人放該第二保險絲的區域並且 路出欲置放該第一保險絲的區域； (0藉由利用該第一光阻 一 圖木作為蝕刻遮罩來蝕刻該第 〜層，以便露出步驟(c)中所留下的介電層； ⑻移除㈣⑴中所露出的第—光阻圖案與介電層； ㈨於移除該介電層之後，在該第一導體層與該第二導 體層之上形成一第三導體層； ⑴利用-第二光阻圖案來覆蓋對應該第三導體層表面 中之第一保險絲與第二保險絲的區域；以及 ⑴利用該第二光阻圖案作為㈣遮罩來㈣該等第三 、第二以及第一導體層。 32. 種製造一半導體裝置的方法，該半導體裝置會於一半 導體基板的一個表面上分別形成一第二保險絲、一平台 層、以及一被置放於該平台層之上的第三保險絲，該方 法包括下面步驟： (a) 於該半導體基板之上形成一第一導體層，該第一導 體層覆蓋該絕緣膜； (b) 於該第一導體層之上形成一介電層； (c) 圖案化該介電層，以便於對應該平台層的區域中留 下該介電層’並且於欲置放該第二保險絲的區域中露出 該第一導體層； (d) 於該第一導體層之上形成一第二導體層，該第二導 95446.doc -18- 1246767 層覆蓋該經圖案化的介電層，. (e)形成一第一光阻圖案， ^ a ^且圖案於該篱二邋 保險絲的區域以及 脰^之表面上分別覆蓋欲置放該第 · 對應該平台層的區域； 第 (g)移除該第一光阻圖案； 第（-H除該第—光聞案之後，在該第-導體層與該 弟一V肢層之上形成一第三導體層； ⑴:用-第二光阻圖案來覆蓋對應該第三導體層表面 中之第二保險絲與第三保險絲的區域；以及 ω糟由利用該第二光阻圖案作為餘刻遮罩來钱刻該等 第三、第二以及第.一導體層。 33,種製造一半導體裝置的方法，該半導體裝置會於一半 導體基板的一個表面上分別形成一第一保險絲、一平台 層以及被置放於該平台層之上的第三保險絲，該方 法包括下面步驟： ⑷於該半導體基板之上形成—第―導體層，該第―導 體層覆蓋該絕緣媒； (b)於該第一導體層之上形成一介電層； (C)於該介電層之上形成一第二導體層； (d)形成一第一光阻圖案，該第一光阻圖案於該第二導 體層之表面上分別覆蓋對應該平台層的區域以及露出欲 置放該第一保險絲的區域； 95446.doc -19· 1246767 二t j由利用該第一光阻圖案作為蝕刻遮罩來蝕刻該第 、収層，以便於欲置放該第一保險絲的區域中露出該 介電層； ⑺私除步驟⑷中所露出的第-光阻圖案與介電層； ^ (g)於移除該介電層之後，在該第一導體層與該第二導 體層之上形成一第三導體層； (h)利用一第二光阻圖案來覆蓋對應該第三導體層表面 中之第一保險絲與第三保險絲的區域；以及 (1)藉由利用該第二光阻圖案作為蝕刻遮罩來蝕刻該等 第三、第二以及第一導體層。 95446.doc 20-