TW564526B - Laminated type semiconductor device - Google Patents

Laminated type semiconductor device Download PDF

Info

Publication number
TW564526B
TW564526B TW091122148A TW91122148A TW564526B TW 564526 B TW564526 B TW 564526B TW 091122148 A TW091122148 A TW 091122148A TW 91122148 A TW91122148 A TW 91122148A TW 564526 B TW564526 B TW 564526B
Authority
TW
Taiwan
Prior art keywords
circuit
integrated circuit
semiconductor integrated
aforementioned
semiconductor device
Prior art date
Application number
TW091122148A
Other languages
English (en)
Inventor
Mie Matsuo
Kenichi Imamiya
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW564526B publication Critical patent/TW564526B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H01L2223/5444—Marks applied to semiconductor devices or parts containing identification or tracking information for electrical read out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06596—Structural arrangements for testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

(i) (i)564526 玖'發明說明 ^ (發明說明應敘明：發明所属之技術領域、先前技術、内谷、實施方式及®式簡單說月 相關申請案交叉參考 此申請係根據先前日本專利中請第2 0 0 1 · 3 7 5 0 2 2號 (2001年9月29日）所申請之優先利益’並結合其所有内 容，於此供作參考。 發明背景 1.發明範圍 本發明係關於積層型半導體裝置（stacked type semiconductor device) 〇 2 .相關技藝描述 隨著記憶卡等所要求的記憶容量之增大，提案積層記憶 體晶片等半導體積體電路晶片（semiconductor integrated circuit chip)之積層型半導體裝置（多晶片裝置）。此積層 型半導體裝置，因於縱方向積層複數個晶片，所以相較於 橫方向配置各晶片之半導體裝置，可謀求小型化（小面積 化）。 於積層型半導體裝置，各晶片間電的連接，係藉由如貫 穿晶片之貫穿塞進行連接。因此，欲從所積層之同樣構造 的記憶體晶片中選擇所要晶片，必須每晶片改變使晶片成 為主動狀態（可動作狀悲）之晶片有效检端子（/ C E)的位 置。因而，無法使各晶片的構造共通化，導致製造成本上 升0 對於此般問題，藉由改變連接各晶片貫穿塞間凸塊 (bump)的配置圖案，提案以各晶片共通化選擇晶片之晶片 564526 (2) 翻說明續頁 有效栓端子或晶片位址信號所輸入的端子位置（特開 2 000-49277)。關於此提案，參照圖10做以下說明。 各晶片C1〜C4具有貫穿塞PG，貫穿塞PG間藉由凸塊BP 連接。圖中，P 1所顯示的部分，係選擇所要晶片（使其為 主動狀態）之晶片位址信號（CA0，CA1)所供給的端子部 分。P 2所顯示的部分，係特定晶片之端子所形成的部分， 於此部分，利用各晶片C 1〜C4使凸塊BP的配置圖案不 同。亦即，於晶片C 1，三個貫穿塞P G全部連接接地電位 (Vss)、於晶片C2，兩個貫穿塞PG連接接地電位、於晶片 C3，一個貫穿塞PG連接接地電位、於晶片C4，任何貫穿 塞P G皆不連接接地電位。 如此，藉由凸塊B P的配置，使各晶片C 1〜C4間的連接 關係相互不同，於各晶片可共通化晶片位址信號CA0， CA1的端子位置。再者，於各晶片C1〜C4内，藉由設置輸 入來自P1及P2所顯示部分的端子（貫穿塞PG)邏輯值之邏 輯電路，將可根據晶片位址信號（CA0，CA1)選擇所要的 晶片。 但是，於上述的先前技術，各晶片雖可共通化，但每個 晶片必須改變凸塊的配置圖案。因此，仍無法充分達到製 造步驟的共通化，且將導致製造成本上升。此外，圖10 的P2所顯示部分之晶片特定用端子數，其因晶片積層數 的增大而增加，所以晶片積層數多之情形，將造成端子數 的大幅增加。 如上所述，先前的積層型半導體裝置，其藉由改變凸塊 564526 翻說明續頁 的配置圖案，選擇任意的晶片。因此，具有因製造步驟共 通化的不充分所造成的製造成本上升問題、或伴隨積層數 的增大所造成的晶片特定用端子數增加之問題。因此，希 望具有可抑制製造成本上升或端子數增加之積層型半導 體裝置。 發明之簡要說明 本發明的第一觀點，係一種積層型半導體裝置，其積層 複數個半導體積體電路晶片，前述的各半導體積體電路晶 片，其具有保持電性信號寫入的自我識別資訊之.保持電 路；及利用積層前述複數個半導體積體電路晶片之狀態， 對前述保持電路設定自我識別資訊之識別資訊設定電 路；及為了對前述保持電路設定自我識別資訊所使用至少 一個之設定端子，且對應前述各半導體積體電路晶片之設 定端子間皆相互連接。 本發明的第二觀點，係一種積層型半導體裝置，其積層 複數個半導體積體電路晶片^前述的各半導體積體電路晶 片，其具有保持該以電性信號寫入的自我識別資訊之保持 電路；及利用積層前述複數個半導體積體電路晶片之狀 態，對前述保持電路設定自我識別資訊之識別資訊設定電 路；及為了對前述保持電路設定自我識別資訊所使用至少 一個之設定端子，且對應前述各半導體積體電路晶片之設 定崎子間皆相互連接。 本發明的第三觀點，係一種積層型半導體裝置，其積層 複數個半導體積體電路晶片，前述的各半導體積體電路晶 564526 發明說明續頁 片，其於積層前述複數個半導體積體電路晶片前，具有保 持電性信號寫入的自我識別資訊之保持電路。 圖式之簡要說明 圖1為顯示一種有關本發明實施形態之積層型半導體裝 -置的構造圖。 k 圖2為顯示其他有關本發明實施形態之積層型半導體裝 置的構造圖。 圖3為顯示一種有關本發明實施形態之半導體積體電路 晶片内所設置的電路圖。 圖4為顯示一種有關本發明實施形態之積層型半導體裝 置製造方法的流程圖。 圖5為顯示有關本發明實施形態之積層型半導體裝置開 啟電源後的動作流程圖。 圖6為顯示其他有關本發明實施形態之積層型半導體裝 置製造方法的流程圖。 圖7為顯示有關本發明實施形態之半導體積體電路晶片 内所設置識別資訊設定電路構造的區塊圖。 圖8為顯示一種有關本發明實施形態之識別資訊設定方 法的流程圖。 圖9為顯示其他有關本發明實施形態之識別資訊設定方 > 法的流程圖。 圖10為顯示有關先前技術的積層型半導體裝置之構造 圖。 發明之詳細說明 564526 (5) 發明說明續頁 以下，參照圖面，說明本發明之實施形態。 圖1為顯示一種有關本實施形態之積層型半導體裝置構 造的實施例。 於基底基板BS上，積層複數個半導體積體電路晶片（LSI 晶片）C 1〜C4。基底基板B S，係作為主機板，其設有端 子B T Μ及未圖示之配線圖案或電源等。 各半導體積體電路晶片C1〜C4，實質上為同樣構造， 具有同樣的規格。亦即，各晶片C 1〜C4的形狀、端子數 及電路構造等實質上相同。稱為實質上相同，係因如多餘 物等，有時嚴格上將造成電路構造等無法稱之為完全相 同。於各晶片C 1〜C4，至少時脈信號或各種控制信號等 所輸入的對應端子間相互連接。 於本例，係由貫穿晶片的導電材所形成的貫穿塞PG構 成端子ΤΜ，對應各晶片的端子間以凸塊Β Ρ相互連接。於 各晶片的端子ΤΜ，包含電源端子或各種控制信'號及資料 信號的輸出入端子等。於此些端子，如後述，包含對保持 電路設定識別資訊所使用的設定端子，且對應各半導體積 體電路晶片的設定端子間皆相互連接。此外，使所要晶片 成為主動狀態（可動作狀態）的晶片選擇之選擇端子，亦包 含指定晶片位址（CAO，CA1)之端子，且對應各半導體積 體電路晶片的選擇端子間皆相互連接。 因對應各晶片C 1〜C 4的端子間相互連接，所以只指定 晶片位址CAO及CA1，並無法選擇所要的晶片。因此，於 各晶片内設置以電性信號保持（記憶）由其他晶片識別自 -10- 564526 我的識別資料之保持電路（不圖示）。此保持電路，包含半 導體主動元件’具有以電性信號寫入保持訊息之構造，例 如由包含非揮發性（η ο η _ v ο 1 a t i 1 e)記憶單元之電路所構 成。於本例，因積層四層的晶片C 1〜C 4，所以識別資料 可用兩位元碼表示，例如於各晶片分別以（0，0) (0，1) (1， 0) (1，1)之相互不同碼進行配置。
圖2為顯示其他有關本發明實施形態之積層型半導體裝 置構造的實施例。有關基本概念係與圖一所示的實施例同 樣。於此主要說明有關與圖1不同之構造。
於本例，各半導體積體電路晶片C1〜C4，搭載於基板 SBA1〜SBA4。於各基板SBA1〜SBA4上，設置以電連接 晶片的端子TM與後述的貫穿塞PG之配線WR。於各基板 SBA1〜SBA4之間，夾著基板SBB1〜SBB4，對應於基板 SBB1〜SBB4的中央所設置的孔（裝置孔），配置晶片C1〜 C4。於各基板SBA1〜SBA4及各基板SBB1〜SBB4，設置 貫穿各基板的貫穿塞PG，各貫穿塞PG間則以凸塊BP連 接。 以下的說明，半導體積體電路晶片C 1〜C 4假設為反及 閘N AND型電氣式可抹除唯讀記憶體E2PROM等非揮發性 記憶體晶片，保持自我識別資料的保持電路假設為具備非 揮發性記憶單元之電路。另外，積層型半導體裝置假設為 圖一所示之構造例。 圖3為顯示一種半導體積體電路晶片内所設置的電路 圖。 -11- 564526 翻說明續賈 於各a曰片C 1〜C 4内的保持電路1丨，其自我識別資料， 例如晶片C1保持（0, 0)、晶片C2保持（0， υ、晶片C3保持 (1，0)、晶片C4保持（1，丨）。供給電源時，保持電路丨丨所保 持的識別資料之中，低位位元閂鎖於閂鎖電路丨2a，而高 位位元則閂鎖於閂鎖電路丨2 b。 於各晶片C 1〜C4，設置輸入晶片位址之端子i 3 a及 1 3 b (圖1所示端子τ M中的兩個）。於端子丨3 &，晶片位址的 低位位元C A 0、與於端子1 3 b，晶片位址的高位位元c a 1， 其分別由外部輸入。例如，選擇晶片C 1之情形，設定晶 片位址（CA0 ’ CA1)為（〇, 〇)。另外，藉由設置輸入更高位 位址的端子，可設定未選擇任一晶片C 1〜C4之狀態。 閃鎖電路12a的輸出及端子13 a連接反互斥或閘（EXNOR) 電路14a，閂鎖電路12b的輸出及端子13b連接反互斥或閘 (EXN OR)電路14b，反互斥或閘電路14a及14b的輸出係輸 入至反及閘（NAND)電路15。因此，晶片位址CA0與閂鎖 電路12a的資料相等，且晶片位址CA1與閂鎖電路12b的資 料相等之情形，亦即從端子13 a及13b所輸入的晶片位址與 保持電路1 1所保持識別資料完全相同之情形，反及閘電路 15的輸出晶片有效栓（/CE)將成為低準位（邏輯值零）。/CE 信號供給主電路1 6(例如，非揮發性記憶體晶片係由記憶 單元陣列16a或列編碼器及行編碼器等週邊電路16b等構 成之電路），只有/CE信號為動態（/CE信號為低準位）之晶 片成為主動狀態。 如上所述，有關本實施形態之積層型半導體裝置，於各 -12- 564526 發明說明續贾 晶片内具備以電性信號寫入自我識別資料，並以電性信號 保持該資料之保持電路。因此’如先前為選擇晶片’不必 使各晶片的連接關係不同。因而，不必每晶片改變凸塊的 配置圖案，當然可共通化各晶片的製造步驟，亦可謀求凸 塊製造步驟的共通化。另外，因不必如先前般設置晶片專 用的多數個端子，所以將可抑制隨晶片積層數的增大所造 成的端子數之大幅增加。 此外，因保持電路為可用電性信號改寫之構造，所以寫 入識別資料後可容易地變更識別資料。例如，作為選擇晶 片之方法，以熔絲代替凸塊，藉由雷射熔斷熔絲以改變晶 片内的連接形態之情形，一旦切斷熔絲後，雖無法進行連 接形態的變更，但於本實施形態可視需要進行資料的改 寫。 再者，因進行電性信號的寫入（改寫），所以於積層各晶 片後，亦可寫入識別資料。例如，於每次供給電源後，亦 可寫入識別資料。 其次，一種有關本實施形態之積層型半導體裝置製造方 法的實施例，其參照圖4所示之流程圖做說明。本例係於 各晶片積層前寫入識別資料之實施例。 ^ 首先，根據所定的製造步驟，於半導體晶圓形成半導體 ‘ 主動元件或配線等電路及貫穿塞，其次於貫穿塞上形成墊 片（S 11)。再者，藉由晶粒分類（die-sort)，進行不良晶片 之檢出，實施不良單元的特定與不良單元多餘物的補救。 多餘物可用雷射熔斷，亦可藉由電的切換進行處理。於此 -13 - 564526 發明說明續買 步驟，進行對保持電路的識別資料之寫入。寫入方法，係 與非揮發性記憶體單元之.一般寫入方法相同，因各晶片的 端子從外部供給識別資料，所以於各晶片的保持電路寫入 識別資料（S 1 2)。此外，不良單元補救的多餘物電路，其 與保持識別資料的保持電路同樣構造，亦即，可使用非揮 發性記憶單元。於此情形，於多餘物及識別資料寫入時， 可使用共同的寫入方法，有利於步驟的簡單化。 其次，於先前形成的墊片上形成凸塊（S 1 3)。此凸塊形 成步驟，亦可於S 1 2的步驟之前進行。此外，進行最後晶 粒分類及烘烤（S 14)。 其次，從晶圓的背面進行研削處理以削薄晶圓，再者， 猎由切割（dicing)使晶片分離晶圓（S15)。之後’晶片的挑 選（S16)，再進行晶片的積層、組裝（S17)。於晶片積層時， 積層寫入識別資料相互不同的晶片。例如，於晶片C 1為（0, 0)、於晶片C 2為（0，1)、於晶片C 3為（1，0)、於晶片C 4為（1， 1 )，使各晶片的識別資料相互不同。 此外，於本例，對保持電路的識別資料寫入，係於積層 各晶片前進行即可，例如，於最後晶粒分類步驟時，進行 寫入處理亦可。亦即，本實施形態的積層型半導體裝置， 因對保持電路以電性信號寫入識別資料並做保持動作，所 以於晶片積層前的所要時間，可進行識別資料的寫入。 其次，有關本實施形態之積層型半導體裝置的動作例 (電源供給後的動作例），參照圖5所示的流程圖做說明。 對積層型半導體裝置供給電源（Power On)時（S21)，各 564526 (10) 發明說明纘頁 晶片電源將開機重置（S22)。一定期間的待機狀態後 (S 23)，各晶片的R/B(待機Ready/動作Busy)信號端子將設 定成B(Busy)狀態（S24)。其次，進行設定讀取不良位址資 料的初期設定資料讀取處理（S 2 5 )、設定讀取控制電壓值 資料的初期設定資料讀取處理（S 26)、設定讀取保持電路 所保持的識別資料之初期設定資料讀取處理（S 27)、再設 定讀取其他資料之初期設定資料讀取處理（S 28)。S 27的處
理，於圖3所示的實施例，對應於閂鎖保持電路1 1所保持 的識別資料於閃鎖電路12a及12b之處理。之後，R/B信號 端子設定為R(Ready)狀態，亦即，設定為可由外部讀取之 待機狀態（S29)。 如上所述，進行初期設定後，如圖3所示，對端子1 3 a 及13b從外部輸入晶片位址信號CA0及CA1，將可從晶片 C1〜C4中選擇所要的晶片。 其次，有關本實施形態之積層型半導體裝置製造方法的 其他實施例，參照圖6所示的流程圖做說明。 比較圖6所示的流程圖與圖4所示的流程圖可得知，本 例，於S 3 2的步驟不進行識別資料的寫入處理，而於積層 晶片C1〜C4後，以S38的步驟對保持電路進行識別資料的 寫入處理。亦即，以積層所有晶片C 1〜C4之狀態，進行 對保持電路的識別資料寫入。關於其他的基本處理（S 3 1、 S3 3〜S37)則與圖4所示的實施例同樣。 如此，有關本實施形態的積層型半導體裝置，於各晶片 内因具備以電性信號寫入自我識別資料並做保持之保持 -15- 564526 電路，所以於積層晶片後可對保持電路寫入識別資料。以 下，說明有關於晶片積層後寫入識別資料的處理之具體 例。 圖7為顯示進行上述處理的識別訊號設定電路構成例之 區塊圖。如圖7所示的電路，於各晶片C 1〜C 4内分別以同 樣構造形成。此外，以下敘述的端子（2 1、29、3 3 )亦於各 晶片C 1〜C4分別以同樣構造形成，且各晶片C 1〜C4的對 應端子（21、29、3 3)間的任一端子皆相互連接。 端子2 1連接輸入控制電路2 2，例如於端子2 1由外部輸入 控制信號，其將從輸入控制電路22對振盪電路23送出振盪 開始信號。輸入控制電路2 2亦連接電壓產生電路2 4，於電 壓產生電路24接受來自輸入控制電路22的信號，產生所定 的電壓。電壓產生電路24的電壓係於電容器（使用晶片内 的寄生容量（parasitic capacitance))25漸漸地充電，且電 容器25的充電電壓將隨時間的經過而逐漸上升。電容器25 的充電電壓藉由電壓檢出電路26檢出。充電電壓達到所定 值時，從電壓檢出電路26對振盪電路23送出振盪結束信 號，停止振盪電路23的振盪。 振盪電路23連接計數電路27,計數電路27以來自振盪電 路23的振盪信號作為時脈信號進行計數。亦即，上述的產 生振盪開始信號至產生振盪結束信號之時間藉由計數電 路27進行計數。電容器25的容量或振盪電路23的振盪週期 因每晶片的不均一，所以於計數電路2 7的計數值於晶片 C 1〜C 4間通常不相同。 -16- (12) 564526 麵說明續買 藉由從外部所供給的時脈信 ’係於计數電路2 7的計數動 。計數電路2 7及2 8的計數值 計數電路2 8，其經由端子2 9 號進行計數動作。此時脈信號 作結束後，從外部輪入各晶片 輸入至一致檢出電路3n，去斗如存从”竹_ 〇田。十數電路27及28的兩計數值一
致時，從一致檢出電路3〇鲶ψ 灿产啼 ^ L 岭^ u箱’〗出一致# 5虎。如上所述，於計 數電路27的計數值 所以從 因各晶片C 1〜C 4間不相同 一致檢出電路3 0所輪出的一致信號之時間亦於各晶片c ^ 〜C 4間不相同。 來自一致檢出電路3 〇的一致信號，經由連接拉升電阻3 2 的電晶體31輸出至端子33。端子33因於各晶片〇〜以相 互連接，所以於某晶片所產生的一致信號亦供給其他的晶 片。自我晶片内所產生的一致信號（電晶體3 j的輸出信號） 及其他晶片所產生的一致信號（經由端子3 3輸入的一致信 號）’其作為時脈信號，經由延遲電路3 4輸入至計數電路 (本例以兩位元構成）3 5。因此，計數電路3 5的計數值，於 各晶片每產生一致信號時將進行計數。 來自一致檢出電路3〇的一致信號，亦輸入至閘電路Μ。 藉由自我晶片所產生的一致信號，閘電路3 6將成導通狀 態’計數電路3 5的計數值經由閘電路3 6閂鎖於閂鎖電路 37 °計數電路35的輪入因連接延遲電路34,所以產生一致 信號前的計數值將閂鎖於閂鎖電路3 7。例如，於晶片c i 最初產生一致信號的情形，晶片C 1的計數電路3 5之計數 值為"0 0" ’此值’’ 〇 〇，，閂鎖於晶片C 1的閂鎖電路3 7。其次， 於晶片C2產生一致信號的情形，晶片的計數電路35之 (13) 564526 ___ 計數值為” ο 1"，此值"Ο 1 〃閃鎖 此，於各晶片C1〜C4内的閃 數值 ”00”、”01”、”10”及” u ” 於晶片C 2的閂鎖電路3 7。如 鎖電路37，分別閂鎖不同計 各晶片 π J /尸叮闩鎖〜乃圳禺 所對應晶片c 1〜C 4内的俘炷 … 乐持電路（對應圖3的保持電 11)38。其結果，於各晶片Cl η 门C4内的保持電路38將記 相互不同的值，亦即，記怜^ ° U相互不同的識別資料。 圖8為顯示一種圖7所 供給電源（S 4 1)後， 時，藉由來自輸入控制電路22的 不電路動作的實施例之流程圖。 士各曰曰片的端子2 1輸入控制信號 振盈開始彳§號於振湯電路 23開始振盪動作（S42) 始計數動作（S 43) 振靈信號作為時脈於計數器2 7開 從電壓檢出電路26輸出振盪結束信 號，結束所有晶片C1〜C4的計數動作時（S44)，各晶片〇 〜c4將暫時成為待機狀態（S45)。 之後，對各晶片的端子29供給共同的外部時脈信號，於 各晶片的計數電路28計數外部時脈信號（S46)。於各晶 片j如先前所述，進行一致檢出電路3〇的一致檢出動作、 進行對閂鎖電路3 7的計數值之閂鎖動作等。 各晶片C1〜C4的計數器27之計數值，由於寄生容量充 電時間的不均一等，通常相互為不同的值，但於兩個以上 的晶片，計數器27的計數值亦有恰巧相等之情形。對此情 於上述兩個以上的晶片，因從一致檢出電路3〇同時產 生一致信號，所以此些晶片的閂鎖電路37所閂鎖的 將i曰癸 |双值 。於此，閂鎖電路3 7所閂鎖的計數值於各晶片間 ▲ -18 - 564526 (14) 發明說明續賈
斷是否相互不同（S 47)。於本例，將比較閂鎖電路37本身 所閂鎖的計數值，改以外部裝置計數從端子3 3所輸出的一 致信號。兩個以上的晶片且閂鎖電路3 7的計數值相等之情 形，於此些晶片因從端子3 3同時產生一致信號，所以外部 裝置的計數值為3以下。因此，於外部裝置的計數值為3 以下之情形，對端子2 1輸入控制信號進行計數器27、28 及3 5的重置等。至各晶片的閂鎖電路3 7所閂鎖的計數值成 為相互不同的值（至外部裝置的計數值為4)，反覆進行與 上述處理同樣之處理。 各晶片的閂鎖電路3 7所閂鎖的計數值於各晶片間相互 不同之情形（外部裝置的計數值為4之情形），各晶片的閂 鎖電路3 7所閂鎖的計數值，其對各晶片的保持電路作為識 別資料寫入（S48)。
另外，比較各晶片的閂鎖電路3 7或計數器27的計數值本 身，兩個以上的晶片且計數值相等之情形，與上述内容同 樣，亦可反覆從S42之處理。 如上所述，對寄生容量的充電時間等，利用所定動作花 費時間的晶片間之不均一，即使積層各晶片後，於各保持 電路間亦可寫入相互不同的識別資訊。 於圖7及圖8說明的實施例，利用對寄生容量充電時間的 晶片間之不均一，於各晶片内的保持電路記憶相互不同的 識別資料，亦可利用於任意動作所花費時間的晶片間之不 均一。例如，亦可利用對記憶單元（記憶單元陣列内的記 憶單元）寫入時間的晶片間之不均一。 -19- 564526 (15) 翻說明續頁 圖9為顯示利用此般方法記憶識別資料時的動作之流程 圖。另外，有關電路構造雖未圖示，但只至圖7的計數器 2 7輸入構造有所不同，有關計數器2 7及其之後的構造（參 照號碼27〜3 8之構造）則與圖7的實施例同樣。 供給電源（S 5 1)及電源開機重置（S52)後，各晶片設為測 試模式（S 53)。其次，開始對記憶單元進行寫入動作，並 與開始寫入同時開始計數器（相當於圖7之計數器27)之動 作（S 5 4)。結束所有晶片C1〜C4的寫入，結束計數動作時 (S5 5)，各晶片C1〜C4將暫時成為待機狀態（S56)。有關之 後的基本處理（S 57〜5 9)則與圖8所示的實施例同樣。 如此，即使於本例，亦與圖8所示的實施例同樣，可於 各晶片積層後對保持電路寫入識別資料。此外，本例雖利 用記憶單元的寫入時間不均一，亦可利用消除時間的不均 一，再者，亦可利用寫入時間及消除時間兩者的不均一。 以上，雖說明本發明的實施形態，但本實施形態亦可進 行如下之變更。 於上述的實施形態，保持電路雖與主電路内的記憶單元 陣列分別設置，但記憶單元陣列内的記憶單元亦可作為保 持電路的記憶單元使用。 另外，於上述的實施形態，雖假設保持電路為非揮發性 記憶單元所構成之電路進行說明，亦可使用其他的晶片或 保持電路。 例如，於圖6〜圖9所述，於各晶片積層後對保持電路寫 入識別資料之情形，半導體積體電路晶片亦可使用動態隨 -20- 564526 (16) 灘J說明纘頁
機存取記憶體D RAM等揮發性記憶體晶片，而保持電路亦 可使用DRAM等揮發性記憶單元所構成的電路。例如 DRAM晶片，因關閉電源將致使記憶單元陣列的資料消 失，所以儘管保持電路所保持的識別資料於電源關閉時消 失，若使其於開啟電源時從重新於保持電路記憶識別資 料，則將無問題。簡言之，對保持電路亦可於供給電源前 不使其事先記憶識別資料，亦可於每次供給電源時使保持 電路記憶識別資料。 另外，保持電路，若具有可用電性信號寫入之構造，其 亦可不具備可用電性信號改寫之構造。例如，使用反熔絲 元件等可程式唯讀記憶體PROM，一旦設定自我識別訊 號，之後不改寫亦可持續保持該識別資料。
對技術熟練者將易於發現附加的優點與修正。因此，發 明的範圍並不只限於特定的細節及於此所說明的代表性 實施例。於是，各種修正可能無法擺脫定義如附加的申請 範圍及與其同義之一般發明概念的本意或領域。 -21 -

Claims (1)

  1. 564526 拾、申請專利範圍 1. 一種積層型半導體裝置，其積層複數個半導體積體電路 晶片’ 前述的半導體積體電路晶片，其具有： 保持電路，其保持電性信號寫入的自我識別資訊；及 識別資訊設定電路，其利用積層前述複數個半導體積 體電路晶片之狀態，對前述保持電路設定自我識別資 訊；及 至少一個之設定端子，其使用於對前述保持電路設定 自我識別資訊，且 對應前述各半導體積體電路晶片之設定端子間皆相互 連接。 2. 如申請專利範圍第1項之積層型半導體裝置，其中 前述的各半導體積體電路晶片内的電路構造，實質上 皆相同。 3. 如申請專利範圍第1項之積層型半導體裝置，其中 前述的各半導體積體電路晶片，其另外具備輸入晶片 選擇信號之至少一個選擇端子，且對應前述各半導體積， 體電路晶片的選擇端子間皆相互連接。 胃 4. 如申請專利範圍第1項之積層型半導體裝置，其中 前述的保持電路，其具有以電性信號改寫訊息之構造。 5. 如申請專利範圍第1項之積層型半導體裝置，其中 前述的保持電路，其包含非揮發性記憶單元。 6. 如申請專利範圍第1項之積層型半導體裝置，其中 564526 串證專讎漏纘頁 前述的識別資訊設定電路，其基於所定動作所花費時 間之各半導體積體電路晶片間的不同’對前述的保持電 路設定自我識別資訊。 7. 如申請專利範圍第6項之積層型半導體裝置，其中 · 前述的所定動作，其包含前述半導體積體電路晶片内 · 容量充電之動作。 8. 如申請專利範圍第6項之積層型半導體裝置，其中 前述的所定動作，其包含對前述半導體積體電路晶片 φ 内記憶單元之寫入或消除動作。 9. 一種積層型半導體裝置，其積層複數個半導體積體電路 晶片 ’ 前述的半導體積體電路晶片，其具有： 保持電路，其保持該以電性信號寫入的自我識別資 訊；及 識別資訊設定電路，其利用積層前述複數個半導體積 體電路晶片之狀；^對前述保持電路設定自我識別資 訊，及 至少一個之設定端子，其使用於對前述保持電路設定. 自我識別資訊，且 4 對應前述各半導體積體電路晶片之設定端子間皆相互 連接。 10. 如申請專利範圍第9項之積層型半導體裝置，其中 前述的各半導體積體電路晶片内的電路構造，實質上 皆相同。 564526
    11. 如申請專利範圍第9項之積層型半導體裝置，其中 前述的各半導體積體電路晶片，其另外具備輸入晶片 選擇信號之至少一個選擇端子，且對應前述各半導體積 體電路晶片的選擇端子間皆相互連接。 12. 如申請專利範圍第9項之積層型半導體裝置，其中 · 前述的保持電路，其具有以電性信號改寫訊息之構造。 13. 如申請專利範圍第9項之積層型半導體裝置，其中 前述的保持電路，其包含非揮發性記憶單元或揮發性 _ 記憶單元。 14. 如申請專利範圍第9項之積層型半導體裝置，其中 前述的識別資訊設定電路，其基於所定動作所花費時 間之各半導體積體電路晶片間的不同，對前述的保持電 路設定自我識別資訊。 15. 如申請專利範圍第14項之積層型半導體裝置，其中 前述的所定動作，其包含前述半導體積體電路晶片内 容量充電之動作。 φ 16. 如申請專利範圍第14項之積層型半導體裝置，其中 前述的所定動作，其包含對前述半導體積體電路晶片， 内記憶單元之寫入或消除動作。 < 17. —種積層型半導體裝置的製造方法，其具有： 步驟，其分別準備具保持電路之複數個半導體積體電 路晶片；及 步驟，其對前述各半導體積體電路晶片的保持電路， 以電性信號寫入自我識別資訊；及 564526
    步驟，其於寫入自我識別資訊的步驟後，積層前述半 導體積體電路晶片。 1 8.如申請專利範圍第1 7項之製造方法，其中 前述的各半導體積體電路晶片内的電路構造，實質上 皆相同。 * 1 9.如申請專利範圍第1 7項之製造方法，其中 前述的各半導體積體電路晶片，另外具備輸入晶片選 擇信號之至少一個選擇端子，且 鲁 積層前述半導體積體電路晶片的步驟，其包含前述半 導體積體電路晶片的前述至少一個選擇端子，連接對應 其他的前述半導體積體電路晶片之前述至少一個選擇端 子的步驟。 2 0.如申請專利範圍第17項之製造方法，其中 前述的保持電路，其包含非揮發性記憶單元。
TW091122148A 2001-09-29 2002-09-26 Laminated type semiconductor device TW564526B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001375022A JP3959264B2 (ja) 2001-09-29 2001-09-29 積層型半導体装置

Publications (1)

Publication Number Publication Date
TW564526B true TW564526B (en) 2003-12-01

Family

ID=19183475

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091122148A TW564526B (en) 2001-09-29 2002-09-26 Laminated type semiconductor device

Country Status (5)

Country Link
US (2) US6791175B2 (zh)
JP (1) JP3959264B2 (zh)
KR (1) KR100506105B1 (zh)
CN (1) CN1224102C (zh)
TW (1) TW564526B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482260B (zh) * 2012-03-30 2015-04-21 Nat Univ Tsing Hua 多層三維晶片之層識別電路及其方法

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US7240254B2 (en) * 2000-09-21 2007-07-03 Inapac Technology, Inc Multiple power levels for a chip within a multi-chip semiconductor package
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
US6812726B1 (en) * 2002-11-27 2004-11-02 Inapac Technology, Inc. Entering test mode and accessing of a packaged semiconductor device
JP3983996B2 (ja) * 2001-04-23 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US8166361B2 (en) 2001-09-28 2012-04-24 Rambus Inc. Integrated circuit testing module configured for set-up and hold time testing
US8001439B2 (en) * 2001-09-28 2011-08-16 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
TWI237354B (en) * 2002-01-31 2005-08-01 Advanced Semiconductor Eng Stacked package structure
US20050266263A1 (en) * 2002-11-22 2005-12-01 General Electric Company Refractory solid, adhesive composition, and device, and associated method
US20060147719A1 (en) * 2002-11-22 2006-07-06 Slawomir Rubinsztajn Curable composition, underfill, and method
US8063650B2 (en) 2002-11-27 2011-11-22 Rambus Inc. Testing fuse configurations in semiconductor devices
JP4419049B2 (ja) * 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
US7098541B2 (en) * 2003-05-19 2006-08-29 Hewlett-Packard Development Company, L.P. Interconnect method for directly connected stacked integrated circuits
US7145226B2 (en) * 2003-06-30 2006-12-05 Intel Corporation Scalable microelectronic package using conductive risers
JP2005101356A (ja) * 2003-09-25 2005-04-14 Toshiba Corp 無線カード
KR100621992B1 (ko) * 2003-11-19 2006-09-13 삼성전자주식회사 이종 소자들의 웨이퍼 레벨 적층 구조와 방법 및 이를이용한 시스템-인-패키지
JP4399777B2 (ja) 2004-01-21 2010-01-20 セイコーエプソン株式会社 半導体記憶装置、半導体装置、及び電子機器
KR100618838B1 (ko) * 2004-06-24 2006-09-01 삼성전자주식회사 상하 연결 능력을 개선할 수 있는 스택형 멀티칩 패키지
JP4421957B2 (ja) 2004-06-29 2010-02-24 日本電気株式会社 ３次元半導体装置
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100688518B1 (ko) * 2005-01-12 2007-03-02 삼성전자주식회사 개별 칩들의 디바이스 정보를 직접 판독할 수 있는시그너처 식별 장치를 갖는 멀티 칩 패키지
US7446136B2 (en) * 2005-04-05 2008-11-04 Momentive Performance Materials Inc. Method for producing cure system, adhesive system, and electronic device
US7405246B2 (en) * 2005-04-05 2008-07-29 Momentive Performance Materials Inc. Cure system, adhesive system, electronic device
JP4577688B2 (ja) 2005-05-09 2010-11-10 エルピーダメモリ株式会社 半導体チップ選択方法、半導体チップ及び半導体集積回路装置
DE102005031378B4 (de) * 2005-07-05 2018-05-30 Rohde & Schwarz Gmbh & Co. Kg Verfahren zur fälschungssicheren Identifikation individueller elektronischer Baugruppen
JP4799157B2 (ja) 2005-12-06 2011-10-26 エルピーダメモリ株式会社 積層型半導体装置
US7352602B2 (en) * 2005-12-30 2008-04-01 Micron Technology, Inc. Configurable inputs and outputs for memory stacking system and method
US7645675B2 (en) * 2006-01-13 2010-01-12 International Business Machines Corporation Integrated parallel plate capacitors
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置
JP4843336B2 (ja) * 2006-03-06 2011-12-21 株式会社東芝 不揮発性半導体記憶装置
JP4693656B2 (ja) * 2006-03-06 2011-06-01 株式会社東芝 不揮発性半導体記憶装置
KR100717285B1 (ko) * 2006-04-19 2007-05-15 삼성전자주식회사 듀얼 칩 패키지
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
JP5141005B2 (ja) * 2006-12-04 2013-02-13 凸版印刷株式会社 半導体メモリ
US8018071B2 (en) 2007-02-07 2011-09-13 Samsung Electronics Co., Ltd. Stacked structure using semiconductor devices and semiconductor device package including the same
JP2009003991A (ja) * 2007-06-19 2009-01-08 Toshiba Corp 半導体装置及び半導体メモリテスト装置
US7760533B2 (en) * 2007-10-02 2010-07-20 Micron Technology, Inc. Systems, methods and devices for arbitrating die stack position in a multi-bit stack device
JP2009129498A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 半導体記憶装置
US8399973B2 (en) * 2007-12-20 2013-03-19 Mosaid Technologies Incorporated Data storage and stackable configurations
KR101398633B1 (ko) * 2008-01-28 2014-05-26 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 칩 식별신호 발생방법
KR100900239B1 (ko) 2008-02-18 2009-06-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조방법
KR101571763B1 (ko) * 2008-07-07 2015-12-07 삼성전자주식회사 적응적 제어 스킴을 가지는 메모리 장치 및 그 동작 방법
US7847626B2 (en) * 2008-03-04 2010-12-07 Micron Technology, Inc. Structure and method for coupling signals to and/or from stacked semiconductor dies
KR100963593B1 (ko) * 2008-04-11 2010-06-15 한국과학기술원 관통 웨이퍼 비아를 포함하는 적층 칩 패키지 및 이의 생산방법
KR101001635B1 (ko) 2008-06-30 2010-12-17 주식회사 하이닉스반도체 반도체 패키지, 이를 갖는 적층 반도체 패키지 및 적층반도체 패키지의 하나의 반도체 칩 선택 방법
JP4982778B2 (ja) 2008-07-04 2012-07-25 学校法人慶應義塾 電子回路装置
US8130527B2 (en) 2008-09-11 2012-03-06 Micron Technology, Inc. Stacked device identification assignment
JP5331427B2 (ja) * 2008-09-29 2013-10-30 株式会社日立製作所 半導体装置
KR101053744B1 (ko) * 2009-06-29 2011-08-02 주식회사 하이닉스반도체 멀티 칩 메모리 장치
JP2011029535A (ja) 2009-07-29 2011-02-10 Elpida Memory Inc 半導体装置
US9160349B2 (en) 2009-08-27 2015-10-13 Micron Technology, Inc. Die location compensation
KR101069710B1 (ko) * 2009-10-29 2011-10-04 주식회사 하이닉스반도체 반도체 장치 및 이의 칩 선택방법
US8437163B2 (en) 2010-02-11 2013-05-07 Micron Technology, Inc. Memory dies, stacked memories, memory devices and methods
KR20110112707A (ko) 2010-04-07 2011-10-13 삼성전자주식회사 층간 연결 유닛을 갖는 적층 메모리 장치, 이를 포함하는 메모리 시스템, 및 전송선의 지연시간 보상 방법
KR101751045B1 (ko) * 2010-05-25 2017-06-27 삼성전자 주식회사 3ｄ 반도체 장치
JP2011258266A (ja) * 2010-06-08 2011-12-22 Sony Corp 半導体装置および集積型半導体装置
TW201203496A (en) * 2010-07-01 2012-01-16 Nat Univ Tsing Hua 3D-IC device and decreasing type layer-ID detector for 3D-IC device
JP2012033627A (ja) 2010-07-29 2012-02-16 Sony Corp 半導体装置および積層半導体装置
KR101251916B1 (ko) * 2010-08-27 2013-04-08 에스케이하이닉스 주식회사 반도체 집적회로
JP5654855B2 (ja) 2010-11-30 2015-01-14 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
KR101223540B1 (ko) 2011-01-14 2013-01-21 에스케이하이닉스 주식회사 반도체 장치, 그의 칩 아이디 부여 방법 및 그의 설정 방법
KR101805146B1 (ko) 2011-05-03 2017-12-05 삼성전자주식회사 반도체 칩, 메모리 칩, 메모리 제어 칩, 반도체 패키지, 그리고 메모리 시스템
JP5429891B2 (ja) * 2011-05-09 2014-02-26 Ｎｅｃアクセステクニカ株式会社 データ書き込み装置およびデータ書き込み方法
JP2013004601A (ja) * 2011-06-14 2013-01-07 Elpida Memory Inc 半導体装置
TWI699761B (zh) 2015-03-04 2020-07-21 日商東芝記憶體股份有限公司 半導體裝置
US9496042B1 (en) 2015-05-21 2016-11-15 Kabushiki Kaisha Toshiba Semiconductor device with control of maximum value of current capable of being supplied
US20200066701A1 (en) * 2016-09-28 2020-02-27 Intel Corporation Stacked chip package having substrate interposer and wirebonds
US10381088B2 (en) * 2017-03-30 2019-08-13 Silicon Storage Technology, Inc. System and method for generating random numbers based on non-volatile memory cell array entropy
EP3493209A1 (en) * 2017-11-29 2019-06-05 IMEC vzw An assembly of integrated circuit modules and method for identifying the modules

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL96808A (en) 1990-04-18 1996-03-31 Rambus Inc Introductory / Origin Circuit Agreed Using High-Performance Brokerage
JP3659981B2 (ja) * 1992-07-09 2005-06-15 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置
US5262488A (en) * 1992-08-26 1993-11-16 The Goodyear Tire & Rubber Company Rubber vulcanization composition with bis-(2,5-polythio-1,3,4 thiadiazole)
JPH09504654A (ja) * 1993-08-13 1997-05-06 イルビン センサーズ コーポレーション 単一ｉｃチップに代わるｉｃチップ積層体
JPH07283375A (ja) 1994-04-15 1995-10-27 Hitachi Maxell Ltd 半導体メモリ装置
US5640107A (en) * 1995-10-24 1997-06-17 Northrop Grumman Corporation Method for in-circuit programming of a field-programmable gate array configuration memory
JPH1097463A (ja) 1996-09-24 1998-04-14 Hitachi Ltd セレクトバス機能付き積層型半導体装置
JP3563604B2 (ja) 1998-07-29 2004-09-08 株式会社東芝 マルチチップ半導体装置及びメモリカード
KR100308214B1 (ko) 1998-12-30 2001-12-17 윤종용 듀얼칩반도체집적회로장치
KR20000073345A (ko) * 1999-05-10 2000-12-05 윤종용 본딩 옵션을 이용한 반도체 집적회로의 스택 패키지 집적회로
JP3980807B2 (ja) 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
JP3779524B2 (ja) * 2000-04-20 2006-05-31 株式会社東芝 マルチチップ半導体装置及びメモリカード
US6417695B1 (en) * 2001-03-15 2002-07-09 Micron Technology, Inc. Antifuse reroute of dies
JP2003060053A (ja) * 2001-08-10 2003-02-28 Fujitsu Ltd 半導体チップ及びそれを用いた半導体集積回路装置及び半導体チップ選択方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI482260B (zh) * 2012-03-30 2015-04-21 Nat Univ Tsing Hua 多層三維晶片之層識別電路及其方法

Also Published As

Publication number Publication date
KR100506105B1 (ko) 2005-08-04
JP3959264B2 (ja) 2007-08-15
US6991964B2 (en) 2006-01-31
US20030062612A1 (en) 2003-04-03
US20050001306A1 (en) 2005-01-06
US6791175B2 (en) 2004-09-14
CN1411062A (zh) 2003-04-16
JP2003110086A (ja) 2003-04-11
KR20030028412A (ko) 2003-04-08
CN1224102C (zh) 2005-10-19

Similar Documents

Publication Publication Date Title
TW564526B (en) Laminated type semiconductor device
US7212422B2 (en) Stacked layered type semiconductor memory device
TWI503834B (zh) 儲存修復資料的方法及系統
TW506135B (en) Semiconductor integrated circuit device
US8913449B2 (en) System and method of in-system repairs or configurations for memories
US8040745B2 (en) Stacked memory and fuse chip
CN107148650B (zh) 执行封装后修整的设备及方法
KR100613324B1 (ko) 반도체 기억 장치 및 전자 기기
CN106548807A (zh) 修复电路、使用它的半导体装置和半导体系统
TW200837753A (en) Semiconductor memory device
TWI452664B (zh) Semiconductor device and manufacturing method thereof
JP3828473B2 (ja) 積層型半導体装置及びその製造方法
JP2008299997A (ja) 半導体記憶装置
US8837240B2 (en) Semiconductor memory device and defective cell relieving method
KR20220062104A (ko) 적층 다이 상에서의 tsv 자동 리페어 스킴
JP2012003797A (ja) 半導体記憶装置
JP3804907B2 (ja) 半導体記憶装置
TW202228131A (zh) 記憶體裝置、記憶體系統及控制其記憶體裝置的方法
CN109119122B (zh) 地址控制电路及半导体装置
US11256605B2 (en) Nonvolatile memory device
US11735288B1 (en) Non-volatile storage system with power on read timing reduction
KR100644421B1 (ko) 반도체 메모리 구성요소, 특히 ｄｒａｍ 구성요소의 설계및 제조방법
TW202345156A (zh) 包括修復儲存器的半導體裝置
TW202320079A (zh) 具有電子熔線控制電路的半導體元件及其製備方法
CN116844615A (zh) 一种半导体结构和存储器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees