CN116844615A - 一种半导体结构和存储器 - Google Patents

Abstract

本公开提供了一种半导体结构和存储器，半导体结构包括A个反熔丝阵列和A个比较模块；A个比较模块沿第一方向依次排列，A个反熔丝阵列沿第一方向依次排列，且1个比较模块和1个反熔丝阵列沿第二方向排列；每一反熔丝阵列存储有2个损坏行地址，每一比较模块用于形成2个地址比较器，地址比较器用于将目标行地址与一个损坏行地址进行比较。

Description

一种半导体结构和存储器

技术领域

本公开涉及半导体领域，尤其涉及一种半导体结构和存储器。

背景技术

以动态随机存取半导体芯片(Dynamic Random Access Memory，DRAM)为例，其中具有冗余替换功能，以利用冗余存储行修复损坏的存储行，提高存储器的使用寿命。然而，冗余替换功能涉及到的电路结构仍然具有诸多不足，例如所占用的信号线道数量多、整体器件面积大等，限制了芯片的性能提高。

发明内容

本公开提供了一种半导体结构和存储器。

本公开的技术方案是这样实现的：

第一方面，本公开实施例提供了一种半导体结构，该半导体结构包括A个反熔丝阵列和A个比较模块，A为正整数；A个所述比较模块沿第一方向依次排列，A个所述反熔丝阵列沿第一方向依次排列，且1个所述比较模块和1个所述反熔丝阵列沿第二方向排列；每一所述反熔丝阵列存储有2个损坏行地址，每一所述比较模块用于形成2个地址比较器，所述地址比较器用于将目标行地址与一个所述损坏行地址进行比较。

在一些实施例中，每一所述比较模块被划分为第一器件区和第二器件区，且所述第一器件区、所述第二器件区和所述反熔丝阵列沿第二方向依次排列；

所述第一器件区包括沿第二方向依次排列的第一输出单元、1个第一比较单元、第二输出单元、1个第二比较单元；

所述第二器件区包括沿第二方向排列的多个镜像单元，且所述镜像单元包括1个所述第一比较单元和1个所述第二比较单元，且同一所述镜像单元中的所述第一比较单元和所述第二比较单元沿第二方向排列，或者同一所述镜像单元中的所述第二比较单元和所述第一比较单元沿第二方向排列；

其中，所述第一输出单元和所有的所述第一比较单元构成第1个所述地址比较器，所述第二输出单元和所有的所述第二比较单元构成第2个所述地址比较器。

在一些实施例中，每一所述第一比较单元或者每一所述第二比较单元均包括：控制模组和锁存模组，且所述控制模组和所述锁存模组电连接；

在每一所述镜像单元中，所述第一比较单元和所述第二比较单元呈镜像对称，且对称轴沿第一方向延伸，且所述控制模组靠近所述对称轴分布，所述锁存模组远离所述对称轴分布；

其中，所述锁存模组接收系统时钟信号和其中一位所述损坏行地址并输出中间地址信号，所述控制模组用于基于比较使能信号对所述中间地址信号和其中一位所述目标行地址进行比较，输出比较结果信号。

在一些实施例中，每一所述镜像单元还包括第一地址信号金属线、第一互补地址信号金属线和第一复位信号金属线，其中，所述第一地址信号金属线、所述第一互补地址信号金属线和所述第一复位信号金属线均沿第二方向延伸且位于同层；

每一所述第一比较单元还包括第二地址信号金属线、第二互补地址信号金属线和第二复位信号金属线，每一所述第二比较单元包括第三地址信号金属线、第三互补地址信号金属线和第三复位信号金属线；所述第二地址信号金属线、所述第二互补地址信号金属线、所述第二复位信号金属线、所述第三地址信号金属线、所述第三互补地址信号金属线和所述第三复位信号金属线均沿第一方向延伸且位于同层，且所述第二地址信号金属线的所在层位于所述第一地址信号金属线所在层的下层；

对于同一个所述镜像单元，其中的所述第二地址信号金属线和其中的所述第三地址信号金属线均电连接到其中的所述第一地址信号金属线，其中的所述第二互补地址信号金属线和其中的所述第三互补地址信号金属线均电连接到其中的所述第一互补地址信号金属线，其中的所述第二复位信号金属线和其中的所述第三复位信号金属线均电连接到其中的所述第一复位信号金属线；

其中，所述第一地址信号金属线、所述第二地址信号金属线和所述第三地址信号金属线共同传输其中一位所述目标行地址，所述第一互补地址信号金属线、所述第二互补地址信号金属线、所述第三互补地址信号金属线共同传输其中一位所述目标行地址的反相信号，所述第一复位地址信号金属线、所述第二复位地址信号金属线、所述第三复位地址信号金属线共同传输复位信号，所述复位信号用于复位所述锁存模组。

在一些实施例中，所述比较模块还包括第一使能信号金属线、第一结果信号金属线、第一结果互补信号金属线，且所述第一使能信号金属线、所述第一结果信号金属线、所述第一结果互补信号金属线均沿第二方向延伸且位于同层；

每一所述第一比较单元还包括第三使能信号金属线、第三结果信号金属线、第三结果互补信号金属线；其中，所述第三使能信号金属线、所述第三结果信号金属线、所述第三结果互补信号金属线均沿第一方向延伸且位于同层，所述第三使能信号金属线的所在层位于所述第一使能信号金属线的所在层的下层；

对于同一所述比较模块中，其中的所有第三使能信号金属线均电连接到第一使能信号金属线，其中的所有第三结果信号金属线均电连接到第一结果信号金属线，其中的所有第三结果互补信号金属线均电连接到第一结果互补信号金属线；

其中，所述第一使能信号金属线、所述第三使能信号金属线共同传输第1个所述地址比较器的比较使能信号，所述第一结果信号金属线、所述第三结果信号金属线共同传输第1个所述地址比较器的比较结果信号，所述第一结果互补信号金属线、所述第三结果互补信号金属线共同传输第1个所述地址比较器的比较结果信号的反相信号。

在一些实施例中，所述比较模块还包括第二使能信号金属线、第二结果信号金属线、第二结果互补信号金属线，所述第二使能信号金属线、所述第二结果信号金属线、所述第二结果互补信号金属线均沿第二方向延伸且位于同层；每一所述第二比较单元均包括第四使能信号金属线、第四结果信号金属线、第四结果互补信号金属线，且所述第四使能信号金属线、所述第四结果信号金属线、所述第四结果互补信号金属线均沿第一方向延伸且位于同层，所述第四使能信号金属线的所在层位于所述第二使能信号金属线的所在层的下层；

对于同一所述比较模块中，其中的所有第四使能信号金属线均电连接到第二使能信号金属线，其中的所有第四结果信号金属线均电连接到第二使能信号金属线，其中的所有第四结果互补信号金属线均电连接到第二结果互补信号金属线；

其中，所述第二使能信号金属线、所述第四使能信号金属线共同传输第2个所述地址比较器的比较使能信号，所述第二结果信号金属线、所述第四结果信号金属线共同传输第2个所述地址比较器的比较结果信号，所述第二结果互补信号金属线、所述第四结果互补信号金属线用于传输第2个所述地址比较器的比较结果信号的反相信号。

在一些实施例中，对于相邻的2个所述镜像单元，其中一个所述镜像单元中的第一比较单元与另一所述镜像单元中的第一比较单元相邻；或者，其中一个所述镜像单元中的第二比较单元与另一所述镜像单元中的第二比较单元相邻。

在一些实施例中，所述比较模块还包括第一时钟信号金属线、第一互补时钟信号金属线、第二时钟信号金属线和第二互补时钟信号金属线，所述第一时钟信号金属线、所述第一互补时钟信号金属线、所述第二时钟信号金属线和所述第二互补时钟信号金属线均沿第二方向延伸且位于同层；

对于所述第一比较单元，其内部分布有第三时钟信号金属线，其远离相邻的所述第二比较单元的一侧分布有第三互补时钟信号金属线；以及，沿第二方向相邻的2个所述第一比较单元共用所述第三互补时钟信号金属线；对于所述第二比较单元，其内部分布有第四时钟信号金属线，其远离相邻的所述第一比较单元的一侧分布有第四互补时钟信号金属线；以及，沿第二方向相邻的2个所述第二比较单元共用所述第四互补时钟信号金属线；

对于同一所述比较模块中，其中的所有第三时钟信号金属线均电连接到所述第一时钟信号金属线，其中的所有第三互补时钟信号金属线均电连接到所述第一互补时钟信号金属线，其中的所有第四时钟信号金属线均电连接到所述第二时钟信号金属线，其中的所有第四互补时钟信号金属线均电连接到所述第二互补时钟信号金属线；

其中，所述第一时钟信号金属线、所述第二时钟信号金属线、所有第三时钟信号金属线和所有第四时钟金属线共同传输系统时钟信号，所述第一互补时钟信号金属线、所述第二互补时钟信号金属线、所有第三互补时钟信号金属线和所有第四互补时钟金属线共同传输系统时钟信号的反相信号。

在一些实施例中，所述半导体结构还包括多个电源金属线和多个标准地金属线，且所述电源金属线和所述标准地金属线道均沿第二方向延伸；

在第一方向上，每一所述比较模块沿第一方向的一侧分布电源金属线，且每一所述比较模块沿第一方向的另一侧分布标准地金属线，且相邻的所述比较模块共用所述电源金属线或者所述标准地金属线。

在一些实施例中，沿第一方向相邻的2个所述比较模块镜像对称，且对称轴沿第二方向延伸。

在一些实施例中，所述第一使能信号金属线、所述第一结果信号金属线、所述第一结果互补信号金属线沿第一方向依次相邻排列，构成第一金属线组；

所述第二使能信号金属线、所述第二结果信号金属线、所述第二结果互补信号金属线沿第一方向依次相邻排列，构成第二金属线组；

所述第一时钟信号金属线、所述第一互补时钟信号金属线沿第一方向相邻排列，构成第三金属线组；

所述第二时钟信号金属线、所述第二互补时钟信号金属线沿第一方向相邻排列，构成第四金属线组；

对于一个所述镜像单元，所述第一地址信号金属线、所述标准地金属线、所述第一互补地址信号金属线、所述第一金属线组、所述第二金属线组、所述第三金属线组、所述第四金属线组、所述第一复位信号金属线、所述电源金属线沿第一方向依次排列；或者，所述电源金属线、所述第一复位信号金属线、所述第四金属线组、所述第三金属线组、所述第二金属线组、所述第一金属线组、所述第一互补地址信号金属线、所述标准地金属线、所述第一地址信号金属线沿第一方向依次排列。

第二方面，本公开实施例提供了一种存储器，包括如第一方面的半导体结构。

本公开实施例提供了一种半导体结构和存储器，能够使冗余替换功能相关的电路结构实现规整排列，减少信道数量和版图面积。

附图说明

图1为本公开实施例提供的一种半导体结构的示意图；

图2为本公开实施例提供的一种半导体结构的具体示意图；

图3为本公开实施例提供的一种半导体结构的局部结构示意图；

图4为本公开实施例提供的一种半导体结构的信号连接示意图；

图5A为本公开实施例提供的一种镜像单元的结构示意图；

图5B为本公开实施例提供的另一种镜像单元的结构示意图；

图6为本公开实施例提供的一种镜像单元的详细结构示意图；

图7为本公开实施例提供的另一种镜像单元的详细结构示意图；

图8为本公开实施例提供的另一种半导体结构的示意图；

图9为本公开实施例提供的一种存储器的结构示意图。

具体实施方式

下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅仅用于解释相关申请，而非对该申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关申请相关的部分。除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本公开实施例的目的，不是旨在限制本公开。在以下的描述中，涉及到“一些实施例”，其描述了所有可能实施例的子集，但是可以理解，“一些实施例”可以是所有可能实施例的相同子集或不同子集，并且可以在不冲突的情况下相互结合。需要指出，本公开实施例所涉及的术语“第一\第二\第三”仅是用于区别类似的对象，不代表针对对象的特定排序，可以理解地，“第一\第二\第三”在允许的情况下可以互换特定的顺序或先后次序，以使这里描述的本公开实施例能够以除了图示或描述的以外的顺序实施。

静态随机存取半导体芯片(Static Random-Access Memory，SRAM)；

动态随机存取半导体芯片(Dynamic Random Access Memory，DRAM)；

同步动态随机存取半导体芯片(Synchronous Dynamic Random Access Memory，SDRAM)；

双倍数据速率内存(Double Data Rate SDRAM，DDR)。

在介绍本公开实施例之前，先定义以下实施例涉及到的平面可能用到的描述立体结构的三个方向，以笛卡尔坐标系为例，三个方向可以包括X轴、Y轴和Z轴方向(本公开实施例不涉及)。半导体结构可以包括处于正面的顶表面以及处于与正面相对的背面的底表面；在忽略顶表面和底表面的平整度的情况下，定义与半导体结构顶表面和底表面的相交(例如垂直)的方向为第三方向。在半导体结构的顶表面和底表面(即半导体结构所在的平面)方向上，定义两个彼此相交的方向：第一方向和第二方向，即基于第一方向和第二方向可以确定半导体结构的平面方向。本公开实施例中，第一方向和第二方向可以两两相互垂直，在其它实施例中，第一方向和第二方向也可以不垂直。

特别地，本公开中呈现的图示并不意味着是任何特定微电子装置封装、信号引脚阵列或其组件的实际视图，而仅仅是用于描述说明性实施例的理想化表示。因此图式未必按比例。

下面将结合附图对本公开各实施例进行详细说明。

应理解，存储器(例如DRAM、SRAM、SDRAM、LPDDR等)具有冗余修复功能，其可以利用冗余行修复损坏的存储行(或称为字线)，以提升芯片的良品率。以DRAM为例，在DRAM每次对被选中的存储行执行某些操作(例如激活操作、读操作、写操作等)之前，均需要将目标行地址(即输入的行地址)与损坏行的地址库进行比对：(1)如果目标行地址与所有的损坏行地址均不相同，说明该存储行未经过修复，可直接以目标行地址为最终寻址信息进行操作；(2)如果目标行地址与某一损坏行地址相同，说明该存储行经过修复，需要将其重新定位至修复该存储行的冗余行进行操作。

为了实现上述功能，在本公开的一实施例中，参见图1，其示出了本公开实施例提供的一种半导体结构10的示意图。如图1所示，半导体结构10包括A个反熔丝阵列11(图1仅以1个为例进行编号)和A个比较模块12(图1仅以1个为例进行编号)，A为正整数；A个比较模块12沿第一方向依次排列，A个反熔丝阵列11沿第一方向依次排列，且1个比较模块12和1个反熔丝阵列11沿第二方向排列。

在这里，每一反熔丝阵列11存储有2个损坏行地址，每一比较模块12用于形成2个地址比较器，该地址比较器用于将目标行地址与一个损坏行地址进行比较。

需要说明的是，本公开实施例提供的半导体结构10可以适用于多种类型的电子装置，例如DRAM、SDRAM、DDR、DPDDR等。或者说，任何设计有前述的冗余替换功能的微电子装置均可以采用本公开实施例设计的半导体结构。

在图1中，半导体结构包括8个比较模块12和8个反熔丝阵列11，但这仅是一种示意，实际上比较模块12/反熔丝阵列11的数量可以更多或者更少。

应理解，损坏行地址和目标行地址均包括多位子信号，反熔丝阵列11中包括多个反熔丝单元，每一反熔丝单元存储一位损坏行地址。例如，损坏行地址具有15位，则反熔丝阵列11中包括30个反熔丝单元。每一反熔丝单元包括熔丝晶体管和选择晶体管，若熔丝晶体管未经过熔断，则处于高阻状态，可视为不接通；若熔丝晶体管已经过熔断，则处于低阻状态，可视为接通；选择晶体管用于控制熔丝晶体管与其他电路之间的信号通道是否接通。

简单来说，在存储器中存在某一存储行损坏时，需要利用未启用的冗余行替换损坏的存储行，并将损坏行地址存储至反熔丝阵列11中。仅提供一种示例：若损坏行地址为第一值(例如1)，则将相应的反熔丝单元中的熔丝晶体管进行熔断；若损坏行地址为第二值(例如0)，则不对相应的反熔丝单元中的熔丝晶体管进行熔断，从而完成地址存储过程。这样，存储器中所有的损坏行地址均会存储至对应的反熔丝阵列11中。在存储器的工作过程中，在存储器接收到目标行地址时，利用地址比较器将目标行地址和损坏行地址进行比较，根据比较结果即可获知本次的目标行地址是否经过冗余修复，以便后续的寻址操作。

如图1所示，每个反熔丝阵列存储2个损坏行地址，每个比较模块包括2个地址比较器，以便共用部分线道(具体参见后续说明)，能够减少信号金属布线的数量，同时改善了沿第一方向面积较大的问题；另外，1个反熔丝阵列11和1个比较模块12形成1个最小重复单元，可以根据实际应用场景的需求设置该最小重复单元的数量，方便的形成规整排列，增加布局效率。

在一些实施例中，如图2所示，每一比较模块12被划分为第一器件区和第二器件区，且第一器件区、第二器件区和反熔丝阵列11沿第二方向依次排列；

第一器件区包括沿第二方向依次排列的第一输出单元20A、1个第一比较单元21A_1、第二输出单元20B、1个第二比较单元21B_1。

第二器件区包括沿第二方向排列的多个镜像单元(例如图2中的镜像单元2～15)，且每一镜像单元均包括1个第一比较单元和1个第二比较单元；例如，镜像单元2包括第一比较单元21A_2和第二比较单元21B_2，镜像单元3包括第一比较单元21A_3和第二比较单元21B_3……同一镜像单元中的第一比较单元和第二比较单元沿第二方向排列，或者同一镜像单元中的第二比较单元和第一比较单元沿第二方向排列；例如，在镜像单元2中，第一比较单元21A_2和第二比较单元21B_2沿第二方向排列；在镜像单元3中，第二比较单元21B_3和第一比较单元21A_3沿第二方向排列。

其中，第一输出单元和所有的第一比较单元构成第1个地址比较器，即图2中的第一输出单元20A、第一比较单元21A_1、第一比较单元21A_2、第一比较单元21A_3……第一比较单元21A_15形成第1个地址比较器；第二输出单元和所有的第二比较单元构成第2个地址比较器，即图2中的第二输出单元20B、第二比较单元21B_1、第二比较单元21B_2……第二比较单元21B_15构成第2个地址比较器。

以下结合示例场景进行说明：假设目标行地址和损坏行地址各有15位，将目标行地址表示为RA<15:1>，将不同的损坏行地址表示为EA0<15:1>、EA1<15:1>……

具体来说，对于第1个地址比较器，第一比较单元21A_1用于将RA<1>和EA0<1>进行比较，若RA<1>和EA0<1>相同，则第一比较单元21A_1的输出端为低电平；若RA<1>和EA0<1>不同，则第一比较单元21A_1的输出端为高电平；类似的，第一比较单元21A_2用于将RA<2>和EA0<2>进行比较，第一比较单元21A_3用于将RA<3>和EA0<3>进行比较……第一比较单元21A_15用于将RA<15>和EA0<15>进行比较。其次，所有的第一比较单元的输出端共同连接后输出中间比较信号；如果目标行地址和损坏行地址一一对应相同，则中间比较信号为低电平；如果目标行地址和损坏行地址存在至少一位子信号不同，则中间比较信号为高电平。最后，第一输出单元20A接收中间比较信号和输出使能信号，并在输出使能信号有效的情况下将中间比较信号输出为比较结果，以指示RA<15:1>与EA0<15:1>是否相同。

与第1个地址比较器的工作过程类似，第2个地址比较器能够比较RA<15:1>与EA1<15:1>是否相同，第3个地址比较器能够比较RA<15:1>与EA2<15:1>是否相同……从而能够获知目标行地址对应的存储行是否被损坏。

特别的，在图2中，比较模块12中一共存在14个镜像单元(镜像单元2～镜像单元15)，一共存在15个第一比较单元(21A_1～21A_15)和15个第二比较单元(21B_1～21B_15)，但以上数量均是一种示例，实际应用场景中可以更多或者更少。

在本公开实施例中，由于第一比较单元21A_1与第一输出单元20A在电路连接上更加靠近，因此将第一比较单元21A_1放置于第一器件区而非第二器件区；类似的，第二比较单元21B_1也是放置于第一器件区而非第二器件区。

在一些实施例中，请参见图2，对于相邻的2个镜像单元，其中一个镜像单元中的第一比较单元与另一镜像单元中的第一比较单元相邻，例如第一比较单元21A_2和第一比较单元21A_3相邻；或者，其中一个镜像单元中的第二比较单元与另一镜像单元中的第二比较单元相邻，例如第二比较单元21B_2和第二比较单元21B_3相邻。

同时，仅针对图2，首个镜像单元中的第二比较单元与第一器件区中的第二比较单元相邻，末个镜像单元中的第二比较单元与反熔丝阵列11相邻，但这并不构成相应限制。

这样，相邻的2个镜像单元中的器件组成是相同的，但是其位置互为镜像。

在一些实施例中，请参见图3，每一第一比较单元或者每一第二比较单元均包括：控制模组22和锁存模组21，且控制模组22和锁存模组21电连接。

请参见图4，锁存模组21接收系统时钟信号和其中一位损坏行地址并输出中间地址信号，控制模组22用于基于比较使能信号对中间地址信号和其中一位目标行地址进行比较，输出比较结果信号。

请参见图5A，其示出了镜像单元2的具体结构；请参见图5B，其示出了镜像单元3的具体结构。图5A和图5B的电路结构本质是相同的，但是图5A的上半部分为第一比较单元，下半部分为第二比较单元；相反的，图5B的上半部分为第二比较单元，下半部分为第一比较单元。其他的镜像单元则依据其位置采用图5A或者图5B的结构。

特别的，请参见图5A或者图5B，在每一镜像单元中，第一比较单元和第二比较单元呈镜像对称，且对称轴沿第一方向延伸；以及，控制模组22靠近对称轴分布，锁存模组21远离对称轴分布。也就是说，虽然第一比较单元和第二比较单元的器件组成是相同的，但是其位置互为镜像。请注意，在图5A或者图5B中，沿纸面水平方向为第一方向。

在本公开实施例中，每2个地址比较器共同形成1个比较模块12，第1个地址比较器中的第一比较单元和第2个地址比较器中的第二比较单元沿第二方向交错排列，以便共用部分信号金属线，节省版图面积，以下为信号金属线的具体设置说明。

在一些实施例中，请参见图6，每一镜像单元还包括第一地址信号金属线30、第一互补地址信号金属线31和第一复位信号金属线32，其中，第一地址信号金属线30、第一互补地址信号金属线31和第一复位信号金属线32均沿第二方向延伸且位于同层。

请参见图6，每一第一比较单元还包括第二地址信号金属线40a、第二互补地址信号金属线41a和第二复位信号金属线42a，每一第二比较单元包括第三地址信号金属线40b、第三互补地址信号金属线41b和第三复位信号金属线42b；第二地址信号金属线40a、第二互补地址信号金属线41a、第二复位信号金属线42a、第三地址信号金属线40b、第三互补地址信号金属线41b和第三复位信号金属线42b均沿第一方向延伸且位于同层，且第二地址信号金属线40a的所在层位于第一地址信号金属线30所在层的下层。在这里，“下层”是指更加靠近半导体衬底的方向。

请参见图6，对于同一个镜像单元，其中的第二地址信号金属线40a和其中的第三地址信号金属线40b均电连接到其中的第一地址信号金属线30，其中的第二互补地址信号金属线41a和其中的第三互补地址信号金属线41b均电连接到其中的第一互补地址信号金属线31，其中的第二复位信号金属线42a和其中的第三复位信号金属线42b均电连接到其中的第一复位信号金属线32。在这里，电连接可以通过图中所示的接触结构实现。

需要说明的是，第一地址信号金属线30、第二地址信号金属线40a、第三地址信号金属线40b共同传输其中一位目标行地址，第一互补地址信号金属线31、第二互补地址信号金属线41a、第三互补地址信号金属线41b共同传输其中一位目标行地址的反相信号，第一复位信号金属线32、第二复位信号金属线42a、第三复位信号金属线42b共同用于传输复位信号，复位信号用于复位锁存模组。

在这里，以目标行地址(表示为RA<15:1>)和损坏行地址(表示为EA<15:1>)各自包括15位子信号为例，此时每一比较模块12中包括15个第一比较单元和15个第二比较单元，其中14个第一比较单元和14个第二比较单元共同构成14个镜像单元，对于不同的镜像单元，第一地址信号所传输的目标行地址不同，例如镜像单元2中第一地址信号金属线30、第二地址信号金属线40a、第三地址信号金属线40b传输RA<2>，镜像单元2中第一互补地址信号金属线31、第二互补地址信号金属线41a、第三互补地址信号金属线41b传输RAB<2>，镜像单元2中第一复位信号金属线32、第二复位信号金属线42a、第三复位信号金属线42b传输复位信号RST；镜像单元3中第一地址信号金属线30的传输RA<3>，镜像单元3中第一互补地址信号金属线31的传输RAB<3>，镜像单元3中第一复位信号金属线32传输复位信号RST……

同时，同一镜像单元中的第一比较单元和第二比较单元共用第一地址信号金属线30、第一互补地址信号金属线31和第一复位信号金属线32，提高了信号金属线的使用效率，减少版图面积。

在一些实施例中，请参见图6，比较模块12还包括第一使能信号金属线33、第一结果信号金属线34、第一结果互补信号金属线35，且第一使能信号金属线33、第一结果信号金属线34、第一结果互补信号金属线35均沿第二方向延伸且位于同层。

请参见图6，每一第一比较单元还包括第三使能信号金属线43、第三结果信号金属线44、第三结果互补信号金属线45；其中，第三使能信号金属线43、第三结果信号金属线44、第三结果互补信号金属线45均沿第一方向延伸且位于同层，第三使能信号金属线43的所在层位于第一使能信号金属线33的所在层的下层。

请参见图6，对于同一比较模块12中，其中的所有第三使能信号金属线43均电连接到第一使能信号金属线33，其中的所有第三结果信号金属线44均电连接到第一结果信号金属线34，其中的所有第三结果互补信号金属线45均电连接到第一结果互补信号金属线35。也就是说，同一比较模块12中的所有第一比较单元均共用第一使能信号金属线33、第一结果信号金属线34、第一结果互补信号金属线35。在这里，电连接可以通过图中所示的接触结构实现。

需要说明的是，第一使能信号金属线33、第三使能信号金属线43共同传输第1个地址比较器的比较使能信号，第一结果信号金属线34、第三结果信号金属线44用于传输第1个地址比较器的比较结果信号，第一结果互补信号金属线35、第三结果互补信号金属线45用于传输第1个地址比较器的比较结果信号的反相信号。

在一些实施例中，请参见图6，比较模块12还包括第二使能信号金属线36、第二结果信号金属线37、第二结果互补信号金属线38，第二使能信号金属线36、第二结果信号金属线37、第二结果互补信号金属线38均沿第二方向延伸且位于同层。每一第二比较单元均包括第四使能信号金属线46、第四结果信号金属线47、第四结果互补信号金属线48，第四使能信号金属线46、第四结果信号金属线47、第四结果互补信号金属线48均沿第一方向延伸且位于同层，第四使能信号金属线46的所在层位于第二使能信号金属线36的所在层的下层。

请参见图6，对于同一比较模块12中，其中的所有第四使能信号金属线46均电连接到第二使能信号金属线36，其中的所有第四结果信号金属线47均电连接到第二使能信号金属线36，其中的所有第四结果互补信号金属线48均电连接到第二结果互补信号金属线38；同时，第四使能信号金属线46、第四结果信号金属线47、第四结果互补信号金属线48均与相应的控制模组22连接。在这里，电连接可以通过图中所示的接触结构实现。

也就是说，同一比较模块12中的所有第二比较单元均共用第二使能信号金属线36、第二结果信号金属线37、第二结果互补信号金属线38。

其中，第二使能信号金属线36、第四使能信号金属线46共同传输第2个地址比较器的比较使能信号，第二结果信号金属线37、第四结果信号金属线47共同传输第2个地址比较器的比较结果信号，第二结果互补信号金属线38、第四结果互补信号金属线48用于传输第2个地址比较器的比较结果信号的反相信号。

在一些实施例中，请参见图6，比较模块12还包括第一时钟信号金属线50、第一互补时钟信号金属线51、第二时钟信号金属线52和第二互补时钟信号金属线53，第一时钟信号金属线50、第一互补时钟信号金属线51、第二时钟信号金属线52和第二互补时钟信号金属线53均沿第二方向延伸且位于同层；

对于第一比较单元，其内部分布有第三时钟信号金属线60，其远离相邻的第二比较单元的一侧分布有第三互补时钟信号金属线61；以及，沿第二方向相邻的2个第一比较单元共用第三互补时钟信号金属线61；对于第二比较单元，其内部分布有第四时钟信号金属线62，其远离相邻的第一比较单元的一侧分布有第四互补时钟信号金属线63；以及，沿第二方向相邻的2个第二比较单元共用第四互补时钟信号金属线63。

对于同一比较模块12中，其中的所有第三时钟信号金属线60均电连接到第一时钟信号金属线50，其中的所有第三互补时钟信号金属线61均电连接到第一互补时钟信号金属线51，其中的所有第四时钟信号金属线62均电连接到第二时钟信号金属线52，其中的所有第四互补时钟信号金属线63均电连接到第二互补时钟信号金属线53；在这里，电连接可以通过图中所示的接触结构实现。

其中，第一时钟信号金属线50、第二时钟信号金属线52、第三时钟信号金属线60、第四时钟信号金属线62共同传输系统时钟信号，第一互补时钟信号金属线51、第二互补时钟信号金属线53、第三互补时钟信号金属线61、第四互补时钟信号金属线63用于传输系统时钟信号的反相信号。简单来说，所有的第一比较单元可以共用第一时钟信号金属线50和第一互补时钟信号金属线51，所有的第二比较单元可以共用第二时钟信号金属线52和第二互补时钟信号金属线53。

需要说明的是，请结合图2，由于相邻的2个镜像单元的互为镜像，即1个镜像单元的第一比较单元的外侧是另1个镜像单元的第一比较单元。也就是说，在第一比较单元远离(同一镜像单元中的)第二比较单元的一侧，存在第三互补时钟信号金属线61以及另一个镜像单元的第一比较单元，因此这2个第一比较单元可以共用第三互补时钟信号金属线61。类似的，在第二比较单元远离(同一镜像单元中的)第一比较单元的一侧，存在第四互补时钟信号金属线63以及另一个镜像单元的第二比较单元，因此这2个第二比较单元可以共用第四互补时钟信号金属线63，从而节省金属线的数量和线道。

在一些实施例中，请参见图6，半导体结构10还包括多个电源金属线54和多个标准地金属线55，且电源金属线54和标准地金属线55均沿第二方向延伸。

请参见图8，在第一方向上，每一比较模块12沿第一方向的一侧分布电源金属线54，且每一比较模块12沿第一方向的另一侧分布标准地金属线55，且相邻的比较模块12共用电源金属线54或者标准地金属线55。

在一些实施例中，沿第一方向相邻的2个比较模块12镜像对称，且对称轴沿第二方向延伸。

也就是说，对于沿第一方向相邻的2个比较模块12，其中1个比较模块12中的镜像单元2如图6所示，另一比较模块12中的镜像单元2如图7所示，即沿第一方向相邻的2个比较模块12也是互为镜像的，因此能够共用两者之间的电源金属线54或者标准地金属线55。

需要说明的是，第一地址信号金属线30、第一互补地址信号金属线31和第一复位信号金属线32、第一使能信号金属线33、第一结果信号金属线34、第一结果互补信号金属线35、第二使能信号金属线36、第二结果信号金属线37、第二结果互补信号金属线38、第一时钟信号金属线50、第一互补时钟信号金属线51、第二时钟信号金属线52、第二互补时钟信号金属线53、电源金属线54和标准地金属线55均位于第一金属层。

第二地址信号金属线40a、第二互补地址信号金属线41a、第二复位信号金属线42a、第三地址信号金属线40b、第三互补地址信号金属线41b和第三复位信号金属线42b、第三使能信号金属线43、第三结果信号金属线44、第三结果互补信号金属线45、第四使能信号金属线46、第四结果信号金属线47、第四结果互补信号金属线48、第三时钟信号金属线60、第三互补时钟信号金属线61、第四时钟信号金属线62、第四互补时钟信号金属线63均位于第二金属层的，且第二金属层位于第一金属层的下层。在这里，第一金属层和第二金属层之间的电连接可以通过图中所示的接触结构实现。

在一些实施例中，第一使能信号金属线33、第一结果信号金属线34、第一结果互补信号金属线35、沿第一方向依次相邻排列，构成第一金属线组；第二使能信号金属线36、第二结果信号金属线37、第二结果互补信号金属线38沿第一方向依次相邻排列，构成第二金属线组；第一时钟信号金属线50、第一互补时钟信号金属线51沿第一方向相邻排列，构成第三金属线组；第二时钟信号金属线52、第二互补时钟信号金属线53沿第一方向相邻排列，构成第四金属线组。

对于一个镜像单元，请参见图6，第一地址信号金属线30、标准地金属线55、第一互补地址信号金属线31、第一金属线组、第二金属线组、第三金属线组、第四金属线组、第一复位信号金属线32、电源金属线54沿第一方向依次排列；或者，请参见图7，电源金属线54、第一复位信号金属线32、第四金属线组、第三金属线组、第二金属线组、第一金属线组、第一互补地址信号金属线31、标准地金属线55、第一地址信号金属线30沿第一方向依次排列。

综上，本公开实施例提供了一种半导体结构10，用于实现冗余替换功能，通过运用此种结构，可以减少线道浪费，同时改善电路横向面积过大的问题，并且可以把以上电路结构(比较模块+反熔丝阵列)做成类似阵列的结构，提高版图制作的效率。

在本公开的又一实施例中，参见图9，其示出了本公开实施例提供的一种存储器70组成结构示意图。如图9所示，存储器70至少包括前述的半导体结构10。

以上，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围。需要说明的是，在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。上述本公开实施例序号仅仅为了描述，不代表实施例的优劣。本公开所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。本公开所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。本公开所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (12)

1.一种半导体结构，其特征在于，所述半导体结构包括A个反熔丝阵列和A个比较模块，A为正整数；

A个所述比较模块沿第一方向依次排列，A个所述反熔丝阵列沿第一方向依次排列，且1个所述比较模块和1个所述反熔丝阵列沿第二方向排列；

每一所述反熔丝阵列存储有2个损坏行地址，每一所述比较模块用于形成2个地址比较器，所述地址比较器用于将目标行地址与一个所述损坏行地址进行比较。

2.根据权利要求1所述的半导体结构，其特征在于，每一所述比较模块被划分为第一器件区和第二器件区，且所述第一器件区、所述第二器件区和所述反熔丝阵列沿第二方向依次排列；

所述第一器件区包括沿第二方向依次排列的第一输出单元、1个第一比较单元、第二输出单元、1个第二比较单元；

所述第二器件区包括沿第二方向排列的多个镜像单元，且所述镜像单元包括1个所述第一比较单元和1个所述第二比较单元，且同一所述镜像单元中的所述第一比较单元和所述第二比较单元沿第二方向排列，或者同一所述镜像单元中的所述第二比较单元和所述第一比较单元沿第二方向排列；

其中，所述第一输出单元和所有的所述第一比较单元构成第1个所述地址比较器，所述第二输出单元和所有的所述第二比较单元构成第2个所述地址比较器。

3.根据权利要求2所述的半导体结构，其特征在于，

每一所述第一比较单元或者每一所述第二比较单元均包括：控制模组和锁存模组，且所述控制模组和所述锁存模组电连接；

在每一所述镜像单元中，所述第一比较单元和所述第二比较单元呈镜像对称，且对称轴沿第一方向延伸，且所述控制模组靠近所述对称轴分布，所述锁存模组远离所述对称轴分布；

其中，所述锁存模组接收系统时钟信号和其中一位所述损坏行地址并输出中间地址信号，所述控制模组用于基于比较使能信号对所述中间地址信号和其中一位所述目标行地址进行比较，输出比较结果信号。

4.根据权利要求3所述的半导体结构，其特征在于，

每一所述镜像单元还包括第一地址信号金属线、第一互补地址信号金属线和第一复位信号金属线，其中，所述第一地址信号金属线、所述第一互补地址信号金属线和所述第一复位信号金属线均沿第二方向延伸且位于同层；

每一所述第一比较单元还包括第二地址信号金属线、第二互补地址信号金属线和第二复位信号金属线，每一所述第二比较单元包括第三地址信号金属线、第三互补地址信号金属线和第三复位信号金属线；所述第二地址信号金属线、所述第二互补地址信号金属线、所述第二复位信号金属线、所述第三地址信号金属线、所述第三互补地址信号金属线和所述第三复位信号金属线均沿第一方向延伸且位于同层，且所述第二地址信号金属线的所在层位于所述第一地址信号金属线所在层的下层；

对于同一个所述镜像单元，其中的所述第二地址信号金属线和其中的所述第三地址信号金属线均电连接到其中的所述第一地址信号金属线，其中的所述第二互补地址信号金属线和其中的所述第三互补地址信号金属线均电连接到其中的所述第一互补地址信号金属线，其中的所述第二复位信号金属线和其中的所述第三复位信号金属线均电连接到其中的所述第一复位信号金属线；

其中，所述第一地址信号金属线、所述第二地址信号金属线和所述第三地址信号金属线共同传输其中一位所述目标行地址，所述第一互补地址信号金属线、所述第二互补地址信号金属线、所述第三互补地址信号金属线共同传输其中一位所述目标行地址的反相信号，所述第一复位地址信号金属线、所述第二复位地址信号金属线、所述第三复位地址信号金属线共同传输复位信号，所述复位信号用于复位所述锁存模组。

5.根据权利要求4所述的半导体结构，其特征在于，

所述比较模块还包括第一使能信号金属线、第一结果信号金属线、第一结果互补信号金属线，且所述第一使能信号金属线、所述第一结果信号金属线、所述第一结果互补信号金属线均沿第二方向延伸且位于同层；

每一所述第一比较单元还包括第三使能信号金属线、第三结果信号金属线、第三结果互补信号金属线；其中，所述第三使能信号金属线、所述第三结果信号金属线、所述第三结果互补信号金属线均沿第一方向延伸且位于同层，所述第三使能信号金属线的所在层位于所述第一使能信号金属线的所在层的下层；

对于同一所述比较模块中，其中的所有第三使能信号金属线均电连接到第一使能信号金属线，其中的所有第三结果信号金属线均电连接到第一结果信号金属线，其中的所有第三结果互补信号金属线均电连接到第一结果互补信号金属线；

其中，所述第一使能信号金属线、所述第三使能信号金属线共同传输第1个所述地址比较器的比较使能信号，所述第一结果信号金属线、所述第三结果信号金属线共同传输第1个所述地址比较器的比较结果信号，所述第一结果互补信号金属线、所述第三结果互补信号金属线共同传输第1个所述地址比较器的比较结果信号的反相信号。

6.根据权利要求5所述的半导体结构，其特征在于，所述比较模块还包括第二使能信号金属线、第二结果信号金属线、第二结果互补信号金属线，所述第二使能信号金属线、所述第二结果信号金属线、所述第二结果互补信号金属线均沿第二方向延伸且位于同层；每一所述第二比较单元均包括第四使能信号金属线、第四结果信号金属线、第四结果互补信号金属线，且所述第四使能信号金属线、所述第四结果信号金属线、所述第四结果互补信号金属线均沿第一方向延伸且位于同层，所述第四使能信号金属线的所在层位于所述第二使能信号金属线的所在层的下层；

对于同一所述比较模块中，其中的所有第四使能信号金属线均电连接到第二使能信号金属线，其中的所有第四结果信号金属线均电连接到第二使能信号金属线，其中的所有第四结果互补信号金属线均电连接到第二结果互补信号金属线；

其中，所述第二使能信号金属线、所述第四使能信号金属线共同传输第2个所述地址比较器的比较使能信号，所述第二结果信号金属线、所述第四结果信号金属线共同传输第2个所述地址比较器的比较结果信号，所述第二结果互补信号金属线、所述第四结果互补信号金属线用于传输第2个所述地址比较器的比较结果信号的反相信号。

7.根据权利要求6所述的半导体结构，其特征在于，

对于相邻的2个所述镜像单元，其中一个所述镜像单元中的第一比较单元与另一所述镜像单元中的第一比较单元相邻；或者，其中一个所述镜像单元中的第二比较单元与另一所述镜像单元中的第二比较单元相邻。

8.根据权利要求7所述的半导体结构，其特征在于，所述比较模块还包括第一时钟信号金属线、第一互补时钟信号金属线、第二时钟信号金属线和第二互补时钟信号金属线，所述第一时钟信号金属线、所述第一互补时钟信号金属线、所述第二时钟信号金属线和所述第二互补时钟信号金属线均沿第二方向延伸且位于同层；

对于所述第一比较单元，其内部分布有第三时钟信号金属线，其远离相邻的所述第二比较单元的一侧分布有第三互补时钟信号金属线；以及，沿第二方向相邻的2个所述第一比较单元共用所述第三互补时钟信号金属线；对于所述第二比较单元，其内部分布有第四时钟信号金属线，其远离相邻的所述第一比较单元的一侧分布有第四互补时钟信号金属线；以及，沿第二方向相邻的2个所述第二比较单元共用所述第四互补时钟信号金属线；

对于同一所述比较模块中，其中的所有第三时钟信号金属线均电连接到所述第一时钟信号金属线，其中的所有第三互补时钟信号金属线均电连接到所述第一互补时钟信号金属线，其中的所有第四时钟信号金属线均电连接到所述第二时钟信号金属线，其中的所有第四互补时钟信号金属线均电连接到所述第二互补时钟信号金属线；

其中，所述第一时钟信号金属线、所述第二时钟信号金属线、所有第三时钟信号金属线和所有第四时钟金属线共同传输系统时钟信号，所述第一互补时钟信号金属线、所述第二互补时钟信号金属线、所有第三互补时钟信号金属线和所有第四互补时钟金属线共同传输系统时钟信号的反相信号。

9.根据权利要求8所述的半导体结构，其特征在于，所述半导体结构还包括多个电源金属线和多个标准地金属线，且所述电源金属线和所述标准地金属线道均沿第二方向延伸；

在第一方向上，每一所述比较模块沿第一方向的一侧分布电源金属线，且每一所述比较模块沿第一方向的另一侧分布标准地金属线，且相邻的所述比较模块共用所述电源金属线或者所述标准地金属线。

10.根据权利要求9所述的半导体结构，其特征在于，

沿第一方向相邻的2个所述比较模块镜像对称，且对称轴沿第二方向延伸。

11.根据权利要求10所述的半导体结构，其特征在于，

所述第一使能信号金属线、所述第一结果信号金属线、所述第一结果互补信号金属线沿第一方向依次相邻排列，构成第一金属线组；

所述第二使能信号金属线、所述第二结果信号金属线、所述第二结果互补信号金属线沿第一方向依次相邻排列，构成第二金属线组；

所述第一时钟信号金属线、所述第一互补时钟信号金属线沿第一方向相邻排列，构成第三金属线组；

所述第二时钟信号金属线、所述第二互补时钟信号金属线沿第一方向相邻排列，构成第四金属线组；

对于一个所述镜像单元，所述第一地址信号金属线、所述标准地金属线、所述第一互补地址信号金属线、所述第一金属线组、所述第二金属线组、所述第三金属线组、所述第四金属线组、所述第一复位信号金属线、所述电源金属线沿第一方向依次排列；或者，所述电源金属线、所述第一复位信号金属线、所述第四金属线组、所述第三金属线组、所述第二金属线组、所述第一金属线组、所述第一互补地址信号金属线、所述标准地金属线、所述第一地址信号金属线沿第一方向依次排列。

12.一种存储器，其特征在于，所述存储器包括如权利要求1-11任一项所述的半导体结构。