KR100613324B1 - 반도체 기억 장치 및 전자 기기 - Google Patents
반도체 기억 장치 및 전자 기기 Download PDFInfo
- Publication number
- KR100613324B1 KR100613324B1 KR1020050005350A KR20050005350A KR100613324B1 KR 100613324 B1 KR100613324 B1 KR 100613324B1 KR 1020050005350 A KR1020050005350 A KR 1020050005350A KR 20050005350 A KR20050005350 A KR 20050005350A KR 100613324 B1 KR100613324 B1 KR 100613324B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- program
- circuit
- terminal
- chip select
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J47/00—Kitchen containers, stands or the like, not provided for in other groups of this subclass; Cutting-boards, e.g. for bread
- A47J47/14—Carriers for prepared human food
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J43/00—Implements for preparing or holding food, not provided for in other groups of this subclass
- A47J43/04—Machines for domestic use not covered elsewhere, e.g. for grinding, mixing, stirring, kneading, emulsifying, whipping or beating foodstuffs, e.g. power-driven
- A47J43/07—Parts or details, e.g. mixing tools, whipping tools
- A47J43/075—Safety devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Food Science & Technology (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
- Memory System (AREA)
- Read Only Memory (AREA)
Abstract
Description
Claims (9)
- 복수의 반도체 칩층을 적층하여 이루어진 반도체 기억 장치로서,개개의 칩층을 선택하는 칩 선택 신호가 각 칩층에 공통으로 입력되도록 칩층끼리 접속된 칩 선택 패드를, 각 칩층에 구비하고,각 칩층은,기입 가능한 불휘발성 메모리 셀과, 그 불휘발성 메모리 셀에 접속되고 그 불휘발성 메모리 셀의 기록 내용에 따라 서로 다른 신호를 출력하는 논리 회로를 구비한 프로그램 회로와,상기 칩 선택 신호와 상기 프로그램 회로의 출력 신호에 기초하여 칩 선택을 판정하는 칩 선택 판정 회로를 구비한 반도체 기억 장치.
- 제1항에 있어서,상기 불휘발성 메모리 셀은, 기입 후에 기록 내용의 재기록이 가능한 반도체 기억 장치.
- 제2항에 있어서,상기 프로그램 회로는,제1 단자 및 제2 단자를 갖는 플립플롭과,상기 제1 단자에 제1 용량을 부여하는 제1 강유전체 캐패시터와,상기 제2 단자에 상기 제1 용량과 서로 다른 제2 용량을 부여하는 제2 강유전체 캐패시터와,상기 제1 용량 및 상기 제2 용량이 상기 제1 단자 및 상기 제2 단자에 부여된 상기 플립플롭에 대하여, 상기 플립플롭을 구동하는 구동 전압을 공급하는 전압원을 구비한 반도체 기억 장치.
- 제3항에 있어서,각 칩층은, 전원의 기동을 검지하여 상기 플립플롭의 상기 제1 단자 또는 제2 단자로부터의 신호 출력을 제어하는 제어 회로를 구비한 반도체 기억 장치.
- 제1항 내지 제4항 중 어느 한 항에 있어서,각 칩층은, 상기 칩 선택 패드 및 상기 프로그램 회로를 각각 복수 구비하고, 상기 불휘발성 메모리 셀에의 기입 제어 신호를 수신하는 프로그램용 패드를 더 구비하고,각 프로그램 회로는, 상기 불휘발성 메모리 셀에 기록시키는 데이터를 수신하는 기입 데이터 수신 단자와, 상기 프로그램용 패드로부터 상기 기입 제어 신호를 수신하는 기입 제어 신호 수신 단자를 구비하고,상기 복수의 칩 선택 패드가, 상기 복수의 프로그램 회로의 상기 기입 데이 터 수신 단자에 각각 접속된, 반도체 기억 장치.
- 제5항에 있어서,각 칩층은, 상기 프로그램용 패드로부터의 상기 기입 제어 신호를 검출하여 상기 불휘발성 메모리 셀에의 기입 제어를 실행하는 제어 장치를 구비한 반도체 기억 장치.
- 제5항에 있어서,상기 칩 선택 패드는, 상기 프로그램용 패드로부터의 상기 제어 신호와의 논리곱 회로를 통하여 상기 기입 데이터 수신 단자에 접속된 반도체 기억 장치.
- 제5항에 있어서,각 칩은, 제2 칩 선택 판정 회로를 더 구비하고,상기 프로그램용 패드는, 상기 제2 칩 선택 판정 회로와의 논리곱 회로를 통하여, 상기 기입 제어 신호 수신 단자에 접속된 반도체 기억 장치.
- 제1항 내지 제4항 중 어느 한 항의 반도체 기억 장치를 구비한 것을 특징으로 하는 전자 기기.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2004-00013576 | 2004-01-21 | ||
JP2004013576A JP4045506B2 (ja) | 2004-01-21 | 2004-01-21 | 積層型半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050076698A KR20050076698A (ko) | 2005-07-26 |
KR100613324B1 true KR100613324B1 (ko) | 2006-08-21 |
Family
ID=34792384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050005350A KR100613324B1 (ko) | 2004-01-21 | 2005-01-20 | 반도체 기억 장치 및 전자 기기 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7099173B2 (ko) |
JP (1) | JP4045506B2 (ko) |
KR (1) | KR100613324B1 (ko) |
CN (1) | CN100407421C (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4399777B2 (ja) * | 2004-01-21 | 2010-01-20 | セイコーエプソン株式会社 | 半導体記憶装置、半導体装置、及び電子機器 |
JP4662740B2 (ja) * | 2004-06-28 | 2011-03-30 | 日本電気株式会社 | 積層型半導体メモリ装置 |
KR100909968B1 (ko) | 2007-06-12 | 2009-07-29 | 삼성전자주식회사 | 구동방식을 개선한 입체 구조의 플래시 메모리 장치 및 그구동방법 |
JP2009003991A (ja) * | 2007-06-19 | 2009-01-08 | Toshiba Corp | 半導体装置及び半導体メモリテスト装置 |
JP5570689B2 (ja) * | 2007-07-23 | 2014-08-13 | ピーエスフォー ルクスコ エスエイアールエル | 積層メモリ |
KR100923819B1 (ko) * | 2007-11-30 | 2009-10-27 | 주식회사 하이닉스반도체 | 멀티 칩 패키지 장치 |
KR101448169B1 (ko) | 2008-01-02 | 2014-10-13 | 삼성전자주식회사 | 멀티-플레인 구조의 3차원 메모리 장치 |
KR100900236B1 (ko) * | 2008-01-25 | 2009-05-29 | 주식회사 하이닉스반도체 | 반도체 칩 및 이를 갖는 적층 반도체 패키지 |
CN101630337B (zh) * | 2009-07-28 | 2011-03-23 | 浪潮电子信息产业股份有限公司 | 一种提高芯片成品率的实现方法 |
US8698321B2 (en) * | 2009-10-07 | 2014-04-15 | Qualcomm Incorporated | Vertically stackable dies having chip identifier structures |
TWI699761B (zh) | 2015-03-04 | 2020-07-21 | 日商東芝記憶體股份有限公司 | 半導體裝置 |
KR102339780B1 (ko) * | 2015-10-29 | 2021-12-15 | 삼성전자주식회사 | 칩 아이디(id) 발생 회로를 갖는 반도체 장치 |
CN113689904A (zh) * | 2020-07-03 | 2021-11-23 | 长江存储科技有限责任公司 | 用于对三维FeRAM中的存储单元进行读取和写入的方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0563138A (ja) | 1991-04-18 | 1993-03-12 | Hitachi Ltd | 半導体集積回路装置 |
US6355976B1 (en) * | 1992-05-14 | 2002-03-12 | Reveo, Inc | Three-dimensional packaging technology for multi-layered integrated circuits |
US5561622A (en) * | 1993-09-13 | 1996-10-01 | International Business Machines Corporation | Integrated memory cube structure |
NO308149B1 (no) * | 1998-06-02 | 2000-07-31 | Thin Film Electronics Asa | Skalerbar, integrert databehandlingsinnretning |
JP4064703B2 (ja) * | 2001-05-31 | 2008-03-19 | セイコーインスツル株式会社 | 半導体記憶装置 |
JP2003163326A (ja) * | 2001-11-28 | 2003-06-06 | Taiyo Yuden Co Ltd | 半導体チップ並びに積層半導体電子部品及びその製造方法 |
US6627985B2 (en) * | 2001-12-05 | 2003-09-30 | Arbor Company Llp | Reconfigurable processor module comprising hybrid stacked integrated circuit die elements |
JP2003282815A (ja) * | 2002-03-20 | 2003-10-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP4419049B2 (ja) * | 2003-04-21 | 2010-02-24 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
-
2004
- 2004-01-21 JP JP2004013576A patent/JP4045506B2/ja not_active Expired - Lifetime
-
2005
- 2005-01-20 KR KR1020050005350A patent/KR100613324B1/ko active IP Right Grant
- 2005-01-21 CN CN2005100026623A patent/CN100407421C/zh active Active
- 2005-01-21 US US11/038,532 patent/US7099173B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20050162950A1 (en) | 2005-07-28 |
CN1645610A (zh) | 2005-07-27 |
JP2005209271A (ja) | 2005-08-04 |
CN100407421C (zh) | 2008-07-30 |
JP4045506B2 (ja) | 2008-02-13 |
US7099173B2 (en) | 2006-08-29 |
KR20050076698A (ko) | 2005-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100613324B1 (ko) | 반도체 기억 장치 및 전자 기기 | |
US7212422B2 (en) | Stacked layered type semiconductor memory device | |
KR100506105B1 (ko) | 적층형 반도체 장치 | |
US7545663B2 (en) | Semiconductor storage device | |
US20080074930A1 (en) | Semiconductor memory device | |
JP2001307057A (ja) | マルチチップ半導体装置及びメモリカード | |
TWI682394B (zh) | 半導體儲存裝置 | |
TW201101464A (en) | Stacked semiconductor devices including a master device | |
CN103562999B (zh) | 包含启用电路的装置及系统 | |
WO2002019342A1 (fr) | Memoire permanente | |
CN110299170A (zh) | 包含电压自举控件的存储器块选择电路系统 | |
CN1825492A (zh) | 可从复用方式切换到非复用方式的半导体存储装置 | |
CN112400163B (zh) | 存储器系统及控制方法 | |
US6377486B1 (en) | Block architecture option circuit for nonvolatile semiconductor memory devices | |
US6671199B2 (en) | Data storage method for semiconductor integrated circuit, semiconductor integrated circuit, semiconductor device equipped with many of the semiconductor integrated circuits, and electronic apparatus using the semiconductor device | |
JP3998908B2 (ja) | 不揮発性メモリ装置 | |
JP3806402B2 (ja) | マルチレベルフラッシュメモリセルセンス回路 | |
US20200013714A1 (en) | Non-volatile memory with capacitors using metal under signal line or above a device capacitor | |
US11538528B2 (en) | Semiconductor storage device | |
JP2001085633A (ja) | 容量構造を有する半導体装置、およびこの容量構造を用いたチャージポンプ回路、ならびにチャージポンプ回路を用いた半導体装置 | |
TWI747431B (zh) | 輸出電路 | |
US7224610B1 (en) | Layout reduction by sharing a column latch per two bit lines | |
JP2008103033A (ja) | 半導体記憶装置及びこれにおける電力供給方法 | |
US6795353B2 (en) | Generating high voltages in nonvolatile memory devices and data processing systems | |
CN104637527B (zh) | Sram存储单元阵列、sram存储器及其控制方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120724 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130722 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140722 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150716 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160720 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170720 Year of fee payment: 12 |