JP2005209271A - 積層型半導体記憶装置 - Google Patents
積層型半導体記憶装置 Download PDFInfo
- Publication number
- JP2005209271A JP2005209271A JP2004013576A JP2004013576A JP2005209271A JP 2005209271 A JP2005209271 A JP 2005209271A JP 2004013576 A JP2004013576 A JP 2004013576A JP 2004013576 A JP2004013576 A JP 2004013576A JP 2005209271 A JP2005209271 A JP 2005209271A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- program
- circuit
- terminal
- chip selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J47/00—Kitchen containers, stands or the like, not provided for in other groups of this subclass; Cutting-boards, e.g. for bread
- A47J47/14—Carriers for prepared human food
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- A—HUMAN NECESSITIES
- A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
- A47J—KITCHEN EQUIPMENT; COFFEE MILLS; SPICE MILLS; APPARATUS FOR MAKING BEVERAGES
- A47J43/00—Implements for preparing or holding food, not provided for in other groups of this subclass
- A47J43/04—Machines for domestic use not covered elsewhere, e.g. for grinding, mixing, stirring, kneading, emulsifying, whipping or beating foodstuffs, e.g. power-driven
- A47J43/07—Parts or details, e.g. mixing tools, whipping tools
- A47J43/075—Safety devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/105—Aspects related to pads, pins or terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【解決手段】 複数の半導体チップ層C1〜C4を積層してなり、個々のチップ層を選択するチップ選択信号が各チップ層に共通に入力されるようチップ層同士で接続されたチップ選択パッドCS1、CS2を、各チップ層に備える。各チップ層は、出力信号をプログラム可能なプログラム回路PG1、PG2と、前記チップ選択信号と前記プログラム回路の出力信号とに基づいてチップ選択を判定するチップ選択判定回路10と、を備える。プログラム回路は、書込み可能な不揮発性メモリセル122、124と、当該不揮発性メモリセルに接続され当該不揮発性メモリセルの記録内容によって異なる信号を出力する論理回路とを備えており、ヒューズの溶断工程が不要である。
【選択図】 図1
Description
図1は、本発明の第1実施形態による積層型の半導体記憶装置の一例である、3次元実装の概略斜視図である。この半導体記憶装置は、同一の4枚のメモリセルアレイチップC1〜C4を積層してなり、面積あたり4倍の記憶容量を得ようとするものである。これらチップC1〜C4が本発明のチップ層に相当する。
図2は、各チップに設けられたチップ選択判定回路10の回路図である。このチップ選択判定回路10は、チップ選択パッドCS1、CS2に入力されるチップ選択信号に基づいて、当該チップが選択されたか否かを判定するものである。
図4は、図2のチップ選択判定回路に備えられるプログラム回路の一例を示す回路図である。プログラム回路PGnは、フリップフロップ110と、記憶部120と、ディスチャージ部130と、結合部140と、書き込み部150と、出力部160とを備えて構成される。プログラム回路PGnは、不揮発性記憶装置である記憶部120に記憶された記憶データを読み出し、読み出された当該記憶データをフリップフロップ110に書き込むことにより、当該記憶データを出力信号OUTとして外部に供給する回路である。
図5は、上記プログラム回路PGnの動作を示すタイミングチャートである。本例において各制御信号は、H論理又はL論理を示すディジタル信号である。各制御信号がH論理を示すときの当該制御信号の電位は強誘電体メモリ装置500の駆動電圧VCCと略同電位である。また、各制御信号がL論理を示すときの当該制御信号の電位は接地電位、すなわち、0Vである。
図5(A)を参照し、プログラム回路PGnにおける出力信号の読出し動作について説明する。ここで、第1の強誘電体キャパシタ122にはデータ“0”が書き込まれており、第2の強誘電体キャパシタ124にはデータ“1”が書き込まれているものとする。すなわち、第1の強誘電体キャパシタ122は常誘電体特性に基づく容量C0を有しており、第2の強誘電体キャパシタ124は常誘電体特性に基づく容量として容量C0より大きい容量C1を有している。
次に図5(B)を参照し、積層前の段階で、記憶部120に所望の記憶データを記憶させる書込み動作について説明する。以下の例では、記憶部120に記憶されていた記憶データと異なる記憶データを記憶部120に記憶させる動作、すなわち、第1の強誘電体キャパシタ122にデータ“1”を、第2の強誘電体キャパシタ124にデータ“0”を書き込む動作について説明する。
次に、個々のチップのプログラム回路PG1、PG2に書込むデータとチップ選択信号との関係について説明する。例えば、1枚目のチップC1についてはプログラム回路PG1及びPG2の第2の強誘電体キャパシタ124に何れも“1”データを書込む。2枚目のチップC2についてはプログラム回路PG1及びPG2の第2の強誘電体キャパシタ124にそれぞれ“0”及び“1”データを書込む。3枚目のチップC3についてはプログラム回路PG1及びPG2の第2の強誘電体キャパシタ124にそれぞれ“1”及び“0”データを書込む。4枚目のチップC4についてはプログラム回路PG1及びPG2の第2の強誘電体キャパシタ124に何れも“0”データを書込む。
図6は、本発明の第2実施形態による半導体記憶装置の各チップに設けられたチップ選択判定回路の回路図である。この半導体記憶装置は、チップを積層し各パッドを共通化した後でもプログラム回路PG1、PG2のデータを変更できるようになっている。具体的には、図6のチップ選択判定複合回路20は、図2のチップ選択判定回路10に相当する第1のチップ選択判定回路21のプログラム用パッドPE後段に、第2のチップ選択判定回路22とのANDゲートG4を設けた複合回路となっている。パッドについても、チップ選択パッドPRO1、PRO2及びプログラム用パッドPROEが加えられている。
図7は、本発明の一実施形態に係る電子機器の一例であるパーソナルコンピュータ1000の構成を示す斜視図である。図7において、パーソナルコンピュータ1000は、表示パネル1002と、キーボード1004を有する本体部1006とを備えて構成されている。当該パーソナルコンピュータ1000の本体部1004の記憶媒体、特に不揮発性メモリとして、本発明の積層型半導体記憶装置が利用されている。このため、低面積で大容量の記憶手段を備えた電子機器を低価格で提供することができる。
CS1、CS2 チップ選択パッド
CE チップイネーブルパッド
10、21、22 チップ選択判定回路
PG1、PG2 プログラム回路
EX1、EX2 排他的論理和回路
G1 NORゲート
G2 NANDゲート
110 フリップフロップ
122 第1の強誘電体キャパシタ
124 第2の強誘電体キャパシタ
CT 制御回路
PE プログラム用パッド
IN 書込みデータ
IE 書込み制御信号
Claims (9)
- 複数の半導体チップ層を積層してなる半導体記憶装置であって、
個々のチップ層を選択するチップ選択信号が各チップ層に共通に入力されるようチップ層同士で接続されたチップ選択パッドを、各チップ層に備え、
各チップ層は、
書込み可能な不揮発性メモリセルと、当該不揮発性メモリセルに接続され当該不揮発性メモリセルの記録内容によって異なる信号を出力する論理回路とを備えた、プログラム回路と、
前記チップ選択信号と前記プログラム回路の出力信号とに基づいてチップ選択を判定するチップ選択判定回路と、
を備えた半導体記憶装置。 - 請求項1において、
前記不揮発性メモリセルは、書込み後に記録内容の書換えが可能である、半導体記憶装置。 - 請求項2において、
前記プログラム回路は、
第1の端子及び第2の端子を有するフリップフロップと、
前記第1の端子に第1の容量を与える第1の強誘電体キャパシタと、
前記第2の端子に前記第1の容量と異なる第2の容量を与える第2の強誘電体キャパシタと、
前記第1の容量及び前記第2の容量が前記第1の端子及び前記第2の端子に与えられた前記フリップフロップに対して、当該フリップフロップを駆動する駆動電圧を供給する電圧源と、
を備えた、半導体記憶装置。 - 請求項3において、
各チップ層は、電源の起動を検知して前記フリップフロップの前記第1の端子又は第2の端子からの信号出力を制御する制御回路を備えた、半導体記憶装置。 - 請求項1乃至請求項4の何れか一項において、
各チップ層は、前記チップ選択パッド及び前記プログラム回路をそれぞれ複数備え、更に前記不揮発性メモリセルへの書込み制御信号を受信するプログラム用パッドを備え、
各プログラム回路は、前記不揮発性メモリセルに記録させるデータを受信する書込みデータ受信端子と、前記プログラム用パッドから前記書込み制御信号を受信する書込み制御信号受信端子とを備え、
前記複数のチップ選択パッドが、前記複数のプログラム回路の前記書込みデータ受信端子に各々接続された、半導体記憶装置。 - 請求項5において、
各チップ層は、前記プログラム用パッドからの前記書込み動作の制御信号を検出して前記不揮発性メモリセルへの書込み制御を実行する制御装置を備えた、半導体記憶装置。 - 請求項5又は請求項6において、
前記チップ選択パッドは、前記プログラム用パッドからの前記制御信号との論理積回路を介して前記書込みデータ受信端子に接続された、半導体記憶装置。 - 請求項5乃至請求項7の何れか一項において、
各チップは、第2のチップ選択判定回路を更に備え、
前記プログラム用パッドは、前記第2のチップ選択判定回路との論理積回路を介して、前記制御信号受信端子に接続された、半導体記憶装置。 - 請求項1乃至請求項8の何れか一項に記載の半導体記憶装置を備えたことを特徴とする電子機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004013576A JP4045506B2 (ja) | 2004-01-21 | 2004-01-21 | 積層型半導体記憶装置 |
KR1020050005350A KR100613324B1 (ko) | 2004-01-21 | 2005-01-20 | 반도체 기억 장치 및 전자 기기 |
US11/038,532 US7099173B2 (en) | 2004-01-21 | 2005-01-21 | Stacked layered type semiconductor memory device |
CN2005100026623A CN100407421C (zh) | 2004-01-21 | 2005-01-21 | 层叠型半导体存储装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004013576A JP4045506B2 (ja) | 2004-01-21 | 2004-01-21 | 積層型半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005209271A true JP2005209271A (ja) | 2005-08-04 |
JP4045506B2 JP4045506B2 (ja) | 2008-02-13 |
Family
ID=34792384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004013576A Expired - Lifetime JP4045506B2 (ja) | 2004-01-21 | 2004-01-21 | 積層型半導体記憶装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7099173B2 (ja) |
JP (1) | JP4045506B2 (ja) |
KR (1) | KR100613324B1 (ja) |
CN (1) | CN100407421C (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009027073A (ja) * | 2007-07-23 | 2009-02-05 | Elpida Memory Inc | 積層メモリ |
US7843733B2 (en) | 2007-06-12 | 2010-11-30 | Samsung Electronics Co., Ltd. | Flash memory devices having three dimensional stack structures and methods of driving same |
US7940564B2 (en) | 2008-01-02 | 2011-05-10 | Samsung Electronics Co., Ltd. | Three-dimensional memory device with multi-plane architecture |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4399777B2 (ja) * | 2004-01-21 | 2010-01-20 | セイコーエプソン株式会社 | 半導体記憶装置、半導体装置、及び電子機器 |
JP4662740B2 (ja) * | 2004-06-28 | 2011-03-30 | 日本電気株式会社 | 積層型半導体メモリ装置 |
JP2009003991A (ja) * | 2007-06-19 | 2009-01-08 | Toshiba Corp | 半導体装置及び半導体メモリテスト装置 |
KR100923819B1 (ko) * | 2007-11-30 | 2009-10-27 | 주식회사 하이닉스반도체 | 멀티 칩 패키지 장치 |
KR100900236B1 (ko) * | 2008-01-25 | 2009-05-29 | 주식회사 하이닉스반도체 | 반도체 칩 및 이를 갖는 적층 반도체 패키지 |
CN101630337B (zh) * | 2009-07-28 | 2011-03-23 | 浪潮电子信息产业股份有限公司 | 一种提高芯片成品率的实现方法 |
US8698321B2 (en) * | 2009-10-07 | 2014-04-15 | Qualcomm Incorporated | Vertically stackable dies having chip identifier structures |
TWI699761B (zh) * | 2015-03-04 | 2020-07-21 | 日商東芝記憶體股份有限公司 | 半導體裝置 |
KR102339780B1 (ko) * | 2015-10-29 | 2021-12-15 | 삼성전자주식회사 | 칩 아이디(id) 발생 회로를 갖는 반도체 장치 |
CN111937073A (zh) | 2020-07-03 | 2020-11-13 | 长江存储科技有限责任公司 | 用于对三维FeRAM中的存储单元进行读取和写入的方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0563138A (ja) | 1991-04-18 | 1993-03-12 | Hitachi Ltd | 半導体集積回路装置 |
US6355976B1 (en) * | 1992-05-14 | 2002-03-12 | Reveo, Inc | Three-dimensional packaging technology for multi-layered integrated circuits |
US5561622A (en) * | 1993-09-13 | 1996-10-01 | International Business Machines Corporation | Integrated memory cube structure |
NO308149B1 (no) * | 1998-06-02 | 2000-07-31 | Thin Film Electronics Asa | Skalerbar, integrert databehandlingsinnretning |
JP4064703B2 (ja) * | 2001-05-31 | 2008-03-19 | セイコーインスツル株式会社 | 半導体記憶装置 |
JP2003163326A (ja) * | 2001-11-28 | 2003-06-06 | Taiyo Yuden Co Ltd | 半導体チップ並びに積層半導体電子部品及びその製造方法 |
US6627985B2 (en) * | 2001-12-05 | 2003-09-30 | Arbor Company Llp | Reconfigurable processor module comprising hybrid stacked integrated circuit die elements |
JP2003282815A (ja) * | 2002-03-20 | 2003-10-03 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP4419049B2 (ja) * | 2003-04-21 | 2010-02-24 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
-
2004
- 2004-01-21 JP JP2004013576A patent/JP4045506B2/ja not_active Expired - Lifetime
-
2005
- 2005-01-20 KR KR1020050005350A patent/KR100613324B1/ko active IP Right Grant
- 2005-01-21 US US11/038,532 patent/US7099173B2/en active Active
- 2005-01-21 CN CN2005100026623A patent/CN100407421C/zh active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7843733B2 (en) | 2007-06-12 | 2010-11-30 | Samsung Electronics Co., Ltd. | Flash memory devices having three dimensional stack structures and methods of driving same |
USRE46994E1 (en) | 2007-06-12 | 2018-08-14 | Samsung Electronics Co., Ltd. | Flash memory devices having three dimensional stack structures and methods of driving same |
JP2009027073A (ja) * | 2007-07-23 | 2009-02-05 | Elpida Memory Inc | 積層メモリ |
US7940564B2 (en) | 2008-01-02 | 2011-05-10 | Samsung Electronics Co., Ltd. | Three-dimensional memory device with multi-plane architecture |
Also Published As
Publication number | Publication date |
---|---|
CN1645610A (zh) | 2005-07-27 |
KR100613324B1 (ko) | 2006-08-21 |
CN100407421C (zh) | 2008-07-30 |
US7099173B2 (en) | 2006-08-29 |
US20050162950A1 (en) | 2005-07-28 |
JP4045506B2 (ja) | 2008-02-13 |
KR20050076698A (ko) | 2005-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100613324B1 (ko) | 반도체 기억 장치 및 전자 기기 | |
US11379366B2 (en) | Memory devices having selectively-activated termination devices | |
US7212422B2 (en) | Stacked layered type semiconductor memory device | |
TW564526B (en) | Laminated type semiconductor device | |
US20080074930A1 (en) | Semiconductor memory device | |
CN106548807A (zh) | 修复电路、使用它的半导体装置和半导体系统 | |
TWI682394B (zh) | 半導體儲存裝置 | |
JP6047153B2 (ja) | 有効化回路を含むデバイスおよびシステム | |
WO2002019342A1 (fr) | Memoire permanente | |
US8422300B2 (en) | Non-volatile memory apparatus and methods | |
US11081167B1 (en) | Sense amplifier architecture for low supply voltage operations | |
US6377486B1 (en) | Block architecture option circuit for nonvolatile semiconductor memory devices | |
US11538528B2 (en) | Semiconductor storage device | |
JP2001085633A (ja) | 容量構造を有する半導体装置、およびこの容量構造を用いたチャージポンプ回路、ならびにチャージポンプ回路を用いた半導体装置 | |
CN113454719B (zh) | 命令和地址在存储器装置中的集中化放置 | |
US7224610B1 (en) | Layout reduction by sharing a column latch per two bit lines | |
US10839918B1 (en) | Boost converter in memory chip | |
TWI833966B (zh) | 半導體裝置及記憶體系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071107 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4045506 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |