TW202345156A - 包括修復儲存器的半導體裝置 - Google Patents

包括修復儲存器的半導體裝置 Download PDF

Info

Publication number
TW202345156A
TW202345156A TW112101916A TW112101916A TW202345156A TW 202345156 A TW202345156 A TW 202345156A TW 112101916 A TW112101916 A TW 112101916A TW 112101916 A TW112101916 A TW 112101916A TW 202345156 A TW202345156 A TW 202345156A
Authority
TW
Taiwan
Prior art keywords
repair
memory
semiconductor device
memory blocks
information
Prior art date
Application number
TW112101916A
Other languages
English (en)
Inventor
林堯燮
韓東觀
姜敍賢
孫玄旭
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202345156A publication Critical patent/TW202345156A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種半導體裝置包括：第一半導體晶粒，包括多個第一記憶體區塊及分別連接至所述多個第一記憶體區塊的多個第一修復暫存器；以及第二半導體晶粒，包括多個第二記憶體區塊、分別連接至所述多個第二記憶體區塊的多個第二修復暫存器、以及其中對用於所述多個第一記憶體區塊的第一多條修復資訊及用於所述多個第二記憶體區塊的第二多條修復資訊進行儲存的修復儲存器。第一半導體晶粒與第二半導體晶粒堆疊於彼此上，且當半導體裝置通電時，所述多個第一修復暫存器接收並儲存來自修復儲存器的第一多條修復資訊，且所述多個第一記憶體區塊基於儲存於所述多個第一修復暫存器中的第一多條修復資訊實行修復操作。

Description

包括修復儲存器的半導體裝置
[相關申請案的交叉參考]
本申請案主張優先於在2022年3月28日在韓國智慧財產局提出申請的韓國專利申請案第10-2022-0038190號，所述韓國專利申請案的揭露內容全文併入本案供參考。
本發明概念是有關於一種半導體裝置，且更具體而言，是有關於一種包括修復儲存器的半導體裝置。
可藉由將多個半導體晶粒封裝於一起來實施半導體裝置，所述半導體晶粒中的每一者提供不同的功能。半導體晶粒中的每一者可包括用於儲存用於執行功能的資料的多個記憶體胞元，且所述多個記憶體胞元可設置於至少一個記憶體區塊中。若在所述多個記憶體胞元之中存在不良胞元，則可實行修復操作以使用用作備用的冗餘胞元來替代不良胞元。在此種情形中，可在半導體晶粒中儲存包括待修復的不良胞元的位址或類似項的多條修復資訊。
一種半導體裝置包括堆疊於彼此上的二或更多個半導體晶粒。在所述二或更多個半導體晶粒中的一者中所包括的儲存器中儲存所述二或更多個半導體晶粒中的每一者的修復操作所需的多條修復資訊，以提高積體度。分別在二或更多個半導體晶粒的結合製程之前及之後實行修復操作，以增大可靠性。
一種半導體裝置包括：第一半導體晶粒，包括多個第一記憶體區塊及分別連接至所述多個第一記憶體區塊的多個第一修復暫存器；以及第二半導體晶粒，包括多個第二記憶體區塊、分別連接至所述多個第二記憶體區塊的多個第二修復暫存器、以及其中對用於所述多個第一記憶體區塊的第一多條修復資訊及用於所述多個第二記憶體區塊的第二多條修復資訊進行儲存的修復儲存器。第一半導體晶粒與第二半導體晶粒堆疊於彼此上。當半導體裝置通電時，所述多個第一修復暫存器接收並儲存來自修復儲存器的第一多條修復資訊，且所述多個第一記憶體區塊基於儲存於所述多個第一修復暫存器中的第一多條修復資訊實行修復操作。
一種半導體裝置包括：多個記憶體區塊，分別包括多個記憶體胞元；多個修復暫存器，分別連接至所述多個記憶體區塊；以及修復儲存器，包括對多條修復資訊進行儲存的非揮發性記憶體裝置。當半導體裝置通電時，所述多個修復暫存器中的每一者接收並儲存所述多條修復資訊之中的多條修復資訊的一部分，且所述多個記憶體區塊中的每一者基於多條修復資訊的所述部分實行修復操作，且修復儲存器在外部輸出所述多條修復資訊之中除了所述多條修復資訊的所述部分之外的其餘多條修復資訊。
一種半導體裝置包括：多個記憶體區塊，分別包括多個記憶體胞元；以及多個修復暫存器，分別連接至所述多個記憶體區塊。所述多個修復暫存器中的每一者對在外部藉由多個接墊之中的至少一個接墊接收的多條修復資訊進行儲存，且所述多個記憶體區塊中的每一者基於所述多條修復資訊實行修復操作。
在下文中，將參照附圖闡述本發明概念的實例性實施例。
圖1是示意性地示出根據本發明概念實施例的半導體裝置的視圖。
參照圖1，根據本發明概念的實施例，半導體裝置1可包括第一半導體晶粒10、第二半導體晶粒20、電路板30及類似裝置。第一半導體晶粒10與第二半導體晶粒20可各自堆疊於電路板30上。舉例而言，第二半導體晶粒20可直接安裝於電路板30上，且第一半導體晶粒10可堆疊於第二半導體晶粒20上。
第一半導體晶粒10可包括第一半導體基板11、形成於第一半導體基板11上的第一裝置區12及第一內連區13、以及類似裝置。第二半導體晶粒20可具有與第一半導體晶粒10的結構類似的結構，且可包括第二半導體基板21、形成於第二半導體基板21上的第二裝置區22及第二內連區23、以及類似裝置。
在第一裝置區12及第二裝置區22中的每一者中可形成有多個裝置。舉例而言，第一裝置區12及第二裝置區22中的每一者可包括多個電晶體，且所述多個電晶體可藉由形成於第一內連區13及第二內連區23中的每一者中的內連圖案連接至彼此，以形成預定電路。第一內連區13及第二內連區23中的每一者可包括將所述多個電晶體連接至彼此的金屬（或其他導電）內連件、以及覆蓋金屬內連件的層間絕緣層。
第一半導體晶粒10可包括多個第一通孔結構14及多個第一晶粒凸塊15，且第二半導體晶粒20可包括多個第二通孔結構24及多個第二晶粒凸塊25。在實施例中，所述多個第一通孔結構14及所述多個第二通孔結構24中的每一者可被形成為穿過第一半導體基板11及第二半導體基板21的矽穿孔（through-silicon via，TSV）。
第一半導體晶粒10中的電路與第二半導體晶粒20中的電路可藉由所述多個第一通孔結構14、所述多個第一晶粒凸塊15、所述多個第二通孔結構24及所述多個第二晶粒凸塊25連接至彼此。另外，第一半導體晶粒10中的電路與第二半導體晶粒20中的電路可連接至電路板30中所形成的電路圖案。電路板30中的電路圖案可電性連接至位於電路板30的一個表面上的凸塊31。
第一半導體晶粒10與第二半導體晶粒20可提供不同的功能。舉例而言，當半導體裝置1是系統晶片（system-on-chip，SOC）時，第一半導體晶粒10及第二半導體晶粒20中的每一者可提供中央處理單元（central processing unit，CPU）、圖形處理單元（graphic processing unit，GPU）、神經處理單元（neural processing unit，NPU）、數據機或類似裝置的獨立功能。根據實施例，半導體裝置1可更包括半導體晶粒，所述半導體晶粒可更堆疊於第一半導體晶粒10及第二半導體晶粒20上。
第一半導體晶粒10及第二半導體晶粒20可分別包括至少一個記憶體區塊，且記憶體區塊可包括多個記憶體胞元。舉例而言，第一半導體晶粒10及第二半導體晶粒20中所包括的記憶體胞元中的每一者可為靜態隨機存取記憶體（static random access memory，SRAM）胞元或動態隨機存取記憶體（dynamic random access memory，DRAM）胞元。根據實施例，除了SRAM胞元及DRAM胞元之外，記憶體胞元可被實施為多種類型的記憶體胞元。
由於在製造製程或類似製程中可能出現的問題，因此第一半導體晶粒10及/或第二半導體晶粒20中所包括的記憶體胞元之中的一或多個胞元可能是無法正常操作的不良胞元。在為不良胞元的出現做準備時，第一半導體晶粒10及第二半導體晶粒20中的每一者可包括不良胞元可被其替代的冗餘胞元。對於第一半導體晶粒10及第二半導體晶粒20中的每一者，可實行判斷不良胞元是否存在且使用冗餘胞元替代不良胞元的修復操作。
舉例而言，可在半導體裝置1被啟動時（例如，在半導體裝置通電時及/或在連接至半導體裝置的主機裝置被啟動時）實行修復操作。因此，可將不良胞元的多條修復資訊（包括位址資訊或類似資訊）儲存於非揮發性修復儲存器中，在所述非揮發性修復儲存器中，不論半導體裝置1是否通電皆維持資料。當在第一半導體晶粒10及第二半導體晶粒20中的每一者中提供用於儲存多條修復資訊的修復儲存器時，第一半導體晶粒10與第二半導體晶粒20的積體度可能劣化。
因此，在本發明概念的實施例中，可將第一半導體晶粒10及第二半導體晶粒20的多條修復資訊儲存於第一半導體晶粒10及第二半導體晶粒20中的一者中所提供的修復儲存器中。舉例而言，當僅在第二半導體晶粒20中提供修復儲存器時，半導體裝置1被啟動，且修復操作開始，修復儲存器可藉由所述多個第一通孔結構14及所述多個第二通孔結構24提供先前儲存於第一半導體晶粒10中的所述多條修復資訊。因此，可增大半導體裝置1的積體度。
圖2及圖3是示意性地示出根據本發明概念實施例的半導體裝置的方塊圖。
首先，參照圖2，根據本發明概念的實施例，半導體裝置100可包括第一半導體晶粒110及第二半導體晶粒120。第一半導體晶粒110與第二半導體晶粒120可藉由連接結構130連接至彼此。舉例而言，將第一半導體晶粒110與第二半導體晶粒120連接至彼此的連接結構130可為矽穿孔，如以上參照圖1所述。根據實施例，連接結構130可為與上述矽穿孔相對的配線或類似裝置。連接結構130可連接於第一半導體晶粒110的第一接墊115與第二半導體晶粒120的第二接墊125之間。
第一半導體晶粒110可包括多個第一記憶體區塊111、分別連接至所述多個第一記憶體區塊111的多個第一修復暫存器112、及類似裝置。所述多個第一記憶體區塊111可包括連接至多個列及多個行的多個記憶體胞元及多個冗餘胞元。
在實施例中，所述多個列與多條列線對應，且所述多個行可與多條行線對應。所述多個記憶體胞元與所述多個冗餘胞元可共享所述多條行線。另外，所述多個記憶體胞元可連接至所述多條列線之中的多條字元線，且所述多個冗餘胞元可連接至所述多條列線之中的多條冗餘線。
在第一半導體晶粒110的修復操作中，所述多個第一記憶體區塊111中的每一者可判斷在所述多個記憶體胞元之中是否存在不良胞元。當其中存在不良胞元時，可使用所述多個冗餘胞元中的一者來替代不良胞元。舉例而言，修復操作可包括使用所述多條冗餘線中的一者來替代所述多條字元線之中與不良胞元連接的至少一條字元線的操作。
第二半導體晶粒120可包括多個第二記憶體區塊121、分別連接至所述多個第二記憶體區塊121的多個第二修復暫存器122、修復儲存器123及類似裝置。所述多個第二記憶體區塊121及所述多個第二修復暫存器122中的每一者的配置及操作可與針對第一半導體晶粒110闡述的配置及操作類似。
修復儲存器123可提供其中儲存多條修復資訊的記憶體區。多條修復資訊可包括用於第一半導體晶粒110及第二半導體晶粒120中的每一者的修復操作的資訊。舉例而言，多條修復資訊可包括指示存在於所述多個第一記憶體區塊111及所述多個第二記憶體區塊121中的不良胞元的位置的位址資訊。
多條修復資訊可在對半導體裝置100進行裝運之前產生，且可儲存於修復儲存器123中。舉例而言，可將在實行藉由連接結構130將第一半導體晶粒110與第二半導體晶粒120連接至彼此的結合製程之後產生的多條修復資訊儲存於修復儲存器123中。舉例而言，在實行結合製程之後，可將藉由實行修復操作而由所述多個第一記憶體區塊111產生的第一多條修復資訊及藉由實行修復操作而由所述多個第二記憶體區塊112產生的第二多條修復資訊儲存於修復儲存器中。
在對半導體裝置100進行裝運之後，當半導體裝置100被啟動時，可實行修復操作。在實施例中，每當半導體裝置100被啟動時，便可實行修復操作。當半導體裝置100開始啟動時，所述多個第一修復暫存器112可藉由連接結構130自修復儲存器123接收第一多條修復資訊且儲存第一多條修復資訊。參照被加載至所述多個第一修復暫存器112中的第一多條修復資訊，所述多個第一記憶體區塊111可實行使用冗餘胞元來替代不良胞元的修復操作。可將儲存於修復儲存器123中的第二多條修復資訊儲存於所述多個第二修復暫存器122中，且所述多個第二記憶體區塊121可使用加載於所述多個第二修復暫存器122中的第二多條修復資訊來實行修復操作。在使用第一多條修復資訊及第二多條修復資訊的修復操作中，所述多個第一記憶體區塊111及所述多個第二記憶體區塊121可使用冗餘胞元來替代不良胞元，且可包括判斷是否正實行正常操作的測試操作。
所述多個第一修復暫存器112及所述多個第二修復暫存器122中的每一者可包括對多條修復資訊進行儲存的多個正反器。因此，在其中半導體裝置100斷電的狀態下，可自所述多個第一修復暫存器112及所述多個第二修復暫存器122刪除多條修復資訊。當重啟半導體裝置100的啟動時，可將儲存於修復儲存器123中的多條修復資訊再次儲存於所述多個第一修復暫存器112及所述多個第二修復暫存器122中。
舉例而言，第一半導體晶粒110可包括第一邏輯區，且第二半導體晶粒120可包括第二邏輯區。在第一邏輯區中實施的電路可使用儲存於所述多個第一記憶體區塊111中的資料來實行各種操作。第二邏輯區中所包括的電路可使用儲存於所述多個第二記憶體區塊121中的資料來提供各種功能。舉例而言，第一邏輯區與第二邏輯區可提供不同的功能。
接下來，參照圖3，根據本發明概念的實施例，半導體裝置200可包括第一半導體晶粒210及第二半導體晶粒220。第一半導體晶粒210與第二半導體晶粒220可藉由第一接墊215和第二接墊225之間的連接結構230連接至彼此。
以與先前參照圖2闡述的方式類似的方式，第一半導體晶粒210可包括多個第一記憶體區塊211及多個第一修復暫存器212，且第二半導體晶粒220可包括多個第二記憶體區塊221及多個第二修復暫存器222。第二半導體晶粒220可包括其中儲存多條修復資訊的修復儲存器223。
如圖3中所示，第一半導體晶粒210可包括第一修復邏輯216及第一選擇電路217，且第二半導體晶粒220可包括第二修復邏輯226及第二選擇電路227。即使在其中多條修復資訊未儲存於所述多個第一修復暫存器212及所述多個第二修復暫存器222中的狀態下，第一修復邏輯216及第二修復邏輯226中的每一者亦可控制所述多個第一記憶體區塊211及所述多個第二記憶體區塊221實行修復操作。
如同所示的第一半導體晶粒210，當所述多個第一記憶體區塊211實行修復操作以選擇不良胞元以及將被不良胞元替代的冗餘胞元時，可藉由第一修復邏輯216將包括不良胞元的位址資訊的多條修復資訊儲存於所述多個第一修復暫存器212中。所述多個第一記憶體區塊211可使用儲存於所述多個第一修復暫存器212中的多條修復資訊來判斷在藉由修復操作而使用冗餘胞元替代不良胞元之後正常操作是否可能。
甚至在第一半導體晶粒210與第二半導體晶粒220被結合且半導體裝置200接收電力以開始操作之前，所述多個第一記憶體區塊211及所述多個第二記憶體區塊221可分別藉由第一修復邏輯216及第二修復邏輯226實行修復操作。當不包括第一修復邏輯216及第二修復邏輯226時，可由連接至第一半導體晶粒210及第二半導體晶粒220的外部裝置實行第一半導體晶粒210及第二半導體晶粒220中的每一者中的修復操作。當正藉由第一修復邏輯216及第二修復邏輯226中的每一者實行修復操作時，第一選擇電路217及第二選擇電路227可分別將第一修復邏輯216連接至所述多個第一修復暫存器212且可將第二修復邏輯226連接至所述多個第二修復暫存器222。
亦可藉由第一修復邏輯216及第二修復邏輯226實行在第一半導體晶粒210與第二半導體晶粒220藉由連接結構230彼此結合且連接至彼此之後的修復操作。第一修復邏輯216及第二修復邏輯226中的每一者可在不具有多條修復資訊的情形中實行修復操作，且可將包括不良胞元的位址資訊的多條修復資訊儲存於修復儲存器223中。
當多條修復資訊被儲存於修復儲存器223中時，可將多條修復資訊加載至所述多個第一修復暫存器212及所述多個第二修復暫存器222中，以再次實行修復操作。在此種情形中，修復操作可包括測試操作，在所述測試操作中，所述多個第一記憶體區塊211及所述多個第二記憶體區塊221使用冗餘胞元來替代不良胞元且判斷是否正實行正常操作。若存在在使用多條修復資訊的修復操作中未正常操作的記憶體區塊，則可將半導體裝置200確定為故障。
在使用多條修復資訊的修復操作期間，第一選擇電路217及第二選擇電路227中的每一者可將修復儲存器223的輸出端子連接至所述多個第一修復暫存器212及所述多個第二修復暫存器222。修復儲存器223可將多條修復資訊的一部分輸出至所述多個第二修復暫存器222，且可將其餘修復資訊輸出至所述多個第一修復暫存器212。多條修復資訊的所述部分可為藉由第二修復邏輯226產生的資訊，且其餘多條修復資訊可為藉由第一修復邏輯216產生的資訊。
圖4是示意性地示出根據本發明概念實施例的半導體裝置中所包括的記憶體區塊的視圖。
參照圖4，根據本發明概念的實施例，半導體晶粒中所包括的記憶體區塊300可包括其中設置有記憶體胞元陣列310的胞元區、周邊電路區320及類似區。記憶體胞元陣列310可包括正常區311及冗餘區312，多個記憶體胞元可設置於正常區311中，且多個冗餘胞元可設置於冗餘區312中。
周邊電路區320可包括列解碼器321、預充電電路322、輸入/輸出電路323、控制邏輯324及類似裝置。列解碼器321可藉由多條字元線WL連接至正常區311，且可藉由多條冗餘線RWL連接至冗餘區312。預充電電路322及輸入/輸出電路323可藉由多條位元線BL連接至記憶體胞元陣列310，且預充電電路322可實行對用於寫入操作、讀取操作或類似操作的位元線BL之中的至少一條所選擇位元線進行充電的預充電操作。
控制邏輯324可對列解碼器321、預充電電路322及輸入/輸出電路323進行控制。舉例而言，控制邏輯324可控制列解碼器321將所述多條字元線WL中的至少一者確定為所選擇字元線，且可藉由所述多條位元線BL之中的至少一條所選擇位元線對連接至所選擇字元線的記憶體胞元中的至少一者實行寫入操作、讀取操作或類似操作。
另外，控制邏輯324可因應於在外部接收的命令而執行測試操作及修復操作。舉例而言，控制邏輯324可對正常區311中所包括的所述多個記憶體胞元實行測試操作，且因此可確定其中未正常執行寫入操作、讀取操作或類似操作的不良胞元。控制邏輯324可藉由以下方式來判斷記憶體區塊300是否正常操作：執行使用冗餘胞元來替代測試操作中所確定的不良胞元的修復操作；以及再次執行測試操作以判斷記憶體區塊300是否正常操作。
當不良胞元未被冗餘胞元替代時，例如，當不良胞元的數目大於冗餘胞元的數目時，控制邏輯324可將記憶體區塊300確定為最終故障。作為另外一種選擇，當使用冗餘胞元來替代不良胞元仍難以確保正常操作時，控制邏輯324亦可將記憶體區塊300確定為最終故障。舉例而言，在將包括記憶體區塊300的半導體晶粒結合至另一半導體晶粒之前，可將記憶體區塊300確定為最終故障，以增大包括二或更多個半導體晶粒的半導體裝置的良率及可靠性。
圖5是示意性地示出根據本發明概念實施例的半導體裝置中的記憶體區塊中所包括的記憶體胞元陣列的視圖。圖6是示意性地示出根據本發明概念實施例的半導體裝置中的記憶體區塊中所包括的記憶體胞元的視圖。
參照圖5，記憶體胞元陣列400可包括正常區410及冗餘區420。正常區410可包括多個記憶體胞元MC，且所述多個記憶體胞元MC可連接至多條字元線WL1至WLm以及多條位元線BL1至BLn及BLB1至BLBn。冗餘區420可包括多個冗餘胞元RC，且所述多個冗餘胞元RC可連接至多條冗餘線RWL1至RWL2以及多條位元線BL1至BLn及BLB1至BLBn。
在圖5中所示的實施例中，所述多個記憶體胞元MC與所述多個冗餘胞元RC可共享所述多條位元線BL1至BLn以及BLB1至BLBn。所述多個記憶體胞元MC及所述多個冗餘胞元RC中的每一者可連接至所述多條位元線BL1至BLn以及BLB1至BLBn之中的一對位元線，且所述一對位元線可為具有互補特性的訊號提供傳輸路徑。
舉例而言，所述多個記憶體胞元MC中的每一者可為SRAM胞元或DRAM胞元，且所述多個冗餘胞元RC可具有與所述多個記憶體胞元MC相同的結構。參照圖6，多個記憶體胞元MC及多個冗餘胞元RC可分別具有SRAM胞元結構。SRAM胞元可包括一對反相器及一對開關裝置。
在圖6中所示的實施例中，第一PMOS裝置PM1及第一NMOS裝置NM1可被提供作為第一反相器，且第二PMOS裝置PM2及第二NMOS裝置NM2可被提供作為第二反相器。第一反相器的輸出端子可連接至第二反相器的輸入端子，且第二反相器的輸出端子可連接至第一反相器的輸入端子。另外，提供第一開關裝置的第三NMOS裝置NM3可連接於第二反相器的輸入端子與互補位元線BLB之間，且提供第二開關裝置的第四NMOS裝置NM4可連接於第一反相器的輸入端子與位元線BL之間。
第三NMOS裝置NM3的閘極與第四NMOS裝置NM4的閘極可共同連接至字元線WL。當第三NMOS裝置NM3及第四NMOS裝置NM4被欲輸入至字元線WL的電壓接通時，可藉由欲輸入至互補位元線BLB及位元線BL的電壓將資料儲存於SRAM胞元中。另外，在其中第三NMOS裝置NM3及第四NMOS裝置NM4被接通的狀態下，可藉由互補位元線BLB及位元線BL讀取儲存於SRAM胞元中的資料。
返回參照圖5，在包括記憶體胞元陣列400的記憶體區塊中，可實行用於判斷在所述多個記憶體胞元MC之中是否存在不良胞元的測試操作。可在自晶圓分離包括記憶體胞元陣列400的半導體晶粒之前以晶圓級實行測試操作。另外，可甚至在半導體晶粒與晶圓分離之後及/或在半導體晶粒與另一半導體晶粒組合並被製造為例如系統晶片或類似裝置等單個半導體裝置之後實行測試操作。
舉例而言，當連接至第二字元線WL2的記憶體胞元MC中的至少一者在測試操作中被確定為不良胞元時，包括記憶體胞元陣列400的記憶體區塊可實行使用冗餘胞元RC來替代不良胞元的修復操作。在圖5中所示的實施例中，可藉由修復操作而使用第一冗餘線RWL1替代與不良胞元連接的第二字元線WL2。因此，記憶體區塊可在維持記憶體胞元陣列400的儲存空間不變的情形中正常操作。
一旦完成修復操作，記憶體區塊便可重新執行測試操作。舉例而言，當接收到指示對連接至第二字元線WL2的記憶體胞元MC進行寫入操作的命令時，記憶體區塊可對連接至第一冗餘線RWL1的冗餘胞元RC實行寫入操作。當資料被正常程式化至連接至第一冗餘線RWL1的冗餘胞元RC中時，記憶體區塊可確定出修復操作成功完成且可終止測試操作。
根據實施例，即使在修復操作完成之後，測試操作中亦可能出現錯誤。舉例而言，當連接至第一冗餘線RWL1的冗餘胞元RC中亦存在不良胞元時，在修復操作之後，記憶體區塊可能不通過測試操作。在此種情形中，記憶體區塊可實行修復操作，在所述修復操作中，連接至第二字元線WL2的記憶體胞元MC被連接至第二冗餘線RWL2的冗餘胞元RC替代。當連接至第二冗餘線RWL2的冗餘胞元RC中亦存在不良胞元時，可將記憶體區塊確定為最終故障。
如以上參照圖2及圖3所述，端視半導體晶粒的類型而定，包括記憶體胞元陣列400的半導體晶粒可包括或可不包括用於儲存多條修復資訊的修復儲存器。當半導體晶粒包括修復儲存器時，半導體晶粒可在修復儲存器中儲存多條修復資訊。舉例而言，多條修復資訊可包括連接至記憶體胞元陣列400中的不良胞元的第二字元線WL2的位址資訊、替代第二字元線WL2的第一冗餘線RWL1的位址資訊或類似資訊。
當半導體晶粒不包括修復儲存器時，記憶體區塊可能不儲存多條修復資訊。當在半導體晶粒被耦合至包括修復儲存器的另一個半導體晶粒之後實行測試操作及修復操作時，半導體晶粒可將多條修復資訊儲存於另一個半導體晶粒中所包括的修復儲存器中。
圖7是示出根據本發明概念實施例的製造半導體裝置的製程的視圖。
參照圖7，根據實施例，製造半導體裝置的製程可自在第一晶圓W1及第二晶圓W2中的每一者上製造多個半導體晶粒開始。舉例而言，在第一晶圓W1上製造的多個第一半導體晶粒與在第二晶圓W2上製造的多個第二半導體晶粒彼此組合，以提供例如系統晶片、應用處理器（application processor，AP）及類似裝置等半導體裝置。
另外，所述多個第一半導體晶粒與所述多個第二半導體晶粒可具有不同的結構。舉例而言，所述多個第一半導體晶粒及所述多個第二半導體晶粒中的每一者可包括多個記憶體區塊，且所述多個第二半導體晶粒中的每一者可包括儲存器，在所述儲存器中，即使在斷電之後，亦維持所儲存的資料。所述多個第二半導體晶粒中的每一者中所包括的儲存器可用作用於對所述多個記憶體區塊中的每一者的多條修復資訊進行記錄的修復儲存器。
當第一晶圓W1及第二晶圓W2中的每一者完成製作（例如，「製作出（fab out）」）時，可實行測試及修復操作501及502。舉例而言，在自第一晶圓W1及第二晶圓W2中的每一者分離所述多個第一半導體晶粒及所述多個第二半導體晶粒之前，以晶圓級實行測試及修復操作501及502。測試及修復操作501及502可包括測試所述多個第一半導體晶粒及所述多個第二半導體晶粒中的每一者中所包括的所述多個記憶體區塊是否正常操作的操作、以及當偵測到不良胞元時使用冗餘胞元來替代不良胞元的操作。
可向所述多個第一半導體晶粒及所述多個第二半導體晶粒供電，以用於測試及修復操作501及502。當所述多個第一半導體晶粒及所述多個第二半導體晶粒包括修復邏輯時，所述多個第一半導體晶粒及所述多個第二半導體晶粒中的每一者可接收電力以獨立地實行測試及修復操作501及502。
當所述多個第一半導體晶粒及所述多個第二半導體晶粒不包括修復邏輯時，可由連接至第一晶圓W1及第二晶圓W2的外部裝置來實行測試及修復操作501及502。舉例而言，可藉由由外部裝置向所述多個第一半導體晶粒及所述多個第二半導體晶粒中的每一者輸入多條修復資訊來實行修復操作。
當完成測試及修復操作501及502時，可分別對第一晶圓W1及第二晶圓W2實行劃切製程503及504，以獲得所述多個第一半導體晶粒及所述多個第二半導體晶粒。此後，可在結合製程505中對第一半導體晶粒與第二半導體晶粒進行連接。舉例而言，第一半導體晶粒與第二半導體晶粒可彼此垂直地堆疊且可藉由矽穿孔或類似裝置而以通訊方式連接至彼此。可將未通過測試及修復操作501及502的一些晶粒確定為故障，且可不將所述一些晶粒輸入至結合製程505。
當完成結合製程505時，可再次執行測試及修復操作506。在結合製程505之後的測試及修復操作506中，可使用第一半導體晶粒或第二半導體晶粒中的一者中所包括的修復儲存器。舉例而言，第一半導體晶粒及第二半導體晶粒中的每一者可實行找到不良胞元的測試操作及使用冗餘胞元來替代不良胞元的修復操作，且將在修復操作中產生的多條修復資訊儲存於修復儲存器中。此後，可對儲存於修復儲存器中的多條修復資訊進行加載以再次實行測試操作，進而最終檢查修復操作之後的半導體裝置是否正常操作。
根據參照圖7闡述的實施例，在製造包括第一半導體晶粒及第二半導體晶粒的半導體裝置的製程中，可實行結合製程505之前的測試及修復操作501及502，以找到具有修復操作無法對缺陷進行糾正的不良胞元的晶粒。可藉由找到具有即使藉由修復操作亦無法解決耦合的不良胞元的晶粒且不將晶粒投入結合製程505中而增大半導體裝置的良率及可靠性。
另外，根據本發明概念的實施例，可僅在半導體裝置中所包括的半導體晶粒中的一些半導體晶粒中提供用於儲存多條修復資訊的修復儲存器。因此，可增大半導體裝置的積體度且降低半導體晶粒的製造成本。
圖8至圖10是示出根據本發明概念實施例的半導體裝置的修復操作的流程圖。
首先參照圖8，根據本發明概念實施例的半導體裝置的修復操作可藉由在預結合操作中實行修復（S10）而開始。預結合操作可指在將半導體裝置中所包括的二或更多個半導體晶粒連接及結合至彼此的結合製程之前實行的操作。
當在S10中實行的修復操作中存在包括無法修復的不良胞元的半導體晶粒時，可將半導體晶粒確定為故障（S11）。可不將在S11中被確定為故障的半導體晶粒投入後續製程中。因此，可預先防止其中具有無法修復的不良胞元的半導體晶粒被投入結合製程中且半導體裝置最終被確定為故障的情形。
當對具有無法修復的不良胞元的半導體晶粒進行過濾時，可實行對半導體晶粒進行連接及結合的結合製程（S12），且可藉由結合製程製造半導體裝置。當製造半導體裝置時，可在結合製程之後的後結合操作中實行修復（S13）。S13的修復可在半導體裝置中實行，且例如，可對半導體裝置中所包括的半導體晶粒中的每一者實行修復操作。
即使當具有不良胞元的半導體晶粒在S11中被過濾時，亦可能由於結合製程中可能出現的缺陷而在半導體裝置中存在無法修復的不良胞元。因此，當在S13中實行的修復操作中找到無法修復的不良胞元時，可將半導體裝置確定為故障（S14），且可不將所述半導體裝置投入後續製程或可不對所述半導體裝置進行裝運。
圖9是更詳細地示出預結合操作中的修復操作的流程圖。參照圖9闡述的修復操作可以半導體晶粒為單位實行，且例如，可在藉由劃切製程將半導體晶粒彼此分離之前以晶圓級實行。
參照圖9，可在不具有單獨的多條修復資訊的情形中開始修復操作（S20）。多條修復資訊可包括存在於半導體晶粒中所包括的多個記憶體區塊中的不良胞元的位址資訊、將被不良胞元替代的冗餘胞元的位址資訊或類似資訊，且參照圖9闡述的修復操作可在不具有單獨的多條修復資訊的情形中開始。
修復操作可首先以用於判斷是否存在不良胞元的測試操作開始。當測試操作的結果是存在不良胞元（S21）時，可實行使用冗餘胞元來替代不良胞元的操作（S22）。作為實例，如以上參照圖5所述，可藉由使用冗餘線來替代與不良胞元連接的字元線的操作或其他操作而使用冗餘胞元來替代不良胞元。當不存在不良胞元時，可在不具有單獨操作的情形中終止修復操作（S24）。
接下來，可藉由對替代不良胞元的冗餘胞元實行寫入操作、讀取操作或類似操作且測試冗餘胞元是否正常操作來判斷不良胞元是否可被修復（S23）。當在S23中確定出使用冗餘胞元來替代不良胞元的修復是可能的時，可終止以晶圓級進行的半導體晶粒的修復操作（S24）。當在S23中被替代為不良胞元的冗餘胞元未通過測試操作時，可將半導體晶粒最終被確定為故障，且可不將半導體晶粒輸入至後續製程（S25）。
圖10是更詳細地示出後結合操作中的修復操作的流程圖。參照圖10闡述的修復操作可以具有連接至彼此的二或更多個半導體晶粒的半導體裝置為單位來實行。在實施例中，半導體裝置中所包括的半導體晶粒中的至少一些半導體晶粒可垂直地堆疊，且可藉由矽穿孔或類似裝置進行連接。
參照圖10，可在不具有單獨的多條修復資訊的情形中開始後結合操作中的修復操作（S30）。修復操作可首先以用於判斷是否存在不良胞元的測試操作開始，且當存在不良胞元（S31）時，可使用冗餘胞元來替代不良胞元（S32）。當不存在不良胞元時，可在不具有單獨操作的情形中終止修復操作（S40）。
接下來，可藉由對替代不良胞元的冗餘胞元實行寫入操作、讀取操作或類似操作且測試冗餘胞元是否正常操作來判斷不良胞元是否可被修復（S33）。當在S33中確定出使用冗餘胞元來替代不良胞元的修復是不可能的時，可將半導體裝置確定為故障（S41）。可藉由使用半導體晶粒的結合製程來製造應用參照圖10闡述的修復操作的半導體裝置，在所述半導體晶粒上已完成參照圖9闡述的以晶圓級進行的修復操作。由於在結合製程中可能出現的缺陷，因此在半導體晶粒中的至少一些半導體晶粒中可能存在無法修復的不良胞元，且在此種情形中，可將半導體裝置確定為故障。
當替代不良胞元的冗餘胞元通過測試操作時，確定出不良胞元的修復是可能的，且可將多條修復資訊儲存於修復儲存器中（S34）。因此，可將由在修復暫存器為空的同時實行的修復操作產生的多條修復資訊儲存於修復儲存器中。修復儲存器可包括於半導體裝置中且可僅包括於連接至彼此的半導體晶粒中的一些半導體晶粒中，且可包括具有非揮發性特性的記憶體裝置，所述記憶體裝置即使在斷電時亦維持所儲存的資料。因此，即使在其中半導體裝置的電源被關斷的狀態下，亦可無損耗地維持現在儲存於S34中的修復儲存器中的多條修復資訊。
舉例而言，當半導體裝置包括多個半導體晶粒時，修復儲存器可僅包括於半導體晶粒中。由於所述多個半導體晶粒被連接以彼此進行通訊，因此由所述多個半導體晶粒中的每一者產生的所有多條修復資訊可被儲存於修復儲存器中。因此，在一些半導體晶粒中，具有不同功能的電路可形成於提供修復儲存器所需的區中，且可增大半導體裝置的積體度。
當多條修復資訊被儲存於修復儲存器中時，可再次實行使用多條修復資訊的修復操作。此可為用於測試當使用儲存於修復儲存器中的多條修復資訊實行修復操作時半導體晶粒的不良胞元是否被冗余胞元正常替代的製程。
首先，可將儲存於修復儲存器中的多條修復資訊加載至半導體晶粒中的每一者的修復暫存器中（S35）。包括修復儲存器的半導體裝置的修復暫存器可直接自修復儲存器接收多條修復資訊且儲存多條修復資訊。不包括修復儲存器的半導體晶粒可藉由對半導體晶粒進行連接的外部傳輸路徑（例如矽穿孔、配線或類似裝置）接收多條修復資訊，且可將多條修復資訊儲存於修復暫存器中。因此，修復暫存器可自外部輸出來自半導體晶粒的多條修復資訊中的一些修復資訊。
當多條修復資訊被加載至修復暫存器中時，半導體晶粒中的每一者的記憶體區塊可使用多條修復資訊來實行修復操作（S36），以使用冗餘胞元來替代不良胞元。如上所述，多條修復資訊可包括不良胞元的位址資訊、將被不良胞元替代的冗餘胞元的位址資訊或類似資訊。
記憶體區塊中的每一者可執行測試以判斷修復操作是否被成功執行。舉例而言，在使用冗餘胞元來替代不良胞元之後，可實行測試操作以判斷是否偵測到不良胞元（S37）。當在S37中未偵測到不良胞元時，可終止修復操作（S40）。當在S37中新偵測到不良胞元時，可使用冗餘胞元來替代新偵測到的不良胞元（S38）。
當新偵測到的不良胞元被冗餘胞元替代時，半導體晶粒可再次實行測試操作，以判斷新偵測到的不良胞元的修復是否是可能的（S39）。作為S39中的判斷結果，當確定出修復是可能的時，可終止修復操作（S40）。當在S39中確定出修復是不可能的時，可將半導體晶粒確定為故障，且因此，可將半導體裝置確定為故障。舉例而言，當在S37中存在新偵測到的不良胞元，但無其餘的冗餘胞元要被替代時，可將半導體晶粒確定為無法修復的故障。
圖11至圖13是示出根據本發明概念實施例的半導體裝置的修復操作的視圖。
參照圖11至圖13，根據本發明概念的實施例，半導體裝置600可包括連接至彼此以彼此進行通訊的第一半導體晶粒610與第二半導體晶粒620，且與第一半導體晶粒610不同，第二半導體晶粒620可包括修復儲存器623。修復儲存器623可包括非揮發性記憶體裝置，且可對多個第一記憶體區塊611及多個第二記憶體區塊621的多條修復資訊進行儲存。
首先參照圖11，在其中在修復儲存器624中未儲存多條修復資訊的狀態下，可首先實行修復操作。可在第一半導體晶粒610與第二半導體晶粒620藉由連接結構630連接至彼此之後實行參照圖11闡述的修復操作。
因此，如圖11中所示，第一選擇電路617及第二選擇電路627可分別選擇第一修復邏輯616及第二修復邏輯626。第一修復邏輯616可首先在不具有多條修復資訊的情形中實行測試操作，以在所述多個第一記憶體區塊611之中找到其中存在不良胞元的記憶體區塊。類似地，第二修復邏輯626亦可實行測試操作，以在所述多個第二記憶體區塊621之中找到其中存在不良胞元的記憶體區塊。
參照示出測試操作的結果的圖12，可在所述多個第一記憶體區塊611之中偵測到一個不良第一記憶體區塊611D，且可在所述多個第二記憶體區塊621之中偵測到兩個不良第二記憶體區塊621D。舉例而言，當記憶體區塊中包括至少一個不良胞元時，可將記憶體區塊確定為不良記憶體區塊。
第一修復邏輯616可指示對不良第一記憶體區塊611D的修復操作，且第二修復邏輯626可指示對不良第二記憶體區塊621D的修復操作。如上所述，修復操作可包括使用冗餘胞元來替代所偵測的不良胞元的操作，且可以字元線為單位使用冗餘胞元來替代不良胞元。
當完成修復操作時，可將不良第一記憶體區塊611D的第一多條修復資訊及不良第二記憶體區塊621D的第二多條修復資訊儲存於修復儲存器中。可藉由第一接墊615、連接結構630及第二接墊625將第一多條修復資訊發射至第二半導體晶粒620，且可將第一多條修復資訊儲存於修復儲存器中。
圖13是示出在多條修復資訊被儲存於修復儲存器623中之後實行的修復操作的視圖。參照圖13，可選擇其中第一選擇電路617及第二選擇電路627中的每一者被連接至修復儲存器623的路徑，以使用儲存於修復儲存器623中的多條修復資訊實行修復操作。
修復儲存器623可藉由連接結構630向第一半導體晶粒610輸出第一多條修復資訊，且因此可將第一多條修復資訊儲存於第一修復暫存器612中，第一修復暫存器612可連接至可為修復目標的目標第一記憶體區塊611R。第一修復暫存器612可具有當斷電時所有資料被刪除的揮發性特性，且可在半導體裝置600被啟動時實行參照圖13闡述的修復操作。因此，可將第一多條修復資訊儲存於第一修復暫存器612的空的儲存空間中。
目標第一記憶體區塊611R可為與不良第一記憶體區塊611D相同的記憶體區塊，在不良第一記憶體區塊611D中，在以上參照圖12闡述的修復操作中確定出存在不良胞元。目標第一記憶體區塊611R可接收儲存於第一修復暫存器612中的第一多條修復資訊以實行修復操作。舉例而言，第一多條修復資訊可包括目標第一記憶體區塊611R中所包括的不良胞元的位址資訊。目標第一記憶體區塊611R可參照第一多條修復資訊找到不良胞元的位址，且可使用冗餘胞元來替代具有所述位址的不良胞元。
第二多條修復資訊可儲存於藉由第二選擇電路627連接至目標第二記憶體區塊621R的第二修復暫存器622中。目標第二記憶體區塊621R中的每一者可參照第二多條修復資訊而實行使用冗餘胞元來替代不良胞元的修復操作。
當完成修復操作時，第一半導體晶粒610及第二半導體晶粒620中的每一者可對目標第一記憶體區塊611R實行測試操作且對目標第二記憶體區塊621R實行測試操作，以判斷正常操作是否是可能的。當目標第一記憶體區塊611R及目標第二記憶體區塊621R通過測試操作時，可將半導體裝置600投入後續製程或對半導體裝置600進行正常裝運。
半導體裝置600可為系統晶片、應用處理器、中央處理單元或類似裝置，且可安裝於例如伺服器、智慧型電話、平板個人電腦（personal computer，PC）、膝上型電腦或類似裝置等電子裝置上，以進行操作。當對上面安裝有半導體裝置600的電子裝置供電且啟動開始時，半導體裝置600可使用儲存於修復儲存器623中的多條修復資訊來實行修復操作，如參照圖13所述，以防止由於不良胞元導致的操作錯誤。
圖14是示意性地示出包括根據本發明概念實施例的半導體裝置的系統的方塊圖。
參照圖14，系統1000可包括照相機1100、顯示器1200、音訊處理單元1300、數據機1400、DRAM 1500a及1500b、快閃記憶體裝置1600a及1600b、輸入/輸出裝置1700a及1700b以及應用處理器（下文中為「AP」）1800。在實施例中，系統1000可被提供為膝上型電腦、可攜式終端、智慧型電話、平板PC、可穿戴裝置、健康照護裝置、物聯網（internet-of-things，IoT）裝置、伺服器或個人電腦。
照相機1100可根據使用者的控制來捕捉靜止影像或運動影像。系統1000可使用由照相機1100捕捉的靜止影像/運動影像來獲取特定資訊，或者可將靜止影像/運動影像轉換成例如文本或類似資料等其他類型的資料，且可儲存所述資料。作為另外一種選擇，系統1000可對由照相機1100捕捉的靜止影像/運動影像中所包括的字串進行辨識，以提供與所述字串對應的文本或音訊轉換。
顯示器1200可以例如以下各種形式實施：液晶顯示器（liquid crystal display，LCD）、有機發光二極體（organic light emitting diode，OLED）顯示器、主動矩陣有機發光二極體（active-matrix organic light-emitting diode，AM-OLED）、電漿顯示面板（plasma display panel，PDP）、場發射顯示器（field emission display，FED）、電子紙或類似裝置。在實施例中，顯示器1200亦可藉由提供觸控螢幕功能而用作系統1000的輸入裝置。另外，顯示器1200可與指紋感測器或類似裝置整合於一起，以提供系統1000的保全功能。
音訊處理單元1300可對儲存於快閃記憶體裝置1600a及1600b中的音訊資料或者包括於藉由數據機1400或輸入/輸出裝置1700a及1700b自外部接收的內容中的音訊資料進行處理。舉例而言，音訊處理單元1300可對音訊資料實行各種處理，例如編碼/解碼、放大、雜訊濾波或類似處理。
數據機1400可在對自外部接收的訊號進行解調以恢復原始訊號的同時對訊號進行調變及傳輸以發射/接收有線/無線資料。輸入/輸出裝置1700a及1700b可為提供數位輸入/輸出的裝置，且可包括可連接至外部記錄媒體的埠、例如觸控螢幕、機械按鈕鍵或類似裝置等輸入裝置、以觸覺方式輸出振動的輸出裝置、或類似裝置。在一些實例中，輸入/輸出裝置1700a及1700b可藉由例如通用序列匯流排（universal serial bus，USB）、閃電纜線（lightning cable）、保全數位（secure digital，SD）卡、微型SD卡、數位視訊光碟（digital video disc，DVD）、網路配接器或類似裝置等埠連接至外部記錄媒體。
AP 1800可對系統1000的整體操作進行控制。舉例而言，AP 1800可控制顯示器1200在螢幕上顯示儲存於快閃記憶體裝置1600a及1600b中的內容的一部分。另外，當藉由輸入/輸出裝置1700a及1700b接收到使用者輸入時，AP 1800可實行與使用者輸入對應的控制操作。
AP 1800可被提供為對應用程式、作業系統（operating system，OS）及類似項進行驅動的系統晶片（SoC）。另外，AP 1800可與系統1000中所包括的其他裝置（例如，DRAM 1500a、快閃記憶體1620及/或記憶體控制器1610或類似裝置）一起被包括於一個半導體封裝中。
在實施例中，AP 1800可包括加速器區塊1820，加速器區塊1820是用於人工智慧（artificial intelligence，AI）資料操作的專用電路。作為另外一種選擇，根據實施例，可與AP 1800分開地提供單獨的加速器晶片，且DRAM 1500b可另外連接至加速器區塊1820或加速器晶片。加速器區塊1820可為專業地實行AP 1800的特定功能的功能區塊，且可包括作為專業地實行圖形資料處理、AI計算及推斷的功能區塊的圖形處理單元（GPU）、作為用於專業執行的區塊的神經處理單元（NPU）、作為用於專門的資料傳輸的區塊的資料處理單元（data processing unit，DPU）或類似裝置。
根據實施例，系統1000可包括多個DRAM 1500a及1500b。在實施例中，AP 1800可包括用於對DRAM 1500a及1500b進行控制的控制器1810，且DRAM 1500a可直接連接至AP 1800。儘管在圖14中僅示出DRAM 1500a及1500b，但系統1000的配置不必局限於此種形式，且系統1000的配置端視例如AP 1800或加速器區塊1820的頻寬、反應速度及電壓等條件而定。除了DRAM 1500a及1500b之外，系統1000中可包括記憶體。舉例而言，控制器1810及/或加速器區塊1820可對各種記憶體（例如相變隨機存取記憶體（phase-change random access memory，PRAM）、SRAM、磁阻式隨機存取記憶體（magnetoresistive random-access memory，MRAM）、電阻式隨機存取記憶體（resistive random-access memory，RRAM）、鐵電隨機存取記憶體（Ferroelectric Random Access Memory，FRAM）、混合RAM或類似記憶體）進行控制。作為另外一種選擇，可使用PRAM、MRAM、RRAM或類似記憶體來替代DRAM 1500a及1500b中的至少一些DRAM 1500a及1500b。
系統1000可包括具有較DRAM 1500a及1500b的容量的大的容量的多個儲存器裝置或多個快閃記憶體裝置1600a及1600b。快閃記憶體裝置1600a及1600b可包括控制器1610及快閃記憶體1620。控制器1610可自AP 1800接收控制命令及資料，且可因應於控制命令而將資料寫入快閃記憶體1620，或者讀取儲存於快閃記憶體1620中的資料，以將資料發射至AP 1800。根據實施例，亦可使用PRAM、MRAM、RRAM或類似裝置來替代快閃記憶體裝置1600a及1600b中的至少一些快閃記憶體裝置1600a及1600b。
AP 1800可例如以其中多個半導體晶粒封裝於一起的形式提供。AP 1800中包括的所述多個半導體晶粒中的每一者可包括用於暫時儲存及處理自DRAM 1500a及1500b及/或快閃記憶體裝置1600a及1600b接收的資料的記憶體區塊、以及耦合至記憶體區塊的修復暫存器。修復暫存器可包括多個正反器，以用於在記憶體區塊中存在不良胞元時對修復不良胞元所需的多條修復資訊進行加載且暫時儲存多條修復資訊。
在實施例中，AP 1800中所包括的所述多個半導體晶粒中僅一些半導體晶粒可包括用於儲存多條修復資訊的修復儲存器。修復儲存器可包括具有非揮發性特性的記憶體裝置，且因此即使當系統1000被斷電時，亦可完整地維持修復儲存器中的多條修復資訊。當再次向系統1000及AP 1800供電時，可將儲存於修復儲存器中的多條修復資訊加載至修復暫存器中，且記憶體區塊參照多條修復資訊來實行使用冗餘胞元替代不良胞元的修復操作。
根據本發明概念的實施例，可在對一個半導體裝置中所包括的二或更多個半導體晶粒實行結合製程之前實行修復操作，以判斷所包括的半導體晶粒是否無法被修復，以增大半導體裝置的可靠性。另外，可將半導體晶粒中的每一者的多條修復資訊儲存於僅包括於堆疊於彼此上的半導體晶粒中的一些半導體晶粒中的修復儲存器中，且可在修復操作期間在半導體晶粒之中共享修復儲存器，以增大半導體裝置的積體度。
本發明概念的各個態樣及效果不一定局限於以上闡述的若干實施例。
儘管以上已示出及闡述實例性實施例，但對於熟習此項技術者而言將顯而易見的是，可在不背離本發明概念的範圍的條件下進行修改及變化。
1、100、200、600:半導體裝置 10、110、210、610:第一半導體晶粒 11:第一半導體基板 12:第一裝置區 13:第一內連區 14:第一通孔結構 15:第一晶粒凸塊 20、120、220、620:第二半導體晶粒 21:第二半導體基板 22:第二裝置區 23:第二內連區 24:第二通孔結構 25:第二晶粒凸塊 30:電路板 31:凸塊 111、211、611:第一記憶體區塊 112、212、612:第一修復暫存器 115、215、615:第一接墊 121、221、621:第二記憶體區塊 122、222、622:第二修復暫存器 123、223、623:修復儲存器 125、225、625:第二接墊 130、230、630:連接結構 216、616:第一修復邏輯 217、617:第一選擇電路 226、626:第二修復邏輯 227、627:第二選擇電路 300:記憶體區塊 310、400:記憶體胞元陣列 311、410:正常區 312、420:冗餘區 320:周邊電路區 321:列解碼器 322:預充電電路 323:輸入/輸出電路 324:控制邏輯 501、502、506:測試及修復操作 503、504:劃切製程 505:結合製程 611D:不良第一記憶體區塊 611R:目標第一記憶體區塊 621D:不良第二記憶體區塊 621R:目標第二記憶體區塊 1000:系統 1100:照相機 1200:顯示器 1300:音訊處理單元 1400:數據機 1500a、1500b:動態隨機存取記憶體（DRAM） 1600a、1600b:快閃記憶體裝置 1610:控制器/記憶體控制器 1620:快閃記憶體 1700a、1700b:輸入/輸出裝置 1800:應用處理器/AP 1810:控制器 1820:加速器區塊 1830:介面 BL、BL1、BL2~BLn、BLB1、BLB2~BLBn:位元線 BLB:互補位元線 MC:記憶體胞元 NM1:第一NMOS裝置 NM2:第二NMOS裝置 NM3:第三NMOS裝置 NM4:第四NMOS裝置 PM1:第一PMOS裝置 PM2:第二PMOS裝置 RC:冗餘胞元 RWL:冗餘線 RWL1:冗餘線/第一冗餘線 RWL2:冗餘線/第二冗餘線 S10、S11、S12、S13、S14、S20、S21、S22、S23、S24、S25、S30、S31、S32、S33、S34、S35、S36、S37、S38、S39、S40、S41:操作 VDD、VSS:電壓 W1:第一晶圓 W2:第二晶圓 WL、WL1、WL3~WLm:字元線 WL2:字元線/第二字元線
結合附圖閱讀以下詳細說明，將更清楚地理解本發明概念的以上及其他態樣及特徵，在附圖中： 圖1是示意性地示出根據本發明概念實施例的半導體裝置的視圖。 圖2及圖3是示意性地示出根據本發明概念實施例的半導體裝置的方塊圖。 圖4是示意性地示出根據本發明概念實施例的半導體裝置中所包括的記憶體區塊的視圖。 圖5是示意性地示出根據本發明概念實施例的半導體裝置中的記憶體區塊中所包括的記憶體胞元陣列的視圖。 圖6是示意性地示出根據本發明概念實施例的半導體裝置中的記憶體區塊中所包括的記憶體胞元的視圖。 圖7是示出根據本發明概念實施例的製造半導體裝置的製程的視圖。 圖8至圖10是示出根據本發明概念實施例的半導體裝置的修復操作的流程圖。 圖11至圖13是示出根據本發明概念實施例的半導體裝置的修復操作的視圖。 圖14是示意性地示出包括根據本發明概念實施例的半導體裝置的系統的方塊圖。
400:記憶體胞元陣列
410:正常區
420:冗餘區
BL1、BL2、BLn、BLB1、BLB2、BLBn:位元線
MC:記憶體胞元
RC:冗餘胞元
RWL1:冗餘線/第一冗餘線
RWL2:冗餘線/第二冗餘線
WL1、WLm:字元線
WL2:字元線/第二字元線

Claims (20)

  1. 一種半導體裝置，包括： 第一半導體晶粒，包括多個第一記憶體區塊及分別連接至所述多個第一記憶體區塊的多個第一修復暫存器；以及 第二半導體晶粒，包括多個第二記憶體區塊、分別連接至所述多個第二記憶體區塊的多個第二修復暫存器、以及被配置成對用於所述多個第一記憶體區塊的第一多條修復資訊及用於所述多個第二記憶體區塊的第二多條修復資訊進行儲存的修復儲存器， 其中所述第一半導體晶粒與所述第二半導體晶粒堆疊於彼此上，且 其中，當所述半導體裝置通電時，所述多個第一修復暫存器接收並儲存來自所述修復儲存器的所述第一多條修復資訊，且所述多個第一記憶體區塊基於儲存於所述多個第一修復暫存器中的所述第一多條修復資訊實行修復操作。
  2. 如請求項1所述的半導體裝置，其中所述修復儲存器包括非揮發性記憶體。
  3. 如請求項1所述的半導體裝置，其中所述多個第一記憶體區塊及所述多個第二記憶體區塊中的每一者包括被佈置成多個列及多個行的多個記憶體胞元及多個冗餘胞元。
  4. 如請求項3所述的半導體裝置，其中所述多個第一記憶體區塊中的每一者被配置成基於儲存於所述多個第一修復暫存器中的所述第一多條修復資訊而使用所述多個冗餘胞元之中的至少一個所選擇冗餘胞元來替代所述多個記憶體胞元之中的至少一個不良胞元。
  5. 如請求項3所述的半導體裝置，其中所述多個第二記憶體區塊中的每一者被配置成基於儲存於所述多個第二修復暫存器中的所述第二多條修復資訊而使用所述多個冗餘胞元之中的至少一個所選擇冗餘胞元來替代所述多個記憶體胞元之中的至少一個不良胞元。
  6. 如請求項1所述的半導體裝置，更包括： 多個矽穿孔，將所述第一半導體晶粒與所述第二半導體晶粒連接至彼此且穿過所述第一半導體晶粒中所包括的第一半導體基板及所述第二半導體晶粒中所包括的第二半導體基板中的至少一者。
  7. 如請求項6所述的半導體裝置，其中所述多個矽穿孔中的至少一者連接於所述修復儲存器的輸出端子與所述多個第一修復暫存器中的至少一者的輸入端子之間。
  8. 如請求項1所述的半導體裝置，其中所述多個第一修復暫存器及所述多個第二修復暫存器中的每一者包括多個正反器。
  9. 如請求項1所述的半導體裝置，其中所述第一半導體晶粒包括第一邏輯區，且所述第二半導體晶粒包括第二邏輯區， 其中所述第一邏輯區與所述第二邏輯區執行彼此不同的功能。
  10. 如請求項1所述的半導體裝置，其中所述多個第一記憶體區塊及所述多個第二記憶體區塊中的每一者中所包括的多個記憶體胞元包括靜態隨機存取記憶體（SRAM）胞元。
  11. 如請求項1所述的半導體裝置，其中所述第一半導體晶粒包括第一修復邏輯，所述第一修復邏輯被配置成判斷所述多個第一記憶體區塊中的每一者是否能夠被修復，且 其中所述第二半導體晶粒包括第二修復邏輯，所述第二修復邏輯被配置成判斷所述多個第二記憶體區塊中的每一者是否能夠被修復。
  12. 如請求項11所述的半導體裝置，其中所述第一修復邏輯更被配置成在其中所述第一多條修復資訊未儲存於所述多個第一修復暫存器中的每一者中的狀態下判斷所述多個第一記憶體區塊中的每一者是否能夠被修復。
  13. 如請求項12所述的半導體裝置，其中，當所述多個第一記憶體區塊之中的至少一個第一記憶體區塊包括不良胞元且確定出所述不良胞元能夠被修復時，所述第一修復邏輯將用於所述至少一個第一記憶體區塊的所述第一多條修復資訊儲存於所述修復儲存器中。
  14. 如請求項11所述的半導體裝置，其中所述第二修復邏輯被配置成在其中所述第二多條修復資訊未儲存於所述多個第二修復暫存器中的每一者中的狀態下判斷所述多個第二記憶體區塊中的每一者是否能夠被修復。
  15. 如請求項14所述的半導體裝置，其中，當所述多個第二記憶體區塊之中的至少一個第二記憶體區塊包括不良胞元且確定出所述不良胞元能夠被修復時，所述第二修復邏輯將用於所述至少一個第二記憶體區塊的所述第二多條修復資訊儲存於所述修復儲存器中。
  16. 如請求項1所述的半導體裝置，其中所述修復儲存器儲存與測試有關的結果資料，所述測試用於在其中資訊未儲存於所述多個第一修復暫存器及所述多個第二修復暫存器中的每一者中的狀態下判斷所述多個第一記憶體區塊及所述多個第二記憶體區塊中的每一者是否能夠被分別修復為所述第一多條修復資訊及所述第二多條修復資訊。
  17. 一種半導體裝置，包括： 多個記憶體區塊，分別包括多個記憶體胞元； 多個修復暫存器，分別連接至所述多個記憶體區塊；以及 修復儲存器，包括對多條修復資訊進行儲存的非揮發性記憶體裝置， 其中，當所述半導體裝置通電時，所述多個修復暫存器中的每一者接收並儲存所述多條修復資訊之中的第一修復資訊，且所述多個記憶體區塊中的每一者基於所述第一修復資訊實行修復操作，且 其中所述修復儲存器輸出所述多條修復資訊之中與所述第一修復資訊不同的第二修復資訊。
  18. 如請求項17所述的半導體裝置，更包括： 修復邏輯，用於在其中所述第一修復資訊未被加載至所述多個修復暫存器中的每一者中的狀態下判斷所述多個記憶體區塊中的每一者是否能夠被修復。
  19. 如請求項18所述的半導體裝置，更包括： 選擇電路，被配置成選擇所述修復邏輯的輸出或所述修復儲存器的輸出中的一者。
  20. 一種半導體裝置，包括： 多個記憶體區塊，分別包括多個記憶體胞元；以及 多個修復暫存器，分別連接至所述多個記憶體區塊， 其中所述多個修復暫存器中的每一者對藉由多個接墊之中的至少一個接墊接收的多條修復資訊進行儲存，且 其中所述多個記憶體區塊中的每一者被配置成基於所述多條修復資訊實行修復操作。
TW112101916A 2022-03-28 2023-01-17 包括修復儲存器的半導體裝置 TW202345156A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220038190A KR20230139631A (ko) 2022-03-28 2022-03-28 반도체 장치
KR10-2022-0038190 2022-03-28

Publications (1)

Publication Number Publication Date
TW202345156A true TW202345156A (zh) 2023-11-16

Family

ID=88096367

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112101916A TW202345156A (zh) 2022-03-28 2023-01-17 包括修復儲存器的半導體裝置

Country Status (4)

Country Link
US (1) US20230307076A1 (zh)
KR (1) KR20230139631A (zh)
CN (1) CN116825168A (zh)
TW (1) TW202345156A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240114927A (ko) * 2023-01-18 2024-07-25 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
CN118471304A (zh) * 2024-07-10 2024-08-09 此芯科技(无锡)有限公司 一种存储器自修复电路、方法及芯片

Also Published As

Publication number Publication date
US20230307076A1 (en) 2023-09-28
CN116825168A (zh) 2023-09-29
KR20230139631A (ko) 2023-10-05

Similar Documents

Publication Publication Date Title
TW202345156A (zh) 包括修復儲存器的半導體裝置
US9953725B2 (en) Semiconductor memory devices and methods of operating the same
US7420860B2 (en) Semiconductor memory having a dummy signal line connected to dummy memory cell
JP5559507B2 (ja) 半導体装置及びこれを備える情報処理システム
TW564526B (en) Laminated type semiconductor device
JP2011081887A (ja) 半導体装置
JP2007172826A (ja) 半導体メモリ装置
CN108182962A (zh) 包括虚拟故障产生器的存储器装置及其存储单元修复方法
US20210311638A1 (en) Apparatuses and methods for die replacement in stacked memory
TW202219971A (zh) 測試記憶體裝置的方法、記憶體內建自測電路以及用於降低測試時間的記憶體裝置
JP4439082B2 (ja) 半導体記憶装置
TWI789917B (zh) 記憶體裝置、記憶體系統及控制其記憶體裝置的方法
US20240126692A1 (en) Memory with post-packaging master die selection
US11282569B2 (en) Apparatus with latch balancing mechanism and methods for operating the same
US10381058B2 (en) Address control circuit and semiconductor device including the same
US11069426B1 (en) Memory device with a row repair mechanism and methods for operating the same
JP2003036676A (ja) 半導体記憶装置
CN113707212B (zh) 具有封装后修复功能的存储器元件及其操作方法
TWI856784B (zh) 半導體記憶體裝置及半導體記憶體裝置的操作方法
US20240212776A1 (en) Memory device, memory system having the same and operating method thereof
KR20220061519A (ko) 반도체 메모리 장치 및 이의 부분 구제 방법
JP2003257197A (ja) 半導体記憶回路および半導体装置、ならびに半導体装置の製造方法
JPH0536273A (ja) 半導体記憶装置
KR20090043349A (ko) 반도체 메모리 장치