CN108182962A - 包括虚拟故障产生器的存储器装置及其存储单元修复方法 - Google Patents

包括虚拟故障产生器的存储器装置及其存储单元修复方法 Download PDF

Info

Publication number
CN108182962A
CN108182962A CN201711279529.1A CN201711279529A CN108182962A CN 108182962 A CN108182962 A CN 108182962A CN 201711279529 A CN201711279529 A CN 201711279529A CN 108182962 A CN108182962 A CN 108182962A
Authority
CN
China
Prior art keywords
address
storage unit
memory device
repaired
generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711279529.1A
Other languages
English (en)
Other versions
CN108182962B (zh
Inventor
李光元
南仁哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108182962A publication Critical patent/CN108182962A/zh
Application granted granted Critical
Publication of CN108182962B publication Critical patent/CN108182962B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

一种包括虚拟故障产生器的存储器装置及其存储单元修复方法。存储器装置包括存储单元阵列、比较器、及虚拟故障产生器。所述存储单元阵列包括存储单元。所述比较器通过将存储在所述存储单元中的第一存储单元中的数据与预期值进行比较来判断是否产生了所述第一存储单元的故障，所述第一存储单元对应于第一地址。所述虚拟故障产生器响应于所述比较器判断出产生了所述第一存储单元的所述故障而基于从所述比较器提供的所述第一地址来产生第二地址。所述第一存储单元及与第二地址对应的第二存储单元响应于修复命令而通过备用存储单元得到修复。

Description

包括虚拟故障产生器的存储器装置及其存储单元修复方法
相关申请的交叉参考
本申请主张在2016年12月8日在韩国知识产权局提出申请的韩国专利申请第10-2016-0166902号的优先权，所述韩国专利申请的全部内容并入本申请供参考。
技术领域
本发明根据示例性实施例的设备及方法涉及一种半导体存储器装置，且具体来说，涉及一种包括虚拟故障产生器的存储器装置及其存储单元修复方法。
背景技术
存储器装置被用作例如以下等信息装置的语音及图像数据存储介质：计算机、手机、智能手机、个人数字助理(personal digital assistant，PDA)、数字照相机、摄录像机(camcorder)、录音机、MP3播放器、手持式个人计算机、游戏机、传真机、扫描仪及打印机。由于存储器装置在各种装置中被用作存储介质，因而消费者对存储器装置的需求多样化。由此，正在开发一种高容量存储器装置。
为此，已在对用于增大存储器装置的容量的纳米制作技术进行不断的研究。同时，随着纳米制作技术的开发，在制造过程中产生的不期望的缺陷增加。另外，因缺陷而无法正常地执行数据写入及读取操作的故障单元的数目逐渐增加。存储器装置可包括备用存储单元以用于替代故障单元。
存储单元可具有分布在给定范围内的各种水平的感测裕量。因此，在其中受故障单元直接或间接影响的存储单元具有比故障单元相对更好的感测裕量的情形中，在测试操作期间不会将对应的存储单元检测为故障单元。另外，存储单元可在存储器装置的运行期间造成错误。
发明内容
一个或多个示例性实施例提供一种包括虚拟故障产生器的存储器装置及其存储单元修复方法。
根据示例性实施例的一方面，一种存储器装置包括：存储单元阵列，包括存储单元；比较器，被配置成通过将存储在所述存储单元中的第一存储单元中的数据与预期值进行比较来判断是否产生了所述第一存储单元的故障，所述第一存储单元对应于第一地址；以及虚拟故障产生器，被配置成响应于所述比较器判断出产生了所述第一存储单元的所述故障而基于从所述比较器提供的所述第一地址来产生第二地址，其中所述存储器装置被配置成响应于修复命令而使用所述存储单元中的备用存储单元来修复所述存储单元中的所述第一存储单元及第二存储单元，所述第二存储单元对应于所述第二地址。
根据示例性实施例的一方面，一种包括存储单元阵列的存储器装置的存储单元修复方法包括：从所述存储单元中的第一存储单元读取用于验证是否产生了所述存储单元阵列中所包含的存储单元的故障的数据，所述第一存储单元对应于第一地址；在所述存储器装置的比较器处通过将所读取的所述数据与预期值进行比较来判断是否产生了所述第一存储单元的故障；以及在所述存储器装置的虚拟故障产生器处响应于判断出产生了所述第一存储单元的所述故障，产生第二地址，所述第二地址是基于从所述比较器提供的第一地址。
根据另一个示例性实施例的一方面，一种存储器装置包括：存储单元阵列，包括存储单元；比较器，被配置成通过将存储在所述存储单元中的第一存储单元中的数据与预期值进行比较来判断是否产生了所述第一存储单元的故障，所述第一存储单元对应于第一地址；虚拟故障产生器，被配置成响应于所述比较器判断出产生了所述第一存储单元的所述故障而基于从所述比较器提供的所述第一地址来产生第二地址；以及故障地址存储电路，包括用于存储所述第一地址及所述第二地址的熔丝组，其中与存储在所述故障地址存储电路中的所述第一地址对应的所述第一存储单元及与存储在所述故障地址存储电路中的所述第二地址对应的第二存储单元通过备用存储单元来修复。
根据另一个示例性实施例的一方面，一种存储器装置包括：存储单元阵列，包括存储单元及备用存储单元；电路，被配置成确定所述存储单元中已出现故障的第一存储单元的第一地址；虚拟故障产生器，被配置成从所述电路接收所述第一地址并基于所述第一地址来产生所述存储单元中预期发生故障的第二存储单元的第二地址；修复地址存储电路，被配置成存储所述第一地址及所述第二地址，以用于响应于修复命令来修复所述第一存储单元及所述第二存储单元；以及修复电路，被配置成基于所述第一地址、所述第二地址及所述备用存储单元的地址，使用所述备用存储单元来修复所述第一存储单元及所述第二存储单元。
附图说明
参照附图阅读以下对示例性实施例的说明，以上及其他方面将变得显而易见，在附图中：
图1是说明根据示例性实施例的存储器装置的方块图。
图2是说明图1所示存储器装置的第一片(mat)的示意图。
图3是用于描述图2所示第一片的第一存储单元至第四存储单元的故障情形的电路图。
图4是用于描述图3所示第五故障情形的第一存储单元至第四存储单元的平面图。
图5是说明根据示例性实施例的虚拟故障产生器的方块图。
图6是说明包括图5所示虚拟故障产生器的存储器装置的修复方法的流程图。
图7是说明根据另一个示例性实施例的外围电路的方块图。
图8是说明包括图7所示外围电路的存储器装置的修复方法的流程图。
图9及图10分别是根据另一个示例性实施例的说明外围电路及虚拟故障产生器的方块图。
图11是说明包括图9所示外围电路及图10所示虚拟故障产生器的存储器装置的修复方法的流程图。
图12是根据另一个示例性实施例的说明外围电路及虚拟故障产生器的方块图。
图13是说明包括图12所示外围电路的存储器装置的修复方法的流程图。
图14是说明图1所示存储器装置从主机接收的用于执行修复操作的信号的信号图。
图15是说明执行列修复的列地址比较器的方块图。
图16是说明执行行修复的行地址比较器的方块图。
图17是说明根据示例性实施例的存储器装置所应用于的用户系统的方块图。
符号的说明
1000：存储器装置；
1100：存储单元阵列；
1110～1150：第一片～第十六片；
1111：第一存储单元；
1112：第二存储单元；
1113：第三存储单元；
1114：第四存储单元；
1200：列解码器；
1250：列地址比较器；
1300：行解码器；
1310：行地址比较器；
1400、1400a、1400b、1400c：外围电路；
1410：比较器；
1420：修复地址存储电路；
1430：地址映射表存储电路；
1440：内置自测试电路；
1441：测试控制器；
1442：测试图案产生器；
1443：比较器；
1500、1500a、1500b：虚拟故障产生器；
1510：寄存器；
1520：测试模式信号解码器；
1530：虚拟故障地址产生器；
10000：用户系统；
11000：应用处理器；
12000：存储器模块；
13000：网络模块；
14000：存储模块；
15000：用户接口；
A13：地址接垫；
ACT：激活命令；
ADD：地址；
ADD_err：错误地址；
ADD_f：故障地址/地址；
ADD_vf：虚拟故障地址/地址；
BL、BL3～BLn：位线；
BL1：位线/第一位线；
BL2：位线/第二位线；
C1、C2、C3、C4：电容器；
CA：列地址；
Case1：第一故障情形；
Case2：第二故障情形；
Case3：第三故障情形；
Case4：第四故障情形；
Case5：第五故障情形；
C_CTL：列控制信号；
CLK、CLKb：时钟信号；
CMD、DES：命令；
CMD_dec：解码命令；
CSL：列选择线；
DATA：测试数据；
DATA_ref：参考数据；
DC：直接接点；
DQ1：第一输入/输出接垫；
DQ2～DQ16：第二输入/输出接垫至第十六输入/输出接垫；
MC：存储单元；
n1、n2、n3、n4、n5：节点；
PRE：预充电命令；
RA：行地址；
R_CTL：行控制信号；
S110、S120、S130、S210、S220、S230、S240、S310、S320、S330、S340、S410、S420、S430、S440、S450、S460：操作；
SBL、SBLy：备用位线；
SBL1：备用位线/第一备用位线；
SCSL：备用列选择线；
SWL：备用字线；
SMC：备用存储单元；
t0、t1、t2、t3：时间点；
T1、T2、T3、T4：晶体管；
TM：测试模式信号；
TM_dec：经解码的测试模式信号；
WL、WLm：字线；
WL1：字线/第一字线；
WL2：字线/第二字线；
WRA：命令。
具体实施方式
以下，将详细阐述示例性实施例。
图1是说明根据示例性实施例的存储器装置的方块图。参照图1，存储器装置1000可包括存储单元阵列1100、列解码器1200、行解码器1300、外围电路1400及虚拟故障产生器1500。
存储单元阵列1100可包括第一片(mat)1110至第十六片1150。第一片1110至第十六片1150可包括相同的配置。为易于说明起见，在第一片1110至第十六片1150中示出一条位线BL、一条备用位线SBL及一条字线WL。如图1所示，第一片1110至第十六片1150共享字线WL，但在第一片1110至第十六片1150中的每一个中的位线BL及备用位线SBL并不共享。将参照图2阐述第一片1110至第十六片1150中的每一个的详细配置。
在第一片1110中，可经由外围电路1400的第一输入/输出接垫(DQ1)来从外部(例如，主机)提供与字线WL及对应的位线BL连接的存储单元的数据或者经由外围电路1400的第一输入/输出接垫将所述数据输出到外部。同样地，在第二片1120至第十六片1150中的每一个中，可经由外围电路1400的第二输入/输出接垫至第十六输入/输出接垫(DQ2～DQ16)中的对应一个来从外部(例如，主机)提供与字线WL及对应的位线BL连接的存储单元的数据或者经由外围电路1400的第二输入/输出接垫至第十六输入/输出接垫中的对应一个将所述数据输出到外部。然而，片与输入/输出接垫之间的关系以及片及输入/输出接垫的数目并非仅限于图1所示实例。
当在对存储器装置1000进行测试的过程中检测到在制造过程中产生的故障存储单元时，可由备用存储单元来替代所检测到的存储单元。以下，将其中产生故障的存储单元称为“故障单元”。由备用存储单元替代故障单元的过程被称为“修复(repair)”。举例来说，修复可包括基于修复方案进行的行修复及/或列修复。行修复用于由备用存储单元的行地址来替代与故障单元连接的字线对应的行地址。为执行行修复，存储单元阵列1100可包括连接到备用字线的备用存储单元。在图1及图2中示出执行列修复的存储器装置1000的配置。然而，此仅为实例。存储器装置1000可被配置成执行行修复。
列修复用于由备用存储单元的列地址来替代与故障单元连接的位线对应的列地址。为执行列修复，存储单元阵列1100可包括连接到备用位线的备用存储单元。举例来说，当执行列修复在存储器装置1000的第一片1110中检测到的错误单元时，由备用位线SBL来替代与故障单元连接的位线BL。然后，当存储器装置1000接收到与位线BL对应的列地址的写入命令或读取命令时，可激活备用位线SBL。将参照图2来更充分地阐述列修复。
举例来说，列修复可以两个或更多个列为单位执行修复，且行修复也可以两个或更多个行来执行修复。为易于说明起见，以下，假设修复是以一列或一行为单位执行。
存储器装置1000可在从外部接收读取命令或写入命令之前接收激活命令。举例来说，存储器装置1000可从外部测试电路接收激活命令。可选择连接到与根据激活命令接收到的行地址对应的字线WL的多个存储单元。然后，当存储器装置1000接收到写入命令或读取命令时，可选择并激活与和写入命令或读取命令一同提供的列地址对应的位线BL。然后，存储器装置1000可将数据写入到与所接收到的行地址及列地址对应的存储单元中或者可从所述存储单元读取数据。
列解码器1200可通过列选择线CSL及备用列选择线SCSL与存储单元阵列1100连接。可从外围电路1400向列解码器1200提供列控制信号C_CTL及列地址CA。列解码器1200将列地址CA解码并选择存储单元阵列1100的与经解码的地址对应的列选择线CSL或备用列选择线SCSL。列解码器1200可经由所选择的列选择线CSL或备用列选择线SCSL来激活第一片1110至第十六片1150的任意位线BL或任意备用位线SBL。尽管图1未示出，然而在其中存储器装置1000执行列修复的情形中，列解码器1200可包括列地址比较器(图中未示出)(将在图15中加以阐述)。
行解码器1300可经由字线WL与存储单元阵列1100连接。可从外围电路1400向行解码器1300提供行控制信号R_CTL及行地址RA。行解码器1300可将行地址RA解码且可激活与经解码的行地址RA对应的字线WL。尽管图1未示出，然而在其中存储器装置1000执行行修复的情形中，行解码器1300可包括行地址比较器(图中未示出)(将在图16中加以阐述)。
可从主机(图中未示出)向外围电路1400提供命令CMD及地址ADD。外围电路1400的命令解码器(图中未示出)将命令CMD解码。外围电路1400向列解码器1200提供地址ADD中所包含的经解码的列控制信号C_CTL及列地址CA。外围电路1400向行解码器1300提供地址ADD中所包含的经解码的行控制信号R_CTL及行地址RA。基于所提供的命令CMD及所提供的地址ADD，外围电路1400可将用于评估是否产生存储单元的故障的测试数据DATA写入到与地址ADD对应的存储单元中。
外围电路1400可包括比较器1410及修复地址存储电路1420。比较器1410读取存储在存储单元阵列1100的与所写入测试数据DATA对应的存储单元中的测试数据DATA，且通过将所读取的数据与参考数据比较来判断是否产生了对应的存储单元故障。比较器1410向虚拟故障产生器1500提供故障单元的地址。以下，将故障单元的地址称为“故障地址ADD_f”。
修复地址存储电路1420存储故障地址ADD_f。修复地址存储电路1420存储从虚拟故障产生器1500提供的虚拟故障地址ADD_vf。举例来说，修复地址存储电路1420可包括激光熔丝、反熔丝或电熔丝(electrical fuse，E-fuse)。激光熔丝指的是在将存储器装置1000封装之前以晶片级进行切割的熔丝。反熔丝可包括包含薄栅极氧化物的金属氧化物半导体场效晶体管(metal oxide semiconductor field effect transistor，MOSFET)。电熔丝指的是由连续地流经电熔丝的大的电流量来切割的熔丝。电熔丝即使在封装之后也可被切割，且因此，相比于激光熔丝，电熔丝可易于使用。
修复地址存储电路1420可切割上述熔丝以存储故障地址ADD_f及虚拟故障地址ADD_vf。修复地址存储电路1420可通过所切割的熔丝来半永久性地存储故障地址。
从外围电路1400向虚拟故障产生器1500提供故障地址ADD_f。可从外部向虚拟故障产生器1500提供测试模式信号TM。举例来说，可从外部测试电路提供测试模式信号TM。虚拟故障产生器1500响应于测试模式信号TM、基于故障地址ADD_f产生虚拟故障地址ADD_vf。虚拟故障地址ADD_vf指的是潜在故障的存储单元的地址，而非其中实际产生了故障的存储单元。也就是说，虚拟故障地址ADD_vf指的是直接或间接地与故障单元连接、且与故障单元具有共同的故障起因(fail cause)的存储单元的地址。
主机(图中未示出)、控制器或用户可基于从比较器1410输出的故障地址的数据来识别故障类型。可基于识别结果来确定潜在故障单元。基于确定结果，主机(图中未示出)、控制器或用户向虚拟故障产生器1500提供测试模式信号TM以产生与潜在故障单元对应的地址。虚拟故障产生器1500响应于测试模式信号TM产生虚拟故障地址ADD_vf。
以上简要阐述了包括用于产生虚拟故障地址ADD_vf的虚拟故障产生器1500的存储器装置1000的配置。根据示例性实施例的存储器装置1000使用虚拟故障产生器1500来基于故障地址ADD_f产生虚拟故障地址ADD_vf。也就是说，存储器装置1000产生直接或间接地共同具有故障单元的故障起因的存储单元的地址作为虚拟故障地址ADD_vf。通过上述配置及操作，存储器装置1000利用备用存储单元修复与故障地址ADD_f及虚拟故障地址ADD_vf对应的存储单元。因此，可修复故障单元及具有潜在故障起因的存储单元并防止在存储器装置1000运行期间产生的存储单元的故障。
图2是说明图1所示存储器装置的第一片的示意图。参照图2，第一片1110可包括正常存储单元区域及备用存储单元区域。正常存储单元区域可包括存储单元MC。举例来说，每一个存储单元可为动态随机存取存储器(dynamic random access memory，DRAM)单元、静态随机存取存储器(static random access memory，SRAM)单元等。每一个存储单元可为非易失性存储单元。举例来说，每一个存储单元可为或非闪存存储单元(NOR flash memorycell)、与非闪存存储单元(NAND flash memory cell)、铁电式随机存取存储(ferroelectric random access memory，FRAM)单元、相变随机存取存储器(phase changerandom access memory，PRAM)单元、晶闸管随机存取存储器(thyristor random accessmemory，TRAM)单元、磁性随机存取存储器(magnetic random access memory，MRAM)单元等。
备用存储单元区域可包括备用存储单元SMC。可使用备用存储单元SMC来替代存储单元MC。备用存储单元SMC与存储单元MC可具有相同的配置。当在存储单元MC中产生故障时，可通过备用存储单元SMC来修复存储单元MC。备用存储单元区域相对于正常存储单元区域的位置并非仅限于图2所示实例。备用存储单元区域可设置在第一片1110中的任意位置处。
在制造存储单元的过程中，可能会因纳米制作工艺而在存储单元中出现错误。所述错误可大致被分类成硬错误(hard error)或软错误(soft error)。硬错误可表示其中存储单元的硬件被损坏的情形。软错误可表示其中存储单元的硬件未被损坏、但存储单元的数据因阿尔法粒子等而暂时出现跃迁的情形。硬错误可通过备用存储单元SMC或错误修正操作来进行修正。软错误可通过错误修正操作来进行修正。
以下，存储单元的故障表示硬错误。存储单元的故障可包括各种类型的故障。稍后将参照图3所示第一存储单元1111至第四存储单元1114来阐述在存储单元中产生的一种类型的故障的实例。
参照图2，正常存储单元区域可与多条字线WL1至WLm以及多条位线BL1至BLn进行连接。备用存储单元区域可与多条字线WL1至WLm以及多条备用位线SBL1至SBLy进行连接。以下，将所述多条备用位线称为“列冗余(column redundancy)”。此处，“m”及“n”可由特性(例如，位线的电容以及面积)、设计规范等来确定。举例来说，“m”可为384、512、640、767、832或1024等，且“n”可为512、1024或2048等。“y”表示备用位线的数目，且“m”表示字线的数目。然而，示例性实施例并非仅限于以上数值。以下，将阐述列修复操作。
举例来说，假设在连接到第一位线BL1的存储单元中产生了故障。在这种情形中，可通过列修复操作由备用位线中的一条来替代连接到故障单元的位线。当主机(图中未示出)请求存储器装置对第一位线BL1进行存取时，可选择第一备用位线SBL1而非第一位线BL1。也就是说，假如主机请求存储器装置对第一位线BL1进行存取，可实际上选择第一备用位线SBL1而非第一位线BL1。可由备用位线SBL1至SBLy中的任意一条来替代第一位线BL1。由此，如果出现故障单元，则可以列为单元而非以存储单元MC为单位来执行修复操作。
如上所述，可容易地对包括行解码器及备用字线的存储器装置1000应用示例性实施例来执行行修复，其中行解码器包括行地址比较器(图中未示出)。在其中存储器装置1000执行行修复的情形中，第一片1110还可包括备用字线以及与备用字线连接的备用存储单元。可根据存储单元MC的错误位置来使用备用字线或备用位线。
图3是用于描述图2所示第一片的第一存储单元至第四存储单元的故障情形的电路图。将参照图1阐述图3所示电路图。图3示出第一存储单元1111至第四存储单元1114。第一存储单元1111至第四存储单元1114可包括相同的配置。
第一存储单元1111包括晶体管T1及电容器C1，且晶体管T1通过节点n1与电容器C1连接。第二存储单元1112包括晶体管T2及电容器C2，且晶体管T2通过节点n2与电容器C2连接。第三存储单元1113包括晶体管T3及电容器C3，且晶体管T3通过节点n3与电容器C3连接。第四存储单元1114包括晶体管T4及电容器C4，且晶体管T4通过节点n4与电容器C4连接。
第一存储单元1111及第二存储单元1112中所分别包括的晶体管T1及T2的栅极连接到第一字线WL1。第三存储单元1113及第四存储单元1114中所分别包括的晶体管T3及T4的栅极连接到第二字线WL2。第一存储单元1111及第三存储单元1113中所分别包括的晶体管T1及T3的源极连接到第一位线BL1。
可能会因在制造存储器装置1000的过程中产生的不期望的缺陷而在第一存储单元1111至第四存储单元1114中出现各种故障情形。图3示出第一故障情形Case1至第五故障情形Case5。
在第一故障情形Case1中，第二存储单元1112的节点n2可通过寄生电阻器(parasitic resistor)与第四存储单元1114的节点n4连接。在理想情形中，节点n2与节点n4可通过绝缘体隔开。当金属线之间的间隙因小型化过程而减小时，可能会出现节点n2不与节点n4完全隔开的问题。在这种情形中，可能会产生节点n2与节点n4通过寄生电阻器间接地连接到彼此的故障(即Case1)。寄生电阻器仅供作为实例。除了寄生电阻器之外，根据所产生的缺陷的情形，也可能形成寄生二极管或寄生电容器。因此，在第一故障情形Case1至第五故障情形Case5中，可由寄生二极管或寄生电容器来替代寄生电阻器。作为另外一种选择，可由寄生电阻器或寄生电容器来替代寄生二极管。
在第二故障情形Case2中，第三存储单元1113的节点n3可在不与节点n4完全隔开的同时，通过寄生电阻器与第四存储单元1114的节点n4间接连接。在第三故障情形Case3中，第一位线BL1可在不与第二位线BL2完全隔开的同时，通过寄生二极管与第二位线BL2间接连接。在第四故障情形Case4中，第一字线WL1可在不与第二字线WL2完全隔开的同时，通过寄生二极管与第二字线WL2间接连接。在图3中使用虚线示出这些间接连接。
在第五故障情形Case5中，第二存储单元1112中所包括的晶体管T2的源极及第四存储单元1114中所包括的晶体管T4的源极可通过寄生电阻器与第二位线BL2连接。当期望存在从第二位线BL2到节点n5的接点但未理想地形成此种接点时，便可形成第五故障情形Case5的寄生电阻器。在第五故障情形Case5中，当将数据通过第二位线BL2提供到电容器C2及C4中的每一个或者将电容器C2及C4中的每一个的数据提供到第二位线BL2时，可能因寄生电阻器而无法正常地传送数据的电压电平。因此，可将第二存储单元1112及第四存储单元1114中的至少一个识别为故障单元。将参照图4详细阐述第五故障情形Case5。
如图3所示，在第一故障情形Case1、第四故障情形Case4及第五故障情形Case5中，当通过激活命令ACT分别激活第二存储单元1112及第四存储单元1114时，第二存储单元1112与第四存储单元1114可通过寄生电阻器或寄生二极管而互相影响。也就是说，第二存储单元1112与第四存储单元1114具有共同的故障起因。然而，第二存储单元1112及第四存储单元1114可具有不同的数据存储特性或不同的数据传递特性。举例来说，第一字线WL1的线宽度可不同于第二字线WL2的线宽度，晶体管T2可具有比晶体管T4好的特性(例如，高的阈值电压或大的饱和电流(saturation current))，或者电容器C2可具有比电容器C4的电容大的电容。
也就是说，第二存储单元1112与第四存储单元1114可由于上述原因而具有不同的特性。因此，举例来说，尽管第二存储单元1112与第四存储单元1114具有共同的故障起因，然而可将第四存储单元1114确定为故障单元，而可不将第二存储单元1112确定为故障单元。然而，由于第二存储单元1112与第四存储单元1114具有共同的故障起因，因此第二存储单元1112可造成潜在故障。在这种情形中，根据示例性实施例的存储器装置1000通过虚拟故障产生器1500输出与造成潜在故障的第二存储单元1112对应的地址作为虚拟故障地址ADD_vf。作为另外一种选择，可将第二存储单元1112确定为故障单元，但可不将第四存储单元1114确定为故障单元，且可输出与第四存储单元1114对应的地址作为虚拟故障地址ADD_vf。
根据示例性实施例的存储器装置1000也可使用备用存储单元修复第二存储单元1112。在其中存储器装置1000执行列修复操作的情形中，可由备用存储单元的位线替代第二位线BL2。作为另外一种选择，在其中存储器装置1000执行行修复操作的情形中，可由备用存储单元的字线替代第一字线WL1及第二字线WL2中的每一条。
如在以上说明中一样，在第二故障情形Case2及第三故障情形Case3中，当分别激活第三存储单元1113及第四存储单元1114时，第三存储单元1113与第四存储单元1114可通过寄生电阻器或寄生二极管而互相影响。也就是说，第三存储单元1113与第四存储单元1114具有共同的故障起因。然而，如上所述，由于第三存储单元1113及第四存储单元1114可因各种起因而具有不同的特性，因此可将第四存储单元1114确定为故障单元，而可不将第三存储单元1113确定为故障单元。在这种情形中，根据示例性实施例的存储器装置1000通过虚拟故障产生器1500输出与造成潜在故障的第三存储单元1113对应的地址作为虚拟故障地址ADD_vf。根据示例性实施例的存储器装置1000也可在行修复或列修复方法中使用备用存储单元修复第三存储单元1113。作为另外一种选择，可将第三存储单元1113确定为故障单元，但可不将第四存储单元1114确定为故障单元，且可输出与第四存储单元1114对应的地址作为虚拟故障地址ADD_vf。
图4是用于描述图3所示第五故障情形的第一存储单元至第四存储单元的平面图。将参照图3阐述图4所示平面图。图4所示平面图可对应于图3所示电路图。因此，为易于说明起见，将不再阐述除了与第五故障情形Case5相关联的第二存储单元1112及第四存储单元1114之外其他的配置。
图4示出以6F正方形形式形成的存储单元的平面图。第二存储单元1112及第四存储单元1114通过直接接点DC与第二位线BL2连接。第二存储单元1112中所包括的晶体管T2的栅极与第一字线WL1连接，晶体管T2的源极与直接接点DC连接，且晶体管T2的漏极与电容器C2连接。第四存储单元1114中所包括的晶体管T4的栅极与第二字线WL2连接，晶体管T4的源极与直接接点DC连接，且晶体管T4的漏极与电容器C4连接。
如上所述，由于最小化制造工艺，可能无法根据需要形成直接接点DC。在其中直接接点DC被形成为比目标大小小的情形中，因直接接点DC造成的寄生电阻可能会增大。也就是说，在图3中将等效电路示出为由实线示出的寄生电阻器通过直接接点DC而添加在第二位线BL2与节点n5之间。通过以上说明，可能会因参照图4所述的过程的原因而出现图3所示的第五故障情形Case5。
图5是说明根据示例性实施例的虚拟故障产生器的方块图。将参照图1阐述图5。参照图5，虚拟故障产生器1500a可包括寄存器1510、测试模式信号(test mode signal，TM)解码器1520及虚拟故障地址产生器1530。
寄存器1510存储从外围电路1400的比较器1410提供的故障地址ADD_f(①)。尽管图5未示出，然而还可向寄存器1510提供命令CMD。寄存器1510基于命令CMD将故障地址ADD_f提供至虚拟故障地址产生器1530(②)。举例来说，寄存器1510可由包括易失性存储元件及/或非易失性存储元件的各种存储介质来实作。
从存储器装置1000的外部向测试模式信号解码器1520提供测试模式信号TM(③)。举例来说，可从外部测试电路提供测试模式信号TM。可使用测试模式信号TM来基于故障情形执行不同的功能。举例来说，可使用测试模式信号TM来将故障地址ADD_f的行地址增加“1”或减小“1”。作为另一实例，可使用测试模式信号TM来将故障地址ADD_f的列地址增加“1”或减小“1”。作为另外一种选择，可使用测试模式信号TM来将故障地址ADD_f改变成互补地址。另外，由测试模式信号TM改变的地址的改变量可为“1”或大于“1”的任意值。换句话说，可将故障地址ADD_f的列地址或行地址增加2或以上或者减小2或以上。测试模式信号解码器1520将测试模式信号TM解码并将经解码的测试模式信号TM_dec提供至虚拟故障地址产生器1530(④)。
分别从寄存器1510及测试模式信号解码器1520向虚拟故障地址产生器1530提供故障地址ADD_f及经解码的测试模式信号TM_dec。响应于经解码的测试模式信号TM_dec，虚拟故障地址产生器1530通过改变故障地址ADD_f来产生虚拟故障地址ADD_vf。虚拟故障地址产生器1530将所产生的虚拟故障地址ADD_vf提供至外围电路1400。然后，可基于外部命令通过外围电路1400的接垫将故障地址ADD_f及虚拟故障地址ADD_vf输出到外部。
图6是说明包括图5所示虚拟故障产生器的存储器装置的修复方法的流程图。将参照图1及图5阐述图6所示流程图。
在操作S110中，外围电路1400的比较器1410判断是否产生了存储单元的故障并产生故障单元的故障地址ADD_f。比较器1410通过将从存储单元阵列1100输出的测试数据DATA与参考数据进行比较来判断是否产生了存储单元的故障。如果确定产生了存储单元的故障，则比较器1410向虚拟故障产生器1500提供对应的存储单元的地址作为故障地址ADD_f。
在操作S120中，虚拟故障产生器1500基于故障地址ADD_f及测试模式信号TM产生虚拟故障地址ADD_vf。如参照图1所述，向虚拟故障产生器1500提供测试模式信号TM以基于存储单元的故障情形来执行不同的功能。虚拟故障产生器1500响应于测试模式信号TM、基于故障地址ADD_f来产生虚拟故障地址ADD_vf。虚拟故障产生器1500通过外围电路1400的接垫将所产生的虚拟故障地址ADD_vf输出到外部。另外，可将故障地址ADD_f与虚拟故障地址ADD_vf一同输出到外部。
在操作S130中，根据从外部提供的命令来修复分别与故障地址ADD_f及虚拟故障地址ADD_vf对应的存储单元。举例来说，可从外部测试电路提供命令。此处，从外部提供的命令可包括用于修复与故障地址ADD_f对应的存储单元的“ADD_f修复命令”以及用于修复与虚拟故障地址ADD_vf对应的存储单元的“ADD_vf修复命令”。另外，与对应的修复命令一同从外部向存储器装置1000提供故障地址ADD_f及虚拟故障地址ADD_vf。存储器装置1000基于从外部提供的地址及修复命令来修复与所提供的地址对应的存储单元。通过以上说明，可修复实际故障单元及具有潜在故障起因的存储单元二者。
图7是说明根据另一个示例性实施例的外围电路的方块图。将参照图1阐述图7所示方块图。参照图7，外围电路1400a可包括比较器1410、修复地址存储电路1420、及地址映射表存储电路1430。
比较器1410读取存储在存储单元阵列1100的存储单元中的测试数据DATA(①)。在一些示例性实施例中，比较器1410可读取存储在存储单元阵列1100的每一个存储单元中的测试数据DATA。向比较器1410提供参考数据DATA_ref(②)。举例来说，可从外部或者从例如存储器装置1000的模式寄存器(图中未示出)等存储装置提供参考数据DATA_ref。在其中从外部提供参考数据DATA_ref的情形中，可例如从外部测试电路提供参考数据DATA_ref。比较器1410通过将读取测试数据DATA与参考数据DATA_ref进行比较来判断是否产生了对应的存储单元的故障。如果对应的存储单元是故障单元，则比较器1410向虚拟故障产生器1500及地址映射表存储电路1430提供故障单元的地址作为故障地址ADD_f(③)。
地址映射表存储电路1430将故障地址ADD_f映射到虚拟故障地址ADD_vf并存储映射信息。首先，从比较器1410向地址映射表存储电路1430提供故障地址ADD_f。还从虚拟故障产生器1500向地址映射表存储电路1430提供虚拟故障地址ADD_vf(④)。地址映射表存储电路1430将故障地址ADD_f映射到虚拟故障地址ADD_vf并存储映射信息。
尽管图7未示出，然而还可向地址映射表存储电路1430提供命令。在存储器装置1000的修复操作中，从外部向地址映射表存储电路1430提供与故障单元对应的地址ADD及修复命令。举例来说，可从外部测试电路提供地址ADD及修复命令。地址映射表存储电路1430搜索与和故障单元对应的地址ADD匹配的故障地址ADD_f并基于映射信息搜索被映射到故障地址ADD_f上的虚拟故障地址ADD_vf。地址映射表存储电路1430将所发现的故障地址ADD_f及所发现的虚拟故障地址ADD_vf提供到修复地址存储电路1420(⑤)。
从地址映射表存储电路1430向修复地址存储电路1420提供故障地址ADD_f及虚拟故障地址ADD_vf。修复地址存储电路1420将与故障地址ADD_f及虚拟故障地址ADD_vf对应的存储单元的故障信息记录在修复地址存储电路1420中的存储元件(例如，熔丝)中。修复地址存储电路1420基于所记录的故障信息将故障单元的错误地址ADD_err提供至列解码器1200或行解码器1300(⑥)。
然后，可从外部向存储器装置1000提供写入操作或读取操作的激活命令以及地址。举例来说，可从外部测试电路提供激活命令及地址。当对应地址与错误地址ADD_er匹配时，列解码器1200或行解码器1300旁通过匹配的对应地址作为备用存储单元的地址。通过以上说明，由备用存储单元的地址来替代错误地址ADD_err，从而防止对错误地址ADD_err进行存取。
图8是说明包括图7所示外围电路的存储器装置的修复方法的流程图。将参照图1及图7阐述图8所示流程图。
在操作S210中，外围电路1400的比较器1410判断是否产生了存储单元的故障并产生故障单元的故障地址ADD_f。将所产生的故障地址ADD_f提供至虚拟故障产生器1500。操作S210与参照图6阐述的操作S110相同。在操作S220中，虚拟故障产生器1500基于故障地址ADD_f及测试模式信号TM产生虚拟故障地址ADD_vf。操作S220与参照图6阐述的操作S120相同。然而，虚拟故障地址ADD_vf被提供至外围电路1400a的地址映射表存储电路1430，而不被输出到外部。在操作S230中，地址映射表存储电路1430将故障地址ADD_f映射到虚拟故障地址ADD_vf并存储映射信息。
在操作S240中，根据从外部提供的命令来修复分别与故障地址ADD_f及虚拟故障地址ADD_vf对应的存储单元。举例来说，可从外部测试电路提供命令。首先，从外部向地址映射表存储电路1430提供与故障单元对应的地址ADD及修复命令。地址映射表存储电路1430搜索与和故障单元对应的地址ADD匹配的故障地址ADD_f并基于映射信息搜索虚拟故障地址ADD_vf。地址映射表存储电路1430将所发现的故障地址ADD_f及所发现的虚拟故障地址ADD_vf提供到修复地址存储电路1420。
修复地址存储电路1420将故障地址ADD_f及虚拟故障地址ADD_vf的故障信息记录在修复地址存储电路1420中的存储元件中。修复地址存储电路1420基于所记录的故障信息将错误地址ADD_err提供至列解码器1200或行解码器1300。通过上述说明，存储器装置1000可响应于用于修复存储单元的命令来修复与故障地址ADD_f及虚拟故障地址ADD_vf对应的存储单元。
图9及图10是根据另一个示例性实施例的说明外围电路及虚拟故障产生器的方块图。将参照图1阐述图9及图10所示方块图。
参照图9，外围电路1400b可包括比较器1410及修复地址存储电路1420。与图7所示外围电路1400a相比，外围电路1400b可省略地址映射表存储电路1430。
比较器1410读取存储在存储单元阵列1100的存储单元中的测试数据DATA(①)。在一些示例性实施例中，比较器1410可读取存储在存储单元阵列1100的每一个存储单元中的测试数据DATA。向比较器1410提供参考数据DATA_ref(②)。比较器1410通过将所读取测试数据DATA与参考数据DATA_ref进行比较来判断是否产生了对应的存储单元的故障。如果对应的存储单元是故障单元，则比较器1410向虚拟故障产生器1500b提供故障单元的地址作为故障地址ADD_f(③)。
从虚拟故障产生器1500b向修复地址存储电路1420提供故障地址ADD_f及虚拟故障地址ADD_vf(④)。修复地址存储电路1420记录故障地址ADD_f及虚拟故障地址ADD_vf的故障信息。修复地址存储电路1420基于所记录的故障信息将错误地址ADD_err提供至列解码器1200或行解码器1300(⑤)。图9所示修复地址存储电路1420执行与图7所示修复地址存储电路1420的功能相似的功能，不同之处在于从虚拟故障产生器1500b向图9所示修复地址存储电路1420提供故障地址ADD_f及虚拟故障地址ADD_vf二者，而非仅从地址映射表存储电路1430接收虚拟故障地址ADD_vf。因此，不再对修复地址存储电路1420予以详述。
参照图10，虚拟故障产生器1500b可包括寄存器1510、测试模式信号解码器1520及虚拟故障地址产生器1530。寄存器1510存储从外围电路1400的比较器1410提供的故障地址ADD_f(①)。寄存器1510将故障地址ADD_f提供至虚拟故障地址产生器1530(②)。
从存储器装置1000的外部向测试模式信号解码器1520提供测试模式信号TM(③)。举例来说，可从外部测试电路提供测试模式信号TM。测试模式信号解码器1520将测试模式信号TM解码并将经解码的测试模式信号TM_dec提供至虚拟故障地址产生器1530(④)。测试模式信号解码器1520的功能与参照图5所述的测试模式信号解码器1520的功能相同。因此，不再对测试模式信号解码器1520予以详述。
分别从寄存器1510及测试模式信号解码器1520向虚拟故障地址产生器1530提供故障地址ADD_f及经解码的测试模式信号TM_dec。响应于经解码的测试模式信号TM_dec，虚拟故障地址产生器1530通过改变故障地址ADD_f产生虚拟故障地址ADD_vf。虚拟故障地址产生器1530将所产生的虚拟故障地址ADD_vf提供至寄存器1510(⑤)。
在存储器装置1000的修复操作中，向寄存器1510提供经过外围电路1400b的命令解码器(图中未示出)解码的解码命令CMD_dec(⑥)。举例来说，解码命令CMD_dec可包括修复命令。寄存器1510基于解码命令CMD_dec向修复地址存储电路1420提供故障地址ADD_f及虚拟故障地址ADD_vf(⑦)。通过修复操作将所提供的故障地址ADD_f及所提供的虚拟故障地址ADD_vf记录在修复地址存储电路1420中。
与图5所示虚拟故障地址产生器1530相比，图10所示虚拟故障地址产生器1530将虚拟故障地址ADD_vf提供到寄存器1510，而不通过外围电路1400b将虚拟故障地址ADD_vf输出到外部。另外，寄存器1510响应于修复命令将所存储的故障地址ADD_f及所存储的虚拟故障地址ADD_vf提供到外围电路1400b。也就是说，包括图9所示外围电路1400b及图10所示虚拟故障产生器1500b的存储器装置1000可仅响应于修复命令来执行修复操作而不响应于用于修复的地址。
图11是说明包括图9所示外围电路及图10所示虚拟故障产生器的存储器装置的修复方法的流程图。将参照图1、图9、及图10来阐述图11。
在操作S310中，外围电路1400的比较器1410判断是否产生了存储单元的故障并将故障单元的故障地址ADD_f提供到虚拟故障产生器1500b。虚拟故障产生器1500b的寄存器1510存储故障地址ADD_f。操作S310与参照图6阐述的操作S110相同。在操作S320中，虚拟故障产生器1500b基于故障地址ADD_f及测试模式信号TM产生虚拟故障地址ADD_vf。操作S320与参照图6阐述的操作S120相同。然而，所产生的故障地址ADD_f被提供到寄存器1510。在操作S330中，寄存器1510存储虚拟故障地址ADD_vf。
在操作S340中，根据从外部提供的命令来修复分别与故障地址ADD_f及虚拟故障地址ADD_vf对应的存储单元。举例来说，所述命令可从外部测试电路提供。首先，从外部向存储器装置1000提供修复命令，且命令解码器(图中未示出)将修复命令解码。虚拟故障产生器1500b的寄存器1510响应于经解码的修复命令将所存储的故障地址ADD_f及所存储的虚拟故障地址ADD_vf提供到修复地址存储电路1420。
修复地址存储电路1420将故障地址ADD_f及虚拟故障地址ADD_vf的故障信息记录在修复地址存储电路1420中的存储元件中。修复地址存储电路1420基于所记录的故障信息将错误地址ADD_err提供至列解码器1200或行解码器1300。响应于修复命令，存储器装置1000可从寄存器1510读取故障地址ADD_f及虚拟故障地址ADD_vf且可修复与地址ADD_f及ADD_vf对应的存储单元。
图12是根据另一个示例性实施例的说明外围电路及虚拟故障产生器的方块图。将参照图1阐述图12所示方块图。参照图12，外围电路1400c可包括修复地址存储电路1420及内置自测试(built in self-test，BIST)电路1440。修复地址存储电路1420的配置及操作与参照图9阐述的修复地址存储电路1420的配置及操作相同。因此，不再对修复地址存储电路1420予以详述。外围电路1400c可被连接成与图10所示虚拟故障产生器1500b进行通信。
内置自测试电路1440是与芯片的内部电路一同集成在芯片中的逻辑电路，用以测试芯片的内部电路是否正常运行。在内置自测试电路1440嵌置在芯片中的情形中，用于测试芯片的逻辑电路的步骤可得到简化，且可对芯片的每一个模块执行优化的测试操作。另外，由于在测试芯片时不使用外部测试设备，因此可减少测试时间并降低成本。
内置自测试电路1440可包括测试控制器1441、测试图案产生器1442及比较器1443。测试控制器1441控制测试图案产生器1442及比较器1443的操作。测试控制器1441可通过分析由比较器1443基于测试图案确定的存储单元的故障地址来确定故障单元的故障情形。测试图案产生器1442在测试控制器1441的控制下产生测试图案。测试图案产生器1442将所产生的测试图案提供到存储单元阵列1100的存储单元。
内置自测试电路1440的比较器1443从存储单元读取测试图案(①)。比较器1443通过将所读取测试数据DATA与参考数据进行比较来判断是否产生了对应的存储单元的故障。比较器1443基于判断结果产生故障单元的故障地址ADD_f。将所产生的故障地址ADD_f提供至虚拟故障产生器1500b(②)。接着，测试控制器1441基于所分析的故障单元的故障情形向虚拟故障产生器1500b提供用于产生虚拟故障地址ADD_vf的测试模式信号TM(③)。
如参照图10所阐述，虚拟故障产生器1500b响应于测试模式信号TM、基于故障地址ADD_f来产生虚拟故障地址ADD_vf。从内置自测试电路1440向虚拟故障产生器1500b提供解码命令CMD_dec(④)。响应于解码命令CMD_dec，虚拟故障产生器1500b产生虚拟故障地址ADD_vf。
接着，从虚拟故障产生器1500b向修复地址存储电路1420提供故障地址ADD_f及虚拟故障地址ADD_vf(⑤)。修复地址存储电路1420基于所提供的故障地址ADD_f及所提供的虚拟故障地址ADD_vf记录故障信息。修复地址存储电路1420基于所记录的故障信息将错误地址ADD_err提供至列解码器1200或行解码器1300(⑥)。通过以上说明，存储器装置1000可在不存在外部控制的情况下修复故障单元及具有潜在故障起因的存储单元。
图13是说明包括图12所示外围电路的存储器装置的修复方法的流程图。将参照图1及图12来阐述图13。
在操作S410中，内置自测试电路1440的测试图案产生器1442在测试控制器1441的控制下产生测试图案。测试图案产生器1442将所产生的测试图案写入到存储单元阵列1100的存储单元中。在操作S420中，内置自测试电路1440的比较器1443从存储单元读取测试图案。在操作S430中，比较器1443判断是否产生了存储单元的故障并产生故障单元的故障地址ADD_f。将所产生的故障地址ADD_f提供至虚拟故障产生器1500b。虚拟故障产生器1500b的寄存器1510存储故障地址ADD_f。操作S430与参照图6阐述的操作S110相同。
在操作S440中，虚拟故障产生器1500b基于从内置自测试电路1440提供的故障地址ADD_f及测试模式信号TM产生虚拟故障地址ADD_vf。操作S440与参照图8阐述的操作S320相同。在操作S450中，寄存器1510存储虚拟故障地址ADD_vf。操作S450与参照图8阐述的操作S330相同。
在操作S460中，在内置自测试电路1440的控制下修复分别与故障地址ADD_f及虚拟故障地址ADD_vf对应的存储单元。首先，内置自测试电路1440向虚拟故障产生器1500b提供修复命令以执行修复操作。虚拟故障产生器1500b的寄存器1510响应于修复命令将故障地址ADD_f及虚拟故障地址ADD_vf提供到修复地址存储电路1420。
修复地址存储电路1420记录与故障地址ADD_f及虚拟故障地址ADD_vf对应的存储单元的故障信息。修复地址存储电路1420基于所记录的故障信息将错误地址ADD_err提供至列解码器1200或行解码器1300。也就是说，存储器装置1000使用从内置自测试电路1440提供的命令从寄存器1510读取故障地址ADD_f及虚拟故障地址ADD_vf。通过以上说明，存储器装置1000可在不存在外部控制的情况下修复与地址ADD_f及ADD_vf对应的存储单元。
图14是说明图1所示存储器装置从主机接收的用于执行修复操作的信号的信号图。将参照图1来阐述图14。
图14示出存储器装置1000从主机(图中未示出)接收的用于基于封装后修复(postpackage repair，PPR)执行修复操作的信号。存储器装置1000与时钟信号CLK、CLKb同步来接收命令CMD和地址ADD。为易于说明起见，未示出例如DQ及DQS等信号的图案。参照双倍数据速率第四代动态随机存取存储器(double data rate 4dynamic random accessmemory，DDR4DRAM)的电子装置工程联合委员会(Joint Electron Device EngineeringCouncil，JEDEC)标准规范可易于理解图14所示信号图。
在时间点t0处，从主机(图中未示出)向存储器装置1000提供模式寄存器设定4(Mode Register Set 4，MRS4)信号。另外，存储器装置1000通过地址接垫A13接收逻辑“1”。接着，向存储器装置1000提供模式寄存器设定0(MRS0)信号。存储器装置1000响应于所接收到的信号进入封装后修复模式。
在时间点t1处，从主机(图中未示出)向存储器装置1000提供激活命令ACT及故障地址ADD_f。接着，存储器装置1000接收WRA命令。在基于封装后修复的修复操作期间，存储器装置1000未能从主机(图中未示出)接收到刷新命令。因此，存储器装置1000响应于WRA命令执行自动刷新操作。在此，与WRA命令一起的地址是不可用的(NA)。
在从t1到t2的时间间隔中，存储器装置1000执行基于封装后修复的修复操作。存储器装置1000接收DES命令。举例来说，根据图5及图6所示示例性实施例的存储器装置1000对与故障地址ADD_f对应的存储单元执行修复操作。作为另外一种选择，根据图7及图8所示示例性实施例的存储器装置1000或者根据图9至图11所示示例性实施例的存储器装置1000对与故障地址ADD_f及虚拟故障地址ADD_vf对应的存储单元执行修复操作。
在时间点t2处，存储器装置1000从主机(图中未示出)接收预充电命令PRE。在从t2到t3的时间间隔中，存储器装置1000识别所修复的存储单元的地址。在时间点t3处，从主机(图中未示出)向存储器装置1000提供模式寄存器设定4(MRS4)信号。另外，存储器装置1000通过地址接垫A13接收逻辑“0”。存储器装置1000响应于所接收到的信号从封装后修复模式退出。
图15是说明执行列修复的列地址比较器的方块图。将参照图1阐述图15。在其中存储器装置1000执行列修复的情形中，列地址比较器1250可包括在列解码器1200中。列解码器1200可被表示为修复电路。
为执行写入操作或读取操作，从主机(图中未示出)向存储器装置1000提供激活命令ACT及列地址CA。在这种情形中，从外围电路1400向列地址比较器1250提供列地址CA及错误地址ADD_err。当列地址CA不与错误地址ADD_err匹配时，列地址比较器1250激活与列地址CA对应的位线BL。相比之下，当列地址CA与错误地址ADD_err匹配时，列地址比较器1250激活备用位线SBL来替代错误地址ADD_err。通过以上说明，可防止对错误地址ADD_err的存取。
图16是说明执行行修复的行地址比较器的方块图。将参照图1来阐述图16。在其中存储器装置1000执行行修复的情形中，行地址比较器1310可包括在行解码器1300中。行解码器1300可形成修复电路。尽管图1未示出备用字线SWL，然而执行行修复的存储器装置1000可包括备用字线SWL。
为执行写入操作或读取操作，从主机(图中未示出)向存储器装置1000提供激活命令ACT及行地址RA。在这种情形中，从外围电路1400向行地址比较器1310提供行地址RA及错误地址ADD_err。当行地址RA不与错误地址ADD_err匹配时，行地址比较器1310激活与行地址RA对应的字线WL。相比之下，当行地址RA与错误地址ADD_err匹配时，行地址比较器1310激活备用字线SWL来替代错误地址ADD_err。通过以上说明，可防止对错误地址ADD_err的存取。列解码器1200及/或行解码器1300可根据是要修复列还是修复行或者是要修复列及行二者来形成修复电路。
图17是说明根据示例性实施例的存储器装置所应用于的用户系统的方块图。参照图17，用户系统10000可包括应用处理器11000、存储器模块12000、网络模块13000、存储模块14000、及用户接口15000。
应用处理器11000可驱动用户系统10000中所包括的元件及操作系统。举例来说，应用处理器11000可包括用于控制用户系统10000的元件的控制器、接口、图形引擎(graphics engines)等。应用处理器11000可由系统芯片(system-on-chip，SoC)来实作。应用处理器11000可为微处理器。
存储器模块12000可作为用户系统10000的主存储器、工作存储器、缓冲存储器或高速缓存存储器来运行。存储器模块12000可由以下存储器来实作：易失性随机存取存储器，例如动态随机存取存储器(dynamic random access memory，DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率(double data rate，DDR)同步动态随机存取存储器、双倍数据速率第二代(DDR2)同步动态随机存取存储器、双倍数据速率第三代(DDR3)同步动态随机存取存储器、低功耗双倍数据速率(low power double data rate，LPDDR)同步动态随机存取存储器、低功耗双倍数据速率第二代(LPDDR2)同步动态随机存取存储器、低功耗双倍数据速率第三代(LPDDR3)同步动态随机存取存储器、或者高带宽存储器(high bandwidth memory，HBM)；或者非易失性随机存取存储器，例如相变随机存取存储器(PRAM)、磁性随机存取存储器(MRAM)、电阻式随机存取存储器(resistive RAM，RRAM)或铁电式随机存取存储器(ferroelectric RAM，FRAM)。存储器模块12000可包括图1所示存储器装置1000。也就是说，存储器模块12000可被实作成包括参照图1至图16阐述的包括虚拟故障产生器1500的存储器装置1000。
网络模块13000可与外部装置进行通信。举例来说，网络模块13000可支持无线通信，例如，码分多址(code division multiple access，CDMA)、全球移动通信系统(globalsystem for mobile communication，GSM)、宽带码分多址(wideband CDMA，WCDMA)、CDMA-2000、时分多址(time division multiple access，TDMA)、长期演化(long termevolution，LTE)、全球微波接入互操作性(worldwide interoperability for microwaveaccess，WiMAX)、无线局域网(wireless LAN，WLAN)、超宽带(ultra wide band，UWB)、蓝牙及Wi-Fi。此处，网络模块13000可包括在应用处理器11000中。
存储模块14000可存储数据。举例来说，存储模块14000可存储从应用处理器11000接收的数据。作为另外一种选择，存储模块14000可将存储在其中的数据传送到应用处理器11000。举例来说，存储模块14000可由例如以下半导体存储器装置来实作：相变随机存取存储器、磁性随机存取存储器、电阻式随机存取存储器、与非闪存存储器、或非闪存存储器或者三维与非闪存存储器。
用户接口15000可包括向应用处理器11000输入数据或命令或者向外部装置输出数据的接口。举例来说，用户接口15000可包括用户输入接口，例如键盘、小键盘、按钮、触摸板、触摸屏、触摸垫、触摸球、照相机、麦克风、陀螺仪传感器(gyroscope sensor)、振动传感器及压电元件(piezoelectric element)。用户接口15000还可包括例如以下用户输出接口：液晶显示器(liquid crystal display，LCD)、有机发光二极管(organic light-emitting diode，OLED)显示装置、有源矩阵有机发光二极管(active matrix OLED，AMOLED)显示装置、发光二极管(light-emitting diode，LED)、扬声器及/或电动机(motor)。
根据示例性实施例的包括虚拟故障产生器的存储器装置及其存储单元修复方法可修复造成潜在故障的存储单元。因此，可通过减小在存储器装置运行期间出现故障单元的频率来提高存储器装置的可靠性。尽管已阐述了示例性实施例，然而对所属领域中的技术人员将显而易见，在不背离示例性实施例的精神及范围的条件下，可作出各种改变及修改。因此，应理解，以上示例性实施例并非限制性的，而是说明性的。

Claims (25)

1.一种存储器装置，其特征在于，包括：
存储单元阵列，包括存储单元；
比较器，被配置成通过将存储在所述存储单元中的第一存储单元中的数据与预期值进行比较来判断是否产生了所述第一存储单元的故障，所述第一存储单元对应于第一地址；以及
虚拟故障产生器，被配置成响应于所述比较器判断出产生了所述第一存储单元的所述故障而基于从所述比较器提供的所述第一地址来产生第二地址，
其中所述存储器装置被配置成响应于修复命令而使用所述存储单元中的备用存储单元来修复所述存储单元中的所述第一存储单元及第二存储单元，所述第二存储单元对应于所述第二地址。
2.根据权利要求1所述的存储器装置，其特征在于，所述第二地址的行地址与所述第一地址的行地址相同，且
其中所述第二地址的列地址是与所述第一地址的列地址相邻的列地址中的一个。
3.根据权利要求1所述的存储器装置，其特征在于，所述第二地址的列地址与所述第一地址的列地址相同，且
其中所述第二地址的行地址是与所述第一地址的行地址相邻的行地址中的一个。
4.根据权利要求1所述的存储器装置，其特征在于，所述第一地址及所述第二地址被输出到与所述存储器装置连接的主机，
其中当从所述主机接收到所述第一地址、所述第二地址、用于修复所述第一存储单元的第一修复命令及用于修复所述第二存储单元的第二修复命令时，所述第一存储单元及所述第二存储单元得到修复，且
其中所述修复命令包括所述第一修复命令及所述第二修复命令。
5.根据权利要求1所述的存储器装置，其特征在于，还包括：
地址映射表存储电路，被配置成存储通过将所述第一地址映射到所述第二地址而产生的映射信息。
6.根据权利要求5所述的存储器装置，其特征在于，所述第一地址被输出到与所述存储器装置连接的主机，且
其中当从所述主机接收到所述第一地址及用于修复所述第一存储单元的修复命令时，参照所述映射信息来修复所述第一存储单元及所述第二存储单元。
7.根据权利要求1所述的存储器装置，其特征在于，所述虚拟故障产生器包括：
寄存器，被配置成存储从所述比较器提供的所述第一地址；以及
虚拟故障地址产生器，被配置成基于所述第一地址来产生所述第二地址。
8.根据权利要求7所述的存储器装置，其特征在于，所述虚拟故障产生器还包括：
解码器，被配置成从主机接收用于决定所述第二地址的控制信号，将所述控制信号解码并将经解码控制信号提供到所述虚拟故障地址产生器，
其中所述虚拟故障地址产生器还被配置成基于所述第一地址及所述经解码控制信号来产生所述第二地址。
9.根据权利要求7所述的存储器装置，其特征在于，所述寄存器还被配置成存储从所述虚拟故障地址产生器提供的所述第二地址。
10.根据权利要求9所述的存储器装置，其特征在于，所述第一存储单元及所述第二存储单元是在从主机接收到所述修复命令时分别参照存储在所述寄存器中的所述第一地址及所述第二地址来修复。
11.根据权利要求1所述的存储器装置，其特征在于，所述第一存储单元及所述第二存储单元是通过执行行修复及列修复的至少一个来修复，所述行修复用于修复包括所述第一地址及所述第二地址中的每一个的行地址在内的行地址，以及所述列修复用于修复包括所述第一地址及所述第二地址中的每一个的列地址在内的列地址。
12.一种包括存储单元阵列的存储器装置的存储单元修复方法，其特征在于，所述存储单元修复方法包括：
从所述存储单元中的第一存储单元读取用于验证是否产生了所述存储单元阵列中所包含的存储单元的故障的数据，所述第一存储单元对应于第一地址；
在所述存储器装置的比较器处通过将所读取的所述数据与预期值进行比较来判断是否产生了所述第一存储单元的故障；以及
在所述存储器装置的虚拟故障产生器处响应于判断出产生了所述第一存储单元的所述故障，产生第二地址，所述第二地址是基于从所述比较器提供的所述第一地址。
13.根据权利要求12所述的存储单元修复方法，其特征在于，还包括：
使用所述存储单元中的备用存储单元来修复所述存储单元中的所述第一存储单元及第二存储单元，所述第二存储单元对应于所述第二地址。
14.根据权利要求13所述的存储单元修复方法，其特征在于，所述修复所述第一存储单元及所述第二存储单元包括：
在所述存储器装置处从主机接收所述第一地址、所述第二地址、用于修复所述第一存储单元的第一修复命令及用于修复所述第二存储单元的第二修复命令；以及
响应于所述第一修复命令及所述第二修复命令，分别参照所述第一地址及所述第二地址来修复所述第一存储单元及所述第二存储单元。
15.根据权利要求13所述的存储单元修复方法，其特征在于，所述修复所述第一存储单元及所述第二存储单元包括：
响应于从主机接收到的修复命令，分别参照存储在所述存储器装置的寄存器中的所述第一地址及所述第二地址来修复所述第一存储单元及所述第二存储单元。
16.根据权利要求12所述的存储单元修复方法，其特征在于，还包括：
在所述存储器装置的地址映射表存储电路处，存储通过将所述第一地址映射到所述第二地址而产生的映射信息。
17.根据权利要求16所述的存储单元修复方法，其特征在于，还包括：
在所述存储器装置处，从主机接收第一修复命令及所述第一地址；以及
响应于所述第一修复命令，参照所述第一地址及所述映射信息来修复所述第一存储单元及所述第二存储单元。
18.一种存储器装置，其特征在于，包括：
存储单元阵列，包括存储单元；
比较器，被配置成通过将存储在所述存储单元中的第一存储单元中的数据与预期值进行比较来判断是否产生了所述第一存储单元的故障，所述第一存储单元对应于第一地址；
虚拟故障产生器，被配置成响应于所述比较器判断出产生了所述第一存储单元的所述故障而基于从所述比较器提供的所述第一地址来产生第二地址；以及
故障地址存储电路，包括用于存储所述第一地址及所述第二地址的熔丝组，其中与存储在所述故障地址存储电路中的所述第一地址对应的所述第一存储单元及与存储在所述故障地址存储电路中的所述第二地址对应的第二存储单元通过备用存储单元来修复。
19.根据权利要求18所述的存储器装置，其特征在于，还包括：
行解码器，被配置成驱动所述存储单元阵列的字线以及修复所述第一地址的行地址及所述第二地址的行地址。
20.根据权利要求18所述的存储器装置，其特征在于，还包括：
列解码器，被配置成驱动所述存储单元阵列的位线以及修复所述第一地址的列地址及所述第二地址的列地址。
21.一种存储器装置，其特征在于，包括：
存储单元阵列，包括存储单元及备用存储单元；
电路，被配置成确定所述存储单元中已出现故障的第一存储单元的第一地址；
虚拟故障产生器，被配置成从所述电路接收所述第一地址并基于所述第一地址来产生所述存储单元中预期发生故障的第二存储单元的第二地址；
修复地址存储电路，被配置成存储所述第一地址及所述第二地址，以用于响应修复命令来修复所述第一存储单元及所述第二存储单元；以及
修复电路，被配置成基于所述第一地址、所述第二地址及所述备用存储单元的地址，使用所述备用存储单元来修复所述第一存储单元及所述第二存储单元。
22.根据权利要求21所述的存储器装置，其特征在于，所述电路包括比较器，所述比较器被配置成将被写入到所述第一存储单元的数据与参考数据进行比较以确定已发生故障的所述第一存储单元的所述第一地址。
23.根据权利要求21所述的存储器装置，其特征在于，所述虚拟故障产生器还被配置成接收测试模式信号，并基于所述测试模式信号来产生预期发生故障的所述第二存储单元的所述第二地址。
24.根据权利要求23所述的存储器装置，其特征在于，所述测试模式信号在所述存储器装置中产生。
25.根据权利要求24所述的存储器装置，其特征在于，还包括：
地址映射表存储电路，被配置成存储通过将所述第一地址映射到所述第二地址而产生的映射信息。
CN201711279529.1A 2016-12-08 2017-12-06 包括虚拟故障产生器的存储器装置及其存储单元修复方法 Active CN108182962B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0166902 2016-12-08
KR1020160166902A KR102650154B1 (ko) 2016-12-08 2016-12-08 가상 페일 생성기를 포함하는 메모리 장치 및 그것의 메모리 셀 리페어 방법

Publications (2)

Publication Number Publication Date
CN108182962A true CN108182962A (zh) 2018-06-19
CN108182962B CN108182962B (zh) 2023-03-28

Family

ID=62489570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711279529.1A Active CN108182962B (zh) 2016-12-08 2017-12-06 包括虚拟故障产生器的存储器装置及其存储单元修复方法

Country Status (4)

Country Link
US (1) US10453549B2 (zh)
KR (1) KR102650154B1 (zh)
CN (1) CN108182962B (zh)
TW (1) TWI736714B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110968455A (zh) * 2018-09-29 2020-04-07 北京嘉楠捷思信息技术有限公司 一种非易失性存储器的修复方法及装置
US11715548B2 (en) 2020-10-20 2023-08-01 Changxin Memory Technologies, Inc. Repair circuit and memory
US11798649B2 (en) 2020-09-11 2023-10-24 Changxin Memory Technologies, Inc. Defect repair circuit and defect repair method

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019164095A (ja) * 2018-03-20 2019-09-26 株式会社東芝 半導体集積回路
KR102623234B1 (ko) * 2018-08-14 2024-01-11 삼성전자주식회사 스토리지 장치 및 그것의 동작 방법
KR20200106736A (ko) * 2019-03-05 2020-09-15 에스케이하이닉스 주식회사 결함구제회로
KR20210109085A (ko) * 2020-02-26 2021-09-06 삼성전자주식회사 메모리 장치에 대한 테스트 방법, 메모리 장치를 테스트하는 테스트 장치의 동작 방법, 및 셀프-테스트 기능을 구비한 메모리 장치
CN112397135A (zh) * 2020-11-06 2021-02-23 润昇系统测试(深圳)有限公司 测试及修复装置以及测试及修复方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050207244A1 (en) * 2004-03-18 2005-09-22 Oki Electric Industry Co., Ltd. Semiconductor memory and redundancy repair method
US20080158961A1 (en) * 2006-12-27 2008-07-03 Hiroyuki Nagashima Semiconductor memory device in which redundancy (rd) of adjacent column is automatically repaired
US20090303813A1 (en) * 2008-06-06 2009-12-10 Khaled Fekih-Romdhane Integrated circuit that stores first and second defective memory cell addresses
CN102682836A (zh) * 2011-03-11 2012-09-19 台湾积体电路制造股份有限公司 提供用于解决垂直双位故障的行冗余
CN105206307A (zh) * 2014-06-12 2015-12-30 北京兆易创新科技股份有限公司 一种芯片修复方法和装置
CN106133842A (zh) * 2014-04-07 2016-11-16 美光科技公司 存储器装置的软封装后修复

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3865828B2 (ja) * 1995-11-28 2007-01-10 株式会社ルネサステクノロジ 半導体記憶装置
JP3581249B2 (ja) * 1997-06-10 2004-10-27 株式会社東芝 半導体不良ビット救済処理方法及び半導体不良ビット救済処理装置
US6480978B1 (en) 1999-03-01 2002-11-12 Formfactor, Inc. Parallel testing of integrated circuit devices using cross-DUT and within-DUT comparisons
JP3741895B2 (ja) 1999-03-15 2006-02-01 岩手東芝エレクトロニクス株式会社 半導体記憶素子の不良パターン解析方法
JP3923428B2 (ja) * 2000-10-19 2007-05-30 株式会社アドバンテスト メモリの不良救済解析処理方法及びこの方法を実施するメモリ試験装置
US7054788B2 (en) * 2000-11-06 2006-05-30 Advantest Corporation Memory defect remedy analyzing method and memory test instrument
JP3576978B2 (ja) 2001-01-19 2004-10-13 エヌイーシーコンピュータテクノ株式会社 メモリポート、記憶装置、情報処理システム
KR20020091581A (ko) * 2001-05-31 2002-12-06 삼성전자 주식회사 진행성 결함 특성을 갖는 메모리 셀을 검사할 수 있는플래시 메모리 장치
JP2003036697A (ja) 2001-07-25 2003-02-07 Mitsubishi Electric Corp 半導体メモリのテスト回路および半導体メモリデバイス
US7260758B1 (en) * 2001-09-07 2007-08-21 Lsi Corporation Method and system for performing built-in self-test routines using an accumulator to store fault information
JP2003288794A (ja) * 2002-03-28 2003-10-10 Kawasaki Microelectronics Kk 半導体集積回路
JP4481588B2 (ja) * 2003-04-28 2010-06-16 株式会社東芝 半導体集積回路装置
JP3940713B2 (ja) 2003-09-01 2007-07-04 株式会社東芝 半導体装置
KR20070069367A (ko) * 2005-12-28 2007-07-03 주식회사 하이닉스반도체 반도체 메모리 장치의 리페어 방법
US7669095B2 (en) 2006-02-01 2010-02-23 International Business Machines Corporation Methods and apparatus for error injection
WO2007110926A1 (ja) 2006-03-28 2007-10-04 Fujitsu Limited 半導体メモリおよびテストシステム
US8615691B2 (en) 2006-10-13 2013-12-24 Advantest (Singapore) Pte Ltd Process for improving design-limited yield by localizing potential faults from production test data
JP2008217848A (ja) 2007-02-28 2008-09-18 Elpida Memory Inc 半導体集積回路装置
US7633800B2 (en) * 2007-08-08 2009-12-15 Atmel Corporation Redundancy scheme in memory
US7865788B2 (en) 2007-11-15 2011-01-04 Verigy (Singapore) Pte. Ltd. Dynamic mask memory for serial scan testing
JP2010225239A (ja) 2009-03-24 2010-10-07 Toshiba Corp 半導体集積回路およびメモリの機能検証方法
US8381052B2 (en) 2009-11-10 2013-02-19 International Business Machines Corporation Circuit and method for efficient memory repair
US8621305B2 (en) 2010-07-08 2013-12-31 Honeywell International Inc. Methods systems and apparatus for determining whether built-in-test fault codes are indicative of an actual fault condition or a false alarm
US9036439B2 (en) 2011-07-15 2015-05-19 Samsung Electronics Co., Ltd. Semiconductor memory device having improved refresh characteristics
JP5611916B2 (ja) 2011-09-16 2014-10-22 株式会社東芝 半導体集積回路
KR102076584B1 (ko) * 2012-10-22 2020-04-07 삼성전자주식회사 메모리 셀을 리페어 하는 방법과 장치 및 이를 포함하는 메모리 시스템
US9201748B2 (en) 2012-03-30 2015-12-01 Intel Corporation Virtual device sparing
KR20130127711A (ko) 2012-05-15 2013-11-25 삼성전자주식회사 가상 결함 주소 생성 시스템, 리던던시 분석 시뮬레이션 시스템, 및 그 방법
US9343185B2 (en) 2013-09-26 2016-05-17 International Business Machines Corporation Electronic circuit for fitting a virtual address range to a physical memory containing faulty address
KR102116980B1 (ko) 2014-07-02 2020-05-29 삼성전자 주식회사 리던던시 메모리 셀의 리프레쉬 동작을 제어하는 반도체 메모리 장치
US9728276B2 (en) 2014-09-26 2017-08-08 Mediatek Inc. Integrated circuits with built-in self test mechanism
KR102250622B1 (ko) * 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
US9965346B2 (en) * 2016-04-12 2018-05-08 International Business Machines Corporation Handling repaired memory array elements in a memory of a computer system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050207244A1 (en) * 2004-03-18 2005-09-22 Oki Electric Industry Co., Ltd. Semiconductor memory and redundancy repair method
US20080158961A1 (en) * 2006-12-27 2008-07-03 Hiroyuki Nagashima Semiconductor memory device in which redundancy (rd) of adjacent column is automatically repaired
US20090303813A1 (en) * 2008-06-06 2009-12-10 Khaled Fekih-Romdhane Integrated circuit that stores first and second defective memory cell addresses
CN102682836A (zh) * 2011-03-11 2012-09-19 台湾积体电路制造股份有限公司 提供用于解决垂直双位故障的行冗余
CN106133842A (zh) * 2014-04-07 2016-11-16 美光科技公司 存储器装置的软封装后修复
CN105206307A (zh) * 2014-06-12 2015-12-30 北京兆易创新科技股份有限公司 一种芯片修复方法和装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110968455A (zh) * 2018-09-29 2020-04-07 北京嘉楠捷思信息技术有限公司 一种非易失性存储器的修复方法及装置
CN110968455B (zh) * 2018-09-29 2024-03-29 嘉楠明芯(北京)科技有限公司 一种非易失性存储器的修复方法及装置
US11798649B2 (en) 2020-09-11 2023-10-24 Changxin Memory Technologies, Inc. Defect repair circuit and defect repair method
US11715548B2 (en) 2020-10-20 2023-08-01 Changxin Memory Technologies, Inc. Repair circuit and memory

Also Published As

Publication number Publication date
CN108182962B (zh) 2023-03-28
KR20180066380A (ko) 2018-06-19
TWI736714B (zh) 2021-08-21
KR102650154B1 (ko) 2024-03-22
US10453549B2 (en) 2019-10-22
TW201822220A (zh) 2018-06-16
US20180166150A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
CN108182962A (zh) 包括虚拟故障产生器的存储器装置及其存储单元修复方法
KR100560243B1 (ko) Ｄｒａｍ 자체 수리를 수행하는 방법, 집적 회로 및 온 칩시스템
US9953725B2 (en) Semiconductor memory devices and methods of operating the same
US9767922B2 (en) Memory device and memory system having repair unit modification function
JP6147520B2 (ja) メモリシステム及びそれの書込み方法
US8634227B2 (en) Resistive memory device having voltage level equalizer
US20110298011A1 (en) Semiconductor Memory Device And System Having Stacked Semiconductor Layers
CN107437435A (zh) 半导体存储器件及其操作方法
KR20140070441A (ko) 스마트 메모리 아키텍쳐를 제공하기 위한 방법 및 시스템
KR20170036884A (ko) 리페어 회로, 이를 이용한 반도체 장치 및 반도체 시스템
US9697885B1 (en) Semiconductor memory device and method for transferring weak cell information
JP2006344345A (ja) 揮発性半導体記憶装置
US11232849B2 (en) Memory device with a repair match mechanism and methods for operating the same
TWI781604B (zh) 記憶體設備及操作記憶體之方法
US10802759B2 (en) Memory system including memory device and memory controller, and operating method thereof
JP2012003797A (ja) 半導体記憶装置
JP2019045910A (ja) 半導体記憶装置
US11256605B2 (en) Nonvolatile memory device
CN112927740A (zh) 具有封装后主裸片选择的存储器装置和系统及相关联方法
US11462285B2 (en) Memory device and method of operating the memory device
US20240127872A1 (en) Extended address interface activate sequence using mode register write
US20240126476A1 (en) Activate information on preceding command

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant