JP3741895B2 - 半導体記憶素子の不良パターン解析方法 - Google Patents
半導体記憶素子の不良パターン解析方法 Download PDFInfo
- Publication number
- JP3741895B2 JP3741895B2 JP06862699A JP6862699A JP3741895B2 JP 3741895 B2 JP3741895 B2 JP 3741895B2 JP 06862699 A JP06862699 A JP 06862699A JP 6862699 A JP6862699 A JP 6862699A JP 3741895 B2 JP3741895 B2 JP 3741895B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- address space
- defective
- pattern
- semiconductor memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、半導体記憶素子の不良解析方法に係り、特に半導体記憶素子の製造技術において、ウエハプロセス過程における不良箇所を認識するために好適な不良パターン解析方法に関する。
【0002】
【従来の技術】
従来、半導体記憶素子、例えば、マスクROMやDRAM及びSRAM等の不良解析において、素子の不良アドレスを素子の物理的なアドレスに従って表示し、その表示された形状を調べるのが、非常に有効な解析方法であることは、よく知られている。
【0003】
以下に、この解析方法について、図6乃至図7を用いて、説明する。
【0004】
図6乃至図7は、半導体記憶素子の不良アドレスを不良パターン検査装置におけるメモリ装置あるいはディスプレー上に、半導体記憶素子のマトリクス状に配列されたn×m個の記憶素子のアドレスに対応するXY座標上の点として記憶しあるいは表示するアドレス空間を示す図である。図6においてはアドレス空間1内に、Y軸に沿った複数個の不良アドレス2と、X軸に沿った複数個の不良アドレス3、そしてビット性の不良アドレス4とが存在する状態を示している。また、図7においてはY軸に沿った複数個の不良アドレス5、6、7及び8が存在している状態を示している。
【0005】
これらの不良は、それぞれ特定の半導体製造工程における欠陥と密接な関係があり、これらの不良の個数をカウントすることにより、どの工程に問題があるのかをおおよそ推定することができる。そしてこれらの不良の存在状態を表すアドレス空間上のパターンを不良パターン検査装置に自動認識させることにより、より多量のデータを処理し、不良解析の効率向上を計っている。
【0006】
【発明が解決しようとする課題】
しかしながら、不良空間の端部にある不良パターンを自動認識させる場合、次のような問題点があった。すなわち、例えば図7に示した不良パターンを認識させる場合、Y軸方向の4つの不良パターンの定義を
▲1▼、座標(x−1、y)(y=0〜m)に不良がない。
【0007】
▲2▼、座標(x、y)に不良がα個以上ある。 …………(1)
▲3▼、座標(x+1、y)に不良がない。
【0008】
(但し、αは半導体記憶素子に形状に依存する1以上の整数)
という3つの条件を満たすこととした場合、不良5及び6は、この定義でパターン認識させることが可能であるが、端部の不良7及び8は、x=0、x=nに不良があるため、上記の定義では条件▲1▼及び▲3▼を判定することが出来ない。すなわち、不良7は x=−1方向に、不良8は x=n+1方向にそれぞれ比較対象の座標が存在しない。したがって、不良アドレス空間1の端部(x=0、x=n)に不良がある場合も認識させるためには、上記式(1)の条件の他に条件分岐として、下記の式(2)及び(3)式のように、
▲4▼、座標(0、y)に不良がα個以上ある。 ………… (2)
▲5▼、座標(x+1、y)に不良がない。
【0009】
▲6▼、座標(n−1、y)に不良がない。 ………… (3)
▲7▼、座標(n、y)に不良がα個以上ある。
【0010】
2つの条件でパターン認識させる必要がある。このことはアドレス空間1の端部に存在する不良パターンの認識作業を別の判定ルールを用いて行わなければならないことになり、その分パターン認識の処理手順が複雑になるという問題があった。
【0011】
図8は不良パターンの認識処理手順を示すフローチャートであるが、上記の認識処理は次のような各ステップに従って行われる。すなわち、不良解析対象である半導体記憶素子の不良アドレスをn×mの不良アドレス空間1に記憶した(ステップS1)後、不良アドレスが存在するX座標が、x=0、x=1〜n−1または x=n のいずれかであることを判定し(ステップS2)、その判定結果に基いて、x=0,x=1〜n−1 及び x=nの各不良判定ルーチンに分岐する。x=0 の不良判定ルーチンでは前記の条件(2)で x=0 の不良判定を行い、また、x=1〜n−1 の不良判定ルーチンでは前記の条件(1)でx=1〜n−1 の不良判定を行い、さらに、x=n の不良判定ルーチンでは前記の条件(3)で x=n の不良判定を行う(ステップS3)。
【0012】
このステップS3での判定の結果、不良あり(YES)と判定されると、X軸不良のパターン認識が成立する(ステップS4)。そして、次の不良アドレス空間(不図示)の判定に移行する。他方、ステップS3での判定結果が不良なし(NO)であれば、この不良アドレス空間1の不良判定を終了し、同じく次の不良アドレス空間(不図示)の判定に移行することになる。
【0013】
このように、従来の不良パターン解析においては、ステップS2での判定結果に基いて判定条件が3分岐されることになり、パターン認識の処理手順が複雑になるという欠点があった。
【0014】
そこで、本発明の目的は、不良パターンの認識を複数の条件分岐をさせることなく、1つの判定条件のみで、不良アドレス空間1の端部に存在する不良まで認識することができ、認識処理が簡略化できる半導体記憶素子の不良パターン解析方法を提供することにある。
【0015】
【課題を解決するための手段】
本発明の半導体記憶素子の不良パターン解析方法は、半導体記憶素子の不良アドレスを検出し、この不良アドレスから不良パターンを認識する半導体記憶素子評価装置において、前記検出された不良アドレスを記憶または表示する実不良アドレス空間を包含し、かつ、この実不良アドレス空間の周囲に、少なくとも1列のアドレスを有する仮想アドレス空間を設置し、前記実不良アドレス空間の周囲に設置されたアドレスには不良が存在しないものと想定して前記実不良アドレス空間の不良パターンを解析認識することを特徴とするものである。
【0016】
また、本発明の半導体記憶素子の不良パターン解析方法においては、前記実不良アドレス空間の周囲に設置されたアドレスに、前記実不良アドレス空間の不良パターンに応じて仮想的に不良を発生させることを特徴とするものである。
【0017】
【発明の実施の形態】
以下、本発明の一実施形態について図1乃至図5を参照して説明する。
【0018】
図1は本発明による不良アドレス空間の一実施形態を示した説明図で、座標(0、0)を原点とするn×mの実不良アドレス空間9の周囲には、座標(ー1、−1)を原点とする(n+2)×(m+2)の仮想アドレス空間10が仮想的に設定されている。
【0019】
このように実不良アドレス空間9の周囲に、仮想アドレス空間10を設定することによって、まづ、実不良アドレス空間9の外側部分の不良は仮想的に”0”とする。
【0020】
このような仮想アドレス空間10を用いて、端部の不良7A及び8Aのパターン認識を行った場合、x=−1及びx=n+1の領域が仮想的に存在するため、アドレス空間の端部での不良は存在しなくなる。
【0021】
したがって、前記したY軸不良の条件(1)だけで全てのY軸不良が判定でき、図2に示されているように、1つの判定ルールだけで不良判定の解析が可能となり、判定ルールの簡略化を図ることができる。
【0022】
すなわち、図2のフローチャートによれば、まず、仮想アドレス空間10として(n+2)×(m+2)のアドレス空間を設定し、このアドレス空間の端部には不良なしとして“0”を代入し(ステップSA1)、次いで、従来と同様、半導体記憶素子の不良アドレスをn×mの実不良アドレス空間9に記憶する(ステップSA2)。この実施形態では端部の不良7A(図1)のアドレスは x=−1 であるから、 x=0 に対する判定では x<nが成立し(ステップSA3)、次のステップSA4において、前記した条件(1)の下で不良判定が行われ、判定結果がYESの場合、X軸不良パターンの形状認識が成立する。次に、ステップSA4において、条件(1)での不良判定結果がNOと判定されると、X=x+1として再び条件(1)での不良判定を行う。このステップSA3およびステップSA4を x=n になるまで繰り返し、n×mの実不良アドレス空間9全体のX軸不良パターンの形状認識が行われる。以上はX軸不良パターンの形状認識であるが、Y軸不良パターンの形状認識も同様な処理により行うことができる。
【0023】
次に、本発明による第2の実施形態を、図3を用いて説明する。
【0024】
図3はX軸に沿った不良が2本連続しているパターンの場合であり、この場合の判定の条件は以下のようになる。
【0025】
すなわち、
▲1▼、座標(x、y−1)には不良が存在しない。
【0026】
▲2▼、座標(x、y)に不良がβ個存在する。 ………… (4)
▲3▼、座標(x、y+1)に不良がβ個存在する。
【0027】
▲4▼、座標(x、y+2)に不良が存在しない。
【0028】
(但し、x=0〜n, y=0〜m−1、:βは半導体記憶素子の形状から決まる1以上の整数)
この場合も、前記した図1の実施形態と同様に、仮想アドレス空間10を加え、実不良アドレス空間9の外側部分の不良を“0”とすることにより、端部(y=0、y=m)の部分も、条件(4)により連続する2本の不良をすべて認識することが可能となる。すなわち、実アドレス空間9の端部y=mにある2本の不良11と中央部にある2本の不良12とが同一の条件(4)で認識可能となるわけである。
【0029】
次に、本発明による第3の実施形態を、図4を参照して説明する。図4はX軸に沿った不良アドレス17とY軸に沿った不良アドレス14、15とが交差している十字型の不良パターンの場合を示しており、判定の条件は以下のようになる。
【0030】
▲1▼、座標(x1、y)のY軸一列に不良がα個存在する。
(y=0〜m)
▲2▼、座標(x、y1)のX軸一列に不良がβ個存在する。
【0031】
(x=0〜n) ………(5)
▲3▼、座標(x1、y1+1)に不良が存在する。
【0032】
▲4▼、座標(x1、y1ー1)に不良が存在する。
【0033】
▲5▼、座標(x1ー1、y1)に不良が存在する。
【0034】
▲6▼、座標(x1+1、y1)に不良が存在する。
【0035】
(x=0〜n、y=0〜m)
この場合、図1の実施形態と同様に、仮想アドレス空間10を設定し、実不良アドレス空間9の外側部分の不良を“0”とするとともに、外側の仮想アドレス空間10に内部の実不良アドレス空間9の情報を用いて仮想的な不良を加えることにより、上記の条件(5)のみで実不良アドレス空間9のすべての十字型不良パターンの認識が可能となる。すなわち、
(A)もし、実不良アドレス空間9にX軸不良がy=y1(例えば、不良パターン17のy座標)のアドレスにあると認識されたなら、(−1、y1)、及び(n+1、y1)に仮想的な不良16A、16Bを発生させる。
【0036】
(B)もし、実不良アドレス空間9にY軸不良がx=x1(例えば、不良パターン14のx座標)のアドレスにあると認識されたなら、(x1、−1)、及び(x1、m+1)に仮想的な不良18A、18Bを発生させる。
【0037】
以上のようにすることにより、実不良アドレス空間9のは端部でT字型に見える不良が、仮想的な不良を発生させることにより十字型不良と認識させることが可能となる。すなわち、本実施形態の場合では、x1=0の端部にある十字型不良13と、実不良アドレス空間9の中央部にある十字型不良14が同一の十字型不良の条件(5)で認識されることになる。
【0038】
以下に、この十字型不良パターンの判定処理を、図5を参照して、説明する。図5は、上記十字型不良パターンの判定手順を示したフローチャートで、まづ、仮想アドレス空間10(図4)である(n+2)×(m+2)を設定し、その仮想アドレス空間10での不良はないものとして“0”を代入する(ステップSB1)。次いで、半導体記憶素子の不良アドレスをn×mの実アドレス空間9(図4)に記憶する(ステップSB2)。次に、仮想アドレス空間10(図4)の座標(0、y)−(n、y)間の不良数が整数βより大きいか否かを判定する(ステップSB3)。その判定の結果、不良数が整数βより大きければ(YES)仮想アドレス空間10(図4)の座標(−1、Y1)と(n+1、Y1)とに仮想的な不良16Aおよび16Bを発生させる。ステップSB3での判定結果が整数βより小さければ(NO)、y座標を1だけ増やしてy=y+1として再び不良数が整数βより大きいか否かを判定する。以下、この動作をy<mで有る限り繰り返し、y=mに達した時点で終了する。
【0039】
次に、第2のステップとして、仮想アドレス空間10(図4)座標(x、0)−(x、m)間の不良数が整数αより大きいか否か判定する(ステップSB4)。
【0040】
その判定の結果、不良数が整数αより大きければ(YES)、仮想アドレス空間10(図4)の座標(X1、−1)及び(X1、n+1)に仮想的な不良18A及び18Bを発生させる(ステップSB5)。ステップSB4での判定結果が整数βより小さければ(NO)、x座標を1だけ増やしてx=x+1として再び不良数が整数αより大きいか否かを判定する。以下、この動作をx<nで有る限り繰り返し、x=nに達した時点で終了する。
【0041】
次いで、座標(X1−1、Y1)と(X1+1、Y1)、及び座標(X1、Y1−1)と(X1、Y1+1)それぞれに不良があるかを判定し(ステップSB6)、不良があれば、十字型不良パターンであると認識する。
【0042】
【発明の効果】
上記した本発明によれば、実不良アドレス空間の外側に仮想アドレス空間を設定することによって、この仮想アドレス空間の不良を“0”として、不良パターンの形状認識を行うことにより、1つの判定ルールだけで不良パターンの形状認識を可能とすることができる。また、例えば、十字型のような極めて複雑な不良パターンがチップ端に発生した場合にも、この仮想アドレス空間に仮想的な不良を発生させることにより、チップ端における複雑な不良パターンの形状認識がチップ内部における不良パターンと同じ認識判定ルールにより認識でき、半導体記憶素子における不良パターンの認識効率を大幅に向上させることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態における仮想・実アドレス空間を示す図である。
【図2】本発明の第1の実施形態における不良パターンの判定手順を示すフローチャートである。
【図3】本発明の第2の実施形態における仮想・実アドレス空間を示す図である。
【図4】本発明の第3の実施形態における仮想・実アドレス空間を示す図である。
【図5】本発明の第3の実施形態における不良パターンの判定手順を示すフローチャートである。
【図6】従来の不良パターンの認識方法における実アドレス空間の例を示す図である。
【図7】従来の不良パターンの認識方法における実アドレス空間の他の例を示す図である。
【図8】従来の不良パターンの認識方法における不良パターンの判定手順を示すフローチャートである。
【符号の説明】
1,9 実不良アドレス空間
2〜8 不良
10 仮想アドレス空間
11,12 不良
15,17 不良パターン
Claims (2)
- 半導体記憶素子の不良アドレスを検出し、この不良アドレスから不良パターンを認識する半導体記憶素子評価装置において、前記検出された不良アドレスを記憶または表示する実不良アドレス空間を包含し、かつ、この実不良アドレス空間の周囲に、少なくとも1列のアドレスを有する仮想アドレス空間を設置し、前記実不良アドレス空間の周囲に設置されたアドレスには不良が存在しないものと想定して前記実不良アドレス空間の不良パターンを解析認識することを特徴とする半導体記憶素子の不良パターン解析方法。
- 前記実不良アドレス空間の周囲に設置されたアドレスにに前記実不良アドレス空間の不良パターンに応じて仮想的に不良を発生させることを特徴とする請求項1記載の半導体記憶素子の不良パターン解析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06862699A JP3741895B2 (ja) | 1999-03-15 | 1999-03-15 | 半導体記憶素子の不良パターン解析方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06862699A JP3741895B2 (ja) | 1999-03-15 | 1999-03-15 | 半導体記憶素子の不良パターン解析方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000269284A JP2000269284A (ja) | 2000-09-29 |
JP3741895B2 true JP3741895B2 (ja) | 2006-02-01 |
Family
ID=13379159
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06862699A Expired - Fee Related JP3741895B2 (ja) | 1999-03-15 | 1999-03-15 | 半導体記憶素子の不良パターン解析方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3741895B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10453549B2 (en) | 2016-12-08 | 2019-10-22 | Samsung Electronics Co., Ltd. | Memory device including virtual fail generator and memory cell repair method thereof |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10127179A1 (de) * | 2001-06-05 | 2002-12-19 | Infineon Technologies Ag | Verfahren zur Verwaltung eines Speichers einer Chipkarte |
-
1999
- 1999-03-15 JP JP06862699A patent/JP3741895B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10453549B2 (en) | 2016-12-08 | 2019-10-22 | Samsung Electronics Co., Ltd. | Memory device including virtual fail generator and memory cell repair method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP2000269284A (ja) | 2000-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1256733C (zh) | 用于将逻辑集成电路的逻辑功能测试数据映射为物理表述的集成电路测试软件系统 | |
JP2002141384A (ja) | 検査システムおよび半導体デバイスの製造方法 | |
JPS5951135B2 (ja) | 物体検査装置 | |
US6775796B2 (en) | Creation of memory array bitmaps using logical to physical server | |
KR100429883B1 (ko) | 순수 결함에 의한 불량 발생 확률 측정방법, 순수 결함에서 추출한 패턴 파라미터의 분류를 이용한 결함 제한 수율 측정 방법, 순수 결함에 의한 불량 발생 확률 및 결함 제한 수율을 측정하기 위한 시스템 | |
JPH11111796A (ja) | 不良解析方法及びその装置 | |
JPS6246036B2 (ja) | ||
JP3741895B2 (ja) | 半導体記憶素子の不良パターン解析方法 | |
US5994913A (en) | Method for analyzing defects in a semiconductor | |
TWI465165B (zh) | 用於以參考資訊為基礎之評估的方法、系統及電腦程式產品 | |
US20030200056A1 (en) | Semiconductor device analysis system | |
JP3237601B2 (ja) | メモリlsi検査装置及びメモリlsi検査方法 | |
JP3401442B2 (ja) | フォトマスクデータ検証システム | |
KR100606189B1 (ko) | 반도체 웨이퍼의 불량 해석 방법 | |
JP3808575B2 (ja) | 歩留まり解析方法及びその装置 | |
US7346465B1 (en) | Method of testing the objects in a set to obtain an increased level of quality | |
JPH02202037A (ja) | ウェハスケール集積回路装置の要素回路間配線方法 | |
JP3549943B2 (ja) | 半導体装置の試験データ処理装置及びその試験データ処理方法 | |
JP2858551B2 (ja) | 布線検査データ作成方法 | |
JP2003045922A (ja) | デバイス不良解析装置 | |
JP3771074B2 (ja) | 半導体不良解析システムおよび方法 | |
JPH05341011A (ja) | テスト生成方法 | |
JPH03183147A (ja) | Icパッケージ検査装置及びicパッケージ検査方法 | |
JPS59124752A (ja) | 半導体装置 | |
JP3314563B2 (ja) | パターンマッチングにおける基準パターンの設定方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051109 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081118 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091118 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |