TW559833B - Semiconductor device - Google Patents

Description

559833 五、發明說明（1)

【發明 本發 是關於 定的是 資料用 言，本 通過速 【習知 作為 例，有 時脈信 部時脈 料傳輸 /蜀之 明係關 輪出半 ’本發 的資料 發明係 率模式 之技術 與外部 時脈同 號同步 信號來 技術領域】 於將信號輸出至外部用的半導體裝置， 導體記憶裝置的資料用的輸出電路。更二 明係關於可調整高速時不會生成振鈐的屮 輸出速度的資料輸出電路結構。更為具 關於可於正常模式及較該正常模式遲的 間轉換通過速率的半導體裝置。 逆 ] < 時脈信號同步動作的半導體電路裝置的一 步型記憶體。該時脈同步型記憶體中， 進行資料的輸入/輸出。因此，可實現由外、 決定資料的傳輸速度，進而可實現高速的資 此種時脈同 與時脈信號同 圖1 8為顯示 出緩衝電路包 閘極接收内部 輸出節點DN與 的N通道Μ IS電 電路的影響， VDDQ。因而， VDDQ位準的信 電源電壓高的 步型記憶體 步輸出資料 習知輸出緩 括··連接於 讀出資料V0 接地節點間 晶體NQ。為 向該輸出缓 内部讀出資 號。—般赁 電源電壓， 中’為了以高 ’設置有輸出 衝電路結構的 電源節點與輸 的Ρ通道M IS電 且於該閘極接 了於資料輸出 衝電路供給輸 料V 0係為振幅 該輸出電源電 是在内部進行 速驅動外部負載而 緩衝電路。 一例。圖1 8 出節點DN間 晶體PQ ;及 收内部讀出 動作時抑制 出專用的電 為輸出電源 壓VDDQ係為 位準轉換來 中，輸 且於該 連接於 資料V0 對内部 源電壓 電壓 比内部 生成該

五 發明說明（2) 内部讀出資料vo。 内部讀出資料V0為高位m f > 晶_為導通狀態，P通

時’輸出節點_接地二JPQ;截止狀態，此 位準（邏輯低位準）。 1位丰放電’輸出資料DQ成為L 體⑼為導Ϊ狀^ :V:VMI:”低位準0夺’ P通道MIS電晶 v_位準，輸出資料DQ成為高體位y'動至輪出電源電麼 =由利用如該圖! 8所示的輸出緩衝電 於：出節麵的外部負載，可高速輸出資料。回速1動加 (:過知速之率系最適當設計以便該輸出驅動能力

%整# ιΛ)=i輸信號產生振鈴。—般，該通過速率 :糸糟由调整驅動輸出節點的MIS 力來進行。在猶AM(時脈同步型動態隨機存Λ憶體^ Ϊ時2步=體中’響應該用途來指定時脈信號的頻

Ur ;電路的輸出驅動能力(通過速率)也 係設定為預設值。 T 7 ^ 製造階段中，係進行通過速率的微調整，以便滿足該預 ，值。然而’只要該外部時脈信號係作為預設值所設定的 蛇圍的時脈信冑，即可響應該外部信號高速驅動不產生振 鈴的輸出節點。 然而，即使該外部時脈信號為低速化的情況，在輸出負 載未變化的情況，由於不要產生振鈴而可生成輸出資料信 91109447.ptd 第6頁 4 ! 559833 五、發明說明（3) n而以必要程度以上來高速度動 而會有產生過多消耗電流的問題。輸出^衝電路，因 、此外’外部時脈信號即使為對應預設值 Ϊ負Ϊ Ϊ用途在連接該外部輸出緩衝電路心二號的情 出郎點，因而有產生振鈴的問題。一㉟；=力來驅動輸 係作為規袼值設定為最小外部負載，在連接：：外部負載 士的輸出負載的情況，輸出緩衝電路的通=規袼值還 疋=將電路結構變為複雜等觀點來考慮。速率調整，不 白知，一般僅由作為預設值設定為最卷 來驅動輸出節點，而不使該輸出驅、田的輸出驅動力 比一般模式的預設值小來調整通過速、過速率）減小為 日本專利特開平11 一21 3665號公報中，揭—可工作。 脈頻率來調整通過速率，檢測時脈信號的揭不為了響應時 時脈信號;頻帛言史定輸出驅冑t晶體數的姓禮^且響應檢測 中，為了對應伴隨技術發展的外部時脈。該先前技術 擇性增大輸出電晶體數，盡量將通過速二=速化’選 大’而不進行將通過速率減小為比曰大為比預設值 有用途受到限定的問題。 又值小的事項，因而 此外，在調整該輪出緩衝電路的輸出 將通過速率減小的情況，輸出信號的變：的情況’在 而’從系統全體的高速動作的觀點出發，^變遲。然 的時限將信號驅動為確定狀態。習知 有必要以盡量早 僅調整電晶體的輸出驅動力：在：以==整中， 〜十辦登時，並不 第7頁 C:\2D-C0DE\91-07\91109447.ptd 559833 -—— 五、發明說明（4) 配合信號輪出時限進行調整。 高=為了在輸出緩衝電路中向 輸出節點用&出即的拉用輸出電晶體或向低位準驅動 勒』即點用的下拉輸出電晶 出電晶體相同導電型㈣敫φ曰=動m利用與邊輸 的工作… 整電晶體，進行選擇性導通狀態 型的調整電曰體：^ ί:調整的步驟係由調整相同導電 通過速一力的步驟所決定，而有無法減小 體ΐ: η κ t κ ΐ晶體作為通過速率調整電晶 定時限變ΐ，的情況，由於輸出信號的確 號傳輪^題。”““⑤速不產生振鈴進行輸出資料信 此外’一般的輸出電路中 同方向驅動輸出節點πι體與；調；：立地向相 的需要的電路佔有面積生根據井隔離區域 體。此時’在使用p通道MIS(絕缘' '相同導電型的電晶 況，由於電流驅動力比N^MS緣電閉曰型/效電晶體）的情 通道寬度的比）增大，而有電 、、、、、長度及 如此之輸出緩衝電路的問題，面積增大的問題。 外，在一般的半導體積體電】二：脈同步型記憶體 產生。 电路裝置的輸出電路中也同樣會 【發明概要】 本發明之目的在於，供給一 種可進行將輸出驅動力減小 91109447.ptd 第8頁 A、發明說明（5) 為比預設值+ &、s 1$ & & 本發明之又—二二周正的半導體裝置 確定時限而可調整；種不用改變輸出信號的 本發明之再-目的：；：：，置。 面積的增大’而可正確：，盡可能抑制電路佔有 本發明之再-目的在於'；：!過；率的半導體裝置。 積二二高速上拉輸出錢=大電路佔有面 本心明第1觀點的半導體 取破置。 點的多個電晶冑；儲存用以:匕括’並聯麵合於輸出節 態用資料的暫存器電路；2匕等多個電晶體的動作狀 用的輸出驅動電路。在暫存哭χ電信號驅動多個電晶體 2輸f節點的驅動力的預設；、及S有指定正常模式時 2還小的驅動力的低速通過速率^ 2:模式時的驅 ::驅動電路係根據暫存器儲“：：任一者。該 根據内部信號來驅動多個電晶體。斤儲存的資料，選擇性地 本發明第2觀點的半導體# 間=導 第1導電型半導體基板區 』出電B曰體係形成於 1導電型半導體基板區域所包圍第=\晶+體係由上述第 内的第2導電型半導體基板斤；；所：土於上述第1基板區域 接=Γ第3觀點的半導體裝置具備，作為動作電源電壓 的電源電遷’對第1振幅的内部輸出信號進行位 •贫明說明（6) 準轉換，以轉換上述内部輪出 _ 路，作為動作電源電屋接 P二、振幅的位準轉換電 轉換電路的輪出信號來生:電源電塵，根據位準 據該驅動電路的輸出控；出：”動電路；根 J電源電壓位準為止的輸出電b晶俨Ί::驅動為上述外 電屢的外部電源節點^及曰應接收外部電源 晶體。$輪出電晶體成為截业狀態的電壓位準 藉由改變儲存於暫存哭雷 *節點的電晶體數，可：：設值，可改變驅動輸 速率減小為比預設值小 出即點的驅動能力、亦即通過 此外，使導通時向相同方向 電型不同，藉由在此等f曰髀的：：f即點的電晶體的導 區域内形成組成另一電晶； 3區域的半導體基板 等電晶體形成區域用的區：的路隔離此 外，藉由利用不同導電型的姊u佔有面積。此 節點的電晶體的驅動力，因而二佔：：：調整驅動輸* 動輸出節點。 佔有面積小且高速地驅 情Γ，卜夢體根據位準轉換信號驅動輸出節點的 點的電壓位準，設定為輸出電、電路的輸出即 準，無關電源投入及止狀態的電壓位 為截止狀j，可減低電源投人/阻斷。 【發明之實施形態】 β @耗I w 559833 五、發明說明（14) 及1^4接。H出即點ND與接地節點間的N通道MIS電晶體NT3 。、道M1S電晶體1^3係將其電流驅動能力減低為比 p通道MIS電晶體ρτ4的電流驅動能力道” NT4的電流驅動能力大。 @ 曰模式時’係由P通道MIS電晶體PT3刻通道Μ”電 = 來驅動輸出節點⑽，而於低速通過速率模式時， ::通=電晶體ΡΤ4及"通道…電晶體ΝΤ4來驅動輸出 。根據内部讀出資料乂〇來驅動此等輸出mis電晶體 率—们3及㈣的輸出驅動電路包括：反轉通過速 率》又疋彳5號SLMW的反相器25a ;接收内部讀出資料v〇盥通 f ^率設定信號SLMW，生成輸出控制信號/H〇1供給M/s電 曰曰胆PT3的閘極的或閘（〇R)電路25b :接收反相器25a的輔 助通過速率設定信號ZSLMW與内部讀出資料¥〇，生成輸出 控制信號/H02供給MIS電晶體PT4的閘極的或閘（〇R)電路 25c ;接收内部讀出資料v〇與輔助通過速率設定信號 ZSLMW，生成輸出控制信號L〇1供給MIS電晶體nt3的閘極的 j閘（AND)電路25d ;及接收通過速率設定信號SLMW與内部 讀出資料vo，生成輸出控制信號L02供給MIS電晶體叮4的 閘極的及閘（AND)電路25e。 此等閘電路25b〜25e與實施形態！的結構相同，且有位 準轉換功能。 通過速率設定信號SLMW於低位準時指定為正常模式，於 高位準時指定該通過速率為比正常模式時要降低的低速通

1C C:\2D-C0DE\91-07\91109447.ptd 第18頁 559833

控制信號/H02及L02。據此，内部讀出資料㈧為低位 時，輸出控制信號/H02及L02成為低位準，藉由MIS 一 PJ4驅動輸出節點ND至電源電壓VDDQ位準為止。内部^曰體 資料vo為高位準時，輸出控制信號/11〇2及[〇2同時成^古 位準’ MIS電晶體PT4成為截止狀態，MIS電晶體ΝΤ4成2 導通狀態。輸出節點ND係介由該導通狀態的MIS電晶體” 驅動至接地電壓位準為止。 因此，在利用如該圖7所示的資料輸出電路的情況，藉 由使ΜIS電晶體p T 3及P T 4的電流驅動能力相互不同，又使 MIS電晶體ΝΤ3及ΝΤ4的電流驅動能力相互不同，可將通過 速率的調整幅度設定為電晶體的電流驅動能力調整幅度。 MIS電晶體PT3、PT4、NT3及NT4的電流驅動能力係藉由調 整該通道寬度W與通道長度L的比W/L，而可設定為最合適 值0 [變化例] 圖9為顯示本發明之實施形態2的變化例的結構圖。如圖 9所示的資料輸出電路中，進行或閘（0R)電路25c的輸出的 輸出控制信號/H02係介由電阻元件R1傳送至MIS電晶體 PT4。此外，進行與電路25e的輸出的輸出控制信號l〇2係 介由電阻元件R2傳輸至MIS電晶體NT4。其他之結構與圖7 所示的相同，相對應的部分則賦予相同的元件編號，且省 略該詳細說明。 如圖9所示結構的情況，藉由電阻元件ri及1^2，使輸出 控制信號/H02及L02的變化速度下降，緩慢變化此等輸出

91109447.ptd 第20頁 559833 五、發明說明（17) 控制信號/H02及L02。因此，MIS電晶體PT4及MIS電晶體 NT4緩慢成為導通/截止狀態，而緩慢驅動輸出節點〇。因 此’電阻元件R1及R2為延遲元件，緩慢進行波形的上升/ 下降’可更為減低通過速率。 因此’將電阻元件r 1及尺2作為延遲元件加以利用，藉由 降低輸出控制信號/ίί〇2及L02的變化速度，可根據此等電 阻元件R 1及R 2的電阻值更細地設定通過速率。 又’輸出驅動電晶體係分別配置為上拉用及下拉用的2 個，但疋，此等上拉用及下拉用的電晶體也可分別配置為 Q個以上。 又，如圖9所不結構中，也可使MIS電晶體ρτ3及”‘的電 流驅動能力相同，又使MIS電晶體ΝΤ3及ΝΤ4的電流驅動能 力也相同。該情況中，藉由電阻元件以及”的延遲功能， 也可將川電晶體ΡΤ4及ΝΤ4的動作速度，較請電晶體m 及ΝΤ3的動作速度遲，Τ緩慢驅動輸出節幽 速通過速率模式。 :上所it ’根據本發明之實施形態2，根據通過 信號選擇性地驅動驅動輸出節y ^ 曰胁々& 丄即點的多個電晶體，響應該電 晶體各自的電流驅動能力，可將 此外，於該低速通過速率模式\過速率設定為最適值。 控制信號供給對應的輸出電晶^ ，介由延遲70件將輸出 通過速率，此外，藉由電阻元件：㈣，藉此可更為降低 該通過速率。 牛的電阻值，可微妙地調整 [實施形態3 ]

91109447.ptd 五、發明說明（18) 圖lj)為顯不本發明之實施形態3的資料輸出電路的結構 :二二1門0!’:亥資料輸出電路包括：連接於電源節點與輸 ^P!,於该閘極接收内部讀出資料V0的p通道Mis電晶 Λ轉内部讀出資棚的反相器30;連接於電源節 的ft Γ1且於該閉極接收反相器3 °的輸出信號ζ V 〇 N通道電晶體㈣；及連接於輸出節點nd與接地節點 ^於该間極接收内部讀出資料V04的N通道MIS電晶體 其振幅為輸出電源 又’該圖1 0所示的内部讀出資料v〇， 電壓位準。 、 動 圖1、1為顯示圖10所示資料輸出電路的動作的信號波 以下，麥照圖11說明該圖1 0所示的資料輸出電路的 晶體NT5成為導通狀 ，輪出節點ND保持 内部讀出資料V 0為高位準時，μ I s電 怨’ MIS電晶體ΡΤ5及ΝΤ6成為截止狀態 於接地電壓位準。 、接著，該内部讀出資料V0從高位準下降為低位準 通道MIS電晶體PT5成為導通狀態，N通道MIS電晶體耵’ 為截止狀態。此外，反相器3〇的輸出信號zv〇成為言 準，N通道MIS電晶體NT6成為導通狀態。因此，輪 ND係由MIS電晶體PT5及NT6所驅動。 即 P通道Μ I S電晶體之載流子為電洞，其動作速度遲。 ^面，Ν通道MIS電晶體之載流子為電子，其可高速傳輸; 559833 五、發明說明（19) 一般，為使輪出信號的上升及下降速度相同， JMIS八電:曰曰體用作為輸出上拉用的電晶體的情況將P通 ^充7刀增大為比普通的N通道MIS電晶體的尺寸（通、f ^尺 二通道曰長度的比）大，等效進行使p通道Mls電』^寬度 電曰曰、體的電流驅動能力相等的事項。然@，該通道 下’會增大Ρ通道MIS電晶體的佔有 ？况 配置面積也增大。 月7寸痴出電路的 辅助性利用該N通道MIS電晶體NT6， 關,：輔助該p通道MIS電晶體ρτ5的驅動能力：▼ ‘ :點 =點ND驅動至輸出電源電壓ν_電壓為止问不:輸 ”路的，積，可減低該外部輸 ：：= 仃至尚位準的時間，從而可實現高速存取。低位丰移 ^，供給该MIS電晶體NT6的開極的信號zv〇 電壓扣失並無特別升壓的必要。最終藉由p通道Mis 曰曰PT5，可將輸出節點ND驅動至輸出電源電壓VDDq電 =為止。然而，該反相器30具有位準轉換功能，也可採用 / /、給该MIS電晶體NT6的閘極的信號ZVQ升壓為比輸出電 ，，壓VDDQ高的高電壓Vpp位準為止的構成。該情況，可 向速驅動輸出節點ND。 [變化例1 ] 圖U為顯示本發明實施形態3的變化例1的結構圖。圖12 ，邊資料輸出電路，係介由緩衝電路3 2將内部讀出資料 傳送至MIS電晶體PT5及NT5的閘極。其他之結構與圖j 〇 第23頁 91109447.ptd 559833

所示的相同，相對應的部分則賦予相同 略該詳細說明。 的元件編號 且省 緩衝電路32的延遲時間較反相器3〇的閘極延 此，在P通道MIS電晶體PT5成為導通狀態時，犬°因 時限，使N通道MIS電晶體謂成為導通狀態;;=的 “=輸出電源電壓位準。因Λ，可加速輸出 上升蛉限，可更為快速地將輸出資料DQ從動子 鬲位準。 -以+動至

二又，也可不直接介由緩衝電路32將内部讀出資 4N通道MIS電晶體NT5的閘極。從而可使N通道MI :1 :間糊同時成為導通狀態，可更為縮短貫通電二 [變化例2 ] 圖13為顯示本發明實施形態3的變化例2的結構圖。該圖 13所示的結構中，於輸出節點ND與電源節點間並聯連 通道^13電晶體？了7、？78及1^通道％15電晶體町8，此外，於 輸出節點ND與接地節點間並聯連接N通道MIS電晶體Ντ7及 ΝΤ17。分別將輸出控制信號/Η〇1及/11〇2供給ρ通道mis電晶

體1^7、PT8的閘極，將輸出控制信號H01或H02供給N通道 MIS電晶體ΝΤ8的閘極。 將輸出控制信號H〇i或H〇2之任一者供給MIS電晶體NT8的 ^極’係按照此等輸出控制信號㈣^ *H〇2的通過速率調整 時所設定的邏輯位準而不同。該MIS電晶體NT8於正常通過 速率動作時及低速通過速率模式時的任一模式均於輸出資

五、發明說明（22) 實峨1或2的情況相同，係根據輸 13〜 2，遥擇性地使MIS電晶體NT7及NT8成 。於低速通過速率模式時，MIS電晶㈣"成 為V通狀悲，而以較小的驅動力驅動輸出節點肋。 2圖13所示結構中，施加於MIS電晶體们8的閘極 制信？的電壓位準’也可為輸出電源電壓·q的電壓 =準，此外’也可為升壓至輸出電源電壓 者。利用升壓構成的情況，可設定為 電^丰 NT8的狀態，從而可增大該電流驅動力迷導通 但疋，於δ又疋通過速率模式為低速通 準》〜在有必要驅動成為輸出電源電壓位準的情況， 在如m位準的信號時二 === 播電源電麼的情況，▼無需另外

如上所述，根據本發明之實施形態3，採用P通道MIS ί:ίΝΛ道積MIS電Γ兩者來驅動輸出節'點，可不用增大 [實:二'速將輸出資料從低位準驅動至高位準》 :為=示本發明之實施形態4的資料輸出電路的 二iL:二/ 料輸出電路包括：接收内部讀出資 ΐ Γ =::Nn接收内部讀出資料RD與辅助通過速率設 疋h ^ZSLMW的NAND電路41 ;接收辅助通過 Z謂的反相器42 ;接收反相器41及42的輪出信：的二 559833 五、發明說明（23) " —* - 路43 ,連接於電源節點與輸出節點ND間且於該閘極接收反 j器40的輸出信號ZRD的p通道MIS電晶體打5 ;連接於電源 即點與輸出節點ND間且於該閘極接收ΝΑ〇電路41的輸出信、 1的P通道MIS電晶體PT15 ;連接於電源節點與輸出節點ND 間且於該閘極接收内部讀出資料RD，且再於該後閘接收 電路43的輸出信號的N通道MIS電晶體NT9 ;及連接於輸 出節點ND與接地節點間且於該閘極接收輔 ZRD的N通道MIS電晶體NT5。 丨貝S貝抖 -又，忒圖1 4所示的資料輸出電路中，係將電路43的 ，出信號作為偏向電壓Vbias供給連接於電源節點與輸出 節點ND間的N通道MIS電晶體NT9的後閘。 於正常通過速率模式時，係將輔助通過速率設定信號 ZSLMW。又疋為向位準，nanD電路41作為反相器進行動作。 據此於内部讀出資料R D為高位準時，μ IS電晶體p T 5及 PT同時成為導通狀態，而由較大的電流驅動力來驅動輸 出節點。此時，MIS電晶體NT9也因為内部讀出資料RD為高 位準而導通，驅動輸出節點ND至高位準。 、在，狀態下，反相器4〇及42的輸出信號同時成為高位 準，，由後閘偏壓效果降低該臨限值，高速驅動輸出節點 ND至南位準。該後閘偏向電壓Vb丨a s據此於正常通過速率 模式時’與内部讀出資料的上升同步進行上升，而MIS電 晶體NT9的臨限值電壓隨内部讀出資料的上升減小。

該後閘偏向電壓Vbi as即使成為電源電壓位準，藉由使 該MIS電晶體NT9於井内與其他元件形成隔離，即使該MIS

91109447.ptd 第27頁 559833 五、發明說明（24) $晶體NT9的後閘成為電源電壓位準， ™印即點仍被驅動為電源電壓位準時 MIS電晶，謂的後間沒極間的pN接面成J導通二】， 進二正ί ί 3速率杈式時中，内部讀出資料1^下降為低位 :;降：：Π資fZRD成為高位準，N0R電路43的輸出信 下降為低位準 *要、w…t t 限值電壓增大（不產生後閘 效果）。於忒動作時，MIS電晶體ρτ5及耵15也與内 f :”二下降同步成為非導通狀態。MIS電晶體ΝΤ5與該内 :P :接：^的下降同步成為導通狀態’將輸出節點ND驅 動為接地電壓位準。 於低速通過速率模式時，係將輔助通過速率設定 ZSLMW設定為低位準，將NAND電路41的輸出信號固定為’^ 位準，相應地，將MIS電晶體PT15固定為非導通狀態;^此 外，由於將反相器42的輸出信號固定為高位準，貝^〇R 路43的輸出信號成為接地電壓為準，MIS電晶體nt9的後 閘偏向電壓Vbi as被固定為接地電壓位準，從而不產生後 閘偏壓效果。據此，若該内部讀出資料RD上升為高位準 時，藉由MIS電晶體NT5及NT9將輸出節點ND驅動至高位準 的MIS電晶體NT9的臨限值電壓減小，與正常模式時1比較可 由小電流驅動力來驅動輸出節點ND。 該偏向電壓Vbi as被驅動至比接地電壓要高的電壓位準 的情況，該N通道MIS電晶體NT9的臨限值電壓可減小為比 559833 五、發明說明（25) =後閘連，於接地電極的情況的臨限值要小，相應地可高 速將輸出卽點N D從低位準驅動至高位準。 此外’在將輸出節點〇驅動為低位準的情況，藉由將 MIS電晶體NT9的後閘偏向電壓几丨^驅動為接地電壓位 準丄減小該MIS電晶體NT9的電流驅動力，以減低貫通電流 而咼速驅動輸出節點至接地電壓位準為止。 —又，對於放電用的MIS電晶體NT5也可供給由通過速率設 :㈣與内部讀出資料所形成的輸出控制信號。也就是

f a ^ II! ^ ^ 1 ^ 1 000 ^ ^ ® 13 ^ ^ it itMIS 接於輸出節點，分別根據各自的輸出控制信 設、Γ導通：ΐ過速率杈式及低速通過速率模式選擇性地 -又^ Ϊ上述實施形態中’輸出控制信號Η0及⑶如圖14所 =j係由内部讀出資料與通過速率設定信號的合成所生 该偏向電壓V b i a s的高 入 % 土 1 cx。…同Ί儿干也3馮輸出電

立準(該情況，N0R電路43具有位準轉換功能），也 電路=ί電壓位準°然而’如後述說明’反相器及Nj 出雷、译=ΐ位準轉換的信號，據此，該_電路43接收 ::源電壓位準的信號ZRD，因而，該偏向電壓Vbias ^ 位準以輸出電源電壓VDDQ較為理想。此外，内笔 ::通過迷率設定信號·W也可為具有輪出電1 VDDQ位準的振幅^^。 ^源電壓 又’例如’對於圖12及圖13所示的電路結構，也可艮

559833 五、發明說明（26) 稽由依照内部讀出資料（輸出控制信號）將輸出上拉用的N 通f MIS電晶體NT6或NT8的後閘偏壓設定為正電壓位準， 可高速驅動輸出節點。 1圖15為概要顯示圖14所示MIS電晶體ρτ5及NTg的剖面構 每的圖。圖1 5中，資料輸出電路係形成於p型基板5 〇的表 =上所形成的N井52内。該N井52的表面形成有p井W。 井下部連續延伸而形成底部N井’該p井54係由底 井所包圍且與p型基板5〇隔離。 - N井52係藉由其表面所形成的N型雜質區域55a、55b及 ^ C，被偏壓為輸出電源電壓DDQ位準。另一方面，P井 由其表面所形成的P型雜質區域6〇a及6〇b f t電壓VbiaS位準。即使？井54為正電壓位準，由於^ 疋為較此高的輸出電源電壓VDDQ位準，而可確 於1P ^54與N井52隔離。此外，偏向電壓Vbias係為形成 雷ΓΛ表面的N型雜質區域62a及6213間的擴散電位以下的 偏i。在p井54内可將PN接面沿向順方向藉以防止被 電晶體PT5包括：於該N^2表面隔開間隔形成 成於Λ質區域…及5613 ;及介由未圖示的閘極絕緣膜形 f b:雜質區域56aA56b間的通道區域上的閘㈣。輪 壓VDDQ係供給雜質區域56b，雜質區域5 於輸出節點ND。 安 ^媒圖15中顯示了MIS電晶體PT5的結構，但該^ 也冋樣形成MIS電晶體ΡΤ15。

559833 五、發明說明（27) -- N通道MIS電晶體NT9包括··於該p井54表面隔開間隔形成 的N型雜質區域62a及62b ;及介由未圖示的閘極絕緣膜形 成於此等雜質區域62a及62b間的通道形成區域表面上的閘 極63。雜負區域62a係連接於電源節點，雜質區域62b係連 接於輸出節點ND。 如圖15所示，直至p井54下部形成有N井52，藉由底部n 井來隔離P型基板50與P井54，就不需要用以隔離形成通常 的CMOS電晶體所需要之分別形成p通道MIS電晶·ρτ5及N通 道M IS電晶體ΝΤ9的井用的隔離區域，從而可減低該資料輸 出電路的上拉電晶體的形成區域面積。只要於N井（底部N 井）52表面形成p井54，則不需要隔離分別形成於相同半導 體基板區域的井的隔離區域，此外，藉由利用從p型基板 所隔離的P井54，即可將N通道MIS電晶體的後閘偏壓導出 為較接地電壓高的電壓位準。 又，於採用該底部N井來包圍n通道mis電晶體NT9形成用 的P井54的構成中，即使偏向電壓几“3於接地電壓位準及 輸出電源電壓位準間變化，該？井54可從其他元件構成用 的N井.52電性隔離，並無問題產生。^⑴系偏壓為輸出電 源，壓VDDQ，P井54的最高電壓係為輸出電源電壓VDDQ， 此等井間的PN接面無順偏壓的情況。 士當P,井54的偏向電壓Vbias被驅動至輸出電源電壓位準 :!: 介由雜質區域62b使電流過渡性流過輸出節點 ，s將輸出節點ND驅動至輸出電源電壓位準時使p井54 與雜質區域62b間的PN接面成為逆偏壓狀態，藉以阻斷電

559833 五、發明說明（28) 流路徑。也就是說，當P井54與雜質區域62b的電麼差比該 PN接面的固有的電壓小時，該PN接面成為非導通狀態。 此外，前述圖12及圖13所示結構中，將p通道MIS g晶體 及N通道ΜIS電晶體兩者作為上拉電晶體加以利用的結$ 中’也可利用如該圖1 5所示底部井的構成。無法獲得減小 臨限值電壓的效果，但可減低形成ρ通道MIS電晶通 道MIS電晶體兩者的區域的配置面積。 如上所述，根據本發明之實施形態4，將輸出節點上拉 用的N通道MIS電晶體的後閘電壓設定為較接地電壓高的電 壓位準，y減小該臨限值電壓，而可高速驅動輸出節點。 此外，藉由將輸出上拉用的N通道ΜIS電晶體形成於由底 部井所包圍的ρ井内，則不需要將CM0S電晶體（互補型mis_ 電晶體）形成時的PN井從N井隔離的區域，可減低電 面積。 - , [實施形態5 ] 圖1 6 $顯示本發明之實施形態5的資料 圖。圖U中，該資料輸出電路包括：根據輸出控制=籌 ’生成輸出控制信號/H。的上拉驅動電路7。祀 據上拉驅動電路70的輸出控制信號以 ： 電至輸出電源電壓VDDQ位準的p通道M ’曰輸出;。職充 動電路80 ;及根據進行該下拉驅動電路8〇的；、駆

:信號LO ’將輸出節點ND驅動為接“、輪出控 電晶體NT10。 111 +的N通道MIS 第32頁 C:\2D-C0DE\91-07\9】109447.ptd 559833 五、發明說明（29) 上拉驅動電路70及下拉驅動電路8〇係作為動作 電位準振幅的輸出控制信號RDH及ZRDH、RDL及ZRDL轉 換為輸出電源電壓VDDQ位準振幅信號。 此等輸出控制信號RDH及ZRDH、RDL AZR])l， 形態1及2所示，也可為塑雍捅、H玄私_ A 戈上迷只施 η ^ ^ αα ^ 為s應通過速率所汉疋的内部電源電 =Ϊ ί 此外，也可為具有從記憶體電路内部讀出 勺内邛電源電壓位準振幅的互補内部讀出資料。 士 J驅動電路70包括：接收内部電源電壓位準振幅的輸 出扰制化號1^}1及ZRDH，於内部節點NDA生成輸出電源電壓 VDDQ位準振幅信號的位準轉換電路72 ;及根據位準轉換電 路72的輸出信號，生成輸出電源電壓VDDQ位準振幅的輸出 控制信號/ Η 〇的C Μ 0 S反相器7 4。 位準轉換電路7 2包括：將後閘及源極連接於輸出電源節 -占的Ρ通道MIS電晶體72a、72b ;根據輸出控制信號將ρ 通道MIS電晶體72a的汲極電性耦合於接地節點通道MIS 電晶體72c ;及根據輸出控制信號ZRDH將？通道MIS電晶體 的汲極（節點NDA)耦合於接地節點的n通道MIS電晶體72d。 P通道Μ I S電晶體7 2 a、7 2 b的閘極及汲極係交又耦合。 CMOS反相器74包括：將後閘及源極耦合於接收輸出電源 電壓VDDQ的輸出電源節點且將該閘極連接於内部節點 NDA ’再將沒極連接於MIS電晶體PT10的閘極的p通道MIS電 晶體72a ;及連接於mis電晶體PT10的閘極與接地節點間且 將該閘極連接於内部節點NDA的n通道MIS電晶體74b。

559833

/ ^拉驅動電路7 〇又包括：響應輸出電源節點上的電 連接接收内部節點NDA與輸出控制信號RDH的節點 的N通道MIS電晶體76。 y拉驅動電路8〇包括與該位準轉換電路72及⑽反相器 ^ =結構的位準轉換電路及⑶⑽反相器。該下拉驅動電 發& ，並未特別設置MIS電晶體76。藉由使該下拉驅動 ^ 與上拉驅動電路70具有相同的結構，可使位準轉換 日守的延遲時間相同。 、 輸出電源電壓VDDQ係於資料輸出電路中，專用於資料輸 /用者因而’生成其他的内部電源電壓的電源電壓vdd 係獨立於外部而供給。此等電源電壓VDD及vddq的投入時 序及阻斷時序並未特定。因&，例如，即使阻斷外部電源 電壓VDD，輸出電源電獅DQ存在依然供給的狀態。此 外，相反地，先投入輸出電源電壓”㈧，接著，存在投入 有電源電壓VDD的電源投入時序。在供給該輸出電源電壓 VDDQ的狀態，在未供給電源電壓VDD的狀態中 > 輸出控制 信號RDH及ZRDH的電壓位準成為低位準。生成此等信號rdh 及ZRDH的内部電路，係由接收採用外部的電源電壓生 成的内部電源電壓（周邊電源電壓）的周邊電路所生成。 在該狀態，MIS電晶體72c及72b同時成為截止狀態時， 產生介由P通道MIS電晶體72b將節點NDA充電為輸出電源電 壓VDDQ位準的情況。冑點NDA充電為輸出電源電壓v剛位 準的情況，進行CMOS反相器74輸出的輸出控制信號/11()成 為接地電壓位準的低位準，輸出級的p通道MIS電晶體ρτι〇

559833 五、發明說明（31) 導通，供給電流至輸出節點ND，該輸出節點ND不會成為輪 出高阻抗狀態，而有產生於其他的外部裝置中產生誤動^ 等的問題。 此外，於電源投入時，在產生有此種狀態的情況，有產 生消耗不必要之電流而使消耗電流增大的問題。 然而，在供給輸出電源電壓VDDQ的狀態，輸出控制信號 RDH成為低位準的情況，MIS電晶體76導通，介由輸出 信號R D Η將内部節點N D A驅動為接地電壓位準。相庳地，進 行C Μ 0 S反相裔7 4輸出的輸出控制信號/ η 〇成為輸出電源電 磨VDDQ的位準，可維持Ρ通道MIS電晶體PT1〇為截止狀態， 可實現輸出高阻抗狀態。 心’ 因此，於電源投入時序及電源阻斷時序中，在供給輸出 電源電壓VDDQ的狀態，即使為未供給電源電壓Dp的情 況，仍可確實將MIS電晶體ΡΤ10保持為截止狀態，可=止 將不必要的電流供給輸出節點仙。 於一般動作時，輸出控制信號RDH成為低位準，輸出控 ^ ^ ^^ ^IiNDA # ^mis Π Γί 電麼位準。據此’該情況即繼電晶體 72匕成為導通狀態’也不會產生任何問題。此外，輸出控體 m咒為高位準且輸出控制信號咖為低位準時，mis f曰曰Ή為導通狀態’節耦合於傳輸高位準的轸

出控制吕號RDH的内部作赛绩。夕户品 # 、月!I 79从帝4 門丨乜唬線然而，藉由將MIS電晶體 7 2 c的電>’IL驅動力減小為卜客_ φ 電源雷壓#! 控制信號RDH驅動為内部 電原電屋位4的電流驅動力及充電内部節麵A的MIS電晶 91109447.ptd 第35頁 559833 五、發明說明（32) 體72b的電流驅動能力充分的小 即點NDA驅動至輸出電源電壓VDDQ位準為:二時將内部 動作時不會產生任何問題。此外，此上2因而於通常 掩電位係為内部電源電遷位準，閉的源 壓二與源極為接地電屢位準時比較電流二動源電 確貫將内部節點NDA驅動至輪出電源電廢位準。…伙而可 二電晶體％的閘極- 放電，電曰二2 要增大’内部節細入被 極ί位二Λ =電動作，使Mls電晶體…的閉 电1立上开 分止MIS電晶體721ί66*φ紅^ - 節點NDA放電至接地電壓位準。、 ，尚速將内部 =下拉驅動電路8〇中，内部節點舰 ::麵Q位準)的情況，輸出控制信細成為地輸電出壓電 2準的低位準’ MIS電晶體NT10成為截止狀態，不會產生 消耗電流的問題。因此，在電源投入時序及冑源阻斷時序 之，/時序中，可確實將該輸出節點ND設定為輸出高阻抗 ^ 從而可確貝抑制消耗電流的減低及外部裝置的誤動 [變化例] 圖1 7為顯示本發明之實施形態5的變化例的結構圖。該 圖1 7所示資料輸出電路的結構中，對於内部節點NDA，係 汉置根據CMOS反相器74的輸出控制信號/H0將内部節點NDA 驅動為接地電壓位準的N通道MIS電晶體78，來取代圖16所 示N通道M IS電晶體76。其他之結構與圖16所示結構相同， 91109447.ptd 第36頁 559833 五、發明說明（33) =對應的部分則職予相同的元件編號，且賓略該詳細說 阻料輸出電路的結構中’在輸出節點卵為高 阻抗狀態供給輸出電源電壓VDDQ，另一 號/HO為高位準，N通道MIS電晶體ς ^ 不供給外部電源電壓VDD，輸出控制信號RDH及I ， 位準，MIS電晶體72c及72d同時成 止。 成為低 腳A即使因雜訊的影塑產戰止狀悲，内部郎點

,,,,VDDQ,;,Λ,：;：：；2；ϊ：rA 上升前，輸出控制信號/H0為高/因=da的，電麼位準 確實放電為接地電壓位準。 因而内邛卽點NDA可 該狀態中，由於内部節點NDA的電壓位 晶體7 8向接地電壓位準放 糸；I由ΜIS電 態，S電晶體72b成為截成為導通狀 驅動為輸出電源電壓VDDQ 心MIS電晶體72a的汲極係 72b保持為截止狀態。因/ ，因而可確實將MIS電晶體 態，由於MIS電晶體7213維掊電晶體78成為導通狀 體72b及78不會產生貫通、、☆、、、截止狀態，介由該MIS電晶 外，於該電源施加狀態中，爪彳欠而可減低消耗電流。此 高阻抗狀態。 也可確實將輸出節點ND保持為 此外，於一般動作狀態 準時，輸出控制信號成_内部節點NDA為接地電壓位 狀態中不會產生任何問題。、阿位準，M 1 s電晶體7 8於該 。此外，内部節點NDA為高位準 559833 五、發明說明（35) 如上所述，根據本發明，係構 出節點的通過速率鏟拖糸鈐τ a战為將驅動輸 ^ m π每旱轉換為較常模式要遲的低 模式間’ 貫現根據動作環境正確地由最適消 動作的輸出電路。 【元件編號之說明】 1 2 3 4 \a L 6 8 10 11 12 15 15a 15b 15c 15d 25a 時脈緩衝器 控制緩衝器 位址緩衝器 控制電路 指令解碼器 模式暫存器 暫存器電路 記憶體電路 通過速率轉換電路 資料輸入/輸出電路 三態反相緩衝器 反或閘（NOR)電路 反相器 輸出驅動電路 或閘（OR)電路 閘電路 位準轉換電路 位準轉換電路 反相器 Η

C:\2D-C0DE\9]-07\91]09447.ptd 第39頁 559833 五、發明說明（36) 25b 或閘（OR)電路 25c 或閘（0 R)電路 25d 及閘（AND)電路 25e 及閘（AND)電路 30 反相器 32 緩衝電路 40 反相器 41 NAND電路 42 反相器 43 NOR電路 50 P型基板 52 N井 54 P井 5 5a 、55b 及55c N型雜質區域 56a 、5 6b P型雜質區域 57 閘極 6 0a 、60b P型雜質區域 62a 、62b N型雜質區域 63 閘極 70 上拉驅動電路 72 位準轉換電路 72a 、72b P通道MIS電晶 72c N通道MIS電 晶體 72d N通道MIS電晶體

C:\2D-C0DE\91-07\91109447.ptd 第40頁 559833 五、發明說明（37) 7 4 CMOS反相器 76 N通道MIS電晶體 78 N通道MIS電晶體 80 下拉驅動電路 AD 内部位址信號 ADk 特定位址信號位元 ADi 内部位址信號位元 CKE 外部時脈啟動信號 ECLK 外部時脈信號 EC0N 外部控制信號群 EXAD 外部位址信號 /HOI、/H02、L01 及L02 控制信號 ICLK 内部時脈信號 ICON 内部控制信號 NT1、NT2 N通道MIS電晶體 NT3、NT4 N通道MIS電晶體 ND 輸出節點 PT1、ΡΊΓ2 P通道MIS電晶體 PT3、PT4 P通道MIS電晶體 R1、R 2 電阻元件 RD 内部讀出資料 RDH 輸出控制信號 RDL 輸出控制信號 RST 重設信號

91109447.ptd 第41頁 559833 圖式簡單說明 圖】為概要顯示本發 整體結構圖 圖2為概要顯示圖】所示半記 關連的局部結構圖。 心、◊與通過速率相 圖3為顯示圖2所示暫存器電路的 圖4為概要顯示本發明夕每/ ’ 例圖。 構圖。 、科輪出電路的結 圖5為顯示圖4所示驅動電路的 電路的動作真值1叫。 幵乂 2的資料輪 寸韻』出電路的結構 圖8為一覽顯示圖7所示電路 表的圖。 #的資料輪出邏輯的直值 圖9為顯示本發明之實施形態 圖1 0為顯示本發明之實施形態3的次匕例的結構圖。 出電路的結構 的信號波形 圖1 2為顯示本發明之實施形態3 圖13為顯示本發明之實施形:例1的結構圖。 圖14為顯示本發明之實施形 ：化例2的結構圖。 。、 、料輪出電路的結構 圖1 5為概要顯示圖1 4所示資料_ 圖。 〃、輪出電路的^ 勺。1J面構造的 明之實施形態1的半導體記憶裝置的 圖6為一覽顯示圖5所示電路的^ 一例圖 圖7為顯示本發明之實施犯故Λ "、值的圖 圖 圖。 一的資 圖11為顯示圖1 0所示資料輪 圖。 電路的動作 圖

C:\2D-00DE\91-07\91109447.ptd 559833 圖式簡單說明 圖1 6為概要顯示本發明之實施形態5的資料輸出電路的 結構圖。 圖1 7為顯示本發明之實施形態5的變化例的圖。 圖1 8為顯示習知之資料輸出電路的輸出級的結構圖。

C:\2D-C0DE\91-07\91109447.ptd 第44頁

Claims (1)

1. 559833 六、申請專利範圍 種半導體裴置，其包含有·· 並聯耦合於輸出節點的多個電晶體； 暫存器電路，儲存用以設定上 用的資料，在上述暫存器電路儲”晶=動作狀態 述輸出節點的驅動力的預設值、及二=正吊杈式時的上 的輸出節點驅動力的低速通過速率=k上述預設值還小 :出驅動電路’根據内部信號來驅動：：：：丄i 的輸出驅動電路， 4夕個電晶體用 上述輪出驅動電路係根據上述暫 料，選擇性地根據内部信號來驅動^，所儲存的資 2,申請專利範圍第丨項之半導動以 個電晶體具備有： 罝 其中，上述多 並聯輕合於上述輸出節點，於導 電的多個第1導電型電晶體；及 、子上述輸出節點充 並聯耗合於上述輸出節點，於導 電的第2導電型電晶體。 寻將上述輸出節點放 3 ·如申請專利範圍第1項之半導體梦 有對應上述多個電晶體的指定電晶體 /、中，更具備 輸出驅動電路的輸出信號的延遲電路。-，以延遲上述 4·如申請專利範圍第3項之半導體 定電晶體係設定為可根據上述低速通過，'中’上述指 態的電晶體。 义逮率1料的動作狀 5 ·如申請專利範圍第丨項之半導體裝 … 個電晶體具備有導電型互異且於導 ，、中，上述多 斧通時沿相同方向驅動上

   C:\2D-GODE\91-07\91109447.ptd 第45頁 559833 六、申請專利範圍 述輪出節點的電晶體。 個電晶體具備：：圍第1項之半導體裝置，其中，上述多 間，且後^偏界聯麵合於第一電源節點與上述輸出節點 7如由1奎，互異的多個絕緣閘型場效電晶體。 閘偏壓！Πϊϊ:第6項之半導體裝置，其中，上述後 〇 , . ^ ^日日體’其導電型互為不同。 出電路係；：：：圍第1項之半導體裝置，其中，上述輸 上述憶裝置的資料輪出電路， 模式Μ定妒八*係配置於上述半導體記憶裝置，於施加 9 ;ΪΠ設定該記憶内容的模式暫存器。 點間的“ΚΙ置’其具備有連接於電源節點與輸出節 而上述裳1芬^ "的第1及第2絕緣閘型場效輸出電晶體， 向M ^ i、f Α Φ輸出電晶體係根據輸出控制信號向相同方 域上述第1輸出電晶體係形成於⑸導電型半導體基板區 ”第2輸出電晶體係以上述第】導電型半導體基板區 i雷二ΐ的方式’形成於上述第1基板區域内所形成的第2 導電型半導體基板區域。 I 〇·如申請專利範圍第9項之半導體裝置，其中，上述第 1/輸出電晶體係為Ρ通道MIS電晶體，而上述第2輸出電晶體 係為N通道MIS電晶體。 II ·如申請專利範圍第9項之半導體裝置，其中，上述第 1半導體基板區域係偏壓為第1電源電壓，而上述第2半導

   91109447.ptd 第46頁 559833 六、申請專利範圍 體基板區域係偏壓為與上述第丨電源電壓不同的電壓。 1 2·如申請專利範圍第〗丨項之半導體裝置，其中二i述 第2半導體基板區域係偏壓為較接地電壓要高的電壓。α 13· -種半導體裝置，其具備有對幻振幅的 =位準轉換，以轉換上述内部輸出信號的振幅的 而上述位準轉換電路係接收外部的電源電壓以 作為動作電源電壓，其包含有： 乂 驅：電：’接收上述外部的電源電壓以作為動作電 :號：艮上述位準轉換電路的輸出信號，生成輸出控制 上出根據上述驅動電路的輸出控制信號，以將 輸出即”沾驅動至上述外部電源電壓位準為止； 夺 重設電晶體，響應接收上述外部電’ 點的電壓位準，以將上找彳i ’、電1的外邛電源節 上述輸出電晶體成為截止狀態的電屋位準’輸出即點驅動為 1 4·如申請專利範圍第丨3項之半導 重設電晶體係根據上述驅動電路的輸出*疒、，上述 位準轉換電路的輸出節點 ‘ 將上述 壓位準。 上述電源電壓不同的電 15.如申請專利範圍第13項之半導體 重設電晶體係根據接收上述外部電源、、巾’上述 壓，將上述位準轉換電路的輸出L耦入節點的電 輸出信號的節點。 J麵曰於傳輸上述内部 $ 47頁 C:\2D-CODE\91-07\91109447.ptd