JPH08340020A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08340020A JPH08340020A JP14628195A JP14628195A JPH08340020A JP H08340020 A JPH08340020 A JP H08340020A JP 14628195 A JP14628195 A JP 14628195A JP 14628195 A JP14628195 A JP 14628195A JP H08340020 A JPH08340020 A JP H08340020A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- semiconductor device
- word
- circuit
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 同一マスクを用いて形成される半導体装置を
ボンディングオプションにより複数の品種に選択するよ
うにした半導体装置において、品種決定専用のオプショ
ンパッドの数の増大を抑制し、チップ面積を低減する。 【構成】 オプションパッドであるＴＭパッド１と、オ
プションパッドしても兼用されるＤＱ１５パッド３と、
各パッド１，３に接続されて第１，第２の品種信号を出
力する第１，第２入力回路２，４と、各品種信号を受け
て半導体装置の品種を決定する最終決定回路５と、ＤＱ
１５パッド３に対して第２の入力回路４と並列に接続さ
れる特定回路の入出力バッファ６とが設けられている。
特定回路が必要な品種を選択するときには、ＤＱ１５パ
ッド３をＤＱ端子にボンディングし、特定回路が不要な
品種を選択するときにはＤＱ１５パッドを電源端子にボ
ンディングする。これにより、品種決定専用のオプショ
ンパッド数が１つで済む。
ボンディングオプションにより複数の品種に選択するよ
うにした半導体装置において、品種決定専用のオプショ
ンパッドの数の増大を抑制し、チップ面積を低減する。 【構成】 オプションパッドであるＴＭパッド１と、オ
プションパッドしても兼用されるＤＱ１５パッド３と、
各パッド１，３に接続されて第１，第２の品種信号を出
力する第１，第２入力回路２，４と、各品種信号を受け
て半導体装置の品種を決定する最終決定回路５と、ＤＱ
１５パッド３に対して第２の入力回路４と並列に接続さ
れる特定回路の入出力バッファ６とが設けられている。
特定回路が必要な品種を選択するときには、ＤＱ１５パ
ッド３をＤＱ端子にボンディングし、特定回路が不要な
品種を選択するときにはＤＱ１５パッドを電源端子にボ
ンディングする。これにより、品種決定専用のオプショ
ンパッド数が１つで済む。
Description
【０００１】
【産業上の利用分野】本発明は、同一マスクを用いて半
導体装置の品種をボンディングオプションで複数種類の
いずれかに選択するように半導体装置に係り、特にチッ
プ面積の低減対策に関するものである。
導体装置の品種をボンディングオプションで複数種類の
いずれかに選択するように半導体装置に係り、特にチッ
プ面積の低減対策に関するものである。
【０００２】
【従来の技術】近年、半導体装置特にメモリ装置の製造
に際しては、開発効率の向上やコスト削減のため、異な
る複数の品種に適応しうる構造を有する半導体装置を同
一マスクで製造し、パッケージ部材等の外部部材との組
立時にボンディングオプションで希望する品種に仕上げ
て、出荷している。
に際しては、開発効率の向上やコスト削減のため、異な
る複数の品種に適応しうる構造を有する半導体装置を同
一マスクで製造し、パッケージ部材等の外部部材との組
立時にボンディングオプションで希望する品種に仕上げ
て、出荷している。
【０００３】以下、同一マスクを用いて実現可能な異な
る品種の一例として、複数の語構成を同時に実現する回
路を備えた従来の半導体メモリ装置の一例について図６
及び図７を参照しながら説明する。
る品種の一例として、複数の語構成を同時に実現する回
路を備えた従来の半導体メモリ装置の一例について図６
及び図７を参照しながら説明する。
【０００４】図６において、符号１は、語構成を決定す
るために組み立て時にＶｃｃレベル（Ｖｃｃ端子）又は
Ｖｓｓレベル（Ｖｓｓ端子）にワイヤボンディングを介
して接続されるオプションパッドであるＴＭ０パッド及
びＴＭ１パッドを示す。符号２は、上記各ＴＭパッド１
の電位レベルを判定し、語構成信号を出力する語構成入
力回路を示す。符号５は、上記各語構成入力回路２から
出力される２つの語構成信号をもとに最終的な語構成を
決定する最終語構成信号（ＳＸ４、ＳＸ８、ＳＸ１６）
を発生する最終語構成決定回路である。ここで、各最終
語構成信号ＳＸ４，ＳＸ８，ＳＸ１６は、それぞれ異な
る語構成であるＸ４構成，Ｘ８構成，Ｘ１６構成に対応
する信号を意味する。また、Ｘ４構成とは４個のＩ/O端
子を有するデバイスの語構成を意味し、Ｘ８構成とは８
個のＩ/O端子を有するデバイスの語構成を意味し、Ｘ１
６構成とは１６個のＩ/O端子を有するデバイスの語構成
を意味する。そして、図６には図示されていないが、各
信号ＳＸ４，ＳＸ８，ＳＸ１６に応じて、半導体装置の
内部制御回路内でデータバスの切換等を行って、各語構
成に応じた回路動作を行うように構成されている。
るために組み立て時にＶｃｃレベル（Ｖｃｃ端子）又は
Ｖｓｓレベル（Ｖｓｓ端子）にワイヤボンディングを介
して接続されるオプションパッドであるＴＭ０パッド及
びＴＭ１パッドを示す。符号２は、上記各ＴＭパッド１
の電位レベルを判定し、語構成信号を出力する語構成入
力回路を示す。符号５は、上記各語構成入力回路２から
出力される２つの語構成信号をもとに最終的な語構成を
決定する最終語構成信号（ＳＸ４、ＳＸ８、ＳＸ１６）
を発生する最終語構成決定回路である。ここで、各最終
語構成信号ＳＸ４，ＳＸ８，ＳＸ１６は、それぞれ異な
る語構成であるＸ４構成，Ｘ８構成，Ｘ１６構成に対応
する信号を意味する。また、Ｘ４構成とは４個のＩ/O端
子を有するデバイスの語構成を意味し、Ｘ８構成とは８
個のＩ/O端子を有するデバイスの語構成を意味し、Ｘ１
６構成とは１６個のＩ/O端子を有するデバイスの語構成
を意味する。そして、図６には図示されていないが、各
信号ＳＸ４，ＳＸ８，ＳＸ１６に応じて、半導体装置の
内部制御回路内でデータバスの切換等を行って、各語構
成に応じた回路動作を行うように構成されている。
【０００５】以上のように構成された半導体装置につい
て、以下、その語構成を決定するための動作について説
明する。
て、以下、その語構成を決定するための動作について説
明する。
【０００６】図７は、従来の半導体装置において、オプ
ションパッドであるＴＭ０パッド及びＴＭ１パッドがワ
イヤボンディングにより接続されるパッケージ部材の端
子をＶｓｓ端子とＶｃｃ端子とに切り換えることによ
り、３種類の語構成Ｘ４，Ｘ８及びＸ１６を実現した場
合の各デバイスの動作状態を示す図である。
ションパッドであるＴＭ０パッド及びＴＭ１パッドがワ
イヤボンディングにより接続されるパッケージ部材の端
子をＶｓｓ端子とＶｃｃ端子とに切り換えることによ
り、３種類の語構成Ｘ４，Ｘ８及びＸ１６を実現した場
合の各デバイスの動作状態を示す図である。
【０００７】従来の半導体装置では、図７に示すよう
に、例えばＴＭ０パッド及びＴＭ１パッドをともにＶｓ
ｓ端子に接続することにより、信号ＳＸ４のみハイレベ
ルになる。また、ＴＭ０パッドをＶｓｓ端子に、ＴＭ１
パッドをＶｃｃ端子に接続することにより、信号ＳＸ８
のみハイレベルになる。さらに、ＴＭ０パッドをＶｃｃ
端子に接続することにより、信号ＳＸ１６のみハイレベ
ルになる。ただし、この場合、ＴＭ１パッドの電位レベ
ルはいずれも同じである。このようにＴＭ０パッド，Ｔ
Ｍ１パッドがワイヤボンディングを介して接続される端
子を切り換えることで、レベルが変化する信号ＳＸ４、
ＳＸ８、ＳＸ１６を用いて、その他の内部制御回路をそ
れぞれの語構成に応じた制御・動作をするように構成す
ることができる。
に、例えばＴＭ０パッド及びＴＭ１パッドをともにＶｓ
ｓ端子に接続することにより、信号ＳＸ４のみハイレベ
ルになる。また、ＴＭ０パッドをＶｓｓ端子に、ＴＭ１
パッドをＶｃｃ端子に接続することにより、信号ＳＸ８
のみハイレベルになる。さらに、ＴＭ０パッドをＶｃｃ
端子に接続することにより、信号ＳＸ１６のみハイレベ
ルになる。ただし、この場合、ＴＭ１パッドの電位レベ
ルはいずれも同じである。このようにＴＭ０パッド，Ｔ
Ｍ１パッドがワイヤボンディングを介して接続される端
子を切り換えることで、レベルが変化する信号ＳＸ４、
ＳＸ８、ＳＸ１６を用いて、その他の内部制御回路をそ
れぞれの語構成に応じた制御・動作をするように構成す
ることができる。
【０００８】以上の例では、２つのボンディングオプシ
ョンパッドの電位レベルを制御することにより、３つの
語構成を同時に実現していた。
ョンパッドの電位レベルを制御することにより、３つの
語構成を同時に実現していた。
【０００９】
【発明が解決しようとする課題】しかしながら、上記従
来のようなボンディングオプションの構成では、語構成
の決定のために専用に設けた複数のボンディングオプシ
ョンパッドの電位レベルを論理演算することにより、語
構成を決定していたため、同一マスクを用いて実現可能
な語構成数が増加すればするほど、語構成決定のための
ボンディングオプションパッド数は増加し、チップ面積
の増大という問題点を有していた。例えば、同一マスク
で実現しうる語構成数が２つまでは、ボンディングオプ
ションパッドは１つでよいが、選択可能な語構成数を３
〜４つに増大すると、ボンディングオプションパッドは
２つになり、５〜８つの語構成を選択可能にしようとす
ると、ボンディングオプションパッドは３つ必要とな
り、チップ面積の増大を招いていた。
来のようなボンディングオプションの構成では、語構成
の決定のために専用に設けた複数のボンディングオプシ
ョンパッドの電位レベルを論理演算することにより、語
構成を決定していたため、同一マスクを用いて実現可能
な語構成数が増加すればするほど、語構成決定のための
ボンディングオプションパッド数は増加し、チップ面積
の増大という問題点を有していた。例えば、同一マスク
で実現しうる語構成数が２つまでは、ボンディングオプ
ションパッドは１つでよいが、選択可能な語構成数を３
〜４つに増大すると、ボンディングオプションパッドは
２つになり、５〜８つの語構成を選択可能にしようとす
ると、ボンディングオプションパッドは３つ必要とな
り、チップ面積の増大を招いていた。
【００１０】本発明は斯かる点に鑑みてなされたもので
あり、その目的は、同一マスクを用いて半導体装置の品
種をボンディングオプションで複数種類のいずれかに選
択するようにした半導体装置において、同一マスクで実
現可能な語構成数を増大を図りつつ、ボンディングオプ
ションパッド数の増大を抑制し、もって、チップ面積の
低減を図ることにある。
あり、その目的は、同一マスクを用いて半導体装置の品
種をボンディングオプションで複数種類のいずれかに選
択するようにした半導体装置において、同一マスクで実
現可能な語構成数を増大を図りつつ、ボンディングオプ
ションパッド数の増大を抑制し、もって、チップ面積の
低減を図ることにある。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明が講じた手段は、特定の品種でのみ必要な回路
に信号を供給するためのパッドを当該回路が不要な品種
を選択する場合にオプションパッドとして兼用させるこ
とにある。
に本発明が講じた手段は、特定の品種でのみ必要な回路
に信号を供給するためのパッドを当該回路が不要な品種
を選択する場合にオプションパッドとして兼用させるこ
とにある。
【００１２】具体的に請求項１の発明が講じた手段は、
同一マスクを用いて形成される半導体装置の品種を、半
導体装置のパッドとパッケージ部材等の外部部材の端子
とのボンディング関係の切換によって複数種類のいずれ
かに選択可能に構成された半導体装置において、上記外
部部材の電源端子に接続される第１のパッドと、上記第
１のパッドに接続され、第１のパッドの電圧レベルに応
じた第１の品種信号を発生する第１の品種入力回路と、
半導体装置の品種に応じて、上記外部部材の電源端子又
は信号端子に接続される第２のパッドと、上記第２のパ
ッドの電圧レベルに応じた第２の品種信号を発生する第
２の品種入力回路と、上記第１及び第２の品種入力回路
の出力側に接続され、上記第１及び第２の品種信号に応
じて、半導体装置の品種を決定する最終品種決定回路
と、半導体装置の品種が上記複数の品種のうち一部の品
種の場合のみ必要な特定回路とを設け、上記第２のパッ
ドが上記外部部材の信号端子に接続されたときには上記
特定回路と上記外部部材の信号端子とが信号の授受可能
な状態になる一方、上記第２のパッドが上記外部部材の
電源端子に接続されたときには上記特定回路が機能しな
い状態になるように構成したものである。
同一マスクを用いて形成される半導体装置の品種を、半
導体装置のパッドとパッケージ部材等の外部部材の端子
とのボンディング関係の切換によって複数種類のいずれ
かに選択可能に構成された半導体装置において、上記外
部部材の電源端子に接続される第１のパッドと、上記第
１のパッドに接続され、第１のパッドの電圧レベルに応
じた第１の品種信号を発生する第１の品種入力回路と、
半導体装置の品種に応じて、上記外部部材の電源端子又
は信号端子に接続される第２のパッドと、上記第２のパ
ッドの電圧レベルに応じた第２の品種信号を発生する第
２の品種入力回路と、上記第１及び第２の品種入力回路
の出力側に接続され、上記第１及び第２の品種信号に応
じて、半導体装置の品種を決定する最終品種決定回路
と、半導体装置の品種が上記複数の品種のうち一部の品
種の場合のみ必要な特定回路とを設け、上記第２のパッ
ドが上記外部部材の信号端子に接続されたときには上記
特定回路と上記外部部材の信号端子とが信号の授受可能
な状態になる一方、上記第２のパッドが上記外部部材の
電源端子に接続されたときには上記特定回路が機能しな
い状態になるように構成したものである。
【００１３】請求項２の発明が講じた手段は、請求項１
において、上記第２のパッドが外部部材の信号端子に接
続されている場合は、上記第２の品種入力回路が上記第
１の品種入力回路から出力される第１の品種信号に応じ
て非動作状態になるように構成したものである。
において、上記第２のパッドが外部部材の信号端子に接
続されている場合は、上記第２の品種入力回路が上記第
１の品種入力回路から出力される第１の品種信号に応じ
て非動作状態になるように構成したものである。
【００１４】請求項３の発明が講じた手段は、請求項１
又は２において、上記第２のパッド，上記第２の品種入
力回路及び上記特定回路の組を、複数個設ける構成とし
たものである。
又は２において、上記第２のパッド，上記第２の品種入
力回路及び上記特定回路の組を、複数個設ける構成とし
たものである。
【００１５】
【作用】請求項１の発明により、特定回路が品種の構成
上必要な場合は、第２のパッドはパッケージ部材の信号
端子に接続されるので、特定回路とパッケージ部材の信
号端子とが信号の授受可能な状態になり、特定回路を使
用することが可能となる。一方、特定回路が品種構成上
不要な場合は、第２のパッドはパッケージ部材の電源端
子に接続されて特定回路が機能しない状態になり、第２
のパッドが接続される電源端子の電圧レベルに応じた第
２の品種信号が第２の品種入力回路から出力され、最終
品種決定回路により半導体装置の品種が決定される。そ
の場合、第２のパッドとして、半導体装置の品種によっ
て必要となる特定回路をパッケージ部材の信号端子と接
続するための第２のパッドを兼用させることが可能とな
る。したがって、品種決定専用に必要なボンディングオ
プションパッド数の増大を抑制しながら、ボンディング
オプションによる複数品種の選択を行うことが可能とな
り、チップ面積を低減することができる。
上必要な場合は、第２のパッドはパッケージ部材の信号
端子に接続されるので、特定回路とパッケージ部材の信
号端子とが信号の授受可能な状態になり、特定回路を使
用することが可能となる。一方、特定回路が品種構成上
不要な場合は、第２のパッドはパッケージ部材の電源端
子に接続されて特定回路が機能しない状態になり、第２
のパッドが接続される電源端子の電圧レベルに応じた第
２の品種信号が第２の品種入力回路から出力され、最終
品種決定回路により半導体装置の品種が決定される。そ
の場合、第２のパッドとして、半導体装置の品種によっ
て必要となる特定回路をパッケージ部材の信号端子と接
続するための第２のパッドを兼用させることが可能とな
る。したがって、品種決定専用に必要なボンディングオ
プションパッド数の増大を抑制しながら、ボンディング
オプションによる複数品種の選択を行うことが可能とな
り、チップ面積を低減することができる。
【００１６】請求項２の発明により、特定回路が必要な
品種の場合は、外部部材の信号端子から第２のパッドに
信号が入力されても、第２の品種入力回路が非動作状態
になり、最終品種決定回路において、第１の品種信号の
レベルによって半導体装置の品種が決定される。したが
って、品種の選択機能を損ねることなく、余分な電流の
消費が抑制されることになる。
品種の場合は、外部部材の信号端子から第２のパッドに
信号が入力されても、第２の品種入力回路が非動作状態
になり、最終品種決定回路において、第１の品種信号の
レベルによって半導体装置の品種が決定される。したが
って、品種の選択機能を損ねることなく、余分な電流の
消費が抑制されることになる。
【００１７】請求項３の発明により、選択可能な品種の
数が多い場合にも、特性の品種で不要となる特定回路の
パッドを品種決定のためのボンディングオプションパッ
ドとして兼用することで、ボンディングオプションパッ
ドの増大をさらに抑制することができる。
数が多い場合にも、特性の品種で不要となる特定回路の
パッドを品種決定のためのボンディングオプションパッ
ドとして兼用することで、ボンディングオプションパッ
ドの増大をさらに抑制することができる。
【００１８】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１９】（第１実施例）まず、第１実施例について
説明する。半導体装置特に半導体メモリ装置では、同一
マスクで作成したチップをボンディングオプションによ
り異なる品種に組み立て、出荷している。ここで、品種
とは、半導体メモリ装置であるダイナミックランダムア
クセスメモリの場合、語構成、リフレッシュ周期、動作
速度等の異なった製品群を示す。
説明する。半導体装置特に半導体メモリ装置では、同一
マスクで作成したチップをボンディングオプションによ
り異なる品種に組み立て、出荷している。ここで、品種
とは、半導体メモリ装置であるダイナミックランダムア
クセスメモリの場合、語構成、リフレッシュ周期、動作
速度等の異なった製品群を示す。
【００２０】本実施例では、異なる品種の一例として、
同一マスクで３つの語構成（Ｘ４構成、Ｘ８構成、Ｘ１
６構成）を実現できる半導体装置、特に半導体メモリ装
置に関して説明する。このＸ７構成，Ｘ８構成，Ｘ１６
構成の意味については、上記従来の技術の欄で説明した
とおりである。
同一マスクで３つの語構成（Ｘ４構成、Ｘ８構成、Ｘ１
６構成）を実現できる半導体装置、特に半導体メモリ装
置に関して説明する。このＸ７構成，Ｘ８構成，Ｘ１６
構成の意味については、上記従来の技術の欄で説明した
とおりである。
【００２１】図１は、本発明の実施例における半導体メ
モリ装置の語構成決定回路の構成を示す電気回路図であ
る。図１において、符号１は組み立て時にある電位レベ
ルに固定される第１のパッドであるＴＭパッド、符号３
は語構成上不要になる場合がある第２のパッドであるＤ
Ｑ１５パッドをそれぞれ示し、本実施例では、ＴＭパッ
ド１は品種決定専用のボンディングオプションパッドで
あり、ＤＱ１５パッド３はＸ１６構成のときのみ必要な
特定回路にパッケージの信号端子（ＤＱ１５端子）から
信号を供給するために使用されるもので、Ｘ１６以外の
語構成では不要となるものである。また、符号２は上記
ＴＭパッド１の電位レベルに応じて第１の語構成信号Ｉ
ＮＴＴＭ０を出力する第１の語構成入力回路、符号４は
上記ＤＱ１５パッド３の電位に応じ、かつ上記第１の語
構成信号ＩＮＴＴＭ０により制御されて、第２の語構成
信号ＩＮＴＴＭ１を出力する第２の語構成入力回路、符
号５は上記第１及び第２の語構成信号ＩＮＴＴＭ０，Ｉ
ＮＴＴＭ１に基づき、最終的な語構成決定信号ＳＸ４、
ＳＸ８、ＳＸ１６を出力する最終語構成決定回路、符号
６はＤＱ１５パッド３と半導体装置の内部の特定回路
（図示せず）との間における信号の入出力を制御するた
めの入出力用バッファをそれぞれ示す。
モリ装置の語構成決定回路の構成を示す電気回路図であ
る。図１において、符号１は組み立て時にある電位レベ
ルに固定される第１のパッドであるＴＭパッド、符号３
は語構成上不要になる場合がある第２のパッドであるＤ
Ｑ１５パッドをそれぞれ示し、本実施例では、ＴＭパッ
ド１は品種決定専用のボンディングオプションパッドで
あり、ＤＱ１５パッド３はＸ１６構成のときのみ必要な
特定回路にパッケージの信号端子（ＤＱ１５端子）から
信号を供給するために使用されるもので、Ｘ１６以外の
語構成では不要となるものである。また、符号２は上記
ＴＭパッド１の電位レベルに応じて第１の語構成信号Ｉ
ＮＴＴＭ０を出力する第１の語構成入力回路、符号４は
上記ＤＱ１５パッド３の電位に応じ、かつ上記第１の語
構成信号ＩＮＴＴＭ０により制御されて、第２の語構成
信号ＩＮＴＴＭ１を出力する第２の語構成入力回路、符
号５は上記第１及び第２の語構成信号ＩＮＴＴＭ０，Ｉ
ＮＴＴＭ１に基づき、最終的な語構成決定信号ＳＸ４、
ＳＸ８、ＳＸ１６を出力する最終語構成決定回路、符号
６はＤＱ１５パッド３と半導体装置の内部の特定回路
（図示せず）との間における信号の入出力を制御するた
めの入出力用バッファをそれぞれ示す。
【００２２】以上のように構成された半導体装置につい
て、さらに図２及び図３を参照しながらその動作を説明
する。
て、さらに図２及び図３を参照しながらその動作を説明
する。
【００２３】図２は、本実施例の半導体装置の語構成決
定の動作状態を示すものである。また、図３ａ−図３ｃ
は、Ｘ４構成を有する４I/O のデバイス，Ｘ８構成を有
する８I/O のデバイス，Ｘ１６構成を有する１６I/O の
デバイスにおけるチップと外部部材（パッケージ）との
ボンディング状態を概略的に示す図である。
定の動作状態を示すものである。また、図３ａ−図３ｃ
は、Ｘ４構成を有する４I/O のデバイス，Ｘ８構成を有
する８I/O のデバイス，Ｘ１６構成を有する１６I/O の
デバイスにおけるチップと外部部材（パッケージ）との
ボンディング状態を概略的に示す図である。
【００２４】図３ａに示すように、Ｘ４構成を有する４
I/O のデバイスの場合、半導体チップのＴＭパッド１及
びＤＱ１５パッド３は、パッケージ側のＶｓｓ端子にボ
ンディングされる。そして図２に示すように、最終語構
成決定回路５の出力は、信号ＳＸ４のみハイレベルにな
り、信号ＳＸ８及びＳＸ１６はロウレベルになる。
I/O のデバイスの場合、半導体チップのＴＭパッド１及
びＤＱ１５パッド３は、パッケージ側のＶｓｓ端子にボ
ンディングされる。そして図２に示すように、最終語構
成決定回路５の出力は、信号ＳＸ４のみハイレベルにな
り、信号ＳＸ８及びＳＸ１６はロウレベルになる。
【００２５】次に、図３ｂに示すように、Ｘ８構成を有
する８I/O のデバイスの場合、半導体チップのＴＭパッ
ド１はパッケージ側のＶｓｓ端子に、半導体チップのＤ
Ｑ１５パッド３はパッケージ側のＶｃｃ端子にボンディ
ングされる。そして、図２に示すように、最終語構成決
定回路５の出力は、信号ＳＸ８のみハイレベルになり、
信号ＳＸ４及び信号ＳＸ１６はロウレベルになる。
する８I/O のデバイスの場合、半導体チップのＴＭパッ
ド１はパッケージ側のＶｓｓ端子に、半導体チップのＤ
Ｑ１５パッド３はパッケージ側のＶｃｃ端子にボンディ
ングされる。そして、図２に示すように、最終語構成決
定回路５の出力は、信号ＳＸ８のみハイレベルになり、
信号ＳＸ４及び信号ＳＸ１６はロウレベルになる。
【００２６】次に、Ｘ１６構成を有する１６I/O のデバ
イスの場合、半導体チップのＴＭパッド１はパッケージ
側のＶｃｃ端子にボンディングされ、半導体チップのＤ
Ｑ１５パッド３はパッケージ側のＤＱ１５端子に接続さ
れる。そして、図２に示すように、最終語構成決定回路
５の出力は、信号ＳＸ１６のみハイレベルになり、信号
ＳＸ４及び信号ＳＸ８はロウレベルになる。また、この
場合、図１に示す回路において、上記第１の語構成信号
ＩＮＴＴＭ０によって第２の語構成入力回路４は非動作
状態になっており、パッケージ部材のＤＱ１５端子に接
続されたＤＱ１５パッド３の電位レベルの変化による第
２の語構成入力回路４の消費電流は抑えられている。
イスの場合、半導体チップのＴＭパッド１はパッケージ
側のＶｃｃ端子にボンディングされ、半導体チップのＤ
Ｑ１５パッド３はパッケージ側のＤＱ１５端子に接続さ
れる。そして、図２に示すように、最終語構成決定回路
５の出力は、信号ＳＸ１６のみハイレベルになり、信号
ＳＸ４及び信号ＳＸ８はロウレベルになる。また、この
場合、図１に示す回路において、上記第１の語構成信号
ＩＮＴＴＭ０によって第２の語構成入力回路４は非動作
状態になっており、パッケージ部材のＤＱ１５端子に接
続されたＤＱ１５パッド３の電位レベルの変化による第
２の語構成入力回路４の消費電流は抑えられている。
【００２７】以上のように、各構成Ｘ４，Ｘ８，Ｘ１６
に応じて出力される信号ＳＸ４、ＳＸ８、ＳＸ１６に応
じて、内部制御回路（図示省略）におけるデータバスの
接続の切換等を行って、それぞれの語構成に応じた回路
動作にすることにより、半導体メモリ装置を制御してい
る。
に応じて出力される信号ＳＸ４、ＳＸ８、ＳＸ１６に応
じて、内部制御回路（図示省略）におけるデータバスの
接続の切換等を行って、それぞれの語構成に応じた回路
動作にすることにより、半導体メモリ装置を制御してい
る。
【００２８】以上のように、本実施例によれば、選択さ
れる語構成等の品種によっては使用しないＤＱ１５パッ
ド３を、品種決定のためのオプションパッドとして兼用
することができるので、同一マスクを用いて実現可能な
語構成数の増加によるオプションパッド数の増加を抑え
ることができる。本実施例のように、同一マスクを用い
て３つの語構成を選択しうる半導体装置を形成しようと
すると、従来では、オプションパッド数は２つ必要であ
るのに対し、本実施例では１つで済むことになり、その
分チップ面積の低減化が図れる。これは、特に、ダイナ
ミックランダムアクセスメモリ（ＤＲＡＭ）等の半導体
メモリ装置のコスト低減に効果が大きい。
れる語構成等の品種によっては使用しないＤＱ１５パッ
ド３を、品種決定のためのオプションパッドとして兼用
することができるので、同一マスクを用いて実現可能な
語構成数の増加によるオプションパッド数の増加を抑え
ることができる。本実施例のように、同一マスクを用い
て３つの語構成を選択しうる半導体装置を形成しようと
すると、従来では、オプションパッド数は２つ必要であ
るのに対し、本実施例では１つで済むことになり、その
分チップ面積の低減化が図れる。これは、特に、ダイナ
ミックランダムアクセスメモリ（ＤＲＡＭ）等の半導体
メモリ装置のコスト低減に効果が大きい。
【００２９】（第２実施例）次に、５語構成を同一マス
クを用いて実現するようにした第２実施例について説明
する。図４は、本実施例に係る半導体装置の最終語構成
決定回路等の部分の構成を示すブロック図である。ま
た、図５は、５語構成における１I/O ，４I/O，８I/O
，１６I/O ，３２I/O のデバイスの動作状態を示す図
である。
クを用いて実現するようにした第２実施例について説明
する。図４は、本実施例に係る半導体装置の最終語構成
決定回路等の部分の構成を示すブロック図である。ま
た、図５は、５語構成における１I/O ，４I/O，８I/O
，１６I/O ，３２I/O のデバイスの動作状態を示す図
である。
【００３０】図４において、符号１は組み立て時にある
電位レベルに固定される第１のパッドであるＴＭパッ
ド、符号２は上記ボンディングオプションパッド１の電
位レベルを判定して、第１の語構成信号ＩＮＴＴＭ０を
出力する第１の語構成入力回路、符号３ａ，３ｂは語構
成上不要になる場合がある第２のパッドであるＤＱ３１
パッド，ＤＱ３０パッドをそれぞれ示し、本実施例で
は、ＤＱ３１，ＤＱ３０パッド３ａ，３ｂは、Ｘ３２構
成以外の語構成では不要となるものである。また、符号
４ａは上記第１の語構成信号ＩＮＴＴＭ０により制御さ
れ、上記ＤＱ３１パッド３ａの電位レベルを判定し、第
２の語構成信号ＩＮＴＴＭ１を出力する第２の語構成入
力回路、符号４ｂは上記第２の語構成信号ＩＮＴＴＭ１
により制御され、上記ＤＱ３０パッド３ｂの電位レベル
を判定し、第３の語構成信号ＩＮＴＴＭ２を出力する第
３の語構成入力回路、符号７は上記第１及び第２の語構
成信号をもとに、最終的な語構成を決定する信号（ＳＸ
１，ＳＸ４、ＳＸ８、ＳＸ１６，ＳＸ３２）を出力する
最終語構成決定回路、符号６ａ，６ｂはＤＱ３１，３０
パッド３ａ，３ｂの入出力用バッファをそれぞれ示す。
電位レベルに固定される第１のパッドであるＴＭパッ
ド、符号２は上記ボンディングオプションパッド１の電
位レベルを判定して、第１の語構成信号ＩＮＴＴＭ０を
出力する第１の語構成入力回路、符号３ａ，３ｂは語構
成上不要になる場合がある第２のパッドであるＤＱ３１
パッド，ＤＱ３０パッドをそれぞれ示し、本実施例で
は、ＤＱ３１，ＤＱ３０パッド３ａ，３ｂは、Ｘ３２構
成以外の語構成では不要となるものである。また、符号
４ａは上記第１の語構成信号ＩＮＴＴＭ０により制御さ
れ、上記ＤＱ３１パッド３ａの電位レベルを判定し、第
２の語構成信号ＩＮＴＴＭ１を出力する第２の語構成入
力回路、符号４ｂは上記第２の語構成信号ＩＮＴＴＭ１
により制御され、上記ＤＱ３０パッド３ｂの電位レベル
を判定し、第３の語構成信号ＩＮＴＴＭ２を出力する第
３の語構成入力回路、符号７は上記第１及び第２の語構
成信号をもとに、最終的な語構成を決定する信号（ＳＸ
１，ＳＸ４、ＳＸ８、ＳＸ１６，ＳＸ３２）を出力する
最終語構成決定回路、符号６ａ，６ｂはＤＱ３１，３０
パッド３ａ，３ｂの入出力用バッファをそれぞれ示す。
【００３１】上記図４及び図５に示すように、５語構成
を実現する場合でも、語構成の種類決定専用に設けるオ
プションパッド数はＴＭパッド１だけつまり１つのみで
よい。つまり、ある品種のときのみ使用されるパッドが
十分あれば、同一マスクを用いて実現させようとする語
構成の数がいくら多くなっても、追加するオプションパ
ッド数は１つでよい。
を実現する場合でも、語構成の種類決定専用に設けるオ
プションパッド数はＴＭパッド１だけつまり１つのみで
よい。つまり、ある品種のときのみ使用されるパッドが
十分あれば、同一マスクを用いて実現させようとする語
構成の数がいくら多くなっても、追加するオプションパ
ッド数は１つでよい。
【００３２】次に、下記表１は、本発明と従来利とにお
ける増加オプションパッド数を比較した例を示す。
ける増加オプションパッド数を比較した例を示す。
【００３３】
【表１】 上記表１に示すように、本発明を用いると、同一マスク
を用いて実現させる語構成数が多くなればなるほど、従
来に比べ、オプションパッド削減の効果は大きくなる。
また、本実施例では、語構成上不要になるパッドとして
入出力端子のＤＱ１５パッドを示したが、他の端子で実
現してもよい。
を用いて実現させる語構成数が多くなればなるほど、従
来に比べ、オプションパッド削減の効果は大きくなる。
また、本実施例では、語構成上不要になるパッドとして
入出力端子のＤＱ１５パッドを示したが、他の端子で実
現してもよい。
【００３４】さらに、本実施例では、同一マスクを用い
て異なる品種をボンディングオプションにより実現する
一例として、異なる語構成を実現する場合について説明
したが、本発明はかかる実施例に限定されるものではな
く、例えばリフレッシュ周期の設定等、品種構成上、不
必要になるパッドが存在する他の品種構成要素の違いに
対しても適用することができる。例えば、１Ｋリフレッ
シュ、２Ｋリフレッシュ、４Ｋリフレッシュ等複数のリ
フレッシュ周期を持つ場合には、１６ＭビットＤＲＡＭ
の１Ｋリフレッシュ，２Ｋリフレッシュ時には不必要に
なるアドレスパッドであるＡ１１パッドを第１実施例に
おけるＤＱ１５パッドと同様に利用することにより、オ
プションパッド数の低減を図ることができる。
て異なる品種をボンディングオプションにより実現する
一例として、異なる語構成を実現する場合について説明
したが、本発明はかかる実施例に限定されるものではな
く、例えばリフレッシュ周期の設定等、品種構成上、不
必要になるパッドが存在する他の品種構成要素の違いに
対しても適用することができる。例えば、１Ｋリフレッ
シュ、２Ｋリフレッシュ、４Ｋリフレッシュ等複数のリ
フレッシュ周期を持つ場合には、１６ＭビットＤＲＡＭ
の１Ｋリフレッシュ，２Ｋリフレッシュ時には不必要に
なるアドレスパッドであるＡ１１パッドを第１実施例に
おけるＤＱ１５パッドと同様に利用することにより、オ
プションパッド数の低減を図ることができる。
【００３５】
【発明の効果】請求項１の発明によれば、同一マスクを
用いて複数の品種をボンディングオプションにより実現
するようにした半導体装置において、第１のパッドに接
続される第１の品種入力回路から第１の品種信号を出力
し、第２のパッドに接続される第２の品種入力回路から
第２の品種信号を出力して、両信号によって半導体装置
の品種を決定する一方、上記第２のパッドとして特定品
種でのみ必要な特定回路のパッドを利用する構成とした
ので、品種決定専用に必要なボンディングオプションパ
ッド数の増大を抑制しながら、ボンディングオプション
による複数品種の選択を行うことが可能となり、よっ
て、チップ面積の低減を図ることができる。
用いて複数の品種をボンディングオプションにより実現
するようにした半導体装置において、第１のパッドに接
続される第１の品種入力回路から第１の品種信号を出力
し、第２のパッドに接続される第２の品種入力回路から
第２の品種信号を出力して、両信号によって半導体装置
の品種を決定する一方、上記第２のパッドとして特定品
種でのみ必要な特定回路のパッドを利用する構成とした
ので、品種決定専用に必要なボンディングオプションパ
ッド数の増大を抑制しながら、ボンディングオプション
による複数品種の選択を行うことが可能となり、よっ
て、チップ面積の低減を図ることができる。
【００３６】請求項２の発明によれば、請求項１におい
て、特定回路が使用される品種について、第１の品種入
力回路からの第１の品種信号に応じて第２の品種入力回
路が非動作状態になるようにしたので、品種の選択機能
を損ねることなく、余分な電流の消費の抑制を図ること
ができる。
て、特定回路が使用される品種について、第１の品種入
力回路からの第１の品種信号に応じて第２の品種入力回
路が非動作状態になるようにしたので、品種の選択機能
を損ねることなく、余分な電流の消費の抑制を図ること
ができる。
【００３７】請求項３の発明によれば、第２のパッド，
第２の品種入力回路及び特定回路の組を複数組設けたの
で、選択可能な品種の数の増大を図りつつ、ボンディン
グオプションパッド数の増大の抑制を図ることができ
る。
第２の品種入力回路及び特定回路の組を複数組設けたの
で、選択可能な品種の数の増大を図りつつ、ボンディン
グオプションパッド数の増大の抑制を図ることができ
る。
【図１】第１実施例の３語構成を同一マスクで実現する
場合における半導体装置の語構成決定回路及びパッドの
付近の構成を示す電気回路図である。
場合における半導体装置の語構成決定回路及びパッドの
付近の構成を示す電気回路図である。
【図２】第１実施例における各語構成を有するデバイス
の語構成決定のための動作状態を示す図である。
の語構成決定のための動作状態を示す図である。
【図３】第１実施例の各語構成を有する半導体装置にお
ける半導体チップとパッケージ側とのボンディング状態
を概略的に説明する平面図である。
ける半導体チップとパッケージ側とのボンディング状態
を概略的に説明する平面図である。
【図４】第２実施例の５語構成を同一マスクで実現する
場合における半導体装置の語構成決定回路及びパッド付
近の構成を示す電気回路図である。
場合における半導体装置の語構成決定回路及びパッド付
近の構成を示す電気回路図である。
【図５】第２実施例における各語構成を有するデバイス
の語構成決定のための動作状態を示す図である。
の語構成決定のための動作状態を示す図である。
【図６】従来の３語構成を同一マスクで実現する場合に
おける半導体装置の語構成決定回路及びパッド付近の構
成を示す電気回路図である。
おける半導体装置の語構成決定回路及びパッド付近の構
成を示す電気回路図である。
【図７】従来例における各語構成を有するデバイスの語
構成決定のための動作状態を示す図である。
構成決定のための動作状態を示す図である。
１ ＴＭパッド（第１のパッド） ２ 第１の語構成入力回路（第１の品種入力回路） ３ ＤＱ１５パッド（第２のパッド） ４ 第２の語構成入力回路（第２の品種入力回路） ５，７ 最終語構成決定回路（最終品種決定回路） ６ 入出力用バッファ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岩成 俊一 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 白▲はま▼ 政則 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 藤原 淳 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (3)
- 【請求項１】 同一マスクを用いて形成される半導体装
置の品種を、半導体装置のパッドとパッケージ部材等の
外部部材の端子とのボンディング関係の切換によって複
数種類のいずれかに選択可能に構成された半導体装置に
おいて、 上記外部部材の電源端子に接続される第１のパッドと、 上記第１のパッドに接続され、第１のパッドの電圧レベ
ルに応じた第１の品種信号を発生する第１の品種入力回
路と、 半導体装置の品種に応じて、上記外部部材の電源端子又
は信号端子に接続される第２のパッドと、 上記第２のパッドの電圧レベルに応じた第２の品種信号
を発生する第２の品種入力回路と、 上記第１及び第２の品種入力回路の出力側に接続され、
上記第１及び第２の品種信号に応じて、半導体装置の品
種を決定する最終品種決定回路と、 半導体装置の品種が上記複数の品種のうち一部の品種の
場合のみ必要な特定回路とを備え、 上記第２のパッドが上記外部部材の信号端子に接続され
たときには上記特定回路と上記外部部材の信号端子とが
信号の授受可能な状態になる一方、上記第２のパッドが
上記外部部材の電源端子に接続されたときには上記特定
回路が機能しない状態になるように構成されていること
を特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 上記第２の品種入力回路は、上記第２のパッドが外部部
材の信号端子に接続されている場合は、上記第１の品種
入力回路から出力される第１の品種信号に応じて非動作
状態になるように構成されていることを特徴とする半導
体装置。 - 【請求項３】 請求項１又は２記載の半導体装置におい
て、 上記第２のパッド，上記第２の品種入力回路及び上記特
定回路の組は、複数個設けられていることを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14628195A JPH08340020A (ja) | 1995-06-13 | 1995-06-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14628195A JPH08340020A (ja) | 1995-06-13 | 1995-06-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08340020A true JPH08340020A (ja) | 1996-12-24 |
Family
ID=15404175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14628195A Withdrawn JPH08340020A (ja) | 1995-06-13 | 1995-06-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08340020A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6697296B2 (en) | 2001-06-13 | 2004-02-24 | Renesas Technology Corp. | Clock synchronous semiconductor memory device |
| US6714461B2 (en) | 2001-06-12 | 2004-03-30 | Renesas Technology Corp. | Semiconductor device with data output circuit having slew rate adjustable |
| US6721223B2 (en) | 2001-06-15 | 2004-04-13 | Renesas Technology Corp. | Semiconductor memory device |
| KR100467368B1 (ko) * | 2002-06-24 | 2005-01-24 | 주식회사 하이닉스반도체 | 패키지 테스트 시간을 줄이기 위한 반도체 메모리 소자 |
| JP2013062289A (ja) * | 2011-09-12 | 2013-04-04 | Renesas Electronics Corp | 半導体チップ |
-
1995
- 1995-06-13 JP JP14628195A patent/JPH08340020A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6714461B2 (en) | 2001-06-12 | 2004-03-30 | Renesas Technology Corp. | Semiconductor device with data output circuit having slew rate adjustable |
| US6697296B2 (en) | 2001-06-13 | 2004-02-24 | Renesas Technology Corp. | Clock synchronous semiconductor memory device |
| US6721223B2 (en) | 2001-06-15 | 2004-04-13 | Renesas Technology Corp. | Semiconductor memory device |
| KR100467368B1 (ko) * | 2002-06-24 | 2005-01-24 | 주식회사 하이닉스반도체 | 패키지 테스트 시간을 줄이기 위한 반도체 메모리 소자 |
| JP2013062289A (ja) * | 2011-09-12 | 2013-04-04 | Renesas Electronics Corp | 半導体チップ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7872936B2 (en) | System and method for packaged memory | |
| KR100485547B1 (ko) | 다양한 패키지에 대응할 수 있는 반도체 기억 장치 | |
| KR100711100B1 (ko) | 메모리 모듈 및 이를 구비하는 메모리 시스템 | |
| JP2003045179A (ja) | 半導体素子及びそれを用いた半導体メモリモジュール | |
| US20130227229A1 (en) | Semiconductor device that burst-outputs read data | |
| JP3895925B2 (ja) | 半導体記憶装置とテストシステム | |
| JP2008310918A (ja) | 半導体記憶装置 | |
| JP2001210099A (ja) | 半導体集積回路 | |
| JP4025002B2 (ja) | 半導体記憶装置 | |
| US5373470A (en) | Method and circuit for configuring I/O devices | |
| JPH08340020A (ja) | 半導体装置 | |
| JP2003030985A (ja) | 半導体記憶装置の電源制御回路 | |
| KR100400049B1 (ko) | 행 선택신호에 의해 구동되는 워드 라인 및 이와 평행하게배치되는 열 선택신호 라인을 포함하는 반도체 메모리 장치 | |
| JP5212100B2 (ja) | 半導体メモリおよびメモリシステム | |
| KR100490657B1 (ko) | 메모리 출력능력의 가변제어 장치 및 방법 | |
| US7099175B2 (en) | Semiconductor memory integrated circuit | |
| JP6368845B1 (ja) | メモリデバイス | |
| JP5398664B2 (ja) | 半導体メモリ | |
| JPH04339396A (ja) | ダイナミックランダムアクセスメモリ装置 | |
| US7930465B2 (en) | Determining operation mode for semiconductor memory device | |
| KR20170082798A (ko) | 메모리 모듈 | |
| JP2005332407A (ja) | 半導体メモリ装置の改善されたミラーモード動作システム及びその装置、並びにその方法 | |
| KR20210134422A (ko) | 메모리 디바이스에서의 커맨드 및 어드레스 스와핑의 집중식 배치 | |
| JP6846225B2 (ja) | 検査回路、半導体記憶素子、半導体装置、および接続検査方法 | |
| JP2006215854A (ja) | 半導体メモリシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020903 |