KR101020291B1 - 프리드라이버 및 이를 이용한 출력드라이버회로 - Google Patents

프리드라이버 및 이를 이용한 출력드라이버회로 Download PDF

Info

Publication number
KR101020291B1
KR101020291B1 KR1020090008509A KR20090008509A KR101020291B1 KR 101020291 B1 KR101020291 B1 KR 101020291B1 KR 1020090008509 A KR1020090008509 A KR 1020090008509A KR 20090008509 A KR20090008509 A KR 20090008509A KR 101020291 B1 KR101020291 B1 KR 101020291B1
Authority
KR
South Korea
Prior art keywords
pull
signal
control signal
predriver
response
Prior art date
Application number
KR1020090008509A
Other languages
English (en)
Other versions
KR20100089313A (ko
Inventor
이상권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090008509A priority Critical patent/KR101020291B1/ko
Priority to US12/455,595 priority patent/US7956654B2/en
Priority to JP2009144211A priority patent/JP2010182393A/ja
Publication of KR20100089313A publication Critical patent/KR20100089313A/ko
Application granted granted Critical
Publication of KR101020291B1 publication Critical patent/KR101020291B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 풀업코드신호, 풀다운코드신호, 프리드라이버 선택신호 및 리드제어신호를 입력받아, 풀업제어신호 및 풀다운제어신호를 생성하는 프리드라이버 제어신호 생성부; 상기 풀업제어신호 및 상기 풀다운제어신호에 응답하여 구동되어, 내부 데이터를 입력받아 풀업구동신호 및 풀다운구동신호를 구동하는 프리드라이버; 및 상기 풀업구동신호 및 상기 풀다운구동신호를 입력받아 DQ 패드로 출력되는 출력데이터를 구동하는 드라이버를 포함하되, 상기 풀업제어신호 및 상기 풀다운제어신호는 리드 동작 구간에서 상기 프리드라이버가 선택되고, 기설정된 상기 코드신호의 조합이 입력되는 경우 인에이블되는 출력드라이버회로를 제공한다.
Figure R1020090008509
풀업코드신호, 풀다운코드신호, LVT, 프리드라이버, MRS

Description

프리드라이버 및 이를 이용한 출력드라이버회로{PREDRIVER AND OUTPUT DRIVER CIRCUIT USING THE SAME}
본 발명은 반도체 메모리 장치에 관한 것으로, 더욱 구체적으로는 동작속도를 향상시킬 수 있는 프리드라이버 및 이를 이용한 출력드라이버회로에 관한 것이다.
일반적으로 반도체 메모리 장치의 출력드라이버회로는 내부 데이터를 출력 단자, 즉 DQ 패드를 통해 칩 외부로 출력하고자 할 때 사용된다. 출력드라이버회로는 내부 데이터를 입력받아 DQ 패드로 출력되는 출력데이터를 설정된 구동세기(driving strength)로 구동한다.
도 1은 종래기술에 따른 출력드라이버회로의 구성을 도시한 블럭도이다.
도시된 바와 같이, 종래의 출력드라이버회로는 내부 데이터(DATA)를 입력받아 풀업제어신호(PO) 및 풀다운제어신호(NOB)에 응답하여 풀업구동신호(PUB) 및 풀다운구동신호(PD)를 생성하는 프리드라이버(10)와, 풀업구동신호(PUB) 및 풀다운구 동신호(PD)를 입력받아 DQ 패드(14)로 출력되는 출력데이터(DQ)를 구동하는 드라이버(12)로 구성된다. 드라이버(12)는 풀업구동신호(PUB)에 응답하여 출력데이터(DQ)를 풀업구동하는 풀업소자와 풀다운구동신호(PD)에 응답하여 출력데이터(DQ)를 풀다운구동하는 풀다운소자로 구성된다.
이와 같이 구성된 출력드라이버회로의 동작 속도를 향상시키기 위해서는 드라이버(12)에 포함된 풀업소자와 풀다운소자의 사이즈를 증가시켜 구동세기를 증가시켜야 한다. 드라이버(12)에 포함된 풀업소자와 풀다운소자의 사이즈가 증가하는 경우 풀업소자와 풀다운소자를 동작시키는 풀업구동신호(PUB) 및 풀다운구동신호(PD)의 레벨 또한 증가하여야하므로 프리드라이버(10)의 사이즈도 증가해야 한다. 프리드라이버(10)의 사이즈 증가는 리드 또는 라이트 동작시 소모 전류 증가와 출력드라이버회로의 동작 속도 저하의 요인으로 작용하는 문제가 있다.
본 발명은 문턱전압이 낮은 MOS 트랜지스터를 이용하여 프리드라이버를 구현함으로써, 전류소모를 감소시킬 수 있는 출력드라이버회로를 개시한다.
또한, 본 발명은 리드 동작 구간에서만 프리드라이버가 구동되도록 함으로써, 스탠바이 상태에서 누설전류가 발생하는 것을 방지할 수 있도록 한 출력드라이버회로를 개시한다.
이를 위해 본 발명은 낮은 문턱전압을 갖는 MOS 트랜지스터로 구성되어, 내부 데이터를 입력받아 구동신호를 구동하는 구동부; 및 리드 동작 구간이 아닌 경우 상기 구동부의 구동을 중단시키는 스위치부를 포함하는 프리드라이버를 제공한다.
본 발명에서, 상기 구동부는 상기 내부 데이터에 응답하여 상기 구동신호가 출력되는 제1 노드를 풀업구동하는 풀업소자; 및 상기 내부 데이터에 응답하여 상기 제1 노드를 풀다운구동하는 풀다운소자를 포함한다.
본 발명에서, 상기 스위치부는 상기 리드 동작 구간이 아닌 경우 턴온되어 상기 풀업소자를 턴오프시키는 제1 스위치소자; 및 상기 리드 동작 구간이 아닌 경우 턴온되어 상기 풀다운소자를 턴오프시키는 제2 스위치소자를 포함한다.
또한, 본 발명은 풀업코드신호, 풀다운코드신호, 프리드라이버 선택신호 및 리드제어신호를 입력받아, 풀업제어신호 및 풀다운제어신호를 생성하는 프리드라이버 제어신호 생성부; 상기 풀업제어신호 및 상기 풀다운제어신호에 응답하여 구동 되어, 내부 데이터를 입력받아 풀업구동신호 및 풀다운구동신호를 구동하는 프리드라이버; 및 상기 풀업구동신호 및 상기 풀다운구동신호를 입력받아 DQ 패드로 출력되는 출력데이터를 구동하는 드라이버를 포함하되, 상기 풀업제어신호 및 상기 풀다운제어신호는 리드 동작 구간에서 상기 프리드라이버가 선택되고, 기설정된 상기 코드신호의 조합이 입력되는 경우 인에이블되는 출력드라이버회로를 제공한다.
본 발명에서, 상기 프리드라이버 제어신호 생성부는 상기 리드 동작 구간에서 상기 프리드라이버가 선택되고, 기설정된 상기 풀업코드신호 및 상기 풀다운코드신호의 조합이 입력되는 경우 인에이블되는 상기 풀업제어신호를 생성하는 제1 논리소자; 및 상기 리드 동작 구간에서 상기 프리드라이버가 선택되고, 기설정된 상기 풀업코드신호 및 상기 풀다운코드신호의 조합이 입력되는 경우 인에이블되는 상기 풀다운제어신호를 생성하는 제2 논리소자를 포함한다.
본 발명에서, 상기 제1 논리소자는 상기 풀업코드신호, 상기 프리드라이버 선택신호 및 상기 리드제어신호를 입력받아 부정논리합 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 제2 논리소자는 상기 풀다운코드신호, 상기 프리드라이버 선택신호 및 상기 리드제어신호를 입력받아 논리합 연산을 수행하는 것이 바람직하다.
본 발명에서, 상기 프리드라이버는 상기 풀업제어신호에 응답하여 상기 내부 데이터를 입력받아 상기 풀업구동신호를 구동하는 풀업 프리드라이버; 및 상기 풀다운제어신호에 응답하여 상기 내부 데이터를 입력받아 상기 풀다운구동신호를 구 동하는 풀다운 프리드라이버를 포함한다.
본 발명에서, 상기 풀업 프리드라이버는 전원전압과 제1 노드 사이에 연결되어, 상기 내부 데이터에 응답하여 턴온되는 제1 MOS 트랜지스터; 상기 제1 노드와 제2 노드 사이에 연결되어, 상기 내부 데이터에 응답하여 턴온되는 제2 MOS 트랜지스터; 상기 전원전압과 상기 제1 노드 사이에 연결되어, 상기 풀업제어신호에 응답하여 턴온되는 제3 MOS 트랜지스터; 및 상기 제2 노드와 접지전압 사이에 연결되어, 상기 풀업제어신호에 응답하여 턴온되는 제4 MOS 트랜지스터를 포함한다.
본 발명에서, 상기 제1 및 제2 MOS 트랜지스터는 상기 제3 및 제4 MOS 트랜지스터보다 낮은 문턱전압을 갖는 것이 바람직하다.
본 발명에서, 상기 풀다운 프리드라이버는 전원전압과 제1 노드 사이에 연결되어, 상기 풀다운제어신호에 응답하여 턴온되는 제1 MOS 트랜지스터; 상기 제1 노드와 제2 노드 사이에 연결되어, 상기 내부 데이터에 응답하여 턴온되는 제2 MOS 트랜지스터; 상기 제2 노드와 접지단 사이에 연결되어, 상기 내부 데이터에 응답하여 턴온되는 제3 MOS 트랜지스터; 및 상기 제2 노드와 접지전압 사이에 연결되어, 상기 풀다운제어신호에 응답하여 턴온되는 제4 MOS 트랜지스터를 포함한다.
본 발명에서, 상기 제2 및 제3 MOS 트랜지스터는 상기 제1 및 제4 MOS 트랜지스터보다 낮은 문턱전압을 갖는 것이 바람직하다.
본 발명에서, 상기 드라이버는 상기 풀업구동신호에 응답하여 상기 DQ 패드로 출력되는 상기 출력데이터를 풀업구동하는 풀업소자; 및 상기 풀다운구동신호에 응답하여 상기 DQ 패드로 출력되는 상기 출력데이터를 풀다운구동하는 풀다운소자 를 포함한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명의 일실시예에 따른 출력드라이버회로의 구성을 도시한 도면이다.
도시된 바와 같이, 본 실시예에 따른 출력드라이버회로는 코드신호 생성부(2), 프리드라이버 제어신호 생성부(3), 프리드라이버(4), 드라이버(5) 및 DQ 패드(6)로 구성된다. 프리드라이버(4)는 풀업 프리드라이버(40) 및 풀다운 프리드라이버(42)로 구성된다.
코드신호 생성부(2)는, 도 3에 도시된 바와 같이, ZQ 패드(미도시)의 신호(ZQ)와 기준전압(VREF)을 비교하여 제1 비교신호(COM1)를 생성하는 제1 비교부(21)와, 제1 비교신호(COM1)가 인에이블되는 경우 풀업코드신호(PCODEB)를 카운팅하는 풀업카운터(22)와, 출력데이터(DQ)와 기준전압(VREF)을 비교하여 제2 비교신호(COM2)를 생성하는 제2 비교부(23)와, 제2 비교신호(COM2)가 인에이블되는 경우 풀다운코드신호(NCODEB)를 카운팅하는 풀다운카운터(24)로 구성된다. 여기서, 코드신호 생성부(2)는 ZQ 패드의 신호(ZQ)를 풀업구동하는 구동력을 조절하기 위한 풀업코드신호(PCODEB)와, 출력데이터(DQ)를 풀다운구동하는 구동력을 조절하기 위 한 풀업코드신호(PCODEB)를 생성하여 ODT 회로의 저항값을 교정하는 임피던스 교정(ZQ calivration)을 수행한다. 본 실시예에 있어 1 비트의 풀업코드신호(PCODEB) 및 풀다운코드신호(NCODEB)를 생성하는 코드신호 생성부(2)를 예를 들어 설명하였지만 실시예에 따라서는 복수 비트의 풀업코드신호(PCODEB) 및 풀다운코드신호(NCODEB)를 생성하도록 구현할 수 있다.
프리드라이버 제어신호 생성부(3)는, 도 4에 도시된 바와 같이, 프리드라이버 선택신호(RON_SELB), 리드제어신호(RDCTRLB) 및 풀업코드신호(PCODEB)를 입력받아 부정 논리합 연산을 수행하여 풀업제어신호(PON)를 출력하는 노아게이트(NR20)와, 프리드라이버 선택신호(RON_SELB), 리드제어신호(RDCTRLB) 및 풀다운코드신호(NCODEB)를 입력받아 논리합 연산을 수행하여 풀다운제어신호(NONB)를 출력하는 논리부(30)로 구성된다.
여기서, 프리드라이버 선택신호(RON_SELB)는 MRS(Mode Resister Set)에서 설정되는 신호로서 프리드라이버(4)를 구동시키기 위해 로우레벨로 인에이블되는 신호이다. 또한, 리드제어신호(RDCTRLB)는 리드 동작 구간에서 로우레벨로 인에이블되는 신호이다.
이와 같이 구성된 프리드라이버 제어신호 생성부(3)는 리드 동작 구간에서 프리드라이버(4)를 구동시키기 위해 프리드라이버 선택신호(RON_SELB)가 로우레벨로 입력되는 상태에서 풀업코드신호(PCODEB)가 로우레벨로 입력되면 하이레벨로 인에이블된 풀업제어신호(PON) 및 로우레벨로 인에이블된 풀다운제어신호(NONB)를 생성한다. 한편, 프리드라이버 제어신호 생성부(3)는 리드 동작 구간이 아닌 경우 프 리드라이버 선택신호(RON_SELB) 및 풀업코드신호(PCODEB)의 레벨에 상관없이 로우레벨로 디스에이블된 풀업제어신호(PON) 및 하이레벨로 디스에이블된 풀다운제어신호(NONB)를 생성한다.
풀업 프리드라이버(40)는, 도 5에 도시된 바와 같이, 제1 구동부(400) 및 제1 스위치부(402)로 구성된다. 제1 구동부(400)는 전원전압단과 풀업구동신호(PUNB)의 출력노드 사이에 연결되어, 내부 데이터(DATA)를 입력받아 턴온되어 풀업구동신호(PUNB)를 풀업구동하는 PMOS 트랜지스터(P21)와, 풀업구동신호(PUNB)의 출력노드와 노드(nd20) 사이에 연결되어, 내부 데이터(DATA)를 입력받아 턴온되어 풀업구동신호(PUNB)를 풀다운구동하는 NMOS 트랜지스터(N20)로 구성된다. 제1 스위치부(402)는 전원전압단과 풀업구동신호(PUNB)의 출력노드 사이에 연결되어, 풀업제어신호(PON)에 응답하여 턴온되는 PMOS 트랜지스터(P20)와, 노드(nd20)와 접지단 사이에 연결되어, 풀업제어신호(PON)에 응답하여 턴온되는 NMOS 트랜지스터(N21)로 구성된다. 여기서, 제1 구동부(400)에 포함된 PMOS 트랜지스터(P21) 및 NMOS 트랜지스터(N20)는 낮은 문턱전압(Threshold Voltage)을 갖는 MOS 트랜지스터로 구현된다. 이는, 제1 구동부(400)의 구동력을 증가시켜 풀업 프리드라이버(40)의 동작 속도를 빠르게 하기 위함이다. 이와 같이 제1 구동부(400)의 PMOS 트랜지스터(P21) 및 NMOS 트랜지스터(N20)를 LVT(Low VT Transistor)로 구현하여 구동력을 확보함으로써, PMOS 트랜지스터(P21) 및 NMOS 트랜지스터(N20)의 사이즈를 감소시킬 수 있다. 이때, 내부 데이터(DATA)는 파이프라인래치(미도시)에서 출력되는 최종 데이터이다.
이와 같이 구성된 풀업 프리드라이버(40)는 리드 동작 구간에서 풀업제어신호(PON)가 하이레벨로 입력되는 상태에서 내부 데이터(DATA)가 하이레벨로 입력되면 로우레벨로 인에이블된 풀업구동신호(PUNB)를 생성한다. 한편, 풀업 프리드라이버(40)는 리드 동작 구간이 아닌 경우 예를 들어, 스탠바이 상태에서 내부 데이터(DATA)에 상관없이 하이레벨로 디스에이블된 풀업구동신호(PUNB)를 생성한다.
풀다운 프리드라이버(42)는, 도 6에 도시된 바와 같이, 제2 구동부(420) 및 제2 스위치부(422)로 구성된다. 제2 구동부(420)는 노드(nd21)와 풀다운구동신호(PDN)의 출력노드 사이에 연결되어, 내부 데이터(DATA)를 입력받아 턴온되어 풀다운구동신호(PDN)를 풀업구동하는 PMOS 트랜지스터(P23)와, 풀다운구동신호(PDN)의 출력노드와 접지단 사이에 연결되어, 내부 데이터(DATA)를 입력받아 풀다운구동신호(PDN)를 풀다운구동하는 NMOS 트랜지스터(N23)로 구성된다. 제2 스위치부(422)는 전원전압단과 노드(nd21) 사이에 연결되어, 풀다운제어신호(NONB)에 응답하여 턴온되는 PMOS 트랜지스터(P22)와, 풀다운구동신호(PDN)의 출력노드와 접지단 사이에 연결되어, 풀다운제어신호(NONB)에 응답하여 턴온되는 NMOS 트랜지스터(N23)로 구성된다. 여기서, 제2 구동부(420)에 포함된 PMOS 트랜지스터(P22) 및 NMOS 트랜지스터(N23)는 낮은 문턱전압(Threshold Voltage)을 갖는 MOS 트랜지스터로 구현된다. 이는, 제2 구동부(420)의 구동력을 증가시켜 풀다운 프리드라이버(42)의 동작 속도를 빠르게 하기 위함이다. 이와 같이 제2 구동부(420)의 PMOS 트랜지스터(P23) 및 NMOS 트랜지스터(N23)를 LVT(Low VT Transistor)로 구현하여 구동력을 확보함으로써, PMOS 트랜지스터(P23) 및 NMOS 트랜지스터(N23)의 사이즈를 감소시킬 수 있 다.
이와 같이 구성된 풀다운 프리드라이버(42)는 리드 동작 구간에서 풀다운제어신호(NONB)가 로우레벨로 입력되는 상태에서 내부 데이터(DATA)가 로우레벨로 입력되면 하이레벨로 인에이블된 풀다운구동신호(PDN)를 생성한다. 한편, 풀다운 프리드라이버(42)는 리드 동작 구간이 아닌 경우 내부 데이터(DATA)에 상관없이 로우레벨로 디스에이블된 풀다운구동신호(PDN)를 생성한다.
드라이버(5)는, 도 7에 도시된 바와 같이, 전원전압단과 노드(nd22)사이에 연결되어, 풀업구동신호(PUNB)에 응답하여 턴온되는 PMOS 트랜지스터(P24)와, 노드(nd20)와 출력데이터(DQ)의 출력노드 사이에 연결된 저항소자(R20)와, 출력데이터(DQ)의 출력노드와 노드(nd23) 사이에 연결된 저항소자(R21)와, 노드(nd21)와 접지단 사이에 연결되어 풀다운구동신호(PDN)에 응답하여 턴온되는 NMOS 트랜지스터(N24)로 구성된다.
이와 같이 구성된 드라이버(5)는 리드 동작 구간에서 로우레벨로 인에이블된 풀업구동신호(PUNB)를 입력받아 DQ 패드(6)로 출력되는 하이레벨의 출력데이터(DQ)를 구동한다. 또한, 드라이버(5)는 리드 동작 구간에서 하이레벨로 인에이블된 풀다운구동신호(PDN)를 입력받아 DQ 패드(6)로 출력되는 로우레벨의 출력데이터(DQ)를 구동한다. 한편, 드라이버(5)는 리드 동작이 아닌 경우 구동되지 않는다.
이와 같이 구성된 출력드라이버회로의 동작을 설명하되, 리드 동작 구간인 경우와 리드 동작이 수행되는 구간이 아닌 경우로 나누어 설명하면 다음과 같다.
이하, 리드 동작 구간인 경우 출력드라이버회로의 동작을 설명하되, 코드신호 생성부(2)에서 생성되는 풀업코드신호(PCODEB) 및 풀다운코드신호(NCODEB)가 로우레벨로 생성되고, MRS에 의해 프리드라이버 선택신호(RON_SELB)가 로우레벨로 생성되는 경우를 예를 들어 설명하면 다음과 같다.
우선, 프리드라이버 제어신호 생성부(3)는 프리드라이버 선택신호(RON_SELB), 리드제어신호(RDCTRLB), 풀업코드신호(PCODEB) 및 풀다운코드신호(NCODEB)를 입력받아 풀업제어신호(PON) 및 풀다운제어신호(NONB)를 생성한다. 이때, 리드제어신호(RDCTRLB)는 리드 동작 구간에서 로우레벨이므로, 프리드라이버 제어신호 생성부(3)는 하이레벨로 인에이블된 풀업제어신호(PON) 및 로우레벨로 인에이블된 풀다운제어신호(NONB)를 생성한다.
다음으로, 풀업 프리드라이버(40)는 풀업제어신호(PON)에 응답하여 내부 데이터(DATA)를 입력받아 풀업구동신호(PUNB)를 구동한다. 좀 더 구체적으로, 풀업제어신호(PON)가 하이레벨로 인에이블되어 PMOS 트랜지스터(P20)를 턴오프시키고, NMOS 트랜지스터(N21)를 턴온시키므로, 제1 구동부(400)가 인에이블된다. 인에이블된 제1 구동부(400)는 내부 데이터(DATA)에 의해 풀업구동신호(PUNB)를 구동하는데, 하이레벨의 내부 데이터(DATA)가 입력되는 경우 NMOS 트랜지스터(N20)가 턴온되어 풀업구동신호(PUNB)를 로우레벨로 풀다운구동하고, 로우레벨의 내부 데이터(DATA)가 입력되는 경우 PMOS 트랜지스터(P21)가 턴온되어 풀업구동신호(PUNB)를 하이레벨로 풀업구동한다. 여기서, PMOS 트랜지스터(P21) 및 NMOS 트랜지스터(N20)는 낮은 문턱전압(Threshold Voltage)을 갖는 MOS 트랜지스터로 구현되어, 제1 구 동부(400)는 충분한 구동속도를 확보할 수 있으므로 드라이버(5)의 사이즈가 커짐에 따라 PMOS 트랜지스터(P21) 및 NMOS 트랜지스터(N20)의 사이즈를 함께 증가시킬 필요는 없다.
다음으로, 풀다운 프리드라이버(42)는 풀다운제어신호(NONB)에 응답하여 내부 데이터(DATA)를 입력받아 풀다운구동신호(PDN)를 구동한다. 좀 더 구체적으로, 풀다운제어신호(NONB)가 로우레벨로 인에이블되어 PMOS 트랜지스터(P22)를 턴온시키고, NMOS 트랜지스터(N22)를 턴오프시키므로, 제2 구동부(420)가 인에이블된다. 인에이블된 제2 구동부(420)는 내부 데이터(DATA)에 의해 풀다운구동신호(PDN)를 구동하는데, 하이레벨의 내부 데이터(DATA)가 입력되는 경우 NMOS 트랜지스터(N23)가 턴온되어 풀다운구동신호(PDN)를 로우레벨로 풀다운구동하고, 로우레벨의 내부 데이터(DATA)가 입력되는 경우 PMOS 트랜지스터(P23)가 턴온되어 풀다운구동신호(PDN)를 하이레벨로 풀업구동한다. 여기서, PMOS 트랜지스터(P23) 및 NMOS 트랜지스터(N23)는 낮은 문턱전압(Threshold Voltage)을 갖는 MOS 트랜지스터로 구현되어, 제2 구동부(420)는 충분한 구동속도를 확보할 수 있으므로 드라이버(5)의 사이즈가 커짐에 따라 PMOS 트랜지스터(P23) 및 NMOS 트랜지스터(N23)의 사이즈를 함께 증가시킬 필요는 없다.
다음으로, 드라이버(5)는 풀업구동신호(PUNB) 및 풀다운구동신호(PDN)를 입력받아 DQ 패드(6)로 출력되는 출력데이터(DQ)를 구동한다. 좀 더 구체적으로, 하이레벨의 내부 데이터(DATA)가 입력되는 경우 풀업구동신호(PUNB)는 로우레벨로, 풀다운구동신호(PDN)는 로우레벨로 구동되므로, 출력데이터(DQ)는 턴온된 PMOS 트 랜지스터(P24)에 의해 하이레벨로 구동된다. 한편, 로우레벨의 내부 데이터(DATA)가 입력되는 경우 풀업구동신호(PUNB)는 하이레벨로, 풀다운구동신호(PDN)는 하이레벨로 구동되므로, 출력데이터(DQ)는 턴온된 NMOS 트랜지스터(N24)에 의해 로우레벨로 구동된다.
이하, 리드 동작 구간이 아닌 경우 출력드라이버회로의 동작을 설명하되, 코드신호 생성부(2)에서 생성되는 풀업코드신호(PCODEB) 및 풀다운코드신호(NCODEB)가 로우레벨로 생성되고, MRS에 의해 프리드라이버 선택신호(RON_SELB)가 로우레벨로 생성되는 경우를 예를 들어 설명하면 다음과 같다.
우선, 프리드라이버 제어신호 생성부(3)는 프리드라이버 선택신호(RON_SELB), 리드제어신호(RDCTRLB), 풀업코드신호(PCODEB) 및 풀다운코드신호(NCODEB)를 입력받아 풀업제어신호(PON) 및 풀다운제어신호(NONB)를 생성한다. 이때, 리드제어신호(RDCTRLB)는 리드 동작 구간이 아닌 경우 하이레벨이므로, 프리드라이버 제어신호 생성부(3)는 로우레벨로 디스에이블된 풀업제어신호(PON) 및 하이레벨로 디스에이블된 풀다운제어신호(NONB)를 생성한다.
다음으로, 풀업 프리드라이버(40)는 풀업제어신호(PON)에 응답하여 내부 데이터(DATA)를 입력받아 풀업구동신호(PUNB)를 구동한다. 좀 더 구체적으로, 풀업제어신호(PON)가 로우레벨로 디스에이블되어 PMOS 트랜지스터(P20)를 턴온시키고, NMOS 트랜지스터(N21)를 턴오프시키므로, 제1 구동부(400)가 디스에이블된다. 디스에이블된 제1 구동부(400)는 내부 데이터(DATA)에 관계없이 풀업구동신호(PUNB)를 하이레벨로 구동한다. 이때, 턴온된 PMOS 트랜지스터(P20) 및 턴오프된 NMOS 트랜지스터(N21)에 의해 PMOS 트랜지스터(P21) 및 NMOS 트랜지스터(N20)는 확실하게 턴오프되므로, 제1 구동부(400)가 구동되지 않을 때 발생되는 누설전류가 차단된다.
다음으로, 풀다운 프리드라이버(42)는 풀다운제어신호(NONB)에 응답하여 내부 데이터(DATA)를 입력받아 풀다운구동신호(PDN)를 구동한다. 좀 더 구체적으로, 풀다운제어신호(NONB)가 하이레벨로 디스에이블되어 PMOS 트랜지스터(P22)를 턴오프시키고, NMOS 트랜지스터(N22)를 턴온시키므로, 제2 구동부(420)가 디스에이블된다. 디스에이블된 제2 구동부(420)는 내부 데이터(DATA)에 관계없이 풀다운구동신호(PDN)를 로우레벨로 구동한다. 이때, 턴오프된 PMOS 트랜지스터(P22) 및 턴온된 NMOS 트랜지스터(N22)에 의해 PMOS 트랜지스터(P23) 및 NMOS 트랜지스터(N23)는 확실하게 턴오프되므로, 제2 구동부(420)가 구동되지 않을 때 발생되는 누설전류가 차단된다.
이와 같이, 리드 동작 구간이 아닌 경우 풀업 프리드라이버(40)는 하이레벨의 풀업구동신호(PUNB)를 생성하고, 풀다운 프리드라이버(42)는 로우레벨의 풀다운구동신호(PDN)를 생성하므로, 드라이버(5)는 DQ 패드(6)로 출력되는 출력데이터(DQ)의 구동을 중단한다.
이상을 정리하면 본 실시예의 출력드라이버회로는 풀업 프리드라이버(40)의 PMOS 트랜지스터(P21) 및 NMOS 트랜지스터(N20)와 풀다운 프리드라이버(42)의 PMOS 트랜지스터(P23) 및 NMOS 트랜지스터(N23)를 낮은 문턱전압(Threshold Voltage)을 갖는 MOS 트랜지스터로 구현하여, 리드 동작 구간에서 입력되는 내부 데이터(DATA)에 의해 내부 데이터(DATA)를 빠른 속도로 구동할 수 있도록 하고 있다. 또한, 본 실시예의 출력드라이버회로는 리드 동작 구간이 아닌 경우 풀업제어신호(PON) 및 풀다운제어신호(NONB)를 디스에이블시켜 풀업 프리드라이버(40)의 제1 구동부(400) 및 풀다운 프리드라이버(42)의 제2 구동부(420)의 구동을 차단시킴으로써, 누설전류의 발생을 차단한다.
도 8은 본 발명의 다른 실시예에 따른 출력드라이버회로의 구성을 도시한 블럭도이다.
도 8에 도시된 실시예에 따른 출력드라이버회로는 제1 내지 제7 프리드라이버 제어신호 생성부(70-76)를 포함하는 프리드라이버 제어신호 생성부(7)와, 제1 내지 제7 프리드라이버(80-86)를 포함하는 프리드라이버(8) 및 제1 내지 제7 드라이버(90-96)를 포함하는 드라이버(9)로 구성된다.
제1 프리드라이버 제어신호 생성부(70)는 제1 풀업코드신호(PCODEB<0>), 제1 풀다운코드신호(NCODEB<0>), 리드제어신호(RDCTRLB) 및 제1 프리드라이버 선택신호(RON_SELB<0>)를 입력받아 제1 풀업제어신호(PON<0>) 및 제1 풀다운제어신호(NONB<0>)를 생성한다. 제1 프리드라이버 제어시호 생성부(70)는 도 4에 도시된 회로와 동일하게 구현할 수 있다.
제2 낸지 제3 프리드라이버 제어신호 생성부(71, 72)는 제2 풀업코드신호(PCODEB<1>), 제2 풀다운코드신호(NCODEB<1>), 리드제어신호(RDCTRLB) 및 제2 프 리드라이버 선택신호(RON_SELB<1>)를 입력받아 제2 및 제3 풀업제어신호(PON<1:2>)와, 제2 및 제3 풀다운제어신호(NONB<1:2>)를 생성한다. 제2 낸지 제3 프리드라이버 제어신호 생성부(71, 72)는 도 4에 도시된 회로와 동일하게 구현할 수 있다.
제4 내지 제7 프리드라이버 제어시호 생성부(73-76)는 제2 풀업코드신호(PCODEB<2>), 제2 풀다운코드신호(NCODEB<2>), 리드제어신호(RDCTRLB) 및 제2 프리드라이버 선택신호(RON_SELB<2>)를 입력받아 제4 내지 제7 풀업제어신호(PON<3:6>) 및 제4 내지 제7 풀다운제어신호(NONB<3:6>)를 생성한다. 제4 내지 제7 프리드라이버 제어시호 생성부(73-76)는 도 4에 도시된 회로와 동일하게 구현할 수 있다.
제1 내지 제7 프리드라이버(80-86)는 각각 제1 내지 제7 풀업제어신호(PON<0:6>) 및 제1 내지 제7 풀다운제어신호(NONB<0:6>)에 응답하여 내부 데이터(DATA)를 입력받아 제1 내지 제7 풀업구동신호(PUNB<0:6>) 및 제1 내지 제7 풀다운구동신호(PDN<0:6>)를 구동하며, 도 5 및 도 6에 도시된 회로와 동일하게 구현할 수 있다.
제1 내지 제7 드라이버(90-96)는 각각 제1 내지 제7 풀업구동신호(PUNB<0:6>) 및 제1 내지 제7 풀다운구동신호(PDN<0:6>)를 입력받아 DQ 패드(미도시)로 출력되는 출력데이터(DQ)를 구동하며, 도 7에 도시된 회로와 동일하게 구현할 수 있다.
이상 설명한 본 실시예의 출력드라이버회로는 제1 프리드라이버 선택신 호(RON_SELB<0>)가 로우레벨로 인에이블되는 경우 제1 풀업코드신호(PCODEB<0>) 및 제1 풀다운코드신호(NCODEB<0>)를 입력받아 구동되는 제1 프리드라이버 제어신호 생성부(70), 제1 프리드라이버(80) 및 제1 드라이버(90)가 구동된다. 또한, 본 실시예의 출력드라이버회로는 제2 프리드라이버 선택신호(RON_SELB<1>)가 로우레벨로 인에이블되는 경우 제2 풀업코드신호(PCODEB<1>), 제2 풀다운코드신호(NCODEB<1>)를 입력받아 구동되는 제2 낸지 제3 프리드라이버 제어신호 생성부(71, 72), 제2 내지 제3 프리드라이버(81, 82) 및 제2 내지 제3 드라이버(91, 92)가 구동된다. 그리고, 본 실시예의 출력드라이버회로는 제3 프리드라이버 선택신호(RON_SELB<2>)가 로우레벨로 인에이블되는 경우 제3 풀업코드신호(PCODEB<2>), 제3 풀다운코드신호(NCODEB<2>)를 입력받아 구동되는 제4 내지 제7 프리드라이버 제어시호 생성부(73-76), 제4 내지 제7 프리드라이버(83-86) 및 제4 내지 제7 드라이버(93-96)가 구동된다.
도 1은 종래기술에 따른 출력드라이버회로의 구성을 도시한 블럭도이다.
도 2는 본 발명의 일실시예에 따른 출력드라이버회로의 구성을 도시한 도면이다.
도 3은 도 2에 도시된 출력드라이버회로에 포함된 코드신호 생성부의 구성을 도시한 블럭도이다.
도 4는 도 2에 도시된 출력드라이버회로에 포함된 프리드라이버 제어신호 생성부의 구성을 도시한 도면이다.
도 5는 도 2에 도시된 출력드라이버회로에 포함된 풀업 프리드라이버의 구성을 도시한 도면이다.
도 6은 도 2에 도시된 출력드라이버회로에 포함된 풀다운 프리드라이버의 구성을 도시한 도면이다.
도 7은 도 2에 도시된 출력드라이버회로에 포함된 드라이버의 구성을 도시한 도면이다.
도 8은 본 발명의 다른 실시예에 따른 출력드라이버회로의 구성을 도시한 블럭도이다.
<도면의 주요부분에 대한 부호의 설명>
2: 코드신호 생성부 20: 기준전압 생성부
21: 제1 비교부 22: 풀업 카운터
23: 제2 비교부 24: 풀다운 카운터
3: 프리드라이버 제어신호 생성부 30: 논리부
4: 프리드라이버 40: 풀업 프리드라이버
400: 제1 구동부 402: 제1 스위치부
42: 풀다운 프리드라이버 420: 제2 구동부
422: 제2 스위치부 5: 드라이버
6: DQ 패드
70-76: 제1 내지 제7 프리드라이버 제어신호 생성부
80-86: 제1 내지 제7 프리드라이버
90-96: 제1 내지 제7 드라이버

Claims (14)

  1. 낮은 문턱전압을 갖는 MOS 트랜지스터로 구성되어, 내부 데이터를 입력받아 구동신호를 구동하는 구동부; 및
    리드 동작 구간이 아닌 경우 상기 구동부의 구동을 중단시키는 스위치부를 포함하는 프리드라이버.
  2. 제 1 항에 있어서, 상기 구동부는
    상기 내부 데이터에 응답하여 상기 구동신호가 출력되는 제1 노드를 풀업구동하는 풀업소자; 및
    상기 내부 데이터에 응답하여 상기 제1 노드를 풀다운구동하는 풀다운소자를 포함하는 프리드라이버.
  3. 제 2 항에 있어서, 상기 스위치부는
    전원전압과 상기 제1 노드 사이에서 상기 풀업소자와 병렬 연결되고, 상기 리드 동작 구간이 아닌 경우 턴온되어 상기 구동신호를 디스에이블시키는 제1 스위치소자; 및
    상기 풀다운소자와 접지전압 사이에 연결되고, 상기 리드 동작 구간이 아닌 경우 턴오프되어 상기 풀다운소자의 구동을 중단시키는 제2 스위치소자를 포함하는 프리드라이버.
  4. 풀업코드신호, 풀다운코드신호, 프리드라이버 선택신호 및 리드제어신호를 입력받아, 풀업제어신호 및 풀다운제어신호를 생성하는 프리드라이버 제어신호 생성부;
    상기 풀업제어신호 및 상기 풀다운제어신호에 응답하여 구동되어, 내부 데이터를 입력받아 풀업구동신호 및 풀다운구동신호를 구동하는 프리드라이버; 및
    상기 풀업구동신호 및 상기 풀다운구동신호를 입력받아 DQ 패드로 출력되는 출력데이터를 구동하는 드라이버를 포함하되,
    상기 풀업제어신호 및 상기 풀다운제어신호는 리드 동작 구간에서 상기 프리드라이버가 선택되고, 기설정된 상기 코드신호의 조합이 입력되는 경우 인에이블되는 출력드라이버회로.
  5. 제 4 항에 있어서, 상기 프리드라이버 제어신호 생성부는
    상기 풀업코드신호, 상기 프리드라이버 선택신호 및 상기 리드제어신호가 모두 인에이블되는 경우 인에이블되는 상기 풀업제어신호를 생성하는 제1 논리소자; 및
    상기 풀다운코드신호, 상기 프리드라이버 선택신호 및 상기 리드제어신호가 모두 인에이블되는 경우 인에이블되는 상기 풀다운제어신호를 생성하는 제2 논리소자를 포함하는 출력드라이버회로.
  6. 삭제
  7. 삭제
  8. 제 4 항에 있어서, 상기 프리드라이버는
    상기 풀업제어신호에 응답하여 상기 내부 데이터를 입력받아 상기 풀업구동신호를 구동하는 풀업 프리드라이버; 및
    상기 풀다운제어신호에 응답하여 상기 내부 데이터를 입력받아 상기 풀다운구동신호를 구동하는 풀다운 프리드라이버를 포함하는 출력드라이버회로.
  9. 제 8 항에 있어서, 상기 풀업 프리드라이버는
    전원전압과 제1 노드 사이에 연결되어, 상기 내부 데이터에 응답하여 턴온되는 제1 MOS 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 연결되어, 상기 내부 데이터에 응답하여 턴온되는 제2 MOS 트랜지스터;
    상기 전원전압과 상기 제1 노드 사이에 연결되어, 상기 풀업제어신호에 응답하여 턴온되는 제3 MOS 트랜지스터; 및
    상기 제2 노드와 접지전압 사이에 연결되어, 상기 풀업제어신호에 응답하여 턴온되는 제4 MOS 트랜지스터를 포함하는 출력드라이버회로.
  10. 제 9 항에 있어서, 상기 제1 및 제2 MOS 트랜지스터는 상기 제3 및 제4 MOS 트랜지스터보다 낮은 문턱전압을 갖는 출력드라이버회로.
  11. 제 8 항에 있어서, 상기 풀다운 프리드라이버는
    전원전압과 제1 노드 사이에 연결되어, 상기 풀다운제어신호에 응답하여 턴온되는 제1 MOS 트랜지스터;
    상기 제1 노드와 제2 노드 사이에 연결되어, 상기 내부 데이터에 응답하여 턴온되는 제2 MOS 트랜지스터;
    상기 제2 노드와 접지단 사이에 연결되어, 상기 내부 데이터에 응답하여 턴온되는 제3 MOS 트랜지스터; 및
    상기 제2 노드와 접지전압 사이에 연결되어, 상기 풀다운제어신호에 응답하여 턴온되는 제4 MOS 트랜지스터를 포함하는 출력드라이버회로.
  12. 제 11 항에 있어서, 상기 제2 및 제3 MOS 트랜지스터는 상기 제1 및 제4 MOS 트랜지스터보다 낮은 문턱전압을 갖는 출력드라이버회로.
  13. 제 4 항에 있어서, 상기 드라이버는
    상기 풀업구동신호에 응답하여 상기 DQ 패드로 출력되는 상기 출력데이터를 풀업구동하는 풀업소자; 및
    상기 풀다운구동신호에 응답하여 상기 DQ 패드로 출력되는 상기 출력데이터를 풀다운구동하는 풀다운소자를 포함하는 출력드라이버회로.
  14. 제 2 항에 있어서, 상기 스위치부는
    전원전압과 상기 풀업소자 사이에 연결되고, 상기 리드 동작 구간이 아닌 경우 턴오프되어 상기 풀업소자의 구동을 중단시키는 제1 스위치소자; 및
    상기 제1 노드와 접지전압 사이에서 상기 풀다운소자와 병렬 연결되고, 상기 리드 동작 구간이 아닌 경우 턴온되어 상기 구동신호를 디스에이블시키는 제2 스위치소자를 포함하는 프리드라이버.
KR1020090008509A 2009-02-03 2009-02-03 프리드라이버 및 이를 이용한 출력드라이버회로 KR101020291B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020090008509A KR101020291B1 (ko) 2009-02-03 2009-02-03 프리드라이버 및 이를 이용한 출력드라이버회로
US12/455,595 US7956654B2 (en) 2009-02-03 2009-06-04 Predriver and output driver circuit using the same
JP2009144211A JP2010182393A (ja) 2009-02-03 2009-06-17 プリドライバ及びこれを用いた出力ドライバ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090008509A KR101020291B1 (ko) 2009-02-03 2009-02-03 프리드라이버 및 이를 이용한 출력드라이버회로

Publications (2)

Publication Number Publication Date
KR20100089313A KR20100089313A (ko) 2010-08-12
KR101020291B1 true KR101020291B1 (ko) 2011-03-07

Family

ID=42397186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090008509A KR101020291B1 (ko) 2009-02-03 2009-02-03 프리드라이버 및 이를 이용한 출력드라이버회로

Country Status (3)

Country Link
US (1) US7956654B2 (ko)
JP (1) JP2010182393A (ko)
KR (1) KR101020291B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281985B1 (ko) 2012-02-29 2013-07-03 고려대학교 산학협력단 프리엠퍼시스를 수행하는 출력 드라이버 및 상기 출력 드라이버에서의 스큐 보정 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101697358B1 (ko) * 2010-11-03 2017-01-18 에스케이하이닉스 주식회사 출력버퍼
KR102062365B1 (ko) * 2013-06-17 2020-01-03 에스케이하이닉스 주식회사 반도체 장치 및 그를 포함하는 반도체 시스템
KR102246878B1 (ko) * 2014-05-29 2021-04-30 삼성전자 주식회사 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 및 이를 포함하는 메모리 시스템
TWI563482B (en) 2014-10-21 2016-12-21 Ind Tech Res Inst Driver circuit with device variation compensation and operation method thereof
CN109308922B (zh) * 2017-07-28 2020-10-09 中芯国际集成电路制造(上海)有限公司 一种存储器及其数据读出驱动电路
KR102657125B1 (ko) * 2018-06-01 2024-04-15 에스케이하이닉스 주식회사 데이터 출력 회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050073982A (ko) * 2004-01-13 2005-07-18 삼성전자주식회사 반도체 장치에서의 출력 드라이버
KR20080024411A (ko) * 2006-09-13 2008-03-18 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 드라이버

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5825720A (ja) * 1981-08-07 1983-02-16 Toshiba Corp 出力バツフア回路
JP3192049B2 (ja) * 1994-06-23 2001-07-23 日本電信電話株式会社 バッファ回路
JPH1131388A (ja) 1997-07-10 1999-02-02 Mitsubishi Electric Corp データ出力バッファ
JP3511355B2 (ja) * 1997-09-18 2004-03-29 沖電気工業株式会社 出力回路
US6265914B1 (en) * 1999-11-19 2001-07-24 Lsi Logic Corporation Predriver for high frequency data transceiver
JP3853576B2 (ja) * 2000-06-29 2006-12-06 株式会社東芝 回路自動生成装置、回路自動生成方法及び回路自動生成プログラムを記載した記録媒体
JP2002367376A (ja) 2001-06-12 2002-12-20 Mitsubishi Electric Corp 半導体装置
US6946903B2 (en) * 2003-07-28 2005-09-20 Elixent Limited Methods and systems for reducing leakage current in semiconductor circuits
JP2005354586A (ja) * 2004-06-14 2005-12-22 Freescale Semiconductor Inc プリドライバ回路
KR100670699B1 (ko) * 2004-11-01 2007-01-17 주식회사 하이닉스반도체 온 다이 터미네이션 회로를 갖는 반도체메모리소자
KR100846369B1 (ko) 2005-09-29 2008-07-15 주식회사 하이닉스반도체 출력 드라이빙 장치
KR100738961B1 (ko) * 2006-02-22 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 출력 드라이빙 장치
US20070236262A1 (en) * 2006-04-10 2007-10-11 Stmicroelectronics, Inc. Low voltage output circuit
US7902875B2 (en) * 2006-11-03 2011-03-08 Micron Technology, Inc. Output slew rate control
JP2008293604A (ja) * 2007-05-25 2008-12-04 Elpida Memory Inc 半導体記憶装置の出力回路、および半導体記憶装置の出力回路のデータ出力方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050073982A (ko) * 2004-01-13 2005-07-18 삼성전자주식회사 반도체 장치에서의 출력 드라이버
KR20080024411A (ko) * 2006-09-13 2008-03-18 주식회사 하이닉스반도체 반도체 메모리 장치의 데이터 출력 드라이버

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281985B1 (ko) 2012-02-29 2013-07-03 고려대학교 산학협력단 프리엠퍼시스를 수행하는 출력 드라이버 및 상기 출력 드라이버에서의 스큐 보정 방법

Also Published As

Publication number Publication date
US20100194448A1 (en) 2010-08-05
KR20100089313A (ko) 2010-08-12
US7956654B2 (en) 2011-06-07
JP2010182393A (ja) 2010-08-19

Similar Documents

Publication Publication Date Title
KR101020291B1 (ko) 프리드라이버 및 이를 이용한 출력드라이버회로
US8018245B2 (en) Semiconductor device
US7619444B1 (en) Circuit technique to prevent device overstress
US7919988B2 (en) Output circuit and driving method thereof
US7541835B1 (en) Circuit technique to achieve power up tristate on a memory bus
KR20120004185A (ko) 반도체 메모리 장치의 데이터 출력회로
KR20130129788A (ko) 출력드라이버회로
KR101893182B1 (ko) 데이터 출력 회로
KR20090117120A (ko) 데이터 출력 장치
KR101934417B1 (ko) 전원 회로
KR100753404B1 (ko) 데이타 출력 버퍼
EP1454414A1 (en) High-speed output circuit with low voltage capability
KR100909637B1 (ko) 고전압 펌핑회로 및 이를 이용한 고전압 펌핑방법
JP6248649B2 (ja) 絶縁通信装置
US8045399B2 (en) Data output circuit in a semiconductor memory apparatus
US8787109B2 (en) Word line driver having a control switch
KR20110023113A (ko) 출력드라이버회로
KR20100133610A (ko) 전압 레벨 시프터
KR101020299B1 (ko) 임피던스 매칭장치
KR20130080732A (ko) 파워업신호 생성회로
KR100885488B1 (ko) 반도체 소자
KR100643913B1 (ko) 출력 버퍼
KR100500946B1 (ko) 전자기 방해를 개선한 데이터 입출력 버퍼
KR100318267B1 (ko) 구동전류를 제어하기 위한 씨모스 출력 버퍼회로
KR20110046775A (ko) 데이터 전송 회로 및 전송 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee