KR100643913B1 - 출력 버퍼 - Google Patents

Abstract

본 발명은 출력구동수단의 제어 전압을 제한함으로써 오버슈트(overshoot) 및 언더슈트(undershoot) 현상에 의한 노이즈를 억제하여 주변회로의 오동작을 방지하는 기술을 개시한다. 이를 위해 인에이블 신호에 의해 인에이블되어 출력 데이터의 상태에 따라 서로 다른 레벨을 갖는 구동신호를 발생하는 구동신호 발생수단과, 구동신호에 의해 선택적으로 턴 온되어 출력단자를 풀업 또는 풀다운 시키는 구동수단을 포함하되, 구동신호 발생수단은 구동신호의 전압 레벨을 특정전압 레벨로 제한하는 전압 제어수단을 포함하는 것을 특징으로 한다.

Description

출력 버퍼{Output buffer}

도 1은 종래 기술에 따른 출력 버퍼를 나타낸 상세 회로도.

도 2는 도 1에 도시된 출력 버퍼의 동작을 나타낸 타이밍도.

도 3은 본 발명에 따른 출력 버퍼를 나타낸 상세 회로도.

도 4는 도 3에 도시된 출력 버퍼의 동작을 나타낸 타이밍도.

본 발명은 반도체 집적회로의 출력 버퍼에 관한 것으로, 보다 상세하게는 출력구동수단의 제어 전압을 제한함으로써 오버슈트(overshoot) 및 언더슈트(undershoot) 현상에 의한 노이즈를 억제하여 주변회로의 오동작을 방지하는 기술이다.

도 1은 종래 기술에 따른 출력 버퍼를 나타낸 상세 회로도이다.

출력 버퍼는 인버터 IV1, 낸드게이트 ND1, 노아게이트 NOR1, PMOS 트랜지스터 PT1 및 NMOS 트랜지스터 NT1을 포함한다.

인버터 IV1은 인에이블 신호 EN을 반전하여 인에이블 신호 EN와 위상이 반대인 신호 ENB를 발생한다.

낸드게이트 ND1은 인에이블 신호 EN가 하이 레벨로 인에이블 되면 데이터 DATA가 하이 레벨인 경우 풀업 구동신호 N1을 로우 레벨로 설정하고, 인에이블 신호 EN가 로우 레벨로 디스에이블 되거나 데이터 DATA가 로우 레벨인 경우 풀업 구동신호 N1을 하이 레벨로 설정한다.

노아 게이트 NOR1은 인버터 IV1로부터 출력된 신호 ENB가 로우 레벨로 인에이블 되면 데이터 DATA가 로우 레벨인 경우 풀다운 구동신호 N2를 하이 레벨로 설정하고, 인버터 IV1로부터 출력된 신호 ENB가 하이 레벨로 디스에이블 되거나 데이터 DATA가 하이 레벨인 경우 풀다운 구동신호 N2를 로우 레벨로 설정한다.

PMOS 트랜지스터 PT1은 낸드게이트 ND1로부터 출력된 풀업 구동신호 N1이 로우 레벨인 경우 출력단자 DOUT를 하이 레벨 VDDQ로 풀업 한다.

NMOS 트랜지스터 NT1은 노아게이트 NOR1로부터 출력된 풀다운 구동신호 N2가 하이 레벨인 경우 출력단자 DOUT를 로우 레벨 VSSQ로 풀다운 한다.

이와 같이 구성된 종래 기술에 따른 출력 버퍼의 동작을 도 2에 도시된 타이밍도를 참조하여 설명하면 다음과 같다.

인에이블 신호 EN가 로우 레벨로 디스에이블 되면 낸드게이트 ND1은 디스에이블 되어 하이 레벨의 풀업 구동신호 N1을 출력하고, 노아게이트 NOR1은 디스에이블 되어 로우 레벨의 풀다운 구동신호 N2를 출력한다.

따라서, 구동 소자인 PMOS 트랜지스터 PT1 및 NMOS 트랜지스터 NT1은 모두 턴 오프 되어 출력단자 DOUT은 플로우팅(floating) 상태가 된다.

즉, 출력 버퍼가 디스에이블 되어 데이터 DATA의 값에 상관없이 출력단자 DOUT은 플로우팅 상태가 된다.

인에이블 신호 EN가 하이 레벨로 인에이블 되고, 데이터 DATA가 하이 레벨인 경우 낸드게이트 ND1로부터 출력된 풀업 구동신호 N1은 로우 레벨이 되고 노아게이트 NOR1로부터 출력된 풀다운 구동신호 N2는 로우 레벨이 되어 PMOS 트랜지스터 PT1이 턴 온 되고 NMOS 트랜지스터 NT1은 턴 오프 되어 출력단자 DOUT가 하이 레벨 VDDQ이 된다.

한편, 데이터 DATA가 로우 레벨인 경우 낸드게이트 ND1로부터 출력된 풀업 구동신호 N1은 하이 레벨이 되고 노아게이트 NOR1로부터 출력된 풀다운 구동신호 N2는 하이 레벨이 되어 PMOS 트랜지스터 PT1이 턴 오프 되고 NMOS 트랜지스터 NT1은 턴 온 되어 출력단자 DOUT가 로우 레벨 VSSQ이 된다.

이러한 종래 기술에 따른 출력 버퍼는 외부에 연결되는 다른 소자를 구동하기 때문에 일반적으로 구동 소자인 PMOS 트랜지스터 PT1 및 NMOS 트랜지스터 NT1의 크기는 매우 크다.

그러나, 구동 소자인 PMOS 트랜지스터 PT1 및 NMOS 트랜지스터 NT1은 빠르게 구동되기 때문에 출력단자 DOUT은 도 2에 도시된 바와 같이 오버슈트(overshoot)(2) 및 언더슈트(undershoot)(4) 현상이 발생한다. 이러한 현상은 주변 회로의 노이즈를 발생시켜 오동작을 유도하는 문제점이 있다.

만약, 이를 극복하기 위해 출력단자 DOUT의 상태 변화 속도를 상대적으로 느리게 설정할 경우 반도체 소자의 전체 동작 속도가 제한되는 문제점이 있다.

상기 문제점을 해결하기 위한 본 발명의 목적은 출력 구동수단의 제어 전압을 제한함으로써 오버슈트 및 언더슈트의 발생을 방지하여 노이즈를 억제하여 주변회로의 오동작을 방지하는 것이다.

상기 목적을 달성하기 위한 본 발명의 출력 버퍼는 인에이블 신호에 의해 인에이블되어 출력 데이터의 상태에 따라 서로 다른 레벨을 갖는 구동신호를 발생하는 구동신호 발생수단; 및 구동신호에 의해 선택적으로 턴 온되어 출력단자를 풀업 또는 풀다운 시키는 구동수단을 포함하되, 구동신호 발생수단은 구동신호의 전압 레벨을 특정전압 레벨로 제한하는 전압 제어수단을 포함하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 3은 본 발명에 따른 출력 버퍼를 나타낸 상세 회로도이다.

출력 버퍼는 풀업 구동부(10), 풀다운 구동부(20), 인버터 IV11, PMOS 트랜지스터 PT11 및 NMOS 트랜지스터 NT11을 포함한다.

풀업 구동부(10)는 PMOS 트랜지스터 PT12∼PT14 및 NMOS 트랜지스터 NT12 및 NT13을 포함한다.

PMOS 트랜지스터 PT12는 인에이블 신호 EN가 로우 레벨로 디스에이블 되었을 때 턴 온 되어 풀업 구동신호 N1을 하이 레벨로 디스에이블 시킨다.

PMOS 트랜지스터 PT13은 데이터 DATA가 로우 레벨인 경우 턴 온 되어 풀업 구동신호 N1을 하이 레벨로 디스에이블 시킨다.

게이트에 인에이블 신호 EN 및 데이터 DATA가 각각 인가되는 NMOS 트랜지스터들 NT12, NT13 및 게이트와 드레인이 공통 연결되어 다이오드 접속된 PMOS 트랜지스터 PT14는 출력단자 N1과 접지전압 사이에 직렬 연결된다.

인버터 IV11은 인에이블 신호 EN을 반전하여 위상이 반대인 신호 ENB를 발생한다.

풀다운 구동부(20)는 NMOS 트랜지스터 NT14∼NT16 및 PMOS 트랜지스터 PT15 및 PT16을 포함한다.

NMOS 트랜지스터 NT14는 인버터 IV11로부터 출력된 신호 ENB가 하이 레벨로 디스에이블 되었을 때 턴 온 되어 풀다운 구동신호 N2를 로우 레벨로 디스에이블 시킨다.

NMOS 트랜지스터 NT15은 데이터 DATA가 하이 레벨인 경우 턴 온 되어 풀다운 구동신호 N2를 로우 레벨로 디스에이블 시킨다.

게이트에 인버터 IV11로부터 출력된 신호 ENB 및 데이터 DATA가 각각 인가되는 PMOS 트랜지스터들 PT15, PT16 및 게이트와 드레인이 공통 연결되어 다이오드 접속된 NMOS 트랜지스터 NT16은 전원전압과 출력단자 N2 사이에 직렬 연결된다.

PMOS 트랜지스터 PT11은 풀업 구동신호 N1이 로우 레벨인 경우 출력단자 DOUT를 하이 레벨 VDDQ로 풀 업 한다.

NMOS 트랜지스터 NT11은 풀다운 구동신호 N2가 하이 레벨인 경우 출력단자 DOUT를 로우 레벨 VSSQ로 풀다운 한다.

이와 같이 구성된 본 발명에 따른 출력 버퍼의 동작을 도 4에 도시된 타이밍도를 참조하여 설명하면 다음과 같다.

인에이블 신호 EN가 로우 레벨로 디스에이블 되면 풀업 구동부(10)의 PMOS 트랜지스터 PT12가 턴 온 되어 하이 레벨의 풀업 구동신호 N1을 출력하고, 인버터 IV11로부터 출력된 신호 ENB가 하이 레벨로 디스에이블 되어 풀다운 구동부(20)의 NMOS 트랜지스터 NT14가 턴 온 되어 로우 레벨의 풀다운 구동신호 N2를 출력한다.

따라서, 구동 소자인 PMOS 트랜지스터 PT11 및 NMOS 트랜지스터 NT11은 모두 턴 오프 되어 출력단자 DOUT은 플로우팅(floating) 상태가 된다.

즉, 출력 버퍼가 디스에이블 되어 데이터 DATA의 값에 상관없이 출력단자 DOUT은 플로우팅 상태가 된다.

한편, 인에이블 신호 EN가 하이 레벨로 인에이블 되면 NMOS 트랜지스터 NT12가 턴 온 된다.

이때, 데이터 DATA가 로우 레벨에서 하이 레벨로 천이하는 경우 NMOS 트랜지스터 NT13이 턴 온 되고, MOS 다이오드 역할을 하는 PMOS 트랜지스터 PT14에 의해 NMOS 트랜지스터 NT13의 소스에 인가되는 전압을 접지전압 레벨이 아닌 PMOS 트랜지스터 PT14의 문턱전압 VTP 레벨만큼을 공급하여 결과적으로 풀업 구동신호 N1은 PMOS 트랜지스터 PT14의 문턱전압 VTP 레벨까지는 빠른 속도로 천이하고, 그 이후에는 PMOS 트랜지스터 PT14에 의해 접지전압 레벨까지 아주 느린 속도로 천이하여 빠른 전압 변화 때문에 발생하는 출력단자 DOUT에서의 언더슈트(undershoot) 발생 을 방지할 수 있다.

또한, 데이터 DATA가 하이 레벨에서 로우 레벨로 천이하는 경우 PMOS 트랜지스터 PT15가 턴 온 되고, MOS 다이오드 역할을 하는 NMOS 트랜지스터 NT16에 의해 PMOS 트랜지스터 PT15의 소스에 인가되는 전압을 전원전압 VDD보다 NMOS 트랜지스터 NT16의 문턱전압 VTN만큼 작은 전압 VDD-VTN 레벨까지는 빠른 속도로 천이하고 그 이후에는 NMOS 트랜지스터 NT16에 의해 전원전압 VDD 레벨까지 아주 느린 속도로 천이하여 빠른 전압 변화 때문에 발생하는 출력단자 DOUT에서의 오버슈트(overshoot) 발생을 방지할 수 있다.

이상에서 살펴본 바와 같이, 본 발명에 따른 출력 버퍼는 출력구동수단의 제어 전압을 제한함으로써 오버슈트 및 언더슈트의 발생을 방지하기 때문에 노이즈를 억제하여 주변회로의 오동작을 방지하는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (4)

1. 인에이블 신호에 의해 인에이블되어 출력 데이터의 상태에 따라 서로 다른 레벨을 갖는 구동신호를 발생하는 구동신호 발생수단; 및

   상기 구동신호에 의해 선택적으로 턴 온되어 출력단자를 풀업 또는 풀다운 시키는 구동수단을 포함하되,

   상기 구동신호 발생수단은 상기 구동신호의 전압 레벨을 특정전압 레벨로 제한하는 전압 제어수단을 포함하는 것을 특징으로 하는 출력 버퍼.
2. 제 1 항에 있어서, 상기 구동수단은

   상기 출력 데이터가 하이 레벨인 경우 상기 출력단자를 전원전압으로 구동하는 풀업 구동수단; 및

   상기 출력 데이터가 로우 레벨인 경우 상기 출력단자를 접지전압으로 구동하는 풀다운 구동수단;

   을 포함하는 것을 특징으로 하는 출력 버퍼.
3. 제 2 항에 있어서, 상기 구동신호 발생수단은

   상기 출력 데이터가 로우 레벨에서 하이 레벨로 천이하는 경우 턴 온되어 상기 특정전압 레벨 이상에서는 빠른 속도로 천이하고, 상기 특정전압 레벨 이하에서는 느린 속도로 상기 접지전압 레벨까지 천이하는 풀업 구동신호를 발생하는 풀업 구동신호 발생수단; 및

   상기 출력 데이터가 하이 레벨에서 로우 레벨로 천이하는 경우 턴 온되어 상기 특정전압 레벨 이하에서는 빠른 속도로 천이하고, 상기 특정전압 레벨 이상에서는 느린 속도로 상기 전원전압 레벨까지 천이하는 풀다운 구동신호를 발생하는 풀다운 구동신호 발생수단

   을 포함하는 것을 특징으로 하는 출력 버퍼.
4. 제 1 항에 있어서,

   상기 전압 제어수단은 상기 구동신호의 전압 레벨을 상기 특정전압 레벨로 제한하는 MOS 다이오드형의 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 출력 버퍼.

Images