KR101024333B1 - 데이터 출력버퍼 - Google Patents

데이터 출력버퍼 Download PDF

Info

Publication number
KR101024333B1
KR101024333B1 KR1020040031945A KR20040031945A KR101024333B1 KR 101024333 B1 KR101024333 B1 KR 101024333B1 KR 1020040031945 A KR1020040031945 A KR 1020040031945A KR 20040031945 A KR20040031945 A KR 20040031945A KR 101024333 B1 KR101024333 B1 KR 101024333B1
Authority
KR
South Korea
Prior art keywords
pull
mos transistor
data
slew rate
output buffer
Prior art date
Application number
KR1020040031945A
Other languages
English (en)
Other versions
KR20050106884A (ko
Inventor
설욱
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040031945A priority Critical patent/KR101024333B1/ko
Publication of KR20050106884A publication Critical patent/KR20050106884A/ko
Application granted granted Critical
Publication of KR101024333B1 publication Critical patent/KR101024333B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 고속으로 데이터를 출력시킬 때에도 내부적으로 급격한 전류의 변화가 제거되어 노이즈발생이 줄어든 데이터 출력버퍼를 제공하기 위한 것으로, 이를 위해 입력데이터에 응답하여 출력단을 풀업 또는 풀다운시키는 데이터 출력버퍼에 있어서, 상기 출력단을 풀업시키기 위한 풀업용 모스트랜지스터; 상기 출력단을 풀다운시키기 위한 풀다운용 모스트랜지스터; 상기 풀업용 모스트랜지스터의 게이트와 접지전압 공급단사이에 서로 다른 저항을 선택적으로 연결함으로서 상기 풀업용 모스트랜지스터의 턴온정도를 조절하기 위한 제1 슬류레이트 조절수단; 상기 풀다운용 모스트랜지스터의 게이트와 전원전압 공급단사이에 서로 다른 저항을 선택적으로 연결함으로서 상기 풀다운용 모스트랜지스터의 턴온정도를 조절하기 위한 제2 슬류레이트 조절수단; 및 상기 입력데이터의 상승천이에 응답하여 상기 제1 슬류레이트 조절수단의 저항을 선택하고, 상기 입력데이터의 하강천이에 응답하여 상기 제2 슬류레이트 조절수단의 저항을 선택하기 위한 슬류레이트 제어수단을 구비하는 데이터 출력버퍼를 제공한다.
반도체, 데이터 출력버퍼, 슬류레이트, 전류, 노이즈.

Description

데이터 출력버퍼{DATA OUTPUT BUFFER}
도1은 종래기술에 의한 데이터 출력버퍼를 나타내는 회로도.
도2는 본 발명의 바람직한 실시예에 따른 데이터 출력버퍼를 나타내는 회로도.
도3은 도2에 도시된 데이터 출력버퍼의 동작을 나타내는 파형도.
* 도면의 주요부분에 대한 부호의 설명
MN1 ~ MN12 : 앤모스트랜지스터
MP1 ~ MP12 : 피모스트랜지스터
본 발명은 반도체 집적회로에 관한 것으로, 특히 반도체 집적회로의 데이터 출력버퍼에 관한 것이다.
반도체 집적회로에는 데이터를 입출력시키기 위한 데이터 입력버퍼와 데이터 출력버퍼가 존재한다. 특히 데이터 출력버퍼는 출력단자에 연결되어 반도체 장치 내부에서 외부로 하이레벨의 데이터를 출력하는 경우에는 외부 부하를 충전시키고, 로우레벨의 데이터를 출력하는 경우에는 외부 부하를 방전시키게 된다.
따라서 데이터 출력버퍼는 하이레벨의 데이터와 로우레벨의 데이터를 연속적으로 출력하기 때문에 데이터 출력버퍼 내부에는 흐르는 전류는 반도체 코어에 있는 회로에 흐르는 전류보다 큰 전류량이 흐르게 되고, 그 방향도 급격하게 변화하게 된다. 이러한 전류의 흐름은 노이즈를 유발시켜 반도체 소자내의 다른 회로의 동작에도 영향을 미침으로서 오동작을 유발시키는 원인이 되기도 한다.
도1은 종래기술에 의한 데이터 출력버퍼를 나타내는 회로도이다.
도1을 참조하여 살펴보면, 종래기술에 의한 데이터 출력버퍼는 인에이블신호(EN)와 데이터(DATA)를 입력받는 낸드게이트(ND1)와, 반전된 인에이블신호(ENB)와, 데이터(DATA)를 입력받는 노어게이트(NOR1)와, 낸드게이트(ND1)의 신호에 응답하여 출력단(Dout)을 풀업시키는 풀업용 피모스트랜지스터(MP1)와, 노어게이트(NOR1)의 신호에 응답하여 출력단(Dout)을 풀다운시키는 앤모스트랜지스터(MN1)를 구비한다.
여기서 인에이블신호(EN)와 반전된 인에이블신호(ENB)는 서로 반대로 움직이는 제어신호이며, 인에이블신호(EN)가 로우레벨이면 낸드게이트(ND1)는 항상 하이레벨의 신호를 출력하며, 따라서 노드(N1)는 항상 로우레벨이 되어 피모스트랜지스터(MP1)는 턴오프상태가 된다. 반전된 인에이블신호(ENB)가 하이레벨이면 노어게이트(NOR1)는 항상 로우레벨의 신호를 출력하며, 따라서 노드(N2)는 항상 하이레벨이 되어 앤모스트랜지스터(MN1)는 턴온프상태가 된다.
피모스트랜지스터(MP1)와 앤모스트랜지스터(MN1)가 모두 턴오프상태일 때에는 출력단(Dout)은 하이임피던스를 가지게 된다. 따라서 데이터(DATA)에 값에 관계없이 출력단은 하이임피던스상태를 유지하게 되는 것이다.
한편, 인에이블신호(EN)가 하이레벨이고, 반전된 인에이블신호(ENB)가 로우레벨인 경우에, 데이터(DATA)가 하이레벨일 때에는 노드(N1)가 로우레벨이 되어 피모스트랜지스터(MP1)가 턴온되어 출력단(Dout)에 전원전압(VDD)이 전달되어 풀업상태가 된다.
또한, 인에이블신호(EN)가 하이레벨이고, 반전된 인에이블신호(ENB)가 로우레벨인 경우에, 데이터(DATA)가 로우레벨일 때에는 노드(N2)가 하이레벨이 되어 앤모스트랜지스터(MN1)가 턴온되어 출력단(Dout)에 접지전압(VSS)이 전달되어 풀다운상태가 된다.
그러나, 전술한 데이터 출력버퍼는 데이터가 하이레벨에서 로우레벨로 변할 때, 또는 로우레벨에서 하이레벨로 변할 때에 피모스트랜지스터(MP1)와 앤모스트랜지스터(MN1)가 한번에 턴온 또는 턴오프 됨으로서 급격한 전류 흐름의 변화가 발생한다.
따라서 급격한 전류 흐름의 변화(피모스트랜지스터에서 출력단으로 또는 출력단에서 앤모스트랜지스터쪽으로)에 의해 노이즈가 발생할 수 있고, 이로 인해 주변회로가 오동작을 일으킬 수 있다.
또한, 전술한 데이터 출력버퍼는 피모스트랜지스터(MP1)와 앤모스트랜지스터(MN1)가 한번에 턴오프 또는 턴온되는 구조이기 때문에 노드(N1)과 노드(N2)의 전압레벨의 변화가 급격하게 이루어진다. 이로 인해 피모스트랜지스터(MP1)의 소스단에 접속된 전원전압(VDD) 공급단과 앤모스트랜지스터(MN1)의 소스단에 접속된 접지전압(VSS) 공급단의 전압레벨이 일시적으로 출렁거릴 수 있다. 이로 인해 출력단(Dout)으로 출력되는 데이터신호가 원하는 데이터로 출력되지 않고 에러가 발생할 수도 있게 된다.
이를 해결하기 위해서는 데이터 출력버퍼로 전달되는 데이터의 속도를 느리게 해야하나, 이 경우 반도체 집적회로의 데이터 출력속도에 크게 느려지는 문제점이 생긴다.
본 발명은 상기의 문제점을 해결하기 위해 제안된 것으로, 고속으로 데이터를 출력시킬 때에도 내부적으로 급격한 전류의 변화가 제거되어 노이즈발생이 줄어든 데이터 출력버퍼를 제공함을 목적으로 한다.
본 발명은 상기의 과제를 해결하기 위해, 입력데이터에 응답하여 출력단을 풀업 또는 풀다운시키는 데이터 출력버퍼에 있어서, 상기 출력단을 풀업시키기 위한 풀업용 모스트랜지스터; 상기 출력단을 풀다운시키기 위한 풀다운용 모스트랜지스터; 상기 풀업용 모스트랜지스터의 게이트와 접지전압 공급단사이에 서로 다른 저항을 선택적으로 연결함으로서 상기 풀업용 모스트랜지스터의 턴온정도를 조절하기 위한 제1 슬류레이트 조절수단; 상기 풀다운용 모스트랜지스터의 게이트와 전원전압 공급단사이에 서로 다른 저항을 선택적으로 연결함으로서 상기 풀다운용 모스트랜지스터의 턴온정도를 조절하기 위한 제2 슬류레이트 조절수단; 및 상기 입력데이터의 상승천이에 응답하여 상기 제1 슬류레이트 조절수단의 저항을 선택하고, 상기 입력데이터의 하강천이에 응답하여 상기 제2 슬류레이트 조절수단의 저항을 선택하기 위한 슬류레이트 제어수단을 구비하는 데이터 출력버퍼를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도2는 본 발명의 바람직한 실시예에 따른 데이터 출력버퍼를 나타내는 회로도이다.
도2를 참조하여 살펴보면, 본 실시예에 따른 데이터 출력버퍼는 출력단(DOUT)을 풀업시키기 위한 풀업용 모스트랜지스터(100)와, 출력단(DOUT)을 풀다운시키기 위한 풀다운용 모스트랜지스터(200)와, 풀업용 모스트랜지스터(100)의 게이트와 접지전압 공급단(VSS) 사이에 서로 다른값의 저항을 선택적으로 연결함으로서 풀업용 모스트랜지스터(100)의 턴온정도를 조절하기 위한 제1 슬류레이트 조절부(300)와, 풀다운용 모스트랜지스터(200)의 게이트와 전원전압 공급단(VDD)사이에 서로 다른값의 저항을 선택적으로 연결함으로서 풀다운용 모스트랜지스터(200)의 턴온정도를 조절하기 위한 제2 슬류레이트 조절부(400)와, 입력데이터(DATA)의 상승천이, 즉 반전된 입력데이터(DATAB)의 하강천이에 응답하여 제1 슬류레이트 조절부(300)의 저항을 선택하고, 입력데이터(DATA)의 하강천이, 즉 반전된 입력데이터(DATAB)의 상승천이에 응답하여 제2 슬류레이트 조절부(400)의 저항을 선택하기 위한 슬류레이트 제어부(900)를 구비한다.
여기는 제1 및 제2 슬류레이트 조절부(300,400)에 구비되는 저항은 모스트랜지스터의 턴온저항을 이용한다.
제1 슬류레이트 조절부(300)는 모스트랜지스터(MP4)의 턴온저항이 하나의 저항을 이루고, 모스트랜지스터(MN12,MN11,MN10)의 턴온저항이 또 하나의 저항을 이루게 된다. 제2 슬류레이트 조절부(400)는 모스트랜지스터(MN4)의 턴온저항이 하나의 저항을 이루고, 모스트랜지스터(MP12,MP11,MP10)의 턴온저항이 또 하나의 저항을 이루게 된다.
슬류레이터 제어부(700)에서 출력되는 신호에 의해서 각각 제1 및 제2 슬류레이터에 구비되는 두개의 턴온저항중 하나가 선택되는 것이다.
또한, 본 실시예에 따른 데이터 출력버퍼는 입력데이터(DATA)가 로우레벨일 때에 턴온되어 풀업용 모스트랜지스터(100)의 게이트로 전원전압(VDD)을 공급하기 위한 풀업방지부(500)과 입력데이터(DATA)가 하이레벨일 때에 턴온되어 풀다운용 모스트랜지스터(200)의 게이트로 접지전압(VSS)을 공급하기 위한 풀다운방지부(600)를 더 구비한다.
또한, 본 실시예에 따른 데이터 출력버퍼는 인에이블신호(EN)에 응답하여 풀 업용 모스트랜지스터(100)의 게이트로 전원전압(VDD)을 공급하기 위한 제1 인에이블부(700)와 반전된 인에이블신호(ENB)에 응답하여 풀다운용 모스트랜지스터(200)의 게이트로 접지전압(VSS)을 공급하기 위한 제2 인에이블부(800)를 더 구비한다.
또한, 제1 및 제2 슬류레이트 조절부(300,400)는 인에이블신호(EN)와 반전된 인에이블신호(ENB)에 각각 응답하여 인에이블된다.
도3은 도2에 도시된 데이터 출력버퍼의 동작을 나타내는 파형도이다. 이하에서는 도2와 도3을 참조하여 본 실시예에 따른 데이터 출력버퍼의 동작을 살펴본다.
풀업방지부(500)의 모스트랜지스터(MP1)는 로우레벨의 데이터(DATA)를 입력받아 풀업용 모스트랜지스터(100)의 게이트에 전원전압(VDD)을 공급하여 풀업용 모스트랜지스터(100)가 턴오프되도록 한다.
풀다운방지부(600)의 모스트랜지스터(MN1)는 하이레벨의 데이터(DATA)를 입력받아 풀다운용 모스트랜지스터(200)의 게이트에 접지전압(VSS)을 공급하여 풀다운용 모스트랜지스터(200)가 턴오프되도록 한다.
인에이블신호(EN)가 로우레벨이 되고 반전된 인에이블신호(ENB)가 하이레벨이 되면, 모스트랜지스터(MN8,MP8)가 턴오프상태가 되어 제1 및 제2 슬류레이트 조절부(300,400)에서 노드(N2,N3)로 영향을 끼칠 수 없다.
한편으로 모스트랜지스터(MP2,MN2)는 턴온상태가 되어 노드(N2)는 하이레벨, 노드(N3)는 로우레벨로 고정되어, 풀업 및 풀다운 모스트랜지스터(MP3,MN3)는 항상 턴오프상태가 되어 출력단(DOUT)은 하이임피던스를 유지하게 된다.
인에이블신호(EN)가 하이레벨이고, 반전된 인에이블신호(ENB)가 하이레벨이 되면, 데이터 출력버퍼는 입력 데이터(DATA)값에 따라 동작을 시작하게 된다.
데이터(DATA)가 로우레벨에서 하이레벨로 상승천이하게 되면, 모스트랜지스터(MN9)는 턴온상태로, 모스트랜지스터(MP9)는 턴오프상태로 된다. 또한, 풀다운방지부(600)의 모스트랜지스터(MN1)도 턴온상태가 되어 노드(N3)는 로우상태가 되어 모스트랜지스터(MN3)는 턴오프상태를 유지하게 된다.
데이터(DATA)가 로우일 때에 반전된 데이터(DATAB)는 하이가 되므로 모스트랜지스터(MN7)가 턴온되어 노드(N!)는 로우레벨상태가 되어 모스트랜지스터(MP4)가 턴온상태로 있다가 데이터가 하이로 상승천이하게 되면 반전된 데이터(DATAB)는 하이레벨에서 로우레벨로 되므로 모스트랜지스터(MN7)는 턴오프로, 모스트랜지스터(MP7)는 턴온이 되면서 턴온상태이던 모스트랜지스터(MP4)가 턴오프로 되고, 턴오프상태이던 모스트랜지스터(MN12,MN11,MN10)가 턴온되어 노드(N2)가 로우레벨이 된다. 따라서 풀업 모스트랜지스터(100)가 턴온되어 출력단을 풀업시키게 된다.
이 때 풀업 모스트랜지스터(100)가 턴온되는 상태를 자세히 살펴보면, 모스트랜지스터(MN9)가 모스트랜지스터(MP7)보다 먼저 턴온되므로 노드(N2)는 초기에는 모스트랜지스터(MP4)를 통해 변화하면(도3의 A구간 참조), 이후 슬류레이트 제어부(900)의 모스트랜지스터(MP7)에 의해 모스트랜지스터(MN10.MN11,MN12)를 통해 변화하게 된다.(도3의 B구간 참조)
따라서 턴온저항이 모스트랜지스터(MP4)보다 모스트랜지스터(MN10, MN11, MN12)가 더 큰값을 가지기 때문에, 처음에는 도2에 도시된 바와 같이, 노드(N2)가 급격히 변화하다가 나중에는 완만하게 변화하게 된다. 따라서 결국 출력단(DOUT)의 풀업되는 시간이 조절이 되는 것이다.
노드(N2)가 변화하는 시간은 두가지의 모스트랜지스터(MP4 와, MN10,MN11,MN12)의 턴온저항값을 조절하면 조절할 수 있게 된다.
따라서 본 실시예의 데이터 출력버퍼에 구비되는 슬류레이트 조절부(300)와 슬류레이트 제어부에 구비되는 모스트랜지스터에 의해 노드(N2)가 급격하게 변화는 것을 방지할 수 있게 되었고, 이로 인하여 노이즈가 발생되지 않아 주변회로에 오동작을 방지할 수 있다. 또한 모스트랜지스터(MP3)의 소스단에 접속된 전원단의 전압레벨이 급격하게 변화하는 것도 방지할 수 있다.
지금가지 데이터(DATA)가 상승천이하는 과정에 대하여 설명하였는데, 반대로 데이터(DATA)가 하강천이하는 과정도 전술한 상승천이하는 과정과 유사하므로 자세한 설명은 생략한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의한 데이터 출력버퍼를 반도체 집적회로에 사용함으로서, 데이터 출력시 내부 동작전류의 급격한 변화에 의한 노이즈 발생으로 인한 주변회로의 오 동작을 방지하였다.
또한, 본 발명의 데이터 출력버퍼에 의해 신뢰성 있게 반도체 집적회로에서 고속으로 데이터를 출력시킬 수 있게 되었다.

Claims (5)

  1. 입력데이터에 응답하여 출력단을 풀업 또는 풀다운시키는 데이터 출력버퍼에 있어서,
    상기 출력단을 풀업시키기 위한 풀업용 모스트랜지스터;
    상기 출력단을 풀다운시키기 위한 풀다운용 모스트랜지스터;
    상기 풀업용 모스트랜지스터의 게이트와 접지전압 공급단사이에 서로 다른 저항을 선택적으로 연결함으로서 상기 풀업용 모스트랜지스터의 턴온정도를 조절하기 위한 제1 슬류레이트 조절수단;
    상기 풀다운용 모스트랜지스터의 게이트와 전원전압 공급단사이에 서로 다른 저항을 선택적으로 연결함으로서 상기 풀다운용 모스트랜지스터의 턴온정도를 조절하기 위한 제2 슬류레이트 조절수단; 및
    상기 입력데이터의 상승천이에 응답하여 상기 제1 슬류레이트 조절수단의 저항을 선택하고, 상기 입력데이터의 하강천이에 응답하여 상기 제2 슬류레이트 조절수단의 저항을 선택하기 위한 슬류레이트 제어수단
    을 구비하는 데이터 출력버퍼.
  2. 제 1 항에 있어서,
    상기 입력데이터가 로우레벨일 때에 턴온되어 상기 풀업용 모스트랜지스터의 게이트로 전원전압을 공급하기 위한 풀업방지수단과 상기 입력데이터가 하이레벨일 때에 턴온되어 상기 풀다운용 모스트랜지스터의 게이트로 접지전압을 공급하기 위한 풀다운방지수단을 더 구비하는 것을 특징으로 하는 데이터 출력버퍼.
  3. 제1 항 또는 제 2 항에 있어서,
    인에이블신호에 응답하여 상기 풀업용 모스트랜지스터의 게이트로 전원전압을 공급하기 위한 제1 인에이블수단과 반전된 인에이블신호에 응답하여 상기 풀다운용 모스트랜지스터의 게이트로 접지전압을 공급하기 위한 제2 인에이블수단을 더 구비하는 것을 특징으로 하는 데이터 출력버퍼.
  4. 제 1 항에 있어서,
    상기 제1 및 제2 슬류레이트 조절수단에 구비되는 저항은 모스트랜지스터의 턴온저항을 이용하는 것을 특징으로 하는 데이터 출력버퍼.
  5. 제 3 항에 있어서,
    상기 제1 및 제2 슬류레이트 조절수단은 상기 인에이블신호와 반전된 인에이블신호에 각각 응답하여 인에이블되는 것을 특징으로 하는 데이터 출력버퍼.
KR1020040031945A 2004-05-06 2004-05-06 데이터 출력버퍼 KR101024333B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040031945A KR101024333B1 (ko) 2004-05-06 2004-05-06 데이터 출력버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040031945A KR101024333B1 (ko) 2004-05-06 2004-05-06 데이터 출력버퍼

Publications (2)

Publication Number Publication Date
KR20050106884A KR20050106884A (ko) 2005-11-11
KR101024333B1 true KR101024333B1 (ko) 2011-03-23

Family

ID=37283575

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040031945A KR101024333B1 (ko) 2004-05-06 2004-05-06 데이터 출력버퍼

Country Status (1)

Country Link
KR (1) KR101024333B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170108134A (ko) * 2015-05-14 2017-09-26 마이크론 테크놀로지, 인크. 메모리에 대한 비대칭 입/출력 인터페이스를 위한 장치 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026231A (ko) * 1997-09-23 1999-04-15 윤종용 반도체 장치의 버퍼회로
KR20030018742A (ko) * 2001-08-31 2003-03-06 삼성전자주식회사 Ｐｖｔ 변화와 출력단자의 부하 커패시턴스의 변화에기인하는 슬루율 변화를 감소시키는 출력버퍼 회로 및이를 구비하는 반도체장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990026231A (ko) * 1997-09-23 1999-04-15 윤종용 반도체 장치의 버퍼회로
KR20030018742A (ko) * 2001-08-31 2003-03-06 삼성전자주식회사 Ｐｖｔ 변화와 출력단자의 부하 커패시턴스의 변화에기인하는 슬루율 변화를 감소시키는 출력버퍼 회로 및이를 구비하는 반도체장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170108134A (ko) * 2015-05-14 2017-09-26 마이크론 테크놀로지, 인크. 메모리에 대한 비대칭 입/출력 인터페이스를 위한 장치 및 방법
KR102037586B1 (ko) 2015-05-14 2019-10-28 마이크론 테크놀로지, 인크. 메모리에 대한 비대칭 입/출력 인터페이스를 위한 장치 및 방법

Also Published As

Publication number Publication date
KR20050106884A (ko) 2005-11-11

Similar Documents

Publication Publication Date Title
JP5313771B2 (ja) プリエンファシス機能を含む出力回路
US7902871B2 (en) Level shifter and semiconductor device having off-chip driver
EP1601102A1 (en) High-speed flip-flop circuit
US20070024328A1 (en) Output driver with maintained slew rate
JP4111753B2 (ja) データバッファ回路およびデータ出力バッファ
JPH11177380A (ja) インピーダンスコントロール回路
US7656210B2 (en) Semiconductor integrated circuit
KR100266628B1 (ko) 입력버퍼 회로
JP4109998B2 (ja) スイッチングポイント感知回路及びそれを用いた半導体装置
US8004314B2 (en) Semiconductor device
KR101024333B1 (ko) 데이터 출력버퍼
KR20050064897A (ko) 종단회로의 저항 값에 따라 입력버퍼의 이득을 조절할 수있는반도체 메모리 장치 및 입력버퍼의 이득조절 방법
KR20040048036A (ko) 슬루레이트 조정이 이루어지는 반도체메모리장치의데이터출력버퍼회로
JP4876553B2 (ja) 出力回路
KR100568545B1 (ko) 신호 구동회로
JP2007228330A (ja) レベルシフタ回路及びそれを具備する半導体集積回路
US8330501B1 (en) Dual mode rail-to-rail buffer for low voltage memory
KR100780597B1 (ko) 입력버퍼
JP4086193B2 (ja) オープンドレイン出力バッファ
KR100406579B1 (ko) 램버스 디램의 출력 버퍼 회로
KR100643913B1 (ko) 출력 버퍼
WO2019244230A1 (ja) 半導体集積回路装置およびレベルシフタ回路
KR100317325B1 (ko) 출력 구동회로
KR100640582B1 (ko) 데이터 패턴에 따라 채널 스큐를 감소시킬 수 있는 오픈드레인 출력 버퍼
KR20010073707A (ko) 오픈 드레인 방식의 출력단을 구동하는 출력 드라이버

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 10