TW531895B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TW531895B
TW531895B TW091104169A TW91104169A TW531895B TW 531895 B TW531895 B TW 531895B TW 091104169 A TW091104169 A TW 091104169A TW 91104169 A TW91104169 A TW 91104169A TW 531895 B TW531895 B TW 531895B
Authority
TW
Taiwan
Prior art keywords
film
semiconductor
element isolation
insulating film
manufacturing
Prior art date
Application number
TW091104169A
Other languages
English (en)
Inventor
Kazuhiko Takada
Shinji Sugatani
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW531895B publication Critical patent/TW531895B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

531895 A7 B7 五、發明説明 【發明領域】 (請先閱讀背面之注意事項再填寫本頁) 本發明有關一種半導體元件及其製造方法，更特別是 種具有非揮發記憶體之半導體元件及其製造方法。 【習知技藝說明】 作為可寫入非揮發性記憶體之快閃EEpR〇M因其便利 於半導體元件中係重要的。至於EEpR〇M，要求一較大尺 度圮憶體容量與一較低成本於位元單元。 為了響應如此要求，繼續進行快閃記憶體晶胞之微小 化係重要的。近來報導記憶體晶胞被STI(淺溝渠隔離）技術 微小化以互相隔離元件，例如，此技術被提出於Nikkei
Microdevice，2000年 3 月，pp.82-86。 •訂— δ避免於利用藉由習知技藝中L〇c〇s(石夕之局部氧化） 方法形成的兀件隔離結構所引起之鳥嘴問題的時候，利用 STI之快閃記憶體晶胞使繼續進行微小化成為可能。 利用STI之快閃記憶體晶胞可藉由以下所述之步驟形 成。 首先，如第1A圖所示，一隧道氧化物薄膜1〇2、一第 一矽薄膜103、及一第一氮化矽薄膜1〇4係連續形成在一矽 基底101上，然後一掩模係形成於作為快閃記憶體晶胞之通 道的區域’並且然後藉由姓刻該第一氮化石夕薄膜1 至該石夕 基底101的一上層部，用於STI之元件隔離凹槽105被形成。 然後，一Si〇2薄膜106係藉由CVD方法形成於該等元件 隔離凹槽105並在該第一氮化矽薄膜1〇4上。然後，該§丨〇2 薄膜106係藉由CVD方法研磨以自該第一氮化矽薄膜ι〇4的2 -4- 531895 A7 B7 五、發明説明 一上表面除去並留於該等元件隔離凹槽i 05。於是，該等元 件隔離凹槽105及形成於其中的Si〇2薄膜106能當作STI。 (請先閲讀背面之注意事項再填寫本頁) 然後，該第一氮化矽薄膜104被選擇地蝕刻，然後，如 第1B圖所示，一第二矽薄膜1〇7及一第二氮化矽薄膜1〇8係 連續形成在該Si〇2薄膜106及該第一矽薄膜1〇3上，該第一 矽薄膜103及該第二矽薄膜1〇7係藉由仿製形成作為一浮動 間極電極極。 •訂丨 然後，如第1C圖所示，該第二氮化矽薄膜1〇8被仿製 成分開在該等元件隔離凹槽105上的形狀。此外，一第三氮 化石夕薄膜109係形成在整個平面上，並且然後該第三氮化石夕 薄膜109藉由非等向性餘刻被餘刻並且被留在該第二氮化 矽薄膜108之侧壁上作為侧壁間隔。 然後，如第1D圖所示，當利用該仿製的第二及第三氮 化矽薄膜108，109作為一掩模時，藉由蝕刻該第二矽薄膜 107該第二矽薄膜在該等元件隔離凹槽ι〇5上被分開。 然後，該第二及第三氮化矽薄膜108，1〇9被除去，並 且然後一 ΟΝΟ薄膜111及一第三矽薄膜112係連續形成在 整個表面上。然後，該第三矽薄膜112被仿製成一控制閘極 的形狀並且同樣地該第二矽薄膜1〇7被仿製成一浮動閘極 110的形狀（第1Ε圖）。 上述步驟中，用以仿製該第二矽薄膜i07藉由利用該第 二氮化矽薄膜108及形成在該薄膜108之側面壁上的側壁作 為該掩模的理由是為了增加在該浮動閘極丨1〇及該控制閘 極間的耦合電容。 -5- 531895
然而’根據上述之步驟，對準用來仿製該第二矽薄膜 1〇7上的第二氮化矽薄膜1〇8之曝光掩模係必要的。於是，、 因必_保移位邊際’如此邊際使得進行進—步微小化困 難。 【發明概要】 本發明之-目的係提供一種半導體元件製造方法習知 技藝更能夠達到記憶體晶胞的微小化。 接著，依此將說明本發明的優點。 根據本發明，第二半導體薄膜係選擇性生長在被放 在STI結構中之元件隔離絕緣薄膜間的第一半導體薄膜，兄 且5樣地該第二半導體薄膜係生長以延伸在該元件隔離： 緣薄膜上。於此情況下，該第一半導體薄膜及該第二半導 體薄膜當作快閃記憶體晶胞的浮動閘極。 因此，因與控制閘極重疊之浮動閘極區域變得寬於接 觸隧道絕緣薄膜之浮動閘極區域，記憶體晶胞的較高整合 能被實現並且同樣地能形成在浮動閘極與控制間極間具有 高麵合電容的非揮發記憶體晶胞。 因浮動閘極的上部係以自我對準方式而形成，不f 行利用掩模的仿製並且因此不會發生位置移位的問題。… 是，藉由如此移位能使對準邊際為小的並且減少晶胞區域 能被實現。 同樣地，當介電薄膜係形成在該浮動閘極上並且然後 當作該控制閘極的薄膜被形成時，蝕刻殘餘幾乎不被產 在仿製此薄膜中控制閘極之上表面的溫和彎曲表面上。 置 並 執 於 生 因 (請先閲讀背面之注意事項再填寫本頁) •、可丨 -6- 531895 A7 ------ϊ____ 五、發明説明（4 ) ' — 此，能使製作容易。 此外，由於當作浮動閘極之第二半導體薄膜上表面的 側部被形成作為平滑彎曲表面，形成在浮動閘極上表面上 的介電薄膜，例如ΟΝΟ薄膜，之薄膜厚度變得—致，並且 2是加至該介電薄膜的電場集中能被避免。結果，能維持 高的於控制閘極與浮動閘極間之絕緣反抗電壓，並且能形 成具較高可靠度的非揮發記憶體。 【圖示之簡單說明】 第1Α至1Ε圖係顯示習知技藝中形成一快閃記憶體晶 胞之步驟的截面圖； 第2Α至2Μ圖係顯示根據本發明第一實施例形成一快 閃記憶體晶胞之步驟的立體圖； 第3Α至3Ε圖係顯示根據本發明第一實施例形成一快 閃記憶體晶胞之步驟的截面圖； 第4圖係一顯示根據本發明第一實施例快閃記憶體晶 胞的截面圖； 第5Α至5Ε圖係顯示根據本發明第二實施例形成一快 閃記憶體晶胞之步驟的立體圖； 第6Α至6D圖係顯示根據本發明第二實施例形成一快 閃記憶體晶胞之步驟的截面圖；及 第7Α至7C圖係顯示根據本發明第三實施例形成一快 閃記憶體晶胞之步驟的立體圖。 【較佳實施例之詳細說明】 參考附圖，在下將說明本發明之實施例。 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 、^τ— 531895 A7 ----- —______B7_____ 五、發明説明（5 ) (第一實施例） (請先閲讀背面之注意事項再填寫本頁) 第2A至2M圖係顯示根據本發明第一實施例半導體元 件製造步驟的立體圖。同樣地，第3A至3E圖係顯示根據本 發明第一實施例半導體元件製造步驟的截面圖。 首先，依此將說明得到一顯示於第2 A圖之結構所需的 步驟。 一井（未示）係藉由將雜質離子植入一矽（半導體）基底i 的預定區所形成。然後，一由Si〇2所製成之隧道氧化物薄 膜（絕緣薄膜）2藉由熱氧化法被形成在該矽基底1的一上表 面上具有10nm的厚度。 然後，一由多晶矽所製成並當作浮動閘極的一部份之 第一矽薄膜3係藉由CVD方法生長在該隧道氧化物薄膜2上 具有10nm的厚度。生長中，例如磷被摻雜入該第一矽薄膜 3以得到0·5χ 1020atm/cm3的雜質濃度，磷化氫（Ph3)係用來 作為磷摻雜質擴散區氣體。 然後，一厚度10nm之第一氮化矽薄膜4係藉由cVD法 生長在該第一矽薄膜3上。 然後，如第2B圖所示，複數個線條般第一抗蝕劑圖案 5用以覆蓋該快閃記憶體晶胞之元件形成區在一距離下被 形成藉由將抗蝕劑塗佈在該第一氮化矽薄膜4上並且然後 曝光/顯影此抗蝕劑，例如該第一抗蝕劑圖案5的寬度被設 定至0.24/zm並且例如在該等第一抗蝕劑圖案5間之寬度 被設定至0.32# m。 然後’如苐2 C圖所示，當刺今楚 ΙΛ. ΛΧ r-Ί ^ w 1 1田刊邊弟一抗蝕劑圖案5作為
本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公D -8- 531895 五 、發明説明(6 =掩模時’用元件隔離凹槽la係形成於該等第一抗蝕劑圖 案5間的區域藉由㈣該第_氮切薄膜4、該第—石夕薄膜 、該随道氧化物薄膜2、及_基底〗。例如該元件隔離凹 槽&的深度從該石夕基底的表面被設定製35〇nm。 —氟系職體被絲作為㈣—氮切薄動的蚀刻 氣體、-氯系列氣體被用來作為該第一梦薄膜3及财基底 :的餘刻氣體、並且同樣地該氟系列氣體被用來作為該随道 氧化物薄膜2的蝕刻氣體。 士於此情況下，當利用該等第一抗钱劑圖案5作為掩模 時，在該第一氮化矽薄膜4被仿製後藉由除去該等第一抗蝕 劑圖案5，該等元件隔離凹槽1a可被形成，並且然後當利用 該第一氮化矽薄膜4的圖案作為一掩模時，蝕刻該第一矽薄 膜3、該隧道氧化物薄膜2、及該矽基底工。 然後，該矽基底1在該等第一抗蝕劑圖案5被除去的情 況於氧氣中在90(TC下被回火。於是，如第2D圖所示，一 厚度15nm的Si〇2薄膜6沿著該等元件隔離凹槽1&的内表面 被形成。 然後，如第2E圖所示，一由si%所製成之元件隔離絕 緣薄膜7係藉由CVD方法形成於該等元件隔離凹槽ia並在 該第一氮化矽薄膜4上以具有700nm之厚度。結果，導致該 等元件隔離凹槽1 a係完全覆蓋有該元件隔離絕緣薄膜7之 狀態。於此情況下，在該等元件隔離凹槽丨a内表面上的Si〇2 薄膜6當作該元件隔離絕緣薄膜7得一部份。 然後，如第3 A圖所示，該元件隔離絕緣薄膜7藉由 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -9- 531895 A7 B7 五、發明説明（7 CMP(化學機械研磨）法被研磨直到露出該第一氮化矽薄膜 4的上表面。於此情況下，因該第一氮化矽薄膜4能用作研 磨阻絕層’所以容易偵測研磨的結束點。 然後，如第2F圖及第3B圖所示，藉由利用熱磷酸該第 一氮化矽薄膜4自該第一矽薄膜3的上表面被除去。結果， 該第一石夕薄膜3的上表面被露出並且同樣地留於該等元件 隔離凹槽la的元件隔離絕緣薄膜7係自該第一矽薄膜3的上 表面突出。 然後’如第2G圖及弟3C圖所示’ 一由多晶梦所製成的 第二矽薄膜8係選擇地生長在該第一矽薄膜3上。像選擇生 長法，例如一二氯矽烷系列氣體或一由二氯矽烷系列及一 氯系列氣體所組成之混合氣體（如鹽酸）被利用。對於利用 此氣體系列的理由在於構成二氯矽烷（SiH2Cl2)的石夕充當作 為該多晶石夕的一生長成分，而構成二氣矽烷的氯或於一作 為一附加氣體之鹽酸系列氣體的氯具有一作用以蝕刻該 石夕。於是，此氣體具有抑制該元件隔離絕緣薄膜7表面上石夕 不清楚的生長之作用並且同樣具有在該第一石夕薄膜3上選 擇生長該第二矽薄膜8的作用。 该弟二石夕薄膜8 ’其係選擇地生長於此方法，如同該第 一矽薄膜3藉由之後步驟被仿製以構成該浮動電極。 藉由使約400cc的二氯矽烷、約〇至2〇〇cc的鹽酸 (HC1)、及約14.6升的氫（HO流入如CVD空氣作為生長氣 體、設定生長溫度到850至900°C、設定CVD空氣中壓力至 約133OPa、及流動碌作為掺雜物，完成此該第二石夕薄膜8 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂— -10- 531895 A7 ___B7 五、發明説明（8 ) 的選擇生長。結果，含填之該第二矽薄膜8在0.5 χ 102Gatm/cm3的雜質濃度下被生長在該第一矽薄膜3上以具 有100nm的厚度。 如同實現相似生長效應之條件的另一例子，此一條件 可被列舉為該生長溫度及該生長空氣壓力分別被設定至 700 至 900°C 及 2660 至 6650Pa 並且 SiH2Cl2、HCn、及 112係分 別以lOOcc、ll〇cc、及20升被供應至生長空氣作為生長氣 體’或该生長溫度及該生長空氣壓力分別被設定至63〇至 760°C 及 133Pa 並且 SiH2Cl2 及 HC1 係分別以 30 至 150cc、1〇 至50cc、及5升被供應至生長空氣作為生長氣體。 同樣地，藉由利用單矽烷（SiH4)矽可被選擇地生長。 於此情況下，例如矽可被生長藉由超高真空（uhv)cvd其 中於生長時之壓力被極度降低並且例如此一條件可被設定 為該壓力及該生長溫度分別被設定至〇1Pa及6〇〇 t並且 SiH4、HC1、及H2係分別以30至150cc、10至50cc、及5升被 供應至生長空氣作為生長氣體。此外，如同另一方法，該 石夕可藉由ECR電漿CVD方法被選擇性生長。於此情況下， 例如該生長溫度被設定至225 °C並且SiH4及H2被利用作為 反應氣體。 當摻雜該雜質例如磷等時，矽可被選擇地生長。但該 雜質藉由離子植入法可被摻雜入未摻雜的矽在此未摻雜的 矽已被選擇地生長之後。 同時，根據以上矽生長條件，存在選擇性以致矽係容 易生長在該第一矽薄膜3上，但矽係難生長在該元件隔離絕 本紙張尺度適用中國國家標準（CNS) A4規格（210χ297公釐） (請先閲讀背面之注意事項再填寫本頁)
訂I -11- 531895 A7 ______B7 五、發明説明（9 ) 緣薄膜7上。因此’該第二石夕薄膜8係同時僅生長在該第一 $夕薄膜3的露出表面上。 同樣地’该弟一石夕薄膜8之生長程序中，該第二碎薄膜 8開始生長於橫向並展開在該元件隔離絕緣薄膜7上在一時 間點上當該第二矽薄膜8變得較高於該元件隔離絕緣薄膜7 時。這時，橫向對縱向之生長比約為〇·9，該第二石夕薄膜8 係以約80nm生長以從該元件隔離區的邊緣展開至該中 心。同樣地，展開在該元件隔離絕緣薄膜7上之該第二矽薄 膜8的上表面是圓的且平滑地傾斜。 此外’若該專圖案係藉由钱刻該石夕薄膜而形成， 該第二矽薄膜8,其係選擇地生長如以上所述，具有平 面的形狀其係沿著該等元件隔離絕緣薄膜7的中心被分開 成複數。 依次’如第2H圖及第3D圖所示，一ΟΝΟ薄膜9係形成 作為一耦合介電薄膜在該第二矽薄膜8及該等元件隔離絕 緣薄膜7上。此0Ν0薄膜9係藉由連續形成一 6nm厚度之 Si〇2薄膜及一 8.5nm厚度之氮化矽薄膜利用cVD方法並且 然後在950 C下於氧空氣下6小時回火該氮化石夕薄膜而形 成。 然後，雖然不特別說明，未覆蓋有抗蝕劑之區域例如 週邊電路區中的ΟΝΟ薄膜9及矽薄膜3，8藉由乾蝕刻被除 去當以抗姓劑覆蓋該ΟΝΟ薄膜9之快閃記憶體晶胞區時， 並且然後該隧道氧化物薄膜2藉由鹽酸被濕蝕刻，藉以該矽 基底1之上表面係暴露於未覆蓋有抗姓劑之區域。然後，該 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) •訂· -12- 531895 A7 __B7_ 五、發明説明（IQ ) (請先閲讀背面之注意事項再填寫本頁) ΟΝΟ薄膜9藉由除去該抗蝕劑被暴露於該等快閃記憶體晶 胞區’並且該石夕基底1係暴露於剩下區域例如週邊電路區的 電晶體形成區。 在此之後，一 15nm厚度的閘極氧化物薄膜（未示）藉由 熱氧化於週邊電路區等的電晶體形成區之矽基底1表面被 形成。於此情況下，.於該等快閃記憶體晶胞區的第二矽薄 膜8之氧化係防止有該ΟΝΟ薄膜9。 然後’如第21圖及第3Ε圖所示，一未摻雜及^(^瓜厚 度之多晶石夕第三石夕薄膜10及一 20nm厚度之第二氮化石夕薄 膜11係藉由C VD方法連績地生長在該梦基底1上。如稍後所 述，該雜質被導入該第三矽薄膜10當此雜質被離子植入以 形成雜質擴散層於該矽基底1時。 然後’如弟2J圖所示’抗餘劑圖案12，每個具有一 〇16 V m寬度的平面形狀之堆閘極，藉由將抗蝕劑塗佈在該第 二氮化矽薄膜11上並且然後曝光/顯影此抗蝕劑被形成。 然後’該弟一氮化珍薄膜11、該第三碎薄膜10、該ONQ 薄膜9、及該第一及第二石夕薄膜3，8藉由利用該等抗钱劑圖 案12作為一掩模連續地被蝕刻。此蝕刻中，除了該等快閃 吕己憶體晶胞區之區域係覆蓋有該抗钱劑。 於是，如第2K圖所示，該第三矽薄膜10當作該快閃記 憶體晶胞之控制閘極CG，並且留在該控制閘極CG之下的 該矽薄膜3，8具有該浮動閘極fg的形狀。第2K圖顯示該等 抗蝕劑圖案12被除去之狀態。 該浮動閘極FG之寬度在其下部是窄的並且在其上部 本紙張尺度適用中國國家標準（_ μ規格⑵〇><297公董) " -13- 531895 A7 __B7_ 五、發明説明（U ) (請先閲讀背面之注意事項再填寫本頁) 是寬的，如以上所述。例如其接觸該隧道氧化物薄膜2之下 表面寬度為0.24 // m，並且其較高於該元件隔離絕緣薄膜7 的部分之寬度在其最大值約為〇·4//ηι。於是，該浮動閘極 FG對於該控制閘極CG具有較高雜合比。 然後’一由該第三矽薄膜10所製成之閘極電極（未示） 藉由仿製該第二氮化矽薄膜11及該第三矽薄膜丨〇被形成， 例如其存在於週邊電路區。於此仿製中，該等快閃記憶體 晶胞區係覆蓋有抗餘劑。 除了該等快閃記憶體晶胞區的區域係覆蓋有抗蝕劑之 狀態下，當作源極/汲極區的雜質擴散區13a，13b藉由將砷 離子（As+)植入該矽基底1在該浮動閘極FG之兩侧上以 40keV之加速能量及^ 1〇1W之摻雜被形成。 然後，5nm的熱氧化物薄膜（未示）藉由熱氧化該矽基底 1之鉻出的表面被形成在該抗蝕劑完全被除去的狀態下。然 後，為了形成該週邊電路區中的卜型“〇8電晶體之LDD雜 質擴散層，該磷離子（P+)被植入該矽基底丨在該週邊電路區 中該閘極電極（未示）之兩側上以3〇keV之加速能量及4 〇χ 1013/cm2之摻雜。依次，為了形成該週邊電路區中的卜型 MOS電曰曰體之LDD雜質擴散層，該氟化硼離子（BF/)被植 入w亥矽基底1在另一閘極電極（未示）之兩侧上以8〇keV之加 速能量及4·0χ l〇13/cm2之摻雜。於將雜質導入該週邊電路 區，該等快閃記憶體晶胞區係覆蓋有抗蝕劑，在完成該雜 質離子植入後，該抗蝕劑被除去。同樣地，該p—型雜質及 η -型雜質之個別的離子植入藉由利用該抗蝕劑被執行。 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） -14- 531895 A7 -------- B7_ 五、發明説明（12 ) 接著，以下將說明達到顯示於第2L圖之狀態所需的步 驟。 首先’ 15nm厚度的Si〇2薄膜及ii5nm厚度的氮化矽薄 膜係藉由CVD方法連續地生長在該浮動閘極？(3、該矽基底 1、該元件隔離絕緣薄膜7等上。然後，絕緣側壁間隔14係 形成在於該等快閃記憶體晶胞區之該浮動閘極FG及該控 制閘極CG的側壁以及於該週邊電路區之閘極電極（未示） 的側壁上藉由回蝕它們。 然後，該控制閘極CG及該閘極電極（未示）上的第二氮 化矽薄膜11藉由沸騰磷酸被除去。 此外’該雜質被植入暴露在於該週邊電路區（未示）之 閘極電極兩側上的矽基底丨。於11_型^1〇8電晶體之LDD雜質 擴散層，As+被植入該矽基底ia6〇kev之加速能量及3〇χ 10 /cm之摻雜被形成。同樣地，於p_^M〇s電晶體之ldd 雜質擴散層，BF/被植入該矽基底丨在該閘極電極（未示）之 兩侧上以40keV之加速能量及2.〇x l〇15/cm2之摻雜。該p-型雜質及η-型雜質之個別的離子植入藉由利用該抗蝕劑被 執行。在以上離子植入期間隔薄膜，該快閃記憶體晶胞區 係覆蓋有該抗蝕劑，並且該抗蝕繼在該離子植入步驟之後 被除去。 然後’植入該石夕基底1之離子晶種藉由回火該石夕基底1 於氮空氣在1000°C10秒下被活化。 然後，一 13nm厚度的鈷薄膜及一3〇nm厚度的氮化鈦係 藉由濺鍍連續形成在該控制閘極CG、該閘極電極（未示）、 本紙張尺度適用中國國家標準（CNs) Μ規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -、^τ— -15- 531895 A7 __ B7 五、發明説明（13 ) (請先閱讀背面之注意事項再填寫本頁) 該雜質擴散層13a，13b、該元件隔離絕緣薄膜7等上。在此 之後’該鈷薄膜被導致與分別構成該雜質擴散層丨3a，丨3b、 该控制閘極CG、該閘極電極（未示）之矽反應，藉由回火該 矽基底1於氮空氣在500°C下30秒，並且於是金屬矽化物層 被形成。然後，不僅氮化鈦薄膜以及未反應之鈷薄膜藉由 利用過氧化銨作為濕程序被除去。 於疋’該快閃兄憶體晶胞區中，石夕化銘層15 a，1外， 15c係分別形成在該控制閘極CG的上表面及該雜質擴散層 13a，13b的上表面上。 然後，該矽化鈷層15a，15b，15c的電阻藉由回火於氮 空氣在840°C下40秒被降低。 接著，以下將說明達到顯示於第2M圖之狀態所需的步 驟。 百先，如第2M圖所示，一第一介層絕緣薄膜“係形成 在該矽化鈷層15a，15b，15c、該元件隔離絕緣薄膜7等上。 然後，第一接觸洞係分別形成在該記憶體晶胞的複數個雜 質擴散層13a，13b上藉由仿製該第一介層絕緣薄膜16。然 後，第一導電栓17a，17b被埋於該等第一接觸洞。 然後，-第-金屬薄膜係形成在該第一介層絕緣薄膜 16上。然後，藉由仿製該第一金屬薄膜，形成源極接線心 其連接在複數個雜質擴散層13 a上的該等第一導電栓17a合 作於該字線方向的源極。同樣地，藉由仿製該第一金屬薄 膜，形成導電墊18b在該等雜質擴散層13b上的該等第一導 電栓17b上當作汲極。 ί紙張尺度適财關家鮮（CNS) A4規格（210X297公釐) ------- -16- 531895 A7 _________B7 五、發明説明（14 ) (請先閲讀背面之注意事項再填寫本頁) 依一人’第一介層絕緣薄膜19係形成在該等源極接線 18a、該等導電塾18b及該第_介層絕緣薄膜16上。然後， 第一接觸洞藉由仿製该第二介層絕緣薄膜19被形成在該等 導電墊18b上，並且然後第二導電栓2〇係形成於該等第二接 觸洞。 然後’-第二金屬薄膜係形成在該第二介層絕緣薄膜 19 ;、、、:後藉由仿製该第一金屬薄膜，形成位元線肌其連 接複數個第二導電栓20於交又該等源極接線…的方向。沿 著該等位元線BL方向所取的—記憶體晶胞橫截面係顯示 於第4圖。 在此之後，一介層絕緣薄膜、接線等係進一步形成， 但將省略其詳細說明。 根據以上步驟，因該浮動閘極？(}之上部藉由選擇地在 該等元件隔離絕緣薄膜7間生長該第二矽薄膜8被形成，能 省略用以仿製该浮動閘極FG之上部的掩模並且因此能增 進生產夏。此外，藉由調整該第二矽薄膜8之生長條件，是 有可月b控制该浮動閘極FG之上部於橫向之最後寬度。 結果，根據該浮動閘極F G之形狀，具有該控制閘極C G 之重疊區域變得大於該接觸區域對於該隧道氧化物薄膜 2 ’以至於能獲得大耦合比。 同樣地，因構成於橫向之該浮動閘極之上部的第二 矽薄膜8的延伸係產生於一自我對準方式有關該等元件隔 離絕緣薄膜7作為STI，鮮少發生其間位置的移位。因此， 藉由減小該邊際其係提供以吸收位置的移位，比習知技藝 本紙張尺度適用中國國家標準（娜）A4規格（21〇><297公釐） -17- 531895 A7 B7 五、發明説明（15 ) 該快閃記憶體晶胞之區域更能被減少。 (請先閲讀背面之注意事項再填寫本頁) 同樣地，構成該浮動閘極F G的第二石夕薄膜8之上部被 線性改變自其中心至其邊緣，並且既不是邊緣也不是步階 被形成在該上表面上。於是，能實現優點，因於應用來形 成該控制閘極CG之蝕刻期間對於蝕刻剩餘物以餘留在該 浮動閘極之邊緣係困難的，所以能使工作容易。此外，因 無任何角在該浮動閘極FG的上部，形成在該控制閘極cG 及該浮動閘極FG間之ΟΝΟ薄膜9的薄膜厚度未被局部地減 少。結果’在該浮動閘極F G及該控制閘極C G間不會產生 電場集中的問題。 (第二實施例） 、tr— 第一實施例中，如第2Ε圖所示，該第一氮化矽薄膜4 係用來作為CMP阻絕層當形成於該元件隔離凹槽丨a並在該 第一氮化石夕薄膜4上的該元件隔離絕緣薄膜7藉由該cmp被 研磨時。然而’除非該第一氮化石夕薄膜4被提供，是有可能 利用該第一矽薄膜3作為該CMp阻絕層。於是，本實施例 中’下文將說明形成該快閃記憶體晶胞其中省略該第一氮 化石夕薄膜4的形成。 第5A至5E圖顯示根據本發明第二實施例形成一快閃 5己憶體晶胞之步驟，第6A至6D圖顯示其截面形狀。這些圖 中，相同於第2A至2M圖、第3 A至3E圖、及第4圖的參考標 號代表相同構件。 以下將說明達到顯示於第5 A圖之狀態所需的步驟。 首先’像第一實施例，由多晶矽所製成的隧道氧化物
-18- 531895 A7 -------—__ B7 五、發明説明（16 ) 〜 -----— 薄膜及該第一矽镇腊 卜 蹲膜3係形成在該基底1上。於此情況下， " 夕蓴膜3之厚度被設定至2〇nm並且該磷濃度被設定 至 〇.5x l〇2Gatm/cm3。 ^後用以覆蓋該快閃記憶體晶胞形成區的該等第一 圖案5係形成在該H薄膜3上’該第-抗钱劑圖 案5之寬度及該等第一抗钱劑圖案$之間隔被設定相同於第 實施例纟覆蓋有該第一抗姓劑圖案5的部分係元件隔離 區〇 此外’藉由利用該第一抗蝕劑圖案5作為一掩模5，該 第矽薄膜3及該隧道氧化物薄膜2被蝕刻，並且然後該基 底1被蝕刻上至一 350nm之深度。於是，該等元件隔離凹槽 1 a係形成於該等元件隔離區。 然後’如第5B圖所示，一 15nm厚度的Si〇2薄膜6係形 成在該等元件隔離凹槽1&之内表面藉由執行回火於氧空氣 900°C下。在此時，該第一矽薄膜3被加速並且同樣地該第 一矽薄膜3的表面被氧化以形成該以〇2薄膜6a。結果，該第 一矽薄膜3實質薄膜厚度被稍微減少。 然後，如第5C圖所示，由Si02所製成並具有700nm厚 度之該元件隔離絕緣薄膜7係形成於該等元件隔離凹槽la 並在該第一矽薄膜3上經由該Si02薄膜6a藉由CVD方法。於 是，該等元件隔離凹槽la係完全填充有該元件隔離絕緣薄 膜7。於此情況下，沿著該等元件隔離凹槽la之内表面所形 成的Si02薄膜6a扮作該元件隔離絕緣薄膜7的一部份。 然後，如第5D圖及第6A圖所示，該元件隔離絕緣薄膜 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
-19- 531895 A7 _____B7 _ 五、發明説明（17 ) 7藉由CMP方法被研磨值到露出該第一矽薄膜3的上表面。 在該第一矽薄膜3及該元件隔離絕緣薄膜7間的一準位 差比藉此研磨之第一實施例更被降低。 然後，如第5E圖及第6B圖所示，由多晶矽所製成的第 二矽薄膜8係選擇地形成在該第一矽薄膜3上於該元件形成 區藉由用顯示於第一實施例之相似方法。 相似於第一實施例的是該第二矽薄膜8係形成以展開 在該等元件隔離凹槽la上。然而，若該第一矽薄膜3的薄膜 厚度及該第二矽薄膜8的薄膜厚度之總厚度分別被設定相 等於第一實施例及第二實施例時，從該元件隔離絕緣薄膜7 該第二石夕薄膜8的突出高度變得較高於第二實施例，並且同 樣地該第二矽薄膜8於橫向之展開量係增加的於第二實施 例。於是，在形成在該等元件隔離凹槽丨&上之兩相鄰第二 矽薄膜8間的間隔變得較窄於第一實施例。換言之，若進入 j元：隔離區該第二石夕薄膜8的展開寬度被設定相同於第 -實施例時，該第二矽薄膜8的生長時間能被縮短。 然後，如第6C圖及第6D圖所示，該〇N〇薄膜9、由多 成的第4薄⑽、及該第二氮切薄膜n係形 成在及第一石夕薄膜8及該元件隔離絕緣薄膜7上。依次，該 控制閘極CG及該浮動間極印藉由仿製從該第三石夕薄膜^ 職第-㈣膜3的薄膜被形成。因其後的步驟係相似於第 一實施例，其說明將被省略。 根據以上步驟’因不需被用於第一實施例形成該STI 之该第—氮化石夕薄膜的形成，以此厚度該等元件隔離凹槽 械張尺度適；^標準---~~~-
(請先閲讀背面之注意事項再填寫本頁) 訂 -20- ^1895 A7 --—-----E___ 五、發明説明G〇 ) " ~ 較高的整合能被實現並且同樣地增加在該浮動閘極與該控 制閘及間的輕合電容。 當作該浮動閘極上部的第二半導體薄膜係形成於一自 我對準方法，能使該對準邊際變小並能實現晶胞區域的減 少。 同樣地’若該介電薄膜係形成在該浮動閘極上並且然 後當作該控制閘極之薄膜被形成時，該蝕刻殘餘於仿至此 薄膜下幾乎不被產生在該控制閘極的和緩部上並且因此能 使工作容易。 此外’因當作該浮動閘極之第二半導體薄膜上表面的 侧佈係形成像平滑彎曲表面，形成在該浮動閘極上表面的 介電晶體薄膜之薄膜厚度變得一致並且因此能避免應用至 該介電薄膜的電場集中。結果，能高度地維持在該控制閘 極與該浮動閘極間的絕緣反抗電壓。 本紙張尺度適用中國國家標準（CnS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂丨 -23- 531895 A7 B7 五、發明説明（21 元件標號對照表 習知技藝部分 101.. .矽基底 102···隧道氧化物薄膜 103.. .第一矽薄膜 104…第一氮化矽薄膜 105.. .元件隔離凹槽 106.. .5102.薄膜 較佳實施例部分 1.. .碎基底 la···元件隔離凹槽 2…隨道氧化物薄膜 3.. .第一矽薄膜 4.. .第一氮化矽薄膜 5.. .第一抗蝕劑圖案 6,6a... Si02 薄膜 7.. .元件隔離絕緣薄膜 8.. .第二矽薄膜 9.. .0.0 薄膜 10···第三矽薄膜 107…第二矽薄膜 108…第二氮化矽薄膜 109…第三氮化矽薄膜 110.. .浮動閘極 111.. . ΟΝΟ 薄膜 112…第三矽薄膜 11.. .第二氮化矽薄膜 12.. .抗蝕劑圖案 13a，13b···雜質擴散區 14.. .絕緣侧壁間隔 15&，151)，15〇...矽化鈷層 16.. .第一介層絕緣薄膜 17a，17b···第一導電栓 18a...源極接線 18 b...導電墊 19.. .第二介層絕緣薄膜 20·.·第二導電栓 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -24-

Claims (1)

  1. -25- 531895 A B CD 申請專利範圍 緣薄膜係由一 ΟΝΟ薄膜所形成。 6·—種半導體元件製造方法，包含步驟： 形成一隧道絕緣薄膜在一半導體積底上； 形成一第一半導體薄膜構成該隧道絕緣薄膜上的一 浮動閘極之下部； 形成元件隔離凹槽藉由鍅刻在該第一半導體薄膜、 該隧道絕緣薄膜及該半導體元件上的元件隔離區； % 开> 成一元件隔離絕緣薄膜於該元件隔離凹槽並在該 第一半導體薄膜上； 從忒第一半導體薄膜上面的一區域除去該元件隔離 絶緣薄膜並使該元件隔離凹槽上面的元件隔離絕緣薄膜 變薄； 訂 秦 選擇性生長一第二半導體薄膜當作該第一半導體薄 膜上的浮動閘極之一上部並且亦生長該第二半導體薄膜 在該元件隔離絕緣薄膜上以於一自該元件隔離絕緣薄膜 的橫向延伸； 形成一介電薄膜在該浮動閘極上；及 形成一導電薄膜當作一在該介電薄膜上的控制閘 才虽° 7·如申請專利範圍第6項所述之半導體元件製造方法，其中 該隧道絕緣薄膜係由一 0Ν0薄膜所形成。 8·如申請專利範圍第6項所述之半導體元件製造方法，其中 更包含步驟： 形成一研磨阻絕薄膜在該第一半導體薄膜，在形成
    -26- 申請專利範圍 該元件隔離凹槽之前； 形成該元件隔離凹槽的一頂部藉由蚀刻在該元件隔 離區上的研磨阻絕薄膜，· 形成該元相離_薄齡該第—半導㈣膜 過該研磨阻絕薄膜； 穿 —研磨該元件隔_緣薄膜以除去自該研磨阻絕薄膜 ，-上面並使在該元件隔離凹槽上面的該元件隔離絕緣 溥膜變薄；及 除去該研磨阻㈣膜，在生長該第二半導體薄膜之 刖 9.如申料利範圍第8項所述之半導體元件製造方法，其中 省第I導體薄膜及該第二半導體薄膜係分別由多晶矽 而形成，並且該研磨阻絕薄膜係由一氮化矽薄膜所形成。 10·如申請專利範圍第8項所述之半導體元件製造方法，更 包含步驟使形成在該元件隔離凹槽上之該元件隔離絕 緣薄膜的一上表面低於該第一半導體薄膜的一上表面 更藉由使該元件隔離凹槽上之元件隔離絕緣薄膜變 薄’在該元件隔離絕緣薄膜從該研磨阻絕薄膜被除去後 在6玄第一半導體薄膜被形成之前。 11 ·如申請專利範圍第10項所述之半導體元件製造方法，其 中藉由過度研磨或選擇性#刻，完成弄薄該元件隔離區 中之元件隔離絕緣薄膜。 12·如申請專利範圍第6項所述之半導體元件製造方法，其 中更包含步驟使該元件隔離凹槽上之元件隔離絕緣薄 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） -27- 531895 A8 B8 C8
    申清專利範圍 膜的一上表面低於該第一半導體薄膜的一上表面更藉 由使該元件隔離凹槽上之元件隔離絕緣薄膜變薄，在該 疋件隔離絕緣薄膜從該第一半導體薄膜之上表面被除 去後但在該第二半導體薄膜被形成之前。 13·如申請專利範圍第12項所述之半導體元件製造方法，其 中藉由過度研磨或選擇性蝕刻，完成弄薄該元件隔離區 中之元件隔離絕緣薄膜。 L 裝 r M·如申請專利範圍第6項所述之半導體元件製造方法，其 中藉由一化學機械研磨法，同時完成從該元件形成區除 去该元件隔離絕緣薄膜以及弄薄該元件隔離凹槽上之 元件隔離絕緣薄膜變薄。 訂 15 ·如申請專利範圍第6項所述之半導體元件製造方法，其 中該第二半導體薄膜之側表面被形成以具有一光滑彎 曲表面在该元件隔離凹槽上之元件隔離絕緣薄膜上。 16·如申請專利範圍第6項所述之半導體元件製造方法，其 線 中藉由一利用含矽及氣之氣體的汽相沉積，完成選擇性 生長該第二半導體薄膜。 Π·如申請專利範圍第16項所述之半導體元件製造方法，其 中該氣體由任一矽烷及鹽酸的混合氣體、或二氯矽烷氣 體、或一二氯矽烷氣體及鹽酸的混合氣體組成。 18·如申請專利範圍第6項所述之半導體元件製造方法，其 中構成該控制閘極之薄膜係一第三半導體薄膜，一雜質 係生長地摻雜入其中或該雜質在生長後被摻雜入其中。 19.一種半導體元件製造方法，包含步驟：
    -28- 531895
    依次形成—⑽絕緣薄膜、—第-電晶體極形成薄 膜及一氮化矽薄膜在一半導體基底上； 形成複數個線條般抗蝕劑圖案在該氮化矽薄膜上； 形成凹槽於該半導體積底於該等抗蝕劑圖案間藉 由餘刻該氮切薄膜、該第-電晶體極形成薄膜、該^ 道、、、巴緣薄膜及该半導體積底利用該等抗餘劑圖案作為 一掩模； 形成一第一絕緣薄膜厚的足以完全覆蓋該等凹 槽’在除去該等抗餘劑圖案之後； 研磨該第一絕緣薄膜利用一化學機械研磨直到該 氮化石夕薄膜之一上表面以使整個表面平坦， 選擇性除去該氮化矽薄膜並暴露該第一電極形成 薄膜之上表面以做成一凹面； 選擇性生長另外的電極形成薄膜在該第一電極形 成薄膜上以轉換該凹面成一凸面； 完全形成一第二絕緣薄膜；及 形成一第二電極形成薄膜在該第二絕緣薄膜。 20·如申請專利範圍第19項所述之半導體元件製造方法，其 中該隧道絕緣薄膜係由一 ΟΝΟ薄膜所形成。 本紙張尺度適用中國@家標準（CNS) Α4規-格（2ΐ〇χ297公缝了 -29-
TW091104169A 2001-06-26 2002-03-06 Semiconductor device and method of manufacturing the same TW531895B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001192825A JP2003007869A (ja) 2001-06-26 2001-06-26 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW531895B true TW531895B (en) 2003-05-11

Family

ID=19031219

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091104169A TW531895B (en) 2001-06-26 2002-03-06 Semiconductor device and method of manufacturing the same

Country Status (7)

Country Link
US (1) US6649965B2 (zh)
EP (1) EP1276148B1 (zh)
JP (1) JP2003007869A (zh)
KR (1) KR100818873B1 (zh)
CN (1) CN1189947C (zh)
DE (1) DE60238583D1 (zh)
TW (1) TW531895B (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091982A (ko) * 2001-06-01 2002-12-11 삼성전자 주식회사 얕은 트렌치 소자분리 구조를 가지는 비휘발성 메모리소자 및 그 제조방법
US6559008B2 (en) * 2001-10-04 2003-05-06 Hynix Semiconductor America, Inc. Non-volatile memory cells with selectively formed floating gate
AU2003242901A1 (en) * 2002-06-20 2004-01-06 Koninklijke Philips Electronics N.V. Conductive spacers extended floating gates
KR100454135B1 (ko) * 2002-10-10 2004-10-26 삼성전자주식회사 비휘발성 기억소자의 형성방법
ITTO20020997A1 (it) * 2002-11-15 2004-05-16 St Microelectronics Srl Procedimento autoalllineato per la fabbricazione di
KR100471575B1 (ko) * 2002-12-26 2005-03-10 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
JP2004235313A (ja) * 2003-01-29 2004-08-19 Renesas Technology Corp 半導体装置
JP2005197363A (ja) * 2004-01-05 2005-07-21 Toshiba Corp 不揮発性半導体メモリセル及びその製造方法
KR100734261B1 (ko) * 2004-05-21 2007-07-02 삼성전자주식회사 커플링비를 향상시킬 수 있는 비휘발성 반도체 메모리 소자
JP4671775B2 (ja) * 2004-06-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4488947B2 (ja) 2005-04-08 2010-06-23 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR100689203B1 (ko) * 2005-04-22 2007-03-08 경북대학교 산학협력단 플래시 메모리 소자
US7348256B2 (en) * 2005-07-25 2008-03-25 Atmel Corporation Methods of forming reduced electric field DMOS using self-aligned trench isolation
JP2007134598A (ja) * 2005-11-11 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP2007165862A (ja) * 2005-11-15 2007-06-28 Toshiba Corp 半導体装置の製造方法
JP4745039B2 (ja) 2005-12-02 2011-08-10 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
KR100740612B1 (ko) * 2006-02-15 2007-07-18 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP4521366B2 (ja) 2006-02-22 2010-08-11 株式会社東芝 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
JP2007258510A (ja) * 2006-03-24 2007-10-04 Toshiba Corp 半導体装置の製造方法
US7998809B2 (en) * 2006-05-15 2011-08-16 Micron Technology, Inc. Method for forming a floating gate using chemical mechanical planarization
US7675104B2 (en) * 2006-07-31 2010-03-09 Spansion Llc Integrated circuit memory system employing silicon rich layers
KR101169396B1 (ko) * 2006-12-22 2012-07-30 삼성전자주식회사 비휘발성 메모리 소자 및 그 동작 방법
KR100814408B1 (ko) * 2007-04-04 2008-03-18 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법.
KR101108711B1 (ko) * 2007-08-23 2012-01-30 삼성전자주식회사 액티브 패턴 구조물 및 그 형성 방법, 비휘발성 메모리소자 및 그 제조 방법.
US8148230B2 (en) * 2009-07-15 2012-04-03 Sandisk 3D Llc Method of making damascene diodes using selective etching methods
US7927977B2 (en) * 2009-07-15 2011-04-19 Sandisk 3D Llc Method of making damascene diodes using sacrificial material
US20110133266A1 (en) * 2009-12-03 2011-06-09 Sanh Tang Flash Memory Having a Floating Gate in the Shape of a Curved Section
KR20120024199A (ko) * 2010-09-06 2012-03-14 주식회사 유진테크 반도체 소자의 제조 방법
US9082654B2 (en) 2013-05-30 2015-07-14 Rohm Co., Ltd. Method of manufacturing non-volatile memory cell with simplified step of forming floating gate
JP2017224857A (ja) * 2017-09-13 2017-12-21 ローム株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0344034A (ja) 1989-07-12 1991-02-25 Sony Corp 多層配線形成方法
JPH04192422A (ja) 1990-11-27 1992-07-10 Canon Inc 半導体装置およびその製造方法
JPH0536991A (ja) * 1991-07-31 1993-02-12 Nippon Steel Corp 半導体記憶装置
JPH09505945A (ja) * 1994-09-13 1997-06-10 マクロニクス インターナショナル カンパニイ リミテッド フラッシュ・イーピーロム・トランジスタ・アレイおよびその製造方法
JP3991383B2 (ja) 1997-03-07 2007-10-17 ソニー株式会社 半導体記憶装置及びその製造方法
JPH11163304A (ja) 1997-11-28 1999-06-18 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JPH11297863A (ja) * 1998-04-10 1999-10-29 Nec Corp コンタクトレスアレイ構成の不揮発性メモリおよびその製造方法
JP2000012813A (ja) 1998-04-22 2000-01-14 Sony Corp 半導体不揮発性記憶装置およびその製造方法
KR100316709B1 (ko) * 1998-07-13 2001-12-12 윤종용 불휘발성 메모리 장치 제조 방법
JP4237344B2 (ja) * 1998-09-29 2009-03-11 株式会社東芝 半導体装置及びその製造方法
KR100318683B1 (ko) * 1998-12-17 2001-12-28 윤종용 산화막/질화막/산화막 유전층의 형성방법
JP3875455B2 (ja) * 1999-04-28 2007-01-31 株式会社東芝 半導体装置の製造方法
KR100304710B1 (ko) * 1999-08-30 2001-11-01 윤종용 셀 어레이 영역내에 벌크 바이어스 콘택 구조를 구비하는 비휘발성 메모리소자
JP3785003B2 (ja) * 1999-09-20 2006-06-14 株式会社東芝 不揮発性半導体記憶装置の製造方法
FR2799050A1 (fr) * 1999-09-24 2001-03-30 St Microelectronics Sa Procede de fabrication de points memoire eprom a surface reduite
KR100331556B1 (ko) * 1999-10-05 2002-04-06 윤종용 자기 정렬된 트랜치를 갖는 플레시 메모리 및 그 제조방법
JP3878374B2 (ja) * 1999-12-01 2007-02-07 株式会社東芝 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
CN1393937A (zh) 2003-01-29
DE60238583D1 (de) 2011-01-27
EP1276148B1 (en) 2010-12-15
KR20030001230A (ko) 2003-01-06
EP1276148A2 (en) 2003-01-15
JP2003007869A (ja) 2003-01-10
KR100818873B1 (ko) 2008-04-01
EP1276148A3 (en) 2007-12-26
CN1189947C (zh) 2005-02-16
US6649965B2 (en) 2003-11-18
US20020195645A1 (en) 2002-12-26

Similar Documents

Publication Publication Date Title
TW531895B (en) Semiconductor device and method of manufacturing the same
US7745303B2 (en) Method of manufacturing a semiconductor device and the semiconductor device
KR100577565B1 (ko) 핀 전계효과 트랜지스터의 제조방법
US20060017093A1 (en) Semiconductor devices with overlapping gate electrodes and methods of fabricating the same
US6570215B2 (en) Nonvolatile memories with floating gate spacers, and methods of fabrication
US20070069268A1 (en) Recessed gate transistor structure and method of forming the same
JP4215787B2 (ja) 半導体集積回路装置およびその製造方法
JP2002110830A (ja) セルフアライン−シャロートレンチ素子分離法及びこれを利用した不揮発性メモリ装置の製造方法
JP2004152995A (ja) 半導体装置の製造方法
JP2006344809A (ja) 半導体装置及びその製造方法
JP2011176207A (ja) 不揮発性半導体記憶装置およびその製造方法
US6667227B1 (en) Trenched gate metal oxide semiconductor device and method
US8012849B2 (en) Semiconductor device and manufacturing method thereof
JP2002246485A (ja) 不揮発性半導体記憶装置およびその製造方法
US7321147B2 (en) Semiconductor device including a trench capacitor
US7323377B1 (en) Increasing self-aligned contact areas in integrated circuits using a disposable spacer
JP3963629B2 (ja) 半導体装置及びその製造方法
US8211804B2 (en) Methods of forming a hole having a vertical profile and semiconductor devices having a vertical hole
US20110057264A1 (en) Method for protecting the gate of a transistor and corresponding integrated circuit
KR100482756B1 (ko) 플래시 메모리 소자의 제조방법
US6265295B1 (en) Method of preventing tilting over
US20090081847A1 (en) Method of manufacturing nonvolatile semiconductor memory device
JP2921564B2 (ja) 単側に皺を有するケース型コンデンサの製造方法
KR100466819B1 (ko) 반도체 플래시 메모리 셀의 제조방법
US6984566B2 (en) Damascene gate process

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees