JP2921564B2 - 単側に皺を有するケース型コンデンサの製造方法 - Google Patents
単側に皺を有するケース型コンデンサの製造方法Info
- Publication number
- JP2921564B2 JP2921564B2 JP8329051A JP32905196A JP2921564B2 JP 2921564 B2 JP2921564 B2 JP 2921564B2 JP 8329051 A JP8329051 A JP 8329051A JP 32905196 A JP32905196 A JP 32905196A JP 2921564 B2 JP2921564 B2 JP 2921564B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- chemical vapor
- vapor deposition
- dielectric layer
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、一種のＤＲＡＭの
製造方法に関する。本発明では、まず、シリコン半導体
基板上に電界効果トランジスタとワード線を形成し、続
いて、第１誘電層と第２誘電層を堆積することを以て、
メモリセルコンタクトを形成し、続いて、一層の第１ポ
リシリコンを形成し、該第１ポリシリコンに上述のメモ
リセルコンタクトを充満させる。さらに、一層のニトロ
化シリコンを形成し、その後、熱化学気相成長二酸化シ
リコンとプラズマ二酸化シリコンで組成される交替複層
構造を形成し、続いて、リソグラフィー技術とエッチン
グ技術を用いてコンデンサ領域以外の上述の交替複層構
造を除去し、その後、フッ化水素酸溶液を利用して一部
の上述の交替複層構造に対してエッチングを行い、プラ
ズマ二酸化シリコンのエッチング率は上述の熱化学気相
成長二酸化シリコンより遙に大きいことにより、熱化学
気相成長二酸化シリコンの間にキャビティーを形成し、
交替複層構造の表面に皺を形成し、続いて、一層の第２
ポリシリコンを堆積し、その後、プラズマエッチング技
術を用いて該第２ポリシリコンに対して垂直単向性エッ
チバックを行って上述の交替複層構造の上方の上述の第
２ポリシリコンと第２誘電層を除去し、上述の交替複層
構造の横に第２ポリシリコンスペーサを形成し、続い
て、表面に皺を有する上述の交替複層構造を除去し、以
て第１ポリシリコンと第２ポリシリコンスペーサで構成
されるコンデンサの下層電極を形成する。
製造方法に関する。本発明では、まず、シリコン半導体
基板上に電界効果トランジスタとワード線を形成し、続
いて、第１誘電層と第２誘電層を堆積することを以て、
メモリセルコンタクトを形成し、続いて、一層の第１ポ
リシリコンを形成し、該第１ポリシリコンに上述のメモ
リセルコンタクトを充満させる。さらに、一層のニトロ
化シリコンを形成し、その後、熱化学気相成長二酸化シ
リコンとプラズマ二酸化シリコンで組成される交替複層
構造を形成し、続いて、リソグラフィー技術とエッチン
グ技術を用いてコンデンサ領域以外の上述の交替複層構
造を除去し、その後、フッ化水素酸溶液を利用して一部
の上述の交替複層構造に対してエッチングを行い、プラ
ズマ二酸化シリコンのエッチング率は上述の熱化学気相
成長二酸化シリコンより遙に大きいことにより、熱化学
気相成長二酸化シリコンの間にキャビティーを形成し、
交替複層構造の表面に皺を形成し、続いて、一層の第２
ポリシリコンを堆積し、その後、プラズマエッチング技
術を用いて該第２ポリシリコンに対して垂直単向性エッ
チバックを行って上述の交替複層構造の上方の上述の第
２ポリシリコンと第２誘電層を除去し、上述の交替複層
構造の横に第２ポリシリコンスペーサを形成し、続い
て、表面に皺を有する上述の交替複層構造を除去し、以
て第１ポリシリコンと第２ポリシリコンスペーサで構成
されるコンデンサの下層電極を形成する。
【０００２】
【従来の技術】典型的なスタックＤＲＡＭは、シリコン
半導体基板に、ＭＯＳ電界効果トランジスタとコンデン
サを製造し、並びに上記ＭＯＳ電界効果トランジスタの
ソース極をコンデンサの下層電極（ｓｔｒａｇｅ ｎｏ
ｄｅ）と連接することを利用してＤＲＡＭのメモリセル
（ｍｅｍｏｒｙ ｃｅｌｌ）を形成し、膨大な数のメモ
リセルを集成してメモリ集積回路となしていた。
半導体基板に、ＭＯＳ電界効果トランジスタとコンデン
サを製造し、並びに上記ＭＯＳ電界効果トランジスタの
ソース極をコンデンサの下層電極（ｓｔｒａｇｅ ｎｏ
ｄｅ）と連接することを利用してＤＲＡＭのメモリセル
（ｍｅｍｏｒｙ ｃｅｌｌ）を形成し、膨大な数のメモ
リセルを集成してメモリ集積回路となしていた。
【０００３】最近、ＤＲＡＭの集積密度（ｐａｃｋｉｎ
ｇ ｄｅｎｓｉｔｙ）は急速に増加しており、現在では
すでにメモリセルサイズ１．５平方ミクロン（ｕｍ2 ）
に６千４百万ビットのものが量産されており、ＮＥＣ会
社は１９９５年にすでに１０億ビットＤＲＡＭのプロト
タイプを製造したと発表している。また、台湾でも、新
竹化学工業園区（Ｓｃｉｅｎｃｅ−Ｂａｓｅｄ Ｉｎｄ
ｕｓｔｒｉａｌ Ｐａｒｋ）のある集積回路メーカー、
例えば、Ｍｏｓｅｌ−Ｖｉｔｅｌｉｃ社及びＴＩ−Ａｃ
ｅｒ社が、すでに０．４〜０．４５ミクロンの千６百万
ビットＤＲＡＭの量産準備段階に入っている。
ｇ ｄｅｎｓｉｔｙ）は急速に増加しており、現在では
すでにメモリセルサイズ１．５平方ミクロン（ｕｍ2 ）
に６千４百万ビットのものが量産されており、ＮＥＣ会
社は１９９５年にすでに１０億ビットＤＲＡＭのプロト
タイプを製造したと発表している。また、台湾でも、新
竹化学工業園区（Ｓｃｉｅｎｃｅ−Ｂａｓｅｄ Ｉｎｄ
ｕｓｔｒｉａｌ Ｐａｒｋ）のある集積回路メーカー、
例えば、Ｍｏｓｅｌ−Ｖｉｔｅｌｉｃ社及びＴＩ−Ａｃ
ｅｒ社が、すでに０．４〜０．４５ミクロンの千６百万
ビットＤＲＡＭの量産準備段階に入っている。
【０００４】ＤＲＡＭの高度集積化の目的を達成するた
めには、メモリセルのサイズを縮小する必要があり、即
ち、電界効果トランジスタとコンデンサのサイズを縮小
する必要がある。しかし、コンデンサのサイズの縮小
は、電容値を低くし、それによりメモリ回路の信号対雑
音比が低くなり、電気回路の誤判断や電気回路の不安定
などの欠点をまねいた。
めには、メモリセルのサイズを縮小する必要があり、即
ち、電界効果トランジスタとコンデンサのサイズを縮小
する必要がある。しかし、コンデンサのサイズの縮小
は、電容値を低くし、それによりメモリ回路の信号対雑
音比が低くなり、電気回路の誤判断や電気回路の不安定
などの欠点をまねいた。
【０００５】コンデンサのサイズを縮小する時には、に
代表されるように、コンデンサの電容値を維持或いは増
加する必要があり、その方法として日本の富士通株式会
社のＭａｓａｏ Ｔａｇｕｃｈｉ氏等によるアメリカ合
衆国特許第５０２１３５７に記載のヒレ形コンデンサ構
造、或いは１９９２年にＩＥＤＭに掲載されたＨ．Ｗａ
ｔａｎａｂｅ氏等による新規なコンデンサ構造が挙げら
れる。
代表されるように、コンデンサの電容値を維持或いは増
加する必要があり、その方法として日本の富士通株式会
社のＭａｓａｏ Ｔａｇｕｃｈｉ氏等によるアメリカ合
衆国特許第５０２１３５７に記載のヒレ形コンデンサ構
造、或いは１９９２年にＩＥＤＭに掲載されたＨ．Ｗａ
ｔａｎａｂｅ氏等による新規なコンデンサ構造が挙げら
れる。
【０００６】
【発明が解決しようとする課題】本発明の主な課題は、
高電容値のスタックコンデンサの製造方法を提供するこ
とにある。
高電容値のスタックコンデンサの製造方法を提供するこ
とにある。
【０００７】本発明の次の課題は、高集積密度のスタッ
クＤＲＡＭの製造方法を提供することにある。
クＤＲＡＭの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】請求項１の発明は、シリ
コン半導体基板上に、電界効果トランジスタを隔離する
ための酸化層を形成し、電界効果トランジスタとワード
線を形成し、該電界効果トランジスタはゲート酸化層、
ゲート極及びソース極とドレイン極を含むものとし、第
１誘電層と第２誘電層を形成し、リソグラフィー技術と
エッチング技術を用いて該第１誘電層と第２誘電層をエ
ッチングして上述の電界効果トランジスタのソース極を
露出させ、以てメモリセルコンタクトを形成し、一層の
第１ポリシリコンを形成し、該第１ポリシリコンに上述
のメモリセルコンタクトを充満させ、第３誘電層を形成
し、熱化学気相成長二酸化シリコンとプラズマ二酸化シ
リコンで組成する交替複層構造を形成し、リソグラフィ
ー技術とプラズマエッチング技術を用いてコンデンサ領
域以外の上述の交替複層構造を除去して、このプラズマ
エッチングを第３誘電層表面で終止させ、上記交替複層
構造をエッチングし、熱化学気相成長二酸化シリコンの
間にキャビティーを形成し、この交替複層構造の表面に
皺を形成し、一層の第２ポリシリコンを形成し、エッチ
ング技術を用いて、上記第２ポリシリコンに対してエッ
チバックを行い、上述の交替複層構造の上方の第２ポリ
シリコンと、第２誘電層上方に第２ポリシリコンと第１
ポリシリコンをエッチングし、以て交替複層構造の横に
第２ポリシリコンスペーサを形成し、表面に皺を有する
上述の交替複層構造を除去して、コンデンサの下層電極
を形成し、コンデンサ誘電層を形成し、第３ポリシリコ
ンを形成し、リソグラフィー技術とエッチング技術を用
いて第３ポリシリコンとコンデンサ誘電層をエッチング
して、コンデンサの上層電極を形成してなる、スタック
ＤＲＡＭの製造方法としている。
コン半導体基板上に、電界効果トランジスタを隔離する
ための酸化層を形成し、電界効果トランジスタとワード
線を形成し、該電界効果トランジスタはゲート酸化層、
ゲート極及びソース極とドレイン極を含むものとし、第
１誘電層と第２誘電層を形成し、リソグラフィー技術と
エッチング技術を用いて該第１誘電層と第２誘電層をエ
ッチングして上述の電界効果トランジスタのソース極を
露出させ、以てメモリセルコンタクトを形成し、一層の
第１ポリシリコンを形成し、該第１ポリシリコンに上述
のメモリセルコンタクトを充満させ、第３誘電層を形成
し、熱化学気相成長二酸化シリコンとプラズマ二酸化シ
リコンで組成する交替複層構造を形成し、リソグラフィ
ー技術とプラズマエッチング技術を用いてコンデンサ領
域以外の上述の交替複層構造を除去して、このプラズマ
エッチングを第３誘電層表面で終止させ、上記交替複層
構造をエッチングし、熱化学気相成長二酸化シリコンの
間にキャビティーを形成し、この交替複層構造の表面に
皺を形成し、一層の第２ポリシリコンを形成し、エッチ
ング技術を用いて、上記第２ポリシリコンに対してエッ
チバックを行い、上述の交替複層構造の上方の第２ポリ
シリコンと、第２誘電層上方に第２ポリシリコンと第１
ポリシリコンをエッチングし、以て交替複層構造の横に
第２ポリシリコンスペーサを形成し、表面に皺を有する
上述の交替複層構造を除去して、コンデンサの下層電極
を形成し、コンデンサ誘電層を形成し、第３ポリシリコ
ンを形成し、リソグラフィー技術とエッチング技術を用
いて第３ポリシリコンとコンデンサ誘電層をエッチング
して、コンデンサの上層電極を形成してなる、スタック
ＤＲＡＭの製造方法としている。
【０００９】請求項２の発明は、第１誘電層と第２誘電
層は二酸化シリコンとし、第１誘電層の厚さは３０００
から８０００オングストロームの間、第２誘電層の厚さ
は５００から１５００オングストロームの間とする、請
求項１に記載のスタックＤＲＡＭの製造方法としてい
る。
層は二酸化シリコンとし、第１誘電層の厚さは３０００
から８０００オングストロームの間、第２誘電層の厚さ
は５００から１５００オングストロームの間とする、請
求項１に記載のスタックＤＲＡＭの製造方法としてい
る。
【００１０】請求項３の発明は、第１ポリシリコンは化
学気相成長法を利用して形成し、その厚さは２０００か
ら３５００オングストロームの間とする、請求項１に記
載のスタックＤＲＡＭの製造方法としている。
学気相成長法を利用して形成し、その厚さは２０００か
ら３５００オングストロームの間とする、請求項１に記
載のスタックＤＲＡＭの製造方法としている。
【００１１】請求項４の発明は、第３誘電層はニトロ化
シリコンとし、その厚さは５００から１５００オングス
トロームの間とする、請求項１に記載のスタックＤＲＡ
Ｍの製造方法としている。
シリコンとし、その厚さは５００から１５００オングス
トロームの間とする、請求項１に記載のスタックＤＲＡ
Ｍの製造方法としている。
【００１２】請求項５の発明は、交替複層構造の熱化学
気相成長二酸化シリコンは低圧化学気相成長法或いは大
気圧化学気相成長法或いは次大気圧化学気相成長法或い
はその他の各種化学気相成長法を利用して形成し、その
各層の厚さは２００から４００オングストロームの間と
する、請求項１に記載のスタックＤＲＡＭの製造方法と
している。
気相成長二酸化シリコンは低圧化学気相成長法或いは大
気圧化学気相成長法或いは次大気圧化学気相成長法或い
はその他の各種化学気相成長法を利用して形成し、その
各層の厚さは２００から４００オングストロームの間と
する、請求項１に記載のスタックＤＲＡＭの製造方法と
している。
【００１３】請求項６の発明は、交替複層構造のプラズ
マ二酸化シリコンはプラズマ増強式化学気相成長法を利
用して形成し、その各層の厚さは２００から４００オン
グストロームの間とする、請求項１に記載のスタックＤ
ＲＡＭの製造方法としている。
マ二酸化シリコンはプラズマ増強式化学気相成長法を利
用して形成し、その各層の厚さは２００から４００オン
グストロームの間とする、請求項１に記載のスタックＤ
ＲＡＭの製造方法としている。
【００１４】請求項７の発明は、第２ポリシリコンは化
学気相成長法を利用して形成し、その厚さは１０００か
ら２５００オングストロームの間とする、請求項１に記
載のスタックＤＲＡＭの製造方法としている。
学気相成長法を利用して形成し、その厚さは１０００か
ら２５００オングストロームの間とする、請求項１に記
載のスタックＤＲＡＭの製造方法としている。
【００１５】請求項８の発明は、キャビティーは、フッ
化水素酸溶液を利用して形成する、請求項１に記載のス
タックＤＲＡＭの製造方法としている。
化水素酸溶液を利用して形成する、請求項１に記載のス
タックＤＲＡＭの製造方法としている。
【００１６】請求項９の発明は、コンデンサ誘電層は、
酸化ニトロ化シリコンとニトロ化シリコンと二酸化シリ
コンで組成するか、或いは五酸化二タンタルで組成す
る、請求項１に記載のスタックＤＲＡＭの製造方法とし
ている。
酸化ニトロ化シリコンとニトロ化シリコンと二酸化シリ
コンで組成するか、或いは五酸化二タンタルで組成す
る、請求項１に記載のスタックＤＲＡＭの製造方法とし
ている。
【００１７】請求項１０の発明は、第３ポリシリコン
は、化学気相成長法を利用して形成し、その厚さは１０
００から２０００オングストロームの間とする、請求項
１に記載のスタックＤＲＡＭの製造方法としている。
は、化学気相成長法を利用して形成し、その厚さは１０
００から２０００オングストロームの間とする、請求項
１に記載のスタックＤＲＡＭの製造方法としている。
【００１８】
【発明の実施の形態】本発明は、シリコン半導体基板上
に、周知のシャロートレンチ隔離技術（Ｓｈａｌｌｏｗ
Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ；ＳＴＩ）或いは
局部酸化隔離技術を利用して電界効果トランジスタの酸
化層を形成する。その後、標準工程を利用して電界効果
トランジスタとワード線を形成する。上述の電界効果ト
ランジスタは、ゲート酸化層、ゲート極、及びソース極
及びドレイン極を含む。
に、周知のシャロートレンチ隔離技術（Ｓｈａｌｌｏｗ
Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ；ＳＴＩ）或いは
局部酸化隔離技術を利用して電界効果トランジスタの酸
化層を形成する。その後、標準工程を利用して電界効果
トランジスタとワード線を形成する。上述の電界効果ト
ランジスタは、ゲート酸化層、ゲート極、及びソース極
及びドレイン極を含む。
【００１９】続いて、第１誘電層と第２誘電層を堆積
し、並びに周知の化学機械式研磨技術（Ｃｈｅｍｉｃａ
ｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭ
Ｐ）を利用して上述の第１誘電層を平坦化し、さらにリ
ソグラフィー技術とプラズマエッチング技術を用いて第
１誘電層と第２誘電層をエッチングして上述の電界効果
トランジスタのソース極を露出させ、以て電界効果トラ
ンジスタのメモリセルコンタクトを形成する。続いて、
一層の第１ポリシリコンを形成し、この第１ポリシリコ
ンを上述のメモリセルコントクトに充満させる。後に、
上述の第１ポリシリコンを上述のメモリセルコンタクト
を介して電界効果トランジスタのソース極と電気的に接
触させることになる。
し、並びに周知の化学機械式研磨技術（Ｃｈｅｍｉｃａ
ｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；ＣＭ
Ｐ）を利用して上述の第１誘電層を平坦化し、さらにリ
ソグラフィー技術とプラズマエッチング技術を用いて第
１誘電層と第２誘電層をエッチングして上述の電界効果
トランジスタのソース極を露出させ、以て電界効果トラ
ンジスタのメモリセルコンタクトを形成する。続いて、
一層の第１ポリシリコンを形成し、この第１ポリシリコ
ンを上述のメモリセルコントクトに充満させる。後に、
上述の第１ポリシリコンを上述のメモリセルコンタクト
を介して電界効果トランジスタのソース極と電気的に接
触させることになる。
【００２０】続いて、一層のニトロ化シリコンを形成
し、その後、熱化学気相成長法を利用して一層の第１熱
化学気相成長二酸化シリコンを形成し、さらにプラズマ
増強式化学気相成長法を利用して一層の第１プラズマ二
酸化シリコンを形成する、続いて、連続して、一層の第
２熱化学気相成長二酸化シリコン、第２プラズマ二酸化
シリコン、第３熱化学気相成長二酸化シリコン、第３プ
ラズマ二酸化シリコン、第４熱化学気相成長二酸化シリ
コンを形成し、以て、熱化学気相成長二酸化シリコンと
プラズマ二酸化シリコンで組成された交替複層構造を形
成する。
し、その後、熱化学気相成長法を利用して一層の第１熱
化学気相成長二酸化シリコンを形成し、さらにプラズマ
増強式化学気相成長法を利用して一層の第１プラズマ二
酸化シリコンを形成する、続いて、連続して、一層の第
２熱化学気相成長二酸化シリコン、第２プラズマ二酸化
シリコン、第３熱化学気相成長二酸化シリコン、第３プ
ラズマ二酸化シリコン、第４熱化学気相成長二酸化シリ
コンを形成し、以て、熱化学気相成長二酸化シリコンと
プラズマ二酸化シリコンで組成された交替複層構造を形
成する。
【００２１】続いて、リソグラフィー技術と、プラズマ
エッチング技術を用いてコンデンサ領域以外の上述の交
替複層構造を除去するが、このプラズマエッチングは上
述のニトロ化シリコン表面で終止する。その後、フッ化
水素酸溶液を用いて側向より一部分の上述の交替複層構
造をエッチングすると、上述のプラズマ二酸化シリコン
のエッチング率は熱化学気相成長二酸化シリコンより遙
に大きいため、第１熱化学気相成長二酸化シリコンと第
２熱化学気相成長二酸化シリコン、第２熱化学気相成長
二酸化シリコンと第３熱化学気相成長二酸化シリコン、
第３熱化学気相成長二酸化シリコンと第４熱化学気相成
長二酸化シリコンの間にキャビティーが形成され、上述
の交替複層構造表面に皺が形成される。
エッチング技術を用いてコンデンサ領域以外の上述の交
替複層構造を除去するが、このプラズマエッチングは上
述のニトロ化シリコン表面で終止する。その後、フッ化
水素酸溶液を用いて側向より一部分の上述の交替複層構
造をエッチングすると、上述のプラズマ二酸化シリコン
のエッチング率は熱化学気相成長二酸化シリコンより遙
に大きいため、第１熱化学気相成長二酸化シリコンと第
２熱化学気相成長二酸化シリコン、第２熱化学気相成長
二酸化シリコンと第３熱化学気相成長二酸化シリコン、
第３熱化学気相成長二酸化シリコンと第４熱化学気相成
長二酸化シリコンの間にキャビティーが形成され、上述
の交替複層構造表面に皺が形成される。
【００２２】続いて、一層の第２ポリシリコンを堆積
し、その後、プラズマエッチング技術を利用して該第２
ポリシリコンに対して垂直の単向性エッチバックを進行
し、以て第４熱化学気相成長二酸化シリコン上方の第２
ポリシリコンと第２誘電層上方の第２ポリシリコンと第
１ポリシリコンを除去し、以て交替複層構造の横に第２
ポリシリコンスペーサを形成する。
し、その後、プラズマエッチング技術を利用して該第２
ポリシリコンに対して垂直の単向性エッチバックを進行
し、以て第４熱化学気相成長二酸化シリコン上方の第２
ポリシリコンと第２誘電層上方の第２ポリシリコンと第
１ポリシリコンを除去し、以て交替複層構造の横に第２
ポリシリコンスペーサを形成する。
【００２３】続いて、表面に皺を有する上述の交替複層
構造を除去し、以て、上述の第１ポリシリコンと第２ポ
リシリコンスペーサで構成されたコンデンサの下層電極
（ｓｔｒａｇｅ ｎｏｄｅ）を形成するが、上述の交替
複層構造の表面には皺があるので、第２ポリシリコンス
ペーサの内側表面にも皺があり、ゆえにコンデンサの下
層電極の表面積が増している。その後、コンデンサ誘電
層と第３ポリシコン層を堆積し、並びにリソグラフィー
技術とプラズマエッチング技術を利用して第３ポリシリ
コン層とコンデンサ誘電層をエッチングして、コンデン
サの上層電極（ｐｌａｔｅ ｅｌｅｃｔｒｏｄｅ）を形
成する。
構造を除去し、以て、上述の第１ポリシリコンと第２ポ
リシリコンスペーサで構成されたコンデンサの下層電極
（ｓｔｒａｇｅ ｎｏｄｅ）を形成するが、上述の交替
複層構造の表面には皺があるので、第２ポリシリコンス
ペーサの内側表面にも皺があり、ゆえにコンデンサの下
層電極の表面積が増している。その後、コンデンサ誘電
層と第３ポリシコン層を堆積し、並びにリソグラフィー
技術とプラズマエッチング技術を利用して第３ポリシリ
コン層とコンデンサ誘電層をエッチングして、コンデン
サの上層電極（ｐｌａｔｅ ｅｌｅｃｔｒｏｄｅ）を形
成する。
【００２４】
【実施例】実施例については図を参照して説明する。図
に示されるのは、ただ一つのユニットのメモリセルであ
り、井戸構造はこの発明はｎ井戸領域とｐ井戸領域とさ
れ得て、また、この工程は延伸されてＣＭＯＳ工程と結
合され得る。
に示されるのは、ただ一つのユニットのメモリセルであ
り、井戸構造はこの発明はｎ井戸領域とｐ井戸領域とさ
れ得て、また、この工程は延伸されてＣＭＯＳ工程と結
合され得る。
【００２５】先ず、図１を参照されたい。標準工程を利
用して、ｐ型シリコン半導体基板１０上に、周知のシャ
ロートレンチ隔離技術（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ
Ｉｓｏｌａｔｉｏｎ；ＳＴＩ）、或いは局部シリコン
酸化隔離技術（ＬＯＣＯＳ）を用いて電界効果トランジ
スタを隔離する酸化層を形成する。この酸化層の厚さ
は、約３０００オングストロームから６０００オングス
トロームの間とする。その後、電界効果トランジスタと
ワード線を形成する。この電界効果トランジスタは、ゲ
ート酸化層、ゲート極、ソース極１２及びドレイン極を
形成する。なお、図１には僅かにソース極１２が示さ
れ、上述の酸化層、ゲート酸化層、ゲート極、ドレイン
極及びワード線は示されていない。
用して、ｐ型シリコン半導体基板１０上に、周知のシャ
ロートレンチ隔離技術（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ
Ｉｓｏｌａｔｉｏｎ；ＳＴＩ）、或いは局部シリコン
酸化隔離技術（ＬＯＣＯＳ）を用いて電界効果トランジ
スタを隔離する酸化層を形成する。この酸化層の厚さ
は、約３０００オングストロームから６０００オングス
トロームの間とする。その後、電界効果トランジスタと
ワード線を形成する。この電界効果トランジスタは、ゲ
ート酸化層、ゲート極、ソース極１２及びドレイン極を
形成する。なお、図１には僅かにソース極１２が示さ
れ、上述の酸化層、ゲート酸化層、ゲート極、ドレイン
極及びワード線は示されていない。
【００２６】上述のゲート酸化層は、ｐ型シリコン半導
体基板を酸化してなし、その厚さは８０から２００オン
グストロームの間とする。上述のゲート極は低圧化学気
相成長法（ＬＰＣＶＤ）で形成したポリシリコン或いは
ポリサイド（Ｐｏｌｙｃｉｄｅ）で構成し、その厚さは
２０００から３５００オングストロームの間とする。上
述のソース極１２及びドレイン極は、砒素イオン（Ａｓ
75）を利用してイオンレイアウトを進行して形成し、そ
のイオンレイアウト剤量は、２Ｅ１５から５Ｅ１６原子
／ｃｍ2 の間とし、イオンレイアウトエネルギー量は３
０〜８０ｋｅｖの間とする。
体基板を酸化してなし、その厚さは８０から２００オン
グストロームの間とする。上述のゲート極は低圧化学気
相成長法（ＬＰＣＶＤ）で形成したポリシリコン或いは
ポリサイド（Ｐｏｌｙｃｉｄｅ）で構成し、その厚さは
２０００から３５００オングストロームの間とする。上
述のソース極１２及びドレイン極は、砒素イオン（Ａｓ
75）を利用してイオンレイアウトを進行して形成し、そ
のイオンレイアウト剤量は、２Ｅ１５から５Ｅ１６原子
／ｃｍ2 の間とし、イオンレイアウトエネルギー量は３
０〜８０ｋｅｖの間とする。
【００２７】図１に示すように、電界効果トランジスタ
の製造を完成した後、第１誘電層１４と第２誘電層１６
を堆積し、並びにリソグラフィー技術とプラズマエッチ
ング技術を用いて上述の第１誘電層１４と第２誘電層１
６をエッチングして上述の電界効果トランジスタのソー
ス極１２を露出させ、以て、電界効果トランジスタのメ
モリセルコンタクト１７を形成する。以上は図１に示す
とおりである。後に、上述のコンデンサの下層電極を該
メモリセルコンタクト１７を介して電界効果トランジス
タのソース極１２と電気的に接触させることになる。
の製造を完成した後、第１誘電層１４と第２誘電層１６
を堆積し、並びにリソグラフィー技術とプラズマエッチ
ング技術を用いて上述の第１誘電層１４と第２誘電層１
６をエッチングして上述の電界効果トランジスタのソー
ス極１２を露出させ、以て、電界効果トランジスタのメ
モリセルコンタクト１７を形成する。以上は図１に示す
とおりである。後に、上述のコンデンサの下層電極を該
メモリセルコンタクト１７を介して電界効果トランジス
タのソース極１２と電気的に接触させることになる。
【００２８】上述の第１誘電層１４は通常は、大気圧化
学気相成長法（ＡＰＣＶＤ）を利用して形成する、ドー
プしたホウりん酸ガラス膜（ＢＳＳＧ）とし、その反応
圧力は１．０ｔｏｒｒ、反応温度は約４００℃、反応気
体はＳｉ（Ｃ2 Ｈ 5Ｏ）4 、ＴＭＢとＮ2 で組成した混
合気体とし、その厚さは３０００から８０００オングス
トロームの間とし、並びにサーマルフロー（Ｔｈｅｒｍ
ａｌ Ｆｌｏｗ）或いはエッチバック（Ｅｔｃｈｂａｃ
ｋ）或いは化学機械式研磨技術（Ｃｈｅｍｉｃａｌ Ｍ
ｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｉｎｇ；ＣＭＰ）を利
用して、上述の第１誘電層１４を平坦化する。上述の第
２誘電層１６は通常は低圧化学気相成長法を利用して形
成した無ドープの二酸化シリコンとし、その反応気体は
Ｓｉ（Ｃ2 Ｈ 5Ｏ）4 、Ｎ2 ＯとＯ2 で組成した混合気
体とし、その反応温度は、約７２０℃とし、反応圧力は
約０．２５ｔｏｒｒとし、その厚さは、５００から１５
００オングストロームの間とする。上述の第１誘電層１
４と第２誘電層１６のプラズマエッチングは、磁場増強
式活性イオン式プラズマエッチング技術を利用するか、
或いは、電子サイクトロン共鳴プラズマエッチング技術
（ＥＣＲ）、或いは伝統的な活性イオン式プラズマエッ
チング技術（ＲＩＥ）を利用して進行し、その反応気体
は、通常はＣＦ4 、ＣＨＦ3 及びＡｒとする。
学気相成長法（ＡＰＣＶＤ）を利用して形成する、ドー
プしたホウりん酸ガラス膜（ＢＳＳＧ）とし、その反応
圧力は１．０ｔｏｒｒ、反応温度は約４００℃、反応気
体はＳｉ（Ｃ2 Ｈ 5Ｏ）4 、ＴＭＢとＮ2 で組成した混
合気体とし、その厚さは３０００から８０００オングス
トロームの間とし、並びにサーマルフロー（Ｔｈｅｒｍ
ａｌ Ｆｌｏｗ）或いはエッチバック（Ｅｔｃｈｂａｃ
ｋ）或いは化学機械式研磨技術（Ｃｈｅｍｉｃａｌ Ｍ
ｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｉｎｇ；ＣＭＰ）を利
用して、上述の第１誘電層１４を平坦化する。上述の第
２誘電層１６は通常は低圧化学気相成長法を利用して形
成した無ドープの二酸化シリコンとし、その反応気体は
Ｓｉ（Ｃ2 Ｈ 5Ｏ）4 、Ｎ2 ＯとＯ2 で組成した混合気
体とし、その反応温度は、約７２０℃とし、反応圧力は
約０．２５ｔｏｒｒとし、その厚さは、５００から１５
００オングストロームの間とする。上述の第１誘電層１
４と第２誘電層１６のプラズマエッチングは、磁場増強
式活性イオン式プラズマエッチング技術を利用するか、
或いは、電子サイクトロン共鳴プラズマエッチング技術
（ＥＣＲ）、或いは伝統的な活性イオン式プラズマエッ
チング技術（ＲＩＥ）を利用して進行し、その反応気体
は、通常はＣＦ4 、ＣＨＦ3 及びＡｒとする。
【００２９】次に、図２を参照されたい。続いて、一層
の第１ポリシリコン１８を形成する。この第１ポリシリ
コン１８で上述のメモリセルコンタクト１７を充満させ
る。上述の第１ポリシリコン１８は通常は、同期にりん
をドープする低圧化学気相成長法により形成する。その
反応気体は、（１５％ＰＨ3 ／８５％ＳｉＨ4 ）と（５
％ＰＨ 3９５％Ｎ2 ）の混合気体とし、反応温度は約５
５０℃、その厚さは１０００から４０００オングストロ
ームの間で上述のメモリセルコンタクト１７の寸法によ
り定める。
の第１ポリシリコン１８を形成する。この第１ポリシリ
コン１８で上述のメモリセルコンタクト１７を充満させ
る。上述の第１ポリシリコン１８は通常は、同期にりん
をドープする低圧化学気相成長法により形成する。その
反応気体は、（１５％ＰＨ3 ／８５％ＳｉＨ4 ）と（５
％ＰＨ 3９５％Ｎ2 ）の混合気体とし、反応温度は約５
５０℃、その厚さは１０００から４０００オングストロ
ームの間で上述のメモリセルコンタクト１７の寸法によ
り定める。
【００３０】次に図３を参照されたい。続いて、一層の
ニトロ化シリコン２０を形成し、その後、熱化学気相成
長法を利用して一層の第１熱化学気相成長二酸化シリコ
ン２２（Ｆｉｒｓｔ Ｔｈｅｒｍａｌ ＣＶＤ Ｏｘｉ
ｄｅ）を形成し、さらにプラズマ増強式化学気相成長法
（ＰＥＣＶＤ）を利用して一層の第１プラズマ二酸化シ
リコン２４（Ｆｉｒｓｔ ＰＥ−Ｏｘｉｄｅ）を形成す
る。続いて、連続して、一層の第２熱化学気相成長二酸
化シリコン２６、第２プラズマ二酸化シリコン２８、第
３熱化学気相成長二酸化シリコン３０、第３プラズマ二
酸化シリコン３２、第４熱化学気相成長二酸化シリコン
３４を形成し、以て、熱化学気相成長二酸化シリコンと
プラズマ二酸化シリコンで組成された交替複層構造（ａ
ｌｔｅｒｎａｔｉｉｎｇ ｌａｙｅｒｓ）を形成する。
以上は図３に示されるとおりである。
ニトロ化シリコン２０を形成し、その後、熱化学気相成
長法を利用して一層の第１熱化学気相成長二酸化シリコ
ン２２（Ｆｉｒｓｔ Ｔｈｅｒｍａｌ ＣＶＤ Ｏｘｉ
ｄｅ）を形成し、さらにプラズマ増強式化学気相成長法
（ＰＥＣＶＤ）を利用して一層の第１プラズマ二酸化シ
リコン２４（Ｆｉｒｓｔ ＰＥ−Ｏｘｉｄｅ）を形成す
る。続いて、連続して、一層の第２熱化学気相成長二酸
化シリコン２６、第２プラズマ二酸化シリコン２８、第
３熱化学気相成長二酸化シリコン３０、第３プラズマ二
酸化シリコン３２、第４熱化学気相成長二酸化シリコン
３４を形成し、以て、熱化学気相成長二酸化シリコンと
プラズマ二酸化シリコンで組成された交替複層構造（ａ
ｌｔｅｒｎａｔｉｉｎｇ ｌａｙｅｒｓ）を形成する。
以上は図３に示されるとおりである。
【００３１】上述のニトロ化シリコン２０は低圧化学気
相成長法を利用して形成し、その反応気体はＳｉＨ2 Ｃ
ｌ2 とＮＨ3 で、その反応温度は約７２０℃、反応圧力
は０．２から０．４ｔｏｒｒの間、その厚さは５００か
ら１５００オングストロームの間とする。上述の熱化学
気相成長二酸化シリコンは、低圧化学気相成長法を利用
して形成し、その反応気体はＳｉＨ2 Ｃｌ2 とＮ2 Ｏ或
いはＳｉＨ4 とＯ2 でその反応温度は７５０から９００
℃の間とする。上述のプラズマ二酸化シリコンは、プラ
ズマ増強式化学気相成長法を利用して形成し、その反応
反応気体はＳｉＨ4 とＯ2 とし、反応温度は３００から
４００℃の間とする。上述の第１熱化学気相成長二酸化
シリコン２２、第１プラズマ二酸化シリコン２４、第２
熱化学気相成長二酸化シリコン２６、第２プラズマ二酸
化シリコン２８、第３熱化学気相成長二酸化シリコン３
０、第３プラズマ二酸化シリコン３２、第４熱化学気相
成長二酸化シリコン３４の各層の厚さは２００から４０
０オングストロームの間とする。このほか、低圧化学気
相成長法以外にも、大気圧化学気相成長法（ＡＰＣＶ
Ｄ）或いは次大気圧化学気相成長法（Ｓｕｂ−Ａｔｏｍ
ｓｐｈｅｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ；ＳＡＣＶＤ）或いはその他の各種化学
気相成長法を利用して、上述の熱化学気相成長二酸化シ
リコンを形成できる。
相成長法を利用して形成し、その反応気体はＳｉＨ2 Ｃ
ｌ2 とＮＨ3 で、その反応温度は約７２０℃、反応圧力
は０．２から０．４ｔｏｒｒの間、その厚さは５００か
ら１５００オングストロームの間とする。上述の熱化学
気相成長二酸化シリコンは、低圧化学気相成長法を利用
して形成し、その反応気体はＳｉＨ2 Ｃｌ2 とＮ2 Ｏ或
いはＳｉＨ4 とＯ2 でその反応温度は７５０から９００
℃の間とする。上述のプラズマ二酸化シリコンは、プラ
ズマ増強式化学気相成長法を利用して形成し、その反応
反応気体はＳｉＨ4 とＯ2 とし、反応温度は３００から
４００℃の間とする。上述の第１熱化学気相成長二酸化
シリコン２２、第１プラズマ二酸化シリコン２４、第２
熱化学気相成長二酸化シリコン２６、第２プラズマ二酸
化シリコン２８、第３熱化学気相成長二酸化シリコン３
０、第３プラズマ二酸化シリコン３２、第４熱化学気相
成長二酸化シリコン３４の各層の厚さは２００から４０
０オングストロームの間とする。このほか、低圧化学気
相成長法以外にも、大気圧化学気相成長法（ＡＰＣＶ
Ｄ）或いは次大気圧化学気相成長法（Ｓｕｂ−Ａｔｏｍ
ｓｐｈｅｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐ
ｏｓｉｔｉｏｎ；ＳＡＣＶＤ）或いはその他の各種化学
気相成長法を利用して、上述の熱化学気相成長二酸化シ
リコンを形成できる。
【００３２】注意しなければならないことは、フッ化水
素酸溶液中で、上述のプラズマ二酸化シリコンの熱化学
気相成長二酸化シリコンに対するエッチング選択比（ｅ
ｔｃｈ ｓｅｌｅｃｔｉｖｉｔｙ）は、約４対１であ
り、即ち、プラズマ二酸化シリコンのエッチング率は熱
化学気相成長二酸化シリコンより速いということであ
る。通常、プラズマ堆積反応室の電極間隔、反応圧力及
び発射周波数を調整することで、プラズマ二酸化シリコ
ンの薄膜特性を変えられ、ひいてはそのフッ化水素酸溶
液内でのエッチング率を変えられる。
素酸溶液中で、上述のプラズマ二酸化シリコンの熱化学
気相成長二酸化シリコンに対するエッチング選択比（ｅ
ｔｃｈ ｓｅｌｅｃｔｉｖｉｔｙ）は、約４対１であ
り、即ち、プラズマ二酸化シリコンのエッチング率は熱
化学気相成長二酸化シリコンより速いということであ
る。通常、プラズマ堆積反応室の電極間隔、反応圧力及
び発射周波数を調整することで、プラズマ二酸化シリコ
ンの薄膜特性を変えられ、ひいてはそのフッ化水素酸溶
液内でのエッチング率を変えられる。
【００３３】次に、図４と図５を参照されたい。続い
て、リソグラフィー技術とプラズマエッチング技術を用
いてコンデンサ領域（ｃａｐａｃｉｔｏｒ ｒｅｇｉｏ
ｎ）以外の上述の交替複層構造をエッチングするが、こ
のプラズマエッチングは上述のニトロ化シリコン２０表
面で終止する。以上は図４に示される。その後、フッ化
水素酸溶液を用いて側向のエッチング（ｌａｔｅｒａｌ
ｅｔｃｈ）を行い、上述の交替複層構造の一部分を除
去するが、上述のプラズマ二酸化シリコンのエッチング
率は遙に上述の熱化学気相成長二酸化シリコンより大き
いため、上述の第１熱化学気相成長二酸化シリコン２２
と第２熱化学気相成長二酸化シリコン２６の間、第２熱
化学気相成長二酸化シリコン２６と第３熱化学気相成長
二酸化シリコン３０の間、第３熱化学気相成長二酸化シ
リコン３０と第４熱化学気相成長二酸化シリコン３４の
間に、キャビティー３５（ｃａｖｉｔｙ）が形成され、
上述の交替複層構造に皺を有する表面（ｃｏｒｒｕｇａ
ｔｅｄ ｓｕｒｆａｃｅ）が形成され、図５に示される
状態となる。上述の交替複層構造に対するプラズマエッ
チングにも、反応気体をＣＨ4 とＣＨＦ3 とＡｒの混合
気体としての磁場増強式活性イオン式プラズマエッチン
グ技術が利用できる。
て、リソグラフィー技術とプラズマエッチング技術を用
いてコンデンサ領域（ｃａｐａｃｉｔｏｒ ｒｅｇｉｏ
ｎ）以外の上述の交替複層構造をエッチングするが、こ
のプラズマエッチングは上述のニトロ化シリコン２０表
面で終止する。以上は図４に示される。その後、フッ化
水素酸溶液を用いて側向のエッチング（ｌａｔｅｒａｌ
ｅｔｃｈ）を行い、上述の交替複層構造の一部分を除
去するが、上述のプラズマ二酸化シリコンのエッチング
率は遙に上述の熱化学気相成長二酸化シリコンより大き
いため、上述の第１熱化学気相成長二酸化シリコン２２
と第２熱化学気相成長二酸化シリコン２６の間、第２熱
化学気相成長二酸化シリコン２６と第３熱化学気相成長
二酸化シリコン３０の間、第３熱化学気相成長二酸化シ
リコン３０と第４熱化学気相成長二酸化シリコン３４の
間に、キャビティー３５（ｃａｖｉｔｙ）が形成され、
上述の交替複層構造に皺を有する表面（ｃｏｒｒｕｇａ
ｔｅｄ ｓｕｒｆａｃｅ）が形成され、図５に示される
状態となる。上述の交替複層構造に対するプラズマエッ
チングにも、反応気体をＣＨ4 とＣＨＦ3 とＡｒの混合
気体としての磁場増強式活性イオン式プラズマエッチン
グ技術が利用できる。
【００３４】次に、図６と図７を参照されたい。続い
て、図６のように、一層の第２ポリシリコン３６を堆積
する。その後、プラズマエッチング技術を利用して該第
２ポリシリコン３６に対して垂直の単向性エッチバック
を進行し、以て第４熱化学気相成長二酸化シリコン３４
上方の第２ポリシリコン３６と第２誘電層１６上方の第
２ポリシリコン３６と第１ポリシリコン１８を除去し、
以て交替複層構造の横に第２ポリシリコンスペーサ３６
Ａ（ｓｅｃｏｎｄ ｐｏｌｙｓｉｌｉｃｏｎ ｓｐａｃ
ｅｒ）を、図７に示されるように形成する。第２ポリシ
リコン３６の形成方式は、第１ポリシリコン１８と同じ
であり、その厚さは１０００から２５００オングストロ
ームの間とする。上述の第２ポリシリコン３６に対する
垂直単向性エッチバックには、前述の磁場増強式活性イ
オン式プラズマエッチング技術が利用でき、そのプラズ
マ反応気体は、通常はＣｌ2 、ＳＦ6 及びＨＢｒの混合
気体とする。
て、図６のように、一層の第２ポリシリコン３６を堆積
する。その後、プラズマエッチング技術を利用して該第
２ポリシリコン３６に対して垂直の単向性エッチバック
を進行し、以て第４熱化学気相成長二酸化シリコン３４
上方の第２ポリシリコン３６と第２誘電層１６上方の第
２ポリシリコン３６と第１ポリシリコン１８を除去し、
以て交替複層構造の横に第２ポリシリコンスペーサ３６
Ａ（ｓｅｃｏｎｄ ｐｏｌｙｓｉｌｉｃｏｎ ｓｐａｃ
ｅｒ）を、図７に示されるように形成する。第２ポリシ
リコン３６の形成方式は、第１ポリシリコン１８と同じ
であり、その厚さは１０００から２５００オングストロ
ームの間とする。上述の第２ポリシリコン３６に対する
垂直単向性エッチバックには、前述の磁場増強式活性イ
オン式プラズマエッチング技術が利用でき、そのプラズ
マ反応気体は、通常はＣｌ2 、ＳＦ6 及びＨＢｒの混合
気体とする。
【００３５】次に、図８と図９を参照されたい。続い
て、フッ化水素酸溶液（ＨＦ）を用いて、上述の表面に
皺を有する上述の交替複層構造をエッチングするが、こ
のエッチングはニトロ化シリコン２０表面で終止し、以
て第１ポリシリコン１８と第２ポリシリコンスペーサ３
６Ａで構成されるコンデンサの下層電極（ｓｔｒａｇｅ
ｎｏｄｅ）を形成する。この交替複層構造の表面には皺
があるために、第２ポリシリコンスペーサ３６Ａの内側
表面にも皺があり（図８）、ゆえに、コンデンサの下層
電極の表面積が増加されている。こうしてコンデンサの
下層電極を完成した後、続いて、標準工程により、コン
デンサ誘電層３８を形成し、図９に示される状態とす
る。
て、フッ化水素酸溶液（ＨＦ）を用いて、上述の表面に
皺を有する上述の交替複層構造をエッチングするが、こ
のエッチングはニトロ化シリコン２０表面で終止し、以
て第１ポリシリコン１８と第２ポリシリコンスペーサ３
６Ａで構成されるコンデンサの下層電極（ｓｔｒａｇｅ
ｎｏｄｅ）を形成する。この交替複層構造の表面には皺
があるために、第２ポリシリコンスペーサ３６Ａの内側
表面にも皺があり（図８）、ゆえに、コンデンサの下層
電極の表面積が増加されている。こうしてコンデンサの
下層電極を完成した後、続いて、標準工程により、コン
デンサ誘電層３８を形成し、図９に示される状態とす
る。
【００３６】続いて、図１０を参照されたい。さらに、
一層の第３ポリシコン４０を形成し、並びにリソグラフ
ィー技術とプラズマエッチング技術を利用してコンデン
サ誘電層３８と第３ポリシリコン４０をエッチングし
て、コンデンサの上層電極（ｐｌａｔｅ ｅｌｅｃｔｒ
ｏｄｅ）を形成し、図１０に示される状態となし、こう
して、高電容のスタックコンデンサと高集積密度のスタ
ックＤＲＡＭを完成する。
一層の第３ポリシコン４０を形成し、並びにリソグラフ
ィー技術とプラズマエッチング技術を利用してコンデン
サ誘電層３８と第３ポリシリコン４０をエッチングし
て、コンデンサの上層電極（ｐｌａｔｅ ｅｌｅｃｔｒ
ｏｄｅ）を形成し、図１０に示される状態となし、こう
して、高電容のスタックコンデンサと高集積密度のスタ
ックＤＲＡＭを完成する。
【００３７】上述のコンデンサ誘電層３８は通常、ニト
ロ化シリコン（Ｎｉｔｒｉｄｅ；Ｎ）と酸化ニトロ化シ
リコン（Ｏｘｙｎｉｔｒｉｄｅ；Ｏ）で組成する。上述
のニトロ化シリコンは低圧化学気相成長法で形成し、そ
の厚さは４０から６０オングストロームの間とし、上述
の酸化ニトロ化シリコンは上述のニトロ化シリコンを酸
化して形成し、その厚さは、２０から５０オングストロ
ームの間とする。上述の第３ポリシリコン４０の形成方
法は第１ポリシリコン１８と同じであり、その厚さは１
０００から２０００オングストロームの間とする。また
上述のコンデンサ誘電層３８は５酸化２タンタル材料で
組成可能である（Ｔａ2 Ｏ5 ）。
ロ化シリコン（Ｎｉｔｒｉｄｅ；Ｎ）と酸化ニトロ化シ
リコン（Ｏｘｙｎｉｔｒｉｄｅ；Ｏ）で組成する。上述
のニトロ化シリコンは低圧化学気相成長法で形成し、そ
の厚さは４０から６０オングストロームの間とし、上述
の酸化ニトロ化シリコンは上述のニトロ化シリコンを酸
化して形成し、その厚さは、２０から５０オングストロ
ームの間とする。上述の第３ポリシリコン４０の形成方
法は第１ポリシリコン１８と同じであり、その厚さは１
０００から２０００オングストロームの間とする。また
上述のコンデンサ誘電層３８は５酸化２タンタル材料で
組成可能である（Ｔａ2 Ｏ5 ）。
【００３８】
【発明の効果】本発明は、高電容値のスタックコンデン
サの製造方法と高集積密度のスタックＤＲＡＭの製造方
法を提供している。
サの製造方法と高集積密度のスタックＤＲＡＭの製造方
法を提供している。
【図１】本発明の実施例の工程断面表示図である。
【図２】本発明の実施例の工程断面表示図である。
【図３】本発明の実施例の工程断面表示図である。
【図４】本発明の実施例の工程断面表示図である。
【図５】本発明の実施例の工程断面表示図である。
【図６】本発明の実施例の工程断面表示図である。
【図７】本発明の実施例の工程断面表示図である。
【図８】本発明の実施例の工程断面表示図である。
【図９】本発明の実施例の工程断面表示図である。
【図１０】本発明の実施例の工程断面表示図である。
１２ ソース極 １４ 第１誘電層 １６ 第２誘電層 １７ メモリセルコンタクト １８ 第１ポリシリコン ２０ ニトロ化シリコン ２２ 第１熱化学気相成長二酸化シリコン ２４ 第１プラズマ二酸化シリコン ２６ 第２熱化学気相成長二酸化シリコン ２８ 第２プラズマ二酸化シリコン ３０ 第３熱化学気相成長二酸化シリコン ３２ 第３プラズマ二酸化シリコン ３４ 第４熱化学気相成長二酸化シリコン ３５ キャビティー ３６ 第２ポリシリコン ３６Ａ 第２ポリシリコンスペーサ ３８ コンデンサ誘電層 ４０ 第３ポリシコン
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (10)
- 【請求項１】 シリコン半導体基板上に、電界効果トラ
ンジスタを隔離するための酸化層を形成し、 電界効果トランジスタとワード線を形成し、該電界効果
トランジスタはゲート酸化層、ゲート極及びソース極と
ドレイン極を含むものとし、 第１誘電層と第２誘電層を形成し、 リソグラフィー技術とエッチング技術を用いて該第１誘
電層と第２誘電層をエッチングして上述の電界効果トラ
ンジスタのソース極を露出させ、以てメモリセルコンタ
クトを形成し、 一層の第１ポリシリコンを形成し、該第１ポリシリコン
に上述のメモリセルコンタクトを充満させ、 第３誘電層を形成し、 熱化学気相成長二酸化シリコンとプラズマ二酸化シリコ
ンで組成する交替複層構造を形成し、 リソグラフィー技術とプラズマエッチング技術を用いて
コンデンサ領域以外の上述の交替複層構造を除去して、
このプラズマエッチングを第３誘電層表面で終止させ、 上記交替複層構造をエッチングし、熱化学気相成長二酸
化シリコンの間にキャビティーを形成し、この交替複層
構造の表面に皺を形成し、 一層の第２ポリシリコンを形成し、 エッチング技術を用いて、上記第２ポリシリコンに対し
てエッチバックを行い、上述の交替複層構造の上方の第
２ポリシリコンと、第２誘電層上方に第２ポリシリコン
と第１ポリシリコンをエッチングし、以て交替複層構造
の横に第２ポリシリコンスペーサを形成し、 表面に皺を有する上述の交替複層構造を除去して、コン
デンサの下層電極を形成し、 コンデンサ誘電層を形成し、 第３ポリシリコンを形成し、 リソグラフィー技術とエッチング技術を用いて第３ポリ
シリコンとコンデンサ誘電層をエッチングして、コンデ
ンサの上層電極を形成してなる、スタックＤＲＡＭの製
造方法。 - 【請求項２】 第１誘電層と第２誘電層は二酸化シリコ
ンとし、第１誘電層の厚さは３０００から８０００オン
グストロームの間、第２誘電層の厚さは５００から１５
００オングストロームの間とする、請求項１に記載のス
タックＤＲＡＭの製造方法。 - 【請求項３】 第１ポリシリコンは化学気相成長法を利
用して形成し、その厚さは２０００から３５００オング
ストロームの間とする、請求項１に記載のスタックＤＲ
ＡＭの製造方法。 - 【請求項４】 第３誘電層はニトロ化シリコンとし、そ
の厚さは５００から１５００オングストロームの間とす
る、請求項１に記載のスタックＤＲＡＭの製造方法。 - 【請求項５】 交替複層構造の熱化学気相成長二酸化シ
リコンは低圧化学気相成長法或いは大気圧化学気相成長
法或いは次大気圧化学気相成長法或いはその他の各種化
学気相成長法を利用して形成し、その各層の厚さは２０
０から４００オングストロームの間とする、請求項１に
記載のスタックＤＲＡＭの製造方法。 - 【請求項６】 交替複層構造のプラズマ二酸化シリコン
はプラズマ増強式化学気相成長法を利用して形成し、そ
の各層の厚さは２００から４００オングストロームの間
とする、請求項１に記載のスタックＤＲＡＭの製造方
法。 - 【請求項７】 第２ポリシリコンは化学気相成長法を利
用して形成し、その厚さは１０００から２５００オング
ストロームの間とする、請求項１に記載のスタックＤＲ
ＡＭの製造方法。 - 【請求項８】 キャビティーは、フッ化水素酸溶液を利
用して形成する、請求項１に記載のスタックＤＲＡＭの
製造方法。 - 【請求項９】 コンデンサ誘電層は、酸化ニトロ化シリ
コンとニトロ化シリコンと二酸化シリコンで組成する
か、或いは五酸化二タンタルで組成する、請求項１に記
載のスタックＤＲＡＭの製造方法。 - 【請求項１０】 第３ポリシリコンは、化学気相成長法
を利用して形成し、その厚さは１０００から２０００オ
ングストロームの間とする、請求項１に記載のスタック
ＤＲＡＭの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8329051A JP2921564B2 (ja) | 1996-11-26 | 1996-11-26 | 単側に皺を有するケース型コンデンサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8329051A JP2921564B2 (ja) | 1996-11-26 | 1996-11-26 | 単側に皺を有するケース型コンデンサの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163448A JPH10163448A (ja) | 1998-06-19 |
| JP2921564B2 true JP2921564B2 (ja) | 1999-07-19 |
Family
ID=18217071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8329051A Expired - Fee Related JP2921564B2 (ja) | 1996-11-26 | 1996-11-26 | 単側に皺を有するケース型コンデンサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2921564B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100340907B1 (ko) * | 1999-10-12 | 2002-06-20 | 박종섭 | 캐패시터 형성방법 |
| KR100734255B1 (ko) * | 2001-05-18 | 2007-07-02 | 삼성전자주식회사 | 반도체 메모리장치의 캐패시터 및 그 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56147451A (en) * | 1980-04-17 | 1981-11-16 | Nec Corp | Manufacture of semiconductor device |
| JP2523981B2 (ja) * | 1989-11-01 | 1996-08-14 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JPH07161832A (ja) * | 1993-12-08 | 1995-06-23 | Oki Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
-
1996
- 1996-11-26 JP JP8329051A patent/JP2921564B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10163448A (ja) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5843822A (en) | Double-side corrugated cylindrical capacitor structure of high density DRAMs | |
| US6492245B1 (en) | Method of forming air gap isolation between a bit line contact structure and a capacitor under bit line structure | |
| US5696395A (en) | Dynamic random access memory with fin-type stacked capacitor | |
| US5223729A (en) | Semiconductor device and a method of producing the same | |
| JP2930016B2 (ja) | 半導体装置の製造方法 | |
| US5591664A (en) | Method of increasing the capacitance area in DRAM stacked capacitors using a simplified process | |
| US20070059888A1 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| US5726086A (en) | Method of making self-aligned cylindrical capacitor structure of stack DRAMS | |
| US7629218B2 (en) | Method of manufacturing a capacitor and method of manufacturing a semiconductor device using the same | |
| KR100323832B1 (ko) | 고용량을 갖는 캐패시터의 제조방법 및 이를 이용한 반도체 소자의 제조방법 | |
| US6291286B1 (en) | Two-step strap implantation of making deep trench capacitors for DRAM cells | |
| US6501120B1 (en) | Capacitor under bitline (CUB) memory cell structure employing air gap void isolation | |
| JP2604688B2 (ja) | 半導体メモリ装置の製造方法 | |
| US5909621A (en) | Single-side corrugated cylindrical capacitor structure of high density DRAMs | |
| US5807782A (en) | Method of manufacturing a stacked capacitor having a fin-shaped storage electrode on a dynamic random access memory cell | |
| US6403418B2 (en) | Method of fabricating cup-shape cylindrical capacitor of high density DRAMs | |
| JP2819498B2 (ja) | 両側に皺のあるケース型コンデンサを有するｄｒａｍの製造方法 | |
| JP2820065B2 (ja) | 半導体装置の製造方法 | |
| JP2921564B2 (ja) | 単側に皺を有するケース型コンデンサの製造方法 | |
| US6063548A (en) | Method for making DRAM using a single photoresist masking step for making capacitors with node contacts | |
| US5923989A (en) | Method of fabricating rugged capacitor of high density DRAMs | |
| US6071790A (en) | Method of crown capacitor rounding by oxidant dipping process | |
| US6093601A (en) | Method of fabricating crown capacitor by using oxynitride mask | |
| JP2898929B2 (ja) | スタックｄｒａｍの製造方法 | |
| JP2921563B2 (ja) | 波形酸化層スペーサ利用のメモリセル形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990406 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090430 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |