TW514994B - Self aligned method of forming a semiconductor memory array of floating gate memory cells with control gate spacers, and a memory array made thereby - Google Patents

Self aligned method of forming a semiconductor memory array of floating gate memory cells with control gate spacers, and a memory array made thereby Download PDF

Info

Publication number
TW514994B
TW514994B TW090123061A TW90123061A TW514994B TW 514994 B TW514994 B TW 514994B TW 090123061 A TW090123061 A TW 090123061A TW 90123061 A TW90123061 A TW 90123061A TW 514994 B TW514994 B TW 514994B
Authority
TW
Taiwan
Prior art keywords
layer
trenches
conductive material
polycrystalline silicon
scope
Prior art date
Application number
TW090123061A
Other languages
English (en)
Inventor
Jr-Shing Wang
Original Assignee
Silicon Storage Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Storage Tech Inc filed Critical Silicon Storage Tech Inc
Application granted granted Critical
Publication of TW514994B publication Critical patent/TW514994B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

514994 、發明說明（！） 本發明係關於形成分離問極型之浮動問極記憶體晶胞 之+導體記憶體陣列的自行對齊方法。本發明也關於前述 型式之浮動閘極記憶體晶胞的半導體記憶體陣列。 在技術中熟知使用浮動閘極來把電荷儲存於其上的非 依電性半導體記憶體晶胞和形成在一半導體基射的此等 非依電性記憶體晶胞之記憶體陣列。典型上，此等浮動閘 極記憶體晶胞已係分離閘極型、或堆疊閘極型、或其之I 合。 面對半導體浮動閘極記憶體晶胞陣列之製造性的問題 之一係諸如源極、汲極、控制閘極、和浮動閘極等組件之 對齊。當半導體處理之整合度的設計規則減少、來縮減最 小的祕景> 形狀時，對精癌對齊之需求變得更重要。各種元 件之對齊也決定半導體產品之製造產能。 自行對齊在技術中為熟知。自行對齊參照於處理涉及 一或更多材料之一或更多步驟的行動，使得在該處理步驟 中彼此相對地自動對齊形狀。據此，本發明使用自行對齊 技術來達_成浮動閘極記憶體晶胞型之半導體記憶體陣列的 製造。 在分離閘極架構中，控制閘極FET已知在擾亂鏡面晶 胞、及影響針對源極側注入FLASH晶胞的程式化注入效率 上扮演主要角色。在Lcg(也稱為WL(字組線）多晶矽長度， 其係設置越過通道的控制或選擇閘極之長度）上的一良好 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） ·%!· (請先閲讀背面之注意事項再填寫本頁) —秦-----· 訂丨 五、發明説明（2 ) 程序控制可確定控制閘極裝置之-全然$止、且因此可在 程式化（程式錢）„來有效地防止在胞中的任 何擾亂。本發明係用有較佳程式擾⑪特性的控制極裝置 之l改善全然截止來實現—自行對齊紐晶胞之方 法。本發叼也為此種裝置。 發明之概要 在本發明中’WL(控制/選擇閘極）多晶矽長度係受一光 學微影程序控制，其與由—間隔片㈣程序形成的一肌 夕曰a夕相較下&供對WL多晶石夕長度上的絕佳比例性和控 制。因為在光學程序上的緊密控制係邏輯技術之副產物， 本發明提供在WL多晶矽長度上的較佳控制，且因此較佳壓 制在鏡面晶胞中的程式擾亂。本發明之一額外優點係允許 在相同晶圓上形成有不同WL多晶矽長度的晶胞。 本發明也導致形成具有一大致矩形或平坦側壁部份的 WL多晶矽，其使得較易於控制來形成側壁間隔片、且解決 φ (位元線）&WL至源極方塊短路之問題。再者，W]： 多曰曰矽係由一 WL渠溝、而非一間隔片蝕刻來界定。因此， 5己憶體晶胞不党由隔離或渠溝氧化物至主動構圖所致的 WL-WL短路之影響，且WL多晶矽具有使sWL條帶上的接 觸形成更容易之一平坦表面（無需WL捲片）。本發明更提供 超越習知技術的一優點，在於它致能針對重要尺度檢視來 貫施顯影後檢視”（例如在WL尺度之光學微影界定後）的 選項。若在重要尺度WL上的控制係偏離標靶，則誤差可被 檢出且可重新處理晶圓來正確界定此重要尺度。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 五、發明説明（3 ) 本發明係一陣列之電氣可程式和可抹除記憶體裝置， 其包括-第-傳導型之半導體材料的_基體，形成在該基 體上、彼此大致平行且以一第一方向延伸且在各對之相鄰 隔離區間有一主動區的隔開之隔離區，及多個電氣傳導控 制閘極。各㈣主動(I包括以該第一方向延伸的一行記憶體 曰曰胞。各個記憶體晶胞包括形成在具有一第二傳導型的基 體中之第-和第二隔開端子、於其間含有形成在該基體中 的一通道區，設置在該基體上方、包括該通道區的一第一 絕緣層，設置在該第一絕緣層上方、且延伸越過該通道區 之一部份和越過該第二端子之一部份的一電氣傳導浮動閘 極，設置在該浮動閘極上方並與其相鄰、且具有允許電荷 Fowler-Nordheim地通過之厚度的一第二絕緣層，及具有一 第一部份和一第二部份的一電氣傳導控制閘極。該第一部 份具有-大致平面側壁部份、且設置相鄰於該浮動閑極並 與其絕緣，且該第二部份大致係連接於該大致平面側壁部 份、且設置於該浮動閘極上方並與其絕緣的一間隔片。 本發明之:另一層面係在一半導體基體中形成浮動閘極 記憶體晶胞之一半導體記，憶體陣列的自行對齊方法，各記 憶體晶胞具有一浮動閘極、一第一端子、於其間有一通道 區的一第二端子、及一控制閘極。在本發明之方法中，多 個隔開的隔離區在基體上形成，其彼此大致平行且以一第 一方向延伸、在各對相鄰隔離區間有一主動區，主動區各 包含在半導體基體上的一第一層之絕緣材料及在該第一層 絕緣材料上的一第一層之傳導材料。多個隔開之第一渠溝 五、發明説明（4 ) 跨，主動區和隔離區形成，其彼此大致平5且以大致垂直 於第方向的一第二方向來延伸，各個第一渠溝在各個主 動區中路出4第-層之傳導材料。—第二層之絕緣材料在 相鄰於該第-層傳導材料且設置於其上方的各個主動區中 形成。各個第-渠溝填有—第二傳導材料、來形成各具有 -大致平面侧壁部份的第二傳導材料之方塊，其中對於各 個主動區，各個方塊相鄰於第二層之絕緣材料且與基體絕
緣。一傳導材料之側壁間隔片緊鄰於各個大致平面側壁部 份來形成、且沿著第二方向與其錢，其中對於各主動區、 各間隔片設置於第二層絕緣材料和第—層傳導材料上方。 夕個第-端子在基體巾形成，其巾在各個主動區中各個第 :端子相鄰於方塊中之一個。且，多個第二端子在基體中 形成’其t在各個主動區中各個第二端子係與第—端子隔 開、且在第一層傳導材料下方。 在本發明之又-層面中，多個隔開的隔離區在基體上 形成，其彼此大致平行且以_第_方向延伸、在各對相鄰 隔離區間有-主動區。多個隔開之第—渠溝跨越主動區和 隔離區形成，其彼此大料行且以大致垂直於第_方向的 -第二方向來延伸。一第一層之傳導材料在相鄰於該第一 渠溝且設置於-第-層絕緣材料的各個主純中形成。一 第二層之絕緣材料在相鄰於該第一層傳導材料且設置於其 上方的各個主動區中形成。纟個第_渠溝填充有—第二傳 導材料、來形成各具有-大致平面側壁部份的第二傳導材 料之方塊，其中對於各個主動區，各個方塊相鄰於第二層 本紙張尺度適用令國國家標準（CNS) A4規格（210X297公釐） A7 ~-----— B7—_ 五、發明説明（5 ) —--- 之七緣材料且與基體絕緣。一傳導材料之側壁間谭片緊鄰 於各個大致平面側壁部份來形成、且沿著第二方向與其田比 連’其中對於各主動區、各間隔片設置於第二層絕緣材料 和第-層傳導材料上方。多個第一端子在基體中形成，其 中在各個主動區中各個第—端子相鄰於方塊中之一個。 且，多個第二端子在.基體中形成，其中在各個主動區中各 個第二端子係與第一端子隔開、且在第一層傳導材料下方。 藉由檢視說明書、申請專利範圍、和附圖，本發明之 其他目的和特徵將變得明顯。 圖式之簡單描沭 第1A圖係使用在本發明之方法的第一步驟中來形成 隔離區之一半導體基體的上視圖； 第1B圖係沿著1-1線採用的橫截面圖； 第1C圖係在處理第1B圖之結構中的次一步驟之上視 ' 圖，其中隔離區被形成； 第1D圖係第1C圖中沿著1-1線採用、來顯示形成在結 構中的隔離篠帶之結構的橫截面圖； 第1E圖係第1C圖中沿著1-1線採用、來顯示可形成在 結構中的兩型式之隔離區：LOCOS或淺渠溝的結構之#截 面圖； 第2A-2L圖係第1C圖中沿者2-2線採用、來依序顯示在 處理第1C圖顯不的結構中、形成分離閘極型之浮動$情、_ 晶胞的一非依電性記憶體陣列之後續步驟的橫截面圖，· 第2M圖係顯示在形成分離閘極型之浮動記憶體晶胞 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公發） 8 (請先閲讀背面之注意事項再填寫本頁) 訂| 514994 • A7 ------- B7_ 五、發明説明（ό ) ' ~〜〜 的—非依電性記憶體陣力中、列線和位元線之互相連接於 •主動區中的端子之上視圖； 一第3A-3D圖係沿著2-2線採用、來依序說明在第一替換 • 處理第2Α圖顯示的結構中、形成第2F圖顯示的結構之步聲 第4Α-4Ε圖係沿著2-2線採用、來依序說明在第二替換 • 處理第2Α圖顯示的結構中、形成第2F圖顯示的結構之步驟 的橫截面圖； 第5A-5F圖係沿著2-2線採用、來依序說明在第三替換 處理第2F圖顯不的結構中、形成相鄰於控制閘極且在浮動 閘極上方的氧化物間隔片之步驟的橫截面圖； 第6Α-6Ι圖係沿著2-2線採用、來依序說明在第四替換 處理第2A-2C圖顯示的結構中、形成分離閘極型之浮動記 憶體晶胞的一非依電性記憶體陣列之步驟的橫截面圖；及 ， 第7八-78圖係沿著2-2線採用、來依序說明在第五替換 ® 處理第2 Α圖顯示的結構中、形成分離閘極型之浮動記憶體 晶胞的一非後電性記憶體陣列之步驟的橫截面圖。 較佳實施例之詳細描述 ， • 請參考第1A圖，顯示有較佳為P型且技術中熟知的一 半導體基體10之上視圖。如二氧化矽（氧化物）的一第一層 之絕緣材料12如第1B圖顯示地設置於其上。第一絕緣層由 諸如氧化或沉積（例如化學氣相沉積或CVD)的熟知技術來 形成在基體10上，形成一層二氧化矽（此後為“氧化物，，）。 一第一層之多晶石夕14(FG多晶石夕）沉積在第一層絕緣材料12 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） ..........裝------------------、訂------------------線 (請先閲讀背面之注意事項再填窝本頁) 9 514994 A7 ____B7________ 五、發明説明（7 ) 上面。可由諸如低壓CVD或LPCVD的熟知程序來實_施第一 多晶矽層14之沉積和形成在第一絕緣層12上。一氮化矽層 18(此後為“氮化物，，）沉積在多晶矽層14上方，較佳由 CVD。此氮化物層18被使用在隔離形成期間來界定主動 區。當然，所有前述參數和此後描述之參數依賴設計規則 和程序技術世代。在此描述的係針對〇·丨8微米程序。然而， 由燕知该技術者將瞭解到本發明既不受限於任何特定程序 技術世代，也不限於在此後描述的任何程序參數之任何特 定值。 一旦第一絕緣層12、第一多晶石夕層14、和氮化石夕層J 8 已幵> 成’適當光阻材料19被施於氮化石夕層18上、且一光罩 步驟被貫施以自某些區（條帶16)選擇性地去除光阻材料。 在光阻材料19被去除處，如第1C圖顯示地使用標準蝕刻技 術（亦即非等方蝕刻程序）來蝕刻掉在Y方向或行方向中形 成的條帶16中之氮化矽18、多晶矽丨4和下方的絕緣材料 12。在相鄰條帶16間的距離…可小至所使用程序的最小微 影形狀。在光阻19未去除處，氮化矽18、第一多晶矽區14 和下方的絕緣區12被留下.。所產生結構在第id圖說明。如 將描述的，在形成隔離區中有兩實施例：L〇c〇S和S1TI。 在STI實施例中，姓刻持續到基體丨〇中。 結構被進一步處理來去除所餘光阻丨9。然後，如二氧 化矽的隔離材料20a或20b在區域或“凹溝”10中形成。氮化 物層18然後被選擇性去除來形成第1E圖顯示的結構。可經 由導致局部場域氧化物2〇a的熟知L〇c〇S程序（如藉由把露 本紙張尺度適用中國國家標準（CNS) A4規格（21〇x297公楚） (請先閲讀背面之注意事項再填寫本頁) ,f------ 514994 . A7 --—-____B7_ ，五、發明説明(8 ) ' - ~ 出基體氧化）來形成隔離，2戈可經由導致在區域2〇b中形成 , 的二氧化矽之一淺渠溝程序（STI)(如沉積一氧化物層，然 • 後由一化學機械拋光或CMP蝕刻）來形成它。請注意到在 ,LOCOS形成期間，可能需要一間隔器以在局部場域氧化物 .2〇a之开> 成期間來保護多晶石夕層14之侧壁。 所餘第一多晶矽層14和下方的第一絕緣材料12形成主 φ 動區因此，此日寸基體1 0具有交錯條帶之主動區和隔離區、 隔離區係由LOCOS絕緣材料20a或淺渠溝絕緣材料2〇b來 形成。雖然第1EH顯示一L〇c〇S[I2〇a和一淺渠溝區鳥兩 者之形成，LOCOS程序（2〇a)或淺渠溝程序（2〇b)中只一個 被使用。在較佳實施例中，淺渠溝2〇b將被形成。淺渠溝2〇b 因可以較小設計規則來更精確形成而較佳。 第1E圖之結構代表一自行對齊結構，其比由一非自行 對齊方法形成的結構更緊湊。形成第巧圖顯示的結構、係 ' ^口且傳統的-非自行對齊方法如τ。在基體1〇中先形成 p ㉟離區2G。這可藉由在基體1G上沉積_層氮切、沉積光 阻、使用第一光罩步驟把氮化矽圖型化來露出基體1〇之選 · $部份、且然後使用涉及守渠溝形成和渠溝填充的⑶⑽ 程序或STJ程序把所露出基體1〇氧化而完成。其後，氮化石夕 被去除，且一第一層二氧化矽12(來形成閘極氧化物）被沉 積在基體10上方。-第-層多晶石夕14沉積在問極氧化物12 上方。然後使用一第二光罩步驟把第一層多晶矽14圖型 化、且選疋部分被去除。因此，多晶矽14不與隔離區20自 行對齊’且需要一第二光罩步驟。再者，額外光罩步驟要 ""… 丨· """ - --................-- - 本紙張尺度適用中國國家標準（CNS) Μ規格（210X297公釐) ---
(請先閲讀背面之注意事項再填寫本頁) 裝— 、可| ;線丨 五、發明説明（9 ) 求多晶矽14之尺度相對於隔離區巧有一對齊裕度。請注意 到，非自行對齊方法不利用氮化物層18。 以使用自行對齊方法或非自行對齊方法製作的第ie 圖顯不之結構，結構被進一步處理如下。請參考第2A圖、 其顯示自與第1B和1E圖者垂直的視線之結構，在本發明之 程序中的後續步驟被說明。三個絕緣層形成在結構上。特 別地，一厚的氮化矽層22被沉積越過結構的整個表面，隨 後/冗積墊塊氧化物層24(Si02)。氮化石夕層22約為 2000-3000A厚，且墊塊氧化物層24約為2〇〇_4〇〇八厚。約 0A居的上氮化物層26然後沉積在氧化物層24上。 用施於氮化矽26上的光阻來實施一 WL光罩操作。一光 罩步驟被施於以X或列方向界定的條帶（即光罩區）中。相鄰 條帶間的距離Z可為由要製造的裝置之需要來決定的一尺 寸。所提出結構可含有三個“外貌，，，即兩閘極和在距離冗 内的間距。光阻在所界定光罩區（即列方向的條帶）中 被去除，其後使用熟知蝕刻程序來選擇性去除位在條帶中 所去除光阻f方之層26、24、22和14。特別地，使用一氮 化物非等方蝕刻程序來去.除氮化矽層26之露出部份直到看 到墊塊氧化物層24為止，其作用為一蝕刻停止來阻停蝕刻 程序。然後，實施一非等方氧化物蝕刻步驟來去除露出的 墊塊氧化物層24直到看到氮化物層22為止，其作用為一蝕 刻停止。然後使用另一氮化物非等方蝕刻程序來去除氮化 石夕層22之露出部份直到看到多晶矽層14為止，其作用為一 蝕刻停止來阻停蝕刻程序。隨後實施一非等方多晶矽蝕刻 本紙張尺度適用令國國家標準（CNS) A4規格（210X297公釐） 514994 • A7 __________B7__ ^ •五、發明説明（10 ) ' " 一 程序t錯多晶梦層（FG多晶邦4之露出部份直到看到絕 缘層12為止’其作用為一敍刻停止。這四個钱刻程序導致 • 由距離Z隔開、向下延伸到絕緣層12的第—渠溝％之形 .成。最後’多晶石夕層14在第-渠溝湖露出的側面在一氧 .化步驟中被氧化、來形成阳氧化物側壁28,且其餘光阻被 去除。所產生結構顯示於第2B圖。 •—㈣實施一多晶石夕沉積步驟，其把多晶石夕方塊32填入 弟-渠溝30。沉積在第一渠溝3〇外面的過度多晶石夕被儀刻 掉、較佳以一 CMP餘回程序，留下如第2Ca]說明的、大致 與上氮化物層26同形的多晶矽方塊32之上部。方塊大致 為矩形。 現在請參考第2D圖，一氮化物蝕刻光罩光阻pR(可替 換地使用一硬式光罩）被置於結構上方來覆蓋交錯的中間 區33(其最後形成在相鄰鏡面組集之記憶體晶胞間的空 、間W吏交錯中間區34露出，且藉此有效地選擇在匹配鏡面 Φ 组集之記憶體晶胞中將連結在一起的方塊對組。交錯中間 區3 3最終將两為隔離和針對匹配記憶體晶胞對組之位元線 • 連接。凊注意到，只要邊緣設在方塊32上方則光阻光罩卩汉 之精確位置並不重要。一氮化物蝕刻程序（濕式或乾式）被 實施，隨後一氧化物蝕刻程序、及另一氮化物蝕刻程序， 來蝕刻掉氮化物層26、墊塊氧化物層24、和在露出交錯中 間區内的氮化物層22。因為蝕刻劑為一選定蝕刻劑，故多 曰曰石夕方塊32和FG多晶碎層14不受影響，留下第二準溝35、 FG多晶矽層14於其底部露出。對於各蝕刻程序，下層作用 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝丨
、\HH :線丨 13 五、發明説明（11 ) : 各止且找光罩防止在兰錯中間區33中的任何鞋 刻。蝕刻光罩PR然後脫離。 、”、、後&著面對第二渠溝35的多晶梦方塊Μ之表面來形 成氮化物間隔片。間隔片之形成在技術中為熟知、且涉及 >儿積在—結構外形之上方、隨後—非等方钱刻程 ，精此自結構之水平表面去除該材料、同時材料保留大 致接觸結構之垂直定向表面上。因此，藉由把-薄層之氮 化物沉積在結構之露出表面上、隨後實施如技術中熟知的 反應離子㈣（RIE)的-非等方㈣程序、直到氮化物層不 再设蓋FG夕曰曰石夕層} 4為止，來完成氮化物間隔片％形成。 在耘序中，在氧化矽24上方的一些氮化矽26可能也被蝕 刻’使方塊32突出在氮化物26之平面上方。所產生結構說 明於第2E圖。 次一步驟係一氧化程序，其把露出多晶矽表面（即第二 渠溝35内的多晶矽層14、和多晶矽方塊32)氧化、來如第邛 圖說明地在多晶矽層14上方形成一氧化物層38、且在多晶 石少方塊32上方形成另一氧化物層4〇。此氧化步驟導致氧化 物層38以一透鏡形狀來形·成，以其側面邊緣與FG側面氧化 物壁28連結、來形成鄰近多晶石夕層14而設置且於其上方的 一絕緣層’且於設置在第二渠溝3 5内的多晶石夕層14之各側 面邊緣形成向上突出的尖銳邊緣42。尖銳邊緣42和由層 28/38形成的絕緣層之厚度允許電荷Fowler_N〇rdheim地通 過。當未顯示時，可在形成氧化物層38前來實施一取捨的 多晶矽蝕刻程序。此取捨顧客化的非等方多晶矽蝕刻程序 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 514994 A7 I-----_____、 五、發明説明（12 ) 蝕刻掉f晶矽層14之上表面的一部份，但在次於多晶矽方 塊32的區域中之該上表面中留下一漸細形狀、其幫助開始 形成尖銳邊緣4 2。 I 氮化物間隔片36和氮化物層26然後脫離，較佳使用一 濕式蝕刻程序（或其他等方蝕刻程序）。然後如第2〇圖說明 地加上WL薄多晶矽間隔片44。先由沉積一薄層之多晶矽、 m 隨後實施去除除了 WI-薄多晶矽間隔片44以外的多晶矽之 所有薄層的一非等方蝕刻程序（如RIE)，來形成WL薄多晶 矽間隔片44。多晶矽方塊32和WL薄多晶矽間隔片44形成具 有面對對應尖銳邊緣42、但由FG氧化物側壁28和氧化物層 38來與其絕緣的凹口之控制閘極（稍後描述）。厚絕緣内部 側壁間隔片46然後形成於部份氧化物層38上方且上靠於 WL薄多晶矽間隔片44。厚内部側壁間隔片46可由一氧化物 沉積步驟的一氧化物、或使用—氮化物沉積步驟的氮化物 、來形成，接著一非等方蝕刻程序（如RIE)。藉使用也導致在 Ji層26中的任何餘留氮化物之去除的氮化物沉積和餘刻程 序，來形成策2G圖說明的結構。 然後實施一非等方蝕.刻程序來去除氧化物層24、38和 40之露出部份。隨後一多晶矽蝕刻程序，其去除多晶矽層 14於第二渠溝35之底部的間隔片46間露出之部份。然後實 施把、纟巴緣層12於第二渠溝3 5之底部的露出部份去除之一氧 化物蝕刻步驟，直到看到基體1〇為止。然後實施一氧化程 序，其把在第二渠溝35中露出的層14之侧面氧化，來形成 一氧化物區47。也可透過如參考第5八_51?圖而下述的一氧 本紙張尺度適用中國國家標準（CNS) A4規格（21〇χ297公釐）
-----------------------裝—— (請先閱讀背面之注意事項再填寫本頁) •、一叮丨 :線丨 514994 A7 —________B7__ 五、發明説明（13 ) '~— — 化物沉積和RI#刻程序來形成此相同區域。在此的氧化 程序也在多晶石夕方塊32之上表面上形成一氧化物層料，且 沿著基體10於第二帛溝35之底部的表面重新形成氧化層 12。然後越過結構之整個表面實施適當的離子植入。在離 子具有充分能量來穿透第一二氧化矽層12處，它們然後在 基體10中形成-第-區（即-第二端子）5〇。在所有其他區 域中，離子被氮化物層22、氧化物層48、多晶矽方塊32和 氮化物側壁間隔片46吸收，其中它們不具效應。然後，藉 由沉積氮化物、在第二渠溝35之側面上形成内部間隔片 52，隨後做一非等方氮化物餘刻程序、來從除第二渠溝h 之側壁外的所有表面去除氮化物。當氮化物被說明時，可 使用如氧化物的其他型式之材料來形成間隔片52。所產生 結構說明於第2H圖。 在第2H圖之結構上實施一氧化物蝕刻程序，其去除下 至形成二姓刻停止的多晶矽方塊32之露出氧化物層48、及 在下至形成一敍刻停止的矽基體10之第二渠溝35中的氧化 物層12。然後實施一多晶矽沉積步驟，其把一多晶矽方塊 54填入第二渠溝35。多晶·矽透過一在位方法或由傳統植入 而被適當摻雜。沉積於第二渠溝35外面的過度多晶石夕較佳 以一 CMP蝕回程序來蝕刻掉，留下如第2][圖說明的與多晶 矽方塊32之上表面同形的多晶矽方塊54之上部。然後實施 一氧化步驟來把多晶矽方塊54和多晶矽方塊32之上表面氧 化，因此形成氧化物層56。所產生結構說明於第21圖。 一氮化物光阻蝕刻光罩PR設置於結構上方、覆蓋至少 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
* A7 . •「五、發明説^7^14 )^ ^ ^ 51化物側壁間隔片46，但如第2;圖說明地露出氮化物層Μ 之其餘部份。然後，使用一氮化物蝕刻程序來去除氮化物 ^之其餘邛份以露出多晶矽層14(於第二渠溝35外面）， [#仙—停止。接著做㈣㈣程序來去除多晶 1 夕層14於對組之多晶⑦方塊32外面的其餘部份。然後去除 _PR光罩，留下第2K圖顯示的結構。 _ 為了 το成纪憶體晶胞，藉由用熱氧化或用CVD來先形 成一層氧化物以覆蓋/膠封多晶矽方塊32、接著把一層氮化 I ’儿積於結構上方、且實施—非等方氮化物#刻，把氮化 |#7側土間|^片58形成於多晶@方塊32旁邊。然後使用離子 植入（如N+)、以和形成第一區5〇的相同方式在基體中形成 第二區（即第一端子）6〇。隨後做一氧化物蝕刻來去除間隔 片方且在基體10上露出的層12、和氧化物層56。然後使用 、如鎢、姑、鈦、鎳、翻或铜等傳導金屬來實施一金屬沉積 步驟。結構被汗火，允許熱金屬流動滲入基體i0之露出上 _ 4、以形成金屬化碎區62，且滲入多晶石夕方塊32/54之露出 上部、以形成金屬化矽區65(其有助於列方向之傳導）。在 基體10上的金屬化矽區62.因由間隔片58來自行對齊於第二 區60,而可稱為自行對齊矽化物（即矽化物）。在多晶矽方 塊32/54上的金屬化矽區65通常稱為聚合物。由一金屬蝕刻 程序來去除沉積在其餘結構上的金屬。使用如BpSG 67的 舖盖來覆蓋整個結構。一光罩步驟被實誨來界定矽化物區 62上方的姓刻區。BPSG 67在遮罩區中被選擇性蝕刻下至 矽化物區62，且所產生渠溝由金屬沉積和平面化蝕回而填 ___ ____ 、 本紙張尺度適财_家鮮（⑽A4規格獻297公楚）一 --
----------------ί:裝 * (請先閲讀背面之注意事項再填寫本頁) 、可| :線丨 ^14994 A7 --____ B7 、 ---- 充有一傳導金j 63。矽化物層62幫助傳導體63和第二區60 間的傳導。由遮罩BPSG 67上方之金屬來加上一位元線 6斗’來把記憶體晶胞行上的所有傳導體63連接在一起。最 終的記憶體晶胞結構說明於第2L圖。第一和第二區5〇/6〇 形成各晶胞的源極和汲極（熟知該技術者知道源極和汲極 在操作期間可以切換）。各晶胞之通道區66係基體於源極和 汲極50/60間之部份。多晶矽方塊32和多晶矽間隔片料構成 控制閘極，且多晶矽層14構成浮動閘極。控制閘極32具有 側面對齊於第二區60之邊緣，且設置於部份之通道區％ 上方。一凹口 68形成在部份地延伸於浮動閘極14上方（浮動 閘極14之尖銳邊緣42延伸到凹口 68中）的控制閘極32/44之 角隅中（其中多晶矽方塊32附於多晶矽間隔片44)。浮動閘 極14係在部份之通道區66上方、由控制閘極32/44來部份重 ®於一端，且以其另一端來部份重疊第一區5〇。如第儿圖 說明的，本發明之程序形成彼此鏡映的記憶體晶胞對組。 鏡映的記憶體晶胞於浮動閘極14之端點之末端、由氮化物 内部間隔片52和氧化物層來彼此絕緣。 請參考第2M圖，顯示有所產生結構的上視圖、及位元 線64和控制線32之互相連接至第二區6〇，控制線32沿著χ 或列方向、且最後源極線連接至基體1〇内的第一區5〇。雖 然源極線54(如應由熟知該技術者瞭解的，字組“源極，，可與 字組“汲極”互換）在整個列方向上與基體1〇接觸、即與主動 區及隔離區接觸，源極線54只電氣地連接至基體1〇中的第 一區50。另外，連接有“源極”線54的各第一區5〇由兩相鄰 本紙張尺度適用中國國家標準（CNS) Α4規格（21〇χ297公釐） -----------------¾…： (請先閱讀背面之注意事項再填寫本頁) .、可| 五、發明説明（l6 ) 記憶體晶胞共用。同樣地’連接有位元線64的各第二區60 由不同鏡面組集之記憶體晶胞中的相鄰記憶體晶胞所共 用0 結果係多個分離閘極型之非依電性記憶體晶胞，其具 有一洋動閘極14、係緊鄰於但與浮動閘極分開且連接至沿 者列方向之長度的-大致矩形結構且連接至在相同列上的 φ -他。己fe體晶胞之控制閘極的一間隔片之一控制間極、也 &者列方向且連接在相同列方向上的記憶體晶胞對組之第 一區50的一源極線54、及沿著行或γ方向且連接在相同行 方向上的記憶體晶胞之第二區60的一位元線64。控制閘 極、汗動閘極、源極線、和位元線之形成都係自行對齊。 非依包性圮憶體晶胞係具有都如在美國專利第5,572,〇54 號中描述的浮動閘極到控制閘極隧通之分離閘極型式，其 揭硌相對於此非依電性έ己憶體晶胞及由其形成的一陣列 之操作’在此被合併參考。 第3 A-3D圖說明用來形成第2Β圖說明的結構之一替換 程序。上述之較佳實施例使用一微影解析度程序來形成層 體26、24、22和Η中的第.-渠溝3〇。然而，一次微影程序 可替代地被使用自第2Α圖說明的結構開始，來界定具有小 於由光罩步驟原來界定者的一寬度之第一渠溝3〇。從第2Α 圖說明的結構開始，兩額外層體7〇和72被形成或沉積在氮 化物層26上。在第3Α圖顯示的實施例中，層體7〇係一多晶 矽層、且層體72係一氧化物層。其次，用施於氧化物層72 上面的光阻來實施WL遮罩操作。其中條帶以χ或列方向來 本紙張尺度適用中國國家標準 (CNS) Α4 規格 (210X297公釐） 514994 A7 -----—____B7____ 五、發明説明（π ) 一 ' "一~ ---- .界定的鮮步驟被施肖。綠在所界㈣定區（即列方向上 的條帶）中被去除，隨後由-多晶料刻程序來尾隨一氧化 物I虫刻程序、以選擇性地去除在露出條帶中的氧化物㈣ 和多晶石夕層70、來界定第-渠溝3〇。隨後做去除光阻的一 W L光除步驟。間隔片7 6然後形成在第—渠溝3 〇之側面上。 間隔片76由氧化物或多晶石夕來形成。在第3β圖顯示的實施 例令，間隔片76用-傳統沉積程序由多晶石夕形成’藉此一 層多晶石夕沉積在結構上，且使用反應離子姓刻來去除除了 間隔片76以外的多晶石夕。最後，在間隔片湖實施一氣化 物蝕刻來去除於第一渠溝30底部的氤化物層％，導致第36 圖說明的結構。 其次，實施一 RIE氧化物蝕刻步驟來去除氧化物層 72、和氧化物層24於第一渠溝30底部之露出部份，直到看 到氤化物層22為止。然後，實施一厚氮化物RIE蝕刻步驟 來去除氮化物層22於第一渠溝3〇内之露出部份直到看到多 曰曰石夕層14為止’如第3C圖顯示的。隨後一多晶矽RIE蝕刻， 其去除多晶矽·層70、間隔器76、和多晶矽層Μ於第一渠溝 3〇底部之露出部份，直到·看到氧化物層12為止。最後，實 施一氧化步驟、來把多晶矽層14於第一渠溝3〇内露出之側 面氧化、以形成FG氧化物側壁28。所產生結構顯示於第3D 圖’其與第2B圖說明的結構相同、但第一渠溝3〇有一較小 寬度。間隔片76之使用允許具有小於使用來初始界定第一 渠溝30上部的遮罩步驟之寬度的一寬度之第一渠溝3〇的形 成’其係為何程序被參照為一次微影程序。 本紙張尺度適用中國國家標準（Q^s) Α4規格（21〇父297公楚） 20 ----------ΓίΓ … (請先閲讀背面之注意事項再填寫本頁) 訂— 314994 五、發明説明（is , 第4A-4E圖說明用來形成第奸圖說明的結構之一 除了增加對齊多晶碎方塊32之外侧面的—氧化物声 如弟佔圖顯示的)。在上述較佳實施例中，實施來導致； 圖顯示之結構的最後步驟係一氧化步驟。在該氧化步驟 别開始，可使用下面替換程序來取代關於PC】圖而上 述的那些步驟。取代，於形成氧化物側⑽的氧化步驟，實 施-町〇氧化物沉積來形成沿著第一渠溝3〇之侧壁高度延 ㈣氧化物側壁80,如第4A圖說明的。然後實施一多晶矽 沉積步驟，其把一多晶石夕方塊32填入第一渠溝3〇。較佳用 —CMP蝕回程序來把沉積於第一渠溝3〇外面的過度多晶 石夕㈣掉’留下大致與上氮化物層26同形的多晶石夕ς塊二· 上部，如第4Β圖說明的。 現在請參考第4C圖，一氮化物蝕刻光罩1^(可替換地 使用：硬式光罩）被放置於結構上方、來覆蓋交錯中間區 33(其最終形成相鄰鏡面組集之記憶體晶胞間的空間），使 交錯區34露出，且藉此有效地選擇在匹配鏡面組集之記憶 體晶胞中將連結在一起的方塊對組32。交錯中間區33最後 將用為隔離及選定匹配記憶體晶胞對組之位元線連接。然 後，實施一氮化物蝕刻程序（濕式或乾式），隨後做一氧化 物姓刻程序、來蝕刻掉在露出交錯中間區34内的氮化物層 26和墊塊氧化物層24，留下第二渠溝35、氮化物層22於其 底部露出。對於各蝕刻程序，下層作用為一蝕刻停止，且 PR光罩防止在父錯中間區3 3中的任何姓刻。所產生結構說 明於第4C圖。 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） 21 五、發明説明（19 ) — 其次，實施一厚氮化物蝕刻程序、來從第二渠、、冓％ 底部蝕刻掉露出的氮化物層22，直到看到多曰 之 夕日日命層14為 止，如第4D圖說明的。然後除掉蝕刻光罩PR。然後沪著面 對第一渠溝35的多m塊32之表面形成氮化物間隔片 36。藉由把-薄層之氮化物沉積在結構之露出表面上π接 著做如技術中熟知的反應離子蝕刻（RIE)的一非等方蝕刻 程序、直到氮化物層不再覆蓋FG多晶矽層14為止，來^ = 氮化物間隔片36之形成。次一步驟係一氧化程序，其把霖 出的多晶矽表面（即在第二渠溝35内的多晶矽層14、和多晶 矽方塊32)氧化、把一氧化物層38形成於多晶矽層14上方^ 把另一氧化物層40形成於多晶矽方塊32上方，如第圖說 明的。此氧化步驟導致氧化物層38係以一透鏡形狀來形 成、以其側面邊緣連結FG側氧化物壁28，且於多晶矽層14 设置在第二渠溝3 5内的各側面邊緣形成向上突出的尖銳邊 緣42。尖銳邊緣42和由層28/38形成的絕緣層之厚度允許電 荷Fowler-Nordheim地通過。當未顯示時，可在形成氧化物 層38前來實施一取捨的多晶矽蝕刻程序。此取捨顧客化的 非等方多晶矽蝕刻程序蝕刻掉多晶矽層14之上表面的一部 伤’但在次於多晶石夕方塊32的區域中之該上表面中留下一 漸細形狀、其幫助開始形成尖銳邊緣42。從以在第2F後討 論者開始的較佳實施例之其餘程序步驟然後可被實施來完 成最後結構之形成。 第5A-5F圖顯示用來形成有間隔片46的記憶體晶胞之 一替換程序，其相鄰於控制閘極間隔片44且在浮動閘極14 22 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 五、發明説明（20 )
上、由取代氮化物的氧化物製成。在第2〇圖顯示的較佳實 ❹μ ’藉由把-厚氮化物層沉積於結構上方、接著一非 等方氮化物㈣步驟，來形成間隔片46。然而，間隔片46 可使用下列步驟由氧化物來形成。在薄多晶石夕間隔片卿 成後（看第2G圖），-厚氧化物層84如㈣圖說明地沉積在 結構上。接著做-非等方钱刻程序（如赃），其去除除了其 形成間隔片46之内側壁（氧化物）的一部份外之氧化物層 84。氧化物層24和4G也被去除、以及氧化物層财第二準 溝35之中央的部份。所產生結構顯示於第5β圖。 ” —然後實施-多晶石夕聊虫刻程序，其去除多晶石夕層Μ 於第二渠溝35之底部露出的部份。此多晶㈣刻程序也從 多晶石夕方塊32和多晶石夕間隔片44之上部去除一小部份。所 產生結構顯示於苐5C圖。 其次，露出的多晶矽被氧化以在内側壁上形成變為浮 動閘極14的一氧化物層86。隨後實施適當的離子植入越過 結構之整個表面。在離子具有充分能量來穿透第一二氧化 矽層12處，它〜們然後在基體1〇中形成一第一區…（即一第二 端子）。在所有其他區域中，離子被吸收且不具效應。其次 由氧化物或氮化物沉積、沿著第二渠溝3 5之側壁形成内側 土間隔片88。在第5D圖顯示的實施例中，由氧化物沉積、 接著做去除除了内側面間隔片88外的所沉積氧化物之一非 等方蝕刻，來形成内側壁間隔片88。此氧化物蝕刻步驟也 去除於第二渠溝35底部的露出氧化物層12，以露出基體 10。所產生結構說明於第5D圖。 本紙張尺度適用中國國家標準A4規格（21〇><297公釐〉 23 五、發明說明（21 ) .然後實施一多晶矽沉積步驟，其把一多晶矽方塊54填 入第一渠溝3 5。多晶矽透過一在位方法或由傳統植入而被 適當地摻雜。較佳用一CMP蝕回程序來蝕刻掉沉積在第二 渠溝外面的過度多晶矽，留下與多晶矽方塊32上部和多晶 石夕間隔片44同形的多晶矽方塊54之上部，如第5E圖說明 的。然後實施一氧化.步驟來把多晶矽方塊54和32及多晶.石夕 間隔片44之上表面氧化，因此形成氧化物層％。所產生結 構說明於第5E圖。 使用一氮化物蝕刻程序來去除氮化物層22之厚的其餘 h、以露出作用為姓刻停止的多晶石夕層1 4(第二渠溝Μ 外面）。隨後實施一多晶矽蝕刻程序來去除多晶矽層14於選 定多晶矽方塊32對組外面之其餘部份。所產生結構說明於 第5F圖，其對應於第2Κ圖顯示的較佳實施例之結構。可使 用幸乂仏貝％例之其餘步驟來完成最後記億體晶胞結構之形 成。 第6Α-6Ι圖說明形成鏡面組集晶胞上的一替換程序。除 了針對各對Μ鏡面記憶體晶胞形成取代兩個的三個第一渠 溝30外，此替換程序用和.相對於第2冬2(：圖描述的相同步 驟來開始。因此，針對各記憶體晶胞對組形成三方塊之多 晶矽，額外方塊被識別為32Α，如第6Α圖說明的。 現在請參考第6Α圖，一氮化物蝕刻光罩光阻pR(可替 換地使用一硬式光罩）被置於結構上方來覆蓋交錯的中間 區33(其最後形成在相鄰鏡面組集之記憶體晶胞間的空 間），使交錯中，34露出n此有效地選擇在匹配鏡面 五、發明説明（22 組集之記憶體晶胞令將連結在一起&六 區33最終將用為隔離和 Α 1 X錯中間 連接。請注意到，只要邊缘… 胞對組之位元線
+ 塊32上㈣隸光罩PR ，/要—减物_程序（濕式或乾式）被 貝知’^1化物_程序、及另—氮化物⑽程序， 來钱刻掉氮化物層26、墊塊氧化物層24、和在露出交錯中 間區内的氮化物層2 2。因為㈣劑為-選定钱刻劑，故多 晶石夕方塊32和FG多晶發層】4不受影響，針對各記憶體晶胞 對組留下-對第：渠溝35、以FG多晶⑦層Μ於其底部露 出。對於各蝕刻程序，下層作用為一蝕刻停止，且PR光罩 防止在交錯中間區33中的任何蝕刻。蝕刻光罩pR然後除 掉。 、 然後沿著面對第二渠溝3 5的多晶矽方塊3 2和3 2 A之表 面來形成氮化物間隔片36。藉由把一薄層之氮化物沉積在 結構之露出表面上、隨後實施如技術中熟知的反應離子蝕 刻（RIE)的一非等方蝕刻程序、直到氮化物層不再覆蓋於第 一 ‘溝3 5中央處的F G多晶石夕層丨4為止，來完成氮化物間隔 片36形成。在程序中，在·氧化矽24上方的一些氮化矽26可 能也被蝕刻，使方塊32和32A突出在氮化物26之平面上 方。所產生結構說明於第6B圖。 來 且 次一步驟係一氧化程序，其把露出多晶矽表面（即第 渠溝35内的多晶矽層14、和多晶矽方塊32和32A)氧化、 如第6C圖說明地在多晶矽層14上方形成一氧化物層38、 在多晶矽方塊32和32A上方形成另一氧化物層40。此氧化 -25 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） Μ 4994 、 Α7 --------- Β7 __ 五、發明説明（23 ) — ^ ~-- 步驟導致氧化物層38以一透鏡形狀來形成，以其侧面邊緣 與FG側面氧化物壁28連結、來形成鄰近多晶石夕層μ而設置 且於其上方的一絕緣層，且於設置在第二渠溝35内的多晶 矽層14之各側面邊緣形成向上突出的尖銳邊緣42。尖銳邊 緣42和由層28/3δ形成的絕緣層之厚度允許電= F(^ler-Nordheim地通過。當未顯示時，可在形成氧化物層 3 8岫來κ施一取捨的多晶矽蝕刻程序。此取捨顧客化的非 等方多晶矽蝕刻程序蝕刻掉多晶矽層14之上表面的一部 份，但在次於多晶矽方塊32的區域中之該上表面中留下一 漸細形狀、其幫助開始形成尖銳邊緣42。 氮化物間隔片36和氮化物層26然後除掉，較佳使用一 濕式蝕刻程序（或其他等方蝕刻程序）。然後如第6D圖說明 地加上WL薄多晶石夕間隔片44。先由沉積一薄層之多晶石夕、 隨後實施去除除了 WL薄多晶矽間隔片44以外的多晶矽之 所有薄層及多晶矽層24的一非等方蝕刻程序（如RIE)，來形 成WL薄多晶矽間隔片44。多晶砍方塊32和WL薄多晶矽間 隔片44之一半形成具有面對對應尖銳邊緣42、但由氧化 物側壁28和氧化物層38形成的一絕緣層來與其絕緣的凹口 之控制閘極（稍後描述）。然後實施如氧化物沉積的一絕緣 沉積步驟，其把一氧化物方塊9〇填入第二渠溝35。較佳用 一 CMP蝕回程序來把沉積在第二渠溝外面的過多氧化物 蝕刻掉，使氧化物方塊90之上部與多晶矽方塊32和32A及 WL多晶矽間隔片44之上部同形。所產生結構說明於第6D 圖0 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公楚） 26 (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） A7 B7 五、發明説明（24 多晶矽光阻蝕刻光罩PR放置於結構上方，只露出各 記憶體晶胞對組之中央多晶矽方塊32A，且多晶矽間隔片 44緊鄰於中央多晶矽方塊32八，如第6e圖說明的。然後， 使用一多晶矽蝕刻程序來去除中央多晶矽方32A及相鄰多 曰曰矽間隔片44，形成向下延伸至絕緣層丨2的一渠溝92。然 後做適當離子植入越過結構之整個表面。在離子具有充.分 忐置來穿透在渠溝92中之第一二氧化矽層12處，它們然後 在基體10中形成一第一區（即一第二端子）5〇。在所有其他 區域中，離子被蝕刻光罩或氮化物、多晶矽或氮化物層吸 收’其中它們不具效應。所產生結構說明於第6E圖。 其次，蝕刻光罩PR被除掉，且一絕緣間隔片94形成在 渠溝92之側壁上。較佳地，絕緣間隔片94係藉由把一層氧 化物沉積在結構上方、且實施一非等方氧化物蝕刻來去除 除間隔片94外的所沉積氧化物層、以及於渠溝92底部的氧 化物層12來露出基體，而形成的一氧化物間隔片。然後實 施一多晶石夕沉積步驟，其把一多晶石夕方塊96填入渠溝92。 多晶矽係透過一在位方法或由傳統植入而被適當摻雜。較 佳用一 CMP蝕回程序來蝕刻掉沉積在渠溝92外面的過度 多晶石夕’使多晶石夕方塊92和96及多晶石夕間隔片44之上部稍 低於氣化物層2 2和氧化物方塊9 0之上表面。所產生结構說 明於第6F圖。 然後實施一氧化步驟來把多晶矽方塊92和96及多晶石夕 間隔片44之上表面氧化，因此形成如第6G圖說明的氧化物 層56。隨後做一氮化物蝕刻來去除氮化物層22之其餘部 27
份、以露出作用為蝕刻佟 ., τ 的夕日日矽層14(多晶矽方塊32
夕卜面）〇接著實施一 ^々 日日夕1虫刻程序、來去除多晶矽層14 於夕晶矽方塊對組32外面的豆 —7八餘#伤。所產生結構顯示於 弟6Η圖。 藉由用熱氧化或用CVD來先形 曰曰石夕方塊3 2、接著把一層氦i化 一非等方氮化物蝕刻，把氮化 石夕方塊32旁邊。然後使用離子 為了完成記憶體晶胞， 成一層氧化物以覆蓋V膠封多 物〉儿積於結構上方、且實施 物側壁間隔片58形成於多晶 ，入（如N+)、以和形成第—區5〇的相同方式在基體中形成 第二區(即第一端子)6〇。隨後使用一氧化物蝕刻來去除氧 化物層56、氧化物方塊叫間隔片％之上部、及間隔片％ 旁的氧化物曾12,以露出基體1〇。接著做一多晶矽蝕刻、 去除多晶矽方塊32和96之上部、及多晶矽間隔片料。然後 使用如鹤、銘、鈦、鎳、㈣翻等傳導金屬來實施一金屬 沉積步驟。結構被淬火，允許熱金屬流動滲入基體1〇之露 出上#、以形成金屬化矽區62，且滲入多晶矽方塊3以96 之露出上部、、以形成金屬化矽區65(其有助於列方向之傳 導）。由一金屬蝕刻程序來去除沉積在其餘結構上的金屬。 •在基體10上的金屬化矽（矽化物）區62因由間隔片58來自行 對齊於第二區60。使用如BPSG 67的舖蓋來覆蓋整個結 構。一光罩步驟被貫施來界定碎化物區62上方的钱刻區。 BPSG 67在遮罩區中被選擇性姓刻下至石夕化物區62，且所 產生渠溝由金屬沉積和平面化蝕回程序而填充有一傳導金 屬63。石夕化物層62幫助傳導體63和第二區60間的傳導。由 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 28 五、發明説明（26 遮罩腦G67上方之金屬來加上一位元線料，來把吃_ 晶胞:上的㈣傳導體63連接在一起。最終的記憶體晶^ 結構說明於第61圖。第—和第二區5嶋形成各晶胞的= 及極（熟知該技術者知«極和純在操作期間可以切 換）。各晶胞之通道區66係基體於轉和沒極50/60間之部 份。多晶石夕方塊32和多晶石夕間隔片44構成控制閑極，且多 曰曰石夕層14構成洋動閘極。控制閘極似有一側面對齊於第 二區6〇之邊緣，且設置於部份之通道區66上方。-凹口68 形成在部份地延伸於浮動閘極14上方（浮動閘極Μ之尖銳 邊緣42延伸到凹口 68中）的控制閘極32/44之角隅中（其中 多晶石夕方塊32附於多晶石夕間隔片，浮動閘極⑷系在部份 之通道區66上方、由控制閘極32/44來部份重疊於一端，且 以其另一端來部份重疊第一區5〇。如第61圖說明的，本發 明之程序形成彼此鏡映的記憶體晶胞對組。鏡映的記憶體 晶胞於净動閘極Η之端點之末端、由氧化物間隔片94和氧 化物層28來彼此絕緣。 此實施例為獨特，在於當仍由一微影步驟來界定浮動 閘極長度時’係浮動閘極.多晶矽其受蝕刻光罩保護、取代 於浮動閘極多晶矽之曝露於光罩開口。WL光罩同時界定字 組線、浮動閘極和源極尺度。浮動閘極長度係由取代一間 隔片#刻程序的一光學微影步驟來指定，且因此更可控制。 第7A_7I圖說明極相似於第6a-6I圖說明的程序之一 換程序’但更包括一自行對齊接觸設計（SAc)。除了絕_ 層22a和26a由取代氮化物的氧化物形成、且絕緣層24a由取 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 29 •袭.......... (請先閲讀背面之注意事項再填窝本頁) 訂— :線- 五、發明説明（27 ) 代氧化物的氮化物形成外，此替換程序用和相對於第2八圖 ^述的相同步驟來開始，如第7A圖說明的。層體^和-係取捨的，但包括在此實施例之描述中。 用施於氧化物層26a之上部上的光阻來實施—机遮罩 操作。一遮罩步驟被施於其中條帶（即遮罩區）在X或列方向 上被界定。在所界定遮罩區（即在列方向上的條帶）中去除 光阻，隨後使用熟知的非等方氧化物、多晶外氮化物姓 刻程序來選擇性去除絕緣層26a、24a、和仏以及在條帶令 經去除光阻下方的多晶石夕層14’直到看到作用為—兹刻停 止的絕緣層12為止。這些蝕刻程序導致針對各對之鏡面記 憶體晶胞的三個第一渠溝30之形成。隨後實施一氧化步 驟，其中多晶石夕層14於第-渠溝30和32八内露出的側面被 氧化來形成FG氧化物側壁28。然後去除其餘光阻。所產生 結構顯示於第7B圖。. 然後實施一多晶矽沉積步驟，其針對各對之鏡面記憶 體晶胞把多晶石夕方塊3 2填入兩外部第一渠溝3 〇、把一多曰 矽方塊A填入中央第一渠溝30。較佳以使用上氧化物層 26a做為一 CMP阻停層的一 CMP蝕回程序、來蝕刻掉沉積在 第一渠溝30和30A外面的過度多晶矽，使多晶矽方塊32和 32A之上部與乳化物層26a大致同形。方塊32和32A如第7C 圖就明的大致為矩形。然後貫施一多晶石夕姓回步驟來姓刻 掉多晶石夕方塊32和32A之上部，如第7D圖說明的。 現在請參考第7E圖，一氧化物餘刻光罩光阻pR(可替 換地使用一硬式光罩）被置於結構上方來覆蓋交錯的中間 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 五、發明説明（28) 區33(其最後形成在相鄰 兄面組集之記憶體晶胞間的空 間），使交錯中間區34露出，且 稭此有效地選擇在匹配鏡面 、、且π之記憶體晶胞中將連杜扁一 、σ在起的方塊對組。交錯中間 區33最終將用為隔離和針 | Τ匕配，己體晶胞對組之位元線 連接。請注意到，只要邊缝#
、&在方塊p2上方則光阻光罩pR 之精禮位置並不重要。_氧化物钱刻程序被實施，隨後實 施-氣化物㈣程序（濕式或乾式）、及另—氧化物兹刻程 序，來㈣掉氧化物層26a、氮化物層％、和在露出交錯 中間區3 4内的氧化物層2 2 a。因為㈣劑為—選定姓刻劑， 故多晶梦方塊32和32A及FG多晶硬層14不受影響，針對夂 記憶體晶胞對組留下-對第二渠溝35、aFG多晶梦層⑽ 其底部露出。對於各關程序，下層作用為—㈣停止， 且PR光罩防止在交錯中間區33中的任何钮刻。所產生結構 顯示於第7E圖。 蝕刻光罩PR然後被除掉。然後沿著構成第二渠溝”之 側壁的多晶矽方塊32和32A之表面來形成氮化物間隔片 36。藉由把一薄層之氮化物沉積在結構之露出表面上、隨 後實施如技術中熟知的反應離子蝕刻（RIE)的一非等方蝕 刻程序、直到氮化物層不再覆蓋於第二渠溝35中央處的FG 多晶矽層14為止，來完成氮化物間隔片36形成。所產生結 構說明於第7F圖。 次一步驟係一氧化程序，其把露出多晶矽表面（即第二 渠溝35内的多晶石夕層14、和多晶石夕方塊32和32A)氧化、來 如第7G圖說明地在多晶石夕層14上方形成一氧化物層38、且 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 31 514994 A7 -----——— B7__ 五、發明説明（29 ) 在夕as碎方塊32和32A上方形成另一氧化物層40。此氧化 步驟導致氧化物層38以一透鏡形狀來形成，以其側面邊緣 與FG側面氧化物壁28連結、來形成鄰近多晶矽層14而設置 且於其上方的一絕緣層，且於設置在第二渠溝35内的多晶 石夕層14之各側面邊緣形成向上突出的尖銳邊緣42。尖銳邊 緣42和由層28/38 .形成的絕緣層之厚度允許電荷 Fowler-Nordheim地通過。當未顯示時，可在形成氧化物層 38前來實施一取捨的多晶矽蝕刻程序。此取捨顧客化的非 等方多晶矽蝕刻程序蝕刻掉多晶矽層14之上表面的一部 份，但在次於多晶矽方塊3 2的區域中之該上表面中留下一 漸細形狀、其幫助開始形成尖銳邊緣42。 氮化物間隔片36然後被除掉，較佳使用一濕式蝕刻程 序（或其他等方蝕刻程序）。然後如第7H圖說明地加上wl 薄多晶矽間隔片44。先由沉積一薄層之多晶矽、隨後實施 去除除了 WL薄多晶矽間隔片44以外的多晶矽之所有薄層 的一非等方蝕刻程序（如RIE)，來形成WL薄多晶矽間隔片 44。多晶矽方塊32和〜[薄多晶矽間隔片料之一半形成具有 面對對應尖銳邊緣42、但由FG氧化物侧壁28和氧化物層38 形成的一絕緣層來與其絕緣的凹口之控制閘極（稍後描 述）。然後實施如氧化物沉積的一絕緣沉積步驟，其把一氧 化物方塊90填入第二渠溝35，且一厚氧化物層以設於結構 上方。所產生結構顯示於第7H圖。 較佳用一 C Μ P蝕回程序來把沉積在第二渠溝3 5 (氧化 物層91)外面的過多氧化物、與氧化物層及大部份氧化 本紙張尺度適用中國國家標A4規格（210X297公釐) ~~-~:----
•、可丨 (請先閲讀背面之注意事項再填寫本頁) 五、發明説明（3〇 ) 物層纖轉，使氧化物方塊90之上部與It話物層24a及氧 化物相同形（第71圖）'然後使用—氧化物細步驟來去 除在多晶梦32上部的氧化物層4〇、且去除氧化物方塊90之 上部。所產生結構說明於第7J圖。 一多晶矽光阻蝕刻光罩？11放置於結構上方，只露出各 記憶體晶胞對組之中央多晶矽方塊32A，且多晶矽間隔片 44緊鄰於中央多晶;^方塊32A，如第7κ圖說日月的。然後， 使用一多晶矽蝕刻程序來去除中央多晶矽方32八及相鄰多 晶矽間隔片44，形成向下延伸至絕緣層12的一渠溝％。然 後做適當離子植入越過結構之整個表面。在離子具有充分 能量來穿透在渠溝92中之第一二氧化矽層12處，它們然後 在基體10中形成一第一區（即一第二端子）5〇。在所有其他 區域中，離子被蝕刻光罩或氧化物層吸收，其中它們不具 效應。所產生結構說明於第7Κ圖。 其次，蝕刻光罩PR被除掉，且一絕緣間隔片94形成在 渠溝92之側壁上。較佳地，絕緣間隔片94係藉由把一薄層 氧化物沉積在結構上方、且實施一非等方氧化物蝕刻來去 除除間隔片94外的所沉積氧化物層、氧化物方塊之一上 部、以及於渠溝92底部的氧化物層12來露出基體，而形成 的一氧化物間隔片。然後實施一多晶矽沉積步驟，其把延 伸越過氧化物方塊90之上部、且越過多晶矽方塊32的一多 晶石夕方塊9 6填入渠溝9 2。多晶石夕係透過一在位方法或由傳 統植入而被適當摻雜。較佳用一 CMP蝕回程序來蝕刻掉沉 積在渠溝92外面的過度多晶矽，使多晶矽方塊96和32之上 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐）
Μ氮化物層24a之上表面同形。所產生結構說明於第几 圖。然後實施一多晶矽蝕回程序來去除多晶矽方塊32和96 之上4及多晶矽間隔片44。氧化物方塊9〇和氧化物間隔 片94被留下來充分延伸於多晶矽方塊32/96之上表面和多 晶矽間隔片44上方，如第7Μ圖說明的。 然後藉由沉積如鎢、鈷、鈦、鎳、鉑或鉬等金屬於結 構上方、來在多晶矽方塊32和96之上部中形成一層金屬化 多晶石夕（聚合物）1〇〇。結構被淬火，允許熱金屬流動渗入多 晶矽方塊32/96之露出上部、以形成有助於列方向之傳導的 聚合物區100。由一金屬蝕刻程序來去除沉積在其餘結構上 的金屬。然後一厚層之氮化物1〇2被沉積於結構上方，如第 7Ν圖σ兒月的。如CMP的一氮化物|虫回程序被實施、以自氧 化物層22a之上部去除氮化物層24a和1〇2，且使氮化物層 1〇2之其餘上表面匹配氧化物層22a之者。所產生結構說明 於第70圖。使用一非等方氧化物蝕刻程序、以自鏡面晶胞 組集之任一側面去除氧化物層22a之其餘露出部份，來露出 作用為蝕刻停止的多晶矽層14(多晶矽方塊32外面）。隨後 貫施一多晶矽蝕刻程序、·來去除多晶矽層14於多晶矽方塊 、、且3 2外面的其餘露出部份。然後使用一取捨的氧化物钱刻 私序、來去除氧化物層12於多晶石夕方塊組3 2外面的其餘露 出部份。所產生結構顯示於第7P圖。 為了元成纪憶體晶胞，藉由用熱氧化或用C VD來先形 成一層氧化物104以覆蓋/膠封多晶矽方塊32、來在多晶矽 方塊32旁邊形成氮化物侧壁間隔片58。然後把一層氮化物 本紙張尺度適用中國國家標準（Q^) A4規格（21〇χ297公釐） -34 - 514994 • A7 —-------—_ B7_____ •五、發明説明（32 ) ''—' — 沉積於結構上方、且實施一非等方氮化物巧，來去除除 ' 了間隔片58外的所有氮化物。—薄氧化物#刻被實施、來 . 去除薄氧化物層104之任何露出部份。所產生結構顯示於第 . 7Q 圖。 然後使用_子植入（如N+)、以和形成第—區5()的相同 方式在基體中形成第.二區60(即第一端子）。然後藉由把一 • 金屬沉積在結構上、在基體1〇於側壁間隔片58旁邊之上部 中形成一層金屬化矽（矽化物）62。結構被淬火、允許熱金 屬流動且滲入基體10之露出上部、來形成矽化物區62。由 一金屬蝕刻程序來去除沉積在其餘結構上的金屬。在基體 上的矽化物區62由間隔片58來自行對齊於第二區6〇。所產 生結構顯示於第7R圖。 使用如BPSG 67的舖蓋來覆蓋整個結構。一光罩步驟 被實施來界定矽化物區62上方的蝕刻區。bpsg 67在遮罩 _ ，區中被選擇性蝕刻來產生理想上於成對記憶體晶胞之相鄰 • 組集間形成的矽化物區62上方中、央/且比它寬的接觸開 口。氮化物層102用來在此|虫刻程序中保護多晶石夕方塊％ 和聚合物層100。接觸開口.然後由金屬沉積和平面化蝕回而 填充有一傳導金屬63，藉此在成對記憶體胞之相鄰組集的 氮化物間隔片58間的整個區域都填充有經沉積金屬、來形 成由氮化物間隔片5 8而自行對齊於石夕化物區62的接觸傳導 體63(即自行對齊的接觸設計、或sAC)。矽化物層62幫助 傳導體63和第二區60間的傳導。由遮罩BPSG 67上方之金 屬來加上一位元線64，來把記憶體晶胞行上的所有傳導體 ϋ張尺度適财Η國家標準（CNS) A4規格（210X297公釐)" ""
tr· (請先閲讀背面之注意事項再填寫本頁) 奉 -線丨 514994 A7 --- —-------________ 五、發明説明（33 ) " B ^ 連接在起。最終的g己憶體晶胞結構說明於第7 §圖。 自订對背接觸設計（SAC)去除在成對記憶體晶胞之相 鄰對組間的最小間距要求上之一重要限制。特別地，當第 π圖說明接觸區（且因此傳導體64)完美地設在矽化物區62 上方之中央日可，貫際上很難沒有相關於矽化物區62的一些 不期望水平位移地形.成接觸開口。若水平位移變得大到足 以防止接觸區63之填入間隔片58間的空㈤，則錯誤連接可 月匕毛生用如第2 L圖說明的實施例使用之者的一非自行對 齊接觸設計、其中在BPSG形成前結構上方沒有氮化物保護 層，若接觸區63位移和形成於聚合物層65和多晶矽方塊32 上方、則電氣短路可能發生。為了防止在非自行對齊接觸 設計中的電氣短路，接觸開口充分遠離氮化物間隔片58而 形成、使得即使在接觸區中有最大可能位移，它們仍將不 延伸到間隔片58或超越。這當然在針對第2L圖顯示的實施 、例之間隔片58間的最小距離上加上一限制，以在成對鏡面 彪之相鄰對組間提供一充分裕度距離。 如在第ts圖之實施例中使用的SAC藉由在BpsG下方 使用一保護材料層（氮化物層1〇2)而消除此限制。用此保護 層，接觸開口在BPSG中形成、即使在形成期間接觸開口有 γ明顯水平位移、仍有充分寬度來確定接觸開口與矽化物 區62有重豐。氮化物層ι〇2允許部份之接觸區於其間沒有 任何短路地开〉成在多晶石夕方塊32或聚合物層ι〇〇上方。寬的 接觸開口確保接觸區63完全填入間隔片58間的極狹窄空 間，且與矽化物區62有良好電氣接觸。因此，接觸區於間 本紙張尺度適用中關家標準（CNS) A4規格（21()χ297公爱)' -- -36 -
•訂— (請先閲讀背面之注意事項再填寫本頁) 寬度可最小化，允許縮小整個晶胞尺度。請注 心，可與在本申請案中說明的任何方法來利用SAC。 之 且 -如第7;圖顯示的，第-和第二區5嶋形成各晶胞的源 〆〜及極（熟知該技術者知道源極和沒極在操作期間可以 :換\各曰晶胞之通道區66係基體於源極和沒極5〇/6〇間 少:彳曰曰石夕方塊32和多晶石夕間隔片44構成控制閘極，1 夕=石夕層14構成浮動閘極。控制閘極則4具有—側面對齊 於第二(160之邊緣’且設置於部份之通道區％上方。一: 了 68形成在部份地延伸於浮動間極14上彳（浮動間極14之 尖銳邊緣42延伸到凹口 68中）的控制間極32/44之角隅中。 事動間極14ίτ、在部份之通道區66上方、由控制閘極Μ/料 來部份重疊於一端，且以其另一端來部份重疊第一區％。 如第7S圖谠明的，本發明之程序形成彼此鏡映的記憶體晶 胞對組。各對之鏡映的記憶體晶胞由氧化物層1〇4和氮化物 間隔片58來與相鄰對組之鏡映記憶體晶胞絕緣。 此實施例為獨特，在於當仍由一微影步驟來界定浮動 閘極長度時，係浮動閘極多晶矽其受蝕刻光罩保護、取代 於浮動閘極多晶矽之曝露於光罩開口。WL光罩同時界定字 組線、浮動閘極和源極尺度。另外，此實施例利用一自行 對齊接觸設計來把傳導體63對齊於適當矽化物區62，其自 行對齊於第二區60。因此，記憶體晶胞中的所有重要組件 (即浮動閘極、第一源極區、字組線（控制閘極）、及接觸傳 導體）都彼此自行對齊。同時，此實施例像所有在此描述的 實施例地更形成一控制閘極，即具有面向浮動閘極的一平 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公釐） 37 把多曰^ °控侧極_提供-平面部份來 夕間隔片44附於其上、來形成控制間極的-連續整 上且方。^控制間極整個相鄰於浮動閘極或部份地於其 此“例更形成具有面向第二區6〇的—平面側壁部 控制間極、且幫助絕緣側壁間隔片58之形_ :瞭解到’發明.不限制上述和在此說明的實施例，而 所附申巧專利範圍之範疇内的任何和所有改變。例 如，雖然前述方法描述使用適當摻雜的多晶石夕
形成記憶體晶胞之傳導材 … A 料料，於該技術者應清楚到任何 材料可被使用。另外，任何適當絕緣物可使用來 代—礼化石夕或氮化石夕。再者，其钱刻特性不同於二氧化 石夕（或任何絕緣物）和不同於多晶石夕（或任何傳導體）的任何 適當材料可被使用來替代氮化石夕。再者，如從申請專利而 清楚的’並非所有方法步驟需以所說明和所申請的順序來 實施，而是以允許本發明之記憶體晶胞之適當形成的任何 順序。例如’第-渠溝3〇和多晶發方塊32可形成、以苴側 壁隨後被㈣掉’都在多晶石夕層Η形成於多晶石夕方塊32旁 邊前來實施。最後’上述.實施例的各種層面可被組合來= 成期望記憶體晶胞結構。 / 514994 五、發明説明（36 ίο···半導體基體 12···第一層絕緣材料 14···第一多晶石夕層、浮動閘極 16…條帶 18…氮化石夕層 19…光阻材料 20···隔離區 20a、20b…隔離材料 22、102…厚氮化矽層 22a ' 24a、26a…絕緣層 24…整塊氧化物層 26…上氮化物層 28、80...FG氧化物側壁 3 0…第一渠溝 32、 32A、54、96···多晶 矽方塊 32…控制線、控制閘極 33、 34···中間區 35…第二渠溝 36…氮化物間隔片 38、40、48、56、72、84、 86、104…氧化物層 42···尖銳邊緣 44 .WL薄多晶矽間隔片 俗··厚絕緣内部側壁間隔片 47，··氧化物區 50…第—區 52···内部間隔片 54···源極線 58···氮化物側壁間隔片 60…第二區 62、65···金屬化矽區 63…傳導體金屬 64···位元線 66…通道區
67-BPSG 68···凹口 70…多晶矽層 76…間隔片 88…内部側壁間隔片 90…氧化物方塊 92…渠溝 94…絕緣間隔片 10 0…聚合物區 f請先閲讀背面之注意事頊再填窝本頁) 袭- -----、一-T— :線丨 39 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）

Claims (1)

  1. 、申請專利範圍 ^ .]之^可&式和可抹除記憶體裝置，該裝置包 (請先閱讀背面之注意事項再填寫本頁) 第傳導型之半導體材料的一基體； 形成在該基體上、彼此大茲 攸此人致十仃且以一第一方向延 伸且在各對之相鄰隔離 匕间’主動區的隔開之隔離 區；及 立轉°们°亥等主動區包括以該第-方向延伸的多個記 憶體晶胞’各個記憶體晶胞包括： 弗一和第二隔開端子，形成在具有一第二傳導型的 基中、於其間含有形成在該基體中的一通道區， 第纟巴緣層，設置在該基體上方、包括該通道區， 一電氣傳導浮動閘極，設置在該第一絕緣層上方、 且延伸越過該通道區之一部份和越過該第二端子之一 部份， 一第二絕緣層，設置在該浮動閘極上方並與其相 鄰、且具有允許電荷Fowler-Nordheim地通過之厚度， 以及 經濟部智慧財產局員工消費合作社印製 笔氣傳導控制閘極，具有一第一部份和一第二部 份’該第一部份具有一大致平面側壁部份、且設置相鄰 於該浮動閘極並與其絕緣，該第二部份大致係連接於該 大致平面側壁部份、且設置於該浮動閘極上方並與其絕 緣的一間隔片。 2。依據申請專利範圍第1項之裝置，其中各該等控制閘極 以大致垂直於該第一方向的一第二方向來延伸跨越相 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 40 鄰隔離區、且與相鄰主動區中的控制閘極電氣地連接。 依據申請專利範圍第1項之裝置，其中針對 間極，該第-部份大致係矩形。 申請專利範圍第丨項之裝置，其―該控制閘極於該 第°卩伤和該第二部份間的連接處形成—凹口。 —種自行對齊方法’用來在—半導體基體中形成浮動間 極記憶體晶胞之一半導體記憶體陣列，各記憶體晶胞具 有一夺動間極、—第—端子、於其間有-通道區的一第 二端子、及一控制閘極，該方法包含下列步驟·· 區 .a)在該基體上形成多個隔開的隔離區，該等隔離 彼此大致平行且以一第一方向延伸、在各對相鄰隔離 =有-主動區，該等主動區各包含在半導體基體上的 第一層之絕緣材料、及在該第一層絕緣材料上的一第 層之傳導材料； b) 跨越該等主_區和隔離區形成多個隔 渠溝’該等第一渠溝彼此大致平行且以大致垂直於該第 -方向的-第二方向來延伸，各個該等第一渠溝在各個 該等主動區中露出該第一層之傳導材料； c) 在相鄰於該第一層傳導材料且設置於其上方的 各個該等主動區中形成—第二層之絕緣材料； d) 把一第二傳導材料填入各個該等第一渠溝、來形 成各具有一大致平面側壁部份的該第二傳導材料之^ 塊，其中對於各個該等主動區，各個該等方塊相鄰於該 第二層之絕緣材料且與該基體絕緣； 費 、申睛專利範圍 .心：)/σ者第—方向緊鄰於各個該等大致平面側壁部 =成一傳導材料之側壁間隔片、且與其錢 料Γ動區、各間隔片設置於·二層絕緣材料和讀 弟一層傳導材料上方； 在該基體中形成多個第—端子，其中在各個該等 區中各個。亥等* —端子相鄰於該等方塊中之— 個；及 g)在該基體中形成多個第二端子，其中在各個該 主動區中各個該等第二端子係與該等第—端子隔開、 在該第一層傳導材料下方。 6. 依據申請專利範圍第5項之方法，其中該第二層絕緣 枓之形成包括把該第—層傳導材料在各主動區中的 面和側面部份氧化。 7. 依據申請專利範圍第5項之方法，其更包含下列步驟： • , h)跨越該等主動區和隔離區形成多個隔開之第二 渠溝’該等第二渠溝彼此大致平行且以—第二方向來延 伸各個該等第一渠溝係形成於選定方塊對組間、且延 伸通過該第一層之傳導材料和該第一層之絕緣材料 露出該第二端子； 1)沿著該等第二渠溝之側壁形成_第三層之絕綠 材料；及 j)把-傳導材料填入各個該等第二渠冑，該傳導材 料ίτ、用該第二層之絕緣材料來與該第一傳導層絕緣。 8·依據申請專利範圍第7項之方法，其㈣第三層絕緣材 Β (CNS)A4 (210 x 297 ) 等 且 材 上 以
    申請專利範圍 料之幵/成包括把該第—層之傳導材料面對該等巨 溝的端點部份氧化。 —^ 材 9 =申請專利範圍第7項之方法，其中該第三層絕緣 ,之形成包括沿著各個該等第二渠溝之側壁來 絕緣材料的一對内部側壁間隔片。 4 1〇.依據申請專利範圍第7項之方法，其令該第三層、， 料之形成包括下列步驟·· 部 ㈣卜層傳導材料面對該等第二渠溝之端點 份乳化；及 沿著各個該等第二渠溝之侧壁來形成一絕緣 的一對内部側壁間隔片。 4 η.依據中請專利範圍第5項之方法，其#各個該等 與其赴連形成的對應間隔片形成於該方塊和該間σ 間的連接處具有-凹口之一控制間極。 μ u.依據巾請專利範圍第5項之方法，其更包含在各 線 傳導材料之該等方塊上形成—層金屬切的步驟。— 13.依據申請專利範圍第5項之方法，其十該等第—渠 形成包含下列步驟： 水/之 於該第—層傳導材料上方形成至少-層材料； 選擇性地姓通該至少第一層材料來形成 渠溝之上部； ¥ ~ 隔 在各個該等第一渠溝之側壁上形成一對側璧間 在各個該等第一渠溝之各對之該等侧壁間隔片 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 >： 297公爱） -43 範圍 申請專利 做钱刻’且蝕通該第一 .渠溝之底部； a之傳鄉、來形成該等第一 ^二等第—渠溝之該等底部具有-比該等第一 “之该寻上部之者小的寬度。 弟 丨4·依據申請專利範圍第5項之方 料之至少一邱於 >山、“ 亥弟一層絕緣材 形成-層絕緣材料而形成。 冑之正個側壁來 1).依據_請專利範圍第5 一既 < 万法其令至少部份之該 一 ^絕緣材料係由在該第一層傳導材料之一上 來形成一層絕緣材料而形成。 、 16.依據申請專利範圍第5項之方法，其中： 訂 ,该等第-渠溝之形成包括在選定對組之該等第一 渠溝間跨越該等主動區和隔離區來形成令間渠溝，該等 中間渠溝係大致彼此平行、且以該第二方向延伸；及 ♦ ”第1溝之填充包括把該第二傳導材料殖入 該等令間渠溝’以在該等中間渠溝中形成該第二傳導材 料之方塊。 ’ 經濟部智慧財產局員工消費合作社印製 17. ，射請專利範圍第_之方法，其更包含在各個該等 第一傳V材料方塊上形成一層金屬化矽的步驟。 18. 依射請專利範圍第16項之方法，其更包含下列步驟： h)跨越該等主動區和隔離區形成多個隔開之第二 渠溝’該等第二渠溝彼此大致平行且以_第二方向來延 伸，该等第二渠溝係藉由去除在該等中間渠溝中的該第 二傳導材料而形成、且把該等中間渠溝延伸通過該第一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 44
    、申請專利範 :之傳導材料和該第-層之絕緣材料、以 千， 露 第二端 » ^ - 經濟邹智慧財產局員工消費合作社印製 )著忒等第二渠溝之 — 材料；及 土 ~权弟二層之絕緣 j)把傳導材料填入各個今笪一一 料係用哕第-恳 V寺.弟一糸溝，該傳導材 19依"：Γ 緣材料來與該第—傳導層絕緣。 .依據=專利範圍第5項之方法，其更包含下列步驟： 材料二各個彻導材料方塊之-側壁來形成絕緣 材枓的一弟二側壁間隔片；及 在緊鄰於該等第-彳目辟 笑笛 弟—側壁間隔片中之-個的各個該 寺弟一端子上形成一層金屬 m 屬化矽，其令各該等金屬化矽 層係自行對齊於該等第二 9Π . ^ j 土間隔片中之該一個。 2〇,依據申請專利範圍第5項 、 方去’其更包含下列步驟： 在各個該等第二傳導好 寻V材枓方塊上形成一層金屬化 矽，其中針對各個該等第一泪 罘木溝、该弟一渠溝之一側面 把該金屬化矽之一邊緣對赢 ΐ Θ於该弟二傳導材料方塊之 一邊緣。 21·依據申請專利範圍第5項之方法，其更包含下列步驟： 於該金屬切層上方形成—第三層絕緣材料， 針對各個該等第一渠溝、今筮 再落弟一渠溝之一側面把該 層絕緣材料之-邊緣對齊於該第二傳導材料方塊 邊緣。 I I I I I I I I . I III I I I ^ « — — — — — III (請先閱讀背面之注意事項再填寫本頁) 其中 第三 之 22.依據申請專利範圍第19項之方法，其更包含下列步 在各該等金屬化石夕層上方形成1傳導材料 驟 且上 本紙張尺度適用中國國家標準（cns)a4規格 45 六 、申請專利範園 2工行對齊於其中的該第二側壁間隔片。 •、據申請專利範圍第】9項之 壁間隔片之报士、6』丄 ，、7谷個邊寻第二側 料方诗 匕 遠第二側壁間隔片和 枓方塊之該側壁間形成—層絕緣材料。 專&材 从依射^利範圍第5項之方法，其更包含下列步驟·· k者各個該等傳導材料方塊之_侧壁 材料的一第二侧壁間隔片，使得對組之該等第二則：門 :片互相相鄰但隔開、其間大致含有該等第—端子二 隔片門… 對該等第二侧壁 =間之各個該等第—端子上形成-層金屬化石夕，使 :曰之金屬化石夕由該對應對組之第二側壁間隔片來 行對齊於該一個第一端子； 在該等主動區上方形成一層舖蓋材料； 形成穿過該舖蓋材料的多個接觸開口，其 個該等接觸開口： 經濟部智慧財產局員工消費合作社印製 彳該接觸開口延伸下至該金屬切層且露出其中 該接觸開口具有由該對應對 侷限的一較低部份，* 之弟-側壁間隔. 開接觸開口具有寬於在該對應對 一 丁、、且之弟二側壁I 隔片間的一間距的一上部；以及 把一傳導材料填入各個該等接觸開口。 25.依據申請專利範圍第5項之方法，其中各個該等第一:
    本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）
    溝和各個該等第二料材料之方塊具有—大致矩形。 種自仃對β方法，用來在_半導體基體中形成浮動間 極兄憶體晶胞之一半導體記憶體陣列，各記憶體晶胞具 有：洋動間極、-第—端子、於其間有—通道區的一第 一端子、及-控制閘極，該方法包含下列步驟·· a) 在基體上形成多個隔開的隔離區，該等隔離區彼 此大致平行且以-第-方向延伸、在各對相鄰隔離區間 有一主動區； b) 跨越該等主動區和隔離區形成多個隔開之第一 渠溝’該等第-渠溝彼此大致平行且以大致垂直於該第 -方向的-第二方向來延伸，在相鄰於該第一渠溝且設 置於一第一層絕緣材料的各個主動區中形成一第一層 之傳導材料； S c) 在相鄰於該第—層傳導材料且設置於其上方的 各個該等主動區中形成一第二層之絕緣材料； d) 把-第二傳導材料填人各個該等第_渠溝填、來 形成各具有一大致平面側壁部份的該第二傳導材料之 方塊，其中對於各個主龍，各個方塊相鄰於該第二層 之絕緣材料且與該基體絕緣； e) 沿著該第二方向緊鄰於各個該等大致平面側壁 部份來形成一傳導材料之側壁間隔片、且與其毗連，其 中對於各主動區、各間隔片設置於該第二層絕緣材神 該第一層傳導材料上方； 0在該基體中形成多個第-端子，其中在各個 I I —II --- 請先閱讀背面之注意事項再填寫本頁) 訂· •線- 經濟部智慧財產局員工消費合作社印製
    514994 A8 B8 C8 D8 六、申請專利範圍 主動區中各個該等第_端子相鄰於該等方塊 個；及 =4基體中形成多個g # Μ 主輕中各個該等第二端子係與該等第—端子隔開:寺 在该第一層傳導材料下方。 汗且 . ，： U --------訂---------線 (請先閱讀背面之注意事項再填寫本頁} 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 48
TW090123061A 2000-09-20 2001-09-19 Self aligned method of forming a semiconductor memory array of floating gate memory cells with control gate spacers, and a memory array made thereby TW514994B (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US23398800P 2000-09-20 2000-09-20
US23431400P 2000-09-20 2000-09-20
US24209600P 2000-10-19 2000-10-19
US09/916,619 US6868015B2 (en) 2000-09-20 2001-07-26 Semiconductor memory array of floating gate memory cells with control gate spacer portions

Publications (1)

Publication Number Publication Date
TW514994B true TW514994B (en) 2002-12-21

Family

ID=27499707

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090123061A TW514994B (en) 2000-09-20 2001-09-19 Self aligned method of forming a semiconductor memory array of floating gate memory cells with control gate spacers, and a memory array made thereby

Country Status (6)

Country Link
US (2) US6868015B2 (zh)
EP (1) EP1191585A2 (zh)
JP (1) JP5140219B2 (zh)
KR (1) KR100821495B1 (zh)
CN (1) CN1186820C (zh)
TW (1) TW514994B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6803624B2 (en) * 2002-07-03 2004-10-12 Micron Technology, Inc. Programmable memory devices supported by semiconductive substrates
KR100435261B1 (ko) * 2002-08-07 2004-06-11 삼성전자주식회사 스플릿 게이트형 플래쉬 메모리소자의 제조방법
US7049188B2 (en) * 2002-11-26 2006-05-23 Advanced Micro Devices, Inc. Lateral doped channel
US6806531B1 (en) * 2003-04-07 2004-10-19 Silicon Storage Technology, Inc. Non-volatile floating gate memory cell with floating gates formed in cavities, and array thereof, and method of formation
US7550800B2 (en) * 2003-06-06 2009-06-23 Chih-Hsin Wang Method and apparatus transporting charges in semiconductor device and semiconductor memory device
US7759719B2 (en) * 2004-07-01 2010-07-20 Chih-Hsin Wang Electrically alterable memory cell
US7613041B2 (en) * 2003-06-06 2009-11-03 Chih-Hsin Wang Methods for operating semiconductor device and semiconductor memory device
US7009244B2 (en) 2003-07-02 2006-03-07 Integrated Memory Technologies, Inc. Scalable flash EEPROM memory cell with notched floating gate and graded source region
KR100539247B1 (ko) * 2004-02-04 2005-12-27 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
JP2005260071A (ja) * 2004-03-12 2005-09-22 Sharp Corp 半導体記憶装置の製造方法
KR100546405B1 (ko) * 2004-03-18 2006-01-26 삼성전자주식회사 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
US20080203464A1 (en) * 2004-07-01 2008-08-28 Chih-Hsin Wang Electrically alterable non-volatile memory and array
US7411244B2 (en) 2005-06-28 2008-08-12 Chih-Hsin Wang Low power electrically alterable nonvolatile memory cells and arrays
KR100634006B1 (ko) * 2005-09-05 2006-10-16 동부일렉트로닉스 주식회사 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법
US8138524B2 (en) * 2006-11-01 2012-03-20 Silicon Storage Technology, Inc. Self-aligned method of forming a semiconductor memory array of floating memory cells with source side erase, and a memory array made thereby
US7641226B2 (en) * 2006-11-01 2010-01-05 Autoliv Development Ab Side airbag module with an internal guide fin
US20080157170A1 (en) * 2006-12-29 2008-07-03 Atmel Corporation Eeprom cell with adjustable barrier in the tunnel window region
US8072023B1 (en) 2007-11-12 2011-12-06 Marvell International Ltd. Isolation for non-volatile memory cell array
US8120088B1 (en) 2007-12-07 2012-02-21 Marvell International Ltd. Non-volatile memory cell and array
US9634019B1 (en) * 2015-10-01 2017-04-25 Silicon Storage Technology, Inc. Non-volatile split gate memory cells with integrated high K metal gate, and method of making same
CN107305892B (zh) * 2016-04-20 2020-10-02 硅存储技术公司 使用两个多晶硅沉积步骤来形成三栅极非易失性闪存单元对的方法
CN107359163B (zh) * 2016-05-05 2020-06-02 中芯国际集成电路制造（天津）有限公司 存储单元的制备方法
US11043492B2 (en) 2016-07-01 2021-06-22 Intel Corporation Self-aligned gate edge trigate and finFET devices
TWI805336B (zh) * 2022-04-25 2023-06-11 華邦電子股份有限公司 半導體結構及其形成方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808328A (en) 1977-02-21 1998-09-15 Zaidan Hojin Handotai Kenkyu Shinkokai High-speed and high-density semiconductor memory
US4757360A (en) 1983-07-06 1988-07-12 Rca Corporation Floating gate memory device with facing asperities on floating and control gates
US4947221A (en) 1985-11-29 1990-08-07 General Electric Company Memory cell for a dense EPROM
IT1191566B (it) 1986-06-27 1988-03-23 Sgs Microelettronica Spa Dispositivo di memoria non labile a semiconduttore del tipo a porta non connessa (floating gate) alterabile elettricamente con area di tunnel ridotta e procedimento di fabbricazione
US4794565A (en) 1986-09-15 1988-12-27 The Regents Of The University Of California Electrically programmable memory device employing source side injection
KR910000139B1 (ko) 1986-10-27 1991-01-21 가부시키가이샤 도시바 불휘발성 반도체기억장치
US5268319A (en) 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
JP2600301B2 (ja) 1988-06-28 1997-04-16 三菱電機株式会社 半導体記憶装置およびその製造方法
JPH0760866B2 (ja) * 1988-10-19 1995-06-28 株式会社東芝 不揮発性半導体記憶装置の製造方法
US5051793A (en) 1989-03-27 1991-09-24 Ict International Cmos Technology, Inc. Coplanar flash EPROM cell and method of making same
JPH0352267A (ja) * 1989-07-20 1991-03-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR940006094B1 (ko) 1989-08-17 1994-07-06 삼성전자 주식회사 불휘발성 반도체 기억장치 및 그 제조방법
US5572054A (en) 1990-01-22 1996-11-05 Silicon Storage Technology, Inc. Method of operating a single transistor non-volatile electrically alterable semiconductor memory device
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
US5021848A (en) 1990-03-13 1991-06-04 Chiu Te Long Electrically-erasable and electrically-programmable memory storage devices with self aligned tunnel dielectric area and the method of fabricating thereof
JP3099887B2 (ja) * 1990-04-12 2000-10-16 株式会社東芝 不揮発性半導体記憶装置
JP2815495B2 (ja) 1991-07-08 1998-10-27 ローム株式会社 半導体記憶装置
US5544103A (en) 1992-03-03 1996-08-06 Xicor, Inc. Compact page-erasable eeprom non-volatile memory
KR950011983B1 (ko) 1992-11-23 1995-10-13 삼성전자주식회사 반도체 장치의 제조방법
US5371028A (en) 1993-08-02 1994-12-06 Chartered Semiconductor Manufacturing Pte Ltd. Method for making single transistor non-volatile electrically alterable semiconductor memory device
JP3060272B2 (ja) * 1993-11-01 2000-07-10 日本電気株式会社 半導体記憶装置の製造方法
JPH08213486A (ja) * 1995-01-31 1996-08-20 Matsushita Electron Corp 半導体記憶装置の製造方法
JP3133667B2 (ja) * 1995-02-23 2001-02-13 三洋電機株式会社 スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ
KR0161399B1 (ko) * 1995-03-13 1998-12-01 김광호 불휘발성 메모리장치 및 그 제조방법
US5780892A (en) 1995-03-21 1998-07-14 Winbond Electronics Corporation Flash E2 PROM cell structure with poly floating and control gates
KR0144906B1 (ko) 1995-03-31 1998-07-01 김광호 불휘발성 메모리 소자 및 그 제조방법
JPH08321564A (ja) * 1995-05-25 1996-12-03 Sanyo Electric Co Ltd 不揮発性半導体記憶装置およびその製造方法
JP2950212B2 (ja) * 1995-08-25 1999-09-20 日本電気株式会社 不揮発性半導体記憶装置およびその製造方法
US5597751A (en) 1995-12-20 1997-01-28 Winbond Electronics Corp. Single-side oxide sealed salicide process for EPROMs
US5814853A (en) 1996-01-22 1998-09-29 Advanced Micro Devices, Inc. Sourceless floating gate memory device and method of storing data
JP3081543B2 (ja) * 1996-03-29 2000-08-28 三洋電機株式会社 スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ
JP3342338B2 (ja) * 1996-07-22 2002-11-05 三洋電機株式会社 不揮発性半導体記憶装置の製造方法
US5780341A (en) 1996-12-06 1998-07-14 Halo Lsi Design & Device Technology, Inc. Low voltage EEPROM/NVRAM transistors and making method
JPH1131801A (ja) * 1996-12-27 1999-02-02 Sanyo Electric Co Ltd トランジスタ、トランジスタアレイ、半導体メモリおよびトランジスタアレイの製造方法
US5841162A (en) * 1997-03-24 1998-11-24 Nec Corporation Non-volatile semiconductor memory with floating gate and control gate and fabrication process therefor
US6252799B1 (en) * 1997-04-11 2001-06-26 Programmable Silicon Solutions Device with embedded flash and EEPROM memories
US5889700A (en) * 1997-05-05 1999-03-30 National Semiconductor Corporation High density EEPROM array using self-aligned control gate and floating gate for both access transistor and memory cell and method of operating same
JP2000022115A (ja) * 1998-04-28 2000-01-21 Sanyo Electric Co Ltd 半導体メモリ及びその製造方法
KR100264816B1 (ko) * 1998-03-26 2000-09-01 윤종용 비휘발성 메모리 장치 및 그 동작 방법
JPH11274329A (ja) * 1998-03-26 1999-10-08 Sanyo Electric Co Ltd 不揮発性半導体記憶装置の製造方法
KR100276651B1 (ko) * 1998-04-21 2001-02-01 윤종용 비휘발성반도체소자제조방법
US6140182A (en) 1999-02-23 2000-10-31 Actrans System Inc. Nonvolatile memory with self-aligned floating gate and fabrication process
US6091104A (en) 1999-03-24 2000-07-18 Chen; Chiou-Feng Flash memory cell with self-aligned gates and fabrication process
US6103573A (en) 1999-06-30 2000-08-15 Sandisk Corporation Processing techniques for making a dual floating gate EEPROM cell array
US6222227B1 (en) 1999-08-09 2001-04-24 Actrans System Inc. Memory cell with self-aligned floating gate and separate select gate, and fabrication process
US6525371B2 (en) 1999-09-22 2003-02-25 International Business Machines Corporation Self-aligned non-volatile random access memory cell and process to make the same
US6329685B1 (en) 1999-09-22 2001-12-11 Silicon Storage Technology, Inc. Self aligned method of forming a semiconductor memory array of floating gate memory cells and a memory array made thereby
US6627946B2 (en) * 2000-09-20 2003-09-30 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with control gates protruding portions
US6563167B2 (en) 2001-01-05 2003-05-13 Silicon Storage Technology, Inc. Semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges
KR100550779B1 (ko) * 2003-12-30 2006-02-08 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
CN1186820C (zh) 2005-01-26
CN1351382A (zh) 2002-05-29
US20020034846A1 (en) 2002-03-21
US7018897B2 (en) 2006-03-28
KR20020022628A (ko) 2002-03-27
US6868015B2 (en) 2005-03-15
KR100821495B1 (ko) 2008-04-11
JP2002151608A (ja) 2002-05-24
JP5140219B2 (ja) 2013-02-06
US20040214395A1 (en) 2004-10-28
EP1191585A2 (en) 2002-03-27

Similar Documents

Publication Publication Date Title
TW514994B (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with control gate spacers, and a memory array made thereby
JP5027365B2 (ja) 低抵抗ソース領域と高ソース結合を持つフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合方法、及びそれにより作られたメモリアレイ
US6563167B2 (en) Semiconductor memory array of floating gate memory cells with floating gates having multiple sharp edges
TW560012B (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with horizontally oriented edges, and a memory array made thereby
JP4065414B2 (ja) 埋設ソースライン及びフローティングゲートを伴うフローティングゲートメモリセルの半導体メモリアレーを形成する自己整列型方法及びそれにより作られたメモリアレー
TW557548B (en) Method of forming a semiconductor array of floating gate memory cells having strap regions and a peripheral logic device region
TW488069B (en) Self-aligned non-volatile random access memory cell and process to make the same
JP2735193B2 (ja) 不揮発性半導体装置及びその製造方法
US5445983A (en) Method of manufacturing EEPROM memory device with a select gate
US6967372B2 (en) Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers
TW201123356A (en) Wiring structures and methods of forming wiring structures
TW201445706A (zh) 具有加強的通道區域有效寬度之非依電性記憶體晶胞及其製造方法
JP5016761B2 (ja) 部分的に突出するコントロールゲートを持つフローティングゲートメモリーセルの半導体メモリーアレーを形成する自己整列方法及びそれによって作られたメモリーアレー
KR20220087504A (ko) 후면 트렌치 지지 구조물들을 포함하는 3차원 메모리 디바이스 및 그를 형성하는 방법
JP3665614B2 (ja) Ｄｒａｍセル装置の製法
JP2006510194A (ja) 半導体メモリおよびその製造方法
US6806529B1 (en) Memory cell with a capacitive structure as a control gate and method of forming the memory cell
US20030189223A1 (en) Method of forming a semiconductor array of floating gate memory cells and strap regions
US7368350B2 (en) Memory cell arrays and methods for producing memory cell arrays
JP2001506408A (ja) メモリセルアレイの製造方法
TW502447B (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with control gates protruding portions, and a memory array made thereby
TW522478B (en) Self aligned method of forming a semiconductor memory array of floating gate memory cells with low resistance source regions and high source coupling, and a memory array made thereby
JP5204159B2 (ja) 半導体記憶装置の製造方法
TWI220570B (en) Scalable split-gate flash cell structure and its contactless flash memory arrays

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent