TW503571B - MOS type solid-state imager and manufacturing method thereof - Google Patents
MOS type solid-state imager and manufacturing method thereof Download PDFInfo
- Publication number
- TW503571B TW503571B TW090113155A TW90113155A TW503571B TW 503571 B TW503571 B TW 503571B TW 090113155 A TW090113155 A TW 090113155A TW 90113155 A TW90113155 A TW 90113155A TW 503571 B TW503571 B TW 503571B
- Authority
- TW
- Taiwan
- Prior art keywords
- type
- region
- imaging device
- mos
- state imaging
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 123
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000002955 isolation Methods 0.000 claims abstract description 53
- 230000035515 penetration Effects 0.000 claims description 133
- 230000002265 prevention Effects 0.000 claims description 110
- 239000012535 impurity Substances 0.000 claims description 95
- 238000003384 imaging method Methods 0.000 claims description 70
- 238000009825 accumulation Methods 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 52
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 238000011049 filling Methods 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 19
- 230000002079 cooperative effect Effects 0.000 claims description 13
- 238000009413 insulation Methods 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 230000001133 acceleration Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims 1
- 238000009434 installation Methods 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 description 28
- 108091006146 Channels Proteins 0.000 description 20
- 238000001514 detection method Methods 0.000 description 13
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000001259 photo etching Methods 0.000 description 5
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 210000004508 polar body Anatomy 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
Landscapes
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Element Separation (AREA)
Description
503571 7718pif.doc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（I ) 發明領域 本發明係關於MOS型固態攝影裝置的元件(dev1Ce)構 造尤以其閘極（Gate)長度[通道(channel)長度]較短，閘氧化 膜較薄的關係，可適用於具有MOS型電晶體有貫通間題 的MOS型固態攝影裝置。 枝術背景 第10圖表示習知的MOS型固態攝影裝置的一像素部 分的電路構成，像素係由將光信號變換爲電信號（電荷）的 光二極體(photo-diode)21，和將光二極體21的電荷轉送至 檢出部[檢出節點(node)]D的讀出閘22，與耐檢出部D的 電荷（電位）重置(reset)的重置閘(reset gate)23，及將檢出部 D的電位放大之放大閘24，以及輸出選擇像素電位的選擇 閘25等所構成。 然後經一定期間，在光二極體21進行光電轉換，並 且在信號累積區域所累積的電位經由讀出閘22，轉送至檢 出部D，由光二極體轉送至檢出部D的電荷，使檢出部D 的電位發生變化，再由放大閘24，將此檢出部D的變化 電位放大後從像素輸出。 對此MOS型固態攝影裝置必須將光二極體21的信號 累積區域所累積的電荷完全轉送至檢出部及使全像素 內的光二極體21的特性保持穩定等目的，需要求盡量減 低半導體基底或井（well)區域的不純物濃度。 但半導體基底（或井區域）的不純物濃度値低時，因 像素容量增大（像素的高密度化）的關係，使MOS電晶 4 t紙張尺度適用中國國家標準（CNS)Ar規格（210 X 297公 (請先閱讀背面之注意事項再填寫本頁) · --線· 503571 7718pif.doc/008 Λ7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（2) 體細微化，其結果，MOS電晶體的閘極長度（通道channel 長度）變短，並且其閘氧化膜變薄時，與閘極控制無關的 會發生電荷從MOS電晶體的源極（Source)流向汲極 (drain)的貫穿現象，發生貫穿時MOS電晶體會有不需 要的信號（電荷）流動，致使固態攝影裝置不能確保正常 操作。 因此，必需防止貫穿，在習知的邏輯（logic)製品， 爲防止此貫穿在半導體基底的內部（從表面充分深入的位 置）設貫穿防止區域，此貫穿防止區域是爲防止MOS電 晶體的源極與汲極間的漏電（leak)，通常半導體基底爲 P型MOS電晶體的源極及汲極爲η型時，貫通防止區域爲 Ρ型，然此貫通防止區域對邏輯製品爲非常有效的貫通防 止方法。 但對MOS型固態攝影裝置，必需在半導體基底的內 部（從表面充分深入的位置）形成光二極體，譬如此光二 極體由Ρ型半導體基底與η型信號累積區域（不純物區域） 所構成時，此信號累積區域必須形成在半導體基底內部（從 表面充分深入的位置），此種場合，想在半導體基底內形 成貫穿防止區域時，構成光二極體的信號累積區域的不純 物（例如是磷（phosphorous))的導電型（譬如是η型） 與構成貫穿防止區域的不純物（例如是硼（boron))的導 電型（譬如是P型）互爲相反，而且如前所述此等信號累 積區域與貫穿防止區域，大致形成在半導體基底內的相同 位置（從表面充分深入的位置）。 5 本紙張叉度適用中國國家標準（CNSM4规格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) -SI n I n n n^OJ· n n n n n 1 · 線· 503571 A7 B7 7718pif.doc/008 五、發明說明（） (請先閱讀背面之注意事項再填寫本頁) 因此MOS型固態攝影裝置，要適用貫穿防止區域時， 通常先形成貫穿防止區域後，再形成信號累積區域於貫穿 防止區域內之關係，當要形成信號累積區域時，必須注入 充分量的不純物（譬如是η型不純物），使貫穿防止區域 的導電型（譬如是Ρ型）反轉。 可是要完全讀出由光電變換在光二極體的信號累積區 域所累積的電荷，則將光二極體的空乏化電位減小之事宜 甚爲重要，如要光二極體的空乏化電位降小，則以低不純 物濃度安定的形成光二極體的信號累積區域是屬有效。 但如上所述，在貫穿防止區域內形成光二極體的信號 累積區域時，要使貫穿防止區域的導電型（譬如是Ρ型） 反轉，需要導進充分量的不純物（譬如是η型不純物）於 半導體基底內，依單純的估計，必需以比貫穿防止區域的 Ρ形不純物濃度較高之不純物濃度的η型不純物灌進半導 體基底內。 經濟部智慧財產局員工消費合作社印制π 此時考慮到Ρ型不純物的影響及η型不純物的影響互 相抵銷的問題，光二極體的信號累積區域不純物濃度，大 槪等於在離子注入時，從注入半導體基底內的η型不純物 量dn減構成貫穿防止區域的Ρ型不純物的不純物濃度dp 的値（dn- dp)。 但經離子注入，注入半導體基底的η型不純物量dn 及構成貫穿防止區域的P型不純物的不純物濃度dp ’均爲 比較大的數値，即從大數値減大數値得小數値時’大數値 的小變動成爲小數字的大變動的關係，MOS型固態攝影裝 6 本紙張尺度適用中國國家標準（CNS)Al规格（210 X 297公釐） 503571 7718pif·d〇c/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（b) 置適用貫穿防止區域時’非常困難使光二極體的信號累積 區域的不純物濃度得到薄且穩定的。 結果，經離子注入，使注入半導體基底內的η型不純 物的不純物濃度之小變動成爲光二極體的信號累積區域的 不純物濃度的大變動，並隨著使光二極體的空乏化電位也 起大變動之關係不能穩定的讀出信號累積區域的電荷。 發明解決的課題 如此對MOS型固態攝影裝置，起因於像素容量的增 大（像素的高密度化），M〇S型電晶體的閘極長較短，及 閘氧化膜的厚度變薄而使貫穿成爲問題所在；另外如已經 以邏輯製品實用化的貫穿防止區域適用於MOS型固態攝 影裝置時，因有光二極體的信號累積區域存在的關係，會 本困難。 原因爲如要確實進行電荷的轉送，必須使光二極體的 信號累積區域的不純物濃度保持薄且穩定，以及光二極體 的空乏化電位保持低且穩定爲佳；但如設有貫穿防止區域 時，需反轉貫穿防止區域的導電型以形成信號累積區域的 關係，無法以低不純物濃度且穩定的來形成信號累積區 域。 即對習知的MOS型固態攝影裝置，其MOS型電晶體 的細微化及有貫穿問題時，爲防止貫穿而設貫穿防止區 域，則會很困難使二極體維持低且穩定的空乏化電位，此 原因致使無法安定的製造具有電荷轉送能力均勻的M〇S 型固態攝影裝置。 7 (請先閱讀背面之注意事項再填寫本頁) • 裝 ·11111111 本紙張尺度適用中國國家標準（CNS)/\丨規格（210x297公釐） 503571 A7 B7 7718pif.doc/008 五、發明說明（y) (請先閱讀背面之注意事項再填寫本頁) 本發明爲解決上述缺點，提出以低不純物濃度且穩定 的形成光二極體的信號累積區域，並將MOS型電晶體細 微化後，仍可防止貫穿的MOS型固態攝影裝置及其製造 方法的提案爲目的。 發明槪述 1.本發明的MOS型固態攝影裝置包括：在第一導電 型之半導體基底內形成的光電變換元件，和在前述半導體 基底的第一元件區域內形成的第二導電型的第一 MOS型 電晶體，以讀出前述光電變換元件所生的電荷，與在前述 半導體基底的第二元件區域內形成的第二導電型之第二 MOS電晶體等，並全面在前述第二元件區域設防止貫穿的 第一導電型之貫穿防止區域。 經濟部智慧財產局員工消費合作社印製 本發明的MOS型固態攝影裝置有絕緣隔離層圍繞前 述第一'及第一兀件區域’則述貫穿防止區域設在前述絕緣 隔離層的直下方；前述的貫穿防止區域設在沿前述第一元 件區域周邊部分的前述絕緣隔離層；確保從前述絕緣隔離 層至前述第一元件區域內的前述貫穿防止區域端邊的幅度 比形成前述貫穿防止區域時所使用的罩幕（mask)材的組 合偏差以上，前述幅度譬如是設定在0.2//m以上；前述 在第二元件區域的前述貫穿防止區域的位置比在前述絕緣 隔離層直下方的前述貫穿防止區域的位置較深之處。 本發明的MOS型固態攝影裝置有複數個像素，各像 素有前述光電變換元件，和前述第一 MOS電晶體及前述 第二MOS電晶體等；前述光電變換元件形成在第一元件 8 本紙張又度適用中國國家標準（CNS)A!規格（210 x 297公f ) M33571 7 718p i f . doc /0 0 8 五、發明說明（〔） 區域內，前述第一 MOS電晶體的源極成爲前述光電變換 元件之第二導電型的信號累積區域。 本發明的MOS型固態攝影裝置，尙有在前述第一 MOS 電晶體之汲極的直下方形成第一導電型的貫穿阻擋層；前 述貫穿防止區域設在前述第一 MOS電晶體的汲極的直下 方，又前述貫穿防止區域覆蓋前述第一 MOS電晶體的汲 極及通道的一部份；前述光電變換元件，由前述半導體基 底和前述信號累積區域所構成，前述信號累積區域的直下 方未設前述貫穿防止區域，而前述貫穿防止區域係鄰接在 前述信號累積區域；前述第二元件區域的前述貫穿防止區 域的深度譬如是設定在〇·2μ m以上0.4μ m以下之處；前 述第一及第二MOS電晶體的閘極長譬如設定在0.4/z m以 下’閘氧化膜的厚度譬如設定在l〇nm以下。 2·本發明的MOS型固態攝影裝置的製造方法，有以 下程序：在第一導電型的半導體基底上形成絕緣隔離層， 並形成由前述絕緣隔離層圍繞的第一及第二元件區域的程 序，和由離子注入法，在前述半導體基底內注入第一導電 型的不純物，以及只少在前述絕緣隔離層的直下方，及前 述第二元件區域內的全面形成防止貫穿的第一導電型的貫 穿防止區域的程序，與在前述第一元件區域內形成光電變 換元件及爲讀出前述光電變換元件所生電荷的第一 M〇S 電晶體’同時在前述第二元件區域內形成第二MOS電晶 體的程序等；前述不純物以可穿過前述絕緣隔離層的加速 能量及劑量，注入前述半導體基底內；前述不純物就便使 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297^i7 (請先閱讀背面之注意事項再填寫本頁) 訂--------線. 經濟部智慧財產局員工消費合作社印製 503571 7718pif.doc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（7 ) 用決定前述第二MOS電晶體的臨界値之通道離子注入時 的同一罩幕注入前述半導體基底內，又前述之不純物以覆 蓋前述第一元件區域上的光阻層（resist)爲罩幕注入前述 半導體基底內，前述光阻層形成在只少從前述絕緣隔離層 向前述第一元件區域內伸入一定幅度位置的內側區域之前 述光電變換元件之第二導電型信號累積區域上，並且前述 不純物也注入第一元件區域內的一部份。 圖式之簡單說明 爲讓本發明之上述發明目的和優點以附圖及實施型態 例，作詳細說明。 第1圖表示關於本發明第一實施型態的M0S型固態 攝影裝置的斷面圖。 第2圖表示關於本發明第二實施型態的m〇s型固態 攝影裝置的斷面圖。 第3圖表示關於本發明第三實施型態的M〇S型固態 攝影裝置的斷面圖。 第4圖表示關於本發明M〇s型固態攝影裝置製造方 法之一程序斷面圖。 第5圖表示關於本發明M〇s型固態攝影裝置製造方 法之一程序斷面圖。 第6圖表示關於本發明m〇S型固態攝影裝置製造方 法之一程序斷面圖。 第7圖表示關於本發明m〇S型固態攝影裝置製造方 法之一程序斷面圖。 (請先閱讀背面之注音？事項再填寫本頁) · --線. 本紙張尺度適用中國國家標準（CNS)A:i規烙（21〇ϋ公餐^ 503571 7718pif.doc/008 hi B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（$ ) 第8圖表示關於本發明MOS型固態攝影裝置製造方 法之一程序斷面圖。 第9圖表示關於本發明MOS型固態攝影裝置製造方 法之一程序斷面圖。 第10圖表示MOS型固態攝影裝置的像素電路圖。 圖式之標記說明= 1 : P型半導體基底 2 : n_型信號積蓄區域 3 : P++型表面護罩（shield)層 4 : η型第一半導體區域 5 : Ρ+型貫穿阻擋層（punch-through stopper) 6 : p+型貫穿防止區域 7 :閘氧化膜 8 :讀出閘電極 9 : P型讀出通道區域 10 :絕緣隔離層 11 : η型第二半導體區域 12 : η型第三半導體區域 13 : Ρ型通道區域 14 :閘電極 15 :緩衝氧化膜 16、17、18、18’ 19 :光阻層（resist) 21 :光二極體 22 :讀出閘 (請先閱讀背面之注音？事項再填寫本頁) -n n n n n n n 一0|>· n n n n ----線 本紙張尺度適用中國國家標準（CNS)A!规恪（210 X 297公f ) 137503571 7718pif.doc/008 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1) 23 :重置閘 24 :放大閘 25 :選擇閘 26 :垂直掃描電路 27 :水平掃描電路 28 :負載閘 較佳實施例之詳細說明 參照附圖詳細說明本發明的MOS型固態攝影裝置及 製造方法如下： 第一實施型態 第一圖表示關於本發明第一實施形態MOS型固態攝 影裝置的元件（device)之構造圖。 P型半導體基底1有低不純物濃度譬如爲lxl015atoms /cm3，半導體基底1成爲光二極體的陽極（anode)，譬如 半導體基底1設定在接地電位，但也可在半導體基底內形 成P型井（well)區域，並以此P型井區域爲光二極體的 陽極，此時P型井區域的不純物濃度譬如設定在 lxl015atoms/cm3 〇 半導體基底1上配置絕緣隔離層10，將各元件間的電 關係分離，在本實施例的絕緣隔離層以區域氧化法LOCOS (Local Oxidation of Silicon)法形成的場（field)氧化膜， 但也可以淺溝渠隔離法STI (Shallow Trench Isolation)法 形成氧化膜。 在兩絕緣隔離層10間的元件區域A，例如第10圖所 本紙張尺度適用中國國家標準（CNS)A:丨規格（2】0 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂- 線- 經濟部智慧財產局員工消費合作社印製 503571
7718pif.doc/〇〇B 五、發明說明（) 示爲形成光二極體21及讀出閘22的區域’又在兩絕緣隔 離層10間的元件區域B ’例如第10圖所示爲形成重置閘 23，放大閘24，選擇閘25等元件（光二極體21及讀出閘 22以外的元件）的區域。 在元件區域A，半導體基底1內部（從表面充分深入 的位置）配置f型信號累積區域2，又以本實施例’ rr型 信號累積區域2並非形成在P+型貫穿防止區域內’而直接 形成在半導體基底1內’ ^型信號累積區域2內配置P++型 表面護罩（shield)層3。 又另於元件區域A ’在半導體基底1的內部（從表面 充分深入的位置）在配置型信號累積區域2的不同部分 配置Ρ+型貫穿阻擋層5 ’ Ρ+型貫穿阻擋層5內配置η型第 一半導體區域4。 在η·型信號累積區域2與η型第一半導體區域4間的 Ρ型讀出通道區域9上，例如經過由Si02構成的閘氧化膜 7佈置讀出閘電極8，該讀出閘電極8，例如是由含有η型 不純物的導電性多晶砍（poly silicon)所構成，又該讀出 閘電極8爲第10圖的讀出閘22的閘電極。 在元件區域B，半導體基底內部（由表面充分深入的 位置）配置防止貫穿的P+型貫穿防止區域6，P+型貫穿防 止區域6，全面配置在元件區域B，在P+型貫穿防止區域 內，配置η型第二半導體區域11及η型第三半導體區域12° η型第二半導體區域11與η型第三半導體區域間的Ρ 型通道區域上，例如經過由SiOj#成的閘氧化膜7配置閘 本紙張尺度適用中國國家標準（CNS)/y規恪（2〗0 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 訂---------線- 503571 經濟部智慧財產局員工消費合作社印製 7 718p i f·doc/Ο Ο 8 一—_B7________i、發明說明（U) 電極14，閘電極14例如由含有η型不純物的導電性多晶 矽所構成，閘電極14例如第10圖爲重置閘23,放大閘24， 選擇閘25等MOS電晶體的閘電極。 上述MOS型固態攝影裝置元件構造的特徵的第一在Ρ+ 型貫穿防止區域6，未形成在η·型信號累積區域2的直下 方，總之本發明將型信號累積區域2，直接形成在半導 體基底1內，因未在P+型貫穿防止區域6內形成的關係， 能以低不純物濃度並且安定的形成ir型信號累積區域2。 具體的說，半導體基底1的不純物濃度（例如硼 (Boron)濃度），如上所述例如設定在lxl〇15at〇ms/cm3， P+型貫穿防止區域6的不純物濃度（例如硼（Boron)濃度） 例如設定在 lxl017atoms/cm3。 即本發明以比P+型貫穿防止區域6的不純物濃度小二 位數的不純物濃度的半導體基底1內形成ir型信號累積區 域2之關係，η型不純物的離子注入時，可將設定劑量調 低的結果，能以低不純物濃度且安定的形成it型信號累積 區域2。 第二點爲Ρ+型貫穿防止區域6，形成在絕緣隔離層1〇 的直下方及元件區域Β的全面，在元件區域A，只在η型 第一半導體區域4的直下方形成Ρ+型貫穿阻擋層5，即η 型第一半導體區域4成爲第10圖所示的檢測部分（檢測 節點（Node) ) D，不需如ir型信號累積區域2，將不純 物濃度設定調低。 因此在η型第一半導體區域4的直下方，形成P+型貫 (請先閱讀背面之注咅？事項再填寫本頁) 裝 訂-· 線. 本紙張尺度適用中國國家標準（CNS)A‘l规格（210 x 297公f ) A7 B7 7l8pif.doc/008 五、發明說明（〇 穿阻擋層5，例如必須防止η型第一半導體區域4與其他 η型半導體區域間所產生的貫穿；並且Ρ+型貫穿防止區域 6，必須確實的形成在絕緣隔離層10的直下方，如此則可 有效的防止夾絕緣隔離層的兩η型半導體區域間的貫穿。 所以，例如Ρ型貫穿防止區域在絕緣隔離層10形成 後，並且形成閘電極8，14以前，用所定的加速能量及劑 量，以離子注入法形成；此時離子注入法的條件，設定在 不純物能貫穿絕緣隔離層10爲條件時，如第1圖所示， 於無絕緣隔離層10的元件區域Β，其不純物可到達深入半 導體基底1內的位置，使Ρ+型貫穿防止區域6形成在從半 導體基底1的表面充分深入的位置。 並且在第1圖，閘氧化膜7的厚度，例如設定在8nm 程度，閘電極14的閘長（通道長）例如設定在〇.4/zm程 度；又P++型表面護罩層3的不純物濃度，例如設定在 lxl018atoms/cm3程度，P+型貫穿阻擋層5及P+型貫穿防止 區域6的不純物濃度，例如共設定在lxl〇17atoms/cm3程度。 如以上的說明，關於本發明的第1實施形態的M0S 型固態攝影裝置，能以低不純物濃度且安定的形成光二極 體的信號累積區域，同時可將M0S電晶體細微化以及可 防止貫穿等。 第二實施形態 關於本實施形態的M0S型固態攝影裝置，是在P型 貫穿防止區域6有其特徵者，關於前述第一實施形態的M〇S 型固態攝影裝置在讀出閘（元件區域A的M0S電晶體） 本紙張尺度適用中國國家標準（CNS)Al規烙（21〇χ 297公釐） (請先閲讀背面之注意事項再填寫本頁) 裝--------訂----1!*線 經濟部智慧財產局員工消費合作社印製 503571 77l8pif·doc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（ο ) 的源極邊形成光二極體，在其汲極邊以檢測部（檢測節點 (node) ) D配置η型第一半導體區域4，然後在此η型 半導體區域的直下方，與Ρ+型貫穿防止區域6分別形成Ρ+ 型貫穿阻擋層5。 但Ρ+型貫穿阻擋層5與貫穿防止區域6有相同防止貫 穿之目的，並且以相同不純物濃度形成，所以不需待言， η型第一半導體區域4的直下方，不用Ρ+型貫穿阻擋層5 而也可形成Ρ+型貫穿防止區域6 ;因此在本實施形態，在 η型第一半導體區域4的直下方形成Ρ+型貫穿防止區域6， 其結果本實施形態不需用Ρ+型貫穿阻擋層5之關係，可得 到製造程序簡單化的效果。 關於本實施形態的MOS型固態攝影裝置說明如下： 第2圖表示關於本實施形態MOS型固態攝影裝置的 元件構造。 Ρ型半導體基底1具有低不純物濃度，例如爲 lxl015atoms/cm3,半導體基底1成爲光二極體的陽極 (anode)，例如半導體基底1設定在接地電位；但也可在 半導體基底1內形成P型井區域，並以此P型井區域成爲 光二極體的陽極，此時P型井區域的不純物濃度，例如設 定在 lxlOi5atoms/cm3。 在半導體基底1上，爲使各元件間之電關係分離而設 置絕緣隔離層10，在本實施例之絕緣隔離層，例如以區域 氧化法LOCOS形成之場氧化膜，但也可以淺溝隔離法STI 形成氧化膜來取代。 ------*---------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂·· 線牆 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 503571 A7 B7 718pi f. doc /0 0 8 五、發明說明（ 在兩絕緣隔離層1〇間之元件區域A成爲，例如第10 圖所示的光二極體21及讀出閘的形成區域，另外在兩絕 緣隔離層10間的元件區域B，例如第1〇圖所示，成爲形 成重置閘23，放大閘24，選擇_ 25等元件（光電二極體 21及讀出閘22以外之元件）的區域。 在元件區域A的半導體基底1的內部（從表面充分深 入的位置）設置IT形信號累積區域2，本實施例，未在P+ 型貫穿防止區域6內形成it型信號累積區域2，而直接形 成在半導體基底1內，並在it型信號累積區域2內，設置 P++型表面護罩層。 另在元件區域A的半導體基底1的內部（從表面充分 深入的位置）與設置it型信號累積區域2不同部分，設置 P+型貫穿防止區域6，並在P+型貫穿防止區域6內，設置 η型第一半導體區域4。 在ir型信號累積區域2與η型第一半導體區域4間的 Ρ型讀出通道區域9上經過例如以Si02所構成的閘氧化膜 7設置讀出閘電極8，該讀出閘電極8，例如以含有η型不 純物的導電性多晶矽膜所構成，又讀出閘電極8爲第1〇 圖的讀出閘22的閘電極。 在元件區域Β的半導體基底的內部（從表面充分深入 的位置）爲防止貫穿而設置Ρ+型貫穿防止區域6，該Ρ+型 貫穿防止區域6，全面設置在元件區域Β，並在Ρ+型貫穿 防止區域6內配置η型第二半導體區域11及η型第三半 導體區域12等。 (請先閱讀背面之注咅？事項再填寫本頁) II訂·！ •線 經濟部智慧財產局員工消費合作社印制代 本紙張尺度適用中國國家標準（CNSW規格（2丨0x 297公釐） 503571 A7 B7 7718pif.doc/008 五、發明說明（α) η型第二半導體區域11與η型第三半導體區域12間 的Ρ型通道區域13上，經過例如以8丨02構成的閘氧化膜 7，設置閘電極14，該閘電極14，例如以含有η型不純物 的導電性多晶矽膜所構成，此閘電極14，例如成爲第1〇 圖的重置閘23，放大閘24，選擇閘25等MOS電晶體的閘 電極。 上述的MOS型固態攝影裝置之元件構造與前述關於 第一實施型態的MOS型固態攝影裝置相同，並未在η_型 信號累積區域2的直下面形成Ρ+型貫穿防止區域6，即本 發明的ir型信號累積區域2直接形成在半導體基底1內， 而未形成在P+型貫穿防止區域6內的關係，能以低不純物 濃度並且安定的形成rr型信號累積區域2,具體的說半導 體基底1的不純物濃度（例如硼濃度）如上所述，例如設 定在lxl015atoms/cm3，至於P+型貫穿防止區域6的不純物 濃度（例如硼濃度）例如設定在lxl017atoms/cm3。 即在本發明，因以比P+型貫穿防止區域6的不純物濃 度小二位數的不純物濃度之半導體基底1內形成rr型信號 累積區域2的關係，在η型不純物的離子注入時的設定劑 量調低的結果，能以低不純物濃度且安定的形成it型信號 累積區域2，並且Ρ型貫穿防止區域6必需確實的形成在 絕緣隔離層10的直下方，如此則可有效的防止夾絕緣隔 離層的兩η型半導體區域間的貫穿。 所以例如Ρ+型貫穿防止區域6，在絕緣隔離層10形成 後，並在閘電極8，14形成以前，以所定的加速能量及劑 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
77l8pif.doc/〇〇8 77l8pif.doc/〇〇8 五 經濟部智慧財產局員工消費合作社印製 發明說明（（l) 量用離子注入法形成，此時離子注入法的條件，設定在不 純物能貫穿絕緣隔離層10爲條件時，如第2圖所示，於 無絕緣隔離層10存在的元件區域，其不純物可到達深入 半導體基底1內的位置，使Ρ+型貫穿防止區域6形成在從 半導體基底1的表面充分深入的位置。 並且在第2圖，閘氧化膜7的厚度，例如設定在8nm 程度’閘電極14的閘長（通道長）例如設定在0.4//m程 度’又P++型表面護罩層3的不純物濃度，例如設定在 lxl018atoms/cm3程度，P+型貫穿阻擋層5及P+型貫穿防止 區域6的不純物濃度，例如共設定在ixi〇17at〇ms/cm3程度。 如以上的說明，關於本發明的第二實施型態的MOS 型固態攝影裝置，能以低不純物濃度且安定的形成光二極 體的信號累積區域，同時可將MOS電晶體細微化以及也 可防止貫穿。 第三實施形態 關於本實施形態的MOS型固態攝影裝置，也是在P+ 型貫穿防止區域6有其特徵者，關於上述第二實施形態的 MOS型固態攝影裝置，在讀出閘（元件區域A的MOS電 晶體）的汲極邊的η型第一半導體區域4的直下方形成P+ 型貫穿防止區域6。 對此，本實施形態在元件區域Α其P型貫穿防止區域 6的形成不單在第一半導體區域4的直下方，並且延伸覆 蓋到讀出閘（MOS電晶體）的讀出閘電極直下方的通道的 一部份，如此在η型第一半導體區域4的直下方及讀出閘 本紙張尺度適用中國國家標準（CNS)A4規格（MO X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂-------！率 503571 7 718p i f ·doc/0 0 8 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（G) 的通道一部份形成P+型貫穿防止區域6的情形，在離子注 入時只要將罩幕圖案（mask pattern)變形，就很容易實現。 關於本實施形態的MOS型固態攝影裝置的元件構造 說明如下： 第3圖表示關於本發明第三實施形態的MOS型固態 攝影裝置之元件構造。 P型半導體基底1具有低不純物濃度，例如爲 lxl015atoms/cm3,半導體基底1爲光二極體的陽極（anode)， 例如半導體基底1設定在接地電位，但也可在半導體基底 1內形成P型井區域，並以此P型井區域爲光二極體的陽 極，此時P型井區域的不純物濃度例如設定在 lxl015atoms/cm3 〇 半導體基底1上爲使各元件間之電關係分離而設置絕 緣隔離層10，在本實施例之絕緣隔離層，例如採用以區域 氧化法 LOCOS (Local Oxidation of Silicon)形成的場氧化 月旲’但也可以淺溝渠隔離法STI (Shallow Trench Isolation) 形成氧化膜取代之。 在兩絕緣隔離層10間之元件區域A成爲例如第10圖 所示的光二極體21及讀出閘22的形成區域，另外在兩絕 緣隔離層10間的元件區域B成爲例如在第10圖所示的重 置閘23，放大閘24及選擇閘25等（光二極體21及讀出 閘22以外之元件）元件的形成區域。 在元件區域A的半導體基底1的內部（從表面充分深 入的位置）配置ir型信號累積區域2，在本實施例，未在 20 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） (請先閱讀背面之注音？事項再填寫本頁) 裝 線- 503571 A7 7718pif.doc/008 五、發明說明（ΐδ) Ρ+型貫穿防止區域6內形成IT型信號累積區域2，而直接 形成在半導體基底1內’並且型信號累積區域2內，配 置P++型表面護罩層3。 (請先閱讀背面之注音？事項再填寫本頁) 另在元件區域A的半導體基底1的內部（從表面充分 深入的位置），與配置rT型信號累積區域2不同的部分（含 讀出閘的讀出通道區域9的一部份）配置p+型貫穿防止區 域6 ; P+型貫穿防止區域6內，配置n型第一半導體區域 4 〇 在η·型信號累積區域2與η型第一半導體區域4之間 的Ρ型讀出通道區域9上，例如經過由Si02所構成的閘氧 化膜7，配置讀出閘電極8 ’讀出閘電極8，例如由含有n 型不純物的導電性多晶體矽膜所構成，此讀出閘電極8爲 第10圖之讀出閘22的閘電極。 在元件區域Β的半導體基底1的內部（從表面充分深 入的位置）爲防止貫穿而配置Ρ+型貫穿防止區域6，該Ρ+ 型貫穿防止區域6全面設置在元件區域Β，並在Ρ+型貫穿 防止區域6內配置η型第二半導體區域11及η型第三半 導體區域12等。 經濟部智慧財產局員工消費合作社印製 η型第二半導體區域11與η型第三半導體區域12間 的Ρ型通道區域13上，例如經過由8丨02構成的閘氧化膜 7，配置閘電極Η，該閘電極14，例如，由含有η型不純 物的導電性多晶矽膜所構成，同時閘電極14成爲例如第10 圖的重置閘23，放大閘24及選擇閘25等MOS電晶體之 閘電極。 21 本紙張尺度中國國家標準（CNS)A4規格（210 X 297公f ) 州571 A7 B7 經濟部智慧財產局員工消費合作社印製 77l8pif.doc/OOi 五、發明說明（θ) 上述的MOS型固態攝影裝置的元件構造，與前述關 於第一及第二實施形態的MOS型固態攝影裝置同樣，並 未在it型信號積蓄區域2的直下方形成P+型貫穿防止區域 6 ’即本發明的η·型信號累積區域2，直接形成在半導體基 底1內，而未形成在Ρ+型貫穿防止區域6內的關係，能以 低不純物濃度且安定的形成η·型信號累積區域2,具體說， 半導體基底1的不純物濃度（例如硼濃度），如上所述例 如設定在lxl015atoms/cm3，至於Ρ+型貫穿防止區域6的不 純物濃度（例如硼濃度）例如設定在lxl〇i7at〇ms/Cm3。 即本發明，因以比P+型貫穿防止區域6的不純物濃度 小二位數的不純物濃度之半導體基底1內，形成it型信號 累積區域2的關係，在n型不純物的離子注入時的設定劑 量調低的結果，能以低不純物濃度且安定的形成！Τ型信號 累積區域2，並且Ρ+型貫穿防止區域6，必需確實的形成 在絕緣隔離層10的直下方，如此則可有效的防止夾絕緣 隔離層的兩η型半導體區域間的貫穿。 因此，例如Ρ+型貫穿防止區域6在絕緣隔離層形成後 並在閘電極8，14形成前，以所定的加速能量及劑量，用 離子注入法形成，此時離子注入法的條件，設定在不純物 濃度能貫穿絕緣隔離層10爲條件時，如第3圖所示，於 無絕緣隔離層10存在的元件區域，其不純物濃度可到達 涂入半導體基底1內的位置，使Ρ+型貫穿防止區域6，形 成在從半導體基底1的表面充分深入的位置。 並且在第3圖，閘氧化膜7的厚度，例如設定在8nm 22 本紙張尺度適用中國國家標準（CNS)AI規格（21〇 X 297公釐） 言_ (請先閱讀背面之注音？事項再填寫本頁)
503571 7718pif.doc/008 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（w ) 程度，閘電極14的閘長（通道長）例如設定在0.4//m程 度，又P++型表面護罩層3的不純物濃度，例如設定在 lxl018atoms /cm3程度，P+型貫穿阻擋層5及P+型貫穿防止 區域6的不純物濃度，例如共設定在lxi〇17at〇ms/cm3程度。 如以上的說明，關於本發明的第三實施形態之MOS 型固態攝影裝置，能以低不純物濃度且安定的形成光二極 體的信號累積區域，同時可將MOS電晶體細微化以及也 可防止貫穿。 製造方法的說明 以下說明本發明的MOS型固態攝影裝置的製造方法， 以下的說明可適用於上述關於第一至第三實施形態的MOS 型固態攝影裝置的全製造方法，至於對各實施形態獨自的 程序則逢機說明之。 先如第4圖所示，以區域氧化法LOCOS在P型半導 體基底1上形成絕緣隔離層10，以後用熱氧化在由絕緣隔 離層10所圍繞的元件區域A，B上形成緩衝（buffer)氧 化膜15。 其次如第5圖所示，對元件區域A，進行爲決定M0S 電晶體的臨界値之所謂通道離子注入，以形成P型讀出通 道區域9，同樣對元件區域B進行爲決定M0S電晶體的臨 界値之所謂通道離子注入，以形成P型讀出通道區域13。 在本例，以兩次離子注入程序形成兩通道區域9, 13， 此時需要兩次的光蝕刻程序PEP ( Photo Engraving Process)，但元件區域A，B所形成的MOS電晶體的臨界 23 本紙張尺度適用中國國家標準（CNS)A丨规格（2Κ)χ 297公釐） (請先閱讀背面之注意事項再填寫本頁)
----I---訂---------線 _· 503571 A7 B7 經濟部智慧財產局員工消費合作社印製 7 7 1 8p i f . doc /0 0 8 發明說明（Μ ) 値設定爲同一値時，可以一次離子注入程序形成兩通道區 域9 ’ 13，此時爲形成兩通道區域9，13的光蝕刻程序， 一次就可以。 此後，形成光阻層16，由光蝕刻程序使在元件區域a 上爲罩幕的光阻圖案（resist pattern)(光阻層16)保存， 再者此時使光阻層16全面覆設在元件區域A時，就成爲 關於上述第一實施形態的元件製造方法，如在元件區域A 的一部份配置光阻層時，則成爲上述關於第二及第三實施 形態的元件製造方法。 然後依離子注入法，以光阻層16爲罩幕進行P型不 純物（例如爲硼）的離子注入，則在半導體基底1的內部， 形成P+型貫穿防止區域6;此時離子注入法設定的加速能 量’要使P+型貫穿防止區域6，形成在例如從半導體基底 表面0.2〜0·4 μ m深的位置，但此條件當然要同時使絕緣隔 離層10的直下方也形成P型貫穿防止區域6 ;又離子注入 時的設定劑量要使P+型貫穿防止區域6的不純物濃度，例 如爲lxl017atoms /cm3的程度，在本例，形成P+型貫穿防 止區域6之離子注入，以一次爲前提，但也可以二次離子 注入來形成P+型貫穿防止區域6。 現在說明能對應實際產品的微妙條件。 即當形成P+型貫穿防止區域6時，實際上設定的光阻 層16的尺寸較元件區域A的的尺寸爲小，其理由爲如P+ 型貫穿防止區域6，在元件區域A的周邊略爲進入元件區 域A內時可防止光二極體的空乏層到達絕緣隔離層10所 24 ---------i-----裝 i I (請先閱讀背面之注音3事項再填寫本頁) Ϊ線· 本紙張尺度適用中國國家標準（CNS)A!规格（210 X 297公f ) 503571 A7 B7 7718pif.doc/008 五、發明說明π^) (請先閱讀背面之注意事項再填寫本頁) 形成的損壞（damage)，又Ρ+型貫穿防止區域6，進入元 件區域A的幅度X，考慮罩幕（光阻層16)的組合偏差時， 設定大於組合偏差爲佳，例如其幅度X設定在0.2//m程 度或以上値，此後除去元件區域B上的緩衝氧化膜15，再 由熱氧化法在元件區域B上形成10nm以下厚度，例如8nm 程度的閘氧化膜7 ;再來除去元件區域A上的光阻層16， 更再除去元件區域A上的緩衝氧化膜15，其次如第6圖 所示，以熱氧化法在元件區域A上形成10nm以下厚度， 例如爲8nm程度的閘氧化膜7。 經濟部智慧財產局員工消費合作社印製 在本例元件區域A的閘氧化膜7與元件區域B的閘氧 化膜7,以不同的程序來形成，當然也可由同一程序形成； 此時除去第5圖的光阻層16後，同時除去元件區域A，B 上的緩衝氧化膜15，並且同時在元件區域A，B上形成閘 氧化膜7 ;其後經由含不純物的導電性多晶矽膜的形成， 光阻層的形成，光蝕刻程序PEP，反應離子蝕刻RIE( Reaction Ion Etching)等程序，在元件區域A的閘氧化膜7上形成 讀出閘電極8，在元件區域B的閘氧化膜7上形成閘電極 14，又經由氧化膜（或氮化膜）的形成，經由離子蝕刻rie 等之程序，再閘電極8，14的側壁形成所謂的側壁空隙壁 (side-wall spacer) 〇 其後上述關於第一實施形態的元件之製造方法，如第 6圖所示，由光阻層的塗布及光蝕刻程序PEP，在元件區 域A上的一部份形成有開口之光阻圖案（光阻層17)， 然後由離子注入法以光阻層17爲罩幕在半導體基底1內 25 本紙張尺度適用中國國家標準（CNS)A.I規格（210 X 297公釐） 503571 A7 B7 7 718p i f. doc /0 0 8 五、發明說明（>)) 丨 I 丨 I 1 I I J— I 1 I · · I I (請先閱讀背面之注咅？事項再填寫本頁) 注入P型不純物（例如爲硼）形成P+型貫穿阻擋層5以後 除去光阻層17，關於上述第二及第三實施形態的元件之製 造方法，當然不需要P+型貫穿阻擋層5。 其次如第7圖所示，由塗布光阻層及光蝕刻程序 (PEP)，在元件區域A上形成光二極體的區域形成有開 口的光阻圖案（光阻層18)，然後由離子注入法以光阻層 18及側壁（side wall)爲罩幕在半導體基底1內，注入P 型不純物（例如爲BF2)形成P++型表面護罩層3，以後除 去光阻層18。 下面如第8圖所示，除去存在於閘電極8，14側壁之 側壁再由塗布光阻層及光蝕刻程序（PEP)，在元件區域 A上形成光二極體的區域，形成有開口之光阻圖案（光阻 層18’），其後用離子注入法以光阻層18’爲罩幕在半導 體基底1內’注入η型不純物（例如爲磷）形成η-型信號 累積區域2，其後除去光阻層18,。 ··線· 經濟部智慧財產局員工消費合作社印製 最後如第9圖所示，由塗布光阻層及光蝕刻程序 (PEP)，在元件區域A上的一部份及元件區域B上，形 成有開口的光阻圖案（光阻層19);其後由離子注入法以 光阻層19及閘電極9，14爲罩幕在半導體基底1內，注 入η型不純物（例如爲磷），形成η型第一至第三半導體 區域4，11，12然後除去光阻層19。 以後尙要進行配線程序與保護（pass:vat〇in)程序等， 在此省略之。 由以上說明完成關於本發明的MOS型固態攝影裝置。 本紙張尺度適用中國國家標準（CNS)A!規格（210x 297公釐） 503571 A7 B7 f7l8pif.doc/008 i、發明說明（>p) 其他事項 上述關於第一實施形態的MOS型固態攝影裝置也可 省略P+型貫穿阻擋層，此時可省略形成p+型貫穿阻擋層5 的程序（參照製造方法之說明），對減低製造成本有所貢 獻；另外不依關於第二及第三實施形態MOS型固態攝影 裝置，使P型貫穿防止區域6延伸入元件區域A內一定幅 度X時（參照第5圖），對元件區域A的MOS電晶體也 可得充分的貫穿防止效果。 上述關於第一至第三實施形態的MOS型固態攝影裝 置，也可同樣使用爲決定MOS電晶體的臨界値之離子注 入時的罩幕，進行P型不純物的離子注入，以形成P型貫 穿防止區域6，此種變形例，適用於對元件區域A內的讀 出閘（MOS電晶體）的通道部分，不進行通道離子注入的 場合。 上述關於第一至第三實施形態之MOS型固態攝影裝 置係以在P型半導體基底內形成η通道MOS電晶體爲例， 例如本發明也可能適用於在η型半導體基底內形成Ρ通道 MOS電晶體的場合。 發明的效果 如以上說明，依照本發明的MOS型固態攝影裝置及 其製造方法，在光二極體的信號累積區域之直下方並未形 成Ρ+型貫穿防止區域；另外Ρ+型貫穿防止區域伸入以源極 爲光二極體信號累積區域，與其讀出閘（MOS電晶體）所 形成元件區域，只少一定幅度，並且全面形成在該元件區 27 本紙張尺度適用中國國家標準（CNS)Al規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -ϋ 1_1 ϋ ϋ I §m§^eJ n n —i 1 ϋ n n 8 經濟部智慧財產局員工消費合作社印製 503571 A7 B7 經濟部智慧財產局員工消費合作社印製 7718pif.doc/008 五、發明說明（f) 域以外的元件區域。 因此當MOS電晶體的閘長較短，其閘氧化膜厚度較 薄時，也可能防止MOS電晶體及元件間（夾絕緣隔離層 的兩元件間）的貫穿，又不需反轉P+型貫穿防止區域的導 電型，以形成光二極體的信號累積區域，並可使單一像素 所形成的光二極體之空乏化電位低且安定。 28 本紙張尺度適用中國國家標準（CNS)A!规格（210x297公釐） (請先閱讀背面之注音？事項再填寫本頁)
Claims (1)
- 503571 經濟部智慧財產局員工消費合作社印制衣 B8 7?18pif ^ doc/ 008 六、申請專利範圍 1· 一種MOS型固態攝影裝置包括： 一光電變換元件，形成在一第一導電半導體基底內； —第二導電型的一第一 M0S電晶體（transistor)，形 成在該半導體基底的一第一元件區域內，其目的爲讀出前 述光電變換元件所生成的電荷； 一第二導電型的一第二M0S電晶體，形成在該半導 體基底的一第二元件區域內； 一貫穿（punch-through)防止區域，爲防止貫穿，全 面設在該第二元件區域內。 2. 如申請專利範圍第1項所述的M0S型固態攝影裝 置，其中圍繞該第一及第二元件區域設有一絕緣隔離層， 該絕緣隔離層的直下方也設有前述貫穿防止區域。 3. 如申請專利範圍第2項所述的M0S型固態攝影裝 置，其中在該第一元件區域的周邊部沿該絕緣隔離層設該 貫穿防止區域。 4. 如申請專利範圍第3項所述的M0S型固態攝影裝 置，其中從該絕緣隔離層至該第一元件區域內的該貫穿防 止區域端的幅度，確保此形成該貫穿防止區域時所使用的 罩幕（mask)材的組合偏差以上。 5. 如申請專利範圍第4項所述的M0S型固態攝影裝 置9其中該幅度爲〇.2//m以上。 6·如申請專利範圍第2項所述的M0S型固態攝影裝 置，其中該第二元件區域的該貫穿防止區域的位置比該絕 緣隔離層直下方的該貫穿防止區域位置較深。 29 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ·# 訂· --線- 503571 經濟部智慧財產局員工消費合作社印製 A8 B8 7718pif.doc/008 六、申請專利範圍 7. 如申請專利範圍第1項所述的M〇S型固態攝影裝 置，其中該MOS型固態攝影裝置有複數個像素，各像素 有該光電變換元件，該第一 MOS電晶體及前述第二MOS 電晶體。 8. 如申請專利範圍第1項所述的MOS型固態攝影裝 置，其中該光電變換元件形成在該第一元件區域內，該第 一 MOS電晶體的源極（source)爲該光電變換元件的第二 導電型信號累積區域。 9. 如申請專利範圍第8項所述的M0S型固態攝影裝 置，其中具備在該第一 M0S電晶體的汲極（drain)的直 下方形成第一導電型貫穿阻擋層。 10. 如申請專利範圍第8項所述的M0S型固態攝影裝 置，其中該貫穿防止區域設在前述第一 M0S電晶體的汲 極直下方。 11. 如申請專利範圍第8項所述的M0S型固態攝影裝 置，其中該貫穿防止區域覆蓋該第一 M0S電晶體的汲極 及通道（channel)的一部份。 12. 如申請專利範圍第8項所述的M0S型固態攝影裝 置，其中該光電變換元件係由該半導體基底及該信號累積 區域所構成，又該信號累積區域的直下方設有貫穿防止區 域。 13. 如申請專利範圍第12項所述的M0S型固態攝影 裝置，其中該貫穿防止區域，鄰接在該信號累積區域者。 14. 如申請專利範圍第1項所述的M0S型固態攝影裝 30 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) •裝· -=α 線- 503571 A8 B8 7718pif.doc/008 C8 __D8 六、申請專利範圍 置’其中在該第二元件區域的該貫穿防止區域的深度設定 在0.2/zm以上0.4/zm以下者。 -------w I I «Μ--I · I I (請先閱讀背面之注意事項再填寫本頁) 15. 如申請專利範圍第1項所述的m〇s型固態攝影裝 置，其中該第一及第二M0S電晶體的閘極（gate)長設定 在0.4/zm以下’閘氧化膜厚度設定在1〇11111以下者。 16. —種MOS型固態攝影裝置的製造方法，包括： 在第一導電型的半導體基底上形成絕緣隔離層，圍繞 在該絕緣隔離層間形成第一及第二元件區域的程序； 由離子（ion)注入法在該半導體基底內注入第一導電 型的不純物’只少在該絕緣隔離層的直下方及該第二元件 區域的全面形成第一導電型的貫穿防止區域以防止貫穿的 程序； 在該第一元件區域內形成光電變換元件及爲讀出該光 電變換元件生成電荷的第一 M0S電晶體，同時在該第二 元件區域內形成第二M0S電晶體的程序等。 -·線· 17. 如申請專利範圍第16項所述的m〇S型固態攝影 造方法，其中該不純物以能貫通前述絕緣隔離層 的加速能量（energy)及劑量（d〇se)注入該半導體基底 經濟部智慧財產局員工消費合作社印製 內。 18·如申請專利範圍第16項所述的M0S型固態攝影 裝置的製造方法，其中使用決定該第二M0S電晶體的臨 界値之通道離子（channel ion)注入時的罩幕，將不純物 注入該半導體基底內。 19.如申請專利範圍第16項所述的m〇S型固態攝影 本紙張尺度_㈣ 503571 A8 B8 7718pif.doc/008 六、申請專利範圍 裝置的製造方法，其中以覆蓋該第一元件區域上的一部份 之光阻層（resist)爲罩幕，將不純物注入該半導體基底內。 20. 如申請專利範圍第19項所述的MOS型固態攝影 裝置的製造方法，其中在只少從該絕緣隔離層向該第一元 件區域伸入一定幅度位置的內側區域之該光電變換元件的 第二導電型之信號累積區域上形成該光阻層。 21. 如申請專利範圍第19項所述的MOS型固態攝影 裝置的製造方法，其中該不純物也注入該第一元件區域內 的一部份。 (請先閱讀背面之注意事項再填寫本頁) 訂： 線- 經濟部智慧財產局員工消費合作社印製 32 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000195175A JP3688980B2 (ja) | 2000-06-28 | 2000-06-28 | Ｍｏｓ型固体撮像装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW503571B true TW503571B (en) | 2002-09-21 |
Family
ID=18693877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW090113155A TW503571B (en) | 2000-06-28 | 2001-05-31 | MOS type solid-state imager and manufacturing method thereof |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6661045B2 (zh) |
| EP (1) | EP1178534B1 (zh) |
| JP (1) | JP3688980B2 (zh) |
| KR (1) | KR100535285B1 (zh) |
| CN (1) | CN100546037C (zh) |
| DE (1) | DE60138250D1 (zh) |
| TW (1) | TW503571B (zh) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464948B1 (ko) * | 2000-12-30 | 2005-01-05 | 매그나칩 반도체 유한회사 | 이미지센서의 제조 방법 |
| JP4109858B2 (ja) * | 2001-11-13 | 2008-07-02 | 株式会社東芝 | 固体撮像装置 |
| KR100494030B1 (ko) * | 2002-01-10 | 2005-06-10 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
| JP2003318377A (ja) * | 2002-04-24 | 2003-11-07 | Fuji Photo Film Co Ltd | 固体撮像素子の製造方法及び固定方法 |
| JP4412903B2 (ja) * | 2002-06-24 | 2010-02-10 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP5241759B2 (ja) * | 2002-06-27 | 2013-07-17 | キヤノン株式会社 | 固体撮像装置 |
| JP3840203B2 (ja) | 2002-06-27 | 2006-11-01 | キヤノン株式会社 | 固体撮像装置及び固体撮像装置を用いたカメラシステム |
| KR100883021B1 (ko) * | 2002-07-19 | 2009-02-12 | 매그나칩 반도체 유한회사 | 암신호 감소를 위한 이미지센서 제조 방법 |
| US6730899B1 (en) * | 2003-01-10 | 2004-05-04 | Eastman Kodak Company | Reduced dark current for CMOS image sensors |
| JP3621400B2 (ja) * | 2003-03-03 | 2005-02-16 | 松下電器産業株式会社 | 固体撮像装置およびその製造方法 |
| JP3901114B2 (ja) | 2003-03-10 | 2007-04-04 | セイコーエプソン株式会社 | 固体撮像装置およびその製造方法 |
| JP2004273781A (ja) * | 2003-03-10 | 2004-09-30 | Seiko Epson Corp | 固体撮像装置 |
| US6949445B2 (en) * | 2003-03-12 | 2005-09-27 | Micron Technology, Inc. | Method of forming angled implant for trench isolation |
| KR100477790B1 (ko) * | 2003-03-13 | 2005-03-22 | 매그나칩 반도체 유한회사 | 씨모스 이미지센서의 제조방법 |
| US6900484B2 (en) * | 2003-07-30 | 2005-05-31 | Micron Technology, Inc. | Angled pinned photodiode for high quantum efficiency |
| EP1513199A3 (en) * | 2003-09-03 | 2006-09-27 | Matsushita Electric Industrial Co., Ltd. | Solid-state imaging device and camera |
| CN101369594B (zh) * | 2003-12-12 | 2012-06-27 | 佳能株式会社 | 光电变换装置及其制造方法和摄像系统 |
| JP4539176B2 (ja) * | 2004-05-31 | 2010-09-08 | ソニー株式会社 | 固体撮像素子及びその製造方法 |
| US7385238B2 (en) * | 2004-08-16 | 2008-06-10 | Micron Technology, Inc. | Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors |
| KR100606906B1 (ko) * | 2004-12-29 | 2006-08-01 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 포토다이오드 및 그 제조방법 |
| JP4340240B2 (ja) * | 2005-01-17 | 2009-10-07 | パナソニック株式会社 | 固体撮像装置 |
| JPWO2006093096A1 (ja) * | 2005-02-28 | 2008-08-07 | 松下電器産業株式会社 | 固体撮像装置、及びその駆動方法 |
| EP1858082A4 (en) * | 2005-03-11 | 2011-01-19 | Fujitsu Semiconductor Ltd | IMAGE SENSOR WHERE A PHOTODIODE REGION IS EMBEDDED AND MANUFACTURING METHOD THEREFOR |
| KR100698090B1 (ko) * | 2005-06-07 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US7800146B2 (en) * | 2005-08-26 | 2010-09-21 | Aptina Imaging Corporation | Implanted isolation region for imager pixels |
| KR100752646B1 (ko) * | 2005-10-01 | 2007-08-29 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
| KR100752185B1 (ko) * | 2005-10-13 | 2007-08-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| JP2007311746A (ja) * | 2006-04-17 | 2007-11-29 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその製造方法 |
| JP2008300741A (ja) * | 2007-06-01 | 2008-12-11 | Iwate Toshiba Electronics Co Ltd | 固体撮像装置の製造方法 |
| KR20090050252A (ko) * | 2007-11-15 | 2009-05-20 | 삼성전자주식회사 | 이미지 센서 |
| JP2010056402A (ja) * | 2008-08-29 | 2010-03-11 | Panasonic Corp | 固体撮像素子 |
| JP5240146B2 (ja) * | 2009-09-24 | 2013-07-17 | ソニー株式会社 | 固体撮像素子 |
| JP5616170B2 (ja) * | 2010-09-06 | 2014-10-29 | 浜松ホトニクス株式会社 | 距離センサ及び距離画像センサ |
| JP5458135B2 (ja) * | 2012-03-28 | 2014-04-02 | シャープ株式会社 | 固体撮像素子の製造方法 |
| JP2012185174A (ja) * | 2012-05-29 | 2012-09-27 | Hamamatsu Photonics Kk | 距離センサ及び距離画像センサ |
| JP6595750B2 (ja) * | 2014-03-14 | 2019-10-23 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP6347677B2 (ja) * | 2014-06-24 | 2018-06-27 | キヤノン株式会社 | 固体撮像装置 |
| JP6541361B2 (ja) * | 2015-02-05 | 2019-07-10 | キヤノン株式会社 | 固体撮像装置 |
| JP7126826B2 (ja) * | 2015-10-27 | 2022-08-29 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4198646A (en) * | 1978-10-13 | 1980-04-15 | Hughes Aircraft Company | Monolithic imager for near-IR |
| JPS589361A (ja) * | 1981-07-08 | 1983-01-19 | Hitachi Ltd | 固体撮像素子 |
| JPS6157181A (ja) * | 1984-08-28 | 1986-03-24 | Sharp Corp | 固体撮像装置 |
| US5192990A (en) * | 1986-09-18 | 1993-03-09 | Eastman Kodak Company | Output circuit for image sensor |
| US5355013A (en) * | 1988-05-25 | 1994-10-11 | University Of Hawaii | Integrated radiation pixel detector with PIN diode array |
| JP2727584B2 (ja) * | 1988-09-20 | 1998-03-11 | ソニー株式会社 | 固体撮像装置 |
| JP2781425B2 (ja) * | 1988-09-22 | 1998-07-30 | 松下電子工業株式会社 | 固体撮像装置の製造方法 |
| JPH03225868A (ja) * | 1990-01-30 | 1991-10-04 | Hitachi Ltd | 固体撮像素子とそれを用いた撮像装置 |
| JP2503718B2 (ja) * | 1990-04-13 | 1996-06-05 | ダイキン工業株式会社 | 制御装置 |
| US5070380A (en) * | 1990-08-13 | 1991-12-03 | Eastman Kodak Company | Transfer gate for photodiode to CCD image sensor |
| JPH05251684A (ja) * | 1991-11-25 | 1993-09-28 | Eastman Kodak Co | ブルーミング防止特性を向上させたｃｃｄ画像センサ |
| JP2788388B2 (ja) * | 1993-03-30 | 1998-08-20 | 株式会社東芝 | 固体撮像装置 |
| JP3385650B2 (ja) * | 1993-06-15 | 2003-03-10 | 株式会社デンソー | 半導体装置の製造方法 |
| JP3020785B2 (ja) * | 1993-12-09 | 2000-03-15 | 株式会社東芝 | 固体撮像装置 |
| KR0136934B1 (ko) * | 1994-02-23 | 1998-04-24 | 문정환 | 선형 고체영상소자 |
| KR100541712B1 (ko) * | 1996-01-18 | 2006-06-13 | 매그나칩 반도체 유한회사 | 선형ccd촬상소자 |
| US5841176A (en) * | 1996-03-01 | 1998-11-24 | Foveonics, Inc. | Active pixel sensor cell that minimizes leakage current |
| KR100278285B1 (ko) * | 1998-02-28 | 2001-01-15 | 김영환 | 씨모스 이미지센서 및 그 제조방법 |
| JP4109743B2 (ja) * | 1998-03-19 | 2008-07-02 | 株式会社東芝 | 固体撮像装置 |
| JPH11274462A (ja) * | 1998-03-23 | 1999-10-08 | Sony Corp | 固体撮像装置 |
| JP3457551B2 (ja) * | 1998-11-09 | 2003-10-20 | 株式会社東芝 | 固体撮像装置 |
| JP3802249B2 (ja) * | 1998-11-17 | 2006-07-26 | 株式会社東芝 | 固体撮像装置 |
| JP4604296B2 (ja) * | 1999-02-09 | 2011-01-05 | ソニー株式会社 | 固体撮像装置及びその製造方法 |
-
2000
- 2000-06-28 JP JP2000195175A patent/JP3688980B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-31 TW TW090113155A patent/TW503571B/zh not_active IP Right Cessation
- 2001-06-27 KR KR10-2001-0037111A patent/KR100535285B1/ko not_active IP Right Cessation
- 2001-06-28 DE DE60138250T patent/DE60138250D1/de not_active Expired - Lifetime
- 2001-06-28 CN CNB011218177A patent/CN100546037C/zh not_active Expired - Fee Related
- 2001-06-28 EP EP01114840A patent/EP1178534B1/en not_active Expired - Lifetime
- 2001-06-28 US US09/893,932 patent/US6661045B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100535285B1 (ko) | 2005-12-09 |
| KR20020001635A (ko) | 2002-01-09 |
| EP1178534A2 (en) | 2002-02-06 |
| JP3688980B2 (ja) | 2005-08-31 |
| EP1178534A3 (en) | 2005-06-22 |
| DE60138250D1 (de) | 2009-05-20 |
| CN100546037C (zh) | 2009-09-30 |
| US6661045B2 (en) | 2003-12-09 |
| US20020001039A1 (en) | 2002-01-03 |
| JP2002016242A (ja) | 2002-01-18 |
| CN1330409A (zh) | 2002-01-09 |
| EP1178534B1 (en) | 2009-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW503571B (en) | MOS type solid-state imager and manufacturing method thereof | |
| JP5361110B2 (ja) | 非平面トランジスタを有する固体イメージセンサ素子及びその製造方法 | |
| JP3103064B2 (ja) | 固体撮像装置およびその製造方法 | |
| US6339248B1 (en) | Optimized floating P+ region photodiode for a CMOS image sensor | |
| US7675100B2 (en) | CMOS image sensor and method for fabricating the same | |
| US7816752B2 (en) | Solid state imaging device and camera comprising a device isolation having a step | |
| US5668390A (en) | Solid-state image sensor with element isolation region of high impurity concentration and method of manufacturing the same | |
| US8754458B2 (en) | Semiconductor device, manufacturing method thereof, solid-state imaging device, manufacturing method thereof, and electronic unit | |
| KR100680891B1 (ko) | 반도체장치의 제조방법 및 반도체장치 | |
| US20060273355A1 (en) | CMOS image sensor and method for manufacturing the same | |
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| JP2008041726A (ja) | 光電変換装置、光電変換装置の製造方法及び撮像システム | |
| JP2005072236A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR20190064097A (ko) | 이미지 센서 및 그 제조방법 | |
| KR20070075160A (ko) | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 | |
| EP1715678B1 (en) | Selective smile formation under transfer gate in a CMOS image sensor pixel | |
| JP2007036118A (ja) | 固体撮像デバイスおよびその製造方法 | |
| JP2921567B1 (ja) | 固体撮像装置およびその製造方法 | |
| JP2004014861A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010021253A (ja) | 固体撮像素子の製造方法 | |
| KR20070033718A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
| US6590195B2 (en) | Solid-state image sensor with reduced smear and noise | |
| JP5355740B2 (ja) | 光電変換装置の製造方法 | |
| JP2007208052A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |