CN1330409A - Mos型固体摄象装置及其制造方法 - Google Patents

Mos型固体摄象装置及其制造方法 Download PDF

Info

Publication number
CN1330409A
CN1330409A CN01121817A CN01121817A CN1330409A CN 1330409 A CN1330409 A CN 1330409A CN 01121817 A CN01121817 A CN 01121817A CN 01121817 A CN01121817 A CN 01121817A CN 1330409 A CN1330409 A CN 1330409A
Authority
CN
China
Prior art keywords
mentioned
type
break
zone
image pickup
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN01121817A
Other languages
English (en)
Other versions
CN100546037C (zh
Inventor
石渡宏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1330409A publication Critical patent/CN1330409A/zh
Application granted granted Critical
Publication of CN100546037C publication Critical patent/CN100546037C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Light Receiving Elements (AREA)
  • Element Separation (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种MOS型固体摄象装置,即便是MOS器件微细化,也能同时实现电荷传送能力提高和穿通防止。在光电二极管的n－信号存储区域2的正下边,不形成p+型穿通防止区域6。在p型半导体衬底1内形成n－信号存储区域2。在形成光电二极管和读出门电路的器件区域A以外的器件区域B上,在该器件区域B的整个区域上形成p+型穿通防止区域6。此外,为了防止器件间的穿通,也在绝缘隔离层的正下边形成p+型穿通防止区域6。在n型第1半导体区域4的正下边,也可以形成p+型穿通阻挡层5。

Description

MOS型固体摄象装置及其制造方法
本发明涉及MOS型固体摄象装置的器件(device)构造，特别是涉及可以在具有由于栅极长度(沟道长度)短、栅极氧化膜薄，穿通成为问题的那样的MOS晶体管的MOS型固体摄象装置中使用的器件构造。
图10示出了MOS型固体摄象装置的一个象素部分的电路构成。
象素由用来把光信号变换成电信号(电荷)的光电二极管(photo-diode)21、用来把光电二极管21的电荷传送至检测部分(检测节点(node))D的读出门电路22、用来使检测部分D的电荷(电位)复位(reset)的复位门电路23、放大检测部分D的电位的放大门电路24和用来输出被选象素的电位的选择门电路25构成。
在光电二极管21中在一定期间内进行光电变换，而且把存储在信号存储区域中的电荷，经由传送门电路22传送至检测部分D。从光电二极管传送至检测部分D的电荷，使检测部分D的电位变化。放大门电路24，由于放大该检测部分D的电位变化，故放大后的信号电位可以从象素输出。
在这里，在MOS型固体摄象装置中，以把存储在光电二极管(光电变换部分)21的信号存储区域内的全部电荷完全传送给检测部分D，以及使整个象素内的光电二极管21的特性稳定等为目的，要求半导体衬底(或阱(well)区域)的杂质浓度形成得低。
但是，在半导体衬底(或阱(well)区域)的杂质浓度低的情况下，当由于象素容量的增大(象素的高密度化)MOS晶体管做成微细化，结果是，MOS晶体管的长度(沟道长度)缩短，而且，栅极氧化膜变薄时，就会与栅极控制无关地发生电荷从MOS晶体管的源极向漏极流的穿通现象。
当发生该穿通时，结果是不需要的信号(电荷)在MOS晶体管内流动，成为不能确保固体摄象装置的正常动作。
于是，必须防止穿通。以往，在逻辑(logic)产品中，为了防止该穿通，在半导体衬底的内部(距表面足够深的位置)上设置有穿通防止区域。
穿通防止区域，由于是为了防止MOS晶体管的源和漏间的漏泄电流的区域，故通常，在半导体衬底为p型，MOS晶体管的源和漏为n型的情况下，穿通防止区域将成为p型。这样一来，这样的穿通防止区域，对于逻辑产品来说，就成了对于穿通防止非常有效的手段。
但是，在MOS型固体摄象装置中，必须在半导体衬底的内部(距表面足够深的位置)形成光电二极管。由于光电二极管，例如，由p型半导体衬底和n型信号存储区域(杂质区域)构成，故必须在半导体衬底的内部(距表面足够深的位置)形成该信号存储区域。
在该情况下，如果想在半导体衬底内形成穿通防止区域，则构成光电二极管的信号存储区域的杂质(例如磷(phosphorous))的导电类型(例如，n型)和构成穿通防止区域的杂质(例如，硼(boron))的导电类型(例如，p型)将成为互逆。而且，如上所述，这些信号存储区域和穿通防止区域，在半导体衬底的内部的大体上同一位置(距表面足够深的位置)上形成。
因此，当要把穿通防止区域应用到MOS型固体摄象装置中去时，通常，由于结果成为在形成了穿通防止区域之后，再在穿通防止区域内形成信号存储区域，故在形成信号存储区域时，为了使穿通防止区域的导电类型(例如，p型)反转，就必须注入足够的量的杂质(例如，n型杂质)。
但是，如上所述，在在穿通防止区域内形成光电二极管的信号存储区域的情况下，为使穿通防止区域的导电类型(例如，p型)反转，必须注入足够的量的杂质(例如n型杂质)，就算是简单地估算，也需要向半导体衬底内注入比穿通防止区域的p型杂质浓度还高的杂质浓度的n型杂质。
在该情况下，当考虑到p型杂质所产生的影响和n型杂质所产生的影响彼此抵消这一点时，光电二极管的信号存储区域的杂质浓度，粗略地说将等于从借助于离子注入向半导体衬底内注入的n型杂质量dn中减去构成穿通防止区域的p型杂质的杂质浓度dp的值(dn-dp)。
但是，借助于离子注入向半导体衬底内注入的n型杂质量dn和构成穿通防止区域的p型杂质的杂质浓度dp，都是比较大的数值。即，由于在想从大的数值减去大的数值来得到小的数值的情况下，大的数值的小的变动将会成为小的数值的大的变动，故在把穿通防止区域应用到MOS型固体摄象装置中去的情况下，要把光电二极管的信号存储区域的杂质浓度形成得低而且稳定地得到该杂质浓度，是非常困难的。
结局是，借助于离子注入向半导体衬底内注入的n型杂质的杂质浓度的小的变动将成为光电二极管的信号存储区域的杂质浓度的大的变动，伴随于此，光电二极管的耗尽化电位变动得也大，成为不再可能稳定地读出信号存储区域的电荷。
如上所述，在MOS型固体摄象装置中，起因于象素容量的增大(象素的高密度化)，MOS晶体管的栅极长度变短，栅极氧化膜的厚度变薄，穿通就成了问题。另一方面，粗略地说，仅仅把在逻辑产品等中已经实用化的穿通防止区域应用到MOS型固体摄象装置中去，归因于光电二极管的信号存储区域的存在而变得非常困难。
其理由如下：为了确实地进行电荷的传送，理想的是使光电二极管的信号存储区域的杂质浓度低而稳定，使光电二极管的耗尽化电位低而稳定。但是，当设置穿通防止区域时，由于必须使该穿通防止区域的导电类型反转形成信号存储区域，因而不能以低杂质浓度且稳定地形成信号存储区域。
就是说，在现有的MOS型固体摄象装置中，在MOS晶体管微细化，穿通成为问题之类的情况下，当为了防止穿通而设置穿通防止区域时，由于使光电二极管的耗尽化电位低而稳定是困难的，故不能稳定地制造具有均一的电荷传送能力的MOS型固体摄象装置。
本发明就是为解决上述缺点而作出的，其目的在于提出可以以低杂质浓度且稳定地形成光电二极管的信号存储区域，同时，即便是MOS晶体管微细化，也可以防止穿通的MOS型固体摄象装置及其制造方法的方案。
(1)本发明的MOS固体摄象装置，具备：在第1导电类型的半导体衬底内形成的光电变换器件；在上述半导体衬底的第1器件区域内形成的，用来读出由上述光电变换器件产生的电荷的第2导电类型的第1MOS晶体管；以及在上述半导体衬底的第2器件区域内形成的第2导电类型的第2MOS晶体管，并在整个上述第2器件区域上设置用来防止穿通的第1穿通防止区域。
本发明的MOS型固体摄象装置，还具备把上述第1和第2器件区域包围起来的绝缘隔离层，在上述绝缘隔离层的正下边也设置上述穿通防止区域。
上述穿通防止区域，在上述第1器件区域的周边部分内沿着上述绝缘隔离层设置。
从上述绝缘隔离层到上述第1器件区域内的上述穿通防止区域的边缘为止的宽度，确保在形成上述穿通防止区域时使用的掩模构件的套刻偏差以上。上述宽度，例如被设定为0.2微米以上。
上述第2器件区域中的上述穿通防止区域的位置，比上述绝缘隔离层的正下边的上述穿通防止区域的位置还深。
本发明的MOS型固体摄象装置，具有多个象素，各个象素具有上述光电变换器件、上述第1MOS晶体管和上述第2MOS晶体管。
上述光电变换器件，在上述第1器件区域内形成，上述第1MOS晶体管的源极成为上述光电变换器件的第2导电类型的信号存储区域。
本发明的MOS型固体摄象装置，还具备在上述第1MOS晶体管的漏极的正下边形成的第1导电类型的穿通阻挡层。
上述穿通防止区域设置在上述第1MOS晶体管的漏极的正下边。此外，上述穿通防止区域把上述第1MOS晶体管的漏极和沟道的一部分覆盖起来。
上述光电变换器件，由上述半导体衬底和上述信号存储区域构成，在上述信号存储区域的正下边不设置上述穿通防止区域。
上述穿通防止区域与上述信号存储区域邻接。
上述第2器件区域中的上述穿通防止区域的深度被设定为在例如0.2微米以上0.4微米以下。
上述第1和第2MOS晶体管的栅极长度被设定为例如在0.2微米以上0.4微米以下，栅极氧化膜的厚度被设定为在例如10nm以下。
(2)本发明的MOS型固体摄象装置的制造方法，具备下述工序：在第1导电类型的半导体衬底上边形成绝缘隔离层，形成被上述绝缘隔离层包围起来的第1和第2器件区域的工序；用离子注入法向上述半导体衬底内注入第1导电类型的杂质，至少在上述绝缘隔离层的正下边和整个上述第2器件区域内形成用来防止穿通的第1导电类型的穿通防止区域的工序；在上述第1器件区域内，形成光电变换器件和用来读出由上述光电变换器件产生的电荷的第1MOS晶体管，同时，在上述第2器件区域内形成第2MOS晶体管的工序。
上述杂质，以穿透上述绝缘隔离层那样的加速能量和剂量注入到上述半导体衬底内。
上述杂质，原样地使用决定上述第2MOS晶体管的阈值的沟道离子注入时的掩模，注入到上述半导体衬底内。
上述杂质，以覆盖上述第1器件区域上边的一部分的光刻胶层为掩模，注入到上述半导体衬底内。
上述光刻胶层，在既是比至少从上述绝缘隔离层进入上述第1器件区域仅仅一定宽度的位置还往内侧的区域，又是上述光电变换器件的第2导电类型的信号存储区域的上边形成。
上述杂质也注入到上述第1器件区域内的一部分内。
附图的简单说明
图1的剖面图示出了本发明的实施形态1的MOS型固体摄象装置。
图2的剖面图示出了本发明的实施形态2的MOS型固体摄象装置。
图3的剖面图示出了本发明的实施形态3的MOS型固体摄象装置。
图4的剖面图示出了本发明的MOS型固体摄象装置的制造方法的一个工序。
图5的剖面图示出了本发明的MOS型固体摄象装置的制造方法的一个工序。
图6的剖面图示出了本发明的MOS型固体摄象装置的制造方法的一个工序。
图7的剖面图示出了本发明的MOS型固体摄象装置的制造方法的一个工序。
图8的剖面图示出了本发明的MOS型固体摄象装置的制造方法的一个工序。
图9的剖面图示出了本发明的MOS型固体摄象装置的制造方法的一个工序。
图10的电路图示出了MOS型固体摄象装置的象素。
以下，边参看附图边对本发明的MOS型固体摄象装置及其制造方法详细地进行说明。
[实施形态1]
图1示出了本发明的实施形态1的MOS固体摄象装置的器件构造。
p型半导体衬底1，具有低的杂质浓度，例如，1×1015atoms/cm3。半导体衬底1，成为光电二极管的阳极(anode)，例如，半导体衬底1，被设定为接地电位。但是，也可以在半导体衬底1内形成p型阱区域，使该p型阱区域成为光电二极管的阳极。在该情况下，p型阱区域的杂质浓度，例如，可以设定为1×1015atoms/cm3。
在半导体衬底1上边，配置使器件彼此间电隔离的绝缘隔离层10。在本例中，绝缘隔离层10，例如，由用LOCOS(Local Oxidation ofSilicon，硅局部氧化)法形成的场(field)氧化膜构成，但是，也可以代之以使用用STI(Shallow Trench Isolation，浅沟隔离)法形成的氧化膜。
被绝缘隔离层10包围起来的器件区域A，例如，成为形成图10所示的光电二极管21和传送门电路22的区域。被绝缘隔离层10包围起来的器件区域B，例如，成为形成图10所示的复位门电路23、放大门电路24、选择门电路25等的器件(光电二极管21和读出门电路22以外的器件)的区域。
在器件区域A中，在半导体衬底1的内部(距表面足够深的位置)配置n-型信号存储区域2。此外，在本例中，n-型信号存储区域2直接在半导体衬底1内部形成而不是在p+型穿通防止区域6内形成。在n-型信号存储区域2内配置p++型表面屏蔽层3。
此外，在器件区域A中，在既是半导体衬底1的内部(距表面足够深的位置)，又是与配置n-型信号存储区域的部分不同的部分上，配置p+型穿通阻挡层5。在p+型穿通阻挡层5内，配置n型第1半导体区域4。
n-型信号存储区域2和n型第1半导体区域4之间的p型读出沟道区域9上边，经由例如由SiO2构成的栅极氧化膜7，配置读出栅极电极8。读出栅极电极8，例如由含有n型杂质的导电性多晶硅(polysilicon)膜构成。读出栅极电极8，是图10的读出门电路22的栅极电极。
在器件区域B中，在半导体衬底1的内部(距表面足够深的位置)配置用来防止穿通的p+型穿通防止区域6。p+型穿通防止区域6配置在整个器件区域B上。在p+型穿通防止区域6内，配置n型第2半导体区域11和n型第3半导体区域12。
在n型第2半导体区域11和n型第3半导体区域12之间的p型沟道区域13上边，经由例如由SiO2构成的栅极氧化膜7配置栅极电极14。栅极电极14例如，由含有n型杂质的导电性多晶硅膜构成。栅极电极14，例如，将成为图10的复位门电路23、放大门电路24、选择门电路25等的MOS晶体管的栅极电极。
上述MOS型固体摄象装置的器件构造的特征在于：第1，在n-型信号存储区域2的正下边不形成p+型穿通防止区域6。即，在本发明中，由于n-型信号存储区域2直接在半导体衬底1内形成，不在p+型穿通防止区域6内形成，故可以以低的杂质浓度而且稳定地形成n-型信号存储区域2。
具体地说，半导体衬底1的杂质浓度(例如，硼浓度)，如上所述，被设定为1×1015atoms/cm3，p+型穿通防止区域6的杂质浓度(例如硼浓度)例如，被设定为1×1017atoms/cm3。
就是说，在本发明中，由于结果成为在具有比p+型穿通防止区域6的杂质浓度还小2个数量级的杂质浓度的半导体衬底1内，形成n-型信号存储区域2，故可以把n型杂质的离子注入的剂量设定得低，作为结果成为可以以低的杂质浓度而且稳定地形成n-型信号存储区域2。
第2，虽然p+型穿通防止区域6在绝缘隔离层10的正下边和整个器件区域B上形成，但是在器件区域A中，却仅仅在n型第1半导体区域4的正下边才形成p+型穿通阻挡层5。就是说，n型第1半导体区域4是要成为图10所示的检测部分(检测节点)D的区域，没有必要象n-型信号存储区域2那样把其杂质浓度设定得那么低。
因此，必须在n型第1半导体区域4的正下边，形成p+型穿通阻挡层5，防止在例如n型第1半导体区域4与别的n型半导体区域之间产生的穿通。
另外，p+型穿通防止区域6必须确实地在绝缘隔离层10的正下边形成。因为这样将有效地防止把绝缘隔离层10夹在中间的2个半导体区域间的穿通。
为此，p+型穿通防止区域6，例如，可以用规定的加速能量和规定的剂量的离子注入法，在形成了绝缘隔离层10之后，形成栅极电极8、14之前形成。如果把这时的离子注入的条件设定为杂质(例如，硼(boron))穿透绝缘隔离层10那样的条件，则如图1所示，在不存在绝缘隔离层10的器件区域B中，杂质就会一直到达半导体衬底1的深的位置，在距半导体衬底1的表面足够深的位置上形成p+型穿通防止区域6。
另外，在图1中，栅极氧化膜7的厚度，例如，被设定为8nm左右，栅极电极14的长度(沟道长度)例如，被设定为0.4微米左右。此外，p++型表面屏蔽层3的杂质浓度，例如，被设定为1×1018atoms/cm3左右，p+型穿通阻挡层(punch-through stopper)5和p+型穿通防止区域6的杂质浓度，例如，都被设定为1×1017atoms/cm3左右。
如上所述，倘采用本发明的实施形态1的MOS型固体摄象装置，则在可以以低的杂质浓度而且稳定地形成光电二极管的信号存储区域的同时，即便是使MOS晶体管微细化，也可以防止穿通。
[实施形态2]
本实施形态的MOS型固体摄象装置，在p+型穿通防止区域6方面具有特征。
在上边所说的实施形态1的MOS型固体摄象装置的情况下，在读出门电路(器件区域A的MOS晶体管)的源极一侧，形成光电二极管，在其漏极一侧配置作为检测部分(检测节点)D的n型第1半导体区域4。在该n型第1半导体区域4的正下边，与p+型穿通防止区域6分开地形成p+型穿通阻挡层5。
但是，p+型穿通阻挡层5和p+型穿通防止区域6彼此目的相同(防止穿通)，而且，彼此用同一杂质浓度形成。因此，不言而喻也可以在n型第1半导体区域4的正下边形成p+型穿通防止区域6而不是形成p+型穿通阻挡层5。
于是，在本实施形态中，在n型第1半导体区域4的正下边也形成p+型穿通防止区域6。结果是在本实施形态中不再需要p+型穿通阻挡层5，由此可以得到简化制造工艺的效果。
以下对本实施形态的MOS型固体摄象装置进行说明。
图2示出了本发明的实施形态的MOS型固体摄象装置的器件构造。
p型半导体衬底1，具有低的杂质浓度，例如，1×1015atoms/cm3。半导体衬底1成为光电二极管的阳极，例如，半导体衬底1被设定为接地电位。但是，也可以在半导体衬底1内形成p型阱区域，使该p型阱区域成为光电二极管的阳极。在该情况下，p型阱区域的杂质浓度，例如，可以设定为1×1015atoms/cm3。
在半导体衬底1上边，配置使器件彼此间电隔离的绝缘隔离层10。在本例中，绝缘隔离层10，例如，由用LOCOS(Local Oxidation ofSilicon，硅局部氧化)法形成的场氧化膜构成，但是，也可以代之以使用用STI(Shallow Trench Isolation，浅沟隔离)法形成的氧化膜。
被绝缘隔离层10包围起来的器件区域A，例如，成为形成图10所示的光电二极管21和传送门电路22的区域。被绝缘隔离层10包围起来的器件区域B，例如，成为形成图10所示的复位门电路23、放大门电路24、选择门电路25等的器件(光电二极管21和读出门电路22以外的器件)的区域。
在器件区域A中，在半导体衬底1的内部(距表面足够深的位置)上配置n-型信号存储区域2。此外，在本例中，n-型信号存储区域2直接在半导体衬底1内部形成而不是在p+型穿通防止区域6内形成。在n-型信号存储区域2内配置p++型表面屏蔽层3。
此外，在器件区域A中，在既是半导体衬底1的内部(距表面足够深的位置)，又是与配置n-型信号存储区域的部分不同的部分上，配置p+型穿通防止区域6。在配置p+型穿通阻防止区域6内，配置n型第1半导体区域4。
n-型信号存储区域2和n型第1半导体区域4之间的p型读出沟道区域9上边，经由例如由SiO2构成的栅极氧化膜7，配置读出栅极电极8。读出栅极电极8，例如由含有n型杂质的导电性多晶硅膜构成。读出栅极电极8，是图10的读出门电路22的栅极电极。
在器件区域B中，在半导体衬底1的内部(距表面足够深的位置)配置用来防止穿通的p+型穿通防止区域6。p+型穿通防止区域6配置在整个器件区域B上。在p+型穿通防止区域6内，配置n型第2半导体区域11和n型第3半导体区域12。
在n型第2半导体区域11和n型第3半导体区域12之间的p型沟道区域13上边，经由例如由SiO2构成的栅极氧化膜7配置栅极电极14。栅极电极14例如，由含有n型杂质的导电性多晶硅膜构成。栅极电极14，例如，将成为图10的复位门电路23、放大门电路24、选择门电路25等的MOS晶体管的栅极电极。
在上述MOS型固体摄象装置的器件构造中，也与上边所说的实施形态1的MOS型固体摄象装置同样，在n-型信号存储区域2的正下边不形成p+型穿通防止区域6。即，在本发明中，由于n-型信号存储区域2直接在半导体衬底1内形成而不在p+型穿通防止区域6内形成，故可以以低的杂质浓度而且稳定地形成n-型信号存储区域2。
具体地说，半导体衬底1的杂质浓度(例如，硼浓度)，如上所述，被设定为1×1015atoms/cm3，p+型穿通防止区域6的杂质浓度(例如硼浓度)例如，被设定为1×1017atoms/cm3。
就是说，在本发明中，由于结果成为在具有比p+型穿通防止区域6的杂质浓度还小2个数量级的杂质浓度的半导体衬底1内，形成n-型信号存储区域2，故可以把n型杂质的离子注入的剂量设定得低，作为结果，成为可以以低的杂质浓度而且稳定地形成n-型信号存储区域2。
另外，必须在绝缘隔离层10的正下边确实地形成p+型穿通防止区域6。因为这样会有效地防止把绝缘隔离层10夹在中间的n型半导体区域间的穿通。
为此，p+型穿通防止区域6，例如，可以用规定的加速能量和规定的剂量的离子注入法，在形成了绝缘隔离层10之后，形成栅极电极8、14之前形成。如果把这时的离子注入的条件设定为杂质(例如，硼(boron))穿透绝缘隔离层10那样的条件，则如图2所示，在不存在绝缘隔离层10的器件区域B中，杂质就会一直达到半导体衬底1的深的位置，在距半导体衬底1的表面足够深的位置上形成p+型穿通防止区域6。
另外，在图2中，栅极氧化膜7的厚度，例如被设定为8nm左右，栅极电极14的长度(沟道长度)例如，被设定为0.4微米左右。此外，p++型表面屏蔽层3的杂质浓度，例如，被设定为1×1018atoms/cm3左右，p+型穿通阻挡层5和p+型穿通防止区域6的杂质浓度，例如，都被设定为1×1017atoms/cm3左右。
如上所述，倘采用本发明的实施形态2的MOS型固体摄象装置，则在可以以低的杂质浓度而且稳定地形成光电二极管的信号存储区域的同时，即便是MOS晶体管已微细化，也可以防止穿通。
[实施形态3]
本实施形态的MOS型固体摄象装置也是在p+型穿通防止区域6方面具有特征。
在上边所说是实施形态2的MOS型固体摄象装置中，在读出门电路(器件区域A的MOS晶体管)的漏极一侧的n型第1半导体区域4的正下边，也形成p+型穿通防止区域6。
对此，在本实施形态中，p+型穿通防止区域6，在器件区域A中被形成为不仅是把n型第1半导体区域4的正下边，还把读出门电路(MOS晶体管)的读出栅极电极8的正下边的沟道的一部分覆盖起来，
如上所述，在n型第1半导体区域4的正下边和读出门电路的沟道的一部分上形成p+型穿通防止区域6，仅仅使离子注入时的掩模图形(mask pattern)变形的办法就可以容易地实现。
以下，对本实施形态的MOS型固体摄象装置进行说明。
图3示出了本发明的的实施形态3的MOS型固体摄象装置的器件构造。
p型半导体衬底1，具有低的杂质浓度，例如，1×1015atoms/cm3。半导体衬底1，成为光电二极管的阳极，例如，半导体衬底1，被设定为接地电位。但是，也可以在半导体衬底1内形成p型阱区域，使该p型阱区域成为光电二极管的阳极。在该情况下，p型阱区域的杂质浓度，例如，可以设定为1×1015atoms/cm3。
在半导体衬底1上边，配置使器件彼此间电隔离的绝缘隔离层10。在本例中，绝缘隔离层10，例如，由用LOCOS(Local Oxidation ofSilicon，硅局部氧化)法形成的场氧化膜构成，但是，也可以代之以使用用STI(Shallow Trench Isolation，浅沟隔离)法形成的氧化膜。
被绝缘隔离层10包围起来的器件区域A，例如，成为形成图10所示的光电二极管21和传送门电路22的区域。被绝缘隔离层10包围起来的器件区域B，例如，成为形成图10所示的复位门电路23、放大门电路24、选择门电路25等的器件(光电二极管21和读出门电路22以外的器件)的区域。
在器件区域A中，在半导体衬底1的内部(距表面足够深的位置)上配置n-型信号存储区域2。此外，在本例中，n-型信号存储区域2直接在半导体衬底1内部形成而不是在p+型穿通防止区域6内形成。在n-型信号存储区域2内配置p++型表面屏蔽层3。
此外，在器件区域A中，在既是半导体衬底1的内部(距表面足够深的位置)，又是与配置n-型信号存储区域的部分不同的部分(含有读出门电路的读出沟道区域9)上，配置p+型穿通防止区域6。在p+型穿通防止区域6内，配置n型第1半导体区域4。
在n-型信号存储区域2和n型第1半导体区域4之间的p型读出沟道区域9上边，经由例如由SiO2构成的栅极氧化膜7，配置读出栅极电极8。读出栅极电极8，例如，由含有n型杂质的导电性多晶硅膜构成。读出栅极电极8，是图10的读出门电路22的栅极电极。
在器件区域B中，在半导体衬底1的内部(距表面足够深的位置)，配置用来防止穿通的p+型穿通防止区域6。p+型穿通防止区域6配置在整个器件区域B上。在p+型穿通防止区域6内，配置n型第2半导体区域11和n型第3半导体区域12。
在n型第2半导体区域11和n型第3半导体区域12之间的p型沟道区域13上边，经由例如由SiO2构成的栅极氧化膜7配置栅极电极14。栅极电极14例如，由含有n型杂质的导电性多晶硅膜构成。栅极电极14，例如，将成为图10的复位门电路23、放大门电路24、选择门电路25等的MOS晶体管的栅极电极。
在上述MOS型固体摄象装置的器件构造中，也与上边所说的实施形态1的MOS型固体摄象装置同样，在n-型信号存储区域2的正下边不形成p+型穿通防止区域6。即，在本发明中，由于n-型信号存储区域2直接在半导体衬底1内形成而不在p+型穿通防止区域6内形成，故可以以低的杂质浓度而且稳定地形成n-型信号存储区域2。
具体地说，半导体衬底1的杂质浓度(例如，硼浓度)，如上所述，被设定为1×1015atoms/cm3，p+型穿通防止区域6的杂质浓度(例如硼浓度)例如，被设定为1×1017atoms/cm3。
就是说，在本发明中，由于结果成为在具有比p+型穿通防止区域6的杂质浓度还小2个数量级的杂质浓度的半导体衬底1内，形成n-型信号存储区域2，故可以把n型杂质的离子注入的剂量设定得低，作为结果成为可以以低的杂质浓度而且稳定地形成n-型信号存储区域2。
另外，必须在绝缘隔离层10的正下边确实地形成p+型穿通防止区域6。因为这样会有效地防止把绝缘隔离层10夹在中间的n型半导体区域间的穿通。
为此，p+型穿通防止区域6，例如，可以用规定的加速能量和规定的剂量的离子注入法，在形成了绝缘隔离层10之后，形成栅极电极8、14之前形成。如果把这时的离子注入的条件设定为杂质(例如，硼(boron))穿透绝缘隔离层10那样的条件，则如图3所示，在不存在绝缘隔离层10的器件区域B中，杂质就会一直达到半导体衬底1的深的位置，在距半导体衬底1的表面足够深的位置上形成p+型穿通防止区域6。
另外，在图3中，栅极氧化膜7的厚度，例如被设定为8nm左右，栅极电极14的长度(沟道长度)例如，被设定为0.4微米左右。此外，p++型表面屏蔽层3的杂质浓度，例如，被设定为1×1018atoms/cm3左右，p+型穿通阻挡层5和p+型穿通防止区域6的杂质浓度，例如，都被设定为1×1017atoms/cm3左右。
如上所述，倘采用本发明的实施形态2的MOS型固体摄象装置，则在可以以低的杂质浓度而且稳定地形成光电二极管的信号存储区域的同时，即便是MOS晶体管微细化，也可以防止穿通。
[制造方法的说明]
其次，对本发明的MOS型固体摄象装置的制造方法进行说明。
另外，以下的说明，可以应用于上边所说的实施形态1到3的所有的MOS型固体摄象装置的制造方法。至于各个实施形态的独特的步骤(step)，在每逢碰到时再予以说明。
首先，如图4所示，用LOCOS法，在p型半导体衬底1上边，形成绝缘隔离层10。然后，用热氧化法，在被绝缘隔离层10包围起来的器件区域A、B上边形成缓冲(buffer)氧化膜15.
其次，如图5所示，对器件区域A，进行用来决定MOS晶体管的阈值的所谓的沟道离子注入，形成p型读出沟道区域9。同样，对器件区域B，进行用来决定MOS晶体管的阈值的所谓的沟道离子注入，形成p型沟道区域13。
在本例中，两沟道区域9、13，用2次的离子注入工序形成。在该情况下，为形成两沟道区域9、13，需要进行2次PEP(Photo EngravingProcess，照相凸版制版法)。但是，在把在器件区域A、B上形成的MOS晶体管的阈值设定为彼此相同的情况下，两沟道区域9、13可以用1次的离子注入工序形成。在该情况下，用来形成两沟道区域9、13的PEP用1次就行。
然后，形成光刻胶层16，用PEP，在器件区域A上边，使作为掩模的光刻胶图形(risist pattern)残存下来。
另外，在该时刻，若把光刻胶层16作成为使得把器件区域A整个覆盖起来，则成为上边所说的实施形态1的器件的制造方法。此外，若作成为不把光刻胶层16配置在器件区域A上边的一部分上，则成为上边所说的实施形态2和3的器件的制造方法。
接着，用离子注入法，以光刻胶层16为掩模，离子注入p型杂质(例如，硼)，在半导体衬底1的内部形成p+型穿通防止区域6。
这时，要把离子注入时的加速能量设定为使得p+型穿通防止区域6在距半导体衬底1的表面0.2～0.4微米的位置上形成。但是，该条件当然必须是在绝缘隔离层10的正下边也形成p+型穿通防止区域6。
此外，要把离子注入时的剂量设定为使得p+型穿通防止区域6的杂质浓度，例如，成为1×1017atoms/cm3左右。在本例中，用来形成p+型穿通防止区域6的离子注入，虽然前提是进行一次，但是也可以作成为使得用2次以上的离子注入来形成p+型穿通防止区域6。
在这里，对可以与实际的产品对应的微妙的条件进行说明。
就是说，在形成p+型穿通防止区域6时，实际上，要把光刻胶层18设定为比器件区域A的尺寸小一圈的尺寸。其理由是：如果在器件区域A的周边中把p+型穿通防止区域6作成为使得多少进入到器件区域A内，则可以防止光电二极管的耗尽层到达在绝缘隔离层10上形成的损伤上去。
另外，p+型穿通防止区域6进入到器件区域A中的宽度X，考虑到掩模(光刻胶层16)的套刻偏差，理想的是设定为该套刻偏差以上。例如，该宽度设定为0.2微米左右或其以上的值。
然后，除去器件区域B上边的缓冲氧化膜15，再用热氧化法，在器件区域B上边，形成10nm以下的厚度，例如8nm左右的栅极氧化膜7。然后，除去器件区域A上边的光刻胶层16，再除去器件区域A上边的缓冲氧化膜15。
其次，如图6所示，用热氧化法，在器件区域A上边，形成10nm以下的厚度，例如，8nm左右的栅极氧化膜7。
另外，虽然在本例中用不同的步骤形成器件区域A的栅极氧化膜7和器件区域B的栅极氧化膜7，但是当然也可以用同一步骤形成。在该情况下，在除去了图5的光刻胶层16之后，同时除去器件区域A、B上边的缓冲氧化膜15，而且，同时在器件区域A、B上边形成栅极氧化膜7。
然后，在经由含有杂质的导电性多晶硅膜的形成、光刻胶层的形成、PEP、RIE这样的步骤后，在器件区域A的栅极氧化膜7上边，形成读出栅极电极8，在器件区域B的栅极氧化膜7上边，形成栅极电极14。
此外，再经由氧化膜(或氮化膜)的形成、RIE这样一些步骤，在栅极电极8、14的侧壁上，形成所谓的侧壁(side wall)衬垫(spacer)。
之后，对于上边所说的实施形态1的器件的制造方法来说，如图6所示，用光刻胶层的涂敷和PEP，在器件区域A上边的一部分上形成具有开口的光刻胶图形(光刻胶层17)。然后，用离子注入法，以光刻胶层17为掩模，向半导体衬底1内注入p型杂质(例如，硼)，形成，p+型穿通阻挡层5。
然后，除去光刻胶层17。
另外，对于上边所说的实施形态2和3的器件的制造方法来说，当然，不需要形成p+型穿通阻挡层5的步骤。
其次，如图7所示，用光刻胶层的涂敷和PEP，在器件区域A上边的形成光电二极管的区域上，形成具有开口的光刻胶图形(光刻胶层18)。然后，用离子注入法，以光刻胶层18和侧壁为掩模，向半导体衬底1内注入p型杂质(例如，BF2)，形成p++型表面屏蔽层3。
然后，除去光刻胶层18。
其次，如图8所示，除去存在于栅极电极8、14的侧壁上的侧壁。然后，再次，用光刻胶层的涂敷和PEP，在器件区域A上边的形成光电二极管的区域上，形成具有开口的光刻胶图形18’。然后，用离子注入法，以光刻胶层18’为掩模，向半导体衬底1内注入n型杂质(例如，磷)，形成n-型信号存储区域2。
之后，除去光刻胶层18’。
最后，如图9所示，用光刻胶层的涂敷和PEP，在器件区域A上边的一部分和器件区域B上边，形成具有开口的光刻胶图形(光刻胶层19)。然后，用离子注入法，以光刻胶层19和栅极电极9、14为掩模，向半导体衬底1内注入n型杂质(例如，磷)，形成n型第1到第3半导体区域4、11、12。
之后，除去光刻胶层19。
另外，之后，虽然还要进行布线工序和钝化(passivaion)工序等，但是，对于这些工序，在此予以省略。
用以上的方法，完成本发明的MOS型固体摄象装置。
[其它]
在上边所说的实施形态的MOS型固体摄象装置中，也可以省略p+型穿通阻挡层5。在该情况下，形成p+型穿通阻挡层5的步骤(参看制造方法的说明)被省略，可以对降低造价作出贡献。此外，虽然并不限定于实施形态2和3的MOS型固体摄象装置，如果使p+型穿通防止区域6仅仅一定宽度X地进入器件区域A(参看图5)，则即便是在器件区域A的MOS晶体管中，也可以充分地得到防止穿通的效果。
在上边所说的实施形态1到3的MOS型固体摄象装置中，p+型穿通防止区域6，也可以采用原封不动地使用在用来决定MOS晶体管的阈值的离子注入时使用的掩模进行n型杂质的离子注入的办法形成。该变形例，是在对于器件区域A内的读出门电路(MOS晶体管)的沟道部分，不进行沟道离子注入的情况下应用的例子。
在上边所说的实施形态1到3的MOS型固体摄象装置中，虽然是在p型半导体衬底内形成n沟MOS晶体管的例子，但是，本发明，在n型半导体衬底内形成p沟MOS晶体管的情况下也可以应用。
[发明的效果]
如上所述，倘采用本发明的MOS型固体摄象装置及其制造方法，则在光电二极管的信号存储区域的正下边，不形成p+型穿通防止区域。另一方面，p+型穿通防止区域，被形成为至少仅仅一定宽度地进入要形成源极成为光电二极管的信号存储区域的读出门电路(MOS晶体管)的器件区域内，而且，在该器件区域之外的整个器件区域上形成。
因此，即便是在MOS晶体管的栅极长度变短，其栅极氧化膜的厚度变薄的情况下，也可以同时防止MOS晶体管的穿通和器件间(把绝缘隔离层夹在中间的2个器件间)的穿通。此外，由于不需要使p+型穿通防止区域的导电类型反转来形成光电二极管的信号存储区域，故可以降低在单一象素形成的光电二极管的耗尽化电位，而且，可以使该电位稳定。

Claims (21)

1.一种MOS固体摄象装置，其特征是：具备：
在第1导电类型的半导体衬底内形成的光电变换器件；
在上述半导体衬底的第1器件区域内形成的，用来读出由上述光电变换器件产生的电荷的第2导电类型的第1MOS晶体管(transistor)；以及
在上述半导体衬底的第2器件区域内形成的第2导电类型的第2MOS晶体管，
在整个上述第2器件区域上设置用来防止穿通(punch-through)的第1穿通防止区域。
2.权利要求1所述的MOS型固体摄象装置，其特征是：还具备把上述第1和第2器件区域包围起来的绝缘隔离层，在上述绝缘隔离层的正下边也设置上述穿通防止区域。
3.权利要求2所述的MOS型固体摄象装置，其特征是：上述穿通防止区域，在上述第1器件区域的周边部分内沿着上述绝缘隔离层设置。
4.权利要求3所述的MOS型固体摄象装置，其特征是：从上述绝缘隔离层到上述第1器件区域内的上述穿通防止区域的边缘为止的宽度，确保在形成上述穿通防止区域时使用的掩模(mask)构件的套刻偏差以上。
5.权利要求4所述的MOS型固体摄象装置，其特征是：上述宽度，为0.2微米以上。
6.权利要求2所述的MOS型固体摄象装置，其特征是：上述第2器件区域中的上述穿通防止区域的位置，比上述绝缘隔离层的正下边的上述穿通防止区域的位置还深。
7.权利要求1所述的MOS型固体摄象装置，其特征是：上述MOS型固体摄象装置，具有多个象素，各个象素具有上述光电变换器件、上述第1MOS晶体管和上述第2MOS晶体管。
8.权利要求1所述的MOS型固体摄象装置，其特征是：上述光电变换器件，在上述第1器件区域内形成，上述第1MOS晶体管的源(source)极成为上述光电变换器件的第2导电类型的信号存储区域。
9.权利要求8所述的MOS型固体摄象装置，其特征是：具备在上述第1MOS晶体管的漏(drain)极正下边形成的第1导电类型的穿通阻挡层。
10.权利要求8所述的MOS型固体摄象装置，其特征是：上述穿通防止区域设置在上述第1MOS晶体管的漏极的正下边。
11.权利要求8所述的MOS型固体摄象装置，其特征是：上述穿通防止区域把上述第1MOS晶体管的漏极和沟道的一部分覆盖起来。
12.权利要求8所述的MOS型固体摄象装置，其特征是：上述光电变换器件，由上述半导体衬底和上述信号存储区域构成，在上述信号存储区域的正下边不设置上述穿通防止区域。
13.权利要求12所述的MOS型固体摄象装置，其特征是：上述穿通防止区域与上述信号存储区域邻接。
14.权利要求1所述的MOS型固体摄象装置，其特征是：上述第2器件区域中的上述穿通防止区域的深度被设定为在0.2微米以上0.4微米以下。
15.权利要求1所述的MOS型固体摄象装置，其特征是：上述第1和第2MOS晶体管的栅极长度被设定为在0.2微米以上0.4微米以下，栅极氧化膜的厚度被设定为在10nm以下。
16.一种MOS型固体摄象装置的制造方法，具备下述工序：
在第1导电类型的半导体衬底上边形成绝缘隔离层，形成被上述绝缘隔离层包围起来的第1和第2器件区域的工序；
用离子(ion)注入法向上述半导体衬底内注入第1导电类型的杂质，至少在上述绝缘隔离层的正下边和整个上述第2器件区域内形成用来防止穿通的第1导电类型的穿通防止区域的工序；
在上述第1器件区域内，形成光电变换器件和用来读出由上述光电变换器件产生的电荷的第1MOS晶体管，同时，在上述第2器件区域内形成第2MOS晶体管的工序。
17.权利要求16所述的MOS型固体摄象装置的制造方法，其特征是：上述杂质，以穿透上述绝缘隔离层那样的加速能量(energy)和剂量(dose)注入到上述半导体衬底内。
18.权利要求16所述的MOS型固体摄象装置的制造方法，其特征是：上述杂质，原样地使用决定上述第2MOS晶体管的阈值的沟道离子(channel ion)注入时的掩模，注入到上述半导体衬底内。
19.权利要求16所述的MOS型固体摄象装置的制造方法，其特征是：上述杂质，以覆盖上述第1器件区域上边的一部分的光刻胶(resist)层为掩模，注入到上述半导体衬底内。
20.权利要求19所述的MOS型固体摄象装置的制造方法，其特征是：上述光刻胶层，在既是比至少从上述绝缘隔离层进入上述第1器件区域仅仅一定宽度的位置还往内侧的区域，又是上述光电变换器件的第2导电类型的信号存储区域的上边形成。
21.权利要求16所述的MOS型固体摄象装置的制造方法，其特征是：上述杂质也注入到上述第1器件区域内的一部分内。
CNB011218177A 2000-06-28 2001-06-28 Mos型固体摄象装置及其制造方法 Expired - Fee Related CN100546037C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000195175A JP3688980B2 (ja) 2000-06-28 2000-06-28 Ｍｏｓ型固体撮像装置及びその製造方法
JP195175/2000 2000-06-28

Publications (2)

Publication Number Publication Date
CN1330409A true CN1330409A (zh) 2002-01-09
CN100546037C CN100546037C (zh) 2009-09-30

Family

ID=18693877

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011218177A Expired - Fee Related CN100546037C (zh) 2000-06-28 2001-06-28 Mos型固体摄象装置及其制造方法

Country Status (7)

Country Link
US (1) US6661045B2 (zh)
EP (1) EP1178534B1 (zh)
JP (1) JP3688980B2 (zh)
KR (1) KR100535285B1 (zh)
CN (1) CN100546037C (zh)
DE (1) DE60138250D1 (zh)
TW (1) TW503571B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433290C (zh) * 2003-03-13 2008-11-12 美格纳半导体有限会社 互补型金属氧化物半导体图像传感器的制造方法
CN1819224B (zh) * 2004-12-29 2010-05-05 东部亚南半导体株式会社 Cmos图像传感器中的光电二极管及其制造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464948B1 (ko) * 2000-12-30 2005-01-05 매그나칩 반도체 유한회사 이미지센서의 제조 방법
JP4109858B2 (ja) * 2001-11-13 2008-07-02 株式会社東芝 固体撮像装置
KR100494030B1 (ko) 2002-01-10 2005-06-10 매그나칩 반도체 유한회사 이미지센서 및 그 제조 방법
JP2003318377A (ja) * 2002-04-24 2003-11-07 Fuji Photo Film Co Ltd 固体撮像素子の製造方法及び固定方法
JP4412903B2 (ja) * 2002-06-24 2010-02-10 株式会社ルネサステクノロジ 半導体装置
JP3840203B2 (ja) * 2002-06-27 2006-11-01 キヤノン株式会社 固体撮像装置及び固体撮像装置を用いたカメラシステム
JP5241759B2 (ja) * 2002-06-27 2013-07-17 キヤノン株式会社 固体撮像装置
KR100883021B1 (ko) * 2002-07-19 2009-02-12 매그나칩 반도체 유한회사 암신호 감소를 위한 이미지센서 제조 방법
US6730899B1 (en) * 2003-01-10 2004-05-04 Eastman Kodak Company Reduced dark current for CMOS image sensors
JP3621400B2 (ja) * 2003-03-03 2005-02-16 松下電器産業株式会社 固体撮像装置およびその製造方法
JP2004273781A (ja) * 2003-03-10 2004-09-30 Seiko Epson Corp 固体撮像装置
JP3901114B2 (ja) 2003-03-10 2007-04-04 セイコーエプソン株式会社 固体撮像装置およびその製造方法
US6949445B2 (en) 2003-03-12 2005-09-27 Micron Technology, Inc. Method of forming angled implant for trench isolation
US6900484B2 (en) * 2003-07-30 2005-05-31 Micron Technology, Inc. Angled pinned photodiode for high quantum efficiency
EP1513199A3 (en) * 2003-09-03 2006-09-27 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device and camera
CN101369594B (zh) * 2003-12-12 2012-06-27 佳能株式会社 光电变换装置及其制造方法和摄像系统
JP4539176B2 (ja) * 2004-05-31 2010-09-08 ソニー株式会社 固体撮像素子及びその製造方法
US7385238B2 (en) * 2004-08-16 2008-06-10 Micron Technology, Inc. Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors
JP4340240B2 (ja) * 2005-01-17 2009-10-07 パナソニック株式会社 固体撮像装置
WO2006093096A1 (ja) * 2005-02-28 2006-09-08 Matsushita Electric Industrial Co., Ltd. 固体撮像装置、及びその駆動方法
EP1858082A4 (en) * 2005-03-11 2011-01-19 Fujitsu Semiconductor Ltd IMAGE SENSOR WHERE A PHOTODIODE REGION IS EMBEDDED AND MANUFACTURING METHOD THEREFOR
KR100698090B1 (ko) * 2005-06-07 2007-03-23 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
US7800146B2 (en) * 2005-08-26 2010-09-21 Aptina Imaging Corporation Implanted isolation region for imager pixels
KR100752646B1 (ko) * 2005-10-01 2007-08-29 삼성전자주식회사 이미지 센서 및 이의 제조 방법
KR100752185B1 (ko) * 2005-10-13 2007-08-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP2007311746A (ja) * 2006-04-17 2007-11-29 Matsushita Electric Ind Co Ltd 固体撮像装置及びその製造方法
JP2008300741A (ja) * 2007-06-01 2008-12-11 Iwate Toshiba Electronics Co Ltd 固体撮像装置の製造方法
KR20090050252A (ko) * 2007-11-15 2009-05-20 삼성전자주식회사 이미지 센서
JP2010056402A (ja) * 2008-08-29 2010-03-11 Panasonic Corp 固体撮像素子
JP5240146B2 (ja) * 2009-09-24 2013-07-17 ソニー株式会社 固体撮像素子
JP5616170B2 (ja) * 2010-09-06 2014-10-29 浜松ホトニクス株式会社 距離センサ及び距離画像センサ
JP5458135B2 (ja) * 2012-03-28 2014-04-02 シャープ株式会社 固体撮像素子の製造方法
JP2012185174A (ja) * 2012-05-29 2012-09-27 Hamamatsu Photonics Kk 距離センサ及び距離画像センサ
JP6595750B2 (ja) * 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
JP6347677B2 (ja) * 2014-06-24 2018-06-27 キヤノン株式会社 固体撮像装置
JP6541361B2 (ja) * 2015-02-05 2019-07-10 キヤノン株式会社 固体撮像装置
WO2017073334A1 (ja) * 2015-10-27 2017-05-04 ソニー株式会社 固体撮像素子および固体撮像素子の製造方法、並びに電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4198646A (en) * 1978-10-13 1980-04-15 Hughes Aircraft Company Monolithic imager for near-IR
JPS589361A (ja) * 1981-07-08 1983-01-19 Hitachi Ltd 固体撮像素子
JPS6157181A (ja) * 1984-08-28 1986-03-24 Sharp Corp 固体撮像装置
US5192990A (en) * 1986-09-18 1993-03-09 Eastman Kodak Company Output circuit for image sensor
US5355013A (en) * 1988-05-25 1994-10-11 University Of Hawaii Integrated radiation pixel detector with PIN diode array
JP2727584B2 (ja) * 1988-09-20 1998-03-11 ソニー株式会社 固体撮像装置
JP2781425B2 (ja) * 1988-09-22 1998-07-30 松下電子工業株式会社 固体撮像装置の製造方法
JPH03225868A (ja) * 1990-01-30 1991-10-04 Hitachi Ltd 固体撮像素子とそれを用いた撮像装置
JP2503718B2 (ja) * 1990-04-13 1996-06-05 ダイキン工業株式会社 制御装置
US5070380A (en) * 1990-08-13 1991-12-03 Eastman Kodak Company Transfer gate for photodiode to CCD image sensor
JPH05251684A (ja) * 1991-11-25 1993-09-28 Eastman Kodak Co ブルーミング防止特性を向上させたｃｃｄ画像センサ
JP2788388B2 (ja) * 1993-03-30 1998-08-20 株式会社東芝 固体撮像装置
JP3385650B2 (ja) * 1993-06-15 2003-03-10 株式会社デンソー 半導体装置の製造方法
JP3020785B2 (ja) * 1993-12-09 2000-03-15 株式会社東芝 固体撮像装置
KR0136934B1 (ko) * 1994-02-23 1998-04-24 문정환 선형 고체영상소자
KR100541712B1 (ko) * 1996-01-18 2006-06-13 매그나칩 반도체 유한회사 선형ccd촬상소자
US5841176A (en) * 1996-03-01 1998-11-24 Foveonics, Inc. Active pixel sensor cell that minimizes leakage current
KR100278285B1 (ko) * 1998-02-28 2001-01-15 김영환 씨모스 이미지센서 및 그 제조방법
JP4109743B2 (ja) * 1998-03-19 2008-07-02 株式会社東芝 固体撮像装置
JPH11274462A (ja) * 1998-03-23 1999-10-08 Sony Corp 固体撮像装置
JP3457551B2 (ja) * 1998-11-09 2003-10-20 株式会社東芝 固体撮像装置
JP3802249B2 (ja) * 1998-11-17 2006-07-26 株式会社東芝 固体撮像装置
JP4604296B2 (ja) * 1999-02-09 2011-01-05 ソニー株式会社 固体撮像装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100433290C (zh) * 2003-03-13 2008-11-12 美格纳半导体有限会社 互补型金属氧化物半导体图像传感器的制造方法
CN1819224B (zh) * 2004-12-29 2010-05-05 东部亚南半导体株式会社 Cmos图像传感器中的光电二极管及其制造方法

Also Published As

Publication number Publication date
JP2002016242A (ja) 2002-01-18
KR100535285B1 (ko) 2005-12-09
EP1178534A2 (en) 2002-02-06
CN100546037C (zh) 2009-09-30
DE60138250D1 (de) 2009-05-20
EP1178534B1 (en) 2009-04-08
JP3688980B2 (ja) 2005-08-31
EP1178534A3 (en) 2005-06-22
US20020001039A1 (en) 2002-01-03
KR20020001635A (ko) 2002-01-09
US6661045B2 (en) 2003-12-09
TW503571B (en) 2002-09-21

Similar Documents

Publication Publication Date Title
CN1330409A (zh) Mos型固体摄象装置及其制造方法
US7329557B2 (en) Method of manufacturing solid-state imaging device with P-type diffusion layers
US7217961B2 (en) Solid-state image pickup device and method for producing the same
RU2499325C2 (ru) Твердотельный датчик изображения, способ его изготовления и аппарат для съемки
US8928032B2 (en) Fully isolated LIGBT and methods for forming the same
US20050176167A1 (en) Method for fabricating image sensor including isolation layer having trench structure
CN1875487A (zh) 成像光传感器中的暗电流抑制
CN1835245A (zh) 嵌有光电二极管区的图像传感器及其制造方法
US20140191290A1 (en) Solid-state imaging element
CN1157794C (zh) 半导体装置及其制造方法
JP4967237B2 (ja) 固体撮像装置
US8384177B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP2016063216A (ja) 撮像装置
JP2005072236A (ja) 半導体装置および半導体装置の製造方法
JP2016092178A (ja) 固体撮像素子
CN1638134A (zh) 固态图像拾取装置
CN1825566A (zh) 半导体装置的制造方法
CN1842916A (zh) 固体摄像装置、其制造方法及使用它的摄像机
CN1917175A (zh) Cmos图像传感器及其制造方法
CN101075625A (zh) 固态成像器件
JP2012015160A (ja) 固体撮像装置及びその製造方法
US11640965B2 (en) Image sensor
CN1166000C (zh) 固体摄象装置
JP2007141938A (ja) 固体撮像素子及びその製造方法
US10217784B2 (en) Isolation structure and image sensor having the same

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090930

Termination date: 20160628

CF01 Termination of patent right due to non-payment of annual fee