TW497239B

TW497239B - Surface mount package for power semiconductor devices

Info

Publication number: TW497239B
Application number: TW089116852A
Authority: TW
Inventors: Richard K Williams; Allen K Lam; Alexander K Choi
Original assignee: Richard K Williams; Allen K Lam; Alexander K Choi
Priority date: 1999-05-27
Filing date: 2000-08-19
Publication date: 2002-08-01
Also published as: WO2000074448A9; US6307755B1; WO2000074448A1; AU5295400A; CN1188019C; CN1360814A

Description

發明說明（ feg背景。呈積體電路晶片(iC)形式的半導體裝置，當其結合於如電腦或蜂巢式電話時，典型係架設於平坦面；: =路今曰不存在有表面安裝半導體封裝技術可滿足下一代分立功率半導體裝置及IC的需求。此種表面安裝功率封裝體必須至少包括下列特色·· 1 ·低電阻。 ’ 力^於裝置的金屬互連線分路電流以及降低橫向電阻的能 3 ·低熱阻。能力4:於垂直方向(貫穿背側)或橫向(頂侧)達成高電流 5·南製造能力。 6 .低特有材料成本。 7 ·低製造成本。 8 ·於功率應用上操作可靠。的 9_有助於至少三個（且較佳更多個）隔開連結至半導體能力。 ^ 1 0 ·低外廓（高度）及小足跡。功率半導體裝置及IC有兩種類型，由於具有低現狀電壓降（因而具有低功率耗散）而傳導高電流者，以及由於耗散大量功率而傳導「高」t流者。由於功率裝g有各種不同用途、組成及操作，故可達成上列首二特色（亦即低電阻）而被達成第三特色（低熱阻）’反而理想上封裝體將提 497239 A7 B7 經濟部智慧財產局員工消費合作社印製五、發明說明（）電阻及熱阻二者。第四特色，亦即橫向或直向高電流規定功率封裝體理想上可應用至橫向及直向功率裝置，但二取向中之至少一方向須爲可傳導高電流。當然封裝體必須具有高度製造能力，原因在於功率電晶體的用量大，全球每年耗用數十億單位。任何特有的製造重複性及產能問題皆可能導致此種裝置的供應商且可能裝置使用者悲慘的下場。另一項問題爲成本低，包括封裝體材料成本及其製造成本。其中材料成本較爲基礎，原因在於某些材料例如金線、塑膠成型件、銅引線框等的·價格係基於全球原料市場價格，而實質上無法透過單純提高半導體產能而予改變。使用較小量材料的封裝體設計於製造商較爲價廉。封裝體於功率用途上的可靠性，表示其必須可忍受功率裝置使用上常見的操作條件，例如電流尖峰，比一般更高的周圍溫度，明顯自行加熱，由於重複熱過渡造成的熱震等。重複電流脈衝或加熱可能激起疲勞關聯的故障，特別於冶金接面及交界面尤爲如此。以愈少交界面爲較佳。需要二端子封裝體用於二極體、變遷阻遏器及熔絲，支援至少三個連結的封裝體可用於分立電晶體。四個連結高達八個連結用於智慧型功率半導體組件之變因極爲有價値。超出八個分立連結的功率封裝體技術的用途集中在功率積體電路。低外廓表面安裝封裝體雖然並非通用所需，但可方便用 -5- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

497239 A7 五、發明說明（於PC板的製造，屌闵左认义壯、 JL π _ -, ;、於低外廓封裝體的功率裝置具有同一片板上其它Ic的相 ^ i ^ ^ . 争徵，因而可避免特殊處理所…某些情況下例如電池封 =低外廊封裝體對於滿足終產品的嚴苛厚度要= 小足跡通常與整體產品大小有關，特別於可攜式電子裝置，此處尺寸大小爲消香I _ 入j局凋費者購貝的重要標準考量：愈小愈佳0 ^ 於相關考量方面，封裝體於電路板上的足跡愈小以及本有的半導體晶粒愈大，則對一指定大小而言其性能愈佳雖然此等目標似乎顯然易明「但事實爲今曰功封裝2技術無法充分滿足此等成本效益需求，於某些情況下絲毫也無法滿足此等需求。 / ° 表面安裝封裝辦法經濟部智慧財產局員工消費合作社印製圖1説明習知先前技術表面安裝封裝體之製造流程，例如原先發展供1C用的8接腳小型外廓（s〇_8)封裝體，戈泛在 3接腳小型外廓電晶體（SOT23)封裝體。流程始於一或=個半導體晶粒，一金屬引線框，及導電環氧樹脂或焊料附著晶粒於引線框的稱作晶粒襯墊區。然後總成經接線，使用金線（或某些例使用鋁線）連結封裝體的金屬「柱」至裝罾或1C的鋁接線襯墊。接線係使用熱壓或超音波技術而達= 良好電連結及足夠機械強度而可忍受隨後的製造步驟及操作條件。於接線後，引線框仍然由一系列金屬帶或繫桿= 持在一起，引線框置於模具内隨後使用熱液體塑膠也稱作 6- ^/239 A7 、發明說明（成型化合物注入。塑膠冷钾後’對接線、晶粒襯墊及封裝體引線提供機械剛性，故外部引線可由任何繫桿夹緊，如此分開該單元與任何其它於同一根繫桿製造的其它單元。最後，引線彎成最終形狀，彎曲過程要求「爽緊」引線’因此不當機械應力不會加諸塑膠封裝體上結果導致膠裂開。圖2舉例説明先前技㈣線框10包含-重複基本單位 11(帶有晶粒觀整12及引線總成13A及13B)於—長條上重土25次。長條包含三根繫桿，將重複基本單位於長條 ^固足在-起，直到塑膠射出成.型後稍後分開時。，二外繫桿“A及14C，維持封裝體引線"A及咖定 ”及一内繫桿14C維持晶粒襯塾12於组裝過程的牢足。接腳的實際數目隨封裝體改變，常用3_，6_，8 ::-及16接腳封裝體。端件16(位在各端)藉牢固固 =，14B及14C而將整個長條於製造過程中夾持在— 圖3A-3G顯示圖丨所示流程步骤之剖面圖。圖3A之引線框10包括中心晶粒襯整及 a 15B。於圖3B，半導俨曰妒Α及 (圖中未顯示))附著至使用焊 # 叩粒硯墊12。晶粒附著操作之接垃弟-接線)存在於晶粒上，以及楔 (丁接合)存在於引線上(也稱作柱接線本纸張尺度_巾關緖準（CNS)A4 請先閱背 © 之注意事項 $*· ί裝頁訂經濟部智慧財產局員工消費合作社印製 297公釐） ^7239

經濟部智慧財產局員工消費合作社印製時。珠粒接線及楔形接線的形狀差異屬於接線機器的操作特徵。楔形接線較佳用於引線框15 A及15B以防半導體受到割斷接線關聯應力損傷的風險。於圖3D，塑膠2 1射出（以虛線顯示）而覆蓋各晶粒17及其關聯的接線18及引線l5A，15B，如圖3£之頂視圖所示。繫桿14A及14B蓄意保持未遮蓋。部分繫桿i4c由塑膠遮 I，但大半繫桿1 4 C保持未遮蓋。修整後，個別封裝晶粒及分開引線藉塑膠結合在一起。繫桿丨4 A及丨4B連同小部分引線i5A及15B藉機械切削之機切除，因而分開最終封裝成品11與同一長條上的其它成品。連結至晶粒襯墊12之繫桿14C修整爲齊平塑膠封裝體外廓21。最後，引線i5A 及15 B彎曲做表面安裝，如圖3 g所示。圖4A顯示習知先前技術s〇销裝體安裝於印刷電路板 (PCB)22上之尺寸限制。設計法則經選擇而達成高度製造能力及可靠性。例如設計法m，（接線頂上容許塑膠最小量）必須保證於任何製造條件下，任何接線18不會變暴露i亦即由塑膠凸起。接線高度又2於設定封裝體的最小可能高度時特別受限制，原因在於必須有足夠迴路高度以防由接線18意外短路至矽晶粒17邊緣或短路至晶粒=墊12 上。下表1足義此種維度之若干典型數値。 -8- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項^^^寫本頁) 裝 . •線· 497239 五、發明說明（）原則設計原則説明 ^ 數値避）故^^~~ "—---- ---— 接線頂上最小量塑膠 XI .008^ _臀止接線暴露(頂上） - --_ 接線迴路高度 X2 .013 X3 晶片厚度 0.28 ---------- 薄而不音"磨/f裂 X4 引線框厚度 ---- 0.2 ------- 4 J v 1 日却1 --—— 引線框下方最小量塑膠取个5丨深冤阻 X5 008^ 防止晶粒襯墊暴露出 ----- -------- 板上方之塑膠餘隙(疏遠） ------- X6 015 引線(非塑膠)須接觸印屈，丨雷玫# XT 總封裝體高度(側面圖） L7 最小封裝體厚度 Y1 最小引線腳 —— 引線必須著陸於印刷電路板襯替 Y2 引線最少延伸超過塑膠 ---- 需要足夠空間供引線夾緊用 Y3 最少量塑膠包圍接線防止接線暴露(側邊） —----- Y4 接線用最小柱腳寬度 ----- 需要有空間進行楔形接線 Y5 最小晶粒襯墊至引線空間 0.25 防止引線至晶粒襯墊短路 Y6 晶粒襯墊内側之引線空間 0.13 方止晶粒旁懸及斷裂 Y7 晶片邊緣内側的接線深度 0.10 防止晶粒邊緣裂開 YW 凄線長度之最大橫向維度防止接線電阻高及鬆垂 YC 最大晶粒維度(窄方向） 1.3 最大晶粒面積 YT 總引線至引線板足跡最小封裝體板面積經濟部智慧財產局員工消費合作社印製封裝體需要的實際板維度表示爲 YT = YC + 2 · (Y6 + Y5 + Y4 + Y3 + Y2 + Y1) 、 XT=X6+X5+X4+X3+X2+X1 -9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公爱） A7 B7 發明說明（經濟部智慧財產局員工消費合作社印製此處YT爲封裝體的有方向。設計法則Y7係由所“粒邊緣構造線而裂開，且允％曰L Θ 乂防日口粒因接邊緣終結或劃線密封（防止離子性污术滲漏入叩粒内邵），如刑美姑U夕曰私a 所不貫例中，具有p- 土土曰口 1石晶粒附著至封裝體晶粒襯墊3 0。曰浐襯墊及引線框可爲鋼，徊血荆從丄土 ^ °叩粒親全42之-名二由較低成本合金42組成，合二山封裝業界所共用。基材含有-區高P-型濃度區叫稱作叫及另—區重度攙雜N_型材料 ::::”材31 —不同。需要隔開_ = 材連、、.口區32之空間4G來支持二區之間的電壓差異。 n+'ii33由玻堝或氧化物層38之、接觸開口 34接觸，且以接線硯塾區金屬層35覆蓋。卜區32也由開口％接觸，開口 36伸展至晶片邊緣41，其部分由金屬層37接觸。表面由 f瑀或氮化矽鈍化層39覆蓋，但開口除外，需要開口來暴露接線襯墊區，例如暴露金屬3 5。接線襯墊附著至接線 4 2 ’典型爲金或鋁製成。珠粒接線4 3出現於接線點。需要設計法則Y7以防N+區33與帶P_基材31的接線42間短路。例如若接線4 2意外短路至晶粒邊緣4丨或p +區3 2，則可能導致電故障。同理，珠粒接線43不可使鈍化層“或 3 9裂開而造成短路至金屬3 7。不允許鋸割後的矽邊緣*丄造成矽裂開或闖入區4 0，否則將造成電故障。雖然γ 7法則因裝置而異，但該法則減少可能使裝置結構具活性的矽用量。此區稱作裝置或積體電路的「邊緣終結」。依據晶片類型、技術以及組裝的裝置或I C之最大電壓而定，其維度 10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項寫本頁) ϋ I I·. 裝 . •線」五、發明說明（可由0.025毫米變化至〇 25〇毫米，、圖2 - 4所tf封裝體中，活性矽實際利用的印刷電路板面積的百分比相當小，於小型封裝體低抵2 5 %。低面積利用率 ^成二間/良費’係由於機械設計法則如法則Y 5及γ 6所致。此外推定經由矽的頂側接觸發生電接觸矽晶粒背側及曰印粒觀塾。雖然此種辦法用於低電流〗c，垂直分立I c及垂直功率MOSFE丁令人滿意，但可能出現實質電流垂直流入曰口粒.襯塾。接線之晶粒襯塾進一步縮小有用的晶粒襯塾面積’因而縮小活性矽面積。接線也引進額外_聯電阻至封裝體。圖5 A - 5 G提供一系列先進技術封裝體之剖面圖及頂視圖’其比圖3所示封裝體更適合垂直功率分立。圖$ a舉例説明經修改的引線框50，其比習知引線框改良，提升功率耗損’以及消除接線連結至秒晶粒背倒的需求。此種先前技術設計中，多根引線5 9直接由晶粒襯墊5 2伸至封裝體外側而無需接線。晶粒襯墊5 2、引線5 9及繫桿5 4及5 5的組合共同包含總成5 6 A。如同前述習知引線框1 〇，其它總成 5 6 B係由引線5 8及繫桿5 7組成。如同先前引線框實例，整個基本單元5 1以規則性間隔重複且藉端件夾持在一起。須注思雖然總成5 6 A將引線5 9合併入晶粒觀墊5 2，但總成顯示爲晶粒襯塾5 2較大，由晶粒襯塾切出「孔」5 3。此外須澄清此種設計通常僅可用於垂直功率裝置封裝，原因在於一半有用引線專用於（短路）至基材連結。無用的接腳數目減少使此種封裝體較無法用於需要較大量電連結 -11 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項寫本頁) . 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（ 9 的積體電路。於圖5B，垂直功率裝置6〇使用焊料或導至引線框總成56A之晶粒襯整區52，接著於圖=2附著接線61包含—珠粒接線62及_樓形接線Μ，^。各線著陸於引線框而非著陸切晶粒6Q。僅可（挺形接一組接線，原因在㈣裝體反側的？丨線繫結合於請，塑膠64射出成型，如圖5E之頂視圖進—=。乱明。因-组接料電流路徑被消除，因此封裝體電^ 垂直電流裝置減低。圖5F顯示個別晶粒及基本單元二甘及其封裝體由引線框及繫桿修整後。圖5(}顯冒二引線彎曲後。、』衣置万；經濟部智慧財產局員工消費合作社印製圖6八-6〇：舉例説明及定義表面安裝封裝半導體組件之電熱特性術語，電熱特性對功率半導體裝置比較上相當重要。圖6A之示意圖中，功率则而7〇電_聯連結源:電阻7 1(具有電阻値rs)及汲極電阻72(具有電阻値Rd)。Rs 値係依據封裝體内可利用的空間而定，主要隨使用的接線數目改變。Rs由50亳歐（使用一根最小尺寸接線）至最低4 笔歐（使用多達1 6根接線）。汲極電阻Rd於圖2所示習知封裝體係同Rs。於圖5所示功率封裝體，汲極電阻單純爲銅引線電阻，典型爲1毫歐之數分之一。圖6A也示意舉例説明一半導體之熱特性，此處m〇sfet 70爲熱源’釋熱入周圍及印刷電路板（PCb ) 7 3。由塑膠封裝體直接釋熱至周圍主要係藉對流發生，具有熱阻r β ja於 160 °C /瓦之範圍或甚至更高。熱由封裝體穩態傳導至印刷 12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱）

i、發明說明（ 10 電路板係依據封裳體設計而定。於習知封裝體，熱傳導須僅透過接線由晶粒傳至引線框。&「接面」至印刷電路板《熱阻R"b約爲8(rC/瓦。假定由印刷電路板至周圍之對泥具有熱阻Uba約35。(：，則習知封裳體之總熱阻約爲ιι5 C/瓦Η吏用圖5之功率封裝體設計，&「接面」至板之熱阻R Θ jb改良至約2 〇。(： /瓦，總接面至周圍熱阻爲μ π / 瓦。雖然不夠低（理想約爲HZ瓦），但實質優於傳统冗封裝體。圖6B對單一脈衝及重複脈衝説明熱阻相對於功率脈衝時間（，秒計）之試算表曲線。熱阻被規度化成穩態（連續功率耗損）熱阻値。因此單位同連續操作。注意於短功率脈衝期間，熱阻係低於穩態値，原因在於矽本身吸收若干熱量: 約2毫秒時，曲線斜率變化反應晶粒背側及晶粒附著=影響，表示熱前進（擴散）通過整個矽晶圓到達引線框前的= 間。於約1秒時，印刷電路板、周圍及熱對流發揮作用i 若可愈早提取出熱，則於高功率脈衝操作期間，晶粒性化改良。需要較低熱阻封裝體俾改良封裝體的連續功此散0 自行加熱提升矽溫度量以下式表示 Δ T = P · R^ja 此處溫度升高又提高MOSFET的電阻。依據電路而定，兩阻增高可能導致功率耗散進一步增加及自行加飫挎古 …、日向° 13 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1-----r-------I --- (請先閱讀背面之注意事項ml寫本頁) · 經濟部智慧財產局員工消費合作社印製 497239 A7 B7 五、發明說明（ 11 封裝體電阻也對功率裝置的最大有用晶粒大小造成限制。圖6 C説明四種不同功率MOSFET技術之導通電阻相對於晶粒大小，以比導通電阻表示（亦即電阻·面積成品）爲 3，1，0.3及0.1毫歐平方厘米。就技術上而言，3〇毫歐平方厘米表示數年前（約1992年）的裝置及製程技術，〇」毫歐平方厘米則比今日業界現況裝置更先進。理想碎電阻以標示爲B，D，G及Η之細曲線説明，遵照如下關係式表示的雙曲線

R

A 装封裝體電阻標示爲R封裝體，於3.5毫歐顯示爲常數。成品曲線A，C，E及F的總電阻顯示漸近表現限於下式決定封裝體電阻最小値 R成品=R封装枝 + Il装置封装雅+

RA

A 裝置 (請先閱讀背面之注意· — —姒裝 -事項再填寫本頁) 訂：經濟部智慧財產局員工消費合作社印製雖然封裝體電阻對數代前成品的影響可忽略，但今曰新穎矽功率MOSFET技術則會因高封裝體電阻受損。矽裝置面積超過1至1.5平方毫米實質偏離其理想性能値。例如= 於〇.1毫歐平方厘米MOSFET技術以及1〇平方毫米晶粒，矽電阻爲1毫歐（曲線H)，而封裝晶粒爲4·5毫歐（曲線f)，大於石夕値的四倍，導通電阻增高造成效率減低，且增加裝置 14- 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐 A7 五、發明說明（的自行加熱，進一步造成其性能低劣。 I— mmi ϋ n pf n ϋ ϋ ϋ n I · —a n (請先閱讀背面之注意事項HI寫本頁) 圖7A-7F舉例説明多種需要功率封裝技術的先前技術垂直功率裝置變化例。圖7 A顯示垂直平面DMOSFET之剖面圖。始於重度攙雜（N + )基材81，磊晶層82生長至厚度2至 2 0微米（依據裝置的目標崩潰決定）。然後植入及擴散p _型本體區83及N+源極區84，通常自行排齊多晶矽閘極86。多晶矽閘極86與下方矽以厚度1〇〇至1〇〇〇埃的閘極氧化物薄層85隔開。閘極（以及整個裝置）通常也覆蓋於玻璃内以防短路至上方源極金屬8 8。玻璃之位置係在形成接觸窗8 7 之閘極區間移動，藉此源極金屬88可接觸N+源極區84以及通過P +區89接觸P -型本體區83。 -I線. 經濟部智慧財產局員工消費合作社印製裝置的操作涉及施加電壓於閘極8 6，因而顚倒位於碎平坦面的P -型本體區於閘極下方，且讓源極8 4與磊晶汲極8 2 間的通道導通。如虛線所示，電流於橫向方向沿裝置之平坦面流經裝置之雙重擴散通道（因而得名「平面」 DMOSFET)。電流一旦通過通道然後轉向而垂直流至反側，擴大面積直到磊晶導電區毗連鄰近基本單元的電流導通爲止。爲了封裝此種裝置，低電阻路徑須於裝置表面及背側皆可利用。閘極須連結至表面。如此不似P _ N二極體，一邊需要至少二電連結，其中一電連結須載高電流。圖7B舉例説一明凹渠閘控垂直功率MOSFET 90，類似平面DMOSFET 80但閘極係嵌置於矽表面蝕刻的凹渠。此種裝置中’暴晶層92形成於N +基材91上，接著形成凹渠間極。凹渠閘極爲矽藉光刻術及反應性離子蝕刻去除，接著 -15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 497239

五、發明說明（）形成閘極氧化物層9 5，及以多晶矽閘極9 6填補因而獲得接近平坦面。平坦面係來自於多晶矽過度填補，然後回蚀刻至接近凹渠頂。然後P -型本體區9 3形成於矽平頂介於毗鄰凹渠間。N+源極及P+本體接觸植體形成於p_型本體區 9 ^。然後玻璃概略沉積於全體表面上，隨後接觸窗9 7經蚀刻而暴露且電短路N +源極區9 4及P +區9 7至頂側金屬層 9 8。操作類似平面DM0S 80，但沿凹渠側壁垂直發生通道導通。圖7C顯示垂直平面Dm〇SFET 80或凹渠閘控dM0SFET 90ι平面圖。大半裝置由源極金屬層1〇〇覆蓋。閘極襯墊 101爲另一區與源極間隔2至15微米距離。裝置外緣也包括金屬環102短路至汲極電位（稱作等電位環或EQR)，主要引進用以達成改良抗離子遷移的可靠性。此外環爲組裝期間源極連結或閘極連結間意外短路的風險來源。矽延伸超出此環另外20至70微米，至虛線103指示位置。凸起矽之維度變化，因晶圓被切成個別晶粒時的鋸割處理造成維度變化。此晶粒區的汲極電位也偏離，封裝期間可能短路至源極或閘極連結的接線。經濟部智慧財產局員工消費合作社印製於圖7 D，金屬閘極指104向下伸展裝置中心將源極金屬 100分成一半，僅指狀物末端除外。因此需要對兩半源極金屬做封裝體連結（例如接線）以防封裝造成裝置電阻增南。封裝體連結造成碎晶粒設計的維度及縱橫比上之某些限制。此等限制於圖7E之晶粒設計更爲惡化，原因在於源極金屬H)0藉三根閘極指104分成三區段。就電性方面而 -16 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 14497239 A7 五、發明說明（經濟部智慧財產局員工消費合作社印製 T ,三個源極區段仍然並聯，但於高電流時，薄金屬層 1〇〇之橫向電阻增加裝置内電阻，因此#功率 ^ 性能降低。 τ 风於圖7F所示裝置，採用多圈餅形間極金屬106來減少整個裝置的信號傳播延遲。結果造成源極金屬分成四個完全隔離島1〇5A，105B，1〇5C及1〇5〇，要求經由封裝體設計及，線電連結至各區段。此種設計與特定封裝體外接腳不相合此種佈局，接線特別成問題，原因在於引線框的所在位置限制接線位置及角度。例如於圖8，源極接線113附著至源極金屬11〇，接線伸展於EQR金屬111之上，EQR金屬蓄意短路至汲極電位。所不實例中，EQR金屬接觸外多晶矽板113，延伸至晶粒間的劃線。鋸晶粒期間，鋸緣丨17切過多矽層丨13、矽材丨15及磊晶層116，將其共同短路於汲極電位。源極金屬丨、多曰曰石夕場板112及P -型擴散丨丨4相對於汲極以高負電位偏壓，因而反向偏壓P擴散114與N—型磊晶層115間形成的接面。若接線113鬆垂或（於射出成型過程由熔融塑膠）推入eqr 11内，則裝置將短路而不再具有功能。接線較長有助於降低短路機率，但増加裝置電阻。此乃接線涉及性能與製造性間的折衷之處。接線於製造上造成其它合併問題，部分表現爲產量減損，另外邵分於後來顯示爲可靠性問題。於圖9 b ,珠粒接線120位於活性凹渠閘控m〇SFET電晶體頂上（類似圖7B之裝置9 0的構造）可能於氧化物或於矽造成顯微裂缝。此種 17 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） (請先閱讀背面之注意事項寫本頁) i 裝訂： A7 ^^--------B7 _ 五、發明說明（15 ) 頌微裂缝太小，若未使用電子顯微鏡無法觀察到，且可能 ’、可挽回地損傷複盍凹渠的頂氧化物（玻璃）12丨（例如缺陷 A )，或抽害嵌置多晶矽閘極的閘極氧化物9 5 (亦即缺陷 B )。於極端案例，顯微裂缝延伸入矽於p _型本體9 3附近至型磊晶汲極92(亦即缺陷C)且造成接面滲漏。於更惡化木例，顯微裂缝於成品出貨給客户後且成品操作一段長時間後才變電活性（現場故障）。若希望於矽而非於引線框嘗試第二接線以及楔形接線 125，對半導體可能傷害更惡化。如圖9B所示，形成楔形，線125及接線切割126的過程產生應力線推入頂金屬98，最終推入下方矽及氧化物層。除非壓力經過準確控制，否川可把產生顯微裂缝。製造時，密切控制的機械製程要求 I系做機器；k準、監視及修復。預防性維護增加及機器停機時間增多結果導致製造成本增高。顯微裂缝問題之一項解決之道係黏合於專用接線襯墊而非黏合於主動裝置區。避免黏合於主動區，結果導致金屬電阻增高’原因在於電流須使用金屬細線匯流至襯墊區，而有用的石夕「土地面積」喪失。即令如此，楔形接線需要的面積比珠粒接線更大，因機器需要足夠空間來割斷接線。於圖9 C，珠粒接線之隔離接線襯墊（例如閘極襯墊）（以虛線130顯示且由無關金屬131環繞）大小比較調整用於楔形接線的相同襯墊形狀。楔形接線襯墊132及周圍金屬133不規則，於一方向長度更長約5 〇 %。例如2密耳（5 〇微米）金珠粒接線可接合至1〇〇微米x 100微米維度的襯塾， •18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----l·--------裝—— (請先閱讀背面之注意事項ml寫本頁) 訂： •線」經濟部智慧財產局員工消費合作社印製

、發明說明（經濟部智慧財產局員工消費合作社印製而楔形接線要求150微米xl00微米維度。於二晶片藉接線連、’口的封裝胆:（稱作晶片至晶片接線），二接線之一必須爲楔形接線。接線之另一特徵性問題爲接線於鋁間接合品質可能不佳特別於回電流用途可能不佳。於圖9 D，珠粒接線14〇及鋁襯墊141的附著顯示於點八及6附著品質不良，此處接線未能一致接觸金屬。可能出現高交界面電阻以及造成長期可信度問題。於過泥情況例如瞬間短路情況，接線可能以多種無法預期方式之任一種故障。於圖9 E，接線142於點A熔化而未熔化周圍塑膠1 4 3。於圖9 F，大電流熔化接線及周圍塑膠 (%繞點B )，暴露出接線142及產生熔化過程的副產物如氣月五或 >几積物1 4 4可能有毒。熔化過程又可能引起火警，特別對功率電晶體安裝於含有爆炸性化學品的電池包之例。隨著時間的經過又可能逐漸發生其它接線故障。電遷移故障例如示於圖9G點C，發生於電流密度高於周圍環境之處（例如接線意外摺疊之處）以及金屬原子被運離而使接線進一步變細直到電路開路故障爲止。接線並非限制功率M〇SFET之導通電阻連續減低的难一「寄生」電阻元件。垂直功率MOSFET的薄頂金屬也促成裝置笔阻。參照圖1 〇 A，安裝於引線框15 0的凹渠閘極垂直功率裝置包含一重度攙雜基材151，一活性磊晶層含有凹渠閘極MOSFET裝置，一薄金屬層153及一接線154。各區界4促成成品電阻。於基材15 1及暴晶層15 2之例，電阻發 (請先閱讀背面之注意事項vUi寫本頁) 裝訂· •線· -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） A7 ^ ^— -------— B7 nr 17 'A、發明說明（）經濟部智慧財產局員工消費合作社印製生於垂直電流流動万向。於引線框15()電流流動，而橫向 (亦即垂衫方向）具有極少電壓降，原因在於銅具有極低電阻係數且引線框相當厚（超過175微米或175毫米）之故。-但頂金屬層153厚度僅2至4微米，典型比引線框薄5〇倍。因接線154未遮蓋晶粒表面，故由數千至數萬個電晶體流出的電流於達接線之前於橫向流動距離高毫米。電阻 Ru可能促成裝置的1毫歐電阻。接線154之電阻促成每線十分之數毫歐，但並聯大量接線（例如15接線）加總至數毫歐。因頂金屬層的橫向電阻，故各電晶體單元並未眞正並聯。圖10B之示意圖舉例説明有限橫向電阻16〇存在於毗鄰 MOSFET裝置1 6 1間。總源極電阻隨著至最接近的接線距離而增加。不幸，4微米金屬由1(：處理標準而言已經相當厚（大半1C使用的金屬厚度遠低於1微米）。此種厚層要耗用長時間才能沉積，且若沉積過厚可能裂開。但接線長度加長來使接線更一致跨裝置表面也同樣成問題，原因在於其可能增加接線電阻162達等於橫向展開電阻減少量而降低Ru橫向電阻。如圖10C顯示的構想，任何縱橫比（至最近接線距離除以沿晶片寬度之接線間距）皆危害增加更多並如％叩體所得效果。由於展開電阻增加，結果造成成品的金屬笔阻增向最終抵消電晶體電阻所得的任何效果。如電阻曲線（對應線圖左歪軸的曲線）所示，具有較高縱橫比的較大面積裝置漸近地趨近某種最小電阻。導通電阻-面積乘積（亦即對應右歪軸曲線）實際增加，使裝置對相同性能而 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項寫本頁) Μ 裝 . -丨線· 497239 A7 經濟部智慧財產局員工消費合作社印製五、發明說明（言變得更昂貴。圖11A-11 E摘述晶粒佈局及封裝體設計間可能的某些交互作用考慮的述全郅接線相關議題。於圖1 1 a，舉例説明使用習知1C封裝體（例如圖2所述）封裝垂直功率裝置的問題。裝置17〇的底側没極連結至晶粒觀整m，而頂側源極係經由接線176連結至接腳173。頂側閉極連結係藉導線 175接線至接腳172。因引線框η】未直接連結至汲極接腳 174 ’故要求接線177作爲由汲極接腳至晶粒襯墊Η〗的向下接合。圖11A之封裝裝置有無數問題包括：有大的接線電阻；、有高熱阻；垂直裝置需要的向下接合結果導致額外接線電阻；向下接合限制晶粒的最大尺寸，進—步增加導通電阻；跨晶粒表面的橫向展開電阻大；以及源極接線角度受限制。)圖1B肖下接合經由汲極接腳合併入晶粒襯墊而消 ^如圖5之封裝體)形成新晶粒襯塾總成178，降低封裝體降《阻且有助於較大晶粒面積。圖uB之封裝體仍有典數問題包括：^接線電阻高’特別接線數目有限造成電阻高；塾：你因在於+數接腳皆繫結至晶粒襯跨晶粒表面的橫向展開電阻大；以及訂線 i紙張厂度適用τ國國家標準(cns)A4^^ -21 - 297公釐） 19497239 發明說明（源極接合角度受限制圖1 1 c中’源極接線176數目增至】5。額 :原極接腳共同繫結成_匯流排18。而導入，如此框上的楔轉線可利用面m此種封裝圖ΠΒ之封裝體。又，圖uc之封裝體也有無數^亦即： ^接腳數目低，原因在於半數接腳繫結至晶粒觀整而大半其它接腳則專用於源極；跨晶粒表面的橫向展開電阻大；源極接線電阻雖然低但仍不可忽略；以及源極接合角度受限制。、圖1 1 cI封裝體的源極接合角度限制例顯示於圖^ ^ D。類似圖7F之晶粒設計中，晶粒179分隔成三個隔開源極區段S A，SB及SC。源極接線入s a區段須橫過接近閘極接線 175的閘極襯墊，此乃製造上所無法接受。更大型接線也無法降低總電阻。如圖丨丨E所示，源極接線Π6以較大直徑接線182置換（例如5〇微米接線以乃微米接線置換）結果導致電阻增高，因接線數目減少故。閘極襯墊的大小也增加俾配合較大型閘極接線181，進一步縮小主動區面積。另一種封裝技術爲圖12A_12D顯示的功率封裝體τ〇_ 220族群，但遠比至目前爲止説明的塑膠表面安裝封裝體更昂貴。此種功率封裝體單獨材料成本已經超過多種s〇-8 型表面安裝成品的整體成品成本。雖言如此，由於其低熱 -22· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） j 裝--- (請先閱讀背面之注意事項me寫本頁) .. -應線k 經濟部智慧財產局員工消費合作社印製 497239 A7

五、發明說明（）經濟部智慧財產局員工消費合作社印製阻故已經建A其用途特別用於汽車業。於圖12A，TO-220封裝體包含晶粒襯墊191其也有一熱井及外部安裝凸耳。汲極接腳192合併入晶粒襯墊i9i，而源極接腳193及閘極接腳194分別透過接線195及196連結。於量產設計，接線195及196選用相同大小，典型爲14或2〇密耳鋁線。但大型源極線若用於閘極接觸則可能由於需要過大閘極襯墊而浪費有用面積。使用二不同大小接線表示組裝過程需要多次通過，增加整體封裝作業成本。如圖 1 2B所示，凸耳191覆盍封裝體背部，伸展超出塑膠又 3 5%或以上。結果表面安裝封裝體的面積利用率低於s〇_ 8 ’亦即浪費電路板面積。、圖以舉例説明裝置之剖面圖，顯示大半凸耳未由塑膠覆蓋且未安纟至任冑石夕晶幸立。凸彳的延長部冑冑上未能改良裝置的熱阻或電阻因而浪費面積。圖12C之筆直腳τ〇_ 220典型係用於貫穿孔構造。二變化例亦即具有類似大小的D2PAK及較小的DPAK具有類似组成，但引線被修整得較短且彎至表面上。其它此種封裝體主要限制爲可配合的接線數目有限，更甚至提供的接腳數目有限（典型至多3至7)。有限的接腳中’中心接腳192爲冗餘，原'因在於其電氣性質同背側凸耳191。因此雖然背側金屬爲良好構想，但並杳 220封裝體族群無法適應近代低成本封裝技術^特別無法用於較高接腳數目裝置例如功率IC。 ®13A-13E舉例説明替代封裝技術，主要用於高接腳數 --------r--------裝--- (請先閱讀背面之注意事項HI寫本頁) · -23- 497239 A7

閱讀背面之注

气丁五、發明說明（22) 著土印刷電路板。此種例中，需要鈍化劑2 11來保護晶粒不受離子性污染。凸塊及球栅陣列封裝體的問題爲費用高，且可信度相當差’特別用於功率用途。凸塊交界面2〇2及2〇3於熱週期及她加功率脈衝期間由於各種不同材料的熱膨脹係數差異因而變劣化。雖然凸塊技術係無接線，但並非低成本的量產支術播法支援垂直傳導裝置，故用於功率ic的用途可疑’用於垂直功率裝置的用途不佳。 |』1要有一種無接線（BWL)封裝體技術具有低成本，高度製造能力以及類似so_8封裝體構造的高度可靠性但（理想上）帶有類似D2PAK的熱阻。雖-然至目前爲止，曾經嘗二，入無接線功率封裝體，但大半遭遇類似問題包括應二二晶粒裂開、排齊、及多引線引線框的共面問題。根據本發明之一特徵方面之引線框含有減薄部分，於此處％作Γ凹口」。凹口係位在引線框附著於晶粒時引線框 f過半導體晶粒邊緣位置。因而凹口避免引線框與存在於晶粒邊緣的電氣元件發生短路，即使引線框朝向晶粒彎曲 :如此。一引線框可含有多種不同圖樣設計的凹口來配合一或多個不同大小及形狀的晶粒。口根據本發明之另一特徵方面，引線框之引線含有—「庐溝」，作爲當引線背向半導體晶粒加壓時的環氧樹脂或：料的容納處。因而避免環氧樹脂或焊料由引線向外1 接觸另，引線，或環氧樹脂或焊料由另一引線向外展= 497239 A7 _B7_ 23 五、發明說明（）造成引線間的短路。根據本發明之又另一特徵方面，引線含有多孔或多凹坑其可作爲環氧樹脂或焊料的容納處因而防止毗鄰引線的短路。圖式之簡單説明圖1爲習知塑膠表面安裝半導體封裝之流程圖。圖2顯示習知帶有端件的引線框之平面圖。圖3 A - 3 G説明習知表面安裝半導體封裝體之處理流程。圖4 A及4 B舉例説明習知表面安裝封裝半導體晶粒之剖面圖。圖5A-5G顯示製造垂直導電裝置之表面安裝半導體封裝體之處理流程。圖6A-6C爲構想圖及線圖，顯示表面安裝半導體封裝體之電熱特性。圖7A_7F説明各種垂直電流流動功率MSOFET之構造，包括平面DMOSFET及凹渠閘極DMOSFET。圖8顯示因接線鬆垂而可能接線短路至晶粒邊緣及等電位環（EQR” 圖9 A - 9 G顯示各種接線相關設計限制及故障機構。圖10A-10C説明垂直功率裝置封裝體之橫向分布電阻效應。圖11A-11E顯示垂直功率MOSFET之引線框設計及接線圖。圖1 2 A - 1 2 D顯示於T 0 - 220及衍生所得封裝體之熱凸耳 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） " ______1 — — — — — — — · I I I (請先閱讀背面之注意事項HI寫本頁) . -丨線」經濟部智慧財產局員工消費合作社印製

發明說明（ 24 型構造。圖13A-13E説明倒裝晶片及凸塊封裝技術的範例。圖14 A-14F説明根據本發明之二端子無接線封裝體。圖14G-141成明使用先前技術之二端子無接線封裝生的問題。％圖1 5顯tf單階無接線夾置封裝體及引線框之剖面圖。

圖1 6A及1 6B説明於無接線封裝體邊緣可能發生題。 J 圖16C説明金凸塊維持引線框遠離晶粒邊緣之封裝之面圖。圖16D顯示封裝體之剖面圖，-其中引線框的下座隔開線與晶粒邊緣。圖16E説明封裝體之剖面圖，其中下座組合引線框的— 階而分開引線與晶粒邊緣。圖16F顯示一封裝體之剖面圖，其中下座及引線框之— 階組合金凸塊而分開引線與晶粒邊緣。圖1 7 A - 1 7 Η顯示封裝體設計之引線共面問題。圖171及1 7 J顯示用於連結的環氧樹脂或焊料向外展開因而造成毗鄰引線間短路之方式。 - 圖18Α爲製造一功率M〇SFET封裝體之已知方法之流程圖’封裝體含有一無接線源極連結及一接線閘極連結。圖18B-18G爲視圖舉例説明圖18A之方法。圖19A爲含一晶粒及帶總成之功率m〇SFE丁封裝體之已知製法之流程圖。 -2Ί - 本紙張尺度適用中國國家標準（CNS)A4規格⑽x 297公爱1 " ------- (請先閱讀背面之注意事項寫本頁) F'裝 · 經濟部智慧財產局員工消費合作社印製 A7 ----------B7 -- 五、發明說明（）圖1 9 Β - 1 9 R爲視圖舉例說明圖丨9 a之方法。圖2 Ο A爲根據本發明> ilr ^ . 豕+ 4月導體封裝體之剖面圖，其中頂引線框加凹口且含有蠻Α ,, ^ 八尋曲’故引線係於相等高度離開塑膠包囊。圖2 0Β爲根據本發明之半導體封裝體之剖面圖，其中頂引線框加凹口及底引線框含有下座，故引線於相等高度離開塑膠包囊。圖2 0C爲根據本發明之半導體封裝體之剖面圖，其中頂引線框加凹口及引線未於相等高度離開塑膠包囊。圖20D爲根據本發明之半導體封裝體之剖面圖，其中底引線框加凹口及引線未於相等高渡離開塑膠包囊。圖20Ε爲根據本發明之半導體封裝體之剖面圖，其中底引線框加凹口及頂引線框含有下座，故引線於相等高度離開塑膠包囊。圖2 1爲帶有凹口之無接線封裝體之已知製法之流程圖。圖2 2 A - 2 2 Κ爲視圖舉例説明圖2 1之方法。圖2 3 A - 2 3 C爲剖面圖舉例説明帶有凹口之無接線封裝體之變化例，其包括一頭塊附著於晶粒底部。圖24A-24C説明一封裝體，其中引線框之凹口係覆於晶粒整體周邊上方。圖25 A-25H顯示可用於配合多於一種晶粒尺寸之引線框。圖26A-2 6E顯示特別設計用於頂面有閘極及源極端子之功率半導體晶粒之引線框。 -28- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） I —i an m —rr_· ^^1 I— 1 ϋ I · ·1 I (請先閱讀背面之注意事項HI寫本頁) 訂： --線. 經濟部智慧財產局員工消費合作社印製五經濟部智慧財產局員工消費合作社印製 A7 26^----—— 發明說明（）圖27Α爲引線框之平面圖，其含有凹口可用於接觸各種形狀及大小之晶粒。圖2 7Β爲圖27 Α引線框附著於特殊大小晶粒之剖面圖。圖28A-28E顯示壕溝用於引線框防止環氧樹脂或焊料由引線下方向外展開而與其它引線造成短路。圖2 8F-2 8L顯示含各種圖樣壕溝及凹口之引線框。圖29 A及29B舉例説明一種引線框，其含有一口袋或空脸以防環氧樹脂或焊料向外展開。圖30A-30C舉例説明含有複數凹坑或孔而防止環氧樹脂或焊料展開的引線框。發明説明一一端子無接線封裝體圖14A-14I舉例説明需要表面安裝封裝的二端子裝置之若干無接線（BWL)封裝體構造，二端子裝置例如piN二極此、’交遷阻遏器、增納二極體等。封裝技術也可用於電容器、熔絲及其它被動組件。圖14A之封裝體300之構造中，二實質上平行的引線框 3 02及3 04，夾置一半導體晶粒3〇6，晶粒有一導電頂面及底面。引線框302及304附著於晶粒3〇6，帶有（銀填充.）的導電性環氧樹脂或焊料中介層3〇8，31〇。引線框引線於二不同高度（相對於印刷電路板）由封裝體3〇〇送出且彎西而腳 302A及304A位於相同平面上用以安裝於印刷電路板表面 3 11。總成涉及安裝晶粒306於第一引線框3〇4，如圖丨4B I平面圖或圖1 4 C之剖面圖所示。晶粒附著較佳係藉配送 -29- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項Θ寫本頁) 裝 497239 A7 經濟部智慧財產局員工消費合作社印製五、發明說明（導電性環氧樹脂於引線框上、或晶粒背側以及加壓將環氧樹脂擠壓成爲順著晶粒厚度均勻的薄層。理想上，依據環氧樹脂而定，於125至390 °C之半固化時間壓力應維持1〇分鐘至5小時。中心繫桿304B及邊緣繫桿3〇4C以點線示於圖 1 4 C説明其位置。於圖14D，第二（頂）引線框302或晶氣306以另一層導電性環氧樹脂塗裝。其次引線框302定位於或排齊於晶粒 06 (或引線框304 )且再度以經過控制的壓力擠壓一段長時間而重新分布環氧樹脂308成爲均勻薄層。圖丨4 e以剖面圖顯示相同夾置物，再度分別以附圖中呈點線正交凸起的中心及邊緣繫桿302B及302C。此種設計中，頂引線框3〇2之中心繫桿302B位於底引線框304之中心繫桿3〇4B左方一段距離d。由於頂及底中心繫桿302B及304B的偏位，可均勾施用減少引線框扭曲結果造成夾置物的壓縮不均。理邦上，引線框係以恆壓保持定位至硬化完成。圖1 4 F舉例説明晶粒分開（修整）期間控制繫桿上壓力的需求。修整刀片向下壓力產生各引線框以矩心爲中心的扭矩’由於高度不同故扭矩不同。本發明之較佳具體實施例中，中心繫桿302B及304B的壓力偏離扭曲運動。如圖14(} 所示，若無此補償力，則半導體加壓於右側，結果導致粒I開D ’或於左側拉開導致位置E或F的環氧樹脂破裂又至於本發明之一種屬性，相等的方向相反的力或扭矩可外加至引線框以防引線彎曲期間的傷害（參考圖14H)，防止塑膠裂開G或塑膠離層Η，如圖141所示。業界對此等 -30 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — — — — — — — — ___ (請先閱讀背面之注意事項ml寫本頁) · --線· 曰曰 497239 A7 B7 ^ ，心 28 五、發明說明（）封裝體的嘗試尚未採用平衡扭矩辦法。封裝體裂開及可靠性等缺失促成此種產品即使經過三年的工程開發仍無法製造上市。要言之，由於引線框相對於晶粒爲非對稱，故於引線框附著於晶粒期間或引線的修整或彎曲期間可加扭曲至封裝體。此種扭矩可能導致封裝體離層或其它傷害。假設頂引線框伸展至晶粒右側及底引線框伸至晶粒左側，如圖丨4 A -1 4 I所示，來自頂引線框的扭矩爲順時間方向而來自底引線框的扭矩爲逆時針方向。爲了對抗此等扭矩，頂引線框的中心繫桿偏向底引線框中心繫桿的左側。於頂引線框伸展至晶粒左側而底引線框伸展至晶粒右側之封裝體，頂引線框之中心繫桿係偏位至底引線框中心繫桿右側。圖1 5説明二端子BWL封裝體之變化例，此處引線框之下座320(由塑膠322包住的結構）可使引線於距離電路板等高有塑膠冒出。圖1 6 A - 1 6 F顯示頂引線框330與晶粒邊緣或EQR 332間可能發生電短路，以及各種設計來使此種短路可能減至最低。於圖16A，鈍化層334覆蓋EQR頂而降低短路風險。包囊塑膠示於335。本具體實施例之另一特色爲平坦金屬層 336位在襯墊窗之鈍化層頂端等高。此層可改良bdl引線框與晶粒金屬化間的電接觸。填補金屬爲鎢，藉化學氣相沉積沉積及回蝕刻平坦。否則該層可以銅沉積成厚層且使用 CMP (化學機械拋光）研磨平坦。於圖10B ’未鈍化晶粒附著於bwL引線框，覆蓋射出塑 -31 -

本紙張尺度適用中國國家標準(CNS)A4規格（210 x 297公爱I * I βϋ n ϋ i·— n n n 1 n I I (請先閱讀背面之注意事項n寫本頁) 丨線』經濟部智慧財產局員工消費合作社印製 A7 '--------------B7 29 ---- 五、發明說明（）膠335以防引線框與Eqr或晶粒邊緣322間短路。此種情況下’第一層金屬338維持引線框不接觸金屬層34〇直到塑膠引進間隙爲止。另外，圖16C之金凸塊342可用以維持引線框344遠離晶粒邊緣346，此處以引線框344及348顯示，相對於板352以兩種不同高度離開封裝體350。於圖16D，頂引線框354之下座352用以防止接觸晶粒邊緣356。引線框354未伸展於晶粒358外緣上，故該附近未發生短路風險。但於此種設计’金屬引線354及360於不同高度離開封裝體362，因此需要有扭矩平衡方法來防止晶粒及塑膠裂開。此種扭矩問題於圖i 6 E之設計、藉迴路設計減至最低，迴路没计組合下座364及階366，故引線368及370於封裝體兩邊太相等咼度離開封裝體3 7 2。圖1 6 E説明使用導電性環氧樹脂374附著引線框368及37〇至晶粒371。圖16F顯示相同封裝體372，使用金屬凸塊376附著引線框368至晶粒371。三端子無接線封裝體雖然於BWL封裝期間（如前述）外加零扭矩及恆定一致壓力足夠製造二端子垂直裝置，但三端子裝置例如BWL封裝體的垂直功率MOSFET的組裝並非如此直捷。 · 圖1 7 A - 1 7 J説明3端子B W L封裝_引線共面的一大問題。於圖17A，下座引線框402及矽晶粒404(外加導電性環氧樹脂黏著劑406)如圖17B排齊與接觸。理想上，恆定壓力及最小扭矩將以相等力擠壓閘極引線4〇8 (隔離細引線）及較的源極金屬4 10至晶粒表面上。但事實上難以保塔一引 -32- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -I L --- (請先閱讀背面之注意事項寫本頁)

一^J --線‘ 經濟部智慧財產局員工消費合作社印製 497239 A7 B7 30 五、發明說明（ -1----r--------裝--- (請先閱讀背面之注意事項H寫本頁) 線408及410的附著面爲共面，表示於相等高度。繫桿（圖中未顯示）容易彎曲小量，故閘極引線408的附著面例如位置略高於源極引線410的附著面。如圖1 7 C顯示，此項共面問題的後果爲閘極引線408未以足夠力壓迫於晶粒404而重新分布環氧樹脂。結果閘極引線408呈現與閘極襯墊4 12接觸不良（或無接觸）（顯示於圖17A)。 — 爲了進一步澄清此項議題，圖17D説明下座引線414適當加壓至環氧樹脂中間層416而與襯墊418做良好接觸。於圖 17E，下座引線420平行襯墊418表面但未曾接觸，結果導致斷路及裝置故障。於圖17F，引線422僅扭曲接觸於跟部，而於圖17G僅引線424的腳趾接觸環氧樹脂416。於圖 1 7 Η，引線426幾乎未接觸環氧樹脂410，但其接觸輕微故未能適當重新分配環氧樹脂416，結果導致電接觸不良。於圖171之剖面圖，環氧樹脂43〇以過大力擠壓（或施用過多環氧樹脂），結果導致源極引線框432與閘極引線框434 間的橫向短路，示於圖17J之平面圖。經濟部智慧財產局員工消費合作社印製由於共面問題令人氣餛，故許多公司放棄無接線閘極接觸，轉而使用閘極接線組合無接線源極連結。此種混成處理流程圖顯示於圖18Α。此流程中，環氧樹脂_晶粒附著 ^及^部分硬化）於晶粒與頂引線框間，接著倒裝晶粒，透過裒氧树月曰附著土底引線框。未採用先前揭示之控制扭矩辦法難以維持均勻一致的交界面環氧樹脂層。此外於此流程圖，接線須發生於Bwl晶粒附著之後。接線後，仍須進行成型、修整及形成。圖18Β顯示頂引線框 -33 497239 A7 B7 五、發明說明（31) 440使用環氧樹脂附著於晶粒442。彎曲金屬駝峰引線框 440(亦即階上下硬化引線框）造成難以達成一致晶粒附著操作。晶粒附著後，圖丨8 c之平面圖顯示頂引線框44〇之 B WL邵444 ’較短的「跳水板」件446用於接線閘極。即使有繫桿繫在一邊，接線過程仍難以保持引線框44〇穩定。於頂引線框440附著於晶粒442後，底引線框448使用導電性環氧樹脂附著於晶粒，如圖1 8 D之剖面圖及圖i 8 E之平面圖所示。再度，控制晶粒附著及硬化期間的扭矩及壓力對獲得可靠成品而言具有關鍵重要性。然後閘極引線 446使用接線450接線，如圖18F之透視圖顯示。注意閘極引線446之機械性質類似跳水板。於接線期間游離端極少有支持。其活動造成閘極接線452的品質可疑多變。圖1 8 G 顯示塑膠成型後的另一透視圖（以虛線454顯示）。設計不對稱因而造成其製造方法困難且無法重複再現。另一樣避免共面問題之辦法顯示於圖丨9 A之流程圖。此種辦法中’晶粒首先附著於銅帶層形成晶粒與帶總成，隨後晶粒與帶總成附著於習知引線框。第二附著後，此部分仍需接線而連結裝置的閘極。隨後將結構成型、修整及形成。 . 於圖1 9 B，再度爲駝峰金屬件，本例之「帶」460對正晶粒462。帶460之寬度均勻（參考圖1 9 C )，因此必須定位成不會覆蓋閘極接線襯墊464 (參考圖1 9 E )但又接觸源極。帶 460於圖1 9 D之剖面圖及圖丨9 e之平面圖顯示爲源極引線籍環氧樹脂、附著至晶粒462形成晶粒與帶總成46 1。要緊地， -34- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項寫本頁) 訂·· 經濟部智慧財產局員工消費合作社印製 A7 五、經濟部智慧財產局員工消費合作社印製 __B7發明說明（焉匕峰帶460及晶粒462之腳466底面須完美共面以防製程後期出問題。圖1 9 F <剖面圖及圖丨9 G之平面圖顯示的底引線框47〇類似尋常引線框。注意雖然引線框於圖i 9 F _丨9 r顯示爲分開部件，但實際上部件係以繫桿（圖中未顯示）連結。引線框 470典型於附著於晶粒之前爲平坦，但相信可預先成形亦即已經彎曲。於圖19H及圖191，包含晶粒462及銅帶460之晶粒與帶總成461，對正底引線框47〇，其以環氧樹脂472塗裝。於此點，環氧樹脂472施於底引線框47〇，並未對應晶粒的表面特色，如閘極襯墊464。圖19J爲沿圖191所示截面j_j所取的晶粒與帶總成46 1推送至底引線框470上之視圖。顯然，晶粒462底面與帶460之腳466共面對於同時達成兩個良好的低電阻環氧樹脂接合（一者於晶粒462下方及另一者於腳466下方）具有關鍵重要性。由於二接合的面積有限，故此區促成電阻比其它至目前爲止討論的3端子bwl封裝體更高。沿圖191截面K-K所取之閘極接線區之視圖顯示於圖19K。 ' 加壓擠壓環氧樹脂後，理想上，環氧樹脂因重新均勻分布於金屬帶底部及晶粒下方，如圖i 9 L所示。但因總成全然非對稱，故一致均勻加壓難以重複再現。如圖〗9 M之剖面圖及圖1 9N之平面圖所示，隨後做接線48〇，接著射出成型形成塑膠包囊482，如圖19〇及19P所示。頻然载運南電 >瓦環氧樹脂層數目係大於其它封裝辦法， -35 ‘紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項寫本頁)

--霞 P =口 497239 A7 B7 五、發明說明（33) 圖1 9 Q所示設計爲三層，亦即環氧樹脂層484，486及 488。如圖19R所示，引進熱井492於引線框47〇下方涉及另一每氧樹脂層490。設計完全仰賴環氧樹脂層490來維持熱井492背向引線框470無需任何機構來將熱井「鎖定」定位0 再度設計的非對稱性，特別於許多環氧樹脂晶粒附著步驟非對稱’造成此種設計的量產能力可疑。顯然製程步驟數目多造成價格昂貴。分裂引線框（亦即引線框包含閘極及源極連結）的非共面表面特別成問題，原因爲於頂側晶粒附著期間的任何下座皆使共面問題惡化。非對稱三端子無接線封裝體帶有賓凹口的引線框一大改良來自於採用平坦頂引線框，亦即引線框保持實貝上平行晶粒外廓之晶粒内側。一種達成此項目的而仍然避免前述晶粒邊緣短路問題之辦法爲引線框通過晶粒邊緣之處變細或「凹口」。藉由變細或由引線框面對晶粒表面去除部分金屬可使引線框與晶粒之相對表面間距加大，因而減少或消除與晶粒邊緣、中端或等電位環短路的風險。引線框厚度可全部增厚來維持凹口區可接受的厚度標準。一具體實施例中，通常用於引線框之凹口區厚度爲〇.2毫米，無凹口區加厚15至70%，依據凹口深度決定。凹口例如可藉光刻術圖樣化及蝕刻引線框（偶爾稱作「半蝕刻」）或使用附有適當壓模的衝壓機衝壓引線框形成。兩種技術皆採用已知方法及設備。假設頂引線框僅交又晶粒邊緣的_邊，則數種基本設計 -36- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） —-----:---------裝--- (請先閱讀背面之注意事項寫本頁) . .線· 經濟部智慧財產局員工消費合作社印製 497239 A7 B7_ 34 五、發明說明（）變化法皆可行，如圖2 0 A · 2 0 D之剖面圖顯示。於圖2 0 A，底引線框500於塑膠501内部爲平坦，頂引線框502包括彎曲部504，故引線框500及502於相等高（相對於印刷電路板 506或引線腳）由塑膠501送出。頂引線框502包含閘極及源極引線，包括一凹口 508位在引線框502交叉或通過晶粒 510 —緣509之處。 — 於圖20B，底引線框520包括一下座521 〇假設引線框520 具有晶粒邊緣524的相等電位，則引線框520與晶粒邊緣 524間無短路風險，原因在於其係於相等電壓故。包含至少閘極及源極連結的頂引線框522實質爲平面（亦即平坦），但凹口 526除外，凹口 526爲引線-框522交叉晶粒邊緣529之處。理想上，頂引線框522及底引線框520係於相對於印刷電路板530及引線腳532的相等高度離開塑膠527。於圖20C，頂引線框540或底引線框542於塑膠544内皆未包括一下座或彎曲，反而引線框540及542於相對於印刷電路板546的不同高度離開塑膠544。存在一凹口 548，凹口存在於引線框540交叉晶粒邊緣549之處。圖2 0 D及2 0 E舉例説明可能的「倒裝晶粒」設計，此處有凹口的多端子引線框560係位於晶粒562下方，晶粒562 之多端子邊面向下，因而連結引線框560的對應連結。於圖2 0D，頂及底引線框564及560於不同高度離開塑膠封裝體566 ;而於圖20E，頂及底引線框568及560爲共面，原因在於頂引線框568包括一向上彎曲部分570位在塑膠566 的侷限之内。 -37- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) (請先閱讀背面之注意事項\?^寫本頁) 訂·· 經濟部智慧財產局員工消費合作社印製 497239 A7 B7 五、發明說明（）至目則a止使用的術語，「頂」引線框爲至少存在閘極及源極端子之處，亦即晶粒的多端子邊；@「底」引線框爲單-實心件。設計當然可顛倒，採用多端子引線框作爲底邊引線框’而頂引線框有單—電端子。於垂直分立功率 MOSFET，晶粒之源極側指向下而汲極側指向上。圖21顯π有凹口無接線（BWl)封裝體之製法之流程，始於一有凹口頂引線框及一矽晶粒，如此對齊二者，附著及硬化（或部分硬化）環氧樹脂晶粒，理想上係處於恆壓之下 (使用下述方法）。雖然軟性焊料可用於此步驟進行頂晶粒附著，但使用焊料之多端子引線短路機會高於使用導電環氧樹脂之短路機會，原因在於熔融焊料「濕潤」且沿晶粒表面橫向流動。其次晶粒-頂引線框總成以環氧樹脂附著至底引線框，及硬化導電環氧樹脂，理想上係於橫壓下硬化。另外可採用軟焊料附著晶粒。選擇性地，熱井於製程之此一階段使用環氧樹脂晶粒附著或選擇性使用軟烊料附著於引線框底側。整個總成含或不含熱井隨後使用塑膠成型混料射出成型，然後修整引線隨後彎曲（形成）。 · 此等步驟細節顯示於圖2 2 A - 2 2 K。圖22 A及22B分別爲有凹口 582的頂引線框580之剖面圖及平面圖。圖22C及22D爲類似的視圖，顯示頂引線框58〇位於晶粒584之上，凹口 282位於引線框580通過晶粒584 一緣之處〜圖22E爲剖面圖顯示引線框580使用導電環氧樹脂 -38- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---τ--I--------裳--- (請先閱讀背面之注意事項寫本頁) 訂· -線- 經濟部智慧財產局員工消費合作社印製 497239 A7 五、發明說明（層586附著於晶粒584。圖22F爲相對於圖22£夾角直角所取的剖面圖。 ---r---------裳--- (請先閱讀背面之注意事項寫本頁) 圖2 2 G及2 2 Η分別爲總成之剖面圖及平面圖，於底引線框588已經使用導電環氧樹脂層59〇附著至晶粒584之後。圖2 21顯示引線框580及588及晶粒584於射出成型至塑膠殼體592内部之後。 _ 圖2 2 J顯示一替代總成，此處熱塊或熱井594使用環氧樹脂層596附著於底引線框588。圖22Κ顯示頂引線框58〇、晶粒584、底引線框588及熱塊594包囊於塑膠598之總成熱井引線框設計之變化例顯示於圖23 A-23C，此處圖 23 Α對應圖20Α之熱井版本，圖-23Β對應圖20Β的熱井版本及圖23C對應圖20C的熱井版本。圖2 4 A - 2 4 C説明使用引線框凹口環繞晶粒邊緣多於一邊，避免於二者重疊區短路。各具體實施例中，單一晶粒大小匹配引線框。其缺點爲對各晶粒大小需要一種新的引線框。經濟部智慧財產局員工消費合作社印製圖2 5 A - 2 5 Η顯示接納多於一種晶粒大小的引線框設計。各引線框包括多凹口其可用於配合不同的晶粒大小。於各平面圖（圖2 5 Β，2 5 D，2 5 G及2 5 Η )，引線框的陰影部分表示凹口；於各剖面圖（圖2 5 A，2 5 C及2 5 Ε )，晶粒1號、 2號及3號表示可分別用於所示引線框的晶粒。但於圖2 5 A 及2 5 B所示二環引線框600，圖2 5 A之晶粒1號設計無法發揮效用，原因在於其將於所示兩個位置短路。圖2 5 C及 2 5 D的同、心設計引線框602可避免此種問題但僅對二端子裝 39- 本紙張尺度適用中國國家標準（CNS)A4規格（210 Χ 297公釐） 497239 A7 B7 37 五、發明說明（置有效。晶粒對正一緣（圖2 5 F )或呈格柵（圖2 5 G)可使此種二端子設計配合多引線設計，如圖2 6所示。圖2 7顯示圖 26G的3端子格柵版本。圖2 6 A顯示頂引線框6 1 0用於一功率MOSFET晶粒612，有一閘極觀塾614及一源極觀塾616。一凹口 615覆於晶粒 612的邊緣上方。圖26B顯示引線框附著於晶粒612，圖 2 6C顯示底引線框618附著於功率MOSFET晶粒612之汲極端（圖中未顯示）。圖26D及26E顯示於圖26C截面D-D及 E - E所取之剖面圖。圖2 7 A顯不晶粒之平面圖’該晶粒有十字交叉的凹口圖樣可用於附著於多種晶粒形狀及尺寸（其中一例以虛線顯示）。凹口形成平頂圖樣效果，於該處可設置環氧樹脂或焊料點。圖2 7 B爲剖面圖顯示晶粒安裝於圖2 7 A所示該種引線框上。圖2 8 A顯示使用凹口作爲壕溝來補捉過量焊料或環氧樹脂以防引線至引線短路。引線630A及630B表示構成引線 630之一部件之引線，但當封裝體完成時彼此爲電隔離。 (換言之，引線630A及630B初步藉繫桿連結而隨後割斷）。引線630A電連結至晶粒636之襯墊636A，引線630B電連社至晶粒636之襯墊636B。引線636A包括壕溝632及引線 636B包括壕溝634。顯然當引線框630壓迫背向晶粒636 時，環氧樹脂層638及640向外展開，若未察覺可能造成？丨線630A與630B間短路。圖28C-2 8E說明防止此種短路的機構。當環氧樹脂層638及640受壓迫時，其流入壕溝632 (請先閱讀背面之注咅？事項寫本頁)

— P 經濟部智慧財產局員工消費合作社印製 -40- 497239

經濟部智慧財產局員工消費合作社印製及634而非介於引線630 A及630B間形成導電橋。圖2 8F-2 8L説明於引線框上相對於晶粒之各種壕溝及凹口樣式。雖然壕溝顯示比凹口窄但非必然如此。圖29A説明具有引線650A及65〇b彼此電隔離之引線框副之剖面圖。引線65GA含有—口袋651，於其中沉積環氧樹脂層656。口袋651之位置係匹配晶粒652上凸起墊654。包圍口袋651之壁651A&651B之尺寸爲當引線框65〇壓迫背向晶粒652時，壁651A&651B「密封」環氧樹脂於口袋 651内部，如圖29B所示。圖30A顯示引線框670之剖面圖，其中形成多個孔或凹坑 672。圖30B顯示平面圖包括圖3、〇a所取的截面b_b。如圖 30C所示，當環氧樹脂670施用於引線框67〇表面且引線框 670壓迫背向晶粒674時，環氧樹脂流入凹坑672内部，因而進一步防止壤氧樹脂向外流出可能造成短路。各凹坑 672作爲環氧樹脂的貯槽。引線框67〇也含有額外保護不會短路的選擇性壕溝675。雖然已經説明本發明之特定具體實施例，但業界人士顯然易知此等具體實施例僅供舉例説明而非限制性。業界人士由此處説明顯然易知根據本發明之多種其它具體實施例0 -41 - 本紙張尺度適用中國國豕標準（CNS)A4規格（21〇 X 297公爱） (請先閱讀背面之注意事項一^寫本頁) »!裝訂· •線·

Claims

497239第89丨i6852號專利申請案中文申請專利範圍修正本(90年11月）六、申請專利範圍一種晶粒-引線框組合，包含·· 一晶粒，具有第一及第二主面；第一引線框，具有一第一繫桿連結至第一引線框之一部分，其係於第一方向對晶粒之第一主面施加壓力；一第二引線框，具有一第二繫桿連結至第二引線框之一部分，其係於與第一方向相反的第二方向對晶粒之第一主面施加壓力；其中第一及第二繫桿相對於彼此偏位，因此第一及第二引線框於第一及第二方向分別對晶粒施加的壓力於晶粒上形成扭矩。 2. y種f裝一第一引線框及一第二引線框至一半導體晶粒足第一表面及一第二表面之方法，其中該第一引線框包含一第-外繫桿及一第-中心繫桿，及該第二引線框 ^ "第一外繫桿及一第二中心繫桿，該方法包括將第 -中心繫桿置於位在第二外繫桿與第二中心繫桿間之橫向方向，使得在該安裝期間實質上纟未對該半導體晶粒施加扭矩。 3·如申請，利範圍第2項之方法，其中第二中心繫桿之位置係；I於第一中心繫桿與第一外繫桿間之橫向位置。 4.如申請專利範圍第3項之方法，包含施用導電性環氧樹脂至叩粒之第一及第二表面且允許環氧樹脂硬化。 5·如申！專利範圍第4項之方法，其中晶粒於環氧樹脂硬化期間貫質上未接受扭矩。 6.如申請專利範圍第5項之方法，包含修整引線框因而分開申請專利範園外繫捍與引線，其矩。、、日日粒於修整期間實質上未接受扭 7·如申請專利範圍第6項其中晶粒於彎曲期間實二/ ’包含彎曲-或多根引線， 8.—種半導體晶粒封裝二/接受任何扭矩。著於晶粒之-表面，複I。—半導體晶粒及—引線框附緣，一凹口形成於至少引績由表面伸展超出晶粒邊通過晶粒邊緣之位置根引..桌’位在該至少—根引線晶粒之一側上。置，凹口係形成於至少-根引線面對 9. ^申請專利範圍第8项之半導體晶粒封裝—〜、，泉框附著於晶粒之第二 ^ " 罘一引伸出超出晶粒之第二緣：：：=線由第二表面之第二引線，位在第1的形成於第二引線框罢^ 在弟—引線通過晶粒之第二缘上之f 置，弟二凹口係形成於第二引線面對晶粒之一例上位 10·:中請專利範圍第9項之半導體晶粒封裝，包:塑" 囊包封晶粒，第一及第二## 匕塑膠包伸出。、，泉係於相等高度由膠囊 η.如申請專巧圍第1。項之半導體晶粒 12· —種引線_ Λ '引線_ 數引線係_囊内部位置彎曲。、中弟一複結於與-封裝體内部之半導體晶粒形成電連含一引線’引線有複數凹口用於多於却尺寸之晶粒，凹口之—係料各晶粒之I 緣上。 2- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐）