CN1293628C - 以导线架为芯片承载件的半导体封装件及其制法 - Google Patents

以导线架为芯片承载件的半导体封装件及其制法 Download PDF

Info

Publication number
CN1293628C
CN1293628C CNB021489750A CN02148975A CN1293628C CN 1293628 C CN1293628 C CN 1293628C CN B021489750 A CNB021489750 A CN B021489750A CN 02148975 A CN02148975 A CN 02148975A CN 1293628 C CN1293628 C CN 1293628C
Authority
CN
China
Prior art keywords
chip
pin
packing colloid
semiconductor package
chip carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021489750A
Other languages
English (en)
Other versions
CN1501489A (zh
Inventor
庄瑞育
詹连池
黄致明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB021489750A priority Critical patent/CN1293628C/zh
Publication of CN1501489A publication Critical patent/CN1501489A/zh
Application granted granted Critical
Publication of CN1293628C publication Critical patent/CN1293628C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

以导线架为芯片承载件的半导体封装件及制法。该半导体封装件使用一导线架，具有一芯片座及多条与该芯片座间隔有一预定距离的管脚，各管脚由内管脚及外管脚构成，使该内管脚朝向该芯片座，该外管脚具有一端部。然后，接置至少一芯片于芯片座上，并电性连接该芯片至内管脚。接着，在导线架上形成一第一封装胶体包覆芯片、芯片座及内管脚，再注射形成一第二封装胶体，使其包覆第一封装胶体及外管脚，令外管脚的端部外露出该第二封装胶体以与外界装置成电性连接关系。该注射成型技术完成的第二封装胶体使外露的端部免受溢胶的污染，能确保半导体封装件与外界装置的电性连接品质。

Description

以导线架为芯片承载件的半导体封装件及其制法
发明领域
本发明是关于一种半导体封装件及其制法，特别是关于一种以导线架为芯片承载件(Chip Carrier)的半导体封装件，使至少一芯片承载在该导线架，以及制造该半导体封装件的方法。
背景技术
多媒体卡(Multi-Media Card，MMC)封装件做为一种小型集成电路(Integrated Circuit)装置，具有内存芯片(Memory Chip)及/或控制芯片(Controller Chip)，用于储存及处理有关数字图片及影像资料等多媒体信息，其中，该内存芯片及/或控制芯片是载接至一芯片承载件(ChipCarrier，如基板)上，使芯片电性连接至外界装置进行运作并发挥芯片功能。
图3A所示的是，美国专利第6,040,622号案发明的多媒体卡封装件，它是在一有机(Organic)材料制成的基板10上，如电路板(CircuitBoard)，敷设一封装胶墙11，使其形成一置晶空间，令基板10的一预定置晶区域12外露在该置晶空间中，然后接置至少一芯片13在该外露的置晶区域12，使该芯片13容置在置晶空间内，再将注射成型的塑料14(Injection Plastic Material)填入该置晶空间中以包覆芯片13。在另一实施例中，如图3B所示，先将芯片13接置在基板10的置晶区域12上，然后用环氧树脂(Epoxy Resin)15包覆芯片13，再进行一加盖(Lidding)作业，粘接一盖件16至环氧树脂15上。
上述多媒体卡封装件的特点是：载接至基板10上的芯片13是借焊线17(如金线)电性连接至基板10，该焊线17通过贯穿于基板10中的导电贯孔(未图标)至作为封装件的输入/输出(Input/Output)端的端部18，如图3C所示，该端部18是形成在基板10的一相对于承载芯片]3的表面上、并外露能与外界装置(未图标)形成电性连接关系，这样能降低整体封装结构的厚度使其有效变薄。然而，以有机基板作为芯片承载件往往使封装件的生产成本过高，不利经济上考虑；也就是，为顾及集成电路小型化，基板在制造过程中常需经过精密的线路设计及布局，从而导致基板成本过高(基板单价往往占制成品整体成本的50％以上)，进一步压缩多媒体卡的利润空间。再有，上述多媒体卡封装件的工序较为复杂，当以批次(Batch)方式制造多条如图3B所示的封装件时，需经历粘晶(Die-Bonding)、焊线(Wire-Bonding)、模压(Molding)、切单(Singulation)及加盖等作业，增加工序复杂性，也提高了生产成本。
有鉴于此，台湾专利公告号第484222号发明了一种使用导线架作为芯片承载件的多媒体卡封装结构，以解决上述成本过高等问题。如图4所示，此封装结构采用的导线架20具有一芯片座(Die Pad)21及多条位于该芯片座21一侧的管脚22，各管脚22是由一外管脚部23、一中间管脚部24及一内管脚部25构成，使该外管脚部23与内管脚部25借中间管脚部24相连接，且使外管脚部23与内管脚部25之间形成一高度差。然后，至少一半导体芯片26，如多媒体芯片、闪存芯片等，粘接至芯片座21上，并借多条焊线27(如金线)电性连接至内管脚部25，使焊线27的线弧(Wire Loop)高度不超过内管脚部25与外管脚部23之间的高度差。接着，进行一模压作业，将完成粘晶及焊线作业的导线架20置入传送式模具(Transfer Mold，未图标)中，使热固性(Thermosetting)树脂材料，如环氧树脂等，在该导线架20上形成一封装胶体(Encapsulant)28，使该热固性树脂材料注入模具中，并吸收来自模具的热能，令树脂分子产生交互链接(Cross-Link)以固化成封装胶体28，且使该封装胶体28包覆芯片26、焊线27、芯片座21及管脚22，其中，外管脚部23是外露出封装胶体28，作为输入/输出端与外界成电性连接关系。
然而，上述使用导线架20的封装结构具有诸多缺点；其一为内管脚部25需变形，与外管脚部23成一高度差，这会增加导线架20制作的难度。再有，整体封装结构是架构在导线架20上，且使导线架20被封装胶体28包覆，使导线架20与封装胶体28的材料用量相对地增加，造成生产成本的提高。同时，在形成封装胶体28的模压作业中，导线架20的欲外露的外管脚部23，往往无法被模具稳固夹持(Clamping)，用于封装胶体28的树脂材料会产生溢胶(Flash)至外管脚部23上，污染外露的输入/输出端，造成该输入/输出端与外界的电性连接品质受损；若欲去除溢胶，则需额外进行一去胶(Deflash)作业而增加成本。此外，以导线架20为架构的封装结构往往在制成后，仍可能在其边缘处残留有管脚部分，造成制成品外观不良，甚至有电性短路的可能，因而影响制成品整体的可靠性。
因此，如何解决上述问题，能提供一降低成本、简化工序且避免溢胶的半导体封装结构以确保制成品的电性连接品质及可靠性，是目前亟待解决的问题。
发明内容
为克服现有技术的不足，本发明的一目的在于提供一种以导线架为芯片承载件的半导体封装件及其制法，使作为输入/输出(Input/Output)端的管脚端部，不会产生溢胶(Flash)现象，能确保该管脚端部与外界电性连接的品质。
本发明的另一目的在于提供一种以导线架为芯片承载件的半导体封装件及其制法，它能够简化半导体封装件的工序并降低其生产成本。
本发明的又一目的在于提供一种以导线架为芯片承载件的半导体封装件及其制法，能够避免该半导体封装件产生短路(Short-Circuit)现象，确保制成品的可靠性。
为达到上述及其它目的，本发明的一种以导线架为芯片承载件的半导体封装件，包括：一导线架，具有一芯片座及多条与该芯片座间隔有一预定距离的管脚，各该管脚由内管脚及外管脚构成，其中，该内管脚是朝向该芯片座，该外管脚具有一端部；至少一芯片，接置在该芯片座上、并电性连接至该内管脚；一形成在该导线架上的第一封装胶体，用以包覆该芯片、芯片座及内管脚；以及一注射成型的第二封装胶体，用以包覆该第一封装胶体及外管脚，使该外管脚的端部的一表面外露出该第二封装胶体，其中，借注射成型的第二封装胶体能使外露的端部免受溢胶的污染，能与外界成电性连接关系以确保该电性连接的品质。
该半导体封装件制法包括下列步骤：制备一导线架，其具有一芯片座及多条与该芯片座间隔有一预定距离的管脚，各该管脚由内管脚及外管脚构成，其中，该内管脚是朝向该芯片座，该外管脚具有一端部；接置至少一芯片在该芯片座的一表面上，并电性连接该芯片至该内管脚；进行一模压工序，在该导线架上形成一第一封装胶体，使该第一封装胶体包覆该芯片、该芯片座及内管脚；以及进行一注射成型封胶工序以形成一第二封装胶体，使该第二封装胶体包覆该第一封装胶体及外管脚，令该外管脚的端部的一表面外露出该第二封装胶体，其中，借该注射成型技术而完成的第二封装胶体能够使外露的外管脚的端部免受溢胶的污染，能与外界成电性连接关系以确保该电性连接的品质。
上述半导体封装件具有诸多优点；其一为借助注射成型技术完成的第二封装胶体，使外管脚的端部的外露表面免受溢胶的污染，能避免现有外露的外管脚部位因无法为模具稳固夹持而产生溢胶的缺点，确保该作为半导体封装件的输入/输出端的外露表面与外界电性连接的品质。再有，导线架及第一封装胶体(未完全包覆导线架)的材料用量，比采用现有技术的方法用量要少，也就降低封装件的生产成本。此外，借第二封装胶体包覆第一封装胶体的设计，能够避免现有封装结构在其边缘处残留有管脚部分而造成电性短路的疑虑，故使制成的封装件不会有外观不良、短路等问题，确保制成品的可靠性。
附图说明
图1是本发明的半导体封装件的剖视图；
图2A至图2E是本发明的半导体封装件的工序示意图，其中，图2B是显示图2A所示的导线架的上视图；
图3A是美国专利第6,040,622号案发明的半导体封装件的剖视图；
图3B是美国专利第6,040,622号案发明的另一半导体封装件的剖视图；
图3C是美国专利第6,040,622号案发明的半导体封装件的仰视图；以及
图4是台湾专利公告第484222号案发明的半导体封装件的剖视图。
具体实施方式
实施例
以下配合图1及图2A至图2E，详细说明本发明的以导线架为芯片承载件(Chip Carrier)的半导体封装件及其制法。
如图1所示，本发明的半导体封装件是使用一导线架30作为芯片承载件以供承载芯片之用，该导线架30具有一芯片座(Die Pad)31及多条与该芯片座31间隔有一预定距离的管脚32，其中，各管脚32是由内管脚33及外管脚34构成，使该内管脚33朝向芯片座31，且该外管脚34具有一端部35。至少一芯片36是接置在芯片座31上，并借多条焊线37电性连接至内管脚33，使该芯片36、焊线37及内管脚33被一形成在导线架30上的第一封装胶体(Encapsulant)38所包覆；而该第一封装胶体38及外管脚34还被一注射(Injection)成型的第二封装胶体39所包覆，使该外管脚34的端部35的一表面350外露出该第二封装胶体39，令外露外管脚34的端部35的表面350作为半导体封装件的输入/输出(Input/Output)端与外界成电性连接关系。
上述半导体封装件能够由图2A至图2E所示的工序步骤制成。
首先，如图2A及图2B所示(图2B为图2A的上视图)，制备一导线架30，其具有一供接置芯片(未图标)用的芯片座31、及多条与该芯片座31间隔有一预定距离的管脚32，其中，该芯片座31是设置在略低于管脚32的位置处，与该管脚32成一高度差，且芯片座31借多条系杆300连接至导线架30；而各管脚32是由内管脚33及外管脚34构成，使该内管脚33朝向芯片座31，且使该外管脚34具有一后续欲外露的端部35。
如图2C所示，制备至少一芯片36，例如控制芯片(Controller Chip)、内存芯片(Memory Chip，如可擦可编程只读存储器″EPROM″或电可擦除只读存储器″EEPROM″)等，该芯片36具有一布设有电子组件(Electronic Element)与电子电路(Electronic Circuit)(未图标)的作用表面360及一相对的非作用表面361。进行一粘晶(Die-Bonding)作业，将芯片36接置在芯片座31上，使该芯片36的非作用表面361借一胶粘剂(Adhesive，未图标)与芯片座31粘接。
接着，进行一焊线(Wire-Bonding)工序，在导线架30上形成多条焊线37，如金线，使该焊线37焊接至芯片36的作用表面360与内管脚33，能借焊线37电性连接该芯片36至导线架30。
然后，如图2D所示，进行一模压(Molding)作业，在导线架30形成一第一封装胶体38，它是将完成粘晶及焊线作业的导线架30置入现有的传送式模具(Transfer Mold，未图标)内，并在该模具中注入一热固性(Thermosetting)树脂材料，如环氧树脂(Epoxy Resin)等，使该热固性树脂材料吸收来自模具的热能，令其树脂分子产生交互链接(Cross-Link)，以固化成第一封装胶体38；形成在导线架30上的第一封装胶体38是用以包覆芯片36、焊线37、芯片座31及内管脚33，使外管脚34外露出该第一封装胶体38。该外露的外管脚34的端部35应做出一定的变形，使其与对应的内管脚33成一高度差，而将其设置在低于该内管脚33的位置处。
最后，如图2E所示，进行一注射成型封胶工序，将具有第一封装胶体38的导线架30置入一注射成型模具(Injection Mold，未图标)中，借一热塑性(Thermoplastic)树脂材料形成一第二封装胶体39，其中，该热塑性树脂材料可以是聚碳酸酯(Polycarbonate Ester)、丙烯酸树脂、聚氯化甲烯或聚酯类(Polyester)等树脂材料，使第二封装胶体39包覆第一封装胶体38及外管脚34，令该外管脚34的端部35的一表面350外露出该第二封装胶体39，并与第二封装胶体39的表面390齐平；该外露的端部35表面350是作为输入/输出端与外界成电性连接关系，使芯片36能够借该输入/输出端电性连接至一外界装置(如印刷电路板，未图标)。如此即完成本发明的半导体封装件的工序。
在另一实施例(未以图式释的)中，上述图2E所示的芯片座31的底面310应外露出第一封装胶体38及第二封装胶体39，使该底面310与第二封装胶体39的表面390及外管脚34的端部35的外露表面350齐平；这种设计能够使芯片36运作时产生的热能，借外露的芯片座31底面310散逸至外界，提升半导体封装件的散热效率。
上述制成的半导体封装件具有诸多优点；其一为借注射成型技术完成的第二封装胶体39，使外管脚34的端部35的外露表面350免受溢胶的污染，能避免现有外露的外管脚部位因无法被模具稳固夹持而产生溢胶的缺点，确保该作为半导体封装件的输入/输出端的外露表面350与外界电性连接的品质。再有，导线架30的芯片座31与外管脚34的设置高度低于内管脚33的设计是属于现有技术，故不会增加工序的复杂性；且导线架30及第一封装胶体38(未完全包覆导线架30)的材料用量比现有技术用量要少，能够降低封装件的生产成本。此外，第二封装胶体39包覆第一封装胶体38的设计，能够避免现有封装结构在其边缘处残留有管脚部分，造成电性短路的疑虑，使制成的封装件不会有外观不良、短路等问题，确保制成品的可靠性。

Claims (16)

1.一种以导线架为芯片承载件的半导体封装件，其特征在于，该半导体封装件包括：
一导线架，具有一芯片座及多条与该芯片座间隔有一预定距离的管脚，各该管脚由内管脚及外管脚构成，其中，该内管脚是朝向该芯片座，该外管脚具有一端部；
至少一芯片，接置在该芯片座的一表面上、并电性连接至该内管脚；
一形成在该导线架上的第一封装胶体，用以包覆该芯片、芯片座及内管脚；以及
一注射成型的第二封装胶体，用以包覆该第一封装胶体及外管脚，使该外管脚的端部的一表面外露出该第二封装胶体，其中，该注射成型的第二封装胶体而外露的端部能够免受溢胶的污染，能与外界成电性连接关系以确保该电性连接的品质。
2.如权利要求1所述的半导体封装件，其特征在于，该芯片是借多条焊线电性连接至该内管脚。
3.如权利要求2所述的半导体封装件，其特征在于，该焊线是金线。
4.如权利要求1所述的半导体封装件，其特征在于，该外管脚的端部是与对应的内管脚成一高度差。
5.如权利要求1所述的半导体封装件，其特征在于，该端部的外露表面是与该第二封装胶体的表面齐平。
6.如权利要求1所述的半导体封装件，其特征在于，该第二封装胶体是以一热塑性树脂制成。
7.如权利要求6所述的半导体封装件，其特征在于，该热塑性树脂是选自由聚碳酸酯、丙烯酸树脂、聚氯化甲烯及聚酯类树脂材料所组成的组群。
8.如权利要求1所述的半导体封装件，其特征在于，该芯片座的未接置该芯片的表面是外露出该第一及第二封装胶体。
9.一种以导线架为芯片承载件的半导体封装件的制法，其特征在于，该半导体封装件包括下列步骤：
制备一导线架，其具有一芯片座及多条与该芯片座间隔有一预定距离的管脚，各该管脚由内管脚及外管脚构成，其中，该内管脚是朝向该芯片座，该外管脚具有一端部；
接置至少一芯片在该芯片座的一表面上，并电性连接该芯片至该内管脚；
进行一模压工序，在该导线架上形成一第一封装胶体，使该第一封装胶体包覆该芯片、芯片座及内管脚；以及
进行一注射成型封胶工序以形成一第二封装胶体，使该第二封装胶体包覆该第一封装胶体及外管脚，令该外管脚的端部的一表面外露出该第二封装胶体，其中，借该注射成型技术而完成的第二封装胶体能够使外露的端部免受溢胶的污染，能与外界成电性连接关系以确保该电性连接的品质。
10.如权利要求9所述的制法，其特征在于，该芯片是借多条焊线电性连接至该内管脚。
11.如权利要求10所述的制法，其特征在于，该焊线是金线。
12.如权利要求9所述的制法，其特征在于，该外管脚的端部是与对应的内管脚成一高度差。
13.如权利要求9所述的制法，其特征在于，该端部的外露表面是与该第二封装胶体的表面齐平。
14.如权利要求9所述的制法，其特征在于，该第二封装胶体是由一热塑性树脂制成。
15.如权利要求14所述的制法，其特征在于，该热塑性树脂是选自由聚碳酸酯、丙烯酸树脂、聚氯化甲烯及聚酯类树脂材料所组成的组群。
16.如权利要求9所述的制法，其特征在于，该芯片座的未接置有该芯片的表面是外露出该第一及第二封装胶体。
CNB021489750A 2002-11-14 2002-11-14 以导线架为芯片承载件的半导体封装件及其制法 Expired - Fee Related CN1293628C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021489750A CN1293628C (zh) 2002-11-14 2002-11-14 以导线架为芯片承载件的半导体封装件及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021489750A CN1293628C (zh) 2002-11-14 2002-11-14 以导线架为芯片承载件的半导体封装件及其制法

Publications (2)

Publication Number Publication Date
CN1501489A CN1501489A (zh) 2004-06-02
CN1293628C true CN1293628C (zh) 2007-01-03

Family

ID=34233426

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021489750A Expired - Fee Related CN1293628C (zh) 2002-11-14 2002-11-14 以导线架为芯片承载件的半导体封装件及其制法

Country Status (1)

Country Link
CN (1) CN1293628C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9701323B2 (en) 2015-04-06 2017-07-11 Bedloe Industries Llc Railcar coupler

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278175B1 (en) * 2000-01-21 2001-08-21 Micron Technology, Inc. Leadframe alteration to direct compound flow into package
TW484222B (en) * 2001-03-23 2002-04-21 Siliconware Precision Industries Co Ltd Lead frame semiconductor package structure
CN1360814A (zh) * 1999-05-27 2002-07-24 理查德·K·威廉斯 功率半导体器件的表面安装封装
US6440772B1 (en) * 1999-12-06 2002-08-27 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1360814A (zh) * 1999-05-27 2002-07-24 理查德·K·威廉斯 功率半导体器件的表面安装封装
US6440772B1 (en) * 1999-12-06 2002-08-27 Micron Technology, Inc. Bow resistant plastic semiconductor package and method of fabrication
US6278175B1 (en) * 2000-01-21 2001-08-21 Micron Technology, Inc. Leadframe alteration to direct compound flow into package
TW484222B (en) * 2001-03-23 2002-04-21 Siliconware Precision Industries Co Ltd Lead frame semiconductor package structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9701323B2 (en) 2015-04-06 2017-07-11 Bedloe Industries Llc Railcar coupler
US10532753B2 (en) 2015-04-06 2020-01-14 Bedloe Industries Llc Railcar coupler

Also Published As

Publication number Publication date
CN1501489A (zh) 2004-06-02

Similar Documents

Publication Publication Date Title
US7168161B2 (en) Manufacturing method of solid-state image sensing device
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
CN100483692C (zh) Ic卡及其制造方法
US20060202041A1 (en) Integrated circuit card and a method for manufacturing the same
CN104779221A (zh) 指纹识别模组封装结构、制备指纹识别模组封装结构的方法以及电子设备
CN101764127A (zh) 无外引脚的半导体封装体及其堆迭构造
CN106548991A (zh) 半导体封装、半导体元件及其制造方法
CN1287452C (zh) 以导线架为承载件的开窗型球栅阵列半导体封装件及制法
TW586203B (en) Semiconductor package with lead frame as chip carrier and method for fabricating the same
US6963135B2 (en) Semiconductor package for memory chips
CN101281901A (zh) 多芯片整合式影像感测芯片模块及其封装方法
CN1293628C (zh) 以导线架为芯片承载件的半导体封装件及其制法
CN204558444U (zh) 指纹识别模组封装结构以及电子设备
CN1450614A (zh) 制造陶瓷芯片封装的方法
CN102937663A (zh) 智能电表核心模块的封装结构及封装方法
CN201466062U (zh) 一种密距引脚led驱动集成电路封装结构
US11749647B2 (en) Semiconductor device including vertical wire bonds
CN108649041B (zh) 一种基于复合互连衬底的芯片封装结构及其方法
CN1355562A (zh) 具有下弯部的扰流板
CN211604150U (zh) 一种屏下指纹模组的封装结构
CN212695146U (zh) 芯片封装基板和芯片封装结构
CN2643480Y (zh) 卡式电路模块
CN1171311C (zh) 半导体封装件
CN100345296C (zh) 具有向下延伸支脚的芯片承载件的多芯片半导体封装件
CN117497427A (zh) 封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070103

Termination date: 20091214