TW454330B - Semiconductor apparatus and its manufacturing method - Google Patents
Semiconductor apparatus and its manufacturing method Download PDFInfo
- Publication number
- TW454330B TW454330B TW089109360A TW89109360A TW454330B TW 454330 B TW454330 B TW 454330B TW 089109360 A TW089109360 A TW 089109360A TW 89109360 A TW89109360 A TW 89109360A TW 454330 B TW454330 B TW 454330B
- Authority
- TW
- Taiwan
- Prior art keywords
- capacitor
- film
- insulating film
- forming
- contact plug
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 78
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000003990 capacitor Substances 0.000 claims abstract description 270
- 230000001681 protective effect Effects 0.000 claims abstract description 118
- 230000005669 field effect Effects 0.000 claims abstract description 57
- 239000012535 impurity Substances 0.000 claims abstract description 52
- 238000009792 diffusion process Methods 0.000 claims abstract description 49
- 238000009413 insulation Methods 0.000 claims abstract description 31
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 30
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000001257 hydrogen Substances 0.000 claims description 48
- 229910052739 hydrogen Inorganic materials 0.000 claims description 48
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 27
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 24
- 230000004888 barrier function Effects 0.000 claims description 24
- 238000011049 filling Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 230000002079 cooperative effect Effects 0.000 claims description 9
- 229910052797 bismuth Inorganic materials 0.000 claims description 8
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 claims 1
- 229910002113 barium titanate Inorganic materials 0.000 claims 1
- 239000000835 fiber Substances 0.000 claims 1
- 210000001061 forehead Anatomy 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 466
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 54
- 229910052697 platinum Inorganic materials 0.000 description 27
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 24
- 239000010936 titanium Substances 0.000 description 22
- 229910052719 titanium Inorganic materials 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 17
- 238000001312 dry etching Methods 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 9
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- 229910052760 oxygen Inorganic materials 0.000 description 8
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 7
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 6
- 229910000457 iridium oxide Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052582 BN Inorganic materials 0.000 description 4
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 238000000354 decomposition reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 125000002524 organometallic group Chemical group 0.000 description 4
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000002309 gasification Methods 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- NDVLTYZPCACLMA-UHFFFAOYSA-N silver oxide Chemical compound [O-2].[Ag+].[Ag+] NDVLTYZPCACLMA-UHFFFAOYSA-N 0.000 description 2
- 238000005496 tempering Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XFXPMWWXUTWYJX-UHFFFAOYSA-N Cyanide Chemical compound N#[C-] XFXPMWWXUTWYJX-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Inorganic materials [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- -1 nitride nitride Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910001923 silver oxide Inorganic materials 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- LLZRNZOLAXHGLL-UHFFFAOYSA-J titanic acid Chemical compound O[Ti](O)(O)O LLZRNZOLAXHGLL-UHFFFAOYSA-J 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/40—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
454330 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（1 ) 【發明所屬之技術領域】 本發明係關於一種包含具有由強介電質膜或高介電質膜 等絕緣性金屬氧化物所構成之電容絕緣膜的電容元件之半 導體裝置及其製造方法。 【習知之技術】 近年來隨著數位技術之進展，在處理或保存大容量資料 方面電子機器就可更加地高度化，且依此也正急速發展用 於電子機器中之半導體積體電路裝置之高集成化及半導體 元件之細微化。 因此’爲了要實現用以構成半導體積體電路裝置之動態 RAM之rail集成化，而使用強介電質膜或南介電質膜作爲電 容絕緣膜，以取代習知以來所使用之矽氧化物或硬氣化物 的技術則廣受到研究及開發。
又，以可低電壓動作及高速窝入或讀出之非揮發性RAM 之實用化爲目標，，而盛行著關於具有自發分極特性之強 介質電膜的研究及開發。 然而’要實現包含具有由強介電質膜或高介電質膜等絕 緣性金屬氧化物所構成之電容絕緣膜的電容元件之半導體 裝置，其最重要課題係在於開發—種不會使電容元件之特 性劣化而可在CMOS積體電路中集成化的製程，其中，最爲 重要的課題，乃在於防止用以構成電容絕緣膜之絕緣性金 屬氧化物因氫而還原且電容元件之特性劣化的事態。 以下，有關包含具有由絕緣性金屬氧化物所構成之電容 絕緣膜的電容元件之習知半導體裝置及其製造方法，係邊 (請先閲讀背面之注意事項再填寫本頁) -'lf.l--------訂---------線ΙΌ--.------I.II1
經濟部智慧財產局員工消費合作社印製 454330
參照圖8而邊加以説明。 如圖8所示，在半導體基板1〇之表面部上形成元件隔離 區域II之後，在半導體基板10上介以閘極絕緣膜12形成閘 極1 3。其次，將閘極〗3當作光罩（mask)而於離子植入低濃 度雜質之後，形成用以覆蓋閘極13上面及側面的閘極保護 絕緣膜14，之後，將閘極〗3及閘極保護絕緣膜"當作光罩 而離子植入高濃度雜質，以形成具.有作爲場效電晶體之源 極區域或汲極區域之LDD構造的雜質擴散層15。 其’人，在半導體基板1〇上全面堆積第—保護絕緣膜16之 後，在該第一保護絕緣膜丨6上形成第—接觸孔，之後，藉 由在第一接觸孔内埋設導電膜，以形成與作爲用以構成記 憶體單元的第一場效型電晶體之源極區域或没極區域的雜 質擴散層15之中的一方相連接的第一接觸栓塞I?。 其次，在第一保護絕緣膜16上，形成由鈦膜 '氮化鈦膜 、氧化銥膜及鉑膜之層合膜所構成且與第一接觸栓塞17相 連接的電容下部電極1 8、及由絕緣性金屬氧化物所構成的 電谷絕緣膜1 9之後’在第一保護絕緣膜1 6上之電容下部.電 極1 8及電容絕緣膜1 9彼此之間形成絕緣膜2 〇。 其次，在電容絕緣膜19及絕緣膜20上，形成由鉑膜與 鈦膜之層合膜所構成並橫跨在複數個電容絕緣膜19上且其 周緣部延伸於第一保護絕緣膜1 6上的電容上部電極2 '1。依 以上所説明之電容下部電極1 8、電容絕緣膜1 9及電容上部 電極21即可構成資料記憶用的電容元件，藉由該電容元件 與前述第一場效型電晶體即可構成記憶體單元，同時依複 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
γ-------訂---------線--------.--- (請先閱讀背面之注意事項再填寫本頁) 464330 Α7 Β7 五、發明說明（3 ) 數個記憶體單元即可構成記憶體單元陣列。 (請先閱讀背面之注意事項再填寫本頁) 其次’在形成由氮化矽膜或氮化硼膜所構成的氫阻障膜 22以覆蓋電容上部電極21之後，在氫阻障膜22及第一保護 絕緣膜16上全面堆積第二保護絕緣膜23。另外’氫阻障層 22 ’係具有防止氫原子擴散於電容上部電極21之内部而到 達電容絕緣膜1 9上，而使用以構成該電容絕緣膜丨9之絕緣 性金屬氧化物還原之事態的功能。 其次’在第二保護絕緣膜23上形成第二接觸孔27(參照圖 9 (a))之後’在第一保護絕緣膜丨6及第二保護絕緣膜2 3上 形成第三接觸孔2 8 (參照圖9 (b))。其次，在第二保護絕緣 膜.23上以填充至第二接觸孔27及第三接觸孔28之方式堆積 導電膜之後，藉由形成該導電膜之圖案，以形成與電容上 部電極2 1相連接的第二接觸栓塞24、與作為感測放.大器之 第二場效型電晶體之雜質擴散層丨5相連接的第三接觸栓塞 25、及用以連接第二接觸栓塞24與第三接觸栓塞25的配線 層2 6 〇 經濟部智慧財產局員工消費合作社印製 另外’在包含具有由絕緣性金屬氧化物所構成之電容絕 緣膜1 9的資料記憶用電容元件之半導體記憶體裝置中，由 於在電容下部電極18上以每1位元施加電塾，所以各電容下 部電極18可介以第一接觸栓塞17分別連接在第一場效型電 晶體之雜質擴散層15上，同時由於在電容上部電極21上以 每複數個位元施加電壓，所以電容上部電極21可介以第二 接觸栓塞24、配線層26及第三接觸栓塞25，連接在作為感 測放大器之第二場效型電晶體的雜質擴散層1 5上。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 454330 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明（4 【發明所欲解決之問題】 然而，吾人在檢查依前述方法所得的半導體裝置之電容 元件的特性過程中，注意到無論是否在電容上部電極2 i上 設置氫阻障膜22 ’以防止用以構成電容絕緣膜19的絕緣性 金屬氧化物之還原’絕緣性金屬氧化物仍會還原，依此電 容元件之特性就會劣化》 因此’就絕緣性金屬氧化物被還原之理由，給予各種檢 討的結果，發現係因以下之機制而使絕緣性金屬氧化物會 被還原〇以下，係就無論是否在電容上部電極。上設置氫 阻障膜22，絕緣性金屬氧化物仍會還原的機制加以説明。 如圖9(a)所示，在使用第一光阻圖案29而於第二保護絕 緣膜23上形成第二接觸孔27之後’使用氧零漿去除第一光 阻圖案29的步驟、及如圖9(b)所示，在使用第二光阻圖案 3 0而於第二保護絕緣膜23及第一保護絕緣膜16上形成第三 接觸孔28之後，使用氧電漿去除第二光阻圖案3〇的步驟中 ，如圖10(a)所示，電容上部電極21，會介以形成於氫阻 障膜22上的開口部而露出於第二接觸孔27上。另外，圖 10(a) ’雖係顯示在第二保護絕緣膜23上形成有第二光阻 圖案3 0的狀態，但是在使用第—光阻圖案29而於第二保護 絕緣膜23上形成第二接觸孔27時，電容上部電極^亦會^ 以形成於氫阻障膜22上的開口部而與第—光阻圖案“相二。 因此，雖然利用氧電漿去除第一光阻圖案29或第二光阻 圖案30時所發生的大量0H基會以原狀揮散，但是由於所 發生的OH基之-部分會因存在於電容上部電極21之表面 本紙張尺度適財國國家標準（CNS)A4規格（21Q x 297公楚 f請先閲讀背面之注意事項再填寫本頁) σ: -ϋ ϋ ϋ I n I— -7 - 4543 3 0 A7 B7 五、發明說明（5 ) 的鉑之觸媒反應而分解，所以如圖10(b)所示，會在電容 上部電極21之表面上生成活性的氫。另外，因OH基分解 所生成的氧會與光阻圖案中之碳結合组成CO而揮散。在電 容上部電極21之表面上所生成的活性之氫，如圖1〇(〇)所 示，由於會從電容上部電極22中之氬阻障膜22的開口部擴 散至電容上部電極21之内部而到達電容絕緣膜19上，並使 用以構成該電容絕緣膜1 9之絕緣性金屬氧化物還原，所以 電容元件之特性會劣化。 又’使堆積於第二保護絕緣膜23上的導電膜圖案化而形 成配線層2 6之後，當對配線層2 6在氫環境下進行回火處理 (燒結：sinter)時，如圖11所示，由於氫原子會擴散至第二 接觸栓塞2 4及電容上部電極2 1之内部而到達電容絕緣膜1 9 上，並使用以構成該電容絕緣膜1 9之絕緣性金屬氧化物還 原，所以電容元件之特性仍會劣化a 有鑒於前述，本發明之目的在於防止用以構成電容絕緣 膜之絕緣性金屬氧化物被還原，而電容元件之特性劣化的 事態。 【解決問題之手段】 經濟部智慧財產局員工消費合作社印製 爲了達成上述目的，本發明之半導體裝置，其係包含有 ’保護絕緣膜’堆積在形成有第一場效電晶體及第一場致 電晶體之半導體基板上；電容元件，由從下面依序形成於 前述保護絕緣膜上，且由電容下部電極、由絕緣性金屬氧 化物所構成的電容絕緣膜及電容上部電極所構成；第/接 觸栓塞，形成於前述保護絕緣膜上，用以直接連接作爲前 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 454330 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明（6 ) 述弟一场效型電體之源極區域或没極區域的雜質擴散層 與前述電容下部電極；以及第二接觸栓塞，形成於前述保 護絕緣膜上，用以直接連接作爲前述第二場效型電晶體之 源極區域或没極區域的雜質擴散層與前述電容上部電極。 若依據本發明之半導體裝置，則電容元件之電容上部電 極與第二場效型電晶體之雜質擴散層，係利用形成於保護 絕緣膜上的第二接觸栓塞而直接連接，而不如習知般介以 堆積在電容元件上之保護絕緣膜上所形成的配線層連接。 因而，由於沒有必要將用以連接形成電容元件上之保護絕 緣膜上的配線層、及電谷上部電極的接觸.孔形成於電容元 件上之保護絕緣膜上’且不需要用以形成該接觸孔的光阻 圖案，所以可迴避利用氧電漿去除該光阻圖案時所發生之 氫到達電容絕緣膜的事態。又，在形成用以連接電容元件 上之保護絕緣膜上所形成的配線層與第二場效型電晶體之 雜質擴散層的接觸孔時，由於電容上部電極被覆蓋於電容 元件上之保護絕緣膜上，所以可迴避利用氧電衆去除用以 形成該接觸孔之光阻圖案時所發生之氫到達電容 事態。更且，即使在氫環境下熱處理電容元件上之保護絕 緣膜上所形成的配線層，由於該配線層與電容上部電極未被 連接，所以可迴避氫環境中之氫到達電容絕緣膜的事能。 本發明之半導體裝置中’較佳者爲，其中電容絕膜係 形成與電容下部電極同形狀’更具備有形成於電容下部電 極及電容絕緣膜之侧面的絕綠性侧壁，：而電容上部+極 係形成於電容絕緣膜及侧壁上。 本紙張尺度適用中國國家標準（CNSJA4規格<210 : <請先閱讀背面之注意事項再填窝本頁) -I t— i ϋ -#-Γ口、· n n I 1 I 1 1 1 n 1 n n n 1 n 4543 3 0 A7 B7 五、發明說明（7 ) (諳先閱讀背面之生意事項再填寫本頁) 如此，作爲電容絕緣膜之絕緣性金屬氧化物膜，由於在 具有平坦形狀之電容下部電極的上側部分可良好地成膜， 所以絕緣性金屬氧化物膜之成膜就變得很容易。 此情況，較佳者係侧壁由氧化矽所構成。 本發明之半導體裝置中，較佳者爲，電容下部電極係在 保護絕緣膜上形成有複數個，更具備有形成於複數個電容 下部電極彼此之間的絕緣膜，而電容絕緣膜係形成橫跨在 複數個電容下部電極及絕緣膜上。 如此，作爲電容絕緣膜之絕緣性金屬氧化物膜，由於係 形成於具有平坦形狀之複數個電容下部電極及絕緣膜上， 所以絕緣性金屬氧化物膜之成膜就變得很容易。 此情況，較佳者係絕緣膜由氧化矽所構成。 本發明之半導體裝置，較佳者爲具備有用以完全覆蓋電 容上部電極的氫阻障膜。 如此，因氫原子會擴散至電容上部電極之内部而到達電 容絕緣膜，故可確實防止使構成該電容絕緣膜之絕緣性金 屬氧化物還原的事態。 本發明之半導體裝置中，較佳者爲，第一接觸栓塞及第 二接觸检塞，係由多晶秒或鎢所構成。 · 經濟部智慧財產局員工消費合作社印製 本發明之半導體裝置中，較佳者爲，電容絕緣膜，係由 具有鉍層狀鈣鈦礦構造之強介電質、鈦酸锆鉛、鈦酸鳃鋇 或5氧化钽所構成。 本發明之半導體裝置之製造方法，其係包含有，在形成 有第一場效電晶體及第二場效電晶體之半導體基板上堆積 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 454330 A7 ------------------- - B7 五、發明說明（8 ) 保護絕緣膜的步驟；在保護絕緣膜上，形成用以與作爲第 一場效型電晶體之源極區域或没極區域的雜質擴散層相連 接之第一接觸栓塞、及用以與作爲第二場效型電晶體之源 極區域或汲極區域的雜質擴散層相連接之第二接觸栓塞的 步驟；在保護絕緣膜上，形成與第一接觸栓塞直接連接之 電容下部電極的步驟；在電容下部電極上，形成由絕緣性 金屬氧化膜所構成之電容絕緣膜的步騍；以及在電容絕緣 膜上，形成周緣部位於保護絕緣膜上且在周緣部中與第二 接觸栓塞直接連接之電容上部電極的步驟。 經濟部智慧財產局員工消費合作社印製 (淆先閲讀背面之苯意事項專填寫本頁) 若依據本發明之半導體裝置之製造方法’則電容元件之 電容上部電極與第二場效型電晶體之雜質擴散層，係利用 形成於保護絕緣膜上的第二接觸栓塞而直接連接，而不如 習知般介以堆積在電容元件上之保護絕緣膜上所形成的配 線層連接。因而，由於沒有必要將用以連接形成電容元件 上之保護絕緣膜上的配線層、及電容上部電極的接觸孔形 成於電容元件上之保護絕緣膜上，且不需要用以形成該接 觸孔的光阻圖案，所以可迴避利用氧電漿去除該光阻圖案 時所發生之氫到達電容絕緣膜的事態。又，在形成用以連 接電容元件上之保護絕緣膜上所形成的配線層與第二場效 型電ΒΘ體之雜質擴散層的接觸孔時，由於電容上部電極被 覆蓋於電容元件上之保護絕緣膜上，所以可迴避利用氧電 漿去除用以形成該接觸孔之光阻圖案時所發生之氫到達電 容絕緣膜的事態。更且，即使在氫環境下熱處理電容元件 上之保濩絕緣膜上所形成的配線層，.由於該配線層與電容 本紙張尺度適用中國國家標準（CNS)A4規格（21G X 297公楚) ---- 經濟部智慧財產局員工消費合作社印製 Γ 4543 3 0 Α7 __..... Β7 - ~ 五、發明說明（9 ) 上部電極未被連接，所以可迴避氫環境中之氫到達電容絕 緣膜的事態。 本發明之半導體裝置之製造方法，較佳者爲更具備有形 成用以完全覆蓋電容上部電極之氫阻障膜的步驟。 如此，因氫原子會擴散至電容上部電極之内部而刻達電 容絕緣膜，故可確實防止使構成該電容絕緣膜之絕緣性金 屬氧化物還原的事態。 本發明之半導體裝置之製造方法中，較佳者爲，用以形 成電容絕緣膜的步驟，係包含將電容絕緣膜形成與電容下 部電極同形狀的步驟，在用以形成電容絕緣膜的步驟與用 以形成電容上部電極的步驟之間，更具備有在電容下部電 極及電容絕緣膜之侧面形成絕緣性側壁的步驟，而用以形 成電容上部電極的步騍，係包含將電容上部電極形成於電 容絕緣膜及側壁上的步骤。 如此，作爲電容絕緣膜之絕緣性金屬氧化物膜，由於在 具有平坦形狀之電容下部電極的上侧部分可良好地成膜， 所以絕緣性金屬氧化物膜之成膜就變得很容易。 本發明之半導體裝置中，較佳者爲’用以形成下部電板 的步驟，係包含在保護絕緣膜上形成複數個電容不部電極 的步驟，在用以形成電容下部電極的步驟與用以形成電容 絕緣膜的步驟之間，更具備有在電容下部電極彼此之間形 成絕緣膜的步驟，用以形成電容絕緣膜的步驟，係包含將 電容絕緣膜形成橫跨在複數個電容下部電極及絕緣膜上的 步驟。 -12- 本紙張尺度適用中囷國家標準（CNS)A4規格（210 X 297公釐） (諝先閲讀背面之注意事項再填寫本頁) -------訂----------線—ο------------- 454330 A7 B7 五、發明說明（1〇 ) 如此，作爲電容絕緣膜之絕緣性金屬氧化物朦，由於係 形成於具有平坦形狀之複數個電容下部電極及絕緣膜上， 所以絕緣性金屬氧化物膜之成膜就變得很容易。 【發明t實施形態】 (第一實施形態） 以下’係邊參照圖1而邊説明本發明之第一實施形態之半 導體裝置。< 如圖1所示，在半導體基板100之表面部上，形成有元件 隔離區域101、及作爲第一及第二場效型電晶體之源極區域 或汲椏區域的雜質擴散層105，同時在半導體基板10〇上之 一對雜質擴散層105彼此之間介以閘極絕緣膜1〇2形成有閉 極103，而該閘極1 〇3上面及侧面係由閘極保護絕緣膜〗〇4所 覆蓋。 在包含閘極保護絕緣膜104上的半導體基板100上全面堆 積有第一保護絕緣膜1 06，在該第一保護絕緣膜1 上，分. 別形成有由鎢或多晶矽膜所構成，且與作爲用以構成記憶 體單元之第一場效型電晶體之源極區域或设極區域的雜質 擴散層105之中的一方相連接的第—接觸检塞1〇7、及與作 爲感測放大器之第二場效型電晶體之源極區域或没極區域 的雜質擴散層105之中的一方相連接的第二接觸栓塞1〇8。 在第一保護絕緣膜106上，形成有由鈦膜、氮化鈦膜、氧 化銥膜及鉑膜之層合膜所構成，且與第一接觸栓塞1〇7相連 接的複數個電容下部電極1〇9，在該電容下部電極ι〇9上， 形成有由具有鉍層狀鈣鈦礦構造之SrBi2(Tai-xNbx)09所構成 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 --------訂.---------線丨〇-------I-丨—丨！
-I n n n 1— I 4543 3 Ο Α7 ----Β7___ 五、發明說明（11 ) ’並橫跨在複數個電容下部電極1〇9上且延伸於複數個電容 下部電極109之外側的電容絕緣膜1 i〇A。 (請先閱讀背面之注意事項再填寫本頁) 在電容絕緣膜110A上，形成有由鉑膜與鈦膜或鉑膜與氮 化鈦膜之層合膜所構成，且與第二接觸栓塞108相連接的電 容上部電極111，該電容上部電極111係由氮化矽膜或氮化 硼膜構成的氫阻障膜112所覆蓋。 依以上所説明之電容下部電極109、電容絕緣膜11 〇Α及電 容上部電極111即可構成資料記憶用之電容元件，依該電容 元件與前述第一場效型電晶體即可構成記憶體單元，同時 依複數個記憶體單元即可構成記憶體單元陣列》 在第一保護絕緣膜106上堆積有第二保護絕緣膜113，在 該等第一保護絕緣膜106及第二保護絕緣膜113上，形成有 與作爲前述第二場效型電晶體之源極區域及汲極區域之雜 質擴散層105之中的另一方相連接的第三接觸栓塞114，同 時在第二保護絕緣膜113形成有與第三接觸栓塞η4相連接 的配線層115。另外，第三接觸栓塞114及配線層115，係由 從下面依序堆積的鈦膜、氮化鈦膜、鋁膜、氮化鈦膜之層 合膜或鈦膜、氮化鈦膜、鎢膜、鈦膜、氮化鈦膜、鋁膜、 氮化鈦膜之層合膜所構成。 經濟部智慧財產局員工消費合作社印製 以下，係邊參照圖2(a)、（b)及圖3(a)、（b)説明第一實 施形態之半導體裝置之製造方法。 首先，如圖2(a)所示，在半導體基板1〇〇之表面部上形成 元件隔離區域101之後，在半導體基板100上，介以閘極絕 緣膜102形成閘極1 03。其次，將閘極103當作光罩並離子植 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 454330 A7 --- B7 五、發明說明（12 ) 入低濃度雜質之後，在閘極103上面及側面形成閘極保護絕 緣膜104，之後，將閘極1〇3及閘極保護絕緣膜1〇4當作光軍 並離子植入高濃度雜質，以形成具有作爲第一及第二場效 型電晶體之源極區域或汲極區域之LDD構造的雜質擴散層 105 ° 其次，在半導體基板100上全面堆積第一保護絕緣膜106 之後，在該第一保護絕緣膜106上利用乾式蝕刻術形成接觸 孔。其次，利用CVD法在第一保護絕緣膜106上全面堆積由 鎢或多晶矽膜所構成的導電膜之後，利用回蝕刻法或CMP 法去除存在於該導電膜之第一保護絕緣膜106上的部分，藉 以形成與作爲用以構成記憶體單元之第一場效型電晶體之 源極區域或汲極區域的雜質擴散層105之中的一方相連接的 第一接觸检塞107，同時形成設於記憶體單元陣列之周緣部 上JL作爲第二場效型電晶體之源極區域或没極區域的雜質 擴散層105之中的一方相連接的第二接觸栓塞1〇8。 其次，利用濺疲法，在第一保護絕緣膜1〇6上全面形成由 從下面依序堆積之鈦膜、氮化鈦膜、氧化銥膜及鉑膜所構 成的層合膜之後，利用.乾式蝕刻法形成該層合膜之圖案， 如圖2(b)所示，介以形成與第一接觸栓塞ι〇7相連接的電容 下部電極109 » 其次，利用有機金屬分解法（MOD法）、有機金屬化學氣 相成膜法（MOCVD法）或濺鍍法，在電容下部電極1 〇9及第 一保護絕緣膜106上全面堆積由具有鉍層狀鈣鈦礦構造的 SrBi2(Tai_xNbx)〇9所構成且具有1〇〇 nm〜200 nm膜厚的強介 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公笼） I------ai— (請先閱讀背面之注意事項再填寫本頁) *、 一 訂—------線ό--------- 4543 3 0 A7 __B7 五、發明說明（13 ) 電質膜之後’形成該強介電質膜之圖案，藉以形成橫跨在 複數個電容下部電極109上且延伸於複數個電容下部電極 109之外側的電容絕緣膜ΠΟΑ。 其次，在電容絕緣膜110A及第一保護絕緣膜1〇6上全面形 成由從下面依序堆積之鉑膜及致膜所構成的層合膜或由鉑 膜及氮化鈦膜所構成的層合膜之後，利用乾式蚀刻法形成 該層合膜之圖案，如圖3(a)所示，藉以形成與第二接觸栓 塞108相連接的電容上部電極ill。 其次’利用CVD法或漱鍍法，在電容上部電極hi及第一 保護絕緣膜106上全面堆積氮化梦膜或氮化鄉膜之後利用乾 式蝕刻法形成該氮化矽膜或氮化硼膜之圖案，藉以形成用 以覆蓋電容元件的氫阻障膜112。 其次，如圖3 (b )所示，在氫阻障膜112及第一保護絕緣膜 106上全面堆積第二保護絕緣膜113。其次，在第二保護絕 緣膜113及第一保護絕緣膜106上形成接觸孔之後，在第二 保護絕緣膜113上全面形成由從下面依序堆積之鈦膜、氣化 欽膜、鋁膜、氮化钦膜所構成之層合膜或欽膜、氮化鈥膜 、鎢膜、欽膜、氮化鼓膜、鋁膜、氮化蔽膜所構成之層合 膜之後，形成該層合膜之圖案，介以形成與作爲前述第二 場效型電晶體之源極區域或没極區域之雜質擴散層1〇5之中 的另一方相連接的第三接觸栓塞114及與該第三接觸栓塞 114相連接的配線層115。 若依據第一實施形態之半導體裝置及其製造方法時，則 用以構成記憶體單元之資料記憶用之電容元件的電容上部 -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 --------訂---------線丨〇-------丨一丨丨丨！ 經濟部智慧財產局員工消費合作社印製 454330 A7 ----- B7 五、發明說明（14 ) 電極111、及第二場效型電晶體之雜質擴散層〗〇5，可利用 形成於第一保護絕緣膜1〇6上之第二接觸栓塞1〇8直接連接 ’而不如圖8之習知例所示介以第二接觸栓塞2 4、配線層 2 6及第三接觸栓塞2 5而連接。因此，由於在用以覆蓋電容 下部電極m之氫阻障膜112上沒有形成開口部，所以可防 止在利用氧電漿去除用以形成第二或第三接觸栓塞24、25 之光阻圖案的步驟中，因鉑膜之觸媒反應而發生的活性氫 擴散至電容上邵電極Π丨到達電容絕緣膜1丨〇A的事態，及在 氫環境下對形成於第二保護絕緣膜113上的配線層1〗5進行 回火處理的步驟中，氫原子擴散至電容上部電極而到達電 容絕緣膜110A的事態。因而，用以構成電容絕緣膜u〇a之 絕緣性金屬氧化物由於會因氫而被還原，所以可提高電容 元件之特性。 (第二實施形態） 以下’係邊參照圖4而邊説明本發明之第二實施形態之半 導體裝置。 如圖4所示，與第一實施形態同樣，在半導體基板1〇〇之 表面部上’形成有元件隔離區域10:1 '及作爲第一及第二場 效型電晶體之源極區域或没極區域的雜質擴散層，同時 在半導體基板100上之一對雜質擴散層105彼此之間介以閘 極絕緣膜102形成有閘極1〇3，而該閘極1〇3上面及侧面係由 閘極保護絕緣膜104所覆蓋。 又’與第一實施形態同樣，在包含閘極保護絕緣膜1〇4上 的半導體基板100上堆積有第一保護絕緣膜1〇6，在該第一 -17- 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) |---!_ 訂------- i 線-ο-------- 4 5 4 3 3 0 A7 ____B7 五、發明說明（15 ) 保護絕緣膜106上，分別形成有由鎢或多晶矽膜所構成，且 與作爲用以構成記憶體單元之第一場效翌電晶體之源極區 域或没極區域的雜質揍散層1〇5之中的一方相連接的第一接 觸栓塞107、及設於記憶體單元陣列之周緣部上且與作爲感 測放大器之第二場效型電晶體之源極區域或汲極區域的雜 質擴散層105之中的一方相連接的第二接觸栓塞1〇8。 在第一保護絕緣膜106上，形成有由鈦膜、氮化鈦膜、氧 化銥膜及鉑膜之層合膜所構成，且與第一接觸栓塞107相連 接的複數個電容下部電極1 〇9，在該電容下部電極1〇9上， 形成有由具有鉍層狀鈣鈦礦構造之SrBi2( Tai_xNbx) Ο 9所構成 ，且與電容下部電極1〇9同形狀的電容絕緣膜hob。又，電 容下部電極109及電容絕緣膜110B之側面係由氧化矽膜所構 成的侧壁116所覆蓋。 在電容絕緣.膜110B上，形成有由鉑膜與鈥膜或鉑膜與氮 化欽膜之層合膜所構成，且橫跨在複數個電容下部電極1〇9 及電容絕緣膜110B上並延伸於複數個電容下部電極1〇9及電 容絕緣膜110B之外侧，同時與第二接觸栓塞i〇g相連接的電 容上部電極Π 1，該電容上部電極Π丨係由氮化矽膜或氮化 硼膜構成的氫阻障膜112所覆蓋。 依以上所説明之電容下部電極109、電容絕緣膜及電 容上郅電極111即可構成資料記憶用之電容元件，依該電容 元件與前述第一場效型電晶體即可構成記憶體單元，同時 依複數個記憶體單元即可構成記憶體單元卩牟列。 與第一實施形態同樣，在第一保護絕緣膜1〇6上堆積有第 -18- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ί 丨！'---- (諝先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 訂------- i線_〇------！！！ 45433 0 A7 B7 五、發明說明（16 ) 一保瘦絕緣版113 ’在該等第一保護絕緣膜1〇6本第二保護 絕緣膜113上’形成有與作爲前述第二場效型電晶體之源極 區域及没極區域之雜質擴散層1〇5之中的另一方相連接的第 三接觸栓塞Π4，同時在第二保護絕緣膜〗η形成有與第三 接觸栓塞114相連接的配線層丨15。另外，第三接觸栓塞1又4 及配線層115，係由從下面依序堆積的鈦膜、氮化鈦膜、鋁 膜、氮化鈦膜之層合膜或鈦膜、氮化鈦膜、鎢膜、鈦膜、 氮化鈦膜、鋁膜、氮化鈦膜之層合膜所構成。 以下，係邊參照圖5 (a)、（b)而邊説明第二實施形態之半 導體裝置之製造方法。 首先，如圖5(a)所示，與第一實施形態同樣，在半導體 基板100之表面部上形成元件隔離區域1〇1之後，在半導體 基板100上，介以閘極絕緣膜102形成閘極103及閘極保護絕 緣膜104’之後’形成具有作爲第一及第二場效型電晶體之 源極區域或汲極區域之LDD構造的雜質擴散層1〇5。其次， 在半導體基板100上全面堆積第一保護絕緣膜106之後，在 該第一保護絕緣膜106上，形成與作爲用以構成記憶體單元 之第一場效型電晶體之源極區域或汲極區域的雜質擴散層 105之中的一方相連接的第一接觸栓塞1〇7，同時形成與作 爲感測放大器之第二場效型電晶體之源極區域或没極.區域 的雜質擴散層105之中的一方相連接的第二接觸栓塞1〇8。 其次，利用濺鍍法，在第一保護絕緣膜106上全面形成由 從下面依序堆積之欽膜、氮化欽膜、氧化辕膜及鉑膜所構 成的層合膜之後，在該層合膜上，利用有機金屬分解法、 -19- 本紙張尺度適用十國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
Q 經濟部智慧財產局員工消費合作社印製 訂---------線画ο-------i:---- 4543 3 0 A7 B7 17 經濟部智慧財產局員工消費合作社印製 五、發明說明（ 有機金屬化學氣相成膜法或濺鍍法，堆積由具有鉍層狀鈣 钦礦構造的SrBi2( Tai.xNbx) 09所構成且具有1〇〇 nm〜200 nm 膜厚的強介電質膜，之後，利用乾式蝕刻法形成層合膜及 強介電質膜之圖案，藉以形成由層合膜所構成的電容下部 電極109及由強介電質膜所構成的電容絕緣膜hob。 其次，在電容下部電極109及電容絕緣膜hob上全面堆積 具有300 nm膜厚的氧化矽膜108之後，對該氧化矽膜108進 行非等向性乾式蝕刻法，如圖5 ( b )所示，在電容下部電極 109及電容絕緣膜110B之側面上形成侧壁U6。 其次’與第一實施形態同樣，在電容絕緣膜11 〇B及第一 保護絕緣膜106上，形成由從下面依序堆積之鉑膜及鈦膜所 構成的層合膜或由鉑膜及氮化鈦膜所構成的層合膜之後， 利用乾式蝕刻法形成該層合膜之圖案，藉以形成與第二接 觸栓塞108相連接的電容上部電極ιιι(參照圖4)，之後，形 成用以覆蓋電容上部電極111的氫阻障膜j 12(參照圖4 )。 其次’在氫阻障膜112及第一保護絕緣膜1〇6上堆積第二 保護絕緣膜113之後’在該第二保護絕緣膜1 j 3及第一保護 絕緣膜106上，形成與作爲前述第二場效型電晶體之源極區 域或没極區域之雜質擴散層1〇5之中的另一方相連接的第三 接觸栓塞Π4(參照圖4)，同時在第二保護絕緣膜1丨3上，形 成與該弟二接觸检塞Π4相連接的配線層ιΐ5(參照圖4)。 若依據第二實施形態之半導體裝置及其製造方法時，則 用以構成記憶體單元之資料記憶用之電容元件的電容上部 電極1U、及第二場效型電晶體之雜質擴散層1〇5 ,可利用 I n n i n H - - - - I u 1 l * Ϊ I ϋ II I I I 一-口、 I I 1 n 1 I I n - - - I - - - n 1 _ (請先閱讀背面之注$項再填寫本頁) -20- 4543 3 0 A7 B7 五、發明說明（18 ) (請先閱讀背面之注意事項再填寫本頁) 形成於第一保護絕緣膜106上之第二接觸栓塞108直接連接 ’而不在用以覆蓋電容下部電極111的氫阻障膜U2上形成 開口部，所以可迴避因鉑膜之觸媒反應而發生的活性氫擴 散至將配線層Π 5予以回火的氫環境中之氫原子擴散至電容 上部電極而到達電容絕緣膜1.1 〇 A的事態。因而，由於電容 絕緣膜11 〇 A不會因氫而使之還原，所以可提高電容元件之 特性。 尤其是’若依據第二實施形態，則由於將作爲電容絕綠 膜110B之強介電質膜堆積在作爲電容下部電極1〇9之層合膜 上，即將強介電質膜堆積在平坦的層合膜上，所以容易進 行強介電質膜之成膜作業。 又’在電容下部電極109及電容絕緣膜π〇Β之侧面形成侧 壁116之後，由於堆積作爲電容上部電極U12層合膜，所 以電容下部電極109彼此之間不會導通。 (第三實施形態） 以下’係邊參照圖6而邊説明本發明之第三實施形態。 經濟部智慧財產局員工消費合作社印製 如圖6所示’與第一實施形態同樣，在半導體基板1〇〇之 表面郅上，形成有元件隔離區域1〇1、及作爲第一及第二場 效型電晶體之源極區域或没極區域的雜質擴散層·105，同時 在半導體基板100上之一對雜質擴散層1〇5彼此之間介以閘 極絕緣膜102形成有閘極1 〇3，而該閘極1 〇3上面及側面係由 閘極保護絕綠膜104所覆蓋。 又’與第一實施形態同樣，在包含閘極保護絕緣膜1〇4上 的半導體基板100上堆積有第一保護絕緣膜1〇6，在該第一 -21 - 本紙張尺度適用尹國國家標準（CNS)A4規格（210 X 297公蔆 454330 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(19 ) 保護絕緣膜106上，分別形成有由鶴或多晶秒膜所構成’且 與作爲用以構成記憶體單元之第一場效型電晶體之源極區 域或汲極區域的雜質擴散層105之中的一方相連接的第一接 觸栓塞107、及設於記憶體單元陣列之周緣部上且與作爲感 測放大器之第二場效型電晶體之源極區域或浞極區域的雜 質擴散層105之中的一方相連接的第二接觸检塞108。 在第一保護絕緣膜106上，形成有由鈦膜、氮化鈦膜、氧 化銥膜及鉑膜之層合膜所構成，且與第一接觸栓塞107相連 接的複數個電容下部電極1P9，在第一保護絕緣膜106上之 電容下部電極109彼此之間，形成有由氧化矽膜所構成的絕 緣膜117。 ' 在複數個電容下部電極109及絕緣膜117上，形成有由具 有秘層狀荀鈥礦構造之SrBi2(Tai-xNbx)〇9所構成，並橫跨在 複數個電容下部電極109上且延伸於複數個電容下部電極 109之外側的電容絕緣膜110C。 在電容絕緣膜110C上，形成有由鉑膜與鈦膜或鉑膜與氮 化鈦膜之層合膜所構成，且延伸於電容絕緣膜110C之外側 同時與第二接觸栓塞108相連接的電容上部電極m，該電 容上部電極111係由氮化矽膜或氮化硼膜構成的氫阻障膜 112所覆蓋。 依以上所説明之電容下部電極109、電容絕緣膜110C及電 容上部電極Π1即可構成資料記憶用之電容元件，依該電容 元件與前述第一場效型電晶體即可構成記憶體單元，同時 依複數個記憶體單元即可構成記憶體單元陣列。 -22- 本紙張尺度獅中國國家標準（CNS)A4規格（210 X 297公楚〉 {請先閲讀背面之注意事項再填寫本頁) * ' tr---------線 ό-------- -----
It n < 4 5 433 0 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（20 ) .與第一實施形態同樣，在第一保護絕緣膜1〇6上堆積有第 二保護絕緣膜113 ’在該等第一保護絕緣膜106及第二保護 絕緣膜113上’形成有與作爲前述第二場效型電晶體之源板 區域及汲極區域之雜質擴散層1〇5之中的另一方相連接的第 三接觸栓塞114，同時在第二保護絕緣膜113形成有與第三 接觸栓塞114相連接的配線層115。另外，第三接觸栓塞ι14 及配線層115’係由從下面依序堆積的鈦膜、氮化鈦膜、鋁 膜、氮化数膜之層合膜或钦膜、氮化蔽膜、鎢膜、鈦膜、 氮化鈦膜、鋁膜、氮化鈦膜之層合膜所構成。 以下，係邊參照圖7 ( a)、（b)而邊説明第三實施形態之半 導體裝置之製造方法。 首先’如圖7(a)所示，與第一實施形態同樣，在半導體 基板100之表面部上形成元件隔離區域lOi之後，在半導體 基板100上，介以閘極絕緣膜102形成閘極1〇3及閘極保護絕 緣膜104，之後，形成具有作爲第一及第二場效型電晶體之 源極區域或没極區域之LDD構造的雜質擴散層1〇5。其次， 在半導體基板100上全面堆積第一保護絕緣膜1〇6之後，在 該第一保護絕緣膜106上，形成與作爲用以構成記憶體單元 之第一場效型電晶體之源極區域或汲極區域的雜質擴散層 1〇5之中的一方相連接的第一接觸栓塞1〇7，同時形成作爲 感測放大器之第二場效型電晶體之源極區域或汲極區域的 雜質擴散層105之中的一方相連接的第二接觸栓塞108。 其次，利用濺鍍法，在第一保護絕緣膜106上全面形成由 從下面依序堆積之款膜、氮化效膜、氧化銀膜及舶膜所構 -23- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ·!!1 !0 !訂---------線 —ο-------- ----------- (請先閲讀背面之注$項再填寫本頁) 4543 3 0 A7 B7 五、發明說明（21 ) 成的層合膜之後’利用乾式蚀刻法形成該層合膜之圖案， 藉以形成電容下部電極109。 其次’在電容下部電.極109上全面堆積具有300 nm膜厚之 氧化矽膜117A之後，對氧化矽膜117A進行CMP法，去除存 在於氧化矽膜117A之電容下部電極1〇9上的部分，如圖7(b) 所示，藉以在第一保護絕緣膜i〇6上之電容下部電極1〇9彼 此之間，形成由氧化矽膜117A所構成的絕緣膜117。 其次’利用有機金屬分解法、有機金屬化學氣相成膜法 或濺鍍法，在複數個電容下部電極1 〇9及絕緣膜117上，堆 積由具有鉍層狀鈣鈦礦構造的SrBi2( Ta^xNbO 09所構成丑具 有100 nm〜200 nm膜厚的強介電質膜之後，利用乾式蝕刻法 形成該強介電質膜之圖案，藉以形成横跨在複數個電容下 部電極109上且延伸於複數個電容下部電極1 〇9之外侧的電 容絕緣膜110C » 其次’與第一實施形態同樣，在電容絕緣膜110C及第一 保護絕緣膜106上形成由從下面依序堆積之鉑膜及鈇膜所構 成的層合膜或由鉑膜及氮化鈦膜所構成的層合膜之後，利 用乾式蝕刻法形成該層合膜之圖案，藉以形成與第二接觸 栓塞1〇8相連接的電容上部電極111(參照圖6)，之後，形成 用以覆蓋電容上部電極111的氫阻障膜112(參照圖6 )。 其次，在氫阻障膜112及第一保護絕緣膜106上堆積第二 保護絕緣膜113。其次，在該第二保護絕緣膜113及第一保 護絕緣膜10 6上形成與作爲前述第二場效型電晶體之源極區 域或没極區域之雜質擴散層105之中的另一方相連接的第三 -24 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之it意事項再.填寫本頁j 經濟部智慧財產局員工消費合作社印製 * . --------訂------- -!線丨ο-------! ——
454330 五、發明說明（22 ) 接觸栓塞114(麥照圖6) ’同時在第二保護絕緣膜1丨3上，形 成與第三接觸栓塞114相連接的配線層ιΐ5(參照圖6)。 若依據第三實施形態之半導體裝置及其製造方法時，則 用以構成記憶體單元之資料纪憶用之電容元件的電容上部 電極111、及第二場效型電晶體之雜質擴散層1〇5,可利用 形成於第一保護絕緣膜106上之第二接觸栓塞108直接連接 而不在用以覆蓋電谷下部電極111之氣阻障膜112上形成 開口部’所以可防止因鉑膜之觸媒反應而發生的活性氣及 將配線層115予以回火的氫環境中之氫原子擴散至電容上部 電極111而到達電容絕緣膜i 1〇A的事態。因而，電容絕緣膜 110A不會因氫而使之還原，所以可提高電容元件之特性。 尤其是’若依據第三實施形態，則由於將作爲電容絕緣 膜110C之強介電質膜堆積在表面被平坦化的複數個電容下 部電極109及絕緣膜117上，所以容易進行強介電質膜之成 膜作業。 另外’在第一至第三實施形態中，雖係利用秘層狀舒欽 礦構造之SrBi2(Tai.xNbx)09e成電容絕緣膜ilOA、110B、 110C，但是取而代之，亦可利用具有其他組成之鉍層狀舞 欽礦構造的強介電質膜來形成，或利用鈦酸銖鉛、鈦酸總 顏或5氧化鈕等的高介電係數膜來形成。 又’在第一至第三實施形態中，電容上部電極〗u，雖係 利用由從下面依序堆積之鉑膜及鈦膜所構成的層合膜，或 由始膜及氮化鈦膜所構成的層合膜來形成，但是並不限於 此，只要包含鉑膜、銀膜、釕膜、鍺膜或該等的層合膜即 -25- 本紙張尺度適用中國國家標準（CNS>A4規格（210 x 297公釐） (琦先閲讀背面之注意事項再填寫本頁) 訂---------線' 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4543 3 ^ A7 ________ B7 五、發明說明（23 ) 可〇 又，在第一至第三實施形態中，電容下部電極109，雖係 利用由從下面依序堆積之鈦膜、氮化鈦膜、氧化銥膜、鉑 膜所構成的層合膜來形成，但是並不限於此，只要包含# 膜、錶膜、穷膜、錯膜或該等的層合膜即可。 【發明之效果】 若依據本發明之半導體裝置及其製造方法，則可迴避利 用氧電漿去除光阻圖案時所發生之氫到達電容絕緣膜上的 事態，同時即使在氫環境下熱處理形成於電容元件上之保 護絕緣膜上的配線層’由於亦可迴避氫環境+之氫到達電 容絕緣膜上的事態，而可防止用以構成電容絕緣膜之絕緣 性金屬氧化物之還原’所以可提高電容元件之特性。 【圖式之簡單説明】 圖1係本發明之第一實施形態之半導體裝置的剖面圖a 圖2(a)及（b)係顯示本發明之第一實施形態之半導體裝置 之製造方法的剖面圖。 圖3(a)及（b)係顯示本發明之第一實施形態之半導體裝置 之製造方法的剖面圖。 圖4係本發明之第二實施形態之半導體裝置的剖面圖。 圖5(a)及（b)係顯示本發明之第二實施形態之半導體裝置 之製造方法的剖面圖。 圖6係本發明之第三實施形態之半導體裝置的剖面圖。 圖7(a)及（b)係顯示本發明之第三實施形態之半導體裝置 之製造方法的剖面圖。 •26· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (諝先Μ請背面之注意事項再.填窝本頁) ►~ -------訂i 1 n n I &IO-------— — — — — 4543 3 0 Α7 Β7 五、發明說明（24 ) 圖8係習知之半導體裝置的剖面圖。 圖9(a)及（b)係顯示習知之半導體裝置之製造方法之.一步 驟的剖面圖。 圖10(a)〜（c)係說明習知之半導體裝置及其製造方法之問 題的剖面圖。 圓1 1係説明習知之半導體裝置及其製造方法之問 面圖。 元件編號之説明】 100半導體基板 102 閘極絕緣膜 104閘極保護絕緣膜 106第一保護絕緣膜 108第二接觸栓塞 101 元件隔離區域 103 閘極 105雜質擴散層 107第一接觸栓塞 109 電審下部電極 110Α、110Β、110C電容絕緣膜 111電容上部電極 113第二保護絕緣膜 115 配線層 117絕緣膜 112 氫阻障膜 114第三接觸栓塞 116 侧壁 117Α氧化妙膜 經濟部智慧財產局員工消費合作社印製 -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (諳先閱讀背面之漆意夢項#.填寫本其)
Claims (1)
154330 A8 B8 C8 D8 六、申請專利範圍 1. 一種半導體裝置，其特徵在於··包含有， 保護絕緣膜.，堆積在形成有萆一場效電晶體及第二場 效電晶體之半導體基板上； 電容元件，由從下面依序形成於前述保護絕緣膜上， 且由電容下部電極、由絕緣性金屬氧化物所構成的電容 絕緣膜及電容上部電極所構成； 第一接觸栓塞，形成於前述保護絕緣膜上，用以直接 連接作爲前述第一場效型電晶體之源極區域或汲極區域 的雜質擴散層與前述電容下部電極；以及 第二接觸栓塞，形成於前述保護絕緣膜上，用以直接 連接作爲前述第二場效型電晶體之源極區域或汲極區域 的雜質擴散層與前述電容上部電極。 2. 如申請專利範囷第1項之半導體裝置，其中前述電容絕 緣膜係形成與前述電容下部電極同形狀， .更具備有形成於前述電容下部電極及電容絕緣膜之侧. 面的絕緣性側壁， 前述電容上郅電極’係形成於前述電容絕緣膜及侧壁 上0 3 ·如申請專利範園第2項之半導體裝置，其中前述侧壁係 由氧化矽所構成。 4.如申請專利範圍第1項之半導體裝置，其中前述電容下 邯電極係在前述保護絕緣膜上形成有複數個， 更具備有形成於前述複數個電容下部電極彼此之間的 ’絕緣膜， ___________-28- 本紙張尺度適用中國國家標準<CNS)A4规格（210 X 297公兹、 (請先閱讀背面之注意事項再填寫本頁) _ —--l· I--訂---------I _ 經濟部智慧財產局員工消費合作社印製 - 【 454330 申請專利範圍 6. 8 ‘ 9. 經濟部智慧財產局員工消費合作社印裝 前述電4絕緣膜係形成橫跨在前述複數 極及前述絕緣膜上。 #下4電 青專利範圍第4項之半導體裝置，其中前述絕緣膜 /]系由風化矽所構成。 =請專，園第！項之半導體裝置，其更具備有用以 a王覆蓋前述電容上部電極的氫阻障膜。 如’請專利範園第，項之半導體裝置，其中前述第—接 觸栓塞及第二接觸栓塞，係由多晶發或鶴所構成。 如申請專利範圍第lif之半導體裝置，丨中前述電容絕 緣膜，係由具有鉍層狀鈣鈦礦構造之強介電質、鈦酸鍺 ’鉛、鈦酸鳃鋇或5氧化鈕所構成。 " 一種半導體裝置之製造方法，其特徵在於包含有， 在形成有第一場效電晶體及第二場效電晶體之半導體 基板上堆積保護絕緣膜的步骤； 在前述保護絕綠膜上，形成用以與作爲前述第一場效 型電晶體之源極區域或没極區域的雜質擴散層相連接之 第一接觸栓塞、及用以與作爲前述第二場效型電晶體之 源極區域或汲極區域的雜質擴散層相連接之第二接觸检 塞的步驟； 在前述保護絕緣膜上，形成與前述第一接觸栓塞直接 連接之電容下部電極的步驟； 在前述電容下部電極上’形成由絕緣性金屬氧化膜所 構成之電容絕緣膜的步驟；以及 在前述電容絕緣膜上’形成周緣部位於前述保護絕緣 ‘29·
^----r---訂---------線！ (請先閱讀背面之注意事項再填寫本頁) $紙張尺度適用中國國家標準(CNS)A4規格（210 X 297公釐） 4543 3 0 A8 B8 C8 D8 r!.·濟部智慧財產局員工消費合作社印製 六'申請專利範圍 膜上且在前述周緣部中與前逑第二接觸拾拉 電容上部電極的步驟。 接連接泛 10·如申凊專利範圍第9項半導體裝置之製 備有形編覆蓋前述電容上部電極之氣二= η‘如申請專利範圍第9項半導體裝置之製 以形成前述電容絕緣膜的步驟，係包含 ^中用 膜形成與前述電容下部電極同形狀的步帮心'谷絕縴 在用以形成前料容絕緣㈣㈣細’ 谷”電極的步驟之間，更具備有在前述電容下二= 及電谷絕緣膜之側面形成絕緣性侧壁的步騾’ ―用:形成前述電容上部電極的步驟，係包含將前述電 令上部电極形成於前述電容絕緣膜及侧壁上的步驟。 12.如中請專利範圍第9項半導體裝置之製造方法，其中用 .以形成前述下部電極的步驟，係包含在前述保護絕緣膜 上形成複數個電容下部電極的步驟， 在用以形成則述電容下部電極的步驟與用以形成前述 電容絕緣膜的步驟之間，更具備有在前述電容下部電極 彼此之間形成絕緣膜的步驟， 用以形成前述電容絕緣膜的步騾，係包含將前述電容 絕緣膜形成橫跨在前述複數個電容下部電極及絕緣膜上 的步騾。 -30- 本紙張尺度適用中國國豕標準（CNS)A4規格〈2i〇 X 297公爱
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14610399 | 1999-05-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW454330B true TW454330B (en) | 2001-09-11 |
Family
ID=15400225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089109360A TW454330B (en) | 1999-05-26 | 2000-05-16 | Semiconductor apparatus and its manufacturing method |
Country Status (6)
| Country | Link |
|---|---|
| US (5) | US6441420B1 (zh) |
| EP (1) | EP1056128A3 (zh) |
| JP (2) | JP3759859B2 (zh) |
| KR (1) | KR100522211B1 (zh) |
| CN (1) | CN1170316C (zh) |
| TW (1) | TW454330B (zh) |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6958508B2 (en) * | 2000-10-17 | 2005-10-25 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory having ferroelectric capacitor insulative film |
| JP4829678B2 (ja) * | 2000-10-17 | 2011-12-07 | パナソニック株式会社 | 強誘電体メモリ及びその製造方法 |
| JP3833887B2 (ja) * | 2000-10-30 | 2006-10-18 | 株式会社東芝 | 強誘電体メモリ及びその製造方法 |
| KR100395766B1 (ko) * | 2001-02-12 | 2003-08-25 | 삼성전자주식회사 | 강유전체 기억 소자 및 그 형성 방법 |
| KR20020082549A (ko) * | 2001-04-24 | 2002-10-31 | 주식회사 하이닉스반도체 | 고용량 엠아이엠 캐패시터 제조방법 |
| US6730951B2 (en) | 2001-06-25 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Capacitor, semiconductor memory device, and method for manufacturing the same |
| US6717198B2 (en) * | 2001-09-27 | 2004-04-06 | Matsushita Electric Industrial Co., Ltd. | Ferroelectric memory |
| JP4368085B2 (ja) | 2002-01-08 | 2009-11-18 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100450669B1 (ko) * | 2002-01-30 | 2004-10-01 | 삼성전자주식회사 | 산소 침투 경로 및 캡슐화 장벽막을 구비하는 강유전체메모리 소자 및 그 제조 방법 |
| JP2004146772A (ja) | 2002-03-18 | 2004-05-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US20030183868A1 (en) * | 2002-04-02 | 2003-10-02 | Peter Fricke | Memory structures |
| JP4316188B2 (ja) | 2002-05-29 | 2009-08-19 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP4507532B2 (ja) * | 2002-08-27 | 2010-07-21 | 日亜化学工業株式会社 | 窒化物半導体素子 |
| US7229875B2 (en) * | 2002-10-17 | 2007-06-12 | Samsung Electronics Co., Ltd. | Integrated circuit capacitor structure |
| KR100480641B1 (ko) * | 2002-10-17 | 2005-03-31 | 삼성전자주식회사 | 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법 |
| US7297558B2 (en) | 2003-04-03 | 2007-11-20 | Fujitsu Limited | Method of manufacturing semiconductor device |
| US6913965B2 (en) * | 2003-06-12 | 2005-07-05 | International Busniess Machines Corporation | Non-Continuous encapsulation layer for MIM capacitor |
| TWI228807B (en) * | 2003-07-01 | 2005-03-01 | Advanced Semiconductor Eng | Wafer level passive component |
| KR20050033672A (ko) * | 2003-10-07 | 2005-04-13 | 삼성전자주식회사 | 커패시터-언더-비트라인 구조의 반도체 장치 및 이의 제조방법 |
| JP4316358B2 (ja) * | 2003-11-27 | 2009-08-19 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP3810411B2 (ja) * | 2004-01-23 | 2006-08-16 | Ｎｅｃエレクトロニクス株式会社 | 集積回路装置 |
| JP4541717B2 (ja) * | 2004-02-09 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 集積回路装置及びその製造方法 |
| JP3935475B2 (ja) | 2004-03-18 | 2007-06-20 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| TWI261273B (en) * | 2004-04-26 | 2006-09-01 | Tdk Corp | Composition for thin film capacitive device, insulating film with high dielectric constant, thin film capacitive device, thin-film laminated capacitor and process for producing thin film capacitive device |
| US6906908B1 (en) | 2004-05-20 | 2005-06-14 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
| JP4025316B2 (ja) | 2004-06-09 | 2007-12-19 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2006302987A (ja) * | 2005-04-18 | 2006-11-02 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| KR100735521B1 (ko) * | 2005-10-19 | 2007-07-04 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2007150025A (ja) * | 2005-11-29 | 2007-06-14 | Seiko Epson Corp | 強誘電体メモリの製造方法 |
| DE602007008841D1 (de) * | 2006-02-10 | 2010-10-14 | Nxp Bv | Halbleiterbauelement und verfahren zu seiner herstellung |
| JP4557903B2 (ja) * | 2006-02-10 | 2010-10-06 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP4780616B2 (ja) | 2006-04-25 | 2011-09-28 | パナソニック株式会社 | 半導体記憶装置 |
| JP2008108761A (ja) | 2006-10-23 | 2008-05-08 | Elpida Memory Inc | ダイナミックランダムアクセスメモリの製造方法 |
| KR100823168B1 (ko) * | 2007-01-08 | 2008-04-18 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그 형성 방법 |
| US7592273B2 (en) * | 2007-04-19 | 2009-09-22 | Freescale Semiconductor, Inc. | Semiconductor device with hydrogen barrier and method therefor |
| JP5292878B2 (ja) * | 2008-03-26 | 2013-09-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4575999B2 (ja) | 2008-06-10 | 2010-11-04 | パナソニック株式会社 | 半導体装置、半導体装置の製造方法、半導体チップおよびシステム |
| US20100224960A1 (en) * | 2009-03-04 | 2010-09-09 | Kevin John Fischer | Embedded capacitor device and methods of fabrication |
| JP5327139B2 (ja) * | 2010-05-31 | 2013-10-30 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP6336826B2 (ja) * | 2014-06-04 | 2018-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276344A (en) * | 1990-04-27 | 1994-01-04 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor having impurity regions of different depths and manufacturing method thereof |
| JPH04298030A (ja) * | 1991-03-27 | 1992-10-21 | Sony Corp | メタルプラグの形成方法 |
| JP3197064B2 (ja) | 1992-07-17 | 2001-08-13 | 株式会社東芝 | 半導体記憶装置 |
| JPH0685193A (ja) | 1992-09-07 | 1994-03-25 | Nec Corp | 半導体装置 |
| JP3212194B2 (ja) | 1992-09-11 | 2001-09-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JP3161836B2 (ja) * | 1992-10-19 | 2001-04-25 | シャープ株式会社 | 半導体記憶装置 |
| JPH0783061B2 (ja) * | 1993-01-05 | 1995-09-06 | 日本電気株式会社 | 半導体装置 |
| US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
| JPH0794600A (ja) | 1993-06-29 | 1995-04-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US5644151A (en) * | 1994-05-27 | 1997-07-01 | Nippon Steel Corporation | Semiconductor memory device and method for fabricating the same |
| US5563762A (en) * | 1994-11-28 | 1996-10-08 | Northern Telecom Limited | Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
| US5567636A (en) * | 1995-02-27 | 1996-10-22 | Motorola Inc. | Process for forming a nonvolatile random access memory array |
| JP3417167B2 (ja) * | 1995-09-29 | 2003-06-16 | ソニー株式会社 | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| US5843830A (en) * | 1996-06-26 | 1998-12-01 | Micron Technology, Inc. | Capacitor, and methods for forming a capacitor |
| US5880991A (en) * | 1997-04-14 | 1999-03-09 | International Business Machines Corporation | Structure for low cost mixed memory integration, new NVRAM structure, and process for forming the mixed memory and NVRAM structure |
| JPH10340871A (ja) | 1997-06-06 | 1998-12-22 | Toshiba Corp | 研磨方法及び半導体装置の製造方法 |
| JPH118355A (ja) | 1997-06-16 | 1999-01-12 | Nec Corp | 強誘電体メモリ |
| JP3090198B2 (ja) | 1997-08-21 | 2000-09-18 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
| JPH11126881A (ja) | 1997-10-23 | 1999-05-11 | Hitachi Ltd | 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 |
| JP3098474B2 (ja) * | 1997-10-31 | 2000-10-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6509601B1 (en) * | 1998-07-31 | 2003-01-21 | Samsung Electronics Co., Ltd. | Semiconductor memory device having capacitor protection layer and method for manufacturing the same |
| US6249014B1 (en) | 1998-10-01 | 2001-06-19 | Ramtron International Corporation | Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices |
| US6121648A (en) * | 1999-03-31 | 2000-09-19 | Radiant Technologies, Inc | Ferroelectric based memory devices utilizing hydrogen getters and recovery annealing |
| US6242299B1 (en) * | 1999-04-01 | 2001-06-05 | Ramtron International Corporation | Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode |
-
2000
- 2000-05-16 TW TW089109360A patent/TW454330B/zh not_active IP Right Cessation
- 2000-05-19 CN CNB001062514A patent/CN1170316C/zh not_active Expired - Fee Related
- 2000-05-24 JP JP2000152324A patent/JP3759859B2/ja not_active Expired - Lifetime
- 2000-05-24 US US09/576,971 patent/US6441420B1/en not_active Ceased
- 2000-05-25 EP EP00111276A patent/EP1056128A3/en not_active Withdrawn
- 2000-05-26 KR KR10-2000-0028573A patent/KR100522211B1/ko not_active IP Right Cessation
-
2002
- 2002-06-10 US US10/164,409 patent/US6756282B2/en not_active Expired - Lifetime
-
2004
- 2004-04-22 US US10/829,476 patent/USRE41625E1/en not_active Expired - Lifetime
- 2004-06-22 US US10/872,561 patent/US20040229429A1/en not_active Abandoned
-
2005
- 2005-06-09 JP JP2005169556A patent/JP2005277443A/ja active Pending
- 2005-11-10 US US11/270,615 patent/US7531863B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100522211B1 (ko) | 2005-10-14 |
| US6441420B1 (en) | 2002-08-27 |
| JP2001044376A (ja) | 2001-02-16 |
| CN1170316C (zh) | 2004-10-06 |
| CN1275808A (zh) | 2000-12-06 |
| US7531863B2 (en) | 2009-05-12 |
| JP3759859B2 (ja) | 2006-03-29 |
| US20060065918A1 (en) | 2006-03-30 |
| EP1056128A2 (en) | 2000-11-29 |
| USRE41625E1 (en) | 2010-09-07 |
| US6756282B2 (en) | 2004-06-29 |
| EP1056128A3 (en) | 2003-12-03 |
| US20020149045A1 (en) | 2002-10-17 |
| US20040229429A1 (en) | 2004-11-18 |
| JP2005277443A (ja) | 2005-10-06 |
| KR20010020905A (ko) | 2001-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW454330B (en) | Semiconductor apparatus and its manufacturing method | |
| US6605835B2 (en) | Ferroelectric memory and its method of fabrication | |
| US20090302362A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4522088B2 (ja) | 半導体装置の製造方法 | |
| KR100830108B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| TW472384B (en) | Semiconductor device and method of manufacturing the same | |
| WO2006103779A1 (ja) | 半導体装置及びその製造方法 | |
| TW517384B (en) | Semiconductor apparatus and its manufacturing method | |
| US7629636B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3643091B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR101262432B1 (ko) | 반도체 장치의 제조 방법 | |
| TW465094B (en) | Method for forming memory cell of semiconductor memory device | |
| JP2005116675A (ja) | 半導体装置およびその製造方法 | |
| JP2004281956A (ja) | 半導体装置及びその製造方法 | |
| JPH09232542A (ja) | 半導体装置およびその製造方法 | |
| JP2012074479A (ja) | 半導体装置の製造方法 | |
| JP2000228499A (ja) | 半導体記憶装置およびその製造方法 | |
| JP4716938B2 (ja) | 半導体装置の製造方法 | |
| JP2004153293A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2008010774A (ja) | 半導体装置及びその製造方法 | |
| TW200307975A (en) | Process for forming a contact for a capacitor | |
| JP2004153292A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
| JP2004103619A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |