TW434565B - Semiconductor memory having hierarchical bitline architecture with interleaved master bitlines - Google Patents

Description

翁34565 A7 B7 五、發明説明（ί ) 發明領域 本發明之發明領域僳有關於如動態隨機存取記億體 (DRAM)的半導體記億體。尤其是，本發明有關於具有改進 之含間條主位元線的分層位元線架構之半導體記億體。 發明$景 當代半導體記億體之整合密度持續改進，有必要設 計一種高良率的産品，即不會過度複雜，且不會犧牲性能 的目標。在高密度設計中一項關鍵性的記憶體參數為位元 線電容。當記憶體變得較小時，設計上必需可減少感測放 大器排數，而防止位元線電容及位元線間電容過大。位元 線電容相對於儲存晶胞電容愈大，則相關感測放大器輸人 端的儲存晶胞信號愈小，則數據錯誤的可能性愈高。 經濟部中央標準局貞工消費合作社印製 (讀先聞讀背面之注意事項再填寫本頁) 第1圔示習知技術中的DRAM架構 > 稱為一全長度位元線 架構。各感測放大器（SA)連接一或二對相當長的位元線， 基本上由錆組成。各位元線連接大量的記億體晶胞MC,其 沿著位元線配置。例如，在行（i + 1)中的感測放大器S A w 連接一側之真位元線BL(i*1>a及其互補BL (i+i)a ，且連接在另 一側之真位元線B L (w)b及互補位元線BT(M)b 。此稱為摺疊 位元線架構。在文中，一行有時候稱為一位元線對。在某 些例子中，一行稱為兩相鄰的位元線。控制各感測放大器 兩惻上的隔離開關（未圖示）以選擇那一锢位元線群寫入或 讀取字元線W L , . W L 垂直於連接至共同行晶胞之位元線 ,並選擇性的飲動晶胞MC ,以進行資料傳輸及重新操作。 -3- 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐）

4 34 56 5 五、發明説明（2 ) 如第2圖所示，各記億體晶胞MC包含一場放電晶體12及一 儲存電容CD如所知，在讀取操作中，歆動一字元線以導 通同一列上的電晶髏12,因此將儲存在電容C上的電荷傳 送予位元線，反之亦然。讀取前預充電位元線至一參考電 壓、當字元線被歆動，而使得電荷在電容器及相關位元線 之間移轉時，該位元線的電位改變。如果耦合真位元線的 晶胞被讀取時.其互補之位元線運成以提供充電前之參考 電壓予感測放大器，反之亦然。因此當近接一晶胞時，在 真及互補位元線之間産生差壓。由行之感測放大器放大此 差壓以對謓取的數據提供固定的邏輯準位。 位元線的電容與位元線長度成比例。因此，由可容忍之 最大位元線電容限制位元線長度。一般由可允許的感測邊 際及功率耗損決定最大電容。因此，為了經由在一陣列中 由增加記億體晶胞數目而增加記億體容量，該陣列必需更 多的感測放大器。因為感測放大器相當大，但是晶片的尺 寸可隨著增加。

第為習知技術之DRAM架構的示意圖，稱為分層位元 線架構，其可解決上述全長度位元線佈局的缺點。此架構 與美國專利號碼Re. 3 3, 69 4所掲露之電路結構形狀頚似， 該文標題為“具分段位元線的動態記憶體陣列”。如S A i 的各感測放大器連接一對主位元線MB L及沉百Γ(分別是真的 以及互補）。主位元線包含如鋁或鎢的金屬。Κ值開關SV連 接在如MBL的各主位元線以及Κ個圔對應鎢之局部位元線LBU —4 ~ 本紙張尺度通用中固國家標準（CNS ) Α4規格（210Χ297公釐） (諳先聞讀背面之注意事項再填寫本頁)

經濟部中央標準局貝工消費合作社印製

43456S A7 B7- 經濟部中央擦準局貝工消贤合作社卬製 五 發明説明 ( ) I " ,BLκ . 之 間 0控 削線 17 L · -1 7 κ 控 制 開 關 SW的 開 關 狀 態 〇 而 1 I 每 一 値 控 制 線 動 或 去 動 同 列 中 之 開 關 〇 在 與 局 部 位 元 線 1 1 不 同 的 垂 直 層 中 架 構 主 位 元 線 〇 多 個 (基本上可到數百）記 讀 先 1 億 髒 晶 胞 MC連 接 各 局 部 位 元 線 〇 田 要 近 接 指 定 的 記 憶 體 晶 閱 I 、1 胞 時 連 接 與 相 關 的 局 部 位 元 線 至主位元線Μ B L κ 的 開 關 δΐ f經 背 面 之 1 1 作 用 到 控 制 線 1 7K 的 邏 輯 高 準 位 而 導 通 〇 因 此 > 只 有 一 局 注 意 筆 ! ! 部 位 元 線 對 LBL， UL連 接 行 之 主 位 元 線 且 在 讀 取 / 寫 入 項 再: it' .:)! 操 作 期 間 連 接 相 關 的 感 測 放 大 器 〇 因 為 各 局 部 位 元 線 fcfc 全 寫 本 裝 頁 1 長 度 架 構 短 4 其 電 容 較 少 妖 WV、 後 總 位 元 線 電 容 為 局 部 位 元 線 >---^ 1 1 電 容 及 主 位 元 線 電 容 之 加 總 Ο 但 是 1 每 CTD 早 位 長 度 的 主 位 元 1 i 線 電 容 少 於 每 cats 卑 位 長 度 之 局 部 位 元 線 電 容 1 傺 因 為 局 部 位 1 1 元 線 直 接 合 大 量 的 記 億 體 晶 胞 > 此 有 助 於 局 部 位 元 線 電 訂 I 容 9 而 主 位 元 線 不 延 遲 m 合 晶 胞 之 故 〇 因 此 * 對 於 給 定 的 1 1 I 行 長 度 i 總 電 容 可 極 小 於 金 長 度 佈 局 〇 因 此 耗 用 較 少 之 1 1 空 間 的 感 m 放 大 器 為 具 指 定 數 百 之 記 億 體 晶 胞 的 晶 Η 所 需 1 )丨 要 者 〇 該 架 構 允 許 各 感 測 放 大 器 可 用 於 各 多 的 晶 胞 t 且 耦 1 合 局 部 位 元 線 及 一 長 主 位 元 線 ， 所 以 減 少 毎 晶 Μ 中 感 測 放 1 I 大 器 的 數 百 〇 因 此 可 使 得 晶 Η 尺 寸 較 小 1 係 假 設 分 配 予 開 1 .)1 關 SW及 額 外 控 制 電 路 的 區 域 不 超 過 由 減 少 感 測 放 大 器 數 目 1 1 所 % 下 的 面 積 □ 1 | % 3 圖 之 佈 局 的 — 項 缺 點 為 在 各 行 中 9 主 位 元 線 涵 蓋 行 1 i 之 全 長 度 1 使 得 相 鄰 行 的 主 位 元 線 (如C ί i C i+1 ) 可 側 對 側 1 1 1 靠 替 〇 因 此 ， 位 元 線 (MBL ) -5 間 距 * 即 相 鄰 主 位 元 線 之 中 1 1 1 I 1 本紙張尺度適用中國國家標準（CMS ) A4規格（2〗0X297公釐） 434565 : . m . · ·. · * ··....··. . .A7 ____ B7 五、發明説明* —~ 心周期間隔基本上與局部^^線間距相同。嚓用 高_齊_度哮，Μ B L間距可相當小。此限制了記億饅的産 量，而緊鄰之ΜΒί之間短路的可能性相當大 而 、 〇叫过，必需 將MBL的寛度維持在相當.窄的範圍内以提供相鄰的mbl之間 提供足夠的空間。而且，相郯間緊密間隔湛位 元線間電容，所以，産生高的總MBL電容。 第3圖之架構的另一項缺點為增加與各主位元線相隨之 多個位元線開關的佈局。開關及對_的控制線佔據 ^3大 的晶Η空間，且使得記億體程序更困難。而且，.需要動作 及停止大量開關的控制及解碼電路相當複雜且耗填相當大 的空間。 所以，需要有一種半導體記億體架構，其中可維持位元 線電容在相當低的數值内，而不會導致過度複雜的佈胃 且具有高的産量。 發明概述

(許先閲讀背面之註意事項再填寫本頁；I 經濟部中央標準局貝工消費合作社印裝 及測，局if且fch 行感線的線，距 多 ί 元器元短間 成少位大位度的 形至主放主長份 個含的測經行部 多包器感要比 一 含行大合需度少 包各放耦視長至 ,; 測要對的的 體據感需線線線 億數該視元元元 記存合且位位位 體儲耩胞部主主 導以上晶局各些 半胞作體一.中某 0 種晶操憶少其少大 一 髖對記至.， 至距 關億一 合中 器上間 相記少耦其大胞盼 偽的至對 ，放晶線 明置.兩線測醱元 發配器少元感億位 本列大至位合記部 多放及部鑼在局、 本纸張尺度適用中國國家標率（CNS ) ΑΟ見格（2!0Χ297公釐） 43 4 56-5 - A7 B7 經濟部中央標準局貝工消費合作社印製 五、 發明説明（ ) 1 1 最 好 9 因 為 主 位 元 線 間 距 比 局 部 位 元 線 間 距 寬 * 即 約 兩 |： 1 倍 寬 使 得 主 位 元 線 的 處 理 較 容 易 〇 因 此 可 增 加 良 率 〇 另 ! 外 各 主 位 元 線 的 長 度 約 與 局 部 主 位 元 線 長 度 η 同 t 在 此 讀 1 先 主 位 元 線 電 容 大 致 上 減 少 〇 一 較 寬 的 主 位 元 線 間 距 也 可 以 閱 讀 1 減 少 位 元 線 之 間 的 電 容 9 因 此 減 少 金 部 主 位 元 鎳 之 電 容 〇 背 之 1 而 且 » 共 用 各 主 位 元 線 只 使 用 兩 位 元 線 選 擇 開 關 * 使 得 不 注 意 事 1 1 會 增 加 電 路 的 複 雜 性 且 易 於 控 制 / m 碼 電 路 〇 項 再/ :―.)丨 • § 本 發 明 的 另 一 實施例可使用在快閃RAM 及 其 他 的 應 用 中 裝 頁 1 ί 可 使 用 具 各 感 測 放 大 器 的 參 考 曰 BQ 胞 去 除 互 補 主 位 元 線 及 1 局 部 位 元 線 〇 間 條 型 式 的主位元 線 梘 需 要 合 兩 局 部 位 元 1 1 線 1 且 約 為 各 記 億 體 nxcs 方 塊 中 行 長 度 之 半 〇 在 此 實 施 例 中 主 1 1 位 元 線 間 距 寬 度 比 局 部 位 元 線 間 距 寬 〇 訂 I 圔 式 之 簡 DO 卑 說 明 1 1 | 由 下 文 中 的 說 明 可 更 進 — 步 了 解 本 發 明 之 特 徵 及 優 點 » I 1 閲 謓 時 並 請 參 考 附 圖 * 各 附 圖 中 柑 同 的 標 示 表 示 相 同 的 組 1 、)丨 件 9 其 中 , 1 第 1 圖說明習知技術中全長度DRAM架搆 ί 1 I 第 2 圔 為 記 億. 體 晶 胞 的 示 意 圖 > 1 . I 第 3 圔 說 明具分層位元線架構之習知技術的DRAM > 1 f 第 4 画 示 本 發 明 中 使 用 摺 位 元 線 形 態 之 半 m am 體 記 憶 體 1 1 的 第 — 實 施 例 1 I 第 5 _ 示 本 發 明 記 億 體 内 之 位 元 線 佈 局 的 部 份 » 1 1 I 第 6 圖 為 使 用 共用感測放大器之本.發 明 筲 施 例 * 1 -7 1 [ 1« 本紙張尺度適用中國國家標準（CMS ) A4規格（2丨0><297公釐） A7 B7 經濟部中央樣準局貝工消費合作社印袋 434565 五、發明説明（) 第7圖及第8匾示本發明之交替摺昼位元線的實施例； 第9圖示使用一開位元線配置之本發明的實施例； 第10圖及第11圖示使用含感測放大器之參考晶胞的本發 明另一實施例；以及 苐12圖示對於各主位元線使甩多於兩個之局部位元線的 本發明另一實施例。 發明之詳細說明 本發明偽有關於用於半導體記億體之執行的分層位元線 架構。本發明提供一 +方式，與習知技術比較可據以得到較 寬的主位元線間距而得到較低的主位元線電容，而不會使 得電路複雜化。為了說明上的需要，下文中以DRAM晶Μ說 明本發明的實施例。但是，本發明可適於於更寬廣的範圍 。例如，本發明可應用在如EDO-DRAM,SDRAM,RAMBϋS-D R A M , S L D R A Μ , M D R A Μ，S R A Μ ,快閃 1? A Μ , E P R Ο Μ , E E P R Ο Μ , 梵罩ROM,或合併DRAM-邏輯（埋人DRAM)。- 第4圖為DRAM記億體晶胞陣列30之一部份的示意圖，其 為本發明的第一實施例。但是文中僅顯示陣列30中的四行 C'j - Ci+3 ,基本上該陣列可包含上百或數千行。基本上， 各DRAM晶胞使用大量的陣列30。各行包含一感測放大器， 如耦合一對主位元線MBLn , MBLii的S A i呈摺昼位元線之配 置，即位元線對連接感測放大器的同一側。主位元線（MBL) 對基本上呈交錯配置，即對於各依序的行中從左到右呈交 替之配置。另外，各行的主位元線與如局部位元線LBLi，LBLi晷 -8* 本紙張尺度適用中國國家標準（CNS ) A4現格（210X297公褒）

434565二 A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明 (1 1 1 相 同 的 長 度 〇 此 將 於 下 文 中 加 以 說 明 i 依 據 此 方 法 間 條 主 ! I 位 元 線 i 且 縮 短 其 長 度 到 約 行 長 度 之 半 或 更 短 » 與 習 知 技 1 I 術 的 架 構 hh 較 主 位 元 線 間 距 可 更 寛 〇 由 於 減 少 主 位 元 線 請 ! 先 長 度 9 且 至 少 相 鄰 14BL 之 間 的 間 隔 可 使 得 整 個 的 主 位 元 線 閲 讀 背 [ 電 容 減 少 〇 則 増 加 的 間 隔 導 致 在 相 鄰 MBL 間 的 位 先 線 m 之 [ I 容 減 少 f 因 此 減 少 Μ B L的總電容c： >可設計MBL間 距 為 LBL >·王 意 1 1 1 間 距 的 兩 倍 〇 較 寛 的 間 距 可 改 進 DRAM的 良 率 其 中 可 減 再 f ：)! 相 鄰 〇 主 位 元 線 之 間 産 生 電 短 路 的 可 、能 性 〇 • t 經 由 本 頁 裝 I 加 寬 MBL間距， 可增k主位元線的寬度， 因此放寬了 MBL製 >〆 1 I 造 上 的 要 求 且 減 少 在 線 上 開 Ρ 的 可 能 性 〇 1 1 I 陣 列 30中 的 各 行 » 如 行 Ci 可包含感測放大器S A i 1 其 可 1 1 為 各 側 上 之 行 共 用 或 不 共 用 Ο 最 好 可 共 用 > 為 減 少 對 於 _» 訂 1 給 定 記 億 m 容 量 之 感 測 放 大 器 的 數 〇 在 非 共 用 的 例 子 中 1 I ， 如 第 4 圖 所 示 的 例 子 * 一 主 位 元 線 對 MBLi MBLi 耦 合 感 1 | 測 放 大 器 SA i 〇 如MBL i 的 各 主 位 元 線 視 需 要 經 由 兩 位 元 線 ‘ 1 λ m 擇 開 關 23及 25 (基本上為NFET) 中 之 開 > 連 接 兩 真 位 1 元 線 LBLi】 或LBL 21 中 之 一 項 〇 同 樣 地 r 如 MLB; 之 各 互 補 主 | 位 元 線 可 視 需 要 經 由 II 合 於 其 上 之 選 ttso 擇 開 關 23 j 25而 連 接 I 互 補 局 部 位元線 LBLi 或LBL 2Ϊ 中 之 一 項 〇 在 與 局 部 位 元 1 1 線 不 同 之 垂 直 層 上 製 造 主 位 元 線 〇 MBL 可 包 含 如 鋁 或 m f 1 1 而 LBL 基 本 上 包 含. 盒 〇 基 本 上 各 局 部 位 元 線 連 接 數 百 個 記 1 1 憶 體 曰 BB 胞 t 如 256或 51 2 8F2 在此F為 曰 取 小 特 徵 尺 寸 〇 在 I 第 4 圖 的 實 施 例 中 t 定 義 記 憶 體 晶 胞 中 之 行 ( 如 行 Ci ) 1 1 -9 - 1 1 i 本紙張尺度適用中國國家標準（CNS ) A4规格（210XM7公釐） 434565 A7 B7 五、發明説明（？） 為耦合如LBLh之真局部位元線及耩合如L BLii之相鄰的對 應互補位元線之記憶體晶胞。但是，如文中説明者，該項 目“行〃並沒有受到此項限制。在其他的實施例中，記億 體晶胞中的一行可視為只這些記億體晶胞耦合真或互補局 部位元線，如在第4圖之示意佈局中耦合L B L ii及U L w的 記億體晶胞。文中的“行長度”指介於問隔之感測放大器 排之間的長度。例如，第4圖的行長^為D 3a + D 3b。例如， 項目w間條”指包含第4圖之單一交替行中之記億體晶胞 次陣到中従左向右交替的主位元線之例子，及對於二或多 個相鄰行之次陣列的左手側主位元線側對側配置，然後在 二或多個相鄰行中在次陣列的右手側主位元線惻對側配置 的例。另外，一般局部位元線的長度指分開耦合局部位元 線之一端的第一記億體晶胞與耦合局部位元線之另一端的 最後記億體晶胞（不考盧聞置晶胞以簡化討論）。 經濟部中央標隼局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 在陣列30的各行中，在真主位元線及最靠近感測放大器 (如LBL ii )的局部位元線之間耦合一位元線選擇開關，且 在最接近感測放大器（如LBLii.)及互補主位元線ilFi之間餵 合另一開關2 3。同樣地，在最遠離感測放大器（如L B L 2i ) 的真局部位元線及真主位元線之間耦合一開關25。同一行 的開關23, 25其源極在電路節點22處連接，且也經由一互 連接的穿越洞連接相關的MBL。各MBL可具有一撤錐36以增 加相鄰行之間條Μ B L之間的間隔。 開關控制综27^及與字元線平行，且連接在一行中 -10- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公嫠） 134565 ^ A7 , . B7 _ 五、發明説明) j 相對齊的PET開關23的閘極。如習知技術，各控制線27 i ,272偽從位址解碼器及控制電路中發出。因此，例如當 (請先閱讀背面之注意事項再填寫本頁) ) 需要近接一耦合ULii的記億體晶胞時（從其上寫入或謓取） ，位址解碼器及控制電路（圖中没有顯示）驅動控制線27 i 至高準位，因此可開啟全部與其連接的FET開關23, 25。 用於將存取之記億體晶胞的字元線（如W L ό或W L j+i )動作， 如同耦合目標晶胞之行中的感測放大器之行選擇線（未圔 示）。當控制線2 ? i為高準位時，控制線2 7 2為低準位， 反之亦然，在此在任何行中只有位完線開關23或27在任何 給定的時間中均在開歆狀能。因此，主位元線MBU連接任 一局部位元線LBLii或LBL2i。同樣地，主位元線電性連接 至或 LBL2i。 ' 最好，主位元線的長度均之間局部位元線。距離D3a表 示主位元線長度及局部位元線長度，如在圆中左側上LBL。 距離D 3 b為在右手側上.之位元線的對應距離。最好D 3 a等於 D3b,在此主位元線約為行長度之半（一行之長度等於D3a + D 3 1),即約等於相鄰感測放大器排的間隔）。因此，當與第 經承部中次#淖局負工消北告竹社印聚 術 技 知 習 之 圔 2 ΛΖ 主 度 長 線 元 時 較 LJ t 置 配 半 減 等成· 約度 度 長 長與 行將 與可 線上 元致 位大 主 ， 中此 其因 度放 長測 金感 的與 術中 技子 知〜例 習兩 之在 圖設 1 假 第< 與半 0 1 少為 減度 容長 電部 線局 元， 位下 主較 的tb 長構 正架 小上 容於 電小 缌容 的'm 合 L B 之 Μ 容之 電度 BL長 Jnr 元 單 每 為 LB因 為偽 ο ί } 半 離之 距構 的架 開度 分長 器金 大於 及 容 電 本紙张尺度遇用中闼) Λ4现格（2丨ΟΧ297公楚） 4345ϋ A7 B7 五、發明説明（丨0 ) 述毎單位長度LB L電容。 如上所述，因為MBL長度減半，且以間條方式配置主位 元線，相鄰行之主位元線之行邊不相通過。結果，可加寛 主位元線間距，即主位元線之中心線之間的周期間隔。在 第4圖中，距離D2表示同一行中真及互補主位元線之中心 線之間的距離。距離D4表示相鄰主位元線之距離間隔兩行 。最好，設計D4約等於D2 ,以在列方向提供均勻間隔的主 位元線。應甩均勻間隔的主位元線，任何兩其次主位元線 之間的間隔基本上為最大（對於給定的主位元線寛）。主位 元線之間的間隔愈大，則短路的可能性愈小。而且，經由 至少主位元線對之間的距離，可減少龋合.及不同對之主位 元線之間的雜訊。而且，由於增加的間隔可減少主位元線 電容。 本發明的另一優點為其在主位元線寛度的設計中提供韌 性。經由增加間距，該寛度可加寬。經由增加間距，寬度 可加寬以放寬産生上千個極薄金屬線時製造上的要求。應 用較寛的主位元線，可消除在線上之開路的可能性。 經濟部中央標準局貝工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第5圖之平面圖，顯示在本發明中此將於下文中加以說 明之其他實施例或記憶體陣列30之代表性的主位元線及位 元線的某些部位。如上所述，如介於C i'及C ^之間的兩個 Μ B L之間的間隔D 4最好等於間距D 2 ,在此Μ B L之間的距離相 當均勻。而且，主位元線寬度Wm可加以設計使得約為MB L 間距D2之半。局部位元線間距P1大致上少於HBL間距以簡 *12- 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） 4345 6 5 經濟部中央標準局員工消费合作社印製 Α7 Β7 五、發明説明（Π ) 化到相鄰列之記億體晶胞間的連結。為了使得L B L之間隔 均勻，即相鄰行之LBL之間的D6等於Dl/2(距離D1之一半） ，LBL間距可為MBL間距之半。 對於文中說明的實施例中，用於控制字元線之適當的定 時及控制電路，行選擇線，位元線開關2 3，2 5 ,耦合局部 位元線的等化電路等為業界所熟知者，且在此不予說明。 本發明中可使甩傳统上用於謖取或寫入數據於記憶體晶胞 中（基於到DRAM的進入位址）的k術。用於各感測放大器之 電路配置大致上是傳統上的配置。 與局部及主位元線相當之位元線開闋23 , 25的實際配置 大致上與上述美國專利Re ,33,694類似的傳統配置。 現在請參考第6圖，其中顯示本發明另一實施例的配置 ,其與第4圖之記億髖陣列30相同，唯使用一共用之感測 放大器。因此，如SA之第6圖的各感測放大器包含在一側 (未圖示）的隔離或多工開闢以選擇將存取之次陣列（如31 ，或32)。因此如SA 的各感測放大器耦合兩主位元線對 MBLa, MBLa及MBL, MBLb 〇視需要將主位元線Μ B Lb耦合各 局部位元線LBLla或LBL2a。給定互補主位元線MB_La及MBLb 視需要耦合互補局部位元線。為了存取次陣列32的晶胞， 所以動作控制線27i或2?3 ,為了存取次陣列31中的晶胞 ，所以動作控制線273或27* 。感測放大器SA 視需要 放大來自次陣列32的記憶體晶胞或來自另一側（圖中只顧 示一部份）上的次陣列33上晶胞的放大信號。基本上，在 -13- 本紙張尺度適用中國國家標举（CNS ) Α4规格（2丨Ο X 297公釐） (請先閱讀背面之注意事項再填寫本頁) Γ 434565 經濟部中夬標準局貝工消費合作杜印製 A7 B7 五、發明説明（θ ) DRAM晶K上具有大量的次陣列，如31 - 32。在此各次陣列 的感測放大器耦合來自一共同行解碼器的選擇線。在任何 情況中，上述加寛MBL間距，減少線，等之優點均可等 效地應用在具有共用’感測放大器配置的記憶髖陣列30 '上 。最好使用一共用感測放大器配置，僳因可將感測放大器 之數目減半，因此減少對於給定記億體晶片容量的晶Η尺 寸，如現今之容量，如64Mb, 128Mb,或15Gb之型式。 現在請參考第7圔，其中顯示本發明的另一實施例，以 記億體陣列4 0表示。在此實施例中，各感測放大器如S A' i 視需要連接主位元線MBLi , ΪβΙΤ或從位元線對LB Lu ， LBLn。位元線Μ β Li及L BL ii連接感測放大_器S A ;的共同電 .路+點（未圔示）。同樣地，位元線 MLB i及L B L π連接S A i 内的另一同用電路點。因此，位..元線Μ B L i及L B L ii連接第 一感潮放大器輸入，而MLB ί及U L u連接第二感測放大器 輸入（例如説明的差壓作用在第一及第二感測放大器輸入 之間）。感測放大器配置可為上述說明之共用或非共用型 式而最好是一共用型式。局部位元線LBLn及Ln2!與中心 區域K s ”闊斷。主位元線Μ B L i及MBLi經層際互連結連接 對應電路節66處對應的局部位元線LBL2i及LBL2i。控制線 4 8，4 9 , 5 0 , 5 1控制各行中對應的開關5 ?, 5 3 , 5 9及6 1的 開_ /關狀態。 在第7圖的M偶數”行，如C; , C i+2 , ---- C Η ·其存 取連接近侧位元線，如LB L π ,或其互補位.元線LBL n的記 1 4 ~ 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨Ο X 297公釐） (請先閲讀背面之注意事項再棋痗本頁) •裝- -0 43456i A7 B7 五、發明説明（丨3 ) 憶體晶胞MC中，驅動控制線48至高準位，以導通開關57, 控制線49維持低準位，以關斷開關53。為了存取連接遠側 位元線L B L 2i或_LBL:的記憶體晶胞，驅動控制線49為高準 位且控制線4 S維持在低準位處。同樣地，在存取記億體晶 胞（其連接如L B U 0+υ 或其互補之迓侧局部位元線）的奇數 行CV1 , Ci+3 , ..... C η中，驅動控制線51 , 50到高及 低準位，反之亦然，以存取連接如tBL2(w)及ΪΒ “㈣的 局部位元線。 如果使用一共用感測放大器之配置，各“偶”感測放大 器（如S A i )可視需要耦合到如上所述的主位元線對Μ B L i , MBLj或局部位元線對LB L π , ΓβΤΤΓ的一倒，且龋合到MBL 對 Μβί/i , MBL；或 LBL對 LBL.n , LBL4 。可以類似 48 , 49 的方式操作控制線4S ’及49 ’以控制開闊53 1及57 ’的狀態。 可以傳統方式在感測放大器内使用隔離（多工）開關以將存 取之次陣列，如次陣列31, 32。但是，最好開關53,53'， 57及57 '具有LBL選擇開關及隔離開闊的雙項功能。因此， 例如，為了存取次陣列32,控制線48', 49'可維持在低準 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁} 位以隔離次陣列3 1與偶數感測放大器，而驅動控制線4 8或 4 9中之一到高準位以存取次陣列3 2的目標局部位元線。同 樣地，在如SA w之奇感測放大器反側上的共用次陣列（未 圖示）可在控制線50, 51，50’及51’控制下應用頚似的方 式加以隔離或存取。 同樣地第7圖之實施例4 0顯示記億體30的餍點，即寬的 -15- 本紙張尺度適用中國國家標準（CNS ) A4现格（210X297公釐）

43456S 經濟部中央標準局貝工消費合作社印製 五、發明説明（叫丨 A7 B7 主位元線位元输' ’低王位元線電容等。距離Dl, D2, D3a > D3b, 〇4 间或類似陣列30中者。其中一項為記億體 陣列4 0背於客& _ 式啤列使甩四個控制線48 - 51,而陣列30只 使用兩個。陣列^ 力40之一縻點為記億體晶胞MC耦合近似的局 部位元線，當丨R I ，n LBLli没有看到任何主位元線電容時，在此 來自這些記憶 s I晶胞的晶胞信號可高於陣列.30者。 明另—實施例的示意圔。基本上記億體陣 % 40 $胃9圔1之記憶體陣列40相同，唯近側局部位元線不 直接@合感樹1放大器，而是視需要經開關67或73耦合在感 Μ ^大器®的相關主位元線。例如，爲了存取連接LBL^ LUli. @晶胞，驅動控制線4δ到高準位，以導通開關67， 且控制線49維持在低準位，以關斷開闋53,反之亦然，以 存取S接L B L 2i或·ΰΐ^的晶胞。同樣地，驅動控制線50, 51到高_位，或低準位，以梘需要存取在低行中的存取記 憶體晶胞。否則，陣列4 0 ’基本上具有與上述陣列4 0的相 同優點。如果使用一共用感測放大器配置，在控制線48 -51及48'丄51’的控制下，局部位元線選擇開關可作用如一 隔離開闘。 現在請參考第9圖，其中顯示本發明另一實施例的製造 陣列80。此實施例使用一開位元線架構。此實施例使用一 開位元線架構，在其次行上具間條主位元線，且視需要耦 合各感割放大器的局部位元線。各感測放大器如SAi具有 一耦合到其上的主位元線對MB L, MB L,其位在感測放大器 _16" 本紙張尺度通用中國困家摞準（CNS ) A4规格（210X297公釐） 讀 先 閣 % 背 面 之 注 意 事 項/ i 裝 訂 —線

43456S 經濟部4-央標準局員工消費合作社印裝 A7 B7 五、發明説明（比） 之一側，而MBL在另一側上延伸。各真主位元線MB L及各互 補主位元線MB L摺昼一不同的電路節點82,此節點位在第 一位元線選擇開關2 3及第二位元線選擇開關2 5之間。耦合 於一靠近相關感測放大器的局部位元線LBL或LBU及對應 主位元線MBL或MBL之間。各開闊25鋇合於最遠離相關感測 放大器的局部位元線及相關主位元線之間。控制線δ 7 i及 87<交替連接交替行之對應開關，’23, 25。為了存取耦合 L B U或L B L i的晶胞，控制線8 7 i及8 7 3驅動到高準位， 而控制線8 7 2及δ 7 4則維持在低準位，反之亦然，以存取 耦合LBU或LBL2的晶胞。 在移動陣列80中，各主位元線長與各局部位元線長度約 等於行長度Lc之半或更短。經由間條交替行中的主位元線 ，且使其長度長度約為行長度之半，可選擇主位元線間距 約為局部位元線之兩倍，其方式類似第4 - δ圖之賁施例中 所使用者（其使甩摺叠的位元線）。上述第4 - 8圖之實施例 的優點為低Μ B L電容，寬Μ B L間距.簡單之記億體程序等可 等效作用在第S圖的開位元線配置中。 第9圖的配置可經由改變開關2 3 , 2 5的位置而加以修改 ，其方式類似第4圔之記億體陣列30到第7圖之記憶體陣列 40或第δ圖之40’的修改。即各局部位元線LBU及LBU可 視需要直接由局部位元線（如LBLt )及感測放大器輸入之 間的開闊2 3之移動而連接相關的感測放大器。在此例子中 ,各開關25最好在感測放大器附近移動，可茌主位元線及 -17- 本紙張尺度適用中國國家標準（CNS ) 規格（210X297公釐） 衣！ , 一' : (請先閱讀背面之注意事^'再填寫本頁) TJ.. --11 434βϋ Α7 Β7 五、發明説明（汝） 第7圖之對應感測放大器輸入之間，或近側局部位元線及 第δ圖之主位元線之間。在另一例子中，局部位元線LBLi 及LBU可直接連接對應的主位元線，如第7, 8圖所示。 修改的實施例中，需要兩倍的控制線。 第10圖為本發明另一實施例的示意圖，以記億體陣列 100標示。此實施例中經由在如SAi的各感測放大器内使用 一參考晶胞1? C而防止互補主位元線及互補局部位元線。參 考晶胞R C提供參考電壓予感測放大器，在上述實施例中， 當晶胞耦合將存取的真MBL時，該感測放大器由互補MBL提 供，或者當存取互補MBL時，則由真MB L提供。記億體晶胞 陣列100適於使用在如快閃RAM晶片中。 經濟部中央標準局貝工消費合作社印製 (請先閲讀背面之注意事叹再填寫本頁) 在記億體陣列100中，如SAi的各感測放大器之一側耦合 第一主位元線MBU且另一側耩合第二主位元線MBU 。為 了在行C;中存取晶胞（該行緩合同行之局部位元線LBLu.) ，控制線873驅動到高準位，因此將耦合至其上的開關23 導通，而控制線，87 2及8 7 4則維持在低準位。同樣 地，為了存取耦合LBL12之行C;,控制線δ?! - δ73維持 在低準位，而控制線874維持在高準位，依此類推。（須 了解在上述摺簦位元線的實施例中，一行的記憶體晶胞包 含耦合一位元線對的真及互補局部位元線，即該記億體晶 胞耦合各記憶體方塊的四個局部位元線。在第10圖的陣列 中，一行指只耦合兩局部位元線一的記億體晶胞，如或記 憶體方塊131之行Ci的1^121及1^1^2或在記憶體方塊123中 -1 8 本紙張尺度適用中國國家標準（CNS ) Α4規格（21〇Χ；29·7公釐） 434565 A7 B7 經濟部中央標準局員工消費合作社印裝 五、 發明説明 (ή ) 1 1 行 C i f β IBL 11 及 L B L is )。 1 1 在 記 億 體 晶 胞陣列1 0的 佈局 中 1 各 LBL與相鄰行之LBL相 1 1 間 條 t 各 LBL 只耦合兩 局 部位 元 線 且 其長 度 約 為 行 長 度 /—s. 請 1 先 1 Lc :之 半 或 更 少 。因此， 記 捣 ΒΜ te皚 陣 列 100 存在 上 述 的 某 優 閲 讀 皆 1 點 f 如 較 寛 的 電路ί減 少 的MBL 電 容 ♦ 應用 較 鬆 的 記 億 pm ϋ ri 之 1 I I 程 序 等 Ο 最 好 H BL電路為局部位元線電路的兩倍c ^王 意 事 1 1 3 I 如 第 9 圖 之 實施例的 例 子， 可 經 由 改 變開 關 23 , 25的 位 再· d ·、 1 ；| 置 而 修 改 記 億 體晶胞陣 列 100, 其方式類似第7圖 之 記 億 體 tlifc 寫 本 頁 裝 I 陣 列 4 0或’ 第 8圔之_40 '。 即 ,各 近 側 局 部 位元 線 LBL i及 、/ 1 I LBL27可視需要由移動如LBLu 之 近 側 局 部位 元 線 及 感 測 放 1 1 I 大 器 輸 入 之 間 的開闋23而 連接 相 闊 的 感 測放 大 器 〇 在 此 例 1 1 子 中 * 曰 取 好 各 開關2 5也 在 感測 放 大 器 附 近移 動 * 可 在 主 位 訂 1 元 線 及 對 應 感 測放大器 輸 入之 間 t 或 在 近側 局 部 位 元 線 及 [ 1 主 位 元 線 之 間 。在任何 一 例子 中 1 遠 側 局部 位 元 線 L B L12 1 1 I 或 LBL22可直接連接對應的主位元線， 如第7 $ 8圖所示者。 1 Ί 1 這 修 改 實 施 例的任何 一 例子 » 需 要 兩 倍的 控 制 線 〇 」線 1 現 在 m 參 考 第11圖， 其 中顯 示 本 發 明 另一 實 施 例 的 記 憶 I PWf m 晶 胞 200 〇 如同第10圔之記億體晶胞陣列的例子， 陣例 1 200使用™ -參考晶胞RC, 結合各感測放大器， 如SAi 〇 陣 列 1 1 200 的 各 感 測 放大器使 用 放大 多 行 中 的 晶胞 信 號 準 位 t 可 1 在 各 感 測 放 大 器的任何 一 侧經 多 工 器 Μι 及Μ 2 製 造 〇 在 第 1 1 11 圔 之 代 表 性 實施例中 ί 在共 用 配 置 中 經 MUXM 1 癖 合 至 任 1 I 何 __- 側 的 主 位 元線MBU - MBL $ 或 經 MUXM £ 至 任 何 一 側 1 1 -19 - 1 1 1 本紙張尺度適用中國國家標準（CNS > A4規格（210X297公釐）

43456S 經濟部中央標準局貞工消費合作社印装 A7 B7 五、發明説明（π ) 的MBLS - MBL8 。MBU視需要耦合局部位元線1^1^或 LBL12 MBL8視需要耦合LBL81.或LBL&2，依此類推。感測放 大器SA i視需要放大行C j , C j+1 , C >4及C j+5中晶胞方塊 2 3 1 , 2 3 2内之記億體晶胞的晶胞信號。感測放大器s A i+i 放大記億體方塊232, 233中的記億體晶胞之晶胞該等方塊- 俗在行C j+2 ，C >3 . C _i+6及C内。因此，在此例子中， 各感测放大器視需要互補來自各倒.上之四行的信號。當然 ,可將一或多行分配予各感測放大器。如同在上述實施例 中所說明者，主位元線相間條，且約為各記億體方塊之行 長度之半。而且，MBL約在LBL間距的兩倍。 現在請參考第12圖，其中顯示本發明的另一實施例，說 明當在各主位元線中使用多於二個局部位元線時本發明的 使用。在此例子中，主位元線間距比記億體晶胞陣列部份 中局部位元線間距寬，而非比整値記憶體晶胞陣列（如上 述實施例中說明者）寬。 在第12圖的例子中，四個局部位元線LBLU- LBL4S視需 要經控制位元線開關23, 25之切換狀態的控制線- 2?4 連接各説明的主位元線，如MBLi 。在中心304的局部位元 線在間距w g ” 處解聯。在此例子中，假設所以的局部位 元線具有相同的長度。在記億髏方瑰區382，386中，主位 元線間距D 2比局部位元線間距D 1寛，最好為局部位元線間 距寬之兩倍。在中心區304中，MBL間距D5約與LBL間距D1 相同。因此，在此例子中，對於約—半的記憶體晶胞陣列 -2Θ- 本紙張尺度適用中國國家橾準（CNS ) A#規格（210X297公嫠） (請先閲讀背面之注意事項#/填寫本頁) -裝 1訂· 434565- A7 B7 經濟部中央標準局貝工消費合作社印裝 五、 發明説明 ) 1 1 區 域 MBL間距約為LBL間 距 的 兩 倍 〇 因 此 在 記 億 體 晶 胞 1 1 ^ 陣 列 區 域 的 某 些 部 位 中 t 應 用 較 寬 的 MBL 1 這 部 位 中 發 丨丨 生 短 路 或 開 路 的 可 能 性 將 會 減 少 S 因 此 可 改 進 整 個 記 憶 am HI <-S. 請 1 先 1 的 可 靠 度 〇 閱 讀 1 在 上 述 實 施 例 中 1 應 用 交 替 的 行 或 交 替 的 行 對 中 i 於 間 η 面 之 \ 1 注 I 隔 的 感 測 放 大 器 排 之 間 間 條 主 位 元 線 的 例 子 己 加 以 説 明 9 意 窜 1 項 I 須 了 解 在 其 他 的 實 施 例 中 可 設 計 主 位 元 線 使 得 在 間 隔 感 再， 填- \ )| 測 放 大 器 排 之 間 記 億 體 晶 胞 次 陣 列 (或記億體方塊） 的 左 手 寫 本 裝 . Ψ 頁 1 側 上 的 二 或 多 行 t 侧 邊 對 側 邊 排 列 > 且 然 後 在 次 陣 列 之 右 •Sw^· 1 I 手 侧 上 的 二 或 多 行 上 ， 側 對 侧 排 列 〇 另 外 » 主 位 元 線 不 需 [ [ r i. 要 互 相 均 勻 問 隔 1 使 得 > 例 如 從 行 C i 到 c5 之 間 的 間 距 可 1 i 與 行 C卜1 到 c i+2 不 同 〇 對 於 任 例 例 子 f 仍 有 可 能 在 整 個 記 訂 1 n 億 體 晶 胞 陣 列 至 少 一 部 份 上 tb 局 部 位 元 線 間 距 得 到 還 要 寬 1 I 的 主 位 元 線 間 距 Ο 1 [ 如 上 所 述 9 本 發 明 提 供 一 cry 用 於 半 導 體 記 憶 £〇[ 體 的 新 的 分 層 位 元 線 架 構 1 其 提 供 寬 的 主 位 元 線 間 距 及 高 的 主 位 元 線 電 * 1 容 1 而 不 增 加 複 雜 度 〇 上 述 包 含 多 項 指 定 說 明 » 但 曰 疋 這 1 I 說 明 並 非 甩 於 限 制 本 發 明 之 觀 點 而 僅 作 為 較 佳 實 施 例 1 I 之 舉 證 〇 熟 習 本 技 術 者 可 在 請 專 利 範 圍 所 定 義 的 本 發 明 1 的 精 神 及 觀 點 内 構 思 其 他 可 能 的 變 動 型 式 〇 1 主 要 元 件 對 照 表 I 1 22 電 路 節 點 t I 27 * 48 » 49 1 50 , 51 控 制 線 1 1 - 21 - 1 1 1 本紙張尺度適用中囷國家標準（CNS ) A4規格（210X297公嫠） 434563 • A7 B7 五、發明説明（％ ) 經濟部中央標準扃貝工消費合作社印製 23 , 25 位 元 線 m 擇 開 關 30， 40 記 憶 體 陣 列 31 , 32 次 陣 列 53， 59 開 關 82 電 路 節 點 3Θ2, 306 記 億 體 方 塊 區 1Θ0 記 億 體 晶 胞 陣 列 200， MC 記 億 BIW m 晶 胞 D2 主 位 元 線 間 距 D1 局 部 位 元 線 間 距 RC 參 考 晶 胞 (請先閲讀背面之注意事項再填寫本頁) .裝' 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1

Claims (1)

1. 434565—

   A8 Βδ C8 D8 六、申請專利範園 (89年10月修正） 料 資 存 儲 以 胞 · 晶 含體 包億 其記 爲的 徵置 特配 其列 , 多 體及 億行 記多 體成 導形 半個 種多 合 晶 耦體 上億 作記 操合 對賴 一 對 少兩 至少 ,至 器及 大 ， 放综 測元 感位 一 主 少的 至器 含大 包放 行 測 各感 該 至放 中測 其感 . 合 線耦. 元對 位線 部元 局位 的主 器經 大地 放性 測擇 感選 合對 耦综 地元 性位 擇部 選局 -* 且 一 器 胞少大 晶位 體部 億局 記比 在距 且間 , 的 短份 度部 長一 行少 比至 度的 長線 的元 線位 元主 。 位些大 主某距 各少間 中至的 其上線 胞元 條 間 以 中 其 體 億 記 證 導 半 之 項 〇 1 線 第元 圍位 範主 利該 專置 請配 申 形 o 级 精 位 主 該 中 其 J ο 髏倍 億兩 記的 體距 導間 半線 之元 項位 1 部 第局 圍為 範約 刹距 專間 請的 申線 如元 3 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局J工消費合作社印製 位 位 主 主 各 各 中 。中 其半其 -之 -體度.體 憶.寬憶 記距記 體間體 導之導 半間半 之線之 項元項 1 位 1 第主第 圍為圍 範約範 利度利 專寬專 請的請 申線申 如元如 4 5 隔行 間替 為交 約在 且線 , 元 同位 相主 度且 長 ， 的半 線之 元度 位 長 部行 局間 各之 C 與器形 度大構 長放條 的測間 線感呈 元之中 測 感 0 該形 中構 其用 , 共 體成 億置 記配 體器 導大 半放 之測 項感 1 些 第某 圍有 範少 利至 專中 請器 申大 如放 本紙張尺度適用中國國家標準（CNS ) A4说格（210X297公釐） 434565 Α8 Β8 C8 D8 六、申請專利範圍 - 7.如申請專利範圍第6項之半導體記億體，更包含在各 共用感測放大器的第一側上的四値開關，及在各共用 感測放大器的第二側上的四人個開閼，可操作各該開 關選擇性地將一相關的局部位元線耦合共用感測放大 器，以允許近接耦合該局部位元線的記億體晶胞，且 可選擇性地隔離記憶體晶胞中非選擇之次陣列與共用 的感測放大器，在該第一側上的四個開關闊斷時將隔 離在第一側上的第一次陣列與感測放大器，在第二 侧上的四個開闘關斷時，則隔離在第二側上的第二次 陣列與感测放大器。 δ.如申請專利範圍第1項之半導體記億體，其中以可操 作方式耦合感测放大器之一侧至包含一主真主位元線 及一互補主位元線的主位元線對，各感測放大器選擇 性地耦合其一側至第一及第二局部位元線，該第一局 部位元線對包含第一真局部位元線及第一互補局部位 .元線，該第二局部位元線包含一第二真局部位元線及 一第二互補局部位元線，且該記億體更包含： 經濟部中央標準局貝工消費合作社印裝 耦合於該第一真局部位元線及該真主位元線之間的 第一開關； 繙合於該第二真局部位元線及該真主位元線之間的 第二開關； 耦合該第一互補局部位元線及詼互補主位元線之間 的第三開關； 本紙張尺皮適用中國國家梯準（CNS ) Α4規格（210X297公釐） 434S6S A8 B8 C8 D8 經濟部中央標準局負工消費合作杜印製 六、申請專利範園 I I ! 絹 合 該 第 二 互 補 局 部 位 元 線 及 該 互 補 主 位 元 線 之 間 I I 的 第 四 開 關 I I I 其 中 該 第 — 及 第 二 開 關 的 開 / 關 動 作 可 近 接 m 合 該j 請 1 ! 先 1 第 真 局 部 位 元 線 的 記 億 體 晶 胞 i 該 第 —* 及 第 二 開 關 閲 1 的 關 / 開 動 作 可 近 接 該 第 二 真 局 部 位 元 線 的 記 億 體 晶 背 1 之 1 I 胞 i 該 第 三 及 第 四 開 關 的 開 /. 關 動 作 可 近 接 IS 合 該 耳 注 意 辜 1 I 補 局 部 位 元 線 的 記 億 體 晶 胞 * 且 該 第 三 及 第 四 開 關 的 項 再 f )\ 關 / 開 可 近 接 m 合 該 二 互 補 局 部 位 元 線 的 記 憶 體 晶 禽 裝 頁 ί 胞 〇 '—> 1 9 .如 申 請 專 利 範 圍 第 8 項 半 導 體 記 億 BM 證 i 其 中 該 感 測 I 1 放 大 器 中 至 少 有 某 些 感 測 放 大 器 形 成 共 用 構 形 t 使 得 1 I 各 共 用 之 感 測 放 大 器 的 另 一 倒 癖 合 主 位 元 線 對 t 且 選 訂 I 擇 性 地 耦 合 兩 局 部 位 元 線 對 Ο 1 1 1 0 .如 請 專 利 範 圍 第 8 項 之 半 導 體 記 億 ΠΒΚ 體 t 其 中 由 一 第 1 1 一 共 用 控 制 線 控 制 該 第 一 及 第 三 開 關 t 且 由 一 第 二 共 I I 1 、 用 控 制 線 控 制 該 第 二 及 第 四 開 關 Ο -1% I 11.如 申 請 專 利 範 圍 第 1 項 之 半 導 體 記 憶 體 1 其 中 以 可 操 1 1 I 作 方 式 耦 合 感 測 放 大 器 之 一 側 至 包 含 一 真 主 位 元 線 及 ： 1 一 互 補 主 位 元 線 的 主 位 元 線 對 f 各 感 測 放 大 器 選 擇 地! I 1 m 合 其 — 側 至 第 一 及 第 二 局 部 位 元 線 J 該 第 一 局 部 I 位i 1 I 元 線 對 包 含 第 — 真 局 部 位 元 線 及 第 一 互 補 局 部 位 元 線 1 1 I 3 該 第 二 局部位元線包含 一 第 二 真 局 部 位 元 線 及 一 第 1 1 二 互 補 局 部 位 元 線 t * 且 該 記 億 體 更 包 含 1 1 _ 25 1 1 1 本紙張尺度逋用中國國家標準（CNS > A4規格（210><297公* ) 4345i§ A8 B8 C8 D8 六、申請專利範圍 經濟部智慧財產局員工消費合作社印製 輸 大 輸 測 該關晶互的晶 主線 某大視 器 放 器 感 合開體該關體 真元. 少放且 大 測 大 二 耦二億合開億 該位 至測， 放 感 放 第 接第記耦四記 中主 中感對 測 一 測.該 近及的接第的 其補 其用線 感 第 感 至 以一線近及線 ，互 ，共元 1 到 Η 線 作第元以三元 體該 體各位 第 線 第 元 動該位作第位· 憶且 億得主 一 元 一 位 關-部動該部 記， 記使一 及位及 .部 / 胞局闋且局 體線 體，到 線 部 線 局 開晶真 /，補 導元。導形側 元 局 元 .補；的體二 開胞互 半位線半構一 位 真 位 互關關億第的晶二 之部元之用另 部 *, 二.，部；二開開記該關髏第 項局位項共其 局關第關局關第四 二的接開億該 U 真部11成合 真開該開補開該第第線近四記合 第二局笫置，耦 一 一 於二互三於的及元以第的耦 圍第補.圍配式 第第合第一 第合端一位作及線接 範該互範器方 該的耦的第的耦入第部動三元近 利接二利大作 於間要端於間要輸該局開第位可 專連第專放操 合之需入合之需器中真 / 該部開 請線該請測可 絹端視輸耦端視大其一關，局 / 。申元接申感以 入 器 入 放 第的胞補關胞如位連如些器 '^. . H 訂 (請先閱讀背面之注意事項再填寫本頁)， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 4345ϋ A8 B8 C8 D8 經 濟 央 標 率 局 員 工 消 費 合 作 社 印 製 六"、申請專利範 圍 I 1 m 要 耦 合 兩 局 部 位 元 線 對 〇 I ί 1 4 .如 φ 請 專 利 範 圍 第 11項 之 半 導 體 記 億 體 i 其 中 由 第 一 1 1 共 用 控 制 線 控 制 該 策 一 及 第 三 開 11 且 由 第 二 共 用 控 諳 1 先 制 線 控 制 該 第 二 及 第 四 開 闋 〇 閲 ft 1 I 1』.如 甲 請 專 利 .範 圍 第 1 項 之 半 導 體 記 億 H 1 其 中 以 可 操 φ 之 1 注 1 作 方 式 耦 合 感 測 放 大 器 之 —* 刨 至 包 含 真 主 位 元 線 及 意 事 i 一 互 補 主 位 元 線 對 各 感 測 放 大 器 視 需 要 耩 合 其 倒 項 再 填 i .)1 至 第 ·_. 及 第 二 局 部 位 元 線 該 第 —- 局 部 位 元 線 對 包 含 窝. 本 裝 頁 1 第 一 真 局 部 位 元 線 及 第 一 互 補 局 部 位 元 線 f 該 第 二 局 1 部 位 元 線 /ΤΓΪ S 含 一 第 二 真 局 部 位 元 線 及 一 第 二 互 補 局 部 1 1 位 元 線 » 該 真 主 位 元 線 連 接 該 第 二 真 局 部 位 元 線 ， 該 1 1 互 補 主 位 元 線 連 接 該 第 二 互 補 局 部 位 元 線 9 該 記 億 pm m 訂 I 更 包 含 1 Ι 耦 合 於 該 第 — 真 局 部 位 元 線 及 鄰 近 一 第 一 感 測 放 大 I 1 器 輸 入 X山 m 之 真 主 位 元 線 之 間 的 第 一 開 關 i \ 1 視 需 要 m 合 該 真 主 位 元 線 到 該 第 一 感 測 放 大 器 輸 入 -m. I J.US m 的 第 二 開 關 I 耦 合 於 該 互 補 局 部 位 元 線 及 鄰 近 該 第 二 感 測 放 大 器 1 輸 入 端 之 互 補 主 位 元 線 之 間 的 第 三 開 關 1 1 視 需 要 m 合 該 互 補 主 位 元 線 到 該 第 二 感 測 放 大 器 輸 1 1 入 I.W m 的 第 四 開 關 1 I 其 中 該 第 一 及 第 二 開 關 的 開 / 閼 動 作 以 近 接 耦 合 該 l 1 第 一 真 局 部 位 元 線 的 記 億 體 晶 胞 t 該 第 一 及 第 二 開 關 1 1 21 7 - 1 I 1 本紙張尺度適用中國國家椟準（CNS ) A4規格（210X297公釐） A8 B$ C8 D8 六、申請專利範圍 ' 的關/開動作以近接該第二真局部位元線的記億體晶 胞，該第三及第四開関的開/關動作以近接耦合該互 補局部位元線的記億體晶胞，且該第三及第四開關的 關/開可近接耦合該第二互補局部位元線的記億體晶 胞。 16. 如申諳專利範圍第14項之半導體記億體，其中至少某 些感測放大器配置成共用構形，使得各共用感測放大 器以可操作方式耦合其另一側到一主位元線對，且選 擇性地耦合兩局部位元線對。 17. 如申請專利範圍第15項半導體記億體，其中由第一共 用控制線控制該第一及第三開關，且由第二共用控制 線控制該第二及第四開關。 18.如申請專利範圍第1項之半導體記億體，其中該半導 體記億體包含一動態隨機存取記億體。 經濟部t央標準局負工消費合作社印裝 (請先閱讀背面之注意事項再填寫本頁)- 19. 如申請專利範圍第1項之半導體記憶體，其中該主位 元線對在一摺昼位元線配置中的一相關感測放大器之 一刨上延伸，且主位元線對在交替行中形成間條方式 之配置。 20. 如申請專利範圍第1項之半導體記憶體，其中以開位 元線構形配置該主位元線，各主位元综對包含一在相 關之感測放大器一側上延伸的真主位元線，及在相關 感測放大器之反側上延伸的互補主位元線。 21. —種半導體記憶體，其特徵爲其包含： -28- 本紙張尺度適用中國國家標準（CNS ) A4現格（2I0X297公嫠） A8 B8 C8 D8 六、申請專利範圍 - 多個形成多行及多列配置的記億體晶胞以儲存資料 各行包含： (i)至少一感測放大器； (u)以摺昼位元線構形配置的一對主位元線，且以 可操作方式耦合該行中各感測放大器中至少一 側； (i i i )在感測放大器之一側上耦合記億體晶胞之兩 對局部位元線，各局部位元線對選擇性地耦 合該感測放大器，兩局部位元線對中至少一 項選擇性地經主位元線對絹合該感測放大器 * 其中主位元線對的長度鈞等於各局部位元線對的長 度，主位元線間距約為局部位元線間距的兩倍，且以 間傑構形配置主位元線對。 22··—種半導體記億體，其特徵爲其包含： 多個形成多行及多列配置的記憶體晶胞以儲存資料 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再'填寫本頁) - » 各行包含： (i )至少一感測放大器； (i i )以開位元線構形配置的一對主位元線，以可操 作方式耦合一相關的感測放大器，各對包含在 相關感测放大器之一側上延伸的真主位元線， -29- 本紙張Λ度適用中國國家橾準（CNS ) Α4*Μέ· ( 210X297公釐） 434§6§ a» B8 . C8 D8 六、申請專利範圍 - 且在相關感測放大器之反側上延伸的一互補主 位元線； (i i i)在感測放大器各側上耦合記億體晶胞的兩局 部位元線，各局部位元線選擇性地耦合柑關 的感測放大器，其中兩局部位元線中至少一 項視需要經一主位元線耥合相闊的感測放大 器； 其中各主位元線的長度比行長度短，主位元線間距 約為局部位元線間距的兩倍，該間修構形配置該主位 元線。 2 3.—種半導體記憶體，其特徵爲其包含： 多値形成多行及多列配置的記憶體晶胞以儲存資料 (請先閱讀背面之注意事項再填寫本頁) 經濟部中決標牟局員工消費合作社印装 考合測胞位 大 。位共 參耦感晶部 路線主之 的式該髏局 電元各行 關方在憶一 .，線位中胞 相作位記少器元主其晶 一 操線該至大位該 *體 含可元合中放主置體億 包以位.耦其.測 ，配億記 其線.部器 -感短形記之 ,元局大器該度構體側 器位兩放大合長條導 一 -大主 ，測放耦行間半器30 放該器感測線比以之大 _ 測 ，大該感元有且項放 感壓放，該位具 ，23測 一 電测上合主線路第感 少考感側餵經元電圍在 至參的 一 地地位線範約 有供上第性性主元利度 具提側的擇擇各位專長 行以一器選選中部請的 各胞第大且線其局申線 晶其放 ，元 於如元 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 434SSi. Ag BS C8 _ D8_' 六、申請專利範圍 ' 同長度之半，且在交替的行中主位元線形成間條型式 的配置。 25. 如申請專利範圍第23項之半導體記億體，其中主位元 線間距約為局部位元線問距的兩倍。 26. 如申請專利範圍第23項之半導體記億體，其中該感測 放大器以共用構形配置，該第一主位元線以可操作方 式耦合該第一側，且第二主位元線以可操作方式耦合 該第二側。 27. 如申請專利範圍第23項之半導體記億體，其中多個主 位元線以可操作方式經多工器耦合多個感測放大器中 各感測放大器的一側。 28. 如申請專利範圍第27項之半導體記億體，其中以共用 構形配置該多饀感測放大器，該第一多工器位在各感 測放大器的第一側，且第二多工器位在各感測放大器 的第二側。 (請先間讀背面之注意事項再填寫本頁) 一裝- 訂 經濟部中央標準扃貝工消費合作社印m 本紙呆尺度逍用中國固家標準（CNS ) A4規格（210X297公釐）