TW418435B - Semiconductor thin film and semiconductor apparatus - Google Patents

Semiconductor thin film and semiconductor apparatus Download PDF

Info

Publication number
TW418435B
TW418435B TW087111618A TW87111618A TW418435B TW 418435 B TW418435 B TW 418435B TW 087111618 A TW087111618 A TW 087111618A TW 87111618 A TW87111618 A TW 87111618A TW 418435 B TW418435 B TW 418435B
Authority
TW
Taiwan
Prior art keywords
film
semiconductor
semiconductor device
thin film
diffraction
Prior art date
Application number
TW087111618A
Other languages
English (en)
Inventor
Shunpei Yamazaki
Hisashi Ohtani
Toru Mitsuki
Akiharu Miyanaga
Yasushi Ogata
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Application granted granted Critical
Publication of TW418435B publication Critical patent/TW418435B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78672Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02592Microstructure amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221Three dimensional integrated circuits stacked in different levels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688Integrated circuits having a three-dimensional layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/78654Monocrystalline silicon transistors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/973Substrate orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

經滴部中央標涞局只工消费合作社印裝 • 4^435 A? B? 五、發明説明t ) (本發明所屬之技術領域) 本說明書中所揭露的發明係有關於一種在具有絕緣表 面的基板上所形成·的半導體薄膜以及將此當作活性層的半 導體裝置。特別是有關於當半導體薄膜利用以矽作爲主要 成分之材料時的構造。 又係有關於一種如薄膜電晶體般,由半導體裝置所構 成的半導體電路及電光學裝置,以及搭載了該些之電子機 器的構造。 此外,在本說明書中,上述薄膜電晶體,半導體電路 、電光學裝置以及電子機器皆包含於「半導體裝置」內來 處理。亦即,凡是能夠利用半導體特性的所有的裝置皆稱 爲半導體裝置。因此,在申請專利範圍內所記載的半導體 裝置,不只是薄膜電晶體等的單體元件,也同時包贪了將 其予以積體化的半導體電路或電光學裝置,以及將該些當 作零件而搭載的電子機器。 〔習知技術〕 近年來著眼於利用在具有絕緣表面之基板上的形k的 半導體薄膜(厚度數十〜數百mm左右)來構成p.膜電晶 體(T F T )的技術。薄膜電晶體則特別急速被開發成作 爲畫像顯示裝置(例如液晶顯示裝置)的切換元件來使用 例如在液晶顯示裝置中,.則試著將T F T應用在可以 對呈矩陣狀被配列的畫素領域個別加以控制的畫素矩.陣電 (Tfrl閱请背而之注tt-項再Ji.VT 本ϊί) 裝· -3 經濟部中史標準局貝工消贽合作社印¾ t 418435 a? _ B7 五、發明説明3 ) 路’用於控制畫素矩陣電路的驅動電路,以及處理來自外 部之資料信號的邏輯電路(演算電路、記憶體電路、時脈 產生器)等之各種的電路上。 在現實狀況中,利用非晶矽膜作爲活性層的丁 F T已 經被實用化。而如驅動電路或是邏輯電路般,要求更高速 . ' 之動作性能的電路,則需要利用結晶性矽膜(多矽膜等) 的 T F T。 例如在玻璃基板上形成結晶性矽膜的方法,則已知有 在本申請人所提出之特開平7-1 30652號公報、特 開平8 — 7 8 3 2 9號公報中所記載的技術。該些公報所 記載的技術,藉著利用助長非晶矽膜結.晶化的觸媒元素, 進行5 0 0〜6 0 0 °C,4小時左右的加熱處理,.可以形 成結晶性優越的結晶性矽膜。 特別是在特開平8 - 7 8 3 2 9公報中所記載的技術 ,則是一應用上述技術而進行與基板面幾乎呈平行的結晶 成長者,發明人等將所形成之結晶化領域特別稱爲橫向成 長領域。 但是,即使是利用如此的T F T來構成驅動電路\仍 舊無法完全地滿足所要求的性能。特別是在現實狀況中, 不可能以從前的TF T來構成從ΜΗ z到GH z之要求極 高速之動作的高速邏輯電路。 〔本發明所要解決的問題〕 本發明人等爲了要提高到目前爲止具有結晶粒界之結 本纸張尺度通闲中國同家標準(CNS ) Λ4規枯(2 ί 0 κ 2 W公穿)-5- ! ml n— I - ^ij\l—/· --I . r. .¾ (¾先閲讀1l·而之注念事項/>填艿本I ) 訂 .ί 經濟部中央榡卑局工消贽合作社印製 丨4'8以5 A7 _ ._H7 五、發明説明ί ) 晶性矽膜(稱爲多矽膜)的結晶性,乃反覆地進行各種的 .思考錯誤,而提出了半非晶型(semi amorphous )半導體 或是單主面(mono domain)半導體(特開平8 — 13901 9號公報等)。 在上述公報中所記載之半導體的共同的槪念,即在於 使結晶粒界實質地無害化。亦即,實質地消滅結晶粒界, 而能夠使載子(電子或是正孔)圓滑地移動即成爲一最大 的課題。 然而,即使是在上述公報中所記載的半導體膜,也可 說是不夠充分地進行由邏輯電路所要求的高速動作。亦即 ,爲了要實現內藏了邏輯電路之system on panel,乃要求 開發一以前完全沒有的新材料。 本發明即是響應該要求,其課題在於提供一種用於實 ! 現能夠構成不可能以從前的T F T來製作之高速邏輯電路 ,而具有極高性能之半導體裝置的半導體薄膜。又其課題 在於提供一種利用該半導體薄膜的半導體裝置β 〔解決課題的手段〕 ' 在本說明書中所揭露之發明的構成,其主要係針對一 由以矽爲主要成分之多個棒狀或是扁平棒狀結晶之集合體 所形成的半導體薄膜,其特徵在於: 主要的配向面大槪爲丨1 1 0 }面,存在於膜中的C (碳)以及N (氮)的濃度在5X1017 atoms/cm3以下 ,〇(氧)的濃度在1X1018 atoms/cm3以下。 民張尺度適用中國國家標率(CNS ) { 210x297,i>ii~ ^6~- (^^阳请^-而之注念事項#"」?5本哀)
f 418435 A7 _____B7 五、發明説明^ ) 上述多個棒狀或是扁平棒狀結晶則彼此具有回轉角相 接,且該回轉角的絕對値在3°以內。 又在上述構成中,由上述半導體薄膜之電子線繞射圖 案觀測出由{ 1 1 〇 }配向所產生之特定的規則性。 該電子線繞射圖案的任意的繞射點大約爲圓形,上述 繞射點之短軸的長度(a )與長軸的長度(b )的比.( a/b)爲 1/1 (圓形)〜1/1. 5。 又,在上述構成中,由上述半導體薄膜之電子線繞射 圖案觀測出由_{ 1 1 0丨配向所產生之特定的規則性, 該電子線繞射圖案之任意的繞射點,相對於電子線照 射領域的中心點具有同心圓狀的擴展, 而由從上述電子線照射領域之中心點朝上述繞射點拉 出的切線以及連接上述電子線照射領域的中心點與±述繞 射點之中心點的直線所形成的角度則在± 1 . 5 °以內。 請參照以下所示的實施例詳細地說明由以上之構成所 形成的本發明》 〔實施例〕 ~ 〔實施例1〕 在本實施例中,則針對本發明的半導體薄膜以及以其 作爲活性層的丰導體裝置(具體地說爲T F T )的製作過 程加以說明。 首先,準備矽基板5 0 1,作爲具有絕緣表面的基板 。矽基板5 0 1則利用實施氫熱處理而經脫氧化的基板。 紙張尺皮趟用中國國家標準(CNS ) f 210X297-»#") ^7~- I 11 i -- I Km'l I -----\~/- I ^^閲请^-而之:>'1-^事项#4."本頁) Μ 訂 經潢部中央掠嗥历只工消费合作社印" 4 18435 a? __B7 五、發明説明今) 此外,則針對矽基板5 0 1,在含有鹵化物氣體(在本實 施例中爲HC 1 )的環境中進行熱氧化處理,而形熱氧化 膜5 0 2。 —— 如此所形成之熱氧化膜5 0 2具有一平坦性極爲優越 的特徵。在本實施例中,藉著使熱氧化條件最佳化。若是 調査凹部與凸部的差的平均値在5 mm以下(代表性爲3 mm以下,最好爲2nm以下),或是100個凹凸時, 則可以得到1 0 0個全部凹凸的差均在1 0 n m以下,且 其中之9 0個凹凸的差在5 nm以下的熱氧化膜。 如此可以得到如第5圖(A )所示般的具有極爲平坦 之絕緣表面的基板。該優越的平坦性,在形成本發明之半 導體薄膜時可擔任重要的角色。 其次則形成非晶矽膜5 0 3。使非晶矽膜5 0 .3之最 後的膜厚(係一已考慮到在經熱氧化後之膜厚度的減少量 的膜厚)成爲10〜75nm (最好爲15〜45nm). 。在本實施例中,則藉由減壓熱CVD法來形成膜,且根 據下列條件而形成。 經濟部中央標卑局負工消费合作社印製 成膜溫度:4 6 5 °C 成膜壓力:0 · 5t〇r r 成膜氣體:He300sccm
Si2H625〇sccm 此外,在形成膜時,徹底管理膜中之雜質濃度顯得十 分重要。在本實施例中,則管理成使在非晶矽膜5 0 3中 作爲阻礙結晶化之雜質的C C碳)以及N (氮)的濃度均 九張尺度通用中國國家標準(CNS )六&招{ 21〇x2y7-i>^ ) -8- A7 B7 atoms/cm3 (代表爲在 5 X 1 0 4\8435 五、發明説明9 ) 爲未滿5 X 1 〇 ] {^""讀背而之注^事項再^巧本頁j atoms/cm3 以下,最好是在 2 X 1 017 atoms/cm3 以下) ,而0 (氧)則未滿1 . 5 X 1 0 1 9 atoms/cm3 C代表爲 在 1 X 1 018 atoms/cm3 以下,最好是在 5 X 1 0 17 atoms/cm3以下)。而此是因爲當各雜質的濃度在此以上時 ,則會對之後的結晶化帶來不好的影響,而成爲使結晶化 後之膜的品質降低之原因之故。 在此,將依據本實施例之條件所製作之在非晶矽膜中 的雜質濃度,藉由S IMS (質量二次離子分析)所調查 的結果則表示在第1 3圖。此外,試料則是使用在矽晶圓 上形成0 . 5 膜厚之非晶矽膜者。結果,如第1 3圖 所示,可以確認出C、N、0之所有的元素都在上述濃度 範圍內。但是,在本說明書中,膜中的元素濃度則.是根據 在S I MS之測量結果中的最小値來定義。 經浐部中央样卑局只工消費合作社印製 爲了要得到上述之構成,在本實施例中所使用之減壓 熱C V D爐則定期地進行乾淸理(dry cleaning ),而期 待維持成膜室的淸淨。乾淸理則可以讓1 0 0〜3 0 0 s c c m的C 1 F 3氣體流到加熱到2 0 0〜4 0 0 °C'左右 的爐內,藉著由熱分解所產生的氟來淸理成膜室。 此外,根據本發明人等所知,當將爐內溫度設爲 300°C,C 1 ?3氣體的流量設爲3 00 s c cm時,則 可以在4小時內,將約2 厚的附著物(主要以矽爲主 要成分)完全地加以除去。 又,在非晶矽膜5 0 3中的氫濃度也是一非常重要的 本紙張尺度適用中國國家標率(CN'S ) ( 2丨〇 X 2们公# ) - 9 - 418435 A7 經濟部中央標革局只工消费合作社印製 B7五、發明説明I ) 參數,將氫含有量抑制低者,可以得到結晶性良好的膜。 因此,非晶矽膜5 0 3的成膜最好是藉由減壓熱CVD法 來實施。此外,藉著使成膜條件最佳化,則也可以使用電 漿C V D法》 其次,則進行非晶矽膜5 0 3之結晶化過程。結晶化 的手段則是利用在本發明人所提出之特開7 — 1 3 0 5 2號公報中所記載的技術。雖然可以是同一公 報中的實施例1以及實施例2之任一個手段,但是在本發 明中,最好是利用記載在實施例_2中的技術內容(詳載於 特開平8 — 78329號公報)。 在特開平8 - 7 8 3 2 9號公報中所記載的技術,則 首先形成選擇觸媒元素之添加領域的掩罩絕緣膜5 0 4。 此外,藉由旋轉塗敷法塗佈含有鎳(N i )的溶液.以作爲 用於助長非晶矽膜5 0 3之結晶化的觸媒元素,而彤成鎳 含有層505(第5圖(B))。 此外,觸媒元素,除了鎳以外,也可以使用鈷(C 〇 )、鈦(Fe)、鈀(Pd)、白金(Pt)、銅(Cu )、金(Au)、鎵 Ge)、鉛(Pb)、銦(In)等 * 〇 又,上述觸媒元素的添加過程並不限於旋轉塗敷法, 也可以利用一使用光阻罩(resist mask )的離子注入法, 或是電漿摻雜法(P丨asma dopping}。此時,由於可以輕易 地減少添加領域的占有面積以及控制橫向成長領域的成長 距離,因此,在構成經微細化之電路時,則成爲一有效的 --------裝--- , ,::... ό J i 本紙張尺度適用中國國家標準(CNS ) Λ4ΜΙ梠(- 10 - 丨 418435 經潢部中央榡準局貝工消費合作社印裝 A7 ' B7五、發明説明P ) 技術。 其次,若觸媒元素的添加過程結束時,則在4 5 0 °C 下經1小時左右排出氫後,則更在惰性環境,氫氣環境或 是氧氣環境下,以500〜700 °C(代表爲550〜 6 5 0 °C)的溫度實施4〜2 4小時的加熱處理,而使非 晶矽膜5 0 3結晶化。在本實施例中,則在氮氣環境下進 行570°C,14個小時的加熱處理" 此時,非晶矽膜5 0 3的精晶化是從在添加了鎳的領 域5 0 6所產生的核優先來進行,而形成相對於基板 5 0 1之基板面幾乎呈平行成長的結晶領域5 0 7。本發 明人等則將該結晶領域5 0 7稱爲橫向成長領域》由於橫 向成長領域,係在比較整齊的狀態下讓各個結晶集合.,因 此具有整體的結晶性優良的優點(第5圖(C) )·。., 當用於結晶化的加熱處理結束時,則除去掩罩絕緣膜 5 0 4實施圖案,形成只由橫向成長領域5 0 7所形成的 島狀半導體層(活性層)5 0 8。其次,則形成由包含矽 的絕緣膜所形成的閘極絕緣膜5 0 9。閘極絕緣膜5 0 9 的膜厚,則最好考慮到因爲之後的熱氧化過程所增加h成 分,而在20〜250nm的範圍內來調節。又,成膜方 法也可以使用周知的氣相法(電漿CVD法、噴濺法等) 〇 接著,則如第5圖(D)所示,實施用於除去或是減 低觸媒元素(鎳)的加熱處理(觸媒元素的吸氣過程)》 該加熱處理則是一在處理環境中含有鹵素,而利用鹵素對 : Ί-----)裝-- (¾^½¾背面之;J..yl...u-f項rj·填·:pT本TJ' )
I -5 本紙張尺度適用中國國家褚準(CNS )八4規抬(210 X 2<J7公# ) - 11 - 4 1 8A3〇 A7 B7 五、發明説明$ ) 於金屬元素的吸氣效果(get^ryg )者。 此外,爲了要充分獲得鹵^的吸氣效果’上述加熱處 理最好是在超過7 〇 〇°c的溫度下來進行°若在此一溫度 下,則在處理環境中的鹵化物會變得難以分解’而有無法 獲得吸氣效果的顧慮。因此’加熱處理溫度最好是在 800〜1000艺(化表爲950乞)’而處理時間爲 G · 1〜6小時’代表爲〇 · 5〜1小時。 代表性的實施例,則是在一相對於氧氣環境中’氣化 氫(HC 1 )以0 . 5〜1 0體積% (在本實施例中爲3 體積%)的濃度而含有的環境下,進行9 5 0 °C、3 0分 鐘的加熱處理。若HC1的濃度超過上述濃度時’則由於 會在活性層5 0 8的表面產生約膜厚程度的凹凸’因此並 不好。 ... 又,包含鹵素的化合物,除了HC1氣體以外,也可 以使用自包含HF、 NF3、 NBr、 Cl2、 C1F3、 BC13、 F2、 Br2等之鹵素的化合物中所選出的一種 或是多種者。 經筘-耶中央栉準局Μ工消費合作社印^ 在該過程中,在活性層5 0 8中的鎳會因爲氣的'作用 而被吸氣,而成爲揮發性的氯化鎳.,脫離到大氣中被除去 。此外,藉由該過程可以將在活性層5 '0 8中之鎳的濃度 減低到5 X 1 0 1 7 atoms/cm3以下(代表爲2xl〇17 atoms/cm3以下]。此外,根據本發明人等的經驗,若鎳濃 度在1 X 1 0 1 8 atoms/cm3以下(最好是在5 X 1 〇17 atoms/cm3以下),則不會對TFT特性帶來不好的影響。 12- 本紙張尺度適用中國國家樣準(CN'S )(210·χ 2们公兑 41FU3 5 經漪部中央焯浼局貝工消拎合作社印51 A7 J37 五、發明説明彳〇 ) 又,上述吸氣處理,鎳以外之其他的金屬元素也_會有 效。能夠混入到矽膜中的金屬元素,雖然主要是考慮到成 膜室的構成元素C代表爲鋁、鐵、鉻),但是若是進行上 述吸氣處理,該些金屬元素的濃度也可以設在5 X 1 017 atoms/cm3 以下(最好是在 2 X 1 0i7 atoms/cm3 以下) ΰ 此外,若是進行上述吸氣處理時,則使用在吸氣處理 的鹵素,在活性層5 0 8中會以1 X 1 0 15〜1 X 1 020 atoms/cm3的濃度殘留下來》 又*藉由上述加熱處理,會在活性層5 0 8與閘極絕 緣膜5 0 9的界面進行熱氧化反應,而光是熱氧化膜的部 分則會導致閘極絕緣膜5 0 9的膜厚增加》當如此般地形 成熱氧化膜時,則可以得到界面位準非常小的半導體/絕 緣膜界面。又,具有可以防止在活性層端部之熱氧化膜的 不良形成的效果。 更者,當在上述鹵素環境下實施加熱處理後,則藉由 在氮氣環境下進行9 5 0 °C、1小時左右的加熱處理,可 以有效地提高閘極絕緣膜5 0 9之膜的品質。 ’ 此外,根據該鹵素所進行的吸氣過程,可以在結晶化 過程與閘極絕緣膜之成膜過程之間進行。 接著,則形成以未圖示的鋁爲主要成分的金屬膜,藉 由實施圖案而形成之後之閛極的原型5/0。在本實施例 中則使用含有2w t %之銃的鋁膜》此外,除此之外,也 可以使用釔膜,具有導電性的矽膜等。
t張尺度通用中國囡家標準(CNS ) ( 210x_297//>$~j - 13 - 經滅部中央標準局Η工消费合作社印製 (Λ ' 8 厶 3 5 Α7 _____ Β7 五、發明説明彳1 ) 在此,則利用在本發明人等所提出之特開平7 — 1 3 5 3 1 8號公報中所記載的技術。在同一公報中則揭 露有一利用藉由陽極氧化所形成的氧化膜,呈自我整合地 形成源極/汲極領域與低濃度雜質領域的技術,以下則簡 單地說明該技術。 首先,在留下在鋁膜之實施圖案中所使用的光阻罩( 未圖示)的情況下,在3%草酸水溶液中進行陽極氧化處 理,而形成多孔性的陽極氧化膜5 1 1。該膜厚,由於之 後會成爲低濃度雜質領域的長度,因此,要配合此來控制 膜厚。 接著,在除去未圖示的光阻罩後,則藉由在乙二醇溶 液中混合了 3 %的酒石酸的電解溶液中進行陽極氧化處理 。在該處理中則形成緻密的無孔性的陽極氧化膜5 .1 2。 膜厚可以是70〜120nm。 此外,在經過上述2次的陽極氧化處理後殘留下來的 鋁膜5 1 3 ·則實質上可以當作閘極來使用(第6圖(A ))。 接著,則以閘極5 1 3、多孔性的陽極氧化膜5 i 1 作爲掩罩,藉由乾蝕刻法,對閘極絕緣膜5 0 9實施蝕刻 。因此,則除去多孔性的陽極氧化膜5 1 1。如此所形成 之閘極絕緣膜5 1 4的端部則成爲一只露出一相當於多孔 性的陽極氧化膜5 1 1之膜厚的程度的狀態(第6圖(Β ))° 接著則進行賦予導電性之雜質元素的添加過程。雜質 (-¾先間#卄而之ii-.i-.u-f 項•^J/ilv!;?本頁)
I 本紙張凡度適用中國國家棵羋(CNS ) Λ4ί)ί格(2Ι0Χ 2W公筇)-14 - 經於部中央標卑局只工消费合作社印製 A7 B7 五、發明説明彳2 ) 元素,若是N型則可以使用P(磷)或As (砷),若是 P型,則可以使用B (硼)或I η (銦)》 在該過程中,·首先藉由高加速電壓來進行第1次的添 加雜質,而形成11_領域。此時,由於加速電壓高到8 0 . K e V左右,因此,雜質元素,不只是露出的活性層表面 ,也被添加在位於露出之閘極絕緣膜的端部的下方。更者 ,則藉由低加速電壓來進行第2次的添加雜質,而形成 n +領域。此時,由於加速電壓低到lOKeV左右,因此 >閘極絕緣膜可以當作掩罩來使用。 在以上之過程中所形成的雜質領域,η +領域則成爲源 極領域5 15、汲極領域5 16、η—領域則成爲一對的低 濃度雜質領域(也被稱爲LDD領域)5 17。又,在閘 極正下方的領域則未添加雜質元素,而成爲真性或..是實質 上爲真性的通道形成領域518(第6圖(C))。 當如上般完成活性層後,藉由爐退火、雷射退火、燈 退火(lamp annel )等的組合,而使雜質元素活性化。與此 同時,連在添加過程中所受到之活性層的損傷也會被修復 接著,則將層間絕緣膜5 1 9形成到5 0 0 n m的厚 度。層間絕緣膜519可以使用氧化矽膜、氮化矽膜、氧 氮化矽膜、有機性樹脂膜、或是該些的積層膜。 接著,在形成接觸孔後,則形成源極520、汲極 52 1。最後,藉著將整個基板,在3 50 °C的氫氣環境 下加熱1〜2個小時,而讓整個元件氫化,可以使在膜中 本紙張尺度述用中國國家標挲(CNS ),\4规枯(210X ?们公釔)-15 - .(^?1"请^而之"-^事項再4-1??本„巧)
經"部中央樣準局負工消费合作社印裝 A7 B7 五、發明説明!3 ) (轉别是在话性層中)的垂懸鏈(dangling bond )終止。藉 由以上的過程,可以製作出如第6圖(D )所示之構造的 TFT。 * 此外,由於本發明是一與構成活性層的半導體薄膜有 關的技術,因此,其他的構造以及構成並不限定本發明。 因而,本發明也可以輕易地應用在具有本實施例以外的構 造以及構成的TFT上。 〔有關在活性 '層中所包含之雜質的見解〕 其特徵在於:在本實施例的活性層(半導體薄膜)中 不存在或是實質上不存在有作爲阻礙結晶化的元素的C( 碳)、N (氮)以及0 (氧)而此可以藉由徹底的雜質( 污染物)的管理來構成。 ·. 本實施例,在形成非晶矽膜時,由於徹底地避免混入 C (碳)、N (氮)以及0(氧),因此,必然地,在最 後的半導體膜中所存在的C(碳)以及N(氮)的濃度至 少未滿 5 X 1 0 18atoms./cm3 (代表爲 5 X 1 0.17 atoms/cm3,最好是在 2xlOi7 atoms/cm3 以下),而 0 ( 氧)的濃度至少未滿1 . 5xl019 atoms/cm3 (代表爲1 X 1 ◦ 1 8 atoms/cm3以下,最好是在 5xl017 atoms/cm3 以下)。 此外,由於在純粹只由矽所形成的半導體膜中,矽的 濃度大約爲5 X 1 022 atoms/cm3,因此,例如5 X 1 0 1 8 atoms/cm3的雜質元素大約是以0 . 〇 1 atomic %的 本纸張尺度適用中國國家標準(CNS ) ( 2〗0><2<^公筇> -16- ; : — (¾^間讀开而之•江念枣Jrl再^yiT本S ) 、-° 經濟部中央標準局只工消费合作社印^ 4、8435 a? ΒΊ 五、發明説明彳4 ) 濃度而存在。 又,爲了要得到優越的結晶性1最好必須要使在最後 的半導膜中所存在的C (碳)、N (氮)以及0 (氧)的 濃度是設在S I MS分析之檢出下限以下,又最好是完全 不存在。 本發明人等以S I MS進行分析的結果,當利用C、 N、 0的濃度均滿足上述濃度範圍的非晶矽膜作爲出發膜 來使用時,則可知在已完成之TFT的活性層中所包含的 C、N、0的_濃度均滿足上述濃度範圍。 〔有關於活性層之結晶構造的見解〕 根據上述製作過程所形成的活性層1若有微視來看, 具有多個棒狀(或是扁平棒狀)結晶具有彼此大約呈平行 地朝特定方向之規則性而排列的結晶構造。而此可以藉由 TEM (透過型電子顯微鏡法)而輕易地觀察而獲得確認 在此,將棒狀或扁平棒狀結晶彼此的結晶粒界放大 8 0 0萬倍的HR — TEM照片則表示在第1 7圖。此外 ,在本說明書中所謂的結晶粒界係定義成指在棒狀或扁平 棒狀結晶所接的邊界上所形成的粒界。因此,與由橫向成 長領域彼此衝突所形成之巨觀(macro )意味的粒界乃分開 考慮。 但是,所請的上述HR_T E Μ (高解析能力透過型 電子顯微鏡)是一對試料垂直地照射電子線,利用透過電 子或是彈性亂射電子的干擾來評估原子?分子配列情形的 本紙張尺度適用中國國家標率(CNS ) ,\4現格(2丨0x297.»;^ ) - 17 - (饵1間谇背而之注^事項再填巧本5) 裝_ 418435 _ :7 五、發明説明扣) 手法。 藉由H R — Τ E Μ可以觀察出結晶粒子的配列狀態爲 一格子條紋。因此,藉由觀察結晶粒界,可以推測出在結 晶性界中之原子彼此的結合狀態。此外,格子條紋雖然是 成爲白與黑的線條圖案而出現,但是由於對此的不同,因 此不是用於表示原子的位置。 第1 7圖(A )係表在本發明中所得到之結晶性矽膜 之代表的TEM照片,可以覯察出不同的2個結晶粒,在 自照片左上方到右下方所見的結晶粒界處相接的狀態。此 時,2個結晶粒則大致呈在結晶軸多少包.含有偏差的{ 1 1 0 }配向。 訂 此外,雖然在以後會說明,但是調査多個結晶粒的結 果,藉由X線繞射或是電子線繞射,可以確認出幾乎全部 大致呈ί 1 1 0 }的配向。此外,在多數覯察中,雖然應 該也會有(0 1 1 )面或是(2 0 0)面,但是該些等價 的面則均表示爲{110}面。 經濟部中央懔"局只工消费合作社印掣 但是,如第1 7圖(Α)所示,在面內乃觀察出與{ 1 1 1 }面、{ 1 0 0丨面對應的格子條紋。此外,’所謂 的與{111}面對應的格子條紋係指當沿著該格子條紋 而切斷結晶粒時,在斷面會出現{ 1 1 1丨面的格子條紋 。格子條紋會與怎樣的面對應,則可輕易地根據格子條紋 與格子條紋的間隔來加以確認。 此外,在第1 7圖(A )中,之所以所看到的格子條 紋會有差異,這是因爲由結晶粒之微妙之傾度的不同所造 本紙張尺度適用中國國家標準(CNS >以現枋(210Χ 297公荩> -18 - 4 1 6435 a? Η 7 五、發明説明(f6 ) 成。亦即,當設定成對一個結晶粒的結晶面呈垂直地照射 電子線時,由於另一個結晶粒會自些微的斜方向照射電子 線,因此所看到时格子條紋也會改變。 在此則注意與{ 1 1 1丨面對應於格子條紋。在第 1 7圖(A)所示,挾著粒界而與位在上側之結晶粒之{ 1 1 1丨面對應的格子條紋,則和與下側之結晶粒之{ 111}面對應的格子條紋,大約是以70° (正確爲 70.5°)的角度來交差。 如此的結晶構造(正確地說爲結晶粒界的構造),則 顯示在結晶粒界處,不同的2個結晶粒整合性極佳地接合 奢。亦即,在結晶粒界處,結晶格子乃連續地相連,而成 爲一非常難製作出因爲結晶缺陷等所引起的陷位能級( trap level)的構造。換言之,可以說在結晶粒界處·'結晶粒 子具有連續性。 此外,爲了供參考,乃將以往之高溫多矽膜的HR — TEM照片表示在第17圖(B)。第17圖(B)的情 形,雖然之後會說明,但是結晶面沒有規則性,且{ 1 1 0 }面不是成爲主體的配向。但是爲了要與第1 7圖 (A)來比較,乃對出現與{ 1 1 1 }面對應之格子條紋 的結晶粒加以觀察。 若是詳細地來看第1 7圖(B)時,如圖中之箭頭所 示般,可以在結晶粒界處多數確認出格子條紋會中斷的部 分。在該部分,則存在了未結含鍵(稱爲結晶缺陷)’而 會成爲陷位位準,極有可能阻礙載子的移動。 !:---_----0東-- (此1閲讀竹而之:^^^^再^巧本1、) _ 、π 本紙張尺度適用中國國家樣嗥(CNS ) Λ 4^, 21〇X29~j>i ) - 19- ί 418在35 Α7 j--—____ ΙΠ 五、發明説明(17 ) 但是,確實連在本發明的結晶矽膜中也存在有如第 1 7圖(B )所示的未結合鍵。而此是因爲本發明的結晶 砂膜並不是多結晶以上之故。然而,在寬廣的範圍詳細地 以TEM來觀察本發明之結晶矽膜的結果,可知如此的未 結鍵只有極少數。 根據本發明人的調查,在整體的9 〇%以上(典型爲 9 5%以上)的結晶粒界可以看到結晶粒子的連續性,而 幾乎無法找到如第17圖(B)所示的未結合鍵。由此可 說本發明的結·晶矽膜是一與以往的高溫多矽明顯不同的半 導體膜。 ^ 接著’將利用電子線繞射調查本發明之半導體薄膜的 結果表示在第1圖(Α)。又將作爲參考例之以往之高溫 多矽膜的電子線繞射圖案表示在第1圖(Β)。此外,.在 第1圖(Α) ’ (Β)中,電子線之照射領域的直徑分別 爲4 . 1 . 35#m。在本實施例中,則表示 測量多處中之代表性的照片。 在第1圖(A)中,與<11〇>入射對應的繞射點 (繞射斑點),則呈比較漂亮地出現,而可以確認出在電 子線的照射領域內,幾乎所有的結晶粒皆呈{ 1 1 0 }配 向β 此外,則本申請人根據在特開平7 — 3 2 1 3 3 9號 公報中所記載的手法進行X線繞射,且針對本發明的半'導 體薄膜算出配向比例。在同一公報中,則根據下列之公式 本紙張尺度適用中國國家標準(CNS )如圯梢(2】0乂2扪公> ) -2ϋΓ- '~ I If — I i ί 1 I y.•〜F—I— n • Λ .
'1T 經^:部中-:)»、楞準局只Η消*c合作社印製 418435_^___五、發明説明彳8 ) 所示的算出方法來定義配向比例。 { 2 2 0 }配向存在比=1 ( 一定) ,,,,試料之fill}相對於{220}的相對強度 (111 Irj仔仕粉末之ί111}相對於{220}的相對速度 <3111配向存在比=,之{311}相對於_的相對輕 Ν ”配丨」仔仕卬粉末之{311}相對於{220}的相對強度 ⑺由卜卜蛮·_{220)配向#^比 _ ( )配丨」Κ半" {220}配向存在比+ {111}配向存在比+(311}配向存在比 以X線繞射調查本發明之半導體薄膜之配向性的結果 ,在X線繞射圖案則出現了相當於(2 2 0 )面的峰値( peak )。當然,(220)與{110}係等價°該測量 的結果,可知{ 1 1 0 }面爲一主要的配向面,而配向比 例在0 . 7以上(典型爲0 . 9以上)。 另一方面,當爲如第1圖(Β)所示之習知的高溫多 矽膜時,則在繞射點看不到明確的規則性,而幾乎呈隨機 地配向。換言之,可知{ 1 1 0 }面以外之面方位的結晶 粒乃呈不規則地混在一起。 此外,各繞射點雖然只具有在同心圓上之稍微的擴展 ,而此可以推測爲因爲具有以結晶軸爲中心作某種程度之 回轉角的分佈。以下則說明此一情形, 以模式地將第1圖(Α)所示的電子線繞射圖案的一 部分表示在第2圖(Α)。在第2圖(Α)中,以201 來表示的多個點則爲與(1 1 〇 )入射對應的繞射點。多 個繞射點2 Ο 1則是以照射領域的中心點2 0 2爲中心呈 同心圓狀地分佈。 在此,則將由虛線所包圍的領域2 0 3放大表示者表 (访^閱讀背而之注念事¾再坫-5Ϊ本頁) '一裝 -訂 .1 本紙張反度適用中國國家榡準(CNS )/\4蚬枯(210X2W公尨)-21 - ί 4 1 只 A35 a? _____ Β7 五、發明説明彳9 ) 示在第2圖(B )。如第2圖(B)所示,若是詳細地觀 察第1圖(A )所示之電子線繞射圖案時,則可知繞射點 2 0 1相對於照射領域的中心點2 0 2具有約± 1 . 5。 的擴展。 亦即,意味著由從電子線照射領域的中心點2 0 2到 繞射點2 0 1所拉的切線2 0 4以及連接電子線照射領域 的中心點2 0 2與繞射點之中心點2 0 5所成的線而形成 的角度(相當於回轉角的1/2)在1 . 5°以下。此時 ,由於拉出2條切線,因此,繞射點2 0 1的擴展結果會 收歛在±1_5°以內的範圍內。 該傾向可以在第1圖(A )所示之電子線繞射圖案的 整個領域中看到,整體則收歛在±2 . 5°以內(典型爲 ± Γ . 5 °以內,最好是在土 0 . 5 °以內)《上述所謂 的「各繞射點具有在同心圓上之稍微的擴展」則是指此一 情形。 經"部中次標沭局只工消资合作社印製 (^尤間讀背而之注^亊^再^-^本哀) 又,藉由使半導體薄膜的底層儘可能地變爲平坦,可 以使繞射點2 0 1的短軸的長度(a )與長軸的長度(b )的比(a/b)設成1/1(意味著圓形)〜 1/1 . 5。而此則意味著繞射點爲圓形或是實質上爲圓 形。 爲了使繞射點成爲圓形,則必須使在多個結晶粒間所 存在的回轉角設成非常的小不可。若是考慮到在單結晶的 電子線繞射圖案中,繞射點會完全成爲圓形乙點,因此, 要使繞射點成爲圓形,則除了使本發明的半導體薄膜儘可 本紙張尺度適用中國國家橾準(CNS ) Λ4^格(2!0Χ力7公# ) - 22 - 經淖部中央標绎局只工消费合作社印製 Α7 Β7 五、發明説明?0 ) 能地接近單結晶外,另無他法。 又,第3圖(A)係表當面方位爲丨110}時的結 晶軸與包含在結晶軸內之軸的關係。如此般,若結晶面爲 { 1 10丨配向時,則結晶軸爲<1 1〇>軸,而在該結 晶面內包含有< 1 1 1 >軸、< 1 0 0 >軸等。 又,以前本發明人等利用HR — TEM來調査上述棒 狀結晶之成長方向的結果,可以確認出大約是朝著< 1 1 1>軸方向來成爲(參照特開平7 — 3 2 1 3 3 9號 公報)。因此,當將本發明之半導體薄膜的一部分放大時 ,則可視爲成爲第3圖(B )所示的情形。 在第3圖(B)中,301〜303分別爲不同的棒 狀結晶,而各個結晶粒的結晶軸大約爲<1 10>軸。又 ,由於結晶成長係平均地大約朝向< 1 1 1 >軸方.向行進 ,因此,棒狀結晶之延伸的方向與< 1 1 1 >軸方向大約 是一致。此外,以虛線所表示者爲結晶粒界。 ‘此時,若是以在任意之結晶粒3 0 1之面內所包含的 < 1 1 1 >軸3 0 4作爲基準軸時,則在存在於附近之其 他的棒狀結晶3 0 2、3 0 3之面內所包含的<11'1> 軸3 0 5、3 0 6會與基準軸3 0 4呈一致、或是分別相 對於基準軸3 0 4些微地偏移,而具有某程度的角度。在 本說明書中,則將該角度稱爲回轉角。 此外,所謂的使上述之繞射點的擴展收歛在土 2 . 5°以內(典型爲在±1 · 5°以內,最好是在土 0 · 5°以內),換言之,是與使回轉角的絕對値收歛在 本紙張尺度適用中國國家榡準(CNS ) ,\4悅枯( —;ί^----〇 裝—
I 訂 經沪部中决標萆局貝工消費合作社印裝 ί_4^8Α35_nj ____ 五、發明説明幻) 5 °以內(典型爲在3 °以內,最好是在1 °以內)的情 .形同義。 爲可更容易了解該關係,若將其整理於第3圖(C ) 時,則本發明的半導體薄膜.,軸3 0 5與基準軸3 0 4所 成的角度(α )以及軸3 0 6與基準軸3 0 4所成的角度 (沒)爲一回轉角。此外,該回轉角至少收歛於5°以內 〇 因此,如第3圖(Β)所示,具有微妙之回轉角的各 個的結晶粒,則分別當作不同的繞射點出現在電子線繞射 點上》例如,結晶粒3 0 2、3 0 3的繞射點,則是自結 晶粒301的繞射點,在同心圓上偏移旋轉角α、点而出 ,現。 亦即,若是在電子線的照射領域內存在有多個.結晶粒 時,則與多個結晶粒對應的繞射點會連續地排列在同心圓 上’繞射圖案在外觀上,.則爲一接近於橢圓.的形狀。而此 則是一在第1圖(A )之電子線繞射圖案中看得到繞射點 之擴展的理由。 此外,在本實施例中,雖然是以< 1 1 1 >等之'形式 來表示,但是其中也包含〔1 1 1〕或〔1 — 1 1〕等之 等價的多個軸(負記號意味著反轉)。亦即,由於對應於 .所有之等價的軸出現繞射點,結果會形成如第1圖(A ) 般的電子線繞射圖案,因此,若是結晶粒回轉一回轉角度 ,則電子線繞射圖案也會整體地回轉一回轉角度,因此, 所有的繞射點,在同心圓上會呈現擴展。 纸張尺度適财®财鮮( CNS ) /\4顺(724 - ~~ --I. - ..... -...... - --- _I * j 'χτ' (¾^^¾^而之注念事項#"---^本\^) 'π +_j 418435 A7 B7 五、發明説明P ) 如上所述,以電子線繞射來調査本發明之半導體薄膜 的結果,之所以會得到如第1圖(A)般的繞射圖案,可 以解釋成在電子線的照射領域內存在有多個棒狀結晶,而 分別具有些微不同的回轉角之故。又,根據該繞射點的擴 展情形,可以考慮回轉角的.絕對値在5°以內(典型爲在 3°以內,最好是在1°以內)。 而此則意味著在構成本發明之半導體薄膜之所有的結 晶粒中,即使是在具有最大之回轉角的2個結晶粒之間, 任意之基準軸的偏移至少要收歛在5°以內。 在此,則根據一般所採用之結晶粒界的分類,來說明 本發明之半導體薄膜中的各種結晶粒界的存在度。以下所 示的表即是一考慮到與本發明之半導體薄膜有關的資料。 ΐί先間谇竹而之注^亊項·]Γ}蛾·;本Η ) )裝· 本紙掁尺度通用中國國家標準(CNS ) Λ4圯格(2i0x 兑)-25 - B435 五、發明説明?3 ) A7 1Π 表 粒界的種類 特徵 本發明的半導體 薄膜 備註 低角粒界(大約 是在15度以內的 回轉關係) 小傾角&界 針對包含於粒界 面的方位作些微 的回轉_ 沒有或是實質上 沒有 若是該些粒界不 存在或是數目極 少時,可視爲單 結晶或是實質上 爲單結晶 (小)扭轉粒界 針對垂直於粒界 面的方位作些微 的回轉 特殊的高角粒界 雙晶粒界 針對某個共同方 位作180度回轉 多(特別是Σ3) 由於該些粒界在 電氣上爲不活性 ,因此即使是存 在,也可以視爲 單結晶或是實質 上爲單結晶 其他的對應粒界 彼此會超過粒界 而共同的格子點 會以一定的比例 存在 隨機的高角粒界 沒有有意義的方 位關係 沒有或是實質上 沒有 若該種粒界存在 時,則無法視爲 單結蟲 —
*1T 經S,部中央標ί?.局只工消费合作社印Κ 心紙張尺度適用中囤國家榡羋(CN.S ),\4规枯(210x2(^1; -26- 經滴部中央標準局只工消费合作社印製 418435 A7 ___—____ B7 五、發明説明?4 ) 此外,表1所示之形態的結晶粒界,可以藉由驅使電 子線繞射,HR — TEM斷面TEM等來加以識別,而可 以獲得更詳細的情報。此外,在本說明書中所採用之回轉 角的値,則是組合上述的手法,從各種的角度來分析結晶 粒界來加以測量。 繞著上述結晶軸的回轉,由於是一「針對在粒界面所 包含之方位的回轉」,因此包含於小傾角粒界中。在形成 該結晶粒界時,則根據第4圖(A )所示的關係,2個結 晶粒及相接。_此時,2個結晶粒之相接的面則爲粒界面· 然而,本發明之半導體薄膜,由於繞著結晶軸的回轉角可 以極小到土 2 · 5 °以內,因此可以視爲幾乎不存在如第 4圖(A)所示的粒界。 又在小傾角粒界中,也有如第4圖(B )所示的情形 。當爲第4圖(B )的形態時,則成爲回轉軸的軸會不同 於第4圖(A)但是,就以包含於粒界面的軸爲中心,而 2個結晶粒具有某個回轉角的關係乙點,則與第4圖(A )相同。本發明之半導體薄膜,由於此時的回轉角也在± 2 . 5 °以內(典型爲在土 1 . 5 °以內,最好是在' 0 . 5°以內).因此可以視爲幾乎不存在如此的結晶粒 界。 又雖然可以區分成如第4圖(A ) ,( B )所示的小 傾角粒界,但是在相同的低角粒界的分類中,也有被稱爲 扭轉粒界的形態。而此,如第4圖(C )所示,相當於在 垂直於粒界面的方向回轉的情形。 本紙張尺度適用中國囤家標率(CNS ) /以現梢(210 X 公片)-27 - ~ : ^ Ql-ίI- ("L間?^背'&之注意事項再^-衿本頁)
_J -丁 --•:0 1 418435 A7 B7______ 五、發明説明P ) 此時,就2個結晶粒具有某種回轉角之關係的乙點來 看,則與小傾角粒界相同,而本發明之半導體薄膜則使回 轉角收歛在±2 : 5°以內(典型爲在±1 . 5°以內’ 最好是在0 . 5°以內)>亦即,可以視爲幾乎連扭轉粒 界也不存在。 如上所述,則可以想成在本發明的半導體薄膜中沒有 或是實質上沒有一般被稱爲低角粒界之在電氣上爲活性的 結晶粒界。在此|所謂的「在電氣上爲活性」則意味著對 於載子(carrier)而言可以當作陷阱(trap)來使用。 又,所謂的「實質上沒有」則是指當調査例如在5 # m平方之範圍內所包含的結晶粒界時,則該粒界(例如 低角粒界),即使是觀察也只有1個或2個的情形。 又,在特殊的高角粒界中,雖然有雙晶粒界與_其他之 對應粒界,但是本發明之半導體薄膜則幾乎可以確認爲該 .雙晶粒界而對應粒界’即使是存在,也可知在電氣上不 具有活性(不能夠當作載子的陷阱(trap )來使用)。 特別是’本發明的半導體薄膜,Σ 3的對應粒界 ({ 1 1 1 }雙晶粒界)占了整體的9 〇%以上(典’型爲 9 5%以上)’而在寬廣的範圍內,經證明形成有整合性 極佳的結晶粒。 此外’ Σ値是一成爲表示對應粒界之整合性之程度之 指針的參數。已知Σ値愈小,則是—整合性愈好的結晶粒 界。有關Σ値的定義’則詳載於「材料評估之高解析能力 電子顯微鏡法;進藤大輔、平賀賢二共著、PP54〜 乳張尺度通用中國國者H- ( CNS )八4说枯(2] 〇 X 297公处"5~— ^^閱^"而之注4事項#填,,5本万
,1T 經於-部中央標準局只工消费合作社印製 418435 經濟部中央悻欲局ti!H消费合作社印絮 J57 五、發明説明?6 ) 5 6、共立出版株式會社,1996」中。 在2個結晶粒之間所形成的結晶粒界,當2個結晶的 面方位爲1 1 0 }時,若將由與{ 1 1 1 }面對應的格 子條紋所形成的角度設爲β時,則已知當0 = 7 0 . 5° 時,則成爲Σ3的對應粒界》 因此,在第1圖.(Α)之ΤΕΜ照片所表的結晶粒界 中,鄰接之結晶粒的各格子條紋係以7 0 . 5°的角度而 連續,該結晶粒界可以容易地推測爲一 { 1 1‘1 }雙晶粒 界。 此外,當θ = 38 . 9°時,雖然會成爲Σ9的對應 粒界,但是也存在有少許之其他的對應粒界。 如此的對應粒界,只會形成在同一個面方位的結晶粒 之間。亦即,本發明的半導體薄腠,由於大槪是在( 1 1 0 }上排齊,因此可以在寬廣的範圍形成如此的對應 粒界。面方位不規則的其他的多矽膜並無法得到該特徵。 又,所請的隨機的高角粒界,則是一不具有特意的方 位關係•而只見於不規則方位的結晶粒排列之半導體薄膜 中的粒界.。而大多見於以往之高溫多矽等的半導體薄’膜《 本發明之半導體薄膜當然幾乎不存在高角粒界。 表1所示的低角粒界,當沒有2個隨機的高角粒界或 是:其數目極少時,則可以視爲不存在有活性的結晶粒界。 亦即,具有該結晶構造的半導體薄膜,則可以視爲實質上 沒有結晶粒界的單結晶或是實質上的單結晶。 如上所述,本發明的半導體薄膜,構成薄膜之各個結 本紙張尺度適用中國國容標皁(CNS ) Λ4^^ ( 210χ2^7~ί>-29^- (-,'**!]51閲请11:-而之}1*事項#^.1>:?本頁) 訂 4 18435 B7 五、發明説明θ ) 晶粒(棒狀結晶)則具有位在彼此完全一致的方位關係, 或是具有某種回轉角的的關係。因此,是一回轉角非常小 到± 2 . 5 °內者,而可視爲一實質上尔形成活性之結晶 粒界的良好位準(level )。 本發明人等,之所以會得到如此之半導體薄膜的理由 則是因爲重視底層的平坦性。根據本發明人等的經驗,若 在底層具有凹凸時,則此會在結晶成長時帶來極大的影 響。亦即,結晶粒會因爲底層的凹Θ而產生應變等,結果 會導致結晶軸·發生偏移等。 本發明的半導體薄膜,則被形成在依據本實施例所示 之各種的方法所形成之平坦性非常高的底層膜上。因此, 由於可以在極力排除阻礙結晶成長之要因的狀態下讓其成 長•因此可以在維持非常高的結晶性的狀態下讓結、晶粒彼 此接合。結果可以得到具有上述實質上可視爲單結晶之結 晶性的半導體薄膜》 經滅部中央標準局员工消費合作社印製 此外,在形成本發明之半導體薄膜時,在結晶溫度以 上的溫度下的退火過程(本實施例爲第5圖(D)所示的 過程),則針對減少在結晶粒內的缺陷可以發揮重要^作 用。以下則針對此情形加以說明。 第1 4圖(A )係表將在結束到第5圖(C )所示之 結晶化過程時的結晶矽膜放大到2 5萬倍時的TEM照 片,而可以確認出在結晶粒內(黑色的部分與白色的部分 是因爲對比的差而出現)會出現以箭頭所示之可看到之鋸 齒狀的觖陷。 本紙張尺度適用中國國家栉涞(CNS ) ( 210X2y7.公# ) - 30 - A7 B7 418435 五、發明説明P ) 該缺陷雖然主要是一因爲矽結晶格子面之原子的堆積 順序錯誤所產生的積層缺陷,但是也會有轉位等的情形。 而第14圖(A)可想成具有與{111}面呈半行之缺 陷面的積層缺陷。此事可以根據可看到呈鋸齒狀的缺陷大 約是呈7 0°的角度而折彎推測得知。 另一方面,如第1 4圖(B )所示,以相同倍率所看 到之本發明的結晶矽膜,在結晶粒內幾乎看不到因爲積層 1 缺陷或是轉位等所引起的缺陷,可以確認結晶性非常的 高。該傾向可說是整個膜面都有,雖然依現狀很難將缺陷 的數目減到零,但是可以減低到實質上可視爲零的程度。 亦即,第1 4圖(B )所示之結晶矽膜可以減低到幾 乎可以忽視結晶粒內的缺陷的程度,且,藉由結晶粒界高 的連續性,無法成爲載子移動的障壁,因此可視爲.單結晶 或實質上爲單結晶。 如此般,在第14圖(A)與(B)之照片中所示的 結晶矽膜,雖然結晶粒界具有幾乎同等的連續性,但是, 在結晶粒內的缺陷數目則有很大的差距。本發明之結晶矽 會顯示出遠較於第1 4圖(A)所示之結晶矽膜爲高之電 氣特性的理由即在於基於該缺陷數的差大之故。 本申請人針對由第5圖(D)之過程所引起的現象想 出以下的模型。首先,在第14圖(A)所示的狀態下, 觸媒元素(代表者爲鎳)會偏析於在結晶粒內的缺陷(主 要爲積層缺陷)。亦即可以想成多數是以S i _ N i -Si之形式的結合方式存在。 ‘ {^JLwj^.l^而之注念事¾再·!5:巧本ϊί} \装. 訂 ii 經^:部中央標準局Μ工消费合作社印製 本紙張尺度適用中國國家標车(CNS ) Λ4坭格(210X :W公兑)-31 - 4 1 8435 A7 ___ in 五、發明説明P9 ) 然而,當藉由進行觸媒元素之吸氣過程來除去存在於 缺陷內的N i時,則可以切斷S i -N i的結合。因此, 矽之剩下來的結合鍵則會立即地形成S i - S i結合而變 爲安定。如此般消滅缺陷β 當然,雖然已知利用在高溫下的熱退火,可以消滅在 結晶矽膜中的缺陷,但是在本發明中,由於與鎳的結合會 切斷而產生許多的未結合鍵,因此可以推測爲砂的再結合 可以更順利地進行。 又,在結_晶矽膜被熱氧化時所產生的剩餘矽原子會同 時地朝缺陷移動,而可以想成對於S i - S i結合的產生 有極大的貢獻。該槪念已知爲一在高多矽膜的結晶粒中缺 陷會較小的理由。 又,本申請人乃想出一藉著以超過結晶化溫度的溫度 (代表者爲7 0 0_ 1 1 0 0°C進行加熱處理,使結晶矽 膜與其底層之間固著,而提高密接性,進而消滅缺陷的模 型。 經滴部中央標準局負工消贽合作社印製 結晶矽膜與成爲底層膜的氧化矽膜,在熱膨脹係數具 有接近1 0倍的差距。因此,在自非晶矽膜變成結晶'敬膜 的階段(第14圖(A))中,在結晶矽膜被冷卻時,會 有非常大的應力施加在結晶矽膜上。 請參照圖面來說明此一情形。第1 5圖(A )係表施 加於在結晶化過程後之結晶矽膜上的熱履歷資料。首先, 於溫摩(t 1 )被結晶化的結晶矽膜,則經由冷卻期間 (a )被冷卻到室溫爲止。 本纸張尺度適用中國國家榡举{ cns ) λ4現怙(2]〇χ?ςπ公穿)-32 - 418435 A7 n? .___ 五、發明説明P0 ) 在此,第1 5圖(B )所示者係指在冷卻期間(a ) ―時的結晶矽膣,3 0爲石英_基_1_3__1_爲_結_晶砍1二&_ 時’位在結晶矽膜3 1與石英基板3 0之界面3 2中的密 接性一點也不高,而此可以想成是一造成產生多數的粒 內缺陷的原因。 亦即,因爲熱膨脹係數的差而被拉伸的結晶矽膜’在 石英基板3 0上非常容易移動,而此可以想成是因爲拉伸 應力等的力量容易產生積層缺陷或轉位等的缺陷。 如此所得到的結晶矽膜會成爲如第1 4圖(A )所示 的狀態。此外,之後,如第1 5圖(A ).所示在溫度 (t 2 )實施觸媒元素所吸氣過程,結果在結晶矽膜的缺 陷會因爲上述的理由而消滅。 在此重要的是在進行觸媒元素的吸氣過程的亂時’結 晶矽膜會被固著在石英基板上,而提高與石英基板的密接 性。亦即,該吸氣過程可以想成兼作爲結晶矽膜與石英基 板(底層)的固著過程。 經濟部中央栉準局只工消費合作社印製 如此般,當吸氣十固著過程結束時,則會經過冷卻期 間(b)被冷卻到室溫爲止。在此與在結晶化過程後'的冷 卻期間(a )的不同點’即在於石英基板3 0與在谭ϋ 之結晶矽膜3 4的界面會成爲密接性非常高的狀態(第 1 5 圖(C )。 當密接性高時,由於結晶矽膜3 4會完全地被固著在 石英基板3 0上,因此’在結晶矽膜冷卻階段中,即使是 施加應力在結晶矽膜’而不致於產生缺陷。亦即,可以防 Κ紙張尺度適用中國國家標準(CNS ) - 33 - i18435 五、發明説明(?1 ) 止再度發生缺陷。 此外,.在第1 5圖(A )中,雖然是以在結晶化過程 後降低到室溫爲止的適程爲例,但是也可以在結晶化過程 後,直接升高溫度來進行吸氣十固著過程。即使經過如此 的過程,也可以得到本發明的結晶矽膜》 如此所得到之本發明之結晶矽膜(第1 4圖 (B ) *),其特徵在於:相較於只進行結晶化的結晶矽膜 (第14圖(A)),在結晶粒內之缺陷數目會格外的 少。. 該缺陷數目的差距,會因爲電子旋轉共鳴分析( Electron Spin Resonance:ESR)以旋轉(spin )密度的差 的形式來出現。在現實情況下,可知本發明的結晶矽膜的 旋轉密度至少在5 X 1017spins/cm3以下(最好是在3 X 1 〇 1 7 spins/cm3 )。但是,由於該測量値接近於現存 之測量裝置的檢測極限,因此可以推測出實際上的旋轉密 度會更低。 具有以上之結晶構造的本發明的結晶矽膜,本申請人 則稱之爲連續粒界結晶粒(Continuous Grain Silicon:CGS )。 〔有關對應粒界的見解〕 先前所述的對應粒界’只會被形成在同一個面方位之 ,結。亦即’由於本發明的半導體薄膜的面方位大 4、紙張尺度適用中阐κ家棕導(CNS) Λ4ϋ〇ϋ,+ Γ"' -"34~- ' 經泸部中央橾準局員工消贽合作社印絜 418435 五、發明説明p ) 槪是在{ 1 1 0 }上排齊,因此可以在寬廣的範圍內形成 如此的對應粒界。而面方位不規則的其他的多矽膜則無法 獲得該特徵。 - 在此,將本發明的半導體薄膜放大到1萬5千倍的τ E Μ照片(暗視野像)則.表示在第18圖(A)。雖然存 在有看起來白的領域與看起來黑的領域,但是看起來相同 顏色的部分則表示其配向性係相同》 在第18圖(Α)中要注意的乙點則是在寬廣範圍的 暗視野像中,·看起來白的領域則是以相當的比例連續地集 合在一起》而此則意味著配向性相同的結晶粒會具有某程 度的方向性而存在,而鄰接的結晶粒彼此幾乎具有相同的^ 配向性。 另一方面,將以往之高溫多矽膜放大到1萬5千倍的 ΤΕΜ照片(暗視野像)則表示在第18圖(Β)。以往 之高溫多矽膜,相同面方位的部分則只會零散地存在。而 不能夠確認出具有如第1 8圖(Α)所示的方向性,而此 可以想成是因爲鄰接之結晶粒彼此的配向性完全不規則所 致。 ‘ 又,將以明視野來觀察在後述之實施例4的技術中已 進行鎳的吸氣處理的本發明的半導體薄膜時的Τ ΕΜ照片 表示在第1 9圖。又,在第1 9圖中,將point 1放大到 3 0萬倍的照片則表示在第2 0圖(A),放大到2 0 0 萬倍的照片,則表示在第20圖(B)*此外,在第20 圖(A)中,以方形框起來的領域則相當於第2 0圖 —:^—;—nl— (^尤間请-"兩之注^事項··""^?本頁) :| •Λ—w 本紙張尺度適用中國國家摞準(CNS ) Λ4规祜(2丨〇x2y7.» iM - 35 - 經"'部中央標摩局消费合作社印製 _ill____ 五、發明説明?3 ) (B )。又,將在point 1中的電子線繞射圖案(點直徑爲 1.7/zm必)表示在第20圖(C)。 更者,以與Eioint 1完全相同的條件來觀察point 2與 point 3。將point 2的觀察結果表示在第2 1圖(A)、第 21圖(B)、第2 1圖(C),將point 3的觀察結果表 示在第22圖(A)、第22圖(B)、第22圖 (C )。 根據該些的觀察結果可知在任意的結晶粒界,結晶粒 子乃保有連縷性,而形成平面狀粒界。此外,本申請人除 了在此所示之測量點以外,乃針對多數的領域反覆地進行 觀察與測量,而可以確認在足夠製作T F T之寬廣領域 中,能夠確保在結晶粒界中之結晶格子的連續性。 〔實施例2〕 在實施例1中,則表示一爲了要得到具有優越之平坦 性的底層,而將矽基板在包含鹵化物(例如HC 1 )的環 境中實施熱氧化的例子。在本實施例中,則是表示一利用 其他的基板的例子。 ' 在本實施例中,首先準備好便宜且低級的石英基板。 接著,則藉由CMP (化學機械硏磨)等的手法.,將該石 英基板硏磨到理想狀態爲止(凹凸部的差的平均値在5 nm以內,代表爲在3 nm以內,最好是在2 nm以 內)。 如此般,即使是便宜的石英基板,也可以藉由硏磨當 (-^閱誚^而之注恋事^再^-^本瓦)
本紙張尺度適用中國國家椋準(CNS )八4规彳& ( 2丨0χ2νΐ>>^ ) - 36 - 4 ι8435 μ H7 五、發明説明(34 ) 作具有優越之平坦性的絕緣性基板來利用°當利用石英基 板時,由於底層會成爲非常的緻密,因此,底層1半導體 薄膜界面的安定度高。又,由於幾乎不會受到來自基板的 影響,因此利用價値非常高。 〔實施例3〕’ . 在實施例1中,雖然是表示利用矽膜作爲半導體膜的 例子,但是利用如s i X G e i - X ( 0 < X < 1,最好〇, 05SXS0.95)所示般含有1〜10%之鎵的矽膜 也會有效。 當利用該化合物半導體膜時,在製作Ν型T F Τ以及 Ρ型T F Τ時,可以減小閩値電壓。又也可以加大電場效 果移動度(被稱爲mobility )。 〔實施例4〕 經^部中央橾浓局Κ工消费合作杜印製 在實施例1中,雖然是一在使助長矽之結晶化的觸媒 元素實施吸氣(lettering )的過程中使用鹵素的例子,但 是在本發明中,觸媒元素的吸氣過程也可以利用磷元素。 當利用磷元素時,則在成爲活性層之領域以外的領域 添加磷,而在400〜1050 °C (最好爲600〜 7 5 0 °C)的溫度下進行1分鐘〜2 0小時(典型爲3 ◦ 分鐘〜3小時)的加熱處理。由於藉由該加熱處理,在添 加了磷的領域,可以使觸媒元素被吸氣,因此,在活性層 中之觸媒元素的濃度可以減低到5 X 1 0 17 atoms/cm3以 本紙乐尺度適用中國园家標挲(CNS ) 格(210 X 2<Π公荩)-· 37 - B7 ΖΠ8435 五、發明説明辟) 下。 (¾尤閲讀背而之:沈&事项再填巧本S ) 如此般,當吸氣過程結束時,則利用添加了磷之領域 以外的領域來形成活性層。之後,若根據實施例1的過 程,則可以得到具有與實施例1相同之特徵的半導體裝 置。 當然,在形成成爲閘極絕緣膜的熱氧化膜時,若是在 包含幽元素的環境中進行加熱處理,則可以得到根據本實 施例之磷元素的吸氣效果與根據鹵素的相乘效果。 〔實施例5〕 在本實施例中,則是表示利用實施例1所示的半導體 裝置而構成反射型液晶面板時的例子。第7圖係表主動矩 陣型液晶面板的斷面圖,在構成驅動電路或邏輯電.路的領 域設有CMOS電路,在構成畫素矩陣電路的領域則設有 畫素τ f τ。 經浐部中央標卑局另工消资合作社印製 CMO S電路則是將Ν通道型TF Τ與Ρ通道型 T.F Τ呈互補地組合而製作。由於構成CMO S電路之各 個T F Τ的構成以及製作方法在實施.例1中已說明,因此 省略其說明。 ^ 又,畫素T F Τ必須更加設計才能成爲構成驅動電路 等的TFT。在第7圖中,701爲氮化矽膜,在兼作爲 CMO S電路的鈍化膜的同時,則可以當作一構成輔助電 容之絕緣體來使用。 在氮化矽膜7 0 1上則形成鈦膜7 0 2 ’而在鈦膜 本紙張尺度適用中國國家摞準(CNS ) 怙(公筇)-38 - 經溁部中央栉準局工消贽合作社印製 ____ 五、發明説明Ρδ ) 70 2與汲極7 〇 3之間形成輔助電容。此時,由於絕緣 體係一介電常數高的氮化矽膜,因此可以加大電容。又對 於反射型而言,由於不需要考慮數値孔徑,因此即使是如 第7圖般的構造也沒有問題; 接著,7 0 4爲一由有機性樹脂膜所形成的層間絕緣 膜,在本實施例中則使用聚醯亞胺。該層間絕緣膜7 0 4 的膜厚最好是厚到2 左右,以確保足夠的平坦性。藉 此,可以形成具有優越之平坦性的畫素電極7 0 5。 畫素電極7 0 5係由鋁或是以鋁爲主要成分的材料所 構成。最好儘量使用反射率高的材料。又藉由確保優越的 平坦性,可以減少在畫素電極表面上的亂反射損失。 在畫素電極7 0 5之上則形成配向膜7 0 6。該配向 膜70 6藉由摩擦而具有配向性。以上則是有關於_TFT 側基板(主動矩陣基板)的構成的說明。 另一方面,對向基板側則是在透過性基板7 0 7上形 成透明導電膜7 0 8 |配向膜7 0 9而構成。除此之外, 也可以因應的需設置黑色掩罩(black mask )或濾色器 (color filter) 〇 此外,在實施間隔件(spacer )散布,密封(seal ) 材印刷後,封入液晶層7 1 0,而完成如第7圖所示之構 造的反射型液晶面板。液晶層7 0. 1則可以根據液晶的動 作模式(E C B模式、客主模式)自由地選擇。 又,將構成第7圖所示之反射型液晶面板的主動矩陣 基板的外觀簡略地表示在第9圖。在第8圖中,8 0 1爲 本纸張尺度適用中國國家標皁(CNS ) Λ4規格(2丨0 X 2们公> )-39~ {^^ι^ΐΛιί-ν^^α^ψ^νφ^,Κ^Ή)
經濟部中决掠卑局貝工消费合作社印裝 A7 _44^Α35_β7______ 五、發明説明?7 ) 根據實施例1的過程而設有熱氧化膜的矽基板’ 8 Ο 2爲 畫素矩陣電路,803爲源極驅動電路、804爲閘極驅 動電路、805爵邏輯電路。 邏輯電路8 0 5,雖然廣義上是包含所有由T F Τ所 構成的邏輯電路,但是在此爲了要與以往被稱爲畫素矩陣 電路、驅動電路的電路有所區別,乃是指其他的信號處理 電路(記憶體,D/A轉換器、時脈產生器等)《 又,在如此所形成的液晶面板安裝了作爲外部端子的 FPC ( Flexible Print Circuit )端子。一般被稱爲液晶模 組者係一安裝了 F P C之狀態的液晶面板。 〔實施例6〕 - . · -在本實施例中,則是將利用實施例1所示的半.導體裝 置構成透過型液晶面板的例子表示在第9圖。但是,由於 基本的構造與實施例4所示之反射型液晶面板相同,因此 只針對不同構成的部分加以說明》 當爲第9圖所示之透過型液晶面板時,則黑色掩罩 9 0 1的構造與反射型液晶面板有很大的不同=亦即'透 過型,由於必須使數値孔徑發揮作用,因此使T F T以及 配線部以外的部分儘量不要與黑色撞罩9 0 1發生重疊即 變得非常的重要.。 因此,在本實施例中,則使汲極9 0 2重疊在TFT 部之上而形成,而在與黑色掩罩9 0 1之間形成輔助電' 容。如此,藉由將容易占據寬廣面積的輔劲電容形成在 本紙張尺度適用中國國家標準(CNS ) Λ4^ ( 210Χ29τ'ί>'ϋ ~ {^^閲讀背而之注&事^#蛾-"'本页)
經漪部中央標卑局貝工消资合作社印製 ______Η7 ~~ --- __ _______ . 五、發明説明(38 ) TF τ之上,可以擴展數値孔徑。 又,9 0 3爲一由畫素電極所形成的透明導電膜。該 透明導電膜雖然最經常使用I TO,但是也可以使用其他 的材料(氧化錫系等)。 在本實施例的畫素構造中,.將著眼在畫素T F T之部 分的上視圖表示在第2 3圖(A)。在第2 3圖(A) 中,51爲活性層、52爲源極線、53爲閘極線、54 爲汲極、55爲黑色掩罩、56爲用於連接汲極54與畫 素電極5 7的_接觸孔β· 本實施例的特徵則是在於在畫素T F Τ的上方,在汲 極5 4與黑色掩罩5 5之間形成輔助電容5 9。 又將以A — A /所示之虛線來切斷第2 3圖(Α)時 所看到之斷面構造表示在第23圖(B)。此外,在第 2 3圖(A)與第2 3圖(B)中則使用共同的符號。更 者,則將實際拍攝相當於第2 3圖(B )的斷面的TEM 照片表示在第2 4圖。 如此,以與閘極5 3重疊的配置方式來形成汲極 5 5,而在與挾著介電體5 8而相向之黑色掩罩5^之 間,則形成輔助電容5 9。此外,在本實施例中,汲極 5 5則採用以鋁膜來挾著鈦膜的三層構造。 在本實施例中,在形成汲極5 5後,則形成一由氮化 矽膜/氧化矽膜/丙烯酸膜的三層構造所形成的層間絕緣. 膜1而在其上形成黑色掩罩5 5。 此時,在形成黑色掩罩5 5之前,只除去之後成爲輔 本紙伕尺度適用中國國家棵卑(CNS )八觇怙(210 a 297公牮)-41 {-尤閱谇背而之注恋事項再ίΑ{巧本P' ) 、-° A? B7 五、發明説明P9 ) 助電容5 9之領域的丙烯酸膜而形成開口部。於是,在開 .口部的底部只會留下氧化矽膜與氮化矽膜,而由該二層構 造所形成的絕緣層,則可以當作輔助電蓉的介電體5 8來 使用。 〔實施例7〕 本實施例係一閘極使用具有導電性的矽膜,而應用到 所謂的矽閘(silicon gate ) TFT上時的例子。由於基本的 構造大約與實施例1所製作的TFT相同,因此只著眼於 不同點來說明。 在第10圖中,11爲N薄道型TFT的閘極、12 爲P通道型TFT的閘極、13爲畫素TFT的閘極、閘 極1 1〜1 3則使用添加了磷或砷之N型多矽膜、..或是添 加了硼或是銦的VP型矽。 又,CMOS電路,則可以使用一 N通道型TFT利 用N型多矽閘,P通道型TFT則利用P型多矽閘之雙閘 型的CMOS電路。 如此般以矽膜當作閘極的優點,則可以舉出耐熱:性高 以及由於是矽膜*因此容易處理等的優點。又利用與金屬 膜的反應,也可以採用金屬矽化物構造(也包含多金屬矽 化物構造)。 因此,在形成閘極1 1〜1 3後,才形成側壁1 4〜 1 6。此外,則形成鈦、鎢等的金屬膜(未圖示),而進 行加熱處理形成金屬矽化物1 7〜1 9。金屬矽化物1 7 本紙張尺度適用中國國家標準(CNS ) ( 2I0X 1^7汾石) -42- 、1Τ .1 f 418435 A7 '___B7 五、發明説明(40 ) 〜1 9則被形成源極/汲極領域以及閘極的一部分。 如此般,利用側壁等,呈自我整合地形成金屬矽化物 的構造則稱爲金屬矽化物構造。當設成該構造時*由於與 取出電極(源極/汲極等)之歐姆式(ohmic )接觸可以 變得良好,因此會有效。 〔實施例8〕 請參照第1 6圖來說明在本實施例中,在使非晶矽膜 結晶化時,使用鎵當作觸媒元素時的情形。首先準備石英 基板作爲基板4 1。又可以因應所需,將氧化矽膜等的絕 緣膜當作底層來使用。 接著則形成非晶矽膜4 2 »非晶矽膜的成膜係根據減 壓熱CVD法來進行,而成膜氣體則利用S i 2H 6.。又, 在本實施例中,則將非晶矽膜的膜厚設爲7 5 n m。 接著則進行非晶矽膜4 2的結晶化過程。在本實施例 中,在使非晶矽膜結晶化時,則使用鎵作爲助長結晶化的 觸媒元素》在本實施例中,首先,藉由電漿CVD法,在 已成膜的非晶矽膜4 2上形成鎵膜4 3 〇 成膜氣體則使用將G e H4氣體以氫或是义歹Λ氦稀釋 到5〜1 0倍者。此外,可以在1 00〜3 0 0 °C的成膜 .溫度下,以2 0〜5 〇mw/cm2來放電,而形成1〜 50nm(代表爲1〇〜20nm)之膜厚的鎵膜。 又,鎵膜43的成膜方法也可以藉由減壓熱CVD法 來進行。由於G e H*是一種非常容易分解的氣體,因此’ 本紙張尺度適用中國國家標隼{ CNS ) Λ4ί1梠(210X2W公垃) -43 - •1Τ
IQ 經斌部中央梂^-局只工消费合作社印製 4 …35 ^ 4 …35 ^ 經濟部中央栉準局只工消f合作社印衮 五、發明説明㈩) 在4 5 0 °C左右的低溫下容易分解而形成鎵膜。 如此可以得郅到第1 6圖(A )的狀態。接著,則進 行450 — 650 °C (最好爲500 — 550 °C)的加熱 處理,而讓非晶矽膜4 2結晶化。之所以以6 0 0 °C爲上 限是因爲當超過此時,自然核發生會增加,而會與以鎵爲 核心的結晶混合存在,使得結晶性混亂之故(第1 6 (B ))。 此外,該結晶化過程可以使用爐退火、燈退火、雷射 退火之任一手段。在本實施例中,爲了要重視所形成的膜 的均質性,乃利用爐退火。 如此所得到之結晶性矽膜(結晶矽膜或是多矽膜)4 4,不管是否在5 0 0°C左右的低溫下形成,均具有優越 的結晶性。 . , 接著,在以硫酸·過氧化氫溶液(H2S〇4: h2〇2 =1 : 1 )來除去殘留在結晶性矽膜4 4上的鎵膜後,針 對結晶矽膜4 4實施至少較上述之結晶化時的溫度爲高的 溫度(代表爲8 0 0_ 1 0 5 0 °C)的熱處理過程。本實 施例,則是在氧化性環境下進行該熱處理過程(第1 6圖 (C ))。 此外,如本實施例般,當助長矽之結晶化的觸媒元素 使用鎵時,則不需要特別對鎵實施吸氣(gettering )加以 除去。鎵爲一與矽同一族的半導體,由於彼此之相合性良好, 因此可以想成不會對矽的半導體特性帶來惡劣的影響。 藉由此熱處理過程來形成具有高的結晶性的結晶性矽 本紙張尺度適用中國國家樣準(CNS ) Λ4現格(210χ2ν7-;^Π -44 - ~— (ΪΛ先閱讀卄而之注念枣項再妨ΐ>:?本頁) *11 .i 418Α35 五、發明説明π ) 膜4 5。又,藉由熱處理過程,在結晶性矽膜4 5上形成 熱氧化膜46。該熱氧化膜4 6在製作TFT時,可以直 接當作閘極絕緣膜來利用。 此外,雖然可以在殘留下鎵的狀態下進行熱處理,但 是此時則鎵會以高的濃度存在於膜中。不管怎樣,因爲擴 散會使得鎵以1 X 1 014〜5 X 1 Oi9 atoms/cm3 (代表 爲lxlO15〜lxlO16 atoms/cm3 )的濃度存在於已 完成該熱處理過程的結晶性矽膜4 5中。 因此,在本實施例中所得到的結晶性矽膜4 5之表面 附近,則大多包含矽原子與鎵原子被置換的結合情形,而 可以想成成爲接近於以S ixG e i-x ( 0 < x< 1)來表 示之矽鎵半導體的半導體薄膜。 此時,在本實施例的製作過程中,會有在結晶性矽膜 上完全不會有氧化矽異常成長的優點。亦即,在本實施例 的製程中所形成的結晶矽膜4 5,即使是在接觸於氧化性 環境的狀態下被熱氧化,也不會有氧化矽異常成長的情形 發生。 經滴·邓中央標丨局貝工消費含作社印繁 (兑先閲誚背而之注念事项再功巧木页) 根據本申請人已確認當使用鎳作爲結晶化的觸媒^, 會因爲以後的熱處理條件而導致氧化矽異常成長。而此是 由於存在於結晶矽膜中的鎳矽化物被集中氧化所引起。在 本實施例中則不會有如此之異常成長情形。 又,更可以藉由第1 6圖(C )所示的熱處理過程幾 乎完全地除去存在於結晶矽4 4之內部的粒內缺陷。而結 束結晶化的狀態,亦即,第1 6圖(Β )所示之狀態的結 本紙乐尺度適用中國國家棉举(CNS ) Λ4^拮(210Χ 2叮公筇)-45 - 經濟部中央標準局只工消費合作社印掣 418435 A7 B7 五、發明説明f3 ) 晶性矽膜4 4,則在結晶粒內包含許多的缺陷(積層缺陷 以及轉位缺陷等)。但是在第1 6圖(C )之過程之後所 得到的結晶矽膜4· 5,則在結晶粒內幾乎不贪有缺陷° 本申請人則推測幾乎會發生與在實施例1所述之模型 同樣的情況。但是,由於觸媒元素不使用鎳,因此,可以 想得到由熱氧化所產生之剩餘矽原子對於消滅缺陷影響很 大。 如上所述,由於藉著採用本實施例的過程,可以防止 結晶性矽膜發生.異常氧化,因此在對結晶性矽膜實施熱處 理時不致於過程變得複雜。又可以得到除去在結晶性矽膜 中的粒內缺陷,且結晶性非常高的結晶性矽膜》 此外,所謂的結晶化溫度以上的溫度,代表爲8 0 ◦ -1050 °C (最好爲850-900 °C)的溫度’其特 徵在於:在如此高的溫度下進行熱處理。由於該過程可以 想得到熱氧化機構會大幅地減低粒內缺陷,因此最好是一 容易引起熱氧化的條件。 因此,若是考慮到生產率時,則熱處理的下限溫度最 好是在8 0 0 °C,而上限則考慮到基板(在本實施例中爲 石英)的耐熱性,則最好是1 0 5 0 °C。但由於鎵的熔點 爲930〜940 °C,因此更好是將上限設爲900 °C。 又,雖然熱處理環境最好是氧化性環境,但是也可以 是一惰性環境。當爲氧化性環境時,則可以是乾氧環境, 濕氧(〇2 + H2)環境、含有鹵素之環境(〇2 + HC 1 等)的其中任一者。 ---------' /卜__ - « ,^ν (計^閲讀背而之注态事項^访片本頁)
,1T ο. 本紙張尺度適用中國國家標準(CNS ) /W兄核(210乂2们公七)^46~ A7 418435 ___ _ 1Π _—_ 五、發明説明f4 ) 特別是當在包含鹵素的環境中進行熱處理時,則根據 鹵素的吸氣效果,存在於結晶性矽膜之格子間的多餘的 鎵,會以揮發性的(TeC 14)的形式被除去。爲了要得 到格子應變少的結晶性矽膜,此是一有效的手段。 此外,本實施例也可以與其他的實施例組合。 〔實施例9〕 本發明的TFT,由於是將實質上可視爲單結晶的半 導體薄膜當作活性層來使用,因此顯示可以匹敵於利用單 晶矽的MO S F E T,而根據本發明人等所試作的 T F T,可以得到以下所示的資料。 (1 )成爲TFT之切換性能(ΟΝ/OFF動作之 切換的靈敏性)之指標的次閾値係數,N通道型T F T以 及P通道型T F T均會小到6 0 — 1 0 0 mv/decade(.代表 爲 6 0. _ 8 5 mv/decade) β (2 )成爲TF Τ之動作速度之指標的電場效果移動 速度(仁fe) ,Ν通道型TFT大到200〜650 cm2/Vs(代表爲250—300cm2/Vs)'而 P通道型TFT則大到l〇〇_30〇cm2/Vs (代表 爲 150 — 200cm2 /Vs)。 (3 )成爲TF T之驅動電壓的指標的閾値電壓(
Vt h) ,N 通道型 TFT 小到一 0 · 5 〜1 . 5V,P 通道型TFT小到一 1 . 5〜0 · 5V。 如上所述,本發明所得到之T F T具有極爲優越的切 本紙張尺度適用中國國家標丰(CNS ) Λ4悅格(210X297公棼)-47 - • S. -*r'> (^^聞#"而之,江^肀項^"1-;?本\〇0 經濟部中央標準局:s:;工消贽合作社印¾ 418435 a- Β7 五、發明説明户) 換特性以及高速動作特性。因此,可以使到目前爲止由 .MO S F E T所構成之L SI等的積體電路以T F T來構 成。 · 更者,發揮使用薄膜之TFT的優點,可以構成三次 元構造的半導體裝置(半導體電路)1 第11圖所示之半導體電路係表利用本發明之TFT 之三次元構造之半導體電路的一例。第1 1圖(A)係一 在下側積層T F T,在上側積層了影像感測器的三次元電 路。又第1 1圖(B )係一在上層以及下層配置了 T F T 層的三次元電路。 在第1 1圖(A )中,2, 1爲光電轉換層,可以利用 非晶矽膜等。在其上則設有上部電極(透明導電膜)2 2,而構成一接受光而轉換成電氣信號的受光部。.. 此外,由於TFT的製作過程在實施例1中已經說 明,因此省略其說明。又構成三次元電路的積層技術,也 可以採用周知的手段。但是當形成上側的T F T層時,必 須要考慮到下層之T F 丁的耐熱性》 例如下層可以以本發明的T F T來構成,而上層k也 可以以從前之低溫形成的T F T來構成。又,下層的 T F T可以以耐熱性高的材料來形成,而在上層則形本發 明的T F T。 又,成爲上層之影像感測器*也可以藉由只由受光部 所構成的下層的T F T來控制上層的受光部。 對於此構造,在形成上層的TF Τ時,則必須在充分 *11 hj 經漭部中央標浓局Η工消费合作社印製 本紙張尺度適用中國國家標準(CNS )八衫兄牯(2ΙΟΧ297公穿> -48 - Α7 41843ο ________^^ 五、發明説明(46 ) 考慮到下層之Τ F Τ之耐熱性的情況下來製作。 又,第11圖(A) , (Β)最好皆是在形成下廢$ TFT後,才厚厚地形成層間絕緣膜23,24,在藉由 CMP (化學機械硏磨等)對其實施硏磨使其平坦後’ # 形成上層的TFT.。 如上所述,藉著利用本發明的TFT來構成三次元構 造的半導體電路,可以構成一非常富有功能性的半導體® 路。此外,在本說明書中,所謂的半導體電路是指利用半 導體特性來進行電氣信號之控制轉換的電路。 又,利用本發明的T F Τ可以構成L C D驅動電路以 及攜帶機器用的高頻電路(ΜΜΙ C : Microwave module · IC )。亦即,利用本發明的T F Τ,可以利用 T F Τ來製作從前的I C晶片或是L S I晶片。 〔實施例1 0〕 本發明除了液晶顯示裝置以外,也可以製作出主動矩 陣型的E L顯示裝置或是e C顯示裝置等之其他的電光學 裝置。又也可以製作影像感測器或是CCD。 ' 此外,所謂的電光學裝置係指將電氣信號轉換成光學 信號的裝置或是進行反向轉換的裝置. 〔實施例1 1〕 本實施例係將利用一使用本發明之電光學裝置的電子 機器(應用製品)的一例表示在第1 2圖。此外,所謂的 本紙張尺度剌中雌家料了⑽) ,ΐ. I. 訂 經濟部Ψ央標準局只J1消费合作社印製 經滴部中央標準局貝工消於合作社印裝 4 18435 A7 B? 五、發明説明(47 ) 電子機器係指搭載了半導體電路及/或電光學裝置的製 品。 能夠應用本發明的電子機器,則舉例有攝影機、電子 %靜止照相機、投影機、頭戴式顯示器、領航裝置、個人電 腦、攜帶資料終端(車用電腦、行動電話、PHS)。 第12圖(A)爲行動電話,係由本體2001、聲 音輸出部2 0 0 2、聲音輸入部2 0 0 3、顯示裝置 2004、操作開關2005以及天線2006所構成。 第1 2圖_(3)爲攝影機,係由本體2 1. 0 1、顯示 裝置2102、聲音輸入部2103、操作開關 2104、電池2105、以及受像部2106所構成。 本發明可以應用在顯示裝置2 1 0 2、聲音輸入部 2 1 0 3、受像部2 1 0 6等上、 第12圖(C)爲車用電腦,係由本體2201、攝 影部2202、受像部2203、操作開關2204、以 及顯示裝置2 2 0 5所構成。本發明可以應用在攝影部 2202、受像部2203、顯示裝置2205等上。 第1 2圖(D)爲頭戴式顯示器,係由本體2 3 0 1、顯示裝置2302以及把手部2303所構成。本發 明可以應用在顯示裝置2 3 0 2上。 第1 2圖(E)爲背面型投影機,係由本體 2401、光源2402、顯示裝置2403、偏光分光 器2404、反射器2405、 2406以及螢幕 2 4 0 7所構成。本發明可以應用在顯示裝置2 4 0 3 4 {对七閱7对卄而之..;1-^肀項再瑣·ΛΤ本-¾ ) )裝· 本纸杀尺度適用中國國家#準(CNS ) ( 210x297公笳> -50 - 'I* 1 Λ7 Η 7 五、發明説明,) 第1 2圖(F)爲正面型投影機,係由本體 250 1、光源2502、顯示裝置2503、光學系統 2 5 0 4以及螢幕2 5 0 5所構成。本發明可以應用在顯 示裝置2 5 0 3 > 如上所述,本發明的應用範圍極廣,而可以應用在各 種的電子機器上。又只要是需要電光學裝置或是半導體電 路的製品,則全部皆適用。 〔發明的效果+} 根據本說明書中所揭露的發明,可以形成具有實質上 可視爲單結晶的結晶.性的半導體薄膜《因此,利用如此的 半導體薄膜,可以實現一具有能夠匹敵或是凌駕於在單結 晶上所製作之Μ 0 S F Ε Τ之高性能的T F Τ。 利用以上之T F Τ所構成的半導體電路或電光.學裝置 以及搭載了該些之電子機器,則具有極高的性能,能成爲 一在功能性,攜帶性,信賴性方面皆非常的優越的製品。 圖面之簡單說明: 第1圖係表半導體薄膜之電子繞射圖案的照片。 第2圖係表以模型來表示電子線繞射圖案的說明圖。 第3圖係表說明半導體薄膜之方位關係的說明圖。 第4圖係表結晶粒界之形態的說明圖。 第5圖係表半導體裝置之製作過程的說明圖。 第6圖係表半導體裝置之製作過程的說明圖。 本紙張尺度適用中國國家摞準(CNS ) Λ4現枱(210x2的公砬)-51 - 订
I 經奸-部中央標丨局只工消贽合作社印製 Α7 Ii7 U 8435 五、發明説明f9 ) 第7圖係表電氣光學裝置的斷面圖。 第8圖係表主動矩陣基板之外觀圖。 第9圖係表主·動矩陣基板之斷面圖。 第10圖係表主動矩陣基板之斷面圖。 第1 1圖係表半導體電路之一例的說明圖。 第1 2圖係表電子機器之一例的說明圖。 第1 3圖係表S I M S測量結果的說明圖。 第14圖係表結晶性矽膜之結晶粒的ΤΕΜ照片。 第1 5圖係表用於說明與缺陷之產生以及消滅有關之 模型的說明圖。 第1 6圖係表半導體裝置之製作過程的說明圖。 第1 7圖係表半-體薄膜之結晶粒的ΤΕΜ照片。 第1 8圖係表半導體薄膜之暗視野像的ΤΕΜ照片。 第1 9圖係表半導體薄膜之明視野像的Τ Ε Μ照片》 第2 0圖係表半導體薄膜之結晶粒界之狀態的ΤΕΜ 照片。 第2 1圖係表半導體薄膜之結晶粒界之狀態的ΤΕΜ 照片。 ' 第2 2圖係表半導體薄膜之結晶粒界之狀態的ΤΕΜ 照片。 第2 3圖係表畫素TFT之上面以及斷面構造的說明 固 圖。 第2 4圖係表畫素TF T之斷面構造的T EM照片。 本紙張尺度適用中國國家榡準(CNS ) Λ4^彳Μ 2] Ο X 2<^公筇)* 52 - ("1閲讀背而之'·'^-态事項再M'rii本) ¥
*1T 經浐部中央標"局只工消资合作社印製
V Α7 Β7 經濟部中央標卑局只工消贽合作社印絜 五、 發明説明) 主要元件對照 501 矽基板 502 熱氧化膜· 503 非晶化矽膜 504 掩罩絕緣膜 506 領域 507 結晶領域 508 島狀半導體層 509 閘極絕緣膜 510 原型 512 陽極氧化膜 513 閘極 514 閘極絕緣膜. 515 源極領域 516 汲極領域 517 低濃度雜質領域 518 通道形成領域 519 層間絕緣膜 520 源極 521 汲極 201 繞射點 202 中心點 301 棒狀結晶 302 棒狀結晶 11 ""聞请竹而之注"事項#頊-;巧本頁) '一裝.
,1T 本紙乐尺度適用中國國家標準(CNS ) W似各(210/29^¾ ) - 53 r 418435 五、發明説明户1 ) 經漪部中央栉卑局Μ工消费合作社印製 303 棒狀結晶 304 基準軸 701 氮化矽膜· 702 鈦膜 703 汲極 704 層間絕緣膜 705 畫素電極 706 配向膜 707 透過性基板 708 透明導電膜 709 配向膜 710 液晶層 801 矽基板 802 畫素矩陣電路 803 源極驅動電路 804 閘極驅動電路 805 邏輯電路 901 黑色掩罩 902 汲極 51 活性層 52 源極線 53 閘極線 54 汲極 55 黑色掩罩 ^1閲讀背而之注*亨項再镇寫本頁) -裝· 、1Τ 本紙張尺度適用中國國家標準(CNS ),\4規格(210x2”公ϋ: t 418435 五、發明説明P ) A7 裝. -=° 經濟部中央標卑局M.X消费合作社印裝 56 接觸孔 57 畫素電極 59 輔助電容· 本紙張尺度適用中國國家摞率(CMS ) A4«L怙(210x2t^公兌)

Claims (1)

  1. λ ^ 5435 充 補 /正 .更 /正 修-ra 月 年 六、申請專利範圍 第87111618號專利申請案 中文申請專利範圍修正本 民國89年8月修正 1 . 一種半導體薄膜,其主要係針對一由以政爲主要 成分之多個結晶之集合體所形成的半導體薄膜,其特徵在 於: 主要的配向面大槪爲{ 1 1 0 }面,存在於膜中的c (碳)以及N (氮)的濃度在5 X 1 0 1 7 otoms/cm3以下 ,〇(氧)的濃度在1 X 1 〇l8atoms/cnn3以下; 上述多個結晶則彼此具有回轉角相接,且該回轉角的 絕對値在3。以內, 利用促進非晶質半導體膜結晶化之物質,結晶化之後 ,於含有鹵化物氣體之氣氛中加熱,減少前述促進物質濃 度者。 2 .如申請專利範圍第1項,之半導體薄膜,由上述半 導體薄膜之電子線繞射圖案觀測出由{110}配向所產 生之特定的規則性, 該電子線繞射圖案的任意的繞射點大約爲圓形,上述 繞射點之短軸的長度(a )與長軸的長度(b )的比( a/b)爲 1/1 (圓形)〜1/1, 5» 3 如申請專利範圍第1項之半導體薄膜,由上述半 導體薄膜之電子線繞射圖案觀測出由丨1 1 〇丨配向所產 生之特定的規則性, 該電子線繞射圖案之任意的繞射點,相對於電子線照 本紙張尺度適用中國國家標準(CNS〉A4規格(210 X 297公釐) (锖先閲讀背面之注意Ϋ項再填寫本頁) >·!ί_ —訂_!!1 ·線 _ 經濟部智慧財產局員工消費合作社印製 8 0088 AKCD 418435 六、申請專利範圍 射領域的中心點具有同心圓狀的擴展, 而由從上述電子線照射領域之中心點朝上述繞射點拉 出的切線以及連接上述電子線照射領域的中心點與上述繞 射點之中心點的直線所形成的角度則在± 1 . 5以內。 4 .如申請專利範圍第1項之半導體薄膜,成爲上述 半導體薄膜之底層的絕緣層,凹部與凸部的差的平均値在 5 n m以下。 5 . —種半導體裝置,其主要係針對一至少通道形成 領域係包含由以矽爲主要成分之多個結晶之集合體所形成 的半導體薄膜,閘極電極,閘極絕緣膜的半導體裝置,其 特徵在於: 主要的配向面^槪爲丨110}面,存在於膜中的C (碳)以及N (氮)的濃度在5x 1 017 atoms/cm3以 下,〇(氧)的濃度在1 X 1 0 1 3 atoms/cm3以下。 由上述多個結晶則彼此具有回轉角相接,且該回轉角 的絕對値在3 °以內, 利用促進非晶質半導體膜結晶化之物質,結晶化之後 ,於含有鹵化物氣體之氣氛中加熱1減少前述促進物質濃 度者。 _6 .如申請專利範圍第5項之半導體裝置,由上述半 導體薄膜之電子線繞射圖案觀測出由{ 1 1 0丨配向所產 生之特定的規則性; 該電子線繞射圖案的任意的繞射點大約爲圓形,上述 繞射點之短軸的長度(a )與長軸的長度(b )的比( II----H — — — — ^ 1 I I I I I I ^ -11111111 ^ <諳先閲讀背面之生香?事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用t國國家標準(CNS)A4規格(210 X 297公釐) • 2 - A8 B8 e 418435 _g 六、申請專利範圍
    7 .如申請專利範圍第5項之半導體裝置,由上述半 導體薄膜之電子線繞射圖案觀測出由{110}配向所產 生之特定的規則性, 該電子線繞射圖案之任意的繞射點,相對於電子線照 射領域的中心點具有同心圓狀的擴展, 而由從上述電子線照射領域之中心點朝上述繞射點拉 出的切線以及連接上述電子線照射領域的中心點與上述繞 射點之中心點的直線所形成的角度則在±1. 5°以內。 8 .如申請專利範圍第5項之半導體裝置,成爲上述 半導體薄膜之底層的絕緣層,凹部與凸部的差的平均値在 5 n m以下。 9種半導體裝匱,其特徵在於: 將第5項之半導體裝置予以積體化而構成。 10.—種半導體裝置,其特徵在於: 係一自具有第9項之半導體裝置的攝影機、電子靜止 照相機、投影機、頭戴型顯示器、領航裝置、、個人電腦、 攜帶資料終端機器(包含車用電腦、行動電路、PHS) 中的選出之一者。 11種半導體裝置,其特徵在於: 將第6項之半導體裝置予以積體化而構成。 1 2 . —種半導體裝置,其特徵在於: 係一自具有第1 1項之半導體裝置的攝影機、電子靜 止照相機、投影機、頭戴型顯示器、領航裝置、個人電 本紙^尺度適用中國國家標準(CNS)A4規格(210 X 297分釐) :3- ' ~ (諝毛閱讀背面之注意事項再填寫表頁) "!!---訂 ------線· 經濟部智慧財產局員Η消費合作杜印製 A8 A1B435 I__ 六、申請專利範圍 腦、攜帶資料終端機器(包含車用電腦、行動電路、 ’ PHS)中的選出之一者。 1 3 . —種半導體裝置,其特徵在於: 將第7項之半導體裝置予以積體化而構成。 1 4 . 一種半導體裝置,其特徵在於: 係一自具有第1 3項之半導體裝置的攝影機、電子靜 止照相機、投影機、頭戴型顯示器、領航裝置、個人電 腦、攜帶資料終端機器(包含車用電腦、行動電路、 P H S )中的選出之一者。 1 5 . —種半導體裝置,其特徵在於: 將第8項之半導體裝置予以積體化而構成。 1 6 . —種半導體裝置,其特徵在於: 係一自具有第1 5項之半導體裝置的攝影機、電子靜 止照相機、投影機、頭戴型顯示器、領航裝置、個人電 腦、攜帶資料終端機器(包含車用電腦、行動電路、 PHS)中的選出之一者。 (請先閲讀背面之迮意事項再填寫本頁) -n - - n n 一5JI - -_ EB n _ I _ 經濟部智慧財產局員工消費合作杜印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -4-
TW087111618A 1997-07-23 1998-07-16 Semiconductor thin film and semiconductor apparatus TW418435B (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21242897 1997-07-23
JP10855298 1998-04-03
JP15230898A JP4318768B2 (ja) 1997-07-23 1998-05-16 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
TW418435B true TW418435B (en) 2001-01-11

Family

ID=27311251

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087111618A TW418435B (en) 1997-07-23 1998-07-16 Semiconductor thin film and semiconductor apparatus

Country Status (5)

Country Link
US (6) US6087679A (zh)
JP (1) JP4318768B2 (zh)
KR (1) KR100536523B1 (zh)
DE (2) DE19861495B3 (zh)
TW (1) TW418435B (zh)

Families Citing this family (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US5639698A (en) * 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5818076A (en) 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW379360B (en) * 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6335445B1 (en) * 1997-03-24 2002-01-01 Societe De Conseils De Recherches Et D'applications Scientifiques (S.C.R.A.S.) Derivatives of 2-(iminomethyl)amino-phenyl, their preparation, their use as medicaments and the pharmaceutical compositions containing them
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3390633B2 (ja) * 1997-07-14 2003-03-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6717179B1 (en) 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6667494B1 (en) 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JP3980178B2 (ja) 1997-08-29 2007-09-26 株式会社半導体エネルギー研究所 不揮発性メモリおよび半導体装置
JPH11143379A (ja) 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6686623B2 (en) 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11204434A (ja) * 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6821710B1 (en) 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7248232B1 (en) 1998-02-25 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Information processing device
US6617648B1 (en) 1998-02-25 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Projection TV
US6496172B1 (en) * 1998-03-27 2002-12-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, active matrix type liquid crystal display device, and method of driving the same
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
KR100271211B1 (ko) * 1998-07-15 2000-12-01 윤덕용 나노결정을 이용한 비휘발성 기억소자 형성방법
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6274887B1 (en) 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6617644B1 (en) 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
DE60042666D1 (de) * 1999-01-14 2009-09-17 Panasonic Corp Halbleiterbauelement und Verfahren zu dessen Herstellung
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6861670B1 (en) 1999-04-01 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having multi-layer wiring
TW518650B (en) 1999-04-15 2003-01-21 Semiconductor Energy Lab Electro-optical device and electronic equipment
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
TW483287B (en) * 1999-06-21 2002-04-11 Semiconductor Energy Lab EL display device, driving method thereof, and electronic equipment provided with the EL display device
JP4627822B2 (ja) 1999-06-23 2011-02-09 株式会社半導体エネルギー研究所 表示装置
TW480554B (en) 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW490713B (en) 1999-07-22 2002-06-11 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP2001175198A (ja) * 1999-12-14 2001-06-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6821827B2 (en) * 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4854947B2 (ja) * 2000-01-31 2012-01-18 株式会社半導体エネルギー研究所 表示装置の作製方法
US20020113268A1 (en) * 2000-02-01 2002-08-22 Jun Koyama Nonvolatile memory, semiconductor device and method of manufacturing the same
US7098884B2 (en) 2000-02-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of driving semiconductor display device
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
JP2002083974A (ja) 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
US6703265B2 (en) 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100652039B1 (ko) * 2000-11-23 2006-11-30 엘지.필립스 엘시디 주식회사 전계발광소자
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW586141B (en) 2001-01-19 2004-05-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) * 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG103846A1 (en) 2001-02-28 2004-05-26 Semiconductor Energy Lab A method of manufacturing a semiconductor device
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
US6902966B2 (en) * 2001-10-25 2005-06-07 Advanced Micro Devices, Inc. Low-temperature post-dopant activation process
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
US6861338B2 (en) 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
JP4627964B2 (ja) * 2002-10-24 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
KR101026644B1 (ko) * 2003-01-08 2011-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP4342826B2 (ja) 2003-04-23 2009-10-14 株式会社半導体エネルギー研究所 半導体素子の作製方法
US7652321B2 (en) * 2004-03-08 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4272142B2 (ja) * 2004-12-07 2009-06-03 株式会社ルネサステクノロジ スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
JP2006245417A (ja) * 2005-03-04 2006-09-14 Toshiba Corp 半導体装置およびその製造方法
KR100594327B1 (ko) * 2005-03-24 2006-06-30 삼성전자주식회사 라운드 형태의 단면을 가지는 나노와이어를 구비한 반도체소자 및 그 제조 방법
JP5201805B2 (ja) * 2005-05-31 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20070194450A1 (en) * 2006-02-21 2007-08-23 Tyberg Christy S BEOL compatible FET structure
US7439594B2 (en) 2006-03-16 2008-10-21 Micron Technology, Inc. Stacked non-volatile memory with silicon carbide-based amorphous silicon thin film transistors
WO2009004919A1 (en) 2007-06-29 2009-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
FR2935539B1 (fr) * 2008-08-26 2010-12-10 Commissariat Energie Atomique Circuit cmos tridimensionnel sur deux substrats desalignes et procede de realisation
TWI496042B (zh) * 2009-07-02 2015-08-11 Semiconductor Energy Lab 觸控面板及其驅動方法
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102010040860A1 (de) * 2010-09-16 2012-03-22 Otto-Von-Guericke-Universität Magdeburg Schichtsystem aus einem siliziumbasierten Träger und einer direkt auf dem Träger aufgebrachten Heterostruktur
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5731369B2 (ja) 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP2012209543A (ja) 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW201324760A (zh) * 2011-12-07 2013-06-16 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545236B (zh) * 2014-10-02 2016-08-11 錼創科技股份有限公司 磊晶基底、半導體發光裝置及其製作方法
KR102565380B1 (ko) 2016-12-07 2023-08-10 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP7190875B2 (ja) * 2018-11-16 2022-12-16 東京エレクトロン株式会社 ポリシリコン膜の形成方法及び成膜装置

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3922475A (en) * 1970-06-22 1975-11-25 Rockwell International Corp Process for producing nitride films
JPS57160121A (en) * 1981-03-27 1982-10-02 Semiconductor Energy Lab Co Ltd Semiamorphous semiconductor device
DE3226713A1 (de) * 1982-07-16 1984-01-19 Siemens AG, 1000 Berlin und 8000 München Als flachspule ausgebildete induktionsheizspule zum tiegelfreien zonenschmelzen
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPS63133667A (ja) * 1986-11-26 1988-06-06 Ricoh Co Ltd 密着形光電変換装置
US5153702A (en) * 1987-06-10 1992-10-06 Hitachi, Ltd. Thin film semiconductor device and method for fabricating the same
JP2941908B2 (ja) * 1989-07-31 1999-08-30 キヤノン株式会社 薄膜トランジスタ及びその製造方法並びにそれを有する装置
JP3009438B2 (ja) * 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5444557A (en) * 1990-12-31 1995-08-22 Kopin Corporation Single crystal silicon arrayed devices for projection displays
JPH04318973A (ja) * 1991-04-17 1992-11-10 Seiko Epson Corp 薄膜トランジスタ及びその製造方法
JP3327952B2 (ja) * 1991-07-17 2002-09-24 旭化成株式会社 圧電体とそれを用いたsawデバイス
US5612563A (en) * 1992-03-02 1997-03-18 Motorola Inc. Vertically stacked vertical transistors used to form vertical logic gate structures
DE69323127T2 (de) * 1992-08-10 1999-07-22 Canon Kk Halbleitervorrichtung und Herstellungsverfahren
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) * 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JP3163606B2 (ja) * 1993-01-29 2001-05-08 住友電気工業株式会社 表面弾性波素子
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
US5639698A (en) 1993-02-15 1997-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
TW241377B (zh) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
US5569936A (en) * 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
US5624851A (en) * 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
DE4309769A1 (de) * 1993-03-25 1994-09-29 Wacker Chemitronic Verfahren und Vorrichtung zur Verringerung des Sauerstoffeinbaus in einen Einkristall aus Silicium
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
JP2791858B2 (ja) * 1993-06-25 1998-08-27 株式会社半導体エネルギー研究所 半導体装置作製方法
TW295703B (zh) 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US5895933A (en) 1993-06-25 1999-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US5529937A (en) * 1993-07-27 1996-06-25 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating thin film transistor
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
TW297142B (zh) * 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) * 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5654203A (en) * 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3305085B2 (ja) * 1993-12-03 2002-07-22 キヤノン株式会社 液晶表示装置
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3378078B2 (ja) * 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
JPH07315826A (ja) * 1994-05-24 1995-12-05 Canon Inc 多結晶シリコン薄膜及びその製造方法
JPH07321328A (ja) * 1994-05-27 1995-12-08 Hitachi Ltd 薄膜トランジスタ駆動液晶表示装置およびその製法
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) * 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3072000B2 (ja) * 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3897826B2 (ja) * 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3072005B2 (ja) * 1994-08-25 2000-07-31 シャープ株式会社 半導体装置及びその製造方法
JP3464287B2 (ja) * 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4083821B2 (ja) * 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) * 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
US6133557A (en) * 1995-01-31 2000-10-17 Kyocera Corporation Wafer holding member
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3306258B2 (ja) 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
TW447144B (en) * 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
JP3086641B2 (ja) * 1995-08-29 2000-09-11 三洋電機株式会社 携帯端末
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
US5658808A (en) * 1996-08-14 1997-08-19 Industrial Technology Research Institute Method of fabricating polycrystalline silicon thin-film transistor having symmetrical lateral resistors
US5734763A (en) * 1996-09-04 1998-03-31 Hewlett-Packard Company Compact two-by-n optical components based on bierfringent walk-off crystals
US5897985A (en) * 1996-10-11 1999-04-27 Kodak Polychrome Graphics, Llc Potassium silicate developing composition and method of use to process lithographic printing plates
US6307214B1 (en) * 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6518637B1 (en) * 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US8109483B2 (en) * 2003-12-05 2012-02-07 Hewlett-Packard Development Company, L.P. Swivel support base apparatus
JP4252477B2 (ja) * 2004-03-10 2009-04-08 西川ゴム工業株式会社 折り畳み式屋根用ウエザーストリップ
US6998782B1 (en) * 2004-08-18 2006-02-14 National Semiconductor Corporation Circuit for generating a process-independent current

Also Published As

Publication number Publication date
DE19833237A1 (de) 1999-01-28
DE19833237B4 (de) 2011-10-06
US20100295046A1 (en) 2010-11-25
JPH11345767A (ja) 1999-12-14
US20030102480A1 (en) 2003-06-05
DE19861495B3 (de) 2014-09-04
US20080087894A1 (en) 2008-04-17
US6495886B1 (en) 2002-12-17
US7928438B2 (en) 2011-04-19
US8384084B2 (en) 2013-02-26
US7297978B2 (en) 2007-11-20
KR100536523B1 (ko) 2006-02-28
US6087679A (en) 2000-07-11
KR19990014087A (ko) 1999-02-25
US20050092997A1 (en) 2005-05-05
US6822262B2 (en) 2004-11-23
JP4318768B2 (ja) 2009-08-26

Similar Documents

Publication Publication Date Title
TW418435B (en) Semiconductor thin film and semiconductor apparatus
KR102103972B1 (ko) 반도체 장치
TW569287B (en) Semiconductor film, semiconductor device and method of their production
TW439092B (en) Method of manufacturing a semiconductor device
TWI774636B (zh) 顯示裝置
TW317643B (zh)
TW556263B (en) Semiconductor device and method of manufacturing the same
JP4601731B2 (ja) 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
TW408351B (en) Semiconductor device and method of manufacturing the same
TW544938B (en) Method of manufacturing a semiconductor device
KR102448479B1 (ko) 표시 장치
KR102006172B1 (ko) 반도체 장치의 제작 방법
JP2023086756A (ja) 半導体装置、記憶装置
TW563226B (en) Semiconductor film, semiconductor device, and method of manufacturing the same
TW201145834A (en) Non-volatile latch circuit and logic circuit, and semiconductor device using the same
TW201248863A (en) Semiconductor device and manufacturing method thereof
TW201137986A (en) Semiconductor device and manufacturing method thereof
TW201243960A (en) Display device and method for manufacturing the same
TW515104B (en) Electro-optical device and method of manufacturing the same
TW201732952A (zh) 半導體裝置及其製造方法
TWI328259B (en) Semiconductor device and manufacturing method thereof
TWI301907B (en) Semiconductor device, liquid crystal display device and manfacturing method thereof
JPH10214974A (ja) 半導体装置およびその作製方法
TWI316763B (en) Lcd pixel array structure and fabrication method thereof
TWI345836B (en) Dielectric layer and thin film transistor,display planel,and electro-optical apparatus

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees