TW310467B - Electronic package with strain relief means and method of making - Google Patents

Electronic package with strain relief means and method of making Download PDF

Info

Publication number
TW310467B
TW310467B TW085113080A TW85113080A TW310467B TW 310467 B TW310467 B TW 310467B TW 085113080 A TW085113080 A TW 085113080A TW 85113080 A TW85113080 A TW 85113080A TW 310467 B TW310467 B TW 310467B
Authority
TW
Taiwan
Prior art keywords
patent application
item
substrate
reinforcing member
heat dissipation
Prior art date
Application number
TW085113080A
Other languages
English (en)
Inventor
James Alcoe David
Wayne Anderson Steven
Nmn Guo Yifan
Arthur Johnson Eric
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW310467B publication Critical patent/TW310467B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Description

灿467 經濟部中央榡準局員工消費合作社印製 A7 B7 五、發明説明（1 ) 技術領域 本發明與電子封裝有關，特別是指使用撓性電路與半導 體元件（晶片）者。此種封裝可以使用於如資訊處理系統（計 算機）之類的產品中。 發明背景 上述之各種電子封裝爲本行習知者。在美國專利第 5,435,732號（八11§11135等人）、第5,397,92 1號（1<^〇16乙〇5) 、第 5,3 86,34 1 號（〇lS0n 等人）、第 5,278,724 號（Angulas 等人）、第 4,873,1 23 號（Canestaro 等人）及第 5,3 83,787 號 (Switky等人）中均詳細定義出許多例子。 如其中所定義的，此類封裝通常含一半導體元件（晶片）， 電性連至—電路化基板（如一撓性電路構件）之一側，該基板 通常包含一電介質（如聚亞酿胺），上面至少有一層電路（如 銅）’此一晶片可用焊錫電性連至挽性電路構件的電路上。 請見比方説第5,43 5,732號專利第圖，—種工業上眾所 週知的完成此一焊錫連接的技術爲所謂之控制伸縮晶片連 接（C4)程序，另一種已知方法爲—熱壓縮黏合（TCB)程序 。因爲兩種程序均爲已知’所以應可不作進—步之説明。 撓性電路（通常稱爲條帶）接著可電性連至各電路，如銅烊墊 =銅線，在一電路化基板表面上形成，此基板如另—撓性 私路，—更硬的印刷電路板、一陶瓷基板等。電路板通常 包含好幾層電介質材科，如光纖強化的環氧樹脂，夹著各 種導體層面，如電源、信號及./或接地平面，且通常含有 通孔及/或内部導電通孔，此均爲本行已知，因此不 -4- 本紙張績 ----__ I I n n 訂 II ί — 線 (請先閲讀背面之注意事項再填寫本頁) 310467 A7 B7 經濟部中央標隼局貝工消費合作社印製 五、發明説明（2 ) 必作進一步之定義。 上面的封裝通常並採用一散熱構件，連到封裝的晶片上 ，散熱件位置略在晶片上方，且提供良好的晶片導熱路徑 ，使封裝工作時能加強整個封裝（尤其是晶片）的散熱3此種 散熱件通常爲一位於封裝上的金屬元件，其位置可與一冷 卻氣流（或只是一靜態的周圍空氣）互相作用而促進散熱。散 熱件可以一適當的熱黏著劑附著於晶片，本行中已知有幾 種此類黏著劑《爲進一步促進散熱，散熱件通常在各種不 同位置含有適五的翼片、針销等。散熱件亦可爲一多層設 計，每一層散熱件均爲一特定功能而作最佳化設計。第一 層散熱件可t设計成與晶片之熱接觸最佳，以及使熱由晶 片移出散開爲最快，加上保護晶片及所附電路之功能以免 受到化學程序或其他各種製程之接觸。散熱件之第二層可 設计成與冷卻流體流（氣體或液體）作熱交互作用爲最佳， 以提供額外的散熱效率，若一特定應用需要時。此第二層 散熱件可能爲一分開元件，以熱黏著劑附著於第一層結構 °第一層散熱件可以爲板狀低矮構件，第二層則含許多翼 片，因此組合時可實現極高的散熱速率。但若不需要接高 的散熱性能，則第二層散熱件可以省略。 美國專利第5,397,921號中示出一種晶片至少用兩種方法 電性連至一條帶之例子a使用一層散熱件之設計，選擇散 熱件材料爲特別設計的金屬合成物，使散熱件與晶片的熱 膨脹係數（CTE)—致但是此種選擇不會恰好使晶片與條帶 的CTE —致’因爲晶片是黏在條帶上，其間有膨脹係數的 本紙張尺度適用中國國家樣準·（ CNS〉A4規格（210.X297公釐） f -裝------訂-----1「線 (請先閱讀背面之注意事項再填碍本頁j 經濟部中央標隼局員工消費合作社印製 A 7 B? 五、發明説明（3 ) ' 差2，因此在條帶電路上會產生熱感應的應力3此種應力 、《爲在封裝作業時咖度變化的結果，會負面影響封裝， 包括可能使其無法工作。 利用各種熱環氧樹脂作散熱件之黏附，整個封裝的溫度 在生產時必須提高以使環氧樹脂固定於一可用的材料狀態 。因爲條帶與晶片間熱膨脹係數的不一致，於是在晶片與 條帶大部分之間產生鬲度的拉應力。這些應力有時候會造 成條帶的皺褶，因而產生條帶各部分之實質上不可預測的 及不可控制的非平面性。這些非平面性可以影響後續的有 關封裝電路的電性連接程序’而此種影響可大到足以使封 裝典法使用或可造成後續電性連接的不可靠性。此種失效 機制因使用大尺寸的晶片而進—步惡化，但在現今許多電 子封裝组件中大尺寸晶片是必要的以求確實獲得此種構造 所需的增強的工作能力。 而且已知將晶片電性連至條帶電路（a/k/a晶片黏合）的一 些程序必須實質升高晶片溫度。一主要例子爲前述之T C B 程序，其需要相當高的溫度與壓力以使晶片與條帶達成令 人滿意的連接。當形成連接時，晶片溫度遠高於條帶大部 分區域。隨後將黏合的晶片與條帶冷卻造成兩元件間非常 高的拉應力。如上所述，已發現此種應力相當大，足以在 條帶中產生皺褶》 根據本發明之敎示，已經發現可β避免高拉應力之情泥 ，以免造成條帶皺褶的現象，方法是利用晶片與條帶間的 應力釋除裝置》深具意義的是，使用本發明可以在此種電 -6 本纸張尺度適用中國國家標準（CNS ) A4规格（210X 297公釐） n n^i 1BH ^^^^1 HH^T I tm n^i— nn —.^ϋ m nf nn I nn HI ftt (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貞工消t合作社印製 A 7 B7 五、發明説明（4) 子封裝中高度有效利用更大更複雜的晶片，因而般推進 電予電路與電子封裝的技術3而且，如此使用應力釋除裝 置又能使用更多樣變化的高溫固定的熱黏著劑於此種更大 的晶片，同時仍能避免條帶皺褶s 對於容納許多不同大小、設計與型態之晶片的晶片封裝 ’不可能總是精確知道一晶片的有效c T E爲何，因此不可 能選擇配合晶片CTE的散熱材料，因爲已知晶片材料CTE 之値的範圍決定於晶片材料的正確組成（如矽或砰化嫁）、晶 片材料的處理與塗層、以及晶片上電路的數量。即使散熱 材料的CTE與晶片完全一致，但散熱件與晶片之間的溫度 梯度或差異仍可能造成無法接受的膨脹失調。因此，由於 各種實際上的原因，通常在晶片與散熱件之間存在著膨脹 失碉，在任何用以黏合此兩構件的熱環氧樹脂中均因熱而 產生應力。如已瞭解的是，這些應力可以相當大，造成碎 裂、鬆脱、以及在散熱件與晶片之間喪失熱接觸。這些情 況也可能導致晶片過熱以及從條帶斷開a爲了避免這些故 障，本發明並且詳述-種降低這些應力以及改進黏著劑與 散熱件間黏著力之裝置，若使用此種黏著劑的話a另外説 明—種提供額外支律與加固之簡單裝置以促進晶片與教叔 件間的接觸。若需要-相當大的厚重散熱件，且熱黏著劑（ 如環氧樹脂）之強度不能獨力支 ^ ^ + ^ 又谭時，此種额外的支撑則爲 必要的。由下面可知，實施太 y 她本發明將使相當大而厚重的散 熱件得以成功使用，使散飫枯姐 . ，、柯枓不必特別選擇配合變化多 端的大而複雜的晶片。 _ -7 - 本紙狀度適财 CNS ·— --------《：裝------訂-----一球 (請先閱請背面之注意事項再填寫本頁，5 經濟部中央標準局员工消費合作社印製 A7 B? 五、發明説明（5 ) 因爲晶片是黏附於條帶上，兩者的膨脹係數相當不一致 ，當使用條帶電路時會因熱而產生應力，這些應力不一定 是上述的高拉力性質（可造成皺褶），而是相當小的應力，可 旎在條帶上電路位置處產生而直接送入晶片。將一電子封 裝加熱，隨後加以冷卻之動作稱爲熱循環。已知在相當多 次足此種循環後，即使非常小的應力也可使電路產生疲勞 碎裂，此種疲勞碎裂可能造成電路喪失導電性（於是整個封 裝失效）。爲減少這些應力，已經發現設置—特別構形之填 角可以成爲一種有效的應力釋除裝置。這些應力也可使用 本發明的方法。從靠近晶片的電路線（相當精細）引導至遠離 晶片的較堅實的電線處。 相信具有上述及其他優異特性因而能克服前述問题的電 子封裝，以及製造此種封裝纽件的方法將成爲本行中之深 具意義的進展。 發明目的斑緻诚 因此本發明之一主要目的在増進電子封裝之技術，尤其 是指計算機工業中所用的封裝s 、 本發明另-目的在提供—種電子封裝，能克服前述各種 已知封裝之缺點。 本發明又一目的在提供一種電子封裝，能以相當便宜的 方式生產，且適合於量產技術， 根據本發明之一方面，形成一電子封裝含有—加強構件 、一撓性電路化基板固定於該加強構件上，及—半導體元 件。該撓性電路化基板至少含一電介質層及—具有許多= 本紙張尺度適用中國國家榡準（CNS ) A4規格（210X 297,5^1" --------1 -裝------訂-----1'線 (請先閲讀背面之注意Ϋ項再填寫本頁) A7 B7 五、發明説明（6 號線〈導電層，有些信號線m tt；頭部位°半導體元 連至所選的各突出頭部位，而所選的挽性電路板上 又許多信號線各自電性轉接於—外部導電元件。此電子封 裝 < 改良爲在鄰接於突出頭部位與半導體元件間接點處的 突出頭部位中有—應力釋除裝置a 根據本發明另—方面，提供—種製造電予封裝的方法， 包含步骤爲：設置一加強構件將一撓性電路化基板固定 於孩加強構件上，該基板至少含一電介質層及一位在電介 質層上ι導電層，並含許多信號線，各具一空出頭部位適 於书f生連至一外部導電元件，該元件則位於該撓性電路化 基板上’將一半導雖元件相對於該加強構件隔開置放，並 將半導體元件連到撓性電路化基板的突出頭部位。深具意 義的是’本文所示之方法並含在撓性電路化基板上相對於 半導體元件與信號線之突出頭部位間之電連接處設置應力 釋除裝置之步驟。 根據本發明另一方面，提供—種資訊處理系統，包含一 见子封裝，含有一加強構件，一撓性電路化基板固定於加 強構件上，並至少含一第一電介質層’至少一位於第—電 介質層上之導電層’且含有許多信號線，各具—突出頭部 位成爲其—部分，由第一電介質層突出一預定距離，所選 的各信號線適於電性連至各外部導電元件，外部導電元件 置於撓性電路板上，而一半導體元件上具有許多接點。所 選的各接點電性連至各信號線突出頭部位，與加強件隔開 ，撓性電路化基板的信號線突出頭部位中含有應力釋除^ 私紙張尺度適用中國國家標準（CNS)A4规格（2iOx 297公t〉 ----- -- -『^^1-----訂------^-来 (請先聞讀背面之注意Ϋ項再填寫本頁) 經濟部中央標準局員工消费合作社印製 A 7 A 7 經濟部中央標準局員工消費合作社印製 五'發明説明（7) 置’位置鄰接於突出頭部位與半導體元件接點間的連接處 0 _圖式簡述 圖1爲一電子封裝已知構造之部分側剖面放大正視圖a ( 请瞭解本文所有圖式之中央線C L_ C L表示在該線左方有— 所繪剖面之鏡像。本文所提供的各部分圖均爲放大圖以便 於説明）； 圖2爲根據本發明_實例之電子封裝部分側剖面圖。應力 釋除裝置含在信號突出頭部位上，並输出—能形成應力釋 除裝置之黏接裝備，將半導體元件電性連至所選的突出頭 部位； ' 圖2B爲根據本發明一實例一部分電子封裝之部分平面剖 視圖。繪出一在第二層電介質内形成的薄邊部位，用以覆 蓋撓性電路信號線之各部位； 圖3爲另一已知構造之電子封裝的部分側剖面圖，暫出— 在半導體元件上之保護性塗層； 圖4爲根據本發明另一實例之電子封裝部分側剖面圖。繪 不出應力釋除裝置在本發明的突出頭部位，同時並示出— 錐形的保護性包封塗層以提供更進一步之應力釋除； 圖5爲根據本發明一實例之電子封裝部分側剖面圖，其中 示出一形成裝置能在半導體元件上形成一預定形狀之保 性塗層； < 囷6爲圖5所示之電予封裝部分側剖面圖，包括—在半導 體元件上之錐形保護性塗層以及本發明撓性基板之各零件 -10- 本紙張尺度通财ϋϋ家操準（⑽〉Μ規格（21Gx 297^；- I —-裝 訂 f 备 (請先閲讀背面之：ϊί!意事項再填寫本頁) 0467
0467 經濟部中央橾準局員工消费合作社印I A 7 B7 五'發明説明（8) ~ 囷7爲根據本發明另一實例之電子封裝部分侧剖面圖，在 半導體元件上含、有—如上所示之錐形保護性塗層，以及本 發明突出頭部位之額外的應力釋除裝置。並示出另一靠近 半導體元件周邊的應力降低特徵（此在散熱件中）。 i施本發明之最佳模疲 爲了更加瞭解本發明以及其他進一步之目的、優點與能 力，請結合上述圖式參考下面的揭示以及所附申請專利範 圍。請瞭解各圖中相同的數字代表相同的元件。 圖1中示出—已知構形之電子封裝1 1。封裝1 !含一加強構 件1 3，一撓性電路化基板丨5固定於加強構件丨3上（比方說以 黏著劑17)，一半導體元件19(如一晶片）在接點2】電性連至 基板15導電層24的所選信號線23上，及一外部導電元件 2 5(如焊球）。 請瞭解雖然各只示出一個，但本發明中最好使用一個以 上之is號線2 3的接點2〖與突出頭部位3 1。有一例子成功使 用總共6 4 7個接點與突出頭部位e而且已知晶片1 9沿其整個 週邊（一般爲矩形）可具有許多導電點，而該撓性電路化基板 1 5可形成一開口（比方說在晶片1 9下方），形狀與晶片相同 但稍寬’由形成此一開口的各電路電介質層之内緣伸出突 出頭部位2 3。撓性電路中之矩形開口設計成容纳矩形之半 導體晶片爲本行中所習知，因此無需贅述a 撓性電路化基板1 5中供信號線2 3以及任何相關的接地面 27(若使用時）所用的一般材料爲銅（或銅合金），用於撓性基 板電介質層29的則爲聚亞醯胺。加強構件13 一般爲銅或鋁 -11 - 本紙伕尺度適用中國國家標準（CNS ) A4規格（210x 297.公釐） --------^ d------IT------1 ^ (請先閲讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（9 經濟部中央標準局員工消費合作社印策 。導電元件25可爲高熔點烊踢（如9〇份的鉛對1〇份的錫）或 低熔點焊錫（如鉛37錫63)。黏著劑一般爲軟性合成橡膠膜 ，可由此一領域中幾種習知的黏著劑17加以選擇a 卯片19在所π之各接點21電性連至撓性基板的信號線23 ，此種連接疋接到一自電介質層2 9的内緣2 8突出的信號線 2 3之小突出部位。各信號線2 3的突出部位於是形成一突出 頭部位31。圖1中，由於在接點21的直接實質黏接，晶片 19與撓性基板15之間没有應力之釋除。在接點21的黏接通 常使用已知的熱壓縮程序以已知的熱黏合裝備33(如圖2中 所繪）快速形成，此種程序—般僅需„秒，包括以此方式同 時連接所有接點。_有一例總共黏合6 4 7個接點。在此程序 中，基板大部分與金屬加強件仍保特在室溫附近，隨後整 個封裝1 1的加熱可犯因此在加強構件1 3與晶片1 9之間的間 隙正下方之處的基板！ 5部位產生高拉應力，主要是由於加 強構件1 3與基板1 5相較於晶片〗9的較高ct£所致(—般 値約5:1至7:1)。因爲在晶片]9與基板15之間缺乏可接受 應力釋除，由於這些高減力而可能錢性電路化基板 產生不利的情況即所謂之「皺槽」'此皺褶情況甚至可使 基板15與黏著劑17脱離，也使外部導電元件25無法成功使 用以形成:電性連接於比方説—電路板上的導電整塊（整塊 (26)僅π於圖7 ’纟圖示實例下方之比方說—印刷電路板 2 6的％路化基板上，使元件2 5各與—整塊實質接合而形 -連接。本發明最終版本中示於_式中之其他零件並不 質與電路板連接。） 比 15 成實 --------·( ▲------1T------^ ^ (請先Μ讀背面之注意事項再填寫本頁) 本纸乐尺度適用中國國家標準（CNS )从規格^ 210'< 297公焚 -12 A7 A7 經濟部中央榡隼局員工消費合作社印繁 五、發明説明（i〇) ---- ®2中示出-根據本發明—㈣之射封如 設置應力釋除裝置37而克服前述與㈣相關的裝岸 釋除裝置37爲-相對於基㈣路23(以及電介質層= 干面1實質f曲的突出頭部位31，此種f曲或偏移可修正 已知黏合裝備33之排列而簡易快速形成a當 合裝備33將突出頭部位31，杯s m… …恩縮黏 ’仏31壓抵晶片接點2!時(黏合裝備33 在圖2中以實線示出其收回位置，以虛線示出其前進接合位 置）’相當弱的且較撓性的突出頭部位31實質向上寶向晶片 ’且明顯在箭號39所示方向上稍微後移。此種同時動作— 直料财㈣21料f㈣制止，其後收回黏合裝備 :3，留下突出頭郅位3 i由其正常平面構形寶折，抱形成包 含應力釋除裝置37。在此程序中，撓性電路化基板15可能 同樣形成一凹痕3 8，可進—步加強此處之應力釋除。重要 的是，突出頭部位3 Ϊ在接點2丨電性連接於晶片19 3以應力 釋除裝置37，則後續的整個封裝】2(如圖7所示)之加熱所造 成的晶片與加強構件之間的相對移動實質上被吸收了（容納） ，在前述加強構件丨3與晶片之間的「窗口區域」沒有高拉 應力產生。於是此改良基板15,的皺褶因形成應力釋除裝置 3 7與在接點2 1黏合晶片之同時動作而實質消除。形成基板 15的凹痕38也有相同效果。値得再提的是此動作造成突出 頭邵位3 1 f折且同時縮回（箭號3 9 )，同時仍能確保部位3 1 與晶片接點2 1間有效電性連接之形成3 圖2中不出一第二電介質層41，可進一步保護信號線23免 爻碎物、化學用品等之侵蝕，此爲完工的電子封裝丨2在各 -13 - 本纸張尺度適用中國國家標準（CNS ) Μ規格（2!OX 297U~] ^丨裝------訂-----1線 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印^ A7 __________B7_ _ 五、發明说明（η ) 種製造程序中及使用中所可能碰到的。此第二電介質層亦 可爲一聚亞酿胺，以—種已知的適當黏著劑黏合於其下的 信號線2 3與第一電介質層2 9。層4 1亦可爲—保護性黏著劑 之保形膜，即已知之焊錫遮罩材料，如Vacrel，一般爲 2mil 厚（Vacrel 爲 E.i. DuPont de Nemours & Company 商標）°加上第二電介質層4 1亦具強化撓性電路化基板1 5， 在晶片1 9與加強構件丨3間區域（圖2中「A」所示）之附加有 利效應。由未受保護的突出信號線部位3丨之低韌性過渡到 撓性電路化基板1 5'的高韌性可加上一薄邊部位4 2 (圖2 B)而 更爲緩和。此種韌度之緩和變化使信號線2 3的應力在薄邊 部位42緩慢改變，於是避免了因突然的軔度變化而產生的 不受歡迎的應力集中。 此一薄邊部位示於國2 B中'其示出第二電介質層上形成 一系列向前成錐形邊緣部位44，圖2B爲—部分平面圖，倚 視於封裝1 2 (由圖2的上面位置），可用已知的模切、衝切或 光學姓刻方法形成薄邊部位。最好是向前的錐形邊緣部位 數目與仏號線2 3的數目及位置一致，明確地説即每條線一 對錐形邊緣。雖然示出錐形邊緣，但還有其他的邊緣圖型 可確保韌度之緩進以避免嚴重的應力集中，比方說線性錐 形、抛物線錐形、一系列非錐形之特徵（像—梳子），交錯的 矩形等。因此本發明並不限於所繪之乂形錐形，但選擇線性 錐形特徵似乎是最適於量產。 圖2中並繪出一溫和的熱膨脹區4〇作爲部分接地平面27， 區40中材料的CTE選擇爲至少等於晶片19的〇：丁£，但不大 -14- 本紙張尺度國國家標準（CNS ) A4規格（2i7x 297^~) --- --------~ 裝-- (請先閎讀背面之注意事項再填寫本頁) 訂
T A7 B7 i、發明说明（12 ) 於撓性電路化基板15'的CTE，使晶片μ與基板丨5,之間的 熱應力差異在此關键區域大量降低3此區4〇可含整個基板 1 5 ’或只含晶片1 9周圍的區域，如圖2所示。有許多已知 材料適合此種目的，如In var或其他鐵鎳合成物、鎳、絡、 鎢、鉬等，可電鍍或噴鍍於第一電介質層2 9 (沿區4 〇)及/ 或接地平面27，使此區中的熱應力差異降低。不過超過區 4 0 (即加強構件1 3下方區域）’熱應力差異可能相對增加， 因爲在本設計中，電路線2 3丨扇形散出」，因此尺寸稍寬 ’更能抵抗疲勞。而且撓性電路化基板1 5，黏合於加強構件 13，於是支撑良好可避免皺褶。 圖3中示出圖1的已知電子封裝Π加上一包封材料43之保 護性塗層圍繞著晶片丨9、突出頭部位3 1與接點2 1的側邊及 接觸表面。適當的包封材料組成爲本行中已知，一般爲— 種黏滯形態之環氧樹脂填料塗配後以溫度固定法加以固 化。 本行中一般習知的包封劑施配程序因爲未固化包封材料 的黏滞性會形成一陡斜填角4 5。如圖3所示。此填角形狀陡 然終止於晶片與加強構件間处:離的一半之處是不受歡迎的 ’因爲此種陡斜將熱膨脹應力強迫集中於填角邊緣47附近 的電路線23上》圖4中繪出一種改良圖3實例之電子封裝49 ’此封裝含一晶片1 9，突出頭部位3 1 (僅示出一個）及接點 2 1 (僅示出一個），以包封材料4 3圍燒，有一實質上較大的 錐形填角51。此包封材料厚度在電路線23上之更緩和的改 變，在晶片1 9處較厚，随著與晶片距離之增加而漸薄，一 -15 - 本纸張尺度適用中國國家標隼（CNS ) Μ規格（2丨0 X29?公t ) (請先閱讀背面之注意事項存填寫本莧) 裝.
,1T 經濟部中央榡準局員工消费合作社印裝 經濟部中央標举局貝工消費合作社印製 310467 A 7 ---- - B7 五、發明説明（13) 直到黏著劑1 7沩緣與線路2 3間的交點’使電路線2 3上之熱 應力集中較少或全無3 當使用目前的施配程序/裝備以及—般低黏滞性之未固 化的包封材料時造成包封材料43之施配成—陡斜填角(圖 3)。爲了以該材料獲致所需的錐形填角51，使用形成裝置 53(圖5)。形成裝置53(示於圖5，包封材料43尚未施配）爲 —編織之網圈式構件54，圍繞晶片19摩擦式壓於定位。適 於形成裝置53的一般材料爲編成網洞之尼龍股線（〇5至 lmil厚），壓成所繪之形狀’以未固化的包封材料(圖6) 濕透。當施配黏滞性的未固化包封材料時，該網之毛細作 用將材料43推成所需形狀之錐形填角51。形成構件53留在 原位，然後將包封材料43加熱固化成固體形態，如圖6所示 。使用網圏之編織孔洞作爲形成裝置5 3使得在加熱固化時 氣體可由包封劑逸出a矩形的形成構件5 3含—中央矩形開 口 ’ sS:计成精確貼合於矩形晶片的周邊5 5，而其矩形外緣 則設計成貼合於黏著劑17的内緣57。與加強構件的黏著劑 1 7接觸使得在包封劑施配與固化時能維持形成構件5 3於定 位。 圖7中繪出一改良的電子封裝59，採用應力釋除裝置37， 第二電介質層41及一缓和的錐形填角51(包括網54，其保留 成爲封裝59的一部分），此外附加一散熱構件6 !，構件“所 用的一般已知材料包括銅與鋁或其等之合金s銅材料—般 錢上鎳以防腐蝕，而鋁材料一般則加以陽極處理。但是已 知在許多熱環氧樹脂與鍍鎳材料間經常黏附不佳，爲增強 _ - 16- 本紙張尺度賴巾關家縣（CNS ) A视格（21GX2财-- 1^------1T------1-4·------ (請先閱請背面之注意事項再填寫本頁) 經濟部中央榡準局員工消費合作杜印製 ΑΊ ---Η------… 87__________ 五、發明説明（） 黏附’本發明的散熱件最好含有許多通道63，以增加散熱 表面之面積，同時増加有效的黏附強度a通道6 3可用以増 加覆蓋於晶片19之黏著劑（熱黏著劑65)的黏附強度，以及 覆蓋於加強構件1 3之黏著劑（加強構件黏著劑67)的黏附強 度°可用切割、衝壓或蝕刻在散熱件上形成通道63，看那 個方法最經濟而定。通道深度1至2 ni i 1 s，寬度2至3 mils可造成有效黏附強度之大量增加。在散熱件61表面上 的幾個通道6 3圓型已經加以評估並發現可以接受，包括平 行的、十字的、輻射的、圓形的、曲線的、箭尾形，以及 重整文又成各種角度而形成小的柱、椿或隆起區域3因此 通道的圖型對增加強度並非特別重要，但使用一約在對應 晶片1 9中央開始的輻射式圖型，當散熱件6丨壓到未固化的 黏著劑6 5與6 7 (向晶片1 9方向）時，可有助於促使黏著劑完 全填滯通道。 爲了在晶片與散熱件之間的熱黏著劑中大量降低剪力應 力，通常增加黏著劑厚度可確證相當有效。但是增加厚度 通常會降低熱移轉效率。已經發現在鄰接晶片周邊55之區 域中將部分散熱件薄化而將應力釋除裝置69建入散熱件61 内’於是在大部分晶片1 9上使用一薄層黏著劑6 5 (以促進晶 片與散熱件間較有利的熱移轉），在靠近晶片周圍5 5則用一 較厚的黏著劑層以釋除熱應力（此種應力在晶片周園5 5附近 最高）。熱黏著劑一般己知爲1-8 mils厚度，且已發現使用 應力釋除裝置6 9在晶片周圍附近至少將一般黏著劑厚度加 倍可使應力大量減少=—例子中晶片〗9上正常的黏著劑厚 -17- 本紙張尺度適用中國國家樣準（CNS ) A4规格（2丨0X297公釐） ^ 參------1T----- (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印製 A7 ___ B7 五、發明説明（) 度爲3 mils ’然後逐漸往晶片周圍附近增加到111丨丨5證 明相當成功。外面的厚度可以高達正常裏面厚度的5至I 〇倍 ’且可從晶片周圍延伸约15至30 mi is(向圖7右方）3形成 通道63所用的製造作業可用以形成應力釋除裝置69，其中 尤以衝壓最爲便利，因爲通道63與應力釋除裝置69可同時 壓入散熱件》 圖7中，改良的電子封裝將一翼片部位7 !沿加強件】3，的 外周邊部位裝上而進一步增強。此翼片顯示與散熱件61中 所形成的對應通道7 3互相扣鎖。此種加上翼片部位7 1之加 強件1 3 ’扣附於加強件丨3 (如前面圖式中所繪）之改良提供散 熱件對電子封裝其餘部分之附加維持力’對熱黏著劑6 5與 67提供進一步之應力解除（在黏著劑固化前十分有用），若 採用一相當厚重的散熱件6丨時，這是非常重要的翼片部 位7 1可爲兩種式樣：可永久變形的或彈簧鎖扣式，主要以 成本加以選擇。已發現利用加強件之延伸，在加強件外緣 幾個位置衝壓約10 mi|s厚，即足以背繞散熱件對應通道乃 而形成。 因此已示出並說明一種改良的電子封裝，其中設置廯力 釋除裝置以實質防止不利情沉，如條帶之皺褶，如果存有 超量CTE差異的話。這些修正極易使用許多已知程序完成 ，因此不會明顯增加完工成品的最終成本3 雖然已經示出並説明了本發明的較佳實例，但應瞭解可 作出各種修正與改變，卻並不偏離所附申請專利範圍所界 定的發明範圍。 - 18 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) M^IT------^ ^ {請先閲讀背面之注意事項再填寫本頁)

Claims (1)

1. 種I子封裝’包含--加強構件、一撓性電路化基板固 定於該加強構件，並包含至少—第一電介質層、至少— 導電層位於該第—電介質層上，另含許多信號線，各具 大出頭部位成爲其一部分，由該第一電介質層突出一 預疋距離，其中所選的該等信號線適於電性連至各外部 導私元件，當該等元件置於該撓性電路化基板上時，及 —半導體元年上含有許多接點，其中所選的該等接點電 性連至各該信號線之該突出頭部位，且位置與該加強構 件隔開，改進之處爲其中該撓性電路化基板所選信號線 之該突出頭部位含有應力釋除裝置，位置鄰接於該突出 頭部位與該半導體元件之接點間的連接處。 2. 根據中請專利範㈣丨項之封裝，並含—散熱構件，該加 強構件固定於該散熱構件α 3. 根據中請專利範圍第2項之封裝，其中該加強構件包含至 少一翼片部位以固定於該散熱構件至少—部分而提供該 加強構件對該散熱構件之固定。 4. 根據中請專利範圍第3項之封裝，其中該加強構件與該散 熱構件所用之材料基本上選自銅、招以及其等之合金。 5. 根據中請專利範圍第2項之封裝，其中該半導體元件熱黏 合於該散熱構件。 … 6·根據中請專利範圍第5项之封裝，其中該散熱構件中含有 j力釋除裝置’實f上位於該半㈣元件黏合於該散敎 構件之處。 . · ' 7·根據中請專利範圍第6項之封裝，其中在該散聽件内之 -19·
310467 六、申請專利範圍 通應力釋除裝置包含一在該散熱構件内厚度減少之部位 0 8. 根據中請專利範圍第5項之封裝，其中該散熱構件中 許多通道。 9. 根據中請專利範圍第8項之封裝，其中該半導體元件使用 —熱黏著劑黏合於該散熱構件，至少有—些該熱黏著劑 位於該、等通道内。 瓜根據中請專利範圍第Μ之封裝，其中該應力釋除裝置包 含一在該撓性電路化基板内之凹痕r 让根據^專利第丨項之封裝，其中該撓性電路化基板 含—第二層電介質材料位於該導電層上，且實質上覆蓋 孩導電層，但該信號線之該突出頭部位除外。 12. 根據申請專利範圍第丨丨項之封裝，其中該第二層電介質 材科含一薄邊部位 13. 根據申請專利範圍第12項之封裝，其中該第一與第二層 電介質材料爲聚亞醯胺。 經濟部中央梂率局貝工消费合作社印装 14根據申請專利範圍第„項之封裝，並含一數量之包封材 料實貝上在該半導體元件與該加強構件之間的該挽性電 路化基板處覆蓋該第二層電介質材料。 15. 根據申請專利範圍第14項之封裝，其中該包封材料實質 上爲錐形，在緊鄰該半導體元件之該撓性電路化基板處 較厚。 16. 根據申請專利範圍第1項之封裝，並含—數量之包封材料 ’實質上在該半導體元件與該加強構件之間的該換性電 -20- 本紙張尺度逋用中國國家揉率（CNS ) A4规格（210X297公釐） Λ8 Β8 C8 D8 、申請專利範圍 -- 路化基板處覆蓋該導電層， 17.根據中請專利«第16項之封裳，纟中該包封材料實質 請 先 閱 讀 背 之 注 意 事 項 号一 寫 本 頁 上爲錐形，在緊_該半導體元件之該撓性電路化基板處 較厚。 1Μ艮射請專利㈣第巧之封装^續力釋除裝置在 相.對於該晶片之該撓性電路化基板上有—溫和的熱膨脹 區。 19·根據巾料㈣圍第1項之封裝，㈣難電路化基板上 並含許多間隔配置的該等導電元件u 现根據中請專利範_19項之封裝，丨中該㈣元件爲焊 踢。 訂 21· —種製造電子封裝之方法，包含步驟如下·· 設置一加強構件； 將一撓性電路化基板固定於該加強構 ，至少包含一電介質層及—位於該電介質=導 电層’並含許多信號線，其中所選出的該等信號線有一 突出頭部位由該電介質層突出―預定㈣，且適於電性 經濟部中央標準局貞工消費合作社印製 連接於各個外部導電元件，當該等外部導電元件置於該 撓性電路化基板上時： 設£應力釋除裝置於該撓性電路化基板該等信號線之 該突出頭部位内：以及 ..將—半導體元件相對於該加強構件間隔置放，且將該 半導體元件電性連至該撓性電路化基板之該等突出頭部 位於位置，孩等應力釋除裝置之位置相對於該半導體 -2) Λ8 88 C8 1 —- D8 六、申請專利範園 — =件”該等4號線之該等突出頭部位之間的該電性連接 22. 根據申請專利範園第21項之方法，並設置一散熱構件， 其後將該加強構件固定於該散熱構件上。 23. 根據申請專利範圍第22項之方法，並且將該半導體 固定於該散熱構件上。 24. 根據申請專利範圍第23项之方法，其中該加強構件與該 丰導體元件使用—熱黏著劑固定於該散熱構件。 25. 根據申請專利範圍第2 }項之方法，其中設置該應力釋除 裝置於該撓性電路化基板之步驟包括設置一凹痕於該撓 性電路化基板内，實質上與該基板突出頭部位電性連接 於該半導體元件之步驟同時β 26. 根據申請專利範圍第25項之方法，其中使用熱壓縮黏合 凹痕與電性連接。 27. 根據申請專利範圍第2丨項之方法，其中將該應力釋除裝 置故置在該撓性電路化基板之該步驟包含將一溫和的熱 膨脹區相對於該晶片設置於該曉性電路化基板内a 28. 根據申請專利範圍第2 1项之方法，並設置許多該導電元 經濟部中央揉痒局男工消費合作社印装 件，且將該導電元件電性連至該撓性電路化基板該導電 層之各該信號線。 29. 根據申請專利範圍第21項之方法，並提供—數量之包封 材料實質上覆蓋位於該半導體元件與該加強構件間該撓 性電路化基板處之該導電層。 30. 根據申請專利範圍第2 1項之方法，並設置一形成構件實 ~ 22 - 本紙張尺度逋用中國國家梯準（CNS ) A4规格（210X297公釐） Λ 8 Β8 C8 m 申請專利範圍 二上圍繞該半導體元件，且實質上在該元件與該加強構 立疋間，孩形成構件實質上形成該包封材科構形上之— 邵分。 31·根據中請專利範圍第㈣之提供—第 質材料於該撓性電路化基板之該導電層上，但該信號: 之該突出頭部位除外。 根據申請專利範園第3【項之方法，並在該第二滑電介質 材料内設置一薄邊部位。 33·—根據中請專利範圍第31項之方法，並在該半㈣元件與 邊加強構件之間的該撓性電路化基板處提供一數量之包 封材料實質覆蓋該第二層電介質材料。 34. 根據中請專利範圍第24項之方法，並f.質上在該半導體 =牛固定於該散熱構件之處，在該散熱構件内設 釋除裝置。 35. 根據中請專利侧第則之方法，並在該散熱構件内設 置許多通道，使其中至少有一些該熱黏著劑。 超濟部中央揉準局貞Η消費合作社印製 36· —種資訊處理系統，包含—電子封裝，其中含有—加強 構件，一固定於該加強構件之撓性電路化基板，並至少 含-第一電介質層位於該第—電介質層上之導電層 ，且含許多信號線，各具一突出頭部位成爲其一部分， 由該第一電介質層突出一預定距離，其中所選擇的該等 信號線適於電性連至各個外部導電元件，當該等外部導 電元件置於該撓性電路化基板上時，而且—半導體元件 上含有許多接點，其中所選的該等接點電性連至各該信 -23 · 本紙張尺度適用中國鬮家梯準（CNS ) A4規格（210Χ297^ΐ] A8 B8 C8 m 申請專利範圍 號線之該突出頭部位，且與該加強構件間隔置放，兮於 性電路化基板該等信號線之該突出頭部位含有應力釋= 裝置，位置鄰接該突出頭部位與該半導體元件之該等接 點間之連接處ϋ ----------Μ裝------訂------線 1 f (請先閲讀背面之注意事項再填寫本頁) " 經濟部中央標嗥局貝工消費合作社印裝 -24 本紙張尺度逋用中國國家橾準（CNS ) A4规格（2〖0X297公釐）
TW085113080A 1996-02-01 1996-10-24 Electronic package with strain relief means and method of making TW310467B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/595,108 US5760465A (en) 1996-02-01 1996-02-01 Electronic package with strain relief means

Publications (1)

Publication Number Publication Date
TW310467B true TW310467B (en) 1997-07-11

Family

ID=24381762

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085113080A TW310467B (en) 1996-02-01 1996-10-24 Electronic package with strain relief means and method of making

Country Status (5)

Country Link
US (2) US5760465A (zh)
EP (1) EP0788158A3 (zh)
JP (1) JP3160216B2 (zh)
KR (1) KR100261959B1 (zh)
TW (1) TW310467B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097722A (zh) * 2014-05-05 2015-11-25 清华大学 半导体封装结构和封装方法
TWI559462B (zh) * 2014-02-25 2016-11-21 Ngk Spark Plug Co Ceramic package

Families Citing this family (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
JPH09312374A (ja) 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
JP3321357B2 (ja) * 1996-05-30 2002-09-03 株式会社東芝 半導体装置とその組み立て方法
JP3683996B2 (ja) * 1996-07-30 2005-08-17 株式会社東芝 半導体装置およびその製造方法
SG60102A1 (en) * 1996-08-13 1999-02-22 Sony Corp Lead frame semiconductor package having the same and method for manufacturing the same
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
JP3695893B2 (ja) * 1996-12-03 2005-09-14 沖電気工業株式会社 半導体装置とその製造方法および実装方法
US5973389A (en) * 1997-04-22 1999-10-26 International Business Machines Corporation Semiconductor chip carrier assembly
US6507116B1 (en) 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
JP3724954B2 (ja) * 1997-08-29 2005-12-07 株式会社東芝 電子装置および半導体パッケージ
US6040624A (en) * 1997-10-02 2000-03-21 Motorola, Inc. Semiconductor device package and method
US5963427A (en) * 1997-12-11 1999-10-05 Sun Microsystems, Inc. Multi-chip module with flexible circuit board
JP3460559B2 (ja) * 1997-12-12 2003-10-27 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JPH11204699A (ja) * 1998-01-09 1999-07-30 Sony Corp 半導体装置とその製造方法と電子装置
US6309915B1 (en) * 1998-02-05 2001-10-30 Tessera, Inc. Semiconductor chip package with expander ring and method of making same
WO1999048145A1 (fr) * 1998-03-19 1999-09-23 Hitachi, Ltd. Dispositif a semi-conducteur, procede de fabrication et structure de montage associes
US5903052A (en) * 1998-05-12 1999-05-11 Industrial Technology Research Institute Structure for semiconductor package for improving the efficiency of spreading heat
US6002169A (en) * 1998-06-15 1999-12-14 Lsi Logic Corporation Thermally enhanced tape ball grid array package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6281568B1 (en) 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
US6394819B1 (en) 1998-10-29 2002-05-28 The Whitaker Corporation Dielectric member for absorbing thermal expansion and contraction at electrical interfaces
US6303985B1 (en) * 1998-11-12 2001-10-16 Micron Technology, Inc. Semiconductor lead frame and package with stiffened mounting paddle
JP2000164788A (ja) * 1998-11-20 2000-06-16 Anam Semiconductor Inc 半導体パッケ―ジ用リ―ドフレ―ムとこれを用いた半導体パッケ―ジ及びその製造方法
US6355199B1 (en) * 1999-02-12 2002-03-12 St. Assembly Test Services Pte Ltd Method of molding flexible circuit with molded stiffener
US6274927B1 (en) 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
FR2794564B1 (fr) * 1999-06-07 2002-02-08 Enertec Dispositif d'enregistrement de donnees a cartouche hermetique, amovible, et suspendue
JP3866880B2 (ja) * 1999-06-28 2007-01-10 株式会社日立製作所 樹脂封止型電子装置
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6476478B1 (en) 1999-11-12 2002-11-05 Amkor Technology, Inc. Cavity semiconductor package with exposed leads and die pad
KR100421774B1 (ko) * 1999-12-16 2004-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
US6731012B1 (en) 1999-12-23 2004-05-04 International Business Machines Corporation Non-planar surface for semiconductor chips
US6320251B1 (en) 2000-01-18 2001-11-20 Amkor Technology, Inc. Stackable package for an integrated circuit
US6404046B1 (en) 2000-02-03 2002-06-11 Amkor Technology, Inc. Module of stacked integrated circuit packages including an interposer
US6528179B1 (en) * 2000-02-14 2003-03-04 International Business Machines Corporation Reduction of chip carrier flexing during thermal cycling
US6570250B1 (en) * 2000-02-24 2003-05-27 Honeywell International Inc. Power conditioning substrate stiffener
KR100559664B1 (ko) 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6949824B1 (en) * 2000-04-12 2005-09-27 Micron Technology, Inc. Internal package heat dissipator
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
US6518659B1 (en) 2000-05-08 2003-02-11 Amkor Technology, Inc. Stackable package having a cavity and a lid for an electronic device
US6424031B1 (en) 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US6667544B1 (en) 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
US6566164B1 (en) 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
US20020121693A1 (en) * 2000-12-11 2002-09-05 Milla Juan G. Stacked die package
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
KR100394030B1 (ko) * 2001-01-15 2003-08-06 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
KR100731007B1 (ko) * 2001-01-15 2007-06-22 앰코 테크놀로지 코리아 주식회사 적층형 반도체 패키지
US6501171B2 (en) 2001-01-30 2002-12-31 International Business Machines Corporation Flip chip package with improved cap design and process for making thereof
US6605865B2 (en) 2001-03-19 2003-08-12 Amkor Technology, Inc. Semiconductor package with optimized leadframe bonding strength
US6545345B1 (en) 2001-03-20 2003-04-08 Amkor Technology, Inc. Mounting for a package containing a chip
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6756658B1 (en) 2001-04-06 2004-06-29 Amkor Technology, Inc. Making two lead surface mounting high power microleadframe semiconductor packages
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US6861720B1 (en) 2001-08-29 2005-03-01 Amkor Technology, Inc. Placement template and method for placing optical dies
US6611047B2 (en) 2001-10-12 2003-08-26 Amkor Technology, Inc. Semiconductor package with singulation crease
US6798046B1 (en) 2002-01-22 2004-09-28 Amkor Technology, Inc. Semiconductor package including ring structure connected to leads with vertically downset inner ends
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window
US6885086B1 (en) 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6608366B1 (en) 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US6627977B1 (en) 2002-05-09 2003-09-30 Amkor Technology, Inc. Semiconductor package including isolated ring structure
US6841414B1 (en) 2002-06-19 2005-01-11 Amkor Technology, Inc. Saw and etch singulation method for a chip package
US6867071B1 (en) 2002-07-12 2005-03-15 Amkor Technology, Inc. Leadframe including corner leads and semiconductor package using same
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US6654250B1 (en) * 2002-09-25 2003-11-25 International Business Machines Corporation Low-stress compressive heatsink structure
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6798047B1 (en) 2002-12-26 2004-09-28 Amkor Technology, Inc. Pre-molded leadframe
US6750545B1 (en) 2003-02-28 2004-06-15 Amkor Technology, Inc. Semiconductor package capable of die stacking
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US6879034B1 (en) 2003-05-01 2005-04-12 Amkor Technology, Inc. Semiconductor package including low temperature co-fired ceramic substrate
JP4145879B2 (ja) * 2003-05-20 2008-09-03 富士通株式会社 半導体パッケージ
US7061085B2 (en) * 2003-09-19 2006-06-13 Micron Technology, Inc. Semiconductor component and system having stiffener and circuit decal
US6921967B2 (en) 2003-09-24 2005-07-26 Amkor Technology, Inc. Reinforced die pad support structure
US6977431B1 (en) 2003-11-05 2005-12-20 Amkor Technology, Inc. Stackable semiconductor package and manufacturing method thereof
US6979782B1 (en) * 2005-05-09 2005-12-27 International Business Machines Corporation Apparatus and method for mechanical coupling of land grid array applications
US7226821B2 (en) * 2005-06-24 2007-06-05 Cardiac Pacemakers, Inc. Flip chip die assembly using thin flexible substrates
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
WO2008005547A2 (en) * 2006-07-05 2008-01-10 Microstrain, Inc. Rfid tag packaging system
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US7993977B2 (en) * 2007-07-02 2011-08-09 Micron Technology, Inc. Method of forming molded standoff structures on integrated circuit devices
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
DE102008052244A1 (de) * 2008-10-18 2010-04-22 Carl Freudenberg Kg Flexible Leiterplatte
JP2010103244A (ja) 2008-10-22 2010-05-06 Sony Corp 半導体装置及びその製造方法
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
JP5136458B2 (ja) * 2009-02-20 2013-02-06 ヤマハ株式会社 半導体パッケージ及びその製造方法
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US8739626B2 (en) * 2009-08-04 2014-06-03 Fairchild Semiconductor Corporation Micromachined inertial sensor devices
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
KR101443730B1 (ko) 2010-09-18 2014-09-23 페어차일드 세미컨덕터 코포레이션 미세기계화 다이, 및 직교 오차가 작은 서스펜션을 제조하는 방법
WO2012037540A2 (en) 2010-09-18 2012-03-22 Fairchild Semiconductor Corporation Micromachined monolithic 3-axis gyroscope with single drive
EP2616771B8 (en) 2010-09-18 2018-12-19 Fairchild Semiconductor Corporation Micromachined monolithic 6-axis inertial sensor
US9856132B2 (en) 2010-09-18 2018-01-02 Fairchild Semiconductor Corporation Sealed packaging for microelectromechanical systems
CN103221333B (zh) 2010-09-18 2017-05-31 快捷半导体公司 多晶片mems封装
US9278845B2 (en) 2010-09-18 2016-03-08 Fairchild Semiconductor Corporation MEMS multi-axis gyroscope Z-axis electrode structure
WO2012040245A2 (en) 2010-09-20 2012-03-29 Fairchild Semiconductor Corporation Through silicon via with reduced shunt capacitance
CN103221795B (zh) 2010-09-20 2015-03-11 快捷半导体公司 包括参考电容器的微机电压力传感器
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9062972B2 (en) 2012-01-31 2015-06-23 Fairchild Semiconductor Corporation MEMS multi-axis accelerometer electrode structure
US8978475B2 (en) 2012-02-01 2015-03-17 Fairchild Semiconductor Corporation MEMS proof mass with split z-axis portions
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US8754694B2 (en) 2012-04-03 2014-06-17 Fairchild Semiconductor Corporation Accurate ninety-degree phase shifter
US9488693B2 (en) 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
US8742964B2 (en) 2012-04-04 2014-06-03 Fairchild Semiconductor Corporation Noise reduction method with chopping for a merged MEMS accelerometer sensor
US9069006B2 (en) 2012-04-05 2015-06-30 Fairchild Semiconductor Corporation Self test of MEMS gyroscope with ASICs integrated capacitors
EP2647952B1 (en) 2012-04-05 2017-11-15 Fairchild Semiconductor Corporation Mems device automatic-gain control loop for mechanical amplitude drive
EP2647955B8 (en) 2012-04-05 2018-12-19 Fairchild Semiconductor Corporation MEMS device quadrature phase shift cancellation
KR102058489B1 (ko) 2012-04-05 2019-12-23 페어차일드 세미컨덕터 코포레이션 멤스 장치 프론트 엔드 전하 증폭기
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
US9094027B2 (en) 2012-04-12 2015-07-28 Fairchild Semiconductor Corporation Micro-electro-mechanical-system (MEMS) driver
US8633575B1 (en) * 2012-05-24 2014-01-21 Amkor Technology, Inc. IC package with integrated electrostatic discharge protection
DE102013014881B4 (de) 2012-09-12 2023-05-04 Fairchild Semiconductor Corporation Verbesserte Silizium-Durchkontaktierung mit einer Füllung aus mehreren Materialien
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
JP6348759B2 (ja) 2014-04-16 2018-06-27 オリンパス株式会社 半導体モジュール、接合用治具、および半導体モジュールの製造方法
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
JP6398708B2 (ja) * 2014-12-26 2018-10-03 株式会社デンソー 電子装置、及びそれを用いた駆動装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5910585B2 (ja) * 1979-01-10 1984-03-09 三菱電機株式会社 半導体装置の製造方法
JPS57148360A (en) * 1981-03-09 1982-09-13 Seiko Keiyo Kogyo Kk Semiconductor device
JPS5835953A (ja) * 1981-08-28 1983-03-02 Hitachi Ltd 半導体装置
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPS58116272U (ja) * 1982-01-30 1983-08-08 日本メクトロン株式会社 可撓性回路基板
US4873123A (en) * 1986-10-06 1989-10-10 International Business Machines Corporation Flexible electrical connection and method of making same
JPH0728106B2 (ja) * 1987-06-17 1995-03-29 キヤノン株式会社 フレキシブルプリント基板
JPS6457588A (en) * 1987-08-26 1989-03-03 Toshiba Corp Composite cooking utensil
DE3813565A1 (de) * 1988-04-22 1989-11-02 Bosch Gmbh Robert Elektrischer anschluss von hybridbaugruppen
JPH0290662A (ja) * 1988-09-28 1990-03-30 Hitachi Cable Ltd リードフレームのインナーリード
JPH02155256A (ja) * 1988-12-08 1990-06-14 Mitsubishi Electric Corp 半導体装置
US5134247A (en) * 1989-02-21 1992-07-28 Cray Research Inc. Reduced capacitance chip carrier
JPH0680706B2 (ja) * 1989-08-22 1994-10-12 三菱電機株式会社 キャリアテープ及びこれを用いた半導体装置の製造方法
JP3033227B2 (ja) * 1990-05-08 2000-04-17 セイコーエプソン株式会社 半導体装置
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5261155A (en) * 1991-08-12 1993-11-16 International Business Machines Corporation Method for bonding flexible circuit to circuitized substrate to provide electrical connection therebetween using different solders
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5278724A (en) * 1992-07-06 1994-01-11 International Business Machines Corporation Electronic package and method of making same
US5398164A (en) * 1993-02-24 1995-03-14 International Business Machines Corporation Printed circuit card latching and stiffening assembly
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5383787A (en) * 1993-04-27 1995-01-24 Aptix Corporation Integrated circuit package with direct access to internal signals
US5383788A (en) * 1993-05-20 1995-01-24 W. L. Gore & Associates, Inc. Electrical interconnect assembly
US5394009A (en) * 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
US5650662A (en) * 1993-08-17 1997-07-22 Edwards; Steven F. Direct bonded heat spreader
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5386341A (en) * 1993-11-01 1995-01-31 Motorola, Inc. Flexible substrate folded in a U-shape with a rigidizer plate located in the notch of the U-shape
DE69527473T2 (de) * 1994-05-09 2003-03-20 Nec Corp Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
JP3424344B2 (ja) * 1994-09-01 2003-07-07 ヤマハ株式会社 半導体装置
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI559462B (zh) * 2014-02-25 2016-11-21 Ngk Spark Plug Co Ceramic package
CN105097722A (zh) * 2014-05-05 2015-11-25 清华大学 半导体封装结构和封装方法
CN105097722B (zh) * 2014-05-05 2019-12-13 清华大学 半导体封装结构和封装方法

Also Published As

Publication number Publication date
JP3160216B2 (ja) 2001-04-25
EP0788158A2 (en) 1997-08-06
KR100261959B1 (ko) 2000-07-15
JPH09213837A (ja) 1997-08-15
US5760465A (en) 1998-06-02
KR970063695A (ko) 1997-09-12
EP0788158A3 (en) 1999-08-25
US5877043A (en) 1999-03-02

Similar Documents

Publication Publication Date Title
TW310467B (en) Electronic package with strain relief means and method of making
US9806001B2 (en) Chip-scale packaging with protective heat spreader
JP2548350B2 (ja) テープ自動結合に使用される熱放散相互接続テープ
JP3201868B2 (ja) 導電性熱インターフェース及びその方法
JP2974552B2 (ja) 半導体装置
TWI255532B (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
JP5084829B2 (ja) 半導体素子の実装構造体の製造方法、半導体素子の実装方法、及び加圧ツール
TW546806B (en) Semiconductor package with common lead frame and heat sink
JP2004172489A (ja) 半導体装置およびその製造方法
US20060226521A1 (en) Semiconductor Package Having Integrated Metal Parts for Thermal Enhancement
JP4818109B2 (ja) 半導体装置及び半導体装置製造用基板並びに半導体装置製造用基板の製造方法
US6339875B1 (en) Method for removing heat from an integrated circuit
JPH06204285A (ja) 半導体装置及びその製造方法
JPH08139218A (ja) 混成集積回路装置およびその製造方法
EP1627430B1 (en) An integrated circuit package employing a flexible substrate
JP2956617B2 (ja) 樹脂封止型半導体装置
JP3606440B2 (ja) 半導体装置
TW457836B (en) High heat dissipation type integrated circuit substrate structure and fabrication process
TWI236752B (en) Semiconductor package with heat spreader
TW311266B (en) Leadframe with demountable and replaceable die paddle
JP2002064174A (ja) 半導体装置及びその製造方法
JPH05275570A (ja) 半導体装置
TW414986B (en) Lead frame
JPS62214645A (ja) 半導体装置
TW396558B (en) Built-in type heat sink