TW298649B - - Google Patents

Download PDF

Info

Publication number
TW298649B
TW298649B TW085108097A TW85108097A TW298649B TW 298649 B TW298649 B TW 298649B TW 085108097 A TW085108097 A TW 085108097A TW 85108097 A TW85108097 A TW 85108097A TW 298649 B TW298649 B TW 298649B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
metal
item
ferroelectric
Prior art date
Application number
TW085108097A
Other languages
English (en)
Original Assignee
Bell Communications Res
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bell Communications Res filed Critical Bell Communications Res
Application granted granted Critical
Publication of TW298649B publication Critical patent/TW298649B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00Superconductive or hyperconductive conductors, cables, or transmission lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/55Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明(1 ) 發Bi_範疇 本發明一般係關於以鐵電及其他高介電鈣鈦礦爲主之記 憶體。特別地是,本發明係關於可使鐵電物質在矽基材上 以結晶物質形成之物質構造。 發明背景 目前市售之大部份記憶設備均以矽技術爲主,由於其使 設備密度增加且使成本降低,因此享有巨大的商業及技術 上的成就。最受歡迎之記憶設備之一爲動態随機存取記憶 體(dRAM) ’其本質上爲一通常由包夹二氧化矽間隙之多 晶矽電極組成之電容。橫切間隙之洩漏電流小至足以使電 荷在數毫秒内儲存在元件上,而不會活化動力估計,随後 元件藉由讀取其現値再新,且若電荷態經監測,則再儲存 原數量之電荷。對於週期性再新爲操作上之問題之應用, 係使用靜態RAM (SRAM),其基本上爲可在二安定功率態 間開關之觸發器’但若移除功率,則損失記憶態。即, dRAMs及sRAMs —者均爲易失的。然而’某些用途需要至 少部份記憶爲非易失,因此即使在長時段内沒有電力施與 記憶元件上’仍保存儲存之數據。僅讀取之記憶體(RAM) 具有此種能力,但通常無法計算寫出新數據。曾發展各類 電力可變之ROM (EAROM),通常依靠電荷射於絕緣層上 ,但其寫入速度通常非常慢,且需要高電壓。 結果,鐵電記憶體在過去幾年内已發生明顯的發展,其 本身無法使用用作記憶物質之以碎爲主之物質,但替代用 作鐵電物質之儲存介質,如鈦酸鉛锆(PZT)。下列討論將 尽紙張尺度通用r國國豕標準(CNS) Α4規格(210χ297公釐) (請先閲讀背面之注意事項再填寫本頁) .裝. -訂 298649
經濟部中央標隼局員工消費合作社印製 使用PZT當作原型鐵電,但本發明通常使用許多其他之 電物質。 鐵電物質係夾在二電極間,形成電容。鐵電之特性爲可 在二電極化態間開關。當電力移除後,此二態之一爲安定 ,且極化態可藉由測量電容板上誘發之鐵電電荷之極性測 量。因此,鐵電記憶體爲非易失的,且可整合成類似 dRAMs之高密度。如Lampe等人於美國專利第5 號 中揭示’通常鐵電記憶體係直接整合於矽電極之閘極電極 中。 然而’市售鐵電記憶體未曾如期望般密集的整合於大的 陣列中。相信許多問題均源自在金屬電極上成長之鐵電物 質之多結晶性質。多結晶物質之高品質無法在非常小之元 件中保持。再者,多晶晶格邊界對於密集整合所需之薄鐵 電物質存在著不足之模式,即,在一晶片上存有大量之記 憶元件。Inam及本人在美國專利第5,155,658號中了解到丸 鋇銅氧化物(YBCO)可在結晶基材上外延形成,且結晶鐵 電錯結酸鹽鈦酸鹽(PZT)可在其上外延形成,且YBC0可當 作最後鐵電記憶元件之底部電極。此構造可在本人及 Tarascon於美國專利第5,168 24〇號中揭示之前置作業後模 製、。 雖然上述之鈣鈦礦物質(例如YBCO及PZT)已顯示在結晶 約飲礦基材上以單晶成長,但若可用矽基材則最好。矽膠 片廣泛地使用且便宜,且積體之記憶陣列需要最好植入矽 中之支撑電路。因此需要使結晶鐵電在矽基材上成長。過 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) --------「装------1T------^A (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(3 ) 去此發展已在緩衝層之最適選擇上濃縮,以化學性的分離 下層之矽及其上之鐵電及模板層,使結晶起始及所需定向 結晶中形成正確相。 美國專利第5,270,298號中,本人揭示一種構造,其中 (100)-定向之矽基材係以氧化釔安定之氧化锆(YSZ)覆蓋, 接著以空間同性鈣鈦礦之模板層覆蓋,如YBCO或鈦酸鉍 (Bi4Ti3012,此後稱爲BTO)。其上成長成多層結晶鈣鈦礦 設備構造。如實例,鐵電電容爲YBCO/PZT/YBCO構造, 其係依室溫下原型鈣鈦礦超導體YBCO之金屬性質而定。 YSZ不只形同緩衝層,亦形同障礙層,以防止化學物質自 上層擴散入矽基材中。底部YBCO電極(其依C-軸定向成長 ,且具有非常高之結晶品質,對於後續立體PZT層之成長 提供電接觸及構造性模板二者。 然而,YBCO具有(欲以C-軸定向成長時)基材加熱器溫度 需接近800°C之缺點,雖然基材表面溫度約低至50°C。此 溫度無法與積體鐵電記憶電路之支撑電路所寫之Si-CMOS 製程完全相容。再者,電極或其他元件使用層狀,各向同 性鈣鈦礦造成最好避免之問題。 YBCO之問題可藉由使用立體金屬氧化物之電極避免, 其在相當低之溫度下爲各向同性,且以高結晶品質成長。 此氧化物之一爲LaSrCo03 (LSCO,眞實約爲LakSi^CoC^ ,其中X爲0.15至0.85,較好約爲0.5),其在550-650°C間之 溫度内幾乎以單晶成長。其他實例爲LaCr03,SrRu03及相 關之金屬鈣鈦礦。然而,此等立體金屬氧化物物質以需要 _-6j_ 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇5_297公釐) (請先閱讀背面之注意事項再填寫本頁) •裝. 、-° 298649 Α7 Β7 五、發明説明(4 ) 之定向結晶在YSZ緩衝之矽基材上直接成長,且因此後來 成長之鐵電PZT具不良之結晶性質。 (請先閱讀背面之注意事項再填寫本頁) 然而’美國專利第5,270,298號中,吾人敘述藉由使用中 間物’薄(20至40nm)層狀之鈣鈦礦,尤其是BTO,使LSCO 在YSZ緩衝之矽上高度的結晶成長,當C·轴定向之結晶模 板層在適當之溫度下成長時(BTO之情況下,溫度範圍爲 600-690°C,且最適約爲640°C ),型板層較好以垂直矽基材 之C-軸成長。較好之結晶成長方向由此等層狀鈣鈦礦之各 向異性結晶構造,及不同結晶面之表面能量之後續各向異 性產生。此情形中,最低能量之表面爲a-b面,即,與C-軸垂直’且具有大約正方形表面晶格間隔之表面。 S ·/. 經濟部中央標準局員工消費合作社印製 層狀鈣鈦礦型板物質之a-b面具有平面晶格次元,及結 晶化學,即金屬-氧鏈結,其幾乎與立方體鈣鈦礦者相同 。因此,當立體鈣鈦礦(如LSCO或各向異性鐵電鈣鈦礦 PZT)在型板層之上方成長時,其依所需之結晶相及定向成 長’一般具有(001)-方向之鈣鈦礦相係與表面垂直。依此 方式成長之立體鈣鈦礦通常具有極佳之結晶品質(當以x_ 射線繞射及傳輸式電子顯微鏡驗證時),且更重要的是, 顯現非常需要之鐵電性質,可能係由於類似金屬氧化物物 質之結晶成板中發生之化學成板。此成板方法相當溫和, 因此可用於使各種立體鈣鈦礦氧化物或其他更複雜之鈣鈦 礦在一般YSZ-緩衝之矽膠片之上成長,因此使二非常不 同類之物質結合,且導致巨大範圍之電位使用。 除了下列Lampe等人及有關電晶體閘極之鐵電記憶元件 -7- 本紙張尺度適用中國國家標準(CNS ) A4規格(21〇X297公釐) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(5 ) 外,製造積體之鐵電記憶元件之較佳方法包含選擇性地描 述鐵電電容,即電連接於矽通過之閘極電晶體之排區或源 區。據此,矽及鐵電堆積之間之界面必需維持導電。 操作時,加於通過閘極電晶體之閘極之電訊決定鐵電電 容與用於讀寫之數據線相連或與其分隔。通過閘極電晶體 通常係以當作閘極介電之Si02i CMOS電晶體構成。因此 ,較好鐵電沈積可在與前矽CMOS製程相容之條件下進行 。最好,鐵電記憶元件對於CMOS製程之部份,應在經常 於矽膠片上形成之8丨02層中或之上成長。然而,經驗通常 顯示立體鈣鈦礦之直接成長(如Si02塗佈之矽上之LSCO)產 生具不良鐵電性質之電容構造。 吾人亦曾在美國專利第5,248,564號中顯示在正確成長條 件下,於8丨02上成長之BTO成板層可使高度定向之LSCO層 於其上成長。對於C-軸定向成板之PZT之上鐵電層,LSCO 形同電極及結晶成板基材層。其厚度應足以使上層不會與 Si02/Si基材接觸。BTO層爲層狀鈣鈦礦之薄成板層,其具 有幾乎符合於其上成長之立體鈣鈦礦LSCO之晶格參數。 其導致C-軸定向之LSCO/PZT/LSCO鐵電電容在Si02-緩衝 之矽膠片上成長。雖然此等電容構造顯示相當期望之鐵電 性質,但LSCO電極之導電性比積體電路記憶陣列所需者 低,且比由更導電之物質(如金屬鉑)可製得者低,其需置 於随後成長之結晶鐵電記憶堆之底部。 吾人曾於1994年10月5日申請之美國專利申請案 08/318,587號中敘述非常高度定向之鉑薄膜可在即使表面 __ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) -裝· 、νβ 經濟部中央標準局員工消費合作社印製 A7 _____B7_ 五、發明説明(6 ) 爲無定型之基材表面(如覆蓋Si〇2之Si)上成長。例如,如 圖1中之剖面所示,Si〇2層10在Si基材12上成長,其經了解 可能包含以摻雜垂直界定之不同層,JL可能亦對矽電晶禮 側面界定。BTO之型板層14在640至680°C之溫度下成長成 厚度爲30至50nm之C-軸定向形式。接著,當鉑薄膜16在 5 80至640 C之成長溫度下於此表面上成長時,其以非常強 (001)·定向成長。定向之舶膜16於成長層後形成,如包含 二包夾鐵電PZT層22之LSCO立體,金屬氧化物層18及20之 鐵電堆’以強結晶或至少高度定向之構造外延沈積。因此 ,可形成結晶鐵電記憶體。鐵電物質相當普通。其可爲 PZT或其他陽離子取代之衍生物,如銘網錯鈇酸鹽(pLZT) 或鉛鈮锆鈦酸鹽(PNZT)或在Pb位置發生其他質子摻雜物, 如La,Nb或其他取代之類似物質^ ρζτ中,锆對鈦之比變 化極大。吾人曾於1994年11月4日申請之美國專利申請案 系列編號第08/341,728號中揭示其他鐵電物質。 雖然結晶型板方法提供具有極佳鐵電可靠性之高度定向 鐵電電容堆積’但鈦酸鉍型板層在記憶元件形成中需要額 外之沈積步驟及額外之腐蚀步驟。較好在矽膠片上使鐵電 物質成長’而不插入層狀之鈣鈦礦型板層。再者,雖然過 去之經驗顯示在鉑上成長之PZT導致不良之鐵電性質,顯 著不良之疲勞性質,但更好金屬係在鐵電層之下。最後, CMOS通過之閘極電晶體在矽膠片上需氧化矽層。較好在 具有插入:Pt層之Si02/Si膠片上使鐵電堆積成長,以謗發薄 層電阻,但不需型板層。圖2中之剖面説明之前述專利申 -9- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) " 「装 1訂 ^泉 (請先聞讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(7 ) 請案'728中之構造與圖1者相似,但沒有bto結晶成板層, 且鈦層24在Si〇2層10上方之Pt層16下。雖然此構造對鐵電 堆積之操作優於二氧化矽層,但在矽上形成之相似堆積需 要不再氧化矽-金屬氧化物之界面。 上述之成長製程,雖然用作1MB之記憶積體,亦遭遇較 高密度構造之缺點,其中電容構造以矽電路直接積趙,且 其膠片之Si爲主之CMOS部份直接電力接觸爲最好。與碎 膠片之接觸一般係經由沈積在矽膠片上而沒有任何界面 Si〇2層之多晶矽塞製成。鐵電之沈積過程中,沒有氧向下 擴散入多晶矽中,且使其氧化成絕緣之Si%係無法避免的 。然而,使多晶矽塞與鐵電電容堆積接觸相當困難,因爲 鐵電堆積(如LSCO/PZT/LSCO)係在550-700X:之高溫下,於 高氧化環境下成長。氧因此立即使用,且係在高溫下,因 此易於擴散入多晶矽塞中,形成Si〇2之表面層,因此使多 晶矽及鐵電堆積間之電接觸破裂《對於鐵電,鉑爲較佳之 金屬接觸層。雖然氧無法與Pt明顯的接觸,其經過以立即 擴散,與下層反應。 結果,障礙層需插於多晶矽基及鐵電堆積之底部電極間 。障礙層(如TiN)爲習知者’但在此狀態下無法存在,因 爲其無法在此加工條件下氧化,用於製成鐵電堆積。 發明概要 本發明係概括一種鐵電電容元件,其中導電舞鈇確層( 尤其是立體鈣鈦礦層)係在金屬電極上形成,且對約欽礦 鐵電層提供化學成板。使用稜合擴散障礙層以使下面之 (請先閲讀背面之注意事項再填寫本頁) -裝-
、1T
• 1^1 m I -10- A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(β ) (通常爲多晶矽塞)在鈣鈦礦鐵電堆積(例如lsc〇/pzt/lsc⑺ 之沈積過程中,與嚴酷之氧化環境分隔。第一具體例中, 擴散之障礙可能爲鉑層下方之耐火金屬層。氧經鉑擴散, 但與耐火金屬反應,在鉑基質之中形成耐火之氧化物球。 第二具體例中,金屬間之層防止氧擴散至矽。第三具體例 中,Ru及SrRu〇3與相似之物質結合,用作電極及氧化障 礙。 附圖之簡要叙述 圖1及2爲本發明有關之鐵電構造及利用金屬層上之鈣鈦 礦型板層之剖面囷。 圖3爲利用本發明之障礙層之鐵電元件之剖面囷。 圖4爲利用金屬層上之主體鈣鈦礦層之本發明第一具體 例之剖面圖,其中説明之構造無法説明上層形成中產生之 氧化。 圖5爲囷4之具體例之剖面圖,顯示金屬層上氧化之作用 〇 圖ό爲利用金屬間合金當作氧擴散障礙之本發明第二具 體例之剖面圖。 圖7爲利用锶金屬層及導電氧化鳃層之本發明第三具醴 例之剖面圖。 較佳具雜例之詳細敘述 本發明之一般具體例係説明於圖3之剖面中,源區30及 排區32係在矽膠片34中形成。Si02之閘極絕緣層36及金屬 接觸與内連接層38係在閘極區上形成。場氧化物40沈積於 -11 - 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐〉 (請先閲讀背面之注意事項再填寫本頁) .裝. -3 經濟部中央標準局員工消費合作社印製 298649 A7 __B7____ 五、發明説明(9 ) 其上。多晶矽塞42之區域係經過位於排區32上之場氧化物 40蝕刻,且塞42沈積於其上,且其上形成一鐵電堆積44。 圖3之構造無法説明源區30及閘極之接觸,其可能爲自身 之多晶矽塞與其上之金屬接觸。 此一般具體例中,介電堆積44包含導電障礙層46,金屬 層48,底部導電金屬氧化物電極50。堆積44形成囷案且蝕 刻,且其上形成在堆積44之較低部份上適當沈積之Si02* Ti02之介電間之層52。其上沈積鐵電層54,上電極56,及 上金屬58。此等特點經形成圖形且蚀刻,且其上沈積另一 Si02層60。與金屬化之接觸無法外延顯示。此説明無法顯 示與閘極及排區之接觸,其可能相同或另外形成。 本發明之障礙層46防止來自富含氧之型板層48及其他上 層之氧,一般由氧化物金屬形成,防止經由其擴散且使多 晶矽塞42之上表面區氧化成絕緣二氧化矽。尤其是,用於 使鈣鈦礦上層成長之氧化氣體(較好在500-650°C之高溫下) 藉由氧經一般上層之高溫擴散,使未經保護之底層控制的 氧化。 本發明之第一特定具體例中(説明於囷4中之剖面中)鐵電 堆積70包含沈積於多晶矽塞42上之TiN之一般基底障礙層 72 ’且在TiN障礙層72上沈積包括較低導電金屬層74,对 火金屬層76’及上金屬層78之氧擴散障礙。較好,導電金 屬層74及78係由導電金屬組成,如貴金屬,較好爲銘,且 耐火金屬層76係由Ti,Mo,W或Ta組成。其上形成較低之 導電立體鈣鈦礦層8〇,例如,LSCO,PZT鐵電層S2,以上 12- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ------- (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(10 ) 導電立體鈣鈦礦層84。較低之立體鈣鈦礦層80用作C-軸定 向層狀鈣鈦礦鐵電層82之化學型板。LSCO提供與氧八面 結合之金屬,其與其上成長之氧化物PZT化學性地相容。 上電極層84,例如LSCO係在PZT層82上成長,且上Pt層86 與上LSCO層84接觸,且提供金屬化。排區32藉由分離設 備,如平行源區42之多晶矽塞與上面之金屬層接觸。 本發明中使用之耐火金屬爲氧之已知吸氣劑。當在550-650°C之高溫下曝露於氧化周圍中時(對LSCO及PZT層80, 82及84之成長較佳),氧經過貴金屬層78擴散,且使耐火 金屬層76氧化。至於圖5中之剖面之説明,金屬氧化物層 向上且在鉑基質層92中形成島區90。隨後,電導線94連接 上電極層86,且束缚在島區90中之氧將不防止經Pt基質92 之電接觸。依耐火層76中使用之金屬而定,此等金屬氧化 物島區90可爲導電,半導電或絕緣。層76中使用之其他耐 火金屬之實例爲Te及Mo。 此具體例係與本人於前述美國專利申請’728中所述有關 ,即Si02緩衝之矽基材覆蓋Ti及Pt之混合堆積,其上則沈 積LSCO/PZT/LSCO鐵電元件。然而,二種明顯地不同。 '728申請案中,Si02層置於矽基材及Ti/Pt複合層間。Si02 爲高度絕緣,因此氧間基材之擴散或Ti之氧化不成限制之 問題。事實上,專利申請案之幾何二者均與前邊接觸,因 此在底部僅LSCO電極層需要導電,且Pt及Ti之導電性並不 受限制。相反地,圖5之具體例中,TiN層72爲導體,且多 晶矽塞42需經保護免於氧化成絕緣,且避免與背面接觸。 _-13-_ 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) I I I I ...........士 K I I 丁 I---- (請先閱讀背面之注意事項再填寫本頁) A7 298649 B7 五、發明説明(11 ) 因此,Pt及Ti層74,76及78係依包夹可氧化Ti之雙重Pt構 造排列,使環繞球形TiOx導電。 (請先閱讀背面之注意事項再填寫本頁) 普通之主題存在於二構造間,換言之,一般結晶型板並 不需商品質之鐵電元件,但化學型板將足夠。BTO之結晶 型板層提供在C -間之高定向結晶成長’且亦提供妈效礦 BTO及後來成長之鈣鈦礦PZT或其他鐵電層間之化學一致 性。LSCO之型板層,可提供某些定向之型板,特別是當 其在部份定向之Pt層上成長時。然而,熟刀並不像層狀 BTO般強。另外,LSCO之主要貢獻似乎爲化學型板作用 。金屬氧化物如PZT可在許多不同相中成長。例如,鈣鈇 礦,焦氣油,及金紅石。僅鈣鈦礦相證明所需之鐵電作用 。然而,若下層由具有圍繞金屬原子之氧之八面鏈結之另 一鈣鈦礦物質(如LSCO)形成,則後成長層更如同形成高品 質之鈣鈦礦層,而沒有大的粒子間間隙(其促進各種失敗 之機構)。雖然LSCO可能無法完全造成PZT層之強定向間 型板,所得之PZT仍具有充足之均勻度,以防止Pt上不得 之PZT成長之疲乏問題,而不需進一步的改善結晶性。 經濟部中央標準局員工消費合作社印製 若耐火金屬層36以Ru,Ir或Os之VIII族金屬層取代,氧 化產生之氧化物爲導體,且金屬間氧化物之層48在氧化後 適當的均勻。 本發明之第二具體例中(在圖6之剖面中説明),介電堆積 100包含在多晶矽塞28上沈積之抗氧化雙金屬間合金,如 NiAl,NiTi,NiMn或NiFe之薄層102。鉑低電極104係在金 屬間合金屬102上成長,JL LSCO/PZT/LSCO堆積80,82及 -14- 本纸張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) A7 B7 五、發明説明(12 ) 84係在其上成長。當依計量組合物成長時,金屬間合金 102爲習知相當導電之金屬,且抗氧化。重要的是,其於 鈣鈦礦LSCO 80及84及PZT 82之高溫成長過程中,用作氧 擴散之障礙層。金屬間合金102可具有約爲AB或A3B之一 般組合物,其中A可爲Ni或Co且B可爲Al,Ti,Mg,Cr或 Fe ° 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 本發明之第三具體例(圖5中之剖面圖中説明)中使用在多 晶矽塞上具有高介電常數之物質整合中有效之已知構造。 介電堆積110在底部包含沈積在多晶矽塞42上沈積之Ru薄 層112,且用作氧化障礙。SrRu03之薄層114 (更通常爲 SrxRu2_x03,其中X較好爲單數,因而產生計量層,但値可 能爲0·9<χ<1·1)係沈積在Ru層112上,其亦用作氧擴散障礙 ,且在鈣鈦礦中重要的形成,以對過成長之鈣鈦礦層80, 例如LSCO促進化學型板。層112及114二者均可以蒸發或 濺射沈積。铷爲導電金屬,但其氧化物形成金紅石,其無 法提供所需之型板。換言之铷酸鳃爲合理之導電鈣鈦礦氧 化物。氧經過8犷1111〇3層62擴散將在Ru層112中形成RuOx。 此氧化物RuOx非常高度導電。再者,8汛11〇3層(爲鈣鈦礦 構造氧化物)協助LSCO/PZT/LSCO鐵電堆積110中所需鈣鈦 礦構造之成核。相反的,金屬/金屬氧化物不均勻構造可 由Ir及Srxlr2_x03形成。Ir之金屬層及SrlrOs之金屬氧化物層 具有類似相當於Ru層之性質。Ir層爲金屬且導電,且鈣鈦 礦81*03層適當的導電。 雖然上述具體例已敘述鐵電記憶體,但本發明等於是使 _-15-_ 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) A7 B7 五、發明説明(13 ) 用記憶體及其他半導體構造,其中鈣鈦礦層在例如高效能 dRAMs中形成高介電層。 本發明因此提供氧化障礙層,其使得氧化爲主之鐵電堆 積或其他鈣鈦礦構造與矽基材整合。 --I I — - - - I I I I _ I n T _ n (I I _ _ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印簟 -16- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)

Claims (1)

  1. 298649 A8 B8 C8 D8 t、申請專利範圍 L 一種鐵電元件包括: 基材; 在該基材上形成之導電障礙層,用於防止氧經過此移 行; —形成於該障礙層之較低層,且包含化學型板層且爲 導電’因此形成較低之電極; 在該較低層上形成之鐵電層,且成型板於其上;及 在該鐵電層上形成之上電極。 2_根據申請專利範園第1項之鐵電元件,其中一部份該基 材以該障礙層覆蓋,且與其電接觸包括矽體。 3·根據申請專利範圍第2項之鐵電元件,其中該矽體包括 多晶妙。 4·根據申請專利範圍第1項之鐵電元件,其中該化學型板 層包括鈣鈦礦,且該障礙層包括至少部份之金屬層。 5·根據申請專利範園第1項之鐵電元件,其中該障礙層至 少包括部份金屬層,且該較低層包括一層在該金屬層上 形成之立體鈣鈦礦。 6·根據申請專利範圍第5項之鐵電元件,其中該金屬層包 括於其中形成之金屬基質及金屬氧化物島狀物。 7·根據申請專利範園第6項之鐵電元件,其中該金屬氧化 物包括耐火金屬。 8·根據申請專利範園第7項之鐵電元件,其中該耐火金屬 爲欽。 9.根據申請專利範圍第6項之鐵電元件,其中該金屬氧化 -17- 本紙張尺度適用中國國家梯率(cNS〉A4規格(210X297公釐) ---------「^------、訂------^ ^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央棣準局員工消費合作社印製 經濟部中央標準局貝工消費合作社印製 A8 B8 C8 D8 々、申請專利範圍 物包括選自包含Ru,Ir及Os之VIII族金屬。 10. 根據申請專利範圍第6項之鐵電元件,其中該金屬基質 包括貴金屬。 11. 根據申請專利範固第1〇項之鐵電元件,其中該貴金屬包 括始。 12_根據申請專利範圍第6項之鐵電元件,尚包括在金屬基 質及該基材間形成之第二障礙層。 13. 根據申請專利範圍第5項之鐵電元件,其中該障礙層包 括一包括金屬間合金之層。 14. 根據申請專利範圍第13項之鐵電元件,其中該金屬間合 金包括選自包含Ni,Co,Fe及Μη之群組的第一種元素 ,及選自包含Al,Ga,Ti及Cr之群組的第二種元素。 15. 根據申請專利範圍第14項之鐵電元件,其中該金屬間合 金包括NiAl。 16. 根據申請專利範固第13項之鐵電元件,尚包括在該金屬 間合金及該立體鈣鈦礦層間形成之鉑層。 Π.根據申請專利範圍第5項之鐵電元件,其中該至少部份 之金屬層包括一層包括第一金屬之金屬層以及一層導電 鈣鈦礦層,包括在其上形成之該第一金屬。 18. 根據申請專利範圍第14項之鐵電元件,其中該第一種金 屬係選自包含Ru及Ir之群組。 19. 根據申請專利範圍第18項之鐵電元件,其中第一種金屬 包括Ru,且該導電鈣鈦礦層包括Ru,Sr及氧。 20. —種鈣鈦礦電子雜構造,包括 -18- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) 1(— 裝 訂^>. (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A8 B8 C8 D8 申請專利範圍 具有導電妙表面之秒基材; 在該矽表面上形成,以防止氧經其移行之導電障礙層 9 在該障礙層上形成之立體鈣鈦礦之較低電極; 在該較低電極上形成之鈣鈦礦之實質上非導電層;及 在該非導電層上形成之該立體鈣鈦礦之上電極。 21. 根據申請專利範圍第2〇項之雜構造,其中該非導電層包 括鐵電鈣鈦礦。 22. 根據申請專利範圍第2〇項之雜構造,其中該障礙層包括 以第二層覆蓋之包括鉑之第一層,該第二層包括—包括 銷及包括包含於該基質中之金屬氧化物部份之基質。 23. 根據申請專利範園第22項之雜構造,其中該金屬氧化物 包括耐火金屬。 24. 根據申請專利範圍第23項之雜構造,其中該耐火金屬包 括Ti。 25. 根據申請專利範圍第2〇項之雜構造,其中該障礙包括— 包括選自包含Ni,Co,Fe及Μη的群組之第一種金屬, 及選自包含Al,Ga,Ti及Cr的群組之第二種金屬之金 間合金。 26. 根據申請專利範圍第25項之雜構造,其中該金屬間合金 包括NiAl。 27. 根據申請專利範圍第2〇項之雜構造,其中該障礙層包括 包括Ru之第一金屬層及包括Sr,以及〇之覆蓋第二層。 28. —種保護底下矽層免於後續氧化步驟之方法,包括下列 -19- 本紙張纽適财賴家標準(CNS ) A4規格(210X297公釐7 --------1^------、1T------ (請先聞讀背面之注意事項再填寫本頁) A8 B8 C8 D8 六、申請專利範圍 之步驟: 在該矽層上沈積包括貴金屬之第—層. 在該第一層上沈積可氧化金屬之第二層 在該第—層上沈積包括該貴金屬之第_ 使該第一,第二及第三層進行氧化之環及 29.根據申請專利範圍第28項之方法,装由+ ° 丹干該進行步驟包仝 沈積包括金屬氧化物之第四層。 3〇·根據申請專利範圍第29項之方法,其中母治< 再中孩進行步驟包含 使該第一,第二及第三層加熱至55〇_65〇*c之溫度。 31.根據申請專利範圍第28項之方法,其中該進^步驟包 形成鐵電電容。 (請先閲讀背面之注意事項再填寫本頁) -裝· -訂_ 經濟部中央梯準局員工消費合作社印袋 -20- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW085108097A 1995-06-28 1996-07-04 TW298649B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US49745795A 1995-06-28 1995-06-28

Publications (1)

Publication Number Publication Date
TW298649B true TW298649B (zh) 1997-02-21

Family

ID=23976959

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085108097A TW298649B (zh) 1995-06-28 1996-07-04

Country Status (8)

Country Link
US (1) US5838035A (zh)
EP (1) EP0972309A4 (zh)
JP (1) JP3373525B2 (zh)
KR (1) KR100292012B1 (zh)
CA (1) CA2225681C (zh)
IL (1) IL118756A (zh)
TW (1) TW298649B (zh)
WO (1) WO1997001854A1 (zh)

Families Citing this family (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541807A (en) * 1995-03-17 1996-07-30 Evans, Jr.; Joseph T. Ferroelectric based capacitor for use in memory systems and method for fabricating the same
US6194751B1 (en) * 1994-11-15 2001-02-27 Radiant Technologies, Inc Ferroelectric based memory devices utilizing low Curie point ferroelectrics and encapsulation
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
US5777356A (en) * 1996-01-03 1998-07-07 Bell Communications Research, Inc. Platinum-free ferroelectric memory cell with intermetallic barrier layer and method of making same
JP3385889B2 (ja) * 1996-12-25 2003-03-10 株式会社日立製作所 強誘電体メモリ素子及びその製造方法
KR20010013595A (ko) * 1997-06-09 2001-02-26 엔, 마이클 그로브 개선된 장벽 특성을 나타내는 결정 퍼로브스카이트강유전체 셀을 어닐링하는 방법
TW396602B (en) * 1997-06-30 2000-07-01 Hyundai Electronics Ind Highly integrated memory cell and method of manufacturing thereof
US5910880A (en) * 1997-08-20 1999-06-08 Micron Technology, Inc. Semiconductor circuit components and capacitors
US6200874B1 (en) * 1997-08-22 2001-03-13 Micron Technology, Inc. Methods for use in forming a capacitor
JPH11195768A (ja) * 1997-10-22 1999-07-21 Fujitsu Ltd ペロブスカイト型酸化物膜を含む電子装置とその製造方法及び強誘電体キャパシタ
US6313539B1 (en) * 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
US6191443B1 (en) 1998-02-28 2001-02-20 Micron Technology, Inc. Capacitors, methods of forming capacitors, and DRAM memory cells
US6162744A (en) * 1998-02-28 2000-12-19 Micron Technology, Inc. Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers
US6730559B2 (en) 1998-04-10 2004-05-04 Micron Technology, Inc. Capacitors and methods of forming capacitors
US6156638A (en) 1998-04-10 2000-12-05 Micron Technology, Inc. Integrated circuitry and method of restricting diffusion from one material to another
US6700145B1 (en) * 1998-04-30 2004-03-02 International Business Machines Corporation Capacitor with high charge storage capacity
US6165834A (en) * 1998-05-07 2000-12-26 Micron Technology, Inc. Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell
US6255186B1 (en) 1998-05-21 2001-07-03 Micron Technology, Inc. Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom
JP3931445B2 (ja) * 1998-09-10 2007-06-13 株式会社日立製作所 半導体装置の製造方法
JP3249496B2 (ja) * 1998-11-10 2002-01-21 株式会社東芝 半導体装置及び半導体装置の製造方法
JP4772188B2 (ja) * 1998-11-30 2011-09-14 アイメック 強誘電コンデンサの作成方法および基板上にpzt層を成長させる方法
DE19858357A1 (de) * 1998-12-17 2000-06-29 Siemens Ag Mikroelektronische Struktur sowie Verfahren zu deren Herstellung
US6144053A (en) * 1999-01-20 2000-11-07 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a capacitor with a high dielectric constant film
US6075264A (en) * 1999-01-25 2000-06-13 Samsung Electronics Co., Ltd. Structure of a ferroelectric memory cell and method of fabricating it
US6194754B1 (en) * 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell
US6190963B1 (en) * 1999-05-21 2001-02-20 Sharp Laboratories Of America, Inc. Composite iridium-metal-oxygen barrier structure with refractory metal companion barrier and method for same
US6688729B1 (en) * 1999-06-04 2004-02-10 Canon Kabushiki Kaisha Liquid discharge head substrate, liquid discharge head, liquid discharge apparatus having these elements, manufacturing method of liquid discharge head, and driving method of the same
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same
KR100335494B1 (ko) * 1999-10-30 2002-05-08 윤종용 Bst 유전막에 구리를 함유한 커패시터 및 그 제조방법
DE19958200B4 (de) * 1999-12-02 2006-07-06 Infineon Technologies Ag Mikroelektronische Struktur und Verfahren zu deren Herstellung
US6475854B2 (en) 1999-12-30 2002-11-05 Applied Materials, Inc. Method of forming metal electrodes
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US7005695B1 (en) 2000-02-23 2006-02-28 Micron Technology, Inc. Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region
KR100616211B1 (ko) * 2000-06-19 2006-08-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6597028B2 (en) * 2000-06-26 2003-07-22 Ramtron International Corporation Capacitively coupled ferroelectric random access memory cell and a method for manufacturing the same
US20020000584A1 (en) * 2000-06-28 2002-01-03 Motorola, Inc. Semiconductor structure and device including a monocrystalline conducting layer and method for fabricating the same
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6579783B2 (en) 2000-07-07 2003-06-17 Applied Materials, Inc. Method for high temperature metal deposition for reducing lateral silicidation
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
US6432546B1 (en) * 2000-07-24 2002-08-13 Motorola, Inc. Microelectronic piezoelectric structure and method of forming the same
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
KR100687433B1 (ko) * 2000-07-29 2007-02-26 주식회사 하이닉스반도체 캐패시터의 하부전극 형성 방법
US6518198B1 (en) * 2000-08-31 2003-02-11 Micron Technology, Inc. Electroless deposition of doped noble metals and noble metal alloys
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
US6794705B2 (en) * 2000-12-28 2004-09-21 Infineon Technologies Ag Multi-layer Pt electrode for DRAM and FRAM with high K dielectric materials
US6674633B2 (en) * 2001-02-28 2004-01-06 Fujitsu Limited Process for producing a strontium ruthenium oxide protective layer on a top electrode
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
KR100359299B1 (en) * 2001-03-26 2002-11-07 Samsung Electronics Co Ltd Semiconductor memory device having resist pattern and method for forming metal contact thereof
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6858862B2 (en) * 2001-06-29 2005-02-22 Intel Corporation Discrete polymer memory array and method of making same
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6960479B2 (en) * 2001-07-20 2005-11-01 Intel Corporation Stacked ferroelectric memory device and method of making same
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US20030029715A1 (en) 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
WO2003030224A2 (en) 2001-07-25 2003-04-10 Applied Materials, Inc. Barrier formation using novel sputter-deposition method
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
JP2003051582A (ja) * 2001-08-07 2003-02-21 Hitachi Ltd 半導体装置およびその製造方法
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US6743643B2 (en) * 2001-11-29 2004-06-01 Symetrix Corporation Stacked memory cell having diffusion barriers
US6787831B2 (en) * 2002-01-15 2004-09-07 Infineon Technologies Aktiengesellschaft Barrier stack with improved barrier properties
JP2004146772A (ja) * 2002-03-18 2004-05-20 Fujitsu Ltd 半導体装置及びその製造方法
JP4859333B2 (ja) * 2002-03-25 2012-01-25 セイコーエプソン株式会社 電子デバイス用基板の製造方法
JP2004221467A (ja) * 2003-01-17 2004-08-05 Fujitsu Ltd 半導体装置及びその製造方法
US7095067B2 (en) * 2003-05-27 2006-08-22 Lucent Technologies Inc. Oxidation-resistant conducting perovskites
JP4663216B2 (ja) * 2003-06-10 2011-04-06 ルネサスエレクトロニクス株式会社 半導体記憶装置およびその製造方法
DE10341059B4 (de) 2003-09-05 2007-05-31 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
TWI253392B (en) * 2004-03-29 2006-04-21 Canon Kk Dielectric member, piezoelectric member, ink jet head, ink jet recording apparatus and producing method for ink jet recording apparatus
TWI244205B (en) * 2004-06-11 2005-11-21 Univ Tsinghua A lead barium zirconate-based fatigue resistance ferroelectric and ferroelectric memory device made from the same
KR100718267B1 (ko) * 2005-03-23 2007-05-14 삼성전자주식회사 강유전체 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
US20070120164A1 (en) * 2005-10-20 2007-05-31 Canon Kabushiki Kaisha Film forming method and oxide thin film element
JP4433200B2 (ja) * 2005-12-20 2010-03-17 セイコーエプソン株式会社 強誘電体キャパシタおよび半導体装置
KR100713936B1 (ko) * 2006-04-14 2007-05-07 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
KR100823168B1 (ko) * 2007-01-08 2008-04-18 삼성전자주식회사 강유전체 메모리 장치 및 그 형성 방법
JP2011060825A (ja) * 2009-09-07 2011-03-24 Elpida Memory Inc 半導体装置及びその製造方法
US10658705B2 (en) 2018-03-07 2020-05-19 Space Charge, LLC Thin-film solid-state energy storage devices
US11996517B2 (en) 2011-06-29 2024-05-28 Space Charge, LLC Electrochemical energy storage devices
US9853325B2 (en) 2011-06-29 2017-12-26 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US10601074B2 (en) 2011-06-29 2020-03-24 Space Charge, LLC Rugged, gel-free, lithium-free, high energy density solid-state electrochemical energy storage devices
US11527774B2 (en) 2011-06-29 2022-12-13 Space Charge, LLC Electrochemical energy storage devices
US8685813B2 (en) 2012-02-15 2014-04-01 Cypress Semiconductor Corporation Method of integrating a charge-trapping gate stack into a CMOS flow
JP2022523266A (ja) 2019-04-08 2022-04-21 ケプラー コンピューティング インコーポレイテッド ドープされた極性層及びそれを組み込んだ半導体デバイス

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4423087A (en) * 1981-12-28 1983-12-27 International Business Machines Corporation Thin film capacitor with a dual bottom electrode structure
US4495222A (en) * 1983-11-07 1985-01-22 Motorola, Inc. Metallization means and method for high temperature applications
US5005102A (en) * 1989-06-20 1991-04-02 Ramtron Corporation Multilayer electrodes for integrated circuit capacitors
US5146299A (en) * 1990-03-02 1992-09-08 Westinghouse Electric Corp. Ferroelectric thin film material, method of deposition, and devices using same
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
US5130275A (en) * 1990-07-02 1992-07-14 Digital Equipment Corp. Post fabrication processing of semiconductor chips
JP3021800B2 (ja) * 1990-07-24 2000-03-15 セイコーエプソン株式会社 半導体装置及びその製造方法
JP3006053B2 (ja) * 1990-08-07 2000-02-07 セイコーエプソン株式会社 半導体装置
JPH04158570A (ja) * 1990-10-22 1992-06-01 Seiko Epson Corp 半導体装置の構造及びその製造方法
US5168420A (en) * 1990-11-20 1992-12-01 Bell Communications Research, Inc. Ferroelectrics epitaxially grown on superconducting substrates
JP3264506B2 (ja) * 1991-11-18 2002-03-11 ローム株式会社 強誘電体不揮発性記憶装置
US5471084A (en) * 1991-12-03 1995-11-28 Nippondenso Co., Ltd. Magnetoresistive element and manufacturing method therefor
US5468684A (en) * 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
US5270298A (en) * 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
US5155658A (en) * 1992-03-05 1992-10-13 Bell Communications Research, Inc. Crystallographically aligned ferroelectric films usable in memories and method of crystallographically aligning perovskite films
JPH05283756A (ja) * 1992-03-31 1993-10-29 Murata Mfg Co Ltd 強誘電体薄膜素子
KR100325967B1 (ko) * 1992-04-20 2002-06-20 윌리엄 비. 켐플러 유전체 물질에의 전기 접속부
JP3407204B2 (ja) * 1992-07-23 2003-05-19 オリンパス光学工業株式会社 強誘電体集積回路及びその製造方法
US5248564A (en) * 1992-12-09 1993-09-28 Bell Communications Research, Inc. C-axis perovskite thin films grown on silicon dioxide
EP0618597B1 (en) * 1993-03-31 1997-07-16 Texas Instruments Incorporated Lightly donor doped electrodes for high-dielectric-constant materials
JP3319869B2 (ja) * 1993-06-24 2002-09-03 三菱電機株式会社 半導体記憶装置およびその製造方法
US5440173A (en) * 1993-09-17 1995-08-08 Radiant Technologies High-temperature electrical contact for making contact to ceramic materials and improved circuit element using the same
JPH0793969A (ja) * 1993-09-22 1995-04-07 Olympus Optical Co Ltd 強誘電体容量素子
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes
US5554564A (en) * 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5479317A (en) * 1994-10-05 1995-12-26 Bell Communications Research, Inc. Ferroelectric capacitor heterostructure and method of making same
US5519235A (en) * 1994-11-18 1996-05-21 Bell Communications Research, Inc. Polycrystalline ferroelectric capacitor heterostructure employing hybrid electrodes
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5555486A (en) * 1994-12-29 1996-09-10 North Carolina State University Hybrid metal/metal oxide electrodes for ferroelectric capacitors
US5593914A (en) * 1996-03-19 1997-01-14 Radiant Technologies, Inc. Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces
GB9807028D0 (en) * 1998-04-02 1998-06-03 Technical Fibre Products Limit Intumescent material

Also Published As

Publication number Publication date
KR100292012B1 (ko) 2001-11-15
EP0972309A1 (en) 2000-01-19
CA2225681A1 (en) 1997-01-16
WO1997001854A1 (en) 1997-01-16
JP3373525B2 (ja) 2003-02-04
CA2225681C (en) 2001-09-11
JPH11502376A (ja) 1999-02-23
IL118756A0 (en) 1996-10-16
US5838035A (en) 1998-11-17
KR19990035743A (ko) 1999-05-25
EP0972309A4 (en) 2000-01-19
IL118756A (en) 2000-11-21

Similar Documents

Publication Publication Date Title
TW298649B (zh)
EP1229569B1 (en) Capacitor, semiconductor device comprising the same and method of fabricating thereof
JP2722061B2 (ja) 半導体メモリセルのキャパシタ構造およびその形成方法
US7598095B2 (en) Ferroelectric memory and ferroelectric capacitor with Ir-alloy electrode or Ru-alloy electrode and method of manufacturing same
JP3285036B2 (ja) 金属間化合物バリア層を有しプラチナを含有しない強誘電性メモリセル、およびその製造法
JPH1050960A (ja) 強誘電体キャパシタ及び強誘電体メモリ装置と、これらの製造方法
TWI228821B (en) Method of producing semiconductor device
US7745233B2 (en) Ferroelectric capacitor and ferroelectric memory with Ir-Ru alloy electrode and method of manufacturing the same
WO1997033316A1 (fr) Composant a semi-conducteur et sa fabrication
JPH1012832A (ja) 強誘電体キャパシタの作製方法及び強誘電体メモリ装置の製造方法
US7531408B2 (en) Method of manufacturing a semiconductor device containing a PbxSr(1-x)[Zr,Ti]xRu(1-x)O3 film in a capacitor
US6472229B1 (en) Method for manufacturing a ferroelectric capacitor having improved polarization characteristics and a method for manufacturing a ferroelectric memory device incorporating such capacitor
JP2008147491A (ja) 半導体記憶装置
EP1463100A1 (en) Ferroelectric film, method of manufacturing ferroelectric film, ferroelectric capacitor, method of manufacturing ferroelectric capacitor, and ferroelectric memory
JP3212194B2 (ja) 半導体装置の製造方法
TW456027B (en) Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory and method for fabricating ferroelectric memory
JP2005197579A (ja) 半導体記憶装置
JP4315676B2 (ja) 半導体記憶装置およびその製造方法
JP3400218B2 (ja) 誘電体キャパシタ
KR100490174B1 (ko) Pzt박막의 강유전 특성이 향상된 반도체 소자와 그 제조방법
JPH10242308A (ja) 誘電体素子、誘電体素子の製造方法、半導体メモリ、半導体メモリの製造方法
JP2000252441A (ja) 半導体装置およびその製造方法
JP2002110935A (ja) 薄膜キャパシタ及びその製造方法