TW201535223A - 觸控感測器、觸控面板及觸控面板的製造方法 - Google Patents

觸控感測器、觸控面板及觸控面板的製造方法 Download PDF

Info

Publication number
TW201535223A
TW201535223A TW104106825A TW104106825A TW201535223A TW 201535223 A TW201535223 A TW 201535223A TW 104106825 A TW104106825 A TW 104106825A TW 104106825 A TW104106825 A TW 104106825A TW 201535223 A TW201535223 A TW 201535223A
Authority
TW
Taiwan
Prior art keywords
layer
transistor
film
oxide semiconductor
oxide
Prior art date
Application number
TW104106825A
Other languages
English (en)
Other versions
TWI667604B (zh
Inventor
Kazunori Watanabe
Hiroyuki Miyake
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201535223A publication Critical patent/TW201535223A/zh
Application granted granted Critical
Publication of TWI667604B publication Critical patent/TWI667604B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Human Computer Interaction (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明的一個方式提供一種撓性觸控面板。此外，本發明的一個方式同時實現觸控面板的薄型化及高檢測靈敏度。此外，本發明的一個方式提供一種顯示品質的降低得到抑制的觸控面板。本發明的一個方式提供一種觸控感測器，包括：電晶體；以及電容元件，其中，電晶體與電容元件電連接，電容元件包括一對電極及介質層，介質層位於一對電極之間，並且，一對電極中的一個包括氧化物導電體層。本發明的一個方式提供一種觸控面板，包括：上述觸控感測器；遮光層；以及顯示元件，其中，該觸控感測器比顯示元件更近於觸控面板的顯示面一側，遮光層比該觸控感測器更近於顯示面一側，顯示元件包括與電容元件重疊的部分，並且，遮光層包括與電晶體重疊的部分。

Description

觸控感測器、觸控面板及觸控面板的製造方法
本發明的一個方式係關於一種觸控感測器。尤其是，本發明的一個方式係關於一種撓性觸控感測器。此外，本發明的一個方式係關於一種觸控面板。尤其是，本發明的一個方式係關於一種撓性觸控面板。
注意，本發明的一個方式不侷限於上述技術領域。本說明書等所公開的發明的一個方式係關於一種物體、方法或製造方法。本發明的一個方式係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。由此，更具體地，作為本說明書所公開的發明的一個方式的技術領域的一個例子可以舉出半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、電子裝置、照明設備、這些裝置的驅動方法或者這些裝置的製造方法。
注意，在本說明書等中，半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。除了電晶體等半導體元件之外，半導體電路、算術裝置、記憶體裝置為半導體裝置的一個方式。攝像裝置、顯示裝置、液晶顯示 裝置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池、有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體(也稱為場效應電晶體(FET)或薄膜電晶體(TFT))的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，以矽為代表的半導體材料被周知。另外，作為其他材料，氧化物半導體受到關注。
例如，專利文獻1公開了作為氧化物半導體使用包含In、Zn、Ga、Sn等的非晶氧化物製造電晶體的技術。此外，專利文獻2公開了製造具有自對準頂閘極結構的氧化物薄膜的電晶體的技術。
此外，在具有撓性的基板(以下也稱為“撓性基板”)上設置有半導體元件、顯示元件或發光元件等功能元件的撓性裝置的開發日益火熱。作為撓性裝置的典型例子，除了照明設備及影像顯示裝置之外，還可以舉出包括電晶體等半導體元件的各種半導體電路等。
專利文獻3公開了在薄膜基板上具備作為切換元件的電晶體或有機EL(Electroluminescence：電致發光)元件且具有撓性的主動矩陣方式的發光裝置。
近年來，顯示裝置被期待應用於各種用途，並存在多樣化的需要。例如，作為可攜式資訊終端，具備觸控面板的智慧手機或平板終端的開發正在加速。
[專利文獻1]日本專利申請公開第2006-165529號公報
[專利文獻2]日本專利申請公開第2009-278115號公報
[專利文獻3]日本專利申請公開第2003-174153號公報
作為撓性顯示面板，具有作為使用者介面用手指等觸摸畫面來進行輸入的功能的撓性觸控面板受到期待。
本發明的一個方式的目的之一是提供一種撓性觸控感測器或撓性觸控面板。此外，本發明的一個方式的目的之一是提供一種輕量的觸控面板。另外，本發明的一個方式的目的之一是提供一種厚度較薄的觸控面板。另外，本發明的一個方式的目的之一是提供一種具有高檢測靈敏度的觸控面板。此外，本發明的一個方式的目的之一是同時實現觸控感測器或觸控面板的薄型化及高檢測靈敏度。另外，本發明的一個方式的目的之一是提供一種能夠用於大型觸控面板的觸控感測器。此外，本發明的一個方式的目的之一是提供一種大型觸控面板。
本發明的一個方式的目的之一是提供一種製程數少的觸控感測器及觸控面板的製造方法。
本發明的一個方式的目的之一是提供一種顯示品質的降低得到抑制的觸控面板。此外，本發明的一個方式的目的之一是提供一種可靠性高的觸控面板。另外，本發明的一個方式的目的之一是提供一種能夠承受反復彎曲的觸控面板。另外，本發明的一個方式的目的之一是提供一種新穎的半導體裝置、發光裝置、顯示裝置、觸控感測器、觸控面板、電子裝置或照明設備。
注意，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個方式並不一定必須要實現所有上述目的。另外，可以從說明書、圖式、申請專利範圍等的記載得知並抽出上述以外的目的。
本發明的一個方式是包括電晶體及電容元件的主動矩陣方式的觸控感測器。該電晶體與該電容元件電連接。
明確而言，本發明的一個方式是一種觸控感測器，包括：電晶體；以及電容元件，其中，電晶體與電容元件電連接，電容元件包括一對電極及介質層，介質層位於一對電極之間，並且，一對電極中的一個包括氧化物導電體層。
在上述結構中，較佳的是，電晶體包括氧化物半導體層，氧化物導電體層及氧化物半導體層位於同一表面上。較佳的是在該電晶體的氧化物半導體層中包括通道區域。
在上述結構中，電晶體的源極或汲極也可以 與電容元件的一對電極中的一個(氧化物導電體層)電連接。此外，在上述結構中，電晶體的源極或汲極也可以與電容元件的一對電極中的另一個電連接。
上述各結構的觸控感測器較佳為具有撓性。
本發明的一個方式是一種觸控感測器，包括：第一電晶體至第三電晶體；以及電容元件，其中，第一電晶體的閘極與第一佈線電連接，第一電晶體的源極和汲極中的一個與第二佈線電連接，第一電晶體的源極和汲極中的另一個與第二電晶體的閘極及電容元件的一個電極電連接，第二電晶體的源極和汲極中的一個與第三佈線電連接，第二電晶體的源極和汲極中的另一個與第三電晶體的源極和汲極中的一個電連接，第三電晶體的閘極與第四佈線電連接，第三電晶體的源極和汲極中的另一個與第五佈線電連接，電容元件的另一個電極與第六佈線電連接，並且，電容元件的一個電極或另一個電極包括氧化物導電體層。
在上述結構中，較佳的是，第一電晶體至第三電晶體中的任一個包括與氧化物導電體層位於同一表面上的氧化物半導體層。尤其是，第一電晶體較佳為包括該氧化物半導體層。
在上述結構中，電容元件的一個電極也可以包括氧化物導電體層。此外，在上述結構中，電容元件的另一個電極也可以包括氧化物導電體層。
本發明的一個方式是一種觸控面板，包括： 上述各結構的觸控感測器；遮光層；以及顯示元件，其中，遮光層位於觸控感測器與顯示元件之間，遮光層包括與電晶體重疊的部分，並且，顯示元件包括與電容元件重疊的部分。此外，遮光層包括與多個電晶體中的至少一個重疊的部分即可，較佳為包括與多個電晶體(例如，上述第一電晶體至第三電晶體)重疊的部分。
本發明的一個方式是一種觸控面板，包括：上述各結構的觸控感測器；遮光層；以及顯示元件，其中，觸控感測器比顯示元件更近於觸控面板的顯示面一側，遮光層比觸控感測器更近於顯示面一側，顯示元件包括與電容元件重疊的部分，並且，遮光層包括與電晶體重疊的部分。
在上述結構中，電晶體較佳為包括氧化物半導體層。此外，在上述結構中，較佳的是，電容元件包括介電層及一對電極，介電層位於一對電極之間，一對電極中的一個包括氧化物導電體層。
在上述各結構中，氧化物半導體層及氧化物導電體層也可以位於同一表面上。在上述電晶體中，較佳的是在上述氧化物半導體層中包括通道區域。
在上述各結構中，電晶體的源極或汲極也可以與氧化物導電體層電連接。
在上述各結構的觸控面板中，顯示元件包括第一電極、第二電極及包含發光有機化合物的層(也稱為EL層)，上述觸控面板包括覆蓋第一電極的端部的絕緣 膜，包含發光有機化合物的層位於第一電極與第二電極之間，絕緣膜包括與電晶體重疊的部分。
上述各結構的觸控面板較佳為具有撓性。
本發明的一個方式是一種觸控面板的製造方法，包括：在第一形成用基板上依次形成第一剝離層、第一絕緣層及顯示元件的第一步驟；在第二形成用基板上依次形成第二剝離層、第二絕緣層及觸控感測器的第二步驟；在第三形成用基板上依次形成第三剝離層、第三絕緣層及遮光層的第三步驟；使用第一黏合層將第一形成用基板上的顯示元件與第二形成用基板上的觸控感測器貼合的第四步驟；使用第二剝離層將第二形成用基板與第二絕緣層分離而使第二絕緣層露出的第五步驟；使用第二黏合層將所露出的第二絕緣層與第三形成用基板上的遮光層貼合的第六步驟；使用第三剝離層將第三形成用基板與第三絕緣層分離而使第三絕緣層露出的第七步驟；使用第三黏合層將所露出的第三絕緣層與第一撓性基板貼合的第八步驟；使用第一剝離層將第一形成用基板與第一絕緣層分離而使第一絕緣層露出的第九步驟；以及使用第四黏合層將所露出的第一絕緣層與第二撓性基板貼合的第十步驟，其中，在第二步驟中作為觸控感測器形成電晶體及電容元件，電晶體與電容元件電連接，電晶體包括氧化物半導體層，電容元件包括介質層及一對電極，介質層位於一對電極之間，並且，一對電極中的一個包括氧化物導電體層。注意，對第一步驟及第二步驟的順序沒有限制。在第一步 驟及第二步驟之後進行第四步驟以後的步驟。第三步驟在第六步驟之前進行。對第七步驟及第九步驟的順序沒有限制。第八步驟較佳的是與第七步驟連著進行。第十步驟較佳的是與第九步驟連著進行。
在上述製造方法中，較佳的是在第四步驟中以顯示元件與電容元件包括重疊的部分的方式將顯示元件與觸控感測器貼合。
在上述各製造方法中，較佳的是在第六步驟中以遮光層與電晶體包括重疊的部分的方式將第二絕緣層與遮光層貼合。
注意，本說明書中的發光裝置包括使用發光元件的顯示裝置。另外，在發光元件安裝有連接器諸如各向異性導電薄膜或TCP(Tape Carrier Package：捲帶式封裝)的模組、在TCP端部設置有印刷線路板的模組或者藉由COG(Chip On Glass：晶粒玻璃接合)方式在發光元件上直接安裝有IC(積體電路)的模組有時包括發光裝置。再者，照明設備等有時也包括發光裝置。
本發明的一個方式可以提供一種撓性觸控感測器或撓性觸控面板。此外，本發明的一個方式可以提供一種輕量的觸控感測器或觸控面板。另外，本發明的一個方式可以提供一種厚度較薄的觸控感測器或觸控面板。另外，本發明的一個方式可以提供一種具有高檢測靈敏度的觸控感測器或觸控面板。此外，本發明的一個方式可以同時實現觸控感測器或觸控面板的薄型化及高檢測靈敏度。 另外，本發明的一個方式可以提供一種能夠用於大型觸控面板的觸控感測器。此外，本發明的一個方式可以提供一種大型觸控面板。
本發明的一個方式可以提供一種製程數少的觸控感測器及觸控面板的製造方法。
本發明的一個方式可以提供一種顯示品質的降低得到抑制的觸控面板。此外，本發明的一個方式可以提供一種可靠性高的觸控面板。另外，本發明的一個方式可以提供一種能夠承受反復彎曲的觸控面板。另外，本發明的一個方式可以提供一種新穎的半導體裝置、發光裝置、顯示裝置、觸控感測器、觸控面板、電子裝置或照明設備。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個方式並不需要具有所有上述效果。另外，可以從說明書、圖式、申請專利範圍等的記載得知並抽出上述以外的效果。
10U‧‧‧檢測單元
14‧‧‧窗部
16‧‧‧基材
17‧‧‧保護基材
17p‧‧‧保護層
19‧‧‧感測器電路
51a‧‧‧形成用基板
51b‧‧‧形成用基板
51c‧‧‧形成用基板
53a‧‧‧剝離層
53b‧‧‧剝離層
53c‧‧‧剝離層
55a‧‧‧絕緣膜
55b‧‧‧絕緣膜
55c‧‧‧絕緣膜
56‧‧‧功能層
57‧‧‧功能層
58‧‧‧功能層
59a‧‧‧黏合層
59b‧‧‧黏合層
59c‧‧‧黏合層
59d‧‧‧黏合層
60a‧‧‧撓性基板
60b‧‧‧撓性基板
100‧‧‧輸入裝置
102‧‧‧電晶體
103‧‧‧電晶體
104‧‧‧電晶體
105‧‧‧電容元件
106‧‧‧電晶體
107‧‧‧發光元件
108‧‧‧接觸部
109‧‧‧電容部
139‧‧‧開口部
140a‧‧‧開口部
140b‧‧‧開口部
141‧‧‧膜
142‧‧‧氧
143‧‧‧雜質元素
145‧‧‧遮罩
201‧‧‧形成用基板
203‧‧‧剝離層
205‧‧‧被剝離層
207‧‧‧黏合層
221‧‧‧形成用基板
223‧‧‧剝離層
225‧‧‧被剝離層
231‧‧‧基板
233‧‧‧黏合層
301‧‧‧絕緣膜
302‧‧‧基板
303‧‧‧導電膜
303a‧‧‧導電膜
303b‧‧‧導電膜
304‧‧‧導電膜
304a‧‧‧導電膜
304b‧‧‧導電膜
305‧‧‧絕緣膜
306‧‧‧導電膜
306a‧‧‧導電膜
306b‧‧‧導電膜
307‧‧‧氧化物半導體層
307a‧‧‧氧化物半導體層
307b‧‧‧氧化物半導體層
308‧‧‧氧化物半導體層
308a‧‧‧氧化物半導體層
308b‧‧‧氧化物導電體層
308c‧‧‧氧化物半導體層
309‧‧‧氧化物半導體層
309a‧‧‧氧化物半導體層
309b‧‧‧氧化物半導體層
310‧‧‧可攜式資訊終端
310a‧‧‧導電膜
310a1‧‧‧導電膜
310a2‧‧‧導電膜
310b‧‧‧導電膜
310b1‧‧‧導電膜
310b2‧‧‧導電膜
311‧‧‧導電膜
311a‧‧‧導電膜
311b‧‧‧導電膜
312‧‧‧絕緣膜
312a‧‧‧絕緣膜
312b‧‧‧絕緣膜
313‧‧‧鉸鏈部
314‧‧‧絕緣膜
315‧‧‧外殼
316‧‧‧顯示面板
320‧‧‧可攜式資訊終端
322‧‧‧顯示部
325‧‧‧非顯示部
330‧‧‧可攜式資訊終端
332a‧‧‧通道區域
332b‧‧‧低電阻區域
332c‧‧‧低電阻區域
333‧‧‧顯示部
335‧‧‧外殼
336‧‧‧外殼
337‧‧‧資訊
338‧‧‧絕緣膜
338a‧‧‧絕緣膜
338b‧‧‧絕緣膜
338x‧‧‧絕緣膜
339‧‧‧操作按鈕
340‧‧‧可攜式資訊終端
342‧‧‧基板
344‧‧‧黏合層
345‧‧‧可攜式資訊終端
346‧‧‧導電膜
346a‧‧‧導電膜
346b‧‧‧導電膜
348‧‧‧絕緣膜
348a‧‧‧絕緣膜
348b‧‧‧絕緣膜
350‧‧‧導電膜
354‧‧‧外殼
355‧‧‧資訊
356‧‧‧資訊
357‧‧‧資訊
358‧‧‧顯示部
360‧‧‧導電膜
361‧‧‧下部電極
362‧‧‧開口部
363‧‧‧光學調整層
365‧‧‧EL層
367‧‧‧上部電極
371‧‧‧絕緣膜
373‧‧‧絕緣膜
375‧‧‧間隔物
392‧‧‧撓性基板
392a‧‧‧撓性基板
392b‧‧‧撓性基板
392c‧‧‧撓性基板
394‧‧‧黏合層
394a‧‧‧黏合層
394b‧‧‧黏合層
394c‧‧‧黏合層
396‧‧‧黏合層
398‧‧‧撓性基板
500‧‧‧觸控面板
501‧‧‧顯示部
502‧‧‧像素
502B‧‧‧子像素
502G‧‧‧子像素
502R‧‧‧子像素
503g‧‧‧掃描線驅動電路
510‧‧‧基材
511‧‧‧佈線
519‧‧‧端子
567p‧‧‧防反射層
808‧‧‧FPC
814‧‧‧導電膜
825‧‧‧連接器
825a‧‧‧連接器
857a‧‧‧導電膜
857b‧‧‧導電膜
1100‧‧‧顆粒
1100a‧‧‧顆粒
1100b‧‧‧顆粒
1101‧‧‧離子
1120‧‧‧基板
1130‧‧‧靶材
5100‧‧‧顆粒
5120‧‧‧基板
5161‧‧‧區域
7100‧‧‧可攜式資訊終端
7101‧‧‧外殼
7102‧‧‧顯示部
7103‧‧‧腕帶
7104‧‧‧表扣
7105‧‧‧操作按鈕
7106‧‧‧輸入輸出端子
7107‧‧‧圖示
7200‧‧‧照明設備
7201‧‧‧底座
7202‧‧‧發光部
7203‧‧‧操作開關
7210‧‧‧照明設備
7212‧‧‧發光部
7220‧‧‧照明設備
7222‧‧‧發光部
7300‧‧‧觸控面板
7301‧‧‧外殼
7302‧‧‧顯示部
7303‧‧‧操作按鈕
7304‧‧‧構件
7305‧‧‧控制部
7400‧‧‧行動電話機
7401‧‧‧外殼
7402‧‧‧顯示部
7403‧‧‧操作按鈕
7404‧‧‧外部連接埠
7405‧‧‧揚聲器
7406‧‧‧麥克風
在圖式中：圖1A及圖1B是示出觸控感測器的一個例子的圖；圖2是說明電阻率的溫度依賴性的圖；圖3A至圖3E是示出觸控感測器的一個例子的圖；圖4A至圖4D是示出觸控感測器的製造方法的一個例子的圖； 圖5A及圖5B是示出觸控感測器的製造方法的一個例子的圖；圖6A至圖6H是示出觸控感測器的製造方法的一個例子的圖；圖7A至圖7G是示出觸控感測器的製造方法的一個例子的圖；圖8A及圖8B是示出觸控感測器及帶結構的一個例子的圖；圖9A至圖9C是示出觸控面板的一個例子的圖；圖10A、圖10B1、圖10B2及圖10C是示出感測器電路及轉換器的結構及驅動方法的一個例子的圖；圖11A至圖11C是示出感測器電路的一個例子的圖；圖12A及圖12B是示出觸控面板的一個例子的圖；圖13A至圖13C是示出觸控面板的一個例子的圖；圖14是示出觸控面板的一個例子的圖；圖15是示出觸控面板的一個例子的圖；圖16是示出觸控面板的一個例子的圖；圖17是示出觸控面板的一個例子的圖；圖18A至圖18D是示出觸控面板的製造方法的一個例子的圖；圖19A至圖19D是示出觸控面板的製造方法的一個例子的圖；圖20A至圖20D是示出觸控面板的製造方法的一個 例子的圖；圖21A至圖21C是示出觸控面板的製造方法的一個例子的圖；圖22是示出觸控面板的一個例子的圖；圖23A至圖23H是示出觸控面板的製造方法的一個例子的圖；圖24是示出觸控面板的一個例子的圖；圖25A至圖25G是示出電子裝置及照明設備的一個例子的圖；圖26A至圖26I是示出電子裝置的一個例子的圖；圖27A至圖27D是CAAC-OS的剖面中的Cs校正高解析度TEM影像以及CAAC-OS的剖面示意圖；圖28A至圖28D是CAAC-OS的平面中的Cs校正高解析度TEM影像；圖29A至圖29C是說明藉由XRD得到的CAAC-OS以及單晶氧化物半導體的結構分析的圖；圖30A及圖30B是示出CAAC-OS的電子繞射圖案的圖；圖31是示出藉由電子照射的In-Ga-Zn氧化物的結晶部的變化的圖；圖32A至圖32C是說明CAAC-OS的成膜模型的示意圖、顆粒及CAAC-OS的剖面圖；圖33是說明nc-OS的成膜模型的示意圖及顆粒的圖； 圖34是說明顆粒的圖；圖35是說明在被形成面上施加到顆粒的力量的圖；圖36A及圖36B是說明被形成面上的顆粒的動作的圖；圖37A及圖37B是說明InGaZnO4的結晶的圖；圖38A及圖38B是說明原子碰撞之前的InGaZnO4的結構等的圖；圖39A及圖39B是說明原子碰撞之後的InGaZnO4的結構等的圖；圖40A及圖40B是說明原子碰撞之後的原子的軌跡的圖；圖41A及圖41B是CAAC-OS及靶材的剖面HAADF-STEM影像；圖42是說明計算模型的圖；圖43A及圖43B是說明初始狀態及最終狀態的圖；圖44是說明活化能的圖；圖45A及圖45B是說明初始狀態及最終狀態圖；圖46是說明活化能的圖；圖47是說明VOH的遷移能階的圖。
參照圖式對實施方式進行詳細說明。注意，本發明不侷限於以下說明，而所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不 脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。
在以下說明的發明的結構中，在不同的圖式之間共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。另外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加元件符號。
為了便於理解，有時在圖式等中示出的各結構的位置、大小及範圍等並不表示其實際的位置、大小及範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小及範圍等。
本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混淆而附加的，而不是為了在數目方面上進行限定的。
在本說明書等中，為了方便起見，使用“上”“下”等表示配置的詞句以參照圖式說明構成要素的位置關係。另外，構成要素的位置關係根據描述各構成要素的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，根據情況可以適當地更換表達方式。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極的三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠流過 汲極、通道區域以及源極。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，“源極”及“汲極”的功能有時互相調換。因此，在本說明書中，“源極”和“汲極”可以互相調換。
在本說明書等中，“電連接”包括隔著“具有某種電作用的元件”連接的情況。這裡，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
實施方式1
在本實施方式中說明本發明的一個方式的觸控感測器。
本發明的一個方式是包括電晶體及電容元件的主動矩陣方式的觸控感測器。該電晶體與該電容元件電連接。
明確而言，本發明的一個方式是一種觸控感測器，包括：電晶體；以及電容元件，其中，電晶體與電容元件電連接，電容元件包括一對電極及介質層，介質層位於一對電極之間，並且，一對電極中的一個包括氧化物導電體層。
在本說明書等中，氧化物導電體層也可以稱為載子密度高且低電阻的氧化物半導體層、具有導電性的氧化物半導體層或導電性高的氧化物半導體層等。
氧化物半導體層具有高透光性。此外，藉由增加氧化物半導體層中的氧缺陷或/及氧化物半導體層中的氫、水等雜質，可以實現載子密度高且低電阻的氧化物半導體層(以下，也稱為氧化物導電體層)。可以將這種氧化物半導體層適當地用於觸控感測器的電容元件的電極。
在上述結構中，較佳的是，電晶體包括氧化物半導體層，氧化物導電體層及氧化物半導體層位於同一表面上。此外，該氧化物半導體層較佳為包括通道區域。
藉由在同一製程中形成電晶體的半導體層及電容元件的電極，可以以較少的製程數製造觸控感測器，所以是較佳的。
此外，與電容元件的電極在同一製程中形成的層不侷限於電晶體的半導體層。例如，也可以作為電晶體的閘極電極、源極電極、汲極電極或佈線等使用透光性高的材料，且與電容元件的電極在同一製程中形成。
以下示出本發明的一個方式的觸控感測器的結構及製造方法。
〈觸控感測器的結構實例1〉
圖1A示出本發明的一個方式的觸控感測器所包括的 電晶體102及電容元件105。電晶體102及電容元件105例如設置在觸控感測器的感測器部中。本發明的一個方式的觸控感測器具有底閘極結構的電晶體。在圖1A中，在基板302上隔著絕緣膜338形成有電晶體102及電容元件105。
電晶體102包括用作閘極電極的導電膜304、導電膜304上的用作閘極絕緣膜的絕緣膜305、絕緣膜305上的氧化物半導體層308a、氧化物半導體層308a上的用作源極電極及汲極電極的導電膜310a、310b。此外，在電晶體102上，更明確而言，在氧化物半導體層308a、導電膜310a、310b上設置有絕緣膜312、314作為保護膜。此外，在絕緣膜314上設置有絕緣膜348。
電容元件105在一對電極之間包括介質層。在電容元件105中，作為該一對電極中的一個具有導電膜350，作為該一對電極中的另一個具有氧化物導電體層308b。此外，電容元件105的介質層為絕緣膜314、348。換言之，在電晶體102及電容元件105中都設置有絕緣膜314、348。此外，雖然在圖1A中示出介質層具有絕緣膜314、348的疊層結構，但不侷限於此，介質層也可以具有單層結構或三層以上的疊層結構。
氧化物導電體層308b與氧化物半導體層308a在同一製程中形成，並設置在用作閘極絕緣膜的絕緣膜305上。此外，用作電晶體102的汲極電極的導電膜310b與氧化物導電體層308b電連接。在此，雖然示出導電膜 310b的一部分以與氧化物導電體層308b接觸的方式設置的例子，但導電膜310b也可以隔著其他導電膜與氧化物導電體層308b電連接。此外，導電膜310b也可以與導電膜350電連接。
對本發明的一個方式的觸控感測器所包括的電晶體的結構沒有特別的限制。例如，可以採用交錯型電晶體或反交錯型電晶體。此外，還可以採用頂閘極型或底閘極型的電晶體結構。對用於電晶體的半導體材料沒有特別的限制，例如可以舉出氧化物半導體、矽、鍺等。
對用於電晶體的半導體材料的結晶性也沒有特別的限制，可以使用非晶半導體或結晶半導體(微晶半導體、多晶半導體、單晶半導體或其一部分具有結晶區域的半導體)。尤其是當使用結晶半導體時，可以抑制電晶體的特性劣化，所以是較佳的。
氧化物半導體層308a及氧化物導電體層308b是藉由同一形成製程及同一蝕刻製程分別加工為島狀的層。氧化物半導體是可以根據膜中的氧缺陷或/及膜中的氫、水等雜質的濃度來控制電阻率的半導體材料。因此，藉由選擇對加工為島狀的氧化物半導體層進行增加氧缺陷或/及雜質濃度的處理或者降低氧缺陷或/及雜質濃度的處理，可以控制在同一製程中形成的氧化物半導體層308a及氧化物導電體層308b的電阻率。
明確而言，藉由對成為用作電容元件的電極的氧化物導電體層308b的島狀氧化物半導體層進行電漿 處理，且增加氧化物半導體層中的氧缺陷或/及氧化物半導體層中的氫、水等雜質，可以實現載子密度高且低電阻的氧化物半導體層。此外，藉由以與氧化物半導體層接觸的方式形成含氫的絕緣膜，且使氫從該含氫的絕緣膜擴散到氧化物半導體層中，可以實現載子密度高且低電阻的氧化物半導體層。
另一方面，在電晶體102上設置絕緣膜312，以使氧化物半導體層308a不會暴露於上述電漿處理。此外，藉由設置絕緣膜312，氧化物半導體層308a不與含氫的絕緣膜314接觸。藉由作為絕緣膜312使用能夠釋放氧的絕緣膜，可以對氧化物半導體層308a供應氧。被供應氧的氧化物半導體層308a由於膜中或介面的氧缺陷被降低而成為高電阻的氧化物半導體層。此外，作為能夠釋放氧的絕緣膜例如可以使用氧化矽膜或氧氮化矽膜。
作為對氧化物導電體層308b進行的電漿處理，典型地可以舉出使用包含選自稀有氣體(He、Ne、Ar、Kr、Xe)、磷、硼、氫和氮中的一種氣體的電漿處理。更明確而言，可以舉出Ar氛圍下的電漿處理、Ar和氫的混合氛圍下的電漿處理、氨氛圍下的電漿處理、Ar和氨的混合氛圍下的電漿處理或氮氛圍下的電漿處理等。
藉由上述電漿處理，在氧化物導電體層308b中，在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。該氧缺陷有可能成為產生載子的原因。此外，有時從氧化物導電體層308b的附近，更明確而言，從與氧化物 導電體層308b的下側或上側接觸的絕緣膜供應氫，該氧進入上述氧缺陷而產生作為載子的電子。因此，因電漿處理而氧缺陷增加的氧化物導電體層308b的載子密度比氧化物半導體層308a高。
另一方面，氧缺陷及氫濃度被降低的氧化物半導體層308a可以說是高純度本質化或實質上高純度本質化的氧化物半導體層。在此，“實質上本質”是指氧化物半導體的載子密度低於1×1017/cm3，較佳低於1×1015/cm3，更佳低於1×1013/cm3。或者，將雜質濃度低且缺陷態密度低的(氧缺陷少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體的載子發生源較少，因此有時可以降低載子密度。由此，在該氧化物半導體膜中形成通道區域的電晶體容易具有正臨界電壓的電特性(也稱為常關閉特性)。此外，高純度本質或實質上高純度本質的氧化物半導體層308a具有較低的缺陷態密度，因此可以降低陷阱態密度。
此外，高純度本質或實質上高純度本質的氧化物半導體層308a的關態電流(off-state current)顯著小，即便是通道寬度為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍內時，關態電流也可以為半導體參數分析儀的測量極限以下，即1×10-13A以下。因此，在該氧化物半導體層308a中形成有通道區域的電晶體102成為 電特性變動小且可靠性高的電晶體。
在圖1A中，絕緣膜312以選擇性地去除與用作電容元件的電極的氧化物導電體層308b重疊的區域的方式設置。絕緣膜314也可以在以與氧化物導電體層308b接觸的方式形成之後從氧化物導電體層308b上被去除。作為絕緣膜314，例如使用含氫的絕緣膜，即能夠釋放氫的絕緣膜(典型為氮化矽膜)，由此可以對氧化物導電體層308b供應氫。能夠釋放氫的絕緣膜中的氫濃度較佳為1×1022atoms/cm3以上。藉由以與氧化物導電體層308b接觸的方式形成上述絕緣膜，可以高效地使氧化物導電體層308b中含有氫。如此，在進行上述電漿處理的同時，改變與氧化物半導體層(或氧化物導電體層)接觸的絕緣膜的結構，由此可以任意地調整氧化物半導體層(或氧化物導電體層)的電阻。
氧化物導電體層308b中所含的氫與鍵合於金屬原子的氧發生反應生成水，同時氧缺陷形成在發生氧脫離的晶格(或氧脫離的部分)。當氫進入該氧缺陷時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合而生成作為載子的電子。因此，含有氫的氧化物導電體層308b的載子密度比氧化物半導體層308a高。
在形成有電晶體102的通道的氧化物半導體層308a中，較佳的是儘可能地減少氫。明確而言，在氧化物半導體層308a中，使利用二次離子質譜分析法(SIMS： Secondary Ion Mass Spectrometry)得到的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳低於5×1018atoms/cm3，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下，更進一步較佳為1×1016atoms/cm3以下。
另一方面，用作電容元件的電極的氧化物導電體層308b的氫濃度或/及氧缺陷量比氧化物半導體層308a多且被低電阻化。
氧化物半導體層308a及氧化物導電體層308b典型地使用In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M為Mg、Al、Ti、Ga、Y、Zr、La、Ce、Nd或Hf)等的金屬氧化物形成。此外，氧化物半導體層308a及氧化物導電體層308b具有透光性。
在氧化物半導體層308a為In-M-Zn氧化物的情況下，在In和M之和為100atomic%時In為25atomic%以上且M低於75atomic%，或者In為34atomic%以上且M低於66atomic%。
氧化物半導體層308a的能隙為2eV以上、2.5eV以上或者3eV以上。
氧化物半導體層308a的厚度可以為3nm以上且200nm以下、3nm以上且100nm以下或者3nm以上且60nm以下。
在氧化物半導體層308a為In-M-Zn氧化物的情況下，較佳為用來形成In-M-Zn氧化物的濺射靶材的金 屬元素的原子數比滿足InM及ZnM。這種濺射靶材的金屬元素的原子數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：1.5、In：M：Zn=2：1：2.3、In：M：Zn=2：1：3、In：M：Zn=3：1：2等。注意，所形成的氧化物半導體層308a的原子數比分別包含上述濺射靶材中的金屬元素的原子數比的±40%的變動的誤差。
在觸控感測器的製造方法的說明等中詳細說明圖1A所示的觸控感測器的其他構成要素。
當對形成有氧缺陷的氧化物半導體添加氫時，氫進入氧缺陷的位點而在導帶附近形成施體能階。其結果是，氧化物半導體的導電性增高，而成為導電體。可以將成為導電體的氧化物半導體稱為氧化物導電體。一般而言，由於氧化物半導體的能隙大，因此對可見光具有透光性。另一方面，氧化物導電體是在導帶附近具有施體能階的氧化物半導體。因此，起因於該施體能階的吸收的影響小，而對可見光具有與氧化物半導體大致相同的透光性。
在此，參照圖2說明使用氧化物半導體形成的膜(以下稱為氧化物半導體膜(OS))及使用氧化物導電體形成的膜(以下稱為氧化物導電體膜(OC))各自的電阻率的溫度依賴性。在圖2中，橫軸示出測量溫度，縱軸示出電阻率。另外，圓圈示出氧化物半導體膜(OS)的測量結果，方塊示出氧化物導電體膜(OC)的測量結果。
以如下方法製造包括氧化物半導體膜(OS)的樣本：在玻璃基板上，藉由使用原子數比為In：Ga：Zn=1：1：1.2的濺射靶材的濺射法形成厚度為35nm的In-Ga-Zn氧化物膜，藉由使用原子數比為In：Ga：Zn=1：4：5的濺射靶材的濺射法形成厚度為20nm的In-Ga-Zn氧化物膜，在450℃的氮氛圍下進行加熱處理之後，在450℃的氮及氧的混合氣體氛圍下進行加熱處理，並且利用電漿CVD法形成氧氮化矽膜。
此外，以如下方法製造包含氧化物導電體膜(OC)的樣本：在玻璃基板上，藉由使用原子數比為In：Ga：Zn=1：1：1的濺射靶材的濺射法形成厚度為100nm的In-Ga-Zn氧化物膜，在450℃的氮氛圍下進行加熱處理之後，在450℃的氮及氧的混合氣體氛圍下進行加熱處理，並且利用電漿CVD法形成氮化矽膜。
從圖2可知，氧化物導電體膜(OC)的電阻率的溫度依賴性低於氧化物半導體膜(OS)的電阻率的溫度依賴性。典型的是，在溫度為80K以上且290K以下時，氧化物導電體膜(OC)的電阻率的變化率低於±20%。或者，在溫度為150K以上且250K以下時，電阻率的變化率低於±10%。也就是說，氧化物導電體是簡併半導體，可以推測其傳導帶邊緣能階與費米能階一致或大致一致。因此，可以將氧化物導電體膜用於電容元件的電極等。
〈觸控感測器的變形例子1〉
本發明的一個方式的觸摸感測器具有撓性。
可以在形成用基板上形成被剝離層之後，將被剝離層從形成用基板剝離而將其轉置到其他基板。藉由利用該方法，例如可以將在耐熱性高的形成用基板上形成的被剝離層轉置到耐熱性低的基板。因此，被剝離層的製造溫度不會因耐熱性低的基板受到限制。
例如，在形成用基板上形成電晶體102及電容元件105等之後，將這些元件從形成用基板剝離。然後，使用黏合劑將撓性基板與這些元件貼合併轉置，可以製造圖1B所示的觸控感測器。在圖1B中，電晶體102及電容元件105位於撓性基板392與撓性基板398之間。使用黏合層394將撓性基板392與絕緣膜338貼合。使用黏合層396將撓性基板398、導電膜350及絕緣膜348貼合。
在圖1B中示出觸控感測器的端子部及包括電晶體103的驅動電路部的結構實例。包括在感測器部中的電晶體102及電容元件105的結構與圖1A相同，所以省略其說明。
驅動電路部所包括的電晶體103與電晶體102不同之處在於在絕緣膜312上包括導電膜303。導電膜303可以用作第二閘極電極。可以使電晶體103的場效移動率比電晶體102高，由此可以增大通態電流(on-state current)。其結果是，可以製造能夠高速工作的驅動電路 部。此外，可以製造驅動電路部所占的面積小的觸控感測器。此外，雖然這裡示出驅動電路部的電晶體的結構與感測器部不同的例子，但是驅動電路部所包括的電晶體的結構也可以與感測器部所包括的電晶體的結構相同。此外，驅動電路部所包括的多個電晶體可以都具有相同的結構或具有兩種以上的結構。另外，感測器部所包括的多個電晶體可以都具有相同的結構或具有兩種以上的結構。此外，既可以在驅動電路部中使用具有一個閘極電極的電晶體，又可以在感測器部中使用具有兩個閘極電極的電晶體。
電晶體103的第二閘極電極的導電膜303與電容元件105的電極的導電膜350較佳為位於同一表面上。
藉由在同一製程中形成電晶體的電極及電容元件的電極，可以以較少的製程數製造觸控感測器，所以是較佳的。
導電膜346與將來自外部的信號或電位傳達給驅動電路部的外部輸入端子電連接。在此示出作為外部輸入端子設置FPC(Flexible Printed Circuit：撓性印刷電路)808的例子。為了防止製程數的增加，導電膜346較佳為使用與用於發光部或驅動電路部的電極或佈線相同的材料、相同的製程製造。在此示出使用與構成電晶體102、103的電極相同的材料、相同的製程製造導電膜346的例子。
連接器825與FPC808連接。FPC808藉由連 接器825與導電膜346電連接。
在本發明的一個方式的觸控感測器中，在從撓性基板392一側入射外部光線時，導電膜304較佳為使用遮光材料形成，以免光照射到設置在感測器部中的電晶體102的氧化物半導體層308a。此外，較佳的是氧化物半導體層308a的底面(與絕緣膜305接觸的面)整體與導電膜304重疊。注意，在從撓性基板392一側不入射外部光線時等不侷限於此，對氧化物半導體層308a與導電膜304的頂面圖中的大小關係沒有限制。此外，也可以在驅動電路部的電晶體103中氧化物半導體層308a的底面整體與導電膜304重疊。
〈觸控感測器的結構實例2〉
圖3A示出本發明的一個方式的觸控感測器所包括的電晶體104、106及電容元件105。本發明的一個方式的觸控感測器包括頂閘極結構的電晶體。電晶體104及電容元件105例如設置在觸控感測器的感測器部中。電晶體106例如設置在觸控感測器的驅動電路部中。
圖3B是電晶體104的俯視圖，圖3A所示的電晶體104相當於圖3B的點劃線X1-X2間的剖面圖。圖3C是電晶體106的俯視圖，圖3A所示的電晶體106相當於圖3C的點劃線X3-X4間的剖面圖。此外，圖3E相當於圖3C的點劃線Y3-Y4間的剖面圖。另外，在圖3A、圖3E中省略圖示基板等。此外，在圖3B、圖3C中，為 了明確起見，省略圖示基板及絕緣膜等。此外，有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y3-Y4的方向稱為通道寬度方向。
圖3A、圖3B所示的電晶體104包括絕緣表面上的氧化物半導體層308a、氧化物半導體層308a上的絕緣膜305、隔著絕緣膜305與氧化物半導體層308a重疊的導電膜304、覆蓋氧化物半導體層308a、絕緣膜305及導電膜304的絕緣膜312、藉由設置在絕緣膜312中的開口部與氧化物半導體層308a連接的導電膜310a、310b。此外，也可以在電晶體104上設置覆蓋絕緣膜312、導電膜310a及導電膜310b的絕緣膜314、348。
在電晶體104中，導電膜304具有閘極電極(也稱為頂閘極電極)的功能，導電膜310a具有源極電極和汲極電極中的一個電極的功能，導電膜310b具有源極電極和汲極電極中的另一個電極的功能。此外，在電晶體104中，絕緣膜338具有氧化物半導體層308a的基底膜的功能，絕緣膜305具有閘極絕緣膜的功能。
在電容元件105中，作為該一對電極中的一個具有導電膜350，作為該一對電極中的另一個具有氧化物導電體層308b。此外，電容元件105的介質層為絕緣膜314、348。換言之，在電晶體104及電容元件105中都設置有絕緣膜314、348。圖3A示出導電膜310b與導電膜350接觸的例子。導電膜310b與導電膜350可以藉由其他導電膜電連接。
氧化物半導體層308a及氧化物導電體層308b是藉由同一形成製程及同一蝕刻製程分別加工為島狀的層。藉由在同一製程中形成電晶體的半導體層及電容元件的電極，可以以較少的製程數製造觸控感測器，所以是較佳的。由此，可以降低製造成本。
接著，以下說明電晶體104所包括的氧化物半導體層308a的詳細內容。
在電晶體104的氧化物半導體層308a中，不與導電膜304重疊的區域包含形成氧缺陷的元素。下面，將形成氧缺陷的元素作為雜質元素進行說明。作為雜質元素的典型例子，有氫、硼、碳、氮、氟、鋁、矽、磷、氯以及稀有氣體元素等。作為稀有氣體元素的典型例子，有氦、氖、氬、氪以及氙等。
當對氧化物半導體膜添加雜質元素時，氧化物半導體膜中的金屬元素和氧的鍵合斷開，而形成氧缺陷。或者，當對氧化物半導體膜添加雜質元素時，與氧化物半導體膜中的金屬元素鍵合的氧與該雜質元素鍵合，氧從金屬元素脫離，而形成氧缺陷。其結果是，在氧化物半導體膜中載子密度增加且導電率得到提高。
在氧化物半導體層308a的通道長度方向上的剖面形狀中形成氧化物半導體膜的載子密度增高而導電性提高的區域(以下稱為低電阻區域)。此外，形成在氧化物半導體層308a中的低電阻區域具有多種結構，圖3D示出其一個例子。此外，在圖3D中，通道長度L為夾在一 對低電阻區域的區域的長度。
如圖3D所示，氧化物半導體層308a包括形成在與導電膜304重疊的區域的通道區域332a以及夾著通道區域332a且包含雜質元素的區域，即低電阻區域332b、332c。此外，如圖3D所示，在通道長度方向上的剖面形狀中，通道區域332a與低電阻區域332b、332c的邊界隔著絕緣膜305與導電膜304的下端部一致或大致一致。就是說，在頂面形狀中，通道區域332a與低電阻區域332b、332c的邊界與導電膜304的下端部一致或大致一致。
此外，氧化物半導體層308a有時包括不與絕緣膜305及導電膜304重疊的區域的厚度比與絕緣膜305及導電膜304重疊的區域的厚度薄的區域(參照圖7G等)。該薄的區域例如比與絕緣膜305及導電膜304重疊的區域的氧化物半導體膜的厚度薄0.1nm以上且5nm以下。
氧化物半導體層308a中的低電阻區域332b、332c用作源極區域及汲極區域。此外，低電阻區域332b、332c包含雜質元素。
在雜質元素為稀有氣體元素且利用濺射法形成氧化物半導體層308a時，通道區域332a及低電阻區域332b、332c都包含稀有氣體元素。此外，低電阻區域332b、332c中的稀有氣體元素的濃度比通道區域332a高。
這是因為：在利用濺射法形成氧化物半導體層308a時作為濺射氣體使用稀有氣體，所以在氧化物半導體層308a中包含稀有氣體；以及在低電阻區域332b、332c中為了形成氧缺陷意圖性地添加有稀有氣體。
在雜質元素是硼、碳、氮、氟、鋁、矽、磷或氯的情況下，僅在低電阻區域332b、332c中包含上述雜質元素。因此，低電阻區域332b、332c中的上述雜質元素的濃度比通道區域332a高。此外，在低電阻區域332b、332c中，可以將藉由二次離子質譜分析法得到的雜質元素的濃度設定為5×1018atoms/cm3以上且1×1022atoms/cm3以下、1×1019atoms/cm3以上且1×1021atoms/cm3以下或者5×1019atoms/cm3以上且5×1020atoms/cm3以下。
在雜質元素為氫時，低電阻區域332b、332c中的氫濃度比通道區域332a高。此外，在低電阻區域332b、332c中，可以將藉由二次離子質譜分析法得到的氫濃度設定為8×1019atoms/cm3以上、1×1020atoms/cm3以上或者5×1020atoms/cm3以上。
由於低電阻區域332b、332c包含雜質元素，氧缺陷增加且載子密度增加。其結果是，低電阻區域332b、332c的導電性變高。
注意，雜質元素也可以為氫、硼、碳、氮、氟、鋁、矽、磷或氯中的一種以上以及稀有氣體的一種以上。在此情況下，在低電阻區域332b、332c中，因為由於稀有氣體形成的氧缺陷與添加到該區域的氫、硼、碳、 氮、氟、鋁、矽、磷或氯中的一種以上的相互作用，有時低電阻區域332b、332c的導電性進一步提高。
低電阻區域332b、332c也可以說是由氧化物導電體構成(或包含氧化物導電體)的區域。氧化物導電體是簡併半導體，可以推測其傳導帶邊緣能階與費米能階一致或大致一致。因此，氧化物導電體與用作源極電極及汲極電極的導電膜之間的接觸是歐姆接觸，可以降低氧化物導電體與用作源極電極及汲極電極的導電膜之間的接觸電阻。
較佳的是藉由減少氧化物半導體層308a中的尤其通道區域332a中的雜質元素來降低氧化物半導體膜的載子密度。因此，氧化物半導體層308a中的尤其通道區域332a中的載子密度可以設定為1×1017個/cm3以下、1×1015個/cm3以下、1×1013個/cm3以下或者1×1011個/cm3以下。
藉由作為氧化物半導體層308a使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體。
氧化物半導體層308a例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
此外，氧化物半導體層308a也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時採用例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有時例如具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
在氧化物半導體層308a中，有時通道區域332a與低電阻區域332b、332c的晶性不同。明確而言，在氧化物半導體層308a中，通道區域332a的晶性比低電阻區域332b、332c高。這是因為當對低電阻區域332b、332c添加雜質元素時，低電阻區域332b、332c受到損傷，而晶性降低。
本實施方式所示的電晶體104具有通道區域332a夾在用作源極區域及汲極區域的低電阻區域332b與低電阻區域332c之間的結構。因此，電晶體104具有大通態電流及高場效移動率。此外，在電晶體104中，將導電膜304用作遮罩，將雜質元素添加到氧化物半導體層308a中。就是說，可以自對準地形成低電阻區域。
電晶體104具有用作閘極電極的導電膜304不與用作源極電極及汲極電極的導電膜310a、310b重疊的結構。因此，可以降低導電膜304與導電膜310a、 310b之間的寄生電容。其結果是，在作為基板使用大面積基板時，可以降低導電膜304、導電膜310a、310b中的信號延遲。
圖3A、圖3C及圖3E所示的電晶體106包括絕緣膜338上的導電膜303、絕緣膜338及導電膜303上的絕緣膜301、隔著絕緣膜301與導電膜303重疊的氧化物半導體層308a、氧化物半導體層308a上的絕緣膜305、隔著絕緣膜305與氧化物半導體層308a重疊的導電膜304、覆蓋氧化物半導體層308a、絕緣膜305及導電膜304的絕緣膜312、藉由設置在絕緣膜312中的開口部140a、140b與氧化物半導體層308a連接的導電膜310a、310b。此外，在電晶體106上也可以設置覆蓋絕緣膜312、導電膜310a及導電膜310b的絕緣膜314、348。
在電晶體106中，導電膜303具有第一閘極電極(也稱為底閘極電極)的功能，導電膜304具有第二閘極電極(也稱為頂閘極電極)的功能，導電膜310a具有源極電極和汲極電極中的一個電極的功能，導電膜310b具有源極電極和汲極電極中的另一個電極的功能。此外，在電晶體106中，絕緣膜301具有第一閘極絕緣膜的功能，絕緣膜305具有第二閘極絕緣膜的功能。
與上述說明的電晶體104不同，圖3A、圖3C及圖3E所示的電晶體106具有在氧化物半導體層308a的上下包括用作閘極電極的導電膜的結構。如電晶體106那樣，也可以在本發明的一個方式的觸控感測器所包括的電 晶體中設置兩個以上的閘極電極。
如圖3E所示，用作第二閘極電極的導電膜304在設置在絕緣膜301及絕緣膜305中的開口部139與用作第一閘極電極的導電膜303連接。因此，對導電膜304及導電膜303施加同一電位。此外，也可以對導電膜304及導電膜303施加不同電位，而不設置開口部139。
如圖3E所示，氧化物半導體層308a位於與用作第一閘極電極的導電膜303及用作第二閘極電極的導電膜304對置的位置，並夾在兩個用作閘極電極的導電膜之間。用作第二閘極電極的導電膜304的通道寬度方向的長度比氧化物半導體層308a的通道寬度方向的長度長，在通道寬度方向上，氧化物半導體層308a整體被導電膜304隔著絕緣膜305覆蓋。此外，由於用作第二閘極電極的導電膜304與用作第一閘極電極的導電膜303在設置在絕緣膜305中的開口部139連接，所以氧化物半導體層308a的通道寬度方向上的一個側面隔著絕緣膜305與用作第二閘極電極的導電膜304對置。
換言之，在電晶體106的通道寬度方向上，用作第一閘極電極的導電膜303與用作第二閘極電極的導電膜304在設置在用作第一閘極絕緣膜的絕緣膜301及用作第二閘極絕緣膜的絕緣膜305中的開口部連接，同時導電膜303及導電膜304隔著用作第一閘極絕緣膜的絕緣膜301及用作第二閘極絕緣膜的絕緣膜305圍繞氧化物半導體層308a。
藉由採用上述結構，可以利用用作第一閘極電極的導電膜303及用作第二閘極電極的導電膜304的電場電圍繞電晶體106所包括的氧化物半導體層308a。如電晶體106，可以將利用第一閘極電極及第二閘極電極的電場電圍繞形成有通道區域的氧化物半導體膜的電晶體的裝置結構稱為surrounded channel(s-channel)結構。
因為電晶體106具有s-channel結構，所以可以使用用作第一閘極電極的導電膜303或用作第二閘極電極的導電膜304對氧化物半導體層308a有效地施加用來引起通道的電場。由此，電晶體106的電流驅動能力得到提高，從而可以得到高通態電流特性。此外，由於可以增加通態電流，所以可以使電晶體106微型化。另外，由於電晶體106具有被用作第一閘極電極的導電膜303及用作第二閘極電極的導電膜304圍繞氧化物半導體層308a的結構，所以可以提高電晶體106的機械強度。
在電晶體106的通道寬度方向上，也可以在未形成開口部139的氧化物半導體層308a的側面形成與開口部139不同的開口部。
〈觸控感測器的變形例子2〉
本發明的一個方式的觸控感測器包括疊層結構的氧化物半導體層。
圖8A所示的觸控感測器是用於電晶體102的氧化物半導體層308a具有氧化物半導體層307a及氧化物 半導體層309a的疊層結構的例子。此外，圖8A所示的觸控感測器是用於電容元件105的氧化物導電體層308b具有氧化物半導體層307b及氧化物半導體層309b的疊層結構的例子。其他結構與圖1A所示的觸控感測器相同，所以可以參照上述說明。此外，氧化物半導體層307b及氧化物半導體層309b也可以稱為氧化物導電體層。因此，在圖8A中，使用與圖1A等的氧化物導電體層308b相同的陰影示出氧化物半導體層307b及氧化物半導體層309b。此外，在圖8A中省略圖示基板等。
作為氧化物半導體層307a、307b(下面，在說明書中也稱為氧化物半導體層307)及氧化物半導體層309a、309b(下面，在說明書中也稱為氧化物半導體層309)較佳為使用至少具有一個相同的構成元素的金屬氧化物。或者，也可以使氧化物半導體層307和氧化物半導體層309的構成元素相同，並使兩者的組成不同。
當氧化物半導體層307為In-M-Zn氧化物(M為Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf)時，較佳為用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足InM及ZnM。這種濺射靶材的金屬元素的原子數比較佳為In：M：Zn=1：1：1、In：M：Zn=5：5：6(1：1：1.2)In：M：Zn=3：1：2。另外，在所形成的氧化物半導體層307的原子數比中，分別包含上述濺射靶材中的金屬元素的原子數比的±20%的變動的誤差。
此外，在氧化物半導體層307為In-M-Zn氧 化物的情況下，在In和M之和為100atomic%時，較佳為In為25atomic%以上且M低於75atomic%，更佳為In為34atomic%以上且M低於66atomic%。
氧化物半導體層307的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，能夠降低電晶體的關態電流。
氧化物半導體層307的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
作為氧化物半導體層309典型的是In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物(M是Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf)，並且與氧化物半導體層307相比，氧化物半導體層309的導帶底的能量較接近於真空能階，典型的是，氧化物半導體層309的導帶底的能量和氧化物半導體層307的導帶底的能量之間的差異較佳為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。換而言之，氧化物半導體層309的電子親和力與氧化物半導體層307的電子親和力之差為0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上，且2eV以下、1eV以下、0.5eV以下或0.4eV以下。
藉由使氧化物半導體層309具有其原子數比高於In的原子數比的上述元素M，有時具有如下效果：(1)使氧化物半導體層309的能隙增大；(2)使氧化物 半導體層309的電子親和力減小；(3)遮蔽來自外部的雜質；(4)絕緣性變得比氧化物半導體層307高。此外，由於元素M是與氧的鍵合力強的金屬元素，所以藉由具有其原子數比高於In的M，不容易產生氧缺陷。
在氧化物半導體層309為In-M-Zn氧化物的情況下，在In和M之和為100atomic%時，較佳為In低於50atomic%且M為50atomic%以上，更佳為In低於25atomic%且M為75atomic%以上。
此外，當氧化物半導體層307及氧化物半導體層309為In-M-Zn氧化物(M是Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf)時，包含在氧化物半導體層309中的M的原子數比大於包含在氧化物半導體層307中的M的原子數比，典型的是包含在氧化物半導體層309中的M的原子數比為氧化物半導體層307的1.5倍以上，較佳為2倍以上，更佳為3倍以上。
此外，在氧化物半導體層309的原子數比為In：M：Zn=x1：y1：z1且氧化物半導體層307的原子數比為In：M：Zn=x2：y2：z2的情況下，y1/x1大於y2/x2，較佳y1/x1為y2/x2的1.5倍以上。更佳的是，y1/x1為y2/x2的2倍以上，進一步較佳的是y1/x1為y2/x2的3倍以上。此時，當在氧化物半導體層中y2為x2以上時，使用該氧化物半導體層的電晶體具有穩定的電特性，因此是較佳的。但是，在y2為x2的3倍以上的情況下，使用該氧化物半導體層的電晶體的場效移動率降低，因此，較佳的是y2低於x2 的3倍。
當氧化物半導體層309包含In-M-Zn氧化物時，較佳為用來形成In-M-Zn氧化物膜的濺射靶材的金屬元素的原子數比滿足M>In、更佳的是滿足ZnM。這種濺射靶材的金屬元素的原子數比較佳為In：Ga：Zn=1：3：2、In：Ga：Zn=1：3：3、In：Ga：Zn=1：3：4、In：Ga：Zn=1：3：5、In：Ga：Zn=1：3：6、In：Ga：Zn=1：3：7、In：Ga：Zn=1：3：8、In：Ga：Zn=1：3：9、In：Ga：Zn=1：3：10、In：Ga：Zn=1：6：4、In：Ga：Zn=1：6：5、In：Ga：Zn=1：6：6、In：Ga：Zn=1：6：7、In：Ga：Zn=1：6：8、In：Ga：Zn=1：6：9、In：Ga：Zn=1：6：10。另外，包含在使用上述濺射靶材形成的氧化物半導體層307及氧化物半導體層309中的金屬元素的原子數比中，分別包含上述濺射靶材中的金屬元素的原子數比的±20%的變動的誤差。
此外，藉由使用氧化鎵形成氧化物半導體層309可以降低電晶體的洩漏電流。注意，不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳的是適當地設定氧化物半導體層307的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
當在後面形成絕緣膜312或絕緣膜314時，氧化物半導體層309用作緩和對氧化物半導體層307造成的損傷的膜。將氧化物半導體層309的厚度設定為3nm 以上且100nm以下，較佳為3nm以上且50nm以下。
當氧化物半導體層307a包含第14族元素之一的矽或碳時，氧化物半導體層307a中氧缺陷增加，會導致n型化。因此，將氧化物半導體層307a中的矽或碳的濃度或者氧化物半導體層309a與氧化物半導體層307a的介面附近的矽或碳的濃度(利用二次離子質譜分析法得到的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，將藉由二次離子質譜分析法得到的氧化物半導體層307a的鹼金屬或鹼土金屬的濃度設定為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。有時在鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體的關態電流增大。由此，較佳為降低氧化物半導體層307a的鹼金屬或鹼土金屬的濃度。
另外，當在氧化物半導體層307a中含有氮時生成作為載子的電子，載子密度增加而容易n型化。其結果是，包括含有氮的氧化物半導體的電晶體容易變為常開啟(normally-on)特性。因此，在該氧化物半導體膜中，較佳的是儘可能地減少氮，例如，藉由二次離子質譜分析法得到的氮濃度較佳為5×1018atoms/cm3以下。
此外，在圖8A所示的電晶體中，位於用作閘極電極的導電膜304一側且在作為載子的主要移動路徑的氧化物半導體層307a與絕緣膜312之間設置有氧化物半導體層309a。由此，即使在氧化物半導體層309a與絕緣 膜312之間因雜質及缺陷形成陷阱能階，也在該陷阱能階與氧化物半導體層307a之間有間隔。其結果是，在氧化物半導體層307a中流過的電子不容易被陷阱能階俘獲，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。此外，當電子被陷阱能階俘獲時，該電子成為固定負電荷。其結果是，導致電晶體的臨界電壓發生變動。但是，由於氧化物半導體層307a與陷阱能階之間有間隔，能夠抑制電子被陷阱能階俘獲，從而能夠抑制臨界電壓的變動。
此外，氧化物半導體層307a及氧化物半導體層309a不是只以層疊各層的方式來形成的，而是以形成連續接合(在此，特指在各膜之間導帶底的能量連續地變化的結構)的方式來形成。換而言之，採用在各膜之間的介面不存在雜質的疊層結構，該雜質會形成俘獲中心或再結合中心等缺陷能階。如果雜質混入層疊的氧化物半導體層307a與氧化物半導體層309a之間，能帶則失去連續性，因此，載子在介面被俘獲或者因再結合而消失。
為了形成連續接合，需要使用具備負載鎖定室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地進行層疊。在濺射裝置的各處理室中，較佳為使用低溫泵等吸附式真空抽氣泵進行高真空抽氣(例如抽空到5×10-7Pa以上且1×10-4Pa以下)以儘可能地去除對氧化物半導體層來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止氣體，尤其是包含碳或氫的氣體 從抽氣系統倒流到處理室內。
這裡，參照圖8B說明圖8A所示的包括在電晶體中的疊層結構的帶結構。
圖8B示意性地示出圖8A所示的包括在電晶體中的帶結構的一部分。這裡，說明作為絕緣膜305及絕緣膜312(在絕緣膜305或/及絕緣膜312具有疊層結構時與氧化物半導體層接觸的層)設置氧化矽層的情況。此外，圖8B所示的EcI1表示用作絕緣膜305的氧化矽層的導帶底的能量，EcS1表示氧化物半導體層307a的導帶底的能量，EcS2表示氧化物半導體層309a的導帶底的能量，EcI2表示用作絕緣膜312的氧化矽層的導帶底的能量。
如圖8B所示，在氧化物半導體層307a及氧化物半導體層309a中，導帶底的能量沒有能障而平緩地變化。換言之，可以說導帶底的能量連續地變化。這可以說是因為如下緣故：氧化物半導體層307a包含與氧化物半導體層309a相同的元素，氧在氧化物半導體層307a與氧化物半導體層309a之間相互地移動，由此形成混合層。
從圖8B可知，氧化物半導體層308a中的氧化物半導體層307a成為井(well)，在使用氧化物半導體層308a的電晶體中通道區域形成在氧化物半導體層307a中。另外，由於氧化物半導體層308a的導帶底的能量連續地變化，所以也可以說氧化物半導體層307a與氧化物 半導體層309a連續地接合。
另外，從圖8B可知，雖然在氧化物半導體層309a與絕緣膜312的介面附近有可能形成起因於絕緣膜312的構成元素的矽或碳等雜質或缺陷的陷阱能階，但是藉由設置氧化物半導體層309a，可以使氧化物半導體層307a遠離該陷阱能階。但是，當EcS1與EcS2之間的能量差小時，有時氧化物半導體層307a的電子越過該能量差而到達陷阱能階。電子被陷阱能階捕獲，從而在與絕緣膜的介面產生固定負電荷，這導致電晶體的臨界電壓向正的方向漂移。因此，藉由將EcS1與EcS2之間的能量差設定為0.1eV以上，較佳為0.15eV以上，電晶體的臨界電壓變動降低而使電晶體具有穩定的電特性，所以是較佳的。
在圖8A所示的結構中，電容元件105的一個電極為氧化物半導體層307b及氧化物半導體層309b的疊層結構。由於與氧化物半導體層309b接觸的絕緣膜擴散氫或利用電漿處理注入或/及擴散雜質，氧化物半導體層307b及氧化物半導體層309b的疊層結構的導電性得到提高。因此，氧化物半導體層307b、309b具有電容元件105的一個電極的功能。
〈觸控感測器的製造方法例子1〉
參照圖4A至圖4D以及圖5A及圖5B說明圖1A所示的觸控感測器的製造方法的一個例子。
此外，構成本發明的一個方式的觸控感測器所包括的電晶體及電容元件的膜(絕緣膜、氧化物半導體膜、導電膜等)可以藉由濺射法、化學氣相沉積(CVD、Chemical Vapor Deposition)法、真空蒸鍍法、脈衝雷射沉積(PLD)法形成。或者，可以藉由塗佈法或印刷法形成。作為成膜方法的典型，有濺射法、電漿化學氣相沉積(PECVD)法，但也可以使用熱CVD法。作為熱CVD法的例子，可以使用有機金屬化學氣相沉積(MOCVD、Metal Organic Chemical Vapor Deposition)法或原子層沉積(ALD、Atomic Layer Deposition)法。
藉由熱CVD法進行的沉積可以按以如下方式執行：藉由將處理室內的壓力設定為大氣壓或減壓，將源氣體及氧化劑同時供應到處理室內，並使其在基板附近或基板上相互起反應而沉積在基板上。如此，由於熱CVD法是不產生電漿的成膜方法，因此具有不產生電漿損傷所引起的缺陷的優點。
另外，藉由ALD法進行的沉積可以按如下方式執行：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室內，然後按該順序反復地引入氣體。例如，藉由切換各自的開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。在該情況下，以防止多種源氣體混合的方式在將第一源氣體引入的同時或之後將惰性氣體(氬或氮等)等引入，然後將第二源氣體引入。注意，在將第一源氣體和惰性氣體同時引入 的情況下，惰性氣體用作載子氣體，並且，惰性氣體也可以在將第二源氣體引入的同時引入。另外，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體吸附於基板表面上而形成第一單原子層，然後第二源氣體被引入而與第一單原子層起反應，其結果，第二單原子層層疊於第一單原子層上，從而形成薄膜。
藉由按該順序反復多次引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。薄膜的厚度可以根據按該順序反復引入氣體的次數來調整，因此可以準確地調整厚度，因而適用於製造微型電晶體。
首先，在基板302上形成絕緣膜338，在絕緣膜338上形成導電膜304，在導電膜304上形成絕緣膜305。然後，在絕緣膜305上形成氧化物半導體層308(圖4A)。
作為基板302，可以採用各種各樣的基板，而不侷限於特定的基板。作為該基板的一個例子，有半導體基板(例如單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、包含不鏽鋼箔的基板、鎢基板、包含鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀材料的紙或基材薄膜等。作為玻璃基板的一個例子，有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。作為撓性基板、貼合薄膜、基材薄膜等的一個例子，可以舉出以聚對苯二甲酸乙二醇酯(PET)、聚萘二 甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠。或者，作為一個例子，可以舉出丙烯酸樹脂等合成樹脂等。作為一個例子，可以舉出聚丙烯、聚酯、聚氟化乙烯、聚氯乙烯等。作為一個例子，可以舉出聚醯胺、聚醯亞胺、芳族聚醯胺、環氧樹脂、無機蒸鍍薄膜、紙等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等製造電晶體及電容元件，可以製造特性、尺寸或形狀等的不均勻性小、電流能力高且尺寸小的電晶體及電容元件。當利用上述電晶體及電容元件構成電路時，可以實現電路的低功耗化或電路的高集成化。
另外，作為基板302，也可以使用撓性基板，並且在撓性基板上直接形成電晶體及電容元件。或者，也可以在基板302與電晶體及電容元件之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造電晶體等功能元件的一部分或全部，然後將其從基板302分離並轉置到其他基板上的情況。此時，也可以將電晶體及電容元件轉置到耐熱性低的基板或撓性基板上。另外，作為上述剝離層，例如可以使用鎢膜與氧化矽膜的無機膜的層疊結構或基板上形成有聚醯亞胺等有機樹脂膜的結構等。
作為被轉置電晶體及電容元件的基板的一個例子，除了上述的可以形成電晶體及電容元件的基板之外，還可以使用紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨 酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡皮基板等。藉由採用這些基板，可以實現特性良好的電晶體、功耗小的電晶體、不容易損壞的裝置、給予耐熱性、輕量化或薄型化。
為了實現電晶體的特性穩定化等，較佳為設置用作基底膜的絕緣膜338。絕緣膜338可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉿膜、氧化鎵膜或Ga-Zn氧化物膜等無機絕緣膜以單層或疊層製造。絕緣膜338可以利用濺射法、CVD法(電漿CVD法、熱CVD法、MOCVD法等)、ALD法、蒸鍍法、PLD法、塗佈法、印刷法等形成。
導電膜304可以使用鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鎳、鐵、鈷、鈧等金屬材料或以上述金屬材料為主要成分的合金材料形成。或者，也可以使用選自錳和鋯中的一個或多個的金屬元素。此外，導電膜304可以使用以摻雜有磷等雜質元素的多晶矽膜為代表的半導體膜、鎳矽化物等矽化物膜。導電膜304既可以是單層結構，又可以是疊層結構。也可以使導電膜304具有錐形形狀，例如可以將錐角設定為15°以上且70°以下。在此，錐角是指具有錐形形狀的層的側面與該層的底面之間的角度。
在外部光線照射到導電膜304的情況下，為了防止外部光線的反射，也可以在導電膜304的光被照射的面一側設置反射性低的膜或吸收光的膜。此外，在本發 明的一個方式中，在外部光線照射到其他導電膜的情況下，為了防止外部光線的反射，也可以在導電膜的光被照射的面一側設置反射性低的膜或吸收光的膜。例如，也可以使用氮化鈦或氮化鉭。例如，也可以採用在氮化鈦膜上層疊銅膜的疊層結構。
作為導電膜304，例如，有包含矽的鋁膜的單層結構、包含錳的銅膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、在包含錳的銅膜上層疊銅膜的兩層結構、依次層疊鈦膜、鋁膜及鈦膜的三層結構、依次層疊包含錳的銅膜、銅膜及包含錳的銅膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種的合金膜或者氮化膜。
此外，作為導電膜304，可以適用銦錫氧化物(Indium Tin Oxide、ITO)、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、包含氧化矽的銦錫氧化物等的透光導電材料。另外，也可以採用上述透光導電材料與上述金屬元素的疊層結構。
此外，也可以使用相同的材料形成後面說明的導電膜310a、310b。
絕緣膜305相當於電晶體102的閘極絕緣膜。作為絕緣膜305，可以利用電漿CVD法、濺射法等 形成包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜、氧化釹膜和Ga-Zn氧化物中的一種以上的絕緣膜。此外，絕緣膜305既可以是單層結構，又可以是疊層結構。
與氧化物半導體層308接觸的絕緣膜較佳為氧化物絕緣膜，更佳為包括包含超過化學計量組成的氧的區域(氧過剩區域)。為了在絕緣膜305中形成氧過剩區域，例如在氧氛圍下形成絕緣膜305即可。或者，也可以對成膜後的絕緣膜305引入氧形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
在本實施方式中，作為絕緣膜305形成氮化矽層及該氮化矽層上的氧化矽層。與氧化矽層相比，氮化矽層的相對介電常數較高且為了得到與氧化矽層相等的靜電容量所需的厚度較大，因此，藉由用作電晶體102的閘極絕緣膜的絕緣膜305包括氮化矽層，可以增加絕緣膜的物理厚度。因此，可以藉由抑制電晶體102的絕緣耐壓的下降並提高絕緣耐壓來抑制電晶體102的靜電破壞。
氧化物半導體層308較佳為包括至少含有銦(In)、鋅(Zn)和M(Al、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)的以In-M-Zn氧化物表示的膜。或者，較佳為包含In和Zn的兩者。另外，為了減少使用該氧化物半導體的電晶體的電特性偏差，除了上述元素以外，較 佳的是還包含穩定劑(stabilizer)。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
作為構成氧化物半導體層308的氧化物半導體，例如可以使用In-Ga-Zn類氧化物、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物等。
注意，在此，In-Ga-Zn類氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對In、Ga、Zn的比率沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
作為氧化物半導體層308的形成方法可以適當地利用濺射法、MBE(Molecular Beam Epitaxy：分子 束磊晶)法、CVD法、PLD法、ALD法等。
當形成氧化物半導體層308時，較佳的是儘可能地降低膜中的氫濃度。為了降低氫濃度，例如在利用濺射法形成膜的情況下，不僅對成膜室進行高真空抽氣而且還需要進行濺射氣體的高度純化。作為濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的高純度氣體，由此能夠儘可能地防止水分等混入氧化物半導體層308。
為了去除殘留在成膜室內的水分，較佳為使用吸附型真空泵，例如低溫泵、離子泵、鈦昇華泵。此外，也可以使用具備冷阱的渦輪分子泵。由於低溫泵對如氫分子、水(H2O)等包含氫原子的化合物、包含碳原子的化合物等進行排出的能力較高，所以可以降低在利用低溫泵進行了排氣的成膜室中形成的膜所包含的雜質濃度。
另外，在利用濺射法形成氧化物半導體層308的情況下，用於形成膜的金屬氧化物靶材的相對密度(填充率)為90%以上且100%以下，較佳為95%以上且100%以下。藉由使用相對密度高的金屬氧化物靶材，可以形成緻密的氧化物半導體膜。
另外，為了降低有可能包含在氧化物半導體層308中的雜質的濃度，在將基板302保持為高溫的狀態下形成氧化物半導體層308也是有效的。將加熱基板302的溫度設定為150℃以上且450℃以下，較佳的是將基板 溫度設定為200℃以上且350℃以下即可。
接著，藉由將氧化物半導體層308加工為所希望的形狀來形成島狀氧化物半導體層308a及島狀氧化物半導體層308c(圖4B)。
後面成為氧化物導電體層308b的氧化物半導體層308c及氧化物半導體層308a由於都是對氧化物半導體層308進行加工來形成的，所以至少包含同一金屬元素。此外，在對氧化物半導體層308進行蝕刻加工時，有時因氧化物半導體層308的過蝕刻而絕緣膜305的一部分(從氧化物半導體層308a及氧化物半導體層308c露出的區域)被蝕刻，由此使其厚度減少。
在形成島狀氧化物半導體層308a及氧化物半導體層308c之後進行加熱處理。在如下條件下進行加熱處理即可：以250℃以上且650℃以下的溫度，較佳的是以300℃以上且400℃以下的溫度，更佳的是以320℃以上且370℃以下的溫度，採用惰性氣體氛圍、包含10ppm以上的氧化性氣體的氛圍或減壓氛圍。此外，加熱處理也可以在惰性氣體氛圍中進行加熱處理之後，在包含10ppm以上的氧化性氣體的氛圍中進行以便填補所釋放的氧。藉由在此進行加熱處理，可以從絕緣膜305、氧化物半導體層308a和氧化物半導體層308c中的至少一個去除氫或水等雜質。此外，該加熱處理也可以在將氧化物半導體層308加工為島狀之前進行。
此外，為了對將氧化物半導體用作通道的電 晶體102賦予穩定的電特性，藉由降低氧化物半導體中的雜質濃度，來實現氧化物半導體的本質或實質上本質是有效的。
接著，在絕緣膜305及氧化物半導體層308a、308c上形成導電膜310a、310b及絕緣膜312(圖4C)。在絕緣膜312中以露出氧化物半導體層308c的方式形成開口部362。
導電膜310a、310b可以使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等的金屬或以上述金屬為主要成分的合金以單層結構或疊層結構形成。例如，可以舉出在鋁膜上層疊鈦膜的兩層結構、在鎢膜上層疊鈦膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、依次層疊鈦膜或氮化鈦膜、鋁膜或銅膜、鈦膜或氮化鈦膜的三層結構、以及依次層疊鉬膜或氮化鉬膜、鋁膜或銅膜、鉬膜或氮化鉬膜的三層結構等。此外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。導電膜310a、310b例如可以利用濺射法形成。
作為絕緣膜312，例如可以使用厚度為150nm以上且400nm以下的氧化矽膜、氧氮化矽膜、氧化鋁膜等。在本實施方式中，作為絕緣膜312使用厚度為300nm的氧氮化矽膜。此外，絕緣膜312例如可以利用PECVD法形成。
作為開口部362的形成方法，例如可以採用乾蝕刻法。但是，對於開口部362的形成方法不侷限於此 而可以採用濕蝕刻法或組合乾蝕刻法和濕蝕刻法的形成方法。此外，有時因進行為了形成開口部362的蝕刻製程而使氧化物半導體層308c的厚度減少。
在導電膜310a、310b、絕緣膜312的蝕刻製程等中，有時在氧化物半導體層308a、308c中形成氧缺陷。因此，此後較佳為進行加熱處理。在作為絕緣膜312使用能夠釋放氧的絕緣膜時，藉由加熱處理，能夠將絕緣膜312所含的氧的一部分移動到氧化物半導體層308a中以減少氧化物半導體層308a中的氧缺陷量。其結果是，可以減少氧化物半導體層308a中的氧缺陷量。相比之下，由於不與絕緣膜312接觸的氧化物半導體層308c的氧缺陷量沒有得到減少，所以氧化物半導體層308c所包含的氧缺陷比氧化物半導體層308a多。加熱處理的條件可以與形成氧化物半導體層308a、308c之後的加熱處理相同。
接著，以覆蓋開口部362的方式在絕緣膜312及氧化物半導體層308c上形成絕緣膜314。藉由形成絕緣膜314，氧化物半導體層308c成為氧化物導電體層308b(圖4D)。
絕緣膜314包含氫。當絕緣膜314的氫擴散到氧化物半導體層308c時，在氧化物半導體層308c中氫與氧缺陷鍵合，產生作為載子的電子。其結果是，氧化物半導體層308c的電阻率降低，由此成為氧化物導電體層308b。
氧化物導電體層308b的電阻率至少比氧化物半導體層308a低，較佳為1×10-3Ωcm以上且低於1×104Ωcm，更佳為1×10-3Ωcm以上且低於1×10-1Ωcm。此外，絕緣膜314也具有防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到包括在電晶體102中的氧化物半導體層308a中的效果。
作為絕緣膜314，例如可以使用厚度為50nm以上且400nm以下的氮化矽膜或氮氧化矽膜等。在本實施方式中，作為絕緣膜314，使用厚度為100nm的氮化矽膜。
另外，為了提高阻擋性，較佳的是在高溫下形成上述氮化矽膜，例如較佳的是在基板溫度為100℃以上且基板的應變點的溫度以下，更佳的是在300℃以上且400℃以下的溫度下加熱形成。注意，當氮化矽膜在高溫下形成時，在某些情況下會造成氧從氧化物半導體層308a中被釋放並且載子密度增高的現象，因此，將溫度設定為不會造成該現象的溫度。
接著，在絕緣膜314上形成絕緣膜348，在絕緣膜348上形成導電膜350(圖5A)。
作為能夠用於絕緣膜348的材料，可以舉出與其他絕緣膜相同的材料。
作為導電膜350，可以使用氧化銦、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、ITO、銦鋅氧化 物、添加了氧化矽的銦錫氧化物、添加有鎵的氧化鋅等導電氧化物、石墨烯等具有透光性的導電材料。導電膜350例如可以利用濺射法形成。此外，也可以使能夠用於上述電晶體的半導體層的氧化物半導體低電阻化來使用。
藉由上述製程，可以在同一基板上形成電晶體102及電容元件105。
然後，也可以使用黏合層344將基板342貼合於絕緣膜348及導電膜350上(圖5B)。
能夠用於基板342的材料與基板302相同。黏合層344可以使用紫外線固化型等光固化型黏合劑、反應固化型黏合劑、熱固性黏合劑、厭氧型黏合劑等各種固化型黏合劑。作為這些黏合劑，可以舉出環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺樹脂、醯亞胺樹脂、PVC(聚氯乙烯)樹脂、PVB(聚乙烯醇縮丁醛)樹脂、EVA(乙烯-醋酸乙烯酯)樹脂等。尤其較佳為使用環氧樹脂等透濕性低的材料。另外，也可以使用兩液混合型樹脂。此外，也可以使用黏合薄片等。
〈觸控感測器的製造方法例子2〉
參照圖6A至圖6H及圖7A至圖7G說明圖3A所示的電晶體104的製造方法的一個例子。注意，與觸控感測器的製造方法例子1相同的內容參照上述內容，而省略詳細說明。
首先，在基板302上形成絕緣膜338(絕緣膜 338a及絕緣膜338b)(圖6A)。
為了提高與氧化物半導體層308a的介面特性，在絕緣膜338中至少與氧化物半導體層308a接觸的區域較佳的是由氧化物絕緣膜形成。另外，作為絕緣膜338使用藉由加熱釋放氧的氧化物絕緣膜，由此藉由加熱處理可以使包含在絕緣膜338中的氧移動到氧化物半導體層308a中。
絕緣膜338的厚度可以為50nm以上、100nm以上且3000nm以下或200nm以上且1000nm以下。藉由增加絕緣膜338的厚度，可以使絕緣膜338的氧釋放量增加，而可以減少絕緣膜338與氧化物半導體層308a的介面能階，並且減少包含在氧化物半導體層308a的通道區域332a中的氧缺陷。
此外，也可以在形成絕緣膜338b之後，對絕緣膜338b添加氧。作為對絕緣膜338b添加的氧種類，有氧自由基、氧原子、氧原子離子、氧分子離子等。此外，作為添加方法，有離子摻雜法、離子植入法、電漿處理等。另外，也可以在絕緣膜上形成抑制氧的脫離的膜之後，經過該膜對絕緣膜338b添加氧。
藉由採用如下條件，可以形成能夠因經過加熱處理而釋放氧的氧化矽膜或氧氮化矽膜作為絕緣膜338b：在180℃以上且280℃以下或200℃以上且240℃以下的溫度下保持設置在PECVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定 為100Pa以上且250Pa以下或100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下或0.25W/cm2以上且0.35W/cm2以下的高頻功率。
在此，說明如下方法：在絕緣膜338b上形成抑制氧脫離的膜，然後經過該膜對絕緣膜338b添加氧。
在絕緣膜338b上形成抑制氧脫離的膜141(圖6B)。
接著，經過膜141對絕緣膜338b添加氧142(圖6C)。
使用諸如選自鋁、鉻、鉭、鈦、鉬、鎳、鐵、鈷、鎢中的金屬元素、以上述金屬元素為成分的合金、組合上述金屬元素的合金、具有上述金屬元素的金屬氮化物、具有上述金屬元素的金屬氧化物或者具有上述金屬元素的金屬氮氧化物等具有導電性的材料形成抑制氧脫離的膜141。
可以將抑制氧脫離的膜141的厚度設定為1nm以上且20nm以下或2nm以上且10nm以下。
作為經過膜141對絕緣膜338b添加氧142的方法，有離子摻雜法、離子植入法、電漿處理法等。藉由在絕緣膜338b上設置膜141添加氧，膜141被用作抑制氧從絕緣膜338b脫離的保護膜。由此，可以對絕緣膜338b添加更多的氧。
當利用電漿處理導入氧時，藉由利用微波使 氧激發而產生高密度的氧電漿，可以增加對絕緣膜338b導入的氧的量。
然後，去除膜141(圖6D)。
此外，當成膜後可以形成足夠地添加有氧的絕緣膜338b時，也可以不進行圖6B及圖6C所示的添加氧的處理。
接著，藉由在絕緣膜338上形成氧化物半導體膜，將該氧化物半導體膜加工為所希望的形狀，來形成島狀氧化物半導體層308a。然後，在絕緣膜338及氧化物半導體層308a上形成絕緣膜305(圖6E)。
下面說明氧化物半導體層308a的形成方法。在絕緣膜338b上藉由濺射法、塗佈法、PLD法、雷射燒蝕法、熱CVD法等形成氧化物半導體膜。接著，在氧化物半導體膜上藉由光微影製程形成遮罩，然後使用該遮罩對氧化物半導體膜的一部分進行蝕刻，從而如圖6E所示那樣，可以形成氧化物半導體層308a。然後，去除遮罩。另外，也可以在形成氧化物半導體層308a之後進行加熱處理。
另外，藉由利用印刷法形成氧化物半導體層308a，可以直接形成進行元件隔離的氧化物半導體層308a。
在藉由濺射法形成氧化物半導體膜的情況下，作為用來產生電漿的電源裝置，可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。藉由使用AC 電源裝置或DC電源裝置，可以形成CAAC-OS膜。與利用使用RF電源裝置的濺射法形成氧化物半導體膜的情況相比，在利用使用AC電源裝置或DC電源裝置的濺射法的情況下可以形成膜厚度的分佈、膜組成的分佈或結晶性的分佈均勻的氧化物半導體膜，所以是較佳的。
作為形成氧化物半導體膜時的濺射氣體，適當地使用稀有氣體(典型的是氬)、氧氣體、稀有氣體和氧氣體的混合氣體。此外，當採用稀有氣體和氧氣體的混合氣體時，較佳為增高相對於稀有氣體的氧氣體比例。
另外，形成氧化物半導體膜時的濺射靶材根據所形成的氧化物半導體膜的組成適當地選擇即可。
另外，在當形成氧化物半導體膜時例如使用濺射法的情況下，藉由將基板溫度設定為150℃以上且750℃以下、150℃以上且450℃以下或者200℃以上且350℃以下形成氧化物半導體膜，來可以形CAAC-OS膜。另外，藉由將基板溫度設定為25℃以上且低於150℃，可以形成微晶氧化物半導體膜。
另外，為了形成下面說明的CAAC-OS膜，較佳為應用如下條件。
藉由抑制成膜時的雜質的混入，可以抑制雜質所導致的結晶態的損壞。例如，可以降低存在於成膜室內的雜質濃度(氫、水、二氧化碳及氮等)。另外，可以降低成膜氣體中的雜質濃度。明確而言，使用露點為-80℃以下或者-100℃以下的成膜氣體。
另外，較佳的是，藉由增高成膜氣體中的氧比例並對電力進行最佳化，來減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為100vol.%。
另外，也可以藉由在形成氧化物半導體膜之後進行加熱處理來實現氧化物半導體膜的脫氫化或脫水化。作為該加熱處理的溫度，典型地為150℃以上且低於基板的應變點，250℃以上且450℃以下或者300℃以上且450℃以下。
在包含氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氣體氛圍中進行加熱處理。或者，也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。另外，上述惰性氣體氛圍及氧氛圍較佳為不包含氫、水等。處理時間是3分鐘以上且24小時以下。
該加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。
邊對氧化物半導體膜進行加熱邊形成該氧化物半導體膜，或者在形成氧化物半導體膜之後進行加熱處理，由此，利用二次離子質譜分析法測得的氧化物半導體膜中的氫濃度可以為5×1019atoms/cm3以下，1×1019atoms/cm3以下，5×1018atoms/cm3以下，1×1018atoms/cm3以下，5×1017atoms/cm3以下或者1×1016atoms/cm3以下。
例如，當使用利用ALD的成膜裝置來形成氧化物半導體膜如InGaZnOX(X>0)膜時，依次反復引入In(CH3)3氣體和O3氣體形成InO2層，同時引入Ga(CH3)3氣體和O3氣體形成GaO層，然後同時引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如InGaO2層、InZnO2層、GaInO層、ZnInO層、GaZnO層等。注意，雖然也可以使用利用Ar等惰性氣體使其起泡的H2O氣體來代替O3氣體，但較佳為使用不含有H的O3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。還可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。另外，也可以使用Zn(CH3)2氣體。
在本實施方式中，藉由如下步驟形成氧化物半導體層308a：利用濺射裝置使用In-Ga-Zn金屬氧化物(In：Ga：Zn=1：1：1.2[原子數比])的濺射靶材來形成50nm厚的氧化物半導體膜，然後進行加熱處理而使包含於絕緣膜338b中的氧移到氧化物半導體膜中，最後在該氧化物半導體膜上形成遮罩，對氧化物半導體膜的一部分進行選擇性地蝕刻。
另外，藉由在高於350℃且650℃以下或者450℃以上且600℃以下的溫度下進行加熱處理，能夠獲得後述的CAAC化率為60%以上且低於100%、80%以上且低於100%、90%以上且低於100%或者95%以上且98%以下的氧化物半導體膜。此外，能夠獲得氫、水等的含量 得到降低的氧化物半導體膜。即，能夠形成雜質濃度低且缺陷態密度低的氧化物半導體膜。
絕緣膜305可以是氧化物絕緣膜或氮化物絕緣膜的單層或疊層。注意，為了提高絕緣膜305與氧化物半導體層308a的介面特性，絕緣膜305中的至少與氧化物半導體層308a接觸的區域較佳為使用氧化物絕緣膜形成。
另外，藉由作為絕緣膜305設置具有對氧、氫、水等的阻擋效果的絕緣膜，可以防止氧從氧化物半導體層308a擴散到外部以及氫、水等從外部侵入到氧化物半導體層308a。作為具有對氧、氫、水等的阻擋效果的絕緣膜，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
另外，藉由作為絕緣膜305的材料使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料，可以降低電晶體的閘極漏電流。
另外，作為絕緣膜305，藉由使用因加熱而釋放氧的氧化物絕緣膜，能夠藉由加熱處理使絕緣膜305所包含的氧移動到氧化物半導體層308a中。
絕緣膜305的厚度可以為5nm以上且400nm以下、5nm以上且300nm以下或10nm以上且250nm以下。
絕緣膜305可以適當地利用絕緣膜338b的形 成方法。作為絕緣膜305，可以利用PECVD法形成氧化矽膜或氧氮化矽膜。此時，作為源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，有矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，有氧、臭氧、一氧化二氮、二氧化氮等。
在如下條件下利用PECVD法可以形成缺陷量少的氧氮化矽膜作為絕緣膜305：在相對於沉積氣體的氧化性氣體比例為大於20倍且小於100倍或者40倍以上且80倍以下；並且處理室內的壓力為低於100Pa或者50Pa以下。
可以在如下條件下形成緻密的氧化矽膜或氧氮化矽膜作為絕緣膜305：在280℃以上且400℃以下的溫度下保持設置在PECVD設備的抽成真空的處理室內的基板，將源氣體導入處理室，將處理室內的壓力設定為20Pa以上且250Pa以下，較佳為100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻電力。
藉由利用使用微波的電漿CVD法可以形成絕緣膜305。微波是指300MHz至300GHz的頻率區域。微波的電子溫度低且電子能量小。另外，在被供應的電力中用於電子的加速的比例小，所以可以將剩下比例的電力用於更多分子的解離及電離，由此可以使密度高的電漿(高密度電漿)激發。因此，可以形成對被成膜面及沉積物所造成的電漿損傷少且缺陷少的絕緣膜305。
藉由利用使用有機矽烷氣體的CVD法，可以 形成絕緣膜305。作為有機矽烷氣體，可以使用正矽酸乙酯(TEOS：化學式為Si(OC2H5)4)、四甲基矽烷(TMS：化學式為Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)、三(二甲胺基)矽烷(SiH(N(CH3)2)3)等含有矽的化合物。藉由利用使用有機矽烷氣體的CVD法，可以形成覆蓋性得到提高的絕緣膜305。
當作為絕緣膜305形成氧化鎵膜時，可以利用MOCVD法來形成。
另外，在作為絕緣膜305藉由MOCVD法或ALD法等熱CVD法形成氧化鉿膜時，使用兩種氣體，即用作氧化劑的臭氧(O3)和藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽或四二甲基醯胺鉿(TDMAH)等鉿醯胺)氣化而獲得的源氣體。注意，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其它材料液，有四(乙基甲基醯胺)鉿等。
此外，在作為絕緣膜305藉由MOCVD法或ALD法等熱CVD法形成氧化鋁膜時，使用兩種氣體，即用作氧化劑的H2O和藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而獲得的源氣體。注意，三甲基鋁的化學式為Al(CH3)3。另外，作為其它材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。另外，藉由利用ALD法，可以 形成覆蓋率高且膜厚度薄的絕緣膜305。
另外，在作為絕緣膜305藉由MOCVD法或ALD法等熱CVD法形成氧化矽膜時，使六氯乙矽烷(hexachlorodisilane)吸附於被成膜面上，去除吸附物所包含的氯，供應氧化性氣體(O2或一氧化二氮)的自由基使其與吸附物起反應。
在此，作為絕緣膜305，藉由利用PECVD設備形成100nm厚的氧氮化矽膜。
接著，在絕緣膜305上形成導電膜306(導電膜306a及導電膜306b)(圖6F)。
藉由利用濺射法、真空蒸鍍法、PLD法、熱CVD法等，可以形成導電膜306。在本實施方式中，利用濺射裝置形成10nm厚的氮化鉭膜作為導電膜306a。另外，利用濺射裝置形成300nm厚的銅膜作為導電膜306b。此外，當在真空中連續地形成導電膜306a及導電膜306b時，可以抑制導電膜303a與導電膜303b的介面的雜質，所以是較佳的。
另外，可以使用利用ALD的成膜裝置形成鎢膜作為導電膜306b。此時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後同時引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
接著，在導電膜306b上藉由光微影製程形成遮罩145，然後對導電膜306b、導電膜306a及絕緣膜 305的一部分進行蝕刻，來形成導電膜304a及導電膜304b(圖6G)。
作為對導電膜306及絕緣膜305的蝕刻方法，可以適當地利用濕蝕刻法或/及乾蝕刻法。
另外，經過導電膜306及絕緣膜305的蝕刻製程，使氧化物半導體層308a的一部分露出。另外，如圖6H所示，由於對導電膜304及絕緣膜305進行蝕刻，所以有時氧化物半導體層308a的一部分露出的區域的厚度比與導電膜304重疊的氧化物半導體層308a的區域薄。另外，如圖6H所示，經過導電膜306及絕緣膜305的蝕刻製程，去除了用作基底膜的絕緣膜338b沒有被氧化物半導體層308a覆蓋的區域的一部分，由此有時該區域的厚度比與氧化物半導體層308a重疊的區域薄。
接著，從絕緣膜338b、絕緣膜305、氧化物半導體層308a、導電膜304及遮罩145上添加雜質元素143(圖7A)。
經過雜質元素143的添加製程，對沒有被導電膜304、絕緣膜305及遮罩145覆蓋的氧化物半導體層308a添加了雜質元素143。此時，由於添加雜質元素143，所以在氧化物半導體層308a中形成氧缺損。
作為添加雜質元素143的方法，有離子摻雜法、離子植入法、電漿處理等。當利用電漿處理時，藉由在包含所添加的雜質元素的氣體氛圍下產生電漿，並進行電漿處理，可以添加雜質元素。作為產生電漿的裝置，可 以利用乾蝕刻裝置、灰化裝置、電漿CVD設備及高密度電漿CVD設備等。
作為雜質元素143的源氣體，可以使用B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2和稀有氣體中的一個以上。或者，也可以使用利用稀有氣體稀釋的B2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF和H2中的一個以上。藉由使用利用稀有氣體稀釋的B2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF和H2中的一個以上對氧化物半導體層308a添加雜質元素143，可以同時將稀有氣體及氫、硼、碳、氮、氟、鋁、矽、磷和氯中的一個以上添加到氧化物半導體層308a中。
此外，也可以在對氧化物半導體層308a添加稀有氣體之後，將B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF和H2中的一個以上添加到氧化物半導體層308a中。
或者，也可以在將B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF和H2中的一個以上添加到氧化物半導體層308a中之後，對氧化物半導體層308a添加稀有氣體。
可以適當地設定加速電壓、劑量等的注入條件控制雜質元素143的添加。例如，當利用離子植入法添加氬時，可以將加速電壓設定為10kV且將劑量設定為1×1013ions/cm2以上且1×1016ions/cm2以下，例如可以將 劑量設定為1×1014ions/cm2。另外，當利用離子植入法添加磷離子時，可以將加速電壓設定為30kV且將劑量設定為1×1013ions/cm2以上且5×1016ions/cm2以下，例如可以將劑量設定為1×1015ions/cm2。
當利用乾蝕刻裝置添加作為雜質元素143的氬時，可以將基板設置在平行平板的陰極一側供應RF電力，以便對基板一側施加偏壓。至於該RF電力，例如可以將電力密度設定為0.1W/cm2以上且2W/cm2以下。
此外，如本實施方式所示，較佳的是在留下遮罩145的情況下添加雜質元素143。藉由在留下遮罩145的情況下添加雜質元素143，可以抑制導電膜304的構成元素附著在絕緣膜305的側壁上。注意，添加雜質元素143的方法不侷限於上述方法，例如，可以在去除遮罩145之後將導電膜304及絕緣膜305用作遮罩添加雜質元素143。
此後，也可以藉由進行加熱處理，進一步提高添加了雜質元素143的區域的導電性。作該加熱處理的溫度，典型地為150℃以上且低於基板的應變點，250℃以上且450℃以下或者300℃以上且450℃以下。
接著，去除遮罩145(圖7B)。
接著，在絕緣膜338b、氧化物半導體層308a、導電膜304上形成絕緣膜312a，在絕緣膜312a上形成絕緣膜312b(圖7C)。
絕緣膜312a及絕緣膜312b可以適當地利用 絕緣膜338a及絕緣膜338b的形成方法。
在本實施方式中，作為絕緣膜312a，利用PECVD設備形成100nm厚的氮化矽膜。作為絕緣膜312b，利用PECVD設備形成300nm厚的氧氮化矽膜。
藉由使用氮化矽膜作為絕緣膜312a，該氮化矽膜中的氫進入氧化物半導體層308a中，從而可以進一步提高接觸於絕緣膜312a的氧化物半導體層308a的載子密度。
接著，藉由光微影製程在絕緣膜312b上形成遮罩，然後對絕緣膜312a及絕緣膜312b的一部分進行蝕刻來形成到達氧化物半導體層308a的開口部140a及開口部140b(圖7D)。
接著，以覆蓋開口部140a及開口部140b的方式在絕緣膜312b上形成導電膜311(導電膜311a及導電膜311b)(圖7E)。
作為導電膜311，可以適當地利用導電膜306的形成方法。在此，作為導電膜311a，利用濺射裝置形成50nm厚的鎢膜。作為導電膜311b，利用濺射裝置形成200nm厚的銅膜。
接著，藉由光微影製程在導電膜311b上形成遮罩，然後對導電膜311a及導電膜311b的一部分進行蝕刻來形成導電膜310a及導電膜310b(圖7F)。
此外，導電膜310a具有導電膜310a1及導電膜310a1上的導電膜310a2的疊層結構。導電膜310b具 有導電膜310b1及導電膜310b1上的導電膜310b2的疊層結構。
接著，在絕緣膜312b、導電膜310a及導電膜310b上形成絕緣膜314(圖7G)。
絕緣膜314可以適當地利用絕緣膜338a的形成方法。在此，作為絕緣膜314，藉由利用PECVD設備形成200nm厚的氮化矽膜。
藉由上述製程，可以製造電晶體104。
此外，在形成電晶體106時，在基板302上形成絕緣膜338。接著，在絕緣膜338上形成導電膜，將該導電膜加工為所希望的形狀，來形成導電膜303。接著，進行與圖6A至圖6F所示的製程相同的製程(在圖6A中形成的絕緣膜338相當於電晶體106中的絕緣膜301)。然後，在藉由光微影製程在絕緣膜305上形成遮罩之後，對絕緣膜305的一部分進行蝕刻來形成到達導電膜303的開口部139。然後，藉由進行與圖6G和以後圖式所示的製程相同的製程，可以製造電晶體106。
如上所述，本發明的一個方式的觸控感測器包括電晶體及電容元件，電晶體的半導體層與電容元件的一個電極可以在同一製程中形成而製造。因此，可以以較少的製程數製造主動矩陣方式的觸控感測器。或者，可以提供一種能夠用於大型觸控面板的觸控感測器。
本實施方式可以與其他實施方式適當地組合。
實施方式2
在本實施方式中，對本發明的一個方式的觸控面板進行說明。
本發明的一個方式的觸控面板在一對基板之間包括主動矩陣方式的觸控感測器及顯示元件。觸控感測器例如也可以為靜電電容式。
在以重疊的方式包括感測器部及顯示部的觸控面板中，有時在構成靜電電容式的觸控感測器的佈線及電極與構成顯示部的佈線及電極之間形成寄生電容。因該寄生電容而手指等接近時的電容變化變小，觸控感測器的檢測靈敏度有可能下降。此外，在使顯示元件驅動時產生的雜訊藉由寄生電容傳送到觸控感測器一側，觸控感測器的檢測靈敏度也有可能下降。
藉由充分擴大感測器部與顯示部的間隔，可以避免寄生電容或雜訊的影響，由此抑制觸控感測器的檢測靈敏度的下降，但有時增大觸控面板整體的厚度。
本發明的一個方式提供主動矩陣方式的觸控感測器。該觸控感測器包括電晶體及電容元件。該電晶體與該電容元件電連接。
本發明的一個方式的主動矩陣方式的觸控感測器可以在不同層中形成構成電容元件的電極及讀出佈線。藉由以較窄的寬度形成讀出佈線，可以減少寄生電容。由此，可以抑制觸控感測器的檢測靈敏度的下降。
另一方面，有時因形成寄生電容而感測器信號的振幅變小，檢測靈敏度下降。在本發明的一個方式中，藉由放大感測器信號而輸出，可以抑制寄生電容的影響。
本發明的一個方式的觸控面板藉由使用主動矩陣方式的觸控感測器，縮小感測器部與顯示部的間隔，由此可以使觸控面板薄型化。此外，藉由可以在兩個基板之間配置觸控感測器及顯示元件，也可以使觸控面板薄型化。在此，藉由使用本發明的一個方式的觸控感測器，即使縮小感測器部與顯示部的間隔，也可以抑制觸控感測器的檢測靈敏度的下降。因此，在本發明的一個方式中，可以同時實現觸控感測器或觸控面板的薄型化以及高檢測靈敏度。此外，藉由對一對基板使用撓性材料，也可以實現具有撓性的觸控面板。此外，本發明的一個方式可以提供能夠承受反復彎曲的觸控面板。或者，可以提供大型觸控面板。
在本發明的一個方式的觸控面板所包括的觸控感測器中，如實施方式1所述，也可以作為電容元件的電極使用氧化物導電體層。在主動矩陣方式的觸控感測器中，構成電晶體的半導體層或導電膜與電容元件的電極較佳的是在同一製程中形成。由此，製造觸控面板的製程數減少，從而可以降低製造成本。
藉由作為電容元件的電極使用氧化物導電體層，本發明的一個方式的觸控面板與使用其他材料的情況 相比，有時視角依賴性變小或可以增大NTSC比。
明確而言，本發明的一個方式是一種觸控面板，在一對基板之間包括觸控感測器、遮光層及顯示元件，遮光層位於觸控感測器與顯示元件之間，遮光層包括與觸控感測器所包括的電晶體重疊的部分，顯示元件包括與觸控感測器所包括的電容元件重疊的部分。
對顯示元件沒有特別的限制，例如可以使用有機EL元件。因此，在上述結構中，顯示元件包括第一電極、第二電極及包含發光有機化合物的層，並包括覆蓋第一電極的端部的絕緣膜，包含發光有機化合物的層位於第一電極與第二電極之間，絕緣膜也可以包括與觸控感測器所包括的電晶體重疊的部分。
〈觸控面板的結構實例〉
圖9A及圖9B是說明本發明的一個方式的觸控面板的結構的投影圖。圖9A是本發明的一個方式的觸控面板500的投影圖，圖9B是說明觸控面板500所具備的檢測單元10U的結構的投影圖。
圖9A所示的觸控面板500包括輸入裝置100及顯示部501。
輸入裝置100具有撓性。輸入裝置100包括掃描線G1、信號線DL、第一基材16及多個檢測單元10U。圖9B所示的檢測單元10U具備使可見光透過的窗部14並配置為矩陣狀。掃描線G1與在行方向(在圖9A 中以箭頭R表示)上配置的多個檢測單元10U電連接。信號線DL與在列方向(在圖9A中以箭頭C表示)上配置的多個檢測單元10U電連接。第一基材16具有撓性。第一基材16支撐檢測單元10U、掃描線G1及信號線DL。
顯示部501包括第二基材510及多個像素502。多個像素502與窗部14重疊並配置為矩陣狀。第二基材510具有撓性。第二基材510支撐多個像素502(圖9C)。
檢測單元10U包括與窗部14重疊的檢測元件C1及與檢測元件C1電連接的感測器電路19(圖9B)。
作為檢測元件C1例如可以使用實施方式1所示的電容元件105。圖9B示出電容元件105所包括的一對電極的導電膜350及氧化物導電體層308b。
感測器電路19接收選擇信號且根據檢測元件C1的電容或寄生電容的大小的變化供應感測器信號DATA。
掃描線G1可以供應選擇信號。信號線DL可以供應感測器信號DATA。感測器電路19與多個窗部14的間隙重疊。
另外，在本實施方式所說明的觸控面板500中，在檢測單元10U及與檢測單元10U的窗部14重疊的像素502之間具備彩色層。
本實施方式所說明的觸控面板500包括：具 備多個具有使可見光透過的窗部14的檢測單元10U的撓性輸入裝置100；以及具備多個與窗部14重疊的像素502的撓性顯示部501，並且在窗部14與像素502之間包含彩色層。
由此，觸控面板可以供應根據電容或寄生電容的大小的變化的感測器信號及供應該感測器信號的檢測單元的位置資訊，還可以顯示與檢測單元的位置資訊有關的影像資訊，並且可以彎曲。其結果，可以提供方便性或可靠性良好的新穎的觸控面板。
另外，觸控面板500也可以包括接收輸入裝置100所供應的信號的撓性基板FPC1或/及對顯示部501供應包含影像資訊的信號的撓性基板FPC2。
另外，還可以具備防止損傷而保護觸控面板500的保護層17p或/及使觸控面板500所反射的外部光線的強度減弱的防反射層567p。
另外，觸控面板500包括對顯示部501的掃描線供應選擇信號的掃描線驅動電路503g、供應信號的佈線511及與撓性基板FPC2電連接的端子519。
下面，對觸控面板500的每個構成要素進行說明。注意，無法明確地分開這些構成要素，有時一個構成要素兼作其他構成要素或包含其他構成要素的一部分。
例如，在與多個窗部14重疊的位置具備彩色層的輸入裝置100既是輸入裝置100又是濾色片。
另外，例如輸入裝置100與顯示部501重疊 的觸控面板500既是輸入裝置100又是顯示部501。
輸入裝置100包括多個檢測單元10U及支撐檢測單元的撓性基材16。例如，在撓性基材16上將多個檢測單元10U配置為40行、15列的矩陣狀。
明確而言，可以將水平尺寸為7.668mm且垂直尺寸為5.112mm的檢測單元10U以40行、15列的矩陣狀配置在水平尺寸為115.02mm且垂直尺寸為204.48mm的矩陣區域。
窗部14可以使可見光透過。
例如，將使用使可見光透過的材料或薄到允許可見光透過的材料的基材16、檢測元件C1及撓性保護基材17以不阻礙可見光的透過的方式重疊配置，構成窗部14即可。
例如，也可以在不使可見光透過的材料中設置開口部。明確而言，也可以設置一個或多個矩形等各種形狀的開口部。
在與窗部14重疊的位置具備使指定顏色的光透過的彩色層。例如，具備使藍色光透過的彩色層CFB、使綠色光透過的彩色層CFG或使紅色光透過的彩色層CFR(圖9B)。
另外，除了藍色、綠色或/及紅色以外，還可以具備使白色光透過的彩色層或使黃色光透過的彩色層等使各種顏色的光透過的彩色層。
作為彩色層可以使用金屬材料、樹脂材料、 顏料或染料等。
以包圍窗部14的方式具備遮光層BM。遮光層BM比窗部14不容易使光透過。注意，在本說明書等中示出作為遮光層使用黑矩陣的例子，對遮光層附上BM。
作為遮光層BM，可以使用碳黑、金屬氧化物、包含多種金屬氧化物的固溶體的複合氧化物等。
在與遮光層BM重疊的位置具備掃描線G1、信號線DL、佈線VPI、佈線RES、佈線VRES及感測器電路19。
另外，可以具備覆蓋彩色層及遮光層BM的透光性保護層。
可以將有機材料、無機材料或有機材料和無機材料的複合材料用於撓性基材16、基材510。
可以將厚度為5μm以上且2500μm以下，較佳為5μm以上且680μm以下，更佳為5μm以上且170μm以下，更佳為5μm以上且45μm以下，進一步較佳為8μm以上且25μm以下的材料用於基材16或基材510。
另外，可以將雜質的透過得到抑制的材料適當地用於基材16或基材510。例如，可以適當地使用水蒸氣的穿透率為10-5g/(m2．day)以下，較佳為10-6g/(m2．day)以下的材料。
另外，可以將線性膨脹係數大約都相等的材料適當地用於基材16或基材510。例如，基材16及基材 510都可以適當地使用線性膨脹係數為1×10-3/K以下，較佳為5×10-5/K以下，更佳為1×10-5/K以下的材料。
例如，可以將樹脂、樹脂薄膜或塑膠薄膜等有機材料用於基材16或基材510。
例如，可以將金屬板或厚度為10μm以上且50μm以下的薄板狀的玻璃板等無機材料用於基材16或基材510。
例如，可以將利用樹脂層將金屬板、薄板狀的玻璃板或無機材料的膜黏合於樹脂薄膜等而形成的複合材料用於基材16或基材510。
例如，可以將纖維狀或粒子狀的金屬、玻璃或無機材料分佈於樹脂或樹脂薄膜的複合材料用於基材16或基材510。
例如，可以將熱固性樹脂或紫外線硬化性樹脂用於樹脂層。
明確而言，可以使用聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等的樹脂薄膜或樹脂板。
明確而言，可以使用無鹼玻璃、鈉鈣玻璃、鉀鈣玻璃或水晶玻璃等。
明確而言，可以使用金屬氧化物膜、金屬氮化物膜或金屬氧氮化物膜等。例如，可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、氧化鋁膜等。
明確而言，可以使用設置有開口部的SUS或 鋁等。
明確而言，可以使用丙烯酸樹脂、聚氨酯樹脂、環氧樹脂或具有矽氧烷鍵的樹脂等的樹脂。
例如，可以適當地將層疊有撓性基板392a、防止雜質擴散的絕緣膜338a、將撓性基板392a與絕緣膜338a黏合的黏合層394a的疊層體用於基材16(參照圖12A)。
例如，可以適當地將層疊有撓性基板392b、防止雜質擴散的絕緣膜338b、將撓性基板392b與絕緣膜338b黏合的黏合層394b的疊層體用於基材510(參照圖12A)。
明確而言，絕緣膜338a可以具有層疊有厚度為600nm的氧氮化矽膜及厚度為200nm的氮化矽膜的疊層結構。
明確而言，可以將包含依次層疊有厚度為600nm的氧氮化矽膜、厚度為200nm的氮化矽膜、厚度為200nm的氧氮化矽膜、厚度為140nm的氮氧化矽膜以及厚度為100nm的氧氮化矽膜的疊層結構用於絕緣膜338a。
可以將聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等的樹脂薄膜、樹脂板或包括它們之中兩個以上的疊層體等用於撓性基板392a。
例如，可以將包含聚酯、聚烯烴、聚醯胺(尼龍、芳族聚醯胺等)、聚醯亞胺、聚碳酸酯或者具有丙烯酸鍵合、聚氨酯鍵合、環氧鍵合或矽氧烷鍵合的樹脂 的材料用於黏合層394a。
可以具備撓性保護基材17或/及保護層17p。撓性保護基材17或保護層17p防止損傷而保護輸入裝置100。
例如，可以將聚酯、聚烯烴、聚醯胺、聚醯亞胺、聚碳酸酯或丙烯酸樹脂等的樹脂薄膜、樹脂板或包括它們之中兩個以上的疊層體等用於保護基材17。
例如，可以將硬塗層或陶瓷塗層用於保護層17p。明確而言，可以將包含UV固化樹脂或氧化鋁的層形成在與第二電極重疊的位置。
顯示部501具備配置為矩陣狀的多個像素502(圖9C)。例如，像素502包括子像素502B、子像素502G及子像素502R，每個子像素都具備顯示元件以及驅動顯示元件的像素電路。
在水平尺寸為115.02mm且垂直尺寸為198.72mm的矩形區域，也可以以矩陣狀配置在水平方向上有1080個像素且在垂直方向上有1920個像素，該像素具備三個水平尺寸為35.5μm且垂直尺寸為106.5μm的子像素。此外，該矩形區域的對角長度為9.2英寸，像素的開口率為56.0%。
像素502的子像素502B配置在與彩色層CFB重疊的位置，子像素502G配置在與彩色層CFG重疊的位置，子像素502R配置在與彩色層CFR重疊的位置。
在本實施方式中，說明將發射白色光的有機 EL元件適用於顯示元件的情況，但是顯示元件不侷限於此。
例如，也可以將發光顏色不同的有機EL元件用於各子像素，以使各子像素的發光顏色不同。
除了有機EL元件之外，還可以將利用電泳方式、電子粉流體(日本的註冊商標)方式或電潤濕方式等進行顯示的顯示元件(也稱為電子墨水)、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、液晶元件等各種顯示元件用於顯示元件。
此外，也可以用於透射型液晶顯示器、半透射型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器等。注意，當實現半透射液晶顯示器或反射型液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，像素電極的一部分或全部包含鋁、銀等，即可。此時，也可以將SRAM等記憶體電路設置在反射電極下。由此可以進一步降低功耗。另外，適用於所採用的顯示元件的結構可以從各種像素電路選擇而使用。
此外，在顯示部中可以採用在像素中具有主動元件(非線性元件)的主動矩陣方式或在像素中沒有主動元件的被動矩陣方式。
在主動矩陣方式中，作為主動元件，不僅可以使用電晶體，而且還可以使用各種主動元件。例如，也可以使用MIM(Metal Insulator Metal；金屬-絕緣體-金屬)或TFD(Thin Film Diode；薄膜二極體)等。由於這 些元件的製程少，所以可以降低製造成本或提高良率。另外，由於這些元件的尺寸小，所以可以提高開口率，從而實現低功耗或高亮度化。
在被動矩陣方式中，因為不使用主動元件，所以製程少，從而可以降低製造成本或提高良率。或者，由於不使用主動元件，因此可以提高開口率，從而可以實現低功耗或高亮度化等。
顯示部501也可以具備與像素重疊的防反射層567p。作為防反射層567p，例如可以使用圓偏光板。
顯示部501具備能夠供應信號的佈線511，並且該佈線511設置有端子519。另外，能夠供應影像信號及同步信號等信號的撓性基板FPC2與端子519電連接。
另外，撓性基板FPC2也可以安裝有印刷線路板(PWB)。
〈〈檢測元件C1〉〉
以圖1A所示的電容元件105為例說明檢測元件C1。電容元件105作為一對電極包括氧化物導電體層308b及導電膜350。在一對電極之間作為介質層包括絕緣膜314、348。
氧化物導電體層308b以與其他區域分開的方式例如形成為島狀。尤其較佳的是以靠近氧化物導電體層308b的方式配置能夠與氧化物導電體層308b在同一製程中製造的層以使觸控面板500的使用者不會發現氧化物導 電體層308b。更佳的是，儘量減少位於氧化物導電體層308b與靠近氧化物導電體層308b的層之間的間隙的窗部14的個數。尤其較佳的是不在該間隙配置窗部14。
以與氧化物導電體層308b重疊的方式設置導電膜350，且介質層(這裡指絕緣膜314、348)設置在氧化物導電體層308b與導電膜350之間。
例如，在大氣中，當介電常數與大氣不同的物體靠近檢測元件C1的一對電極的任一個時，形成電容，所形成的電容寄生在電路中。明確而言，當手指等靠近檢測元件C1的一個電極時，在一個電極與手指等之間形成電容。而且，所形成的電容寄生在與檢測元件C1電連接的電路中，使感測器電路的工作變化。由此，可以將檢測元件C1用於靠近檢測器。
在本發明的一個方式中，檢測元件C1不侷限於實施方式1所示的電容元件105。
例如，可以變形的檢測元件C1的電容隨著變形而變化。
明確而言，由於手指等觸摸檢測元件C1，一對電極的間隔變窄，從而檢測元件C1的電容變大。由此，可以將檢測元件C1用於接觸檢測器。其結果，例如可以檢測出筆壓等。
明確而言，藉由使檢測元件C1彎曲，一對電極的間隔變窄。由此，檢測元件C1的電容變大。由此，可以將檢測元件C1用於彎曲檢測器。
一對電極包含導電性材料。
例如，可以將無機導電性材料、有機導電性材料、金屬或導電性陶瓷等用於一對電極。
明確而言，可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢、鎳、銀和錳中的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等來形成。
或者，可以使用氧化銦、銦錫氧化物、銦鋅氧化物、氧化鋅、添加有鎵的氧化鋅等導電性氧化物。
或者，可以使用石墨烯或石墨。包含石墨烯的膜例如可以使包含氧化石墨烯的膜還原而形成。作為還原方法，可以採用進行加熱的方法或使用還原劑的方法等。
或者，可以使用導電高分子。此外，可以參照實施方式1所示的氧化物導電體層的結構、形成方法。
〈〈檢測單元10U及轉換器CONV〉〉
圖10A至圖10C是說明本發明的一個方式的檢測單元10U及轉換器CONV的結構及驅動方法的圖。
圖10A是說明本發明的一個方式的檢測單元10U及轉換器CONV的結構的電路圖，圖10B1及圖10B2是說明驅動方法的時序圖。此外，圖10C示出與圖10A不同的矩陣狀的轉換器CONV，圖11A示出矩陣狀的檢測單元10U。
檢測單元10U例如包括第一電晶體M1至第 三電晶體M3(圖10A、圖11A)。另外，檢測單元10U包括供應電源電位及信號的佈線。例如，包括信號線DL、佈線VPI、佈線CS、掃描線G1、佈線RES、佈線VRES及信號線DL等。
另外，也可以將感測器電路19配置在不與窗部14重疊的區域。例如，藉由在不與窗部14重疊的區域配置佈線，可以更容易地從檢測單元10U一側看到另一側。
此外，第一電晶體M1至第三電晶體M3具有半導體層。例如，可以將4族元素、化合物半導體或氧化物半導體用於半導體層。明確而言，可以使用包含矽的半導體、包含砷化鎵的半導體或包含銦的氧化物半導體等。
例如，可以將能夠經同一製程形成的電晶體用於第一電晶體M1至第三電晶體M3。
第一電晶體M1至第三電晶體M3中的任一個較佳為包括氧化物半導體層。此時，該氧化物半導體層較佳的是與氧化物導電體層在同一表面上。由於具有氧化物半導體層的電晶體的關態電流小，所以尤其較佳的是第一電晶體M1具有該氧化物半導體層。
可以將具有導電性的材料用於佈線。
例如，可以將無機導電性材料、有機導電性材料、金屬或導電性陶瓷等用於佈線。明確而言，可以應用與用於電容元件的一對電極的材料相同的材料。
可以將鋁、金、鉑、銀、鎳、鈦、鎢、鉻、 鉬、鐵、鈷、銅或鈀等金屬材料或者包含該金屬材料的合金材料用於掃描線G1、信號線DL、佈線VPI、佈線RES及佈線VRES。
也可以對形成在基材16上的膜進行加工來在基材16上形成感測器電路19。
或者，也可以將形成在其他基材上的感測器電路19轉置於基材16。
可以將能夠轉換檢測單元10U所供應的感測器信號DATA而將其供應到FPC1的各種電路用於轉換器CONV(圖9A)。例如，可以將電晶體M4用於轉換器CONV。此外，如圖10C所示，可以將電晶體M4、M5用於轉換器CONV。
本發明的一個方式的感測器電路19包括第一電晶體M1，該第一電晶體M1的閘極與檢測元件C1的一個電極(這裡，氧化物導電體層308b)電連接，並且第一電極與佈線VPI電連接(圖10A)。佈線VPI例如可以供應接地電位。
此外，也可以包括第二電晶體M2，該第二電晶體M2的閘極與掃描線G1電連接，第一電極與第一電晶體M1的第二電極電連接，第二電極與信號線DL電連接。掃描線G1可以供應選擇信號。信號線DL例如可以供應感測器信號DATA。
此外，也可以包括第三電晶體M3，該第三電晶體M3的閘極與佈線RES電連接，第一電極與檢測元件 C1的一個電極(這裡，氧化物導電體層308b)電連接，第二電極與佈線VRES電連接。佈線RES可以供應重設信號。佈線VRES例如可以供應能夠使第一電晶體M1處於開啟狀態的電位。
檢測元件C1的電容例如由於物體靠近氧化物導電體層308b或導電膜350或者由於氧化物導電體層308b與導電膜350的間隔發生變化而變化。由此，檢測單元10U可以供應基於檢測元件C1的電容或寄生電容的大小的變化的感測器信號DATA。
另外，檢測單元10U具備可以供應控制信號的佈線CS，該控制信號能夠控制檢測元件C1的另一個電極(這裡，導電膜350)的電位。此外，導電膜350也可以兼作感測器電路的佈線CS。
另外，將檢測元件C1的一個電極(這裡，氧化物導電體層308b)、第一電晶體M1的閘極以及第三電晶體M3的第一電極電連接的連接部稱為節點A。
佈線VRES可以供應預定的電位。例如，可以對該電晶體的閘極供應使檢測單元10U所具備的電晶體處於開啟狀態的電位。佈線VPI例如可以供應接地電位，佈線VPO及佈線BR例如可以供應高電源電位。佈線RES可以供應重設信號，掃描線G1可以供應選擇信號。信號線DL可以供應感測器信號DATA，端子OUT可以供應根據感測器信號DATA被轉換的信號。
另外，可以將能夠轉換感測器信號DATA並 將其供應到端子OUT的各種電路用於轉換器CONV。例如，可以藉由使轉換器CONV與感測器電路19電連接，而構成源極隨耦器電路或電流鏡電路等。
明確而言，使用包括電晶體M4的轉換器CONV可以構成源極隨耦器電路(圖10A)。此外，如圖10C所示，轉換器CONV也可以包括電晶體M4、M5。另外，也可以將能夠與第一電晶體M1至第三電晶體M3經同一製程製造的電晶體用於電晶體M4、M5。
如上所述，本發明的一個方式的主動矩陣方式的觸控感測器可以在不同層中形成構成檢測元件的電極及讀出佈線。如圖11B所示，藉由在不同層中形成電容元件的一個電極的氧化物導電體層308b及信號線DL，且以較窄的寬度形成信號線DL，可以降低寄生電容。由此，可以抑制觸控感測器的檢測靈敏度的下降。此外，氧化物導電體層308b與圖11C的放大圖所示的多個像素502重疊。
〈感測器電路19的驅動方法〉
對感測器電路19的驅動方法進行說明。
〈〈第一步驟〉〉
在第一步驟中，在使第三電晶體M3成為開啟狀態之後對閘極供應使其成為非開啟狀態的重設信號，使檢測元件C1的一個電極(這裡，氧化物導電體層308b)的電位 成為指定的電位(參照圖10B1中的期間T1)。
明確而言，使佈線RES供應重設信號。供應有重設信號的第三電晶體M3將節點A的電位例如變為能夠使第一電晶體M1處於開啟狀態的電位(圖10A)。
〈〈第二步驟〉〉
在第二步驟中，對閘極供應使第二電晶體M2成為開啟狀態的選擇信號，並且使第一電晶體M1的第二電極與信號線DL電連接。
明確而言，使掃描線G1供應選擇信號。第一電晶體M1的第二電極藉由供應有選擇信號的第二電晶體M2與信號線DL電連接(參照圖10B1中的期間T2)。
〈〈第三步驟〉〉
在第三步驟中，對檢測元件C1的另一個電極(這裡，導電膜350)供應控制信號，對第一電晶體M1的閘極供應根據控制信號及檢測元件C1的電容發生變化的電位。
明確而言，使佈線CS供應矩形的控制信號。藉由對導電膜350供應矩形的控制信號，節點A的電位根據檢測元件C1的電容上升(參照圖10B1中的期間T2的後一半)。
例如，在檢測元件被放置在大氣中的情況下，當介電常數高於大氣的物體以靠近檢測元件C1的導 電膜350的方式配置時，檢測元件C1的電容在外觀上變大。
由此，與介電常數高於大氣的物體沒有靠近地配置的情況相比，矩形的控制信號所引起的節點A的電位的變化小(參照圖10B2中的實線)。
〈〈第四步驟〉〉
在第四步驟中，對信號線DL供應第一電晶體M1的閘極的電位變化所引起的信號。
例如，對信號線DL供應根據第一電晶體M1的閘極的電位變化來變化的電流。
轉換器CONV將流過信號線DL的電流的變化轉換為電壓，並輸出該電壓。
〈〈第五步驟〉〉
在第五步驟中，對第二電晶體M2的閘極供應使第二電晶體M2成為非開啟狀態的選擇信號。
〈觸控面板的剖面結構實例1〉
圖12A示出本發明的一個方式的觸控面板的剖面示意圖。圖12A所示的觸控面板由於在一對基板之間包括主動矩陣方式的觸控感測器及顯示元件，所以可以實現薄型化。
觸控面板包括撓性基板392b、黏合層394b、 絕緣膜338b、電晶體102、電晶體103、接觸部108、電容部109、導電膜346b、絕緣膜348b、導電膜360、絕緣膜371、發光元件107、絕緣膜373及間隔物375等。發光元件107包括下部電極361、光學調整層363、EL層365及上部電極367(圖12B)。
撓性基板392b及絕緣膜338b由黏合層394b貼合。在絕緣膜338b上具有電晶體103、電晶體102、接觸部108、電容部109等。電晶體103的源極電極或汲極電極與導電膜360與發光元件107的下部電極361電連接。
在圖12A中，作為驅動電路部的電晶體、發光元件107的下部電極361與源極電極或汲極電極連接的電晶體使用電晶體103。此外，作為像素部所包括的其他電晶體使用電晶體102。可以使電晶體103的場效移動率比電晶體102高，由此可以增大通態電流。其結果是，可以製造能夠高速工作的驅動電路部。此外，可以製造驅動電路部所占的面積小的觸控感測器。此外，藉由將通態電流大的電晶體103設置在像素部中，即使在大型顯示面板或觸控面板、高精細的顯示面板或觸控面板中佈線數增加，也可以減少各佈線中的信號延遲，且可以抑制顯示的不均勻。此外，驅動電路部所包括的電晶體的結構也可以與像素部所包括的電晶體的結構相同。此外，驅動電路部所包括的多個電晶體既可以都具有相同的結構，又可以具有兩種以上的結構。此外，像素部所包括的多個電晶體也 既可以都具有相同的結構，又可以具有兩種以上的結構。另外，也可以在驅動電路部中包括具有一個閘極電極的電晶體。此外，在主動矩陣方式的觸控感測器及主動矩陣方式的顯示元件中，所使用的電晶體既可以具有同一結構，又可以具有不同結構，也可以局部性地具有同一結構。
發光元件107具有頂部發射結構，向上部電極367一側發射光。藉由以與發光元件107的發光區域重疊的方式配置電晶體103、電晶體102、接觸部108、電容部109等，可以提高像素的開口率。
再者，觸控面板包括撓性基板392a、黏合層394a、絕緣膜338a、電容元件105、導電膜346a、絕緣膜348a、彩色層CFR、遮光層BM、黏合層396等。電容元件105作為一對電極包括氧化物導電體層308b及導電膜350。
撓性基板392a與絕緣膜338a由黏合層394a貼合。在絕緣膜338a上具有電晶體103、電晶體102、電容元件105等。在本發明的一個方式的觸控面板中，如實施方式1所示，電晶體的氧化物半導體層與電容元件的一個電極(氧化物導電體層或具有導電性的氧化物半導體層)形成在同一平面上。
在本發明的一個方式的觸控面板中，遮光層位於觸控感測器與顯示元件(發光元件)之間，遮光層包括與電晶體重疊的部分，顯示元件(發光元件)包括與電容元件重疊的部分。在圖12A中示出電容元件105與發光 元件107重疊，且遮光層BM與電晶體103及電晶體102重疊的例子。
在本發明的一個方式的觸控面板中，覆蓋發光元件107的下部電極361的端部的絕緣膜373也可以包括與電晶體重疊的部分。在圖12A中示出絕緣膜373與電晶體103及電晶體102重疊的例子。
本發明的一個方式的觸控面板較佳為具有撓性。在圖12A中示出使用撓性基板392a、392b的例子，但本發明的一個方式不侷限於此，可以使用在實施方式1等中例示出的基板，也可以使用沒有撓性的基板。
圖13A示出在圖12A及圖12B所示的本發明的一個方式的觸控面板中包括三個像素的剖面示意圖。本發明的一個方式的觸控面板採用濾色片方式。本發明的一個方式的觸控面板例如可以採用用R(紅色)、G(綠色)、B(藍色)的三種顏色的像素呈現一個顏色的結構、用R(紅色)、G(綠色)、B(藍色)、W(白色)的四種顏色的像素呈現一個顏色的結構、用R(紅色)、G(綠色)、B(藍色)、Y(黃色)的四種顏色呈現一個顏色的結構等。對顏色要素沒有特別的限制，也可以使用RGBWY以外的顏色，例如也可以使用青色(cyan)、洋紅色(magenta)等。
藉由組合彩色層CFR、CFG、CFB與微腔結構(光學調整層363)，可以從本發明的一個方式的觸控面板提取色純度高的光。光學調整層363的厚度根據各像 素的顏色改變即可。注意，這裡示出在每個彩色層CFR、CFG、CFB之間設置遮光層BM的例子，但也可以在彩色層CFR、CFG、CFB之間不設置遮光層BM。
如圖13B所示，也可以在每個像素中分別設置發射不同光的EL層365以使每個像素都具有不同的EL層365。此外，也可以不包括間隔物375。另外，下部電極361也可以直接與電晶體的源極電極或汲極電極連接，而不包括導電膜360或絕緣膜371。
如圖13C所示，觸控面板也可以不包括與發光元件電連接的電晶體。導電膜857a及導電膜857b為外部連接電極，可以與FPC等電連接。雖然導電膜814不一定必須設置，但因為導電膜814可以抑制起因於下部電極361的電阻的電壓下降，所以較佳為設置導電膜814。此外，出於同樣的目的，也可以在絕緣膜371、EL層365或上部電極367上等設置與上部電極367電連接的導電膜。
〈觸控面板的剖面結構實例2〉
圖14示出本發明的一個方式的觸控面板的剖面示意圖。
圖14所示的觸控面板與結構實例1的觸控面板的不同之處在於使用三個撓性基板。明確而言，觸控感測器與顯示面板由黏合層396貼合。觸控感測器在撓性基板392a上包括電晶體102、電晶體103、電容元件105。 顯示面板在一對撓性基板392b、392d之間包括電晶體102、電晶體103、發光元件107、彩色層CFR、遮光層BM等。
圖15示出本發明的一個方式的觸控面板的剖面示意圖。
圖15所示的觸控面板與結構實例1的觸控面板的不同之處在於使用四個撓性基板。明確而言，觸控感測器與顯示面板由黏合層396貼合。觸控感測器在一對撓性基板392a、392c之間包括電晶體102、電晶體103、電容元件105。顯示面板在一對撓性基板392b、392d之間包括電晶體102、電晶體103、發光元件107、彩色層CFR、遮光層BM等。
與圖14、圖15所示的結構相比，圖12A所示的結構中的基板及黏合層的數量少，可以使觸控面板薄型化，所以是較佳的。在本發明的一個方式中，即使縮小感測器部與顯示部的間隔，也可以抑制觸控感測器的檢測靈敏度的下降。因此，在本發明的一個方式中，可以同時實現觸控感測器或觸控面板的薄型化以及高檢測靈敏度。此外，本發明的一個方式可以提供具有撓性的觸控面板。此外，在對觸控面板的厚度或撓性沒有限制時，採用如圖14、圖15所示的結構，擴大感測器部與顯示部的間隔，由此可以抑制觸控感測器的檢測靈敏度的下降。
〈觸控面板的剖面結構實例3〉
圖16示出本發明的一個方式的觸控面板的剖面示意圖。
觸控面板包括撓性基板392b、黏合層394b、絕緣膜338b、電晶體104、電晶體106、導電膜346b、絕緣膜348b、導電膜360、絕緣膜371、發光元件107、絕緣膜373、間隔物375等。
如圖16所示，與電容元件105電連接的電晶體及與發光元件107電連接的電晶體也可以具有彼此不同的結構。此外，如上述結構實例所示，也可以具有相同的結構。此外，觸控感測器的驅動電路的電晶體及像素的驅動電路的電晶體也可以具有相同的結構或彼此不同的結構。
〈觸控面板的剖面結構實例4〉
圖17示出本發明的一個方式的觸控面板的剖面示意圖。
觸控面板包括撓性基板392b、黏合層394b、絕緣膜338b、電晶體104、電晶體106、彩色層CFR、導電膜346b、絕緣膜348b、導電膜360、絕緣膜371、發光元件107、絕緣膜373、間隔物375、黏合層394c、撓性基板392c等。
發光元件107具有底部發射結構，向彩色層CFR一側發射光。
再者，觸控面板包括撓性基板392a、黏合層 394a、絕緣膜338a、電晶體102、電晶體103、電容元件105、導電膜346a、絕緣膜348a、遮光層BM、黏合層396等。
在本發明的一個方式的觸控面板中，遮光層包括與電晶體重疊的部分，顯示元件(發光元件)包括與電容元件重疊的部分。在圖17中示出電容元件105與發光元件107重疊，且遮光層BM與電晶體102、103、104、106重疊的例子。
〈用於觸控感測器的材料的一個例子〉
接著，對能夠用於觸控面板的材料等進行說明。注意，可以參照本說明書中的其他記載。
作為基板，可以使用玻璃、石英、有機樹脂、金屬、合金等材料。提取來自發光元件的光一側的基板使用對該光具有透光性的材料。
尤其是，較佳為使用撓性基板。例如，可以使用有機樹脂或其厚度為足以具有撓性的玻璃、金屬、合金。
由於有機樹脂的比重小於玻璃，因此藉由作為撓性基板使用有機樹脂，與作為撓性基板使用玻璃的情況相比，能夠使觸控面板的重量更輕，所以是較佳的。
作為基板較佳為使用韌性高的材料。由此，能夠實現抗衝擊性高且不易損壞的觸控面板。例如，藉由使用有機樹脂基板、厚度薄的金屬基板或合金基板，與使 用玻璃基板的情況相比，能夠實現輕量且不易損壞的觸控面板。
由於金屬材料及合金材料的熱傳導率高，並且容易將熱量傳到基板整體，因此能夠抑制觸控面板的局部的溫度上升，所以是較佳的。使用金屬材料或合金材料的基板的厚度較佳為10μm以上且200μm以下，更佳為20μm以上且50μm以下。
對構成金屬基板或合金基板的材料沒有特別的限制，例如，較佳為使用鋁、銅、鎳、鋁合金或不鏽鋼等金屬的合金等。
另外，當作為基板使用熱發射率高的材料時，能夠抑制觸控面板的表面溫度上升，從而能夠抑制觸控面板的損壞及可靠性的下降。例如，基板也可以採用金屬基板與熱發射率高的層(例如，可以使用金屬氧化物或陶瓷材料)的疊層結構。
作為具有撓性以及透光性的材料，例如可以舉出如下材料：聚酯樹脂諸如聚對苯二甲酸乙二醇酯(PET)或聚萘二甲酸乙二醇酯(PEN)等、聚丙烯腈樹脂、聚醯亞胺樹脂、聚甲基丙烯酸甲酯樹脂、聚碳酸酯(PC)樹脂、聚醚碸(PES)樹脂、聚醯胺樹脂、環烯烴樹脂、聚苯乙烯樹脂、聚醯胺-醯亞胺樹脂或聚氯乙烯樹脂等。尤其較佳為使用熱膨脹率低的材料，例如較佳為使用聚醯胺-醯亞胺樹脂、聚醯亞胺樹脂以及PET等。另外，也可以使用將樹脂浸滲於纖維體中的基板(也稱為預 浸料)或將無機填料混合到有機樹脂中來降低熱膨脹率的基板。
撓性基板可以是疊層結構，其中層疊使用上述材料的層與保護裝置的表面免受損傷等的硬塗層(例如，氮化矽層等)或能夠分散壓力的層(例如，芳族聚醯胺樹脂層等)等。
作為撓性基板也可以使用層疊有多個層的基板。尤其是，藉由採用具有玻璃層的結構，可以提高對水或氧的阻擋性而提供可靠性高的觸控面板。
例如，可以使用從離發光元件近的一側層疊有玻璃層、黏合層及有機樹脂層的撓性基板。將該玻璃層的厚度設定為20μm以上且200μm以下，較佳為25μm以上且100μm以下。這種厚度的玻璃層可以同時實現對水或氧的高阻擋性和撓性。此外，有機樹脂層的厚度為10μm以上且200μm以下，較佳為20μm以上且50μm以下。藉由在玻璃層的外側設置這種有機樹脂層，抑制玻璃層的破裂或縫裂來提高機械強度。藉由將這種玻璃材料和有機樹脂的複合材料應用於基板，可以實現可靠性極高的撓性觸控面板。
作為黏合層394a、394b、394c、394d，可以使用紫外線固化黏合劑等光固化黏合劑、反應固化黏合劑、熱固性黏合劑、厭氧黏合劑等各種固化黏合劑。作為這些黏合劑，可以舉出環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺樹脂、醯亞胺樹脂、PVC樹脂、 PVB樹脂、EVA樹脂等。尤其較佳為使用環氧樹脂等透濕性低的材料。另外，也可以使用兩液混合型樹脂。此外，也可以使用黏合薄片等。
另外，在上述樹脂中也可以包含乾燥劑。例如，可以使用鹼土金屬的氧化物(氧化鈣或氧化鋇等)藉由化學吸附吸附水分的物質。或者，也可以使用沸石或矽膠等藉由物理吸附來吸附水分的物質。當在樹脂中包含乾燥劑時，能夠抑制水分等雜質侵入功能元件，從而提高觸控面板的可靠性，所以是較佳的。
此外，藉由在上述樹脂中混合折射率高的填料或光散射構件，可以提高來自發光元件的光的提取效率。例如，可以使用氧化鈦、氧化鋇、沸石、鋯等。
對觸控面板所具有的電晶體的結構沒有特別的限制。也可以適用與在前面的實施方式中用於主動矩陣方式的觸控感測器的電晶體同樣的結構。例如，可以採用交錯型電晶體或反交錯型電晶體。此外，還可以採用頂閘極型或底閘極型的電晶體結構。對於用於電晶體的半導體材料沒有特別的限制，例如可以舉出矽、鍺等。或者，也可以使用包含銦、鎵和鋅中的至少一個的氧化物半導體諸如In-Ga-Zn類金屬氧化物等。
對用於電晶體的半導體材料的結晶性也沒有特別的限制，可以使用非晶半導體或結晶半導體(微晶半導體、多晶半導體、單晶半導體或其一部分具有結晶區域的半導體)。當使用結晶半導體時可以抑制電晶體的特性 劣化，所以是較佳的。
作為發光元件，可以使用能夠進行自發光的元件，並且在其範疇內包括由電流或電壓控制亮度的元件。例如，可以使用發光二極體(LED)、有機EL元件以及無機EL元件等。
發光元件可以採用頂部發射結構、底部發射結構或雙面發射結構。作為提取光一側的電極使用使可見光透過的導電膜。另外，作為不提取光一側的電極較佳為使用反射可見光的導電膜。
作為使可見光透過的導電膜，例如可以使用氧化銦、ITO、銦鋅氧化物、氧化鋅、添加有鎵的氧化鋅等形成。另外，也可以藉由將金、銀、鉑、鎂、鎳、鎢、鉻、鉬、鐵、鈷、銅、鈀或鈦等金屬材料、包含這些金屬材料的合金或這些金屬材料的氮化物(例如，氮化鈦)等形成得薄到足以具有透光性來使用。此外，可以將上述材料的疊層膜用作導電膜。例如，當使用銀和鎂的合金與ITO的疊層膜等時，可以提高導電性，所以是較佳的。另外，也可以使用石墨烯等。
作為反射可見光的導電膜，例如可以使用鋁、金、鉑、銀、鎳、鎢、鉻、鉬、鐵、鈷、銅或鈀等金屬材料或包含這些金屬材料的合金。另外，也可以在上述金屬材料或合金中添加有鑭、釹或鍺等。此外，反射可見光的導電膜可以使用鋁和鈦的合金、鋁和鎳的合金、鋁和釹的合金等包含鋁的合金(鋁合金)以及銀和銅的合金、 銀和鈀和銅的合金、銀和鎂的合金等包含銀的合金來形成。包含銀和銅的合金具有高耐熱性，所以是較佳的。並且，藉由以與鋁合金膜接觸的方式層疊金屬膜或金屬氧化物膜，可以抑制鋁合金膜的氧化。作為該金屬膜、該金屬氧化膜的材料，可以舉出鈦、氧化鈦等。另外，也可以層疊上述使可見光透過的導電膜與由金屬材料構成的膜。例如，可以使用銀與ITO的疊層膜、銀和鎂的合金與ITO的疊層膜等。
各電極可以藉由利用蒸鍍法或濺射法形成。除此之外，也可以藉由利用噴墨法等噴出法、網版印刷法等印刷法、或者鍍法形成。
當對下部電極361與上部電極367之間施加高於發光元件的臨界電壓的電壓時，電洞從陽極一側注入到EL層365中，而電子從陰極一側注入到EL層365中。被注入的電子和電洞在EL層365中再結合，由此，包含在EL層365中的發光物質發光。
EL層365至少包括發光層。作為發光層以外的層，EL層365也可以還包括包含電洞注入性高的物質、電洞傳輸性高的物質、電洞阻擋材料、電子傳輸性高的物質、電子注入性高的物質或雙極性的物質(電子傳輸性及電洞傳輸性高的物質)等的層。
作為EL層365既可以使用低分子化合物，也可以使用高分子化合物，並還可以包含無機化合物。構成EL層365的層分別可以藉由蒸鍍法(包括真空蒸鍍 法)、轉印法、印刷法、噴墨法、塗佈法等的方法形成。
發光元件較佳為設置於一對防濕性高的絕緣膜之間。由此，能夠抑制水等雜質侵入發光元件中，從而能夠抑制觸控面板的可靠性下降。
作為防濕性高的絕緣膜，可以舉出氮化矽膜、氮氧化矽膜等含有氮與矽的膜以及氮化鋁膜等含有氮與鋁的膜等。另外，還可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜等。
例如，將防濕性高的絕緣膜的水蒸氣透過量設定為1×10-5[g/(m2．day)]以下，較佳為1×10-6[g/(m2．day)]以下，更佳為1×10-7[g/(m2．day)]以下，進一步較佳為1×10-8[g/(m2．day)]以下。
較佳的是將防濕性高的絕緣膜用於絕緣膜338a及絕緣膜338b。
另外，作為絕緣膜348a、絕緣膜348b及絕緣膜371，例如可以使用聚醯亞胺、丙烯酸樹脂、聚醯胺、聚醯亞胺醯胺、苯并環丁烯類樹脂等有機材料。還可以使用低介電常數材料(low-k材料)等。此外，也可以層疊多個絕緣膜來形成各絕緣膜。
絕緣膜373使用有機絕緣材料或無機絕緣材料形成。作為樹脂，例如，可以使用聚醯亞胺樹脂、聚醯胺樹脂、丙烯酸樹脂、矽氧烷樹脂、環氧樹脂或酚醛樹脂等。並且，較佳為使用感光性的樹脂材料將絕緣膜373形成為其側壁具有連續曲率的傾斜面。
對絕緣膜373的形成方法沒有特別的限制，但是可以利用光微影法、濺射法、蒸鍍法、液滴噴射法(噴墨法等)、印刷法(網版印刷、平板印刷等)等。
間隔物375可以使用無機絕緣材料、有機絕緣材料或金屬材料等形成。例如，作為無機絕緣材料及有機絕緣材料，可以舉出可用於上述絕緣膜的各種材料。此外，作為金屬材料可以使用鈦、鋁等。藉由使包含導電材料的間隔物375與上部電極367電連接，能夠抑制起因於上部電極367的電阻的電位下降。另外，間隔物375的形狀可以為正錐形或反錐形。
作為用作電晶體的電極或佈線、或者發光元件的輔助電極等的用於觸控面板的導電膜，例如可以藉由使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧等金屬材料或含有上述元素的合金材料並以單層或疊層形成。另外，導電膜可以使用導電金屬氧化物形成。作為導電金屬氧化物，可以使用氧化銦(In2O3等)、氧化錫(SnO2等)、氧化鋅(ZnO)、ITO、銦鋅氧化物(In2O3-ZnO等)或者在這些金屬氧化物材料中含有氧化矽的材料。
彩色層是使特定波長區域的光透射的有色層。例如，可以使用透過紅色波長區的光的紅色(R)濾色片、透過綠色波長區的光的綠色(G)濾色片、透過藍色波長區的光的藍色(B)濾色片等。各彩色層藉由使用各種材料並利用印刷法、噴墨法、使用光微影法技術的蝕刻方法等在所需的位置形成。
遮光層設置在相鄰的彩色層之間。遮光層遮擋從相鄰的發光元件射出的光，從而抑制相鄰的發光元件之間的混色。這裡，藉由以其端部與遮光層重疊的方式設置彩色層，可以抑制漏光。遮光層可以使用遮擋發光元件的發光的材料，例如可以使用金屬材料以及包含顏料或染料的樹脂材料等形成黑矩陣。另外，藉由將遮光層設置於驅動電路部等發光部之外的區域中，可以抑制起因於波導光等的非意圖的漏光，所以是較佳的。
此外，也可以設置覆蓋彩色層及遮光層的保護層。藉由設置保護層，可以防止包含在彩色層中的雜質等擴散到發光元件。保護層由透射從發光元件發射的光的材料構成，例如可以使用氮化矽膜、氧化矽膜等無極絕緣膜或丙烯酸樹脂膜、聚醯亞胺膜等有機絕緣膜，也可以採用有機絕緣膜與無極絕緣膜的疊層結構。
此外，當將黏合層的材料塗佈於彩色層及遮光層上時，作為保護層的材料較佳為使用對黏合層的材料具有高潤濕性的材料。例如，作為保護層，較佳為使用ITO膜等氧化物導電膜或其厚度薄得足以具有透光性的Ag膜等金屬膜。
作為連接器825a、825b，可以使用對熱固性樹脂混合金屬粒子而得到且藉由熱壓合呈現各向異性的膏狀或片狀導電材料。作為金屬粒子，較佳為使用由金覆蓋鎳粒子的金屬粒子等的兩種以上的金屬成為層狀的粒子。
在本實施方式中以使用發光元件的觸控面板 為例進行說明，本發明的一個方式的觸控面板也可以包括其他顯示元件或發光元件。
在本說明書等中，顯示元件、發光元件以及包括顯示元件或發光元件的觸控面板可以採用各種方式或包括各種元件。顯示元件、顯示裝置、發光元件、發光裝置或觸控面板例如包括EL元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件)、LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示面板(PDP)、使用MEMS(微機電系統)的顯示元件、數位微鏡裝置(DMD)、DMS(數位微快門)、干涉測量調變(IMOD)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電濕潤(electrowetting)元件、壓電陶瓷顯示器、使用碳奈米管的顯示元件等中的至少一個。除此之外，還可以包括對比度、亮度、反射率、穿透率等因電作用或磁作用而發生變化的顯示媒體。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射型液晶顯示器、半透射型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶 顯示器)等。作為使用電子墨水、電子粉流體(electronic liquid powder)(日本的註冊商標)或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射型液晶顯示器或反射型液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，像素電極的一部分或全部包含鋁、銀等，即可。此時，也可以將SRAM等記憶體電路設置在反射電極下。由此，可以進一步降低功耗。
注意，雖然在此示出使用顯示面板進行各種顯示的例子，但是本發明的一個方式不侷限於此。例如，可以不顯示資訊。作為一個例子，也可以將顯示面板用作照明設備而不用作顯示面板。藉由將顯示面板應用於照明設備，可以用作設計性高的室內照明。另外，可以將其用作能夠照射各種方向的照明。此外，也可以將其用作背光燈或前燈等光源而不用作顯示面板。換言之，也可以將其用作用於顯示面板的照明設備。
〈觸控面板的製造方法例子〉
以下示出本發明的一個方式的撓性觸控面板的製造方法。
首先，在形成用基板201上形成剝離層203，在剝離層203上形成被剝離層205(圖18A)。此外，在形成用基板221上形成剝離層223，在剝離層223上形成被剝離層225(圖18B)。
這裡，雖然示出形成島狀剝離層的例子，但不侷限於此。在該製程中，選擇在將被剝離層從形成用基板剝離時在形成用基板與剝離層的介面處、剝離層與被剝離層的介面處或剝離層中產生剝離的材料作為剝離層。在本實施方式中，雖然例示出在被剝離層與剝離層的介面產生剝離的情況，但是根據用於剝離層或被剝離層的材料的組合而不侷限於此。注意，在被剝離層採用疊層結構時，將與剝離層接觸的層特別記載為第一層。
例如，在剝離層採用鎢膜與氧化鎢膜的疊層結構的情況下，當在鎢膜與氧化鎢膜的介面(或者介面附近)產生剝離時，也可以在被剝離層一側殘留著剝離層的一部分(在此為氧化鎢膜)。另外，殘留在被剝離層一側的剝離層也可以在剝離之後去掉。
作為形成用基板，使用至少可承受製程中的處理溫度的耐熱性的基板。作為形成用基板，例如可以使用玻璃基板、石英基板、藍寶石基板、半導體基板、陶瓷基板、金屬基板、樹脂基板以及塑膠基板等。
在作為形成用基板使用玻璃基板的情況下，在形成用基板與剝離層之間作為基底膜形成氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜等絕緣膜時，可以防止來自玻璃基板的污染，所以是較佳的。
剝離層可以使用如下材料形成：選自鎢、鉬、鈦、鉭、鈮、鎳、鈷、鋯、鋅、釕、銠、鈀、鋨、銥、矽中的元素；包含該元素的合金材料；或者包含該元 素的化合物材料等。包含矽的層的結晶結構可以為非晶、微晶或多晶。此外，也可以使用氧化鋁、氧化鎵、氧化鋅、二氧化鈦、氧化銦、氧化銦錫、氧化銦鋅或In-Ga-Zn氧化物等金屬氧化物。當將鎢、鈦、鉬等高熔點金屬材料用於剝離層時，被剝離層的形成製程的彈性得到提高，所以是較佳的。
剝離層例如可以藉由濺射法、電漿CVD法、塗佈法(包括旋塗法、液滴噴射法、分配器法等)、印刷法等形成。剝離層的厚度例如為10nm以上且200nm以下，較佳為20nm以上且100nm以下。
當剝離層採用單層結構時，較佳為形成鎢層、鉬層或者包含鎢和鉬的混合物的層。另外，也可以形成包含鎢的氧化物或氧氮化物的層、包含鉬的氧化物或氧氮化物的層、或者包含鎢和鉬的混合物的氧化物或氧氮化物的層。此外，鎢和鉬的混合物例如相當於鎢和鉬的合金。
另外，當作為剝離層形成包含鎢的層和包含鎢的氧化物的層的疊層結構時，可以藉由形成包含鎢的層且在其上層形成由氧化物形成的絕緣膜，來使包含鎢的氧化物的層形成在鎢層與絕緣膜的介面。此外，也可以對包含鎢的層的表面進行熱氧化處理、氧電漿處理、一氧化二氮(N2O)電漿處理、使用臭氧水等氧化性高的溶液的處理等形成包含鎢的氧化物的層。另外，電漿處理或加熱處理可以在單獨使用氧、氮、一氧化二氮的氛圍下或者在上 述氣體和其他氣體的混合氣體氛圍下進行。藉由進行上述電漿處理或加熱處理來改變剝離層的表面狀態，由此可以控制剝離層和在後面形成的絕緣膜之間的密接性。
對作為被剝離層形成的層沒有特別的限制。例如，在形成圖12A所示的觸控面板時，作為一個被剝離層形成絕緣膜338a、電晶體102、電晶體103、電容元件105、遮光層BM及彩色層CFR等即可。此外，作為另一個被剝離層形成絕緣膜338b、電晶體102、電晶體103、發光元件107等即可。
以與剝離層接觸的方式形成的絕緣膜338a、338b較佳為使用氮化矽膜、氧氮化矽膜、氧化矽膜或氮氧化矽膜等以單層或疊層形成。
該絕緣膜可以利用濺射法、電漿CVD法、塗佈法或印刷法等形成，例如藉由利用電漿CVD法在250℃以上且400℃以下的成膜溫度下形成該絕緣膜，可以形成緻密且防濕性高的膜。另外，絕緣膜的厚度較佳為10nm以上且3000nm以下，更佳為200nm以上且1500nm以下。
接著，使用黏合層207將形成用基板201與形成用基板221以各自的形成有被剝離層的面對置的方式貼合在一起，並使黏合層207固化(圖18C)。
注意，較佳的是在減壓氛圍下將形成用基板201與形成用基板221貼合在一起。
另外，在圖18C中，雖然示出剝離層203與 剝離層223的大小不同的情況，但也可以如圖18D所示使用大小相同的剝離層。
黏合層207以與剝離層203、被剝離層205、被剝離層225及剝離層223重疊的方式配置。並且，黏合層207的端部較佳為位於剝離層203和剝離層223中的至少一個(先要剝離的層)的端部內側。由此，能夠抑制形成用基板201與形成用基板221緊緊黏合在一起，從而能夠抑制後面的剝離製程的良率下降。
作為黏合層207，例如可以使用紫外線固化黏合劑等光固化黏合劑、反應固化黏合劑、熱固性黏合劑、厭氧黏合劑等各種固化黏合劑等。作為這些黏合劑，可以舉出環氧樹脂、丙烯酸樹脂、矽酮樹脂、酚醛樹脂、聚醯亞胺樹脂、醯亞胺樹脂、PVC樹脂、PVB樹脂、EVA樹脂等。尤其較佳為使用環氧樹脂等透濕性低的材料。作為黏合劑，可以使用能夠只在所希望的區域中設置的流動性低的材料。例如，也可以使用黏合薄片、黏結薄片、薄片狀或薄膜狀黏合劑。例如，可以適當地使用OCA(Optical Clear Adhesive，光學透明膠)薄膜。
黏合劑既可在貼合之前就具有黏結性，又可在貼合之後藉由加熱或光照射而呈現黏結性。
另外，在上述樹脂中也可以包含乾燥劑。例如，可以使用鹼土金屬的氧化物(氧化鈣或氧化鋇等)等藉由化學吸附來吸附水分的物質。或者，也可以使用沸石或矽膠等藉由物理吸附來吸附水分的物質。當在樹脂中包 含乾燥劑時，可以抑制因大氣中的水分侵入而導致的功能元件的劣化，從而提高裝置的可靠性，所以是較佳的。
接著，藉由照射雷射形成剝離起點(圖19A、圖19B)。
既可以先剝離形成用基板201也可以先剝離形成用基板221。當剝離層的大小不同時，既可以先剝離形成有大剝離層的基板，又可以先剝離形成有小剝離層的基板。當僅在一個基板上形成有半導體元件、發光元件、顯示元件等元件時，既可以先剝離形成有元件一側的基板，又可以先剝離另一個基板。在此，示出先將形成用基板201剝離的例子。
對固化狀態的接合層207、被剝離層205、剝離層203互相重疊的區域照射雷射(參照圖19A的箭頭P1)。
可以藉由去除第一層的一部分形成剝離起點(參照圖19B中的以虛線圍繞的區域)。此時，除了第一層之外，還可以去除被剝離層205中的其他層、剝離層203或接合層207的一部分。
較佳的是從設置有要剝離的剝離層的基板一側照射雷射。當對剝離層203與剝離層223重疊的區域照射雷射時，藉由在被剝離層205和被剝離層225中僅在被剝離層205中形成裂縫，可以選擇性地剝離形成用基板201及剝離層203(參照圖19B中的以虛線圍繞的區域。這裡示出去除構成被剝離層205的各層的一部分的例 子)。
接著，從所形成的剝離起點將被剝離層205與形成用基板201分離(圖19C、圖19D)。由此，可以將被剝離層205從形成用基板201轉置到形成用基板221。
例如，從剝離起點利用物理力(用手或夾具進行剝離的處理、或者使輥子轉動來進行分離的處理等)將被剝離層與形成用基板201分離即可。
另外，也可以藉由使水等液體浸透到剝離層203與被剝離層的介面來將形成用基板201與被剝離層分離。由於毛細現象液體滲到剝離層203與被剝離層之間，由此可以較容易地進行分離。此外，可以抑制剝離時產生的靜電給包含在被剝離層中的功能元件帶來的不良影響(由於靜電而使半導體元件損壞等)。
接著，使用黏合層233將露出的被剝離層205與基板231貼合在一起，並使黏合層233固化(圖20A)。
注意，較佳的是在減壓氛圍下將被剝離層205與基板231貼合在一起。
接著，藉由照射雷射形成剝離起點(圖20B、圖20C)。
對固化狀態的黏合層233、被剝離層225、剝離層223互相重疊的區域照射雷射(參照圖20B的箭頭P2)。可以藉由去除第一層的一部分形成剝離起點(參照 圖20C中的以虛線圍繞的區域。這裡示出去除構成被剝離層225的各層的一部分的例子)。此時，除了第一層之外，還可以去除被剝離層225中的其他層、剝離層223或黏合層233的一部分。
較佳的是從設置有剝離層223的形成用基板221一側照射雷射。
接著，從所形成的剝離起點將被剝離層225與形成用基板221分離(圖20D)。由此，可以將被剝離層205及被剝離層225轉置到基板231。
在上述本發明的一個方式的觸控面板的製造方法中，在將分別設置有剝離層及被剝離層的一對形成用基板貼合在一起之後，藉由照射雷射形成剝離起點，使各自的剝離層與被剝離層處於容易剝離的狀態之後進行剝離。由此，可以提高剝離製程的良率。
另外，在預先將分別設置有被剝離層的一對形成用基板貼合之後，進行剝離，從而可以貼合構成要製造的裝置的基板。因此，當貼合被剝離層時，可以將撓性低的形成用基板相互貼合在一起，與將撓性基板相互貼合在一起時相比，能夠提高貼合時的位置對準精度。
如圖21A所示，要剝離的被剝離層205的端部較佳為位於剝離層203的端部內側。由此，能夠提高剝離製程的良率。當具有多個要剝離的被剝離層205時，既可以如圖21B所示那樣對每個被剝離層205設置剝離層203，又可以如圖21C所示那樣在一個剝離層203上設置 多個被剝離層205。
本實施方式可以與其他實施方式適當地組合。
實施方式3
在本實施方式中，對本發明的一個方式的觸控面板進行說明。
在實施方式2所示的觸控面板的各剖面結構實例中示出與電容元件105電連接的電晶體102及與該電晶體102在同一表面上的電晶體103(參照圖12A至圖17)。觸控面板的使用者有時會看到這些電晶體的閘極電極、源極電極或汲極電極或用於佈線等的導電膜。例如，觸控面板的使用者有時會看到在圖12A及圖12B中位於撓性基板392a與遮光層BM之間的電極或佈線。尤其是，當將反射性高的導電膜或透光性低的導電膜用於電極或佈線時，使用者容易看到該電極或該佈線。為了提高觸控面板的品質、顯示品質，較佳的是使使用者不容易看到這些電極或佈線。
於是，在本發明的一個方式的觸控面板中設置遮光層，以免使用者看到電極或佈線。
明確而言，如圖22所示，以電晶體103、電晶體102、導電膜346a等隔著遮光層BM2與撓性基板392a重疊的方式配置遮光層BM2。由此，可以抑制觸控面板的使用者看到電極或佈線，從而可以提高觸控面板的 品質或顯示品質。例如，在圖22中，遮光層BM2與電連接於電容元件105的電晶體103重疊。
雖然在圖22中示出以遮光層BM1代替圖12A及圖12B所示的遮光層BM的狀況，但是遮光層BM1也可以使用與遮光層BM相同的材料。此外，遮光層BM2也可以使用與遮光層BM相同的材料。由於圖22中的其他結構與圖12A及圖12B的結構相同，所以可以參照上述說明。
遮光層BM2設置在比包括在觸控面板中的電極或佈線更近於觸控面板的顯示面一側或感測器面一側即可。此外，遮光層BM2包括不與顯示元件重疊的區域。
參照圖23A至圖23H說明圖22所示的觸控面板的製造方法例子。
在第一形成用基板51a上形成第一剝離層53a，在第一剝離層53a上形成第一絕緣膜55a，在第一絕緣膜55a上形成第一功能層56(圖23A)。第一絕緣膜55a相當於圖22的絕緣膜338b。第一功能層56包括圖22的發光元件107、與發光元件107電連接的電晶體103、顯示部所包括的電晶體102、發光元件107一側的驅動電路部所包括的電晶體103等。
同樣地，在第二形成用基板51b上形成第二剝離層53b，在第二剝離層53b上形成第二絕緣膜55b，在第二絕緣膜55b上形成第二功能層57(圖23B)。第二絕緣膜55b相當於圖22的絕緣膜338a。第二功能層57 包括圖22的電容元件105、與電容元件105電連接的電晶體102、電容元件105一側的驅動電路部所包括的電晶體103、彩色層CFR、遮光層BM1等。
此時，如實施方式1所示，作為電容元件105的電極，較佳為使用氧化物導電體層。此外，作為電晶體102的半導體層，較佳為使用氧化物半導體層。
同樣地，在第三形成用基板51c上形成第三剝離層53c，在第三剝離層53c上形成第三絕緣膜55c，在第三絕緣膜55c上形成第三功能層58(圖23C)。第三絕緣膜55c相當於圖22的絕緣膜338x。第三功能層58包括圖22的遮光層BM2等。
形成在第一形成用基板51a上的第一功能層56與形成在第二形成用基板51b上的第二功能層57由第一黏合層59a貼合(圖23D)。第一黏合層59a相當於圖22的黏合層396。
此時，較佳的是以發光元件107與電容元件105部分重疊的方式將第一功能層56與第二功能層57貼合。
接著，將第二形成用基板51b與第二絕緣膜55b分離(圖23E)。雖然這裡示出在第二剝離層53b與第二絕緣膜55b的介面處分離的例子，但不侷限於此。露出的第二絕緣膜55b與形成在第三形成用基板51c上的第三功能層58由第二黏合層59b貼合(圖23F)。此時，較佳的是以遮光層BM2與電晶體102部分重疊的方式將 第二絕緣膜55b與第三功能層58貼合。
然後，將第三形成用基板51c與第三絕緣膜55c分離(圖23G)。雖然這裡示出在第三剝離層53c與第三絕緣膜55c的介面處分離的例子，但不侷限於此。露出的第三絕緣膜55c與第一撓性基板60b由第三黏合層59c貼合(圖23H)。同樣地，將第一形成用基板51a與第一絕緣膜55a分離。雖然這裡示出在第一剝離層53a與第一絕緣膜55a的介面處分離的例子，但不侷限於此。露出的第一絕緣膜55a與第二撓性基板60a由第四黏合層59d貼合(圖23H)。此外，既可以先剝離第一形成用基板51a也可以先剝離第三形成用基板51c。
在本製造方法中，在預先將分別形成有功能層的一對形成用基板貼合之後，進行剝離，從而可以進行撓性基板的貼合。因此，當貼合功能層時，可以將撓性低的形成用基板相互貼合在一起，與將撓性基板相互貼合在一起時相比，能夠提高貼合時的位置對準精度。因此，可以說該方法是將發光元件與濾色片、發光元件與觸控感測器等貼合時的位置對準精度高的製造方法。
當能夠在遮光層BM2上直接形成觸控感測器時，也可以只使用兩個形成用基板製造觸控面板。明確而言，作為第二功能層57形成遮光層BM2及觸控感測器。並且，形成在第一形成用基板51a上的第一功能層56與形成在第二形成用基板51b上的第二功能層57由第一黏合層59a貼合。藉由將每個形成用基板從功能層剝離且將 露出的絕緣膜與撓性基板由黏合層貼合，可以製造如圖24所示的本發明的一個方式的觸控面板。
本發明的一個方式的觸控面板也可以不包括遮光層BM2。例如，藉由使用圓偏光板等防反射層代替撓性基板392a，可以提高本發明的一個方式的觸控面板的品質。此外，本發明的一個方式的觸控面板也可以包括撓性基板392a及防反射層的兩者。
本實施方式可以與其他實施方式適當地組合。
實施方式4
在本實施方式中，參照圖25A至圖25G以及圖26A至圖26I說明能夠使用本發明的一個方式製造的電子裝置以及照明設備。
本發明的一個方式的觸控面板具有撓性。因此，可以適當地應用於具有撓性的電子裝置及照明設備。 此外，藉由使用本發明的一個方式，可以製造可靠性高且能夠承受反復彎曲的電子裝置及照明設備。
作為電子裝置，例如可以舉出電視機(也稱為電視或電視接收機)、用於電腦等的顯示器、數位相機、數位攝影機、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音訊播放裝置、彈珠機等大型遊戲機等。
此外，由於本發明的一個方式的觸控面板具 有撓性，因此也可以將該裝置沿著房屋及高樓的內壁或外壁、汽車的內部裝飾或外部裝飾的曲面組裝。
本發明的一個方式的電子裝置也可以包括觸控面板及二次電池。此時，較佳的是能夠使用非接觸電力傳輸對二次電池充電。
作為二次電池，例如可以舉出使用凝膠電解質的鋰聚合物電池(鋰離子聚合物電池)等鋰離子二次電池、鋰離子電池、鎳氫電池、鎳鎘電池、有機自由基電池、鉛蓄電池、空氣二次電池、鎳鋅電池、銀鋅電池等。
本發明的一個方式的電子裝置也可以包括觸控面板及天線。藉由用天線接收信號，可以在顯示部顯示影像或資訊等。此外，在電子裝置包括二次電池時，也可以使用天線進行非接觸電力傳輸。
圖25A示出行動電話機的一個例子。行動電話機7400除了組裝在外殼7401的顯示部7402之外還具備操作按鈕7403、外部連接埠7404、揚聲器7405、麥克風7406等。另外，將本發明的一個方式的觸控面板用於顯示部7402來製造行動電話機7400。藉由本發明的一個方式，能夠以高良率提供一種具備彎曲的顯示部且可靠性高的行動電話機。
在圖25A所示的行動電話機7400中，藉由用手指等觸摸顯示部7402可以輸入資訊。此外，藉由用手指等觸摸顯示部7402可以進行打電話或輸入文字等所有操作。
此外，藉由操作按鈕7403的操作，可以進行電源的ON、OFF工作或切換顯示在顯示部7402的影像的種類。例如，可以將電子郵件的編寫畫面切換為主功能表畫面。
圖25B是手錶型可攜式資訊終端的一個例子。可攜式資訊終端7100包括外殼7101、顯示部7102、腕帶7103、表扣7104、操作按鈕7105、輸入輸出端子7106等。
可攜式資訊終端7100可以執行行動電話、電子郵件、文章的閱讀及編輯、音樂播放、網路通信、電腦遊戲等各種應用程式。
顯示部7102的顯示面是彎曲的，能夠沿著彎曲的顯示面進行顯示。另外，顯示部7102具備觸控感測器，可以用手指或觸控筆等觸摸畫面來進行操作。例如，藉由觸摸顯示於顯示部7102的圖示7107，可以啟動應用程式。
操作按鈕7105除了時間設定之外還可以具有電源開關、無線通訊的開關、靜音模式的開啟及關閉、省電模式的開啟及關閉等各種功能。例如，藉由利用組裝在可攜式資訊終端7100中的作業系統，還可以自由地設定操作按鈕7105的功能。
另外，可攜式資訊終端7100可以進行被通信標準化的近距離無線通訊。例如，藉由與可進行無線通訊的耳麥相互通信，可以進行免提通話。
另外，可攜式資訊終端7100具備輸入輸出端子7106，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由輸入輸出端子7106進行充電。另外，充電工作也可以利用無線供電進行，而不藉由輸入輸出端子7106。
可攜式資訊終端7100的顯示部7102組裝有本發明的一個方式的觸控面板。藉由本發明的一個方式，能夠以高良率提供一種具備彎曲的顯示部且可靠性高的可攜式資訊終端。
圖25C至圖25E示出照明設備的一個例子。照明設備7200、照明設備7210及照明設備7220都包括具備操作開關7203的底座7201以及由底座7201支撐的發光部。
圖25C所示的照明設備7200具備具有波狀發光面的發光部7202。因此，其為設計性高的照明設備。
圖25D所示的照明設備7210所具備的發光部7212採用彎曲為凸狀的兩個發光部對稱地配置的結構。因此，可以以照明設備7210為中心全方位地進行照射。
圖25E所示的照明設備7220具備彎曲為凹狀的發光部7222。因此，將來自發光部7222的發光聚集到照明設備7220的前面，所以適用於照亮特定範圍的情況。
此外，因為照明設備7200、照明設備7210及照明設備7220所具備的各發光部具有撓性，所以也可以 採用使用可塑性構件或可動框架等構件固定發光部並按照用途能夠隨意使發光部的發光面彎曲的結構。
雖然在此例示了由底座支撐發光部的照明設備，但是也可以以將具備發光部的外殼固定或吊在天花板上的方式使用照明設備。由於能夠在使發光面彎曲的狀態下使用照明設備，因此能夠使發光面以凹狀彎曲而照亮特定區域或者使發光面以凸狀彎曲而照亮整個房間。
在此，在各發光部中組裝有本發明的一個方式的觸控面板。藉由本發明的一個方式，能夠以高良率提供一種具備彎曲的發光部且可靠性高的照明設備。
圖25F示出可攜式觸控面板的一個例子。觸控面板7300具備外殼7301、顯示部7302、操作按鈕7303、顯示部取出構件7304以及控制部7305。
觸控面板7300在筒狀的外殼7301內具備有捲成捲筒狀的撓性顯示部7302。
此外，觸控面板7300能夠由控制部7305接收影像信號，且能夠將所接收的影像顯示於顯示部7302。此外，控制部7305具備電池。此外，也可以採用控制部7305具備連接連接器的端子部而以有線的方式從外部直接供應影像信號或電力的結構。
此外，可以由操作按鈕7303進行電源的ON、OFF工作或顯示的影像的切換等。
圖25G示出使用顯示部取出構件7304取出顯示部7302的狀態的觸控面板7300。在此狀態下，可以在 顯示部7302上顯示影像。另外，藉由使用配置於外殼7301的表面的操作按鈕7303，可以容易地以單手操作。此外，如圖25F所示那樣，藉由將操作按鈕7303配置在外殼7301的一側而不是中央，可以容易地以單手操作。
另外，可以在顯示部7302的側部設置用來加固的框，以便在取出顯示部7302時使該顯示部7302的顯示面固定為平面狀。
此外，除了該結構以外，也可以採用在外殼中設置揚聲器並使用與影像信號同時接收的音訊信號輸出聲音的結構。
顯示部7302組裝有本發明的一個方式的觸控面板。藉由本發明的一個方式，能夠以高良率提供一種輕量且可靠性高的觸控面板。
圖26A至圖26C示出能夠折疊的可攜式資訊終端310。圖26A示出展開狀態的可攜式資訊終端310。圖26B示出從展開狀態和折疊狀態中的一個狀態變為另一個狀態的中途的狀態的可攜式資訊終端310。圖26C示出折疊狀態的可攜式資訊終端310。可攜式資訊終端310在折疊狀態下可攜性好，在展開狀態下因為具有無縫拼接的較大的顯示區域所以顯示一覽性強。
顯示面板316由鉸鏈部313所連接的三個外殼315來支撐。藉由鉸鏈部313使兩個外殼315之間彎折，可以從可攜式資訊終端310的展開狀態可逆性地變為折疊狀態。可以將本發明的一個方式的觸控面板用於顯示 面板316。例如，可以使用能夠以1mm以上且150mm以下的曲率半徑彎曲的觸控面板。
在本發明的一個方式中，也可以具備檢測觸控面板的折疊狀態或展開狀態且供應檢測資訊的感測器。觸控面板的控制裝置也可以取得示出觸控面板處於折疊狀態的資訊，停止折疊部分(或者折疊後使用者不能看到的部分)的工作。明確而言，也可以停止顯示工作。此外，也可以停止用觸控感測器的檢測。
同樣地，檢測面板的控制裝置也可以取得示出觸控面板處於展開狀態的資訊且重新開始顯示或用檢測感測器的檢測。
圖26D和圖26E示出能夠折疊的可攜式資訊終端320。圖26D示出以使顯示部322位於外側的方式折疊的狀態的可攜式資訊終端320。圖26E示出以使顯示部322位於內側的方式折疊的狀態的可攜式資訊終端320。在不使用可攜式資訊終端320時，藉由將非顯示部325向外側折疊，能夠抑制顯示部322被弄髒或受損傷。可以將本發明的一個方式的觸控面板用於顯示部322。
圖26F是說明可攜式資訊終端330的外形的透視圖。圖26G是可攜式資訊終端330的俯視圖。圖26H是說明可攜式資訊終端340的外形的透視圖。
可攜式資訊終端330、340例如具有選自電話機、電子筆記本和資訊閱讀裝置等中的一種或多種的功能。明確而言，可以將該可攜式資訊終端330、340用作 智慧手機。
可攜式資訊終端330、340可以將文字或影像資訊顯示在其多個面上。例如，可以將三個操作按鈕339顯示在一個面上(圖26F、圖26H)。另外，可以將由虛線矩形表示的資訊337顯示在另一個面上(圖26G、圖26H)。此外，作為資訊337的例子，可以舉出提示收到來自SNS(Social Networking Services：社交網路服務)的資訊、電子郵件或電話等的顯示；電子郵件等的標題或發送者姓名；日期；時間；電池餘量；以及天線接收強度等。或者，也可以在顯示有資訊337的位置顯示操作按鈕339或圖示等代替資訊337。注意，雖然圖26F和圖26G示出在上側顯示有資訊337的例子，但是本發明的一個方式不侷限於此。例如，如圖26H所示的可攜式資訊終端340那樣，也可以將資訊337顯示在橫向側面。
例如，可攜式資訊終端330的使用者能夠在將可攜式資訊終端330放在上衣口袋裡的狀態下確認其顯示(這裡是資訊337)。
明確而言，將打來電話的人的電話號碼或姓名等顯示在能夠從可攜式資訊終端330的上方觀看到這些資訊的位置。使用者可以確認到該顯示，由此判斷是否接電話，而無需從口袋裡拿出可攜式資訊終端330。
可以將本發明的一個方式的觸控面板用於可攜式資訊終端330的外殼335及可攜式資訊終端340的外殼336所具有的顯示部333。藉由本發明的一個方式，能 夠以高良率提供一種具備彎曲的顯示部且可靠性高的觸控面板。
另外，如圖26I所示的可攜式資訊終端345那樣，可以在三個以上的面顯示資訊。在此，示出資訊355、資訊356以及資訊357分別顯示於不同的面上的例子。
可以將本發明的一個方式的觸控面板用於可攜式資訊終端345的外殼354所具有的顯示部358。藉由本發明的一個方式，能夠以高良率提供一種具備彎曲的顯示部且可靠性高的觸控面板。
本實施方式可以與其他實施方式適當地組合。
實施方式5
在本實施方式中，對包括在本發明的一個方式的觸控感測器及觸控面板中的氧化物半導體的結構進行說明。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。此外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。另外，“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
〈氧化物半導體的結構〉
首先，對氧化物半導體的結構進行說明。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
作為非晶結構的定義，一般而言，已知：它處於亞穩態並沒有被固定化，具有各向同性而不具有不均勻結構等。也可以換句話說為非晶結構的鍵角不固定，具有短距離秩序性而不具有長距秩序性。
從相反的觀點來看，不能將實質上穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。注意，a-like OS在微小區域中具有週期結 構，但是同時具有空洞(也稱為void)，並具有不穩定結構。因此，a-like OS在物性上近乎於非晶氧化物半導體。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖27A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖27B示出將圖27A中的區域(1)放大的 Cs校正高解析度TEM影像。由圖27B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖27B所示，CAAC-OS具有特有的原子排列。圖27C是以輔助線示出特有的原子排列的圖。由圖27B和圖27C可知，一個顆粒的尺寸為1nm以上且3nm以下左右，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為沉積磚塊或塊體的結構(圖27D)。在圖27C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖27D所示的區域5161。
圖28A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖28B至圖28D分別示出將圖28A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖28B至圖28D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間 金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)裝置進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖29A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖29B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖29C所示的那樣觀察到來源於相等於(110)面 的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖30A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖30B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖30B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖30B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖30B中的第二環起因於(110)面等。
如上所述，CAAC-OS是結晶性高的氧化物半導體。因為氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，所以從相反的觀點來看，可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素 會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時因光或熱等會發生變動。包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，該氧化物半導體的載子密度小於8×1011/cm3，較佳小於1×1011/cm3，更佳小於1×1010/cm3，且是1×10-9/cm3以上。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷態密度低。即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
〈nc-OS〉
接著說明nc-OS。
在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm以上且是100nm以下的氧化物半導體稱為微晶氧化 物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，當利用使用其束徑比顆粒大的X射線的out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如，50nm以上)的電子射線對nc-OS進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本，準備a-like OS(樣本A)、nc-OS(樣本B)和CAAC-OS(樣本C)。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的九個層在c軸方向上以層 狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖31示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖31可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖31中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖31中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於 92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶氧化物半導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳的是儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
〈成膜模型〉
下面，說明CAAC-OS及nc-OS的成膜模型。
圖32A是示出利用濺射法形成CAAC-OS的情況的成膜室中的示意圖。
靶材1130被黏合到底板上。靶材1130及底板下配置有多個磁鐵。由該多個磁鐵在靶材1130上產生磁場。利用磁鐵的磁場提高沉積速度的濺射法被稱為磁控濺射法。
靶材1130具有多晶結構，其中至少一個晶粒包括劈開面。另外，關於劈開面將在後面詳細地說明。
以與靶材1130相對的方式配置有基板1120，其間的距離d(也稱為靶材-基板間距離(T-S間距離))是0.01m以上且1m以下，較佳的是0.02m以上且0.5m以下。成膜室的大部分充滿著成膜氣體(例如，氧、氬或以50vol.%以上的比率包含氧的混合氣體)，且成膜室的壓力被控制為0.01Pa以上且100Pa以下，較佳為0.1Pa以上且10Pa以下。在此，當對靶材1130施加一定值以上的電壓時，開始放電，確認到電漿。另外，由靶材1130上的磁場形成高密度電漿區域。在高密度電漿區域中，因成膜氣體的離子化而產生離子1101。離子1101例如是氧的陽離子(O+)或氬的陽離子(Ar+)等。
離子1101因電場而向靶材1130一側加速，然後碰撞到靶材1130。此時，平板狀或顆粒狀濺射粒子的顆粒1100a及顆粒1100b從劈開面剝離，然後被打出來。另外，有時因離子1101碰撞時的衝擊而在顆粒 1100a及顆粒1100b的結構中產生應變。
顆粒1100a是具有三角形，例如正三角形的平面的平板狀或顆粒狀濺射粒子。此外，顆粒1100b是具有六角形，例如正六角形的平面的平板狀或顆粒狀濺射粒子。注意，將顆粒1100a及顆粒1100b等的平板狀或顆粒狀濺射粒子總稱為顆粒1100。顆粒1100的平面形狀不侷限於三角形、六角形。例如，有時成為組合兩個以上且六個以下的三角形而成的形狀。例如，有時也成為組合兩個三角形(正三角形)而成的四角形(菱形)。
顆粒1100的厚度取決於成膜氣體的種類等。顆粒1100的厚度較佳為均勻，其理由將在後面描述。此外，與厚度大的骰子狀相比，濺射粒子較佳為厚度小的顆粒狀。
當顆粒1100在穿過電漿時有時接收電荷而其側面帶負電或帶正電。顆粒1100的側面具有氧原子，且該氧原子可能帶負電。例如，圖34示出顆粒1100a的側面具有帶負電的氧原子的例子。像這樣，當側面帶相同極性的電荷時，電荷互相排斥，從而可以維持平板形狀。另外，當CAAC-OS是In-Ga-Zn氧化物時，與銦原子鍵合的氧原子可能帶負電。或者，與銦原子、鎵原子或鋅原子鍵合的氧原子可能帶負電。
如圖32A所示，例如顆粒1100像風箏那樣在電漿中飛著，並輕飄飄地飛到基板1120上。因為顆粒1100帶電荷，所以在它靠近其他顆粒1100已沉積的區域 時產生斥力。在此，在基板1120的頂面上產生平行於基板1120的頂面的磁場。此外，因為在基板1120和靶材1130之間有電位差，所以電流從基板1120向靶材1130流動。因此，顆粒1100在基板1120的頂面上受到由磁場及電流的作用所引起的力量(勞侖茲力)(參照圖35)。這可以由弗萊明左手定則得到解釋。為了增大施加到顆粒1100的力量，較佳的是在基板1120的頂面上設置平行於基板1120的頂面的磁場為10G以上，較佳為20G以上，更佳為30G以上，進一步較佳為50G以上的區域。或者，較佳的是在基板1120的頂面上設置平行於基板1120的頂面的磁場為垂直於基板1120的頂面的磁場的1.5倍以上，較佳為2倍以上，更佳為3倍以上，進一步較佳為5倍以上的區域。
另外，基板1120被加熱，因此顆粒1100與基板1120之間的摩擦等的阻力小。其結果是，如圖36A所示，顆粒1100在基板1120的頂面下滑。顆粒1100在平板面朝向基板1120的狀態下移動。然後，如圖36B所示，在該顆粒1100到達已沉積的其他顆粒1100的側面時，它們的側面彼此鍵合。此時，顆粒1100的側面的氧原子脫離。由於有時脫離的氧原子填補CAAC-OS中的氧缺陷，因此形成缺陷態密度低的CAAC-OS。
此外，藉由在基板1120上加熱顆粒1100，原子重新排列，而緩和離子1101的碰撞所引起的結構的應變。應變得到緩和的顆粒1100實質上為單晶。當顆粒 1100實質上為單晶時，即使顆粒1100在彼此鍵合之後被加熱也幾乎不發生顆粒1100本身的伸縮。因此，不發生顆粒1100之間的空隙的擴大導致晶界等缺陷的形成而成為裂縫(crevasse)的情況。此外，可以認為在空隙中攤鋪具有伸縮性的金屬原子等，且它們像高速公路那樣連接方向偏離的顆粒1100的側面。
可以認為根據上述模型顆粒1100沉積到基板1120上。因此，可知即使被形成面不具有結晶結構，也能夠形成CAAC-OS，這是與磊晶生長不同的。例如，即使基板1120的頂面(被形成面)的結構是非晶結構，也可以形成CAAC-OS。
此外，可以知道：當形成CAAC-OS時，不僅在被形成面的基板1120的頂面為平坦面的情況，而且在頂面為凹凸狀的情況下，顆粒1100也根據其形狀排列。例如，如果基板1120的頂面在原子級別上平坦，則會形成厚度均勻、平坦且具有高結晶性的層，因為顆粒1100以平行於ab面的平板面朝下的方式配置。而且，藉由層疊n個(n是自然數)該層，可以得到CAAC-OS(參照圖32B)。
另一方面，即使基板1120的頂面為凹凸狀，CAAC-OS也具有層疊n個(n是自然數)顆粒1100沿著凸面並列配置的層的結構。由於基板1120為凹凸狀，因此有時在CAAC-OS中容易產生顆粒1100之間的空隙。但是，因為在顆粒1100之間產生分子間力，所以即使在凹 凸狀的表面上，顆粒也以在顆粒之間的空隙儘可能小的方式排列。由此，即使成膜表面為凹凸狀也可以形成具有高結晶性的CAAC-OS(參照圖32C)。
因此，CAAC-OS不需要雷射晶化，所以在大面積的玻璃基板等上也可以均勻地進行成膜。
由於根據這種模型形成CAAC-OS，因此濺射粒子較佳的是厚度小的顆粒狀。另外，當濺射粒子是厚度大的骰子狀時，朝向基板1120的面不固定，所以有時不能獲得均勻的厚度或結晶定向。
根據上述成膜模型，即使在具有非晶結構的被形成面上也可以形成具有高結晶性的CAAC-OS。
另外，除了顆粒1100之外，還可以利用具有氧化鋅粒子的成膜模型說明CAAC-OS。
氧化鋅粒子的質量比顆粒1100小，所以比顆粒1100早到達基板1120。在基板1120的頂面上，氧化鋅粒子優先在水平方向上進行晶體生長來形成薄的氧化鋅層。該氧化鋅層具有c軸配向性。該氧化鋅層的結晶的c軸朝向平行於基板1120的法線向量的方向。該氧化鋅層具有使CAAC-OS生長的種子層的功能，因此具有提高CAAC-OS的結晶性的功能。另外，該氧化鋅層的厚度為0.1nm以上且5nm以下，大多為1nm以上且3nm以下。該氧化鋅層的厚度足夠薄，所以幾乎觀察不到晶界。
因此，為了形成結晶性高的CAAC-OS，較佳為使用以比化學計量組成高的比率包含鋅的靶材。
同樣地，nc-OS可以由圖33所示的成膜模型得到解釋。注意，圖33和圖32A的不同點僅在於基板1120是否被加熱。
因此，基板1120沒有被加熱，因此顆粒1100與基板1120之間的摩擦等的阻力很大。其結果是，顆粒1100不能在基板1120的頂面上下滑，因此不規則地飄落到基板1120的頂面上而形成nc-OS。
〈劈開面〉
下面，對在CAAC-OS的成膜模型中所提到的靶材的劈開面進行說明。
首先，參照圖37A和圖37B說明靶材的劈開面。圖37A和圖37B示出InGaZnO4的結晶的結構。另外，圖37A示出將c軸朝向上面並從平行於b軸的方向觀察InGaZnO4的結晶時的結構。此外，圖37B是從平行於c軸的方向觀察InGaZnO4的結晶時的結構。
藉由第一原理計算算出InGaZnO4的結晶的各結晶面的劈開所需要的能量。注意，至於計算，採用使用準位能和平面波基底的密度泛函程式(CASTEP)。注意，作為準位能使用超軟型準位能。此外，作為泛函使用GGA PBE。另外，將截止能量設定為400eV。
在進行包括單元尺寸的結構最適化之後導出初始狀態下的結構的能量。此外，在固定單元尺寸的狀態下進行原子配置的結構最適化，之後導出在各表面上劈開 之後的結構的能量。
根據圖37A和圖37B所示的InGaZnO4的結晶的結構，製造在第一面、第二面、第三面和第四面中的任一個上劈開的結構並進行固定單元尺寸的結構最適化計算。在此，第一面是Ga-Zn-O層和In-O層之間的結晶面，且是平行於(001)面(或ab面)的結晶面(參照圖37A)。第二面是Ga-Zn-O層和Ga-Zn-O層之間的結晶面，且是平行於(001)面(或ab面)的結晶面(參照圖37A)。第三面是平行於(110)面的結晶面(參照圖37B)。第四面是平行於(100)面(或bc面)的結晶面(參照圖37B)。
以上述條件算出在各表面上劈開之後的結構的能量。接著，藉由劈開之後的結構的能量和初始狀態下的結構的能量之間的差除以劈開面的面積，算出每個面的劈開容易性的指標的劈開能量。注意，結構的能量根據結構所包括的原子和電子算出，就是說，在計算中，考慮到電子的運動能以及原子之間、原子-電子之間和電子之間的互相作用。
由計算的結果可知，第一面的劈開能量為2.60J/m2，第二面的劈開能量為0.68J/m2，第三面的劈開能量為2.18J/m2，第四面的劈開能量為2.12J/m2(參照表1)。
由上述計算可知，在圖37A和圖37B所示的InGaZnO4的結晶的結構中第二面的劈開能量最低。也就是說，可知Ga-Zn-O層和Ga-Zn-O層之間是最容易劈開的面(劈開面)。因此，在本說明書中，劈開面是指最容易劈開的第二面。
因為Ga-Zn-O層和Ga-Zn-O層之間的第二面是劈開面，所以圖37A所示的InGaZnO4的結晶可以在兩個與第二面相等的面分開。因此，可以認為在使離子等碰撞到靶材時在劈開能量最低的面劈開的威化餅狀的單元(將其稱為顆粒)作為最小單位飛出來。在這種情況下，InGaZnO4的顆粒包括Ga-Zn-O層、In-O層和Ga-Zn-O層的三層。
此外，因為第三面(平行於(110)面的結晶面)和第四面(平行於(100)面(或bc面)的結晶面)的劈開能量低於第一面(平行於(001)面(或ab面)的Ga-Zn-O層和In-O層之間的結晶面)的劈開能量，所以可以知道在很多情況下顆粒的平面形狀為三角形狀或六角形狀。
接著，利用古典分子動力學計算，作為靶材假定具有同系結構(homologous structure)的InGaZnO4的結晶並評價使用氬(Ar)或氧(O)濺射該靶材時的劈開面。圖38A示出用於計算的InGaZnO4的結晶(2688原子)的剖面結構，而圖38B示出其俯視結構。另外，圖38A所示的固定層是以位置不會發生變動的方式固定原子配置的層。此外，圖38A所示的溫度控制層是一直保持恆定溫度(300K)的層。
使用由富士通公司(Fujitsu Limited)製造的Materials Explorer5.0進行古典分子動力學計算。另外，將初期溫度設定為300K，固定單元尺寸，將時間步長設定為0.01毫微微秒，將步驟數設定為1000萬次。在計算中，根據該條件對原子施加300eV的能量，並將原子從垂直於InGaZnO4的結晶的ab面的方向入射到單元中。
圖39A示出氬入射到具有圖38A和圖38B所示的InGaZnO4的結晶的單元中到99.9微微秒(psec)之後的原子排列。此外，圖39B示出氧入射到單元中到99.9微微秒之後的原子排列。另外，在圖39A和圖39B中省略圖38A所示的固定層的一部分而示出。
由圖39A可知，在氬入射到單元中到99.9微微秒之間在對應於圖37A所示的第二面的劈開面產生裂縫。因此，可以知道在氬碰撞到InGaZnO4的結晶且以最頂面為第二面(第0第二面)時，在第二面(第2第二面)中產生大裂縫。
另一方面，由圖39B可知，在氧入射到單元中到99.9微微秒之間在對應於圖37A所示的第二面的劈開面產生裂縫。注意，可以知道在氧碰撞到單元時，在InGaZnO4的結晶的第二面(第1第二面)中產生大裂縫。
由此可知，在原子(離子)從包括具有同系結構的InGaZnO4的結晶的靶材的頂面碰撞時，InGaZnO4的結晶沿著第二面劈開且平板狀粒子(顆粒)剝離。此外，還可以知道使氧碰撞到單元時的顆粒尺寸小於使氬碰撞到單元時的顆粒尺寸。
另外，由上述計算可知剝離了的顆粒包括損傷區域。有時可以藉由使因損傷產生的缺陷和氧起反應修復包括在顆粒中的損傷區域。
因此，調查了顆粒尺寸根據碰撞的原子的種類而不同的情況。
圖40A示出從氬入射到具有圖38A和圖38B所示的InGaZnO4的結晶的單元中到0微微秒至0.3微微秒的各原子的軌跡。因此，圖40A對應於圖38A和圖38B至圖39A的期間。
由圖40A可知，在氬碰撞到從上面數第一層(Ga-Zn-O層)的鎵(Ga)時，在該鎵碰撞到從上面數第三層(Ga-Zn-O層)的鋅(Zn)之後，該鋅到達從上面數第六層(Ga-Zn-O層)附近。另外，與鎵碰撞的氧被彈出到外面。因此，可以認為在使氬碰撞到包括InGaZnO4的 結晶的靶材時，在圖38A中的第二面(第2第二面)產生裂縫。
圖40B示出從氧入射到具有圖38A和38B所示的InGaZnO4的結晶的單元中到0微微秒至0.3微微秒的各原子的軌跡。因此，圖40B對應於圖38A和圖38B至圖39A的期間。
另一方面，由圖40B可知，在氧碰撞到從上面數第一層(Ga-Zn-O層)的鎵(Ga)時，在該鎵碰撞到從上面數第三層(Ga-Zn-O層)的鋅(Zn)之後，該鋅不到從上面數第五層(In-O層)。另外，與鎵碰撞的氧被彈出到外面。因此，可以認為在使氧碰撞到包括InGaZnO4的結晶的靶材時，在圖38A中的第二面(第1第二面)產生裂縫。
由本計算也可知在原子(離子)碰撞時InGaZnO4的結晶從劈開面剝離。
此外，從守恆定律的觀點討論裂縫的深度。可以由公式(1)及公式(2)表示能量守恆定律及動量守恆定律。在此，E是碰撞之前的氬或氧所具有的能量(300eV)，mA是氬或氧的質量，vA是碰撞之前的氬或氧的速度，v' A是碰撞之後的氬或氧的速度，mGa是鎵的質量，vGa是碰撞之前的鎵的速度，v' Ga是碰撞之後的鎵的速度。
[算式2]m A v A +m Ga v Ga =m A v' A +m Ga v' Ga (2)
當將氬或氧的碰撞假定為彈性碰撞時，可以由公式(3)表示vA、v' A、vGa和v' Ga的關係。
[算式3] v ' A -v' Ga =-(v A -v Ga ) (3)
根據公式(1)、公式(2)及公式(3)，在vGa為0的情況下，可以由公式(4)表示氬或氧碰撞之後的鎵的速度v' Ga。
在公式(4)中，將氬的質量或氧的質量代入mA並對各原子碰撞之後的鎵的速度進行比較。在氬及氧的碰撞之前的能量相同時，氬碰撞時的鎵的速度為氧碰撞時的鎵的速度的1.24倍。因此，氬碰撞時的鎵的能量也比氧碰撞時的鎵的能量高鎵的速度的平方。
可以知道氬碰撞時的碰撞後的鎵的速度(能量)高於氧碰撞時的碰撞後的鎵的速度(能量)。因此，可以認為與在氧碰撞時相比，在氬碰撞時在較深的位置產生裂縫。
由上述計算可知藉由濺射包括具有同系結構的InGaZnO4的結晶的靶材，從劈開面產生剝離而形成顆粒。另一方面，即使濺射沒有劈開面的靶材的其他結構的區域也不形成顆粒，而形成比顆粒微細的原子級別的尺寸的濺射粒子。因為該濺射粒子比顆粒小，所以被認為藉由連接到濺射裝置的真空泵被排出。因此，在藉由濺射包括具有同系結構的InGaZnO4的結晶的靶材時，難以考慮到各種尺寸或形狀的粒子飛濺到基板並沉積而形成膜的模型。被濺射的顆粒沉積而形成CAAC-OS的圖32A等所示的模型更有道理。
藉由上述步驟形成的CAAC-OS的密度與單晶OS的密度大致相同。例如，具有InGaZnO4的同系結構的單晶OS的密度為6.36g/cm3，而具有大致相同的原子數比的CAAC-OS的密度為6.3g/cm3左右。
圖41A和圖41B示出藉由濺射法形成的CAAC-OS的In-Ga-Zn氧化物(參照圖41A)及其靶材(參照圖41B)的剖面的原子排列。利用高角度環形暗場-掃描穿透式電子顯微法(HAADF-STEM：High-Angle Annular Dark Field Scanning Transmission Electron Microscopy)觀察原子排列。注意，在HAADF-STEM 中，各原子的影像的濃淡與原子序數的平方成比例。因此，原子序數接近的Zn(原子序數為30)和Ga(原子序數為31)幾乎不能區別。至於HAADF-STEM，使用日立掃描穿透式電子顯微鏡HD-2700。
在對圖41A和圖41B進行比較時，可以知道CAAC-OS和靶材都具有同系結構，並且，CAAC-OS中的原子的配置對應於靶材。因此，如圖32A等的成膜模型所示，靶材的結晶結構被轉寫而形成CAAC-OS。
實施方式6
在本實施方式中，下面詳細地說明氧化物半導體膜的氧缺損。
〈(1)VoH的易形成性以及穩定性〉
當氧化物半導體膜(以下，稱為IGZO)為完整結晶時，在室溫下H優先地沿著ab面擴散。在進行450℃的加熱處理時H分別擴散在ab面及c軸方向上。於是，說明是否當在IGZO中存在氧缺損Vo時H容易進入氧缺損Vo中。在此，將在氧缺損Vo中存在H的狀態稱為VoH。
在計算中，使用圖42所示的InGaZnO4的結晶模型。在此，利用NEB(Nudged Elastic Band：微動彈性帶)法對VoH中的H從Vo被釋放與氧鍵合的反應路徑的活化能(Ea)進行計算。表2示出計算條件。
在InGaZnO4的結晶模型中，如圖42所示，有與氧鍵合的金屬元素及該元素個數不同的氧位置1至氧位置4。在此，對容易形成氧缺損Vo的氧位置1及氧位置2進行計算。
首先，作為容易形成氧缺損Vo的氧位置1，對與三個In原子及一個Zn原子鍵合的氧位置進行計算。
圖43A示出初始狀態的模型，圖43B示出最終狀態的模型。另外，圖44示出在初始狀態及最終狀態下算出的活化能(Ea)。注意，在此“初始狀態”是指在氧缺損Vo中存在H的狀態(VoH)，而“最終狀態”是指如下結構：具有氧缺損Vo及鍵合於一個Ga原子及兩個Zn原子的氧與H鍵合的狀態(H-O)。
從計算的結果可知，當氧缺損Vo中的H與其他O原子鍵合時需要大約為1.52eV的能量，而當鍵合於O的H進入氧缺損Vo時需要大約為0.46eV的能量。
在此，根據藉由計算獲得的活化能(Ea)和算式6，計算出反應頻率(Γ)。在算式5中，kB表示波 茲曼常數，T表示絕對溫度。
假設頻率因數ν=1013[1/sec]，計算出350℃時的反應頻率。H從圖43A所示的模型中的位置移到圖43B所示的模型中的位置的頻率為5.52×100[1/sec]。此外，H從圖43B所示的模型中的位置移到圖43A所示的模型中的位置的頻率為1.82×109[1/sec]。由此可知，擴散在IGZO中的H在其附近有氧缺損Vo時容易形成VoH，一旦形成VoH就不容易從氧缺損Vo釋放H。
接著，作為容易形成氧缺損Vo的氧位置2，對與一個Ga原子及兩個Zn原子鍵合的氧位置進行計算。
圖45A示出初始狀態的模型，圖45B示出最終狀態的模型。另外，圖46示出在初始狀態及最終狀態下算出的活化能(Ea)。注意，在此“初始狀態”是指在氧缺損Vo中存在H的狀態(VoH)，而“最終狀態”是指如下結構：具有氧缺損Vo及鍵合於一個Ga原子及兩個Zn原子的氧與H鍵合的狀態(H-O)。
從計算的結果可知，當氧缺損Vo中的H與其他O原子鍵合時需要大約為1.75eV的能量，而當鍵合於O的H進入氧缺損Vo時需要大約為0.35eV的能量。
根據藉由計算獲得的活化能(Ea)和上述算式5，計算出反應頻率(Γ)。
假設頻率因數ν=1013[1/sec]，計算出350℃時的反應頻率。H從圖45A所示的模型中的位置移到圖45B所示的模型中的地方的頻率為7.53×10-2[1/sec]。此外，H從圖45B所示的模型中的位置移到圖45A所示的模型中的位置的頻率為1.44×1010[1/sec]。由此可知，一旦形成VoH就不容易從氧缺損Vo釋放H。
由上述結果可知，當進行退火時IGZO中的H容易擴散，當具有氧缺損Vo時H容易進入氧缺損Vo而成為VoH。
〈(2)VoH的遷移能階〉
當在IGZO中存在氧缺損Vo及H時，根據〈(1)VoH的易形成性以及穩定性〉所示的利用NEB法的計算，可以認為氧缺損Vo與H容易形成VoH，並且VoH穩定。於是，為了調查VoH是否與載子陷阱有關係，計算出VoH的遷移能階。
在計算中，使用InGaZnO4的結晶模型(112原子)。在此，製造圖42所示的氧位置1及氧位置2的VoH的模型來計算出遷移能階。表3示出計算條件。
以形成接近實驗值的能隙的方式調整交換項的混合比，沒有缺陷的InGaZnO4的結晶模型的能隙變為3.08eV，該結果接近實驗值3.15eV。
根據下面算式6計算出具有缺陷D的模型的遷移能階(ε(q/q'))。此外，ΔE(Dq)為缺陷D的電荷q的形成能量，根據下面算式7計算出該能量。
在算式6及算式7中，Etot(Dq)表示包含缺陷D的模型的電荷q的總能量，Etot(bulk)表示沒有缺陷的模型(完整結晶)的總能量，Δni表示起因於缺陷的原子i 的增減數，μi表示原子i的化學勢，εVBM表示沒有缺陷的模型中的價帶頂的能量，ΔVq表示與靜電勢有關的修正項，EF表示費米能量。
圖47示出根據上述算式計算出的VoH的遷移能階。圖47中的數值表示離導帶底的深度。由圖47可知，氧位置1的VoH的遷移能階存在於導帶底下0.05eV處，氧位置2的VoH的遷移能階存在於導帶底下0.11eV處，由此各VoH與電子陷阱有關係。就是說，可知VoH被用作施體。也可知包含VoH的IGZO具有導電性。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
102‧‧‧電晶體
105‧‧‧電容元件
302‧‧‧基板
304‧‧‧導電膜
305‧‧‧絕緣膜
308a‧‧‧氧化物半導體層
308b‧‧‧氧化物導電體層
310a‧‧‧導電膜
310b‧‧‧導電膜
312‧‧‧絕緣膜
314‧‧‧絕緣膜
338‧‧‧絕緣膜
348‧‧‧絕緣膜
350‧‧‧導電膜

Claims (20)

  1. 一種觸控感測器，包括：電路，包括：電晶體，該電晶體的通道形成區域包括氧化物半導體層；以及包括一對電極的電容元件，該一對電極中的一個包括氧化物導電體層，其中，該電晶體的源極和汲極中的一個與該電容元件的該一對電極中的一個電連接，並且，該電路根據該電容元件的電容的變化輸出信號。
  2. 根據申請專利範圍第1項之觸控感測器，其中該氧化物半導體層及該氧化物導電體層存在於同一層中。
  3. 根據申請專利範圍第1項之觸控感測器，其中該氧化物半導體層及該氧化物導電體層都包含銦及鎵。
  4. 根據申請專利範圍第1項之觸控感測器，其中該氧化物半導體層的電阻率高於該氧化物導電體層的電阻率。
  5. 根據申請專利範圍第1項之觸控感測器，其中該觸摸感測器具有撓性。
  6. 一種觸控感測器，包括：電路，包括：第一電晶體、第二電晶體及第三電晶體，該第一電晶體、該第二電晶體和該第三電晶體中的至少一個的通道形成區域包括氧化物半導體層；以及 包括一對電極的電容元件，該一對電極中的一個包括氧化物導電體層，其中，該第一電晶體的源極和汲極中的一個與該第二電晶體的閘極及該電容元件的該一對電極中的一個電連接，該第二電晶體的源極和汲極中的一個與該第三電晶體的源極和汲極中的一個電連接，並且，該電路根據該電容元件的電容的變化輸出信號。
  7. 根據申請專利範圍第6項之觸控感測器，其中該氧化物半導體層及該氧化物導電體層存在於同一層中。
  8. 根據申請專利範圍第6項之觸控感測器，其中該氧化物半導體層及該氧化物導電體層都包含銦及鎵。
  9. 根據申請專利範圍第6項之觸控感測器，其中該氧化物半導體層的電阻率高於該氧化物導電體層的電阻率。
  10. 根據申請專利範圍第6項之觸控感測器，其中該觸摸感測器具有撓性。
  11. 根據申請專利範圍第6項之觸控感測器，其中該第一電晶體的閘極與第一佈線電連接，該第一電晶體的該源極和該汲極中的另一個與第二佈線電連接，該第二電晶體的該源極和該汲極中的另一個與第三佈線電連接，該第三電晶體的閘極與第四佈線電連接， 並且該第三電晶體的該源極和該汲極中的另一個與第五佈線電連接。
  12. 根據申請專利範圍第6項之觸控感測器，其中該電容元件的該一對電極中的另一個與第六佈線電連接。
  13. 一種觸控面板，包括：包括電路的觸控感測器，該電路包括：電晶體，該電晶體的通道形成區域包括氧化物半導體層；以及包括一對電極的電容元件，該一對電極中的一個包括氧化物導電體層；以及顯示元件，其中，該電晶體的源極和汲極中的一個與該電容元件的該一對電極中的一個電連接，該電路根據該電容元件的電容的變化輸出信號，並且，該電容元件與該顯示元件彼此重疊。
  14. 根據申請專利範圍第13項之觸控面板，其中該氧化物半導體層及該氧化物導電體層存在於同一層中。
  15. 根據申請專利範圍第13項之觸控面板，其中該氧化物半導體層及該氧化物導電體層都包含銦及鎵。
  16. 根據申請專利範圍第13項之觸控面板，其中該氧化物半導體層的電阻率高於該氧化物導電體層的電阻率。
  17. 根據申請專利範圍第13項之觸控面板，其中該觸控面板具有撓性。
  18. 根據申請專利範圍第13項之觸控面板，還包括該 觸控感測器與該顯示元件之間的遮光層，其中該電晶體及該遮光層彼此重疊。
  19. 根據申請專利範圍第13項之觸控面板，還包括第一遮光層及第二遮光層，其中在該第一遮光層與該第二遮光層之間設置該觸控感測器，並且該電晶體與該第一遮光層與該第二遮光層彼此重疊。
  20. 根據申請專利範圍第13項之觸控面板，還包括絕緣膜，其中該顯示元件包括：第一電極及第二電極；以及該第一電極與該第二電極之間的包含發光有機化合物的層，該絕緣膜覆蓋該第一電極的端部，並且該電晶體與該絕緣膜彼此重疊。
TW104106825A 2014-03-07 2015-03-04 觸控感測器、觸控面板及觸控面板的製造方法 TWI667604B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014045110 2014-03-07
JP2014-045110 2014-03-07
JP2014050732 2014-03-13
JP2014-050732 2014-03-13

Publications (2)

Publication Number Publication Date
TW201535223A true TW201535223A (zh) 2015-09-16
TWI667604B TWI667604B (zh) 2019-08-01

Family

ID=54018178

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104106825A TWI667604B (zh) 2014-03-07 2015-03-04 觸控感測器、觸控面板及觸控面板的製造方法

Country Status (4)

Country Link
US (1) US9780121B2 (zh)
JP (4) JP6578109B2 (zh)
TW (1) TWI667604B (zh)
WO (1) WO2015132694A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI601279B (zh) * 2016-08-22 2017-10-01 群創光電股份有限公司 發光二極體觸控顯示裝置
CN107924247A (zh) * 2015-10-07 2018-04-17 积水化学工业株式会社 触控面板用层间填充材料及触控面板层叠体
TWI638589B (zh) * 2016-08-24 2018-10-11 昆山工研院新型平板顯示技術中心有限公司 Flexible display substrate and preparation method thereof
TWI644243B (zh) * 2017-07-27 2018-12-11 大陸商業成科技（成都）有限公司 觸控屏
TWI760874B (zh) * 2019-10-24 2022-04-11 大陸商名碩電腦（蘇州）有限公司 觸控板裝置

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP2015187854A (ja) 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 入力装置、入出力装置
JP6613044B2 (ja) 2014-04-22 2019-11-27 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
US9952725B2 (en) 2014-04-22 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device having sensor circuit comprising a transistor and a capacitor
JP2015228367A (ja) 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、入出力装置、及び電子機器
US10073571B2 (en) 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
JP6722980B2 (ja) * 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
JP6518133B2 (ja) 2014-05-30 2019-05-22 株式会社半導体エネルギー研究所 入力装置
US9455281B2 (en) 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
KR102500994B1 (ko) 2014-10-17 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
CN107003763A (zh) 2014-11-20 2017-08-01 东友精细化工有限公司 薄膜触摸传感器及其制造方法
US9933872B2 (en) 2014-12-01 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Touch panel
KR20160071735A (ko) * 2014-12-12 2016-06-22 동우 화인켐 주식회사 필름 터치 센서 및 그의 제조 방법
JP6765199B2 (ja) 2015-03-17 2020-10-07 株式会社半導体エネルギー研究所 タッチパネル
WO2016147074A1 (en) 2015-03-17 2016-09-22 Semiconductor Energy Laboratory Co., Ltd. Touch panel
KR20160114510A (ko) * 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US10372274B2 (en) 2015-04-13 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
US10671204B2 (en) 2015-05-04 2020-06-02 Semiconductor Energy Laboratory Co., Ltd. Touch panel and data processor
JP6832634B2 (ja) * 2015-05-29 2021-02-24 株式会社半導体エネルギー研究所 半導体装置
JP6807683B2 (ja) 2015-09-11 2021-01-06 株式会社半導体エネルギー研究所 入出力パネル
KR101983013B1 (ko) * 2015-09-25 2019-05-28 동우 화인켐 주식회사 필름 터치 센서 및 그 제조 방법
KR102460509B1 (ko) 2015-10-06 2022-10-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102391478B1 (ko) * 2015-11-17 2022-04-28 삼성디스플레이 주식회사 화소, 화소를 포함하는 디스플레이 패널 및 디스플레이 패널의 제작 방법
TWI559116B (zh) * 2015-12-09 2016-11-21 Egalax Empia Technology Inc 晶片內整合時脈產生器之充電泵
US10431643B2 (en) * 2016-01-14 2019-10-01 Samsung Display Co., Ltd. Display panel
WO2017138416A1 (ja) * 2016-02-08 2017-08-17 シャープ株式会社 有機ｅｌ表示装置
US10333004B2 (en) 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
KR102608263B1 (ko) * 2016-08-10 2023-12-04 삼성디스플레이 주식회사 윈도우 기판 및 이를 포함하는 표시 장치
CN107957799B (zh) * 2016-10-14 2021-08-10 群创光电股份有限公司 触控显示面板
US10345977B2 (en) 2016-10-14 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Input/output panel and semiconductor device having a current sensing circuit
WO2018078488A1 (en) * 2016-10-25 2018-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and touch panel input system
KR20180061482A (ko) * 2016-11-28 2018-06-08 삼성디스플레이 주식회사 표시장치
KR102592857B1 (ko) * 2016-12-16 2023-10-24 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
JP6827332B2 (ja) * 2017-02-01 2021-02-10 株式会社ジャパンディスプレイ 表示装置
KR101816134B1 (ko) * 2017-03-31 2018-01-08 동우 화인켐 주식회사 터치 센서가 일체화된 플렉서블 컬러 필터와 이를 포함하는 유기발광표시장치 및 그 제조방법
KR101982177B1 (ko) * 2017-07-25 2019-05-24 포항공과대학교 산학협력단 압력센서, 그를 포함하는 압력센서 매트릭스 어레이 및 그의 제조방법
CN109427975B (zh) * 2017-08-23 2021-01-22 京东方科技集团股份有限公司 柔性基板及其制备方法、检测弯曲的方法以及柔性显示装置
JP6967944B2 (ja) * 2017-11-17 2021-11-17 東京エレクトロン株式会社 プラズマ処理装置
JP7128208B2 (ja) * 2017-12-12 2022-08-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10319749B1 (en) * 2017-12-28 2019-06-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, fabricating method for the same and display device
JP6352573B1 (ja) * 2018-04-20 2018-07-04 株式会社三重ロボット外装技術研究所 接触検出装置
US10453872B1 (en) * 2018-05-03 2019-10-22 Wuhan China Star Optoelectronics Semiconductor Display Technologiy Co., Ltd. Array substrate and manufacturing method thereof
KR102556161B1 (ko) * 2018-07-13 2023-07-14 동우 화인켐 주식회사 플렉시블 디스플레이 모듈 및 이를 포함하는 화상 표시 장치
CN109799934B (zh) * 2019-01-24 2022-06-28 蓝思科技（长沙）有限公司 一种触控传感器的制备方法
JP2020178079A (ja) * 2019-04-19 2020-10-29 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
KR20200124099A (ko) * 2019-04-23 2020-11-02 삼성전자주식회사 폴더블 전자 장치
CN110389685A (zh) * 2019-07-23 2019-10-29 京东方科技集团股份有限公司 触控显示面板及其制作方法、和显示装置
CN111326558B (zh) * 2020-02-27 2023-11-28 合肥京东方卓印科技有限公司 显示面板和电子装置
JP2021176145A (ja) * 2020-04-28 2021-11-04 住友化学株式会社 フレキシブル積層体及び表示装置
CN111805562B (zh) * 2020-06-05 2023-03-10 清华大学 触觉传感器及机器人

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP5168254B2 (ja) * 1997-10-31 2013-03-21 セイコーエプソン株式会社 液晶装置及び電子機器
JP4396599B2 (ja) 1997-10-31 2010-01-13 セイコーエプソン株式会社 液晶装置及び電子機器並びに投射型表示装置
JP4050377B2 (ja) 1997-10-31 2008-02-20 セイコーエプソン株式会社 液晶装置及び電子機器並びに投射型表示装置
JP2003195356A (ja) 1997-10-31 2003-07-09 Seiko Epson Corp 液晶装置及び電子機器並びに投射型表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4507480B2 (ja) 2001-12-27 2010-07-21 ソニー株式会社 表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8259078B2 (en) 2006-06-09 2012-09-04 Apple Inc. Touch screen liquid crystal display
KR20110058895A (ko) 2006-06-09 2011-06-01 애플 인크. 터치 스크린 액정 디스플레이
CN104965621B (zh) 2006-06-09 2018-06-12 苹果公司 触摸屏液晶显示器及其操作方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US20080167526A1 (en) 2007-01-08 2008-07-10 Crank Justin M Non-Occlusive, Laterally-Constrained Injection Device
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP4957597B2 (ja) 2007-05-18 2012-06-20 セイコーエプソン株式会社 センシング回路、その駆動方法、表示装置および電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5206250B2 (ja) * 2008-05-02 2013-06-12 セイコーエプソン株式会社 表示装置および電子機器
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
KR20230107901A (ko) * 2008-12-19 2023-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI631538B (zh) * 2009-01-28 2018-08-01 日商半導體能源研究所股份有限公司 顯示裝置
CN107195686B (zh) * 2010-07-02 2021-02-09 株式会社半导体能源研究所 半导体装置
JP2012073668A (ja) * 2010-09-27 2012-04-12 Toshiba Mobile Display Co Ltd 電子機器
US8723835B2 (en) * 2010-11-30 2014-05-13 Au Optronics Corporation Touch-sensing display panel, touch panel, touch-sensing device and touch-sensing circuit
JP5797504B2 (ja) * 2011-09-16 2015-10-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP2015043112A (ja) * 2011-12-21 2015-03-05 シャープ株式会社 タッチパネルおよびタッチパネル付き表示装置
TWI580189B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 位準位移電路及半導體積體電路
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013229010A (ja) 2012-03-30 2013-11-07 Semiconductor Energy Lab Co Ltd タッチパネルとその駆動方法、タッチパネルモジュール
JP5726804B2 (ja) * 2012-04-19 2015-06-03 株式会社東芝 表示パネル及び表示装置
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
TWI596778B (zh) * 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2014010762A (ja) * 2012-07-02 2014-01-20 Japan Display Inc 表示装置
KR20140009023A (ko) * 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
CN111477634B (zh) 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
KR102239367B1 (ko) 2013-11-27 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
JP2016027597A (ja) 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924247A (zh) * 2015-10-07 2018-04-17 积水化学工业株式会社 触控面板用层间填充材料及触控面板层叠体
TWI706986B (zh) * 2015-10-07 2020-10-11 日商積水化學工業股份有限公司 觸控面板用層間填充材料及觸控面板積層體
TWI601279B (zh) * 2016-08-22 2017-10-01 群創光電股份有限公司 發光二極體觸控顯示裝置
TWI638589B (zh) * 2016-08-24 2018-10-11 昆山工研院新型平板顯示技術中心有限公司 Flexible display substrate and preparation method thereof
US11152401B2 (en) 2016-08-24 2021-10-19 Kunshan New Flat Panel Display Technology Center Co., Ltd. Flexible display substrate and preparation method thereof
TWI644243B (zh) * 2017-07-27 2018-12-11 大陸商業成科技（成都）有限公司 觸控屏
TWI760874B (zh) * 2019-10-24 2022-04-11 大陸商名碩電腦（蘇州）有限公司 觸控板裝置

Also Published As

Publication number Publication date
JP6790198B2 (ja) 2020-11-25
JP2015187850A (ja) 2015-10-29
TWI667604B (zh) 2019-08-01
JP2022066606A (ja) 2022-04-28
JP7275342B2 (ja) 2023-05-17
JP6578109B2 (ja) 2019-09-18
US9780121B2 (en) 2017-10-03
WO2015132694A1 (en) 2015-09-11
JP2019212327A (ja) 2019-12-12
JP2021015634A (ja) 2021-02-12
US20150255518A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
JP7275342B2 (ja) タッチセンサ
JP7113127B2 (ja) 線状ビーム照射装置の使用方法
JP7055859B2 (ja) 表示装置
US20230363233A1 (en) Display device
TWI686947B (zh) 半導體裝置以及包括該半導體裝置的顯示裝置
KR102439023B1 (ko) 표시 장치, 표시 장치의 제작 방법, 및 전자 기기
TW201535690A (zh) 半導體裝置、使用該半導體裝置的顯示裝置、使用該顯示裝置的顯示模組以及使用該半導體裝置、該顯示裝置及該顯示模組的電子裝置
US9859444B2 (en) Semiconductor device, display device, input/output device, and electronic device
TW201603286A (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
JP2019165251A (ja) 半導体装置
TW201531781A (zh) 半導體裝置
TW201533913A (zh) 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置或該顯示模組的電子裝置
TW201639148A (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置