JP6578109B2 - タッチセンサ - Google Patents

タッチセンサ Download PDF

Info

Publication number
JP6578109B2
JP6578109B2 JP2015041984A JP2015041984A JP6578109B2 JP 6578109 B2 JP6578109 B2 JP 6578109B2 JP 2015041984 A JP2015041984 A JP 2015041984A JP 2015041984 A JP2015041984 A JP 2015041984A JP 6578109 B2 JP6578109 B2 JP 6578109B2
Authority
JP
Japan
Prior art keywords
film
layer
oxide semiconductor
insulating film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015041984A
Other languages
English (en)
Other versions
JP2015187850A (ja
JP2015187850A5 (ja
Inventor
一徳 渡邉
一徳 渡邉
三宅　博之
博之 三宅
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015041984A priority Critical patent/JP6578109B2/ja
Publication of JP2015187850A publication Critical patent/JP2015187850A/ja
Publication of JP2015187850A5 publication Critical patent/JP2015187850A5/ja
Application granted granted Critical
Publication of JP6578109B2 publication Critical patent/JP6578109B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04102—Flexible digitiser, i.e. constructional details for allowing the whole digitising part of a device to be flexed or rolled like a sheet of paper
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Description

本発明の一態様は、タッチセンサに関する。特に、可撓性を有するタッチセンサに関する。また、本発明の一態様は、タッチパネルに関する。特に、可撓性を有するタッチパネルに関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、又は、製造方法に関する。本発明の一態様は、プロセス、マシン、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関する。そのため、より具体的に本明細書で開示する発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トランジスタ（ＦＥＴ）、又は薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、特許文献１には、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用いてトランジスタを作製する技術が開示されている。また、特許文献２には、自己整列トップゲート構造を有する酸化物薄膜のトランジスタを作製する技術が開示されている。
また、可撓性を有する基板（以下、可撓性基板とも記す）上に半導体素子、表示素子、発光素子などの機能素子が設けられたフレキシブルデバイスの開発が進められている。フレキシブルデバイスの代表的な例としては、照明装置、画像表示装置の他、トランジスタなどの半導体素子を有する種々の半導体回路などが挙げられる。
特許文献３には、フィルム基板上に、スイッチング素子であるトランジスタや有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を備えたフレキシブルなアクティブマトリクス方式の発光装置が開示されている。
また、表示装置は様々な用途への応用が期待されており、多様化が求められている。例えば、携帯情報端末として、タッチパネルを備えるスマートフォンやタブレット端末の開発が進められている。
特開２００６−１６５５２９号公報 特開２００９−２７８１１５号公報 特開２００３−１７４１５３号公報
可撓性を有する表示パネルに、ユーザインターフェースとして画面に指等で触れることで入力する機能を付加した可撓性を有するタッチパネルが望まれている。
本発明の一態様は、可撓性を有するタッチセンサ、もしくは可撓性を有するタッチパネルを提供することを目的の一とする。または、本発明の一態様は、軽量なタッチパネルを提供することを目的の一とする。または、本発明の一態様は、厚さの薄いタッチパネルを提供することを目的の一とする。または、本発明の一態様は、検出感度の高いタッチパネルを提供することを目的の一とする。または、本発明の一態様は、タッチセンサもしくはタッチパネルの薄型化と、高い検出感度を両立することを目的の一とする。または、本発明の一態様は、大型のタッチパネルに用いることができるタッチセンサを提供することを目的の一とする。または、本発明の一態様は、大型のタッチパネルを提供することを目的の一とする。
また、本発明の一態様は、工程数の少ない、タッチセンサやタッチパネルの作製方法を提供することを目的の一とする。
また、本発明の一態様は、表示品位の低下が抑制されたタッチパネルを提供することを目的の一とする。また、本発明の一態様は、信頼性の高いタッチパネルを提供することを目的の一とする。また、本発明の一態様は、繰り返しの曲げに強いタッチパネルを提供することを目的の一とする。また、本発明の一態様は、新規な半導体装置、発光装置、表示装置、タッチセンサ、タッチパネル、電子機器、又は照明装置を提供することを目的の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、トランジスタ及び容量素子を有する、アクティブマトリクス方式のタッチセンサである。該トランジスタ及び該容量素子は電気的に接続する。
具体的には、本発明の一態様は、トランジスタ及び容量素子を有するタッチセンサであり、トランジスタ及び容量素子は電気的に接続し、容量素子は、一対の電極と、誘電体層と、を有し、誘電体層は、一対の電極の間に位置し、一対の電極の一方は、酸化物導電体層を有する、タッチセンサである。
上記構成において、トランジスタは酸化物半導体層を有し、酸化物導電体層及び酸化物半導体層は、同一表面上に位置することが好ましい。該トランジスタにおいて、該酸化物半導体層にチャネル領域を有することが好ましい。
上記構成において、トランジスタのソース又はドレインと、容量素子の一対の電極の一方（酸化物導電体層）とが、電気的に接続していてもよい。また、上記構成において、トランジスタのソース又はドレインと、容量素子の一対の電極の他方とが、電気的に接続していてもよい。
上記各構成のタッチセンサは可撓性を有することが好ましい。
また、本発明の一態様は、第１乃至第３のトランジスタ及び容量素子を有するタッチセンサであり、第１のトランジスタのゲートは、第１の配線と電気的に接続し、第１のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続し、第１のトランジスタのソース又はドレインの他方は、第２のトランジスタのゲート及び容量素子の一方の電極と電気的に接続し、第２のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続し、第２のトランジスタのソース又はドレインの他方は、第３のトランジスタのソース又はドレインの一方と電気的に接続し、第３のトランジスタのゲートは、第４の配線と電気的に接続し、第３のトランジスタのソース又はドレインの他方は、第５の配線と電気的に接続し、容量素子の他方の電極は、第６の配線と電気的に接続し、容量素子の一方の電極又は他方の電極は、酸化物導電体層を有する、タッチセンサである。
上記構成において、第１乃至第３のトランジスタのいずれか一は、酸化物導電体層と同一表面上に位置する酸化物半導体層を有することが好ましい。特に、第１のトランジスタが該酸化物半導体層を有することが好ましい。
上記構成において、容量素子の一方の電極が酸化物導電体層を有していてもよい。また、上記構成において、容量素子の他方の電極が、酸化物導電体層を有していてもよい。
また、本発明の一態様は、上記各構成のタッチセンサ、遮光層、及び表示素子を有するタッチパネルであり、遮光層は、タッチセンサと表示素子の間に位置し、遮光層は、トランジスタと重なる部分を有し、表示素子は、容量素子と重なる部分を有する、タッチパネルである。なお、遮光層は、複数のトランジスタのうち、少なくとも一つと重なる部分を有していればよく、複数のトランジスタ（例えば上記第１乃至第３のトランジスタ）と重なる部分を有していることが好ましい。
また、本発明の一態様は、上記各構成のタッチセンサ、遮光層、及び表示素子を有するタッチパネルであり、タッチセンサは、表示素子よりもタッチパネルの表示面側に位置し、遮光層は、タッチセンサよりも表示面側に位置し、表示素子は、容量素子と重なる部分を有し、遮光層は、トランジスタと重なる部分を有する、タッチパネルである。
上記構成において、トランジスタは、酸化物半導体層を有することが好ましい。また、上記構成において、容量素子は、誘電体層及び一対の電極を有し、誘電体層は、一対の電極の間に位置し、一対の電極の一方は、酸化物導電体層を有することが好ましい。
上記各構成において、酸化物半導体層及び酸化物導電体層は、同一表面上に位置していてもよい。該トランジスタにおいて、該酸化物半導体層にチャネル領域を有することが好ましい。
上記各構成において、トランジスタのソース又はドレインと、酸化物導電体層と、が電気的に接続していてもよい。
上記各構成のタッチパネルにおいて、表示素子は、第１の電極、第２の電極、及び発光性の有機化合物を含む層（ＥＬ層とも記す）を有し、第１の電極の端部を覆う絶縁膜を有し、発光性の有機化合物を含む層は、第１の電極及び第２の電極の間に位置し、絶縁膜は、トランジスタと重なる部分を有していてもよい。
上記各構成のタッチパネルは可撓性を有することが好ましい。
また、本発明の一態様は、第１の作製基板上に、第１の剥離層、第１の絶縁層、及び表示素子をこの順で形成する、第１のステップと、第２の作製基板上に、第２の剥離層、第２の絶縁層、及びタッチセンサをこの順で形成する、第２のステップと、第３の作製基板上に、第３の剥離層、第３の絶縁層、及び遮光層をこの順で形成する、第３のステップと、第１の作製基板上の表示素子と、第２の作製基板上のタッチセンサと、を、第１の接着層を用いて貼り合わせる、第４のステップと、第２の剥離層を用いて、第２の作製基板及び第２の絶縁層を分離し、第２の絶縁層を露出する、第５のステップと、露出した第２の絶縁層と、第３の作製基板上の遮光層と、を、第２の接着層を用いて貼り合わせる、第６のステップと、第３の剥離層を用いて、第３の作製基板及び第３の絶縁層を分離し、第３の絶縁層を露出する、第７のステップと、露出した第３の絶縁層と、第１の可撓性基板と、を、第３の接着層を用いて貼り合わせる、第８のステップと、第１の剥離層を用いて、第１の作製基板及び第１の絶縁層を分離し、第１の絶縁層を露出する、第９のステップと、第４の接着層を用いて、露出した第１の絶縁層と、第２の可撓性基板と、を貼り合わせる、第１０のステップと、を、有し、第２のステップでは、タッチセンサとして、トランジスタ及び容量素子を形成し、トランジスタ及び容量素子は、電気的に接続し、トランジスタは、酸化物半導体層を有し、容量素子は、誘電体層及び一対の電極を有し、誘電体層は、一対の電極の間に位置し、一対の電極の一方は、酸化物導電体層を有する、タッチパネルの作製方法である。なお、第１のステップと第２のステップの順序は問わない。第１のステップ及び第２のステップよりも後に、第４のステップ以降を行う。第３のステップは、第６のステップよりも前に行う。第７のステップと第９のステップの順序は問わない。第８のステップは、第７のステップと連続して行うことが好ましい。第１０のステップは、第９のステップと連続して行うことが好ましい。
上記作製方法において、第４のステップでは、表示素子及び容量素子が重なる部分を有するように、表示素子及びタッチセンサを貼り合わせることが好ましい。
上記各作製方法において、第６のステップでは、遮光層及びトランジスタが重なる部分を有するように、第２の絶縁層及び遮光層を貼り合わせることが好ましい。
なお、本明細書中における発光装置とは、発光素子を用いた表示装置を含む。また、発光素子にコネクター、例えば異方導電性フィルム、もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、又は発光素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールは発光装置を有する場合がある。さらに、照明器具等も、発光装置を含む場合がある。
本発明の一態様では、可撓性を有するタッチセンサ、もしくは可撓性を有するタッチパネルを提供することができる。また、本発明の一態様では、軽量なタッチセンサもしくはタッチパネルを提供することができる。また、本発明の一態様では、厚さの薄いタッチセンサもしくはタッチパネルを提供することができる。また、本発明の一態様では、検出感度の高いタッチセンサもしくはタッチパネルを提供することができる。本発明の一態様では、タッチセンサもしくはタッチパネルの薄型化と、高い検出感度を両立することができる。または、大型のタッチパネルに用いることができるタッチセンサを提供することができる。または、大型のタッチパネルを提供することができる。
また、本発明の一態様では、工程数の少ない、タッチセンサやタッチパネルの作製方法を提供することができる。
また、本発明の一態様では、表示品位の低下が抑制されたタッチパネルを提供することができる。また、本発明の一態様では、信頼性の高いタッチパネルを提供することができる。本発明の一態様では、繰り返しの曲げに強いタッチパネルを提供することができる。本発明の一態様では、新規な半導体装置、発光装置、表示装置、タッチセンサ、タッチパネル、電子機器、又は照明装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
タッチセンサの一例を示す図。 抵抗率の温度依存性を説明する図。 タッチセンサの一例を示す図。 タッチセンサの作製方法の一例を示す図。 タッチセンサの作製方法の一例を示す図。 タッチセンサの作製方法の一例を示す図。 タッチセンサの作製方法の一例を示す図。 タッチセンサ及びバンド構造の一例を示す図。 タッチパネルの一例を示す図。 検知回路及び変換器の構成及び駆動方法の一例を示す図。 検知回路の一例を示す図。 タッチパネルの一例を示す図。 タッチパネルの一例を示す図。 タッチパネルの一例を示す図。 タッチパネルの一例を示す図。 タッチパネルの一例を示す図。 タッチパネルの一例を示す図。 タッチパネルの作製方法の一例を示す図。 タッチパネルの作製方法の一例を示す図。 タッチパネルの作製方法の一例を示す図。 タッチパネルの作製方法の一例を示す図。 タッチパネルの一例を示す図。 タッチパネルの作製方法の一例を示す図。 タッチパネルの一例を示す図。 電子機器及び照明装置の一例を示す図。 電子機器の一例を示す図。 ＣＡＡＣ−ＯＳの断面におけるＣｓ補正高分解能ＴＥＭ像、及びＣＡＡＣ−ＯＳの断面模式図。 ＣＡＡＣ−ＯＳの平面におけるＣｓ補正高分解能ＴＥＭ像。 ＣＡＡＣ−ＯＳ及び単結晶酸化物半導体のＸＲＤによる構造解析を説明する図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 ＣＡＡＣ−ＯＳの成膜モデルを説明する模式図、ペレット及びＣＡＡＣ−ＯＳの断面図。 ｎｃ−ＯＳの成膜モデルを説明する模式図、及びペレットを示す図。 ペレットを説明する図。 被形成面においてペレットに加わる力を説明する図。 被形成面におけるペレットの動きを説明する図。 ＩｎＧａＺｎＯ４の結晶を説明する図。 原子が衝突する前のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後の原子の軌跡を説明する図。 ＣＡＡＣ−ＯＳ及びターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。 計算モデルを説明する図。 初期状態と最終状態を説明する図。 活性化障壁を説明する図。 初期状態と最終状態を説明する図。 活性化障壁を説明する図。 ＶｏＨの遷移レベルを説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域又はドレイン電極）とソース（ソース端子、ソース領域又はソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
（実施の形態１）
本実施の形態では、本発明の一態様のタッチセンサについて説明する。
本発明の一態様は、トランジスタ及び容量素子を有する、アクティブマトリクス方式のタッチセンサである。該トランジスタ及び該容量素子は電気的に接続する。
具体的には、本発明の一態様は、トランジスタ及び容量素子を有するタッチセンサであり、トランジスタ及び容量素子は電気的に接続し、容量素子は、一対の電極と、誘電体層と、を有し、誘電体層は、一対の電極の間に位置し、一対の電極の一方は、酸化物導電体層を有する、タッチセンサである。
なお、本明細書等において、酸化物導電体層は、キャリア密度が高く低抵抗な酸化物半導体層、導電性を有する酸化物半導体層、又は導電性の高い酸化物半導体層等と言い換えることもできる。
酸化物半導体層は、透光性が高い。また、酸化物半導体層において、酸素欠損を増加させる、又は／及び酸化物半導体層中の水素、水等の不純物を増加させることによって、キャリア密度が高く、低抵抗な酸化物半導体層（以下、酸化物導電体層とも記す）とすることができる。このような酸化物半導体層を、タッチセンサの容量素子の電極として好適に用いることができる。
上記構成において、トランジスタは、酸化物半導体層を有し、酸化物導電体層及び酸化物半導体層は、同一表面上に位置することが好ましい。また、該酸化物半導体層はチャネル領域を有することが好ましい。
トランジスタの半導体層と容量素子の電極を同一工程で成膜することで、少ない工程数でタッチセンサを作製することができ、好ましい。
なお、容量素子の電極と同一工程で成膜する層はトランジスタの半導体層に限られない。例えば、トランジスタのゲート電極、ソース電極、ドレイン電極、又は配線等に透光性の高い材料を用い、容量素子の電極を同一工程で作製してもよい。
以下では、本発明の一態様のタッチセンサの構成と作製方法について例示する。
＜タッチセンサの構成例１＞
図１（Ａ）に、本発明の一態様のタッチセンサが有するトランジスタ１０２及び容量素子１０５を示す。トランジスタ１０２及び容量素子１０５は、例えば、タッチセンサのセンサ部に設けられる。本発明の一態様のタッチセンサは、ボトムゲート構造のトランジスタを有する。図１（Ａ）では、トランジスタ１０２及び容量素子１０５は、基板３０２上に絶縁膜３３８を介して形成されている。
トランジスタ１０２は、ゲート電極として機能する導電膜３０４と、導電膜３０４上のゲート絶縁膜として機能する絶縁膜３０５と、絶縁膜３０５上の酸化物半導体層３０８ａと、酸化物半導体層３０８ａ上のソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂと、を有する。また、トランジスタ１０２上、より詳しくは、酸化物半導体層３０８ａ、導電膜３１０ａ、３１０ｂ上には、絶縁膜３１２、３１４が保護膜として設けられている。また、絶縁膜３１４上には、絶縁膜３４８が設けられている。
容量素子１０５は、一対の電極間に誘電体層を有する。容量素子１０５は、該一対の電極の一方として導電膜３５０を有し、該一対の電極の他方として酸化物導電体層３０８ｂを有する。また、容量素子１０５の誘電体層は、絶縁膜３１４、３４８である。すなわち、絶縁膜３１４、３４８は、トランジスタ１０２と容量素子１０５で共通して設けられている。なお、図１（Ａ）においては、誘電体層を、絶縁膜３１４、３４８の積層構造を図示しているが、これに限定されず、単層構造又は３層以上の積層構造としてもよい。
酸化物導電体層３０８ｂは、酸化物半導体層３０８ａと同一工程で成膜され、ゲート絶縁膜として機能する絶縁膜３０５上に設けられている。また、トランジスタ１０２のドレイン電極として機能する導電膜３１０ｂは、酸化物導電体層３０８ｂと電気的に接続する。ここでは、導電膜３１０ｂの一部が酸化物導電体層３０８ｂに接して設けられている例を示したが、他の導電膜を介して、導電膜３１０ｂと酸化物導電体層３０８ｂとが電気的に接続されていてもよい。また、導電膜３１０ｂは、導電膜３５０と電気的に接続する構成であってもよい。
なお、本発明の一態様のタッチセンサが有するトランジスタの構造は特に限定されない。例えば、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコン、ゲルマニウム等が挙げられる。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
酸化物半導体層３０８ａと、酸化物導電体層３０８ｂとは、同一の成膜工程及び同一のエッチング工程を経て、それぞれ島状に加工された層である。酸化物半導体は、膜中の酸素欠損又は／及び膜中の水素、水等の不純物濃度によって、抵抗を制御することができる半導体材料である。そのため、それぞれ島状に加工された酸化物半導体層へ酸素欠損又は／及び不純物濃度が増加する処理、又は酸素欠損又は／及び不純物濃度が低減する処理を選択することによって、同一工程で形成された酸化物半導体層３０８ａ及び酸化物導電体層３０８ｂの有する抵抗率を制御することができる。
具体的には、容量素子の電極として機能する酸化物導電体層３０８ｂとなる島状の酸化物半導体層にプラズマ処理を行い、酸化物半導体層中の酸素欠損を増加させる、又は／及び酸化物半導体層中の水素、水等の不純物を増加させることによって、キャリア密度が高く、低抵抗な酸化物半導体層とすることができる。また、酸化物半導体層に水素を含む絶縁膜を接して形成し、該水素を含む絶縁膜から酸化物半導体層に水素を拡散させることによって、キャリア密度が高く、低抵抗な酸化物半導体層とすることができる。
一方、トランジスタ１０２上には、酸化物半導体層３０８ａが上記プラズマ処理に曝されないように、絶縁膜３１２を設ける。また、絶縁膜３１２を設けることによって、酸化物半導体層３０８ａが水素を含む絶縁膜３１４と接しない構成とする。絶縁膜３１２として、酸素を放出することが可能な絶縁膜を用いることで、酸化物半導体層３０８ａに酸素を供給することができる。酸素が供給された酸化物半導体層３０８ａは、膜中又は界面の酸素欠損が低減され高抵抗な酸化物半導体となる。なお、酸素を放出することが可能な絶縁膜として、例えば、酸化シリコン膜、又は酸化窒化シリコン膜を用いることができる。
また、酸化物導電体層３０８ｂに行うプラズマ処理としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅ）、リン、ボロン、水素、及び窒素の中から選ばれた一種を含むガスを用いたプラズマ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモニアの混合ガス雰囲気下でのプラズマ処理、又は窒素雰囲気下でのプラズマ処理などが挙げられる。
上記プラズマ処理によって、酸化物導電体層３０８ｂは、酸素が脱離した格子（又は酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠損は、キャリアを発生する要因になり得る場合がある。また、酸化物導電体層３０８ｂの近傍、より具体的には、酸化物導電体層３０８ｂの下側又は上側に接する絶縁膜から水素が供給され、上記酸素欠損に水素が入ると、キャリアである電子を生成する場合がある。したがって、プラズマ処理によって酸素欠損が増加された酸化物導電体層３０８ｂは、酸化物半導体層３０８ａよりもキャリア密度が高い。
一方、酸素欠損が低減され、水素濃度が低減された酸化物半導体層３０８ａは、高純度真性化、又は実質的に高純度真性化された酸化物半導体層といえる。ここで、実質的に真性とは、酸化物半導体のキャリア密度が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満であること、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。または、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性又は実質的に高純度真性とよぶ。高純度真性又は実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）になりやすい。また、高純度真性又は実質的に高純度真性である酸化物半導体層３０８ａは、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性又は実質的に高純度真性である酸化物半導体層３０８ａは、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。したがって、酸化物半導体層３０８ａにチャネル領域が形成されるトランジスタ１０２は、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
また、図１（Ａ）においては、絶縁膜３１２は、容量素子の電極として機能する酸化物導電体層３０８ｂと重なる領域が選択的に除去されるように設けられている。また、絶縁膜３１４は、酸化物導電体層３０８ｂと接して形成した後、酸化物導電体層３０８ｂ上から除去されてもよい。絶縁膜３１４として、例えば、水素を含む絶縁膜、換言すると水素を放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いることで、酸化物導電体層３０８ｂに水素を供給することができる。水素を放出することが可能な絶縁膜は、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。このような絶縁膜を酸化物導電体層３０８ｂに接して形成することで、酸化物導電体層３０８ｂに効果的に水素を含有させることができる。このように、上述したプラズマ処理と合わせて、酸化物半導体層（又は酸化物導電体層）に接する絶縁膜の構成を変えることによって、酸化物半導体層（又は酸化物導電体層）の抵抗を任意に調整することができる。
酸化物導電体層３０８ｂに含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（又は酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。したがって、水素が含まれている酸化物導電体層３０８ｂは、酸化物半導体層３０８ａよりもキャリア密度が高い。
トランジスタ１０２のチャネル領域が形成される酸化物半導体層３０８ａは水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体層３０８ａにおいて、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
一方、容量素子の電極として機能する酸化物導電体層３０８ｂは、酸化物半導体層３０８ａよりも水素濃度又は／及び酸素欠損量が多く、低抵抗化されている。
酸化物半導体層３０８ａ及び酸化物導電体層３０８ｂは、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（Ｍは、Ｍｇ、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、又はＨｆ）等の金属酸化物で形成される。なお、酸化物半導体層３０８ａ及び酸化物導電体層３０８ｂは、透光性を有する。
なお、酸化物半導体層３０８ａがＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、又はＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体層３０８ａは、エネルギーギャップが２ｅＶ以上、又は２．５ｅＶ以上、又は３ｅＶ以上である。
酸化物半導体層３０８ａの厚さは、３ｎｍ以上２００ｎｍ以下、又は３ｎｍ以上１００ｎｍ以下、又は３ｎｍ以上６０ｎｍ以下とすることができる。
酸化物半導体層３０８ａがＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等が好ましい。なお、成膜される酸化物半導体層３０８ａの原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
なお、図１（Ａ）に示すタッチセンサのその他の構成要素については、タッチセンサの作製方法の説明等において、詳述する。
また、酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
ここで、酸化物半導体で形成される膜（以下、酸化物半導体膜（ＯＳ）という。）及び酸化物導電体で形成される膜（以下、酸化物導電体膜（ＯＣ）という。）それぞれにおける、抵抗率の温度依存性について、図２を用いて説明する。図２において、横軸に測定温度を示し、縦軸に抵抗率を示す。また、酸化物半導体膜（ＯＳ）の測定結果を丸印で示し、酸化物導電体膜（ＯＣ）の測定結果を四角印で示す。
なお、酸化物半導体膜（ＯＳ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により厚さ３５ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：４：５のスパッタリングターゲットを用いたスパッタリング法により厚さ２０ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、さらにプラズマＣＶＤ法で酸化窒化シリコン膜を形成して、作製された。
また、酸化物導電体膜（ＯＣ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングターゲットを用いたスパッタリング法により厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、プラズマＣＶＤ法で窒化シリコン膜を形成して、作製された。
図２からわかるように、酸化物導電体膜（ＯＣ）における抵抗率の温度依存性は、酸化物半導体膜（ＯＳ）における抵抗率の温度依存性より小さい。代表的には、８０Ｋ以上２９０Ｋ以下における酸化物半導体膜（ＯＣ）の抵抗率の変化率は、±２０％未満である。または、１５０Ｋ以上２５０Ｋ以下における抵抗率の変化率は、±１０％未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致又は略一致していると推定される。このため、酸化物導電体膜を、容量素子の電極等に用いることが可能である。
＜タッチセンサの変形例１＞
本発明の一態様のタッチセンサは、可撓性を有する。
作製基板上に被剥離層を形成した後、被剥離層を作製基板から剥離して別の基板に転置することができる。この方法によれば、例えば、耐熱性の高い作製基板上で形成した被剥離層を、耐熱性の低い基板に転置することができる。このため、被剥離層の作製温度が、耐熱性の低い基板によって制限されない。
例えば、作製基板上にトランジスタ１０２及び容量素子１０５等を形成した後、これらの素子を作製基板から剥離する。そして、接着剤を用いて、可撓性基板にこれらの素子を貼り合わせ、転置することで、図１（Ｂ）に示すタッチセンサを作製できる。図１（Ｂ）において、トランジスタ１０２及び容量素子１０５は、可撓性基板３９２及び可撓性基板３９８の間に位置する。可撓性基板３９２及び絶縁膜３３８は、接着層３９４により貼り合わされている。可撓性基板３９８、導電膜３５０、及び絶縁膜３４８は、接着層３９６により貼り合わされている。
また、図１（Ｂ）には、タッチセンサの端子部、及びトランジスタ１０３を有する駆動回路部の構成例を示す。センサ部に含まれるトランジスタ１０２及び容量素子１０５の構成は図１（Ａ）と同様のため、説明を省略する。
駆動回路部が有するトランジスタ１０３は、絶縁膜３１２上に導電膜３０３を有する点でトランジスタ１０２と異なる。導電膜３０３は第２のゲート電極として機能することができる。トランジスタ１０３は、トランジスタ１０２に比べて電界効果移動度を高めることが可能であり、オン電流を増大させることができる。この結果、高速動作が可能な駆動回路部を作製することができる。また、駆動回路部の占有面積の小さいタッチセンサを作製することができる。なお、ここでは、駆動回路部とセンサ部とで異なる構造のトランジスタを用いる例を示したが、駆動回路部が有するトランジスタと、センサ部が有するトランジスタは同じ構造であってもよい。また、駆動回路部が有する複数のトランジスタは、すべて同じ構造であってもよく、二種以上の構造であってもよい。また、センサ部が有する複数のトランジスタは、すべて同じ構造であってもよく、二種以上の構造であってもよい。また、駆動回路部に１つのゲート電極を有するトランジスタを用いてもよいし、センサ部に２つのゲート電極を有するトランジスタを用いてもよい。
トランジスタ１０３の第２のゲート電極である導電膜３０３と容量素子１０５の電極である導電膜３５０は、同一表面上に位置することが好ましい。
トランジスタの電極と容量素子の電極を同一工程で成膜することで、少ない工程数でタッチセンサを作製することができ、好ましい。
導電膜３４６は、駆動回路部に外部からの信号や電位を伝達する外部入力端子と電気的に接続する。ここでは、外部入力端子としてＦＰＣ８０８（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）を設ける例を示している。工程数の増加を防ぐため、導電膜３４６は、センサ部や駆動回路部に用いる電極や配線と同一の材料、同一の工程で作製することが好ましい。ここでは、導電膜３４６を、トランジスタ１０２、１０３を構成する電極と同一の材料、同一の工程で作製した例を示す。
接続体８２５はＦＰＣ８０８に接続している。接続体８２５を介してＦＰＣ８０８と導電膜３４６は電気的に接続する。
本発明の一態様のタッチセンサにおいて、可撓性基板３９２側から外光が入射する場合、センサ部に設けられるトランジスタ１０２の酸化物半導体層３０８ａに光が当たらないよう、導電膜３０４に遮光性の材料を用いることが好ましい。また、酸化物半導体層３０８ａの底面（絶縁膜３０５と接する面）全体が導電膜３０４と重なることが好ましい。なお、可撓性基板３９２側から外光が入射しない場合などはこれに限られず、酸化物半導体層３０８ａと導電膜３０４の平面形状の大小関係は問わない。また、駆動回路部のトランジスタ１０３においても、酸化物半導体層３０８ａの底面全体が導電膜３０４と重なっていてもよい。
＜タッチセンサの構成例２＞
図３（Ａ）に、本発明の一態様のタッチセンサが有するトランジスタ１０４、１０６、及び容量素子１０５を示す。本発明の一態様のタッチセンサは、トップゲート構造のトランジスタを有する。トランジスタ１０４及び容量素子１０５は、例えば、タッチセンサのセンサ部に設けられる。トランジスタ１０６は、例えば、タッチセンサの駆動回路部に設けられる。
図３（Ｂ）はトランジスタ１０４の上面図であり、図３（Ａ）に示すトランジスタ１０４は、図３（Ｂ）の一点鎖線Ｘ１−Ｘ２間の断面図に相当する。図３（Ｃ）はトランジスタ１０６の上面図であり、図３（Ａ）に示すトランジスタ１０６は、図３（Ｃ）の一点鎖線Ｘ３−Ｘ４間の断面図に相当する。また、図３（Ｅ）は、図３（Ｃ）の一点鎖線Ｙ３−Ｙ４間の断面図に相当する。なお、図３（Ａ）（Ｅ）では、基板等の図示を省略している。また、図３（Ｂ）（Ｃ）では、明瞭化のため、基板や絶縁膜等の図示を省略している。また、一点鎖線Ｘ１−Ｘ２方向をチャネル長方向、一点鎖線Ｙ３−Ｙ４方向をチャネル幅方向と呼称する場合がある。
図３（Ａ）（Ｂ）に示すトランジスタ１０４は、絶縁表面上の酸化物半導体層３０８ａと、酸化物半導体層３０８ａ上の絶縁膜３０５と、絶縁膜３０５を介して酸化物半導体層３０８ａと重なる導電膜３０４と、酸化物半導体層３０８ａ、絶縁膜３０５、及び導電膜３０４を覆う絶縁膜３１２と、絶縁膜３１２に設けられる開口部を介して、酸化物半導体層３０８ａに接続される導電膜３１０ａ、３１０ｂと、を有する。なお、トランジスタ１０４上には、絶縁膜３１２、導電膜３１０ａ、及び導電膜３１０ｂを覆う絶縁膜３１４、３４８を設けてもよい。
トランジスタ１０４において、導電膜３０４は、ゲート電極（トップゲート電極ともいう）としての機能を有し、導電膜３１０ａは、ソース電極及びドレイン電極の一方の電極としての機能を有し、導電膜３１０ｂは、ソース電極及びドレイン電極の他方の電極としての機能を有する。また、トランジスタ１０４において、絶縁膜３３８は、酸化物半導体層３０８ａの下地膜としての機能を有し、絶縁膜３０５は、ゲート絶縁膜としての機能を有する。
容量素子１０５は、該一対の電極の一方として導電膜３５０を有し、該一対の電極の他方として酸化物導電体層３０８ｂを有する。また、容量素子１０５の誘電体層は、絶縁膜３１４、３４８である。すなわち、絶縁膜３１４、３４８は、トランジスタ１０４と容量素子１０５で共通して設けられている。図３（Ａ）では、導電膜３１０ｂと導電膜３５０とが接する例を示す。導電膜３１０ｂと導電膜３５０は、他の導電膜を介して電気的に接続していてもよい。
酸化物半導体層３０８ａと、酸化物導電体層３０８ｂとは、同一の成膜工程及び同一のエッチング工程を経て、それぞれ島状に加工された層である。トランジスタの半導体層と容量素子の電極を同一工程で成膜することで、少ない工程数でタッチセンサを作製することができ、好ましい。これにより、製造コストの低減が可能である。
次に、トランジスタ１０４が有する酸化物半導体層３０８ａの詳細について、以下説明を行う。
トランジスタ１０４の酸化物半導体層３０８ａにおいて、導電膜３０４と重ならない領域には、酸素欠損を形成する元素を有する。以下、酸素欠損を形成する元素を、不純物元素として説明する。不純物元素の代表例としては、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、塩素、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン及びキセノンがある。
不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素及び酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
酸化物半導体層３０８ａのチャネル長方向の断面形状において、酸化物半導体膜のキャリア密度が増加し導電性が高くなる領域（以下、低抵抗領域という）が形成される。また、酸化物半導体層３０８ａ中に形成される低抵抗領域は、複数の構造があり、一例を図３（Ｄ）に示す。なお、図３（Ｄ）において、チャネル長Ｌは、一対の低抵抗領域に挟まれた領域の長さである。
図３（Ｄ）に示すように、酸化物半導体層３０８ａは、導電膜３０４と重なる領域に形成されるチャネル領域３３２ａと、チャネル領域３３２ａを挟み、且つ不純物元素を含む領域、すなわち低抵抗領域３３２ｂ、３３２ｃとを有する。なお、図３（Ｄ）に示すように、チャネル長方向の断面形状において、チャネル領域３３２ａ及び低抵抗領域３３２ｂ、３３２ｃの境界が、絶縁膜３０５を介して、導電膜３０４の下端部と、一致又は概略一致している。すなわち、上面形状において、チャネル領域３３２ａ及び低抵抗領域３３２ｂ、３３２ｃの境界が、導電膜３０４の下端部と、一致又は概略一致している。
また、酸化物半導体層３０８ａは、絶縁膜３０５及び導電膜３０４と重ならない領域の膜厚が、絶縁膜３０５及び導電膜３０４と重なる領域の膜厚よりも薄い領域を有する場合がある（図７（Ｇ）等参照）。該薄い領域は、例えば、絶縁膜３０５及び導電膜３０４と重なる領域の酸化物半導体膜の膜厚よりも、厚さが０．１ｎｍ以上５ｎｍ以下薄い。
なお、酸化物半導体層３０８ａ中の低抵抗領域３３２ｂ、３３２ｃは、ソース領域及びドレイン領域として機能する。また、低抵抗領域３３２ｂ、３３２ｃには不純物元素が含まれる。
不純物元素が希ガス元素であって、酸化物半導体層３０８ａがスパッタリング法で形成される場合、チャネル領域３３２ａ及び低抵抗領域３３２ｂ、３３２ｃは、それぞれ希ガス元素を含む。なお、チャネル領域３３２ａと比較して、低抵抗領域３３２ｂ、３３２ｃの方が希ガス元素の濃度が高い。
これは、酸化物半導体層３０８ａがスパッタリング法で形成される場合、スパッタリングガスとして希ガスを用いるため、酸化物半導体層３０８ａに希ガスが含まれること、並びに低抵抗領域３３２ｂ、３３２ｃにおいて、酸素欠損を形成するために、意図的に希ガスが添加されることが原因である。
また、不純物元素が、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は、塩素の場合、低抵抗領域３３２ｂ、３３２ｃは、上記の不純物元素を有する。このため、チャネル領域３３２ａと比較して、低抵抗領域３３２ｂ、３３２ｃの方が上記の不純物元素の濃度が高い。なお、低抵抗領域３３２ｂ、３３２ｃにおいて、二次イオン質量分析法により得られる不純物元素の濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、又は５×１０１９ａｔｏｍｓ／ｃｍ３以上５×１０２０ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、不純物元素が、水素の場合、チャネル領域３３２ａと比較して、低抵抗領域３３２ｂ、３３２ｃの方が水素の濃度が高い。なお、低抵抗領域３３２ｂ、３３２ｃにおいて、二次イオン質量分析法により得られる水素の濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、又は１×１０２０ａｔｏｍｓ／ｃｍ３以上、又は５×１０２０ａｔｏｍｓ／ｃｍ３以上とすることができる。
低抵抗領域３３２ｂ、３３２ｃは不純物元素を有するため、酸素欠損が増加し、キャリア密度が増加する。この結果、低抵抗領域３３２ｂ、３３２ｃは、導電性が高くなる。
なお、不純物元素が、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素の一以上と、希ガスの一以上の場合であってもよい。この場合、低抵抗領域３３２ｂ、３３２ｃにおいて、希ガスにより形成された酸素欠損と、添加された水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、又は塩素の一以上との相互作用により、低抵抗領域３３２ｂ、３３２ｃは、導電性がさらに高まる場合がある。
低抵抗領域３３２ｂ、３３２ｃは、酸化物導電体からなる（又は酸化物導電体を含む）領域であるといえる。酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致又は略一致していると推定される。このため、酸化物導電体とソース電極及びドレイン電極として機能する導電膜との接触はオーミック接触であり、酸化物導電体とソース電極及びドレイン電極として機能する導電膜との接触抵抗を低減できる。
酸化物半導体層３０８ａであって、特にチャネル領域３３２ａにおいて、不純物元素を低減することで、酸化物半導体膜のキャリア密度を低減することができる。このため、酸化物半導体層３０８ａであって、特にチャネル領域３３２ａにおいては、キャリア密度を１×１０１７個／ｃｍ３以下、又は１×１０１５個／ｃｍ３以下、又は１×１０１３個／ｃｍ３以下、又は１×１０１１個／ｃｍ３以下とすることができる。
酸化物半導体層３０８ａとして、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。
また、酸化物半導体層３０８ａは、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、又は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、酸化物半導体層３０８ａが、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のいずれか二種以上が積層された構造の場合がある。
なお、酸化物半導体層３０８ａにおいて、チャネル領域３３２ａと低抵抗領域３３２ｂ、３３２ｃとの結晶性が異なる場合がある。具体的には、酸化物半導体層３０８ａにおいて、低抵抗領域３３２ｂ、３３２ｃよりもチャネル領域３３２ａの方が、結晶性が高い。これは、低抵抗領域３３２ｂ、３３２ｃに不純物元素が添加された際に、低抵抗領域３３２ｂ、３３２ｃにダメージが入ってしまい、結晶性が低下するためである。
本実施の形態に示すトランジスタ１０４は、チャネル領域３３２ａがソース領域及びドレイン領域として機能する低抵抗領域３３２ｂと低抵抗領域３３２ｃに挟まれる構造である。したがって、トランジスタ１０４は、オン電流が大きく、電界効果移動度が高い。また、トランジスタ１０４において、導電膜３０４をマスクとして、不純物元素が酸化物半導体層３０８ａに添加される。すなわち、セルフアラインで低抵抗領域を形成することができる。
また、トランジスタ１０４は、ゲート電極として機能する導電膜３０４と、ソース電極及びドレイン電極として機能する導電膜３１０ａ、３１０ｂとが重ならない構成である。したがって、導電膜３０４と、導電膜３１０ａ、３１０ｂとの間の寄生容量を低減することが可能である。この結果、基板として大面積基板を用いた場合、導電膜３０４と、導電膜３１０ａ、３１０ｂと、における信号遅延を低減することが可能である。
図３（Ａ）（Ｃ）（Ｅ）に示すトランジスタ１０６は、絶縁膜３３８上の導電膜３０３と、絶縁膜３３８及び導電膜３０３上の絶縁膜３０１と、絶縁膜３０１を介して導電膜３０３と重なる酸化物半導体層３０８ａと、酸化物半導体層３０８ａ上の絶縁膜３０５と、絶縁膜３０５を介して酸化物半導体層３０８ａと重なる導電膜３０４と、酸化物半導体層３０８ａ、絶縁膜３０５、及び導電膜３０４を覆う絶縁膜３１２と、絶縁膜３１２に設けられる開口部１４０ａ、１４０ｂを介して、酸化物半導体層３０８ａに接続される導電膜３１０ａ、３１０ｂと、を有する。なお、トランジスタ１０６上には、絶縁膜３１２、導電膜３１０ａ、及び導電膜３１０ｂ、を覆う絶縁膜３１４、３４８を設けてもよい。
トランジスタ１０６において、導電膜３０３は、第１のゲート電極（ボトムゲート電極ともいう）としての機能を有し、導電膜３０４は、第２のゲート電極（トップゲート電極ともいう）としての機能を有し、導電膜３１０ａは、ソース電極及びドレイン電極の一方の電極としての機能を有し、導電膜３１０ｂは、ソース電極及びドレイン電極の他方の電極としての機能を有する。また、トランジスタ１０６において、絶縁膜３０１は、第１のゲート絶縁膜としての機能を有し、絶縁膜３０５は、第２のゲート絶縁膜としての機能を有する。
なお、図３（Ａ）（Ｃ）（Ｅ）に示すトランジスタ１０６は、先に説明したトランジスタ１０４と異なり、酸化物半導体層３０８ａの上下にゲート電極として機能する導電膜を有する構造である。トランジスタ１０６に示すように、本発明の一態様のタッチセンサが有するトランジスタには、２つ以上のゲート電極を設けてもよい。
図３（Ｅ）に示すように、第２のゲート電極として機能する導電膜３０４は、絶縁膜３０１及び絶縁膜３０５に設けられる開口部１３９において、第１のゲート電極として機能する導電膜３０３に接続される。よって、導電膜３０４と導電膜３０３には、同じ電位が与えられる。なお、開口部１３９を設けずに、導電膜３０４と導電膜３０３に異なる電位を与えてもよい。
また、図３（Ｅ）に示すように、酸化物半導体層３０８ａは、第１のゲート電極として機能する導電膜３０３と、第２のゲート電極として機能する導電膜３０４のそれぞれと対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。第２のゲート電極として機能する導電膜３０４のチャネル幅方向の長さは、酸化物半導体層３０８ａのチャネル幅方向の長さよりも長く、酸化物半導体層３０８ａのチャネル幅方向全体は、絶縁膜３０５を介して導電膜３０４に覆われている。また、第２のゲート電極として機能する導電膜３０４と第１のゲート電極として機能する導電膜３０３とは、絶縁膜３０５に設けられる開口部１３９において接続されるため、酸化物半導体層３０８ａのチャネル幅方向の側面の一方は、絶縁膜３０５を介して第２のゲート電極として機能する導電膜３０４と対向している。
別言すると、トランジスタ１０６のチャネル幅方向において、第１のゲート電極として機能する導電膜３０３及び第２のゲート電極として機能する導電膜３０４は、第１のゲート絶縁膜として機能する絶縁膜３０１、及び第２のゲート絶縁膜として機能する絶縁膜３０５に設けられる開口部において接続すると共に、第１のゲート絶縁膜として機能する絶縁膜３０１、及び第２のゲート絶縁膜として機能する絶縁膜３０５を介して酸化物半導体層３０８ａを囲む構成である。
このような構成を有することで、トランジスタ１０６に含まれる酸化物半導体層３０８ａを、第１のゲート電極として機能する導電膜３０３及び第２のゲート電極として機能する導電膜３０４の電界によって電気的に囲むことができる。トランジスタ１０６のように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタ１０６は、ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極として機能する導電膜３０３、又は第２のゲート電極として機能する導電膜３０４によってチャネルを誘起させるための電界を効果的に酸化物半導体層３０８ａに印加することができるため、トランジスタ１０６の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１０６を微細化することが可能となる。また、トランジスタ１０６は、第１のゲート電極として機能する導電膜３０３及び第２のゲート電極として機能する導電膜３０４によって酸化物半導体層３０８ａが囲まれた構造を有するため、トランジスタ１０６の機械的強度を高めることができる。
なお、トランジスタ１０６のチャネル幅方向において、開口部１３９が形成されていない酸化物半導体層３０８ａの側面に、開口部１３９と異なる開口部を形成してもよい。
＜タッチセンサの変形例２＞
本発明の一態様のタッチセンサは、積層構造の酸化物半導体層を有する。
図８（Ａ）に示すタッチセンサは、トランジスタ１０２に用いる酸化物半導体層３０８ａを、酸化物半導体層３０７ａ及び酸化物半導体層３０９ａの積層構造にした例である。また、図８（Ａ）に示すタッチセンサは、容量素子１０５に用いる酸化物導電体層３０８ｂを、酸化物半導体層３０７ｂ及び酸化物半導体層３０９ｂの積層構造にした例である。したがって、その他の構成は、図１（Ａ）に示すタッチセンサと同じであり、先の説明を参酌することができる。なお、酸化物半導体層３０７ｂ及び酸化物半導体層３０９ｂも、酸化物導電体層と言い換えることができる。よって、図８（Ａ）では図１（Ａ）等の酸化物導電体層３０８ｂと同じハッチングで示す。なお、図８（Ａ）では基板等の図示を省略している。
酸化物半導体層３０７ａ、３０７ｂ（以下、明細書において酸化物半導体層３０７とも表記する）と、酸化物半導体層３０９ａ、３０９ｂ（以下、明細書において酸化物半導体層３０９とも表記する）と、は、少なくとも一の同じ構成元素を有する金属酸化物を用いることが好ましい。または、酸化物半導体層３０７と酸化物半導体層３０９の構成元素を同一とし、両者の組成を異ならせてもよい。
酸化物半導体層３０７がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ又はＨｆ）の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝５：５：６（１：１：１．２）、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ましい。なお、成膜される酸化物半導体層３０７の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス２０％の変動を含む。
なお、酸化物半導体層３０７がＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体層３０７は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
酸化物半導体層３０７の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体層３０９は、代表的には、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ又はＨｆ）であり、且つ酸化物半導体層３０７よりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体層３０９の伝導帯の下端のエネルギーと、酸化物半導体層３０７の伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、又は０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、又は０．４ｅＶ以下である。即ち、酸化物半導体層３０９の電子親和力と、酸化物半導体層３０７の電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、又は０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、又は０．４ｅＶ以下である。
酸化物半導体層３０９が前述の元素ＭをＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物半導体層３０９のエネルギーギャップを大きくする。（２）酸化物半導体層３０９の電子親和力を小さくする。（３）外部からの不純物を遮蔽する。（４）酸化物半導体層３０７と比較して、絶縁性が高くなる。また、元素Ｍは酸素との結合力が強い金属元素であるため、ＭをＩｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
酸化物半導体層３０９がＩｎ−Ｍ−Ｚｎ酸化物である場合、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。
また、酸化物半導体層３０７、及び酸化物半導体層３０９がＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ又はＨｆ）の場合、酸化物半導体層３０７と比較して、酸化物半導体層３０９に含まれるＭの原子数比が大きく、代表的には、酸化物半導体層３０７に含まれる上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である。
また、酸化物半導体層３０９をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層３０７をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きく、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも３倍以上大きい。このとき、酸化物半導体層において、ｙ２がｘ２以上であると、当該酸化物半導体層を用いたトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ２がｘ２の３倍以上になると、当該酸化物半導体層を用いたトランジスタの電界効果移動度が低下してしまうため、ｙ２はｘ２の３倍未満であると好ましい。
酸化物半導体層３０９がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｍ＞Ｉｎ、更にはＺｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：３、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：５、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、Ｉｎ：Ｇａ：Ｚｎ＝１：３：７、Ｉｎ：Ｇａ：Ｚｎ＝１：３：８、Ｉｎ：Ｇａ：Ｚｎ＝１：３：９、Ｉｎ：Ｇａ：Ｚｎ＝１：３：１０、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４、Ｉｎ：Ｇａ：Ｚｎ＝１：６：５、Ｉｎ：Ｇａ：Ｚｎ＝１：６：６、Ｉｎ：Ｇａ：Ｚｎ＝１：６：７、Ｉｎ：Ｇａ：Ｚｎ＝１：６：８、Ｉｎ：Ｇａ：Ｚｎ＝１：６：９、Ｉｎ：Ｇａ：Ｚｎ＝１：６：１０が好ましい。なお、上記スパッタリングターゲットを用いて成膜された酸化物半導体層３０７、及び酸化物半導体層３０９に含まれる金属元素の原子数比はそれぞれ、誤差として上記スパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス２０％の変動を含む。
また、酸化物半導体層３０９は、酸化ガリウムを用いて形成することで、トランジスタのリーク電流が低減できる。なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体層３０７のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
酸化物半導体層３０９は、後に形成する絶縁膜３１２又は絶縁膜３１４を形成する際の、酸化物半導体層３０７へのダメージ緩和膜としても機能する。酸化物半導体層３０９の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体層３０７ａに第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体層３０７ａにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体層３０７ａにおけるシリコンや炭素の濃度、又は酸化物半導体層３０９ａと、酸化物半導体層３０７ａとの界面近傍のシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体層３０７ａにおいて、二次イオン質量分析法により得られるアルカリ金属又はアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体層３０７ａのアルカリ金属又はアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体層３０７ａに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
なお、図８（Ａ）に示すトランジスタでは、ゲート電極として機能する導電膜３０４側に位置し、キャリアの主な移動経路となる酸化物半導体層３０７ａと絶縁膜３１２との間に、酸化物半導体層３０９ａが設けられている。これにより、酸化物半導体層３０９ａと絶縁膜３１２の間において、不純物及び欠陥によりトラップ準位が形成されても、当該トラップ準位と酸化物半導体層３０７ａとの間には隔たりがある。この結果、酸化物半導体層３０７ａを流れる電子がトラップ準位に捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、トラップ準位に電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体層３０７ａとトラップ準位との間に隔たりがあるため、トラップ準位における電子の捕獲を低減することが可能であり、しきい値電圧の変動を低減することができる。
なお、酸化物半導体層３０７ａ及び酸化物半導体層３０９ａは、各層を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面に、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体層３０７ａ及び酸化物半導体層３０９ａの間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体層にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（例えば、５×１０−７Ｐａ以上１×１０−４Ｐａ以下まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素又は水素を含む気体が逆流しないようにしておくことが好ましい。
ここで、図８（Ａ）に示すトランジスタに含まれる積層構造のバンド構造について、図８（Ｂ）を用いて説明する。
図８（Ｂ）は、図８（Ａ）に示すトランジスタに含まれるバンド構造の一部を模式的に示している。ここでは、絶縁膜３０５及び絶縁膜３１２として（絶縁膜３０５又は／及び絶縁膜３１２が積層構造の場合は、酸化物半導体層に接する層として）酸化シリコン層を設けた場合について説明する。なお、図８（Ｂ）に表すＥｃＩ１は絶縁膜３０５として用いる酸化シリコン層の伝導帯下端のエネルギーを示し、ＥｃＳ１は酸化物半導体層３０７ａの伝導帯下端のエネルギーを示し、ＥｃＳ２は酸化物半導体層３０９ａの伝導帯下端のエネルギーを示し、ＥｃＩ２は絶縁膜３１２として用いる酸化シリコン層の伝導帯下端のエネルギーを示す。
図８（Ｂ）に示すように、酸化物半導体層３０７ａ及び酸化物半導体層３０９ａにおいて、伝導帯下端のエネルギーは障壁が無くなだらかに変化する。換言すると、連続的に変化するともいうことができる。これは、酸化物半導体層３０７ａと酸化物半導体層３０９ａが共通の元素を含み、酸化物半導体層３０７ａ及び酸化物半導体層３０９ａの間で、酸素が相互に移動することで混合層が形成されるためであるということができる。
図８（Ｂ）より、酸化物半導体層３０８ａにおいて酸化物半導体層３０７ａがウェル（井戸）となり、酸化物半導体層３０８ａを用いたトランジスタにおいて、チャネル領域が酸化物半導体層３０７ａに形成されることがわかる。なお、酸化物半導体層３０８ａは、伝導帯下端のエネルギーが連続的に変化しているため、酸化物半導体層３０７ａと酸化物半導体層３０９ａとが連続接合している、ともいえる。
なお、図８（Ｂ）に示すように、酸化物半導体層３０９ａと、絶縁膜３１２との界面近傍には、絶縁膜３１２の構成元素であるシリコン又は炭素等の不純物や欠陥に起因したトラップ準位が形成され得るものの、酸化物半導体層３０９ａが設けられることにより、酸化物半導体層３０７ａと該トラップ準位とを遠ざけることができる。ただし、ＥｃＳ１とＥｃＳ２とのエネルギー差が小さい場合、酸化物半導体層３０７ａの電子が該エネルギー差を越えてトラップ準位に達することがある。トラップ準位に電子が捕獲されることで、絶縁膜界面にマイナスの固定電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、ＥｃＳ１とＥｃＳ２とのエネルギー差を、０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値電圧の変動が低減され、安定した電気特性となるため好適である。
また、図８（Ａ）に示す構成においては、容量素子１０５の一方の電極は、酸化物半導体層３０７ｂ及び酸化物半導体層３０９ｂの積層構造である。該積層構造は、酸化物半導体層３０９ｂに接する絶縁膜からの水素の拡散、又はプラズマ処理による不純物の注入又は／及び拡散によって、酸化物半導体層３０７ｂと酸化物半導体層３０９ｂの積層構造の導電性が向上する。したがって、酸化物半導体層３０７ｂ、３０９ｂは、容量素子１０５の１つの電極としての機能を有する。
＜タッチセンサの作製方法例１＞
図１（Ａ）に示すタッチセンサの作製方法の一例について、図４及び図５を用いて説明する。
なお、本発明の一態様のタッチセンサが有するトランジスタ及び容量素子を構成する膜（絶縁膜、酸化物半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、有機金属化学堆積（ＭＯＣＶＤ、Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や原子層成膜（ＡＬＤ、Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使ってもよい。
熱ＣＶＤ法は、チャンバー内を大気圧又は減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍又は基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧又は減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば、それぞれのスイッチングバルブ（高速バルブともよぶ。）を切り替えて２種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第１の原料ガスと同時又はその後に不活性ガス（アルゴン、或いは窒素など）などを導入し、第２の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第２の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着して第１の単原子層を成膜し、後から導入される第２の原料ガスと反応して、第２の単原子層が第１の単原子層上に積層されて薄膜が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。
まず、基板３０２上に絶縁膜３３８を形成し、絶縁膜３３８上に導電膜３０４を形成し、導電膜３０４上に絶縁膜３０５を形成する。その後、絶縁膜３０５上に酸化物半導体層３０８を形成する（図４（Ａ））。
基板３０２としては、様々な基板を用いることができ、特定のものに限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタ及び容量素子を製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタ及び容量素子を製造することができる。このようなトランジスタ及び容量素子によって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
また、基板３０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタ及び容量素子を形成してもよい。または、基板３０２とトランジスタ及び容量素子の間に剥離層を設けてもよい。剥離層は、その上にトランジスタ等の機能素子を一部あるいは全部完成させた後、基板３０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ及び容量素子は、耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
トランジスタ及び容量素子が転載される基板の一例としては、上述したトランジスタ及び容量素子を形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）もしくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
トランジスタの特性安定化等のため、下地膜として機能する絶縁膜３３８を設けることが好ましい。絶縁膜３３８は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜、又はＧａ−Ｚｎ酸化物膜などの無機絶縁膜を用い、単層で又は積層して作製することができる。絶縁膜３３８はスパッタリング法、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法など）、ＡＬＤ法、蒸着法、ＰＬＤ法、塗布法、印刷法等を用いて形成できる。
導電膜３０４は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、ニッケル、鉄、コバルト、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一又は複数から選択された金属元素を用いてもよい。また、導電膜３０４としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイド等のシリサイド膜を用いてもよい。導電膜３０４は、単層構造としてもよいし、積層構造としてもよい。導電膜３０４は、テーパ形状としてもよく、例えばテーパ角を１５°以上７０°以下とすればよい。ここで、テーパ角とは、テーパ形状を有する層の側面と、当該層の底面との間の角度を指す。
なお、導電膜３０４に外光が照射される場合は、外光の反射を防ぐため、反射性の低い膜や光を吸収する膜を導電膜３０４の光が照射される面側に設けてもよい。なお、本発明の一態様において、他の導電膜についても、外光が照射される場合は、外光の反射を防ぐため、反射性の低い膜や光を吸収する膜を導電膜の光が照射される面側に設けてもよい。例えば、窒化チタン、窒化タンタルを用いてもよい。例えば、窒化チタン膜上に銅膜を積層する積層構造としてもよい。
導電膜３０４としては、例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜又は窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元素の一又は複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜３０４は、インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、ＩＴＯ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含むインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
なお、後述の導電膜３１０ａ、３１０ｂも同様の材料を用いて形成すればよい。
絶縁膜３０５は、トランジスタ１０２のゲート絶縁膜に相当する絶縁膜である。絶縁膜３０５としては、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜、酸化ネオジム膜、又はＧａ−Ｚｎ酸化物を一種以上含む絶縁膜を用いることができる。なお、絶縁膜３０５は、単層構造としてもよいし、積層構造としてもよい。
なお、酸化物半導体層３０８と接する絶縁膜は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。絶縁膜３０５に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜３０５を形成すればよい。または、成膜後の絶縁膜３０５に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
本実施の形態では、絶縁膜３０５として窒化シリコン層と、該窒化シリコン層上の酸化シリコン層と、を形成する。窒化シリコン層は、酸化シリコン層と比較して比誘電率が高く、酸化シリコン層と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ１０２のゲート絶縁膜として機能する絶縁膜３０５として、窒化シリコン層を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１０２の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１０２の静電破壊を抑制することができる。
酸化物半導体層３０８は、少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ又はＨｆ等の金属）を含むＩｎ−Ｍ−Ｚｎ酸化物で表記される膜を含むことが好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、ガリウム（Ｇａ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、又はジルコニウム（Ｚｒ）等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
酸化物半導体層３０８を構成する酸化物半導体として、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
酸化物半導体層３０８の成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、ＰＬＤ法、ＡＬＤ法等を適宜用いることができる。
酸化物半導体層３０８を成膜する際、できる限り膜中に含まれる水素濃度を低減させることが好ましい。水素濃度を低減させるには、例えば、スパッタリング法を用いて成膜を行う場合には、成膜室内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、さらに好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化物半導体層３０８に水分等が取り込まれることを可能な限り防ぐことができる。
また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプは、例えば、水素分子、水（Ｈ２Ｏ）など水素原子を含む化合物、炭素原子を含む化合物等の排気能力が高いため、クライオポンプを用いて排気した成膜室で成膜した膜中に含まれる不純物の濃度を低減できる。
また、酸化物半導体層３０８をスパッタリング法で成膜する場合、成膜に用いる金属酸化物ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上１００％以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜される膜を緻密な膜とすることができる。
なお、基板３０２を高温に保持した状態で酸化物半導体層３０８を形成することも、酸化物半導体層３０８中に含まれうる不純物濃度を低減するのに有効である。基板３０２を加熱する温度は、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。
次に、酸化物半導体層３０８を所望の形状に加工することで、島状の酸化物半導体層３０８ａ及び島状の酸化物半導体層３０８ｃを形成する（図４（Ｂ））。
また、のちに酸化物導電体層３０８ｂとなる酸化物半導体層３０８ｃと、酸化物半導体層３０８ａは、酸化物半導体層３０８より加工して形成されるため、少なくとも同一の金属元素を有する。また、酸化物半導体層３０８のエッチング加工の際に、酸化物半導体層３０８のオーバーエッチングによって絶縁膜３０５の一部（酸化物半導体層３０８ａ及び酸化物半導体層３０８ｃから露出した領域）がエッチングされ膜厚が減少することがある。
島状の酸化物半導体層３０８ａ及び酸化物半導体層３０８ｃを形成後、熱処理を行う。熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上４００℃以下、より好ましくは３２０℃以上３７０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、又は減圧雰囲気で行えばよい。また、熱処理の雰囲気は、不活性ガス雰囲気で熱処理を行った後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。ここでの加熱処理によって、絶縁膜３０５、及び酸化物半導体層３０８ａ、３０８ｃの少なくとも一から水素や水などの不純物を除去することができる。なお、当該熱処理は、酸化物半導体層３０８を島状に加工する前に行ってもよい。
なお、酸化物半導体をチャネルとするトランジスタ１０２に安定した電気特性を付与するためには、酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性又は実質的に真性にすることが有効である。
次に、絶縁膜３０５、及び酸化物半導体層３０８ａ、３０８ｃ上に導電膜３１０ａ、３１０ｂ、及び絶縁膜３１２を形成する（図４（Ｃ））。絶縁膜３１２には、酸化物半導体層３０８ｃが露出するように、開口部３６２を形成する。
導電膜３１０ａ、３１０ｂとしては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、又はタングステン等の金属、又はこれを主成分とする合金を用いた膜を単層構造又は積層構造として形成することができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜又は窒化チタン膜と、そのチタン膜又は窒化チタン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にチタン膜又は窒化チタン膜を形成する三層構造、モリブデン膜又は窒化モリブデン膜と、そのモリブデン膜又は窒化モリブデン膜上に重ねてアルミニウム膜又は銅膜を積層し、さらにその上にモリブデン膜又は窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫又は酸化亜鉛を含む透明導電材料を用いてもよい。また、導電膜３１０ａ、３１０ｂは、例えば、スパッタリング法を用いて形成することができる。
絶縁膜３１２としては、例えば、厚さ１５０ｎｍ以上４００ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いることができる。本実施の形態においては、絶縁膜３１２として、厚さ３００ｎｍの酸化窒化シリコン膜を用いる。また、絶縁膜３１２は、例えば、ＰＥＣＶＤ法を用いて形成することができる。
開口部３６２の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口部３６２の形成方法としては、これに限定されず、ウエットエッチング法、又はドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、開口部３６２を形成するためのエッチング工程によって、酸化物半導体層３０８ｃの膜厚が減少する場合がある。
なお、導電膜３１０ａ、３１０ｂ、絶縁膜３１２のエッチング工程等において、酸化物半導体層３０８ａ、３０８ｃ中に酸素欠損が形成される場合がある。したがって、この後、熱処理を行うことが好ましい。絶縁膜３１２として、酸素を放出することが可能な絶縁膜を用いる場合、熱処理によって、絶縁膜３１２に含まれる酸素の一部を酸化物半導体層３０８ａに移動させ、酸化物半導体層３０８ａ中の酸素欠損を低減することが可能である。この結果、酸化物半導体層３０８ａに含まれる酸素欠損量を低減することができる。一方、絶縁膜３１２と接しない酸化物半導体層３０８ｃの酸素欠損量は低減されないため、酸化物半導体層３０８ｃは、酸化物半導体層３０８ａより多くの酸素欠損を含有することとなる。熱処理の条件は、酸化物半導体層３０８ａ、３０８ｃを形成後の熱処理と同様とすることができる。
次に、開口部３６２を覆うように、絶縁膜３１２、及び酸化物半導体層３０８ｃ上に絶縁膜３１４を形成する。絶縁膜３１４を形成することによって、酸化物半導体層３０８ｃは、酸化物導電体層３０８ｂとなる（図４（Ｄ））。
絶縁膜３１４は、水素を含んで構成される。絶縁膜３１４の水素が酸化物半導体層３０８ｃに拡散すると、酸化物半導体層３０８ｃにおいて水素は酸素欠損と結合し、キャリアである電子が生成される。その結果、酸化物半導体層３０８ｃの抵抗率が低下し、酸化物導電体層３０８ｂとなる。
酸化物導電体層３０８ｂの抵抗率は、少なくとも酸化物半導体層３０８ａよりも低く、好ましくは、１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。なお、絶縁膜３１４は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、トランジスタ１０２に含まれる酸化物半導体層３０８ａへ拡散するのを防ぐ効果も奏する。
絶縁膜３１４としては、例えば、厚さ５０ｎｍ以上４００ｎｍ以下の窒化シリコン膜、又は窒化酸化シリコン膜等を用いることができる。本実施の形態においては、絶縁膜３１４として、厚さ１００ｎｍの窒化シリコン膜を用いる。
また、上記窒化シリコン膜は、ブロック性を高めるために、高温で成膜されることが好ましく、例えば基板温度１００℃以上基板の歪み点以下、より好ましくは３００℃以上４００℃以下の温度で加熱して成膜することが好ましい。但し、高温で成膜する場合は、酸化物半導体層３０８ａから酸素が脱離し、キャリア密度が上昇する現象が発生することがあるため、このような現象が発生しない温度とする。
次に、絶縁膜３１４上に絶縁膜３４８を形成し、絶縁膜３４８上に導電膜３５０を形成する。（図５（Ａ））。
絶縁膜３４８に用いることができる材料としては、他の絶縁膜と同様の材料が挙げられる。
導電膜３５０には、酸化インジウム、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、ガリウムを添加した酸化亜鉛などの導電性酸化物、又はグラフェンなどの透光性を有する導電性材料を用いることができる。また、導電膜３５０は、例えば、スパッタリング法を用いて形成することができる。また、前述のトランジスタの半導体層に用いることが可能な酸化物半導体を低抵抗化させて用いてもよい。
以上の工程によって、トランジスタ１０２と、容量素子１０５と、を同一基板上に形成することができる。
その後、接着層３４４を用いて基板３４２を絶縁膜３４８及び導電膜３５０上に貼り合わせてもよい（図５（Ｂ））。
基板３４２に用いることができる材料は、基板３０２と同様である。接着層３４４には、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
＜タッチセンサの作製方法例２＞
図３（Ａ）に示すトランジスタ１０４の作製方法の一例について、図６及び図７を用いて説明する。なお、タッチセンサの作製方法例１と同様の内容は上記を参照することとし、詳細な記載を省略する。
まず、基板３０２上に絶縁膜３３８（絶縁膜３３８ａ及び絶縁膜３３８ｂ）を形成する（図６（Ａ））。
酸化物半導体層３０８ａとの界面特性を向上させるため、絶縁膜３３８において少なくとも酸化物半導体層３０８ａと接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜３３８として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により、絶縁膜３３８に含まれる酸素を酸化物半導体層３０８ａに移動させることが可能である。
絶縁膜３３８の厚さは、５０ｎｍ以上、又は１００ｎｍ以上３０００ｎｍ以下、又は２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜３３８を厚くすることで、絶縁膜３３８の酸素放出量を増加させることができると共に、絶縁膜３３８と酸化物半導体層３０８ａとの界面における界面準位、並びに酸化物半導体層３０８ａのチャネル領域３３２ａに含まれる酸素欠損を低減することが可能である。
また、絶縁膜３３８ｂを形成した後、絶縁膜３３８ｂに酸素を添加してもよい。絶縁膜３３８ｂに添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜３３８ｂに酸素を添加してもよい。
また、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２８０℃以下、又は２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、又は１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、又は０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、加熱処理により酸素を放出することが可能な酸化シリコン膜又は酸化窒化シリコン膜を絶縁膜３３８ｂとして形成することができる。
ここでは、絶縁膜３３８ｂ上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜３３８ｂに酸素を添加する方法を説明する。
絶縁膜３３８ｂ上に、酸素の脱離を抑制する膜１４１を形成する（図６（Ｂ））。
次に、膜１４１を介して絶縁膜３３８ｂに酸素１４２を添加する（図６（Ｃ））。
酸素の脱離を抑制する膜１４１として、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属元素を有する金属窒化物、上述した金属元素を有する金属酸化物、上述した金属元素を有する金属窒化酸化物等の導電性を有する材料を用いて形成する。
酸素の脱離を抑制する膜１４１の厚さは、１ｎｍ以上２０ｎｍ以下、又は２ｎｍ以上１０ｎｍ以下とすることができる。
膜１４１を介して絶縁膜３３８ｂに酸素１４２を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。絶縁膜３３８ｂ上に膜１４１を設けて酸素を添加することで、膜１４１が絶縁膜３３８ｂから酸素が脱離することを抑制する保護膜として機能する。このため、絶縁膜３３８ｂにより多くの酸素を添加することができる。
また、プラズマ処理で酸素の導入を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜３３８ｂへの酸素導入量を増加させることができる。
こののち、膜１４１を除去する（図６（Ｄ））。
なお、成膜後に十分に酸素が添加された絶縁膜３３８ｂを形成できる場合においては、図６（Ｂ）（Ｃ）に示す酸素を添加する処理を行わなくてもよい。
次に、絶縁膜３３８上に酸化物半導体膜を形成し、該酸化物半導体膜を所望の形状に加工することで、島状の酸化物半導体層３０８ａを形成する。こののち、絶縁膜３３８及び酸化物半導体層３０８ａ上に絶縁膜３０５を形成する（図６（Ｅ））。
酸化物半導体層３０８ａの形成方法について以下に説明する。絶縁膜３３８ｂ上にスパッタリング法、塗布法、ＰＬＤ法、レーザーアブレーション法、熱ＣＶＤ法等により酸化物半導体膜を形成する。次に、酸化物半導体膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図６（Ｅ）に示すように、酸化物半導体層３０８ａを形成することができる。この後、マスクを除去する。なお、酸化物半導体層３０８ａを形成した後、加熱処理を行ってもよい。
また、酸化物半導体層３０８ａとして印刷法を用いることで、素子分離された酸化物半導体層３０８ａを直接形成することができる。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。なお、ＡＣ電源装置又はＤＣ電源装置を用いることで、ＣＡＡＣ−ＯＳ膜を形成することが可能である。また、ＲＦ電源装置を用いたスパッタリング法で酸化物半導体膜を形成するよりも、ＡＣ電源装置又はＤＣ電源装置を用いたスパッタリング法で酸化物半導体膜を形成した方が、膜厚の分布、膜組成の分布、又は結晶性の分布が均一となるため好ましい。
酸化物半導体膜を形成する場合のスパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
また、酸化物半導体膜を形成する場合のスパッタリングターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、又は１５０℃以上４５０℃以下、又は２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、ＣＡＡＣ−ＯＳ膜を形成することができる。また、基板温度を２５℃以上１５０℃未満とすることで、微結晶酸化物半導体膜を形成することができる。
また、後述するＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素及び窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、又は−１００℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、又は１００体積％とする。
また、酸化物半導体膜を形成した後、加熱処理を行い、酸化物半導体膜の脱水素化又は脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、又は２５０℃以上４５０℃以下、又は３００℃以上４５０℃以下とする。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、又は窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
酸化物半導体膜を加熱しながら成膜することで、さらには酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜において、二次イオン質量分析法により得られる水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、又は１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、又は１×１０１８ａｔｏｍｓ／ｃｍ３以下、又は５×１０１７ａｔｏｍｓ／ｃｍ３以下、又は１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎＧａＺｎＯＸ（Ｘ＞０）膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次繰り返し導入してＩｎＯ２層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを同時に導入してＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２とＯ３ガスを同時に導入してＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてＩｎＧａＯ２層やＩｎＺｎＯ２層、ＧａＩｎＯ層、ＺｎＩｎＯ層、ＧａＺｎＯ層などの混合化合物層を形成してもよい。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスでバブリングしたＨ２Ｏガスを用いてもよいが、Ｈを含まないＯ３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスにかえて、Ｉｎ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｇａ（ＣＨ３）３ガスにかえて、Ｇａ（Ｃ２Ｈ５）３ガスを用いてもよい。また、Ｚｎ（ＣＨ３）２ガスを用いてもよい。
なお、本実施の形態においては、酸化物半導体層３０８ａとして、スパッタリング装置を用い、スパッタリングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）を用いて、膜厚５０ｎｍの酸化物半導体膜を成膜した後、加熱処理を行い、絶縁膜３３８ｂに含まれる酸素を酸化物半導体膜に移動させる。次に、当該酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングすることで、酸化物半導体層３０８ａを形成する。
なお、加熱処理は、３５０℃より高く６５０℃以下、又は４５０℃以上６００℃以下で行うことで、後述するＣＡＡＣ化率が、６０％以上１００％未満、又は８０％以上１００％未満、又は９０％以上１００％未満、又は９５％以上９８％以下である酸化物半導体膜を得ることができる。また、水素、水等の含有量が低減された酸化物半導体膜を得ることが可能である。すなわち、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を形成することができる。
絶縁膜３０５は、酸化物絶縁膜又は窒化物絶縁膜を単層又は積層して形成することができる。なお、酸化物半導体層３０８ａとの界面特性を向上させるため、絶縁膜３０５において少なくとも酸化物半導体層３０８ａと接する領域は酸化物絶縁膜を用いて形成することが好ましい。
また、絶縁膜３０５として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体層３０８ａからの酸素の外部への拡散と、外部から酸化物半導体層３０８ａへの水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等がある。
また、絶縁膜３０５の材料として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリーク電流を低減できる。
また、絶縁膜３０５として、加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜３０５に含まれる酸素を、酸化物半導体層３０８ａに移動させることが可能である。
絶縁膜３０５の厚さは、５ｎｍ以上４００ｎｍ以下、又は５ｎｍ以上３００ｎｍ以下、又は１０ｎｍ以上２５０ｎｍ以下とすることができる。
絶縁膜３０５は、絶縁膜３３８ｂの形成方法を適宜用いることができる。絶縁膜３０５としては、酸化シリコン膜又は酸化窒化シリコン膜を、ＰＥＣＶＤ法を用いて形成することができる。この場合、原料ガスとして、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜３０５として、堆積性気体に対する酸化性気体を２０倍より大きく１００倍未満、又は４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、又は５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
また、絶縁膜３０５として、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜３０５として、緻密である酸化シリコン膜又は酸化窒化シリコン膜を形成することができる。
また、絶縁膜３０５を、マイクロ波を用いたプラズマＣＶＤ法を用いて形成することができる。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波において、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜３０５を形成することができる。
また、絶縁膜３０５を、有機シランガスを用いたＣＶＤ法を用いて形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁膜３０５を形成することができる。
また、絶縁膜３０５として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ法を用いて形成することができる。
また、絶縁膜３０５として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テトラキス（エチルメチルアミド）ハフニウムなどがある。
また、絶縁膜３０５として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウムＴＭＡなど）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチルアルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。なお、ＡＬＤ法で形成することで、被覆率が高く、膜厚の薄い絶縁膜３０５を形成することが可能である。
また、絶縁膜３０５として、ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法を用いて、酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
ここでは、絶縁膜３０５として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁膜３０５上に導電膜３０６（導電膜３０６ａ及び導電膜３０６ｂ）を形成する（図６（Ｆ））。
導電膜３０６は、スパッタリング法、真空蒸着法、ＰＬＤ法、熱ＣＶＤ法等を用いて形成することができる。本実施の形態においては、導電膜３０６ａとして、スパッタリング装置を用い、窒化タンタル膜を１０ｎｍ形成する。また、導電膜３０６ｂとして、スパッタリング装置を用い、銅膜を３００ｎｍ形成する。なお、導電膜３０６ａと導電膜３０６ｂを真空中で連続して形成すると、導電膜３０３ａと導電膜３０３ｂの界面の不純物が抑制できるため好適である。
また、ＡＬＤを利用する成膜装置により導電膜３０６ｂとしてタングステン膜を成膜することができる。この場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次繰り返し導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスを同時に導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
次に、導電膜３０６ｂ上にリソグラフィ工程によりマスク１４５を形成した後、導電膜３０６ｂ、導電膜３０６ａ、及び絶縁膜３０５の一部をエッチングし、導電膜３０４ａ、３０４ｂを形成する（図６（Ｇ））。
導電膜３０６及び絶縁膜３０５をエッチングする方法は、ウエットエッチング法又は／及びドライエッチング法を適宜用いることができる。
また、導電膜３０６及び絶縁膜３０５のエッチング工程において、酸化物半導体層３０８ａの一部を露出させる。なお、図６（Ｈ）に示すように、酸化物半導体層３０８ａの一部が露出した領域は、導電膜３０４及び絶縁膜３０５のエッチング工程により、導電膜３０４と重なる酸化物半導体層３０８ａよりも膜厚が薄くなる場合がある。また、図６（Ｈ）に示すように、導電膜３０６及び絶縁膜３０５のエッチング工程において、下地膜として機能する絶縁膜３３８ｂの酸化物半導体層３０８ａから露出した領域の一部が除去され、酸化物半導体層３０８ａと重畳する領域の膜厚よりも薄くなる場合がある。
次に、絶縁膜３３８ｂ、絶縁膜３０５、酸化物半導体層３０８ａ、導電膜３０４、及びマスク１４５上から不純物元素１４３を添加する（図７（Ａ））。
不純物元素１４３の添加工程において、導電膜３０４、絶縁膜３０５、及びマスク１４５に覆われていない酸化物半導体層３０８ａに不純物元素が添加される。なお、不純物元素１４３の添加により、酸化物半導体層３０８ａには酸素欠損が形成される。
不純物元素１４３の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、プラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。
なお、不純物元素１４３の原料ガスとして、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２及び希ガスの一以上を用いることができる。または、希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の一以上を用いることができる。希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の一以上を用いて不純物元素１４３を酸化物半導体層３０８ａに添加することで、希ガスと、水素、ホウ素、炭素、窒素、フッ素、アルミニウム、シリコン、リン、及び塩素の一以上とを同時に酸化物半導体層３０８ａに添加することができる。
又は、希ガスを酸化物半導体層３０８ａに添加した後、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を酸化物半導体層３０８ａに添加してもよい。
又は、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を酸化物半導体層３０８ａに添加した後、希ガスを酸化物半導体層３０８ａに添加してもよい。
不純物元素１４３の添加は、加速電圧、ドーズ量などの注入条件を適宜設定して制御すればよい。例えば、イオン注入法でアルゴンの添加を行う場合、加速電圧１０ｋＶ、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１４ｉｏｎｓ／ｃｍ２とすればよい。また、イオン注入法でリンイオンの添加を行う場合、加速電圧３０ｋＶ、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１５ｉｏｎｓ／ｃｍ２とすればよい。
また、ドライエッチング装置を用いて、不純物元素１４３として、アルゴンの添加を行う場合、平行平板のカソード側に基板を設置し、基板側にバイアスが印加されるように、ＲＦ電力を供給すればよい。該ＲＦ電力は、例えば、電力密度を０．１Ｗ／ｃｍ２以上２Ｗ／ｃｍ２以下とすればよい。
なお、本実施の形態に示すように、マスク１４５を残した状態で、不純物元素１４３の添加を行うと好適である。マスク１４５を残した状態で不純物元素１４３の添加を行うことで、導電膜３０４の構成元素が絶縁膜３０５の側壁に付着するのを抑制することができる。ただし、不純物元素１４３の添加方法は、これに限定されず、例えば、マスク１４５を除去した後に、導電膜３０４及び絶縁膜３０５をマスクに不純物元素１４３の添加を行ってもよい。
こののち、加熱処理を行い、不純物元素１４３が添加された領域の導電性をさらに高めてもよい。上記加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、又は２５０℃以上４５０℃以下、又は３００℃以上４５０℃以下とする。
次に、マスク１４５を除去する（図７（Ｂ））。
次に、絶縁膜３３８ｂ、酸化物半導体層３０８ａ、及び導電膜３０４上に絶縁膜３１２ａを形成し、絶縁膜３１２ａ上に絶縁膜３１２ｂを形成する（図７（Ｃ））。
絶縁膜３１２ａ及び絶縁膜３１２ｂは、絶縁膜３３８ａ及び絶縁膜３３８ｂの形成方法を適宜用いることができる。
本実施の形態においては、絶縁膜３１２ａとして、ＰＥＣＶＤ装置を用い、窒化シリコン膜を１００ｎｍ形成する。また、絶縁膜３１２ｂとして、ＰＥＣＶＤ装置を用い、酸化窒化シリコン膜を３００ｎｍ形成する。
絶縁膜３１２ａとして窒化シリコン膜を用いることで、該窒化シリコン膜中の水素が酸化物半導体層３０８ａ中に入り込み、絶縁膜３１２ａに接する酸化物半導体層３０８ａのキャリア密度をさらに向上させることが可能となる。
次に、絶縁膜３１２ｂ上にリソグラフィ工程によりマスクを形成した後、絶縁膜３１２ａ及び絶縁膜３１２ｂの一部をエッチングして、酸化物半導体層３０８ａに達する開口部１４０ａ及び開口部１４０ｂを形成する（図７（Ｄ））。
次に、開口部１４０ａ及び開口部１４０ｂを覆うように、絶縁膜３１２ｂ上に導電膜３１１（導電膜３１１ａ及び導電膜３１１ｂ）を形成する（図７（Ｅ））。
導電膜３１１には、導電膜３０６の形成方法を適宜用いることができる。ここでは、導電膜３１１ａとして、スパッタリング装置を用い、厚さ５０ｎｍのタングステン膜を形成する。また、導電膜３１１ｂとして、スパッタリング装置を用い、厚さ２００ｎｍの銅膜を形成する。
次に、導電膜３１１ｂ上にリソグラフィ工程によりマスクを形成した後、導電膜３１１ａ及び導電膜３１１ｂの一部をエッチングして、導電膜３１０ａ及び導電膜３１０ｂを形成する（図７（Ｆ））。
なお、導電膜３１０ａは、導電膜３１０ａ１と導電膜３１０ａ１上の導電膜３１０ａ２の積層構造となる。また、導電膜３１０ｂは、導電膜３１０ｂ１と導電膜３１０ｂ１上の導電膜３１０ｂ２の積層構造となる。
次に、絶縁膜３１２ｂ、導電膜３１０ａ及び導電膜３１０ｂ上に絶縁膜３１４を形成する（図７（Ｇ））。
絶縁膜３１４は、絶縁膜３３８ａの形成方法を適宜用いることができる。ここでは、絶縁膜３１４として、ＰＥＣＶＤ装置を用い、厚さ２００ｎｍの窒化シリコン膜を形成する。
以上の工程により、トランジスタ１０４を作製することができる。
なお、トランジスタ１０６を形成する場合には、基板３０２上に絶縁膜３３８を形成する。次に絶縁膜３３８上に導電膜を形成し、該導電膜を所望の形状に加工することで、導電膜３０３を形成する。次に、図６（Ａ）乃至（Ｆ）に示す工程と同様の工程を行う（図６（Ａ）で形成する絶縁膜３３８はトランジスタ１０６における絶縁膜３０１に相当することになる）。その後、絶縁膜３０５上にリソグラフィ工程によりマスクを形成した後、絶縁膜３０５の一部をエッチングして導電膜３０３に達する開口部１３９を形成する。その後の工程については、図６（Ｇ）以降に示す工程と同様の工程を行うことで、トランジスタ１０６を作製することができる。
以上のように、本発明の一態様のタッチセンサは、トランジスタ及び容量素子を有し、トランジスタの半導体層と容量素子の一方の電極とを同一工程で成膜することで作製ができる。よって、少ない工程数でアクティブマトリクス方式のタッチセンサを作製することができる。または、大型のタッチパネルに用いることができるタッチセンサを提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、本発明の一態様のタッチパネルについて説明する。
本発明の一態様のタッチパネルは、一対の基板間にアクティブマトリクス方式のタッチセンサと表示素子と、を有する。タッチセンサは、例えば、静電容量方式であってもよい。
センサ部と表示部を重ねて有するタッチパネルにおいて、静電容量方式のタッチセンサを構成する配線や電極と、表示部を構成する配線や電極との間には、寄生容量が形成される場合がある。この寄生容量によって、指などを近づけた際の容量変化が小さくなり、タッチセンサの検出感度が低下する恐れがある。また、表示素子を駆動させたときに生じるノイズが、寄生容量を通してタッチセンサ側に伝わることでも、タッチセンサの検出感度が低下する恐れがある。
また、センサ部と表示部の距離を十分広くすることで、寄生容量やノイズの影響を避け、タッチセンサの検出感度の低下を抑制することができるが、タッチパネル全体の厚さが厚くなる場合がある。
本発明の一態様では、アクティブマトリクス方式のタッチセンサを提供する。該タッチセンサは、トランジスタ及び容量素子を有する。該トランジスタ及び該容量素子は電気的に接続する。
本発明の一態様のアクティブマトリクス方式のタッチセンサは、容量素子を構成する電極と、読み出し配線と、を別の層で形成することができる。読み出し配線を細い幅で形成することで、寄生容量を小さくできる。これにより、タッチセンサの検出感度の低下を抑制できる。
一方、寄生容量が形成されることにより、検出信号の振幅が小さくなり、検出感度が低下する場合がある。本発明の一態様では、検出信号を増幅して出力させることで、寄生容量の影響を抑制することができる。
本発明の一態様のタッチパネルは、アクティブマトリクス方式のタッチセンサを用いることで、センサ部と表示部の距離を狭くし、タッチパネルを薄型化することができる。また、２枚の基板の間にタッチセンサ及び表示素子を配置することができることからも、タッチパネルを薄型化することができる。ここで、本発明の一態様のタッチセンサを用いることで、センサ部と表示部の距離を狭くしても、タッチセンサの検出感度の低下を抑制できる。したがって、本発明の一態様では、タッチセンサもしくはタッチパネルの薄型化と、高い検出感度を両立することができる。また、一対の基板に可撓性を有する材料を用いることで、可撓性を有するタッチパネルとすることもできる。また、本発明の一態様では、繰り返しの曲げに強いタッチパネルを提供することができる。または、大型のタッチパネルを提供することができる。
本発明の一態様のタッチパネルが有するタッチセンサには、実施の形態１で詳述した通り、容量素子の電極として酸化物導電体層を用いてもよい。アクティブマトリクス方式のタッチセンサにおいて、トランジスタを構成する半導体層や導電膜と、容量素子の電極とを同一工程で成膜することが好ましい。これにより、タッチパネルを作製するための工程数が少なくなり、製造コストを低減させることができる。
なお、本発明の一態様のタッチパネルは、容量素子の電極として酸化物導電体層を用いることで、他の材料を用いる場合に比べて、視野角依存性が小さくなることがある。また、本発明の一態様のタッチパネルは、容量素子の電極として酸化物導電体層を用いることで、他の材料を用いる場合に比べて、ＮＴＳＣ比を大きくできることがある。
具体的には、本発明の一態様は、一対の基板間にタッチセンサ、遮光層、及び表示素子を有するタッチパネルであり、遮光層は、タッチセンサと表示素子の間に位置し、遮光層は、タッチセンサが有するトランジスタと重なる部分を有し、表示素子は、タッチセンサが有する容量素子と重なる部分を有する、タッチパネルである。
表示素子としては、特に限定はないが、例えば、有機ＥＬ素子を用いることができる。したがって、上記構成において、表示素子は、第１の電極、第２の電極、及び発光性の有機化合物を含む層を有し、第１の電極の端部を覆う絶縁膜を有し、発光性の有機化合物を含む層は、第１の電極及び第２の電極の間に位置し、絶縁膜は、タッチセンサが有するトランジスタと重なる部分を有していてもよい。
＜タッチパネルの構成例＞
図９は本発明の一態様のタッチパネルの構成を説明する投影図である。図９（Ａ）は本発明の一態様のタッチパネル５００の投影図であり、図９（Ｂ）はタッチパネル５００が備える検知ユニット１０Ｕの構成を説明する投影図である。
図９（Ａ）に示すタッチパネル５００は、入力装置１００と、表示部５０１と、を有する。
入力装置１００は、可撓性を有する。入力装置１００は、走査線Ｇ１、信号線ＤＬ、第１の基材１６、及び複数の検知ユニット１０Ｕを有する。図９（Ｂ）に示す検知ユニット１０Ｕは、可視光を透過する窓部１４を具備し、且つマトリクス状に配設される。走査線Ｇ１は、行方向（図中に矢印Ｒで示す）に配置される複数の検知ユニット１０Ｕと電気的に接続する。信号線ＤＬは、列方向（図中に矢印Ｃで示す）に配置される複数の検知ユニット１０Ｕと電気的に接続する。第１の基材１６は、可撓性を有する。第１の基材１６は、検知ユニット１０Ｕ、走査線Ｇ１、及び信号線ＤＬを支持する。
表示部５０１は、第２の基材５１０と、複数の画素５０２と、を有する。複数の画素５０２は、窓部１４に重なり且つマトリクス状に配設される。第２の基材５１０は、可撓性を有する。第２の基材５１０は、複数の画素５０２を支持する（図９（Ｃ））。
検知ユニット１０Ｕは、窓部１４に重なる検知素子Ｃ１及び検知素子Ｃ１と電気的に接続される検知回路１９を備える（図９（Ｂ））。
検知素子Ｃ１は、例えば、実施の形態１に示した容量素子１０５を適用することができる。図９（Ｂ）では、容量素子１０５が有する一対の電極である、導電膜３５０及び酸化物導電体層３０８ｂを記す。
検知回路１９は、選択信号を供給され且つ検知素子Ｃ１の容量又は寄生する容量の大きさの変化に基づいて検知信号ＤＡＴＡを供給する。
走査線Ｇ１は、選択信号を供給することができる。信号線ＤＬは、検知信号ＤＡＴＡを供給することができる。検知回路１９は、複数の窓部１４の間隙に重なるように配置される。
また、本実施の形態で説明するタッチパネル５００は、検知ユニット１０Ｕ及び検知ユニット１０Ｕの窓部１４と重なる画素５０２の間に、着色層を備える。
本実施の形態で説明するタッチパネル５００は、可視光を透過する窓部１４を具備する検知ユニット１０Ｕを複数備える可撓性の入力装置１００と、窓部１４に重なる画素５０２を複数備える可撓性の表示部５０１と、を有し、窓部１４と画素５０２の間に着色層を含んで構成される。
これにより、タッチパネルは容量又は寄生する容量の大きさの変化に基づく検知信号と、該検知信号を供給する検知ユニットの位置情報と、を供給すること、検知ユニットの位置情報と関連付けられた画像情報を表示すること、並びに曲げることができる。その結果、利便性又は信頼性に優れた新規なタッチパネルを提供することができる。
また、タッチパネル５００は、入力装置１００が供給する信号を供給されるフレキシブル基板ＦＰＣ１又は／及び画像情報を含む信号を表示部５０１に供給するフレキシブル基板ＦＰＣ２を備えていてもよい。
また、傷の発生を防いでタッチパネル５００を保護する保護層１７ｐ又は／及びタッチパネル５００が反射する外光の強度を弱める反射防止層５６７ｐを備えていてもよい。
また、タッチパネル５００は、表示部５０１の走査線に選択信号を供給する走査線駆動回路５０３ｇ、信号を供給する配線５１１及びフレキシブル基板ＦＰＣ２と電気的に接続される端子５１９を有する。
以下に、タッチパネル５００を構成する個々の要素について説明する。なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。
例えば、複数の窓部１４に重なる位置に着色層を備える入力装置１００は、入力装置１００であるとともにカラーフィルタでもある。
また、例えば入力装置１００が表示部５０１に重ねられたタッチパネル５００は、入力装置１００であるとともに表示部５０１でもある。
入力装置１００は複数の検知ユニット１０Ｕ及び検知ユニットを支持する可撓性の基材１６を備える。例えば、４０行１５列のマトリクス状に複数の検知ユニット１０Ｕを可撓性の基材１６に配設する。
具体的には、横の寸法が７．６６８ｍｍ、縦の寸法が５．１１２ｍｍの検知ユニット１０Ｕを、横の寸法が１１５．０２ｍｍ、縦の寸法が２０４．４８ｍｍの矩形の領域に、４０行１５列のマトリクス状に配置することができる。
窓部１４は可視光を透過する。
例えば、可視光を透過する材料又は可視光を透過する程度に薄い材料をそれぞれ用いた、基材１６、検知素子Ｃ１、及び可撓性の保護基材１７を、可視光の透過を妨げないように重ねて配置して、窓部１４を構成すればよい。
例えば、可視光を透過しない材料に開口部を設けて用いてもよい。具体的には、矩形などさまざまな形の開口部を１つ又は複数設けて用いてもよい。
窓部１４に重なる位置に所定の色の光を透過する着色層を備える。例えば、青色の光を透過する着色層ＣＦＢ、緑色の光を透過する着色層ＣＦＧ又は赤色の光を透過する着色層ＣＦＲを備える（図９（Ｂ））。
なお、青色、緑色又は／及び赤色に加えて、白色の光を透過する着色層又は黄色の光を透過する着色層などさまざまな色の光を透過する着色層を備えることができる。
着色層に金属材料、樹脂材料、顔料又は染料等を用いることができる。
窓部１４を囲むように遮光層ＢＭを備える。遮光層ＢＭは窓部１４より光を透過しにくい。なお、本明細書等では、遮光層にブラックマトリクスを用いる例を示し、符号ＢＭを付すこととする。
カーボンブラック、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等を遮光層ＢＭに用いることができる。
遮光層ＢＭと重なる位置に走査線Ｇ１、信号線ＤＬ、配線ＶＰＩ、配線ＲＥＳ及び配線ＶＲＥＳ並びに検知回路１９を備える。
なお、着色層及び遮光層ＢＭを覆う透光性のオーバーコートを備えることができる。
有機材料、無機材料又は有機材料と無機材料の複合材料を可撓性の基材１６、基材５１０に用いることができる。
５μｍ以上２５００μｍ以下、好ましくは５μｍ以上６８０μｍ以下、より好ましくは５μｍ以上１７０μｍ以下、より好ましくは５μｍ以上４５μｍ以下、より好ましくは８μｍ以上２５μｍ以下の厚さを有する材料を、基材１６や基材５１０に用いることができる。
また、不純物の透過が抑制された材料を基材１６や基材５１０に好適に用いることができる。例えば、水蒸気の透過率が１０−５ｇ／（ｍ２・ｄａｙ）以下、好ましくは１０−６ｇ／（ｍ２・ｄａｙ）以下である材料を好適に用いることができる。
また、基材５１０と基材１６には、互いに線膨張率がおよそ等しい材料を好適に用いることができる。例えば、基材５１０及び基材１６は、それぞれ、線膨張率が１×１０−３／Ｋ以下、好ましくは５×１０−５／Ｋ以下、より好ましくは１×１０−５／Ｋ以下である材料を好適に用いることができる。
例えば、樹脂、樹脂フィルム又はプラスチックフィルム等の有機材料を、基材１６や基材５１０に用いることができる。
例えば、金属板又は厚さ１０μｍ以上５０μｍ以下の薄板状のガラス板等の無機材料を、基材１６や基材５１０に用いることができる。
例えば、金属板、薄板状のガラス板又は無機材料の膜を、樹脂層を用いて樹脂フィルム等に貼り合せて形成された複合材料を、基材１６や基材５１０に用いることができる。
例えば、繊維状又は粒子状の金属、ガラスもしくは無機材料を樹脂又は樹脂フィルムに分散した複合材料を、基材１６や基材５１０に用いることができる。
例えば、熱硬化性樹脂や紫外線硬化樹脂を樹脂層に用いることができる。
具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートもしくはアクリル樹脂等の樹脂フィルム又は樹脂板を用いることができる。
具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラスもしくはクリスタルガラス等を用いることができる。
具体的には、金属酸化物膜、金属窒化物膜もしくは金属酸窒化物膜等を用いることができる。例えば、酸化珪素膜、窒化珪素膜、酸窒化珪素膜、アルミナ膜等を適用できる。
具体的には、開口部が設けられたＳＵＳ又はアルミニウム等を用いることができる。
具体的には、アクリル、ウレタン、エポキシ、又はシロキサン結合を有する樹脂などの樹脂を用いることができる。
例えば、可撓性基板３９２ａと、不純物の拡散を防ぐ絶縁膜３３８ａと、可撓性基板３９２ａ及び絶縁膜３３８ａを貼り合わせる接着層３９４ａと、が積層された積層体を基材１６に好適に用いることができる（図１２（Ａ）参照）。
例えば、可撓性基板３９２ｂと、不純物の拡散を防ぐ絶縁膜３３８ｂと、可撓性基板３９２ｂ及び絶縁膜３３８ｂを貼り合わせる接着層３９４ｂと、が積層された積層体を基材５１０に好適に用いることができる（図１２（Ａ）参照）。
具体的には、絶縁膜３３８ａは、厚さ６００ｎｍの酸化窒化珪素膜及び厚さ２００ｎｍの窒化珪素膜の積層構造を、有していてもよい。
具体的には、厚さ６００ｎｍの酸化窒化珪素膜、厚さ２００ｎｍの窒化珪素膜、厚さ２００ｎｍの酸化窒化珪素膜、厚さ１４０ｎｍの窒化酸化珪素膜、及び厚さ１００ｎｍの酸化窒化珪素膜がこの順に積層された積層構造を、絶縁膜３３８ａに用いることができる。
ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートもしくはアクリル等の樹脂フィルム、樹脂板又はこれら２以上を含む積層体等を可撓性基板３９２ａに用いることができる。
例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、又はアクリル、ウレタン、エポキシもしくはシロキサン結合を有する樹脂を含む材料を接着層３９４ａに用いることができる。
可撓性の保護基材１７又は／及び保護層１７ｐを備えることができる。可撓性の保護基材１７又は保護層１７ｐは傷の発生を防いで入力装置１００を保護する。
例えば、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートもしくはアクリル樹脂等の樹脂フィルム、樹脂板又はこれら２以上を含む積層体等を保護基材１７に用いることができる。
例えば、ハードコート層又はセラミックコート層を保護層１７ｐに用いることができる。具体的には、ＵＶ硬化樹脂又は酸化アルミニウムを含む層を第２の電極に重なる位置に形成してもよい。
表示部５０１は、マトリクス状に配置された複数の画素５０２を備える（図９（Ｃ））。例えば、画素５０２は副画素５０２Ｂ、副画素５０２Ｇ及び副画素５０２Ｒを含み、それぞれの副画素は表示素子と表示素子を駆動する画素回路を備える。
横の寸法が１１５．０２ｍｍ、縦の寸法が１９８．７２ｍｍの矩形の領域に、横の寸法が３５．５μｍ、縦の寸法が１０６．５μｍの副画素を３つ備える画素を横方向に１０８０個、縦方向に１９２０個、マトリクス状に配置してもよい。なお、該矩形の領域の対角の長さが９．２インチであり、画素の開口率を５６．０％にしてもよい。
なお、画素５０２の副画素５０２Ｂは着色層ＣＦＢと重なる位置に配置され、副画素５０２Ｇは着色層ＣＦＧと重なる位置に配置され、副画素５０２Ｒは着色層ＣＦＲと重なる位置に配置される。
本実施の形態では、白色の光を射出する有機ＥＬ素子を表示素子に適用する場合について説明するが、表示素子はこれに限られない。
例えば、副画素毎に射出する光の色が異なるように、発光色が異なる有機ＥＬ素子を副画素毎に適用してもよい。
また、有機ＥＬ素子の他、電気泳動方式や電子粉流体（登録商標）方式やエレクトロウェッティング方式などにより表示を行う表示素子（電子インクともいう）、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、液晶素子など、様々な表示素子を表示素子に用いることができる。
また、透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイなどにも適用できる。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、又は、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、又は、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。また、適用する表示素子に好適な構成を様々な画素回路から選択して用いることができる。
また、表示部において、画素に能動素子（アクティブ素子、非線形素子）を有するアクティブマトリクス方式、又は、画素に能動素子を有しないパッシブマトリクス方式を用いることができる。
アクティブマトリクス方式では、能動素子として、トランジスタだけでなく、さまざまな能動素子を用いることができる。例えば、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）、又はＴＦＤ（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ）などを用いることも可能である。これらの素子は、製造工程が少ないため、製造コストの低減、又は歩留まりの向上を図ることができる。または、これらの素子は、素子のサイズが小さいため、開口率を向上させることができ、低消費電力化や高輝度化をはかることができる。
パッシブマトリクス方式は、能動素子を用いないため、製造工程が少なく、製造コストの低減、又は歩留まりの向上を図ることができる。または、能動素子を用いないため、開口率を向上させることができ、低消費電力化、又は高輝度化などを図ることができる。
表示部５０１は、反射防止層５６７ｐを画素に重なる位置に備えていてもよい。反射防止層５６７ｐとして、例えば円偏光板を用いることができる。
表示部５０１は、信号を供給することができる配線５１１を備え、端子５１９が配線５１１に設けられている。なお、画像信号及び同期信号等の信号を供給することができるフレキシブル基板ＦＰＣ２が端子５１９に電気的に接続されている。
なお、フレキシブル基板ＦＰＣ２にはプリント配線基板（ＰＷＢ）が取り付けられていても良い。
《検知素子Ｃ１》
検知素子Ｃ１について、図１（Ａ）に示す容量素子１０５を例に挙げて説明する。容量素子１０５は、一対の電極として酸化物導電体層３０８ｂ及び導電膜３５０を有する。一対の電極間には、誘電体層として絶縁膜３１４、３４８を有する。
酸化物導電体層３０８ｂは他の領域から分離されるように、例えば島状に形成される。特に、タッチパネル５００の使用者に酸化物導電体層３０８ｂが識別されないように、酸化物導電体層３０８ｂと同一の工程で作製することができる層を酸化物導電体層３０８ｂに近接して配置する構成が好ましい。より好ましくは、酸化物導電体層３０８ｂ及び酸化物導電体層３０８ｂに近接して配置する層の間隙に配置する窓部１４の数をできるだけ少なくするとよい。特に、当該間隙に窓部１４を配置しない構成が好ましい。
酸化物導電体層３０８ｂと重なるように導電膜３５０を備え、酸化物導電体層３０８ｂと導電膜３５０の間に誘電体層（ここでは絶縁膜３１４、３４８）を備える。
例えば、大気中において、検知素子Ｃ１の一対の電極のどちらかに、大気と異なる誘電率を有するものが近づくと、容量が形成され、形成された容量が回路に寄生する。具体的には、指などが検知素子Ｃ１の一方の電極に近づくと、一方の電極と、指などの間に容量が形成される。そして、形成された容量が検知素子Ｃ１と電気的に接続される回路に寄生して、検知回路の動作を変化させる。これにより、検知素子Ｃ１を近接検知器に用いることができる。
本発明の一態様において、検知素子Ｃ１は実施の形態１に示す容量素子１０５に限られない。
例えば、変形することができる検知素子Ｃ１の容量は、変形に伴い変化する。
具体的には、指などが検知素子Ｃ１に触れることにより、一対の電極の間隔が狭くなると、検知素子Ｃ１の容量は大きくなる。これにより、検知素子Ｃ１を 接触検知器に用いることができる。その結果、例えば、筆圧などを検知することができる。
具体的には、検知素子Ｃ１を折り曲げることにより、一対の電極の間隔が狭くなる。これにより、検知素子Ｃ１の容量は大きくなる。これにより、検知素子Ｃ１を屈曲検知器に用いることができる。
一対の電極は、導電性の材料を含む。
例えば、無機導電性材料、有機導電性材料、金属又は導電性セラミックスなどを一対の電極のそれぞれに用いることができる。
具体的には、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステン、ニッケル、銀又はマンガンから選ばれた金属元素、上述した金属元素を成分とする合金又は上述した金属元素を組み合わせた合金などを用いることができる。
または、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を用いることができる。
または、グラフェン又はグラファイトを用いることができる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。
または、導電性高分子を用いることができる。なお、実施の形態１で示した酸化物導電体層の構成、形成方法を参照できる。
《検知ユニット１０Ｕ及び変換器ＣＯＮＶ》
図１０は本発明の一態様の検知ユニット１０Ｕ及び変換器ＣＯＮＶの構成及び駆動方法を説明する図である。
図１０（Ａ）は本発明の一態様の検知ユニット１０Ｕ及び変換器ＣＯＮＶの構成を説明する回路図であり、図１０（Ｂ−１）及び図１０（Ｂ−２）は駆動方法を説明するタイミングチャートである。また、図１０（Ｃ）に図１０（Ａ）とは異なるマトリクス状の変換器ＣＯＮＶを示し、図１１（Ａ）にマトリクス状の検知ユニット１０Ｕを示す。
検知ユニット１０Ｕは例えば第１のトランジスタＭ１乃至第３のトランジスタＭ３を含む（図１０（Ａ）、図１１（Ａ））。また、検知ユニット１０Ｕは電源電位及び信号を供給する配線を含む。例えば、信号線ＤＬ、配線ＶＰＩ、配線ＣＳ、走査線Ｇ１、配線ＲＥＳ、配線ＶＲＥＳ及び信号線ＤＬなどを含む。
なお、検知回路１９を窓部１４と重ならない領域に配置してもよい。例えば、窓部１４と重ならない領域に配線を配置することにより、検知ユニット１０Ｕの一方の側から他方の側にあるものを視認し易くできる。
また、第１のトランジスタＭ１乃至第３のトランジスタＭ３は半導体層を有する。例えば、４族の元素、化合物半導体又は酸化物半導体を半導体層に用いることができる。具体的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。
例えば、同一の工程で形成することができるトランジスタを第１のトランジスタＭ１乃至第３のトランジスタＭ３に用いることができる。
第１のトランジスタＭ１乃至第３のトランジスタＭ３のいずれか一は、酸化物半導体層を有することが好ましい。このとき、該酸化物半導体層は、酸化物導電体層と同一表面上に位置することが好ましい。酸化物半導体層を有するトランジスタはオフ電流が小さいため、第１のトランジスタＭ１は該酸化物半導体層を有することが特に好ましい。
導電性を有する材料を配線に適用できる。
例えば、無機導電性材料、有機導電性材料、金属又は導電性セラミックスなどを配線に用いることができる。具体的には、容量素子の一対の電極に用いることができる材料と同一の材料を適用できる。
アルミニウム、金、白金、銀、ニッケル、チタン、タングステン、クロム、モリブデン、鉄、コバルト、銅、又はパラジウム等の金属材料や、該金属材料を含む合金材料を走査線Ｇ１、信号線ＤＬ、配線ＶＰＩ、配線ＲＥＳ及び配線ＶＲＥＳに用いることができる。
基材１６に形成した膜を加工して、基材１６に検知回路１９を形成してもよい。
又は、他の基材に形成された検知回路１９を基材１６に転置してもよい。
検知ユニット１０Ｕが供給する検知信号ＤＡＴＡを変換してＦＰＣ１に供給することができるさまざまな回路を、変換器ＣＯＮＶに用いることができる（図９（Ａ））。例えば、トランジスタＭ４を変換器ＣＯＮＶに用いることができる。また図１０（Ｃ）に示すように、トランジスタＭ４、Ｍ５を変換器ＣＯＮＶに用いることができる。
本発明の一態様の検知回路１９は、ゲートが検知素子Ｃ１の一方の電極（ここでは酸化物導電体層３０８ｂ）と電気的に接続され、第１の電極が配線ＶＰＩと電気的に接続される第１のトランジスタＭ１を備える（図１０（Ａ））。配線ＶＰＩは、例えば接地電位を供給することができる。
また、ゲートが走査線Ｇ１と電気的に接続され、第１の電極が第１のトランジスタＭ１の第２の電極と電気的に接続され、第２の電極が信号線ＤＬと電気的に接続される第２のトランジスタＭ２を備える構成であってもよい。走査線Ｇ１は、選択信号を供給することができる。信号線ＤＬは、例えば検知信号ＤＡＴＡを供給することができる
また、ゲートが配線ＲＥＳと電気的に接続され、第１の電極が検知素子Ｃ１の一方の電極（ここでは酸化物導電体層３０８ｂ）と電気的に接続され、第２の電極が配線ＶＲＥＳと電気的に接続される第３のトランジスタＭ３を備える構成であってもよい。配線ＲＥＳは、リセット信号を供給することができる。配線ＶＲＥＳは、例えば第１のトランジスタＭ１を導通状態にすることができる電位を供給することができる。
検知素子Ｃ１の容量は、例えば、酸化物導電体層３０８ｂ又は導電膜３５０にものが近接すること、もしくは酸化物導電体層３０８ｂ又は導電膜３５０の間隔が変化することにより変化する。これにより、検知ユニット１０Ｕは検知素子Ｃ１の容量又は寄生する容量の大きさの変化に基づく検知信号ＤＡＴＡを供給することができる。
また、検知ユニット１０Ｕは、検知素子Ｃ１の他方の電極（ここでは導電膜３５０）の電位を制御することができる制御信号を供給することができる配線ＣＳを備える。なお、導電膜３５０が検知回路の配線ＣＳを兼ねていてもよい。
なお、検知素子Ｃ１の一方の電極（ここでは酸化物導電体層３０８ｂ）、第１のトランジスタＭ１のゲート及び第３のトランジスタＭ３の第１の電極が電気的に接続される結節部をノードＡという。
配線ＶＲＥＳは所定の電位を供給することができる。例えば、検知ユニット１０Ｕが備えるトランジスタを導通状態にする電位を、当該トランジスタのゲートに供給することができる。配線ＶＰＩは例えば接地電位を供給することができ、配線ＶＰＯ及び配線ＢＲは例えば高電源電位を供給することができる。また、配線ＲＥＳはリセット信号を供給することができ、走査線Ｇ１は選択信号を供給することができる。また、信号線ＤＬは検知信号ＤＡＴＡを供給することができ、端子ＯＵＴは検知信号ＤＡＴＡに基づいて変換された信号を供給することができる。
なお、検知信号ＤＡＴＡを変換して端子ＯＵＴに供給することができるさまざまな回路を、変換器ＣＯＮＶに用いることができる。例えば、変換器ＣＯＮＶを検知回路１９と電気的に接続することにより、ソースフォロワ回路又はカレントミラー回路などが構成されるようにしてもよい。
具体的には、トランジスタＭ４を用いた変換器ＣＯＮＶを用いて、ソースフォロワ回路を構成できる（図１０（Ａ））。また、図１０（Ｃ）に示すように、変換器ＣＯＮＶは、トランジスタＭ４、Ｍ５を有していてもよい。なお、第１のトランジスタＭ１乃至第３のトランジスタＭ３と同一の工程で作製することができるトランジスタをトランジスタＭ４、Ｍ５に用いてもよい。
前述の通り、本発明の一態様のアクティブマトリクス方式のタッチセンサは、検知素子を構成する電極と、読み出し配線が別の層で形成することができる。図１１（Ｂ）に示すように、容量素子の一方の電極である酸化物導電体層３０８ｂと信号線ＤＬとを別の層で形成し、信号線ＤＬを細い幅で形成することで、寄生容量を小さくできる。これにより、タッチセンサの検出感度の低下を抑制できる。なお、酸化物導電体層３０８ｂは図１１（Ｃ）に拡大図で示す複数の画素５０２と重なる。
＜検知回路１９の駆動方法＞
検知回路１９の駆動方法について説明する。
《第１のステップ》
第１のステップにおいて、第３のトランジスタＭ３を導通状態にした後に非導通状態にするリセット信号をゲートに供給し、検知素子Ｃ１の一方の電極（ここでは酸化物導電体層３０８ｂ）の電位を所定の電位にする（図１０（Ｂ−１）期間Ｔ１参照）。
具体的には、リセット信号を配線ＲＥＳに供給させる。リセット信号が供給された第３のトランジスタＭ３は、ノードＡの電位を例えば第１のトランジスタＭ１を導通状態にすることができる電位にする（図１０（Ａ））。
《第２のステップ》
第２のステップにおいて、第２のトランジスタＭ２を導通状態にする選択信号をゲートに供給し、第１のトランジスタＭ１の第２の電極を信号線ＤＬに電気的に接続する。
具体的には、走査線Ｇ１に選択信号を供給させる。選択信号が供給された第２のトランジスタＭ２は、第１のトランジスタＭ１の第２の電極を信号線ＤＬに電気的に接続する（図１０（Ｂ−１）期間Ｔ２参照）。
《第３のステップ》
第３のステップにおいて、制御信号を検知素子の他方の電極（ここでは導電膜３５０）に供給し、制御信号及び検知素子Ｃ１の容量に基づいて変化する電位を第１のトランジスタＭ１のゲートに供給する。
具体的には、配線ＣＳに矩形の制御信号を供給させる。矩形の制御信号を導電膜３５０に供給することで、検知素子Ｃ１の容量に基づいてノードＡの電位を上昇する（図１０（Ｂ−１）期間Ｔ２の後半を参照）。
例えば、検知素子が大気中に置かれている場合、大気より誘電率の高いものが、検知素子Ｃ１の導電膜３５０に近接して配置された場合、検知素子Ｃ１の容量は見かけ上大きくなる。
これにより、矩形の制御信号がもたらすノードＡの電位の変化は、大気より誘電率の高いものが近接して配置されていない場合に比べて小さくなる（図１０（Ｂ−２）実線参照）。
《第４のステップ》
第４のステップにおいて、第１のトランジスタＭ１のゲートの電位の変化がもたらす信号を信号線ＤＬに供給する。
例えば、第１のトランジスタＭ１のゲートの電位にもたらされる変化に基づいて変化する電流を信号線ＤＬに供給する。
変換器ＣＯＮＶは、信号線ＤＬを流れる電流の変化を電圧の変化に変換し、該電圧を出力する。
《第５のステップ》
第５のステップにおいて、第２のトランジスタＭ２を非導通状態にする選択信号をゲートに供給する。
＜タッチパネルの断面構成例１＞
図１２（Ａ）に本発明の一態様のタッチパネルの断面模式図を示す。図１２（Ａ）に示すタッチパネルは、一対の基板間にアクティブマトリクス方式のタッチセンサ及び表示素子を有するため、薄型化を図ることができる。
タッチパネルは、可撓性基板３９２ｂ、接着層３９４ｂ、絶縁膜３３８ｂ、トランジスタ１０２、トランジスタ１０３、コンタクト部１０８、容量部１０９、導電膜３４６ｂ、絶縁膜３４８ｂ、導電膜３６０、絶縁膜３７１、発光素子１０７、絶縁膜３７３、スペーサ３７５等を有する。発光素子１０７は、下部電極３６１、光学調整層３６３、ＥＬ層３６５、及び上部電極３６７を有する（図１２（Ｂ））。
可撓性基板３９２ｂ及び絶縁膜３３８ｂは、接着層３９４ｂで貼り合わされている。絶縁膜３３８ｂ上には、トランジスタ１０３、トランジスタ１０２、コンタクト部１０８、容量部１０９等がある。トランジスタ１０３のソース電極又はドレイン電極と、導電膜３６０と、発光素子１０７の下部電極３６１と、は電気的に接続されている。
図１２（Ａ）では駆動回路部のトランジスタ、発光素子１０７の下部電極３６１とソース電極又はドレイン電極が接続するトランジスタに、トランジスタ１０３を用いている。また、画素部が有する他のトランジスタとしてトランジスタ１０２を用いている。トランジスタ１０３は、トランジスタ１０２に比べて電界効果移動度を高めることが可能であり、オン電流を増大させることができる。この結果、高速動作が可能な駆動回路部を作製することができる。また、駆動回路部の占有面積の小さいタッチセンサを作製することができる。また、オン電流の大きいトランジスタ１０３を画素部に設けることで、大型の表示パネル又はタッチパネルや、高精細な表示パネル又はタッチパネルにおいて配線数が増大しても、各配線における信号遅延を低減することが可能であり、表示むらを抑えることが可能である。なお、駆動回路部が有するトランジスタと、画素部が有するトランジスタは同じ構造であってもよい。また、駆動回路部が有する複数のトランジスタは、すべて同じ構造であってもよく、二種以上の構造であってもよい。また、画素部が有する複数のトランジスタは、すべて同じ構造であってもよく、二種以上の構造であってもよい。また、駆動回路部に１つのゲート電極を有するトランジスタを用いてもよい。また、アクティブマトリクス方式のタッチセンサと、アクティブマトリクス方式の表示素子において、用いるトランジスタは同一の構成であってもよいし、異なる構成であってもよいし、一部が同一の構成であってもよい。
発光素子１０７はトップエミッション構造であり、上部電極３６７側に光を射出する。発光素子１０７の発光領域と重ねてトランジスタ１０３、トランジスタ１０２、コンタクト部１０８、容量部１０９等を配置することで、画素の開口率を高めることができる。
さらに、タッチパネルは、可撓性基板３９２ａ、接着層３９４ａ、絶縁膜３３８ａ、容量素子１０５、導電膜３４６ａ、絶縁膜３４８ａ、着色層ＣＦＲ、遮光層ＢＭ、接着層３９６等、を有する。容量素子１０５は、一対の電極として、酸化物導電体層３０８ｂと、導電膜３５０と、を有する。
可撓性基板３９２ａ及び絶縁膜３３８ａは、接着層３９４ａで貼り合わされている。絶縁膜３３８ａ上には、トランジスタ１０３、トランジスタ１０２、容量素子１０５等がある。本発明の一態様のタッチパネルでは、実施の形態１で示したように、トランジスタの酸化物半導体層と容量素子の一方の電極（酸化物導電体層、導電性を有する酸化物半導体層）を同一平面上に有する。
本発明の一態様のタッチパネルにおいて、遮光層は、タッチセンサと表示素子（発光素子）の間に位置し、遮光層は、トランジスタと重なる部分を有し、表示素子（発光素子）は、容量素子と重なる部分を有する。図１２（Ａ）では、容量素子１０５と発光素子１０７が重なり、遮光層ＢＭがトランジスタ１０３やトランジスタ１０２と重なる例を示す。
本発明の一態様のタッチパネルにおいて、発光素子１０７の下部電極３６１の端部を覆う絶縁膜３７３は、トランジスタと重なる部分を有していてもよい。図１２（Ａ）では、絶縁膜３７３が、トランジスタ１０３やトランジスタ１０２と重なる例を示す。
本発明の一態様のタッチパネルは可撓性を有することが好ましい。図１２（Ａ）では、可撓性基板３９２ａ、３９２ｂを用いる例を示すが、本発明の一態様はこれに限られず、実施の形態１などで例示した基板を用いることができ、可撓性を有さない基板を用いてもよい。
図１２に示した本発明の一態様のタッチパネルにおける３つの画素を含む断面模式図を図１３（Ａ）に示す。本発明の一態様のタッチパネルはカラーフィルタ方式を用いている。本発明の一態様のタッチパネルは、例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色の画素で１つの色を表現する構成や、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）の４色の画素で１つの色を表現する構成、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）の４色の画素で１つの色を表現する構成等が適用できる。色要素としては特に限定はなく、ＲＧＢＷＹ以外の色を用いてもよく、例えば、シアン、マゼンタなどで構成されてもよい。
着色層ＣＦＲ、ＣＦＧ、ＣＦＢとマイクロキャビティ構造（光学調整層３６３）との組み合わせにより、本発明の一態様のタッチパネルからは、色純度の高い光を取り出すことができる。光学調整層３６３の膜厚は、各画素の色に応じて変化させればよい。なお、着色層ＣＦＲ、ＣＦＧ、ＣＦＢのそれぞれの間に遮光層ＢＭを設ける例を示したが、着色層ＣＦＲ、ＣＦＧ、ＣＦＢの間に遮光層ＢＭを設けなくてもよい。
また、図１３（Ｂ）に示すように、画素ごとにＥＬ層３６５が塗り分けられていてもよい。また、スペーサ３７５を有していなくてもよい。また、導電膜３６０や絶縁膜３７１を有さず、下部電極３６１が、直接トランジスタのソース電極又はドレイン電極と接続していてもよい。
また、図１３（Ｃ）に示すように、タッチパネルは、発光素子と電気的に接続するトランジスタを有していなくてもよい。導電膜８５７ａ及び導電膜８５７ｂは、外部接続電極であり、ＦＰＣ等と電気的に接続させることができる。導電膜８１４は必ずしも設ける必要は無いが、下部電極３６１の抵抗に起因する電圧降下を抑制できるため、設けることが好ましい。また、同様の目的で、上部電極３６７と電気的に接続する導電膜を絶縁膜３７１上、ＥＬ層３６５上、又は上部電極３６７上などに設けてもよい。
＜タッチパネルの断面構成例２＞
図１４に本発明の一態様のタッチパネルの断面模式図を示す。
図１４に示すタッチパネルは、可撓性基板を３枚用いている点で、タッチパネルの構成例１と異なる。具体的には、タッチセンサと、表示パネルと、を接着層３９６で貼り合わせた構成である。タッチセンサは、可撓性基板３９２ａ上に、トランジスタ１０２、トランジスタ１０３、容量素子１０５を有する。表示パネルは、一対の可撓性基板３９２ｂ、３９２ｄ間に、トランジスタ１０２、トランジスタ１０３、発光素子１０７、着色層ＣＦＲ、遮光層ＢＭ等を有する。
図１５に本発明の一態様のタッチパネルの断面模式図を示す。
図１５に示すタッチパネルは、可撓性基板を４枚用いている点で、タッチパネルの構成例１と異なる。具体的には、タッチセンサと、表示パネルと、を接着層３９６で貼り合わせた構成である。タッチセンサは、一対の可撓性基板３９２ａ、３９２ｃ間に、トランジスタ１０２、トランジスタ１０３、容量素子１０５を有する。表示パネルは、一対の可撓性基板３９２ｂ、３９２ｄ間に、トランジスタ１０２、トランジスタ１０３、発光素子１０７、着色層ＣＦＲ、遮光層ＢＭ等を有する。
図１４、１５に示す構成に比べて、図１２（Ａ）に示した構成は基板や接着層の数が少なく、タッチパネルを薄型化することができるため好ましい。本発明の一態様では、センサ部と表示部の距離を狭くしても、タッチセンサの検出感度の低下を抑制できる。したがって、本発明の一態様では、タッチセンサもしくはタッチパネルの薄型化と、高い検出感度を両立することができる。また、本発明の一態様では、可撓性を有するタッチパネルを提供することができる。なお、タッチパネルの厚さや可撓性を問わない場合、図１４、１５に示すような構成を適用し、センサ部と表示部の距離を広くすることで、タッチセンサの検出感度の低下を抑制できる。
＜タッチパネルの断面構成例３＞
図１６に本発明の一態様のタッチパネルの断面模式図を示す。
タッチパネルは、可撓性基板３９２ｂ、接着層３９４ｂ、絶縁膜３３８ｂ、トランジスタ１０４、トランジスタ１０６、導電膜３４６ｂ、絶縁膜３４８ｂ、導電膜３６０、絶縁膜３７１、発光素子１０７、絶縁膜３７３、スペーサ３７５等を有する。
図１６に示すように、容量素子１０５と電気的に接続するトランジスタと、発光素子１０７と電気的に接続するトランジスタと、は、異なる構成であってもよい。また、先の構成例で示したように、同様の構成であってもよい。また、タッチセンサの駆動回路と、画素の駆動回路においても、トランジスタの構成が同様であってもよいし、異なっていてもよい。
＜タッチパネルの断面構成例４＞
図１７に本発明の一態様のタッチパネルの断面模式図を示す。
タッチパネルは、可撓性基板３９２ｂ、接着層３９４ｂ、絶縁膜３３８ｂ、トランジスタ１０４、トランジスタ１０６、着色層ＣＦＲ、導電膜３４６ｂ、絶縁膜３４８ｂ、導電膜３６０、絶縁膜３７１、発光素子１０７、絶縁膜３７３、スペーサ３７５、接着層３９４ｃ、可撓性基板３９２ｃ等を有する。
発光素子１０７はボトムエミッション構造であり、着色層ＣＦＲ側に光を射出する。
さらに、タッチパネルは、可撓性基板３９２ａ、接着層３９４ａ、絶縁膜３３８ａ、トランジスタ１０２、トランジスタ１０３、容量素子１０５、導電膜３４６ａ、絶縁膜３４８ａ、遮光層ＢＭ、接着層３９６等、を有する。
本発明の一態様のタッチパネルにおいて、遮光層は、トランジスタと重なる部分を有し、表示素子（発光素子）は、容量素子と重なる部分を有する。図１７では、容量素子１０５と発光素子１０７が重なり、遮光層ＢＭがトランジスタ１０２、１０３、１０４、１０６と重なる例を示す。
＜タッチパネルに用いる材料の一例＞
次に、タッチパネルに用いることができる材料等を説明する。なお、本明細書中の他の記載も参照できる。
基板には、ガラス、石英、有機樹脂、金属、合金などの材料を用いることができる。発光素子からの光を取り出す側の基板は、該光に対する透光性を有する材料を用いる。
特に、可撓性基板を用いることが好ましい。例えば、有機樹脂や可撓性を有する程度の厚さのガラス、金属、合金を用いることができる。
ガラスに比べて有機樹脂は比重が小さいため、可撓性基板として有機樹脂を用いると、ガラスを用いる場合に比べてタッチパネルを軽量化でき、好ましい。
基板には、靱性が高い材料を用いることが好ましい。これにより、耐衝撃性に優れ、破損しにくいタッチパネルを実現できる。例えば、有機樹脂基板や、厚さの薄い金属基板もしくは合金基板を用いることで、ガラス基板を用いる場合に比べて、軽量であり、破損しにくいタッチパネルを実現できる。
金属材料や合金材料は熱伝導性が高く、基板全体に熱を容易に伝導できるため、タッチパネルの局所的な温度上昇を抑制することができ、好ましい。金属材料や合金材料を用いた基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。
金属基板や合金基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル、又は、アルミニウム合金もしくはステンレス等の金属の合金などを好適に用いることができる。
また、基板に、熱放射率が高い材料を用いるとタッチパネルの表面温度が高くなることを抑制でき、タッチパネルの破壊や信頼性の低下を抑制できる。例えば、基板を金属基板と熱放射率の高い層（例えば、金属酸化物やセラミック材料を用いることができる）の積層構造としてもよい。
可撓性及び透光性を有する材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂等が挙げられる。特に、熱膨張率の低い材料を用いることが好ましく、例えば、ポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、繊維体に樹脂を含浸した基板（プリプレグともいう）や、無機フィラーを有機樹脂に混ぜて熱膨張率を下げた基板を使用することもできる。
可撓性基板としては、上記材料を用いた層が、装置の表面を傷などから保護するハードコート層（例えば、窒化シリコン層など）や、押圧を分散可能な材質の層（例えば、アラミド樹脂層など）等と積層されて構成されていてもよい。
可撓性基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高いタッチパネルとすることができる。
例えば、発光素子に近い側からガラス層、接着層、及び有機樹脂層を積層した可撓性基板を用いることができる。当該ガラス層の厚さとしては２０μｍ以上２００μｍ以下、好ましくは２５μｍ以上１００μｍ以下とする。このような厚さのガラス層は、水や酸素に対する高いバリア性と可撓性を同時に実現できる。また、有機樹脂層の厚さとしては、１０μｍ以上２００μｍ以下、好ましくは２０μｍ以上５０μｍ以下とする。このような有機樹脂層をガラス層よりも外側に設けることにより、ガラス層の割れやクラックを抑制し、機械的強度を向上させることができる。このようなガラス材料と有機樹脂の複合材料を基板に適用することにより、極めて信頼性が高いフレキシブルなタッチパネルとすることができる。
接着層３９４ａ、３９４ｂ、３９４ｃ、３９４ｄには、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ樹脂、ＰＶＢ樹脂、ＥＶＡ樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が機能素子に侵入することを抑制でき、タッチパネルの信頼性が向上するため好ましい。
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、発光素子からの光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。
タッチパネルが有するトランジスタの構造は特に限定されない。先の実施の形態でアクティブマトリクス方式のタッチセンサに用いたトランジスタと同様の構成を適用してもよい。例えば、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、シリコン、ゲルマニウム等が挙げられる。または、Ｉｎ−Ｇａ−Ｚｎ系金属酸化物などの、インジウム、ガリウム、亜鉛のうち少なくとも一つを含む酸化物半導体を用いてもよい。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
発光素子としては、自発光が可能な素子を用いることができ、電流又は電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、発光ダイオード（ＬＥＤ）、有機ＥＬ素子、無機ＥＬ素子等を用いることができる。
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型のいずれであってもよい。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。
可視光を透過する導電膜は、例えば、酸化インジウム、ＩＴＯ、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、又はこれら金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度に薄く形成することで用いることができる。また、上記材料の積層膜を導電膜として用いることができる。例えば、銀とマグネシウムの合金とＩＴＯの積層膜などを用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい。
可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、又はこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ランタン、ネオジム、又はゲルマニウム等が添加されていてもよい。また、アルミニウムとチタンの合金、アルミニウムとニッケルの合金、アルミニウムとネオジムの合金等のアルミニウムを含む合金（アルミニウム合金）や、銀と銅の合金、銀とパラジウムと銅の合金、銀とマグネシウムの合金等の銀を含む合金を用いて形成することができる。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニウム合金膜に接する金属膜又は金属酸化物膜を積層することで、アルミニウム合金膜の酸化を抑制することができる。該金属膜、金属酸化物膜の材料としては、チタン、酸化チタンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とＩＴＯの積層膜、銀とマグネシウムの合金とＩＴＯの積層膜などを用いることができる。
電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、又はメッキ法を用いて形成することができる。
下部電極３６１及び上部電極３６７の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層３６５に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層３６５において再結合し、ＥＬ層３６５に含まれる発光物質が発光する。
ＥＬ層３６５は少なくとも発光層を有する。ＥＬ層３６５は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含む層をさらに有していてもよい。
ＥＬ層３６５には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。ＥＬ層３６５を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
発光素子は、一対の防湿性の高い絶縁膜の間に設けられていることが好ましい。これにより、発光素子に水等の不純物が侵入することを抑制でき、タッチパネルの信頼性の低下を抑制できる。
防湿性の高い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。
例えば、防湿性の高い絶縁膜の水蒸気透過量は、１×１０−５［ｇ／（ｍ２・ｄａｙ）］以下、好ましくは１×１０−６［ｇ／（ｍ２・ｄａｙ）］以下、より好ましくは１×１０−７［ｇ／（ｍ２・ｄａｙ）］以下、さらに好ましくは１×１０−８［ｇ／（ｍ２・ｄａｙ）］以下とする。
防湿性の高い絶縁膜を、絶縁膜３３８ａや絶縁膜３３８ｂに用いることが好ましい。
また、絶縁膜３４８ａ、絶縁膜３４８ｂ、絶縁膜３７１としては、例えば、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン系樹脂等の有機材料をそれぞれ用いることができる。また、低誘電率材料（ｌｏｗ−ｋ材料）等を用いることができる。また、絶縁膜を複数積層させることで、各絶縁膜を形成してもよい。
絶縁膜３７３としては、有機絶縁材料又は無機絶縁材料を用いて形成する。樹脂としては、例えば、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、又はフェノール樹脂等を用いることができる。特に感光性の樹脂材料を用い、絶縁膜３７３の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
絶縁膜３７３の形成方法は、特に限定されないが、フォトリソグラフィ法、スパッタ法、蒸着法、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）等を用いればよい。
スペーサ３７５は、無機絶縁材料、有機絶縁材料、金属材料等を用いて形成することができる。例えば、無機絶縁材料や有機絶縁材料としては、上記絶縁膜に用いることができる各種材料が挙げられる。金属材料としては、チタン、アルミニウムなどを用いることができる。導電材料を含むスペーサ３７５と上部電極３６７とを電気的に接続させる構成とすることで、上部電極３６７の抵抗に起因した電位降下を抑制できる。また、スペーサ３７５は、順テーパ形状であっても逆テーパ形状であってもよい。
トランジスタの電極や配線、又は発光素子の補助電極等として機能する、タッチパネルに用いる導電膜は、例えば、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらの元素を含む合金材料を用いて、単層で又は積層して形成することができる。また、導電膜は、導電性の金属酸化物を用いて形成してもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３等）、酸化スズ（ＳｎＯ２等）、酸化亜鉛（ＺｎＯ）、ＩＴＯ、インジウム亜鉛酸化物（Ｉｎ２Ｏ３−ＺｎＯ等）又はこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
着色層は特定の波長帯域の光を透過する有色層である。例えば、赤色の波長帯域の光を透過する赤色（Ｒ）のカラーフィルタ、緑色の波長帯域の光を透過する緑色（Ｇ）のカラーフィルタ、青色の波長帯域の光を透過する青色（Ｂ）のカラーフィルタなどを用いることができる。各着色層は、様々な材料を用いて、印刷法、インクジェット法、フォトリソグラフィ法を用いたエッチング方法などでそれぞれ所望の位置に形成する。
遮光層は、隣接する着色層の間に設けられている。遮光層は隣接する発光素子からの光を遮光し、隣接する発光素子間における混色を抑制する。ここで、着色層の端部を、遮光層と重なるように設けることにより、光漏れを抑制することができる。遮光層としては、発光素子からの発光を遮る材料を用いることができ、例えば、金属材料や顔料や染料を含む樹脂材料を用いてブラックマトリクスを形成すればよい。なお、遮光層は、駆動回路部などの発光部以外の領域に設けると、導波光などによる意図しない光漏れを抑制できるため好ましい。
また、着色層及び遮光層を覆うオーバーコートを設けてもよい。オーバーコートを設けることで、着色層に含有された不純物等の発光素子への拡散を防止することができる。オーバーコートは、発光素子からの発光を透過する材料から構成され、例えば窒化シリコン膜、酸化シリコン膜等の無機絶縁膜や、アクリル膜、ポリイミド膜等の有機絶縁膜を用いることができ、有機絶縁膜と無機絶縁膜との積層構造としてもよい。
また、接着層の材料を着色層及び遮光層上に塗布する場合、オーバーコートの材料として接着層の材料に対してぬれ性の高い材料を用いることが好ましい。例えば、オーバーコートとして、ＩＴＯ膜などの酸化物導電膜や、透光性を有する程度に薄いＡｇ膜等の金属膜を用いることが好ましい。
接続体８２５ａ、８２５ｂとしては、熱硬化性の樹脂に金属粒子を混ぜ合わせたペースト状又はシート状の、熱圧着によって異方性の導電性を示す材料を用いることができる。金属粒子としては、例えばニッケル粒子を金で被覆したものなど、２種類以上の金属が層状となった粒子を用いることが好ましい。
なお、本実施の形態では、発光素子を用いたタッチパネルを例に説明したが、本発明の一態様のタッチパネルには、他の表示素子や発光素子を用いてもよい。
本明細書等において、表示素子、発光素子、及び、表示素子又は発光素子を有するタッチパネルは、様々な形態を用いること、又は様々な素子を有することができる。表示素子、表示装置、発光素子、発光装置、又はタッチパネルは、例えば、ＥＬ素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）を用いた表示素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＤＭＳ（デジタル・マイクロ・シャッター）、干渉変調（ＩＭＯＤ）素子、シャッター方式のＭＥＭＳ表示素子、光干渉方式のＭＥＭＳ表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的又は磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク、電子粉流体（登録商標）、又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部又は全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部又は全部が、アルミニウム、銀などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、ここでは、表示パネルを用いて、様々な表示を行う場合の例を示したが、本発明の一態様は、これに限定されない。例えば、情報を表示しないようにしてもよい。一例としては、表示パネルのかわりに、照明装置として用いてもよい。照明装置に適用することにより、デザイン性に優れたインテリアとして、活用することができる。または、様々な方向を照らすことができる照明として活用することができる。または、表示パネルのかわりに、バックライトやフロントライトなどの光源として用いてもよい。つまり、表示パネルのための照明装置として活用してもよい。
＜タッチパネルの作製方法例＞
本発明の一態様の可撓性を有するタッチパネルの作製方法を例示する。
まず、作製基板２０１上に剥離層２０３を形成し、剥離層２０３上に被剥離層２０５を形成する（図１８（Ａ））。また、作製基板２２１上に剥離層２２３を形成し、剥離層２２３上に被剥離層２２５を形成する（図１８（Ｂ））。
ここでは、島状の剥離層を形成する例を示したがこれに限られない。この工程では、作製基板から被剥離層を剥離する際に、作製基板と剥離層の界面、剥離層と被剥離層の界面、又は剥離層中で剥離が生じるような材料を選択する。本実施の形態では、被剥離層と剥離層の界面で剥離が生じる場合を例示するが、剥離層や被剥離層に用いる材料の組み合わせによってはこれに限られない。なお、被剥離層が積層構造である場合、剥離層と接する層を特に第１の層と記す。
例えば、剥離層がタングステン膜と酸化タングステン膜との積層構造である場合、タングステン膜と酸化タングステン膜との界面（又は界面近傍）で剥離が生じることで、被剥離層側に剥離層の一部（ここでは酸化タングステン膜）が残ってもよい。また被剥離層側に残った剥離層は、その後除去してもよい。
作製基板には、少なくとも作製工程中の処理温度に耐えうる耐熱性を有する基板を用いる。作製基板としては、例えばガラス基板、石英基板、サファイア基板、半導体基板、セラミック基板、金属基板、樹脂基板、プラスチック基板などを用いることができる。
作製基板にガラス基板を用いる場合、作製基板と剥離層との間に、下地膜として、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜等の絶縁膜を形成すると、ガラス基板からの汚染を防止でき、好ましい。
剥離層は、タングステン、モリブデン、チタン、タンタル、ニオブ、ニッケル、コバルト、ジルコニウム、亜鉛、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、シリコンから選択された元素、該元素を含む合金材料、又は該元素を含む化合物材料等を用いて形成できる。シリコンを含む層の結晶構造は、非晶質、微結晶、多結晶のいずれでもよい。また、酸化アルミニウム、酸化ガリウム、酸化亜鉛、二酸化チタン、酸化インジウム、インジウムスズ酸化物、インジウム亜鉛酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等の金属酸化物を用いてもよい。剥離層に、タングステン、チタン、モリブデンなどの高融点金属材料を用いると、被剥離層の形成工程の自由度が高まるため好ましい。
剥離層は、例えばスパッタリング法、プラズマＣＶＤ法、塗布法（スピンコーティング法、液滴吐出法、ディスペンス法等を含む）、印刷法等により形成できる。剥離層の厚さは例えば１０ｎｍ以上２００ｎｍ以下、好ましくは２０ｎｍ以上１００ｎｍ以下とする。
剥離層が単層構造の場合、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成することが好ましい。また、タングステンの酸化物もしくは酸化窒化物を含む層、モリブデンの酸化物もしくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物もしくは酸化窒化物を含む層を形成してもよい。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
また、剥離層として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化物で形成される絶縁膜を形成することで、タングステン層と絶縁膜との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。また、タングステンを含む層の表面を、熱酸化処理、酸素プラズマ処理、亜酸化窒素（Ｎ２Ｏ）プラズマ処理、オゾン水等の酸化力の強い溶液での処理等を行ってタングステンの酸化物を含む層を形成してもよい。またプラズマ処理や加熱処理は、酸素、窒素、亜酸化窒素単独、あるいは該ガスとその他のガスとの混合気体雰囲気下で行ってもよい。上記プラズマ処理や加熱処理により、剥離層の表面状態を変えることにより、剥離層と後に形成される絶縁膜との密着性を制御することが可能である。
被剥離層として形成する層に特に限定は無い。例えば、図１２（Ａ）に示すタッチパネルを形成する場合は、一方の被剥離層として、絶縁膜３３８ａ、トランジスタ１０２、トランジスタ１０３、容量素子１０５、遮光層ＢＭ、及び着色層ＣＦＲなどを形成すればよい。また、他方の被剥離層として、絶縁膜３３８ｂ、トランジスタ１０２、トランジスタ１０３、発光素子１０７などを形成すればよい。
剥離層に接して形成する絶縁膜３３８ａ、３３８ｂは、窒化シリコン膜、酸化窒化シリコン膜、酸化シリコン膜、又は窒化酸化シリコン膜等を用いて、単層又は多層で形成することが好ましい。
該絶縁膜は、スパッタリング法、プラズマＣＶＤ法、塗布法、印刷法等を用いて形成することが可能であり、例えば、プラズマＣＶＤ法によって成膜温度を２５０℃以上４００℃以下として形成することで、緻密で非常に防湿性の高い膜とすることができる。なお、絶縁膜の厚さは１０ｎｍ以上３０００ｎｍ以下、さらには２００ｎｍ以上１５００ｎｍ以下が好ましい。
次に、作製基板２０１と作製基板２２１とを、それぞれの被剥離層が形成された面が対向するように、接着層２０７を用いて貼り合わせ、接着層２０７を硬化させる（図１８（Ｃ））。
なお、作製基板２０１と作製基板２２１の貼り合わせは減圧雰囲気下で行うことが好ましい。
なお、図１８（Ｃ）では、剥離層２０３との剥離層２２３の大きさが異なる場合を示したが、図１８（Ｄ）に示すように、同じ大きさの剥離層を用いてもよい。
接着層２０７は剥離層２０３、被剥離層２０５、被剥離層２２５、及び剥離層２２３と重なるように配置する。そして、接着層２０７の端部は、剥離層２０３又は剥離層２２３の少なくとも一方（先に剥離したい方）の端部よりも内側に位置することが好ましい。これにより、作製基板２０１と作製基板２２１が強く密着することを抑制でき、後の剥離工程の歩留まりが低下することを抑制できる。
接着層２０７には、例えば、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型の接着剤等を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ樹脂、ＰＶＢ樹脂、ＥＶＡ樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。接着剤としては、所望の領域にのみ配置できる程度に流動性の低い材料を用いることが好ましい。例えば、接着シート、粘着シート、シート状もしくはフィルム状の接着剤を用いてもよい。例えば、ＯＣＡ（ｏｐｔｉｃａｌ ｃｌｅａｒ ａｄｈｅｓｉｖｅ）フィルムを好適に用いることができる。
接着剤は、貼り合わせ前から粘着性を有していてもよく、貼り合わせ後に加熱や光照射によって粘着性を発現してもよい。
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、大気中の水分の侵入による機能素子の劣化を抑制でき、装置の信頼性が向上するため好ましい。
次に、レーザ光の照射により、剥離の起点を形成する（図１９（Ａ）（Ｂ））。
作製基板２０１及び作製基板２２１はどちらから剥離してもよい。剥離層の大きさが異なる場合、大きい剥離層を形成した基板から剥離してもよいし、小さい剥離層を形成した基板から剥離してもよい。一方の基板上にのみ半導体素子、発光素子、表示素子等の素子を作製した場合、素子を形成した側の基板から剥離してもよいし、他方の基板から剥離してもよい。ここでは、作製基板２０１を先に剥離する例を示す。
レーザ光は、硬化状態の接着層２０７と、被剥離層２０５と、剥離層２０３とが重なる領域に対して照射する（図１９（Ａ）の矢印Ｐ１参照）。
第１の層の一部を除去することで、剥離の起点を形成できる（図１９（Ｂ）の点線で囲った領域参照）。このとき、第１の層だけでなく、被剥離層２０５の他の層や、剥離層２０３、接着層２０７の一部を除去してもよい。
レーザ光は、剥離したい剥離層が設けられた基板側から照射することが好ましい。剥離層２０３と剥離層２２３が重なる領域にレーザ光の照射をする場合は、被剥離層２０５及び被剥離層２２５のうち被剥離層２０５のみにクラックを入れることで、選択的に作製基板２０１及び剥離層２０３を剥離することができる（図１９（Ｂ）の点線で囲った領域参照。ここでは被剥離層２０５を構成する各層の一部を除去する例を示す。）。
そして、形成した剥離の起点から、被剥離層２０５と作製基板２０１とを分離する（図１９（Ｃ）（Ｄ））。これにより、被剥離層２０５を作製基板２０１から作製基板２２１に転置することができる。
例えば、剥離の起点から、物理的な力（人間の手や治具で引き剥がす処理や、ローラーを回転させながら分離する処理等）によって被剥離層と作製基板２０１とを分離すればよい。
また、剥離層２０３と被剥離層との界面に水などの液体を浸透させて作製基板２０１と被剥離層とを分離してもよい。毛細管現象により液体が剥離層２０３と被剥離層の間にしみこむことで、容易に分離することができる。また、剥離時に生じる静電気が、被剥離層に含まれる機能素子に悪影響を及ぼすこと（半導体素子が静電気により破壊されるなど）を抑制できる。
次に、露出した被剥離層２０５と基板２３１とを、接着層２３３を用いて貼り合わせ、接着層２３３を硬化させる（図２０（Ａ））。
なお、被剥離層２０５と基板２３１の貼り合わせは減圧雰囲気下で行うことが好ましい。
次に、レーザ光の照射により、剥離の起点を形成する（図２０（Ｂ）（Ｃ））。
レーザ光は、硬化状態の接着層２３３と、被剥離層２２５と、剥離層２２３とが重なる領域に対して照射する（図２０（Ｂ）の矢印Ｐ２参照）。第１の層の一部を除去することで、剥離の起点を形成できる（図２０（Ｃ）の点線で囲った領域参照。ここでは被剥離層２２５を構成する各層の一部を除去する例を示す。）。このとき、第１の層だけでなく、被剥離層２２５の他の層や、剥離層２２３、接着層２３３の一部を除去してもよい。
レーザ光は、剥離層２２３が設けられた作製基板２２１側から照射することが好ましい。
そして、形成した剥離の起点から、被剥離層２２５と作製基板２２１とを分離する（図２０（Ｄ））。これにより、被剥離層２０５及び被剥離層２２５を基板２３１に転置することができる。
以上に示した本発明の一態様のタッチパネルの作製方法では、それぞれ剥離層及び被剥離層が設けられた一対の作製基板を貼り合わせた後、レーザ光の照射により剥離の起点を形成し、それぞれの剥離層と被剥離層とを剥離しやすい状態にしてから、剥離を行う。これにより、剥離工程の歩留まりを向上させることができる。
また、それぞれ被剥離層が形成された一対の作製基板をあらかじめ貼り合わせた後に、剥離をし、作製したい装置を構成する基板を貼り合わせることができる。したがって、被剥離層の貼り合わせの際に、可撓性が低い作製基板どうしを貼り合わせることができ、可撓性基板どうしを貼り合わせた際よりも貼り合わせの位置合わせ精度を向上させることができる。
なお、図２１（Ａ）に示すように、剥離したい被剥離層２０５の端部は、剥離層２０３の端部よりも内側に位置するよう形成することが好ましい。これにより、剥離工程の歩留まりを高くすることができる。また、剥離したい被剥離層２０５が複数ある場合、図２１（Ｂ）に示すように、被剥離層２０５ごとに剥離層２０３を設けてもよいし、図２１（Ｃ）に示すように、１つの剥離層２０３上に複数の被剥離層２０５を設けてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、本発明の一態様のタッチパネルについて説明する。
実施の形態２で示したタッチパネルの各断面構成例では、容量素子１０５と電気的に接続するトランジスタ１０２や、当該トランジスタ１０２と同一表面上に位置するトランジスタ１０３を示した（図１２〜図１７参照）。これらのトランジスタのゲート電極、ソース電極、又はドレイン電極や、配線等に用いる導電膜は、タッチパネルの使用者から視認される場合がある。例えば、図１２において、可撓性基板３９２ａと遮光層ＢＭの間に位置する電極や配線が、タッチパネルの使用者から視認される場合がある。特に、電極や配線に、反射性の高い導電膜や、透光性の低い導電膜を用いると、使用者が該電極や該配線を視認しやすくなる。タッチパネルの品質の向上、表示品位の向上のためには、これら電極や配線が使用者に視認されにくいことが好ましい。
そこで、本発明の一態様のタッチパネルでは、使用者に電極や配線が視認されないよう、遮光層を設ける。
具体的には、図２２に示すように、トランジスタ１０３やトランジスタ１０２、導電膜３４６ａ等が遮光層ＢＭ２を介して可撓性基板３９２ａと重なるよう、遮光層ＢＭ２を配置する。これにより、タッチパネルの使用者から電極や配線が視認されることを抑制でき、タッチパネルの品質の向上や、表示品位の向上を図ることができる。例えば、図２２では、遮光層ＢＭ２が、容量素子１０５と電気的に接続するトランジスタ１０３と重なっている。
なお、図２２では、図１２に示す遮光層ＢＭの代わりに遮光層ＢＭ１を示したが、同様の材料を用いることができる。また、遮光層ＢＭ２も、遮光層ＢＭと同様の材料を用いることができる。他の構成は図１２と同様であるため、先の記載を参酌できる。
遮光層ＢＭ２は、タッチパネルに含まれる電極や配線よりも、タッチパネルの表示面側又はセンサ面側に位置して設けられればよい。なお、遮光層ＢＭ２は表示素子と重ならない領域を有する。
図２２に示すタッチパネルの作製方法例を、図２３を用いて説明する。
第１の作製基板５１ａ上に第１の剥離層５３ａを形成し、第１の剥離層５３ａ上に第１の絶縁膜５５ａを形成し、第１の絶縁膜５５ａ上に第１の機能層５６を形成する（図２３（Ａ））。第１の絶縁膜５５ａは、図２２の絶縁膜３３８ｂに相当する。第１の機能層５６は、図２２の発光素子１０７、発光素子１０７と電気的に接続するトランジスタ１０３、表示部が有するトランジスタ１０２、発光素子１０７側の駆動回路部が有するトランジスタ１０３等を含む。
同様に、第２の作製基板５１ｂ上に第２の剥離層５３ｂを形成し、第２の剥離層５３ｂ上に第２の絶縁膜５５ｂを形成し、第２の絶縁膜５５ｂ上に第２の機能層５７を形成する（図２３（Ｂ））。第２の絶縁膜５５ｂは、図２２の絶縁膜３３８ａに相当する。第２の機能層５７は、図２２の容量素子１０５、容量素子１０５と電気的に接続するトランジスタ１０２、容量素子１０５側の駆動回路部が有するトランジスタ１０３、着色層ＣＦＲ、遮光層ＢＭ１等を含む。
このとき、実施の形態１に示すように、容量素子１０５の電極に酸化物導電体層を用いることが好ましい。また、トランジスタ１０２の半導体層に酸化物半導体層を用いることが好ましい。
同様に、第３の作製基板５１ｃ上に第３の剥離層５３ｃを形成し、第３の剥離層５３ｃ上に第３の絶縁膜５５ｃを形成し、第３の絶縁膜５５ｃ上に第３の機能層５８を形成する（図２３（Ｃ））。第３の絶縁膜５５ｃは、図２２の絶縁膜３３８ｘに相当する。第３の機能層５８は、図２２の遮光層ＢＭ２等を含む。
第１の作製基板５１ａ上に形成した第１の機能層５６と、第２の作製基板５１ｂ上に形成した第２の機能層５７を、第１の接着層５９ａで貼り合わせる（図２３（Ｄ））。第１の接着層５９ａは図２２の接着層３９６に相当する。
このとき、発光素子１０７と容量素子１０５が重なる部分を有するように、第１の機能層５６及び第２の機能層５７を貼り合わせることが好ましい。
次に、第２の作製基板５１ｂと第２の絶縁膜５５ｂとを分離する（図２３（Ｅ））。ここでは、第２の剥離層５３ｂと第２の絶縁膜５５ｂの界面で分離する例を示すが、これに限られない。そして、露出した第２の絶縁膜５５ｂと、第３の作製基板５１ｃ上に形成した第３の機能層５８を、第２の接着層５９ｂで貼り合わせる（図２３（Ｆ））。このとき、遮光層ＢＭ２とトランジスタ１０２が重なる部分を有するように、第２の絶縁膜５５ｂ及び第３の機能層５８を貼り合わせることが好ましい。
その後、第３の作製基板５１ｃと第３の絶縁膜５５ｃとを分離する（図２３（Ｇ））。ここでは、第３の剥離層５３ｃと第３の絶縁膜５５ｃの界面で分離する例を示すが、これに限られない。そして、露出した第３の絶縁膜５５ｃと、第１の可撓性基板６０ｂを、第３の接着層５９ｃで貼り合わせる（図２３（Ｈ））。同様に、第１の作製基板５１ａと第１の絶縁膜５５ａとを分離する。ここでは、第１の剥離層５３ａと第１の絶縁膜５５ａの界面で分離する例を示すが、これに限られない。そして、露出した第１の絶縁膜５５ａと、第２の可撓性基板６０ａを、第４の接着層５９ｄで貼り合わせる（図２３（Ｈ））。なお、第１の作製基板５１ａと第３の作製基板５１ｃはどちらを先に剥離してもよい。
本作製方法では、それぞれ機能層が形成された一対の作製基板をあらかじめ貼り合わせた後に、剥離をし、可撓性基板を貼り合わせることができる。したがって、機能層の貼り合わせの際に、可撓性が低い作製基板どうしを貼り合わせることができ、可撓性基板どうしを貼り合わせた際よりも貼り合わせの位置合わせ精度を向上させることができる。したがって、発光素子とカラーフィルタ、発光素子とタッチセンサ等の貼り合わせの位置合わせ精度が高い作製方法であるといえる。
なお、遮光層ＢＭ２上に直接タッチセンサを作製できる場合は、２つの作製基板のみでタッチパネルを作製してもよい。具体的には、第２の機能層５７として、遮光層ＢＭ２及びタッチセンサを形成する。そして、第１の作製基板５１ａ上に形成した第１の機能層５６と、第２の作製基板５１ｂ上に形成した第２の機能層５７を、第１の接着層５９ａで貼り合わせる。それぞれの作製基板を機能層から剥離し、露出した絶縁膜と可撓性基板を接着層で貼り合わせることで、図２４に示すような本発明の一態様のタッチパネルを作製することができる。
また、本発明の一態様のタッチパネルは、遮光層ＢＭ２を有していなくてもよい。例えば、可撓性基板３９２ａに代えて、円偏光板などの反射防止層を用いることで、本発明の一態様のタッチパネルの品質の向上を図ることもできる。また、本発明の一態様のタッチパネルは、可撓性基板３９２ａと反射防止層の双方を有していてもよい。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、本発明の一態様を適用して作製できる電子機器及び照明装置について、図２５及び図２６を用いて説明する。
本発明の一態様のタッチパネルは可撓性を有する。したがって、可撓性を有する電子機器や照明装置に好適に用いることができる。また、本発明の一態様を適用することで、信頼性が高く、繰り返しの曲げに対して強い電子機器や照明装置を作製できる。
電子機器としては、例えば、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
また、本発明の一態様のタッチパネルは可撓性を有するため、家屋やビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。
また、本発明の一態様の電子機器は、タッチパネル及び二次電池を有していてもよい。このとき、非接触電力伝送を用いて、二次電池を充電することができると好ましい。
二次電池としては、例えば、ゲル状電解質を用いるリチウムポリマー電池（リチウムイオンポリマー電池）等のリチウムイオン二次電池、リチウムイオン電池、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などが挙げられる。
本発明の一態様の電子機器は、タッチパネル及びアンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器が二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
図２５（Ａ）は、携帯電話機の一例を示している。携帯電話機７４００は、筐体７４０１に組み込まれた表示部７４０２のほか、操作ボタン７４０３、外部接続ポート７４０４、スピーカ７４０５、マイク７４０６などを備えている。なお、携帯電話機７４００は、本発明の一態様のタッチパネルを表示部７４０２に用いることにより作製される。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高い携帯電話機を歩留まりよく提供できる。
図２５（Ａ）に示す携帯電話機７４００は、指などで表示部７４０２に触れることで、情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部７４０２に触れることにより行うことができる。
また、操作ボタン７４０３の操作により、電源のＯＮ、ＯＦＦ動作や、表示部７４０２に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
図２５（Ｂ）は、腕時計型の携帯情報端末の一例を示している。携帯情報端末７１００は、筐体７１０１、表示部７１０２、バンド７１０３、バックル７１０４、操作ボタン７１０５、入出力端子７１０６などを備える。
携帯情報端末７１００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。
表示部７１０２はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、表示部７１０２はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部７１０２に表示されたアイコン７１０７に触れることで、アプリケーションを起動することができる。
操作ボタン７１０５は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、携帯情報端末７１００に組み込まれたオペレーティングシステムにより、操作ボタン７１０５の機能を自由に設定することもできる。
また、携帯情報端末７１００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。
また、携帯情報端末７１００は入出力端子７１０６を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子７１０６を介して充電を行うこともできる。なお、充電動作は入出力端子７１０６を介さずに無線給電により行ってもよい。
携帯情報端末７１００の表示部７１０２には、本発明の一態様のタッチパネルが組み込まれている。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高い携帯情報端末を歩留まりよく提供できる。
図２５（Ｃ）〜（Ｅ）は、照明装置の一例を示している。照明装置７２００、照明装置７２１０、及び照明装置７２２０は、それぞれ、操作スイッチ７２０３を備える台部７２０１と、台部７２０１に支持される発光部を有する。
図２５（Ｃ）に示す照明装置７２００は、波状の発光面を有する発光部７２０２を備える。したがってデザイン性の高い照明装置となっている。
図２５（Ｄ）に示す照明装置７２１０の備える発光部７２１２は、凸状に湾曲した２つの発光部が対称的に配置された構成となっている。したがって照明装置７２１０を中心に全方位を照らすことができる。
図２５（Ｅ）に示す照明装置７２２０は、凹状に湾曲した発光部７２２２を備える。したがって、発光部７２２２からの発光を、照明装置７２２０の前面に集光するため、特定の範囲を明るく照らす場合に適している。
また、照明装置７２００、照明装置７２１０及び照明装置７２２０の備える各々の発光部はフレキシブル性を有しているため、発光部を可塑性の部材や可動なフレームなどの部材で固定し、用途に合わせて発光部の発光面を自在に湾曲可能な構成としてもよい。
なおここでは、台部によって発光部が支持された照明装置について例示したが、発光部を備える筐体を天井に固定する、又は天井からつり下げるように用いることもできる。発光面を湾曲させて用いることができるため、発光面を凹状に湾曲させて特定の領域を明るく照らす、又は発光面を凸状に湾曲させて部屋全体を明るく照らすこともできる。
ここで、各発光部には、本発明の一態様のタッチパネルが組み込まれている。本発明の一態様により、湾曲した発光部を備え、且つ信頼性の高い照明装置を歩留まりよく提供できる。
図２５（Ｆ）には、携帯型のタッチパネルの一例を示している。タッチパネル７３００は、筐体７３０１、表示部７３０２、操作ボタン７３０３、引き出し部材７３０４、制御部７３０５を備える。
タッチパネル７３００は、筒状の筐体７３０１内にロール状に巻かれたフレキシブルな表示部７３０２を備える。
また、タッチパネル７３００は制御部７３０５によって映像信号を受信可能で、受信した映像を表示部７３０２に表示することができる。また、制御部７３０５にはバッテリをそなえる。また、制御部７３０５にコネクターを接続する端子部を備え、映像信号や電力を有線により外部から直接供給する構成としてもよい。
また、操作ボタン７３０３によって、電源のＯＮ、ＯＦＦ動作や表示する映像の切り替え等を行うことができる。
図２５（Ｇ）には、表示部７３０２を引き出し部材７３０４により引き出した状態のタッチパネル７３００を示す。この状態で表示部７３０２に映像を表示することができる。また、筐体７３０１の表面に配置された操作ボタン７３０３によって、片手で容易に操作することができる。また、図２５（Ｆ）のように操作ボタン７３０３を筐体７３０１の中央でなく片側に寄せて配置することで、片手で容易に操作することができる。
なお、表示部７３０２を引き出した際に表示部７３０２の表示面が平面状となるように固定するため、表示部７３０２の側部に補強のためのフレームを設けていてもよい。
なお、この構成以外に、筐体にスピーカを設け、映像信号と共に受信した音声信号によって音声を出力する構成としてもよい。
表示部７３０２には、本発明の一態様のタッチパネルが組み込まれている。本発明の一態様により、軽量で、且つ信頼性の高いタッチパネルを歩留まりよく提供できる。
図２６（Ａ）〜（Ｃ）に、折りたたみ可能な携帯情報端末３１０を示す。図２６（Ａ）に展開した状態の携帯情報端末３１０を示す。図２６（Ｂ）に展開した状態又は折りたたんだ状態の一方から他方に変化する途中の状態の携帯情報端末３１０を示す。図２６（Ｃ）に折りたたんだ状態の携帯情報端末３１０を示す。携帯情報端末３１０は、折りたたんだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。
表示パネル３１６はヒンジ３１３によって連結された３つの筐体３１５に支持されている。ヒンジ３１３を介して２つの筐体３１５間を屈曲させることにより、携帯情報端末３１０を展開した状態から折りたたんだ状態に可逆的に変形させることができる。本発明の一態様のタッチパネルを表示パネル３１６に用いることができる。例えば、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができるタッチパネルを適用できる。
なお、本発明の一態様において、タッチパネルが折りたたまれた状態又は展開された状態であることを検知して、検知情報を供給するセンサを備える構成としてもよい。タッチパネルの制御装置は、タッチパネルが折りたたまれた状態であることを示す情報を取得して、折りたたまれた部分（又は折りたたまれて使用者から視認できなくなった部分）の動作を停止してもよい。具体的には、表示を停止してもよい。また、タッチセンサによる検知を停止してもよい。
同様に、タッチパネルの制御装置は、タッチパネルが展開された状態であることを示す情報を取得して、表示やタッチセンサによる検知を再開してもよい。
図２６（Ｄ）（Ｅ）に、折りたたみ可能な携帯情報端末３２０を示す。図２６（Ｄ）に表示部３２２が外側になるように折りたたんだ状態の携帯情報端末３２０を示す。図２６（Ｅ）に、表示部３２２が内側になるように折りたたんだ状態の携帯情報端末３２０を示す。携帯情報端末３２０を使用しない際に、非表示部３２５を外側に折りたたむことで、表示部３２２の汚れや傷つきを抑制できる。本発明の一態様のタッチパネルを表示部３２２に用いることができる。
図２６（Ｆ）は携帯情報端末３３０の外形を説明する斜視図である。図２６（Ｇ）は、携帯情報端末３３０の上面図である。図２６（Ｈ）は携帯情報端末３４０の外形を説明する斜視図である。
携帯情報端末３３０、３４０は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとしてそれぞれ用いることができる。
携帯情報端末３３０、３４０は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン３３９を一の面に表示することができる（図２６（Ｆ）（Ｈ））。また、破線の矩形で示す情報３３７を他の面に表示することができる（図２６（Ｇ）（Ｈ））。なお、情報３３７の例としては、ＳＮＳ（ソーシャル・ネットワーキング・サービス）の通知、電子メールや電話などの着信を知らせる表示、電子メールなどの題名、電子メールなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報３３７が表示されている位置に、情報３３７の代わりに、操作ボタン３３９、アイコンなどを表示してもよい。なお、図２６（Ｆ）（Ｇ）では、上側に情報３３７が表示される例を示したが、本発明の一態様は、これに限定されない。例えば、図２６（Ｈ）に示す携帯情報端末３４０のように、横側に表示されていてもよい。
例えば、携帯情報端末３３０の使用者は、洋服の胸ポケットに携帯情報端末３３０を収納した状態で、その表示（ここでは情報３３７）を確認することができる。
具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末３３０の上方から観察できる位置に表示する。使用者は、携帯情報端末３３０をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
携帯情報端末３３０の筐体３３５、携帯情報端末３４０の筐体３３６がそれぞれ有する表示部３３３には、本発明の一態様のタッチパネルを用いることができる。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高いタッチパネルを歩留まりよく提供できる。
また、図２６（Ｉ）に示す携帯情報端末３４５のように、３面以上に情報を表示してもよい。ここでは、情報３５５、情報３５６、情報３５７がそれぞれ異なる面に表示されている例を示す。
携帯情報端末３４５の筐体３５４が有する表示部３５８には、本発明の一態様のタッチパネルを用いることができる。本発明の一態様により、湾曲した表示部を備え、且つ信頼性の高いタッチパネルを歩留まりよく提供できる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、本発明の一態様のタッチセンサやタッチパネルに含まれる酸化物半導体の構成について説明する。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶又は菱面体晶である場合、六方晶系として表す。
＜酸化物半導体の構造＞
まず、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期構造を有するものの、鬆（ボイドともいう。）を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一つである。
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と、回折パターンと、の複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像ではペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、ＴＥＭによって観察したＣＡＡＣ−ＯＳについて説明する。図２７（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって行うことができる。
図２７（Ａ）の領域（１）を拡大したＣｓ補正高分解能ＴＥＭ像を図２７（Ｂ）に示す。図２７（Ｂ）より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）又は上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面又は上面と平行となる。
図２７（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。図２７（Ｃ）は、特徴的な原子配列を、補助線で示したものである。図２７（Ｂ）、（Ｃ）より、ペレット一つの大きさは１ｎｍ以上３ｎｍ以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは０．８ｎｍ程度であることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ここで、Ｃｓ補正高分解能ＴＥＭ像をもとに、基板５１２０上のＣＡＡＣ−ＯＳのペレット５１００の配置を模式的に示すと、レンガ又はブロックが積み重なったような構造となる（図２７（Ｄ））。図２７（Ｃ）で観察されたペレットとペレットとの間で傾きが生じている箇所は、図２７（Ｄ）に示す領域５１６１に相当する。
また、図２８（Ａ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図２８（Ａ）の領域（１）〜（３）を拡大したＣｓ補正高分解能ＴＥＭ像を、それぞれ図２８（Ｂ）〜（Ｄ）に示す。図２８（Ｂ）〜（Ｄ）より、ペレットは、金属原子が三角形状、四角形状又は六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２９（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面又は上面に略垂直な方向を向いていることが確認できる。
なお、ＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。より好ましいＣＡＡＣ−ＯＳは、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析では、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さない。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２９（Ｂ）に示すように明瞭なピークは現れない。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定してφスキャンした場合、図２９（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸及びｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、図３０（Ａ）に示すような回折パターン（制限視野透過電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面又は上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図３０（Ｂ）に示す。図３０（Ｂ）より、リング状の回折パターンが確認される。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸及びｂ軸は配向性を有さないことがわかる。なお、図３０（Ｂ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面及び（１００）面などに起因すると考えられる。また、図３０（Ｂ）における第２リングは（１１０）面などに起因すると考えられる。
上述したように、ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（又は分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物及び酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性又は実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ−ＯＳ＞
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、又は１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ペレットよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ペレットよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、又はＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜ａ−ｌｉｋｅ ＯＳ＞
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、ａ−ｌｉｋｅ ＯＳ（試料Ａ）、ｎｃ−ＯＳ（試料Ｂ）及びＣＡＡＣ−ＯＳ（試料Ｃ）を準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なすことができる。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
図３１は、各試料の結晶部（２２箇所から４５箇所）の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図３１より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図３１中に（１）で示すように、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図３１中の（２）及び（３）で示すように、電子の累積照射量によらず、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．４ｎｍ程度及び２．１ｎｍ程度であることがわかる。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜成膜モデル＞
以下では、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳの成膜モデルについて説明する。
図３２（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳが成膜される様子を示した成膜室内の模式図である。
ターゲット１１３０は、バッキングプレート上に接着されている。ターゲット１１３０及びバッキングプレート下には、複数のマグネットが配置される。該複数のマグネットによって、ターゲット１１３０上には磁場が生じている。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
ターゲット１１３０は、多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。なお、劈開面の詳細については後述する。
基板１１２０は、ターゲット１１３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、又は酸素を５０体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット１１３０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット１１３０上の磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン１１０１が生じる。イオン１１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
イオン１１０１は、電界によってターゲット１１３０側に加速され、やがてターゲット１１３０と衝突する。このとき、劈開面から平板状又はペレット状のスパッタ粒子であるペレット１１００ａ及びペレット１１００ｂが剥離し、叩き出される。なお、ペレット１１００ａ及びペレット１１００ｂは、イオン１１０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット１１００ａは、三角形、例えば正三角形の平面を有する平板状又はペレット状のスパッタ粒子である。また、ペレット１１００ｂは、六角形、例えば正六角形の平面を有する平板状又はペレット状のスパッタ粒子である。なお、ペレット１１００ａ及びペレット１１００ｂなどの平板状又はペレット状のスパッタ粒子を総称してペレット１１００と呼ぶ。ペレット１１００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が２個以上６個以下合わさった形状となる場合がある。例えば、三角形（正三角形）が２個合わさった四角形（ひし形）となる場合もある。
ペレット１１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット１１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。
ペレット１１００は、プラズマを通過する際に電荷を受け取ることで、側面が負又は正に帯電する場合がある。ペレット１１００は、側面に酸素原子を有し、当該酸素原子が負に帯電する可能性がある。例えば、ペレット１１００ａが、側面に負に帯電した酸素原子を有する例を図３４に示す。このように、側面が同じ極性の電荷を帯びることにより、電荷同士の反発が起こり、平板状の形状を維持することが可能となる。なお、ＣＡＡＣ−ＯＳが、Ｉｎ−Ｇａ−Ｚｎ酸化物である場合、インジウム原子と結合した酸素原子が負に帯電する可能性がある。または、インジウム原子、ガリウム原子、又は亜鉛原子と結合した酸素原子が負に帯電する可能性がある。
図３２（Ａ）に示すように、例えば、ペレット１１００は、プラズマ中を凧のように飛翔し、ひらひらと基板１１２０上まで舞い上がっていく。ペレット１１００は電荷を帯びているため、ほかのペレット１１００が既に堆積している領域が近づくと、斥力が生じる。ここで、基板１１２０の上面では、基板１１２０の上面に平行な向きの磁場が生じている。また、基板１１２０及びターゲット１１３０間には、電位差が与えられているため、基板１１２０からターゲット１１３０に向けて電流が流れている。したがって、ペレット１１００は、基板１１２０の上面において、磁場及び電流の作用によって、力（ローレンツ力）を受ける（図３５参照）。このことは、フレミングの左手の法則によって理解できる。なお、ペレット１１００に与える力を大きくするためには、基板１１２０の上面において、基板１１２０の上面に平行な向きの磁場が１０Ｇ以上、好ましくは２０Ｇ以上、さらに好ましくは３０Ｇ以上、より好ましくは５０Ｇ以上となる領域を設けるとよい。または、基板１１２０の上面において、基板１１２０の上面に平行な向きの磁場が、基板１１２０の上面に垂直な向きの磁場の１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上、より好ましくは５倍以上となる領域を設けるとよい。
また、基板１１２０は加熱されており、ペレット１１００と基板１１２０との間で摩擦などの抵抗が小さい状態となっている。その結果、図３６（Ａ）に示すように、ペレット１１００は、基板１１２０の上面を滑空するように移動する。ペレット１１００の移動は、平板面を基板１１２０に向けた状態で起こる。その後、図３６（Ｂ）に示すように、既に堆積しているほかのペレット１１００の側面まで到達すると、側面同士が結合する。このとき、ペレット１１００の側面にある酸素原子が脱離する。脱離した酸素原子によって、ＣＡＡＣ−ＯＳ中の酸素欠損が埋まる場合があるため、欠陥準位密度の低いＣＡＡＣ−ＯＳとなる。
また、ペレット１１００が基板１１２０上で加熱されることにより、原子が再配列し、イオン１１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット１１００は、ほぼ単結晶となる。ペレット１１００がほぼ単結晶となることにより、ペレット１１００同士が結合した後に加熱されたとしても、ペレット１１００自体の伸縮はほとんど起こり得ない。したがって、ペレット１１００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。また、隙間には、伸縮性のある金属原子などが敷き詰められ、向きのずれたペレット１１００同士の側面を高速道路のように繋いでいると考えられる。
以上のようなモデルにより、ペレット１１００が基板１１２０上に堆積していくと考えられる。したがって、エピタキシャル成長とは異なり、被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることがわかる。例えば、基板１１２０の上面（被形成面）の構造が非晶質構造であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、ＣＡＡＣ−ＯＳは、平坦面に対してだけでなく、被形成面である基板１１２０の上面に凹凸がある場合でも、その形状に沿ってペレット１１００が配列することがわかる。例えば、基板１１２０の上面が原子レベルで平坦な場合、ペレット１１００はａｂ面と平行な平面である平板面を下に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳを得ることができる（図３２（Ｂ）参照）。
一方、基板１１２０の上面が凹凸を有する場合でも、ＣＡＡＣ−ＯＳは、ペレット１１００が凸面に沿って並置した層がｎ段（ｎは自然数。）積み重なった構造となる。基板１１２０が凹凸を有するため、ＣＡＡＣ−ＯＳは、ペレット１１００間に隙間が生じやすい場合がある。ただし、ペレット１１００間で分子間力が働き、凹凸があってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凹凸があっても高い結晶性を有するＣＡＡＣ−ＯＳとすることができる（図３２（Ｃ）参照）。
したがって、ＣＡＡＣ−ＯＳは、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ−ＯＳが成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板１１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
以上に示した成膜モデルにより、非晶質構造を有する被形成面上であっても、高い結晶性を有するＣＡＡＣ−ＯＳを得ることができる。
また、ＣＡＡＣ−ＯＳは、ペレット１１００のほかに酸化亜鉛粒子を有する成膜モデルによっても説明することができる。
酸化亜鉛粒子は、ペレット１１００よりも質量が小さいため、先に基板１１２０に到達する。基板１１２０の上面において、酸化亜鉛粒子は、水平方向に優先的に結晶成長することで薄い酸化亜鉛層を形成する。該酸化亜鉛層は、ｃ軸配向性を有する。なお、該酸化亜鉛層の結晶のｃ軸は、基板１１２０の法線ベクトルに平行な方向を向く。該酸化亜鉛層は、ＣＡＡＣ−ＯＳを成長させるためのシード層の役割を果たすため、ＣＡＡＣ−ＯＳの結晶性を高める機能を有する。なお、該酸化亜鉛層は、厚さが０．１ｎｍ以上５ｎｍ以下、ほとんどが１ｎｍ以上３ｎｍ以下となる。該酸化亜鉛層は十分薄いため、結晶粒界をほとんど確認することができない。
したがって、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには、化学量論的組成よりも高い割合で亜鉛を含むターゲットを用いることが好ましい。
同様に、ｎｃ−ＯＳは、図３３に示す成膜モデルによって理解することができる。なお、図３３と図３２（Ａ）との違いは、基板１１２０の加熱の有無のみである。
したがって、基板１１２０は加熱されておらず、ペレット１１００と基板１１２０との間で摩擦などの抵抗が大きい状態となっている。その結果、ペレット１１００は、基板１１２０の上面を滑空するように移動することができないため、不規則に降り積もっていくことでｎｃ−ＯＳを得ることができる。
＜劈開面＞
以下では、ＣＡＡＣ−ＯＳの成膜モデルにおいて記載のターゲットの劈開面について説明する。
まずは、ターゲットの劈開面について図３７を用いて説明する。図３７に、ＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図３７（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図３７（Ｂ）は、ｃ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算により算出する。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プログラム（ＣＡＳＴＥＰ）を用いる。なお、擬ポテンシャルには、ウルトラソフト型の擬ポテンシャルを用いる。また、汎関数には、ＧＧＡ ＰＢＥを用いる。また、カットオフエネルギーは４００ｅＶとする。
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導出する。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子配置の構造最適化を行った後に導出する。
図３７に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の面、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算を行う。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（又はａｂ面）に平行な結晶面である（図３７（Ａ）参照）。第２の面は、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（又はａｂ面）に平行な結晶面である（図３７（Ａ）参照）。第３の面は、（１１０）面に平行な結晶面である（図３７（Ｂ）参照）。第４の面は、（１００）面（又はｂｃ面）に平行な結晶面である（図３７（Ｂ）参照）。
以上のような条件で、各面で劈開後の構造のエネルギーを算出する。次に、劈開後の構造のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すことで、各面における劈開しやすさの尺度である劈開エネルギーを算出する。なお、構造のエネルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原子−電子間、及び電子間の相互作用と、を考慮したエネルギーである。
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギーは０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開エネルギーは２．１２Ｊ／ｍ２であることがわかった（表１参照）。
この計算により、図３７に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面における劈開エネルギーが最も低くなる。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間が最も劈開しやすい面（劈開面）であることがわかる。したがって、本明細書において、劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図３７（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離することができる。したがって、ターゲットにイオンなどを衝突させる場合、もっとも劈開エネルギーの低い面で劈開したウェハース状のユニット（我々はこれをペレットと呼ぶ。）が最小単位となって飛び出してくると考えられる。その場合、ＩｎＧａＺｎＯ４のペレットは、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層及びＧａ−Ｚｎ−Ｏ層の３層となる。
また、第１の面（Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（又はａｂ面）に平行な結晶面）よりも、第３の面（（１１０）面に平行な結晶面）、第４の面（（１００）面（又はｂｃ面）に平行な結晶面）の劈開エネルギーが低いことから、ペレットの平面形状は三角形状又は六角形状が多いことが示唆される。
次に、古典分子動力学計算により、ターゲットとしてホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を仮定し、当該ターゲットをアルゴン（Ａｒ）又は酸素（Ｏ）によりスパッタした場合の劈開面について評価する。計算に用いたＩｎＧａＺｎＯ４の結晶（２６８８原子）の断面構造を図３８（Ａ）に、上面構造を図３８（Ｂ）に示す。なお、図３８（Ａ）に示す固定層は、位置が変動しないよう原子の配置を固定した層である。また、図３８（Ａ）に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。
古典分子動力学計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５．０を用いる。なお、初期温度を３００Ｋ、セルサイズを一定、時間刻み幅を０．０１フェムト秒、ステップ数を１０００万回とする。計算では、当該条件のもと、原子に３００ｅＶのエネルギーを与え、ＩｎＧａＺｎＯ４の結晶のａｂ面に垂直な方向からセルに原子を入射させる。
図３９（Ａ）は、図３８に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射してから９９．９ピコ秒（ｐｓｅｃ）後の原子配列を示す。また、図３９（Ｂ）は、セルに酸素が入射してから９９．９ピコ秒後の原子配列を示す。なお、図３９では、図３８（Ａ）に示した固定層の一部を省略して示す。
図３９（Ａ）より、アルゴンがセルに入射してから９９．９ピコ秒までに、図３７（Ａ）に示した第２の面に対応する劈開面から亀裂が生じる。したがって、ＩｎＧａＺｎＯ４の結晶に、アルゴンが衝突した場合、最上面を第２の面（０番目）とすると、第２の面（２番目）に大きな亀裂が生じることがわかる。
一方、図３９（Ｂ）より、酸素がセルに入射してから９９．９ピコ秒までに、図３７（Ａ）に示した第２の面に対応する劈開面から亀裂が生じることがわかる。ただし、酸素が衝突した場合は、ＩｎＧａＺｎＯ４の結晶の第２の面（１番目）において大きな亀裂が生じることがわかる。
したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットの上面から原子（イオン）が衝突すると、ＩｎＧａＺｎＯ４の結晶は第２の面に沿って劈開し、平板状の粒子（ペレット）が剥離することがわかる。また、このとき、ペレットの大きさは、アルゴンを衝突させた場合よりも、酸素を衝突させた場合の方が小さくなることがわかる。
なお、上述の計算から、剥離したペレットは損傷領域を含むことが示唆される。ペレットに含まれる損傷領域は、損傷によって生じた欠陥に酸素を反応させることで修復できる場合がある。
そこで、衝突させる原子の違いによって、ペレットの大きさが異なることについて調査する。
図４０（Ａ）に、図３８に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図４０（Ａ）は、図３８から図３９（Ａ）の間の期間に対応する。
図４０（Ａ）より、アルゴンが上から数えて第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが上から数えて第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が上から数えて第６層（Ｇａ−Ｚｎ−Ｏ層）の近傍まで到達することがわかる。なお、ガリウムと衝突したアルゴンは、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットにアルゴンを衝突させた場合、図３８（Ａ）における第２の面（２番目）に亀裂が入ると考えられる。
また、図４０（Ｂ）に、図３８に示したＩｎＧａＺｎＯ４の結晶を有するセルに酸素が入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図４０（Ｂ）は、図３８から図３９（Ａ）の間の期間に対応する。
一方、図４０（Ｂ）より、酸素が上から数えて第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが上から数えて第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が上から数えて第５層（Ｉｎ−Ｏ層）まで到達しないことがわかる。なお、ガリウムと衝突した酸素は、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットに酸素を衝突させた場合、図３８（Ａ）における第２の面（１番目）に亀裂が入ると考えられる。
本計算からも、ＩｎＧａＺｎＯ４の結晶は、原子（イオン）が衝突した場合、劈開面から剥離することが示唆される。
また、亀裂の深さの違いを保存則の観点から検討する。エネルギー保存則及び運動量保存則は、式（１）及び式（２）のように示すことができる。ここで、Ｅは衝突前のアルゴン又は酸素の持つエネルギー（３００ｅＶ）、ｍＡはアルゴン又は酸素の質量、ｖＡは衝突前のアルゴン又は酸素の速度、ｖ’Ａは衝突後のアルゴン又は酸素の速度、ｍＧａはガリウムの質量、ｖＧａは衝突前のガリウムの速度、ｖ’Ｇａは衝突後のガリウムの速度である。
アルゴン又は酸素の衝突が弾性衝突であると仮定すると、ｖＡ、ｖ’Ａ、ｖＧａ及びｖ’Ｇａの関係は式（３）のように表すことができる。
式（１）、式（２）及び式（３）より、ｖＧａを０とすると、アルゴン又は酸素が衝突した後のガリウムの速度ｖ’Ｇａは、式（４）のように表すことができる。
式（４）において、ｍＡにアルゴンの質量又は酸素の質量を代入し、それぞれの原子が衝突した後のガリウムの速度を比較する。アルゴン及び酸素の衝突前に持つエネルギーが同じである場合、アルゴンが衝突した場合の方が、酸素が衝突した場合よりも１．２４倍ガリウムの速度が高いことがわかる。したがって、ガリウムの持つエネルギーもアルゴンが衝突した場合の方が、酸素が衝突した場合よりも速度の二乗分だけ高くなる。
アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも、衝突後のガリウムの速度（エネルギー）が高くなることがわかる。したがって、アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも深い位置に亀裂が生じたと考えられる。
以上の計算により、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタすると、劈開面から剥離し、ペレットが形成されることがわかる。一方、劈開面を有さないターゲットの他の構造の領域をスパッタしてもペレットは形成されず、ペレットよりも微細な原子レベルの大きさのスパッタ粒子が形成される。該スパッタ粒子は、ペレットと比べて小さいため、スパッタリング装置に接続されている真空ポンプを介して排気されると考えられる。したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタした場合、様々な大きさ、形状の粒子が基板まで飛翔し、堆積することで成膜されるモデルは考えにくい。スパッタされたペレットが堆積してＣＡＡＣ−ＯＳを成膜する図３２（Ａ）などに記載のモデルが道理に適っている。
このようにして成膜されたＣＡＡＣ−ＯＳの密度は、単結晶ＯＳと同程度の密度を有する。例えば、ＩｎＧａＺｎＯ４のホモロガス構造を有する単結晶ＯＳの密度は６．３６ｇ／ｃｍ３であるのに対し、同程度の原子数比であるＣＡＡＣ−ＯＳの密度は６．３ｇ／ｃｍ３程度となる。
図４１に、スパッタリング法で成膜したＣＡＡＣ−ＯＳであるＩｎ−Ｇａ−Ｚｎ酸化物（図４１（Ａ）参照）、及びそのターゲット（図４１（Ｂ）参照）の断面における原子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いる。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例する。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、ほとんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７００を用いる。
図４１（Ａ）及び図４１（Ｂ）を比較すると、ＣＡＡＣ−ＯＳと、ターゲットは、ともにホモロガス構造を有しており、それぞれの原子の配置が対応していることがわかる。したがって、図３２（Ａ）などの成膜モデルに示したように、ターゲットの結晶構造が転写されることでＣＡＡＣ−ＯＳが成膜されることがわかる。
（実施の形態６）
本実施の形態においては、酸化物半導体膜の酸素欠損について、以下詳細に説明を行う。
＜（１）ＶｏＨの形成しやすさ及び安定性＞
酸化物半導体膜（以下、ＩＧＺＯと示す。）が完全な結晶の場合、室温では、Ｈは、優先的にａｂ面に沿って拡散する。また、４５０℃の加熱処理の際には、Ｈは、ａｂ面及びｃ軸方向それぞれに拡散する。そこで、ここでは、ＩＧＺＯに酸素欠損Ｖｏが存在する場合、Ｈは酸素欠損Ｖｏ中に入りやすいか否かについて説明する。ここで、酸素欠損Ｖｏ中にＨがある状態をＶｏＨと表記する。
計算には、図４２に示すＩｎＧａＺｎＯ４結晶モデルを用いた。ここで、ＶｏＨ中のＨがＶｏから出ていき、酸素と結合する反応経路の活性化障壁（Ｅａ）を、ＮＥＢ（Ｎｕｄｇｅｄ Ｅｌａｓｔｉｃ Ｂａｎｄ）法を用いて計算した。計算条件を表２に示す。
また、ＩｎＧａＺｎＯ４結晶モデルにおいて、酸素が結合する金属元素及びその数の違いから、図４２に示すように酸素サイト１乃至酸素サイト４がある。ここでは、酸素欠損Ｖｏを形成しやすい酸素サイト１及び酸素サイト２について計算を行った。
はじめに、酸素欠損Ｖｏを形成しやすい酸素サイト１として、３個のＩｎと１個のＺｎと結合した酸素サイトについて計算を行った。
初期状態のモデルを図４３（Ａ）に示し、最終状態のモデルを図４３（Ｂ）に示す。また、初期状態及び最終状態において、算出した活性化障壁（Ｅａ）を図４４に示す。なお、ここでの初期状態とは、酸素欠損Ｖｏ中にＨがある状態（ＶｏＨ）であり、最終状態とは、酸素欠損Ｖｏと、１個のＧａ及び２個のＺｎと結合した酸素とＨとが結合した状態（Ｈ−Ｏ）を有する構造である。
計算の結果、酸素欠損Ｖｏ中のＨが他のＯと結合するには約１．５２ｅＶのエネルギーが必要であるのに対して、Ｏと結合したＨが酸素欠損Ｖｏ中に入るには約０．４６ｅＶのエネルギーが必要であった。
ここで、計算により得られた活性化障壁（Ｅａ）と数式６より、反応頻度（Γ）を算出した。なお、数式５において、ｋＢはボルツマン定数であり、Ｔは絶対温度である。
頻度因子ν＝１０１３［１／ｓｅｃ］と仮定して３５０℃における反応頻度を算出した。図４３（Ａ）に示すモデルから図４３（Ｂ）に示すモデルへＨが移動する頻度は５．５２×１００［１／ｓｅｃ］であった。また、図４３（Ｂ）に示すモデルから図４３（Ａ）に示すモデルへＨが移動する頻度は１．８２×１０９［１／ｓｅｃ］であった。このことから、ＩＧＺＯ中を拡散するＨは、近くに酸素欠損ＶｏがあるとＶｏＨを形成しやすく、一旦ＶｏＨを形成すると酸素欠損Ｖｏから放出されにくいと考えられる。
次に、酸素欠損Ｖｏを形成しやすい酸素サイト２として、１個のＧａと２個のＺｎと結合した酸素サイトについて計算を行った。
初期状態のモデルを図４５（Ａ）に示し、最終状態のモデルを図４５（Ｂ）に示す。また、初期状態及び最終状態において、算出した活性化障壁（Ｅａ）を図４６に示す。なお、ここでの初期状態とは、酸素欠損Ｖｏ中にＨがある状態（ＶｏＨ）であり、最終状態とは、酸素欠損Ｖｏと、１個のＧａ及び２個のＺｎと結合した酸素とＨとが結合した状態（Ｈ−Ｏ）を有する構造である。
計算の結果、酸素欠損Ｖｏ中のＨが他のＯと結合するには約１．７５ｅＶのエネルギーが必要であるのに対して、Ｏと結合したＨが酸素欠損Ｖｏ中に入るには約０．３５ｅＶのエネルギーが必要であった。
また、計算により得られた活性化障壁（Ｅａ）と上記の数式５より、反応頻度（Γ）を算出した。
頻度因子ν＝１０１３［１／ｓｅｃ］と仮定して３５０℃における反応頻度を算出した。図４５（Ａ）に示すモデルから図４５（Ｂ）に示すモデルへＨが移動する頻度は７．５３×１０−２［１／ｓｅｃ］であった。また、図４５（Ｂ）に示すモデルから図４５（Ａ）に示すモデルへＨが移動する頻度は１．４４×１０１０［１／ｓｅｃ］であった。このことから、一旦ＶｏＨを形成すると酸素欠損ＶｏからＨは放出されにくいと考えられる。
以上のことから、アニール時にＩＧＺＯ中のＨは拡散し易く、酸素欠損Ｖｏがある場合は酸素欠損Ｖｏの中に入ってＶｏＨとなりやすいことが分かった。
＜（２）ＶｏＨの遷移レベル＞
ＩＧＺＯ中において酸素欠損ＶｏとＨが存在する場合、＜（１）ＶｏＨの形成しやすさ及び安定性＞で示した、ＮＥＢ法を用いた計算より、酸素欠損ＶｏとＨはＶｏＨを形成しやすく、さらにＶｏＨは安定であると考えられる。そこで、ＶｏＨがキャリアトラップに関与するかを調べるため、ＶｏＨの遷移レベルの算出を行った。
計算にはＩｎＧａＺｎＯ４結晶モデル（１１２原子）を用いた。図４２に示す酸素サイト１及び酸素サイト２に対してＶｏＨモデルを作成し、遷移レベルの算出を行った。計算条件を表３に示す。
実験値に近いバンドギャップが出るよう、交換項の混合比を調整したことで、欠陥のないＩｎＧａＺｎＯ４結晶モデルのバンドギャップは３．０８ｅＶとなり、実験値の３．１５ｅＶと近い結果となった。
欠陥Ｄをもつモデルの遷移レベル（ε（ｑ／ｑ’））は、以下の数式６により算出される。なお、ΔＥ（Ｄｑ）は欠陥Ｄの電荷ｑにおける形成エネルギーであり、数式７より算出される。
数式６及び数式７において、Ｅｔｏｔ（Ｄｑ）は欠陥Ｄを含むモデルの電荷ｑにおける全エネルギー、Ｅｔｏｔ（ｂｕｌｋ）は欠陥のないモデル（完全結晶）の全エネルギー、Δｎｉは欠陥に関する原子ｉの増減数、μｉは原子ｉの化学ポテンシャル、εＶＢＭは欠陥のないモデルにおける価電子帯上端のエネルギー、ΔＶｑは静電ポテンシャルに関する補正項、ＥＦはフェルミエネルギーである。
算出したＶｏＨの遷移レベルを図４７に示す。図４７中の数値は伝導帯下端からの深さである。図４７より、酸素サイト１に対するＶｏＨの遷移レベルは伝導帯下端の下０．０５ｅＶに存在し、酸素サイト２に対するＶｏＨの遷移レベルは伝導帯下端の下０．１１ｅＶに存在するため、それぞれのＶｏＨは電子トラップに関与すると考えられる。すなわち、ＶｏＨはドナーとして振る舞うことが明らかになった。また、ＶｏＨを有するＩＧＺＯは導電性を有することが明らかになった。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
１０Ｕ 検知ユニット
１４ 窓部
１６ 基材
１７ 保護基材
１７ｐ 保護層
１９ 検知回路
５１ａ 作製基板
５１ｂ 作製基板
５１ｃ 作製基板
５３ａ 剥離層
５３ｂ 剥離層
５３ｃ 剥離層
５５ａ 絶縁膜
５５ｂ 絶縁膜
５５ｃ 絶縁膜
５６ 機能層
５７ 機能層
５８ 機能層
５９ａ 接着層
５９ｂ 接着層
５９ｃ 接着層
５９ｄ 接着層
６０ａ 可撓性基板
６０ｂ 可撓性基板
１００ 入力装置
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ 容量素子
１０６ トランジスタ
１０７ 発光素子
１０８ コンタクト部
１０９ 容量部
１３９ 開口部
１４０ａ 開口部
１４０ｂ 開口部
１４１ 膜
１４２ 酸素
１４３ 不純物元素
１４５ マスク
２０１ 作製基板
２０３ 剥離層
２０５ 被剥離層
２０７ 接着層
２２１ 作製基板
２２３ 剥離層
２２５ 被剥離層
２３１ 基板
２３３ 接着層
３０１ 絶縁膜
３０２ 基板
３０３ 導電膜
３０３ａ 導電膜
３０３ｂ 導電膜
３０４ 導電膜
３０４ａ 導電膜
３０４ｂ 導電膜
３０５ 絶縁膜
３０６ 導電膜
３０６ａ 導電膜
３０６ｂ 導電膜
３０７ 酸化物半導体層
３０７ａ 酸化物半導体層
３０７ｂ 酸化物半導体層
３０８ 酸化物半導体層
３０８ａ 酸化物半導体層
３０８ｂ 酸化物導電体層
３０８ｃ 酸化物半導体層
３０９ 酸化物半導体層
３０９ａ 酸化物半導体層
３０９ｂ 酸化物半導体層
３１０ 携帯情報端末
３１０ａ 導電膜
３１０ａ１ 導電膜
３１０ａ２ 導電膜
３１０ｂ 導電膜
３１０ｂ１ 導電膜
３１０ｂ２ 導電膜
３１１ 導電膜
３１１ａ 導電膜
３１１ｂ 導電膜
３１２ 絶縁膜
３１２ａ 絶縁膜
３１２ｂ 絶縁膜
３１３ ヒンジ
３１４ 絶縁膜
３１５ 筐体
３１６ 表示パネル
３２０ 携帯情報端末
３２２ 表示部
３２５ 非表示部
３３０ 携帯情報端末
３３２ａ チャネル領域
３３２ｂ 低抵抗領域
３３２ｃ 低抵抗領域
３３３ 表示部
３３５ 筐体
３３６ 筐体
３３７ 情報
３３８ 絶縁膜
３３８ａ 絶縁膜
３３８ｂ 絶縁膜
３３８ｘ 絶縁膜
３３９ 操作ボタン
３４０ 携帯情報端末
３４２ 基板
３４４ 接着層
３４５ 携帯情報端末
３４６ 導電膜
３４６ａ 導電膜
３４６ｂ 導電膜
３４８ 絶縁膜
３４８ａ 絶縁膜
３４８ｂ 絶縁膜
３５０ 導電膜
３５４ 筐体
３５５ 情報
３５６ 情報
３５７ 情報
３５８ 表示部
３６０ 導電膜
３６１ 下部電極
３６２ 開口部
３６３ 光学調整層
３６５ ＥＬ層
３６７ 上部電極
３７１ 絶縁膜
３７３ 絶縁膜
３７５ スペーサ
３９２ 可撓性基板
３９２ａ 可撓性基板
３９２ｂ 可撓性基板
３９２ｃ 可撓性基板
３９４ 接着層
３９４ａ 接着層
３９４ｂ 接着層
３９４ｃ 接着層
３９６ 接着層
３９８ 可撓性基板
５００ タッチパネル
５０１ 表示部
５０２ 画素
５０２Ｂ 副画素
５０２Ｇ 副画素
５０２Ｒ 副画素
５０３ｇ 走査線駆動回路
５１０ 基材
５１１ 配線
５１９ 端子
５６７ｐ 反射防止層
８０８ ＦＰＣ
８１４ 導電膜
８２５ 接続体
８２５ａ 接続体
８５７ａ 導電膜
８５７ｂ 導電膜
１１００ ペレット
１１００ａ ペレット
１１００ｂ ペレット
１１０１ イオン
１１２０ 基板
１１３０ ターゲット
５１００ ペレット
５１２０ 基板
５１６１ 領域
７１００ 携帯情報端末
７１０１ 筐体
７１０２ 表示部
７１０３ バンド
７１０４ バックル
７１０５ 操作ボタン
７１０６ 入出力端子
７１０７ アイコン
７２００ 照明装置
７２０１ 台部
７２０２ 発光部
７２０３ 操作スイッチ
７２１０ 照明装置
７２１２ 発光部
７２２０ 照明装置
７２２２ 発光部
７３００ タッチパネル
７３０１ 筐体
７３０２ 表示部
７３０３ 操作ボタン
７３０４ 部材
７３０５ 制御部
７４００ 携帯電話機
７４０１ 筐体
７４０２ 表示部
７４０３ 操作ボタン
７４０４ 外部接続ポート
７４０５ スピーカ
７４０６ マイク

Claims (2)

  1. トランジスタと、容量素子と、を有し、
    前記トランジスタは、ゲート電極上の酸化物半導体膜にチャネル形成領域を有し、
    前記トランジスタのソース電極又はドレイン電極の一方は、第１の導電膜に電気的に接続され、
    前記第１の導電膜は、金属酸化物を含み、
    前記酸化物半導体膜上に第１の絶縁膜が位置し、
    前記第１の絶縁膜上、及び前記第１の導電膜上に第２の絶縁膜が位置し、
    前記第１の導電膜は、前記第２の絶縁膜と接する領域を有し、
    前記第２の絶縁膜上に第２の導電膜が位置し、
    前記第１の導電膜は、前記容量素子の第１の電極としての機能を有し、
    前記第２の導電膜は、前記容量素子の第２の電極としての機能を有するタッチセンサであって、
    前第１の導電膜の電位の変化を用いて位置情報の検出を行う機能を有するタッチセンサ。
  2. トランジスタと、容量素子と、を有し、
    前記トランジスタは、酸化物半導体膜にチャネル形成領域を有し、
    前記トランジスタのソース電極又はドレイン電極の一方は、第１の導電膜に電気的に接続され、
    前記第１の導電膜は、金属酸化物を含み、
    前記酸化物半導体膜上に第１の絶縁膜が位置し、
    前記第１の絶縁膜上、及び前記第１の導電膜上に第２の絶縁膜が位置し、
    前記第１の導電膜は、前記第２の絶縁膜と接する領域を有し、
    前記第２の絶縁膜上に第２の導電膜が位置し、
    前記第１の導電膜は、前記容量素子の第１の電極としての機能を有し、
    前記第２の導電膜は、前記容量素子の第２の電極としての機能を有し、
    前記第１の絶縁膜は、酸化シリコンを含み、
    前記第２の絶縁膜は、窒化シリコンを含むタッチセンサであって、
    前第１の導電膜の電位の変化を用いて位置情報の検出を行う機能を有するタッチセンサ。
JP2015041984A 2014-03-07 2015-03-04 タッチセンサ Active JP6578109B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015041984A JP6578109B2 (ja) 2014-03-07 2015-03-04 タッチセンサ

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014045110 2014-03-07
JP2014045110 2014-03-07
JP2014050732 2014-03-13
JP2014050732 2014-03-13
JP2015041984A JP6578109B2 (ja) 2014-03-07 2015-03-04 タッチセンサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019153345A Division JP6790198B2 (ja) 2014-03-07 2019-08-26 タッチセンサ

Publications (3)

Publication Number Publication Date
JP2015187850A JP2015187850A (ja) 2015-10-29
JP2015187850A5 JP2015187850A5 (ja) 2018-04-12
JP6578109B2 true JP6578109B2 (ja) 2019-09-18

Family

ID=54018178

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2015041984A Active JP6578109B2 (ja) 2014-03-07 2015-03-04 タッチセンサ
JP2019153345A Active JP6790198B2 (ja) 2014-03-07 2019-08-26 タッチセンサ
JP2020184231A Withdrawn JP2021015634A (ja) 2014-03-07 2020-11-04 タッチセンサ
JP2022039150A Active JP7275342B2 (ja) 2014-03-07 2022-03-14 タッチセンサ

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2019153345A Active JP6790198B2 (ja) 2014-03-07 2019-08-26 タッチセンサ
JP2020184231A Withdrawn JP2021015634A (ja) 2014-03-07 2020-11-04 タッチセンサ
JP2022039150A Active JP7275342B2 (ja) 2014-03-07 2022-03-14 タッチセンサ

Country Status (4)

Country Link
US (1) US9780121B2 (ja)
JP (4) JP6578109B2 (ja)
TW (1) TWI667604B (ja)
WO (1) WO2015132694A1 (ja)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP6059968B2 (ja) * 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP2015187854A (ja) 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 入力装置、入出力装置
JP6613044B2 (ja) 2014-04-22 2019-11-27 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
US9952725B2 (en) 2014-04-22 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device having sensor circuit comprising a transistor and a capacitor
JP2015228367A (ja) 2014-05-02 2015-12-17 株式会社半導体エネルギー研究所 半導体装置、入出力装置、及び電子機器
US10073571B2 (en) 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
JP6722980B2 (ja) * 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
JP6518133B2 (ja) 2014-05-30 2019-05-22 株式会社半導体エネルギー研究所 入力装置
US9455281B2 (en) 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
KR102500994B1 (ko) 2014-10-17 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
CN107003763A (zh) 2014-11-20 2017-08-01 东友精细化工有限公司 薄膜触摸传感器及其制造方法
US9933872B2 (en) 2014-12-01 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Touch panel
KR20160071735A (ko) * 2014-12-12 2016-06-22 동우 화인켐 주식회사 필름 터치 센서 및 그의 제조 방법
JP6765199B2 (ja) 2015-03-17 2020-10-07 株式会社半導体エネルギー研究所 タッチパネル
WO2016147074A1 (en) 2015-03-17 2016-09-22 Semiconductor Energy Laboratory Co., Ltd. Touch panel
KR20160114510A (ko) * 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US10372274B2 (en) 2015-04-13 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and touch panel
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
US10671204B2 (en) 2015-05-04 2020-06-02 Semiconductor Energy Laboratory Co., Ltd. Touch panel and data processor
JP6832634B2 (ja) * 2015-05-29 2021-02-24 株式会社半導体エネルギー研究所 半導体装置
JP6807683B2 (ja) 2015-09-11 2021-01-06 株式会社半導体エネルギー研究所 入出力パネル
KR101983013B1 (ko) * 2015-09-25 2019-05-28 동우 화인켐 주식회사 필름 터치 센서 및 그 제조 방법
KR102460509B1 (ko) 2015-10-06 2022-10-31 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
JP6116773B1 (ja) * 2015-10-07 2017-04-19 積水化学工業株式会社 タッチパネル用層間充填材料及びタッチパネル積層体
KR102391478B1 (ko) * 2015-11-17 2022-04-28 삼성디스플레이 주식회사 화소, 화소를 포함하는 디스플레이 패널 및 디스플레이 패널의 제작 방법
TWI559116B (zh) * 2015-12-09 2016-11-21 Egalax Empia Technology Inc 晶片內整合時脈產生器之充電泵
US10431643B2 (en) * 2016-01-14 2019-10-01 Samsung Display Co., Ltd. Display panel
WO2017138416A1 (ja) * 2016-02-08 2017-08-17 シャープ株式会社 有機ｅｌ表示装置
US10333004B2 (en) 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
KR102608263B1 (ko) * 2016-08-10 2023-12-04 삼성디스플레이 주식회사 윈도우 기판 및 이를 포함하는 표시 장치
TWI601279B (zh) * 2016-08-22 2017-10-01 群創光電股份有限公司 發光二極體觸控顯示裝置
CN106206613B (zh) * 2016-08-24 2020-12-29 昆山工研院新型平板显示技术中心有限公司 一种柔性显示基板及其制备方法
CN107957799B (zh) * 2016-10-14 2021-08-10 群创光电股份有限公司 触控显示面板
US10345977B2 (en) 2016-10-14 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Input/output panel and semiconductor device having a current sensing circuit
WO2018078488A1 (en) * 2016-10-25 2018-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and touch panel input system
KR20180061482A (ko) * 2016-11-28 2018-06-08 삼성디스플레이 주식회사 표시장치
KR102592857B1 (ko) * 2016-12-16 2023-10-24 삼성디스플레이 주식회사 표시패널 및 이를 포함하는 표시장치
JP6827332B2 (ja) * 2017-02-01 2021-02-10 株式会社ジャパンディスプレイ 表示装置
KR101816134B1 (ko) * 2017-03-31 2018-01-08 동우 화인켐 주식회사 터치 센서가 일체화된 플렉서블 컬러 필터와 이를 포함하는 유기발광표시장치 및 그 제조방법
KR101982177B1 (ko) * 2017-07-25 2019-05-24 포항공과대학교 산학협력단 압력센서, 그를 포함하는 압력센서 매트릭스 어레이 및 그의 제조방법
CN107247532A (zh) * 2017-07-27 2017-10-13 业成科技（成都）有限公司 触摸屏
CN109427975B (zh) * 2017-08-23 2021-01-22 京东方科技集团股份有限公司 柔性基板及其制备方法、检测弯曲的方法以及柔性显示装置
JP6967944B2 (ja) * 2017-11-17 2021-11-17 東京エレクトロン株式会社 プラズマ処理装置
JP7128208B2 (ja) * 2017-12-12 2022-08-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10319749B1 (en) * 2017-12-28 2019-06-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate, fabricating method for the same and display device
JP6352573B1 (ja) * 2018-04-20 2018-07-04 株式会社三重ロボット外装技術研究所 接触検出装置
US10453872B1 (en) * 2018-05-03 2019-10-22 Wuhan China Star Optoelectronics Semiconductor Display Technologiy Co., Ltd. Array substrate and manufacturing method thereof
KR102556161B1 (ko) * 2018-07-13 2023-07-14 동우 화인켐 주식회사 플렉시블 디스플레이 모듈 및 이를 포함하는 화상 표시 장치
CN109799934B (zh) * 2019-01-24 2022-06-28 蓝思科技（长沙）有限公司 一种触控传感器的制备方法
JP2020178079A (ja) * 2019-04-19 2020-10-29 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
KR20200124099A (ko) * 2019-04-23 2020-11-02 삼성전자주식회사 폴더블 전자 장치
CN110389685A (zh) * 2019-07-23 2019-10-29 京东方科技集团股份有限公司 触控显示面板及其制作方法、和显示装置
CN112711339A (zh) * 2019-10-24 2021-04-27 名硕电脑(苏州)有限公司 触控板装置
CN111326558B (zh) * 2020-02-27 2023-11-28 合肥京东方卓印科技有限公司 显示面板和电子装置
JP2021176145A (ja) * 2020-04-28 2021-11-04 住友化学株式会社 フレキシブル積層体及び表示装置
CN111805562B (zh) * 2020-06-05 2023-03-10 清华大学 触觉传感器及机器人

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP5168254B2 (ja) * 1997-10-31 2013-03-21 セイコーエプソン株式会社 液晶装置及び電子機器
JP4396599B2 (ja) 1997-10-31 2010-01-13 セイコーエプソン株式会社 液晶装置及び電子機器並びに投射型表示装置
JP4050377B2 (ja) 1997-10-31 2008-02-20 セイコーエプソン株式会社 液晶装置及び電子機器並びに投射型表示装置
JP2003195356A (ja) 1997-10-31 2003-07-09 Seiko Epson Corp 液晶装置及び電子機器並びに投射型表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4507480B2 (ja) 2001-12-27 2010-07-21 ソニー株式会社 表示装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8259078B2 (en) 2006-06-09 2012-09-04 Apple Inc. Touch screen liquid crystal display
KR20110058895A (ko) 2006-06-09 2011-06-01 애플 인크. 터치 스크린 액정 디스플레이
CN104965621B (zh) 2006-06-09 2018-06-12 苹果公司 触摸屏液晶显示器及其操作方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US20080167526A1 (en) 2007-01-08 2008-07-10 Crank Justin M Non-Occlusive, Laterally-Constrained Injection Device
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP4957597B2 (ja) 2007-05-18 2012-06-20 セイコーエプソン株式会社 センシング回路、その駆動方法、表示装置および電子機器
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5206250B2 (ja) * 2008-05-02 2013-06-12 セイコーエプソン株式会社 表示装置および電子機器
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
KR20230107901A (ko) * 2008-12-19 2023-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
TWI631538B (zh) * 2009-01-28 2018-08-01 日商半導體能源研究所股份有限公司 顯示裝置
CN107195686B (zh) * 2010-07-02 2021-02-09 株式会社半导体能源研究所 半导体装置
JP2012073668A (ja) * 2010-09-27 2012-04-12 Toshiba Mobile Display Co Ltd 電子機器
US8723835B2 (en) * 2010-11-30 2014-05-13 Au Optronics Corporation Touch-sensing display panel, touch panel, touch-sensing device and touch-sensing circuit
JP5797504B2 (ja) * 2011-09-16 2015-10-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102072244B1 (ko) * 2011-11-30 2020-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP2015043112A (ja) * 2011-12-21 2015-03-05 シャープ株式会社 タッチパネルおよびタッチパネル付き表示装置
TWI580189B (zh) * 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 位準位移電路及半導體積體電路
US9099560B2 (en) * 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013229010A (ja) 2012-03-30 2013-11-07 Semiconductor Energy Lab Co Ltd タッチパネルとその駆動方法、タッチパネルモジュール
JP5726804B2 (ja) * 2012-04-19 2015-06-03 株式会社東芝 表示パネル及び表示装置
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
TWI596778B (zh) * 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP2014010762A (ja) * 2012-07-02 2014-01-20 Japan Display Inc 表示装置
KR20140009023A (ko) * 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014021356A1 (en) 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
CN111477634B (zh) 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
KR102239367B1 (ko) 2013-11-27 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
JP2016027597A (ja) 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel

Also Published As

Publication number Publication date
JP6790198B2 (ja) 2020-11-25
JP2015187850A (ja) 2015-10-29
TWI667604B (zh) 2019-08-01
JP2022066606A (ja) 2022-04-28
TW201535223A (zh) 2015-09-16
JP7275342B2 (ja) 2023-05-17
US9780121B2 (en) 2017-10-03
WO2015132694A1 (en) 2015-09-11
JP2019212327A (ja) 2019-12-12
JP2021015634A (ja) 2021-02-12
US20150255518A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
JP7275342B2 (ja) タッチセンサ
JP7113127B2 (ja) 線状ビーム照射装置の使用方法
KR102439023B1 (ko) 표시 장치, 표시 장치의 제작 방법, 및 전자 기기
US9735282B2 (en) Semiconductor device and display device having semiconductor device
JP7455242B2 (ja) 表示装置
US9859444B2 (en) Semiconductor device, display device, input/output device, and electronic device
TW201530745A (zh) 顯示裝置
JP2019165251A (ja) 半導体装置
JP2017188652A (ja) フレキシブルデバイス及び表示装置、並びにそれらの作製方法
JP2019197922A (ja) 半導体装置
US20210167329A1 (en) Light-emitting device, light-emitting module, electronic device, and manufacturing method of light-emitting device
CN112242448A (zh) 半导体装置
CN117178361A (zh) 半导体装置及半导体装置的制造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180301

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190826

R150 Certificate of patent or registration of utility model

Ref document number: 6578109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250