TW201430961A - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201430961A
TW201430961A TW102146662A TW102146662A TW201430961A TW 201430961 A TW201430961 A TW 201430961A TW 102146662 A TW102146662 A TW 102146662A TW 102146662 A TW102146662 A TW 102146662A TW 201430961 A TW201430961 A TW 201430961A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
film
layer
oxide
insulating film
Prior art date
Application number
TW102146662A
Other languages
English (en)
Other versions
TWI607510B (zh
Inventor
Yuta Endo
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201430961A publication Critical patent/TW201430961A/zh
Application granted granted Critical
Publication of TWI607510B publication Critical patent/TWI607510B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本發明的目的之一是提供一種孔徑比高的半導體裝置。該半導體裝置包括：氮化絕緣膜；形成在氮化絕緣膜上的電晶體；以及形成在氮化絕緣膜上的包括一對電極的電容元件，電晶體的通道形成區及電容元件的一個電極由氧化物半導體層形成，而電容元件的另一個電極由透光導電膜形成，電容元件的一個電極與氮化絕緣膜接觸，而電容元件的另一個電極電連接到包括在所述電晶體中的源極和汲極中的一個。

Description

半導體裝置及半導體裝置的製造方法
本發明係關於一種物體、方法或製造方法。或者，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或物質組成(composition of matter)。例如，本發明尤其係關於一種半導體裝置、顯示裝置、發光裝置、上述裝置的驅動方法或上述裝置的製造方法。例如，本發明尤其係關於一種包括氧化物半導體的半導體裝置、顯示裝置或者發光裝置及其製造方法。
近年來，液晶顯示器(LCD)等平板顯示器廣泛地得到普及。在平板顯示器等顯示裝置中，行方向及列方向配置的像素內設置有作為切換元件的電晶體、與該電晶體電連接的液晶元件以及與該液晶元件並聯連接的電容元件。
作為構成該電晶體的半導體膜的半導體材料，通常使用非晶矽或多晶矽等矽半導體。
另外，呈現半導體特性的金屬氧化物(以下也 稱為氧化物半導體)也是能夠用作電晶體的半導體膜的半導體材料。例如，已公開有一種使用氧化鋅或In-Ga-Zn類氧化物半導體製造電晶體的技術(參照專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
在電容元件中，一對電極之間設置有介電膜，一對電極中的至少一個電極是由與構成電晶體的閘極電極、源極電極或汲極電極等相同的材料形成的，因此電容元件一般由金屬等具有遮光性的導電膜形成。
另外，在施加電場的情況下，電容元件的電容值越大，能夠將液晶元件的液晶分子的配向保持為固定的期間越長。在能夠顯示靜態影像的顯示裝置中，能夠延長該期間意味著可以減少重寫影像資料的次數，從而可以降低耗電量。
為了增大電容元件的電荷容量，可以增大像素內的電容元件的佔有面積，具體地可以增大一對電極彼此重疊的面積。但是，在上述顯示裝置中，當為了增大一對電極彼此重疊的面積而增大具有遮光性的導電膜的面積時，像素的孔徑比降低，影像顯示品質下降。
鑒於上述問題，本發明的一個方式的目的之一是提供一種孔徑比高的半導體裝置等。或者，本發明的一個方式的目的之一是提供一種具有能夠增大電荷容量的電容元件的半導體裝置等。或者，本發明的一個方式的目的之一是提供一種可以削減光微影製程的遮罩個數的半導體裝置等。或者，本發明的一個方式的目的之一是提供一種關態電流(off-state current)低的半導體裝置等。或者，本發明的一個方式的目的之一是提供一種耗電量低的半導體裝置等。或者，本發明的一個方式的目的之一是提供一種使用透明半導體層的半導體裝置等。或者，本發明的一個方式的目的之一是提供一種可靠性高的半導體裝置等。或者，本發明的一個方式的目的之一是提供一種對眼睛的刺激小的半導體裝置等。或者，本發明的一個方式的目的之一是提供一種新穎的半導體裝置等。或者，本發明的一個方式的目的之一是提供一種新穎的半導體裝置等的製造方法。
注意，這些目的並不妨礙其他目的的存在。此外，本發明的一個方式並不需要實現上述所有目的。另外，從說明書、圖式、申請專利範圍等的記載得知並可以抽出上述以外的目的。
本發明的一個方式係關於一種包括具有透光性的電容元件的半導體裝置，該電容元件將氧化物半導體層用作一個電極，而將透光導電膜用作另一個電極。
本發明的一個方式的具有電晶體的半導體裝 置包括：形成在第一絕緣膜上的閘極電極層、第一佈線以及與該第一佈線電連接的第一氧化物半導體層；形成在閘極電極層及第一佈線上的第二絕緣膜；與閘極電極層重疊且形成在第二絕緣膜上的第二氧化物半導體層；與第二氧化物半導體層電連接的源極電極層及汲極電極層；形成在第一氧化物半導體層、第二氧化物半導體層、第二絕緣膜、源極電極層以及汲極電極層上的第三絕緣膜；形成在第三絕緣膜上的第四絕緣膜；以及形成在第四絕緣膜上且與第一氧化物半導體層重疊的透光導電膜。該半導體裝置還包括電容元件，該電容元件將第一氧化物半導體層用作一個電極，將第三絕緣膜及第四絕緣膜用作介電質，將透光導電膜用作另一個電極。
第一氧化物半導體層及第二氧化物半導體層較佳為使用相同的材料來形成。
另外，第一氧化物半導體層及第二氧化物半導體層的能隙較佳為2.0eV以上。
另外，第一絕緣膜較佳為使用選自氮氧化矽、氮化矽、氮化鋁和氮氧化鋁的氮化絕緣材料，並以單層結構或疊層結構來形成。
另外，第三絕緣膜較佳為使用選自氧化矽、氧氮化矽、氧化鋁、氧化鉿、氧化鎵和Ga-Zn類金屬氧化物的氧化絕緣材料，並以單層結構或疊層結構來形成。
另外，第四絕緣膜較佳為使用選自氮氧化矽、氮化矽、氮化鋁和氮氧化鋁的氮化絕緣材料，並且以單 層結構或疊層結構來形成。
另外，閘極電極層及第一佈線較佳為使用相同的材料來形成。
另外，透光導電膜可以採用與源極電極和汲極電極中的一個電連接的結構。
另外，可以採用使第一佈線與第一氧化物半導體層直接接觸而電連接的結構。
另外，可以採用使第一佈線與第一氧化物半導體層藉由第二佈線接觸而電連接的結構。
另外，本發明的其他一個方式是一種半導體裝置的製造方法，包括如下步驟：在第一絕緣膜上形成閘極電極層及第一佈線；在第一絕緣膜、閘極電極層及第一佈線上形成第二絕緣膜；將第二絕緣膜選擇性地蝕刻，使第一佈線的一部分及第一絕緣膜的一部分露出，而在露出的第一佈線的一部分及第一絕緣膜的一部分上形成第一氧化物半導體層，並且以與閘極電極層重疊的方式在第二絕緣膜上形成第二氧化物半導體層；形成電連接到第二氧化物半導體層的源極電極層及汲極電極層；在第一氧化物半導體層、第二氧化物半導體層、第二絕緣膜、源極電極層及汲極電極層上形成第三絕緣膜；在第三絕緣膜上形成第四絕緣膜；在第三絕緣膜及第四絕緣膜中形成到達源極電極層及汲極電極層的開口部；在第四絕緣膜上形成在開口部中與源極電極層或汲極電極層電連接，且與第一氧化物半導體層重疊的透光導電膜；來形成電晶體及電容元件， 該電容元件將第一氧化物半導體層用作一個電極，將第三絕緣膜及第四絕緣膜用作介電質，將透光導電膜用作另一個電極。
第一氧化物半導體層及第二氧化物半導體層較佳為使用相同的材料來形成。
另外，第一氧化物半導體層及第二氧化物半導體層的能隙較佳為2.0eV以上。
另外，第一絕緣膜較佳為使用選自氮氧化矽、氮化矽、氮化鋁和氮氧化鋁的氮化絕緣材料，並以單層結構或疊層結構來形成。
另外，第三絕緣膜較佳為使用選自氧化矽、氧氮化矽、氧化鋁、氧化鉿、氧化鎵和Ga-Zn類金屬氧化物的氧化絕緣材料，並以單層結構或疊層結構來形成。
另外，第四絕緣膜較佳為使用選自氮氧化矽、氮化矽、氮化鋁和氮氧化鋁的氮化絕緣材料，並且以單層結構或疊層結構來形成。
另外，閘極電極層及第一佈線較佳為使用相同的材料來形成。
另外，可以採用使第一佈線與第一氧化物半導體層直接接觸而電連接的結構。
另外，也可以採用使第一佈線與第一氧化物半導體層藉由第二佈線接觸而電連接的結構。
根據本發明的一個方式，可以提供一種孔徑比高的半導體裝置等。或者，可以提供一種具有能夠增大 電荷容量的電容元件的半導體裝置等。或者，可以提供一種能夠削減光微影製程的遮罩個數的半導體裝置等。或者，可以提供一種關態電流低的半導體裝置等。或者，可以提供一種耗電量低的半導體裝置等。或者，可以提供一種使用透明半導體層的半導體裝置等。或者，可以提供一種可靠性高的半導體裝置等。或者，可以提供一種對眼睛的刺激小的半導體裝置。或者，可以提供一種半導體裝置等的製造方法。
100‧‧‧像素部
101‧‧‧像素
102‧‧‧基板
103‧‧‧電晶體
104‧‧‧第一驅動電路
105‧‧‧電容元件
106‧‧‧第二驅動電路
107‧‧‧掃描線
108‧‧‧液晶元件
109‧‧‧信號線
110‧‧‧氮化絕緣膜
111‧‧‧半導體膜
113‧‧‧導電膜
115‧‧‧電容線
117‧‧‧開口
119‧‧‧半導體膜
121‧‧‧像素電極
123‧‧‧開口
125‧‧‧導電膜
127‧‧‧閘極絕緣膜
129‧‧‧絕緣膜
131‧‧‧絕緣膜
132‧‧‧絕緣膜
135‧‧‧邊界
150‧‧‧通道保護膜
154‧‧‧反電極
188a‧‧‧氧化物半導體膜
188b‧‧‧氧化物半導體膜
199a‧‧‧氧化物半導體膜
199b‧‧‧氧化物半導體膜
199c‧‧‧氧化物半導體膜
223‧‧‧電晶體
227‧‧‧閘極電極
229‧‧‧佈線
231‧‧‧半導體膜
233‧‧‧佈線
241‧‧‧導電膜
310‧‧‧算術裝置
311‧‧‧運算部
312‧‧‧記憶部
314‧‧‧傳輸通道
315‧‧‧輸入輸出介面
320‧‧‧輸入輸出裝置
321‧‧‧輸入單元
322‧‧‧顯示部
330‧‧‧資訊處理裝置
500‧‧‧輸入單元
500_C‧‧‧信號
600‧‧‧資訊處理裝置
610‧‧‧控制部
615_C‧‧‧二次控制信號
615_V‧‧‧二次影像信號
620‧‧‧算術裝置
625_C‧‧‧一次控制信號
625_V‧‧‧一次影像信號
630‧‧‧顯示部
631‧‧‧像素部
631a‧‧‧區域
631b‧‧‧區域
631c‧‧‧區域
631p‧‧‧像素
632‧‧‧G驅動電路
632_G‧‧‧G信號
632a‧‧‧G驅動電路
632b‧‧‧G驅動電路
632c‧‧‧G驅動電路
633‧‧‧S驅動電路
633_S‧‧‧S信號
634‧‧‧像素電路
634c‧‧‧電容元件
634EL‧‧‧像素電路
634t‧‧‧電晶體
634t_1‧‧‧電晶體
634t_2‧‧‧電晶體
635‧‧‧顯示元件
635EL‧‧‧EL元件
635LC‧‧‧液晶元件
640‧‧‧顯示裝置
650‧‧‧光供應部
701‧‧‧運算部
702‧‧‧記憶部
703‧‧‧控制部
704‧‧‧顯示部
901‧‧‧基板
902‧‧‧像素部
903‧‧‧第二驅動電路
904‧‧‧第一驅動電路
905‧‧‧密封材料
906‧‧‧基板
908‧‧‧液晶層
910‧‧‧電晶體
911‧‧‧電晶體
913‧‧‧液晶元件
915‧‧‧連接端子電極
916‧‧‧端子電極
917‧‧‧導電膜
918‧‧‧FPC
918b‧‧‧FPC
919‧‧‧各向異性導電劑
922‧‧‧閘極絕緣膜
923‧‧‧絕緣膜
924‧‧‧絕緣膜
925‧‧‧密封材料
926‧‧‧電容元件
927‧‧‧氧化物半導體膜
929‧‧‧電容線
930‧‧‧電極
931‧‧‧電極
932‧‧‧絕緣膜
933‧‧‧絕緣膜
934‧‧‧絕緣膜
935‧‧‧間隔物
936‧‧‧電容元件
971‧‧‧源極電極
973‧‧‧汲極電極
975‧‧‧共用電位線
977‧‧‧共用電極
985‧‧‧共用電位線
987‧‧‧共用電極
9000‧‧‧桌子
9001‧‧‧外殼
9002‧‧‧桌腿
9003‧‧‧顯示部
9004‧‧‧顯示按鈕
9005‧‧‧電源供應線
9033‧‧‧卡子
9034‧‧‧開關
9035‧‧‧電源開關
9036‧‧‧開關
9038‧‧‧操作開關
9100‧‧‧電視機
9101‧‧‧外殼
9103‧‧‧顯示部
9105‧‧‧支架
9107‧‧‧顯示部
9109‧‧‧操作鍵
9110‧‧‧遙控器
9200‧‧‧電腦
9201‧‧‧主體
9202‧‧‧外殼
9203‧‧‧顯示部
9204‧‧‧鍵盤
9205‧‧‧外部連接埠
9206‧‧‧指向裝置
9630‧‧‧外殼
9631‧‧‧顯示部
9631a‧‧‧顯示部
9631b‧‧‧顯示部
9632a‧‧‧區域
9632b‧‧‧區域
9633‧‧‧太陽能電池
9634‧‧‧充放電控制電路
9635‧‧‧電池
9636‧‧‧DCDC轉換器
9637‧‧‧DCDC轉換器
9638‧‧‧操作鍵
9639‧‧‧按鈕
在圖式中：圖1是說明半導體裝置的俯視圖；圖2是說明半導體裝置的剖面圖；圖3是說明半導體裝置的圖；圖4A和圖4B為說明半導體裝置的像素的電路圖；圖5A和圖5B是說明半導體裝置的製造方法的剖面圖；圖6A和圖6B是說明半導體裝置的製造方法的剖面圖；圖7為說明半導體裝置的電容元件的剖面圖；圖8是說明半導體裝置的剖面圖；圖9A和圖9B是說明半導體裝置的剖面圖；圖10A和圖10B是示出氧化物半導體膜的奈米束電 子繞射圖案的圖；圖11A和圖11B是示出氧化物半導體膜的CPM測量結果的圖；圖12是示出CAAC-OS膜的CPM測量結果的圖；圖13A是示出氧化物半導體膜的剖面TEM影像的圖；圖13B至圖13D是示出氧化物半導體膜的奈米束電子繞射圖案的圖；圖14A示出氧化物半導體膜的平面TEM影像；圖14B示出選區電子繞射圖案；圖15A至圖15C是示出電子繞射強度分佈的示意圖；圖16示出石英玻璃基板的奈米束電子繞射圖案；圖17示出氧化物半導體膜的奈米束電子繞射圖案；圖18A和圖18B示出氧化物半導體膜的剖面TEM影像；圖19示出氧化物半導體膜的X射線繞射分析結果；圖20示出CAAC-OS膜的剖面TEM影像；圖21A至圖21D示出CAAC-OS膜的電子繞射圖案；圖22示出CAAC-OS膜的剖面TEM影像；圖23A示出CAAC-OS膜的剖面TEM影像；圖23B示出X射線繞射光譜；圖24A至圖24D示出CAAC-OS膜的電子繞射圖案；圖25A示出CAAC-OS膜的剖面TEM影像；圖25B示出X射線繞射光譜；圖26A至圖26D示出CAAC-OS膜的電子繞射圖案； 圖27A示出CAAC-OS膜的剖面TEM影像；圖27B示出X射線繞射光譜；圖28A至圖28D示出CAAC-OS膜的電子繞射圖案；圖29A至圖29C是說明半導體裝置的俯視圖；圖30是說明半導體裝置的剖面圖；圖31A至圖31C是說明半導體裝置的剖面圖及俯視圖；圖32是說明具有顯示功能的資訊處理裝置的結構的方塊圖；圖33A1至圖33B2是說明資訊處理裝置的顯示部的結構的方塊圖及電路圖；圖34A和圖34B是說明資訊處理裝置的結構的方塊圖及說明影像資料的示意圖；圖35A1至圖35B2是說明資訊處理裝置的效果的圖；圖36是說明資訊處理裝置的方塊圖；圖37A至圖37C是說明使用半導體裝置的電子裝置的圖；圖38A和圖38B是說明使用半導體裝置的電子裝置的圖；圖39A至圖39C是說明使用半導體裝置的電子裝置的圖。
下面，參照圖式詳細地說明本發明的實施方 式。但是，本發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是本發明的方式和詳細內容可以被變換為各種各樣的形成。此外，本發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
注意，在以下說明的本發明的結構中，在不同圖式之間共同使用同一符號表示同一部分或具有同樣功能的部分而省略其重複說明。另外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加符號。
在本說明書所說明的每一個圖式中，有時為了明確起見，誇大表示各結構的大小、膜的厚度或區域。因此，本發明並不一定限定於該尺度。
在本說明書等中，為了方便起見，附加了“第一”、“第二”等序數詞，而其並不表示製程順序或疊層順序。此外，本說明書等中，這些序數詞不表示用來特定發明的事項的固有名稱。
另外，電壓是指兩個點之間的電位差，電位是指某一點的靜電場中的單位電荷具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
在本說明書中，當在進行光微影處理之後進 行蝕刻處理時，去除在光微影處理中形成的光阻遮罩。
實施方式1
在本實施方式中，參照圖式對本發明的一個方式的半導體裝置進行說明。此外，在本實施方式中，以液晶顯示裝置為例子說明本發明的一個方式的半導體裝置。此外，本發明的一個方式的半導體裝置還可以應用於其他顯示裝置。
圖3是說明本發明的一個方式的半導體裝置的圖。圖3所示的半導體裝置包括：像素部100；第一驅動電路104；第二驅動電路106；彼此平行或大致平行地配置且其電位由第一驅動電路104控制的m個掃描線107；以及彼此平行或大致平行地配置且其電位由第二驅動電路106控制的n個信號線109。像素部100還具有配置為矩陣狀的多個像素101。另外，該半導體裝置包括電容線115(圖3中未圖示)。沿著掃描線107分別以平行或大致平行的方式設置電容線115，或者沿著信號線109分別以平行或大致平行的方式設置電容線115。
各掃描線107電連接到在像素部100中配置為m行n列的像素101中的配置在任一行的n個像素101。另外，各信號線109電連接到配置為m行n列的像素101中的配置在任一列的m個像素101。m、n都是1以上的整數。另外，各電容線115電連接到被配置為m行n列的像素101中的配置在任一行的n個像素101。另外， 當電容線115沿著信號線109以分別平行或大致平行的方式配置時，電連接到配置為m行n列的像素101中的配置在任一列的m個像素101。
另外，第一驅動電路104可以具有供應使連接到掃描線107的電晶體開啟或關閉的信號的功能，例如，可以用作掃描線驅動電路。此外，第二驅動電路106可以具有對連接到信號線109的電晶體供應影像信號的功能，例如，可以用作信號線驅動電路。注意，不侷限於此，第一驅動電路104及第二驅動電路106也可以供應其他的信號。
另外，在本實施方式中，為便於將液晶顯示裝置作為例子進行說明，將連接到第一驅動電路104的佈線稱為掃描線107、電容線115，將連接到第二驅動電路106的佈線稱為信號線109，但是不根據其名稱限定其功能。
圖1是對上述半導體裝置所包括的像素101的一個例子的結構進行說明的俯視圖。注意，在圖1中，省略液晶元件及與液晶元件連接的一對電極中的一個。
在圖1所示的像素101中，以延伸到大致正交於信號線109的方向(圖中的左右方向)的方式設置有掃描線107。以延伸到大致正交於掃描線107的方向(圖中的上下方向)的方式設置有信號線109。以延伸到平行於掃描線107的方向的方式設置有電容線115。此外，掃描線107與第一驅動電路104(參照圖3)電連接，信號線109與 第二驅動電路106(參照圖3)電連接。
電晶體103設置於掃描線107及信號線109交叉的區域附近。電晶體103至少包括具有通道形成區的半導體膜111、閘極電極、閘極絕緣膜(圖1中未圖示)、源極電極及汲極電極。此外，掃描線107中的與半導體膜111重疊的區域用作電晶體103的閘極電極。信號線109中的與半導體膜111重疊的區域用作電晶體103的源極電極和汲極電極中的一個。導電膜113中的與半導體膜111重疊的區域用作電晶體103的源極電極和汲極電極中的另一個。由此，有時將閘極電極、源極電極和汲極電極分別表示為掃描線107、信號線109和導電膜113。此外，在圖1所示的俯視圖中，掃描線107的邊緣位於半導體膜111的邊緣的外側。因此，掃描線107用作遮擋來自背光等光源的光的遮光膜。其結果是，光不照射到包括在電晶體中的半導體膜111，由此可以抑制電晶體的電特性的變動。
另外，本發明的一個方式較佳為將氧化物半導體用於半導體膜111。藉由利用適當的條件製造使用氧化物半導體的電晶體，可以使其關態電流極小。因此，可以降低半導體裝置的耗電量。
在本發明的一個方式中，使用氧化物半導體的電晶體是n通道型電晶體。此外，包含在氧化物半導體中的氧缺陷有時生成載子，而有可能降低電晶體的電特性及可靠性。例如，有時電晶體的臨界電壓向負方向變動， 導致當閘極電壓為0V時汲極電流流動。像這樣，將在閘極電壓為0V時汲極電流流動的特性稱為常開啟(normally-on)特性。另外，將在閘極電壓為0V時汲極電流不流動的特性稱為常閉(normally-off)型特性。
因此，當將氧化物半導體用於半導體膜111時，較佳為盡可能地減少作為半導體膜111的氧化物半導體膜中的缺陷(典型為氧缺陷)。例如，較佳為將利用在平行於膜表面的方向上施加磁場的電子自旋共振法測量的g值=1.93的自旋密度(相當於氧化物半導體膜所含的缺陷密度)降低到測量儀的檢測下限以下。藉由盡可能地減少氧化物半導體膜中的缺陷，可以抑制電晶體103成為常開啟特性，並可以提高半導體裝置的電特性及可靠性。
除了氧缺陷之外，包含在氧化物半導體中的氫(包括水等氫化物)也有可能使電晶體的臨界電壓向負方向變動。氧化物半導體所含的氫的一部分會引起施體能階的形成，而形成作為載子的電子。因此，使用含有氫的氧化物半導體的電晶體容易具有常開啟特性。
於是，當作為半導體膜111使用氧化物半導體時，較佳為儘量降低作為半導體膜111的氧化物半導體膜中的氫。明確而言，形成具有如下區域的半導體膜111：使利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度低於5×1018atoms/cm3，較佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步較佳為1×1016atoms/cm3以下的區域。
另外，形成具有如下區域的半導體膜111：使利用二次離子質譜分析法得到的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下的區域。有時當鹼金屬及鹼土金屬與氧化物半導體鍵合時生成載子而使電晶體103的關態電流增大。
另外，當作為半導體膜111的氧化物半導體膜中含有氮時生成作為載子的電子，載子密度增加而容易成為n型。其結果是，使用含有氮的氧化物半導體的電晶體容易成為常開啟特性。因此，在該氧化物半導體膜中，較佳為盡可能地減少氮，例如，較佳為以具有氮濃度為5×1018atoms/cm3以下的區域的方式形成半導體膜111。
像這樣，藉由將盡可能地減少了雜質(氫、氮、鹼金屬或鹼土金屬等)且被高度提純的氧化物半導體膜用於半導體膜111，可以抑制電晶體103變為常開啟特性，由此可以使電晶體103的關態電流降至極低。因此，可以製造具有良好的電特性的半導體裝置。此外，可以製造可靠性得到提高的半導體裝置。
注意，可以利用各種試驗證明使用被高度提純的氧化物半導體膜的電晶體的關態電流低的事實。例如，即便是通道寬度為1×106μm且通道長度L為10μm的元件，在源極電極和汲極電極之間的電壓(汲極電壓)為1V至10V的範圍內，也可以使關態電流為半導體參數分析儀的測量極限以下，即1×10-13A以下。在此情況下，可知：相當於關態電流除以電晶體的通道寬度的數值的關態電 流為100zA/μm以下。此外，使用如下電路來測量關態電流：連接電容元件與電晶體且由該電晶體控制流入到電容元件或從電容元件流出的電荷的電路。在該測量時，將被高度純化的氧化物半導體膜用於上述電晶體的通道形成區，且根據電容元件的每單位時間的電荷量推移測量該電晶體的關態電流。其結果是，可知當電晶體的源極電極與汲極電極之間的電壓為3V時，可以得到幾十yA/μm的極低的關態電流。由此，可以說使用被高度純化的氧化物半導體膜的電晶體的關態電流顯著低。
在圖1中，導電膜113藉由開口117與由具有透光性的導電膜形成的作為液晶元件的一個電極的像素電極121電連接。
將由具有透光性的氧化物半導體形成的半導體膜119作為一個電極，將具有透光性的像素電極121作為另一個電極，將包含在電晶體103中的具有透光性的絕緣膜(圖1中未圖示)作為介電膜，從而構成電容元件105。也就是說，電容元件105具有透光性。另外，電容元件105的一個電極的半導體膜119在開口123中與電容線115電連接。
如此，因為電容元件105具有透光性，所以在與液晶元件重疊的區域也可以使光透過。因此，即使在像素101內大面積地形成電容元件105，也可以保持高孔徑比例如55%以上，進一步的是60%以上。此外，可以得到增大了電容元件中的電荷容量的半導體裝置。
例如，在解析度高的液晶顯示裝置中，像素整體的面積縮小，但是必須確保電容元件所需的電荷容量，所以對面積的縮小是有限度的。因此，在解析度高的液晶顯示裝置中，孔徑比變小。另一方面，因為本實施方式所示的電容元件105具有透光性，所以藉由在像素中設置該電容元件，可以在各像素中獲得充分的電荷容量，並提高孔徑比。典型的是，較佳為使用像素密度為200ppi(pixel per inch：每英吋像素)以上，進一步為300ppi以上的顯示裝置。另外，本發明的一個方式可以提高孔徑比，因此可以高效地利用背光等光源的光，由此可以降低顯示裝置的耗電量。
接著，圖2示出如下圖：沿圖1所示的點劃線A1-A2、點劃線B1-B2和點劃線C1-C2的剖面圖；以及用於圖3所示的第一驅動電路104的電晶體的剖面圖。此外，省略第一驅動電路104的俯視圖，並且在圖2中以D1-D2示出第一驅動電路104的剖面圖。此外，還可以將用於第一驅動電路104的電晶體用於第二驅動電路106。
首先，說明像素101的沿點劃線A1-A2、點劃線B1-B2及點劃線C1-C2的剖面結構。
在基板102上設置有氮化絕緣膜110，在該氮化絕緣膜上設置有包括電晶體103的閘極電極的掃描線107以及與掃描線107設置在同一表面上的電容線115。在掃描線107及電容線115上設置有閘極絕緣膜127，在閘極絕緣膜127與掃描線107重疊的區域上設置有半導體 膜111。在半導體膜111及閘極絕緣膜127上設置有包括電晶體103的源極電極和汲極電極中的一個的信號線109以及包括電晶體103的源極電極和汲極電極中的另一個的導電膜113。在閘極絕緣膜127中設置有到達電容線115及氮化絕緣膜的開口123(參照圖1)，並以覆蓋該開口的方式設置有半導體膜119。在閘極絕緣膜127、信號線109、半導體膜111、導電膜113以及半導體膜119上設置有用作電晶體103的保護絕緣膜的絕緣膜129、絕緣膜131以及絕緣膜132。在絕緣膜129、絕緣膜131及絕緣膜132中設置有到達導電膜113的開口117(參照圖1)，以覆蓋該開口的方式設置有像素電極121(參照圖1)。
本實施方式所示的電容元件105的一對電極中的一個電極是與半導體膜111同樣地形成的半導體膜119，一對電極中的另一個電極是像素電極121，設置在一對電極之間的介電膜是絕緣膜129、絕緣膜131及絕緣膜132。
以覆蓋開口123的方式設置有半導體膜119，其大部分的區域與氮化絕緣膜110接觸。氮化絕緣膜110包含多量的氮及氫，可以將這些氮及氫擴散到半導體膜119。在作為半導體膜119使用氧化物半導體時，進入到氧化物半導體內的氮及氫的一部分有助於形成產生載子的施體能階，所以可以使氧化物半導體層成為n型，並且提高導電率。因此，也可以將半導體膜119稱為導電膜，並可以將其用作電容元件105的一個電極。另外，藉由在製 造過程中進行加熱處理，可以進一步地促進該氮化絕緣膜所包含的氮及氫向半導體膜119擴散。
另外，作為用作導電膜的半導體膜119，較佳為其氫濃度比半導體膜111的氫濃度高。在半導體膜119中，藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度為8×1019atoms/cm3以上，較佳為1×1020atoms/cm3以上，更佳為5×1020atoms/cm3以上。在半導體膜111中，藉由二次離子質譜分析法得到的氫濃度為5×1019atoms/cm3以下，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步較佳為1×1016atoms/cm3以下。
另外，用作導電膜的半導體膜119的電阻率比半導體膜111的電阻率低。作為半導體膜119的電阻率，較佳為半導體膜111的電阻率的1×10-8倍以上且1×10-1倍以下，典型的是1×10-3Ωcm以上且小於1×104Ωcm，更佳為1×10-3Ωcm以上且小於1×10-1Ωcm。
另外，氮化絕緣膜110除了有助於上述氧化物半導體層成為n型以外，還可以用作抑制雜質從基板102混入閘極絕緣膜127或半導體膜119的基底膜。
另外，還可以在半導體膜119上選擇性地設置與氮化絕緣膜等接觸的區域。該氮化絕緣膜可以選擇性地形成在半導體膜119上。或者，也可以在絕緣膜131中設置開口，並在絕緣膜131上設置氮化矽膜或絕緣膜132 。此時，氮化矽膜較佳為不與半導體膜111的通道區上直接接觸。
另外，如形成半導體膜119那樣地形成半導體膜，使用該半導體膜可以構成電阻元件。而且，使用該電阻元件可以構成保護電路。藉由設置保護電路可以減少來自靜電等的破壞。
接著，說明設置在第一驅動電路104中的電晶體的結構。
基板102上設置有氮化絕緣膜110，該氮化絕緣膜上設置有電晶體223的閘極電極227。閘極電極227上設置有閘極絕緣膜127，在與該閘極絕緣膜的閘極電極227重疊的區域上設置有半導體膜231。此外，半導體膜231及閘極絕緣膜127上設置有作為電晶體223的源極電極和汲極電極中的一個的佈線229以及作為源極電極和汲極電極中的另一個的佈線233。而且，閘極絕緣膜127上、佈線229上、半導體膜231上以及佈線233上設置有用作電晶體223的保護絕緣膜的絕緣膜129、絕緣膜131以及絕緣膜132。此外，絕緣膜132上設置有導電膜241。另外，設置在第一驅動電路104中的電晶體也可以採用不設置導電膜241的結構。
藉由在電晶體223中設置隔著半導體膜231重疊於閘極電極227的導電膜241，可以降低在不同的汲極電壓之間的臨界電壓的偏差。此外，在與導電膜241對置的半導體膜231的表面上可以控制在佈線229與佈線 233之間流過的電流，可以降低不同的電晶體之間的電特性的偏差。此外，藉由設置導電膜241，減輕周圍的電場的變化給半導體膜231帶來的影響，由此可以提高電晶體的可靠性。並且，當將導電膜241的電位設定為與驅動電路的最低電位(Vss，例如當以佈線229的電位為基準時佈線229的電位)相同的電位或與其大致相同的電位，可以減少電晶體的臨界電壓的變動，由此可以提高電晶體的可靠性。
另外，基板102與氮化絕緣膜110之間也可以設置有與氮化絕緣膜110不同的絕緣膜。此外，設置在半導體膜111、半導體膜119以及半導體膜231上的絕緣膜不侷限於上述三層結構，也可以採用一層、兩層或四層以上的結構。
接著，對上述結構的構成要素進行詳細說明。
儘管對基板102的材質等沒有太大的限制，但是該基板至少需要具有能夠承受半導體裝置的製程中進行的熱處理程度的耐熱性。例如，有玻璃基板、陶瓷基板、塑膠基板等，作為玻璃基板使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋁矽酸鹽玻璃等無鹼玻璃基板，即可。另外，還可以使用不鏽鋼合金等不具有透光性的基板。此時，較佳為在基板表面上設置絕緣膜。另外，作為基板102，也可以使用石英基板、藍寶石基板、單晶半導體基板、多晶半導體基板、化合物半導體基板、SOI(Silicon On Insulator：絕緣體上矽晶片)基板等。
氮化絕緣膜110例如可以使用氮氧化矽、氮化矽、氮化鋁、氮氧化鋁等氮化絕緣材料，並以單層結構或疊層結構形成。可以將氮化絕緣膜110的部分區域的厚度設定為30nm以上且500nm以下，較佳為150nm以上且400nm以下。
為了減少電阻損失，掃描線107、電容線115以及閘極電極227較佳為使用電阻較低的金屬膜來形成。掃描線107、電容線115以及閘極電極227例如可以使用鉬(Mo)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)、鈧(Sc)等金屬材料或以上述元素為主要成分的合金材料，並以單層結構或疊層結構來形成。
作為掃描線107、電容線115以及閘極電極227的一個例子，可以舉出：使用包含矽的鋁的單層結構；在鋁上層疊鈦的兩層結構；在氮化鈦上層疊鈦的兩層結構；在氮化鈦上層疊鎢的兩層結構；在氮化鉭上層疊鎢的兩層結構；在銅-鎂-鋁合金上層疊銅的兩層結構；以及依次層疊氮化鈦、銅和鎢的三層結構等。
例如，掃描線107、電容線115以及閘極電極227較佳為使用低電阻材料的鋁或銅。藉由使用鋁或銅，可以降低信號遲延，從而提高顯示品質。另外，由於鋁的耐熱性低，因此容易產生因小丘、晶鬚或遷移引起的不良。為了防止鋁遷移，較佳為在鋁上層疊鉬、鈦、鎢等熔點比鋁高的金屬材料。另外，當使用銅時，為了防止因遷移引起的不良或者銅元素的擴散，較佳為層疊鉬、鈦、鎢等 熔點比銅高的金屬材料。
另外，作為掃描線107、電容線115以及閘極電極227的材料，可以使用能夠應用於像素電極121的具有透光性的導電材料。另外，當本發明的一個方式的半導體裝置為反射型的顯示裝置時，作為像素電極121或基板102可以使用不具有透光性的導電性材料。
另外，作為掃描線107、電容線115及閘極電極227的一部分的材料，可以使用含有氮的金屬氧化物，明確地說，含有氮的In-Ga-Zn類氧化物、含有氮的In-Sn類氧化物、含有氮的In-Ga類氧化物、含有氮的In-Zn類氧化物、含有氮的Sn類氧化物、含有氮的In類氧化物以及金屬氮化膜(InN、SnN等)。這些材料具有5eV(電子伏特)以上的功函數。當作為電晶體103的半導體膜111使用氧化物半導體時，藉由作為掃描線107(電晶體103的閘極電極)使用含有氮的金屬氧化物，可以使電晶體103的臨界電壓向正方向變動，可以實現具有所謂常閉特性的電晶體。例如，當使用包含氮的In-Ga-Zn類氧化物時，可以使用氮濃度至少比半導體膜111的氧化物半導體膜高的In-Ga-Zn類氧化物，具體地，氮濃度為7atom%以上的In-Ga-Zn類氧化物。
作為閘極絕緣膜127，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn類金屬氧化物等絕緣材料，並以單層結構或疊層結構來形成。另外，為了提高閘極絕緣膜127與作為半導 體膜111的氧化物半導體膜之間的介面特性，較佳為閘極絕緣膜127中的至少接觸於半導體膜111的區域由包含氧的絕緣膜形成。
另外，藉由對閘極絕緣膜127使用對氧、氫、水等具有阻擋性的絕緣膜，可以防止作為半導體膜111的氧化物半導體膜中的氧擴散到外部並可以防止氫、水等從外部侵入到該氧化物半導體膜。作為對氧、氫、水等具有阻擋性的絕緣膜，可以舉出氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等。
此外，藉由作為閘極絕緣膜127使用矽酸鉿(HfSiOx)、含有氮的矽酸鉿(HfSixOyNz)、含有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料，可以降低電晶體103的閘極漏電流。
此外，閘極絕緣膜127較佳為採用從閘極電極一側層疊有如下膜的結構：作為第一氮化矽膜，設置缺陷量少的氮化矽膜；作為第二氮化矽膜，在第一氮化矽膜上設置氫脫離量及胺脫離量少的氮化矽膜；並且在第二氮化矽膜上設置上述可以用作閘極絕緣膜127的包含氧的絕緣膜中的任一個。
作為第二氮化矽膜，較佳為使用在熱脫附譜分析法中的氫分子的脫離量低於5×1021分子/cm3，較佳為3×1021分子/cm3以下，更佳為1×1021分子/cm3以下，胺分子的脫離量低於1×1022分子/cm3，較佳為5×1021分子 /cm3以下，更佳為1×1021分子/cm3以下的氮化矽膜。藉由將上述第一氮化矽膜及第二氮化矽膜用作閘極絕緣膜127的一部分，作為閘極絕緣膜127可以形成缺陷量少且氫及胺的脫離量少的閘極絕緣膜。由此，可以降低包含在閘極絕緣膜127中的氫及氮向半導體膜111擴散的量。
在使用氧化物半導體的電晶體中，當氧化物半導體膜及閘極絕緣膜的介面或閘極絕緣膜中存在陷阱能階(也稱為介面能階)時，容易產生電晶體的臨界電壓的變動，典型的是臨界電壓的負向變動。此外，該陷阱能階會導致次臨界擺幅(S值)增大，該次臨界擺幅值示出當電晶體成為導通狀態時為了使汲極電流變化一個數量級而所需的閘極電壓。此外，上述電特性的變化不一，存在各電晶體電特性具有偏差的問題。因此，藉由作為閘極絕緣膜使用缺陷量少的氮化矽膜，並且在與半導體膜111接觸的區域設置含有氧的絕緣膜，可以減少臨界電壓的負向漂移，並且可以抑制S值的增大。
將閘極絕緣膜127的部分區域的厚度設定為5nm以上且400nm以下，較佳為10nm以上且300nm以下，更佳為50nm以上且250nm以下。
半導體膜111、半導體膜119以及半導體膜231較佳為使用氧化物半導體膜。該氧化物半導體膜可以採用非晶結構、單晶結構或多晶結構。此外，半導體膜111的部分區域的厚度為1nm以上且100nm以下，較佳為1nm以上且50nm以下，更佳為1nm以上且30nm以下， 最佳為3nm以上且20nm以下。
作為可以用於半導體膜111、半導體膜119以及半導體膜231的半導體，可以舉出能隙為2eV以上、較佳為2.5eV以上、更佳為3eV以上，且小於3.9eV、較佳為小於3.7eV、更佳為小於3.5eV的氧化物半導體。像這樣，藉由使用能隙寬的氧化物半導體，可以降低電晶體103的關態電流。另外，該氧化物半導體對可見光的穿透率較高，藉由將其用於電容元件105的一個電極，可以形成具有透光性的電容元件，而可以提高液晶顯示裝置等的像素的孔徑比。
另外，藉由使氧化物半導體膜成為n型，可以將氧化物半導體膜的光學能帶間隙設定為2.4eV以上且3.1eV以下或2.6eV以上且3.0eV以下。此外，例如，當作為用作半導體膜119的氧化物半導體膜使用原子數比為In：Ga：Zn=1：1：1的In-Ga-Zn類金屬氧化物時，其光學能帶間隙為3.15eV。另外，用於像素電極121等的銦錫氧化物的光學能帶間隙為3.7eV至3.9eV。因此，半導體膜119可以吸收在透過像素電極121的可見光中的包含能量最高的波長的光及紫外光。由於擔憂該包含能量最高的波長的光及紫外光會傷害眼睛，因此將具有透光性的電容元件105用於像素101，可以減少對眼睛的刺激。此外，電容元件105也可以不與像素101的全部區域重疊。藉由使電容元件105至少與像素101的一部分重疊，可以吸收可見光中的包含能量高的波長的光及紫外光。
可以用於半導體膜111、半導體膜119及半導體膜231的氧化物半導體較佳為至少包含銦(In)或鋅(Zn)。或者，較佳為包含In和Zn的兩者。此外，為了減少使用該氧化物半導體的電晶體的電特性的偏差，除了上述元素以外，較佳為還具有一種或多種穩定劑(stabilizer)。
作為穩定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
作為可以用於半導體膜111、半導體膜119以及半導體膜231的氧化物半導體，例如，可以使用：氧化銦；氧化錫；氧化鋅；含有兩種金屬的氧化物，如In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；含有三種金屬的氧化物，如In-Ga-Zn類氧化物(也記作IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-Zr-Zn類氧化物、In-Ti-Zn類氧化物、In-Sc-Zn類氧化物、In-Y-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、 In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；含有四種金屬的氧化物，如In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
在此，“In-Ga-Zn類氧化物”是指以In、Ga以及Zn為主要成分的氧化物，對In、Ga以及Zn的比例沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
另外，作為氧化物半導體，可以使用以InMO3(ZnO)m(m>0)表示的材料。注意，M表示選自Ga、Fe、Mn及Co中的一種或多種金屬元素或者用作上述穩定劑的元素。
例如，可以使用In：Ga：Zn=1：1：1(=1/3：1/3：1/3)、In：Ga：Zn=2：2：1(=2/5：2/5：1/5)或In：Ga：Zn=3：1：2(=1/2：1/6：1/3)的原子數比的In-Ga-Zn類金屬氧化物。或者，可以使用In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8)的原子數比的In-Sn-Zn類金屬氧化物。另外，金屬氧化物的原子數比作為誤差包括上述原子數比的±20%的變動。
但是，不侷限於此，可以根據所需要的半導體特性及電特性(場效移動率、臨界電壓等)使用具有適當的原子數比的材料。另外，較佳為採用適當的載子密度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間 距離、密度等，以得到所需要的半導體特性。例如，當使用In-Sn-Zn類氧化物時可以較容易地獲得較高的場效移動率。但是，當使用In-Ga-Zn類氧化物時也可以藉由降低塊體內缺陷密度來提高場效移動率。
作為包括電晶體103的源極電極和汲極電極中的一個的信號線109、包括電晶體103的源極電極和汲極電極的另一個的導電膜113以及佈線229和佈線233，使用可以應用於掃描線107、電容線115以及閘極電極227的材料，並可以以單層結構或疊層結構形成。
絕緣膜129及絕緣膜131例如可以使用氧化矽、氧氮化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn類金屬氧化物等氧化絕緣材料，並以單層結構或疊層結構形成。
將絕緣膜129的部分區域的厚度設定為5nm以上且150nm以下，較佳為5nm以上且50nm以下，更佳為10nm以上且30nm以下。此外，將絕緣膜131的部分區域的厚度設定為30nm以上且500nm以下，較佳為150nm以上且400nm以下。
較佳為絕緣膜129和絕緣膜131中的一者或兩者為其氧含量超過化學計量組成的氧化絕緣膜。由此，在防止氧從該氧化物半導體膜脫離的同時使包含在氧過剩區域中的氧擴散到氧化物半導體膜，從而可以填補氧缺陷。例如，藉由使用利用熱脫附譜分析(以下稱為TDS分析)測量的在100℃以上且700℃以下，較佳為100℃以上且500℃以下的加熱處理中的氧分子的釋放量為1.0×1018分 子/cm3以上的氧化絕緣膜，可以填補該氧化物半導體膜中的氧缺陷。另外，絕緣膜129和絕緣膜131中的一者或兩者也可以是部分存在其氧含量超過化學計量組成的區域(氧過剩區域)的氧化絕緣膜，藉由至少使與半導體膜111重疊的區域中存在氧過剩區域，可以防止氧從該氧化物半導體膜脫離並可以使氧過剩區域中的氧擴散到氧化物半導體膜中來填補氧缺陷。
當絕緣膜131是其氧含量超過化學計量組成的氧化絕緣膜時，絕緣膜129較佳是使氧透過的氧化絕緣膜。另外，在絕緣膜129中，從外部進入絕緣膜129的氧不都穿過絕緣膜129並擴散，也有留在絕緣膜129中的氧。此外，也有預先就包含在絕緣膜129中並且從絕緣膜129向外部擴散的氧。因此，絕緣膜129較佳為氧的擴散係數大的氧化絕緣膜。
另外，由於絕緣膜129接觸於作為半導體膜111及半導體膜231的氧化物半導體膜，所以較佳為其為不僅可以使氧透過，還可以使絕緣膜129與半導體膜111及半導體膜231之間的介面態密度降低的氧化絕緣膜。例如，較佳為絕緣膜129為缺陷密度比絕緣膜131膜中的缺陷密度低的氧化絕緣膜。具體地，利用電子自旋共振法測量的g值=2.001(E'-center)的自旋密度為3.0×1017spins/cm3以下，較佳為5.0×1016spins/cm3以下。另外，藉由電子自旋共振法測量的在g值=2.001處的自旋密度對應於絕緣膜129所包含的懸空鍵的量。
另外，絕緣膜129和絕緣膜131中的一者或兩者較佳為對氮具有阻擋性的絕緣膜。例如，形成為緻密的氧化絕緣膜可以使其對氮具有阻擋性，明確地說，較佳為採用以25℃使用0.5wt%的氟化氫酸時的蝕刻速度為10nm/分以下的氧化絕緣膜。
另外，當作為絕緣膜129和絕緣膜131中的一者或兩者採用氧氮化矽或氮氧化矽等含有氮的氧化絕緣膜時，較佳為以具有利用SIMS(Secondary Ion Mass Spectrometry：二次離子質譜分析法)得到的氮濃度為SIMS的檢出下限以上且低於3×1020atoms/cm3，更佳為1×1018atoms/cm3以上且1×1020atoms/cm3以下的區域的方式形成。如此，可以減少向電晶體103中的半導體膜111移動的氮的量。另外，由此可以減少含有氮的氧化絕緣膜自身的缺陷量。
另外，絕緣膜132例如可以使用氮氧化矽、氮化矽、氮化鋁、氮氧化鋁等氮化絕緣材料，並以單層結構或疊層結構形成。
作為絕緣膜132，也可以設置氫含量少的氮化絕緣膜。作為該氮化絕緣膜，例如可以使用利用TDS分析測量的氫分子的釋放量低於5.0×1021分子/cm3，較佳為低於3.0×1021分子/cm3，更佳為低於1.0×1021分子/cm3的氮化絕緣膜。
將絕緣膜132的部分區域的厚度設定為能夠抑制來自外部的氫或水等雜質侵入的厚度。例如，將其設 定為50nm以上且200nm以下，較佳為50nm以上且150nm以下，更佳為50nm以上且100nm以下。藉由設置絕緣膜132，由絕緣膜132阻擋碳等雜質，抑制雜質從外部移動到電晶體103的半導體膜111及電晶體223的半導體膜231，由此可以減少電晶體的電特性的偏差。
注意，當在半導體膜111、半導體膜119以及半導體膜231上設置的絕緣膜為一層時，較佳為設置絕緣膜131。此外，當絕緣膜為兩層時，較佳為從該半導體膜一側以絕緣膜131、絕緣膜132的順序設置。
另外，作為在半導體膜111、半導體膜119以及半導體膜231與像素電極121、導電膜241以及能夠同時形成的佈線等之間形成的絕緣膜，可以包含利用藉由使用有機矽烷氣體的CVD法(化學氣相沉積法)形成的氧化絕緣膜，典型的是氧化矽膜。
該氧化矽膜的厚度可以為300nm以上且600nm以下。作為有機矽烷氣體，可以使用四乙基矽氧烷(TEOS：化學式為Si(OC2H5)4)、四甲基矽烷(TMS：化學式為Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)、三(二甲胺基)矽烷(SiH(N(CH3)2)3)等含有矽的化合物。
藉由利用有機矽烷氣體的CVD法形成該氧化矽膜，可以提高形成在基板102上的元件部表面的平坦性。其結果是，即使不設置由有機樹脂形成的平坦化膜，也 可以減少液晶的配向無序，可以減少漏光，並可以提高對比。當然，也可以使用有機樹脂代替該氧化矽膜，還可以使用包括該氧化矽膜和有機樹脂的疊層。
像素電極121及導電膜241可以使用銦錫氧化物、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等具有透光性的導電材料來形成。
接著，說明本實施方式所示的像素101所包含的各構成要素。
圖4A示出上述像素101的電路圖的一個例子。像素101包括：電晶體103；電容元件105；以及液晶元件108。電晶體103的閘極電極電連接到掃描線107，源極電極和汲極電極中的一個電連接到信號線109，源極電極和汲極電極中的另一個電連接到電容元件105的一個電極及液晶元件108的一個電極(像素電極)。此外，電容元件105的另一個電極電連接到電容線115，液晶元件108的另一個電極(反電極)電連接到對反電極供應反電位的佈線。
液晶元件108是利用由形成有電晶體103及像素電極的基板與對置的基板(例如形成有反電極的基板)夾住的液晶的光學調變作用控制光的透過或非透過的元件。此外，液晶的光學調變作用由施加到液晶的電場(包括縱向電場或斜向電場)控制。此外，當在同一基板上形成 像素電極及反電極(也稱為共用電極)時，施加到液晶的電場成為橫向電場。
另外，圖4B示出像素101的詳細的電路圖的一個例子。如圖4B及圖2所示，電晶體103包括：包括閘極電極的掃描線107；包括源極電極和汲極電極中的一個的信號線109；以及包括源極電極和汲極電極中的另一個的導電膜113。
在電容元件105中，將連接到電容線115的半導體膜119用作一個電極。此外，將連接到包括源極電極和汲極電極中的另一個的導電膜113的像素電極121用作另一個電極。另外，將設置在半導體膜119與像素電極121之間的絕緣膜129、絕緣膜131以及絕緣膜132用作介電膜。
液晶元件108包括：像素電極121；反電極154；以及設置於像素電極121與反電極154之間的液晶層。
在電容元件105中，即使半導體膜119的結構與半導體膜111的結構相同，半導體膜119也用作電容元件105的電極。這是因為可以將像素電極121用作閘極電極，可以將絕緣膜129、絕緣膜131以及絕緣膜132用作閘極絕緣膜，可以將電容線115用作源極電極或汲極電極，其結果是，可以使電容元件105與電晶體同樣地工作，而使半導體膜119成為導通狀態。因此，可以將半導體膜119用作電容元件105的一個電極。
接著，參照圖5A和圖5B、圖6A和圖6B說明圖1及圖2所示的半導體裝置的製造方法。
首先，在基板102上形成氮化絕緣膜110。接著，在該氮化絕緣膜上形成掃描線107、電容線115以及閘極電極227。接著，以覆蓋掃描線107、電容線115以及閘極電極227的方式形成閘極絕緣膜127。並且，在閘極絕緣膜127中設置開口123(參照圖1)，使電容線115的一部分及氮化絕緣膜110的一部分露出。
接著，在閘極絕緣膜127上分別形成如下膜：在閘極絕緣膜127與掃描線107重疊的區域形成的半導體膜111；以覆蓋開口123的方式形成的半導體膜119；以及在閘極絕緣膜127與閘極電極227重疊的區域形成的半導體膜231(參照圖5A)。
氮化絕緣膜110可以使用上述材料形成。該氮化絕緣膜可以利用蒸鍍法、CVD法、濺射法、旋塗法等各種成膜方法。
可以使用上述材料形成導電膜，並在該導電膜上形成遮罩，利用該遮罩進行加工來形成掃描線107、電容線115以及閘極電極227。該導電膜可以使用蒸鍍法、CVD法、濺射法、旋塗法等各種成膜方法。另外，對上述導電膜的厚度沒有特別的限制，可以根據形成時間及所希望的電阻率等而決定。該遮罩例如可以是利用光微影製程形成的光阻遮罩。另外，該導電膜的加工可以採用乾蝕刻和濕蝕刻中的一者或兩者。
閘極絕緣膜127可以使用上述材料並利用CVD法或濺射法等各種成膜方法形成。
此外，當作為閘極絕緣膜127使用氧化鎵時，可以利用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法形成。
在閘極絕緣膜127上的指定區域中形成遮罩，利用該遮罩進行加工可以形成開口123。此外，該遮罩的形成及該加工可以與掃描線107、電容線115及閘極電極227同樣地進行。
可以使用上述氧化物半導體形成氧化物半導體膜，並在該氧化物半導體膜上形成遮罩，利用該遮罩進行加工來形成半導體膜111、半導體膜119以及半導體膜231。該氧化物半導體膜可以使用濺射法、塗敷法、脈衝雷射蒸鍍法、雷射燒蝕法等形成。藉由使用印刷法，可以將元件分離的半導體膜111及半導體膜119直接形成在閘極絕緣膜127上。當利用濺射法形成該氧化物半導體膜時，作為生成電漿的電源裝置可以適當地使用RF電源裝置、AC電源裝置或DC電源裝置等。作為濺射氣體，可以適當地使用稀有氣體(典型地為氬)、氧氣體、稀有氣體及氧的混合氣體。此外，當採用稀有氣體及氧的混合氣體時，較佳為增高氧相對於稀有氣體的氧氣比例。另外，根據所形成的氧化物半導體膜的組成而適當地選擇靶材，即可。另外，該遮罩例如可以使用利用光微影製程形成的光阻遮罩。此外，該氧化物半導體膜的加工可以使用乾蝕刻和 濕蝕刻中的一者或兩者來進行。以能夠蝕刻為所希望的形狀的方式，根據材料適當地設定蝕刻條件(蝕刻氣體、蝕刻劑、蝕刻時間、溫度等)。
另外，上述氧化物半導體膜也可以利用CVD法來形成。作為CVD法，可以使用MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法等熱CVD法。
熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到處理室內，將處理室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上發生反應。
另外，可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。為了防止多種源氣體混合，例如，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體用作載子氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以利用真空抽氣將第一源氣體排出來代替引入惰性氣體 ，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋率良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於形成微型電晶體。
例如，當形成InGaZnOX(X>0)膜時，使用三甲基銦、三甲基鎵及二甲基鋅。另外，三甲基銦的化學式為In(CH3)3。另外，三甲基鎵的化學式為Ga(CH3)3。另外，二甲基鋅的化學式為Zn(CH3)2。另外，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在利用ALD法形成In-Ga-Zn-O膜時，依次反復引入In(CH3)3氣體和O3氣體形成InO2層，然後同時引入Ga(CH3)3氣體和O3氣體形成GaO層，之後同時引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-In-O層、Zn-In-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行鼓泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體。此外，也可以使 用Ga(C2H5)3氣體代替Ga(CH3)3氣體。還可以使用In(C2H5)3氣體代替In(CH3)3氣體。另外，也可以使用Zn(CH3)2氣體。
較佳為在形成半導體膜111、半導體膜119以及半導體膜231之後進行加熱處理，來使作為半導體膜111、半導體膜119以及半導體膜231的氧化物半導體膜脫氫化或脫水化。作為該加熱處理的溫度，典型地為150℃以上且低於基板的應變點，較佳為200℃以上且450℃以下，更佳為300℃以上且450℃以下。另外，也可以對被加工為半導體膜111、半導體膜119以及半導體膜231之前的氧化物半導體膜進行該加熱處理。
在該加熱處理中，加熱處理裝置不限於電爐，還可以使用藉由諸如來自被加熱的氣體等媒介的熱傳導或熱輻射來加熱被處理物的裝置。例如，可以使用GRTA(Gas Rapid Thermal Anneal：氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal：燈快速熱退火)裝置等RTA(Rapid Thermal Anneal：快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。
該加熱處理可以在氮、氧、超乾燥空氣(水含量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。另外，較佳 為上述氮、氧、超乾燥空氣或稀有氣體中不含氫、水等。也可以在惰性氣體氛圍中進行加熱之後在氧氣氛圍中進行加熱。另外，較佳為將處理時間設定為3分鐘至24小時。
另外，藉由該加熱處理，可以促進氮化絕緣膜110所含的氮及氫向半導體膜119擴散，並可以進一步降低半導體膜119的電阻。
另外，當在基板102與氮化絕緣膜110之間設置絕緣膜時，作為該絕緣膜可以使用氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等。此外，藉由作為該絕緣膜使用氮化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁等，可以抑制典型為鹼金屬、水、氫等來自基板102的雜質擴散到半導體膜111、半導體膜119以及半導體膜231。該絕緣膜可以利用濺射法或CVD法形成。
接著，形成包括電晶體103的源極電極和汲極電極中的一個的信號線109、包括電晶體103的源極電極和汲極電極中的另一個的導電膜113、佈線229以及佈線233(參照圖5B)。
可以使用能夠用於掃描線107、電容線115以及閘極電極227的材料形成導電膜，並在該導電膜上形成遮罩，利用該遮罩進行加工來形成信號線109、導電膜113、佈線229以及佈線233。此外，該遮罩的形成及該加工可以與掃描線107、電容線115及閘極電極227同樣地進行。
接著，在半導體膜111、半導體膜119、半導體膜231、信號線109、導電膜113、佈線229、佈線233以及閘極絕緣膜127上形成絕緣膜129、絕緣膜131以及絕緣膜132(參照圖6A)。此外，較佳為連續形成絕緣膜129、絕緣膜131及絕緣膜132。藉由連續地形成上述絕緣膜，可以抑制雜質混入絕緣膜129、絕緣膜131及絕緣膜132的各介面。
可以使用上述材料並利用CVD法或濺射法等各種成膜方法來形成絕緣膜129、絕緣膜131及絕緣膜132。
當作為絕緣膜129採用與半導體膜111之間的介面態密度低的氧化絕緣膜時，可以利用如下條件形成絕緣膜129。注意，這裡對作為該氧化絕緣膜形成氧化矽膜或氧氮化矽膜的情況進行說明。該形成條件為：將設置於電漿CVD設備的被真空排氣的處理室內的基板的溫度保持於180℃以上且400℃以下，較佳為200℃以上且370℃以下，向處理室中引入為源氣體的包含矽的沉積氣體及氧化性氣體，並將處理室內的壓力設定為20Pa以上且250Pa以下，較佳為40Pa以上且200Pa以下，對設置於處理室內的電極供應高頻電力。
作為包含矽的沉積氣體的典型例子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
另外，藉由使氧化性氣體量為包含矽的沉積 氣體的100倍以上，可以在減少絕緣膜129中的氫含量的同時減少絕緣膜129中的懸空鍵。從絕緣膜131擴散的氧有時被絕緣膜129中的懸空鍵俘獲，因此當絕緣膜129中的懸空鍵減少時，絕緣膜131中的氧可以高效地擴散到半導體膜111及半導體膜231中，從而可以填補作為半導體膜111及半導體膜231的氧化物半導體膜中的氧缺陷。其結果是，可以減少混入該氧化物半導體膜中的氫含量並可以減少氧化物半導體膜中的氧缺陷。
當作為絕緣膜131採用上述包括氧過剩區域的氧化絕緣膜或其氧含量超過化學計量組成的氧化絕緣膜時，可以利用如下形成條件形成絕緣膜131。注意，這裡對作為該氧化絕緣膜形成氧化矽膜或氧氮化矽膜的情況進行說明。作為該形成條件，可以舉出如下一個例子：將設置於電漿CVD設備的被真空排氣的處理室內的基板的溫度保持於180℃以上且260℃以下，較佳為180℃以上且230℃以下，向處理室中引入源氣體並使處理室內的壓力為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，對設置於處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻電力。
作為絕緣膜131的源氣體可以使用能夠應用於絕緣膜129的源氣體。
作為絕緣膜131的形成條件，藉由在上述壓力的處理室中供應上述功率密度的高頻電力，在電漿中源 氣體的分解效率得到提高，氧自由基增加，而促進源氣體的氧化，因此絕緣膜131中的氧含量比化學計量組成多。然而，在基板溫度是上述形成條件的溫度的情況下，由於矽與氧的鍵合力低，因此因加熱而使氧的一部分脫離。由此，可以形成其氧含量超過化學計量組成且藉由加熱使氧的一部分脫離的氧化絕緣膜。此外，在半導體膜111上設置有絕緣膜129。因此，在絕緣膜131的形成製程中絕緣膜129用作半導體膜111的保護膜。其結果是，使用功率密度高的高頻功率形成絕緣膜131，也可以抑制對半導體膜111及半導體膜231造成的損傷。
另外，藉由將絕緣膜131的厚度形成得較厚，可以使因加熱而脫離的氧的量增多，因此較佳為將絕緣膜131形成為厚於絕緣膜129的膜。藉由設置絕緣膜129，即使將絕緣膜131形成得較厚也可以實現良好的覆蓋率。
當作為絕緣膜132形成氫含量少的氮化絕緣膜時，可以使用如下條件形成絕緣膜132。注意，這裡對作為該氮化絕緣膜形成氮化矽膜的情況進行說明。作為該形成條件，可以舉出如下一個例子：將設置於電漿CVD設備的被真空排氣的處理室內的基板的溫度保持於80℃以上且400℃以下，較佳為200℃以上且370℃以下，向處理室中引入源氣體，並將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，對設置於處理室內的電極供應高頻電力。
作為絕緣膜132的源氣體，較佳為使用包含 矽的沉積氣體、氮及胺。作為包含矽的沉積氣體的典型例子，可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。另外，較佳為使氮的流量為胺的流量的5倍以上且50倍以下，更佳為10倍以上且50倍以下。藉由作為源氣體使用胺，可以促進含有矽的沉積氣體及氮的分解。這是因為如下緣故：胺因電漿能或熱能而離解，離解時產生的能量有助於含有矽的沉積氣體分子的鍵合及氮分子的鍵合的分解。由此，可以形成氫含量少且能夠抑制來自外部的氫或水等雜質侵入的氮化矽膜。
較佳的是，在至少形成絕緣膜131之後進行加熱處理，使包含在絕緣膜129或絕緣膜131中的過剩氧擴散到半導體膜111及半導體膜231，由此填補作為半導體膜111及半導體膜231的氧化物半導體膜中的氧缺陷。該加熱處理可以參照進行半導體膜111及半導體膜231的脫氫化或脫水化的加熱處理的詳細內容適當地進行。
接著，在絕緣膜129、絕緣膜131以及絕緣膜132與導電膜113重疊的區域中形成到達導電膜113的開口117(參照圖1)。開口117可以與開口123同樣地形成。
接著，藉由形成像素電極121及導電膜241，可以製造圖1、圖2所示的半導體裝置(參照圖6B)。像素電極121可以藉由如下方法形成：使用上述列舉的材料形成藉由開口117與導電膜113接觸的導電膜，在該導電膜上形成遮罩，並利用該遮罩進行加工而形成。另外，該遮罩的形成及該加工可以與掃描線107及電容線115同樣地 進行。
另外，在本發明的一個方式的半導體裝置中，可以適當地改變作為構成電容元件的一個電極的半導體膜119與電容線115的連接。例如，如圖7的電容元件105的剖面圖所示，也可以使用導電膜125將電容線115與半導體膜119連接。此時，導電膜125可以與如下膜同時形成：包括電晶體103的源極電極和汲極電極中的一個的信號線109、包括電晶體103的源極電極和汲極電極中的另一個的導電膜113、佈線229以及佈線233。
另外，在本發明的一個方式的半導體裝置中，設置在像素內的電晶體的形狀不侷限於圖1及圖2所示的電晶體的形狀，而可以適當地改變。例如，電晶體也可以是如下形狀：包括在信號線109中的源極電極和汲極電極中的一個為U字型(C字型、日語片假名“”字型或馬蹄型)，並且圍繞包括源極電極和汲極電極中的另一個的導電膜的形狀。藉由採用上述形狀，即使電晶體的面積較小，也可以確保足夠的通道寬度，由此可以增加電晶體的開啟時流過的汲極電流(也稱為通態電流)量。
另外，在上述像素101中，雖然作為電晶體示出通道蝕刻型電晶體，但是也可以使用如圖8所示的通道保護型電晶體。藉由設置通道保護膜150，半導體膜111的表面不暴露於在形成信號線及導電膜的製程中使用的蝕刻劑及蝕刻氣體，從而可以減少半導體膜111與通道保護膜之間的雜質。由此，可以減少電晶體的源極電極及 汲極電極之間流過的洩漏電流。另外，可以將通道保護型電晶體用於第一驅動電路104及第二驅動電路106。
此外，在上述所示的像素101中，雖然作為電晶體示出具有一個閘極電極的電晶體，但是也可以使用具有夾著半導體膜111而對置的兩個閘極電極的電晶體。此外，作為具有兩個閘極電極的電晶體的結構，例如，可以參照圖2所示的用於第一驅動電路104的具有閘極電極227及導電膜241的電晶體。
上述具有兩個閘極電極的電晶體在本實施方式所說明的電晶體103的絕緣膜132上具有導電膜。導電膜至少重疊於半導體膜111的通道形成區。藉由將導電膜設置在重疊於半導體膜111的通道形成區的位置，較佳為將導電膜的電位設定為輸入到信號線109的視訊訊號的最低電位。由此，在對置於導電膜的半導體膜111的表面上可以控制在源極電極與汲極電極之間流過的電流，可以減少電晶體的電特性的偏差。此外，藉由設置導電膜，可以減輕周圍的電場的變化給半導體膜111帶來的影響，而可以提高電晶體的可靠性。
上述導電膜可以使用與掃描線107、信號線109、像素電極121等同樣的材料及方法而形成。
如上所述，作為電容元件的一個電極，藉由使用在與包括在電晶體中的半導體膜相同的形成製程中形成的半導體膜，可以製造具有在提高孔徑比的同時能夠增大電荷容量的電容元件的半導體裝置。由此，可以得到顯 示品質優良的半導體裝置。
另外，藉由以接觸於氮化絕緣膜的方式形成用作上述電容元件的一個電極的半導體膜，可以使雜質從氮化絕緣膜擴散到半導體膜，並可以高效率地使半導體膜成為n型。此外，由於為了使半導體膜接觸於氮化絕緣膜而形成的開口可以與在閘極電極和其他佈線連接等時所需的到達閘極絕緣膜中的開口使用相同的製程來形成，因此不增加遮罩的個數。
另外，由於包括在電晶體中的半導體膜的氧化物半導體膜的氧缺陷得到減少且氫等雜質被減少，因此本發明的一個方式的半導體裝置成為具有良好的電特性的半導體裝置。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式2
在本實施方式中，說明在上述實施方式所說明的包括在半導體裝置中的電晶體及電容元件中，可以用於作為半導體膜的氧化物半導體膜的一個方式。
氧化物半導體可以處於非單晶狀態。非單晶例如包括CAAC(C Axis Aligned Crystal；c軸配向結晶)、多晶、微晶、或非晶部。
氧化物半導體也可以具有CAAC。注意，將包括CAAC的氧化物半導體稱為CAAC-OS(c-axis aligned crystalline oxide semiconductor：c軸配向結晶氧化物半導體)。
有時可以在使用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS時確認到結晶部。另外，在大多情況下，在TEM的觀察影像中，包含在CAAC-OS中的結晶部的尺寸為能夠容納在一個邊長為100nm的立方體內的尺寸。此外，在使用TEM觀察CAAC-OS時，有時無法明確地確認到結晶部與結晶部之間的邊界。此外，在使用TEM觀察CAAC-OS時，有時無法明確地確認到晶界(grain boundary)。CAAC-OS不具有明確的晶界，所以不容易產生雜質的偏析。另外，CAAC-OS不具有明確的晶界，所以缺陷態密度很少變高。另外，CAAC-OS不具有明確的晶界，所以電子移動率的低下較小。
CAAC-OS具有多個結晶部，有時在該多個結晶部中c軸在平行於形成有CAAC-OS的表面的法線向量或CAAC-OS的表面的法線向量的方向上一致。因此，使用X射線繞射(XRD：X-Ray Diffraction)裝置，並且利用Out-of-plane法來分析CAAC-OS，有時在2θ為31°附近觀察到峰值。在InGaZnO4的結晶中，2θ為31°附近的峰值示出其配向於(009)面。此外，CAAC-OS在2θ為36°附近出現峰值。在ZnGa2O4的結晶中，2θ為36°附近的峰值示出其配向於(222)面。較佳的是，在CAAC-OS中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰 值。
另外，CAAC-OS在不同的結晶部間，有時a軸及b軸的方向不同。在具有InGaZnO4的結晶的CAAC-OS中使用XRD裝置並採用使X線從垂直於c軸的方向入射的in-plane法進行分析，有時出現2θ為56°附近的峰值。2θ為56°附近的峰值表示InGaZnO4的結晶的(110)面。在此，當以將2θ固定在56°附近並以表面的法線向量為軸(Φ軸)的條件下使樣本旋轉來進行分析(Φ掃描)時，在a軸及b軸的方向一致的單晶氧化物半導體中出現六個對稱性峰值，而在CAAC-OS中不出現明顯的峰值。
如上所述，在CAAC-OS中，有時c軸配向且a軸或/及b軸在宏觀上不一致。
另外，有時在CAAC-OS的電子繞射圖案中，觀察到斑點(亮點)。注意，尤其將使用電子束徑為10nmΦ以下或5nmΦ以下的電子線而得到的電子繞射圖案稱為奈米束電子繞射圖案。
圖10A是包括CAAC-OS的樣本的奈米束電子繞射圖案。在此，將樣本沿著垂直於形成有CAAC-OS的表面的方向截斷，將其薄片化以使其厚度為40nm左右。此外，在此使電子束徑為1nmΦ的電子線從垂直於樣本的截斷面的方向入射。藉由圖10A可知，在CAAC-OS的奈米束電子繞射圖案中可以觀察到斑點。
在包括在CAAC-OS中的結晶部中，c軸在平行於形成有CAAC-OS的表面的法線向量或CAAC-OS的 表面的法線向量的方向上一致。並且，當從垂直於ab面的方向看時金屬原子排列為三角形或六角形，且當從垂直於c軸的方向看時，金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外，在不同結晶部之間a軸和b軸的方向可以不同。在本說明書中，“垂直”的用語包括80°到100°的範圍，較佳為包括85°到95°的範圍。並且，“平行”的用語包括-10°到10°的範圍，較佳為包括-5°到5°的範圍。
因為包括在CAAC-OS中的結晶部的c軸在平行於形成有CAAC-OS的表面的法線向量或CAAC-OS的表面的法線向量的方向上一致，所以有時根據CAAC-OS的形狀(形成有CAAC-OS的表面的剖面形狀或CAAC-OS的表面的剖面形狀)c軸的方向可以彼此不同。另外，結晶部在成膜時或在成膜後藉由諸如加熱處理等晶化處理而形成。因此，結晶部的c軸在平行於形成有CAAC-OS的表面的法線向量或CAAC-OS的表面的法線向量的方向上一致。
CAAC-OS有時可以藉由降低雜質濃度來形成。在此，雜質是指氫、碳、矽以及過渡金屬元素等氧化物半導體的主要成分以外的元素。特別是，矽等元素與氧的鍵合力比構成氧化物半導體的金屬元素與氧的鍵合力強。因此，當該元素從氧化物半導體奪取氧時，有時打亂氧化物半導體的原子排列，使結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大 ，所以有時會打亂氧化物半導體的原子排列，導致氧化物半導體的結晶性下降。因此，CAAC-OS是雜質濃度低的氧化物半導體。此外，包含在氧化物半導體中的雜質有時成為載子發生源。
另外，在CAAC-OS中，結晶部的分佈也可以不均勻。例如，在CAAC-OS的形成過程中，在從氧化物半導體的表面一側進行結晶生長的情況下，有時氧化物半導體的表面附近的結晶部所占的比例高於形成有氧化物半導體的表面附近的結晶部所占的比例。此外，當雜質混入到CAAC-OS時，有時會使該雜質混入區中的結晶部的結晶性降低。
另外，CAAC-OS可以藉由降低缺陷態密度形成。在氧化物半導體中，氧缺陷是缺陷能階。氧缺陷有時成為陷阱能階或因俘獲氫而成為載子發生源。為了形成CAAC-OS，重要的是不在氧化物半導體中產生氧缺陷。因此，CAAC-OS是缺陷態密度低的氧化物半導體。或者，CAAC-OS是氧缺陷少的氧化物半導體。
將雜質濃度低且缺陷態密度低(氧缺陷的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體具有較少的載子發生源，因此有時可以降低其載子密度。因此，有時將該氧化物半導體用於通道形成區的電晶體很少具有負臨界電壓(也稱為常開啟特性)。此外，高純度本質或實質上高純度本質的氧化物半導體具有較低的缺陷態密度， 因此有時其陷阱態密度也變低。因此，有時將該氧化物半導體用於通道形成區的電晶體的電特性變動小，而成為可靠性高的電晶體。此外，被氧化物半導體的陷阱能階俘獲的電荷直到被釋放為止需要較長的時間，有時像固定電荷那樣動作。因此，有時將陷阱態密度高的氧化物半導體用於通道形成區的電晶體的電特性不穩定。
另外，在使用高純度本質或實質上高純度本質的CAAC-OS的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
CAAC-OS例如可以藉由使用DC電源的濺射法來形成。
氧化物半導體可以處於多晶狀態。注意，將包括多晶的氧化物半導體稱為多晶氧化物半導體。多晶氧化物半導體包括多個晶粒。
在使用TEM觀察的多晶氧化物半導體的影像中，有時可以觀察到晶粒。多晶氧化物半導體所包括的晶粒在使用TEM的觀察影像中，在大多數情況下，粒徑為2nm以上且300nm以下、3nm以上且100nm以下或5nm以上且50nm以下。此外，在使用TEM觀察的多晶氧化物半導體的影像中，有時可以確認到晶粒與晶粒之間的邊界。此外，例如在使用TEM觀察的多晶氧化物半導體的影像中，有時可以確認到晶界。
多晶氧化物半導體具有多個晶粒，該多個晶粒有時配向不同。此外，多晶氧化物半導體使用XRD裝 置並採用out-of-plane法進行分析，有時出現表示配向的2θ為31°附近的峰值或表示多種配向的多個峰值。此外，多晶氧化物半導體在利用電子繞射而得到的圖案中，有時觀察到斑點。
因為多晶氧化物半導體具有較高的結晶性，所以有時具有較高的電子移動率。因此，將多晶氧化物半導體用於通道形成區的電晶體具有較高的場效移動率。注意，多晶氧化物半導體有時在晶界產生雜質的偏析。此外，多晶氧化物半導體的晶界成為缺陷能階。由於多晶氧化物半導體的晶界有時成為載子發生源、陷阱能階，因此有時與將CAAC-OS用於通道形成區的電晶體相比，將多晶氧化物半導體用於通道形成區的電晶體的電特性變動較大，且可靠性較低。
多晶氧化物半導體可以使用高溫加熱處理或雷射處理來形成。
氧化物半導體膜例如可以處於微晶狀態。注意，將包括微晶的氧化物半導體稱為微晶氧化物半導體。
在使用TEM觀察的微晶氧化物半導體的影像中，有時無法明確地確認到結晶部。微晶氧化物半導體層中含有的結晶部的尺寸在大多數情況下為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將1nm以上且10nm以下的微晶稱為奈米晶(nc：nanocrystal)。將具有奈米晶的氧化物半導體稱為nc-OS(nanocrystalline Oxide Semiconductor)。此外，在使用TEM觀察的nc-OS 的影像中，有時無法明確地確認到結晶部與結晶部之間的邊界。此外，在使用TEM觀察的nc-OS的影像中，由於不具有明確的晶界，所以很少產生雜質的偏析。另外，nc-OS不具有明確的晶界，所以缺陷態密度很少變高。另外，nc-OS不具有明確的晶界，所以電子移動率的低下較小。
nc-OS在微小區域(例如1nm以上且10nm以下的區域)中有時其原子排列具有週期性。此外，nc-OS在結晶部與結晶部之間沒有規律性，所以有時在宏觀上觀察不到原子排列的週期性，或者有時觀察不到長程有序。因此，根據分析方法，有時無法辨別nc-OS與非晶氧化物半導體。例如使用XRD裝置，並且利用電子束徑比結晶部大的X射線的Out-of-plane法來分析nc-OS，有時檢測不到表示配向的峰值。此外，nc-OS在使用電子束徑比結晶部大(例如20nmΦ以上或50nmΦ以上)的電子線而得到的電子繞射圖案中，有時可以觀察到光暈圖案。此外，nc-OS在使用其電子束徑與結晶部大小相同或比結晶部小(例如10nmΦ以下或5nmΦ以下)的電子線而得到的奈米束電子繞射圖案中，有時可以觀察到斑點。此外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的亮度高的區域。此外，在nc-OS的奈米束電子繞射圖案中，有時在該區域內觀察到多個斑點。
圖10B是包括nc-OS的樣本的奈米束電子繞射圖案的一個例子。在此，將樣本沿著垂直於形成有nc- OS的表面的方向截斷，將其薄片化以使其厚度為40nm左右。此外，在此使電子束徑為1nmΦ的電子線從垂直於樣本的截斷面的方向入射。藉由圖10B可知，在nc-OS的奈米束電子繞射圖案中可以觀察到如圓圈那樣的亮度高的區域，並且在該區域中觀察到多個斑點。
由於有時nc-OS在微小區域中原子排列具有週期性，因此其缺陷態密度比非晶氧化物半導體低。注意，由於nc-OS的結晶部與結晶部之間沒有規律性，因此與CAAC-OS相比，有時nc-OS的缺陷態密度變高。
因此，CAAC-OS相比，有時nc-OS的載子密度較高。載子密度較高的氧化物半導體有時電子移動率較高。因此，將nc-OS用於通道形成區的電晶體有時具有較高的場效移動率。注意，因為與CAAC-OS相比，nc-OS的缺陷態密度較高，所以有時陷阱態密度也變高。因此，有時與將CAAC-OS用於通道形成區的電晶體相比，將nc-OS用於通道形成區的電晶體的電特性變動較大，且可靠性較低。注意，因為nc-OS即使包含較多量的雜質也可以形成，所以nc-OS比CAAC-OS更容易形成，有時可以根據用途適當地使用。另外，也可以藉由使用AC電源的濺射法等成膜方法來形成nc-OS。由於使用AC電源的濺射法可以在大尺寸基板上均勻地成膜，因此，具有將nc-OS用於通道形成區的電晶體的半導體裝置的生產性較高。
氧化物半導體可以包括非晶部。注意，將包括非晶部的氧化物半導體稱為非晶氧化物半導體。非晶氧 化物半導體具有無秩序的原子排列且不具有結晶部。或者，非晶氧化物半導體具有像石英那樣的無定形狀態，其原子排列沒有規律性。
例如，在使用TEM觀察的非晶氧化物半導體的影像中，有時無法觀察到結晶部。
非晶氧化物半導體例如在使用XRD裝置並採用out-of-plane法進行分析時，有時檢測不到表示配向的峰值。此外，非晶氧化物半導體在利用電子繞射而得到的圖案中，有時觀察到光暈圖案。此外，非晶氧化物半導體在利用奈米束電子繞射而得到的圖案中，有時觀察不到斑點，而觀察到光暈圖案。
非晶氧化物半導體可以藉由包含高濃度的氫等雜質來形成。因此，非晶氧化物半導體是包含高濃度的雜質的氧化物半導體。
當高濃度的雜質包含在氧化物半導體中時，有時在氧化物半導體中形成氧缺陷等缺陷能階。因此，雜質濃度高的非晶氧化物半導體的缺陷能階較高。此外，因為非晶氧化物半導體的結晶性較低，所以與CAAC-OS或nc-OS相比缺陷態密度較高。
因此，有時非晶氧化物半導體與nc-OS相比，載子密度更高。因此，將非晶氧化物半導體用於通道形成區的電晶體有時成為常開啟電特性。因此，有時可以適當地將其用於需要常開啟電特性的電晶體。因為非晶氧化物半導體的缺陷態密度高，所以有時陷阱態密度也變高。 因此，有時與將CAAC-OS或nc-OS用於通道形成區的電晶體相比，將非晶氧化物半導體用於通道形成區的電晶體的電特性變動較大，且可靠性較低。注意，因為即使利用有可能包含多量的雜質的成膜方法也可以形成非晶氧化物半導體，所以非晶氧化物半導體較容易形成，有時可以根據用途適當地使用。例如，可以利用旋塗法、溶膠-凝膠法、浸漬法、噴射法、絲網印刷法、接觸印刷法、噴墨法、輥塗法、霧化CVD法(mist CVD method)等成膜方法來形成非晶氧化物半導體。因此，具有將非晶氧化物半導體用於通道形成區的電晶體的半導體裝置的生產性較高。
另外，氧化物半導體也可以是包括CAAC-OS、多晶氧化物半導體、微晶氧化物半導體和非晶氧化物半導體中的兩種以上的混合膜。混合膜例如有時包括非晶氧化物半導體的區域、微晶氧化物半導體的區域、多晶氧化物半導體的區域和CAAC-OS的區域中的兩種以上的區域。此外，混合膜例如有時具有非晶氧化物半導體的區域、微晶氧化物半導體的區域、多晶氧化物半導體的區域和CAAC-OS的區域中的兩種以上的區域的疊層結構。
氧化物半導體例如可以處於單晶狀態。注意，將包括單晶的氧化物半導體稱為單晶氧化物半導體。
例如，因為單晶氧化物半導體的雜質濃度低且缺陷態密度低(氧缺陷少)，所以可以降低載子密度。因此，將單晶氧化物半導體用於通道形成區的電晶體很少成為常開啟電特性。此外，因為單晶氧化物半導體的缺陷態 密度低，所以陷阱態密度有時也變低。因此，有時將該單晶氧化物半導體用於通道形成區的電晶體的電特性變動小，而成為可靠性高的電晶體。
氧化物半導體有時缺陷越少其密度越高。此外，氧化物半導體有時結晶性越高其密度越高。此外，氧化物半導體例如氫等雜質的濃度越低其密度越高。此外，單晶氧化物半導體的密度有時比CAAC-OS的密度高。此外，CAAC-OS的密度有時比微晶氧化物半導體的密度高。此外，多晶氧化物半導體的密度有時比微晶氧化物半導體的密度高。此外，微晶氧化物半導體的密度有時比非晶氧化物半導體的密度高。
另外，為了形成CAAC-OS膜，較佳為採用如下條件。
藉由減少成膜時的雜質混入，可以抑制因雜質導致的結晶狀態的損壞。例如，降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，降低成膜氣體中的雜質濃度即可。明確而言，使用露點為-80℃以下，較佳為-100℃以下的成膜氣體。
另外，藉由提高成膜時的形成CAAC-OS膜的面的加熱溫度(例如，基板加熱溫度)，在濺射粒子到達形成CAAC-OS膜的面之後發生濺射粒子的遷移。明確而言，在將形成CAAC-OS膜的面溫度設定為100℃以上且740℃以下，較佳為150℃以上且500℃以下的狀態下進行成膜。
另外，較佳為藉由增高成膜氣體中的氧比例並對電力進行最佳化，來減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上，較佳為設定為100vol.%。
下面，作為濺射靶材的一個例子示出In-Ga-Zn-O化合物靶材。
藉由將InOX粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數混合，並進行加壓處理，然後在1000℃以上且1500℃以下的溫度下進行加熱處理，由此得到多晶的In-Ga-Zn類金屬氧化物靶材。此外，也可以在冷卻(放冷)或加熱的同時進行該加壓處理。另外，X、Y及Z為任意正數。在此，InOx粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2：2：1、8：4：3、3：1：1、1：1：1、4：2：3或3：1：2等。另外，粉末的種類及其混合莫耳數比可以根據所製造的濺射靶材適當地改變。
在此，表1示出結晶狀態下的氧化物半導體(表示為OS)與矽(表示為Si)之間的對比。
作為氧化物半導體的結晶狀態，例如有表1所示的非晶氧化物半導體(a-OS、a-OS：H)、微晶氧化物半導體(nc-OS、μc-OS)、多晶氧化物半導體(多晶OS)、連續結晶氧化物半導體(CAAC-OS)、單晶氧化物半導體(單晶OS)等。另外，作為矽的結晶狀態，例如有表1所示的非晶矽(a-Si、a-Si：H)、微晶矽(nc-Si、μc-Si)、多晶矽(多晶Si)、連續結晶矽(CG(Continuous Grain)Si)、單晶矽(單晶Si)等。
當對各結晶狀態下的氧化物半導體進行使用將電子束徑收斂於10nmΦ以下的電子線的電子繞射(奈米束電子繞射)時，觀察到下面所示的電子繞射圖案(奈米束電子繞射圖案)。在非晶氧化物半導體中觀察到光暈圖案(也稱為暈圈或光暈)。在微晶氧化物半導體中觀察到斑點 或/及環形圖案。在多晶氧化物半導體中觀察到斑點。在連續結晶氧化物半導體中觀察到斑點。在單晶氧化物半導體中觀察到斑點。
另外，由奈米束電子繞射圖案可知：微晶氧化物半導體的結晶部的細微性為奈米(nm)至微米(μm)。多晶氧化物半導體在結晶部和結晶部之間具有晶界，因此可知境界不連續。連續結晶氧化物半導體在結晶部和結晶部之間觀察不到境界，因此可知結晶部連續。
說明各結晶狀態下的氧化物半導體的密度。非晶氧化物半導體的密度低。微晶氧化物半導體的密度是中等程度的。連續結晶氧化物半導體的密度高。也就是說，連續結晶氧化物半導體的密度比微晶氧化物半導體的密度高，而微晶氧化物半導體的密度比非晶氧化物半導體的密度高。
說明在各結晶狀態下的氧化物半導體中存在的態密度(DOS)的特徵。非晶氧化物半導體的DOS高。微晶氧化物半導體的DOS稍微低。連續結晶氧化物半導體的DOS低。單晶氧化物半導體的DOS極低。也就是說，單晶氧化物半導體的DOS比連續結晶氧化物半導體低，連續結晶氧化物半導體的DOS比微晶氧化物半導體低，而微晶氧化物半導體的DOS比非晶氧化物半導體低。
另外，氧化物半導體膜也可以採用層疊有多個氧化物半導體膜的結構。例如，如圖9A所示的電晶體那樣，半導體膜可以採用第一氧化物半導體膜188a和第 二氧化物半導體膜188b的疊層。可以將原子數比不同的金屬氧化物用於第一氧化物半導體膜188a和第二氧化物半導體膜188b。例如，可以作為一個氧化物半導體膜使用包含兩種金屬的氧化物、包含三種金屬的氧化物或者包含四種金屬的氧化物，而作為另一個氧化物半導體膜使用包含與一個氧化物半導體膜不同的兩種金屬的氧化物、包含三種金屬的氧化物或者包含四種金屬的氧化物。
此外，也可以使第一氧化物半導體膜188a和第二氧化物半導體膜188b的構成元素相同，並使兩者的原子數比不同。例如，可以將一個氧化物半導體膜的原子數比設定為In：Ga：Zn=3：1：2，而將另一個氧化物半導體膜的原子數比設定為In：Ga：Zn=1：1：1。此外，也可以將一個氧化物半導體膜的原子數比設定為In：Ga：Zn=2：1：3，而將另一個氧化物半導體膜的原子數比設定為In：Ga：Zn=1：3：2。也可以將一個氧化物半導體膜的原子數比設定為In：Ga：Zn=1：1：1，而將另一個氧化物半導體膜的原子數比設定為In：Ga：Zn=1：3：2。也可以將一個氧化物半導體膜的原子數比設定為In：Ga：Zn=1：1：1，而將另一個氧化物半導體膜的原子數比設定為In：Ga：Zn=1：6：4。也可以將一個氧化物半導體膜的原子數比設定為In：Ga：Zn=1：1：1，而將另一個氧化物半導體膜的原子數比設定為In：Ga：Zn=1：9：6。另外，各氧化物半導體膜的原子數比作為誤差包括上述原子數比的±20%的變動。
此時，藉由將一個氧化物半導體膜和另一個 氧化物半導體膜中的與閘極電極較近的一側(通道一側)的氧化物半導體膜的In和Ga的原子數比設定為InGa，並且將離閘極電極較遠的一側(背通道一側)的氧化物半導體膜的In和Ga的原子數比設定為In<Ga，可以製造場效移動率高的電晶體。另一方面，藉由將通道一側的氧化物半導體膜的In和Ga的原子數比設定為In<Ga，將背通道一側的氧化物半導體膜的In和Ga的原子數比設定為InGa，可以減少電晶體的經時變化或因可靠性測試導致的臨界電壓的變動量。
另外，電晶體的半導體膜也可以是由第一氧化物半導體膜至第三半導體膜構成的三層結構。此時，也可以使第一氧化物半導體膜至第三氧化物半導體膜的構成元素相同，並使它們的原子數比彼此不同。參照圖9B說明半導體膜為三層的電晶體的結構。
圖9B所示的電晶體從閘極絕緣膜127一側依次層疊有第一氧化物半導體膜199a、第二氧化物半導體膜199b及第三氧化物半導體膜199c。作為構成第一氧化物半導體膜199a及第三氧化物半導體膜199c的材料使用能夠以InM1xZnyOz(x1，y>1，z>0，M1=Ga、Hf等)表示的材料。注意，在使構成第一氧化物半導體膜199a及第三氧化物半導體膜199c的材料中包含Ga的情況下，當所包含的Ga的比例多，明確而言，能夠以InM1xZnyOz表示的材料中的X大於10時，在成膜時有可能發生粉末，所以是不適合的。
此外，構成第二氧化物半導體膜199b的材料使用能夠以InM2xZnyOz(x1，yx，z>0，M2=Ga、Sn等)表示的材料。
適當地選擇第一、第二以及第三氧化物半導體膜的材料，以使第二氧化物半導體膜199b的導帶底構成與第一氧化物半導體膜199a的導帶底和第三氧化物半導體膜199c的導帶底相比離真空能階最深的井結構。
此外，在氧化物半導體膜中第14族元素之一的矽或碳有時會引起施體能階的形成。由此，當矽或碳包含在氧化物半導體膜中時，氧化物半導體膜成為n型。因此，較佳的是，以具有矽和碳的濃度皆為3×1018/cm3以下，較佳為3×1017/cm3以下的區域的方式形成各氧化物半導體膜。尤其是，為了不使多量的第14族元素混入第二氧化物半導體膜199b中，較佳為用第一氧化物半導體膜199a及第三氧化物半導體膜199c夾住或圍繞成為載子路經的第二氧化物半導體膜199b。即，第一氧化物半導體膜199a及第三氧化物半導體膜199c也可以稱為障壁膜，該障壁膜防止矽、碳等第14族元素混入第二氧化物半導體膜199b中。
例如，可以使用原子數比為In：Ga：Zn=1：3：2或1：6：4或1：9：6的氧化物半導體膜來形成第一氧化物半導體膜199a及第三氧化物半導體膜199c，並且可以使用原子數比為In：Ga：Zn=1：1：1或3：1：2的氧化物半導體膜來形成第二氧化物半導體膜199b。
或者，也可以採用層疊如下膜的三層結構：使用原子數比為In：Ga：Zn=1：3：2的氧化物半導體膜來形成第一氧化物半導體膜199a；使用原子數比為In：Ga：Zn=1：1：1或In：Ga：Zn=3：1：2的氧化物半導體膜來形成第二氧化物半導體膜199b；以及使用原子數比為In：Ga：Zn=1：6：4或1：9：6的氧化物半導體膜來形成第三氧化物半導體膜199c。
由於第一氧化物半導體膜199a至第三氧化物半導體膜199c的構成元素相同，所以第二氧化物半導體膜199b與第一氧化物半導體膜199a之間的介面的缺陷態密度(陷阱態密度)低。詳細地說，該缺陷態密度(陷阱態密度)比閘極絕緣膜127與第一氧化物半導體膜199a之間的介面的缺陷態密度低。由此，如上所述藉由層疊氧化物半導體膜，可以減少電晶體的經時變化或因可靠性測試導致的臨界電壓的變動量。
另外，藉由適當地選擇第一、第二以及第三氧化物半導體膜的材料，以使第二氧化物半導體膜199b的導帶底構成與第一氧化物半導體膜199a的導帶底和第三氧化物半導體膜199c的導帶底相比離真空能階最深的井結構，可以提高電晶體的場效移動率，並可以減少電晶體的經時變化或因可靠性測試導致的臨界電壓的變動量。
另外，也可以作為第一氧化物半導體膜199a至第三氧化物半導體膜199c使用結晶性不同的氧化物半導體。也就是說，也可以採用適當地組合單晶氧化物半導 體、多晶氧化物半導體、微晶(奈米晶)氧化物半導體、非晶氧化物半導體以及CAAC-OS膜的結構。此外，當第一氧化物半導體膜199a至第三氧化物半導體膜199c中的任一個使用非晶氧化物半導體時，可以緩和氧化物半導體膜的內部應力和外部應力，而降低電晶體的特性偏差，還可以減少電晶體的經時變化或因可靠性測試導致的臨界電壓的變動量。
此外，至少成為通道形成區的第二氧化物半導體膜199b較佳為CAAC-OS膜。
在使容易與氧鍵合的導電材料(例如，用於源極電極或汲極電極的金屬)與氧化物半導體膜接觸時，發生氧化物半導體膜中的氧擴散到容易與氧鍵合的導電材料一側的現象。溫度越高該現象越顯著地發生。因為在電晶體的製程中有幾個加熱製程，所以因上述現象而在與源極電極或汲極電極接觸的氧化物半導體層的區域及其附近的區域中發生氧缺陷，而該區域成為n型。因此，可以使成為n型的該區域用作電晶體的源極或汲極。
圖9A和圖9B例示出上述n型的區域。半導體膜中的以虛線表示的邊界135是本質半導體區域與n型半導體區域的邊界，在氧化物半導體中，與源極電極或汲極電極接觸的區域及其附近的區域成為n型的區域。注意，邊界135是示意性地示出的，實際上有時不明確。此外，有時邊界135的位置也與圖示的位置不同。
注意，本實施方式可以與本說明書所示的其 他實施方式適當地組合。
實施方式3
在本實施方式中，說明可以用於本發明的一個方式的奈米晶氧化物半導體膜的電子繞射圖案及局域能階。
奈米晶氧化物半導體膜是一種氧化物半導體膜，其中在利用電子束徑為10nmΦ以下的電子繞射(奈米束電子繞射)的電子繞射圖案中，觀察到與表示非晶狀態的光暈圖案及表示配向於特定的面的結晶狀態的有規律性的斑點都不同的沒有方向性的斑點。
圖13A示出奈米晶氧化物半導體膜的剖面TEM(Transmission Electron Microscopy(穿透式電子顯微鏡))影像。此外，圖13B示出在圖13A的點1中利用奈米束電子繞射測量的電子繞射圖案，圖13C示出在圖13A的點2中利用奈米束電子繞射測量的電子繞射圖案，圖13D示出在圖13A的點3中利用奈米束電子繞射測量的電子繞射圖案。
在圖13A至13D中，作為奈米晶氧化物半導體膜的一個例子，使用在石英玻璃基板上形成有50nm厚的In-Ga-Zn類氧化物膜的樣本。圖13A至13D所示的奈米晶氧化物半導體膜的成膜條件為如下：使用In：Ga：Zn=1：1：1(原子數比)的氧化物靶材；採用氧氣氛圍(流量為45sccm)；壓力為0.4Pa；直流(DC)功率為0.5kW；以及基板溫度為室溫。然後，將所形成的奈米晶氧化物半 導體膜減薄為100nm以下(例如，40nm±10nm)的寬度來得到剖面TEM影像及利用奈米束電子繞射的電子繞射圖案。
圖13A示出利用穿透式電子顯微鏡(日立高新技術公司製造的“H-9000NAR”)以300kV的加速電壓及200萬倍的倍率拍攝的奈米晶氧化物半導體膜的剖面TEM影像。此外，圖13B至13D示出利用穿透式電子顯微鏡(日立高新技術公司製造的“HF-2000”)以200kV的加速電壓及大約1nmΦ的電子束徑進行奈米束電子繞射而得來的電子繞射圖案。另外，電子束徑大約為1nmΦ時的奈米束電子繞射的測量範圍為5nmΦ以上且10nmΦ以下。
如圖13B所示，在奈米晶氧化物半導體膜的利用奈米束電子繞射的電子繞射圖案中觀察到分佈為圓周狀的多個斑點(亮點)。換言之，在奈米晶氧化物半導體膜中，觀察到分佈為圓周狀(同心圓狀)的多個斑點。或者，也可以說分佈為圓周狀的多個斑點形成多個同心圓。
此外，在與石英玻璃基板的介面附近的圖13D及奈米晶氧化物半導體膜的厚度方向中央部的圖13C中也觀察到與圖13B同樣地分佈為同心圓狀的多個斑點。在圖13C中，從主要斑點到圓周狀的斑點的距離為3.88/nm至4.93/nm。當將其換算為面間隔時為0.203nm至0.257nm。
由圖13A至13D的奈米束電子繞射圖案可知：在奈米晶氧化物半導體膜中，晶面配向不規則且大小不同的多個結晶部混合在一起。
接著，圖14A示出奈米晶氧化物半導體膜的平面TEM影像。此外，圖14B示出利用選區電子繞射對在圖14A中用圓圈起來的區域進行測量而得到的電子繞射圖案。
在圖14A和14B中，作為奈米晶氧化物半導體膜的一個例子，使用在石英玻璃基板上形成有30nm厚的In-Ga-Zn類氧化物膜的樣本。圖14A和14B所示的奈米晶氧化物半導體膜的成膜條件為如下：使用In：Ga：Zn=1：1：1(原子數比)的氧化物靶材；採用氧氣氛圍(流量為45sccm)；壓力為0.4Pa；直流(DC)功率為0.5kW；以及基板溫度為室溫。然後，將樣本減薄來得到奈米晶氧化物半導體膜的平面TEM影像及利用電子繞射的電子繞射圖案。
圖14A示出利用穿透式電子顯微鏡(日立高新技術公司製造的“H-9000NAR”)以300kV的加速電壓及50萬倍的倍率拍攝的奈米晶氧化物半導體膜的平面TEM影像。此外，圖14B是以300nmΦ的選區進行電子繞射而得來的電子繞射圖案。注意，當考慮到電子線的擴大範圍時，測量範圍為300nmΦ以上。
如圖14B所示，在奈米晶氧化物半導體膜的利用其測量範圍比奈米束電子繞射大的選區電子繞射的電子繞射圖案中，觀察到光暈圖案而沒有觀察到利用奈米束電子繞射觀察到的多個斑點。
接著，圖15A至15C示意性地示出圖13A至 13D以及圖14A和14B所示的電子繞射圖案中的繞射強度的分佈。圖15A是示出圖13B至13D所示的奈米束電子繞射圖案中的繞射強度的分佈的示意圖。圖15B是示出圖14B所示的選區電子繞射圖案中的繞射強度的分佈的示意圖。此外，圖15C是示出單晶結構或多晶結構的電子繞射圖案中的繞射強度的分佈的示意圖。
在圖15A至15C中，縱軸表示代表斑點等的分佈的電子繞射強度(任意單位)，而橫軸表示離主要斑點的距離。
在圖15C所示的單晶結構或多晶結構中，在對應於結晶部配向的面的面間隔(d值)的離主要斑點有特定距離的位置觀察到斑點。
另一方面，如圖13A至13D所示，由在奈米晶氧化物半導體膜的奈米束電子繞射圖案中觀察到的多個斑點形成的圓周狀的區域具有較大的寬度。因此，圖15A示出分散狀態的強度分佈。此外，可知在奈米束電子繞射圖案中，在同心圓狀的區域之間存在雖然不形成明確的斑點，但是亮度高的區域。
此外，如圖15B所示，奈米晶氧化物半導體膜的選區電子繞射圖案中的電子繞射強度分佈示出連續的強度分佈。因為圖15B可以接近於在廣範圍中觀察圖15A所示的電子繞射強度分佈而得到的結果，所以可以認為多個斑點重疊且連接，從而得到了連續的強度分佈。
如圖15A至15C所示，可知在奈米晶氧化物 半導體膜中，晶面配向不規則且大小不同的多個結晶部混合在一起，並且該結晶部微細到在選區電子繞射圖案中觀察不到斑點的程度。
在觀察到多個斑點的圖13A至13D中，使奈米晶氧化物半導體膜減薄為50nm以下。此外，因為電子線的電子束徑收斂於1nmΦ，所以其測量範圍為5nm以上且10nm以下。由此，可以推測奈米晶氧化物半導體膜所包括的結晶部為50nm以下，例如為10nm以下或5nm以下。
在此，圖16示出石英玻璃基板的奈米束電子繞射圖案。圖16的測量條件與圖13B至13D所示的電子繞射圖案相同。
如圖16所示，從具有非晶結構的石英玻璃基板觀察到一種光暈圖案，該光暈圖案不具有特定的斑點且其亮度從主要斑點連續地產生變化。像這樣，在具有非晶結構的膜中，即使在非常微小的區域中進行電子繞射也沒有觀察到在奈米晶氧化物半導體膜中觀察到的分佈為圓周狀的多個斑點。因此，確認到在圖13B至13D觀察到的分佈為圓周狀的多個斑點是奈米晶氧化物半導體膜特有的。
圖17示出對圖13A所示的點2照射將電子束徑收斂於大約1nmΦ的電子線1分鐘，接著進行測量的電子繞射圖案。
在圖17所示的電子繞射圖案中，與圖13C所 示的電子繞射圖案同樣地觀察到分佈為圓周狀的多個斑點，而圖17和圖13C所示的測量結果之間並沒有確認到不同之處。這意味著：在圖13C的電子繞射圖案中確認到的結晶部是從形成奈米晶氧化物半導體膜時就存在的，而並不是由於收斂電子線的照射而形成結晶部的。
接著，圖18A和18B示出圖13A所示的剖面TEM影像的部分放大圖。圖18A是在以800萬倍的倍率觀察圖13A的點1附近(奈米晶氧化物半導體膜表面)時得到的剖面TEM影像。此外，圖18B是在以800萬倍的倍率觀察圖13A的點2附近(奈米晶氧化物半導體膜的膜厚度方向中央部)時得到的剖面TEM影像。
從圖18A和18B所示的剖面TEM影像不能明確觀察到奈米晶氧化物半導體膜中的結晶結構。
此外，利用X射線繞射(XRD：X-ray diffraction)對用於圖13A至13D以及圖14A和14B的觀察的在石英玻璃基板上形成有本實施方式的奈米晶氧化物半導體膜的樣本進行分析。圖19示出利用out-of-plane法測量XRD光譜而得到的結果。
在圖19中，縱軸表示X射線繞射強度(任意單位)，橫軸表示繞射角2θ(deg.)。另外，在XRD光譜的測量中使用Bruker AXS公司製造的X射線繞射裝置D-8 ADVANCE。
如圖19所示，雖然在2θ=20°至23°附近觀察到起因於石英的峰值，但是不能確認到起因於奈米晶氧化 物半導體膜所包括的結晶部的峰值。
由圖18A和18B及圖19的結果也可知：奈米晶氧化物半導體膜所包括的結晶部是非常微細的結晶部。
如上所述，在本實施方式的奈米晶氧化物半導體膜中，在進行利用測量範圍大的X射線繞射(XRD：X-ray diffraction)的分析時沒有檢測出表示配向的峰值，並且在利用測量範圍大的選區電子繞射得到的電子繞射圖案中觀察到光暈圖案。因此，本實施方式的奈米晶氧化物半導體膜在宏觀上可以說是與具有無秩序的原子排列的膜相同的膜。然而，藉由利用電子線的電子束徑充分小(例如，10nmΦ以下)的奈米束電子繞射對奈米晶氧化物半導體膜進行測量，在所得到的奈米束電子繞射圖案中可以觀察到斑點(亮點)。因此，可以推測本實施方式的奈米晶氧化物半導體膜為晶面配向不規則的奈米結晶部(例如，粒徑為10nm以下、5nm以下或3nm以下的結晶部)凝集而形成的膜。此外，在奈米晶氧化物半導體膜的厚度方向上的全區域中包括包含非常微細的結晶部的奈米結晶區域。
在此說明奈米晶氧化物半導體膜的局域能階，而且還說明藉由CPM(Constant photocurrent method：恆定光電流測量法)測量對奈米晶氧化物半導體膜進行評價而得到的結果。
首先，說明測量樣本的結構。
測量樣本包括設置在玻璃基板上的氧化物半導體膜、與該氧化物半導體膜接觸的一對電極以及覆蓋氧 化物半導體膜及一對電極的絕緣膜。
接著，說明測量樣本所包括的氧化物半導體膜的形成方法。
以如下條件藉由濺射法形成第一氧化物半導體膜：使用In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子數比])的靶材；作為成膜氣體使用30sccm的氬氣體及15sccm的氧氣體；壓力為0.4Pa；基板溫度為室溫；以及施加0.5kW的DC電力。注意，第一氧化物半導體膜為奈米晶氧化物半導體膜。
此外，藉由在450℃的氮氣氛圍中對第一氧化物半導體膜進行加熱1小時，然後在450℃的氧氣氛圍中進行加熱1小時，來進行使氧化物半導體膜所包含的氫脫離的處理及對氧化物半導體膜供應氧的處理，從而形成第二氧化物半導體膜。注意，第二氧化物半導體膜為奈米晶氧化物半導體膜。
接著，對包括第一氧化物半導體膜的測量樣本及包括第二氧化物半導體膜的測量樣本進行CPM測量。明確而言，對與氧化物半導體膜接觸的一對電極之間施加電壓，並在此狀態下調整照射到端子之間的測量樣本表面的光量以固定光電流值，且在所希望的波長的範圍中從照射光量求出吸收係數。
圖11A和圖11B示出從對各測量樣本進行CPM測定來獲得的吸收係數去除起因於帶尾(bandtail)的吸收係數的吸收係數，即起因於缺陷的吸收係數。在圖 11A和圖11B中，橫軸表示吸收係數，縱軸示出光能。另外，在圖11A和圖11B的縱軸中，以氧化物半導體膜的導帶底為0eV，且以價帶頂為3.15eV。另外，在圖11A和圖11B中，各曲線是表示吸收係數與光能的關係的曲線，相當於缺陷能階。
圖11A示出包括第一氧化物半導體膜的測量樣本的測量結果，其中缺陷能階的吸收係數為5.28×10-1cm-1。圖11B示出包括第二氧化物半導體膜的測量樣本的測量結果，其中缺陷能階的吸收係數為1.75×10-2cm-1。
因此，藉由加熱處理可以減少氧化物半導體膜所包括的缺陷。
另外，對第一氧化物半導體膜及第二氧化物半導體膜進行利用X射線反射法(XRR：X-Ray Reflectometry)的膜密度的測量。第一氧化物半導體膜的膜密度為5.9g/cm3，而第二氧化物半導體膜的膜密度為6.1g/cm3。
因此，藉由加熱處理可以提高氧化物半導體膜的膜密度。
換言之，可知的是：在氧化物半導體膜中，膜密度越高，包括在膜中的缺陷越少。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式4
在本實施方式中，說明可以用於本發明的一個方式的CAAC-OS膜的電子繞射圖案及局域能階。
在本實施方式中使用的CAAC-OS膜是藉由使用In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子數比])的靶材並使用包含氧的成膜氣體的濺射法形成的In-Ga-Zn類氧化物膜。關於該CAAC-OS膜的製造方法等詳細說明，可以參照實施方式1和2。
圖20示出CAAC-OS膜的剖面TEM(Transmission Electron Microscope(穿透式電子顯微鏡))影像。此外，圖21A至圖21D示出在圖20的點1至點4中使用電子繞射進行測定而得到的電子繞射圖案。
圖20所示的剖面TEM影像是利用穿透式電子顯微鏡(日立高新技術公司製造的“H-9000NAR”)以300kV的加速電壓及200萬倍的倍率拍攝的。此外，圖21A至圖21D所示的電子繞射圖案是利用穿透式電子顯微鏡(日立高新技術公司製造的“HF-2000”)以200kV的加速電壓及大約1nmΦ或大約50nmΦ的電子束徑而獲得的。另外，有時將電子束直徑為10nmΦ以下的電子繞射特別稱為奈米束電子繞射。另外，電子束徑大約為1nmΦ時的奈米電子繞射的測量範圍為5nmΦ以上且10nmΦ以下。
圖21A、圖21B、圖21C分別是圖20所示的點1(膜表面一側)、點2(膜中央)、點3(膜基底一側)中的電子繞射圖案，並是將電子束直徑設定為1nmΦ左右時的電子繞射圖案。圖21D是圖20所示的點4(膜整體)中的電 子繞射圖案，並是將電子束直徑設定為50nmΦ左右時的電子繞射圖案。
在點1(膜表面一側)和點2(膜中央)的電子繞射圖案中，雖然可以確認到由斑點(亮點)形成的圖案，但是在點3(膜基底一側)的電子繞射圖案中，圖案稍微變形。這意味著在CAAC-OS膜的膜厚度方向上結晶狀態不同。此外，在點4(膜整體)的電子繞射圖案中，可以確認到由斑點(亮點)形成的圖案，由此可以說膜整體為CAAC-OS膜或包含CAAC-OS膜的膜。
圖22是放大圖20中的點1(膜表面一側)附近的照片。從CAAC-OS膜直到與作為層間絕緣膜的氧氮化矽膜的介面，可以確認到呈現CAAC-OS膜的配向性的明確的格子影像。
圖23A和圖23B分別是不同於在觀察圖20的剖面TEM時使用的CAAC-OS膜的CAAC-OS膜的剖面TEM照片和X射線繞射光譜。CAAC-OS膜具有各種形態，在圖23B所示的2θ=31°附近出現表示結晶成分的峰值A。此外，也有該峰值不明確地出現的情況。
圖24A至圖24D示出如下結果，即在圖23A的CAAC-OS膜中的由同心圓示出的區域中，將電子線的電子束直徑設定為1nmΦ、20nmΦ、50nmΦ及70nmΦ而進行電子繞射的結果。在電子線的電子束直徑為1nmΦ時，與圖21A和圖21B同樣地確認到由明確的斑點(亮點)形成的圖案。增大電子線的電子束直徑會使斑點(亮點)變得稍微 不明確，但是可以確認到繞射圖案，所以可以說膜整體為CAAC-OS膜或包含CAAC-OS膜的膜。
圖25A和圖25B分別是以450℃對在觀察圖23A的剖面TEM時使用的CAAC-OS膜進行退火之後的剖面TEM照片和X射線繞射光譜。
圖26A至圖26D示出如下結果，即在圖25A的CAAC-OS膜中的由同心圓示出的區域中，將電子線的電子束直徑設定為1nmΦ、20nmΦ、50nmΦ及70nmΦ而進行電子繞射的結果。與圖24A至圖24D所示的結果相同，在電子線的電子束直徑為1nmΦ時，確認到由明確的斑點(亮點)形成的圖案。增大電子線的電子束直徑會使斑點(亮點)變得稍微不明確，但是可以確認到繞射圖案，所以可以說膜整體為CAAC-OS膜或包含CAAC-OS膜的膜。
圖27A和圖27B分別是不同於在觀察圖20的剖面TEM時使用的CAAC-OS膜和在觀察圖23A的剖面TEM時使用的CAAC-OS膜的CAAC-OS膜的剖面TEM照片和X射線繞射光譜。CAAC-OS膜具有各種形態，有可能在圖27B所示的2θ=31°附近出現表示結晶成分的峰值A，同時出現起因於尖晶石型晶體結構的峰值B。
圖28A至圖28D示出如下結果，即在圖27A的CAAC-OS膜中的由同心圓示出的區域中，將電子線的電子束直徑設定為1nmΦ、20nmΦ、50nmΦ及90nmΦ而進行電子繞射的結果。在電子線的電子束直徑為1nmΦ時，確認到由明確的斑點(亮點)形成的圖案。增大電子線的電子 束直徑會使斑點(亮點)變得稍微不明確，但是可以確認到繞射圖案。此外，在電子線的電子束直徑為90nmΦ時，確認到更明確的斑點(亮點)。由此，可以說膜整體為CAAC-OS膜或包含CAAC-OS膜的膜。
接著，說明CAAC-OS膜的局域能階。在此，還說明藉由CPM(Constant photocurrent method)測量對CAAC-OS膜進行評價而得到的結果。
首先，說明進行CPM測量的樣本的結構。
測量樣本包括設置在玻璃基板上的氧化物半導體膜、與該氧化物半導體膜接觸的一對電極以及覆蓋氧化物半導體膜及一對電極的絕緣膜。
接著，說明測量樣本所包括的氧化物半導體膜的形成方法。
以如下條件藉由濺射法形成氧化物半導體膜：使用In-Ga-Zn氧化物(In：Ga：Zn=1：1：1[原子數比])的靶材；作為成膜氣體使用30sccm的氬氣體、15sccm的氧氣體、；壓力為0.4Pa；基板溫度為400℃；施加0.5kW的DC電力。接著，在450℃的氮氣氛圍中進行加熱1小時，然後在450℃的氧氣氛圍中進行加熱1小時，以進行使氧化物半導體膜所包含的氫脫離的處理及對氧化物半導體膜供應氧的處理。注意，該氧化物半導體膜為CAAC-OS膜。
接著，對包括氧化物半導體膜的測量樣本進行CPM測量。明確而言，對與氧化物半導體膜接觸的一 對電極之間施加電壓，並在此狀態下調整照射到端子之間的樣本表面的光量以固定光電流值，且在所希望的波長的範圍中從照射光量求出吸收係數。
圖12示出從對各測量樣本進行CPM測定來獲得的吸收係數去除起因於帶尾的吸收係數的吸收係數，即起因於缺陷的吸收係數。在圖12中，橫軸表示吸收係數，縱軸示出光能。另外，在圖12的縱軸中，以氧化物半導體膜的導帶底為0eV，且以價帶頂為3.15eV。另外，在圖12中，曲線示出吸收係數與光能的關係，相當於缺陷能階。
在圖12所示的曲線中，缺陷能階的吸收係數為5.86×10-4cm-1。也就是說，CAAC-OS膜為缺陷能階的吸收係數低於1×10-3/cm，較佳為低於1×10-4/cm的缺陷態密度低的膜。
另外，對氧化物半導體膜進行利用X射線反射法(XRR(X-ray Reflectometry))的膜密度的測量。氧化物半導體膜的膜密度為6.3g/cm3，也就是說，CAAC-OS膜的膜密度高。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式5
藉由使用上述實施方式所例示的電晶體及電容元件可以製造具有顯示功能的半導體裝置(顯示裝置)。此外，藉 由將包括電晶體的驅動電路的一部分或全部與像素部一起形成在同一個基板上，可以形成系統整合型面板(system-on-panel)。在本實施方式中，參照圖29A至圖31C說明使用上述實施方式所示的電晶體的顯示裝置的例子。此外，圖30是示出沿圖29B中的M-N點劃線的剖面結構的剖面圖。此外，在圖30中關於像素部的結構只記載其一部分。
在圖29A中，以圍繞設置在第一基板901上的像素部902的方式設置有密封材料905，並且使用第二基板906進行密封。在圖29A中，在第一基板901上的與由密封材料905圍繞的區域不同的區域中安裝有使用單晶半導體或多晶半導體形成在另行準備的基板上的第二驅動電路903及第一驅動電路904。此外，供應到第二驅動電路903、第一驅動電路904或者像素部902的各種信號及電位藉由FPC(Flexible printed circuit：撓性印刷電路)918a、FPC918b供應。
注意，第一驅動電路904具有掃描線驅動電路的功能。此外，第二驅動電路903具有信號線驅動電路的功能。
在圖29B和圖29C中，以圍繞設置在第一基板901上的像素部902和第一驅動電路904的方式設置有密封材料905。此外，在像素部902和第一驅動電路904上設置有第二基板906。因此，像素部902及第一驅動電路904與顯示元件一起由第一基板901、密封材料905以 及第二基板906密封。在圖29B和圖29C中，在第一基板901上的與由密封材料905圍繞的區域不同的區域中安裝有另行準備的使用單晶半導體或多晶半導體形成的第二驅動電路903。在圖29B和圖29C中，供應到第二驅動電路903、第一驅動電路904或者像素部902的各種信號及電位由FPC918供應。
此外，圖29B和圖29C示出另行形成第二驅動電路903並且將其安裝到第一基板901的例子，但是不侷限於該結構。既可以另行形成第一驅動電路並進行安裝，又可以僅另行形成第二驅動電路的一部分或者第一驅動電路的一部分並進行安裝。
另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)方法、打線接合方法或者TCP(Tape Carrier Package：帶載封裝)等方法。圖29A是藉由COG方法安裝第二驅動電路903、第一驅動電路904的例子，圖29B是藉由COG方法安裝第二驅動電路903的例子，而圖29C是藉由TCP方法安裝第二驅動電路903的例子。
此外，顯示裝置包括顯示元件為密封狀態的面板和在該面板中安裝有IC諸如控制器等的模組。
注意，本說明書中的顯示裝置是指影像顯示裝置或顯示裝置。此外，也可以用作光源(包括照明設備)代替顯示裝置。另外，顯示裝置還包括：安裝有諸如FPC或TCP的連接器的模組；在TCP的端部設置有印刷線路 板的模組；或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模組。
此外，設置在第一基板上的像素部及第一驅動電路具有多個電晶體，可以應用上述實施方式所示的電晶體。
作為設置在顯示裝置中的顯示元件，可以使用液晶元件、發光元件等。作為液晶元件的一個例子，有利用液晶的光學調變作用來控制光的透過或非透過的元件。該元件可以由一對電極和液晶層構成。此外，液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或斜向電場)控制。另外，明確而言，作為液晶元件的一個例子，可以舉出向列液晶、膽固醇相液晶、層列相液晶、盤狀液晶、熱致液晶、溶致液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC)、鐵電液晶、反鐵電液晶、主鏈型液晶、側鏈型高分子液晶、香蕉型液晶等。另外，作為液晶的驅動方式，可以使用TN(Twisted Nematic：扭轉向列)模式、STN(Super Twisted Nematic：超扭曲向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣場切換)模式、MVA(Multi-domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optically Compensated Birefringence ：光學補償雙折射)模式、ECB(Electrically Controlled Birefringence：電控雙折射)模式、FLC(Ferroelectric Liquid Crystal：鐵電液晶)模式、AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主模式、藍相(Blue Phase)模式等。但是並不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及其驅動方式。發光元件將由電流或電壓控制亮度的元件包括在其範疇內，明確而言，包括無機EL(Electro Luminescence：電致發光)元件、有機EL元件等。此外，也可以應用電子墨水等由於電作用而改變對比度的顯示媒介。圖30示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。
圖30是縱向電場方式的液晶顯示裝置的剖面圖。該液晶顯示裝置包括連接端子電極915及端子電極916，連接端子電極915及端子電極916藉由各向異性導電劑919電連接到FPC918所具有的端子。
連接端子電極915由與第一電極930相同的導電膜形成，並且，端子電極916由與電晶體910、911的源極電極及汲極電極相同的導電膜形成。
此外，設置在第一基板901上的像素部902、第一驅動電路904包括多個電晶體，示出像素部902所包括的電晶體910、第一驅動電路904所包括的電晶體911 。在電晶體910及電晶體911上設置有相當於實施方式1所示的絕緣膜129、絕緣膜131及絕緣膜132的絕緣膜924。此外，為了提高平坦性，絕緣膜924上設置有絕緣膜934。此外，絕緣膜923為氮化絕緣膜。
在本實施方式中，作為電晶體910可以應用上述實施方式1所示的設置在像素101中的電晶體。作為電晶體911可以應用上述實施方式1所示的設置在第一驅動電路104中的電晶體。注意，作為電晶體911，雖然例示出設置有導電膜917的結構，但是也可以是不設置導電膜917的結構。
另外，使用氧化物半導體膜927、絕緣膜924、絕緣膜934及第一電極930構成電容元件936。此外，氧化物半導體膜927與電容線929電連接。電容線929使用與電晶體910、電晶體911的閘極電極相同的導電膜形成。注意，這裡作為電容元件936示出實施方式1所示的電容元件，但是，也可以適當地使用其他實施方式所示的電容元件。
設置在像素部902中的電晶體910與顯示元件電連接，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
作為顯示元件的液晶元件913包括第一電極930、第二電極931以及液晶層908。另外，以夾持液晶層908的方式設置有用作配向膜的絕緣膜932及絕緣膜933。此外，第二電極931設置在第二基板906一側，並 且，第一電極930和第二電極931隔著液晶層908重疊。
關於為了對顯示元件施加電壓而設置的第一電極930及第二電極931(也稱為像素電極、共用電極、反電極等)，可以根據取出光的方向、設置電極的位置以及電極的圖案結構選擇透光性或反射性。
第一電極930及第二電極931可以適當地使用與實施方式1所示的像素電極121相同的材料。
此外，間隔物935是藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制第一電極930與第二電極931之間的間隔(單元間隙)而設置的。此外，也可以使用球狀間隔物。
當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據條件而呈現膽固醇相、層列相、立方相、手向列相、各向同性相等。
另外，也可以使用不使用配向膜且呈現藍相的液晶。藍相是液晶相中之一種，當使膽固醇相液晶的溫度升高時，在即將由膽固醇相轉變成各向同性相之前呈現。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合手性試劑的液晶組成物用於液晶層。此外，由於配向膜由有機樹脂構成，該有機樹脂包含氫或水等，所以有可能降低本發明的一個方式的半導體裝置的電晶體的電特性。於是，藉由作為液晶層使用藍相，可以製造 本發明的一個方式的半導體裝置而不使用有機樹脂，可以獲得可靠性高的半導體裝置。
第一基板901和第二基板906由密封材料925固定。作為密封材料925，可以使用熱固性樹脂或光硬化性樹脂等有機樹脂。另外，密封材料925接觸於絕緣膜924。此外，密封材料925相當於圖29A至圖29C所示的密封材料905。
密封材料925設置在絕緣膜924上。此外，絕緣膜934設置在密封材料925的內側。絕緣膜924的最上層是氮化絕緣膜，可以抑制從外部侵入的氫或水等雜質。另一方面，絕緣膜934具有高透濕性。因此，將絕緣膜934設置在密封材料925的內側，在絕緣膜924上設置密封材料925，可以抑制從外部侵入的氫或水等雜質，並可以抑制電晶體910及電晶體911的電特性的變動。
此外，在液晶顯示裝置中，適當地設置黑矩陣(遮光膜)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。此外，作為光源，也可以使用背光、側光燈等。
此外，由於電晶體容易被靜電等損壞，所以較佳為設置用來保護驅動電路的保護電路。保護電路較佳為使用非線性元件構成。
圖31A至圖31C示出在圖30所示的液晶顯示裝置中將與設置在基板906上的第二電極931電連接的公 共連接部(焊盤部)形成在基板901上的例子。
公共連接部配置於與用來黏合基板901和基板906的密封材料重疊的位置，並且藉由密封材料所包含的導電粒子與第二電極931電連接。或者，在不與密封材料重疊的位置(注意，像素部以外的位置)設置公共連接部，並且，以與公共連接部重疊的方式將密封材料以外的包含導電粒子的膏劑另行設置，而與第二電極931電連接。
圖31A的右側是設置於像素部的電晶體910的剖面圖，圖31A的左側是可以利用與該電晶體相同的製程形成的公共連接部的剖面圖。圖31A所示的公共連接部相當於圖31B所示的公共連接部俯視圖中的I-J的剖面。
共用電位線975設置在閘極絕緣膜922上並利用與電晶體910的源極電極971或汲極電極973相同的材料及製程製造。
此外，共用電位線975由絕緣膜924及絕緣膜934覆蓋，絕緣膜924及絕緣膜934在重疊於共用電位線975的位置上具有多個開口。該開口使用與接觸孔相同的製程製造，該接觸孔將電晶體910的源極電極971和汲極電極973中的一個與第一電極930連接。
此外，共用電位線975及共用電極977在設置於絕緣膜924及絕緣膜934的開口中電連接。共用電極977設置在絕緣膜934上，並使用與連接端子電極915、像素部的第一電極930相同的材料及製程製造。
如此，與像素部902的切換元件的製程共同 地製造公共連接部。
共用電極977是與包括在密封材料中的導電粒子接觸的電極，並與基板906的第二電極931電連接。
此外，如圖31C所示，共用電位線985也可以利用與電晶體910的閘極電極相同的材料及製程製造。
在圖31C所示的公共連接部中，共用電位線985設置在閘極絕緣膜922、絕緣膜924及絕緣膜934的下層，閘極絕緣膜922、絕緣膜924及絕緣膜934在重疊於共用電位線985的位置上具有多個開口。在利用與使電晶體910的源極電極971和汲極電極973中的一個和第一電極930連接的接觸孔相同的製程對絕緣膜924及絕緣膜934進行蝕刻之後，還對閘極絕緣膜922選擇性地進行蝕刻來形成該開口。
此外，共用電位線985及共用電極987在設置於絕緣膜922、絕緣膜924及絕緣膜934的開口中電連接。共用電極987設置在絕緣膜934上，並利用與連接端子電極915、像素部的第一電極930相同的材料及製程製造。
如上所述，藉由應用上述實施方式所示的電晶體及電容元件，可以提供提高了孔徑比且具有增大了電荷容量的電容元件的半導體裝置。其結果是，可以獲得顯示品質優良的半導體裝置。
另外，由於包括在電晶體中的作為半導體膜的氧化物半導體膜的氧缺陷減少且氫等雜質減少，因此本 發明的一個方式的半導體裝置成為具有良好的電特性的半導體裝置。
另外，本實施方式可以與本說明書所示的其它實施方式適當地組合。
實施方式6
在本實施方式中，參照圖32及圖33A1至圖33B2說明可以應用本發明的一個方式的半導體裝置且能夠處理及顯示影像資訊的資訊處理裝置的結構。
明確而言，說明具備第一模式及第二模式的資訊處理裝置，在該第一模式中以30Hz(每1秒鐘30次)以上的頻率，較佳為60Hz(每1秒鐘60次)以上且低於960Hz(每1秒鐘960次)的頻率輸出選擇像素的G信號，而在第二模式中以11.6μHz(每1天1次)以上且低於0.1Hz(每1秒鐘0.1次)的頻率，較佳為0.28mHz(每1小時1次)以上且低於1Hz(每1秒鐘1次)的頻率輸出G信號。
藉由使用本發明的一個方式的資訊處理裝置顯示靜態影像，可以將更新速率設定為低於1Hz，較佳為0.2Hz以下，可以進行對使用者的眼睛刺激小的顯示、減輕使用者的眼睛疲勞的顯示、不給使用者的眼睛帶來負擔的顯示。此外，可以對應於顯示在顯示部上的影像的性質以最適當的頻率更新顯示影像。明確而言，與流暢地顯示動態影像的情況相比，藉由以較低的頻率進行更新，可以顯示閃爍少的靜態影像。加上，也具有降低耗電量的效 果。
圖32是說明本發明的一個方式的具有顯示功能的資訊處理裝置的結構的方塊圖。
圖33A1至圖33B2是說明本發明的一個方式的顯示裝置所具備的顯示部的結構的方塊圖。
本實施方式所說明的具有顯示功能的資訊處理裝置600包括顯示裝置640、算術裝置620及輸入單元500(參照圖32)。
顯示裝置640具有顯示部630及控制部610(參照圖32)。一次影像信號625_V及一次控制信號625_C可以被供應到顯示裝置640。顯示裝置640能夠在顯示部630顯示影像資訊。
除了影像的灰階資訊(也可以稱為亮度資訊)之外，一次影像信號625_V例如還包括色度資訊等。
一次控制信號625_C例如包括用來控制顯示裝置640的掃描工作的時序等的信號等。
另外，電源電位等被供應到顯示裝置640的控制部610及顯示部630。
控制部610具有控制顯示部630的功能。例如控制部610生成二次影像信號615_V及/或二次控制信號615_C等。
也可以採用控制部610具備極性決定電路的結構。極性決定電路可以使信號的極性按每個圖框反轉。
極性決定電路可以具有如下功能：通知反轉 二次影像信號615_V的極性的定時，控制部610根據該定時來反轉二次影像信號615_V的極性。此外，既可以在控制部610中進行二次影像信號615_V的極性的反轉，也可以根據控制部610的指令在顯示部630中進行二次影像信號615_V的極性的反轉。
另外，極性決定電路可以包括計數器和信號生成電路且具有使用同步信號設定使二次影像信號615_V的極性反轉的定時的功能。
注意，計數器具有使用水平同步信號的脈衝來計數圖框期間的數量的功能。另外，信號生成電路具有向控制部610通知二次影像信號615_V的極性反轉的定時的功能。由此，可以使用從計數器得到的圖框期間的數量資訊按每多個連續的圖框期間使二次影像信號615_V的極性反轉。
可以使二次影像信號615_V包括影像資訊。
例如，控制部610可以由一次影像信號625_V生成二次影像信號615_V，並輸出該二次影像信號615_V。
另外，控制部610可以以一次影像信號625_V與參考電位Vsc之間的差異為振幅，而作為二次影像信號615_V生成其極性每個圖框反轉的信號。
可以使二次控制信號615_C包括用來控制顯示部630的第一驅動電路(也稱為G驅動電路632)的信號或用來控制第二驅動電路(也稱為S驅動電路633)的信號。
例如，控制部610可以從包括垂直同步訊號、水平同步信號等同步信號的一次控制信號625_C生成二次控制信號615_C。
二次控制信號615_C例如包括初始脈衝信號SP、鎖存信號LP、脈衝寬度控制信號PWC、時脈信號CK等。
明確而言，可以使二次控制信號615_C包括控制S驅動電路633的工作的S驅動電路用初始脈衝信號SP、S驅動電路用時脈信號CK或鎖存信號LP等。另外，還可以包括控制G驅動電路632的工作的G驅動電路用初始脈衝信號SP、G驅動電路用時脈信號CK或脈衝寬度控制信號PWC等。
顯示部630包括像素部631、第一驅動電路(也稱為G驅動電路632)以及第二驅動電路(也稱為S驅動電路633)。
像素部631具備顯示光不包括短於420nm的波長的光且以150ppi以上的清晰度設置的多個像素631p以及連接該多個像素的佈線。每一個像素631p都至少與一個掃描線G及一個信號線S連接。另外，佈線的種類及個數取決於像素631p的結構、個數及配置。
例如，當像素631p在像素部631中被配置為x列×y行的矩陣狀時，將信號線S1至信號線Sx及掃描線G1至掃描線Gy配置在像素部631中(參照圖33A1)。多個掃描線(G1至Gy)可以按行供應G信號。多個信號線(S1 至Sx)可以對多個像素供應S信號。
G驅動電路632可以控制G信號632_G的供應以選擇掃描線G(參照圖32)。
例如，也可以將像素部631分為多個區域(明確而言，分為第一區域631a、第二區域631b及第三區域631c)來驅動(參照圖33A2)。
在各個區域中可以設置：多個像素631p；用來按行選擇該像素631p的多個掃描線G；以及用來對被選擇的像素631p供應S信號633_S的多個信號線S。
另外，也可以設置多個G驅動電路(明確而言，可以設置第一G驅動電路632a、第二G驅動電路632b及第三G驅動電路632c)。
G驅動電路可以控制G信號632_G的供應以選擇設置在各個區域中的掃描線G(明確而言，第一G驅動電路632a選擇掃描線G1至Gj；第二G驅動電路632b選擇掃描線Gj+1至G2j；以及第三G驅動電路632c選擇掃描線G2j+1至Gy)。
G驅動電路將選擇像素電路634的第一驅動信號(也稱為G信號)632_G輸出到像素電路634。G驅動電路632具備第一模式及第二模式，在該第一模式中以30Hz(每1秒鐘30次)以上的頻率，較佳為60Hz(每1秒鐘60次)以上且低於960Hz(每1秒鐘960次)的頻率向各個掃描線輸出選擇各個掃描線的G信號632_G，而在第二模式中以11.6μHz(每1天1次)以上且低於0.1Hz(每1秒鐘 0.1次)的頻率，較佳為0.28mHz(每1小時1次)以上且低於1Hz(每1秒鐘1次)的頻率向各個掃描線輸出G信號632_G。
G驅動電路632能夠藉由切換第一模式和第二模式而工作。例如，利用包括模式切換信號的二次控制信號615_C或二次控制信號615_C所包括的G驅動電路用起始脈衝可以切換G驅動電路632的第一模式和第二模式。明確而言，也可以控制控制部610所輸出的G驅動電路用起始脈衝的輸出頻率。
G信號632_G藉由G驅動電路632生成。G信號632_G按行被輸出到像素631p，而像素631p按行被選擇。
顯示部630也可以具有S驅動電路633。S驅動電路由二次影像信號615_V生成第二驅動信號(也稱為S信號633_S)，且控制該S信號633_S向信號線S(明確而言，是信號線S1至Sx)的供應。
S信號633_S包括影像的灰階資訊等。S信號633_S被供應到G信號632_G所選擇的像素631p。
像素部631包括多個像素631p。
像素631p具備顯示元件635及包括該顯示元件635的像素電路634(參照圖32)。
像素電路634保持被供應的S信號633_S，並在顯示元件635顯示影像資訊的一部分。另外，可以選擇對應於顯示元件635的種類或驅動方法的結構用於像素電 路634。
作為像素電路634的一個例子，圖33B1示出將液晶元件635LC應用於顯示元件635的結構。
像素電路634包括：具備被輸入G信號632_G的閘極電極及被輸入S信號的第一電極的電晶體634t；以及具備與電晶體634t的第二電極電連接的第一電極及被供應公共電位的第二電極的液晶元件635LC。
像素電路634具有控制S信號633_S供應到顯示元件635的電晶體634t。
電晶體634t的閘極連接到掃描線G1至掃描線Gy中的任一個。電晶體634t的源極和汲極中的一個連接到信號線S1至信號線Sx中的任一個，並且電晶體634t的源極和汲極中的另一個連接到顯示元件635的第一電極。
在像素631p中將電晶體634t用作控制S信號633_S輸入到像素631p的切換元件。此外，也可以將多個電晶體用於像素631p作為一個切換元件。也可以將上述多個電晶體並聯連接而將其用作一個切換元件，又可以串聯連接，還可以組合並聯和串聯連接。
像素631p根據需要除了用來保持液晶元件635LC的第一電極與第二電極之間的電壓的電容元件634c以外還可以具有電晶體、二極體、電阻元件、電容元件、電感器等其他電路元件。對顯示元件635的第二電極施加指定的公共電位Vcom。
適當地調整電容元件634c的電容即可。例如 ，在後面所述的第二模式中，在較長期間(明確而言，1/60sec以上)保持S信號633_S的情況下，設置電容元件634c。此外，也可以使用電容元件634c以外的結構調整像素電路634的電容。另外，藉由採用重疊設置液晶元件635LC的第一電極與第二電極的結構，也可以實質上形成電容元件。
作為像素電路的另外一個例子，圖33B2示出將EL元件635EL應用於顯示元件635的結構。
像素電路634EL具有第一電晶體634t_1，該第一電晶體634t_1包括：被輸入G信號632_G的閘極電極；被輸入S信號的第一電極；以及與電容元件634c的第一電極電連接的第二電極。另外，像素電路634EL還具有第二電晶體634t_2，該第二電晶體634t_2包括：與第一電晶體634t_1的第二電極電連接的閘極電極；與電容元件634c的第二電極電連接的第一電極；以及與EL元件635EL的第一電極電連接的第二電極。此外，向電容元件634c的第二電極以及第二電晶體634t_2的第一電極供應電源電位，而向EL元件635EL的第二電極供應公共電位。注意，電源電位與公共電位的電位差比EL元件635EL的發光開始電壓大。
在像素電路634中，電晶體634t控制是否對顯示元件635的第一電極施加信號線S的電位。
此外，作為適用於本發明的一個方式的顯示裝置的電晶體可以應用使用氧化物半導體的電晶體。關於 使用氧化物半導體的電晶體的詳細內容可以參照實施方式1及實施方式2的記載。
使用氧化物半導體膜的電晶體可以使關閉狀態下的源極與汲極之間的洩漏電流(關態電流(off-state current))比習知的使用矽的電晶體低得多。藉由將關態電流極小的電晶體用於顯示部的像素部，可以在抑制閃爍產生的同時減少圖框頻率。
作為顯示元件635，不侷限於液晶元件635LC，例如還可以應用藉由施加電壓而產生發光(Electroluminescence：電致發光)的OLED元件、使用電泳的電子墨水等各種顯示元件。
例如，液晶元件635LC的偏振光的穿透率可以由S信號633_S的電位控制，由此可以顯示灰階。
例如，當將透射型液晶元件用於顯示元件635時，可以在顯示部630設置光供應部650。光供應部650具有光源。控制部610控制光供應部650所具有的光源的驅動。光供應部650對設置有液晶元件的像素部631供應光而用作背光。
作為光供應部650的光源，可以使用冷陰極螢光燈、發光二極體(LED)、OLED元件等。
尤其是，較佳為採用光源所發射的藍色光的強度比其他顏色的光的強度弱的結構。這是因為如下緣故：因為包括在光源所發射的光中的呈現藍色的光到達視網膜而不被眼睛的角膜或晶狀體吸收，所以可以降低對視網 膜的長期性的負面影響(例如，年齡相關性黃斑變性等)或直到深夜裡暴露於藍色光時的對晝夜節律(Circadian rhythm)的負面影響等。明確而言，光源較佳為發射不包括具有400nm以下，較佳為420nm以下，更佳為440nm以下的波長的光(也稱為UVA)的光的光源。
注意，本發明的一個方式的半導體裝置中的像素的特徵在於吸收具有上述波長的光且不容易使其透過。因此，藉由使用本發明的一個方式的半導體裝置，即使使用發射具有上述波長的光的光源，也可以減少或遮斷具有上述波長的光。
算術裝置620生成一次影像信號625_V及包括模式切換信號的一次控制信號625_C。
模式切換信號例如可以藉由資訊處理裝置600的使用者的指令而生成。
資訊處理裝置600的使用者可以利用輸入單元500發出切換顯示的指令。也可以採用將影像切換信號500_C供應到算術裝置620，而算術裝置620輸出包括模式切換信號的一次控制信號625_C的結構。
包括模式切換信號的一次控制信號625_C被供應到顯示裝置640的控制部610，而控制部輸出包括模式切換信號的二次控制信號615_C。
例如，當包括將第二模式切換為第一模式的模式切換信號的一次控制信號625_C被供應到G驅動電路632時，G驅動電路632從第二模式切換為第一模式。 而且，G驅動電路632輸出G信號1個圖框以上，然後切換為第二模式。
明確而言，也可以採用當輸入單元500檢測出翻頁工作時將影像切換信號500_C輸出到算術裝置620的結構。
算術裝置620生成包括翻頁工作的一次影像信號625_V，與該一次影像信號625_V一起輸出包括模式切換信號的一次控制信號625_C。
供應有該一次影像信號625_V及該一次控制信號625_C的控制部610供應包括模式切換信號的二次控制信號615_C及包括翻頁工作的二次影像信號615_V。
供應有包括模式切換信號的二次控制信號615_C的G驅動電路632從第二模式切換為第一模式，並以高頻率輸出G信號632_G。
供應有包括翻頁工作的二次影像信號615_V的S驅動電路633向像素電路634輸出由該二次影像信號615_V生成的S信號633_S。
由此，像素631p可以以高頻率改寫包括翻頁工作的多個圖框影像。其結果，可以流暢地顯示包括翻頁工作的二次影像信號615_V。
還可以採用如下結構：算術裝置620辨別對顯示部630輸出的一次影像信號625_V是動態影像還是靜態影像，並根據其辨別結果輸出包括模式切換信號的一次控制信號625_C。
明確而言，還可以採用如下結構：當一次影像信號625_V是動態影像時，該算術裝置620輸出選擇第一模式的切換信號，而當一次影像信號625_V是靜態影像時，該算術裝置620輸出選擇第二模式的切換信號。
另外，作為算術裝置620辨別是動態影像還是靜態影像的方法有如下方法：當一次影像信號625_V所包括的一個圖框的信號和該圖框前後的圖框的信號之間的差異大於預先設定的差異時，辨別為動態影像，而一次影像信號625_V所包括的一個圖框的信號和該圖框前後的圖框的信號之間的差異等於或小於預先設定的差異時，辨別為靜態影像。
當控制部610將G驅動電路的工作模式從一個模式切換為其他模式時(例如，從第二模式切換為第一模式時)，G驅動電路也可以在輸出G信號632_G一次以上的預定的次數之後，切換為其他模式。
作為輸入單元500可以使用觸控面板、觸控板、滑鼠、控制桿、軌跡球、資料手套、攝像裝置等。算術裝置620可以使從輸入單元500輸入的電信號和顯示部的座標彼此相關。由此，使用者可以輸入用來處理顯示在顯示部上的資訊的指令。
作為使用者從輸入單元500輸入的資訊，例如可以舉出如下指令：改變顯示於顯示部的影像的顯示位置的拖拉指令；將顯示影像翻到下一個影像的滑動指令；依次顯示卷軸狀的影像的滾動指令；選擇特定的影像的指 令；改變影像的顯示尺寸的縮放指令；以及輸入手寫的文字的指令等。
照度是指在每單位時間內入射到被照射面的每單位面積上的光量，該光量包括眼睛的光譜靈敏度。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式7
在本實施方式中，參照圖34A和圖34B說明使用本發明的一個方式的半導體裝置的資訊處理裝置的資訊處理方法。
明確而言，說明能夠顯示在使用本發明的一個方式的半導體裝置的資訊處理裝置的顯示部上的影像的生成方法。尤其是，說明當將顯示於顯示部的影像切換為其他影像時，對使用者的眼睛刺激少的影像的切換方法、減輕使用者的眼睛疲勞的影像的切換方法、不給使用者的眼睛帶來負擔的影像的切換方法。
圖34A和圖34B是說明使用本發明的一個方式的半導體裝置的資訊處理裝置的結構的方塊圖及說明影像資料的示意圖。
在本發明的一個方式中，說明在資訊處理裝置的顯示部平緩地重寫顯示影像的方法。
由此，可以減輕切換顯示時給使用者的眼睛帶來的負擔。其結果，可以提供能夠以對眼睛刺激少的方 式顯示包括運算部所處理的資訊的影像的新穎的資訊處理方法。
當快速地切換影像而進行顯示時，可能給使用者帶來眼睛疲勞。例如，包括不斷地切換不同的情景的動態影像以及切換不同的靜態影像的情況等。
當切換不同的影像而進行顯示時，較佳為緩慢地(平靜地)且自然地切換影像而進行顯示，而不瞬間地切換顯示。
例如，當將顯示從第一靜態影像切換到第二靜態影像時，較佳的是，在第一靜態影像和第二靜態影像之間插入淡出顯示第一靜態影像的動態影像或/及第二靜態影像淡入的動態影像。此外，也可以插入以在第一靜態影像淡出的同時，第二靜態影像淡入(也稱為交替淡變)的方式插入重疊兩個影像的動態影像，還可以插入顯示第一靜態影像逐漸變成第二靜態影像的動態影像(也稱為影像變形)。
另外，也可以在以低更新速率顯示第一靜態影像資料，接著以高更新速率顯示用來切換影像的影像之後，以低更新速率顯示第二靜態影像資料。
下面說明切換互不相同的影像A和影像B的方法的一個例子。
圖34A是示出能夠進行影像切換工作的顯示部的結構的塊圖。圖34A所示的顯示部包括運算部701、記憶部702、控制部703以及顯示部704。
在第一步驟中，運算部701將來自外部記憶部等的影像A及影像B的各資料儲存在記憶部702中。
在第二步驟中，運算部701根據預先設定的分割數的值使用影像A和影像B的各影像資料依次生成新的影像資料。
在第三步驟中，將所生成的影像資料輸出到控制部703中。控制部703將被輸入的影像資料顯示於顯示部704。
圖34B是用來說明在將影像從影像A逐漸切換為影像B時生成的影像資料的示意圖。
在圖34B中示出從影像A到影像B生成N(N是自然數)個影像資料，且分別將每一個影像資料顯示f(f是自然數)圖框期間的情況。由此，從影像A切換為影像B的期間是f×N圖框。
在此，較佳的是，使用者可以自由地設定上述N及f等的參數。運算部701預先取得這些參數，且根據該參數生成影像資料。
第i個生成的影像資料(i是1以上且N以下的整數)是可以對影像A的影像資料和影像B的影像資料分別進行加權並將該影像資料加在一起來生成的。例如，在某個像素中，當以顯示影像A時的亮度(灰階)為a，而以顯示影像B時的亮度(灰階)為b時，顯示第i生成的影像資料的該像素的亮度(灰階)c是公式1所示的值。此外，灰階是指顯示部所顯示的濃淡的等級。只具有白色及黑 色的兩個等級的影像也可以說具有兩個灰階的影像。例如，習知的個人電腦的顯示部具有顯示紅色、綠色、藍色的子像素。對每個子像素輸入用來顯示256等級的濃淡的信號。
使用藉由這種方法生成的影像資料來將影像A切換為影像B，從而可以緩慢地(平靜地)且自然地切換不連續的影像。
注意，至於公式1，在所有的像素中，當a=0時相當於從黑色影像逐漸切換為影像B的淡入。此外，在所有的像素中，當b=0時相當於從影像A逐漸切換為黑色影像的淡出。
雖然在上述說明中描述了使兩個影像暫時重疊並切換影像的方法，但是也可以採用不使影像重複的方法。
在不使兩個影像重疊的情況下，也可以當將影像A切換為影像B時在其間插入黑色影像。此時，當從影像A遷移到黑色影像時、從黑色影像遷移到影像B時或當進行其兩者時也可以採用上述影像切換方法。此外，作為插入影像A和影像B之間的影像不僅使用黑色影像，而且還可以使用白色影像等單色影像或與影像A及影 像B不同的多色影像。
藉由在影像A和影像B之間插入其他影像，特別是黑色影像等單色影像，可以使使用者更自然地感覺到影像切換的定時，從而可以以不使使用者感到不快的方式切換影像。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式8
在本實施方式中，參照圖35A1至圖35B2及圖36來說明使用本發明的一個方式的半導體裝置的資訊處理裝置的結構。
圖35A1至圖35B2是說明資訊處理裝置的效果的圖。
圖36是說明資訊處理裝置的結構的方塊圖。
眼睛疲勞有神經疲勞和肌肉疲勞的兩種疲勞。圖35A1和圖35A2示出說明眼睛疲勞的示意圖。
神經疲勞是指由於長時間連續觀看顯示部所發射的光或閃爍畫面，其亮度刺激眼睛的視網膜、視神經或腦子而使使用者感到疲勞。螢光燈或習知的顯示裝置的顯示部微微地明滅的現象稱為閃爍，該閃爍引起神經疲勞。
肌肉疲勞是由於過度使用在調節焦點時使用的睫狀肌而引起的。
圖35A1示出習知的顯示部的顯示的示意圖。習知的顯示部在1秒鐘內進行60次的影像改寫。長時間一直觀看這種螢幕，恐怕會刺激使用者的視網膜、視神經或腦子而引起眼睛疲勞。
另外，如圖35A2所示，在一個像素的尺寸大的情況下(例如，在清晰度低於150ppi的情況下)，顯示部所顯示的文字等的輪廓變得模糊。長時間一直觀看顯示在液晶顯示裝置上的輪廓模糊的文字，即睫狀肌為了調節焦點不斷運動而處於持續緊張的狀態，這恐怕會對眼睛造成負擔。
另外，已在研討定量地測定眼睛疲勞的方法。例如，作為神經疲勞的評價指標，已知有臨界閃爍(融合)頻率(CFF：Critical Flicker(Fusion)Frequency)等。作為肌肉疲勞的評價指標，已知有調節時間、調節近點距離等。
除了上述以外，作為評價眼睛疲勞的方法，已知有腦波測定、溫度圖法、眨眼次數的測定、淚液量的評價、瞳孔的收縮反應速度的評價、用來調查自覺症狀的問卷調查等。
為了解決上述課題，本發明的一個方式著眼於工作環境的照度及顯示裝置所顯示的影像資訊的背景的灰調。在下面說明的實施方式中，包括：著眼於環境的照度資訊及影像資訊的背景的灰調資訊而創作的本發明的一個實施方式。
本發明的一個方式中的影像資訊的處理及顯示方法包括如下步驟：取得環境的照度資訊及顯示部所顯示的影像資訊的背景的灰調資訊的步驟；以及利用這些資訊將影像資訊顯示在具備多個像素的顯示部的步驟，該多個像素在顯示光中不包含波長短於420nm的光且以150ppi以上的清晰度設置。由此，能夠以合適於環境照度的亮度顯示影像資訊。其結果是，可以提供能夠進行影像資訊處理及對眼睛刺激少的顯示的新穎的影像資訊的處理及顯示方法。
圖36示出資訊處理裝置的方塊圖的一個例子。該資訊處理裝置是可以使用本發明的一個方式的影像資訊的處理及顯示方法的資訊處理裝置。
資訊處理裝置330包括運算部311、記憶部312及傳送通道314。藉由傳送通道314使運算部311、記憶部312以及輸入/輸出介面315相互連接，來進行資訊的傳送。注意，無法明確地使上述結構分離，有時一個結構兼作其他結構或包含其他結構的一部分。例如，觸控面板既是顯示部又是輸入單元。
輸入/輸出裝置320藉由輸入/輸出介面315連接到傳送通道314。輸入/輸出裝置320是用來從算術裝置310的外部輸入資訊或向算術裝置310的外部輸出資訊的裝置。
作為輸入/輸出裝置320的一個例子，可以舉出通信設備、網路互連設備或硬碟、抽取式記憶體等可以 進行寫入的外部記憶部。
作為輸入單元321的一個例子，可以舉出鍵盤、滑鼠或觸控面板等人機周邊設備；數位相機、數位攝影機等相機；掃描器、CDROM、DVDROM等唯讀的外部記憶部。例如，資訊處理裝置330的使用者能夠從輸入單元321輸入翻頁指令等。
作為輸出裝置，除了顯示部322，還可以連接揚聲器、印刷機等。
本發明的一個方式的資訊處理裝置330具有顯示部322。尤其是，在顯示部322中，顯示光不包含波長短於420nm的光，較佳為不包含波長短於440nm的光。並且，較佳為在顯示區設置清晰度為150ppi以上，更佳為200ppi以上的多個像素。由此，可以進行對眼睛的刺激小的顯示。注意，在本說明書中，顯示光是指資訊處理裝置的顯示部為了顯示影像而向使用者發射或反射的光。
根據本發明的一個方式的顯示部的顯示光由於不被眼睛的角膜或晶狀體吸收而到達視網膜，因此不包括對視網膜具有長期的影響或對晝夜節律(Circadian rhythm)具有壞影響的光。明確而言，顯示影像的光不包括具有400nm以下，較佳為420nm以下，更佳為440nm以下的波長的光(也稱為UVA)。
本發明的一個方式的資訊處理裝置330可以使用本發明的一個方式的半導體裝置。該半導體裝置中的 像素的特徵在於吸收具有上述波長的光且不容易使其透過。因此，藉由使用本發明的一個方式的半導體裝置，即使使用發射具有上述波長的光的光源，也可以減少或遮斷具有上述波長的光。
另外，根據本發明的一個方式的顯示部所具備的像素的清晰度為150ppi以上，較佳為200ppi以上，且一個像素的尺寸小。由此，可以減輕使用者的眼睛的肌肉疲勞。
圖35B1和圖35B2示出說明本發明的一個方式的資訊處理裝置的減輕眼睛疲勞的效果的示意圖。
本發明的一個方式的資訊處理裝置可以改變輸出選擇像素的信號的頻率。尤其是，藉由將關態電流極小的電晶體用於顯示部的像素部，可以在抑制閃爍產生的同時減少圖框頻率。例如，能夠以5秒鐘一次的方式進行影像的改寫，因此可以觀看相同的影像，降低使用者所察覺的螢幕的閃爍。由此，減少使用者的眼睛的視網膜、神經或腦子所受的刺激，從而減輕神經疲勞(參照圖35B1)。
此外，作為關態電流極小的電晶體，例如有使用氧化物半導體的電晶體，尤其是使用CAAC-OS的電晶體是較佳的。
本發明的一個方式的資訊處理裝置的一個像素的尺寸小。明確而言，可以進行清晰度為150ppi以上，較佳為200ppi以上的高精細度的顯示。可以清晰地或細緻且流暢地顯示影像的輪廓。由此，睫狀肌的焦點調節 變得容易，從而可以減輕使用者的肌肉疲勞(參照圖35B2)。注意，清晰度可以使用像素密度(ppi：pixel per inch)來表示。像素密度為每英寸的像素數。另外，像素是構成影像的單位。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式9
本發明的一個方式的半導體裝置可以應用於各種電子裝置(包括遊戲機)。作為電子裝置，可以舉出電視機、用於電腦等的顯示器、數位相機、數位攝影機、數位相框、行動電話機、遊戲機、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、遊戲機(彈珠機(pachinko machine)或投幣機(slot machine)等)。圖37A至圖38B示出上述電子裝置的一個例子。
圖37A示出具有顯示部的桌子。在桌子9000中，外殼9001組裝有顯示部9003，利用顯示部9003可以顯示影像。另外，示出利用四個桌腿9002支撐外殼9001的結構。另外，外殼9001具有用於供應電力的電源供應線9005。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9003。因此可以提高顯示部9003的顯示品質。
顯示部9003具有觸屏輸入功能，藉由用手指 等按觸顯示於桌子9000的顯示部9003中的顯示按鈕9004可以進行畫面操作或資訊輸入，並且顯示部9003也可以用作如下控制裝置，即藉由使其具有能夠與其他家電產品進行通信的功能或能夠控制其他家電產品的功能，來藉由畫面操作控制其他家電產品。例如，藉由使用具有觸控感測器功能或影像感測器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
另外，利用設置於外殼9001的鉸鏈也可以將顯示部9003的畫面以垂直於地板的方式立起來，從而也可以將桌子用作電視機。雖然當在較小的房間裡設置大畫面的電視機時自由使用的空間變小，但是若在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖37B示出電視機。在電視機9100中，外殼9101組裝有顯示部9103，並且利用顯示部9103可以顯示影像。此外，在此示出利用支架9105支撐外殼9101的結構。
藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110，可以進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109，可以進行頻道及音量的操作，並可以對在顯示部9103上顯示的影像進行操作。此外，也可以採用在遙控器9110中設置顯示從該遙控器輸出的資訊的顯示部9107的結構。
圖37B所示的電視機9100具備接收機及通信單元等。電視機9100可以利用接收機接收一般的電視廣 播。再者，電視機9100藉由通信單元連接到有線或無線方式的通信網路，也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的資訊通信。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9103、顯示部9107。因此可以提高電視機的顯示品質。
圖37C示出電腦9200，該電腦包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接埠9205、指向裝置9206等。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9203。因此可以提高電腦9200的顯示品質。
顯示部9203具有觸屏輸入功能，藉由用手指等按觸顯示部9203中的顯示按鈕可以進行畫面操作或資訊輸入。此外，可以利用鍵盤或音訊來輸入資訊。
圖38A和圖38B是能夠折疊的平板終端。圖38A是打開的狀態的平板終端，並且包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9631a、顯示部9631b。因此可以提高平板終端的顯示品質。
在顯示部9631a中，可以將其一部分用作觸 控面板的區域9632a，並且可以藉由按觸所顯示的操作鍵9638來輸入資料。此外，作為一個例子在此示出：顯示部9631a的一半只具有顯示的功能，並且另一半具有觸控面板的功能，但是不侷限於該結構。也可以採用顯示部9631a的全部區域具有觸控面板的功能的結構。例如，可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸控面板，並且將顯示部9631b用作顯示畫面。
此外，顯示部9631b也與顯示部9631a同樣，可以將其一部分用作觸控面板的區域9632b。此外，藉由使用手指或觸控筆等按觸觸控面板的顯示鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b顯示鍵盤按鈕。
此外，也可以對觸控面板的區域9632a和觸控面板的區域9632b同時進行按觸輸入。
另外，顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示或彩色顯示等的切換等。根據內置於平板終端中的光感測器所檢測的使用時的外光的光量，省電模式切換開關9036可以將顯示的亮度設定為最適合的亮度。平板終端除了光感測器以外還可以內置陀螺儀和加速度感測器等檢測傾斜度的感測器等其他檢測裝置。
此外，圖38A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不侷限於此，一個的尺寸和另一個的尺寸可以不同，並且它們的顯示品質也可以不同。例如顯示部9631a和顯示部9631b中的 一個可以進行比另一個更高精細的顯示。
圖38B是合上的狀態的平板終端，並且在外殼9630中可以包括太陽能電池9633、充放電控制電路9634。此外，在圖38B中，作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外，平板終端可以折疊，因此不使用時可以合上外殼9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有高可靠性的平板終端。
此外，圖38A和圖38B所示的平板終端還可以具有如下功能：顯示各種各樣的資訊(靜態影像、動態影像、文字影像等)；將日曆、日期或時刻等顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯的觸摸輸入；藉由各種各樣的軟體(程式)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸控面板、顯示部或影像信號處理部等。注意，太陽能電池9633可以設置在外殼9630的一面或兩面，因此可以高效地進行電池9635的充電。另外，當作為電池9635使用鋰離子電池時，有可以實現小型化等的優點。
另外，參照圖39A至圖39C所示的方塊圖對圖38B所示的充放電控制電路9634的結構和工作進行說明。圖39A示出太陽能電池9633、電池9635、DCDC轉換器9636、DCDC轉換器9637、開關SW1至SW3以及負 載(顯示部9631等)，電池9635、DCDC轉換器9636、DCDC轉換器9637、開關SW1至SW3對應於圖38B所示的充放電控制電路9634。
首先，說明在利用太陽能電池9633發電時的工作的例子。使用DCDC轉換器9636對太陽能電池所產生的電力進行升壓或降壓以使其成為用來對電池9635進行充電的電壓。並且，當利用來自太陽能電池9633的電力使負載(顯示部9631等)工作時使開關SW1導通，並且，利用DCDC轉換器9637將其升壓或降壓到負載(顯示部9631等)所需要的電壓。另外，當不進行對負載(顯示部9631等)的電力供應時，可以採用使SW1截止且使SW2導通來對電池9635進行充電的結構。
在一直藉由電池9635進行對負載(顯示部9631等)的電力供應時，如圖39B所示，也可以採用省略開關SW1的結構。
另外，當對負載供應的電壓的適當的範圍與電池9635的電壓相同時，如圖39C所示，也可以採用還省略DCDC轉換器9637的結構。
注意，作為發電單元的一個例子示出太陽能電池9633，但是不侷限於此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(帕耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如，也可以採用：以無線(不接觸)的方式收發電力來進行充電的非接觸電力傳輸模組；或組合其他充電單元進行 充電的結構。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而實施。
102‧‧‧基板
103‧‧‧電晶體
105‧‧‧電容元件
107‧‧‧掃描線
109‧‧‧信號線
110‧‧‧氮化絕緣膜
111‧‧‧半導體膜
113‧‧‧導電膜
115‧‧‧電容線
121‧‧‧像素電極
127‧‧‧閘極絕緣膜
129‧‧‧絕緣膜
131‧‧‧絕緣膜
132‧‧‧絕緣膜
223‧‧‧電晶體
227‧‧‧閘極電極
229‧‧‧佈線
231‧‧‧半導體膜
233‧‧‧佈線
241‧‧‧導電膜

Claims (20)

  1. 一種包括電容元件的半導體裝置，包括：包含氮的第一絕緣層；該第一絕緣層上的閘極電極層；該閘極電極層上的第二絕緣層；該第二絕緣層上的第一氧化物半導體層，該第一氧化物半導體層與該閘極電極層重疊；在該第一絕緣層上且與該第一絕緣層接觸的第二氧化物半導體層；電連接於該第一氧化物半導體層的源極電極層及汲極電極層；在該第一氧化物半導體層及該第二氧化物半導體層上且與該第一氧化物半導體層及該第二氧化物半導體層接觸的第三絕緣層；以及該第三絕緣層上的透光導電層，該透光導電層與該第二氧化物半導體層重疊，其中，該電容元件的電極之一是該第二氧化物半導體層。
  2. 根據申請專利範圍第1項之半導體裝置，其中該電容元件的該電極之另一個是該透光導電層。
  3. 根據申請專利範圍第1項之半導體裝置，其中該第一氧化物半導體層及該第二氧化物半導體層包含相同的材料。
  4. 根據申請專利範圍第1項之半導體裝置，其中該 第一氧化物半導體層及該第二氧化物半導體層具有2.0eV以上的能隙。
  5. 根據申請專利範圍第1項之半導體裝置，其中該第一絕緣層包含選自氮氧化矽、氮化矽、氮化鋁和氮氧化鋁的氮化絕緣材料。
  6. 根據申請專利範圍第1項之半導體裝置，其中該第一絕緣層還包含氫。
  7. 根據申請專利範圍第1項之半導體裝置，其中該第三絕緣層包含選自氧化矽、氧氮化矽、氧化鋁、氧化鉿、氧化鎵和Ga-Zn類金屬氧化物的氧化絕緣材料。
  8. 根據申請專利範圍第1項之半導體裝置，還包括該第三絕緣層上的第四絕緣層，其中該第四絕緣層包含選自氮氧化矽、氮化矽、氮化鋁和氮氧化鋁的氮化絕緣材料。
  9. 根據申請專利範圍第1項之半導體裝置，還包括電連接於該第二氧化物半導體層的佈線，其中該佈線包含與該閘極電極層相同的材料。
  10. 根據申請專利範圍第1項之半導體裝置，其中該透光導電層電連接於該源極電極層及該汲極電極層中的一個。
  11. 一種包括電容元件的半導體裝置的製造方法，包括如下步驟：形成包含氮的第一絕緣層；在該第一絕緣層上形成閘極電極層； 在該閘極電極層上形成第二絕緣層；在該第二絕緣層上以與該閘極電極層重疊的方式形成第一氧化物半導體層；在該第一絕緣層上以與該第一絕緣層接觸的方式形成第二氧化物半導體層；以電連接於該第一氧化物半導體層的方式形成源極電極層及汲極電極層；在該第一氧化物半導體層及該第二氧化物半導體層上以與該第一氧化物半導體層及該第二氧化物半導體層接觸的方式形成第三絕緣層；以及在該第三絕緣層上以與該第二氧化物半導體層重疊的方式形成透光導電層，其中，該電容元件的電極之一是該第二氧化物半導體層。
  12. 根據申請專利範圍第11項之半導體裝置的製造方法，其中該電容元件的該電極之另一個是該透光導電層。
  13. 根據申請專利範圍第11項之半導體裝置的製造方法，其中該第一氧化物半導體層及該第二氧化物半導體層包含相同的材料。
  14. 根據申請專利範圍第11項之半導體裝置的製造方法，其中該第一氧化物半導體層及該第二氧化物半導體層具有2.0eV以上的能隙。
  15. 根據申請專利範圍第11項之半導體裝置的製造 方法，其中該第一絕緣層包含選自氮氧化矽、氮化矽、氮化鋁和氮氧化鋁的氮化絕緣材料。
  16. 根據申請專利範圍第11項之半導體裝置的製造方法，其中該第一絕緣層還包含氫。
  17. 根據申請專利範圍第11項之半導體裝置的製造方法，其中該第三絕緣層包含選自氧化矽、氧氮化矽、氧化鋁、氧化鉿、氧化鎵和Ga-Zn類金屬氧化物的氧化絕緣材料。
  18. 根據申請專利範圍第11項之半導體裝置的製造方法，還包括在該第三絕緣層上形成第四絕緣層的步驟，其中該第四絕緣層包含選自氮氧化矽、氮化矽、氮化鋁和氮氧化鋁的氮化絕緣材料。
  19. 根據申請專利範圍第11項之半導體裝置的製造方法，還包括形成該第一絕緣層上的佈線的步驟，其中該佈線電連接於該第二氧化物半導體層，並且該佈線包含與該閘極電極層相同的材料。
  20. 根據申請專利範圍第11項之半導體裝置的製造方法，其中該透光導電層電連接於該源極電極層及該汲極電極層中的一個。
TW102146662A 2012-12-28 2013-12-17 半導體裝置及半導體裝置的製造方法 TWI607510B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012288968 2012-12-28
JP2013049065 2013-03-12

Publications (2)

Publication Number Publication Date
TW201430961A true TW201430961A (zh) 2014-08-01
TWI607510B TWI607510B (zh) 2017-12-01

Family

ID=50928694

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102146662A TWI607510B (zh) 2012-12-28 2013-12-17 半導體裝置及半導體裝置的製造方法

Country Status (6)

Country Link
US (2) US9196639B2 (zh)
JP (9) JP2014199416A (zh)
KR (6) KR102125690B1 (zh)
CN (1) CN103915447B (zh)
DE (2) DE102013022607B4 (zh)
TW (1) TWI607510B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403760B2 (en) 2015-03-03 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
TWI718289B (zh) * 2016-04-15 2021-02-11 法商安能比公司 包含磁電轉換器之發電機及相關製造方法
TWI762124B (zh) * 2016-08-10 2022-04-21 美商艾馬克科技公司 用於半導體裝置的封裝優化的系統及方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104885230B (zh) 2012-12-25 2018-02-23 株式会社半导体能源研究所 半导体装置
CN110137181A (zh) 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US9269315B2 (en) 2013-03-08 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
KR102268641B1 (ko) 2014-07-10 2021-06-23 현대모비스 주식회사 어라운드 뷰 시스템 및 그 동작방법
JP6792547B2 (ja) 2014-08-01 2020-11-25 オーソゴナル，インコーポレイテッド 素子のフォトリソグラフパターン化方法
JP6653316B2 (ja) 2014-08-01 2020-02-26 オーソゴナル，インコーポレイテッド 有機ｅｌ素子のフォトリソグラフィによるパターン形成
JP2017526177A (ja) 2014-08-01 2017-09-07 オーソゴナル，インコーポレイテッド 素子のフォトリソグラフパターン化方法
KR102401987B1 (ko) 2014-08-01 2022-05-25 올싸거널 인코포레이티드 유기 전자 장치의 포토리소그래피 패터닝
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
WO2016076168A1 (ja) * 2014-11-11 2016-05-19 シャープ株式会社 半導体装置およびその製造方法
WO2016108122A1 (en) 2014-12-29 2016-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having semiconductor device
CN106558620B (zh) * 2015-09-29 2021-09-07 联华电子股份有限公司 半导体元件及其形成方法
WO2017109642A1 (ja) * 2015-12-24 2017-06-29 株式会社半導体エネルギー研究所 金属酸化物膜、および半導体装置
US20170229554A1 (en) * 2016-02-05 2017-08-10 Applied Materials, Inc. High-k dielectric materials utilized in display devices
JP6870926B2 (ja) * 2016-06-22 2021-05-12 株式会社半導体エネルギー研究所 表示装置、表示モジュール、および電子機器
JP6698486B2 (ja) * 2016-09-26 2020-05-27 株式会社ジャパンディスプレイ 表示装置
WO2018167591A1 (ja) 2017-03-13 2018-09-20 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN107579006B (zh) * 2017-09-13 2019-08-06 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法
CN108585853B (zh) * 2017-12-11 2021-12-24 上海大学 一种铕掺杂氧化钪闪烁体及其制备方法和用途
WO2020202902A1 (ja) * 2019-04-05 2020-10-08 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、撮像素子の製造方法
US11978723B2 (en) * 2021-03-31 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical interconnect structures in three-dimensional integrated circuits

Family Cites Families (152)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000286254A (ja) * 1999-03-31 2000-10-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3964223B2 (ja) 2002-02-15 2007-08-22 シャープ株式会社 薄膜トランジスタ装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3989761B2 (ja) * 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) * 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP2924498A1 (en) 2006-04-06 2015-09-30 Semiconductor Energy Laboratory Co, Ltd. Liquid crystal desplay device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5044273B2 (ja) 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
CN103985718B (zh) * 2008-09-19 2019-03-22 株式会社半导体能源研究所 显示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
EP2515337B1 (en) 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101681884B1 (ko) 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR102097932B1 (ko) * 2009-07-31 2020-04-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
TWI596741B (zh) * 2009-08-07 2017-08-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101746198B1 (ko) 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011043217A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR20120093952A (ko) 2009-11-06 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 반도체 장치 제조 방법과, 성막 장치
US8685803B2 (en) 2009-12-09 2014-04-01 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US9142573B1 (en) * 2010-05-24 2015-09-22 Sharp Kabushiki Kaisha Thin film transistor substrate and method for producing same
US20120024223A1 (en) * 2010-07-02 2012-02-02 Matheson Tri-Gas, Inc. Thin films and methods of making them using cyclohexasilane
WO2012029596A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9142568B2 (en) * 2010-09-10 2015-09-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting display device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8546161B2 (en) * 2010-09-13 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and liquid crystal display device
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
TWI525818B (zh) 2010-11-30 2016-03-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置之製造方法
TWI432865B (zh) * 2010-12-01 2014-04-01 Au Optronics Corp 畫素結構及其製作方法
TWI534905B (zh) * 2010-12-10 2016-05-21 半導體能源研究所股份有限公司 顯示裝置及顯示裝置之製造方法
EP2657974B1 (en) 2010-12-20 2017-02-08 Sharp Kabushiki Kaisha Semiconductor device and display device
WO2012090973A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
JP2012191025A (ja) 2011-03-11 2012-10-04 Dainippon Printing Co Ltd 薄膜トランジスタアレー基板、薄膜集積回路装置及びそれらの製造方法
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US9171840B2 (en) * 2011-05-26 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107419225B (zh) * 2011-06-08 2020-08-04 株式会社半导体能源研究所 溅射靶材、溅射靶材的制造方法及薄膜形成方法
US9318506B2 (en) * 2011-07-08 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013049065A (ja) 2011-08-30 2013-03-14 Jfe Steel Corp 溶鋼流出ゲート開閉装置の着脱台車
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI657539B (zh) * 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
US9569992B2 (en) 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
JP2014130577A (ja) 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 半導体装置及びプログラム
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
CN110137181A (zh) * 2012-12-28 2019-08-16 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10403760B2 (en) 2015-03-03 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
TWI712176B (zh) * 2015-03-03 2020-12-01 日商半導體能源研究所股份有限公司 氧化物半導體膜、包括該氧化物半導體膜的半導體裝置以及包括該半導體裝置的顯示裝置
TWI718289B (zh) * 2016-04-15 2021-02-11 法商安能比公司 包含磁電轉換器之發電機及相關製造方法
TWI762124B (zh) * 2016-08-10 2022-04-21 美商艾馬克科技公司 用於半導體裝置的封裝優化的系統及方法

Also Published As

Publication number Publication date
US9705006B2 (en) 2017-07-11
KR102481054B1 (ko) 2022-12-27
JP2019204958A (ja) 2019-11-28
JP2018084825A (ja) 2018-05-31
JP2020194963A (ja) 2020-12-03
US20160049518A1 (en) 2016-02-18
KR20210156267A (ko) 2021-12-24
JP6638108B2 (ja) 2020-01-29
KR20200038909A (ko) 2020-04-14
US9196639B2 (en) 2015-11-24
JP6553703B2 (ja) 2019-07-31
JP6262162B2 (ja) 2018-01-17
KR102344562B1 (ko) 2021-12-30
KR102271517B1 (ko) 2021-07-02
JP2015128163A (ja) 2015-07-09
KR20210079255A (ko) 2021-06-29
TWI607510B (zh) 2017-12-01
JP2020073999A (ja) 2020-05-14
JP2022183156A (ja) 2022-12-08
US20140183523A1 (en) 2014-07-03
JP2014199416A (ja) 2014-10-23
JP2024041764A (ja) 2024-03-27
JP2020112825A (ja) 2020-07-27
DE102013022607B4 (de) 2024-05-08
KR20230002157A (ko) 2023-01-05
JP6686225B1 (ja) 2020-04-22
DE102013226794A1 (de) 2014-07-03
JP7407253B2 (ja) 2023-12-28
CN103915447B (zh) 2018-07-10
JP6740499B2 (ja) 2020-08-12
JP7145182B2 (ja) 2022-09-30
DE102013226794B4 (de) 2024-05-29
KR20140086911A (ko) 2014-07-08
CN103915447A (zh) 2014-07-09
KR102208596B1 (ko) 2021-01-28
KR20200094719A (ko) 2020-08-07
KR102125690B1 (ko) 2020-06-23

Similar Documents

Publication Publication Date Title
TWI607510B (zh) 半導體裝置及半導體裝置的製造方法
JP6717924B2 (ja) 半導体装置