TW201413731A - 半導體裝置，和具有該半導體裝置的顯示裝置和電子裝置 - Google Patents
半導體裝置，和具有該半導體裝置的顯示裝置和電子裝置 Download PDFInfo
- Publication number
- TW201413731A TW201413731A TW102143761A TW102143761A TW201413731A TW 201413731 A TW201413731 A TW 201413731A TW 102143761 A TW102143761 A TW 102143761A TW 102143761 A TW102143761 A TW 102143761A TW 201413731 A TW201413731 A TW 201413731A
- Authority
- TW
- Taiwan
- Prior art keywords
- transistor
- level
- terminal
- potential
- power supply
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 130
- 239000004973 liquid crystal related substance Substances 0.000 claims description 41
- 230000006866 deterioration Effects 0.000 abstract description 17
- 230000000368 destabilizing effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 264
- 230000006870 function Effects 0.000 description 214
- 239000010410 layer Substances 0.000 description 162
- 239000000758 substrate Substances 0.000 description 138
- 239000010408 film Substances 0.000 description 135
- 238000010586 diagram Methods 0.000 description 101
- 239000000463 material Substances 0.000 description 78
- 238000007667 floating Methods 0.000 description 44
- 239000012212 insulator Substances 0.000 description 42
- 239000013078 crystal Substances 0.000 description 39
- 230000002829 reductive effect Effects 0.000 description 33
- 230000009467 reduction Effects 0.000 description 27
- 238000004519 manufacturing process Methods 0.000 description 25
- 150000002894 organic compounds Chemical class 0.000 description 25
- 230000002093 peripheral effect Effects 0.000 description 25
- 238000000034 method Methods 0.000 description 24
- 239000011521 glass Substances 0.000 description 22
- 239000011229 interlayer Substances 0.000 description 22
- 238000012545 processing Methods 0.000 description 21
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 19
- 229910052732 germanium Inorganic materials 0.000 description 18
- 238000007789 sealing Methods 0.000 description 18
- 230000015572 biosynthetic process Effects 0.000 description 16
- 230000008878 coupling Effects 0.000 description 16
- 238000010168 coupling process Methods 0.000 description 16
- 238000005859 coupling reaction Methods 0.000 description 16
- 239000002585 base Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 230000008569 process Effects 0.000 description 12
- 239000003566 sealing material Substances 0.000 description 12
- 238000012546 transfer Methods 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- 230000006872 improvement Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 230000007547 defect Effects 0.000 description 10
- 230000005236 sound signal Effects 0.000 description 10
- 239000011575 calcium Substances 0.000 description 9
- 230000005693 optoelectronics Effects 0.000 description 9
- 230000002441 reversible effect Effects 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910052791 calcium Inorganic materials 0.000 description 8
- 150000001875 compounds Chemical class 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 8
- 230000005611 electricity Effects 0.000 description 8
- 239000004033 plastic Substances 0.000 description 8
- 229920003023 plastic Polymers 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 7
- -1 calcium nitride Chemical class 0.000 description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 6
- 239000012788 optical film Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000010453 quartz Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910017073 AlLi Inorganic materials 0.000 description 5
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 5
- 229910052684 Cerium Inorganic materials 0.000 description 5
- 229910017911 MgIn Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 5
- 229910000420 cerium oxide Inorganic materials 0.000 description 5
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 5
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 4
- 229910001634 calcium fluoride Inorganic materials 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 4
- 150000004696 coordination complex Chemical class 0.000 description 4
- 230000005525 hole transport Effects 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 229910052744 lithium Inorganic materials 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 238000003079 width control Methods 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- UOCMXZLNHQBBOS-UHFFFAOYSA-N 2-(1,3-benzoxazol-2-yl)phenol zinc Chemical compound [Zn].Oc1ccccc1-c1nc2ccccc2o1.Oc1ccccc1-c1nc2ccccc2o1 UOCMXZLNHQBBOS-UHFFFAOYSA-N 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical group C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- 239000004305 biphenyl Substances 0.000 description 3
- 235000010290 biphenyl Nutrition 0.000 description 3
- 125000006267 biphenyl group Chemical group 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002484 inorganic compounds Chemical class 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- ZUOUZKKEUPVFJK-UHFFFAOYSA-N phenylbenzene Natural products C1=CC=CC=C1C1=CC=CC=C1 ZUOUZKKEUPVFJK-UHFFFAOYSA-N 0.000 description 3
- 239000000049 pigment Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- UFVXQDWNSAGPHN-UHFFFAOYSA-K bis[(2-methylquinolin-8-yl)oxy]-(4-phenylphenoxy)alumane Chemical compound [Al+3].C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC=C([O-])C2=NC(C)=CC=C21.C1=CC([O-])=CC=C1C1=CC=CC=C1 UFVXQDWNSAGPHN-UHFFFAOYSA-K 0.000 description 2
- XJHCXCQVJFPJIK-UHFFFAOYSA-M caesium fluoride Chemical compound [F-].[Cs+] XJHCXCQVJFPJIK-UHFFFAOYSA-M 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000002772 conduction electron Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011152 fibreglass Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000003446 ligand Substances 0.000 description 2
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical compound [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000001007 phthalocyanine dye Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920002620 polyvinyl fluoride Polymers 0.000 description 2
- 150000003304 ruthenium compounds Chemical class 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 150000004772 tellurides Chemical class 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ODHXBMXNKOYIBV-UHFFFAOYSA-N triphenylamine Chemical compound C1=CC=CC=C1N(C=1C=CC=CC=1)C1=CC=CC=C1 ODHXBMXNKOYIBV-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 2
- UHXOHPVVEHBKKT-UHFFFAOYSA-N 1-(2,2-diphenylethenyl)-4-[4-(2,2-diphenylethenyl)phenyl]benzene Chemical group C=1C=C(C=2C=CC(C=C(C=3C=CC=CC=3)C=3C=CC=CC=3)=CC=2)C=CC=1C=C(C=1C=CC=CC=1)C1=CC=CC=C1 UHXOHPVVEHBKKT-UHFFFAOYSA-N 0.000 description 1
- IYZMXHQDXZKNCY-UHFFFAOYSA-N 1-n,1-n-diphenyl-4-n,4-n-bis[4-(n-phenylanilino)phenyl]benzene-1,4-diamine Chemical compound C1=CC=CC=C1N(C=1C=CC(=CC=1)N(C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C=1C=CC(=CC=1)N(C=1C=CC=CC=1)C=1C=CC=CC=1)C1=CC=CC=C1 IYZMXHQDXZKNCY-UHFFFAOYSA-N 0.000 description 1
- VFMUXPQZKOKPOF-UHFFFAOYSA-N 2,3,7,8,12,13,17,18-octaethyl-21,23-dihydroporphyrin platinum Chemical compound [Pt].CCc1c(CC)c2cc3[nH]c(cc4nc(cc5[nH]c(cc1n2)c(CC)c5CC)c(CC)c4CC)c(CC)c3CC VFMUXPQZKOKPOF-UHFFFAOYSA-N 0.000 description 1
- YLYPIBBGWLKELC-RMKNXTFCSA-N 2-[2-[(e)-2-[4-(dimethylamino)phenyl]ethenyl]-6-methylpyran-4-ylidene]propanedinitrile Chemical compound C1=CC(N(C)C)=CC=C1\C=C\C1=CC(=C(C#N)C#N)C=C(C)O1 YLYPIBBGWLKELC-RMKNXTFCSA-N 0.000 description 1
- NSMJMUQZRGZMQC-UHFFFAOYSA-N 2-naphthalen-1-yl-1H-imidazo[4,5-f][1,10]phenanthroline Chemical compound C12=CC=CN=C2C2=NC=CC=C2C2=C1NC(C=1C3=CC=CC=C3C=CC=1)=N2 NSMJMUQZRGZMQC-UHFFFAOYSA-N 0.000 description 1
- DHDHJYNTEFLIHY-UHFFFAOYSA-N 4,7-diphenyl-1,10-phenanthroline Chemical compound C1=CC=CC=C1C1=CC=NC2=C1C=CC1=C(C=3C=CC=CC=3)C=CN=C21 DHDHJYNTEFLIHY-UHFFFAOYSA-N 0.000 description 1
- ZJJNMSATBJRDEU-UHFFFAOYSA-N C(C)(=O)CC([CH2-])=NO Chemical compound C(C)(=O)CC([CH2-])=NO ZJJNMSATBJRDEU-UHFFFAOYSA-N 0.000 description 1
- RSRLFBCPXDIRBK-UHFFFAOYSA-N C(C)(=O)CC([CH2-])=O.[Li+] Chemical compound C(C)(=O)CC([CH2-])=O.[Li+] RSRLFBCPXDIRBK-UHFFFAOYSA-N 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- ZJBMQVPEJHVSQA-OCYVVMCSSA-N Pyrromycin Chemical compound O([C@H]1C[C@]([C@@H](C2=CC=3C(=O)C4=C(O)C=CC(O)=C4C(=O)C=3C(O)=C21)C(=O)OC)(O)CC)[C@H]1C[C@H](N(C)C)[C@H](O)[C@H](C)O1 ZJBMQVPEJHVSQA-OCYVVMCSSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- FZWLAAWBMGSTSO-UHFFFAOYSA-N Thiazole Chemical compound C1=CSC=N1 FZWLAAWBMGSTSO-UHFFFAOYSA-N 0.000 description 1
- DGEZNRSVGBDHLK-UHFFFAOYSA-N [1,10]phenanthroline Chemical compound C1=CN=C2C3=NC=CC=C3C=CC2=C1 DGEZNRSVGBDHLK-UHFFFAOYSA-N 0.000 description 1
- PUBNALRQHQAADX-UHFFFAOYSA-N [Ru].C1(=CC=CC=C1)C1=NC=CC=C1.[Ru] Chemical compound [Ru].C1(=CC=CC=C1)C1=NC=CC=C1.[Ru] PUBNALRQHQAADX-UHFFFAOYSA-N 0.000 description 1
- CUJRVFIICFDLGR-UHFFFAOYSA-N acetylacetonate Chemical compound CC(=O)[CH-]C(C)=O CUJRVFIICFDLGR-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 229910000272 alkali metal oxide Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 150000004982 aromatic amines Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- XZCJVWCMJYNSQO-UHFFFAOYSA-N butyl pbd Chemical compound C1=CC(C(C)(C)C)=CC=C1C1=NN=C(C=2C=CC(=CC=2)C=2C=CC=CC=2)O1 XZCJVWCMJYNSQO-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000002041 carbon nanotube Substances 0.000 description 1
- 229910021393 carbon nanotube Inorganic materials 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- FUJCRWPEOMXPAD-UHFFFAOYSA-N lithium oxide Chemical compound [Li+].[Li+].[O-2] FUJCRWPEOMXPAD-UHFFFAOYSA-N 0.000 description 1
- 229910001947 lithium oxide Inorganic materials 0.000 description 1
- SKEDXQSRJSUMRP-UHFFFAOYSA-N lithium;quinolin-8-ol Chemical compound [Li].C1=CN=C2C(O)=CC=CC2=C1 SKEDXQSRJSUMRP-UHFFFAOYSA-N 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 239000002905 metal composite material Substances 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 150000004866 oxadiazoles Chemical class 0.000 description 1
- 125000002971 oxazolyl group Chemical group 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229940005642 polystyrene sulfonic acid Drugs 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 150000004322 quinolinols Chemical group 0.000 description 1
- 125000002943 quinolinyl group Chemical group N1=C(C=CC2=CC=CC=C12)* 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010948 rhodium Substances 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- IFOIAHYDBXLNJX-UHFFFAOYSA-N trioxazole Chemical class O1OC=NO1 IFOIAHYDBXLNJX-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/287—Organisation of a multiplicity of shift registers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0408—Integration of the drivers onto the display substrate
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Logic Circuits (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electronic Switches (AREA)
- Liquid Crystal (AREA)
Abstract
本發明的目的在於提供一種半導體裝置，該半導體裝置可抑制各個電晶體中之特性的劣化，而不會使操作不穩定。在非選擇週期中，電晶體係導通於規則的時隔，使得電源供應電位可供應至移位暫存器電路的輸出端子。電源供應電位係透過該電晶體而供應至移位暫存器電路的輸出端子，因為該電晶體並非一直在非選擇週期中，所以可抑制該電晶體之臨限電壓的偏移。此外，電源供應電位係在規則的時隔透過該電晶體而供應至移位暫存器電路的輸出端子，因此，該移位暫存器電路可制抑在該輸出端子中所產生之雜訊。
Description
本發明關於一種半導體裝置，尤其，本發明關於一種移位暫存器，其係藉由使用電晶體所形成。此外，本發明關於一種具有該半導體裝置的顯示裝置，和一種具有該半導體裝置的電子裝置。
近年來，因為諸如液晶電視之大的顯示裝置不斷增加，所以已主動發展諸如液晶顯示裝置或發光裝置的顯示裝置。尤其，已主動發展其中包含移位暫存器電路或類似電路(下文中係稱為內部電路)的畫素電路和驅動器電路係藉由使用電晶體以形成於相同的基板上，而該等電晶體係藉由使用非晶半導體來形成於絕緣物上的技術，因為該等支術可大大地助成低的功率消耗及低的成本之故。形成於該絕緣物上之內部電路係透過FPC及其類似物而連接至配置於絕緣物外面的控制IC或類似物(下文中係稱為
外部電路)，及控制該內部電路之操作。
此外，已發明出藉由使用由非晶半導體所製成之電晶體所形成的移位暫存器電路，以做為形成於絕緣物上之內部電路(請參閱參考文獻1：PCT國際公告第95/31804號)。
然而，因為移位暫存器電路具有其中輸出端子係在浮動狀態中的週期，所以雜訊易於產生於輸出端子中。由於產生於輸出端子中之雜訊，所以會發生移位暫存器電路的故障。
為了要解決上述問題，已發明出其中輸出端子並不會變成浮動狀態之移位暫存器電路，此移位暫存器電路係由所謂靜態驅動法所操作(請參閱參考文獻2：日本公告專刊申請案第2004-78172號)。
揭示於參考文獻2中之移位暫存器電路可實現靜態驅動法。因此，在此移位暫存器電路中，輸出端子並不會變成浮動狀態，以致可降低產生於該輸出端子中之雜訊。
在揭示於參考文獻2中之上述移位暫存器電路中，其操作週期係畫分成為選擇週期和非選擇週期，在該選擇週期中係輸出一選擇信號，以及在該非選擇週期中係輸出非選擇信號，而在該等操作週期中之大部分週期則成為非選擇週期。在該非選擇週期中，低的電位係透過電晶體而人共應至輸出端子，也就是說，在該移位暫存器電路之該等
操作週期中的大部分週期之中，用以供應低電位至輸出端子的此電晶體係導通(on)的。
熟知地，藉由使用非晶半導體所製造之電晶體中的特性會依據其中電晶體導通的時間及所施加至電晶體之電位而劣化，尤其，當電晶體之特性劣化時，其中電晶體之臨限電壓上升之臨限電壓偏移將變得明顯。此臨限電壓偏移係移位暫存器電路故障的主要原因之一。
鑑於上述問題，本發明之目的在於提供一種可降低雜訊於非選擇週期中且可抑制電晶體之劣化的移位暫存器電路，具有該移位暫存器電路之半導體裝置或顯示裝置，或具有該顯示裝置的電子裝置。
在本發明中，包含於半導體裝置中之電晶體並未一直導通(on)以抑制電晶體之特性劣化。
依據本發明之一觀點的一種半導體裝置，包含第一電晶體、第二電晶體、第三電晶體、反相器、第一導線、第二導線、以及第三導線。第一電晶體的第一端子係電性連接至第一導線；第一電晶體的第二端子係電性連接至第二電晶體之第二端子；以及第一電晶體的閘極端子係電性連接至反相器之第一端子。第二電晶體的第一端子係電性連接至第二導線，且該第二電晶體的閘極端子係電性連接至第三電晶體之第二端子。該第三電晶體的第一端子係電性連接至第三導線，且該第三電晶體的閘極端子係電性連接至反相器之第二端子。該第一電晶體的閘極端子係電性連接至用以使該第一電晶體之該閘極端子進入浮動狀態的電
晶體。
依據本發明之一觀點的一種半導體裝置，包含第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第一導線、第二導線、第三導線、以及第四導線。第一電晶體的第一端子係電性連接至第一導線；第一電晶體的第二端子係電性連接至第二電晶體之第二端子；以及第一電晶體的閘極端子係電性連接至第四電晶體的閘極端子。第二電晶體的第一端子係電性連接至第二導線，且該第二電晶體的閘極端子係電性連接至第三電晶體之第二端子。第三電晶體的第一端子係電性連接至第三導線，且該第三電晶體的閘極端子係電性連接至第四電晶體之第二端子和第五電晶體之第二端子。該第四電晶體的第一端子係電性連接至第二導線，第五電晶體的第一端子係電性連接至第四導線，且該第五電晶體的閘極端子係電性連接至該第四導線。該第一電晶體的該閘極端子係電性連接至用以使該第一電晶體的該閘極端子進入浮動狀態的電晶體。
依據本發明之一觀點的一種半導體裝置，包含第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第一導線、第二導線、第三導線、第四導線、以及第五導線。第一電晶體的第一端子係電性連接至第一導線；第一電晶體的第二端子係電性連接至第二電晶體之第二端子；及第一電晶體的閘極端子係電性連接至第四電晶體之閘極端子和第六電晶體之第二端子。第二電晶體的第一端子係電性連接至第二導線，且該第二電晶體
的閘極端子係電性連接至第三電晶體之第二端子。第三電晶體的第一端子係電性連接至第三導線，且該第三電晶體的閘極端子係電性連接至第四電晶體之第二端子和該第五電晶體之第二端子。第四電晶體的第一端子係電性連接至第二導線，第五電晶體的第一端子係電性連接至第四導線，且該第五電晶體的閘極端子係電性連接至第四導線。第六電晶體的第一端子係電性連接至第四導線，且該第六電晶體的閘極端子係電性連接至第五導線。
依據本發明之一觀點的一種半導體裝置，包含第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第一導線、第二導線、第三導線、第四導線、以及第五導線。第一電晶體的第一端子係電性連接至第一導線；第一電晶體的第二端子係電性連接至第二電晶體之第二端子；及第一電晶體的閘極端子係電性連接至第四電晶體之閘極端子，第六電晶體之第二端子，和第七電晶體之第二端子。第二電晶體的第一端子係電性連接至第二導線，且該第二電晶體的閘極端子係電性連接至第三電晶體之第二端子和第七電晶體之閘極端子。第三電晶體的第一端子係電性連接至第三導線，且該第三電晶體的閘極端子係電性連接至第四電晶體之第二端子和第五電晶體之第二端子。第四電晶體之第一端子係電性連接至第二導線，第五電晶體的第一端子係電性連接至第四導線，且該第五電晶體的閘極端子係電性連接至第四導線。第六電晶體的第一端子係電性連接至第四導線，且
該第六電晶體的閘極端子係電性連接至第五導線。第七電晶體的第一端子係電性連接至第二導線。
依據本發明之一觀點的一種半導體裝置，包含第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體、第六電晶體、第七電晶體、第八電晶體、第一導線、第二導線、第三導線、第四導線、第五導線、以及第六導線。第一電晶體的第一端子係電性連接至第一導線；第一電晶體的第二端子係電性連接至第二電晶體之第二端子；及第一電晶體的閘極端子係電性連接至第四電晶體之閘極端子，第六電晶體之第二端子，第七電晶體之第二端子，和第八電晶體之第二端子。第二電晶體的第一端子係電性連接至第二導線，且該第二電晶體的閘極端子係電性連接至第三電晶體之第二端子和第七電晶體之閘極端子。第三電晶體的第一端子係電性連接至第三導線，且該第三電晶體的閘極端子係電性連接至第四電晶體之第二端子和第五電晶體之第二端子。第四電晶體的第一端子係電性連接至第二導線。第五電晶體的第一端子係電性連接至第四導線，且該第五電晶體的閘極端子係電性連接至第四導線。第六電晶體的第一端子係電性連接至第四導線，且該第六電晶體的閘極端子係電性連接至第五導線。第七電晶體的第一端子係電性連接至第二導線。第八電晶體的第一端子係電性連接至第二導線，且該第八電晶體的閘極端子係電性連接至第六導線。
此外，在本發明中，第四電晶體之通道寬度W對通道
長度L的比例(W/L)可相等於或十倍大於第五電晶體之通道寬度W對通道長度L的比例W/L。
此外，在本發明中，第一電晶體及第三電晶體可具有相同的導電類型。
此外，在本發明中，第一電晶體及第四電晶體可為n通道電晶體，或可為p通道電晶體。
此外，在本發明中，可設置電容器，該電容器電性連接於第一電晶體的第二端子與閘極端子之間。
此外，在本發明中，電容可藉由使用MOS電晶體來做為電容器之置換物而形成。
此外，在本發明中，電容器包含第一電極、第二電極、及絕緣物，該絕緣物係保持於第一電極與第二電極之間。第一電極可為半導體層；第二電極可為閘極導線層；以及絕緣物可為閘極絕緣膜。
此外，在本發明中，時脈信號可供應至第一導線，以及反相的時脈信號可供應至第三導線，該反相的時脈信號在相位上與該時脈信號相差180度。
依據本發明之一觀點的一種顯示裝置，包含複數個畫素及一驅動器電路，該複數個畫素之各個畫素係由該驅動器電路所控制，該驅動器電路包含複數個電晶體及一電路，該電路係用以使該複數個電晶體之各個電晶體不致一直地導通。
此外，在本發明中，該驅動器電路可包含上述半導體裝置。
此外，在本發明中，該複數個畫素之各個畫素包含至少一電晶體，包括在該複數個畫素之各個畫素中的電晶體與包括在該驅動器電路中之電晶體可具有相同的導電類型。
此外，在本發明中，該複數個畫素之各個畫素與該驅動器電路可形成於相同的基板上。
此外，本發明之顯示裝置可應用於電子裝置。
如上述，在本發明中，為了不使第二電晶體及第七電晶體一直導通，該第二電晶體及第七電晶體之導通(on)狀態或關閉(off)狀態係由供應至第三導線的信號所控制。
此外，當第一電晶體導通時，為了不使第二電晶體導通，第三電晶體係藉由透過反相器來連接第一電晶體的閘極端子至第二電晶體之閘極端子所關閉。當第二電晶體係在第三電晶體關閉之前關閉時，該第二電晶體會持續地保持關閉。因此，第一導線及第二導線並不透過第一電晶體及第二電晶體而相互連接。
注意的是，在其中第一導線之電位係改變於當第一電晶體導通及第二電晶體關閉時的情況中，第一電晶體之第二端子的電位亦會改變。此時，當第一電晶體之閘極端子係在浮動狀態之中時，第一電晶體之閘極端子的電位會同時由電容器之電容性耦合所改變。此時，當第一電晶體之閘極端子的電改變至大於或相等於第一導線之電位與第一電晶體之臨限電壓的和之值，或改變至小於或相等於第一
導線之電位與第一電晶體之臨限電壓的和之值時，該第一電晶體會持續保持導通。在此方式中，即使第一導線之電位改變時，本發明具有導通第一電晶體以設定第一電晶體之第一端子及第二端子為具有相同電位之功能。
注意的是，在此說明書中所描述的開關可採用例如電性開關，或機械開關；亦即，可採用任一元件，只要該元件可控制電流流動即可，且因此，開關並未受限於某一元件。例如，該開關可為電晶體、二極體(例如PN接面二極體、PIN二極體、蕭特基(Schottky)二極體、或二極體連接之電晶體)，或結合該等元件的邏輯電路。因此，在採用電晶體來做為開關的情況中，因為該電晶體僅操作成為開關，所以電晶體之極性(導電類型)並未特定地受限於某一類型。然而，當所偏好的是截止電流小時，則較佳地，可採用具有小的截止電流之極性的電晶體。做為具有小的截止電流之電晶體的實例，可提供設置有LDD區之電晶體，具有多重閘極結構之電晶體，或其類似物。此外，較佳的是，當操作成為開關之電晶體的源極端子之電位較靠近低電壓側的電源供應(例如Vss，GND，或0伏特)時，可採用n通道電晶體，而當該源極端子之電位較靠近高電壓側的電源供應(例如Vdd)時，可採用p通道電晶體。此係由於，因為可增加電晶體的閘極與源極間之電壓的絕對值，所以該電晶體可易於操作成為開關之緣故。注意的是，亦可藉由兩者皆有地使用n通道及p通道電晶體而採用CMOS開關。
注意的是，在本發明中，“連接”與“電性連接”之敘述係意義相同的。因此，其他元件或開關可插入於元件之間。
注意的是，顯示元件，其係包含顯示元件之裝置的顯示裝置、發光元件、和其係包含發光元件之裝置的發光裝置可採用各式各樣的模式以及包含各式各樣的元件。例如，可應用諸如EL元件(例如有機EL元件，無機EL元件，或含有有機和無機材料之EL元件)之其對比係由電磁作用所改變的顯示媒體、電子發射元件、液晶元件、電子油墨、或其類似物。注意的是，使用EL元件之顯示裝置包含EL顯示器；使用電子發射元件之顯示裝置包含場致發射顯示器(FED)、SED型扁平面板顯示器(SED：表面導電之電子發射體顯示器)，或其類似物；使用液晶元件之顯示裝置包含液晶顯示器；以及使用電子油墨之顯示裝置包含電子紙。
注意的是，可加以應用之電晶體的類型並未受限於某一類型。例如，可應用使用由非晶矽或多晶矽所代表之非單晶半導體膜的薄膜電晶體(TFT)，藉由使用半導體基板或SOI基板所形成的電晶體，MOS電晶體，接面電晶體，雙極性電晶體，使用諸如ZnO或a-InGaZnO之化合物半導體的電晶體，使用有機半導體或碳奈米管的電晶體，或其他電晶體。此外，形成電晶體於其上之基板的類型並未受限於某一類型，電晶體可配置於單晶基板、SOI基板、玻璃基板、塑膠基板、或其類似物之上。
注意的是，如上述地，可採用各式各樣類型的電晶體於本發明中，且可形成該等電晶體於各式各樣類型的基板上。因此，所有的該等電路可形成於玻璃基板、塑膠基板、單晶基板、SOI基板、或任何其他基板之上。選擇性地，該等電路之若干電路可形成於一基板上，而其他部分之電路可形成於另一基板上；也就是說，無需形成所有的電路於同一基板之上。例如，一部分電路可藉由使用電晶體而形成於玻璃基板上，以及其他部分之電路則可形成於單晶基板之上，使得IC晶片可藉由COG(晶片在玻璃上)而連接至玻璃基板。選擇性地，IC晶片可藉由TAB(卷帶自動接合)或印刷電路板而連至玻璃基板。
電晶體的結晶並未受限於某一類型，例如可使用具有兩個或多個閘極電極之多重閘極結構。此外，可採用閘極電極係形成於通道上方及通道下方之結構。此外，可採用下列結構之任一結構：閘極電極係形成於通道上方之結構；閘極電極係形成於通道下方之結構；交錯結構；反向交錯結構；以及通道區係畫分成為複數個區，且所畫分之區係並聯連接或串聯連接之結構。進一步地，通道(或部分通道可與源極電極或汲極電極重疊。再者，可設置LDD(微摻雜之汲極)區。
應注意的是，在此說明書中，一畫素意指影像之最小單位。因此，在由R(紅色)、G(綠色)、及B(藍色)之彩色元素所製成的全彩色顯示裝置之情況中，一畫素係藉由使用R之彩色元素的點，G之彩色元素的點，及
B之彩色元素的點所形成。
而且，應注意的是，在此說明書中，當所敘述的是，畫素係以矩陣所配置時，則該敘述不僅包含其中畫素係以組合垂直條紋及橫向條紋之所謂柵圖案來加以配置的情況，而且包含其中在以三色素來實施全彩色顯示的情況中以所謂三角(△)圖案來配置該三色素(例如RGB)之點的情況。此外，在個別之彩色元素的點之間的發光區大小可為不同的。
電晶體係包含閘極、汲極、及源極之至少三個端子的元件，以及具有通道區於汲極區與源極區之間。此處，因為電晶體之源極區和汲極區可根據電晶體之結構，操作條件，及其類似者而改變，所以難以界定何者為源極區或汲極區。因此，在此說明書中，作用為源極區和汲極區的地區之一係稱為第一端子，以及另一地區則稱為第二端子。
注意的是，在此說明書中，半導體裝置意指具有包含半導體元件(例如電晶體或二極體)之電路的裝置；該半導體裝置亦可包含可藉由利用半導體特性而作用的所有裝置。顯示裝置不僅包含其中包含諸如液晶元件或EL元件之顯示元件的複數個畫素係與用以驅動該等畫素之週邊驅動器電路形成於相同的基板上之顯示面板本身，而且包含附著有撓性印刷電路(FPC)或印刷線路板(PWB)之顯示面板。此外，發光裝置意指使用諸如EL元件之自行發光元件或用於FED之元件的裝置。
本發明之半導體裝置可導通電晶體，而該電晶體之導
通/關閉(on/off)可由以規則之時隔來供應至第三導線的信號所控制。因此，由於使用本發明之半導體裝置的移位暫存器電路的電晶體並非一直在非選擇週期中導通，所以可抑制電晶體之臨限電壓偏移。此外，電源供應電位係透過電晶體而以規則的時隔來供應至使用本發明半導體裝置之移位暫存器電路的輸出端子，因此，使用本發明半導體裝置之移位暫存器電路可抑制產生於該輸出端子中的雜訊。
10、70、80、90、100、110、120、130、140、150、160、171‧‧‧正反器電路
11~18、111~118、161、181、183、281、282、6711、
6712‧‧‧電晶體
19、119、294、435、515、594、735、815、963、974、994、7523、27119、7619、7720、26119、26302‧‧‧電容器
91、151、321、461、541、621、761、841‧‧‧電阻器
172~174、222、923、942、951、952、953‧‧‧控制信號線
200、880‧‧‧移位暫存器電路
201、210、220、230、240、250、260、270‧‧‧緩衝器電路
211、211A、211B、280、290、300、310、320、330、340、350、360、370、380、390、400、410、580、590、600、610、620、630、640、650、660、670、680、690、700、710‧‧‧反相器電路
221、420、430、440、450、780、800、810、820、830、840、850、860、870、460、470、480、490‧‧‧反及(NAND)電路
231、500、510、520、530、540、550、560、570、720、730、740、750、760、770、790‧‧‧反或(NOR)電路
291、292、293、301、331、341、371、391、401、721~423、431~434、441、471、472、481、501~503‧‧‧電晶體
511~514、521、551、552、561、581、582、671、701、721、722、723、591~593、601、631、641、731~734、741‧‧‧電晶體
771、772、781、821、851、852、901、911、961、971、972、991~993、801~803、812~814、861、1181~1184、
1201、1211、1212‧‧‧電晶體
881、891、892、893‧‧‧信號線
920‧‧‧顯示裝置
921、6702、6802、6812、6902、6912‧‧‧畫素區
922‧‧‧閘極驅動器
924、955、956、957‧‧‧源極信號線
925‧‧‧閘極信號線
926、6709、6805、6815、6904、6913、6914、8213、8313‧‧‧FPC(撓性印刷電路)
941、950、6701、6801、6811‧‧‧信號線控制電路
954‧‧‧視頻信號線
960、970、980、990、1180、1190、1200、1210‧‧‧畫素
962‧‧‧液晶元件
964、6717、7520、27117、7616、7717、26117‧‧‧相對電極
995、12201、12206‧‧‧電源供應線
1241、1251‧‧‧反相器電路
6703、6803、6814、8204‧‧‧第一閘極驅動器
6704、6808、6818、6907‧‧‧密封基板
6705、6809、6819、6908‧‧‧密封材料
6706、6804、6813、8205‧‧‧第二閘極驅動器
6707‧‧‧空間
6708、7605、7606、7711、7712、26113、27110‧‧‧導線
6710、6800、6810、6900、6910、7501、7601、7701、26101、27101、7001、7011、7100、7200‧‧‧基板
6713、7517、7603、7714、26114、27113‧‧‧畫素電極
6714、7518、7715‧‧‧絕緣物
6716、7103、7204、7519、7615、7716、26116、27116‧‧‧含有有機化合物之層
6718、7521、7617、7718、27120、26120‧‧‧發光元件
6719、6806、6807、6816、6817、6905、6906‧‧‧IC晶片
6720、6721‧‧‧n通道電晶體
6901、6911‧‧‧週邊驅動器電路
7002、7012‧‧‧陽極
7003、7013‧‧‧電洞注入層
7004、7014‧‧‧電洞傳輸層
7005、7015‧‧‧發光層
7006、7016‧‧‧電子傳輸層
7007、7017‧‧‧電子注入層
7008、7018‧‧‧陰極
7101、7201‧‧‧驅動TFT
7102、7104、7203、7205、7504、7514、7524、7604、7613、7620、7704、27108、27111、27114‧‧‧電極
7202、7502、7602、7702、26102、27102‧‧‧基底膜
7206B、7206G、7206R‧‧‧彩色濾光片
7207‧‧‧BM(黑色矩陣)
7503、7612、7703、26110、27107‧‧‧閘極電極
7505、7610、7705、26109、27106‧‧‧閘極絕緣膜
7506、7509、26106、27103‧‧‧通道形成區
7507、7510、26107、26108‧‧‧LDD區
7508、7511、26105、27105‧‧‧雜質區
7522、7618、7719、26118、27118‧‧‧驅動電晶體
7607、7608、7708、7709、7710‧‧‧n型半導體層
7609、7706、7707、12208‧‧‧半導體層
7713‧‧‧導電層
7902‧‧‧畫素部分
7903、7904、8206‧‧‧掃描線驅動器電路
7911‧‧‧電路板
7912、8008、8012‧‧‧控制電路
7913、8013‧‧‧信號畫分電路
7914‧‧‧連接導線
8001‧‧‧調諧器
8002‧‧‧視頻信號放大器電路
8003‧‧‧視頻信號處理電路
8004‧‧‧聲頻信號放大器電路
8005‧‧‧聲頻信號處理電路
8007、8103、8227、8332、84507、84703、84804‧‧‧揚聲器
8009‧‧‧輸入部分
8101、8112、8330、84502、84701、8339、84101、84302‧‧‧外殼
8102‧‧‧顯示螢幕
8104‧‧‧操作開關
8110‧‧‧電池充電器
8113‧‧‧顯示部分
8116、84204、84404、84704、84803、84506‧‧‧操作鍵
8117‧‧‧揚聲器部分
8207‧‧‧控制器
8208‧‧‧CPU(中央處理單元)
8209‧‧‧記憶體
8210‧‧‧電源供應電路
8211‧‧‧聲頻處理電路
8212、8334‧‧‧發射/接收電路
8214‧‧‧I/F(界面)部分
8215、8228、8340‧‧‧天線埠
8218‧‧‧快閃記憶體
8219‧‧‧界面
8220‧‧‧控制信號產生電路
8221‧‧‧解碼器
8222‧‧‧暫存器
8223‧‧‧算術電路
8225、8336‧‧‧輸入單元
8226、8333‧‧‧微音器
8301‧‧‧顯示面板
8331‧‧‧印刷電路板
8335‧‧‧信號處理電路
12202~12205‧‧‧控制線
12207‧‧‧輸出端子
12209‧‧‧閘極導線層
12210‧‧‧導線層
12211‧‧‧接觸層
26111、26301‧‧‧上方電極
26112、26115、27109、27112、27115‧‧‧層間絕緣物
84102‧‧‧支撐底座
84103、84202、84303、84402、84503、84504、84602、84702、84802‧‧‧顯示部分
84201、84301、84401、84501、84601、84801‧‧‧主體
84203、84806‧‧‧影像處理部分
84205、84305‧‧‧外部連接埠
84206、84805‧‧‧快門
84304‧‧‧鍵盤
84306‧‧‧指標裝置
84403‧‧‧開關
84405‧‧‧紅外線埠
84505‧‧‧記錄媒體讀取部分
84603‧‧‧耳機
84604‧‧‧支撐部分
84705‧‧‧記錄媒體插入部分
84807‧‧‧天線
SSP、CK、CKB‧‧‧控制線
SW‧‧‧開關
OUT、SRout、GDout、SDout‧‧‧輸出端子
在附圖中：第1圖係顯示實施例模式1之圖式；第2圖係顯示實施例模式1之時序圖；第3圖係顯示實施例模式1之圖式；第4圖係顯示實施例模式1之圖式；第5圖係顯示實施例模式1之圖式；第6圖係顯示實施例模式1之圖式；第7圖係顯示實施例模式1之圖式；第8圖係顯示實施例模式1之圖式；第9圖係顯示實施例模式1之圖式；第10圖係顯示實施例模式1之圖式；第11圖係顯示實施例模式1之圖式；第12圖係顯示實施例模式1之時序圖；第13圖係顯示實施例模式1之圖式；
第14圖係顯示實施例模式1之圖式；第15圖係顯示實施例模式1之圖式；第16圖係顯示實施例模式1之圖式；第17圖係顯示實施例模式2之圖式；第18圖係顯示實施例模式2之時序圖；第19圖係顯示實施例模式2之時序圖；第20圖係顯示實施例模式3之圖式；第21圖係顯示實施例模式3之圖式；第22圖係顯示實施例模式3之圖式；第23圖係顯示實施例模式3之圖式；第24圖係顯示實施例模式3之圖式；第25圖係顯示實施例模式3之圖式；第26圖係顯示實施例模式3之圖式；第27圖係顯示實施例模式3之圖式；第28圖係顯示實施例模式3之圖式；第29圖係顯示實施例模式3之圖式；第30圖係顯示實施例模式3之圖式；第31圖係顯示實施例模式3之圖式；第32圖係顯示實施例模式3之圖式；第33圖係顯示實施例模式3之圖式；第34圖係顯示實施例模式3之圖式；第35圖係顯示實施例模式3之圖式；第36圖係顯示實施例模式3之圖式；第37圖係顯示實施例模式3之圖式；
第38圖係顯示實施例模式3之圖式；第39圖係顯示實施例模式3之圖式；第40圖係顯示實施例模式3之圖式；第41圖係顯示實施例模式3之圖式；第42圖係顯示實施例模式3之圖式；第43圖係顯示實施例模式3之圖式；第44圖係顯示實施例模式3之圖式；第45圖係顯示實施例模式3之圖式；第46圖係顯示實施例模式3之圖式；第47圖係顯示實施例模式3之圖式；第48圖係顯示實施例模式3之圖式；第49圖係顯示實施例模式3之圖式；第50圖係顯示實施例模式3之圖式；第51圖係顯示實施例模式3之圖式；第52圖係顯示實施例模式3之圖式；第53圖係顯示實施例模式3之圖式；第54圖係顯示實施例模式3之圖式；第55圖係顯示實施例模式3之圖式；第56圖係顯示實施例模式3之圖式；第57圖係顯示實施例模式3之圖式；第58圖係顯示實施例模式3之圖式；第59圖係顯示實施例模式3之圖式；第60圖係顯示實施例模式3之圖式；第61圖係顯示實施例模式3之圖式；
第62圖係顯示實施例模式3之圖式；第63圖係顯示實施例模式3之圖式；第64圖係顯示實施例模式3之圖式；第65圖係顯示實施例模式3之圖式；第66圖係顯示實施例模式3之圖式；第67圖係顯示實施例模式3之圖式；第68圖係顯示實施例模式3之圖式；第69圖係顯示實施例模式3之圖式；第70圖係顯示實施例模式3之圖式；第71圖係顯示實施例模式3之圖式；第72圖係顯示實施例模式3之圖式；第73圖係顯示實施例模式3之圖式；第74圖係顯示實施例模式3之圖式；第75圖係顯示實施例模式3之圖式；第76圖係顯示實施例模式3之圖式；第77圖係顯示實施例模式3之圖式；第78圖係顯示實施例模式3之圖式；第79圖係顯示實施例模式3之圖式；第80圖係顯示實施例模式3之圖式；第81圖係顯示實施例模式3之圖式；第82圖係顯示實施例模式3之圖式；第83圖係顯示實施例模式3之圖式；第84圖係顯示實施例模式3之圖式；第85圖係顯示實施例模式3之圖式；
第86圖係顯示實施例模式3之圖式；第87圖係顯示實施例模式3之圖式；第88圖係顯示實施例模式4之圖式；第89圖係顯示實施例模式4之圖式；第90圖係顯示實施例模式4之圖式；第91圖係顯示實施例模式4之圖式；第92圖係顯示實施例1之圖式；第93圖係顯示實施例1之圖式；第94圖係顯示實施例1之圖式；第95圖係顯示實施例2之圖式；第96圖係顯示實施例3之圖式；第97圖係顯示實施例3之圖式；第98圖係顯示實施例3之圖式；第99圖係顯示實施例3之圖式；第100A及100B圖係顯示實施例4之圖式；第101A及101B圖係顯示實施例4之圖式；第102A及102B圖係顯示實施例4之圖式；第103A及103B圖係顯示實施例4之圖式；第104A至104C圖係顯示實施例4之圖式；第105圖係顯示實施例4之圖式；第106A及106B圖係顯示實施例4之圖式；第107A及107B圖係顯示實施例4之圖式；第108A及108B圖係顯示實施例4之圖式；第109A及109B圖係顯示實施例4之圖式；
第110A及110B圖係顯示實施例4之圖式；第111A及111B圖係顯示實施例4之圖式；第112圖係顯示實施例7之圖式；第113圖係顯示實施例7之圖式；第114A及114B圖係顯示實施例7之圖式；第115A及115B圖係顯示實施例7之圖式；第116圖係顯示實施例6之視圖；第117A至117H圖係顯示實施例7之視圖；第118圖係顯示實施例3之圖式；第119圖係顯示實施例3之圖式；第120圖係顯示實施例3之圖式；第121圖係顯示實施例3之圖式；第122圖係顯示實施例4之圖式；第123圖係顯示實施例5之圖式；第124圖係顯示實施例3之圖式；以及第125圖係顯示實施例3之圖式。
在下文中，將利用實施例模式及實施例而參照附圖來敘述本發明於下文。然而，本發明可由各式各樣的模式所操作，且應瞭解的是，種種改變和修正將呈明顯於熟習本項技藝之該等人士。除非該等改變和修正背離本發明之精神及範疇，否則應闡釋該等改變和修正為包含於本發明之中。因此，本發明並未受限於實施例模式和實施例之說
明。
第1圖顯示本發明移位暫存器電路之正反器電路10的一模式。本發明之移位暫存器電路包含複數個級之正反器電路10。第1圖中所示之正反器電路10包含電晶體11、電晶體12、電晶體13、電晶體14、電晶體15、電晶體16、電晶體17、電晶體18、及電容器19，該電容器具有兩個電極。然而，該電容器19無需一定要設置於其中可使用電晶體12之閘極電容來做為該電容器19的情況中。
如正反器電路10中所示地，電晶體11的閘極端子係連接至輸入端子IN1；電晶體11的第一端子係連接至第一電源供應器；及電晶體11的第二端子係連接至電晶體12之閘極端子，電晶體14之第二端子，電晶體15之閘極端子，電晶體17之第二端子，和電容器19之第二電極。電晶體15的第一端子係連接至第二電源供應器，且該電晶體15的第二端子係連接至電晶體16之第二端子和電晶體18之閘極端子。電晶體16的閘極端子及第一端子係連接至第一電源供應器。電晶體18的第一端子係連接至至輸入端子IN3，且該電晶體18的第二端子係連接至電晶體13之閘極端子和電晶體14之閘極端子。電晶體13的第一端子係連接至第二電源供應器；且該電晶體13的第二端子係連接至電容器19之第一電極，電容器12之
第二端子，和輸出端子OUT。電晶體12的第一端子係連接至輸入端子IN2。電晶體14的第一端子係連接至第二電源供應器。電晶體17的閘極端子係連接至輸入端子IN4，且該電晶體17的第一端子係連接至第二電源供應器。
注意的是，在該正反器電路10之中，電晶體11之第二端子，電晶體12之閘極端子，電晶體14之第二端子，電晶體15之閘極端子，電晶體17之第二端子，及電容器19之第二電極的節點係由N1所表示。電晶體15之第二端子，電晶體16之第二端子，及電晶體18之閘極端子的節點係由N2所表示。電晶體13之閘極端子，電晶體14之閘極端子，及電晶體18之第二端子的節點係由N3所表示。
此外，電源供應電位VDD係供應至第一電源供應器，以及電源供應電位VSS係供應至第二電源供應器。在該第一電源供應器的電源供應電位VDD與該第二電源供應器的電源供應電位VSS之間的電位差(VDD-VSS)對應於正反器電路10的電源供應電壓。進一步地，電源供應電位VDD比電源供應電位VSS更高。
進一步地，控制信號係供應至輸入端子IN1至IN4的各個端子。此外，輸出端子OUT輸出一輸出信號，在前一級中之正反器電路10的輸出信號係供應至輸入端子IN1來做為控制信號，在下一級中之正反器電路10的輸出信號係供應至輸入端子IN4來做為控制信號。
而且，該等電晶體11至18的各個電晶體係n通道電晶體。然而，該等電晶體11至18的各個電晶體可為p通道電晶體。
接著，將參照第2圖中所示之時序圖來敘述第1圖中所示之正反器電路10的操作。第2圖係供應至各個輸入端子IN1至IN4的控制信號，自輸入端子OUT所輸出的輸出信號，以及第1圖中所示之節點N1至N3的電位之時序圖。為便利起見，第2圖中所示之時序圖係畫分成為週期T1至週期T4。
注意的是，在週期T4之後的週期中，週期T3和週期T4係順序地重複著。此外，在第2圖中，週期T1係界定為選擇準備週期；週期T2係界定為選擇週期；以及週期T3和週期T4係界定為非選擇週期。也就是說，一選擇準備週期，一選擇週期，及複數個非選擇週期係順序地重複著。
此外，在第2圖中所示的時序圖之中，控制信號及輸出信號各具有兩個值，亦即，該等信號之各個信號係數位信號。該數位信號的電位之一係當數位信號為H信號時之VDD，該VDD係與第一電源供應電位(在下文中亦稱為電位VDD或H位準)的電位相同；以及該數位信號的電位之另一者係當數位信號為L信號時之VSS，該VSS係與第二電源供應電位(在下文中亦稱為電位VSS或L位準)的電位相同。
進一步地，第3至6圖顯示分別對應於週期T1至週
期T4中之操作的正反器電路10之連接狀態。
此外，在第3至6圖中，以實線所顯示之電晶體係導通(on，亦即，開啟)以及以斷線所顯示之電晶體係關閉(off，亦即，截止)。以實線所顯示之導線係連接至電源供應器或輸入端子，以及以斷線所顯示之導線則並不連接至電源供應器或輸入端子。
接著，將參照第3至6圖來敘述各個週期中之操作。
首先，將參照第3圖來敘述週期T1中之正反器電路10的操作。第3圖係顯示在週期T1中之正反器電路10的連接狀態。
在週期T1中，輸入端子IN1變成H位準而使電晶體11導通，以及輸入端子IN4變成L位準而使電晶體17關閉。因為節點N3係保持於在週期T3中所獲得之VSS(請容後敘述)，所以電晶體14關閉。節點N1係透過電晶體11而電性連接至第一電源供應器，且節點N1的電位會上升成為Vn11。當節點N1變成Vn11時，電晶體11會關閉。此處，Vn11係藉由自電源供應電位VDD來減去電晶體11之臨限電壓Vth11所獲得的值(VDD-Vth11)。注意的是，Vn11係可使電晶體12和電晶體15導通的電位。
當節點N1的電位變成Vn11時，電晶體11會關閉，以及電晶體12和電晶體15會導通。節點N2係透過電晶體15而電性連接至第二電源供應器，且透過電晶體16而電性連接至第一電源供應器，以及節點N2之電位會上升
至Vn21。此處，Vn21係由電晶體16及電晶體15之操作點所決定。注意的是，電晶體15及電晶體16形成使用兩個電晶體之反相器。因此，當輸入H位準之信號進入電晶體15的閘極端子(節點N1)之內時，L位準之信號會輸入至節點N2之內。此處，Vn21係可使電晶體18關閉之電位。因此，即使當輸入端子IN3係在H位準時，因為電晶體18係關閉的，所以可保持節點N3於VSS。因為輸入端子IN2變成L位準，且輸出端子OUT係透過電晶體12而電性連接至輸入端子IN2，所以輸出端子OUT之電位變成VSS。
因為節點N2的電位變成Vn21以及電晶體18關閉，所以節點N3保持於VSS以及電晶體13和電晶體14關閉。
藉由上述操作，在週期T1中之電晶體12係導通且輸出端子OUT係設定於L位準。此外，因為電晶體11係關閉，所以使節點N1設定於浮動狀態中。
接著，將參照第4圖來敘述在週期T2中之正反器電路10的操作，第4圖係顯示在週期T2中之正反器電路10的連接狀態之圖式。
在週期T2中，輸入端子IN1變成L位準，且電晶體11係關閉的，輸入端子IN4係未改變地在L位準，且電晶體17係關閉的。因此，節點N1係維持於來自T1週期之浮動狀態中，而保持在週期T1中之電位Vn11。
因為節點N1之電位係保持於Vn11，所以電晶體12
導通。輸入端子IN2變成H位準，然後，因為輸出端子OUT係透過電晶體12而電性連接至輸入端子IN2，所以輸出端子OUT的電位會從VSS上升。節點N1之電位係由電容器19之電容性耦合而改變成為Vn12。以維持電晶體12的導通狀態，而執行所謂的自舉(bootstrap)操作。因此，輸出端子OUT的電位會上升至相等於VDD之電位，該VDD係輸入端子IN2的電位。注意的是，Vn12係大於或相等於電位VDD與電晶體12的臨限電壓Vth12之和的值。
電晶體15係持續維持導通狀態，即使當節點N1之電位變成Vn12時亦然。因此，節點N2之電位及節點N3之電位具有與在週期T1中之電位相同的電位。
藉由上述操作，在浮動狀態中之節點N1的電位會由自舉操作所上升，使得電晶體12在週期T2之中持續地維持導通。因此，設定輸出端子OUT的電位的VDD，使得輸出端子具有H位準。
接著，將參照第5圖來敘述在週期T3中之正反器電路10的操作，第5圖係顯示在週期T3中之正反器電路10的連接狀態。
在週期T3中，輸入端子IN1係未改變地在L位準，且電晶體11係關閉的。輸入端子IN4變成H位準而使電晶體17導通。然後，節點N1係透過電晶體17而電性連接至第二電源供應器，使得節點N1的電位變成VSS。
節點N1的電位變成VSS而使電晶體12和電晶體15
關閉，因為節點N2係透過電晶體16而電性連接至第一電源供應器，所以節點N2的電位會上升成為Vn22。此處Vn22係藉由自電源供應電位VDD來減去電晶體16之臨限電壓Vth16所獲得的值(VDD-Vth16)。注意的是，Vn22係可使電晶體18導通的電位。
當節點N2之電位變成Vn22時，電晶體18導通。然後，因為輸入端子IN3變成H位準，且節點N3係透過電晶體18而電性連接至輸入端子IN3，所以節點N3之電位變成Vn31。此處Vn31係藉由自節點2之電位Vn22來減去電晶體18之臨限電壓Vth18所獲得的值(Vn22-Vth18)。注意的是，Vn31對應於藉由自電源供應電位VDD來減去電晶體16之臨限電壓Vth16及電晶體18之臨限電壓Vth18所獲得的值(VDD-Vth16-Vth18)。注意的是，Vn31係可使電晶體13和電晶體14導通之電位。
當節點N3之電位變成Vn31時，電晶體13會導通，然後，因為輸出端子OUT係透過電晶體13而電性連接至第二電源供應器，所以輸出端子OUT的電位變成VSS。
藉由上述操作，在週期T3中，VSS係供應至節點N1而使電晶體12和電晶體15關閉。此外，節點N3係設定於H位準而使電晶體13和電晶體14導通。因此，輸出端子OUT之電位係設定於VSS，以致輸出端子OUT具有L位準。
接著，將參照第6圖來敘述在週期T4中之正反器電路10的操作，第6圖係顯示在週期T4中之正反器電路
10的連接狀態。
在週期T4之中，輸入端子IN3變成L位準，以及節點N3的電位變成VSS。因此，電晶體13和電晶體14會關閉。輸入端子IN4變成L位準而使電晶體17關閉。因此，節點N1變成浮動狀態，且該節點之電位保持於VSS。
因為節點N1之電位係未改變地在VSS，所以電晶體12和電晶體15會持續地維持關閉。因此，節點N2會持續地維持於Vn22，以及電晶體18會持續地維持導通。
因為電晶體12和電晶體13關閉，所以輸出端子OUT變成浮動狀態。因而，輸出端子OUT的電位保持於VSS。
藉由上述操作，輸出端子OUT的電位係保持於VSS，以致電晶體13和電晶體14可在週期T4中關閉。因為電晶體13和電晶體14並未一直導通，所以可抑制電晶體13和電晶體14之特性的劣化。
現將敘述週期T1至週期T4之間的關係。週期T1之下一個週期係週期T2；週期T2之下一個週期係週期T3；以及週期T3之下一個週期係週期T4。此處，週期T4之下一個週期係週期T1或週期T3，亦即，當輸入端子IN1變成H位準時，週期T4之下一個週期為週期T1，或當輸入端子IN1係未改變地在L位準時，週期T4之下一個週期為週期T3。此外，當週期T3係週期T4之下一個週期時，輸入端子IN4會未改變地在L位準，且電晶體
17會持續地維持關閉。
此處，將敘述電晶體11至18以及電容器的功能如下。
電晶體11具有做為開關之功能，該開關可依據供應至輸入端子IN1之控制信號來選擇是否連接第一電源供應器與節點N1。在週期T1中，電晶體11有供應電源供應電位VDD至節點N1，以及當節點N1之電位變成Vn11時關閉之功能。
此外，電晶體11具有依據供應至輸入端子IN1之控制信號而使節點成為浮動狀態之功能。在週期T1及週期T2中，電晶體11具有當節點N1之電位變成大於或相等於Vn11時關閉之功能。
電晶體12具有做為開關之功能，該開關可依據節點N1之電位來選擇是否連接輸入端子IN2與輸出端子OUT。在週期T1中，電晶體12具有供應VSS至輸出端子OUT之功能。在週期T2中，該電晶體12具有供應VDD至輸出端子OUT之功能。
電晶體13具有做為開關之功能，該開關可依據節點N3之電位來選擇是否連接第二電源供應器與輸出端子OUT。在週期T3中，該電晶體13具有供應電源供應電位VSS至輸出端子OUT之能。
電晶體14具有做為開關之功能，該開關可依據節點N3之電位來選擇是否連接第二電源供應器與節點N1。在週期T3中，該電晶體14具有供應電源供應電位VSS至
節點N1之功能。
電晶體15具有做為開關之功能，該開關可依據節點N3之電位來選擇是否連接第二電源供應器與節點N2。在週期T1及週期T2中，該電晶體15具有供應電源供應電位VSS至節點N2之功能。
電晶體16具有做為二極體之功能，該二極體具有連接至第一電源供應器之輸入端子，以及連接至節點N2之輸出端子。
電晶體17具有做為開關之功能，該開關可依據供應至輸入端子IN4之控制信號來選擇是否連接第二電源供應器與節點N1。在週期T2之後的週期T3中，該電晶體17具有供應電源供應電壓VSS至節點N1之功能。
電晶體18具有做為開關之功能，該開關可依據節點N2之電位來選擇是否連接輸入端子IN3與節點N3。在週期T3中，電晶體18具有供應VDD至節點N3之功能。在週期T4中，電晶體18具有供應VSS至節點N3之功能。
電容器19具有依據輸出端子OUT之電位來改變節點N1之電位的功能。在週期T2中，電容器19具有藉由升高輸出端子OUT之電位來提升節點N1之電位的功能。
以此方式，在第1圖中所示之正反器電路10中，電晶體13及電晶體14係在週期T3中導通以及在週期T4中關閉，以致可防止電晶體13及電晶體14一直導通，所以可抑制電晶體13及電晶體14之特性的劣化。因此，在第
1圖中所示的正反器電路10之中，亦可抑制由於電晶體13及電晶體14之特性劣化所造成的故障。
此外，當電晶體13及電晶體14導通時，電源供應電位VSS係供應至輸出端子OUT及節點N1。因此，在第1圖中所示之正反器電路10中，可以以規則的時隔來供應電源供應電位VSS至輸出端子OUT和節點N1，使得可抑制輸出端子OUT和節點N1之電位中的變動。
進一步地，第1圖中所示之正反器電路10係均由使用n通道電晶體所形成，以致可使用非晶矽來做為半導體層。因此，可節化製程，使得可降低製造成本以及可改善產能。此外，可製成大的顯示面板。再者，藉由使用本發明之正反器電路10，可延長半導體裝置的壽命，即使是在使用由特性易於劣化之多晶矽所製成的電晶體之情況中亦然。
應注意的是，在週期T1至週期T4中，可分別設置諸如電晶體或開關的元件於正反器電路10之中，以便符合第3至6圖中的狀態。
注意的是，電容器19較佳地係由使用閘極導線層和半導體層所形成，該閘極導線層和半導體層係以閘極絕緣膜插入其間而堆疊。因為閘極絕緣膜的厚度比諸如層間膜之其他絕緣層更薄，所以當使用閘極絕緣膜來做為絕緣物時，電容器可具有小的面積和高的容量。
此外，電晶體15之大小(W/L)較佳地比電晶體16之大小(W/L)更大。此處，W意指電晶體之通道寬度，
以及L意指電晶體之通道長度。當電晶體15導通時，節點N2的電位係由電晶體15及電晶體16之操作點所決定，也就是說，若電晶體15之大小並未充分地大於電晶體16之大小時，則節點N2之電位會變成更高，以致無法關閉電晶體18。因此，為了使電晶體18關閉，電晶體15的大小應充分地大於電晶體16的大小。
此外，電晶體15的大小較佳地比電晶體16的大小更大4倍以上；更佳地，電晶體15的大小比電晶體16的大小更大10倍以上。當電源供應電壓低時，電晶體15相對於電晶體16之大小的比例可為大約4：1；然而，當電源供應電壓變得更高時，電晶體15相對於電晶體16之大小的比例應為大約10：1。
此處，當連接位準轉移電路或其類似物至正反器電路10的輸出端子OUT時，電晶體15相對於電晶體16之大小的比例較佳地為4：1以上。此係因為正反器電路10之輸出信號的振幅電壓係由位準轉移電路或其類似物所增加，使得該正反器電路10常以低的電源供應電壓來操作之故。
選擇性地，當位準轉移電路或其類似物並未連接至正反器電路10的輸出端子OUT時，較佳地，電晶體15相對於電晶體16之大小的比例為10：1以上。此係因為正反器電路10之輸出信號係應用於某一種類的操作而無需位準轉移，使得該正反器電路10常以高的電源供應電壓來操作之故。
注意的是，電源供應電位和控制信號之電位各可為任一電位，只要其可控制目標電晶體之導通/關閉(on/off)即可。
例如，電源供應電位VDD可以比控制信號之H位準電位更高，此係因為節點N3的電位係Vn31(VDD-Vth16-Vth18)，所以當電源供應電位VDD變高時，節點N3之電位Vn31會變得更高。因此，可確保電晶體13和電晶體14導通，即使當電晶體13和電晶體14的臨限電壓由於電晶體13和電晶體14之特性劣化而變得更高時亦然。
此外，電源供應電位VDD可為比控制信號之H位準電位更低的電位，只要其可控制各個電晶體的導通/關閉(on/off)即可。
注意的是，當電晶體12的閘極端子與第二端子之間的閘極電容(寄生電容)足夠大時，則無需一定要設置電容器19。
例如，如在第7圖中之正反器電路70中，並不需要連接電容器19。因此，因為在正反器電路70中之元件數目比正反器電路10中之元件數目少了一個，所以各個元件可以以高的密度來設置於正反器電路70之中。
此外，做為如第10圖中之正反器電路100中的另一實例，電容器可由使用電晶體101所形成。此係因為當電容器101導通時，電晶體101之閘極電容足以作用成為電容器。
應注意的是，因為電晶體101係在週期T1及週期T2中(在執行自舉操作時)導通，所以通道區會形成於電晶體101中，使得電晶體101作用成為電容器。相反地，因為電晶體101係在週期T3及週期T4中(在不執行自舉操作時)關閉，所以通道區不會形成於電晶體101中，以致電晶體101並未作用成為電容器或作用成為小的電容器。
此處，如上述地在第10圖之正反器電路100中，藉由使用電晶體101來形成電容器，僅當需要時(在週期T1及週期T2中)，電晶體101會作用成為電容器，且當不需要時(在週期T3及調期T4中)，電晶體101並不會作用成為電容器。因此，正反器電路100幾乎不會由於節點N1及輸出端子OUT之電位中的改變而故障。
注意的是，電晶體101具有與電晶體12相同的極性。
而且，應注意的是，電晶體11的第一端子可在週期T1及週期T2中連接於任何處，只要可使節點N1成為浮動狀態即可。
例如，電晶體11的第一端子可如第8圖中之正反器電路80中似地連接至輸入端子IN1。此係因為即使當連接電晶體11之第一端子至輸入端子IN1時，亦可使節點N1在週期T1及週期T2中成為浮動狀態。
注意的是，在第1圖中的正反器電路10之中，當輸入端子IN1的電位改變時，雜訊會由於電晶體11之第一端子與閘極端子之間的寄生電容而產生於第一電源供應器
中。此外，當電流係由於電晶體11之導通/關閉(on/off)而自第一電源供應器來供應至節點N1時，雜訊會由於電流所造成之壓降而產生於第一電源供應器中，此雜訊係由輸出端子IN1之電位中的改變所產生。
此處，藉由如上述第8圖中的正反器電路80中之連接，可抑制上述雜訊。此外，藉由抑制第一電源供應器中之雜訊，可穩定地操作使用該第一電源供應器的另一電路。
注意的是，使用該第一電源供應器的另一電路對應於連接至正反器電路80之輸出端子OUT的正反器電路，位準轉移電路，閂鎖電路，PWC電路，或其類似電路。
而且，應注意的是，可使用任一元件來做為電晶體16，只要該元件可與電晶體15一起形成正反器電路即可。電晶體16無需一定要具有整流性質，而是可使用任一元件，只要當電流供應至其時可產生電壓於該元件之中即可。
例如，可如第9圖之正反器電路90中似地連接電阻器91來做為電晶體16的置換物，此係因為即使當連接電阻器91來做為電晶體16的置換物時，亦可藉由使用電阻器91和電晶體15來形成正反器電路。
注意的是，當電晶體15關閉時，節點N2的電位會變成與第一電源供應器之電位相同的VDD。此外，節點N3之電位會在此時變成藉由自電源供應電位VDD。此外，節點N3之電位會在此時變成藉由自電源供應電位VDD
(VDD-Vth18)來減去電晶體18之臨限電壓Vth18所獲得的值。
此處，藉由如上述第9圖之正反器電路90中似地使用電阻器91來做為電晶體16的置換物，節點N2之電位會變成VDD且節點N3之電位僅會變成比VDD更低電晶體18的臨限電壓Vth18，即使當由於特性劣化而使各個電晶體的臨限電壓變得更高時亦然。且因此，可易於使電晶體13和電晶體14導通。
注意的是，雖然控制信號係供應至輸入端子IN1，輸入端子IN2，輸入端子IN3，及輸入端子IN4之各個輸入端子，但本發明並未受限於此。
例如，輸入端子IN1，輸入端子IN2，輸入端子IN3，和輸入端子IN4各可以以電源供應電位VDD，電源供應電位VSS，或另一電位來供應。
注意的是，雖然電晶體11之第一端子和電晶體16之第一端子係連接至第一電源供應器，但本發明並未受限於此。
例如，電晶體11之第一端子及電晶體16之第一端子可分別地連接至不同的電源供應器。在該情況中，較佳地，連接至電晶體16之第一端子的電源供應器的電位係比連接至電晶體11之第一端子的電源供應電位更高。
做為另一實例，控制信號可供應至電晶體11之第一端子及電晶體16之第一端子的各個端子。
注意的是，雖然電晶體13之第一端子，電晶體14之
第一端子，和電晶體17之第一端子係連接至第二電源供應器，但本發明並未受限於此。
例如，電晶體13之第一端子，電晶體14之第一端子，及電晶體17之第一端子可分別連接至不同的電源供應器。
做為另一實例，控制信號可供應至電晶體13之第一端子，電晶體14之第一端子，及電晶體17之第一端子的各個端子。
雖然第1圖中所示的正反器電路10係均由使用n通道電晶體所形成，但第1圖中所示的正反器電路10亦可均由使用p通道電晶體所形成。此處，均由p通道電晶體所形成的正反器電路10係顯示於第11圖之中。
第11圖顯示本發明移位暫存器電路之正反器電路110的一模式。本發明之移位暫存器電路包含複數個正反器電路110。在第11圖中所示的正反器電路包含電晶體111，電晶體112，電晶體113，電晶體114，電晶體115，電晶體116，電晶體117，電晶體118，及電容器119，該電容器119具有兩電極。然而，在其中可使用電晶體112之閘極電容來做為電容器119之置換物的情況中，無需一定要設置該電容器119。
如正反器電路110中所示地，電晶體111的閘極端子係連接至輸入端子IN1；電晶體111的第一端子係連接至第一電源供應器；以及電晶體111的第二端子係連接至電晶體112之閘極端子，電晶體114之第二端子，電晶體
115之閘極端子，電晶體117之第二端子，和電容器119之第二電極。電晶體115的第一端子係連接至第二電源供應器，且該電晶體115的第二端子係連接至電晶體116之第二端子和電晶體118之閘極端子。電晶體116的閘極端子及第一端子係連接至第一電源供應器。電晶體118的第一端子係連接至輸入端子IN3，且該電晶體118的第二端子係連接至電晶體113之閘極端子和電晶體114之閘極端子。電晶體113的第一端子係連接至第二電源供應器，且該電晶體113的第二端子係連接至電容器119之第一電極，電晶體112之第二端子，和輸出端子OUT。電晶體112的第一端子係連接至輸入端子IN2。電晶體114的第一端子係連接至第二電源供應器。電晶體117的閘極端子係連接至輸入端子IN4，且該電晶體117的第一端子係連接至第二電源供應器。
注意的是，在正反器電路110中，電晶體111之第二端子，電晶體112之閘極端子，電晶體114之第二端子，電晶體115之閘極端子，電晶體117之第二端子，以及電容器119之第二電極的節點係由N1所表示。電晶體115之第二端子，電晶體116之第二端子，以及電晶體118之閘極端子的節點係由N2所表示。電晶體113之閘極端子，電晶體114之閘極端子，以及電晶體118之第二端子的節點則由N3所表示。
此外，電源供應電位VSS係供應至第一電源供應器，以及電源供應電位VDD係供應至第二電源供應器。在第
一電源供應器的電源供應電位VSS與第二電源供應器的電源供應電位VDD之間的電位差(VDD-VSS)對應於正反器電路110的電源供應電壓。電源供應電位VDD係比電源供應電位VSS更高。
進一步地，控制信號係供應至各個輸入端子IN1至IN4。此外，輸出端子OUT輸出一輸出信號。在前一級中之正反器電路110的的輸出信號係供應至輸入端子IN1來做為控制信號。在下一級中之正反器電路110的輸出信號係供應至輸入端子IN4來做為控制信號。
此外，電晶體111至118之各個電晶體為p通道電晶體。然而，該等電晶體111至118之各個電晶體可為n通道電晶體。
接著，將參照第12圖中所示之時序圖來敘述第11圖中所示之正反器電路110的操作。第12圖係供應至各個輸入端子IN1至IN4的控制信號，自輸出端子OUT所輸出的輸出信號，以及第11圖中所示之節點N1至N3的電位之時序圖。注意的是，相對於控制信號及輸出信號的時序，H位準及L位準係反相自其中正反器電路均由使用n通道電晶體所形成之情況(第1圖)中的H位準及L位準。為便利起見，第12圖中所示之時序圖係畫分成為週期T1至週期T4。
注意的是，在週期T4之後的週期中，週期T3和調期T4係順序地重複著。此外，在第12圖中，週期T1係界定為選擇準備週期；週期T2係界定為選擇週期；以及週
期T3和週期T4係界定為非選擇週期。也就是說，一選擇準備週期，一選擇週期，及複數個非選擇週期係順序地重複著。
此外，在第12圖中所示的時序圖中，控制信號及輸出信號各係具有兩個值的數位信號，該數位信號的兩個值之一係當數位信號為H信號時之VDD，該VDD係與第二電源供應電位(在下文中亦稱為電位VDD或H位準)的電位相同；以及該數位信號的兩個值之另一者係當數位信號為L信號時之VSS，該VSS係與第一電源供應電位(在下文中亦稱為電位VSS或L位準)的電位相同。
接著，將敘述在各個週期中之正反器電路110的操作。
首先，將敘述在週期T1中之正反器電路110的操作。
在週期T1中，輸入端子IN1變成L位準而使電晶體111導通，以及輸入端子IN4變成H位準而使電晶體117關閉。因為節點N3係保持於在週期T3中所獲得之VDD(請容後敘述)，所以電晶體114關閉。節點N1係透過電晶體111而電性連接至第一電源供應器，且節點N1的電位會下降成為Vn11。當節點N1變成Vn11時，電晶體111會關閉。此處，Vn11係電源供應電位VSS與電晶體111之臨限電壓Vth111的絕對值之加和的值(VSS+|Vth111|)。注意的是，Vn11係可使電晶體112和電晶體115導通的電位。
當節點N1的電位變成Vn11時，電晶體111會關閉，以及電晶體112和電晶體115會導通。節點N2係透過電晶體115而電性連接至第二電源供應器，且透過電晶體116而電性連接至第一電源供應器，以及節點N2之電位會變成Vn21。此處，Vn21係由電晶體116及電晶體115之操作點所決定。注意的是，電晶體115及電晶體116形成使用兩個電晶體之反相器。因此，當輸入L位準之信號進入電晶體115的閘極端子(節點N1)之內時，H位準之信號會輸入至節點N2之內。此處，Vn21係可使電晶體118關閉之電位。因此，即使當輸入端子IN3係在L位準時，因為電晶體118係關閉的，所以可保持節點N3於VDD。因為輸入端子IN2變成H位準，且輸出端子OUT係透過電晶體112而電性連接至輸入端子IN2，所以輸出端子OUT之電位變成VDD。
因為節點N2的電位變成Vn21，且電晶體118係關閉，所以節點N3保持於VDD以及電晶體113和電晶體114關閉。
藉由上述操作，在週期T1中之電晶體112係導通且輸出端子OUT係設定於H位準。此外，因為電晶體111關閉，所以使節點N1設定於浮動狀態中。
接著，將敘述在週期T2中之正反器電路110的操作。
在週期T2中，輸入端子IN1變成H位準，且電晶體111係關閉的，輸入端子IN4係未改變地在H位準，且電
晶體117關閉。因此，節點N1係維持來自T1週期之浮動狀態中，而保持在週期T1中之電位Vn11。
因為節點N1之電位係保持於Vn11，所以電晶體112導通，輸入端子IN2變成L位準，然後，因為輸出端子OUT係透過電晶體112而電性連接至輸入端子IN2，所以輸出端子OUT的電位會自VDD降低。節點N1之電位係由電容器119之電容性耦合而改變成為Vn12，以維持電晶體112的導通狀態，而執行所謂的自舉(bootstrap)操作。因此，輸出端子OUT的電位會降低至相等於VSS的電位，該VSS係輸入端子IN2的電位。注意的是，Vn12係小於或相等於藉由自電位VSS來減去電晶體112之臨限電壓的絕對值所獲得之值(VSS-|Vth112|)。因為輸入端子IN2變成L位準，且輸出端子OUT係透過電晶體112而電性連接至輸入端子IN2，所以輸出端子VDD的電位會變成VSS。
電晶體115係持續維持導通，即使當節點N1之電位變成Vn12時亦然。因此，節點N2之電位及節點N3之電位具有與在週期T1中之電位相同的電位。
藉由上述操作，在浮動狀態中之節點N1的電位會由自舉操作所降低，使得輸出端子OUT具有VSS。
接著，將敘述在週期T3中之正反器電路110的操作。
在週期T3中，輸入端子IN1係未改變地在H位準，且電晶體111係關閉的。輸入端子IN4變成L位準而使電
晶體117導通。然後，節點N1係透過電晶體117而電性連接至第二電源供應器，使得節點N1的電位變成VDD。
節點N1的電位變成VDD而使電晶體112和電晶體115關閉。因為節點N2係透過電晶體116而電性連接至第一電源供應器，所以節點N2的電位會下降成為Vn22。此處，Vn22係電源供應電位VSS與電晶體116之臨限電壓Vth116的絕對值之加和的值(VSS+|Vth116|)。注意的是，Vn22係可使電晶體118導通的電位。
當節點N2之電位變成Vn22時，電晶體118導通。然後，因為輸入端子IN3變成L位準，且節點N3係透過電晶體118而電性連接至輸入端子IN3，所以節點N3之電位變成Vn31。此處，Vn31係節點N2之電位Vn22與電晶體118之臨限電壓Vth118的絕對值之加和的值(Vn22+|Vth118|)。注意的是，Vn31對應於電源供應電位VSS，電晶體116之臨限電壓Vth116的絕對值，及電晶體118之臨限電壓Vth118的絕對值之加和的值(VSS+|Vth116|+|Vth118|)。此外，Vn31係可使電晶體113和電晶體114導通之電位。
當節點N3之電位變成Vn31時，電晶體113導通。然後，因為輸出端子OUT係透過電晶體113而電性連接至第二電源供應器，所以輸出端子OUT的電位變成VDD。
藉由上述操作，在週期T3中，VDD係供應至節點N1而使電晶體112和電晶體115關閉。此外，節點N3係設定於L位準而使電晶體113和電晶體114導通。因此，輸
出端子OUT之電位係設定於VDD，以致輸出端子OUT具有H位準。
接著，將敘述在週期T4中之正反器電路110的操作。
在週期T4之中，輸入端子IN3變成H位準，以及節點N3的電位變成VDD。因此，電晶體113和電晶體114會關閉。輸入端子IN4變成H位準而使電晶體117關閉。因此，節點N1變成浮動狀態，且該節點之電位保持於VDD。
因為節點N1之電位係未改變地在VDD，所以電晶體112和電晶體115會持續地維持關閉。因此，節點N2會持續地維持於Vn22，以及電晶體118會持續地維持導通。
因為電晶體112和電晶體113關閉，所以輸出端子OUT變成浮動狀態。因而，輸出端子OUT的電位保持於VDD。
藉由上述操作，輸出端子OUT的電位係保持於VDD，以致電晶體113和電晶體114可在週期T4中關閉。因為電晶體113和電晶體114並未一直導通，所以可抑制電晶體113和電晶體114之特性的劣化。
現將敘述週期T1至週期T4之間的關係。週期T1之下一個週期係週期T2；週期T2之下一個週期係週期T3；以及週期T3之下一個週期係週期T4。此處，週期T4之下一個週期係週期T1或週期T3，亦即，當輸入端
子IN1變成L位準時，週期T4之下一個週期為週期T1，或當輸入端子IN1係未改變地在H位準時，週期T4之下一個週期為週期T3。此外，當週期T3係週期T4之下一個週期時，輸入端子IN4會未改變地在H位準，且電晶體117會持續地維持關閉。
此處，電晶體111至電晶體118，及電容器119分別具有與第1圖中所示之電晶體11至電晶體18，及電晶體19之功能相同的功能。
以此方式，在第11圖中所示之正反器電路110中，電晶體113及電晶體114係在週期T3中導通以及在週期T4中關閉，以致可防止電晶體113及電晶體114一直導通，所以可抑制電晶體113及電晶體114之特性的劣化。因此，在第11圖中所示的正反器電路110之中，亦可抑制由於電晶體113及電晶體114之特性劣化所造成的故障。
此外，當電晶體113及電晶體114導通時，電源供應電位VDD係供應至輸出端子OUT及節點N1。因此，在第11圖中所示之正反器電路110中，可以以規則的時隔來供應電源供應電位VDD至輸出端子OUT和節點N1，使得可抑制輸出端子OUT和節點N1之電位中的變動。
進一步地，在第11圖中所示的正反器電路110之中，可使用多晶矽來做為半導體層，使得製造可予以簡化。因此，可降低製造成本以及可改善產能。再者，因為在多晶矽中之特性幾乎不會劣化，所以半導體裝置之壽命
可以比使用非晶矽來做為半導體層之情況更長。藉由使用本發明之正反器電路，可更持續半導體裝置的壽命。此外，因為使用多晶矽之電晶體的遷移率高，所以正反器電路110可高速地操作。
注意的是，電容器119較佳地係由使用閘極導線層和半導體層所形成，該閘極導線層和半導體層係以閘極絕緣膜插入其間而堆疊。因為閘極絕緣膜的厚度比諸如層間膜之其他絕緣層更薄，所以當使用閘極絕緣膜來做為絕緣物時，電容器可具有小的面積和高的容量。
此外，電晶體115之大小(W/L)較佳地比電晶體116之大小(W/L)更大。此處，W意指電晶體之通道寬度，以及L意指電晶體之通道長度。當電晶體115導通時，節點N2的電位係由電晶體115及電晶體116之操作點所決定，也就是說，若電晶體115之大小並未充分地大於電晶體116之大小時，則節點N2之電位會變成更高，以致無法關閉電晶體118。因此，為了使電晶體118關閉，電晶體115的大小應充分地大於電晶體116的大小。
此外，電晶體115的大小較佳地比電晶體116的大小更大4倍以上；更佳地，電晶體115的大小比電晶體116的大小更大10倍以上。當電源供應電壓低時，電晶體115相對於電晶體116之大小的比例可為大約4：1；然而，該電源供應電壓變得更高時，電晶體115相對於電晶體116之大小的比例應為大約10：1。
此處，當連接位準轉移電路或其類似物至正反器電路
110的輸出端子OUT時，電晶體115相對於電晶體116之大小的比較較佳地為4：1以上。此係因為正反器電路110之輸出信號的振幅電壓係由位準轉移電路或其類似物所增加，使得該正反器電路110常以低的電源供應電壓來操作之故。
選擇性地，當位準轉移電路或其類似物並未連接至正反器電路110的輸出端子OUT時，較佳地，電晶體115相對於電晶體116之大小的比例為10：1以上。此係因為正反器電路110之輸出信號係應用於某一種類的操作而無需位準轉移，使得該正反器電路110常以高的電源供應電壓來操作之故。
注意的是，電源供應電位和控制信號之電位各可為任一電位，只要其可控制目標電晶體之導通/關閉(on/off)即可。
例如，電源供應電位VSS可為比控制信號之L位準電位更低的電位，此係因為節點N3的電位係Vn31(VSS+|Vth116|+|Vth118|)，所以當電源供應電位VSS變低時會使得節點N3之電位Vn31變得更低。因此，可確保電晶體113和電晶體114導通，即使當電晶體113和電晶體114的臨限電壓由於電晶體113和電晶體114之特性劣化而變得更低時亦然。
此外，電源供應電位VSS可為比控制信號之L位準電位更高的電位，只要其可控制各個電晶體的導通/關閉(on/off)即可。
注意的是，當電晶體112的閘極端子與第二端子之間的閘極電容(寄生電容)足夠大時，則無需一定要設置電容器119。
例如，如在第13圖中之正反器電路130中，並不需要連接電容器119。因此，由於在正反器電路130中之元件數目比正反器電路110中之元件數目少了一個，所以各個元件可以以高的密度來設置於正反器電路130之中。
此外，做為另一實例，電容器可如第16圖中之正反器電路160中似地由使用電晶體161所形成。此係因為當電晶體161導通時，電晶體161的閘極電容足以作用成為電容器。
應注意的是，因為電晶體161係在週期T1及週期T2中(在執行自舉操作時)導通，所以通道區會形成於電晶體161中，使得電晶體161作用成為電容器。相反地，因為電晶體161係在週期T3及週期T4中(在不執行自舉操作時)關閉，所以通道區不會形成於電晶體161中，以致電晶體161並未作用成為電容器或作用成為小的電容器。
此處，如上述地在第16圖之正反器電路160中，藉由使用電晶體161來形成電容器，僅當需要時(在週期T1及週期T2中)，電晶體161會作用成為電容器，且當不要時(在週期T3及週期T4中)，電晶體161並不會作用成為電容器。因此，正反器電路160幾乎不會由於節點N1及輸出端子OUT之電位中的改變而故障。
注意的是，電晶體161具有與電晶體112相同的極
性。
而且，應注意的是，電晶體111的第一端子可在週期T1及週期T2中連接於任何處，只要可使節點N1成為浮動狀態即可。
例如，電晶體111的第一端子可如第14圖中之正反器電路140中似地連接至輸入端子IN1。此係因為即使當連接電晶體111之第一端子至輸入端子IN1時，亦可使節點N1在週期T1及週期T2中成為浮動狀態。
注意的是，在第11圖中的正反器電路110之中，當輸入端子IN1的電位改變時，雜訊會由於電晶體111之第一端子與閘極端子之間的寄生電容而產生於第一電源供應器中。此外，當電流係由於電晶體111之導通/關閉(on/off)而自第一電源供應器來供應至節點N1時，雜訊會由於電流所造成之壓降而產生於第一電源供應器中，此雜訊係由輸出端子IN1之電位中的改變所產生。
此處，藉由如上述第14圖中的正反器電路140中之連接，可抑制上述雜訊。此外，藉由抑制第二電源供應器中之雜訊，可穩定地操作使用該第一電源供應器的另一電路。
注意的是，使用該第一電源供應器的另一電路對應於連接至正反器電路140之輸出端子OUT的反相器電路，位準轉移電路，閂鎖電路，PWC電路，或其類似電路。
而且，應注意的是，可使用任一元件來做為電晶體116，只要該元件可與電晶體115一起形成反相器電路即
可。電晶體116無需一定要具有整流性質，而是可使用任一元件，只要當電流供應至其時可產生電壓於該元件中即可。
例如，可如第15圖之正反器電路150中似地連接電阻器151來做為電晶體116的置換物，此係因為即使當連接電阻器151來做為電晶體116的置換物時，亦可藉由使用電阻器151和電晶體115來形成反相器電路。
注意的是，當電晶體115關閉時，節點N2的電位會變成與第一電源供應器之電位相同的VSS。此外，節點N3之電位會在此時變成電源供應電位VSS與電晶體118之臨限電壓Vth118的絕對值之加和的值(VSS+|Vth118|)。
此處，藉由上述第9圖之正反器電路150中似地使用電阻器151來做為電晶體116的置換物，節點N2之電位會變成VSS且節點3之電位僅會變成比VSS更高電晶體118的臨限電壓Vth118，即使當由於特性劣化而使各個電晶體的臨限電壓變得更高時亦然。且因此，可易於使電晶體113和電晶體114導通。
注意的是，雖然控制信號係供應至輸入端子IN1，輸入端子IN2，輸入端子IN3，及輸入端子IN4之各個輸入端子，但本發明並未受限於此。
例如，輸入端子IN1，輸入端子IN2，輸入端子IN3，和輸入端子IN4各可以以電源供應電位VDD，電源供應電位VSS，或另一電位來供應。
注意的是，雖然電晶體111之第一端子和電晶體116之第一端子係連接至第一電源供應器，但本發明並未限於此。
例如，電晶體111之第一端子及電晶體116之第一端子可分別地連接至不同的電源供應器。在該情況中，較佳地，連接至電晶體116之第一端子的電源供應器的電位係比連接至電晶體111之第一端子的電源供應器的電位更高。
做為另一實例，控制信號可供應至電晶體111之第一端子及電晶體116之第一端子的各個端子。
注意的是，雖然電晶體113之第一端子，電晶體114之第一端子，和電晶體117之第一端子係連接至第二電源供應器，但本發明並未受限於此。
例如，電晶體113之第一端子，電晶體114之第一端子，及電晶體117之第一端子可分別連接至不同的電源供應器。
注意的是，此實施例模式可以與此說明書中之其他實施例模式及實施例中的任一說明結合而自由地實施。也就是說，在非選擇週期中，本發明之移位暫存器電路中的電晶體係以規則的時隔來導通，使得電源供應電位被供應至輸出端子。因此，電源供應電位係透過電晶體而供應至移位暫存器電路的輸出端子。因為電晶體在非選擇週期中並非一直地導通，所以可抑制電晶體之臨限電壓偏移。此外，電源供應電位係規則時隔地透過電晶體而供應至移位
暫存器電路的輸出端子。因此，該移位暫存器電路可抑制產生於輸出端子中的雜訊。
在此實施例模式中，將敘述本發明之移位暫存器電路的組構。
第17圖顯示本發明之移位暫存器電路的一模式。第17圖中所示的移位暫存器電路包含複數個正反器電路171，控制信號線172，控制信號線173，及控制信號線174。
如第17圖中之移位暫存器電路中所示，各個正反器電路171中的輸入端子IN1係連接至前一級中之正反器電路171的輸出端子OUT。該輸出端子OUT係連接至下一級中之正反器電路171的輸入端子IN1，前一級中之正反器電路171的輸入端子IN4，以及移位暫存器電路的輸出端子SRout。注意的是，在第一級中之正反器電路的輸入端子IN1係連接至控制信號線172。此外，最後級中之正反器電路171的輸入端子IN4係連接至電源供應器。在奇數級中之正反器電路171中，輸入端子IN2係連接至控制信號線173，以及輸入端子IN3係連接至控制信號線174。相反地，在偶數級中之正反器電路171中，輸入端子IN2係連接至控制信號線174，以及輸入端子IN3係連接至控制信號線173。
注意的是，可使用與實施例模式1中所示之該等正反
器電路相似的正反器電路來做為正反器電路171。
此外，可使用與實施例模式1中所示之該等輸入端子IN1至IN4及輸出端子OUT相似的輸入端子IN1至IN4及輸出端子OUT來做為正反器電路171之輸入端子IN1至IN4以及輸出端子OUT。
進一步地，在本發明之移位暫存器的第一級中之輸出端子SRout係由SRout1所表示；在本發明之移位暫存器的第二級中之輸出端子SRout係由SRout2所表示；在本發明之移位暫存器的第三級中之輸出端子SRout係由SRout3所表示；在本發明之移位暫存器的第四級中之輸出端子SRout係由SRout4所表示；以及在本發明之移位暫存器的第n級中之輸出端子SRout係由SRoutn所表示。
此外，在正反器電路171中，為便利起見，並未描繪電源供應器及電源供應線，但可使用實施例模式1中所描述之第一電源供應器及第二電源供應線來做為該電源供應器及電源供應線。因此，在第一電源供應器的電源供應電位VDD與第二電源供應器的電源供應電位VSS之間的電位差(VDD-VSS)對應於正反器電路171的電源供應電壓。
進一步地，控制信號SSP、CK、及CKB係分別供應至控制信號172至控制信號174。此外，在第一至第四級和第n級中之正反器電路171的輸出信號係分別供應至移位暫存器電路之輸出端子SRout1至SRout4和輸出端子
SRoutn。
接著，將參照第18圖中所示的時序圖來敘述第17圖中所示之移位暫存器電路的操作。第18圖係分別供應至控制信號線172至174之控制信號SSP、CK、及CKB，以及第17圖中所示的輸出端子SRout1至SRout4及輸出端子SRoutn之輸出信號的時序圖。此外，為便利起見，將第18圖中所示之時序圖畫分成為週期T0至週期T5，週期Tn，週期Tn+1。
應注意的是，第18圖係在使用n通道電晶體來做為電晶體之情況中的時序圖，亦即，第18圖係在使用第1圖及第7至10圖中所示的正反器電路來做為正反器電路171之情況中的時序圖。
注意的是，在第18圖中所示的時序圖之中，控制信號及輸出信號各為與實施例模式1相似之具有兩個值的數位信號。
將參照第18圖來說明第17圖中所示之移位暫存器電路的操作。
首先，將說明週期T0中之移位暫存器電路的操作。在週期T0中，控制信號SSP係在H位準；控制信號CK係在L位準；以及控制信號CKB係在H位準。
在第一級中之正反器電路171中，輸入端子IN1變成H位準；輸入端子IN2變成L位準；輸入端子IN3變成H位準；以及輸入端子IN4變成L位準。因此，輸出端子OUT變成L位準。此狀態係與第2圖中所示之週期T1中
的時序圖之狀態相同。
在除了第一級之外的奇數級中之正反器電路171中，輸入端子IN1變成L位準；輸入端子IN2變成L位準；輸入端子IN3變成H位準；以及輸入端子IN4變成L位準。因此，輸出端子OUT變成L位準。此狀態係與第2圖中所示之週期T3中的時序圖之狀態相同。
在偶數級中之正反器電路171中，輸入端子IN1變成L位準；輸入端子IN2變成H位準；輸入端子IN3變成L位準；以及輸入端子IN4變成L位準。因此，輸出端子OUT變成L位準。此狀態係與第2圖中所示之週期T4中的時序圖之狀態相同。
在此方式中，移位暫存器電路之所有輸出端子SRout係均在L位準。
接著，將說明週期T1中之移位暫存器電路的操作。在週期T1中，控制信號SSP係在L位準；控制信號CK係在H位準；以及控制信號CKB係在L位準。
在第一級中之正反器電路171中，輸入端子IN1變成L位準；輸入端子IN2變成H位準；輸入端子IN3變成L位準；以及輸入端子IN4係未改變地在L位準。因此，輸出端子OUT變成H位準。此狀態係與第2圖中所示之週期T2中的時序圖之狀態相同。
在第二級中之正反器電路171中，輸入端子IN1變成H位準；輸入端子IN2變成L位準；輸入端子IN3變成H位準；以及輸入端子IN4係未改變地在L位準。因此，輸
出端子OUT係未改變地在L位準。此狀態係與第2圖中所示之週期T1中的時序圖之狀態相同。
在除了第一級之外的奇數級中之正反器電路171中，輸入端子IN1係未改變地在L位準；輸入端子IN2變成H位準；輸入端子IN3變成L位準；以及輸入端子IN4係未改變地在L位準。因此，輸出端子OUT係未改變地在L位準。此狀態係與第2圖中所示之週期T4中的時序圖之狀態相同。
在除了第二級之外的偶數級中之正反器電路171中，輸入端子IN1係未變地在L位準；輸入端子IN2變成L位準；輸入端子IN3變成H位準；以及輸入端子IN4係未改變地在L位準。因此，輸出端子OUT係未改變地在L位準。此狀態係與第2圖中所示之週期T3中的時序圖之狀態相同。
在此方式中，移位暫存器電路的輸出端子SRout1變成H位準，以及其他的輸出端子SRout係未改變地在L位準。
接著，將說明週期T2中之移位暫存器電路的操作。在週期T2中，控制信號SSP變成L位準；控制信號CK變成L位準；以及控制信號CKB變成H位準。
在第一級中之正反器電路171中，輸入端子IN1係未改變地在L位準；輸入端子IN2變成L位準；輸入端子IN3變成L位準；以及輸入端子IN4變成H位準。因此，輸出端子OUT變成L位準。此狀態係與第2圖中所示之
週期T3中的時序圖之狀態相同。
在第二級中之正反器電路171中，輸入端子IN1變成L位準；輸入端子IN2變成H位準；輸入端子IN3變成L位準；以及輸入端子IN4係未改變地在L位準。因此，輸出端子OUT變成H位準。此狀態係與第2圖中所示之週期T2中的時序圖之狀態相同。
在第三級中之正反器電路171中，輸入端子IN1變成H位準；輸入端子IN2變成L位準；輸入端子IN3變成H位準；以及輸入端子IN4係未改變地在L位準。因此，輸出端子OUT係未改變地在L位準。此狀態係與第2圖中所示之週期T1中的時序圖之狀態相同。
在除了第一級和第三級之外的奇數級中之正反器電路171中，輸入端子IN1係未改變地在L位準；輸入端子IN2變成L位準；輸入端子IN3變成H位準；以及輸入端子IN4係未改變地在L位準。因此，輸出端子OUT係未改變地在L位準。此狀態係與第2圖中所示之週期T3中的時序圖之狀態相同。
在除了第二級之外的偶數級中之正反器電路171中，輸入端子IN1係未改變地在L位準；輸入端子IN2變成H位準；輸入端子IN3變成L位準；以及輸入端子IN4係未改變地在L位準。因此，輸出端子OUT係未改變地在L位準。此狀態係與第2圖中所示之週期T4中的時序圖之狀態相同。
在此方式中，移位暫存器電路的輸出端子SRout1變
成L位準；輸出端子SRout2變成H位準；以及其他的輸出端子SRout係未改變地在L位準。
相似地，在稍後的週期中，移位暫存器電路的輸出端子SRout3在週期T3中變成H位準；移位暫存器電路的輸出端子SRout4在週期T4中變成H位準；在第五級中之移位暫存器電路的輸出端子SRout5在週期T5中變成H位準；以及在第n級中之移位暫存器電路的輸出端子SRoutn在週期Tn中變成H位準。在此方式中，移位暫存器電路的輸出端子僅針對一週期而順序地變成H位準。此外，一週期對應於控制信號CK或控制信號CKB的半個週期。
藉由上述操作，在第17圖中所示之移位暫存器電路的輸出端子SRout可一級一級地設定於H位準。此外，藉由使用實施例模式1中所示之正反器電路來做為正反器電路171，則第17圖中所示的正反器電路幾乎不會由於電晶體之特性劣化而故障，以致可使輸出信號的雜訊降低。
雖然第18圖顯示其中正反器電路171的電晶體係n通道電晶體之情況中的時序圖，但第19圖將顯示其中正反器電路171的電晶體係p通道電晶體之情況中的時序圖。也就是說，第19圖係在使用第11及第13至16圖中所示的正反器電路來做為正反器電路171之情況中的時序圖。
接著，將參照第19圖中所示的時序圖來敘述第17圖中所示之移位暫存器電路的操作。第19圖係分別供應至
控制信號線172至174之控制信號SSP、CK、及CKB，以及第17圖中所示的輸出端子SRout1至SRout4及輸出端子SRoutn之輸出信號的時序圖。此外，為便利起見，將第19圖中所示之時序圖畫分成為週期T0至週期T5，週期Tn，及週期Tn+1。注意的是，相對於控制信號及輸出信號之時序，H位準及L位準係反相自其中正反器電路171係藉由均使用n通道電晶體所形成之情況中(第18圖)之該等位準。
注意的是，在第19圖中所示的時序圖之中，控制信號及輸出信號各為與實施例模式1相似之具有兩個值的數位信號。
將參照第19圖來說明第17圖中所示之移位暫存器電路的操作。
首先，將說明週期T0中之移位暫存器電路的操作。在週期T0中，控制信號SSP係在L位準；控制信號CK係在H位準；以及控制信號CKB係在L位準。
在第一級中之正反器電路171中，輸入端子IN1變成L位準；輸入端子IN2變成H位準；輸入端子IN3變成L位準；以及輸入端子IN4變成H位準。因此，輸出端子OUT變成H位準。此狀態係與第12圖中所示之週期T1中的時序圖之狀態相同。
在除了第一級之外的奇數級中之正反器電路171中，輸入端子IN1變成L位準；輸入端子IN2變成H位準；輸入端子IN3變成L位準；以及輸入端子IN4變成H位
準。因此，輸出端子OUT變成H位準。此狀態係與第12圖中所示之週期T3中的時序圖之狀態相同。
在偶數級中之正反器電路171中，輸入端子IN1變成H位準；輸入端子IN2變成L位準；輸入端子IN3變成H位準；以及輸入端子IN4變成H位準。因此，輸出端子OUT變成H位準。此狀態係與第12圖中所示之週期T4中的時序圖之狀態相同。
在此方式中，移位暫存器電路之所有輸出端子SRout係均在H位準。
接著，將說明週期T1中之移位暫存器電路的操作。在週期T1中，控制信號SSP係在H位準；控制信號CK係在L位準；以及控制信號CKB係在H位準。
在第一級中之正反器電路171中，輸入端子IN1變成H位準；輸入端子IN2變成L位準；輸入端子IN3變成H位準；以及輸入端子IN4係未改變地在H位準。因此，輸出端子OUT變成L位準。此狀態係與第12圖中所示之週期T2的時序圖之狀態相同。
在第二級中之正反器電路171中，輸入端子IN1變成L位準；輸入端子IN2變成H位準；輸入端子IN3變成L位準；以及輸入端子IN4係未改變地在H位準。因此，輸出端子OUT係未改變地在H位準。此狀態係與第12圖中所示之週期T1中的時序圖之狀態相同。
在除了第一級之外的奇數級中之正反器電路171中，輸入端子IN1係未改變地在H位準；輸入端子IN2變成L
位準；輸入端子IN3變成H位準；以及輸入端子IN4係未改變地在H位準。因此，輸出端子OUT係未改變地在H位準。此狀態係與第12圖中所示之週期T4中的時序圖之狀態相同。
在除了第二級之外的偶數級中之正反器電路171中，輸入端子IN1係未改變地在H位準；輸入端子IN2變成H位準；輸入端子IN3變成L位準；以及輸入端子IN4係未改變地在H位準。因此，輸出端子OUT係未改變地在H位準。此狀態係與第12圖中所示之週期T3中的時序圖之狀態相同。
在此方式中，移位暫存器電路的輸出端子SRout1變成L位準，以及其他的輸出端子SRout係未改變地在H位準。
接著，將說明週期T2中之移位暫存器電路的操作。在週期T2中，控制信號SSP係在H位準；控制信號CK係在H位準；以及控制信號CKB係在L位準。
在第一級中之正反器電路171中，輸入端子IN1係未改變地在H位準；輸入端子IN2變成H位準；輸入端子IN3變成L位準；以及輸入端子IN4變成L位準。因此，輸出端子OUT變成H位準。此狀態係與第12圖中所示之週期T3中的時序圖之狀態相同。
在第二級中之正反器電路171中，輸入端子IN1變成H位準；輸入端子IN2變成L位準；輸入端子IN3變成H位準；以及輸入端子IN4係未改變地在H位準。因此，
輸出端子OUT變成L位準。此狀態係與第12圖中所示之週期T2中的時序圖之狀態相同。
在第三級中之正反器電路171中，輸入端子IN1變成L位準；輸入端子IN2變成H位準；輸入端子IN3變成L位準；以及輸入端子IN4係未改變地在H位準。因此，輸出端子OUT係未改變地在H位準。此狀態係與第12圖中所示之週期T1中的時序圖之狀態相同。
在除了第一級和第三級之外的奇數級中之正反器電路171中，輸入端子IN1係未改變地在H位準；輸入端子IN2變成H位準；輸入端子IN3變成L位準；以及輸入端子IN4係未改變地在H位準。因此，輸出端子OUT係未改變地在H位準。此狀態係與第12圖中所示之週期T3中的時序圖之狀態相同。
在除了第二級之外的偶數級中之正反器電路171中，輸入端子IN1係未改變地在H位準；輸入端子IN2變成L位準；輸入端子IN3變成H位準；以及輸入端子IN4係未改變地在H位準。因此，輸出端子OUT係未改變地在H位準。此狀態係與第12圖中所示之週期T4中的時序圖之狀態相同。
在此方式中，移位暫存器電路的輸出端子SRout1變成H位準；輸出端子SRout2變成L位準；以及其他的輸出端子SRout係未改變地在H位準。
相似地，在稍後的週期中，移位暫存器電路的輸出端子SRout3在週期T3中變成L位準；移位暫存器電路的輸
出端子SRout4在週期T4中變成H位準；在第五級中之移位暫存器電路的輸出端子SRout5在週期T5中變成L位準；以及在第n級中之移位暫存器電路的輸出端子SRoutn在週期Tn中變成L位準。在此方式中，移位暫存器電路的輸出端子僅針對一週期而順序地變成L位準。此外，一週期對應於控制信號CK或控制信號CKB的半個週期。
藉由上述操作，在第17圖中所示之移位暫存器電路的輸出端子SRout可一級一級地設定於L位準。此外，藉由使用實施例模式1中所示之正反器電路來做為正反器電路171，則第17圖中所示的正反器電路幾乎不會由於電晶體之特性劣化而故障，以致可使輸出信號的雜訊降低。
注意的是，正反器電路171可為任何的正反器電路，只要它們可自第一級來順序地供應選擇信號到移位暫存器電路的輸出端子SRout即可。
注意的是，正反器電路171之輸出端子OUT可透過各式各樣的元件和電路而連接至移位暫存器電路的輸出端子SRout。該等各式各樣的元件和電路對應於諸如正反器電路，緩衝器電路，NAND電路，NOR電路，三態緩衝器電路，或PWC電路之邏輯電路，以及開關，電阻器，電容器，另外元件，或其類似物。此外，藉由與該等元件或電路結合，可形成各式各樣的電路。
應注意的是，雖然係供應控制信號至各個控制信號線172至174，但本發明並未受限於此。
例如，各個控制信號線172至174可以以電源供應電位VDD，電源供應電位VSS，或另一電位來予以供應。
注意的是，雖然控制信號CK被供應至控制信號線173，以及控制信號CKB被供應至控制信號線174，但本發明並未受限於此。
例如，控制信號CK可供應至控制信號線173，且該控制信號CK之反相信號可透過反相器電路而供應至控制信號線174。選擇性地，控制信號CKB之反相信號可透過反相器電路而供應至控制信號線，且該控制信號CKB可予以供應至控制信號線174。注意的是，此反相器電路係較佳地形成於與移位暫存器電路相同的基板上。
注意的是，雖然在最後級中之正反器電路171的輸入端子IN4係連接至電源供應器，但本發明並未受限於此。
例如，在最後級中之正反器電路171的輸入端子IN4可連接至控制信號線172至174之任一者，至另一控制信號線，或至另一級中之正反器電路171的輸出端子OUT。
注意的是，此實施例模式可以與此說明書中之其他實施例模式及實施例中的任一說明結合而自由地實施。也就是說，在非選擇週期中，本發明之移位暫存器電路中的電晶體係以規則的時隔來導通，使得電源供應電位被供應至輸出端子。因此，電源供應電位係透過電晶體而供應至移位暫存器電路的輸出端子。因為電晶體在非選擇週期中並非一直地導通，所以可抑制電晶體之臨限電壓偏移。此外，電源供應電位係規則時隔地透過電晶體而供應至移位
暫存器電路的輸出端子。因此，該移位暫存器電路可抑制產生於輸出端子中的雜訊。
在此實施例模式中，將說明在使用實施例模式1中所述之正反器電路，實施例模式2中所述之移位暫存器電路，及其類似物來做為一部分驅動器電路的情況中之結構實例。
可應用於閘極驅動器之驅動器電路的結構實例將參照第20至27圖來加以描述。注意的是，在第20至27圖中之驅動器電路不僅可應用於閘極驅動器，而且可應用於任何驅動器電路。
第20圖顯示本發明之閘極驅動器的一模式。本發明之閘極驅動器包含移位暫存器電路200及緩衝器電路201。
如第20圖中之閘極驅動器中所示地，移位暫存器電路200的輸出端子SRout係透過緩衝器電路201而連接至閘極驅動器的輸出端子GDout。
注意的是，移位暫存器電路200係相似於實施例模式2中所述之移位暫存器電路。
此外，移位暫存器電路200的輸出端子SRout1至SRout4以及輸出端子SRoutn係相同於實施例模式2中所述之該等輸出端子。
進一步地，在本發明之閘極驅動器的第一級中之輸出
端子GDout係由GDout1所表示；在本發明之閘極驅動器的第二級中之輸出端子GDout係由GDout2所表示；在本發明之閘極驅動器的第三級中之輸出端子GDout係由GDout3所表示；以及在本發明之閘極驅動器的第n級中之輸出端子GDout係由GDoutn所表示。
此外，該緩衝器電路201包含諸如反相器電路，緩衝器電路，NAND電路，NOR電路，三態緩衝器電路，或PWC電路之邏輯電路，開關，電阻器，電容器，另外元件，或其類似物。此外，藉由與該等元件及電路結合，可形成各式各樣的電路。
此外，在第20圖中之閘極驅動器中，為便利起見，並未描繪出電源供應線及控制信號線。
再者，在其中該移位暫存器電路200係由使用n通道電晶體所形成的情況中，較佳地，該緩衝器電路201係由同樣地使用n通道電晶體所形成。在其中該移位暫存器電路200係由使用p通道電晶體所形成的情況中，較佳地，該緩衝器電路201係由同樣地使用p通道電晶體所形成。
此外，在其中該移位暫存器電路200係由使用n通道電晶體所形成的情況中，該移位暫存器電路200的輸出信號係相同於第18圖中之時序圖的輸出信號。在其中該移位暫存器電路200係由使用p通道電晶體所形成的情況中，該移位暫存器電路200的輸出信號係相同於第19圖中之時序圖的輸出信號。
此處，將敘述緩衝器電路201之特定的結構實例。第
21至27圖顯示包含緩衝器電路之閘極驅動器的結構實例。注意的是，緩衝器電路201的結構並未受限於第21至27圖中之結構。
第21圖特定地顯示包含本發明之緩衝器電路的閘極驅動器之一模式。第21圖中之閘極驅動器包含移位暫存器電路200及緩衝器電路210。該緩衝器電路210包含反相器電路211A於第一級中以及反相器電路211B於第二級中。
如第21圖中之閘極驅動器中所示地，移位暫存器電路200的輸出端子SRout係透過緩衝器電路210而連接至閘極驅動器的輸出端子GDout。
現將描述緩衝器電路210中的連接關係。反相器電路211A的輸入端子IN係連接至移位暫存器電路200之輸出端子SRout，以及反相器電路211A的輸出端子OUT係連接至反相器電路211B之輸入端子IN，該反相器電路211B的輸出端子OUT係連接至閘極驅動器之輸出端子GDout。亦即，在緩衝器電路210中，兩個反相器電路211A和211B係串聯連接用於各個級中之移位暫存器電路200的各個輸出端子SRout。
將分別敘述第21圖中之閘極驅動器在其中輸出端子SRout係在H位準的情況中，以及在其中輸出端子SRout係在L位準的情況中之操作。
首先，將說明其中輸出端子SRout係在H位準的情況。因為輸出端子SRout係透過兩個反相器電路211A及
211B而連接至輸出端子GDout，所以該輸出端子GDout變成在H位準。
接著，將說明其中輸出端子SRout係在L位準的情況因為輸出端子SRout係透過兩個反相器電路211A及211B而連接至輸出端子GDout，所以該輸出端子GDout變成在L位準。
藉由上述操作，當輸出端子SRout變成在H位準時，輸出端子GDout變成在H位準。此外，當輸出端子SRout變成在L位準時，輸出端子GDout變成在L位準。
此外，因為反相器電路211A及211B具有整流性質，所以可在閘極驅動器之輸出端子GDout上抑制輸出端子SRout中之雜訊的不利效應。
注意的是，雖然串聯連接兩個反相器電路211A和211B於緩衝器電路210之中，但可串聯連接複數個反相器電路211。例如，在其中串聯連接奇數個反相器電路211的情況中，輸出端子GDout變成與輸出端子SRout之位準相反的位準；在其中串聯連接偶數個反相器電路211的情況中，輸出端子GDout變成與輸出端子SRout之位準相同的位準。
應注意的是，雖然串聯連接兩個反相器電路211A和211B於緩衝器電路210之中，但亦可並聯連接複數個反相器電路211，此可降低反相器電路211A和211B中的電流密度，使得可抑制形成該等反相器電路211A和211B之元件的特性劣化。
第22圖特定地顯示包含本發明緩衝器電路的閘極驅動器之另一模式。第22圖中之閘極驅動器包含移位暫存器電路200，緩衝器電路220，及控制信號線222。該緩衝器電路220包含NAND(反及)電路221。
如第22圖中之閘極驅動器中所示地，移位暫存器電路200的輸出端子SRout係透過緩衝器電路220而連接至閘極驅動器的輸出端子GDout。
現將描述緩衝器電路220中的連接關係。NAND電路221的輸入端子IN1係連接至控制信號線222；該NAND電路221的輸入端子IN2係連接至移位暫存器電路200之輸出端子SRout；以及該NAND電路221的輸出端子OUT係連接至閘極驅動器之輸出端子GDout。
此外，致能信號En被供應至控制信號線222，該致能信號En為數位信號。
將分別敘述第22圖中之閘極驅動器在其中控制信號線222係在H位準及L位準的情況中，以及在其中輸出端子SRout係在H位準及在L位準的情況中之操作。
首先，將說明其中控制信號線222係在H位準及輸出端子SRout係在H位準的情況。NAND電路221的輸入端子IN1變成在H位準，以及NAND電路221的輸入端子IN2變成在H位準。因此，由於該NAND電路221的輸出端子OUT變成在L位準，所以閘極驅動器的輸出端子GDout變成L位準。
接著，將說明其中控制信號線222係在H位準以及輸
出端子SRout係在L位準的情況。NAND電路221的輸入端子IN1變成在H位準，以及NAND電路221的輸入端子IN2變成在L位準。因此，由於該NAND電路221的輸出端子OUT變成H位準，所以閘極驅動器的輸出端子GDout變成在H位準。
接著，將說明其中控制信號線222係在L位準以及輸出端子SRout係在H位準的情況。NAND電路221的輸入端子IN1變成在L位準，以及NAND電路221的輸入端子IN2變成在H位準。因此，由於該NAND電路221的輸出端子OUT變成在H位準，所以閘極驅動器的輸出端子GDout變成在H位準。
接著，將說明其中控制信號線222係在L位準以及輸出端子SRout係在L位準的情況。NAND電路221的輸入端子IN1變成L位準，以及NAND電路221的輸入端子IN2變成在L位準。因此，由於該NAND電路221的輸出端子OUT變成在H位準，所以閘極驅動器的輸出端子GDout變成在H位準。
藉由上述操作，當控制信號線222係在H位準時，閘極驅動器之輸出端子GDout會在當輸出端子SRout係在H位準時成為L位準；另一方面，閘極驅動器之輸出端子GDout會在當輸出端子SRout係在L位準時成為H位準。當控制信號線222係在L位準時，閘極驅動器之輸出端子GDout會變成H位準，而不論輸出端子SRout的電位為何。
該閘極驅動器的輸出信號GDout可在此方式中由致能信號(En)所隨意改變。在第22圖中之閘極驅動器中，可執行所謂的脈波寬度控制(PWC)。
此處，脈波寬度控制係藉由使用輸出端子GDout在當致能信號En在L位準時變成在H位準所執行，而不論輸出端子SRout的電位為何。也就是說，即使當移位暫存器電路200具有若干L位準之脈波寬度(週期)時，輸出信號亦可藉由使致能信號En在L位準而縮短。
注意的是，雖然NAND電路221具有兩個輸入端子，但該NAND電路221可具有任何數目的輸入端子，只要移位暫存器電路200的輸出信號可供應至該等輸入端子之任一者即可。當NAND電路221具有複數個輸入端子時，緩衝器電路220可更精確地控制閘極驅動器的輸出信號。
應注意的是，輸出端子SRout可如第24圖中之緩衝器電路240中似地透過反相器電路211來連接至NAND電路221的輸入端子IN2。在此情況中，當控制信號線222係在H位準時，閘極驅動器之輸出端子GDout會在當輸出端子SRout係在H位準時變成H位準；另一方面，閘極驅動器之輸出端子GDout會在當輸出端子SRout係在L位準時變成H位準。當控制信號線222係在L位準時，閘極驅動器之輸出端子GDout變成在H位準，而不論輸出端子SRout的電位為何。
應注意的是，NAND電路221的輸出端子OUT可如第26圖中之緩衝器電路260中似地透過反相器電路211
來連接至閘極驅動器之輸出端子GDout。在此情況中，當控制信號線222係在H位準時，閘極驅動器之輸出端子GDout會在當輸出端子SRout係在H位準時變成L位準；以及閘極驅動器之輸出端子GDout會在當輸出端子SRout係在L位準時變成L位準。當控制信號線222係在L位準時，閘極驅動器之輸出端子GDout會變成在L位準，而不論輸出端子SRout的電位為何。
應注意的是，雖然供應致能信號En至控制信號線222，但本發明並未受限於此。
例如，可供應不同的控制信號到控制信號線222。
做為另一實例，可供應電源供應器至控制信號線222。
第23圖特定地顯示包含本發明之緩衝器電路的閘極驅動器之另一模式。第23圖中之閘極驅動器包含移位暫存器電路200，緩衝器電路230，及控制信號線222。該緩衝器電路230包含NOR(反或)電路231。
如第23圖中之閘極驅動器中所示地，移位暫存器電路200的輸出端子SRout係透過緩衝器電路230而連接至閘極驅動器的輸出端子GDout。
現將描述緩衝器電路230中的連接關係。NOR電路231的輸入端子IN1係連接至控制信號線222；該NOR電路231的輸入端子IN2係連接至移位暫存器電路200之輸出端子SRout；以及該NOR電路231的輸出端子OUT係連接至閘極驅動器之輸出端子GDout。
此外，致能信號En被供應至控制信號線222。
將分別敘述第23圖中之閘極驅動器在其中控制信號線222係在H位準及在L位準的情況中，以及在其中移位暫存器電路輸出端子SRout係在H位準及在L位準的情況中之操作。
首先，將說明其中控制信號線222係在H位準以及移位暫存器電路200的輸出端子SRout係在H位準的情況。NOR電路231的輸入端子IN1變成在H位準，以及NOR電路231的輸入端子IN2變成在H位準。因此，由於該NOR電路231的輸出端子OUT變成在L位準，所以閘極驅動器的緩衝器電路GDout變成在L位準。
接著，將說明其中控制信號線222係在H位準以及移位暫存器電路200的輸出端子SRout係在L位準的情況。NOR電路231的輸入端子IN1變成在H位準，以及NOR電路231的輸入端子IN2變成在L位準。因此，由於該NOR電路231的輸出端子OUT變成在L位準，所以閘極驅動器的輸出端子GDout變成在L位準。
接著，將說明其中控制信號線222係在L位準以及移位暫存器電路200的輸出端子SRout係在H位準的情況。NOR電路231的輸入端子IN1變成在L位準，以及NOR電路231的輸入端子IN2變成在H位準。因此，由於該NOR電路231的輸出端子OUT變成在L位準，所以閘極驅動器的輸出端子GDout變成在L位準。
接著，將說明其中控制信號線222係在L位準以及移
位暫存器電路200的輸出端子SRout係在L位準的情況。NOR電路231的輸入端子IN1變成在L位準，以及NOR電路231的輸入端子IN2變成在L位準。因此，由於該NOR電路231的輸出端子OUT變成在H位準，所以閘極驅動器的輸出端子GDout變成在H位準。
藉由上述操作，當控制信號線222係在H位準時，閘極驅動器的輸出端子GDout會變成L位準，而不論輸出端子SRout的電位為何。當控制信號線222係在L位準時，閘極驅動器之輸出端子GDout會在當輸出端子SRout係在H位準時變成L位準；另一方面，閘極驅動器之輸出端子GDout會在當輸出端子SRout係在L位準時變成H位準。
該閘極驅動器的輸出信號GDout可在此方式中由致能信號En所隨意改變。在第23圖中之閘極驅動器中，可執行所謂的脈波寬度控制(PWC)。
此處，脈波寬度控制係藉由使用輸出端子GDout在當致能信號En在H位準時變成在L位準所執行，而不論輸出端子SRout的電位為何。也就是說，即使當移位暫存器電路200具有若干H位準之脈波寬度(週期)時，輸出信號亦可藉由使致能信號En在H位準而縮短。
注意的是，雖然NOR電路231具有兩個輸入端子，但該NOR電路231可具有任何數目的輸入端子，只要移位暫存器電路200的輸出信號可供應至該等輸入端子之任一者即可。當NOR電路231具有複數個輸入端子時，緩
衝器電路230可更精確地控制閘極驅動器的輸出信號。
應注意的是，移位暫存器電路200的輸出端子SRout可如第25圖中之緩衝器電路250中似地透過反相器電路211來連接至NOR電路231的輸入端子IN2。在此情況中，當控制信號線222係在H位準時，閘極驅動器之輸出端子GDout會變成L位準，而不論輸出端子SRout的電位為何。當控制信號線222係在L位時，閘極驅動器之輸出端子GDout會在當輸出端子SRout係在H位準時變成H位準，且該閘極驅動器之輸出端子GDout會在當輸出端子SRout係在L位準時變成L位準。
應注意的是，NOR電路231的輸出端子OUT可如第27圖中之緩衝器電路270中似地透過反相器電路211來連接至閘極驅動器之輸出端子GDout。在此情況中，當控制信號線222係在H位準時，閘極驅動器的輸出端子GDout會變成在H位準，而不論輸出端子SRout的電位為何。當控制信號線222係在L位準時，閘極驅動器之輸出端子GDout會在當輸出端子SRout係在H位準時變成H位準；另一方面，輸出端子GDout會在當輸出端子SRout係在L位準時輸出L位準信號。
此處，將敘述可應用於反相器電路211之結合實例。
第28圖顯示反相器電路211之一模式。在第28圖中之反相器電路280包含電晶體281和電晶體282。
如第28圖中之反相器電路280中所示地，電晶體281的第一端子係連接至第二電源供應器；電晶體281的第二
端子係連接至電晶體282之第二端子及輸出端子OUT；以及電晶體281之閘極端子係連接至輸入端子IN。電晶體282之第一端子係連接至第一電源供應器，以及閘極端子係連接至第一電源供應器。
注意的是，電源供應電位VDD係供應至第一電源供應器，以及電源供應電位VSS係供應至第二電源供應器。在第一電源供應器的電源供應電位VDD與第二電源供應器的電源供應電位VSS之間的電位差(VDD-VSS)對應於反相器電路280的電源供應電壓。此外，電源供應電位VDD係比電源供應電位VSS更高。
注意的是，數位控制信號係供應至輸入端子IN。此外，輸出端子OUT將輸出輸出信號。
此外，電晶體281及電晶體282各為n通道電晶體。
現將分別說明第28圖中之反相器電路280在其中輸入端子IN係在H位準的情況中，以及其中輸入端子IN係在L位準的情況中之操作。
首先，將說明輸入端子IN在H位準。當輸入端子IN變成在H位準時，電晶體281導通。輸出端子OUT係透過電晶體281而電性連接至第二電源供應器，及透過電晶體282而電性連接至第一電源供應器，且因此，輸出端子OUT的電位會下降。此時，輸出端子OUT的電位係由電晶體281和電晶體282之操作點所決定，使得輸出端子OUT變成在L位準。
接著，將說明輸入端子IN在L位準。當輸入端子IN
變成在L位準時，電晶體281關閉。輸出端子OUT係透過電晶體282而電性連接至第一電源供應器，且該輸出端子OUT的電位會上升。此時，輸出端子OUT的電位會變成藉由自電源供應電位VDD來減去電晶體282之臨限電壓Vth282所獲得的值(VDD-Vth282)，以致使輸出端子OUT變成在H位準。
電晶體282無需一定要具有整流性質；而是可使用任何元件，只要當供應電流至該處時可產生電壓於該元件中即可。例如，可如第32圖中之反相器電路320中似地連接電阻器321來做為電晶體282的置換物。
此處，將說明電晶體281和電晶體282的功能於下文。
電晶體281具有如開關之功能，其依據輸入端子IN的電位來決定是否連接第二電源供應器與輸出端子OUT。當輸入端子IN係在H位準時，電晶體281具有供應電源供應電位VSS至輸出端子OUT的功能。
電晶體282具有如二極體之功能。
第29圖顯示反相器電路211的另一模式。第29圖中所示的反相器電路290包含電晶體291，電晶體292，電晶體293，及電容器294，該電容器294具有兩個電極。注意的是，電容器294無需一定要設置。
如第29圖中之反相器電路290中所示地，電晶體291的第一端子係連接至第二電源供應器；電晶體291的第二端子係連接至電晶體292之第二端子，電容器294之第二
電極，和輸出端子OUT；以及電晶體291的閘極端子係連接至輸入端子IN。電晶體292的第一端子係連接至第一電源供應器，且該電晶體292的閘極端子係連接至電晶體293之第二端子和電容器294之第一電極。電晶體293之第一端子係連接至第一電源供應器，且該電晶體293之閘極端子係連接至第一電源供應器。
注意的是，可使用與第28圖中相同之第一電源供應器，第二電源供應器，輸入端子IN，及輸出端子OUT來做為第一電源供應器，第二電源供應器，輸入端子IN，及輸出端子OUT。
此外，電晶體291至293各為n通道電晶體。
現將分別說明第29圖中之反相器電路290在其中輸入端子IN係在H位準的情況中，以及其中輸入端子IN係在L位準的情況中之操作。
首先，將說明輸入端子IN在H位準。當輸入端子IN變成在H位準時，電晶體291導通。電晶體292的閘極端子之電位會變成藉由自電源供應電位VDD來減去電晶體293之臨限電壓Vth293所獲得的電位值(VDD-Vth293)，以致使電晶體292導通。此外，電晶體292的閘極端子係在浮動狀態中。
因此，輸出端子OUT係透過電晶體291而電性連接至第二電源供應器，及透過電晶體292而電性連接至第一電源供應器，且因此，輸出端子OUT的電位會下降。此時，輸出端子OUT的電位係由電晶體291和電晶體292
之操作點所決定，使得輸出端子變成在L位準。
接著，將說明輸入端子IN在L位準。當輸入端子IN變成在L位準時，電晶體291關閉。電晶體292的閘極端子之電位會變成藉由自電源供應電位VDD來減去電晶體293之臨限電壓Vth293所獲得的電位值(VDD-Vth293)，以致使電晶體292導通。此外，電晶體292的閘極端子係在浮動狀態中。
因此，輸出端子OUT係透過電晶體292而電性連接至第一電源供應器，且輸出端子OUT的電位會上升。電晶體292的閘極端子之電位會由電容器294的電容性耦合而上升至一值，該值係大於或相等於電源供應電位VDD與電晶體292之臨限電壓Vth292的加和，以致使電晶體292持續地導通，而執行所謂的自舉操作。所以，此時之輸出端子OUT的電位變成VDD，使得輸出端子OUT變成在H位準。
在此方式中，輸出端子OUT之H位準電位可由第29圖中之反相器電路290中的自舉操作而升高至第一電源供應器之電源供應電位VDD。
注意的是，在第29圖中之反相器電路290的電路結構並未受限於第29圖中的電路結構；只要當輸入端子IN係在L位準時可執行自舉操作，及當輸入端子IN係在H位準時可供應電位至電晶體292的閘極端子即可。
例如，如第33圖中之反相器電路330中似地，可額外地設置電晶體331。此係因為當輸出端子OUT係在L
位準時可使輸出端子OUT的電位成為VSS之故；亦即，由於當輸入端子IN係在H位準時，電晶體331會導通，所以電晶體292的閘極端子會變成在L位準，然後，電晶體292關閉，使得輸出端子OUT僅透過電晶體291而連接至第二電源供應器。
注意的是，電晶體331為n通道電晶體。
做為另一實例，如第36圖中之反相器電路360中似地，電晶體293的第一端子可連接至輸入端子INb。此係因為當輸出端子係在L位準時可使輸出端子OUT的電位成為VSS之故；亦即，由於輸入端子係在H位準時，輸入端子INb會變成在L位準，所以電晶體292的閘極端子會變成L位準，然後，電晶體292關閉，使得輸出端子OUT僅透過電晶體291而電性連接至第二電源供應器。
注意的是，輸入端子IN之信號的反相信號係供應至輸入端子INb。此外，將描述供應至輸入端子INb之信號的產生方法。
例如，如第124圖中所示，輸入端子IN的信號可透過反相器電路1241而供應至輸入端子INb。此外，可應用第28至35圖中所示的反相器電路來做為該反相器電路1241。
注意的是，輸入至輸入端子IN之信號的反相信號無需一定要供應至輸入端子INb。此外，將描述供應至輸入端子INb之信號於下文。
例如，當連接輸入端子IN至第n級中之輸出端子
SRoutn時，可連接輸入端子INb至第(n+1)級中之輸出端子SRoutn-1。
做為另一實例，當連接輸入端子IN至第n級中之輸出端子SRoutn時，可連接輸入端子INb至第(n+1)級中之輸出端子SRoutn+1。
做為另一實例，當連接輸入端子IN至第n級中之輸出端子SRoutn時，可連接輸入端子INb至第n級中之正反器電路的節點N2。此係因為在非選擇週期中之正反器電路節點N2的電位為輸出端子SRout之電位的反相電位，以致可使用正反器電路中之節點N2的電位來做為反相信號。因此，藉由供應該正反器電路之節點N2的電位至反相器電路360的輸入端子INb，並不需要產生反相信號之反相器電路。
做為另一實例，當供應控制信號(數位值)至輸入端子INb時，第36圖中之反相器電路360可操作成為三態緩衝器電路。此係因為當輸入端子IN變成在L位準且輸入端子INb變成在L位準時，電晶體291和電晶體291會關閉，輸出端子OUT並不會被連接至任何電源供應器之故。因此，該反相器電路360可具有如三態緩衝器電路或反相器電路的功能。
在此方式中，可藉由各式各樣的方法來供應信號到反相器電路360之輸入端子INb。
進一步地，將敘述第29圖之應用實例。
做為另一實例，可連接電晶體293的第一端子及閘極
端子至輸入端子INb，且可如第39圖中之反相器電路390中似地額外設置電晶體391。此係因為當輸出端子OUT係在L位準時可使輸出端子OUT的電位成為VSS之故；亦即，當輸入端子INb係在L位準時，電晶體292的閘極端子會變成在L位準，然後，電晶體292會關閉，使得輸出端子OUT僅透過電晶體291而電性連接至第二電源供應器。
注意的是，可使用任何元件來做為電容器294，只要其具有電容性質即可。例如，如在第30圖中之反相器電路300中，在第34圖中之反相器電路340中，在第37圖中之反相器電路370中，及在第40圖中之反相器電路400中似地，可分別連接電晶體301，電晶體341，電晶體371，及電晶體401來做為電容器294的置換物。
注意的是，當在電晶體292的第二端子與閘極端子之間的電容值足夠大時，可不必一定要設置電容器294。例如，如在第31圖中之反相器電路310中，在第35圖中之反相器電路350中，在第38圖中之反相器電路380中，及在第41圖中之反相器電路410中似地，並不需要連接電容器294。
此處，將敘述電晶體291至293，電晶體301，電晶體331，電晶體341，及電容器294的功能於下文。
電晶體291具有如開關一樣的功能，其依據輸入端子IN的電位而決定是否連接第二電源供應器與輸出端子OUT。當輸入端子IN係在H位準時，電晶體291具有供
應電源供應電位VSS至輸出端子OUT的功能。
電晶體292具有做為開關之功能，其決定是否連接第一電源供應器與輸出端子OUT。
電晶體293具有如二極體之功能。此外，該電晶體293具有使電晶體292的閘極端子成為浮動狀態之功能。
電晶體301具有如電容器之功能，其係連接於輸出端子OUT與電晶體292的閘極端子之間。當輸入端子IN係在L位準時，電晶體301具有升高電晶體292的閘極端子之電位的功能。
電晶體331具有如開關之功能，其依據輸入端子IN的電位而決定是否連接第二電源供應器與電晶體292的閘極端子。
電晶體341具有如電容器之功能，其係連接於輸出端子OUT與電晶體292的閘極端子之間。當輸入端子IN係在L位準時，該電晶體341具有藉由輸出端子OUT之電位的上升來升高電晶體292的閘極端子之電位的功能。
電容器294具有依據輸出端子OUT之電位來改變電晶體292的閘極端子之電位的功能。當輸入端子IN係在L位準時，該電容器294具有藉由輸出端子OUT之電位的上升來升高電晶體292的閘極端子之電位的功能。
以此方式，在第28至41圖的反相器電路中，當輸出H位準信號時，輸出端子OUT之電位可藉由改變電源供應電位VDD而自由地改變。也就是說，在第28至41圖中之反相器電路不僅可操作成為反相器電路，而且可操作
成為位準轉移電路。
雖然在第28至41圖中係描述均由使用n通道電晶體所形成之反相器電路，但該等反相器電路亦可均由使用p通道電晶體所形成。此處，均由使用p通道電晶體所形成之反相器電路係顯示於第58至71圖中。
第58圖顯示反相器電路211之一模式。在第58圖中之反相器電路580包含電晶體581和電晶體582。
如第58圖中之反相器電路580中所示地，電晶體581的第一端子係連接至第二電源供應器；電晶體581的第二端子係連接至電晶體582之第二端子及輸出端子OUT；以及電晶體581之閘極端子係連接至輸入端子IN。電晶體582之第一端子係連接至第一電源供應器，以及其閘極端子係連接至第一電源供應器。
注意的是，電源供應電位VSS係供應至第一電源供應器，以及電源供應電位VDD係供應至第二電源供應器。
在第一電源供應器的電源供應電位VSS與第二電源供應器的電源供應電位VDD之間的電位差(VDD-VSS)對應於反相器電路580的電源供應電壓。此外，電源供應電位VDD係比電源供應電位VSS更高。
注意的是，數位控制信號係供應至輸入端子IN。此外，輸出端子OUT將輸出輸出信號。
此外，電晶體581和電晶體582各為p通道電晶體。
現將分別說明第58圖中之電源供應電位580在其中輸入端子IN係在H位準的情況中，以及在其中輸入端子
IN係在L位準的情況中之操作。
首先，將說明輸入端子IN在H位準。當輸入端子IN變成在H位準時，電晶體581關閉。輸出端子OUT係透過電晶體582而電性連接至第一電源供應器，且輸出端子OUT的電位會下降。此時，輸出端子OUT的電位變成一值，該值係電源供應電位VSS與電晶體582之臨限電壓Vth582的絕對值之加和(VSS+|Vth582|)，使得輸出端子OUT變成在L位準。
接著，將說明輸入端子IN在L位準。當輸入端子IN變成在L位準時，電晶體581關閉。輸出端子OUT係透過電晶體581而電性連接至第二電源供應器，及透過電晶體582而電性連接至第一電源供應器，且因此，輸出端子OUT的電位會上升。此時，輸出端子OUT的電位係由電晶體581和電晶體582之操作點所決定，使得輸出端子OUT變成在H位準。
電晶體582無需一定要具有整流性質；而是可使用任何元件，只要當供應電流至該處時可產生電壓於該元件中即可。例如，可如第62圖中之反相器電路620中似地連接電阻器321來做為電晶體582的置換物。
此處，將說明電晶體581和電晶體582的功能於下文。
電晶體581具有如開關之功能，其依據輸入端子IN的電位來決定是否連接第二電源供應器與輸出端子OUT。當輸入端子IN係在L位準時，電晶體581具有供應電源
供應電位VDD至輸出端子OUT的功能。
電晶體582具有如二極體之功能。
第59圖顯示反相器電路511的另一模式。第59圖中所示的反相器電路590包含電晶體591，電晶體592，電晶體593，及電容器594，該電容器594具有兩個電極。注意的是，電晶體594無需一定要設置。
如第59圖中之反相器電路590中所示地，電晶體591的第一端子係連接至第二電源供應器；電晶體591的第二端子係連接至電晶體592之第二端子，電容器594之第二電極，和輸出端子OUT；以及電晶體591的閘極端子係連接至輸入端子IN。電晶體592的第一端子係連接至第一電源供應器，且該電晶體592的閘極端子係連接至電晶體593之第二端子和電容器594之第一電極。電晶體593之第一端子及閘極端子係連接至第一電源供應器。
注意的是，可使用與第58圖中相同之第一電源供應器，第二電源供應器，輸入端子IN，及輸出端子OUT來做為第一電源供應器，第二電源供應器，輸入端子IN，及輸出端子OUT。
此外，電晶體591至593各為p通道電晶體。
現將分別說明第59圖中之反相器電路590在其中輸入端子IN係在H位準的情況中，以及其中輸入端子IN係在L位準的情況中之操作。
首先，將說明輸入端子IN在H位準。當輸入端子IN變成在H位準時，電晶體591關閉。電晶體592的閘極端
子之電位會變成一值，該值係電源供應電位VSS與電晶體593之臨限電壓Vth593的絕對值之加和(VSS+|Vth593|)，以致使電晶體592導通。此外，電晶體592的閘極端子係在浮動狀態中。
因此輸出端子OUT係透過電晶體592而電性連接至第一電源供應器，且因而，輸出端子OUT的電位會下降。電晶體592的閘極端子之電位會由電容器594的電容性耦合而下降至一值，該值係大於或相等於藉由自電源供應電位VSS(VSS+|Vth592|)來減去電晶體592之臨限電壓Vth592的絕對值所獲得之值，以致使電晶體592持續地維持導通，而執行所謂的自舉操作。所以，此時之輸出端子OUT的電位變成VSS，使得輸出端子OUT變成在L位準。
接著，將說明輸入端子IN在L位準。當輸入端子IN變成在L位準時，電晶體591導通。電晶體592的閘極端子之電位會變成一值，該值係電源供應電位VSS與電晶體593(VSS+|Vth593|)之臨限電壓Vth593的絕對值之加和，以致使電晶體592導通。此外，電晶體592的閘極端子係在浮動狀態中。
因此，輸出端子OUT係透過電晶體591而電性連接至第二電源供應器，以及透過電晶體592而電性連接至第一電源供應器，且輸出端子OUT的電位會上升。此時，輸出端子OUT的電位係由電晶體591和電晶體592之操作點所決定，使得輸出端子OUT變成在H位準。
在此方式中，輸出端子OUT之L位準電位可由第59圖中之反相器電路590中的自舉操作而降低至第一電源供應器之電源供應電位VSS。
注意的是，在第59圖中之反相器電路590的電路結構並未受限於第59圖中的電路結構；只要當輸入端子IN係在H位準時可執行自舉操作，及當輸入端子係在L位準時可供應電位至電晶體592的閘極端子即可。
例如，如第63圖中之反相器電路630中似地，可額外設置電晶體631。此係因為當輸出端子OUT係在H位準時可使輸出端子OUT的電位成為VDD之故；亦即，由於當輸入端子IN係在H位準時，電晶體631會導通，所以電晶體592的閘極端子會變成在H位準，然後，電晶體592關閉，使得輸出端子OUT僅透過電晶體591而連接至第二電源供應器。
注意的是，電晶體631為p通道電晶體。
做為另一實例，如第66圖中之反相器電路660中似地，電晶體593的第一端子可連接至輸入端子INb。此係因為當輸出端子OUT係在H位準時可使輸出端子OUT的電位成為VDD之故；亦即，由於輸入端子係在L位準時，輸入端子INb會變成在H位準，所以電晶體592的閘極端子會變成H位準，然後，電晶體592關閉，使得輸出端子OUT僅透過電晶體591而電性連接至第二電源供應器。
注意的是，輸入端子IN之信號的反相信號係供應至
輸入端子INb。此外，可使用與第36圖中所示之輸入端子INb相同的輸入端子INb來做為該輸入端子INb。
例如，如第125圖中所示，輸入至輸入端子IN之信號可透過反相器電路1251而供應至輸入端子INb。此外，第58至65圖中所示的反相器電路可予以應用來做為反相器電路1251。
進一步地，藉由供應控制信號至輸入端子INb，顯示於第36圖中之反相器電路360亦可作用成為三態緩衝器電路。此處，相似地，在第66圖中所示的反相器電路660亦可藉由供應控制信號至輸入端子INb而作用成為三態緩衝器電路；亦即，當輸入端子IN變成在H位準，且輸入端子INb變成在H位準時，電晶體591和電晶體592會關閉，因而，輸出端子OUT並不連接至任何電源供應器；且因此，反相器電路660亦可作用成為三態緩衝器電路。
進一步地，將敘述第59之應用實例。
做為另一實例，可連接電晶體593的第一端子及閘極端子至輸入端子INb，且可如第69圖中之反相器電路690中似地額外設置電晶體631。此係因為當輸出端子OUT係在H位準時可使輸出端子OUT的電位成為VDD之故；亦即，當輸入端子INb係在H位準時，電晶體592的閘極端子會變成在H位準，然後，電晶體592會關閉，使得輸出端子OUT僅透過電晶體591而電性連接至第二電源供應器。
注意的是，可使用任何元件來做為電容器594，只要其具有電容的性質即可。例如，如在第60圖中之反相器電路660中，在第64圖中之反相器電路640中，在第67圖中之反相器電路670中，及在第70圖中之反相器電路700中似地，可分別連接電晶體601，電晶體641，電晶體671，及電晶體701來做為電容器594的置換物。
注意的是，當在電晶體592的第二端子與閘極端子之間的電容值足夠大時，可不必一定要設置電容器594。例如，如在第61圖中之反相器電路610中，在第65圖中之反相器電路650中，在第68圖中之反相器電路680中，及在第71圖中之反相器電路710中似地，並不需要連接電容器594。
此處，將敘述電晶體591至593，電晶體601，電晶體631，電晶體641，及電容器594的功能於下文。
電晶體591具有如開關一樣的功能，其依據輸入端子IN的電位而決定是否連接第二電源供應器與輸出端子OUT。當輸入端子IN係在L位準時，電晶體591具有供應電源供應電位VDD至輸出端子OUT的功能。
電晶體592具有做為開關之功能，其決定是否連接第一電源供應器與輸出端子OUT。
電晶體593具有如二極體之功能。此外，該電晶體593具有使電晶體592的閘極端子成為浮動狀態之功能。
電晶體601具有如電容器之功能，其係連接於輸出端子OUT與電晶體592的閘極端子之間。當輸入端子IN係
在H位準時，電晶體601具有降低電晶體592的閘極端子之電位的功能。
電晶體631具有如開關之功能，其依據輸入端子IN的電位而決定是否連接第二電源供應器與電晶體592的閘極端子。當輸入端子IN係在L位準時，電晶體631具有供應電源供應電位VDD至電晶體592之閘極端子的功能。
電晶體641具有如電容器之功能，其係連接於輸出端子OUT與電晶體592的閘極端子之間。當輸入端子IN係在L位準時，該電晶體具有藉由輸出端子OUT之電位的下降來降低電晶體592的閘極端子之電位的功能。
電容器594具有依據輸出端子OUT之電位來改變電晶體592的閘極端子之電位的功能。當輸入端子IN係在H位準時，該電容器594具有由輸出端子OUT之電位的下降來降低電晶體592的閘極端子之電位的功能。
以此方式，在第58至71圖中的反相器電路中，當輸出L位準信號時，輸出端子OUT之電位可藉由改變電源供應電位VSS而自由地改變。也就是說，在第58至71圖中之反相器電路不僅可操入為反相器電路，而且可操作成為位準轉移電路。
此處，將敘述可應用於NAND(反及)電路221之若干結構實例。
第42圖顯示NAND電路221之一模式。在第42圖中之NAND電路420包含電晶體421，電晶體422，及電晶
體423。
如第42圖中之NAND電路420中所示地，電晶體421的第一端子係連接至第二電源供應器；電晶體421的第二端子係連接至電晶體422之第一端子；以及電晶體421的閘極端子係連接至輸入端子IN1。電晶體422的第二端子係連接至電晶體423久第一端子及輸出端子OUT，且該電晶體422的閘極端子係連接至輸入端子IN2。電晶體423之第二端子及閘極端子係連接至第一電源供應器。
注意的是，電源供應電位VDD係供應至第一電源供應器，以及電源供應電位VSS係供應至第二電源供應器。在第一電源供應器之電源供應電位VDD與第二電源供應器之電源供應電位VSS間的電位差(VDD-VSS)對應於NAND電路420之電源供應電壓。此外，電源供應電位VDD係比電源供應電位VSS更高。
注意的是，數位控制信號係供應至輸入端子IN1和輸入端子IN2之各個端子。此外，輸出端子OUT輸出一輸出信號。
此外，電晶體421至423各為n通道電晶體。
現將分別敘述第42圖中之NAND電路420在其中輸入端子IN1係在H位準及在L位準的情況中，以及在其中輸入端子IN2係在H位準及在L位準的情況中之操作。
首先，將說明其中輸入端子IN1係在H位準以及輸入端子IN2係在H位準的情況。當輸入端子IN1變成H位
準時，電晶體421會導通；當輸入端子IN2變成H位準時，電晶體422會導通。
因此，輸出端子OUT透過電晶體421和電晶體422而電性連接至第二電源供應器，以及透過電晶體423而電性連接至第一電源供應器。此時，輸出端子OUT之電位係由電晶體421，電晶體422，及電晶體423的操作點所決定，以致使輸出端子OUT變成在L位準。
接著，將說明其中輸入端子IN1係在H位準以及輸入端子IN2係在L位準的情況。當輸入端子IN1變成在H位準時，電晶體421會導通；當輸入端子IN2變成在L位準時，電晶體422會關閉。
因此，輸出端子OUT係透過電晶體423而電性連接至第一電源供應器，且輸出端子OUT的電位會上升。此時，該輸出端子OUT的電位會變成藉由自電源供應電位VDD來減去電晶體423之臨限電壓Vth423所獲得的值(VDD-Vth423)，以致使輸出端子OUT變成在H位準。
接著，將說明其中輸入端子IN1在L位準以及輸入端子IN2在H位準的情況。當輸入端子IN1變成在L位準時，電晶體421會關閉；當輸入端子IN2變成在H位準時，電晶體422會導通。
因此，輸出端子OUT係透過電晶體423而電性連接至第一電源供應器，且輸出端子OUT的電位會上升。此時，該輸出端子OUT的電位會變成藉由自電源供應電位VDD來減去電晶體423之臨限電壓Vth423所獲得的值
(VDD-Vth423)，以致使輸出端子OUT變成在H位準。
接著，將說明其中輸入端子IN1在L位準以及輸入端子IN2在L位準的情況。當輸入端子IN1變成在L位準時，電晶體421會關閉；當輸入端子IN2變成在L位準時，電晶體422會關閉。
因此，輸入端子OUT係透過電晶體423而電性連接至第一電源供應器，且輸出端子OUT的電位會上升。此時，該輸出端子OUT的電位會變成藉由自電源供應電位VDD來減去電晶體423之臨限電壓Vth423所獲得的值(VDD-Vth423)，以致使輸出端子OUT變成在H位準。
注意的是，電晶體423無需一定要具有整流性質；而是可使用任何元件，只要當供應電流至該處時可產生電壓於該元件中即可。例如，如第46圖中之反相器電路460中似地，可連接電阻器461來做為電晶體423的置換物。
此處，將說明電晶體421至423的功能。
電晶體421具有做為開關之功能，其依據輸入端子IN1的電位而決定是否連接第二電源供應器與電晶體422之第一端子。
電晶體422具有做為開關之功能，其依據輸入端子IN2的電而決定是否連接電晶體421之第二端子與輸出端子OUT。
電晶體423具有做為二極體之功能。
第43圖顯示NAND電路221的另一模式，第43圖中所示的NAND電路430包含電晶體431，電晶體432，電
晶體433，電晶體434，及電容器435。
如第43圖中之NAND電路430中所示，電晶體431的第一端子係連接至第二電源供應器；電晶體431的第二端子係連接至電晶體432之第一端子；以及電晶體431的閘極端子係連接至輸入端子IN1。電晶體432的第二端子係連接至電晶體433之第二端子，電容器435之第二電極，及輸出端子OUT；以及該電晶體432的閘極端子係連接至輸入端子IN2。電晶體433的第一端子係連接至第一電源供應器，以及該電晶體433的閘極端子係連接至電晶體434之第二端子和電容器435之第二電極。電晶體434的第一端子係連接至第一電源供應器，以及該電晶體434的閘極端子係連接至第一電源供應器。
注意的是，可使用相同於第42圖中所示的第一電源供應器，第二電源供應器，輸入端子IN1，輸入端子IN2，及輸出端子OUT來做為該第一電源供應器，第二電源供應器，輸入端子IN1，輸入端子IN2，及輸出端子OUT。
此外，電晶體431至434各為n通道電晶體。
現將分別敘述第43圖中之NAND電路430在其中輸入端子IN1係在H位準及在L位準的情況中，以及在其中輸入端子IN2係在H位準及在L位準的情況中之操作。
首先，將說明其中輸入端子IN1在H位準及輸入端子IN2在H位準的情況。當輸入端子IN1變成在H位準時，
電晶體431會導通；當輸入端子IN2變成在H位準時，電晶體432會導通。電晶體433的閘極端子之電位會變成藉由自電源供應電位VDD來減去電晶體434之臨限電壓Vth434所獲得的值(VDD-Vth434)，以致使電晶體433導通。
因此，輸出端子OUT係透過電晶體431和電晶體432而電性連接至第二電源供應器，及透過電晶體433而電性連接至第一電源供應器，且因而，輸出端子OUT的電位會降低。此時，輸出端子OUT的電位係由電晶體431，電晶體432，及電晶體433之操作點所決定，以致使輸出端子OUT變成在L位準。
接著，將說明其中輸入端子IN1在H位準及輸入端子IN2在L位準的情況。當輸入端子IN1變成在H位準時，電晶體431會導通；當輸入端子IN2變成在L位準時，電晶體432會關閉。電晶體433的閘極端子之電位會變成藉由自電源供應電位VDD來減去電晶體434之臨限電壓Vth434所獲得的值(VDD-Vth434)，以致使電晶體433導通。此外，電晶體433的閘極端子係在浮動狀態中。
因此，輸出端子OUT係透過電晶體433而電性連接至第一電源供應器，且輸出端子OUT的電位會上升。該電晶體433之閘極端子的電位會由於電容器435之電容性耦合而上升至一值，該值係大於或相等於電源供應電位VDD與電晶體433之臨限電壓Vth433的加和之值，以致使電晶體433持續維持導通，而執行所謂的自舉操作。因
而，此時之輸出端子OUT的電位變成VDD，使得輸出端子OUT變成在H位準。
接著，將說明其中輸入端子IN1在L位準及輸入端子IN2在H位準的情況。當輸入端子IN1變成在L位準時，電晶體431會關閉；當輸入端子IN2變成在H位準時，電晶體432會導通。電晶體433的閘極端子之電位會變成藉由自電源供應電位VDD來減去電晶體434之臨限電壓Vth434所獲得的值(VDD-Vth434)，以致使電晶體433導通。此外，電晶體433的閘極端子係在浮動狀態中。
因此，輸出端子OUT係透過電晶體433而電性連接至第一電源供應器，且輸出端子OUT的電位會上升。該電晶體433之閘極端子的電位會由於電容器435之電容性耦合而上升至一值，該值係大於或相等於電源供應電位VDD與電晶體433之臨限電壓Vth433的加和之值，以致使電晶體433持續維持導通，而執行所謂的自舉操作。因而，此時之輸出端子OUT的電位變成VDD，使得輸出端子變成在H位準。
接著，將說明其中輸入端子IN1在L位準及輸入端子IN2在L位準的情況。當輸入端子IN1變成在L位準時，電晶體431會關閉；當輸入端子IN2變成在L位準時，電晶體432會關閉。電晶體433的閘極端子之電位會變成藉由自電源供應電位VDD來減去電晶體434之臨限電壓Vth434所獲得值(VDD-Vth434)，以致使電晶體433導通。此外，電晶體433的閘極端子係在浮動狀態中。
因此，輸出端子OUT係透過電晶體433而電性連接至第一電源供應器，且輸出端子OUT的電位會上升。該電晶體433之閘極端子的電位會由於電容器435之電容性耦合而上升至一值，該值係大於或相等於電源供應電位VDD與電晶體433之臨限電壓Vth433的加和之值，以致使電晶體433持續維持導通，而執行所謂的自舉操作。因而，此時之輸出端子OUT的電位變成VDD，使得輸出端子變成在H位準。
在此方式中，輸出端子OUT的H位準電位可由第43圖中之反相器電路430中的自舉操作而升高至第一電源供應器的電源供應電位VDD。
注意的是，第43圖中之NAND電路430的電路結構並未受限於第43圖中的電路結構。只要當輸入端子IN1或輸入端子IN2在L位準時可執行自舉操作即可。當輸入端子IN1及輸入端子IN2係在高位準時，電位可供應至電晶體433的閘極端子。
例如，如第47圖中之NAND電路470中似地，可額外地設置電晶體471和電晶體472。此係因為當輸出端子OUT係在L位準時，可使輸出端子OUT的電位成為VSS；也就是說，因為當輸入端子IN1及輸入端子IN2在H位準時，電晶體471和電晶體472會導通，電晶體433的閘極端子變成在L位準，然後，電晶體433關閉，以致使輸出端子OUT僅透過電晶體431和電晶體432而電性連接至第二電源供應器。
注意的是，電晶體471和電晶體472各為n通道電晶體。
注意的是，可使用任何元件來做為電容器435，只要其具有電容的性質即可。例如，如第44圖中之NAND電路440中以及第48圖中之NAND電路480中似地，可分別地連接電晶體441及電晶體481來做為電晶體435的置換物。
注意的是，當電晶體433的第二端子與閘極端子之間的電容值足夠大時，則無需一定要設置電容器435。例如，如第45圖中之NAND電路450中及第49圖中之NAND電路490中似地，可無需連接電容器435。
此處，將敘述電晶體431至433，電晶體441，電晶體471，電晶體472，電晶體481，及電容器435的功能於下文。
電晶體431具有做為開關的功能，其依據輸入端子IN1的電位來決定是否連接第二電源供應器與電晶體432的第一端子。
電晶體432具有做為開關的功能，其依據輸入端子IN2的電位來決定是否連接電晶體432的第二端子與輸出端子OUT。
電晶體433具有做為開關的功能，其決定是否連接第一電源供應器與輸出端子OUT。
電晶體434具有做為二極體的功能。此外，電晶體434具有使電晶體433的閘極端子成為浮動狀態之功能。
電晶體441具有做為電容器的功能，其係連接於輸出端子OUT與電晶體433的閘極端子之間。當輸入端子IN1或輸入端子IN2係在L位準時，該電晶體441具有升高電晶體433之閘極端子的電位之功能。
電晶體471具有做為開關的功能，其依據輸入端子IN1的電位來決定是否連接第二電源供應器與電晶體472的第一端子。
電晶體472具有做為開關的功能，其依據輸入端子IN2的電位來決定是否連接電晶體471之第一端子與電晶體433的閘極端子。
電晶體481具有做為電容器的功能，其係連接於輸出端子OUT與電晶體433的閘極端子之間。當輸入端子IN1或輸入端子IN2係在L位準時，該電晶體481具有升高電晶體433之閘極端子的電位之功能。
電容器435具有依據輸出端子OUT之電位來改變電晶體433之閘極端子的電位之功能。當輸入端子IN1或輸入端子IN2係在L位準時，該電容器435具有升高電晶體433之閘極端子的電位之功能。
在此方式中，於第42至49圖中的NAND電路中，輸出端子OUT的電位可於當輸出H位準信號時，藉由改變電源供應電位VDD而自由地改變。也就是說，第42至49圖中之NAND電路不僅可操作成為反相器電路，而且可操作成為位準轉移電路。
雖然在第42至49圖中係描述均由使用n通道電晶體
所形成的NAND電路，但該等NAND電路亦可均由使用p通道電晶體所形成。此處，均由使用p通道電晶體所形成之NAND電路係顯示於第80至87圖中。
第80圖顯示NAND電路221的另一模式。在第80圖中之NAND電路包含電晶體801，電晶體802，及電晶體803。
如第80圖中之NAND電路800中所示地，電晶體801的第一端子係連接至第二電源供應器；電晶體801的第二端子係連接至電晶體802之第二端子，電晶體803之第二端子，及輸出端子OUT；以及電晶體801之閘極端子係連接至輸入端子IN1。電晶體802的第一端子係連接至第二電源供應器，且該電晶體802的閘極端子係連接至輸入端子IN2。電晶體803的第一端子係連接至第一電源供應器，且其閘極端子亦連接至第一電源供應器。
注意的是，電源供應電位VSS係供應至第一電源供應器，以及電源供應電位VDD係供應至第二電源供應器。在第一電源供應器的電源供應電位VSS與第二電源供應器的電源供應電位VDD之間的電位差(VDD-VSS)對應於NAND電路800的電源供應電壓。此外，電源供應電位VDD係比電源供應電位VSS更高。
注意的是，數位控制信號係供應至輸入端子IN1與輸入端子IN2的各個端子。此外，輸出端子OUT輸出一輸出信號。
此外，電晶體801至803各為p通道電晶體。
現將分別說明第80圖中之NAND電路800在其中輸入端子IN1在H位準及在L位準的情況中，以及在其中輸入端子IN2在H位準及在L位準的情況中之操作。
首先，將說明其中輸入端子IN1在H位準及輸入端子IN2在H位準的情況。當輸入端子IN1變成在H位準時，電晶體801關閉；當輸入端子IN2變成在H位準時，電晶體802關閉。
因此，輸出端子OUT係透過電晶體803而電性連接至第一電源供應器，且輸出端子OUT的電位會下降。此時，該輸出端子OUT的電位會變成一值，該值係電源供應電位VSS與電晶體803之臨限電壓Vth803的絕對值之加和的值(VSS+|Vth803|)，使得輸出端子OUT變成在L位準。
接著，將說明其中輸入端子IN1在H位準及輸入端子IN2在L位準的情況。當輸入端子IN1變成在H位準時，電晶體801關閉；當輸入端子IN2變成在L位準時，電晶體802導通。
因此，輸出端子OUT係透過電晶體802而電性連接至第二電源供應器，及透過電晶體803而電性連接至第一電源供應器，且因此，輸出端子OUT的電位會上升。此時，輸出端子OUT的電位係由電晶體802及電晶體803的操作點所決定，以致使輸出端子OUT變成在H位準。
接著，將說明其中輸入端子IN1在L位準及輸入端子IN2在H位準的情況。當輸入端子IN1變成在L位準時，
電晶體801導通；當輸入端子IN2變成在H位準時，電晶體802關閉。
因此，輸出端子OUT係透過電晶體801而電性連接至第二電源供應器，及透過電晶體803而電性連接至第一電源供應器，且因此，輸出端子OUT的電位會上升。此時，輸出端子OUT的電位係由電晶體801及電晶體803的操作點所決定，以致使輸出端子OUT變成在H位準。
接著，將說明其中輸入端子IN1在L位準及輸入端子IN2在L位準的情況。當輸入端子IN1變成在L位準時，電晶體801導通；當輸入端子IN2變成在L位準時，電晶體802導通。
因此，輸出端子OUT係透過電晶體801而電性連接至第二電容器，透過電晶體802而電性連接至第二電源供應器，及透過電晶體803而電性連接至第一電源供應器，且因此，輸出端子OUT的電位會上升。此時，輸出端子OUT的電位係由電晶體801，電晶體802，及電晶體803的操作點所決定，以致使輸出端子OUT變在H位準。
注意的是，電晶體803無需一定要具有整流性質；可使用任何元件，只要當供應電流至該處時能產生電壓於該元件之中即可。例如，如第84圖中之NAND電路840中似地，可連接電阻器841以做為電晶體803的置換物。
此處，將說明電晶體801至803的功能。
電晶體801具有做為開關之功能，其依據輸入端子IN1的電位而決定是否連接第二電源供應器與輸出端子
OUT。當輸入端子IN1係在L位準時，電晶體801具有供應電源供應電位VDD至輸出端子OUT的功能。
電晶體802具有做為開關之功能，其依據輸入端子IN2的電位而決定是否連接第二電源供應器與輸出端子OUT。當輸入端子IN2係在L位準時，電晶體802具有供應電源供應電位VDD至輸出端子OUT的功能。
電晶體803具有二極體之功能。
第81圖顯示NAND電路221的另一模式，第81圖中所示的NAND電路810包含電晶體811，電晶體812，電晶體813，電晶體814，及電容器815。
如第81圖中之NAND電路810中所示，電晶體811的第一端子係連接至第二電源供應器；電晶體811的第二端子係連接至至電晶體812之第二端子，電晶體813之第二端子，和電容器815之第一電極；以及電晶體811的閘極端子係連接至輸入端子IN1。電晶體812的第一端子係連接至第二電容器，且該電晶體812的閘極端子係連接至輸入端子IN2。電晶體813的第一端子係連接至第一電容器，以及電晶體813的閘極端子係連接至電晶體814之第二端子和電容器815之第二電極。電晶體814的第一端子係連接至第一電源供應器，且其閘極端子亦連接至第一電源供應器。
注意的是，可使用相同於第80圖中所示之第一電源供應器，第二電源供應器，輸入端子IN1，輸入端子IN2，及輸出端子OUT來做為第一電源供應器，第二電源
供應器，輸入端子IN，以及輸出端子OUT。
此外，電晶體811至814各為p通道電晶體。
現將分別敘述第81圖中之NAND電路810在其中輸入端子IN1係在H位準及在L位準的情況中，以及在其中輸入端子IN2係在H位準及L位準的情況中之操作。
首先，將說明其中輸入端子IN1在H位準及輸入端子IN2在H位準的情況。當輸入端子IN1變成在H位準時，電晶體811會關閉；當輸入端子IN2變成在H位準時，電晶體812會關閉。電晶體813的閘極端子之電位會變成一值，該值係電源供應電位VSS與電晶體814的臨限電壓Vth814之絕對值的加和之值(VSS+|Vth814|)，以致使電晶體813導通。此外，電晶體813之閘極端子係在浮動狀態中。
因此，輸出端子OUT係透過電晶體813而電性連接至第一電源供應器，且輸出端子OUT的電位會下降。該電晶體813之閘極端子的電位會藉由電容器815之電容性耦合而下降至一值，該值係小於或相等於藉由自電源供應電位VSS減去電晶體813之臨限電壓Vth813所獲得的值，以致使電晶體813持續地維持導通，而執行所謂的自舉操作。此時，輸出端子OUT的電位變成VSS，以致使輸出端子OUT變成在L位準。
接著，將說明其中輸入端子IN1在H位準及輸入端子IN2在L位準的情況。當輸入端子IN1變成在H位準時，電晶體811會關閉；當輸入端子IN2變成在L位準時，電
晶體812會導通。電晶體813的閘極端子之電位會變成一值，該值係電源供應電位VSS與電晶體814的臨限電壓Vth814之絕對值的加和之值(VSS+|Vth814|)，以致使電晶體813導通。此外，電晶體813的閘極端子係在浮動狀態中。
因此，輸出端子OUT係透過電晶體812而電性連接至第二電源供應器，及透過電晶體813而電性連接至第一電源供應器，且因此，輸出端子OUT的電位會上升。此時，輸出端子OUT的電位係由電晶體812及電晶體813的操作點所決定，以致使輸出端子OUT變成在H位準。
接著，將說明其中輸入端子IN1在L位準及輸入端子IN2在H位準的情況。當輸入端子IN1變成在L位準時，電晶體811會導通；當輸入端子IN2變成在H位準時，電晶體812會關閉。電晶體813的閘極端子之電位會變成一值，該值係電源供應電位VSS與電晶體814的臨限電壓Vth814之絕對值的加和之值(VSS+|Vth814|)，以致使電晶體813導通。此外，電晶體813的閘極端子係在浮動狀態中。
因此，輸出端子OUT係透過電晶體811而電性連接至第二電源供應器，及透過電晶體813而電性連接至第一電源供應器，且因此，輸出端子OUT的電位會上升。此時，輸出端子OUT的電位係由電晶體811及電晶體813的操作點所決定，以致使輸出端子OUT變成在H位準。
接著，將說明其中輸入端子IN1在L位準及輸入端子
IN2在L位準的情況。當輸入端子IN1變成在L位準時，電晶體811會導通；當輸入端子IN2變成在L位準時，電晶體812會導通。電晶體813的閘極端子之電位會變成一值，該值係電源供應電位VSS與電晶體814的臨限電壓Vth814之絕對值的加和之值(VSS+|Vth814|)，以致使電晶體813導通。此外，電晶體813之閘極端子係在浮動狀態中。
因此，輸出端子OUT係透過電晶體811而電性連接至第二電源供應器，透過電晶體812而電性連接至第二電源供應器，及透過電晶體813而電性連接至第一電源供應器，且因此，輸出端子OUT之電位會上升。此時，輸出端子OUT的電位係由電晶體811，電晶體812，及電晶體813的操作點所決定，以致使輸出端子OUT變成在H位準。
在此方式中，輸出端子OUT的L位準電位可由第81圖中之NAND電路810中的自舉操作而降低至第一電源供應器之電源供應電位VSS。
注意的是，第81圖中之NAND電路810的電路結構並未受限於第81圖中的電路結構，只要當輸入端子IN1及輸入端子IN2在H位準時可執行自舉操作即可。當輸入端子IN1或輸入端子IN2係在低位準時，電位可供應至電晶體813的閘極端子。
例如，如第85圖中之NAND電路850中似地，可額外地設置電晶體851和電晶體852。此係因為當輸出端子
OUT係在H位準時，可使輸出端子OUT的電位成為VDD；也就是說，當輸入端子IN1或輸入端子IN2在L位準時，電晶體851或電晶體852會導通，電晶體813的閘極端子變成在H位準，然後，電晶體813關閉，以致使輸出端子OUT僅透過電晶體811或電晶體812而電性連接至第二電源。
注意的是，電晶體851和電晶體852各為p通道電晶體。
注意的是，可使用任何元件來做為電容器815，只要其具有電容的性質即可。例如，如第82圖中之NAND電路820中以及第86圖中之NAND電路860中似地，可分別地連接電晶體821及電晶體861來做為電容器815的置換物。
注意的是，當電晶體813的第二端子與閘極端子之間的電容值足夠大時，則無需一定要設置電容器815。例如，如第83圖中之NAND電路830中及第87圖中之NAND電路870中似地，可無需連接電容器815。
此處，將敘述電晶體811至814，電晶體821，電晶體851，電晶體852，電晶體861，及電容器815的功能於下文。
電晶體811具有做為開關的功能，其依據輸入端子IN1的電位來決定是否連接第二電源供應器與輸出端子OUT。當輸入端子IN1係在L位準時，電晶體811具有電源供應電位VDD至輸出端子OUT的功能。
電晶體812具有做為開關的功能，其依據輸入端子IN2的電位來決定是否連接第二電源供應器與輸出端子OUT。當輸入端子IN2係在L位準時，電晶體812具有電源供應電位VDD至輸出端子OUT的功能。
電晶體813具有做為開關的功能，其決定是否連接第一電源供應器與輸出端子OUT。
電晶體814具有做為二極體的功能。此外，電晶體814具有使電晶體813的閘極端子在浮動狀態之功能。
電晶體821具有做為電容器的功能，其係連接於輸出端子OUT與電晶體813的閘極端子之間。當輸入端子IN1及輸入端子IN2係在H位準時，該電晶體821具有降低電晶體813之閘極端子的電位之功能。
電晶體851具有做為開關的功能，其依據輸入端子IN1的電位來決定是否連接第二電源供應器與電晶體813的閘極端子。當輸入端子IN1係在L位準時，電晶體851具有供應電源供應電位VDD至電晶體813的閘極端子之功能。
電晶體852具有做為開關的功能，其依據輸入端子IN2的電位來決定是否連接第二電源供應器與電晶體813的閘極端子。當輸入端子IN2係在L位準時，電晶體852具有供應電源供應電位VDD至電晶體813的閘極端子之功能。
電晶體861具有做為電容器的功能，其係連接於輸出端子OUT與電晶體813的閘極端子之間。當輸入端子
IN1及輸入端子IN2係在H位準時，該電晶體861具有降低電晶體813之閘極端子的電位之功能。
電容器815具有依據輸出端子OUT之電位來改變電晶體813之閘極端子的電位之功能。當輸入端子IN1或輸入端子IN2係在H位準時，電容器815具有降低電晶體813之閘極端子的電位之功能。
以此方式，在第81至87圖中之NAND電路中，當輸出L位準信號時，輸出端子OUT之電位可由改變電源供應電位VSS而自由地改變。也就是說，第81至87圖中之NAND電路不僅可操作成為NAND電路，而且可操作成為位準轉移電路。
此處，將說明可應用於NOR(反或)電路231的若干結構實例。
第50圖顯示NOR電路231之一模式。在第50圖中之NOR電路500包含電晶體501，電晶體502，及電晶體503。
如第50圖之NOR電路500中所示地。電晶體501的第一端子係連接至第二電源供應器；電晶體501的第二端子係連接至電晶體502之第二端子，電晶體503之第二端子，和輸出端子OUT；以及電晶體501的閘極端子係連接至輸入端子IN1。電晶體502的第一端子係連接至第二電容器，且該電晶體502的閘極端子係連接至輸入端子IN2。電晶體503之第一端子係連接至第一電源供應器，且其閘極端子亦連接至第一電源供應器。
注意的是，電源供應電位VDD係供應至第一電源供應器，以及電源供應電位VSS係供應至第二電源供應器。在第一電源供應器的電源供應電位VDD與第二電源供應器的電源供應電位VSS之間的電位差(VDD-VSS)對應於NOR電路500之電源供應電壓。此外，電源供應電位VDD係比電源供應電位VSS更高。
注意的是，數位控制信號係供應至輸入端子IN1及輸入端子IN2之各個端子。此外，輸出端子OUT輸出一輸出信號。
而且，該等電晶體501至503之各個電晶體為n通道電晶體。
現將分別地敘述第50圖中之NOR電路500在其中輸入端子IN1係在H位準，其中輸入端子IN1係在L位準，其中輸入端子IN2係在H位準，以及其中輸入端子IN2係在L位準的情況中的操作。
首先，將說明其中輸入端子IN1在H位準以及輸入端子IN2在H位準的情況。當輸入端子IN1變成H位準時，電晶體501導通；當輸入端子IN2變成H位準時，電晶體502導通。
所以，輸出端子OUT係透過電晶體501及電晶體502而電性連接至第二電源供應器，及透過電晶體503而電性連接至第一電源供應器；因此，輸出端子OUT的電位會下降。此時，輸出端子OUT的電位係由電晶體501，電晶體502，及電晶體503之操作點所決定，且輸出端子OUT
變成L位準。
接著，將說明其中輸入端子IN1在H位準以及輸入端子IN2在L位準的情況。當輸入端子IN1變成H位準時，電晶體501導通；當輸入端子IN2變成L位準時，電晶體502關閉。
所以，輸出端子OUT係透過電晶體501而電性連接至第二電源供應器，及透過電晶體503而電性連接至至第一電源供應器；因此，輸出端子OUT的電位會下降。此時，輸出端子OUT的電位係由電晶體501，及電晶體503之操作點所決定，且輸出端子OUT變成L位準。
接著，將說明其中輸入端子IN1在L位準及輸入端子IN2在H位準的情況。當輸入端子IN1變成L位準時，電晶體501關閉；當輸入端子IN2變成H位準時，電晶體502導通。
所以，輸出端子OUT係透過電晶體502而電性連接至第二電源供應器，及透過電晶體503而電性連接至電源供應器；因此，輸出端子OUT的電位會下降。此時，輸出端子OUT的電位係由電晶體502，及電晶體503之操作點所決定，且輸出端子OUT變成L位準。
接著，將說明其中輸入端子IN1在L位準以及輸入端子IN2在L位準的情況。當輸入端子IN1變成L位準時，電晶體501關閉；當輸入端子IN2變成L位準時，電晶體502關閉。
所以，輸出端子OUT係透過電晶體503而電性連接
至第一電源供應器；因此，輸出端子OUT的電位會上升。此時，輸出端子OUT的電位係藉由自電源供應電位VDD減去電晶體503之臨限電壓Vth503所獲得的值(VDD-Vth503)，且輸出端子OUT變成H位準。
注意的是，電晶體503無需一定要具有整流性質；可使用任何元件，只要當供應電流至該處時能產生電壓於該元件中即可。例如，如第54圖之NOR電路540中所示地，可連接電阻器541來做為電晶體503的置換物。
此處，將敘述電晶體501至503的功能於下文。
電晶體501具有做為開關的功能，其依據輸入端子IN1的電位而選擇是否連接第二電源供應器與輸出端子OUT。
電晶體502具有做為開關的功能，其依據輸入端子IN2的電位而選擇是否連接第二電源供應器與輸出端子OUT。
電晶體503具有做為二極體之功能。
第51圖顯示該NOR電路231的另一模式。在第51圖中的NOR電路510包含電晶體511，電晶體512，電晶體513，電晶體514，及電容器515，該電容器515具有兩個電極。
如第51圖之NOR電路510中所示地，電晶體511的第一端子係連接至第二電源供應器；電晶體511的第二端子係連接至電晶體512之第二端子，電晶體513之第二端子，電容器515之第二電極，和輸出端子OUT。電晶體
511的閘極端子係連接至輸入端子IN1。電晶體512的第一端子係連接至第二電源供應器，且電晶體512的閘極端子係連接至輸入端子IN2。電晶體513的第一端子係連接至第一電源供應器，電晶體513的閘極端子係連接至電晶體514之第二端子和電容器515之第一電極。電晶體514的第一端子係連接至第一電源供應器，且其閘極端子亦連接至第一電源供應器。
注意的是，第一電源供應器，第二電源供應器，輸入端子IN1，輸入端子IN2，及輸出端子OUT可相似於第50圖中之該等者。
此外，電晶體511至514各為n通道電晶體。
現將分別敘述第51圖之NOR電路510在其中輸入端子IN1係在H位準，其中輸入端子IN1係在L位準，其中輸入端子IN2係在H位準，及其中輸入端子IN2係在L位準的情況中之操作。
首先，將說明其中輸入端子IN1在H位準及其中輸入端子IN2在H位準的情況。當輸入端子IN1變成H位準時，電晶體511會導通；當輸入端子IN2變成H位準時，電晶體512會導通。電晶體513之閘極端子的電位係藉由自電源供應電位VDD減去電晶體514之臨限電壓Vth514所獲得的值(VDD-Vth514)，且電晶體513導通。進一步地，電晶體513之閘極端子係在浮動狀態中。
所以，輸出端子OUT係透過電晶體511和電晶體512而電性連接至第二電源供應器，及透過電晶體513而電性
連接至第一電源供應器；因此，輸出端子OUT的電位降低。此時，輸出端子OUT的電位係由電晶體511，電晶體512，和電晶體513的操作點所決定，且輸出端子OUT變成L位準。
接著，將說明其中輸入端子IN1在H位準及輸入端子IN2在L位準的情況。當輸入端子IN1變成H位準時，電晶體511導通；當輸入端子IN2變成L位準時，電晶體512關閉。電晶體513之閘極端子的電位係藉由自電源供應電位VDD減去電晶體514的臨限電壓Vth514所獲得的值(VDD-Vth514)，且電晶體513導通。進一步地，電晶體513的閘極端子係在浮動狀態中。
所以，輸出端子OUT係透過電晶體511而電性連接至第二電源供應器，及透過電晶體513而電性連接至第一電源供應器；因此，輸出端子OUT的電位降低。此時，輸出端子OUT的電位係由電晶體511，電晶體512，和電晶體513的操作點所決定，且輸出端子OUT變成L位準。
接著，將說明其中輸入端子IN1在L位準及輸入端子IN2在H位準的情況。當輸入端子IN1變成L位準時，電晶體511關閉；當輸入端子IN2變成H位準時，電晶體512導通。電晶體513之閘極端子的電位係藉由自電源供應電位VDD減去電晶體514的臨限電壓Vth514所獲得的值(VDD-Vth514)，且電晶體513導通。進一步地，電晶體513的閘極端子係在浮動狀態中。
所以，輸出端子OUT係透過電晶體512而電性連接至第二電源供應器，及透過電晶體513而電性連接至第一電源供應器；因此，輸出端子OUT的電位降低。此時，輸出端子OUT的電位係由電晶體511，電晶體512，和電晶體513的操作點所決定，且輸出端子OUT變成L位準。
接著，將說明其中輸入端子IN1在L位準及輸入端子IN2在L位準的情況。當輸入端子IN1變成L位準時，電晶體511關閉；當輸入端子IN2變成L位準時，電晶體512關閉。電晶體513之閘極端子的電位係藉由自電源供應電位VDD減去電晶體514的臨限電壓Vth514所獲得的值(VDD-Vth514)，且電晶體513導通。進一步地，電晶體513的閘極端子係在浮動狀態中。
所以，輸出端子OUT係透過電晶體513而電性連接至第一電源供應器；因此，輸出端子OUT的電位上升。電晶體513之閘極端子的電位係依據電容器515之電容性耦合而增加至一值，該值係大於或相等於電源供應電位VDD與電晶體513的臨限電壓Vth513之加和的值，且電晶體513持續地在導通狀態中，而執行所謂的自舉操作。此時，輸出端子OUT的電位為VDD，且輸出端子OUT變成H位準。
以此方式，在第51圖的NOR電路510中，輸出端子OUT的電位可由自舉操作而自H位準增加至第一電源供應器的電源供應電位VDD。
注意的是，第51圖之NOR電路510並未受限於第51圖的電路結構，只要當輸入端子IN1和輸入端子IN2在L位準時可執行自舉操作即可。當輸入端子IN1或輸入端子IN2係在H位準時，電位可供應至電晶體513的閘極端子。
例如，如第55圖之NOR電路550中所示地，可添加電晶體551和電晶體552。此係因為當輸出端子OUT在L位準時，輸出端子OUT的電位可為VSS；亦即，此係因為當輸入端子IN1及輸入端子IN2之一或兩者在H位準時，電晶體551及電晶體552之一或兩者會導通；因此，電晶體513的閘極端子變成L位準，且隨後，電晶體513關閉，以及輸出端子OUT僅透過電晶體551及電晶體552之一或兩者電性連接至第二電源供應器。
注意的是，電晶體551和552各為n通道電晶體。
注意的是，可使用任何元件的電容器515，只要其具有電容的性質即可。例如，如第52圖之NOR電路520及第56圖之NOR電路560中所示地，可各連接電晶體521及電晶體561來做為電容器515的置換物。
此外，若電晶體513的第二端子與閘極端子之間的電容值足夠大時，則無需一定要電容器515。例如，如第53圖之NOR電路530及第57圖之NOR電路570中所示地，無需連接電容器515。
此處，將分別地敘述電晶體511至514，電晶體521，電晶體551，電晶體552，電晶體561，及電容器
515的功能於下文。
電晶體511具有做為開關之功能，其依據輸入端子IN1的電位來選擇是否連接第二電源供應器與輸出端子OUT。當輸入端子IN1係在H位準時，供應電源供應電位VSS至輸出端子OUT。
電晶體512具有做為開關之功能，其依據輸入端子IN2的電位來選擇是否連接第二電源供應器與輸出端子OUT。當輸入端子IN2係在H位準時，供應電源供應電位VSS至輸出端子OUT。
電晶體513具有做為開關之功能，其選擇是否連接第一電源供應器與輸出端子OUT。
電晶體514具有做為二極體之功能，以及使電晶體513的閘極端子成為浮動狀態的功能。
電晶體521具有做為電容器之功能，其連接於輸出端子OUT與電晶體513的閘極端子之間。當輸入端子IN1及輸入端子IN2係在L位準時，該電晶體521具有增加電晶體513的閘極端子之電位的功能。
電晶體551具有做為開關之功能，其依據輸入端子IN1的電位來選擇是否連接第二電源供應器與電晶體513的閘極端子。當輸入端子IN1係在H位準時，電晶體551具有供應電源供應電位VSS至電晶體513的閘極端子之功能。
電晶體552具有做為開關之功能，其依據輸入端子IN2的電位來選擇是否連接第二電源供應器與電晶體513
的閘極端子。當輸入端子IN2係在H位準時，電晶體552具有供應電源供應電位VSS至電晶體513的閘極端子之功能。
電晶體561具有做為電容器之功能，其連接於輸出端子OUT與電晶體513的閘極端子之間。當輸入端子IN1及輸入端子IN2係在L位準時，電晶體561具有增加電晶體513的閘極端子之電位的功能。
電容器515具有依據輸出端子OUT之電位來改變電晶體513之閘極端子的電位之功能。當輸入端子IN1及輸入端子IN2係在L位準時，電容器515具有增加電晶體513之閘極端子的電位之功能。
如上述，在第50至57圖中的NOR電路中，輸出端子OUT的電位可於當輸出H位準信號時藉由改變電源供應電位VDD而自由地改變；亦即，在第50至57圖中的各個NOR電路不僅可操作成為反相器電路，而且可操作成為位準轉移電路。
雖然所描述的是其中在第50至57圖中之該等NOR電路均係由使用n通道電晶體所形成，但該等NOR電路亦可均由使用p通道電晶體所形成。此處，第72至79圖顯示均由使用p通道電晶體所形成之情況中的反相器電路。
第72圖顯示NOR電路231的另一模式。在第72圖中之NOR電路720包含電晶體721，電晶體722，及電晶體723。
如第72圖之NOR電路720中所示地，電晶體721的第一端子係連接至第二電源供應器；電晶體721的第二端子係連接至電晶體722之第一端子；以及電晶體721的閘極端子係連接至至輸入端子IN1。電晶體722的第二端子係連接至電晶體723之第二端子和輸出端子OUT，電晶體722的閘極端子係連接至輸入端子IN2。電晶體723的第一端子係連接至第一電源供應器，且其閘極端子亦連接至第一電源供應器。
注意的是，電源供應電位VSS係供應至第一電源供應器，以及電源供應電位VDD係供應至第二電源供應器。在該第一電源供應器之電源供應電位VSS與第二電源供應器之電源供應電位VDD間的電位差(VDD-VSS)對應於NOR電路720的電源供應電壓。此外，電源供應電位VDD係比電源供應電位VSS更高。
注意的是，控制信號係供應至輸入端子IN1及輸入端子IN2之各個輸入端子。此外，輸出端子OUT輸出一輸出信號。
而且，電晶體721至723各為p通道電晶體。
將分別敘述第72圖中之NOR電路720在其中輸入端子IN1係在H位準，其中輸入端子IN1係在L位準，其中輸入端子IN2係在H位準，以及其中輸入端子IN2係在L位準的情況中之操作。
首先，將說明其中輸入端子IN1在H位準及輸入端子IN2在H位準的情況。當輸入端子IN1變成H位準時，電
晶體721關閉；當輸入端子IN2變成H位準時，電晶體722關閉。
所以，輸出端子OUT係透過電晶體723而電性連接至第一電源供應器；因此，輸出端子OUT的電位降低。此時，輸出端子OUT的電位係電源供應電位VSS與電晶體723的臨限電壓Vth723之絕對值的加和之值(VSS+|Vth723|)，且輸出端子變成L位準。
接著，將說明其中輸入端子IN1在H位準及輸入端子IN2在L位準的情況。當輸入端子IN1變成H位準時，電晶體721關閉；當輸入端子IN2變成L位準時，電晶體722導通。
所以，輸出端子OUT係透過電晶體723而電性連接至第一電源供應器；因此，輸出端子OUT的電位降低。此時，輸出端子OUT的電位係電源供應電位VSS與電晶體723的臨限電壓Vth723之絕對值的加和之值(VSS+|Vth723|)，且輸出端子變成L位準。
接著，將說明其中輸入端子IN1在L位準及輸入端子IN2在H位準的情況。當輸入端子IN1變成L位準時，電晶體721導通；當輸入端子IN2變成H位準時，電晶體722關閉。
所以，輸出端子OUT係透過電晶體723而電性連接至一電源供應器；因此，輸出端子OUT的電位降低。此時，輸出端子OUT的電位係電源供應電位VSS與電晶體723的臨限電壓Vth723之絕對值的加和之值
(VSS+|Vth723|)，且輸出端子變成L位準。
接著，將說明其中輸入端子IN1在L位準及輸入端子IN2在L位準的情況。當輸入端子IN1變成L位準時，電晶體721導通；當輸入端子IN2變成L位準時，電晶體722導通。
所以，輸出端子OUT係透過電晶體721及電晶體722而電性連接至第二電源供應器及透過電晶體723而電性連接至第一電源供應器；因此，輸出端子OUT的電位上升。此時，該輸出端子OUT的電位係由電晶體721，電晶體722，及電晶體723的操作點所決定，且輸出端子OUT變成H位準。
注意的是，電晶體723無需一定要具有整流性；可使用任何元件，只要當供應電流至該處時可產生電壓於該元件即可。例如，如第76圖之NOR電路760中所示地，可連接電阻器761來做為電晶體723的置換物。
此處，將敘述電晶體721至723的功能於下文。
電晶體721具有做為開關之功能，其依據輸入端子IN1的電位來選擇是否連接第二電源供應器與電晶體722的第一端子。
電晶體722具有做為開關之功能，其依據輸入端子IN2的電位來選擇是否連接電晶體721的第二端子與輸出端子OUT。
電晶體723具有做為二極體之功能。
第73圖顯示NOR電路231的另一模式。在第73圖
中之NOR電路730包含電晶體731，電晶體732，電晶體733，電晶體734，及電容器735，該電容器735具有兩個電極。
如第73圖之NOR電路730中所示地，電晶體731的第一端子係連接至第二電源供應器；電晶體731的第二端子係連接至電晶體732之第一端子；以及電晶體731的閘極端子係連接至輸入端子IN1。電晶體732的第二端子係連接至電晶體733的第二端子，電容器735的第二電極，和輸出端子OUT；電晶體732的閘極端子係連接至輸入端子IN2。電晶體733的第一端子4第一電源供應器；電晶體733的閘極端子係連接至電晶體734之第二端子和電容器735之第一電極。電晶體734的第一端子係連接至第一電源供應器，其閘極端子亦連接至第一電源供應器。
注意的是，第一電源供應器，第二電源供應，輸入端子IN1，輸入端子IN2，及輸出端子OUT可相似於第72圖中之該等者。
而且，電晶體731至734各為p通道電晶體。
將分別敘述第73圖中之NOR電路730在其中輸入端子IN1係在H位準，其中輸入端子IN1係在L位準，其中輸入端子IN2係在H位準，以及其中輸入端子IN2係在L位準的情況中之操作。
首先，將說明其中輸入端子IN1在H位準及輸入端子IN2在H位準的情況。當輸入端子IN1變成H位準時，電晶體731關閉；當輸入端子IN2變成H位準時，電晶體
732關閉。電晶體733的閘極端子之電位係電源供應電位VSS與電晶體734的臨限電壓Vth734之絕對值的加和之值(VSS+|Vth734|)，且電晶體733導通。進一步地，電晶體733的閘極端子係在浮動狀態中。
所以，輸出端子OUT係透過電晶體733而電性連接至第一電源供應器；因此，輸出端子OUT的電位降低。電晶體733的閘極端子之電位會依據電容器735的電容性耦合而降低成為小於或相等於一值，該值係藉由自電源供應電位VSS減去電晶體733之臨限電壓Vth733的絕對值所獲得(VSS-|Vth733|)，且電晶體733會持續地在導通狀態中，而執行所謂的自舉操作。此時，輸出端子OUT的電位為VSS，且輸出端子OUT變成L位準。
接著，將說明其中輸入端子IN1在H位準及輸入端子IN2在L位準的情況。當輸入端子IN1變成H位準時，電晶體731關閉；當輸入端子IN2變成L位準時，電晶體732導通。電晶體733的閘極端子之電位係電源供應電位VSS與電晶體734的臨限電壓Vth734之絕對值的加和之值(VSS+|Vth734|)，且電晶體733導通。進一步地，電晶體733的閘極端子係在浮動狀態中。
所以，輸出端子OUT係透過電晶體733而電性連接至第一電源供應器；因此，輸出端子OUT的電位降低。電晶體733的閘極端子之電位會依據電容器735的電容性耦合而降低成為小於或相等於一值，該值係藉由自電源供應電位VSS減去電晶體733之臨限電壓Vth733的絕對值
所獲得(VSS-|Vth733|)，且電晶體733會持續地在導通狀態中，而執行所謂的自舉操作。此時，輸出端子OUT的電位為VSS，且輸出端子OUT變成L位準。
接著，將說明其中輸入端子IN1在L位準及輸入端子IN2在H位準的情況。當輸入端子IN1變成L位準時，電晶體731導通；當輸入端子IN2變成H位準時，電晶體732關閉。電晶體733的閘極端子之電位係電源供應電位VSS與電晶體734的臨限電壓Vth734之絕對值的加和之值(VSS+|Vth734|)，且電晶體733導通。進一步地，電晶體733的閘極端子係在浮動狀態中。
所以，輸出端子OUT係透過電晶體733而電性連接至第一電源供應器；因此，輸出端子OUT的電位降低。電晶體733的閘極端子之電位會依據電容器735的電容性耦合而降低成為小於或相等於一值，該值係藉由自電源供應電位VSS減去電晶體733之臨限電壓Vth733的絕對值所獲得(VSS-|Vth733|)，且電晶體733會持續地在導通狀態中，而執行所謂的自舉操作。此時，輸出端子OUT的電位為VSS，且輸出端子OUT變成L位準。
接著，將說明其中輸入端子IN1在L位準及輸入端子IN2在L位準的情況。當輸入端子IN1變成L位準時，電晶體731導通；當輸入端子IN2變成L位準時，電晶體732導通。電晶體733的閘極端子之電位係電源供應電位VSS與電晶體734的臨限電壓Vth734之絕對值的加和之值(VSS+|Vth734|)，且電晶體733導通。進一步地，電
晶體733的閘極端子係在浮動狀態中。
所以，輸出端子OUT係透過電晶體731和電晶體732而電性連接至第二電源供應器，且透過電晶體733而電性連接至第一電源供應器；因此，輸出端子OUT的電位增加。此時，該輸出端子OUT的電位係由電晶體731，電晶體732，及電晶體733之操作點所決定，且輸出端子OUT變成H位準。
以此方式，在第73圖之NOR電路730中，輸出端子OUT的電位可由自舉操作而自L位準降低至第一電源供應器的電源供應電位VSS。
注意的是，第73圖之NOR電路730並未受限於第73圖的電路結構，只要當輸入端子IN1或輸出端子IN2在H位準時可執行自舉操作即可。當輸入端子IN1及輸入端子IN2在L位準時，電位可供應至電晶體733的閘極端子。
例如，如第77圖之NOR電路770中所示地，可添加電晶體771和電晶體772。此係因為當輸出端子OUT在H位準時，輸出端子OUT的電位可為VDD；亦即，此係因為當輸入端子IN1及輸入端子IN2在L位準時，電晶體771及電晶體772會導通；因此，電晶體733的閘極端子變成H位準，且隨後，電晶體733關閉，以及輸出端子OUT僅透過電晶體731或電晶體732而電性連接至第二電源供應器。
注意的是，電晶體771和772各為p通道電晶體。
注意的是，可使用任何元件於電容器735，只要其具
有電容的性質即可。例如，如第74圖之NOR電路740及第78圖之NOR電路780中所示地，可各連接電晶體741及電晶體781來做為電容器735的置換物。
此外，若電晶體733的第二端子與閘極端子之間的電容值足夠大時，則無需一定要電容器735。例如，如第75圖之NOR電路750及第79圖之NOR電路790中所示地，無需連接電容器735。
此處，將分別地敘述電晶體731至734，電晶體741，電晶體771，電晶體772，電晶體781，及電容器735的功能於下文。
電晶體731具有做為開關之功能，其依據輸入端子IN1的電位來選擇是否連接第二電源供應器與電晶體732的第一端子。
電晶體732具有做為開關之功能，其依據輸入端子IN2的電位來選擇是否連接電晶體731的第二端子與輸出端子OUT。
電晶體733具有做為開關之功能，其選擇是否連接第一電源供應器與輸出端子OUT。
電晶體734具有做為二極體之功能，以及使電晶體733的閘極端子成為浮動狀態的功能。
電晶體741具有做為電容器之功能，其連接於輸出端子OUT與電晶體733的閘極端子之間。當輸入端子IN1及輸入端子IN2之一或兩者係在H位準時，該電晶體741具有降低電晶體733之閘極端子的電位之功能。
電晶體771具有做為開關之功能，其依據輸入端子IN1的電位來選擇是否連接第二電源供應器與電晶體772的第一端子。
電晶體772具有做為開關之功能，其依據輸入端子IN2的電位來選擇是否連接電晶體771的第一端子與電晶體733的閘極端子。
電晶體781具有做為電容器之能，其連接於輸出端子OUT與電晶體733的閘極端子之間。當輸入端子IN1及輸入端子IN2之一或兩者係在H位準時，該電晶體781具有降低電晶體733之閘極端子的電位之功能。
電容器735具有依據輸出端子OUT之電位來改變電晶體733之閘極端子的電位之功能。當輸入端子IN1及輸入端子IN2之一或兩者係在L位準時，該電容器735具有降低電晶體733之閘極端子的電位之功能。
如上述，在第73至78圖中的NOR電路中，輸出端子OUT的電位可於當輸出L位準信號時藉由改變電源供應電位VDD而自由地改變；亦即，在第73至78圖中的各個NOR電路不僅可操作成為NAND電路，而且可操作成為位準轉移電路。
此外，在第28至87圖中之電路結構係使用來做為反相器電路211，NAND電路221，及NOR電路231；因此，可增加用以操作移位暫存器電路200的邊際。此係因為在反相器電路211，NAND電路221，及NOR電路231中，僅一電晶體的閘極端子連接至輸出端子SRout。所
以，輸出端子SRout的負載電容會減少；因此，可增加用以操作移位暫存器電路200的邊際。
此外，在第28至87圖中所示的反相器電路，NAND電路，及NOR電路係分別地藉由使用具有相同極性的電晶體所形成。因此，當該等電晶體的極性與同一基板上之其他電晶體的極性相同時，可實現製程的簡化。所以，可實現製造成本的降低及產能的改善。
注意的是，雖然係供應電源供應電位VDD或電源供應電位VSS至第28至87圖中所示的第一電源供應器和第二電源供應器，但本發明並未受限於此。
例如，不同的電位可供應至第28至87圖中之各個第一電源供應器和第二電源供應器。
如另一實例，控制信號可供應至第28至87圖中之各個第一電源供應器和第二電源供應器。
注意的是，雖然控制信號係供應至第28至87圖中之各個輸入端子，但本發明未受限於此。
例如，電源供應電壓可供應至第28至87圖中之該等輸入端子。
注意的是，此實施例模式可以自由地與此說明書中之其他實施例模式及實施例中的任何說明結合而實施。也就是說，在非選擇週期中，本發明之移位暫存器電路中的電晶體係以規則的時隔來導通，以致使電源供應電位可供應至輸出端子。因此，電源供應電位係透過該電晶體而供應至移位暫存器的輸出端子。因為該電晶體並非一直在非選
擇週期中導通，所以可抑制電晶體之臨限電壓偏移。此外，電源供應電位係透過電晶體而以規則的時隔來供應至移位暫存器電路的輸出端子。因此，該移位暫存器電路可抑制產生於輸出端子中的雜訊。
在此實施例模式中，將敘述與實施例模式3中所述之驅動器電路不同的結構。
做為驅動器電路，將參照第88至91圖來說明可應用於源極驅動器的結構實例。第88至91圖中之驅動器電路不僅可應用於源極驅動器，而且可應用於任何種類的電路結構。
第88圖顯示本發明之源極驅動器的一模式。本發明之源極驅動器包含移位暫存器電路880，複數個開關SW，及視頻信號線881。
如第88圖之源極驅動器中所示地，視頻信號線881係連接至開關SW的第一端子，以及開關SW的第二端子係連接至輸出端子SDout。開關SW的控制端子係連接至移位暫存器電路880的輸出端子SRout。
注意的是，移位暫存器電路880係相似於實施例模式2中所述的移位暫存器電路。此外，實施例模式3中所述的閘極驅動器可應用於該移位暫存器電路880。
移位暫存器電路880的輸出端子SRout1至SRout4及輸出端子SRoutn可相似於實施例模式2中所述之該等輸
出端子。
本發明之閘極驅動器的第一級之輸出端子SDout係由輸出端子SDout1所示，第二級之輸出端子SDout係由輸出端子SDout2所示，第三級之輸出端子SDout係由輸出端子SDout3所示，以及第n級之輸出端子SDout係由輸出端子SDoutn所示。
在第88圖之源極驅動器中，為便利起見，電源供應線及控制信號線並未顯示於圖中。
在其中移位暫存器電路880係藉由使用n通道電晶體所形成的情況中，該移位暫存器電路880的輸出信號係相似於第18圖之時序圖中的輸出信號。在其中移位暫存器電路880係藉由使用p通道電晶體所形成的情況中，該移位暫存器電路880的輸出信號係相似於第19圖之時序圖中的輸出信號。
視頻信號係供應至視頻信號線881，該視頻信號可為電流或電壓；以及類比信號或數位信號。較佳地，該視頻信號為類比電壓，因為若干外部電路係用於液晶顯示裝置。也就是說，當視頻信號為類比電壓時，可使用不昂貴的習知電路來做為外部電路。
將分別敘述第88圖中之源極驅動器在其中移位暫存器電路880的輸出端子SRout在H位準及在L位準之情況中的操作。
注意的是，為便利起見，第88圖中之開關SW係在當控制端子在H位準時導通，以及在當控制端子在L位
準時關閉。無庸置疑地，該開關SW可在當控制端子在H位準時關閉，以及在當控制端子在L位準時導通。
首先，將說明其中輸出端子SRout在H位準的情況。當移位暫存器電路的輸出端子SRout變成H位準時，開關SW會導通。當該開關SW導通時，視頻信號線881係透過開關SW而連接至源極驅動器的輸出端子SRout。
因此，該源極驅動器的輸出端子SDout具有與視頻信號線881相同的電位或相同的電流，且該源極驅動器輸出視頻信號。
接著，將說明其中輸出端子SRout在L位準的情況。當移位暫存器電路的輸出端子SRout變成L位準時，開關SW會關閉。當該開關SW關閉時，視頻信號線881會自源極驅動器的輸出端子SRout斷接。
因此，源極驅動器的輸出端子SDout並不會受到視頻信號線881的電位所影響，且該源極驅動器將停止輸出視頻信號。
如實施例模式2中所述，在其中移位暫存器電路880包含n通道電晶體的情況中，移位暫存器電路880會順序地自輸出端子SRout1起變成H位準；亦即，第88圖中所示的開關會順序地自開關SW1起(在第一行中)導通，且源極驅動器的輸出端子SDout順序地自輸出端子SDout1起(在第一行中)具有與視頻信號相同的電位或相同的電流。
注意的是，第88圖中所示之源極驅動器可於每次當
移位暫存器電路880輸出H位準信號時，藉由改變視頻信號而順序地自輸出端子SDout1起輸出不同的視頻信號。
注意的是，雖然移位暫存器電路880的各個輸出端子SRout控制一開關，但本發明無需受限於此。移位暫存器電路880的各個輸出端子SRout可控制複數個開關。在此情況中，複數個視頻信號線可分別地連接至該等開關的第一端子。
例如，如第89圖之源極驅動器中所示，移位暫存器電路880的一個輸出端子SRout可控制三個開關；此係因為視頻信號線891，視頻信號線892，及視頻信號線893係連接至該三個開關的第一端子，使得源極驅動器的三個輸出端子SDout可同時地輸出視頻信號。因此，可使移位暫存器電路880的操作頻率低，且因而，降低該移位暫存器電路880的功率消耗。
注意的是，例如可使用電性開關或機械開關來做為該開關。亦即，可採用能控制電流流動的任何元件，且該開關並未受限於特定的元件。可採用電晶體，二極體，或該電晶體與二極體之結合的邏輯電路。當使用電晶體來做為開關時，因為該電晶體被操作成為僅做為開關，所以並未特定地限制其極性(導電類型)。然而，在其中截止電流係偏好地小的情況中，則較佳地，使用具有較小截止電流之極性的電晶體。做為具有小的截止電流之電晶體。可使用設置有LDD區之電晶體，具有多重閘極結構之電晶體，或其類似物。此外，較佳的是，當操作於其中成為開
關之電晶體的源極端子之電位較靠近低電位側的電源供應(Vss，GND，OV，或類似者)的狀態之中時，較佳地使用n通道電晶體；而當操作於其中電晶體的源極端子之電位較靠近高電位側的電源供應(Vdd或類似者)的狀態之中時，較佳地使用p通道電晶體。此係因為，由於可使電晶體的閘極一源極電壓的絕對值成為大的值，所以該電晶體可易於作用成為開關之緣故。注意的是，亦可藉由兩者皆有地使用n通道電晶體及p通道電晶體而應用CMOS類型的開關。
例如，如第90圖之源極驅動器中所示地，可連接電晶體901來做為開關SW，該電晶體901係由移位暫存器電路880而控制成為導通及關閉。當電晶體901導通時，源極驅動器的輸出端子SDout輸出視頻信號。
注意的是，電晶體901為n通道電晶體。
注意的是，電晶體901具有做為開關之功能，其依據移位暫存器電路880之輸出端子SRout的電位來選擇是否連接視頻信號線881與源極驅動器的輸出端子SDout。當移位暫存器電路880的輸出端子SRout在H位準時，視頻信號係由電晶體901而供應至源極驅動器的輸出端子SDout。
注意的是，此時之移位暫存器電路880較佳地係由使用n通道電晶體所形成。當移位暫存器電路880係由使用n通道電晶體所形成時，可實現製程之簡化。因此，可實現製造成本之降低及產能之改善。
做為另一實例，如第91圖之源極驅動器中所示地，可連接電晶體911來做為開關SW，該電晶體911係由移位暫存器電路880而控制成為導通及關閉。當電晶體911導通時，源極驅動器的輸出端子SDout輸出視頻信號。
注意的是，電晶體911為p通道電晶體。
注意的是，電晶體911具有做為開關之功能，其依據移位暫存器電路880之輸出端子SRout的電位來選擇是否連接視頻信號線881與源極驅動器的輸出端子SDout。當移位暫存器電路880的輸出端子SRout在L位準時，視頻信號係由電晶體911而供應至源極驅動器的輸出端子SDout。
注意的是，此時之移位暫存器電路880較佳地係由使用p通道電晶體所形成。當移位暫存器電路880係由使用n通道電晶體所形成時，可實現製程之簡化。因此，可實現製造成本之降低及產能之改善。
注意的是，此實施例模式可以自由地與此說明書中之其他實施例模式及實施例中的任何說明結合實施。也就是說，在非選擇週期中，本發明之移位暫存器電路中的電晶體係以規則的時隔來導通，以致使電源供應電位可供應至輸出端子。因此，電源供應電位係透過該電晶體而供應至移位暫存器的輸出端子。因為該電晶體並非一直在非選擇週期中導通，所以可抑制電晶體之臨限電壓偏移。此外，電源供應電位係透過電晶體而以規則的時隔來供應至移位暫存器電路的輸出端子。因此，該移位暫存器電路可抑制
產生於輸出端子中的雜訊。
在此實施例模式中，將敘述實施例模式1中所示之正反器電路的佈局圖。
第122圖係第1圖中所示之正反器電路10的佈局圖。
注意的是，第122圖中所示之正反器電路10的佈局圖顯示其中該正反器電路係藉由使用由非晶矽所製成之電晶體所形成的情況。
第122圖中之正反器電路包含電源供應線12201，控制線12202，控制線12203，控制線12204，控制線12205，電源供應線12206，輸出端子12207，電晶體11，電晶體12，電晶體13，電晶體14，電晶體15，電晶體16，電晶體17，及電晶體18。
參考符號12208指示半導體層，參考符號12209指示閘極電極及閘極導線層，參考符號12210指示第二導線層，以及參符號12211指示接觸層。
現將描述第122圖中所示之正反器電路的連接關係。如正反器電路10中所示地，電晶體11的閘極端子係連接至輸入端子IN1；電晶體11的第一端子係連接至第一電源供應器；電晶體11的第二端子係連接至電晶體12之閘極端子，電晶體14之第二端子，電晶體15之閘極端子，電晶體17之第二端子，和電容器19之第二電極。電晶體
15的第一端子係連接至第二電源供應器，且電晶體15的第二端子係連接至電晶體16之第二端子和電晶體18之閘極端子。電晶體16的閘極端子及第一端子係連接至第一電源供應器。電晶體18的第一端子係連接至輸入端子IN3，電晶體18的第二端子係連接至電晶體13之閘極端子和電晶體14之閘極端子。電晶體13的第一端子係連接至第二電源供應器；電晶體13的第二端子係連接至電容器19之第一電極，電晶體12之第二端子，和輸出端子OUT。電晶體12的第一端子係連接至輸入端子IN2，電晶體14的第一端子係連接至第二電源供應器，電晶體17的閘極端子係連接至輸入端子IN4，以及電晶體17的第一端子係連接至第二電源供應器。
注意的是，第122圖中之電晶體11至18分別對應於第1圖中之電晶體11至18。控制線12204，控制線12202，控制線12203，及控制線12205分別對應於第1圖之輸入端子IN1至IN4。輸出端子12207對應於第1圖中之輸出端子Out。
注意的是，在第122圖中之正反器電路10的佈局圖之中，電晶體15的通道區係U形的。注意的是，如上述地，電晶體15的大小需變大，因此，藉由使通道區如第122圖中之電晶體似地成為U形，則可實現占有小的面積而具有大的尺寸(或大的W/L比)之電晶體15。
注意的是，控制線12202和控制線12203的線寬係比電源供應線12201的線寬更大。在第122圖的正反器電路
中，來自控制線12202和控制線12203之所供應至正反器電路的電流或電壓會比來自電源供應線12201更多。因此，當控制線12202和控制線12203的線寬大時，可降低該控制線12202和控制線12203的壓降效應。
注意的是，雖然在第122圖中的正反器電路係使用由非晶矽所製成之電晶體所形成，但本發明並未受限於此。
例如，如第123圖之正反器電路中所示地，該正反器電路可藉由使用由多晶矽所製成之電晶體所形成。
此處，將說明其中正反器電路係藉由使用由多晶矽所成之電晶體所形成的情況。
在第123圖中之正反器電路包含電源供應線12201，控制線12202，控制線12203，控制線12204，控制線12205，電源供應線12206，輸出端子12207，電晶體11，電晶體12，電晶體13，電晶體14，電晶體15，電晶體16，電晶體17及電晶體18。
參考符號12208指示半導體層，參考符號12209指示閘極電極及閘極導線層，參考符號12210指示第二導線層，以及參考符號12211指示接觸層。
現將描述第123圖中所示之正反器電路的連接關係。如正反器電路10中所示地，電晶體11的閘極端子係連接至輸入端子IN1；電晶體11的第一端子係連接至第一電源供應器；電晶體11的第二端子係連接至電晶體12之閘極端子，電晶體14之第二端子，電晶體15之閘極端子，
電晶體17之第二端子，和電容器19之第二電極。電晶體15的第一端子係連接至第二電源供應器，且電晶體15的第二端子係連接至電晶體16之第二端子和電晶體18之閘極端子。電晶體16的閘極端子及第一端子係連接至第一電源供應器。電晶體18的第一端子係連接至輸入端子IN3，電晶體18的第二端子係連接至電晶體13之閘極端子和電晶體14之閘極端子。電晶體13的第一端子係連接至第二電源供應器；電晶體13的第二端子係連接至電容器19之第一電極，電晶體12之第二端子，和輸出端子OUT。電晶體12的第一端子係連接至輸入端子IN2，電晶體14的第一端子係連接至第二電源供應器，電晶體17的閘極端子係連接至輸入端子IN4，以及電晶體17的第一端子係連接至第二電源供應器。
注意的是，電源供應線12201，控制線12202，控制線12203，控制線12204，控制線12205，電源供應線12206，輸出端子12207，電晶體11，電晶體12，電晶體13，電晶體14，電晶體15，電晶體16，電晶體17，和電晶體18可與第122圖中之該等相似。
注意的是，半導體層12208，閘極導線層12209(閘極電極層)，第二導線層12210，及接觸層12211可與第122圖中之該等者相似。
注意的是，在第123圖中之正反器電路的佈局圖之中，電晶體13之閘極端子和電晶體14之閘極端子係透過第二導線層12210而相互連接，且因此，可縮短閘極導線
層12209。在半導體裝置的製程中，已知的是，若閘極導線層12209變長時，則靜電放電損壞可能會透過該閘極導線層12209而發生。因此，電晶體13的閘極端子與電晶體14的閘極端子係透過第二導線層12210而相互連接，以致可降低透過閘極導線層12209之靜電放電損壞。降低靜電放電損壞可提供半導體裝置之諸如產能改善，生產率改善，及長的壽命之優點。
注意的是，電晶體15設置有複數個通道區。藉由畫分通道區成為複數個區，可降低電晶體15之熱量產生，以及可抑制電晶體之特性劣化。
注意的是，此實施例模式可以自由地與此說明書中之其他實施例模式及實施例中的任何說明結合而實施，也就是說，在非選擇週期中，本發明之移位暫存器電路中的電晶體係以規則的時隔來導通，以致使電源供應電位可供應至輸出端子。因此，電源供應電位係透過該電晶體而供應至移位暫存器電路的輸出端子。因為該電晶體並非一直在非選擇週期中導通，所以可抑制電晶體之臨限電壓偏移。此外，電源供應電位係透過電晶體而以規則的時隔來供應至移位暫存器電路的輸出端子。因此，該移位暫存器電路可抑制產生於輸出端子中的雜訊。
在此實施例中，將說明顯示裝置，閘極驅動器，源極驅動器，及類似物的結構。注意的是，本發明之半導體裝
置可應用於閘極驅動器或源極驅動器之一部分。
第92圖顯示可應用本發明之顯示裝置的一模式。可應用本發明之顯示裝置920包含畫素區921，閘極驅動器922，控制信號線923，及FPC 926。該畫素區921包含畫素。該畫素包含顯示元件以及用以控制該顯示元件電路。
在第92圖中，FPC 926係連接至控制信號線923和源極信號線924。閘極驅動器922係連接至控制信號線923和閘極信號線925。
注意的是，可使用相似於實施例模式3中所述之該等閘極驅動器來做為該閘極驅動器922。
進一步地，閘極驅動器922的數目可大於一。
如上述，其係包含顯示元件之裝置的顯示裝置，或其係包含發光元件之裝置的發光裝置可採用各式各樣的模式或包含各式各樣的元件。例如，可應用諸如EL元件(有機EL元件，無機EL元件，或包含有機化合物和無機化合物之EL元件)之其中對比係由電性或磁性效應所改變的顯示媒體，電子發射元件，液晶元件，或電子油墨。注意的是，使用EL元件之顯示裝置包含EL顯示器；使用電子發射元件之顯示裝置包含場致發射顯示器(FED)，SED型扁平面板顯示器(表面導電之電子發射體顯示器)，及其類似物；使用液晶元件之顯示裝置包含液晶顯示器；以及使用電子油墨之顯示裝置包含電子紙。
現將簡略地說明顯示裝置920之操作。
閘極驅動器922透過閘極信號線925而順序地輸出選
擇信號到畫素區921。外部電路透過FPC 926及源極信號線924而順序地輸出視頻信號線到畫素區921，該外部電路並未顯示於圖式中。在該畫素區921之中，影像係依據視頻信號而藉由控制光之狀態所顯示。
注意的是，控制信號係自外部電路來供應至控制信號線923，以及閘極驅動器922係由該控制信號所控制。例如，可使用起始脈波，時脈信號，反相之時脈信號，或類似者來做為控制信號。
注意的是，視頻信號可為電壓值輸入或電流值輸入。例如，當使用液晶元件來做為顯示元件時，較佳地，視頻信號為電壓值輸入。此係因為液晶元件之傾斜係由電場所控制，以致使液晶元件可更易於由具有電壓值之視頻信號所控制。
注意的是，視頻信號可為數位值或類比值。例如，當使用液晶元件來做為顯示元件時，較佳地，視頻信號為類比值。此係因為液晶元件的回應速度慢，以致使液晶元件可藉由在一畫框週期中僅供應具有類比值之視頻信號一次而加以控制。
注意的是，雖然FPC 926係由一個FPC 926所形成，但本發明無需受限於此。該FPC 926可畫分成為複數個FPC。
例如，如第93圖之顯示裝置920中所示，該FPC 926可畫分成為三個。此係因為，即使是在其中顯示裝置為大的情況或其中該FPC 926與顯示裝置920間的連接數目為
大的情況中，亦可使用習知的FPC以及習知的FPC壓合裝置，且因此可降低製造成本。此外，若FPC 926與顯示裝置920之間的連接失效時，僅需更換連接失效之FPC 926；因此，可降低製造成本。
注意的是，該視頻信號可透過任何電路及任何元件而輸出至畫素區921。
例如，如第94圖中所示，視頻信號可透過信號線控制電路941而輸出至畫素區921。此係因為當信號線控制電路941具有各式各樣的功能時，可簡化外部電路的結構。因此，就整體而言，可降低顯示裝置的成本。進一步地，可大大地降低FPC 926與顯示裝置920之間連接的數目。
注意的是，視頻信號和控制信號係透過控制信號線942而供應至信號線控制電路941。
如上述地，可應用各式各樣的結構於本發明之顯示裝置。
注意的是，雖然顯示的是各式各樣之顯示裝置的結構，但本發明之顯示裝置的結構並未受限於該等顯示裝置。
注意的是，此實施例可自由地與此說明書中之其他實施例模式及實施例中的任何說明結合而實施。也就是說，在非選擇週期中，電晶體係以規則的時隔來導通，使得設置有本發明之移位暫存器電路的閘極驅動器及源極驅動器可供應電源供應電位至輸出端子。因此，電源供應電位係
透過該電晶體而供應至移位暫存器電路的輸出端子。因為該電晶體並非一直在非選擇週期中導通，所以可抑制電晶體之臨限電壓偏移。此外，電源供應電位係透過電晶體而以規則的時隔來供應至移位暫存器電路的輸出端子。因此，該移位暫存器電路可抑制產生於輸出端子中的雜訊。
接著，將說明實施例1中所述之信號線控制電路941的特定結構。
做為信號線控制電路941，可應用實施例模式4中所述的源極驅動器。
第95圖顯示與實施例模式4中所述之源極驅動器不同的信號線控制電路941的一模式。在第95圖中之信號線控制電路950包含複數個開關SW。
如第95圖中所示地，視頻信號線954係連接至開關SW1的第一端子，開關SW2的第一端子，和開關SW3的第一端子。開關SW1的第二端子係連接至源極信號線955，開關SW2的第二端子係連接至源極信號線956，開關SW3的第二端子係連接至源極信號線957。開關SW1的控制端子係連接至控制信號線951，開關SW2的控制端子係連接至控制信號線952，開關SW3的控制端子係連接至控制信號線953。視頻信號線954，控制信號線951，控制信號線952，及控制信號線953係透過FPC而連接至外部電路。
注意的是，控制信號A係供應至控制信號線951，控制信號B係供應至控制信號線952，控制信號C係供應至控制信號線953。視頻信號係供應至視頻信號線954。
如上述，例如可使用電性開關或機械開關來做為該等開關SW1至SW3。亦即，可採用能控制電流流動的任何元件，且該開關並未受限於特定的元件。可採用電晶體，二極體，或該電晶體與二極體之結合的邏輯電路。當使用電晶體來做為開關時，因為該電晶體被操作成為僅做為開關，所以並未特定地限制其極性(導電類型)。然而，在其中截止電流係偏好地小的情況中，則較佳地，使用具有較小截止電流之極性的電晶體。做為具有小的截止電流之電晶體，可使用設置有LDD區之電晶體，具有多重閘極結構之電晶體，或其類似物。此外，較佳的是，當操作於其中成為開關之電晶體的源極端子之電位較靠近低電位側的電源供應(Vss，GND，OV，或類似者)的狀態之中時，較佳地使用n通道電晶體；而當操作於其中電晶體的源極端子之電位較靠近高電位側的電源供應(Vdd或類似者)的狀態之中時，較佳地使用p通道電晶體。此係因為，由於可使電晶體的閘極一源極電壓的絕對值成為大的值，所以該電晶體可易於作用成為開關之緣故。注意的是，亦可藉由兩者皆有地使用n通道電晶體及p通道電晶體而應用CMOS類型的開關。
現將說明第95圖中之信號線控制電路950的操作。
控制信號A，控制信號B，和控制信號C係用於使開
關SW1，開關SW2，及開關SW3順序地導通之信號。視頻信號的值係依據開關SW1，開關SW2，及開關SW3的導通(on)及關閉(off)狀態而改變。
首先，開關SW1係由控制信號A所導通。此時，開關SW2係由控制信號B所關閉，以及開關SW3係由控制信號C所關閉。因此，視頻信號係透過視頻信號線954及開關SW1而供應至源極信號線955。因為此時之開關SW2及開關SW3係關閉，所以該視頻信號並未供應至源極信號線956和源極信號線957。
接著，開關SW2係由控制信號B所導通。此時，開關SW1係由控制信號A所關閉，以及開關SW3係由控制信號C所關閉。因此，視頻信號係透過視頻信號線954及開關SW2而供應至源極信號線956。因為此時之開關SW1及開關SW3係關閉，所以該視頻信號並未供應至源極信號線955和源極信號線957。
接著，開關SW3係由控制信號C所導通。此時，開關SW1係由控制信號A所關閉，以及開關SW3係由控制信號B所關閉。因此，視頻信號係透過視頻信號線954及開關SW3而供應至源極信號線957。因為此時之開關SW1及開關SW2係關閉，所以該視頻信號並未供應至源極信號線955和源極信號線956。
藉由如上述之此一操作，該視頻信號係使用一視頻信號線954而供應至源極信號線955，源極信號線956，和源極信號線957之三線；亦即，視頻信號線954的數目係
源極信號線之數目的三分之一。因此，可大大地降低FPC與顯示裝置之間的連接收目；從而，大大地減低了FPC與顯示裝置之間連接的故障比例。
注意的是，雖然第95圖中之信號線控制電路950包含三個開關SW，但本發明並未受限於此。該等開關的數目並未受到限制，而控制信號的數目則需依據開關的數目來加以改變。例如，在設置四個開關SW的情況中，係提供四個控制信號。
注意的是，第95圖中之信號線控制電路950可設置有當開關SW1至SW3無一導通時之週期，因為可降低諸如交叉失真的影像缺陷；也就是說，當供應新的視頻信號至源極信號線時，源極信號線的電位並不會立即地改變。此係因為在若干情況中，當前一電位之效應殘留於源極信號線中時，會發生諸如交叉失真之影像缺陷。此週期係用以寫入至下一列的準備週期。
注意的是，可藉由實施例模式2中之移位暫存器電路來供應控制信號A，控制信號B，和控制信號C。此時，該移位暫存器電路包含三個或多個正反器電路。較佳地，該移位暫存器電路包含三個以上的正反器電路及五個以下的正反器電路。
注意的是，在顯示裝置920中，信號線控制電路950係形成於同一基板之上，以致可進一步減低FPC與顯示裝置920之間的連接數目。
如上述，可使用各式各樣的信號線控制電路於本發明
之顯示裝置。
注意的是，在此實施例中，雖然顯示各式各樣的信號控制電路，但可應用於本發明之顯示裝置的信號控制電路並未受限於該信號控制電路。
注意的是，此實施例可自由地與此說明書中之其他實施例模式及實施例中的任何說明結合而實施。也就是說，在非選擇週期中，電晶體係以規則的時隔來導通，使得設置有本發明之移位暫存器電路的信號控制電路可供應電源供應電位至輸出端子。因此，電源供應電位係透過該電晶體而供應至移位暫存器電路的輸出端子。因為，該電晶體並非一直非選擇週期中導通，所以可抑制電晶體之臨限電壓偏移。此外，電源供應電位係透過電晶體而以規則的時隔來供應至移位暫存器電路的輸出端子。因此，該移位暫存器電路可抑制產生於輸出端子中的雜訊。
接著，將說明實施例1中所述之畫素的特定結構。
第96圖顯示畫素之一模式。第96圖中之畫素960包含：電晶體961；液晶元件962，其具有兩個電極；以及電容器963，其具有兩個電極。
如第96圖之畫素960中所示，電晶體961的第一端子係連接至源極信號線924；電晶體961的第二端子係連接至液晶元件962之第一電極和電容器963之第一電極；以及電晶體961的閘極端子係連接至閘極信號線925。液
晶元件962的第二電極係相對電極964，電容器963的第二電極係連接至共用線965。
注意的是，視頻信號係供應至源極信號線924，選擇信號係供應至閘極信號線925。該源極信號線924和閘極信號線925可相似於實施例1中之該等者。
注意的是，共用電位係供應至共用線965，基板電位係供應至相對電極964。該共用電位和基板電位為恆定電位。
電晶體961為n通道電晶體。
將分別敘述第96圖中之畫素960在其中選擇信號係供應至閘極信號線925(H位準)的情況，以及在其中並未供應選擇信號(L位準)的情況中之操作。第一週期係當供應選擇信號到閘極信號線925時之週期，第二週期係當未供應選擇信號時之週期。
首先，將說明第一週期。閘極信號線925係在H位準，且電晶體961導通。源極信號線924係電性連接至液晶元件962的第一電極和電容器963的第一電極，該液晶元件962的第一電極和電容器963的第一電極之電位變成與源極信號線924之電位相同的電位。
此處，源極信號線924的電位對應於視頻信號。
液晶元件962之光透射比係由對應於視頻信號的電位所決定，而對應於視頻信號的電位則保持於電容器963之中。
接著，將說明第二週期。閘極信號線925係在L位
準，且電晶體961關閉。源極信號線924係電性斷接自液晶元件962的第一電極和電容器963的第一電極，因此，對應於先前所輸入之視頻信號的電位將維持成為該液晶元件962的第一電極和電容器963的第一電極之電位，因而，亦維持該液晶元件962的光透射化。
此處，將說明電晶體961和電容器963的功能於下文。
電晶體961具有做為開關之功能，其依據閘極信號線925之電位來選擇源極信號線924是否連接至晶元件962的第一電極和電容器963的第一電極。在第一週期中，電晶體961具有供應視頻信號至畫素960的功能。
電容器963具有保持視頻信號的功能。在第一週期中，視頻信號係供應至具有保持該視頻信號之功能的電容器963。在第二週期中，該電容器963具有保持該視頻信號直至下一個第一週期為止的功能。
如上述，可達成畫素960的主動驅動。當其上形成畫素960之基板上的其他電晶體為n通道電晶體時，可實現製程之簡化，且因此，可實現製造成本上的降低以及產能上的改善。
注意的是，電容器963的第二電極可連接至任何處，只要該電容器963的重量%在畫素960的操作週期中係保持在恆定的電位即可。例如，該電容器963的第二電極可連接至前一列的閘極信號線925，此係因為無需設置共用線965；因此，可增加畫素960的孔徑比。
注意的是，雖然係供應恆定的電位至相對電極964，但本發明並未受限於此。例如，當反向驅動畫素960時，該相對電極964的電位可對應於該反向驅動而改變；此時，在其中視頻信號係正電位的情況中，該相對電極964的電位為負電位。在其中視頻信號係負電位的情況中，相對電極964的電位為正電位。
雖然描述藉由使用n通道電晶體所形成之畫素於第96圖，但畫素可藉由使用p通道電晶體來加以形成。此處，第120圖顯示藉由使用p通道電晶體所形成之畫素。
第120圖顯示畫素之一模式。第120圖中之畫素1200包含：電晶體1201；液晶元件962，其具有兩個電極；以及電容器963，其具有兩個電極。
如第120圖之畫素1200中所示，電晶體1201的第一端子係連接至源極信號線924；電晶體1201的第二端子係連接至液晶元件962之第一電極和電容器963之第一電極；以及電晶體1201的閘極端子係連接至閘極信號線925。液晶元件962。液晶元件962的第二電極係相對電極964，電容器963的第二電極係連接至共用線965。
注意的是，視頻信號係供應至源極信號線924，選擇信號係供應至閘極信號線925。該源極信號線924和閘極信號線925可相似於實施例1之該等者。
注意的是，共用電位係供應至共用線965，基板電位係供應至相對電極964。該共用電位和基板電位為恆定電位。
注意的是，液晶元件962，電容器963，相對電極964，及共用線965可相似於第96圖中之該等者。
電晶體1201為p通道電晶體。
將分別敘述第120圖中之畫素1200在其中選擇信號係供應至閘極信號線925(L位準)的情況，以及在其中並未供應選擇信號(H位準)的情況中之操作。第一週期係當供應選擇信號到閘極信號線925時之週期，第二週期係當未供應選擇信號時之週期。
首先，將說明第一週期。閘極信號線925係在L位準，且電晶體1201導通。源極信號線924係電性連接至液晶元件962的第一電極和電容器963的第一電極，該液晶元件962的第一電極和電容器963的第一電極之電位變成與源極信號線924之電位相同的電位。
此處，源極信號線924的電位對應於視頻信號。
液晶元件962之光透射比係由對應於視頻信號的電位所決定，而對應於視頻信號的電位則保持於電容器963之中。
接著，將說明第二週期。閘極信號線925係在H位準，且電晶體1201關閉。源極信號線924係電性斷接自液晶元件962的第一電極和電容器963的第一電極，因此，對應於先前所輸入之視頻信號的電位將維持成為該液晶元件962的第一電極和電容器963的第一電極之電位，因而，亦維持該液晶元件962的光透射比。
此處，將說明電晶體1201和電容器963的功能於下
文。
電晶體1201具有做為開關之功能，其依據閘極信號線925之電位來選擇源極信號線924是否連接至液晶元件962的第一電極和電容器963的第一電極。在第一週期中，電晶體1201具有供應視頻信號至畫素1200的功能。
如上述，可達成畫素1200的主動驅動。當其上形成畫素1200的基板上之其他電晶體為p通道電晶體時，可實現製程之簡化，且因此，可實現製造成本上的降低以及產能上的改善。
注意的是，電容器963的第二電極可連接至任何處，只要該電容器963的第二電極在畫素1200的操作週期中係保持在恆定的電位即可。例如，該電容器963的第二電極可連接至前一列的閘極信號線925，此係因為無需設置共用線965；因此，可增加畫素1200的孔徑比。
注意的是，雖然係供應恆定的電位至相對電極964，但本發明並未受限於此。例如，當反向驅動畫素1200時，該相對電極964的電位可對應於該反向驅動而改變；此時，在其中視頻信號係正電位的情況中，該相對電極964的電位為負電位。在其中視頻信號係負電位的情況中，相對電極964的電位為正電位。
第97圖顯示畫素之另一模式。第97圖中之畫素970包含：電晶體971；電晶體972；顯示元件973，其具有兩個電極；以及電容器974，其具有兩個電極。
如第97圖之畫素970中所示，電晶體971的第一端
子係連接至源極信號線924；電晶體971的第二端子係連接至電晶體972之閘極端子和電容器974之第一電極；以及電晶體971的閘極端子係連接至閘極信號線925。電容器974的第二電極係連接至電源供應線976，電晶體972的第一端子係連接至電源供應線976，電晶體972的第二端子係連接至顯示元件973之第一電極，該顯示元件973之第二電極係共用電極975。
注意的是，視頻信號係供應至源極信號線924，選擇信號係供應至閘極信號線925。該源極信號線924和閘極信號線925可相似於實施例1中之該等者。
注意的是，陽極電位係供應至電源供應線976，陰極電位係供應至共用電極975。該陽極電位比陰極電位更高。
電晶體971及972各為n通道電晶體。
將分別敘述第97圖中之畫素970在其中選擇信號係供應至閘極信號線925(H位準)的情況，以及在其中並未供應選擇信號(L位準)的情況中之操作。第一週期係當供應選擇信號到閘極信號線925時之週期，第二週期係當未供應選擇信號時之週期。
首先，將說明第一週期。閘極信號線925係在H位準，且電晶體971導通。源極信號線924係電性連接至電晶體972的閘極端子和電容器974的第一電極。該電晶體972的閘極端子和電容器974的第一電極之電位變成與源極信號線924之電位相同的電位。
此處，源極信號線924的電位對應於視頻信號。
電晶體972的電位值係由對應於視頻信號的電位與電晶體972之第二端子的電位之間的電位差(Vgs)所決定，且與該電晶體972相同的電流流至顯示元件973。在此情況中，電晶體972與顯示元件973的操作點需設定於飽和區之中；因此，顯示元件973的電流值可自由地由視頻信號所決定。
注意的是，當設定電晶體972與顯示元件973的操作點於線性區之中時，顯示元件973的第一電極係透過電晶體972而電性連接至電源供應線976，且大略相等於電源供應線976之電位的電壓會被施加至顯示元件973的第一電極。設定電晶體972與顯示元件973的操作點於該線性區之中係有利的，因為電晶體972的電流值不會受到電晶體972之特性變化及劣化所影響。
接著，將說明其中選擇信號並未被供應至閘極信號線925的情況。該閘極信號線925係在L位準，且電晶體971關閉。源極信號線924係自電晶體972的第二端子電性地斷接。因此，可保持電晶體972的Vgs，此係因為對應於先前所輸入之視頻信號的電位會維持以成為電晶體972之第二端子的電位，且因而亦保持顯示元件973的電流值。
此處，將敘述電晶體971，電晶體972，及電容器974之功能於下文。
電晶體971具有做為開關之功能，其依據閘極信號線
925之電位來選擇源極信號線924是否連接至電晶體972的閘極端子和電容器974的第一電極。在第一週期中，電晶體971具有供應視頻信號至畫素970的功能。
電晶體972具有做為驅動電晶體之功能，其依據電晶體972之閘極端子和電容器974之第一電極的電位來供應流或電壓至顯示元件973。當電晶體972和顯示元件973的操作點係設定於飽和區之中時，電晶體972具有供應電流至顯示元件973之電流源的功能；當電晶體972和顯示元件973的操作點係設定於線性區之中時，電晶體972具有做為開關而選擇是否連接電源供應線976和顯示元件973之第一電極的功能。
電晶體974具有保持視頻信號的功能。在第一週期中，視頻信號係供應至具有保持該視頻信號之功能的電容器974。在第二週期中，該電容器974具有保持該視頻信號線直至下一個第一週期為止的功能。
如上述，可達成畫素970的主動驅動。當其上形成畫素970之基板上的其他電晶體為n通道電晶體時，可實現製程之簡化，且因此，可實現製造成本上的降低以及產能上的改善。
注意的是，電容器974的第二電極可連接至任何處，只要該電容器974的第二電極在畫素970的操作週期中係保持在恆定的電位即可。例如，該電容器974的第二電極可連接至前一列的閘極信號線925。
做為另一實例，如第98圖之畫素980中所示地，電
容器974的第二電極可連接至電晶體972的第二端子，此係因為電晶體972的閘極端子之電位係依據電晶體972的第二端子之電位中的改變而改變；因此，可供應更準確的電流至顯示元件。亦即，當電晶體972的第二端子之電位改變時，電晶體972的閘極端子之電位會依據電容器974之電容性耦合而同時地改變，以執行所謂的自舉操作。
雖然在第97圖中所描述的是藉由均使用n通道電晶體所形成之畫素，但畫素可藉由均使用p通道電晶體來加以形成。此處，第121圖顯示藉由均使用p通道電晶體所形成之畫素。
第121圖顯示畫素之另一模式。第121圖中之畫素1210包含：電晶體1211；電晶體1212；顯示元件973，其具有兩個電極；以及電容器974，其具有兩個電極。
如第121圖之畫素1210中所示，電晶體1211的第一端子係連接至源極信號線924；電晶體1211的第二端子係連接至電晶體1212之閘極端子和電容器974之第一電極；以及電晶體1211的閘極端子係連接至閘極信號線925。電容器974的第二電極係連接至電源供應線976，電晶體1212的第一端子係連接至電源供應線976，電晶體1212的第二端子係連接至顯示元件973之第一電極，該顯示元件973之第二電極係共用電極975。
注意的是，視頻信號係供應至源極信號線924，選擇信號係供應至閘極信號線925。該源極信號線924和閘極信號線925可相似於實施例1中之該等者。
注意的是，陽極電位係供應至電源供應線976，陰極電位係供應至共用電極975。該陽極電位比陰極電位更高。
注意的是，顯示元件973，電容器974，共用電極975，及電源供應線976可相似於第97圖中之該等者。
電晶體1211和電晶體1212為p通道電晶體。
將分別敘述第121圖中之畫素1210在其中選擇信號係供應至閘極信號線925(L位準)的情況，以及在其中並未供應選擇信號(H位準)的情況中之操作。第一週期係當供應選擇信號到閘極信號線925時之週期，第二週期係當未供應選擇信號時之週期。
首先，將說明第一週期。閘極信號線925係在L位準，且電晶體1211導通。源極信號線924係電性連接至電晶體1212的閘極端子和電容器974的第一電極。該電晶體1212的閘極端子和電容器974的第一電極之電位變成與源極信號線924之電位相同的電位。
此處，源極信號線924的電位對應於視頻信號。
電晶體1212的電流值係由對應於視頻信號的電位與電源供應線976的電位之間的電位差(Vgs)所決定，且相同的電流流至顯示元件973。在此情況中，電晶體1212與顯示元件973的操作點需設定於飽和區之中；因此，顯示元件973的電流值可由視頻信號所決定。
注意的是，當設定電晶體1212與顯示元件973的操作點於線性區之中時，顯示元件973的第一電極係透過電
晶體1212而電性連接至電源供應線976，且顯示元件973的第一電極之電壓被枷為該電源供應線976之電位。設定電晶體1212與顯示元件973的操作點於該線性區之中係有利的，因為電晶體1212的電流值不會受到電晶體1212之特性變化及劣化所影響。
接著，將說明其中選擇信號並未被供應至閘極信號線925的情況。該閘極信號線925係在H位準，且電晶體1211關閉。源極信號線924係自電晶體1212的第二端子電性地斷接。因此，可保持電晶體1212的Vgs，此係因為對應於先前所輸入之視頻信號的電位會維持以成為電晶體1212之第二端子的電位，且因而亦保持顯示元件973的電流值。
此處，將敘述電晶體1211及電晶體1212的功能於下文。
電晶體1211具有做诙開關之功能，其依據閘極信號線925之電位來選擇源極信號線924是否連接至電晶體1212的閘極端子和電容器974的第一電極。在第一週期中，電晶體1211具有供應視頻信號至畫素1210的功能。
電晶體1212具有做诙驅動電晶體之功能，其依據電晶體1212之閘極端子和電容器974之第二電極的電來供應電流或電壓至顯示元件973。當電晶體1212和顯示元件973的操作點係設定於飽和區之中時，電晶體1212具有供應電流至顯示元件973之電流源的功能；當電晶體1212和顯示元件973的操作點係設定於線性區之中時，
電晶體1212具有做為開關而選擇是否連接電源供應線976和顯示元件973之第一電極的功能。
如上述，可達成畫素970的主動驅動。當其上形成畫素970之基板上的其他電晶體為n通道電晶體時，可實現製程之簡化，且因此，可實現製造成本上的降低以及產能上的改善。
注意的是，電容器974的第二電極可連接至任何處，只要該電容器974的第二電極在畫素1210的操作週期中係保持在恆定的電位即可。例如，該電容器974的第二電極可連接至前一列的閘極信號線925。
第99圖顯示畫素之另一模式。第99圖中之畫素990包含：電晶體/991；電晶體992；電晶體993；顯示元件973，其具有兩個電極；以及電容器994，其具有兩個電極。
如第99圖之畫素990中所示，電晶體991的第一端子係連接至源極信號線924；電晶體991的第二端子係連接至電晶體992之第二端子，電容器994之第一電極，和顯示元件973之第一電極。電晶體992的第一端子係連接至電源供應線995，電晶體992的閘極端子係連接至電晶體993之第二端子和電容器994之第二電極。電容器993的第一端子係連接至閘極信號線925，電晶體993的閘極端子係連接至電源供應線995，顯示元件973的第二電極係共用電極975。
注意的是，視頻信號係供應至源極信號線924，選擇
信號係供應至閘極信號線925。該源極信號線924和閘極信號線925可相似於實施例1中之該等者。
注意的是，該視頻信號為類比電流。
注意的是，控制電位係供應至電源供應線995，陰極電位係供應至共用電極975，控制電位係依據畫素990的操作而改變。
注意的是，顯示元件973和共用電極975可相似於第97圖中之該等者。
電晶體991，992，及993為n通道電晶體。
將分別敘述第99圖中之畫素990在其中選擇信號係供應至閘極信號線925(H位準)的情況，以及在其中並未供應選擇信號(L位準)的情況中之操作。第一週期係當供應選擇信號到閘極信號線925時之週期，第二週期係當未供應選擇信號時之週期。
首先，將說明第一週期。閘極信號線925係在H位準，且電晶體991和電晶體993導通。電晶體992的第一端子與閘極端子係透過電晶體993而電性連接，且該電晶體992係二極體連接式。此外，該源極信號線924係電性連接至電晶體992的第二端子，電容器994的第一電極，和顯示元件973的第一電極。
此時，電源供應線995的電位係設定使得顯示元件973的第一電極之電位比共用電極975之電位更低。
關於視頻信號，自電源供應線975而透過電晶體992和電晶體991以流至源極信號線924的類比電流係供應至
畫素990。與該視頻信號相同的電流係供應至電晶體992。因為電晶體992係二極體連接式，所以可保持該時間之電晶體992的第一端子與閘極端子之間的電壓(Vgs)於該電容器994之中。
注意的是，顯示元件973的第一電極之電位係比共用電極之電位更低；因此，顯示元件973並不會發射出光。
接著，將說明第二週期。閘極信號線925係在L位準，且電晶體991和電晶體993關閉。電晶體992之第一端子及閘極端子並未透過電晶體993而電性連接至，且該電晶體992並非二極體連接式。此外，源極信號線924並未電性連接至電晶體992的第二端子，電容器994的第一電極，以及顯示元件973的第一電極。
此時，電源供應線995的電位係設定使得顯示元件的第一電極之電位比共用電極975之電位更高。
使得電晶體992供應相似於視頻信號之電流的電壓係保持於電容器994之中。當電源供應線995的電位上升時，電容器994的第一電極之電位亦會上升。此處，電晶體992的閘極端子之電位係由電容器994的電容性耦合所升高，以及保持電晶體992的Vgs。因此，相同於視頻信號之電流可供應至顥示元件973。
此處，將敘述電晶體991，992，及993，以及電容器994的功能於下文。
電晶體991具有做為開關之功能，其依據閘極信號線925之電位來選擇源極信號線924是否連接至電晶體992
的第二端子，電容器994的第一電極，和顯示元件973的第一電極。在第一週期中，電晶體991具有供應視頻信號至畫素990的功能。
電晶體992具有做為電流源之功能，其依據電晶體992的閘極端子，電晶體993的第二端子，及電容器994的第二電極之電位來供應電流至顯示元件973。
電晶體993具有做為開關之功能，其選擇是否連接電晶體992的第一端子與電晶體992的閘極端子。在第一週期中，該電晶體993具有使電晶體992成為二極體連接式的功能。
電晶體994具有依據顯示元件973的第一電極之電位來改變電晶體992的閘極端子之電位的功能。在第二週期中，電容器994具有藉由升高顯示元件973的第一電極之電位來提升電晶體992的閘極端子之電位的功能。
如上述，可達成畫素990的主動驅動。當其上形成畫素990之基板上的其他電晶體為n通道電晶體時，可實現製程之簡化，且因此，可實現製造成本上的降低以及產能上的改善。
第118圖顯示畫素之另一模式。第118圖中之畫素1180包含：電晶體1181；電晶體1182；電晶體1183；電晶體1184；顯示元件973，其具有兩個電極；以及電容器974，其具有兩個電極。
如第118圖之畫素1180中所示，電晶體1181的第一端子係連接至源極信號線924；電晶體1181的第二端子
係連接至電晶體1182之第二端子，電晶體1183之閘極端子，電晶體1184之閘極端子，和電容器974之第二電極；電晶體1181的閘極端子係連接至閘極信號線925。電晶體1182的第一端子係連接至電晶體1183之第一端子，電晶體1182的閘極端子係連接至閘極信號線925。電晶體1183的第二端子係連接至電晶體1184之第二端子和顯示元件973之第一電極，電晶體1184的第一端子係連接至電源供應線976，電容器974的第二電極係連接至電源供應線976，以及顯示元件973的第二電極係共用電極975。
注意的是，視頻信號係供應至源極信號線924，選擇信號係供應至閘極信號線925。該源極信號線924和閘極信號線925可相似於實施例1中之該等者。
注意的是，該視頻信號為類比電流。
注意的是，陽極電位係供應至電源供應線976，陰極電位係供應至共用電極975，陽極電位比陰極電位更高。
注意的是，顯示元件973，共用電極975，及電源供應線976可相似於第97圖中之該等者。
該等電晶體1181至1184為n通道電晶體。
將分別敘述第118圖中之畫素1180在中選擇信號係供應至閘極信號線925(H位準)的情況，以及在其中並未供應選擇信號(L位準)的情況中之操作。第一週期係當供應選擇信號到閘極信號線925時之週期，第二週期係當未供應選擇信號時之週期。
首先，將說明第一週期。閘極信號線925係在H位準，且電晶體1181和電晶體1182導通。電晶體1183的第一端子與閘極端子係透過電晶體1182而電性連接，且該電晶體1183係二極體連接式。此外，該源極信號線924係電性連接至電晶體1182之第一端子，電晶體1183之閘極端子，電晶體1184之閘極端子，和電容器974之第二電極。
關於視頻信號，自電源信號線924而透過電晶體1181，電晶體1182，電晶體1183，和顯示元件973以流至共用電極975的類比電流係供應至畫素1180，與該視頻信號相同的電流係供應至電晶體1183。因為電晶體1183之閘極端子，電晶體1184之閘極端子，及電容器974之第二電極係相互連接，所以可保持該時間之電晶體1183的閘極端子電位於電容器974之第二電極中。
接著，將說明第二週期，閘極信號線925係在L位準，且電晶體1181和電晶體1182關閉。電晶體1183之第一端子及閘極端子並透過電晶體1182而電性地連接。此外，源極信號線924並未電性連接至電晶體1182的第一端子，電晶體1183的閘極端子，電晶體1184的閘極端子，及電容器974的第二電極。
對應於視頻信號的電位係保持於電容器974之中；亦即，電晶體1183的閘極端子之電位係與第一週期中所獲得的電位相同。因此，電晶體1184的閘極端子之電位亦與電容器974的第二電極之電位相同；所以電晶體1184
可供應與視頻信號對應之電流至顯示元件973。
此處，將敘述該等電晶體1181至1184的功能於下文。
電晶體1181具有做為開關之功能，其依據閘極信號線925之電位來選擇源極信號線924是否連接至電晶體1182的第一端子，電晶體1183的閘極端子，電晶體1184的閘極端子，及電容器974的第二電極。在第一週期中，電晶體1181具有供應視頻信號到畫素1180的功能。
電晶體1182具有做為開關之功能，其依據閘極信號線925之電位來選擇是否連接電晶體1183的第一端子與電晶體1183的閘極端子。在第一週期中，該電晶體1182具有使電晶體1183成為二極體連接式的功能。
電晶體1183具有依據視頻信號來決定顯示元件973的第一電極之電位以及電晶體1184的閘極端子之電位的功能。
電晶體1184具有做為電流源之功能，其依據電容器974的第二電極之電位來應電流至顯示元件973。
如上述，可達成畫素1180的主動驅動。當其上形成畫素1180之基板上的其他電晶體為n通道電晶體時，可實現製程之簡化，且因此，可實現製造成本上的降低以及產能上的改善。
注意的是，電容器974的第一電極可連接至任何處，只要該電容器974的第一電極在畫素1180的操作週期中係保持在恆定的電位即可。例如，該電容器974的第一電
極可連接至前一列的閘極信號線925。
做為另一實例，如第119圖之畫素1190中所示地，電容器974的第一電極可連接至電晶體1184的第二端子，此係因為電晶體1184的閘極端子之電位係依據電晶體1184的第二端子之電位中的改變而改變；因此，可供應更準確的電流至顯示元件。也就是說，當電晶體1183的大小與電晶體1184的大小不同時，供應至顯示元件973的電流會改變；因此，在第一週期中之顯示元件973的第一電極之電位與其在第二週期中之電位會彼此不同。從而，電晶體1184的閘極端子之電位將依據電容器974的電容性耦合而同時地改變，以執行所謂的自舉操作。
如上述，可使用各式各樣的畫素於本發明的顯示裝置。
注意的是，在此實施例中，雖然顯示各式各樣的畫素，但可應用於本發明之顯示裝置的畫素並未受限於該等畫素。
注意的是，此實施例模式可以自由地與此說明書中之其他實施例模式及實施例中的任何說明結合而實施。也就是說，在非選擇週期中，電晶體係以規則的時隔來導通，以致使連接至此實施例中所描述之畫素的本發明移位暫存器電路可供應電源供應電位至輸出端子。因此，電源供應電位係透過該電晶體而供應至移位暫存器電路的輸出端子。因為該電晶體並非一直在非選擇週期中導通，所以可抑制電晶體之臨限電壓偏移。此外，電源供應電位係透過
電晶體而以規則的時隔來供應至移位暫存器電路的輸出端子。因此，該移位暫存器電路可抑制產生於輸出端子中的雜訊。
在此實施例中，將參照第100A及100B圖來敘述具有上述實施例中所示之畫素結構的顯示面板結構。
第100A圖係頂部平面視圖，顯示一顯示面板；以及第100B圖係沿著第100A圖之A-A’的橫剖面視圖。該顯示面板包含信號線控制電路6701，畫素部分6702，第一閘極驅動器6703，及第二閘極驅動器6706(均由點線所示)。該顯示面板亦包含密封基板6704及密封材料6705。由該密封材料6705所包圍的部分係空間6707。
注意的是，導線6708係用以傳輸所輸入之信號至第一閘極驅動器6703，第二閘極驅動器6706，及信號線控制電路6701；以及自作用為外部輸入端子之FPC 6709(撓性印刷電路)接收視頻信號，時脈信號，起始信號，及類似信號。IC晶片6719(包含記憶體電路，緩衝器電路，及類似電路之半導體晶片)係由COG(晶片在玻璃上)或類似方法來安裝於FPC 6709與顯示面板的連接部分之上。注意的是，雖然僅顯示FPC 6709於此處，但印刷線路板(PWB)可附著於該FPC 6709。在此說明書中之顯示裝置不僅包含顯示面板的主體，而且包含具有FPC或PWB被附著於其上的顯示面板，及其上安裝IC晶片或
類似物的顯示面板。
接著，將參照第100B圖來描述橫剖面結構。畫素部分6702及週邊驅動器電路(第一閘極驅動器6703，第二閘極驅動器6706，及信號線控制電路6701)係形成於基板6710之上。此處，係顯示信號線控制電路6701和畫素部分6702。
注意的是，信號線控制電路6701係利用諸如n通道電晶體6720或n通道電晶體6721之單一導電型電晶體所形成。至於畫素結構，畫素可藉由應用第96至99圖，第118及119圖之任一圖的畫素結構而使用單一導電型電晶體來加以形成。從而，當週邊驅動器電路係使用n通道電晶體來予以形成時，則可製造單一導電型的顯示面板。無庸置疑地，CMOS電路可利用p通道電晶體以及該單一導電型電晶體所形成。
注意的是，在其中該n通道電晶體6720和n通道電晶體6721係p通道電晶體的情況中，畫素可藉由應用第120或121圖的畫素結構而使用單一導電型電晶體來加以形成。從而，當週邊驅動器電路係利用p通道電晶體所形成時，可製造單一導電型的顯示面板。無庸置疑地，CMOS電路可利用n通道電晶體以及該單一導電型電晶體所形成。
在此實施例中，雖然所顯示的是其中週邊驅動器電路係形成於與畫素部分相同的基板上之顯示面板，但無需一定要如此，而是所有或部分的週邊驅動器電路可形成於
IC晶片或其類似物之上，且該IC晶片可由COG或類似方法所安裝。在該情況中，驅動器電路無需成為單一導電型，而是可結合地使用n通道電晶體及p通道電晶體。
進一步地，畫素部分6702包含電晶體6711及電晶體6712。注意的是，電晶體6712之源極電極係連接至第一電極(畫素電極6713)，絕緣物6714係形成以覆蓋畫素電極6713的末端部分。此處，係使用正光敏丙烯酸樹脂膜於該絕緣物6714。
為了要獲得良好的覆蓋，該絕緣物6714係形成具有彎曲的表面，該彎曲表面具有曲率於絕緣物6714的頂端部分或底端部分。例如，在使用正光敏丙烯酸來做為絕緣物6714的材料之情況中，較佳地，僅絕緣物6714的頂端部分具有具備曲率半徑(0.2至3微米)的彎曲表面。此外，可使用不可藉由光而溶解於蝕刻劑中之負光敏丙烯酸，或可藉由光而溶解於蝕刻劑中之正光敏丙烯酸來做為該絕緣物6714。
含有有機化合物之層6716和第二電極(相對電極6717)係形成於畫素電極6713上。此處，做為作用為陽極之畫素電極6713的材料，較佳地使用具有高功函數之材料。例如，可使用ITO(銦錫氧化物)膜，銦鋅氧化物(IZO)膜，氮化鈦膜，鉻膜，鎢膜，Zn膜，Pt膜，或其類似物的單層膜；氮化鈦膜及含有鋁來做為主要成分之膜的堆疊層；氮化鈦膜，含有鋁來做為主要成分之膜，及氮化鈦膜的三層結構；或類似物。注意的是，在堆疊層結構
之情況中，例如導線之電阻會低，所以可獲得良好的歐姆接觸，且可獲得做為陽極的功能。
含有有機化合物之層6716係由使用蒸鍍遮罩之蒸鍍法或噴膜法所形成。可使用屬於元素週期表第四列之金屬的複合物於含有有機化合物之層6716的一部分，且亦可結合地使用低分子材料或高分子材料。此外，常使用單堆疊層之有機化合物來做為使用於含有有機化合物之層的材料；然而，在此實施例中，可使用無機化合物於一部分由有機化合物所形成的膜之中。再者，亦可使用熟知之三重線材料。
進一步地，可使用具有低功函數之材料(Al，Ag，Li，Ca，或其合金，例如MgAg，MgIn，AlLi，氟化鈣，或氮化鈣來做為使用於相對電極6717之材料，該相對電極6717係形成於含有有機化合物之層6716上。注意的是，在其中由含有有機化合物之層6716所產生之光係透過相對電極6717而透射時，較佳地，係使用具有較薄厚度之薄金屬膜與透明導電膜(ITO(銦錫氧化物)，氧化銦氧化鋅合金(In2O3-ZnO)，氧化鋅(ZnO)，或其類似物)的堆疊層來做為相對電極6717(陰極)。
進一步地，藉由以密封材料6705來附著密封基板6704至基板6710，可設置發光元件6718於藉由基板6710，密封基板6704，及密封材料6705所包圍之空間6707中。注意的是，該空間6707可以以密封材料6705以及以惰性氣體(氮氣，氬氣，或類似氣體)來加以充
填。
注意的是，較佳地使用環氧為基之樹脂於密封材料6705。較佳的是，用於密封材料之材料盡可能地不透水及不透氧。做為密封基板6704的材料，可使用玻璃基板，石英基板，或由FRP(纖維玻璃強化塑膠)，PVF(聚氟乙烯)，聚酯樹脂，多元酯，丙烯酸，或類似物所形成的塑膠基板。
如上述地，可獲得具有本發明畫素結構之顯示面板。注意的是，上述結構僅係實例，且本發明之顯示面板的結構並未受限於此。
如第100A及100B圖中所示地，信號線控制電路6701，畫素部分6702，第一閘極驅動器6703，及第二閘極驅動器6706係形成於同一基板上；因此，可實現顯示裝置之成本中的降低。此外，在此情況中，係使用單一導電型電晶體於信號線控制電路6701，畫素部分6702，第一閘極驅動器6703，及第二閘極驅動器6706，所以，可實現製程之簡化；因此，可實現進一步之成本降低。
注意的是，顯示面板的結構並未受限於第100A圖中所示之其中信號線控制電路6701，畫素部分6702，第一閘極驅動器6703，及第二閘極驅動器6706係形成於同一基板上的結構，且對應於信號線控制電路6701之第101A圖中所示的信號線控制電路6801可形成於IC晶片上，以及藉由COG或類似方法來安裝於顯示面板上。注意的是，在第101A圖中之基板6800，畫素部分6802，第一閘
極驅動器6803，第二閘極驅動器6804，FPC 6805，IC晶片6806，IC晶片6807，密封基板6808，及密封材料6809分別對應於第100A圖中之基板6710，畫素部分6702，第一閘極驅動器6703，第二閘極驅動器6706，FPC 6709，IC晶片6719，IC晶片6719，密封基板6704，及密封材料6705。
也就是說，僅使用CMOS及類似物來形成需要高速操作的信號線控制電路IC晶片之內，因此，可實現更低的功率消耗。此外，可藉由使用由矽晶圓或類似物所形成之半導體晶片來做為IC晶片而達成更高速度之操作和更低功率之消耗。
成本降低可由形成第一閘極驅動器6803和第二閘極驅動器6804於與畫素部分6802相同的基板上所實現。此外，使用單一導電型電晶體於第一閘極驅動器6803，第二閘極驅動器6804，及畫素部分6802；因此，可實現進一步之成本降低。關於包含於畫素部分6802中之畫素結構，可應用實施例3中所示之畫素。
如上述，可實現高清晰度之顯示裝置的成本降低。此外，藉由安裝包含功能性電路(記憶體或緩衝器)之IC晶片於FPC 6805與基板6800的連接部分上，可有效地使用基板面積。
進一步地，對應於第100A圖中所示的信號線控制電路6701，第一閘極驅動器6703，及第二閘極驅動器6706之第101B圖中所示的信號線控制電路6811，第一閘極驅
動器6814，及第二閘極驅動器6813可形成於IC晶片上，且藉由COG或類似方法而安裝於顯示面板上。在此情況中，可實現高清晰度顯示裝置之功率消耗中的降低。因此，為了要獲得具有更小功率消耗之顯示裝置，較佳地係使用非晶矽於畫素部分中所使用之電晶體的半導體層。注意的是，在第101B圖中之基板6810，畫素部分6812，FPC 6815，IC晶片6816，IC晶片6817，密封基板6818，及密封材料6819分別對應於第100A圖中之基板6710，畫素部分6702，FPC 6709，IC晶片6719，IC晶片6719，密封基板6704，及密封基板6705。
此外，可藉由使用非晶矽於畫素部分6812中之電晶體的半導體層而實現進一步之成本降低，而且亦可製造大的顯示面板。
進一步地，第二閘極驅動器，第一閘極驅動器，及信號線控制電路無需一定要設置於畫素的列方向及行方向中。例如，如第102A圖中所示之形成於IC晶片上的週邊驅動器電路6901可具有第101B圖中所示之第一閘極驅動器6814，第二閘極驅動器6813，及信號線控制電路6811的功能。注意的是，第102A中之基板6900，畫素部分6902，FPC 6904，IC晶片6905，IC晶片6906，密封基板6907，及密封材料6908分別對應於第100A圖中之基板6710，畫素部分6702，FPC 6709，IC晶片6719，IC晶片6719，密封基板6704，及密封材料6705。
第102B圖顯示一示意圖，其顯示第102A圖中所示之
顯示裝置的導線連接。該顯示裝置包含基板6910，週邊驅動器電路6911，畫素部分6912，FPC 6913，及FPC 6914。信號及電源供應電位係外部地自FPC 6913輸入至週邊驅動器電路6911。來自該週邊驅動器電路6911的輸出係輸入至列方向中及行方向中之導線，該等導線係連接至包含於畫素部分6912中之畫素。
第103A及103B圖顯示可應用於發光元件6718之發光元件的實例。亦即，將參照第103A及103B圖來敘述可應用於上述實施例中所示之畫素的發光元件結構。
在第103A圖中之發光元件具有其中陽極7002，由電洞注入材料所形成之電洞注入層7003，由電洞傳輸材料所形成之電洞傳輸層7004，發光層7005，由電子傳輸材料所形成之電子傳輸層7006，由電子注入材料所形成之電子注入層7007，及陰極7008係堆疊於基板7001上的元件結構。此處，雖然在一些情況中，發光層7005係僅由一種發光材料所形成，但在其他情況中，亦可由兩種或多種材料所形成。本發明之元件結構並未受限於此。
除了在第103A圖中所示之其中堆疊功能層的堆疊層結構之外，存在有寬廣的變化，例如使用高分子化合物所形成之元件，利用三重線發光材料之高效率元件，該三重線發光材料係在發光層中以折返自三重線激發狀態而發射出光。該等變化亦可應用於白光發光元件，其可藉由使用電洞阻擋層或類似物來控制載子的復合區而畫分發光區成為兩個區而獲得。
如第103A圖中所示之本發明元件的製造方法，電洞注入材料，電洞傳輸材料，及發光材料係順序地沈積於包含陽極7002(ITO)之基板7001上。接著，沈積電子傳輸材料及電子注入材料，且最後地，陰極7008係由蒸鍍法所形成。
接著，將說明適用於電洞注入材料，電洞傳輸材料，電子傳輸材料，電子注入材料，及發光材料之材料如下。
做為電洞注入材料，可用諸如比咯紫質基化合物，酞菁染料(下文中稱為“H2Pc”)，銅酞菁染料(下文中稱為“CuPc”)，或其類似物之有機化合物。而且，可使用具有離子化電位比即將使用之電洞傳輸材料的離子化電位更小值且具有電洞傳輸功能的材料來做為電洞注入材料。同時，亦存在有藉由化學摻雜導電性高分子化合物所獲得的材料，例如聚苯胺，摻雜有聚苯乙烯磺酸水溶液(下文中稱為“PSS”)之聚乙撐二氧噻吩(下文中稱為“PEDOT”)。進一步地，常使用有效於陽極之平坦化的絕緣高分子化合物，和聚乙醯胺(下文中稱為“PI”)。此外，亦可使用無機化合物，其包含超薄膜之氧化鋁(下文中稱為“礬土”)，以及諸如金或鉑之薄膜金屬。
芳香胺基化合物(亦即，具有苯環一氮之鍵的化合物)係最廣泛地使用做為電洞傳輸材料。廣泛使用做為電洞傳輸材料的材料包含4,4’-雙(二苯胺基)二苯基(下文中稱為“TAD”)，其衍生物，例如4,4’-雙〔N-(3-甲苯基)-N-苯胺基〕二苯基(下文中稱為“TPD”)，4,4’-雙
〔N-(1-萘基)-N-苯胺基〕二苯基(下文中稱為“α-NPD”)，以及星狀芳香胺化合物，例如4,4’,4”-叁(N,N-二苯胺基)三苯胺(下文中稱為“TDATA)，及4,4’,4”-叁〔N-(3-甲苯基)-N-苯胺基〕三苯胺(下文中稱為“MTDATA)。
做為電子傳輸材料，常使用金屬複合物，包含具有喹啉骨架或苯喹啉骨架之金屬複合物，例如Alq，BAlq，叁(4-甲基-8-羥基喹啉)鋁(下文中稱為“Almq”)，雙(10-羥基苯基〔h〕-羥基喹啉)鈹(下文中稱為“BeBq”)，以及除此之外的具有噁唑配位基或噻唑配位基之金屬複合物，例如雙〔2-(2-羥基苯基)-苯噁唑啉〕鋅(下文中稱為“Zn(BOX)2”)，或雙〔2-(2-羥基苯基)-苯噻唑啉〕鋅(下文中稱為“Zn(BTZ)2”)。進一步地，除了金屬複合物之外，諸如2-(4-聯苯基)-5-(4-第三丁基苯基)-1,3,4-噁二唑(下文中稱為“PDB”)及OXD-7之噁二唑衍生物，諸如TAZ及3-(4-第三丁基苯基)-4-(4-乙基苯基)-5-(4-聯苯基)-2,3,4-三噁唑(下文中稱為“p-EtTAZ”)之三噁唑衍生物，以及諸如向紅菲咯啉(下文中稱為“BPhen”)及BCP之菲咯啉衍生物具有電子傳輸性質。
做為電子注入材料，可使用上述電子傳輸材料。此外，常使用超薄膜之絕緣物，例如，諸如氟化鈣，氟化鋰，或氟化銫之金屬鹵化物，諸如氧化鋰之鹼金屬氧化物，或類似物。進一步地，亦可用諸如鋰乙醯基丙酮(下
文中稱為“Li(acac)”)或8-羥基喹啉-鋰(下文中稱為“Liq”)之鹼金屬複合物。
做為發光材料，除了諸如Alq，Almq，BeBq，BAlq，Zn(BOX)2，及Zn(BTZ)2之上述金屬複合物之外，可用各式各樣的螢光顏料，該螢光顏料包含藍色之4,4’-雙(2,2-二苯基-乙烯基)-聯苯基，以及紅橘色之4-(二氰亞甲基)-2-甲基-6-(p-二甲氨基苯乙烯基)-4H-吡喃，及類似物。此外，可用三重線發光材料，其主要包含具有鉑或銥做為中心金屬的複合物。做為三重線發光材料，熟知的是叁(2-苯基吡啶)銥，雙(2-(4’-甲苯基)吡啶-N，C2’)乙醯基丙酮銥(下文中稱為“acacIr(TPY)2”)，2,3,7,8,12,13,17,18-八乙基-21H,23H卟啉-鉑，及類似物。
藉由結合地使用各具有如上述之功能的材料，可形成高度可靠性之發光元件。
做為實施例3中所示之顯示元件973，如第103B圖中所示地，可使用諸層係以第103A圖中之順序的相反順序所形成之發光元件。也就是說，陰極7018，由電子注入材料所形成之電子注入層7017，由電子傳輸材料所形成之電子傳輸層7016，發光層7015，由電洞傳輸材料所形成之電洞傳輸層7014，由電洞注入材料所形成之電洞注入層7013，以及陽極7012係順序地堆疊於基板7011之上。
此外，發光元件之陽極和陰極的至少之一需成為透明
的，以便提取光之發射。電晶體和發光元件係形成於基板上；且存在有具有頂部發射結構之發光元件，其中光之發射係提取自相對於基板之側的表面；具有底部發射結構之發光元件，其中光之發射係提取自基板側的表面；以及具有雙重雙射結構，其中光之發射係提取自相對於基板之側的表面及基板側的表面。本發明之畫素結構可應用於具有任一發射結構的發光元件。
現將參照第104A圖來說明具有頂部發射結構之發光元件。
驅動TFT 7101係形成於基板7100上，第一電極7102係形成與驅動TFT 7101的源極電極接觸，在該第一電極7102上係形成含有有機化合物之層7103和第二電極7104。
第一電極7102係發光元件的陽極，第二電極7104係發光元件的陰極；也就是說，其中插入含有有機化合物之層7103於第一電極7102與第二電極7104之間的地區作用為發光元件。
進一步地，當作使用於作用為陽極之第一電極7102的材料，較佳地係使用具有高功函數之材料。例如，可使用單層之氮化鈦膜，鉻膜，鎢膜，Zn膜，Pt膜，或類似物；堆疊層之鈦膜及含有鋁做為主要成分之膜；三層結構之氮化鈦膜，含有鋁做為主要成分之膜，及氮化鈦膜；或其類似物。注意的是，在堆疊層結構的情況中，當作導線之電阻會低，可獲得良好的歐姆接觸，且進一步地可獲得
做為陽極之功能。藉由使用可反射光之金屬膜，可形成並不會透射光的陽極。
做為使用於作用為陰極之第二電極7104的材料，較佳地係使用由具有低功函數之材料所形成的薄金屬膜(Al，Ag，Li，Ca，或其合金，例如MgAg，MgIn，AlLi，氟化鈣，或氮化鈣)及透明導電膜(ITO(銦錫氧化物)，銦鋅氧化物(IZO)，氧化鋅(ZnO)，或類似物)的堆疊層。藉由使用薄的金屬膜與具有光透射性質的透明導電膜，可形成能透射光之陰極。
如上述，來自發光元件之光可自頂部表面提取，如第104A圖中之箭頭所示。也就是說，在應用於第100A及100B圖中所示之顯示面板的情況中，光可發射至密封基板6704側。因此，在其中應用具有頂部發射結構之發光元件於顯示裝置的情況中，可使用具有光透射性質的基板來做為密封基板6704。
在提供光學膜的情況中，該密封基板6704可設置有光學膜。
可使用作用為陰極且具有低功函數之材料，例如MgAg，MgIn，或AlLi所形成的金屬膜來做為第一電極7102。針對第二電極7104，則可使用諸如ITO(銦錫氧化物)膜或銦鋅氧化物(IZO)膜之透明導電膜。因此，可依據此結構來改善頂部光發射的透射化。
進一步地，將參照第104B圖來說明具有低部發射結構之發光元件。因為除了光發射結構之外的發光元件之結
構相同，所以使用與第104A圖相同的參考符號。
此處，當作使用於作用為陽極之第一電極7102的材料，較佳地可使用具有高功函數之材料。例如，可使用諸如ITO(銦錫氧化物)膜或銦鋅氧化物(IZO)膜之透明導電膜。藉由使用具有光透射性質之透明導電膜，可形成能透射光之陽極。
做為使用於作用為陰極之第二電極7104的材料，可使用具有低功函數之材料所形成的薄金屬膜(Al，Ag，Li，Ca，或其合金，例如MgAg，MgIn，AlLi，氟化鈣，或Ca3N2)。藉由使用可反射光之金屬膜，可形成並不會透射光的陰極。
如上述，來自發光元件之光可自底部表面提取，如第104B圖中之箭頭所示。也就是說，在應用於第100A及100B圖中所示之顯示面板的情況中，光被發射至基板6710側。因此，在其中應用具有低部發射結構之發光元件於顯示裝置的情況中，可使用具有光透射性質的基板來做為基板6710。
在提供光學膜的情況中，該基板6710可設置有光學膜。
進一步地，將參照第104C圖來說明具有雙重發射結構之發光元件。因為除了光發射結構之外的發光元件之結構相同，所以使用與第104A圖相同的參考符號。
此處，當作使用於作用為陽極之第一電極7102的材料，較佳地可使用具有高功函數之材料。例如，可使用諸
如ITO(銦錫氧化物)膜或銦鋅氧化物(IZO)膜之透明導電膜。藉由使用具有光透射性質之透明導電膜，可形成能透射光之陽極。
做為使用於作用為陰極之第二電極7104的材料，較佳地可使用由具有低功函數之材料所形成的薄金屬膜(Al，Ag，Li，Ca，或其合金，例如MgAg，MgIn，AlLi，氟化鈣，或氮化鈣)及透明導電膜(ITO(銦錫氧化物)，氧化銦氧化鋅合金(In2O3-ZnO)，氧化鋅(ZnO)，或類似物)的堆疊層。藉由使用薄的金屬膜與具有光透射性質的透明導電膜，可形成能透射光之陰極。
如上述，來自發光元件之光可自兩側來提取，如第104C圖中之箭頭所示。也就是說，在應用於第100A及100B圖中所示之顯示面板的情況中，光可發射至基板6710側及密封基板6704側。因此，在其中應用具有雙重發射結構之發光元件於顯示裝置的情況中，可使用具有光透射性質的基板來做為各基板6710及密封基板6704。
在提供光學膜的情況中，該基板6710及密封基板6704各可設置有光學膜。
此外，藉由使用白色光發光元件及彩色濾光片，本發明可應用於實現全彩色顯示之顯示裝置。
如第105圖中所示地，基底膜7202係形成於基板7200上，在該基底膜7202之上係形成驅動TFT 7201。第一電極7203係形成與驅動TFT 7201的源極電極接觸，在該第一電極7203上係形成含有有機化合物之層7204和第
二電極7205。
第一電極7203係發光元件的陽極，第二電極7205係發光元件的陰極；也就是說，其中插入含有有機化合物之層7204於第一電極7203與第二電極7205之間的地區作用為發光元件。在第105圖中所示的結構中，可發射出白色光。紅色濾光片7206R，綠色濾光片7206G，及藍色濾光片7206B係設置於發光元件上；因此，可執行全彩色顯示。此外，可設置能分開該等彩色濾光片之黑色矩陣(BM 7207)。
上述結構之發光元件可結合地使用，且可應用於具有本發明畫素結構之顯示裝置。上文所描述之顯示面板及發光元件的結構僅係實例；且無庸置疑地，本發明之畫素結構可應用於具有其他結構的顯示裝置。
接著，將敘述顯示面板之畫素部分的部分橫剖面視圖。
首先，將參照第106A，106B，107A，及107B圖來敘述其中使用結晶半導體膜(多晶矽(p-Si：H)膜)來做為電晶體之半導體層的情況。
半導體層係例如藉由熟知的膜形成法來形成非晶矽(a-Si)膜於基板上所獲得。注意的是，半導體層並未受限於非晶矽膜，而是可使用具有非晶結構之任何半導體膜(包含微晶半導體膜。此外，亦可使用諸如非晶矽鍺膜之具有非晶結構之化合物半導體膜。
然後，該非晶矽膜係由雷射結晶法，由利用RTA或
退火爐的熱結晶法，由利用可促進結晶之金屬元素的熱結晶法，或類似結晶法所結晶。無庸置疑地，可結合地使用該等結晶法。
上述結晶法的結果可形成結晶區於一部分之非晶半導體膜之中。
此外，可使具有部分增加晶性之結晶半導體膜圖案化成為所欲的形狀，且利用該結晶區來形成島形半導體膜。此半導體膜係使用以做為電晶體之半導體層。
如第106A圖中所示地，基底膜26102係形成於基板26101上，在該基底膜之上係形成半導體層。該半導體層包含驅動電晶體26118之通道形成區26103，和作用為源極區或汲極區之雜質區26105；以及電容器26119之通道形成區26106，LDD區26107，和作用為下方電極之雜質區26108。注意的是，可執行通道摻雜法於通道形成區26103及通道形成區26106。
做為基板，可使用玻璃基板，石英基板，陶質物基板，塑膠基板，或其類似物。做為基底膜26102，可使用單層之氮化鋁(AlN)，二氧化矽(SiO2)，氮氧化矽(SiOxNy)，或類似物，或者其堆疊層。
電容器之閘極電極26110及上方電極26111係以閘極絕緣膜26109插入其間而形成於半導體層之上。
層間絕緣膜26112係形成以便覆蓋驅動電晶體26118和電容器26119，導線26113係透過接觸孔而與雜質區26105接觸於層間絕緣物26112上。畫素電極26114係形
成與導線26113接觸，第二層間絕緣物26115係形成以便覆蓋畫素電極26114和導線26113的末端部分。此處，該第二層間絕緣物26115係使用正光敏丙烯酸樹脂膜所形成；然後，含有有機化合物之層26115和相對電極26117係形成於畫素電極26114之上。發光元件26120係形成於其中插入含有有機化合物於畫素電極26114與相對電極26117之間的地區中。
此外，如第106B圖中所示地，可設置一地區26202，使得形成電容器26119之一部分下方電極的LDD區與上方電極重疊。注意的是，與第106A圖中之共同的部分係由相同的參考符號所表示，且其說明將予以省略。
此外，如107A圖中所示地，可設置第二上方電極26301，該第二上方電極26301係形成於與導線26113相同的層之中，而該導線26113則係與驅動電晶體26118的雜質區26105接觸。注意的是，與106A圖中共用的部分係由相同的參考符號所表示，且其說明將予以省略。第二電容器係由插入層間絕緣物26112於第二上方電極26301與上方電極26111之間所形成。此外，因為第二上方電極26301係與雜質區26108接觸，所以具有其中閘極絕緣膜26109係插入於上方電極26111與通道形成區26106之間的結構之第一電容器可與具有其中層間絕緣物26112係插入於上方電極26111與第二上方電極26301之間的結構之第二電容器並聯連接，以致形成具有第一電容器與第二電容器之電容器26302。因為該電容器26302具有第一電容
器與第二電容器的總電容，所以可在小的區域中形成具有大電容之電容器。也就是說，孔徑比可藉由使用電容器於本發明的畫素結構中而進一步地改善。
選擇性地，可使用如第107B圖中所示之電容器的結構。基底膜27102係形成於基板27101上，在該基底膜之上形成半導體層。該半導體層包含驅動電晶體27118之通道形成區27103和作用為源極區或汲極區之雜質區27105。注意的是，可執行通道摻雜法於該通道形成區27103。
做為基板，可使用玻璃基板，石英基板，陶質物質板，塑膠基板，或其類似物。做為基底膜27102，可使用單層之氮化鋁(AlN)，二氧化矽(SiO2)，氮氧化矽(SiOxNy)，或類似物，或者其堆疊層。
閘極電極27107及第一電極27108係以閘極絕緣膜27106插入其間而形成於半導體層之上。
第一層間絕緣物27109係形成以便覆蓋驅動電晶體27118和第一電極27108，導線27110係透過接孔而與雜質區27105接觸於層間絕緣物27109上。此外，第二電極27111係形成於與導線27110相同的層中，且具有與該導線27110相同的材料。
進一步地，第二層間絕緣物27112係形成以便覆蓋導線27110和第二電極27111，畫素電極27113係透過接觸孔形成與導線27110接觸於第二層間絕緣物27112上。第三電極27114係形成於與畫素電極27113相同的層中，且
具有與該畫素電極27113相同的材料。此處，電容器27119係由第一電極27108，第二電極27111，和第三電極27114所形成。
第三層間絕緣物27115係形成以便覆蓋畫素電極27113和第三電極27114的末端部分，含有有機化合物之層27116及相對電極27117係形成於第三絕緣物27115和第三電極27114之上。發光元件27120係形成於其中含有有機化合物之層27116係插入於畫素電極27113與相對電極27117之間的地區中。
如上述，第106A，106B，107A，及107B圖中所示之各個結構可獲得成為使用結晶半導體膜於其半導體層之電晶體結構的實例。注意的是，具有第106A，106B，107A，及107B中所示結構之電晶體係頂部閘極電晶體的實例，也就是說該電晶體可為p通道電晶體或n通道電晶體。在n通道電晶體的情況中，LDD區可形成以與閘極電極重疊或不重疊，或一部分之LDD區可形成以與閘極電極重疊。進一步地，該閘極電極可具有錐形之形狀，且該LDD區可以以自行對齊的方式來設置於該閘極電極之錐形部分的下方。此外，閘極電極的數目並未受限於兩個，而是亦可使用具有三個或多個閘極之多重閘極結構，或可使用單一閘極結構。
藉由使用結晶半導體膜於本發明畫素中所包含之電晶體的半導體層(通道形成區，源極區，汲極區，及類似區)，可易於形成例如第一閘極驅動器6703，第二閘極
驅動器6706，可信號線控制電路6701於與第100A及100B圖中之畫素部分6702相同基板上。
做為使用多晶矽(p-Si：H)於其半導體層之電晶體的結構，第108A及108B圖各顯示一顯示面板之部分橫剖視圖，該顯示面板係使用具有閘極電極插入於基板與半導體層之間的結構的電晶體，亦即，使用具有閘極電極係設置於半導體層下方之底部閘極結構的電晶體。
基底膜7502係形成於基板7501上，閘極電極7503係形成於該基底膜7502上，第一電極7504係形成於與閘極電極7503相同的層之中，且具有與該閘極電極7503相同的材料。做為閘極電極7503的材料，可使用添加磷之多晶矽。除了多晶矽之外，可使用金屬與矽之化合物的矽化物。
接著，形成閘極絕緣膜7505以便覆蓋閘極電極7503和第一電極7504。做為該閘極絕緣膜7505，可使用氧化矽膜，氮化矽膜，或其類似物。
半導體層係形成於閘極絕緣膜7505之上，該半導體層包含驅動電晶體7522之通道形成區7506，LDD區7507，和作用為源極區或汲極區之雜質區7508；以及電容器7523之通道形成區7509，LDD區7510，和作用為第二電極之雜質區。注意的是，可執行通道摻雜法於通道形成區7506及通道形成區7509。
做為基板，可使用玻璃基板，石英基板，陶質物基板，塑膠基板，或其類似物。做為基底膜7502，可使用
單層之氮化鋁(AlN)，二氧化矽(SiO2)，氮氧化矽(SiOxNy)，或類似物，或者其堆疊層。
第一層層間絕緣物7512係形成以便覆蓋半導體層，導線7513係透過接觸孔而與雜質區7508接觸於第一層間絕緣物7512上。第三電極7514係形成於與導線7513相同的層中，且具有與該導線7513相同的材料。電容器7523係由第一電極7504，第二電極，和第三電極7514所形成。
此外，開口7515係形成於第一層間絕緣物7512中，第二層間絕緣物7516係形成以便覆蓋驅動電晶體7522，電容器7523，和開口7515。畫素電極7517係透過接觸孔而形成於第二層間絕緣物7516上。然後，形成絕緣物7518以覆蓋畫素電極7517的末端部分，例如可使用正光敏丙烯酸樹脂膜來做為該絕緣物。含有有機化合物之層7519和相對電極7520係形成於畫素電極7517上，發光元件7521係形成於其中含有有機化合物之層7519係插入於畫素電極7517與相對電極7520之間的地區中。開口7515係設置於發光元件7521下方；也就是說，當來自發光元件7521所發射出之光係自基板側來提取時，因為設置開口7515，所以可改善透射比。
進一步地，可使用第108B圖中所示之其中第四電極7524係形成於與第108A圖中之畫素電極7517相同的層中且具有與該畫素電極相同的材料之結構。因此，電容器7523可由第一電極7504，第二電極，第三電極7514，和
第四電極7524所形成。
接著，將敘述其中使用非晶矽(a-Si：H)膜於電晶體之半導體層的情況。第109A及109B顯示頂部閘極電晶體的情況；第110A，110B，111A，及111B圖顯示底部閘極電晶體的情況。
第109A圖顯示使用非晶矽於其半導體層之具有正向交錯結構的電晶體之橫剖視圖。基底膜7602係形成於基板7601上，畫素電極7603係形成於基底膜7602之上，第一電極7604係形成於與畫素電極7603相同的層中，且具有與該畫素電極7603相同的材料。
做為基板，可使用玻璃基板，石英基板，陶質物基板，塑膠基板，或其類似物。做為基底膜7602，可使用單層之氮化鋁(AlN)，二氧化矽(SiO2)，氮氧化矽(SiOxNy)；或類似物，或者其堆疊層。
導線7605和導線7606係形成於基底膜7602上，且畫素電極7603之末端部分係以導線7605來覆蓋。具有n型導電性之n型半導體層7607和n型半導體層7608係分別形成於導線7605和導線7606之上。此外，半導體層7609係形成於導線7605與導線7606之間，且在基底膜7602上。一部分半導體層7609係延伸於n型半導體層7607和n型半導體層7608上。注意的是，此半導體層係由諸如非晶矽(a-Si：H)膜或微晶半導體(μ-Si：H)膜之非結晶半導體膜所形成。進一步地，閘極絕緣膜7610係形成於半導體層7609上；絕緣膜7611係形成於與閘極
絕緣膜7610相同的層之中且具有與該閘極絕緣膜7610相同的材料，以及亦形成於第一電極7604之上。注意的是，可使用氧化矽膜，氮化矽膜，或類似物來做為該閘極絕緣膜7610。
閘極電極7612係形成於閘極絕緣膜7610上；與閘極電極7612形成於相同的層之中且具有與閘極電極7612相同材料之第二電極係以絕緣膜7611插入於其間而形成於第一電極7604上。形成其中絕緣膜7611係插入於該第一電極7604與第二電極7613之間的電容器7619；層間絕緣層7614係形成以覆蓋畫素電極7603的末端部，驅動電晶體7618，及電容器7619。
含有有機化合物之層7615和相對電極7616係形成於層間絕緣物7614及設置於該層間絕緣物7614之開口中的畫素電極7603上。發光元件7617係形成於其中含有有機化合物之層7615係插入於該畫素電極7603與相對電極7616之間的地區中。
如第109B圖中所示的第一電極7620可形成以取代第109A圖中所示的第一電極7604。第一電極7620係形成於與導線7605及導線7606相同的層中，且具有與該導線7605及導線7606相同的材料。
第110A及110B圖顯示一顯示面板之部分橫剖視圖，該顯示面板包含使用非晶矽於其半導體層的底部閘極電晶體。
基底膜7702係形成於基板7701上，閘極電極7703
係形成於該基底膜7702上，第一電極7704係形成於與閘極電極7703相同的層中，且具有與該閘極電極7703相同的材料。做為閘極電極7703的材料，可使用添加磷之多晶矽。除了多晶矽之外，可使用金屬與矽之化合物的矽化物。
接著，形成閘極絕緣膜7705以便覆蓋閘極電極7703和第一電極7704。做為該閘極絕緣膜7705，可使用氧化矽膜，氮化矽膜，或其類似物。
半導體層7706係形成於閘極絕緣膜7705之上。此外，半導體層7707係形成於與半導體層7706相同的層中，且具有與該半導體層相同的材料。
做為基板，可使用玻璃基板，石英基板，陶質物基板，塑膠基板，或其類似物。做為基底膜7602，可使用單層之氮化鋁(AlN)，二氧化矽(SiO2)，氮氧化矽(SiOxNy)；或類似物，或者其堆疊層。
具有n型導電性之n型半導體層7708及7709係形成於半導體層7706之上，n型半導體層7710係成於半導體層7707之上。
導線7711及7712係分別形成於n型半導體層7708及7709之上；形成於與導線7711及7712相同的層中且具有與該導線7711及7712相同材料之導電層7713係形成於n型導電層7710之上。
第二電極係以半導體層7707，n型半導體層7710，和導電層7713來予以形成。注意的是，電容器7720係形成
具有閘極絕緣膜7705插入於第二電極與第一電極7704之間的結構。
延伸導線7711之一末端部分，且形成畫素電極7714以便與所延伸之導線7711的上方部分接觸。
絕緣物7715係形成以覆蓋畫素電極7714的末端部分，驅動電晶體7719，和電容器7720。
含有有機化合物之層7716和相對電極7717係形成於畫素電極7714和絕緣物7715之上。發光元件7718係形成於其中含有有機化合物之層7716係插入於該畫素電極7714與相對電極7717之間的地區中。
其係電容器之第二電極的一部分的半導體層7707和n型半導體層7710無需一定要形成；也就是說，第二電極可為導電層7713，使得該電容器可具有其中閘極絕緣膜係插入於該第一電極7704與導電層7713之間的結構。
注意的是，在第110A圖中，畫素電極7714可在形成導線7714之前形成，因此，可形成如第110B圖中所示之電容器7720，該電容器具其中閘極絕緣膜7705係插入於第一電極7704與由畫素電極7714所形成的第二電極7721之間。
注意的是，雖然第110A及110B圖顯示反向交錯之通道蝕刻電晶體，但亦可使用通道保護電晶體。將參照第111A及111B圖來敘述通道保護電晶體。
第111A圖中所示之通道保護電晶體係不同於第110A圖中所示之具有通道蝕刻結構的驅動電晶體7719，其中
作用為蝕刻遮罩的絕緣物7801係設置於即將要形成半導體層7706之通道的地區上。除了該處之外的共同部分將由相同的參考符號來予以表示。
相似地，第111B圖中所示之通道保護電晶體係不同於第110B圖中所示之具有通道蝕刻結構的驅動電晶體7719，其中作為蝕刻遮罩的絕緣物7802係設置於即將要形成半導體層7706之通道的地區上。除了該處之外的共同部分將由相同的參考符號來予以表示。
藉由使用非晶半導體膜來做為本發明畫素中所包含之電晶體的半導體層(通道形成區，源極區，汲極區，及類似區)，可降低製造成本。例如，非晶半導體膜可藉由使用實施例3中所示之畫素結構來加以應用。
注意的是，可應用於本發明畫素結構之電晶體和電容器的結構並未受限於上述該等結構，而是可使用具有各式各樣結構之電晶體和電容器。
注意的是，此實施例可自由地與此說明書中之其他實施例模式及實施例中的任何說明結合而實施。也就是說，在非選擇週期中，電晶體係以規則的時隔來導通，使得連接於此實施例中所述之顯示面板的本發明移位暫存器電路可供應電源供應電位至輸出端子。因此，電源供應電位係透過該電晶體而供應至移位暫存器電路的輸出端子。因為該電晶體並非一直在非選擇調期中導通，所以可抑制電晶體之臨限電壓偏移。此外，電源供應電位係透過電晶體而以規則的時隔來供應至移位暫存器電路的輸出端子。因
此，該移位暫存器電路可抑制產生於輸出端子中的雜訊。
本發明之顯示裝置可應用於各式各樣的電子裝置，特定地，可應於電子裝置之顯示部分。該等電子裝置包含諸如攝影機及數位相機之相機，眼鏡型顯示器，導航系統，聲頻再生系統(汽車聲頻組件立體音響，聲頻組件立體音響，或類似物)，電腦，遊戲機，手持式資訊終端機(行動電腦，行動電話，移動式遊戲機，電子書，或類似物)，設置有記錄媒體之影像再生裝置(特定地，用以再生諸如數位多功能碟片(DVD)之記錄媒體的內容，且具有顯示器用以顯示所再生之影像的裝置)，及類似物。
第117A圖顯示一顯示器，該顯示器包含外殼84101，支撐底座84102，顯示部分84103，及其類似物。具有本發明之畫素結構的顯示裝置可使用於該顯示部分84103。注意的是，該顯示器包含用以顯示諸如個人電腦，TV廣播接收，及廣告顯示之所有的顯示裝置。使用具有本發明畫素結構的顯示裝置於顯示部分84103的顯示器可減少功率消耗且可防止顯示缺陷。此外，亦可達成成本降低。
近年來，針對大尺寸顯示器之需求已有所增加。當顯示器變大時，會產生有成本增加的問題。因此，盡可能大地降低製造成本及盡可能低價格地提供高品質產生將成課題。
例如，藉由應用實施例3中所示的畫素結構於顯示面板的畫素部分，可提供由使用單一導電型電晶體所形成的顯示面板。因此，可減少製造步驟的數目，以及可降低製造成本。
此外，如第100A圖中所示地，藉由形成畫素部分及週邊驅動器電路於相同的基板上，則顯示面板可使用由單一導電型電晶體所建構的電路來予以形成。
此外，藉由使用非晶半導體(諸如非晶矽(a-Si：H))於畫素部分中所包含之電路的電晶體之半導體層，可簡化製程，且可實現進一步的成本降低。在此情況中，如第101B及102A圖中所示，較佳的是，在畫素部分中之週邊驅動器電路係形成於IC晶片上，且由COG或類似法來安裝於顯示面板上。在此方式中，藉由使用非晶半導體，可易於增加顯示器的大小。
第117B圖顯示相機，該相機包含主體84201，顯示部分84202，影像接收部分84203，操作鍵84204，外部連接埠84205，快門84206，及類似物。
近年來，依據數位相機及其類似物之性能中的進步，其競爭性的製造方法已被增強，因此，重要的是，盡可能低價格地提供更高性能的產品。利用具有本發明畫素結構之顯示裝置於顯示部分84202的數位相機可減少功率消耗且可防止顯示缺陷。此外，亦可達成成本之降低。
例如，藉由使用實施例3中所示的畫素結構於畫素部分，該畫素部分可由單一導電型電晶體所建構。此外，如
第101A圖中所示，操作速度高的信號線控制電路形成於IC晶片上，以及具有由單一導電型電晶體所建構之電路的操作速度相當低的閘極驅動器形成於與畫素部分相同的基板上，可實現更高的性能及可達成成本的降低。此外，可使用諸如非晶矽的非晶半導體於畫素部分及閘極驅動器中所包含之電晶體的半導體層，而形成該閘極驅動器於與畫素部分相同的基板上，可達成進一步的成本降低。
第117C圖顯示電腦，該電腦包含主體84301，外殼84302，顯示部分84303，鍵盤84304，外部連接埠84305，指標裝置84306，及其類似物。利用具有本發明畫素結構之顯示裝置於顯示部分84303的電腦可減少功率消耗且可防止顯示缺陷。此外，亦可達成本的降低。
第117D圖顯示行動電腦，其包含主體84401，顯示部分84402，開關84403，操作鍵84404，紅外線埠84405，及其類似物。利用具有本發明畫素結構之顯示裝置於顯示部分84402的行動電腦可減少功率消耗且可防止顯示缺陷。此外，亦可達成成本的降低。
第117E圖顯示具有記錄媒體之手持式影像再生裝置(特定地，DVD播放器)，其包含主體84501，外殼84502，顯示部分A 84503，顯示部分B 84504，記錄媒體讀取部分84505，操作鍵84506，揚聲器部分84507，及其類似物。顯示部分A 84503主要顯示影像資訊，以及顯示部分B 84504主要顯示本文資訊，利用具有本發明畫素結構之顯示裝置於顯示部分A 84503和顯示部分B 84504
的影像再生裝置可減少功率消耗且可防止顯示缺陷。此外，亦可達成成本的降低。
第117F圖顯示眼鏡型顯示器，其包含主體84601，顯示部分84602，耳機84603，及支架部分84604。利用具有本發明畫素結構之顯示裝置於顯示部分84602的眼鏡型顯示器可減少功率消耗且可防止顯示缺陷。此外，亦可達成成本的降低。
第117G圖顯示移動式遊戲機，其包含外殼84701，顯示部分84702，揚聲器部分84703，操作鍵84704，記錄媒體插入部分84705，及其類似物。利用具有本發明畫素結構之顯示裝置於顯示部分84702的手持式遊戲機可減少功率消耗且可防止顯示缺陷。進一步地，可達成成本的降低。
第117H圖顯示具有TV接功能的數位相機，其包含主體84801，顯示部分84802，操作鍵84803，揚聲器84804，快門84805，影像接收部分84806，天線84807，及其類似物。利用具有本發明畫素結構之顯示裝置於顯示部分84802的具有TV接收功能之數位相機可減少功率消耗且可止顯示缺陷。此外，可獲得具有高孔徑比之高清晰度顯示器，且進一步地，可達成成本的降低。
例如，第96至99，118及119圖之畫素結構係使用於畫素部分中；因此，可增加畫素的孔徑比。特定地，該孔徑比可藉由使用n通道電晶體於驅動發光元件的驅動電晶體而增加。因而，可提供包含高清晰度顯示部分之具有
電視接收功能的數位相機。
雖然具有電視接收功能之數位相機變成多功能性，且諸如電視觀賞之其使用頻率已增加，但每次充電之電池壽命需變長。
例如，如第101B及102A圖中所示地，週邊驅動器電路係形成於IC晶片上，且使用CMOS或類似物；因此，可降低功率消耗。
如上述，本發明可應用於各式各樣的電子裝置。
注意的是，此實施例可自由地與此說明書中之其他實施例模式及實施例中的任何說明結合而實施。也就是說，在非選擇週期中，電晶體係以規則的時隔來導通，使得連接於此實施例中所述之電子裝置的本發明移位暫存器電路可供應電源供應電位至輸出端子。因此，電源供應電位係透過該電晶體而供應至移位暫存器電路的輸出端子。因為該電晶體並非一直在非選擇週期中導通，所以可抑制電晶體之臨限電壓偏移。此外，電源供應電位係透過電晶體而以規則的時隔來供應至移位暫存器電路的輸出端子。因此，該移位暫存器電路可抑制產生於輸出端子的雜訊。
在此實施例中，將參照第116圖來敘述行動電話的結構實例，該行動電話包含具有使用本發明畫素結構之顯示裝置的顯示部分。
顯示面板8301係可分離地結合於外殼8330中，該外
殼8330的形狀及大小可依據顯示面板8301的大小而適當地改變。固定該顯示面板8301的外殼8330係裝配於印刷電路板8331中，以便組合成為模組。
顯示面板8301係透過FPC 8313而連接王印刷電路板8331。揚聲器8332，微音器8333，發射/接收電路8334，以及包含CPU，控制器，及其類似物8335係形成於印刷電路板8331上。此一模組，輸入單元8336，電池8337，及天線係組合及儲存於外殼8339中。顯示面板8301的畫素部分係設置以便可自外殼8339中所形成的開口窗來觀賞。
在顯示面板8301中，畫素部分和一部分週邊驅動器電路(在複數個驅動器電路中之具有低操作頻率的驅動器電路)可使用電晶體而形成於相同的基板上；一部分週邊驅動器電路(在複數個驅動器電路中之具有高操作頻率的驅動器電路)可形成於IC晶片上，且該IC晶片可藉由COG(晶片在玻璃上)而安裝於顯示面板8301上。選擇性地，該IC晶片可藉由使用TAB(卷帶自動接合法)或印刷電路板而連接至玻璃基板。依據此一結構，可降低顯示裝置的功率消耗，且可使每次充電之行動電話的電池壽命變長。此外，可達成行動電話之成本降低。
做為畫素部分，可適當地應用上述實施例中所示的畫素結構。
例如，藉由應用實施例3中所示的畫素結構或類似結構，可降低製造步驟的數目。也就是說，畫素部分和形成
於與畫素部分相同的基板上之週邊驅動器電路係由單一導電型電晶體所建構；因此，可達成成本的降低。
此外，為了要進一步地降低功率消耗，畫素部分可藉由使用電晶體而形成於基板上，所有的週邊驅動器電路可形成於IC晶片上，以及該IC晶片可藉由COG(晶片在玻璃上)或類似法而安裝於顯示面板上，如第101B及102A圖中所示。
注意的是，在此實施例中所示的結構僅係行動電話的實例，且本發明之畫素結構不僅可應用於具有上述結構的行動電話，而且可應用於各式各樣結構的行動電話。
注意的是，此實施例可自由地與此說明書中之其他實施例模式及實施例中的任何說明結合而實施。也就是說，在非選擇週期中，電晶體係以規則的時隔來導通，使得包含於此實施例中所述之行動電話中的本發明移位暫存器電路可供應電源供應電位至輸出端子。因此，電源供應電位係透過該電晶體而供應至移位暫存器電路的輸出端子。因為該電晶體並非一直在非選擇週期中導通，所以可抑制電晶體之臨限電壓偏移。此外，電源供應電位係透過電晶體而以規則的時隔來供應至移位暫存器電路的輸出端子。因此，該移位暫存器電路可抑制產生於輸出端子中的雜訊。
在此實施例中，將敘述電子裝置，尤其是包含EL模組之電視接收器的結構實例，該電子裝置包含具有使用本
發明畫素結構之顯示裝置的顯示部分。
第112圖顯示與顯示面板7901及電路板7911結合的EL模組。該顯示面板7901包含畫素部分7902，掃描線驅動器電路7903，和信號線驅動器電路7904。控制電路7912，信號畫分電路7913，及類似電路係形成於電路板7911上。該顯示面板7901和電路板7911係由連接導線7914而相互連接，可使用FPC或其類似物來做為該連接導線。
在顯示面板7901中，畫素部分7902和一部分週邊驅動器電路(在複數個驅動器電路中之具有低操作頻率的驅動器電路)可使用電晶體而形成於相同的基板上；一部分週邊驅動器電路(在複數個驅動器電路中之具有高操作頻率的驅動器電路)可形成於IC晶片上，且該IC晶片可藉由COG(晶片在玻璃上)而安裝於顯示面板7901上。選擇性地，該IC晶片可藉由使用TAB(卷帶自動接合法)或印刷電路而安裝於顯示面板7901上。
做為畫素部分，可適當地應用上述實施例中所示的畫素結構。
例如，藉由應用實施例3中所示的畫素結構或類似結構，可降低製造步驟的數目。也就是說，畫素部分和形成於與畫素部分相同的基板上之週邊驅動器電路係由單一導電型電晶體所建構；因此，可達成成本的降低。
此外，為了要進一步地降低功率消耗，畫素部分可藉由使用電晶體而形成於基板上，所有的週邊驅動器電路可
形成於IC晶片之內，以及該IC晶片可藉由COG(晶片在玻璃上)或類似法而安裝於顯示面板上。
此外，畫素可藉由應用上述實施例之第96至99，118和119圖中所示的畫素結構，而藉由n通道電晶體所建構；因此，可應用非晶半導體(諸如非晶矽)於電晶體的半導體層。也就是說，可製造出難以形成均勻結晶半導體層之大的顯示裝置。此外，藉由使用非晶半導體膜於建構畫素之電晶體的半導體層，可減少製造步驟的數目，而且可降低製造成本。
注意的是，在其中應用非晶半導體膜於建構畫素之電晶體的半導體層之情況中，較佳的是，畫素部分係由使用電晶體而形成於基板上，所有的週邊驅動器電路係形成於IC晶片上，以及該IC晶片係由COG(晶片在玻璃上)而安裝於顯示面板上。第101B圖顯示其中畫素部分係形成於基板上以及設置有週邊驅動器電路的IC晶片係由COG或類似法而安裝於基板上之結構實例。
EL電視接收器可以以此EL模組來完成。第113圖係方塊圖，顯示EL電視接收器之主要結構。調諧器8001接收視頻信號及聲頻信號；該視頻信號係由視頻信號放大器電路8002，視頻信號處理電路8003，及控制電路8012所處理。該視頻信號處理電路8003轉換來自視頻信號放大器電路8002所輸出之信號成為對應於紅、綠及藍色之各色的彩色信號，以及該控制電路8012轉換視頻信號成為驅動器電路之輸入規格，且該控制電路8012輸出信號至
掃描線側及信號線側之各個側。當執行數位驅動時，設置於信號線側之信號畫分電路8013的結構可畫分輸入之數位信號成為即將供應之m個信號。
在由調諧器8001所接收的信號中，聲頻信號係傳輸至聲頻信號放大器電路8004，且該聲頻信號放大器電路8004的輸出係透過聲頻信號處理電路8005而供應至揚聲器8007。控制電路8008接收控制資料於接收站(接收頻率)及接收來自輸入部分8009之音量，以及傳輸信號至調諧器8001及聲頻信號處理電路8005。
第114A圖顯示結合EL模組之電視接收器，該EL模組具有不同於第113圖中之模式。在第114A圖中，顯示螢幕8102係由EL模組所建構。此外，揚聲器8103，操作開關8104，及其類似物係適當地設置於外殼8101中。
第114B圖顯示具有手持無線式顯示器之電視接收器。電池及信號接收器係結合於外殼8112內，顯示部分8113及揚聲器部分8117係由電池所驅動，該電池可重複地由電池充電器8110所充電，電池充電器8110可發射及接收視頻信號以及傳輸視頻信號至顯示器的信號接收器，外殼8112係由操作鍵8116所控制。第114B圖中所示之裝置亦可稱為視頻-聲頻雙向通訊裝置，因為信號可藉由操作該操作鍵8116而自外殼8112傳送至電池充電器8110。該裝置亦可稱為多用途遙控裝置，因為信號可藉由操作該操作鍵8116而自外殼8112傳送至電池充電器8110，以及使另一電子裝置來接收由該電池充電器8110
所傳送之信號；從而，實現另一電子裝置之通訊控制。本發明可應用於顯示部分8113。
第115A圖顯示由結合顯示面板8201及印刷線路板8202所形成之模組。該顯示面板8201包含設置有複數個畫素之畫素部分8203，第一閘極驅動器8204，第二閘極驅動器8205，以及供應視頻信號至所選擇畫素之信號線驅動器電路8206。
該印刷線路板8202係設置有控制器8207，中央處理單元(CPU)8208，記憶體8209，電源供應電路8210，聲頻處理電路8211，發射/接收電路8212，及類似物。該印刷線路板8202係透過撓性印刷電路8213(FPC)而連接至顯示面板8201。該印刷線路板8202可形成具有其中設置電容器，緩衝器電路，及其類似物以防止雜訊在電源供應電位或信號上，或模糊信號上升的結構。該控制器8207，聲頻處理電路8211，記憶體8209，CPU 8208，電源供應電路8210，及其類物可由使用COG(晶片在玻璃上)法而安裝於顯示面板8201。藉由使用COG法，可降低該印刷線路板8202的大小。
各式各樣的控制信號係透過包含在印刷線路板8202中之界面部分(I/F部分8214)而輸入及輸出。用以發射及接收信號至/自天線的天線埠8215係包含於印刷線路板8202中。
第115B圖係第115A圖中所示之模組的方塊圖。該模組包含VRAM 8216，DRAM 8217，快閃記憶體8218，及
其類似物來做為記憶體8209。該VRAM 8216儲存資料於面板上所顯示的影像上，DRAM8217儲視頻資料或聲頻資料，以及快閃記憶體儲存各式各樣的節目。
電源供應電路8210供應電功率，用以操作顯示面板8201，控制器8207，CPU 8208，聲頻處理電路8211，記憶體8209，和發射/接收電路8212。根據面板規格，在若干情況中，該電源供應電路8210設置有電流源。
CPU 8208包含控制信號產生電路8220，解碼器8221，暫存器8222，算術電路8223，RAM 8224，用於CPU 8208之界面，及其類似物。經由界面8219所輸入至CPU 8208的各式各樣信號係一次儲存於暫存器8222中，且隨後輸入至算術電路8223，解碼器8221，或其類似物。算術電路8223根據輸入信號來執行運算，以便指明各式各樣指令將傳送至之位置；另一方面，輸入至解碼器8221的信號係解碼及輸入至控制信號產生電路8220，該控制信號產生電路8220根據輸入信號來產生包含各式各樣指令的信號，且傳輸該信號至算術電路8223所指明的位置，特定地至諸如記憶體8209的位置，至發射/接收電路8212，聲頻處理電路8211，和控制器8207。
記憶體8209，發射/接收電路8212，聲頻處理電路8211，和控制器8207係分別地依據所接收之指令而操作。下文中，將簡明地敘述該操作。
來自輸入單元8225所輸入之信號係經由I/F部分8214而傳送至安裝於印刷線路板8202的CPU 8208。控制
信號產生電路8220根據來自諸如指標裝置或鍵盤之輸入單元8225所傳送的信號而轉換VRAM 8216中所儲存之視頻資料成為預定的格式，且傳輸所轉換的資料到控制器8207。
控制器8207依據面板規格來執行自CPU 8208所傳送之包含視頻資料之信號的資料處理，以及供應該信號到顯示面板8201。進一步地，該控制器8207根據來自電源供應電路8210之電源供應電壓或來自CPU 8208所輸入之各式各樣信號來產生Hsync信號，Vsync信號，時脈信號CLK，交流電壓(AC Cont)，和切換信號L/R，且傳送該等信號至顯示面板8201。
即將由天線8228所接收及傳送成為電波的信號係由發射/接收電路8212所處理。特定地，該發射/接收電路8212包含諸如隔離器之高頻電路，帶通濾波器，VCO(壓，控振盪器)，LPF(帶通濾波器)，耦合器，或平衡-不平衡變壓器(balun)。在發射/接收電路8212中所發射及接收的信號中之包含聲頻資訊的信號係依據來自CPU 8208的指令而傳送至聲頻處理電路8211。
依據來自CPU 8208之指令所傳送之包含聲頻資訊的信號係在聲頻處理電路8211中解調變成為聲頻信號，且傳送至揚聲器8227。來自微音器8226所傳送之聲頻信號係依據來自CPU 8208之指令而調變於聲頻處理電路8211中，且傳送至發射/接收電路8212。
控制器8207，CPU 8208，電源供應電路8210，聲頻
處理電路8211，和記憶體8209可依據此實施例而安裝成為封裝。
無庸置疑地，本發明並未受限於電視接收器。除了個人電腦的監視器之外，本發明可應用於各式各樣的用途，尤其是做為大的顯示媒體，例如在火車站或機場之資訊顯示板，在街道上之廣告顯示板，或其類似物。
注意的是，此實施例可自由地與此說明書中之其他實施例模式及實施例中的任何說明結合而實施。也就是說，在非選擇週期中，電晶體係以規則的時隔來導通，使得包含於此實施例中所述之電子裝置中的本發明移位暫存器電路可供應電源供應電位至輸出端子。因此，電源供應電位係透過該電晶體而供應至移位暫存器電路的輸出端子。因為該電晶體並非一直在非選擇週期中導通，所以可抑制電晶體之臨限電壓偏移。此外，電源供應電位係透過電晶體而以規則的時隔來供應至移位暫存器電路的輸出端子。因此，該移位暫存器電路可抑制產生於輸出端子中的雜訊。
此申請案係依據2006年1月7日在日本特許廳中所申請之日本專利申請案序號第2006-001941號為主，其整個內容係結合於本文以供參考。
10‧‧‧正反器電路
11‧‧‧電晶體
12‧‧‧電晶體
13‧‧‧電晶體
14‧‧‧電晶體
15‧‧‧電晶體
16‧‧‧電晶體
17‧‧‧電晶體
18‧‧‧電晶體
19‧‧‧電容器
N1‧‧‧節點
N2‧‧‧節點
N3‧‧‧節點
Claims (10)
- 一種半導體裝置，包括：第一電晶體；第二電晶體；第三電晶體；第四電晶體；以及開關，其中，該第一電晶體的源極和汲極中的一方與第一導線電連接，該第一電晶體的源極和汲極中的另一方與第二導線電連接，該第二電晶體的源極和汲極中的一方與第三導線電連接，該第二電晶體的源極和汲極中的另一方與該第一電晶體的閘極電連接，該第三電晶體的源極和汲極中的一方與第四導線電連接，該第三電晶體的源極和汲極中的另一方與該第二電晶體的閘極電連接，該第四電晶體的源極和汲極中的一方與該第四導線電連接，該第四電晶體的源極和汲極中的另一方與該第二導線電連接，該開關的第一端子與該第一導線電連接， 並且，該開關的第二端子與該第二電晶體的閘極電連接。
- 一種半導體裝置，包括：第一電晶體；第二電晶體；第三電晶體；第四電晶體；以及開關，其中，該第一電晶體的源極和汲極中的一方與第一導線電連接，該第一電晶體的源極和汲極中的另一方與第二導線電連接，該第二電晶體的源極和汲極中的一方與第三導線電連接，該第二電晶體的源極和汲極中的另一方與該第一電晶體的閘極電連接，該第三電晶體的源極和汲極中的一方與第四導線電連接，該第三電晶體的源極和汲極中的另一方與該第二電晶體的閘極電連接，該第四電晶體的源極和汲極中的一方與該第四導線電連接，該第四電晶體的源極和汲極中的另一方與該第二導線電連接， 該開關的第一端子與該第一導線電連接，該開關的第二端子與該第二電晶體的閘極電連接，並且，該第三導線具有能夠供應信號的功能。
- 一種半導體裝置，包括：第一電晶體；第二電晶體；第三電晶體；第四電晶體；以及開關，其中，該第一電晶體的源極和汲極中的一方與第一導線電連接，該第一電晶體的源極和汲極中的另一方與第二導線電連接，該第二電晶體的源極和汲極中的一方與第三導線電連接，該第二電晶體的源極和汲極中的另一方與該第一電晶體的閘極電連接，該第三電晶體的源極和汲極中的一方與第四導線電連接，該第三電晶體的源極和汲極中的另一方與該第二電晶體的閘極電連接，該第四電晶體的源極和汲極中的一方與該第四導線電連接，該第四電晶體的源極和汲極中的另一方與該第二導線 電連接，該開關的第一端子與該第一導線電連接，該開關的第二端子與該第二電晶體的閘極電連接，該第三導線具有能夠供應信號的功能，該信號具有第一電位和第二電位，該第一電位為在該第一電位輸入到該第一電晶體的閘極時使該第一電晶體導通的值，並且，該第二電位為在該第二電位輸入到該第一電晶體的閘極時使該第一電晶體關閉的值。
- 根據申請專利範圍第1至3中任一項之半導體裝置，其中，包括電容元件，該電容元件的第一端子與該第四電晶體的閘極電連接，並且，該電容元件的第二端子與該第四電晶體的源極和汲極中的另一方電連接。
- 根據申請專利範圍第1至4中任一項之半導體裝置，其中，該第三電晶體的閘極與該第三電晶體的源極和汲極中的一方電連接。
- 一種顯示裝置，包括：根據申請專利範圍第1至5中任一項之半導體裝置；以及畫素， 其中，該畫素包括顯示元件，並且，該畫素與該第一電晶體的源極和汲極中的另一方電連接。
- 一種顯示裝置，包括：根據申請專利範圍第1至5中任一項之半導體裝置；以及畫素，其中，該畫素包括發光元件，並且，該畫素與該第一電晶體的源極和汲極中的另一方電連接。
- 一種液晶顯示裝置，包括：根據申請專利範圍第1至5中任一項之半導體裝置；以及畫素，其中，該畫素包括液晶元件，並且，該畫素與該第一電晶體的源極和汲極中的另一方電連接。
- 一種顯示模組，包括：根據申請專利範圍第1至5中任一項之半導體裝置，根據申請專利範圍第6或7項之顯示裝置或者根據申請專利範圍第8項之液晶顯示裝置；以及FPC。
- 一種電子裝置，包括：根據申請專利範圍第1至5中任一項之半導體裝置， 根據申請專利範圍第6或7項之顯示裝置，根據申請專利範圍第8項之液晶顯示裝置或者根據申請專利範圍第9項之顯示模組；以及操作鍵，電池或揚聲器。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006001941 | 2006-01-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201413731A true TW201413731A (zh) | 2014-04-01 |
| TWI483267B TWI483267B (zh) | 2015-05-01 |
Family
ID=38256222
Family Applications (4)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102143814A TWI480886B (zh) | 2006-01-07 | 2007-01-03 | 半導體裝置，和具有該半導體裝置的顯示裝置和電子裝置 |
| TW096100222A TWI425522B (zh) | 2006-01-07 | 2007-01-03 | 半導體裝置，和具有該半導體裝置的顯示裝置和電子裝置 |
| TW102143761A TWI483267B (zh) | 2006-01-07 | 2007-01-03 | 半導體裝置，和具有該半導體裝置的顯示裝置和電子裝置 |
| TW104105029A TWI517178B (zh) | 2006-01-07 | 2007-01-03 | 半導體裝置，和具有該半導體裝置的顯示裝置和電子裝置 |
Family Applications Before (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102143814A TWI480886B (zh) | 2006-01-07 | 2007-01-03 | 半導體裝置，和具有該半導體裝置的顯示裝置和電子裝置 |
| TW096100222A TWI425522B (zh) | 2006-01-07 | 2007-01-03 | 半導體裝置，和具有該半導體裝置的顯示裝置和電子裝置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW104105029A TWI517178B (zh) | 2006-01-07 | 2007-01-03 | 半導體裝置，和具有該半導體裝置的顯示裝置和電子裝置 |
Country Status (5)
| Country | Link |
|---|---|
| US (6) | US8742811B2 (zh) |
| JP (6) | JP5371158B2 (zh) |
| KR (2) | KR101437086B1 (zh) |
| TW (4) | TWI480886B (zh) |
| WO (1) | WO2007080813A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI500015B (zh) * | 2014-06-20 | 2015-09-11 | Au Optronics Corp | 雙向選擇電路、應用此雙向選擇電路的閘極驅動器與測試電路 |
| US9697909B2 (en) | 2014-11-19 | 2017-07-04 | Au Optronics Corp. | Shift register |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101437086B1 (ko) * | 2006-01-07 | 2014-09-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치와, 이 반도체장치를 구비한 표시장치 및 전자기기 |
| US8330492B2 (en) | 2006-06-02 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| US8106400B2 (en) * | 2008-10-24 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| CN102386236B (zh) | 2008-10-24 | 2016-02-10 | 株式会社半导体能源研究所 | 半导体器件和用于制造该半导体器件的方法 |
| KR101432764B1 (ko) * | 2008-11-13 | 2014-08-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치의 제조방법 |
| US8232947B2 (en) | 2008-11-14 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR101618913B1 (ko) | 2008-11-28 | 2016-05-09 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 및 표시 장치를 포함하는 전자 장치 |
| TWI792068B (zh) | 2009-01-16 | 2023-02-11 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置及其電子裝置 |
| US9741309B2 (en) * | 2009-01-22 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving display device including first to fourth switches |
| US8872751B2 (en) | 2009-03-26 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having interconnected transistors and electronic device including the same |
| KR101752640B1 (ko) | 2009-03-27 | 2017-06-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| KR101476817B1 (ko) | 2009-07-03 | 2014-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터를 갖는 표시 장치 및 그 제작 방법 |
| TWI718565B (zh) | 2009-09-10 | 2021-02-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置和顯示裝置 |
| CN102024410B (zh) | 2009-09-16 | 2014-10-22 | 株式会社半导体能源研究所 | 半导体装置及电子设备 |
| WO2011068017A1 (en) | 2009-12-04 | 2011-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device including the same |
| WO2011070929A1 (en) | 2009-12-11 | 2011-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| CN102783030B (zh) | 2010-03-02 | 2016-01-13 | 株式会社半导体能源研究所 | 脉冲信号输出电路和移位寄存器 |
| JP5587221B2 (ja) * | 2011-02-15 | 2014-09-10 | 株式会社日立製作所 | 半導体装置 |
| US9070776B2 (en) | 2011-04-15 | 2015-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| TWI562156B (en) | 2011-05-13 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| KR101952570B1 (ko) | 2011-05-13 | 2019-02-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US8878589B2 (en) * | 2011-06-30 | 2014-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| TWI805306B (zh) * | 2011-08-29 | 2023-06-11 | 日商半導體能源研究所股份有限公司 | 半導體裝置 |
| KR101891590B1 (ko) * | 2011-09-01 | 2018-08-27 | 삼성디스플레이 주식회사 | 게이트 구동회로, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법 |
| US8736315B2 (en) * | 2011-09-30 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6099372B2 (ja) * | 2011-12-05 | 2017-03-22 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
| JP2013130802A (ja) | 2011-12-22 | 2013-07-04 | Semiconductor Energy Lab Co Ltd | 半導体装置、画像表示装置、記憶装置、及び電子機器 |
| US8994439B2 (en) | 2012-04-19 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, image display device, storage device, and electronic device |
| KR101939233B1 (ko) * | 2012-05-11 | 2019-04-10 | 엘지디스플레이 주식회사 | 영상표시장치 및 그 구동방법 |
| CN104285177B (zh) * | 2012-05-16 | 2017-10-27 | 夏普株式会社 | 液晶显示器 |
| US9742378B2 (en) | 2012-06-29 | 2017-08-22 | Semiconductor Energy Laboratory Co., Ltd. | Pulse output circuit and semiconductor device |
| US8847634B1 (en) * | 2013-05-04 | 2014-09-30 | Texas Instruments Incorporated | High-speed unity-gain input buffer having improved linearity and stability with a low supply voltage |
| KR102081910B1 (ko) * | 2013-06-12 | 2020-02-27 | 삼성디스플레이 주식회사 | 커패시터, 커패시터를 포함하는 구동 회로, 및 구동 회로를 포함하는 표시 장치 |
| CN103927996B (zh) * | 2013-06-26 | 2016-12-28 | 上海中航光电子有限公司 | 移位寄存器、栅极驱动电路及显示装置 |
| TW201503156A (zh) | 2013-07-15 | 2015-01-16 | Zhi-Cheng Xiao | 不需要感測放大器的半導體記憶體 |
| TWI646782B (zh) * | 2014-04-11 | 2019-01-01 | 日商半導體能源研究所股份有限公司 | 保持電路、保持電路的驅動方法以及包括保持電路的半導體裝置 |
| US10199006B2 (en) * | 2014-04-24 | 2019-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display module, and electronic device |
| US9735614B2 (en) * | 2014-05-18 | 2017-08-15 | Nxp Usa, Inc. | Supply-switching system |
| KR102397388B1 (ko) * | 2014-07-24 | 2022-05-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 표시 모듈 및 전자 기기 |
| KR102230370B1 (ko) * | 2014-08-06 | 2021-03-23 | 엘지디스플레이 주식회사 | 표시장치 |
| JP6521794B2 (ja) | 2014-09-03 | 2019-05-29 | 株式会社半導体エネルギー研究所 | 半導体装置、及び電子機器 |
| CN104282279B (zh) * | 2014-09-28 | 2016-09-28 | 京东方科技集团股份有限公司 | 移位寄存器单元、移位寄存器、栅极驱动电路和显示装置 |
| DE102015208273A1 (de) * | 2015-05-05 | 2016-11-10 | Siemens Aktiengesellschaft | Verfahren und Vorrichtung zum Anzeigen eines Prozessgeschehens zumindest einer Eisenbahnsicherungseinrichtung sowie Eisenbahnsicherungssystem mit einer derartigen Vorrichtung |
| US9666606B2 (en) * | 2015-08-21 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| JP6527436B2 (ja) * | 2015-09-24 | 2019-06-05 | ルネサスエレクトロニクス株式会社 | 電子装置 |
| US10297331B2 (en) | 2015-10-30 | 2019-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| KR101888911B1 (ko) | 2015-12-02 | 2018-08-17 | 엘지디스플레이 주식회사 | 표시장치 및 그 표시장치로 전압을 공급하는 인쇄회로보드 |
| CN105632446B (zh) * | 2016-03-30 | 2019-10-18 | 京东方科技集团股份有限公司 | Goa单元及其驱动方法、goa电路、显示装置 |
| KR102511947B1 (ko) * | 2016-06-17 | 2023-03-21 | 삼성디스플레이 주식회사 | 스테이지 및 이를 이용한 유기전계발광 표시장치 |
| CN105976786B (zh) * | 2016-07-21 | 2018-04-20 | 京东方科技集团股份有限公司 | 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置 |
| TWI625847B (zh) * | 2016-09-09 | 2018-06-01 | 友達光電股份有限公司 | 畫素結構及其製作方法 |
| JP6841099B2 (ja) * | 2017-03-15 | 2021-03-10 | セイコーエプソン株式会社 | 半導体装置、発光制御回路、及び、電子機器 |
| JP6904769B2 (ja) * | 2017-04-20 | 2021-07-21 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN107402464B (zh) * | 2017-07-21 | 2019-12-24 | 惠科股份有限公司 | 一种静电放电电路和显示面板 |
| CN110808015B (zh) * | 2018-03-30 | 2021-10-22 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路、显示装置以及驱动方法 |
| CN109192171A (zh) | 2018-10-24 | 2019-01-11 | 京东方科技集团股份有限公司 | 移位寄存器单元及驱动方法、栅极驱动电路、显示装置 |
| JP7289850B2 (ja) * | 2018-11-02 | 2023-06-12 | 株式会社半導体エネルギー研究所 | 半導体装置、電子機器 |
| KR102633064B1 (ko) | 2018-11-12 | 2024-02-06 | 삼성디스플레이 주식회사 | 스테이지 및 이를 포함하는 발광 제어 구동부 |
| WO2020161552A1 (ja) | 2019-02-05 | 2020-08-13 | 株式会社半導体エネルギー研究所 | 表示装置および電子機器 |
| TW202110778A (zh) | 2019-06-14 | 2021-03-16 | 日商半導體能源研究所股份有限公司 | 發光器件、發光裝置、電子裝置及照明設備 |
| EP4064263A4 (en) | 2019-11-20 | 2023-03-08 | BOE Technology Group Co., Ltd. | DISPLAY SUBSTRATE AND METHOD FOR PRODUCTION THEREOF, AND DISPLAY DEVICE |
| CN111369948B (zh) * | 2020-03-30 | 2022-02-15 | 昆山国显光电有限公司 | 移位寄存单元及其控制方法、栅极驱动电路和显示装置 |
| TWI730722B (zh) * | 2020-04-14 | 2021-06-11 | 友達光電股份有限公司 | 驅動裝置與顯示裝置 |
| CN111796463B (zh) * | 2020-07-13 | 2023-11-28 | Tcl华星光电技术有限公司 | 显示模组 |
Family Cites Families (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3506851A (en) * | 1966-12-14 | 1970-04-14 | North American Rockwell | Field effect transistor driver using capacitor feedback |
| JPS58182196A (ja) * | 1982-04-19 | 1983-10-25 | Sony Corp | 信号伝送回路 |
| JP3189990B2 (ja) | 1991-09-27 | 2001-07-16 | キヤノン株式会社 | 電子回路装置 |
| US5612563A (en) * | 1992-03-02 | 1997-03-18 | Motorola Inc. | Vertically stacked vertical transistors used to form vertical logic gate structures |
| JP2770647B2 (ja) * | 1992-05-07 | 1998-07-02 | 日本電気株式会社 | 電子ディスプレイデバイス駆動回路用出力回路 |
| US5410583A (en) | 1993-10-28 | 1995-04-25 | Rca Thomson Licensing Corporation | Shift register useful as a select line scanner for a liquid crystal display |
| US5712653A (en) * | 1993-12-27 | 1998-01-27 | Sharp Kabushiki Kaisha | Image display scanning circuit with outputs from sequentially switched pulse signals |
| US5467026A (en) * | 1994-01-18 | 1995-11-14 | Hewlett-Packard Company | Pseudo-NMOS logic circuits with negligible static current during quiescent current testing |
| FR2720185B1 (fr) | 1994-05-17 | 1996-07-05 | Thomson Lcd | Registre à décalage utilisant des transistors M.I.S. de même polarité. |
| US5949398A (en) * | 1996-04-12 | 1999-09-07 | Thomson Multimedia S.A. | Select line driver for a display matrix with toggling backplane |
| KR100242244B1 (ko) * | 1997-08-09 | 2000-02-01 | 구본준 | 스캐닝 회로 |
| KR100438525B1 (ko) | 1999-02-09 | 2004-07-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 회로 |
| FR2787913B1 (fr) | 1998-10-21 | 2004-08-27 | Lg Philips Lcd Co Ltd | Registre a decalage |
| KR100281336B1 (ko) | 1998-10-21 | 2001-03-02 | 구본준 | 쉬프트 레지스터 회로 |
| TW543206B (en) | 1999-06-28 | 2003-07-21 | Semiconductor Energy Lab | EL display device and electronic device |
| JP4666722B2 (ja) | 1999-06-28 | 2011-04-06 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置及び電子装置 |
| TW538400B (en) * | 1999-11-01 | 2003-06-21 | Sharp Kk | Shift register and image display device |
| US6611248B2 (en) | 2000-05-31 | 2003-08-26 | Casio Computer Co., Ltd. | Shift register and electronic apparatus |
| JP3873165B2 (ja) | 2000-06-06 | 2007-01-24 | カシオ計算機株式会社 | シフトレジスタ及び電子装置 |
| KR100752602B1 (ko) * | 2001-02-13 | 2007-08-29 | 삼성전자주식회사 | 쉬프트 레지스터와, 이를 이용한 액정 표시 장치 |
| TW525139B (en) | 2001-02-13 | 2003-03-21 | Samsung Electronics Co Ltd | Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof |
| JP4761643B2 (ja) | 2001-04-13 | 2011-08-31 | 東芝モバイルディスプレイ株式会社 | シフトレジスタ、駆動回路、電極基板及び平面表示装置 |
| JP4785271B2 (ja) | 2001-04-27 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| JP4439761B2 (ja) | 2001-05-11 | 2010-03-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置、電子機器 |
| TW582005B (en) | 2001-05-29 | 2004-04-01 | Semiconductor Energy Lab | Pulse output circuit, shift register, and display device |
| US6788108B2 (en) | 2001-07-30 | 2004-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP4887585B2 (ja) | 2001-08-24 | 2012-02-29 | パナソニック株式会社 | 表示パネルおよびそれを用いた情報表示装置 |
| US20030052848A1 (en) | 2001-09-20 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd | Signal transmission circuit, solid-state imaging device, camera and liquid crystal display |
| JP3699674B2 (ja) * | 2001-11-28 | 2005-09-28 | 松下電器産業株式会社 | 信号伝送回路、固体撮像装置、カメラおよび表示装置 |
| JP4302535B2 (ja) * | 2002-04-08 | 2009-07-29 | サムスン エレクトロニクス カンパニー リミテッド | ゲート駆動回路及びこれを有する液晶表示装置 |
| TWI298478B (en) * | 2002-06-15 | 2008-07-01 | Samsung Electronics Co Ltd | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register |
| JP2006054499A (ja) * | 2002-07-09 | 2006-02-23 | Renesas Technology Corp | 半導体集積回路装置及びそれを用いた半導体システム |
| TW564429B (en) * | 2002-08-08 | 2003-12-01 | Au Optronics Corp | Shift register circuit |
| TWI282081B (en) * | 2002-08-13 | 2007-06-01 | Au Optronics Corp | Shift register circuit |
| JP3764135B2 (ja) * | 2002-10-31 | 2006-04-05 | Ｎｅｃエレクトロニクス株式会社 | レベルシフタ |
| JP4339103B2 (ja) | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| JP4425547B2 (ja) * | 2003-01-17 | 2010-03-03 | 株式会社半導体エネルギー研究所 | パルス出力回路、シフトレジスタ、および電子機器 |
| KR100917009B1 (ko) | 2003-02-10 | 2009-09-10 | 삼성전자주식회사 | 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터 |
| KR100490623B1 (ko) * | 2003-02-24 | 2005-05-17 | 삼성에스디아이 주식회사 | 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치 |
| WO2004079910A1 (ja) * | 2003-03-07 | 2004-09-16 | Sumitomo Electric Industries Ltd. | 電界放射型微小電子エミッタを用いた論理演算素子および論理演算回路 |
| US7369111B2 (en) * | 2003-04-29 | 2008-05-06 | Samsung Electronics Co., Ltd. | Gate driving circuit and display apparatus having the same |
| KR100913303B1 (ko) * | 2003-05-06 | 2009-08-26 | 삼성전자주식회사 | 액정표시장치 |
| CN100353459C (zh) * | 2003-06-04 | 2007-12-05 | 友达光电股份有限公司 | 移位寄存电路 |
| JP4043409B2 (ja) * | 2003-06-17 | 2008-02-06 | 三菱電機株式会社 | レベル変換回路 |
| KR20050079718A (ko) | 2004-02-06 | 2005-08-11 | 삼성전자주식회사 | 시프트 레지스터와 이를 갖는 표시 장치 |
| KR101032945B1 (ko) * | 2004-03-12 | 2011-05-09 | 삼성전자주식회사 | 시프트 레지스터 및 이를 포함하는 표시 장치 |
| JP2005285168A (ja) | 2004-03-29 | 2005-10-13 | Alps Electric Co Ltd | シフトレジスタ及びそれを用いた液晶駆動回路 |
| KR101023726B1 (ko) * | 2004-03-31 | 2011-03-25 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| US8605027B2 (en) | 2004-06-30 | 2013-12-10 | Samsung Display Co., Ltd. | Shift register, display device having the same and method of driving the same |
| JP2006091845A (ja) * | 2004-08-27 | 2006-04-06 | Seiko Epson Corp | 電気光学装置用駆動回路及びその駆動方法、並びに電気光学装置及び電子機器 |
| KR101137880B1 (ko) * | 2004-12-31 | 2012-04-20 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 그 구동 방법 |
| KR101107703B1 (ko) * | 2005-05-26 | 2012-01-25 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
| US7203264B2 (en) * | 2005-06-28 | 2007-04-10 | Wintek Corporation | High-stability shift circuit using amorphous silicon thin film transistors |
| KR100624114B1 (ko) * | 2005-08-01 | 2006-09-15 | 삼성에스디아이 주식회사 | 유기전계발광장치의 주사구동장치 |
| JP5132884B2 (ja) * | 2005-12-28 | 2013-01-30 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
| JP5164383B2 (ja) * | 2006-01-07 | 2013-03-21 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 |
| KR101437086B1 (ko) * | 2006-01-07 | 2014-09-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치와, 이 반도체장치를 구비한 표시장치 및 전자기기 |
| US8330492B2 (en) * | 2006-06-02 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device |
| KR100748360B1 (ko) * | 2006-08-08 | 2007-08-09 | 삼성에스디아이 주식회사 | 논리 게이트 및 이를 이용한 주사 구동부와 유기전계발광표시장치 |
| KR100748358B1 (ko) * | 2006-08-08 | 2007-08-09 | 삼성에스디아이 주식회사 | 논리 게이트 및 이를 이용한 주사 구동부와 유기전계발광표시장치 |
| JP5079301B2 (ja) * | 2006-10-26 | 2012-11-21 | 三菱電機株式会社 | シフトレジスタ回路およびそれを備える画像表示装置 |
-
2006
- 2006-12-26 KR KR1020137024994A patent/KR101437086B1/ko active IP Right Grant
- 2006-12-26 WO PCT/JP2006/326348 patent/WO2007080813A1/en active Application Filing
- 2006-12-26 KR KR1020087018781A patent/KR101424794B1/ko active IP Right Grant
-
2007
- 2007-01-03 TW TW102143814A patent/TWI480886B/zh active
- 2007-01-03 TW TW096100222A patent/TWI425522B/zh active
- 2007-01-03 TW TW102143761A patent/TWI483267B/zh active
- 2007-01-03 TW TW104105029A patent/TWI517178B/zh active
- 2007-01-04 US US11/649,876 patent/US8742811B2/en active Active
-
2012
- 2012-04-02 JP JP2012083448A patent/JP5371158B2/ja active Active
- 2012-08-29 JP JP2012188696A patent/JP5634457B2/ja active Active
-
2013
- 2013-08-08 JP JP2013164725A patent/JP5371161B1/ja active Active
- 2013-09-13 JP JP2013190249A patent/JP5629811B2/ja active Active
- 2013-12-30 US US14/143,535 patent/US9406699B2/en active Active
-
2014
- 2014-03-27 JP JP2014066054A patent/JP5712310B2/ja active Active
-
2015
- 2015-01-08 JP JP2015001970A patent/JP5808508B2/ja active Active
-
2016
- 2016-07-28 US US15/222,378 patent/US10325932B2/en active Active
-
2019
- 2019-06-13 US US16/440,528 patent/US11133335B2/en active Active
-
2021
- 2021-09-16 US US17/476,748 patent/US11563037B2/en active Active
-
2022
- 2022-12-13 US US18/080,096 patent/US12027532B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI500015B (zh) * | 2014-06-20 | 2015-09-11 | Au Optronics Corp | 雙向選擇電路、應用此雙向選擇電路的閘極驅動器與測試電路 |
| US9697909B2 (en) | 2014-11-19 | 2017-07-04 | Au Optronics Corp. | Shift register |
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI517178B (zh) | 半導體裝置，和具有該半導體裝置的顯示裝置和電子裝置 | |
| JP5164383B2 (ja) | 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器 | |
| TWI814595B (zh) | 半導體裝置、顯示裝置、及電子裝置 | |
| US9972647B2 (en) | Display device having pixel including transistors | |
| KR101307164B1 (ko) | 디스플레이 장치 및 전자 장치 |