CN111369948B - 移位寄存单元及其控制方法、栅极驱动电路和显示装置 - Google Patents
移位寄存单元及其控制方法、栅极驱动电路和显示装置 Download PDFInfo
- Publication number
- CN111369948B CN111369948B CN202010238652.4A CN202010238652A CN111369948B CN 111369948 B CN111369948 B CN 111369948B CN 202010238652 A CN202010238652 A CN 202010238652A CN 111369948 B CN111369948 B CN 111369948B
- Authority
- CN
- China
- Prior art keywords
- signal
- transistor
- terminal
- shift register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Abstract
本申请提供一种移位寄存单元及其控制方法、栅极驱动电路和显示装置。本申请实现了移位寄存单元的移位输出功能,且移位寄存单元的高电平输出不会随着信号的变化而发生变化,确保了移位寄存器高电平的稳定输出,消除了工艺波动和/或屏体温度升高而导致晶体管漏电增加的现象,解决了由于晶体管漏电增加而导致晶体管输出异常的问题,提高了移位寄存器输出的稳定性能,避免了由于晶体管输出异常而导致显示装置出现闪屏的问题,有利于提升显示装置的画面显示品质,达到高品质视觉效果的实际需求,为用户提供了较佳的视觉体验。
Description
技术领域
本申请涉及显示技术领域,尤其涉及一种移位寄存单元及其控制方法、栅极驱动电路和显示装置。
背景技术
在有源矩阵有机发光二极体面板(active-matrix organic light-emittingdiode,AMOLED)中,有机发光二极管(organic light emitting diode,OLED)由于重量轻、体积小、能耗低等优点已广泛应用于各种显示装置中。
然而,由于工艺波动和/或屏体温度升高会导致晶体管漏电增加,因此,晶体管的阈值电压偏大而导致晶体管正偏,引起晶体管输出异常而造成显示装置出现闪屏的问题,使得显示装置的视觉效果差,严重影响用户的视觉体验。
发明内容
本申请提供一种移位寄存单元及其控制方法、栅极驱动电路和显示装置,以解决问题。
第一方面,本申请提供一种移位寄存单元,包括:
第一晶体管由第一时钟信号端输入的信号控制,用于将输入信号端输入的信号传递至第一节点;
第二晶体管由输入信号端输入的信号控制,用于将第一电压信号端输入的信号传递至第二节点;
第三晶体管由所述第二节点的电位信号控制,用于将第一时钟信号端输入的信号传递至第三节点;
第一电容的第一端用于输入所述第二节点的电位信号,所述第一电容的第二端用于输入所述第一时钟信号端输入的信号;
第四晶体管由所述第一节点的电位信号控制,用于将所述第一电压信号端输入的信号传递至所述第三节点;
第五晶体管由所述第三节点的电位信号控制,用于将所述第一电压信号端输入的信号传递至输出信号端;
第三电容的第一端用于输入所述第三节点的电位信号,所述第三电容的第二端用于输入所述第一电压信号端输入的信号;
第六晶体管由第四节点的电位信号控制,用于将第二时钟信号端输入的信号传递至所述输出信号端,所述第四节点与所述第一节点连接;
第二电容的第一端用于输入所述第四节点的电位信号,所述第二电容的第二端用于输出所述输出信号端输入的信号;
第八晶体管由所述第二时钟信号端输入的信号控制,用于将所述第一电压信号端输入的信号传递至所述第二节点。
可选地,所述第一晶体管的栅极与所述第一时钟信号端连接,所述第一晶体管的第一极与所述输入信号端连接,所述第一晶体管的第二极分别与所述第四晶体管的栅极、所述第二电容的第一端和所述第六晶体管的栅极连接;
所述第二晶体管的栅极与所述输入信号端连接,所述第二晶体管的第一极与所述第一电压信号端连接,所述第二晶体管的第二极分别与所述第三晶体管的栅极、所述第一电容第一端和所述第八晶体管的第一极连接;
所述第三晶体管的第一极和所述第一电容的第二端均与所述第一时钟信号端连接,所述第三晶体管的第二极、所述第四晶体管的第一极、所述第五晶体管的栅极和所述第三电容的第一端均连接,所述第四晶体管的第二极与所述第一电压信号端连接,所述第三电容的第二端和所述第五晶体管的第一极均与所述第一电压信号端连接,所述第五晶体管的第二极、所述第二电容的第二端和所述第六晶体管的第一极均与所述输出信号端连接,所述第六晶体管的第二极与所述第二时钟信号端连接。
可选地,所述移位寄存单元还包括:第七晶体管由第二电压信号端输入的信号控制,用于将所述第一节点的电位信号传递至第四节点。
可选地,所述第七晶体管的栅极与所述第二电压信号端连接,所述第七晶体管的第一极分别与所述第一晶体管的第二极和所述第四晶体管的栅极连接,所述第七晶体管的第二极分别与所述第二电容的第一端和所述第六晶体管的栅极连接。
第二方面,本申请提供一种移位寄存单元的控制方法,应用于第一方面及第一方面实施例中的移位寄存单元;
所述方法包括:
在第一阶段,向所述输入信号端提供所述第一电压信号端的第一电平信号,向所述第二时钟信号端提供给所述第二电压信号端的第二电平信号,向所述第一时钟信号端提供所述第二电平信号,所述输出信号端输出所述第一电平信号;
在第二阶段,先向所述输入信号端和所述第一时钟信号端均提供所述第二电平信号,向所述第二时钟信号端提供所述第一电平信号,所述输出信号端输出所述第一电平信号,再向所述输入信号端和所述第一时钟信号端提供所述第一电平信号,向所述第二时钟信号端提供所述第二电平信号,所述输出信号端输出所述第二电平信号,所述输出信号端所输出的第二电平信号的脉宽与向所述输入信号端提供的第二电平信号的脉宽相等;
在第三阶段,向所述输入信号端提供所述第一电平信号,向所述第一时钟信号端提供所述第二电平信号,所述输出信号端输出所述第一电平信号。
第三方面,本申请提供一种移位寄存单元,包括:
第一晶体管由时钟信号端输入的信号控制,用于将输入信号端输入的信号传递至第一节点;
第二晶体管由所述时钟信号端输入的信号控制,用于将第一电压信号端输入的信号传递至第二节点;
第四晶体管由所述第一节点的电位信号控制,用于将所述第一电压信号端输入的信号传递至所述第二节点;
第五晶体管由所述第二节点的电位信号控制,用于将所述第一电压信号端输入的信号传递至输出信号端;
第一电容的第一端用于输入所述第二节点的电位信号,所述第一电容的第二端用于输入所述第一电压信号端输入的信号;
第六晶体管由第三节点的电位信号控制,用于将第二电压信号端输入的信号传递至所述输出信号端,所述第三节点与所述第一节点连接;
第二电容的第一端用于输入所述第三节点的电位信号,所述第二电容的第二端用于输出所述输出信号端输入的信号。
可选地,所述第一晶体管的栅极与所述时钟信号端连接,所述第一晶体管的第一极与所述输入信号端连接,所述第一晶体管的第二极分别与所述第四晶体管的栅极、所述第二电容的第一端和所述第六晶体管的栅极连接;
所述第二晶体管的栅极与所述时钟信号端连接,所述第二晶体管的第一极与所述第二电压信号端连接,所述第二晶体管的第二极分别与所述第四晶体管的第一极、所述第五晶体管的栅极和所述第一电容的第一端连接,所述第四晶体管的第二极与所述第一电压信号端连接,所述第五晶体管的第一极和所述第一电容的第二端均与所述第一电压信号端连接,所述第五晶体管的第二极、所述第二电容的第二端和所述第六晶体管的第一极均与所述输出信号端连接,所述第六晶体管的第二极与所述第二电压信号端连接。
可选地,所述移位寄存单元还包括:第三晶体管由所述第二电压信号端输入的信号控制,用于将所述第二晶体管输出的信号传递至所述第二节点。
可选地,所述第三晶体管的栅极与所述第二电压信号端连接,所述第三晶体管的第一极与所述第一晶体管的第一极连接,所述第三晶体管的第二极分别与所述第四晶体管的第一极、所述第五晶体管的栅极和所述第一电容的第一端连接。
可选地,所述移位寄存单元还包括:第七晶体管由所述第二电压信号端输入的信号控制,用于将所述第一节点的电位信号传递至第三节点。
可选地,所述第七晶体管的栅极与所述第二电压信号端连接,所述第七晶体管的第一极分别与所述第一晶体管的第二极和所述第四晶体管的栅极连接,所述第七晶体管的第二极分别与所述第二电容的第一端和所述第六晶体管的栅极连接。
第四方面,本申请提供一种移位寄存单元的控制方法,应用于第三方面及第三方面实施例中的移位寄存单元;
所述方法包括:
在第一阶段,向所述输入信号端提供所述第一电压信号端的第一电平信号,向所述时钟信号端提供给所述第二电压信号端的第二电平信号,所述输出信号端输出所述第一电平信号;
在第二阶段,向所述输入信号端提供所述第二电平信号,先向所述时钟信号端提供所述第一电平信号,所述输出信号端输出所述第一电平信号,再向所述时钟信号端提供所述第二电平信号,所述输出信号端输出所述第二电平信号,所述输出信号端所输出的第二电平信号的脉宽与向所述输入信号端提供的第二电平信号的脉宽相等;
在第三阶段,向所述输入信号端提供所述第一电平信号,向所述时钟信号端提供所述第二电平信号,所述输出信号端输出所述第一电平信号。
第五方面,本申请提供一种栅极驱动电路,其特征在于,包括:
M个级联的第一方面及第一方面实施例中的移位寄存单元,M为正整数;第一级移位寄存单元的输入信号端与起始信号端连接,第i级移位寄存单元的输入信号端与第i-1级移位寄存器单元的输出信号端连接,i取遍大于等于2且小于等于M的正整数;和/或,
N个级联的第三方面及第三方面实施例中的移位寄存单元,N为正整数;第一级移位寄存单元的输入信号端与起始信号端连接,第j级移位寄存单元的输入信号端与第j-1级移位寄存器单元的输出信号端连接,j取遍大于等于2且小于等于N的正整数。
第六方面,本申请提供一种显示装置,包括:第五方面及第五方面实施例中的栅极驱动电路。
本申请提供的移位寄存单元及其控制方法、栅极驱动电路和显示装置,实现了移位寄存单元的移位输出功能,且移位寄存单元的高电平输出不会随着信号的变化而发生变化,确保了移位寄存器高电平的稳定输出,消除了工艺波动和/或屏体温度升高而导致晶体管漏电增加的现象,解决了由于晶体管漏电增加而导致晶体管输出异常的问题,提高了移位寄存器输出的稳定性能,避免了由于晶体管输出异常而导致显示装置出现闪屏的问题,有利于提升显示装置的画面显示品质,达到高品质视觉效果的实际需求,为用户提供了较佳的视觉体验。
附图说明
为了更清楚地说明本申请或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为一种现有的移位寄存单元的结构示意图;
图2为图1中的移位寄存单元的时序图;
图3为本申请一实施例提供的移位寄存单元的结构示意图;
图4为本申请一实施例提供的移位寄存单元的控制方法的流程示意图;
图5为本申请一实施例提供的移位寄存单元的时序图;
图6为本申请一实施例提供的移位寄存单元的结构示意图;
图7为本申请一实施例提供的移位寄存单元的控制方法的流程示意图;
图8为本申请一实施例提供的移位寄存单元的时序图;
图9为本申请一实施例提供的栅极驱动电路的结构示意图;
图10为本申请一实施例提供的栅极驱动电路的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合本申请中的附图,对本申请中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请中,“至少一个”是指一个或者多个,“多个”是指两个或两个以上。“和/或”,描述关联对象的关联关系,表示可以存在三种关系,例如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B的情况,其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达,是指的这些项中的任意组合,包括单项(个)或复数项(个)的任意组合。例如,单独a,单独b或单独c中的至少一项(个),可以表示:单独a,单独b,单独c,组合a和b,组合a和c,组合b和c,或组合a、b和c,其中a,b,c可以是单个,也可以是多个。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性。
图1示出了一种现有的移位寄存单元的结构示意图。如图1所示,现有的移位寄存单元包括:两个第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第十七晶体管M17、第十八晶体管M18、第十一电容C11和第十二电容C12。图2示出了图1所示移位寄存单元的时序图。如图2所示,在T1阶段,移位寄存单元输出第一电平;在T2阶段,移位寄存单元输出第二电平;在T3阶段,移位寄存单元输出第一电平;其中第一电平的幅值小于第二电平的幅值,从而实现了移位寄存单元的移位输出。
然而,随着工艺波动和/或屏体温度的不断升高,第十四晶体管M14容易发生漏电现象。当第十四晶体管M14发生漏电现象时,导致第十六晶体管M16的栅极上的电压增大,以及第十三晶体管M13的栅极上的电压增大。由于当第二时钟信号CLK2被提供的信号由第二电平变为第一电平(即高电平变为低电平)会拉动第十七晶体管M17的栅极上的节点电位,而第十三晶体管M13未能完全开启导致第一电偶无法快速置高第十七晶体管17的栅极上的节点电位,因此,第十七晶体管M17的栅极会发生漏电现象,引起移位寄存单元输出如图2所示的第三电平,其中第三电平的幅值略小于第一电平的幅值(图2中第一电平、第二电平和第三电平均未进行示意),从而无法确保移位寄存单元稳定输出第一电平,导致包含有移位寄存单元的显示装置出现闪屏的问题,造成了用户不良的视觉体验,降低了显示装置的竞争力。
为了上述问题,本申请提供一种移位寄存单元及其控制方法、栅极驱动电路和显示装置,消除了工艺波动和/或屏体温度升高而导致晶体管漏电增加的现象,解决了由于晶体管漏电增加而导致晶体管输出异常的问题,提高了晶体管输出的稳定性能,避免了由于晶体管输出异常而导致显示装置出现闪屏的问题,有利于提升显示装置的画面显示品质,达到高品质视觉效果的实际需求,为用户提供了较佳的视觉体验。
下面,通过实施例一和实施例二,对本申请的移位寄存单元的具体结构进行详细说明。
实施例一
图3为本申请一实施例提供的移位寄存单元的结构示意图。如图3所示,本申请的移位寄存单元可以包括:
第一晶体管M1由第一时钟信号端CLK1输入的信号控制,用于将输入信号端IN输入的信号传递至第一节点N1。
第二晶体管M2由输入信号端IN输入的信号控制,用于将第一电压信号端VGH输入的信号传递至第二节点N2。
第三晶体管M3由第二节点N2的电位信号控制,用于将第一时钟信号端CLK1输入的信号传递至第三节点N3。
第一电容C1的第一端用于输入第二节点N2的电位信号,第一电容C1的第二端用于输入第一时钟信号端CLK1输入的信号。
第四晶体管M4由第一节点N1的电位信号控制,用于将第一电压信号端VGH输入的信号传递至第三节点N3。
第五晶体管M5由第三节点N3的电位信号控制,用于将第一电压信号端VGH输入的信号传递至输出信号端OUT。
第三电容C3的第一端用于输入第三节点N3的电位信号,第三电容C3的第二端用于输入第一电压信号端VGH输入的信号。
第六晶体管M6由第四节点N4的电位信号控制,用于将第二时钟信号端CLK2输入的信号传递至输出信号端OUT,第四节点N4与第一节点N1连接。
第二电容C2的第一端用于输入第四节点N4的电位信号,第二电容C2的第二端用于输出输出信号端OUT输入的信号。
第八晶体管M8由第二时钟信号端CLK2输入的信号控制,用于将第一电压信号端VGH输入的信号传递至第二节点N2。
需要说明的是,上述提及的晶体管可以薄膜晶体管(Thin Film Transistor,TFT),如P型TFT和N型TFT,或者金属氧化物半导体场效应管(Metal Oxide ScmiconductorMOS)晶体管,如PMOS晶体管和NMOS晶体管,本申请对此不做限定。
可选地,第一晶体管M1的栅极与第一时钟信号端CLK1连接,第一晶体管M1的第一极与输入信号端IN连接,第一晶体管M1的第二极分别与第四晶体管M4的栅极、第二电容C2的第一端和第六晶体管M6的栅极连接。第二晶体管M2的栅极与输入信号端IN连接,第二晶体管M2的第一极与第一电压信号端VGH连接,第二晶体管M2的第二极分别与第三晶体管M3的栅极、第一电容C1第一端和第八晶体管M8的第一极连接。第三晶体管M3的第一极和第一电容C1的第二端均与第一时钟信号端CLK1连接,第三晶体管M3的第二极、第四晶体管M4的第一极、第五晶体管M5的栅极和第三电容C3的第一端均连接,第四晶体管M4的第二极与第一电压信号端VGH连接,第三电容C3的第二端和第五晶体管M5的第一极均与第一电压信号端VGH连接,第五晶体管M5的第二极、第二电容C2的第二端和第六晶体管M6的第一极均与输出信号端OUT连接,第六晶体管M6的第二极与第二时钟信号端CLK2连接。
图4为本申请一实施例提供的移位寄存单元的控制方法的流程示意图。
图5为本申请一实施例提供的移位寄存单元的时序图。为了便于说明,图5中的第一电平信号以高电平为例进行示意,第二电平信号以低电平为例进行示意。
本申请的移位寄存单元的控制方法可以应用于图3所示的移位寄存单元。如图4和图5所示,该方法可以包括依次设置的第一阶段、第二阶段和第三阶段这三个阶段。
S101、在第一阶段,向输入信号端提供第一电压信号端的第一电平信号,向第二时钟信号端提供给第二电压信号端的第二电平信号,向第一时钟信号端提供第二电平信号,输出信号端输出第一电平信号。
在第一阶段,输入信号端IN被提供的信号为第一电平信号,当第二时钟信号端CLK2被提供的信号为第二电平信号时,第八晶体管M8导通。从而,在第八晶体管M8提供给第三晶体管M3的栅极初始信号的作用下,第一电平信号通过第二晶体管M2写入到第三晶体管M3的栅极和第一电容C1的第一端,即第二节点N2。待第一时钟信号被提供的信号为第二电平信号时,使得第一晶体管M1导通,第一电平信号通过第一晶体管M1写入到第四晶体管M4的栅极和第六晶体管M6的栅极,使得第四晶体管M4和第六晶体管M6均关断,且通过第一电容C1的耦合作用(受到第一时钟信号被提供的信号由第一电平变为第二电平信号的影响),使得第三晶体管M3和第五晶体管M5均导通,其中,第三电容C3起到稳定第五晶体管M5的栅极和第一极之间的电压的作用。此时,输出信号端OUT输出第一电平信号,且不随着第一时钟信号端CLK1被提供的信号和第二时钟信号端CLK2被提供的信号的变化而发生变化。
S102、在第二阶段,先向输入信号端和第一时钟信号端均提供第二电平信号,向第二时钟信号端提供第一电平信号,输出信号端输出第一电平信号,再向输入信号端和第一时钟信号端提供第一电平信号,向第二时钟信号端提供第二电平信号,输出信号端输出第二电平信号,输出信号端所输出的第二电平信号的脉宽与向输入信号端提供的第二电平信号的脉宽相等。
在第二阶段,输入信号端IN被提供的信号和第一时钟信号端CLK1被提供的信号均为第二电平信号,第二电平信号通过第一晶体管M1写入到第四晶体管M4的栅极,即第一节点N1,使得第四晶体管M4导通,第一电平信号通过第四晶体管M4写入到第五晶体管M5的栅极,使得第五晶体管M5关断,且第二电平信号通过第一晶体管M1还写入到第六晶体管M6的栅极和第二电压的第一端,即第四节点N4。此时,第二时钟信号端CLK2被提供的信号为第一电平信号,使得第六晶体管M6导通,故信号输出端输出第一电平信号。
接着,输入信号端IN被提供的信号和第一时钟信号端CLK1被提供的信号均为第一电平信号,第一电平信号通过第一晶体管M1输入到第四晶体管M4的栅极,即第一节点N1,使得第四晶体管M4关断,此时,第三电容C3起到维持第五晶体管M5的栅极和第一极之间电压不变的作用。且第一电平信号通过第一晶体管M1还写入到第六晶体管M6的栅极和第二电容C2的第二端,即第四节点N4。此时,第二时钟信号端CLK2被提供的信号为第二电平信号,由于第二电容C2的耦合作用(受到第二时钟信号端CLK2被提供的信号由第一电平信号变为第二电平信号),信号输出端开始输出第二电平信号。
其中,输出信号端OUT所输出的第二电平信号的脉宽与输入信号端IN被提供的第二电平信号的脉宽相等,且输出信号端OUT所输出的第二电平信号的起始时刻取决于第二时钟信号端CLK2被提供的第二电平信号的起始时刻。从而,输出信号端OUT所输出的第二电平信号的脉宽可基于输入信号端IN被提供的第二电平信号的脉宽进行调节。
S103、在第三阶段,向输入信号端提供第一电平信号,向第一时钟信号端提供第二电平信号,输出信号端输出第一电平信号。
在第三阶段,输入信号端IN被提供的信号为第一电平信号,第一电平信号通过第二晶体管M2写入到第三晶体管M3的栅极和第一电容C1的第一端,即第二节点N2。待第一时钟信号被提供的信号为第二电平信号时,使得第一晶体管M1导通,第一电平信号通过第一晶体管M1写入到第四晶体管M4的栅极和第六晶体管M6的栅极,使得第四晶体管M4和第六晶体管M6均关断,且通过第一电容C1的耦合作用(受到第一时钟信号被提供的信号由第一电平信号变为第二电平信号的影响),使得第三晶体管M3和第五晶体管M5均导通,其中,第三电容C3启动稳定第五晶体管M5的栅极和第一极之间的电压的作用。此时,输出信号端OUT输出第一电平信号,且不随着第一时钟信号端CLK1被提供的信号和第二时钟信号端CLK2被提供的信号的变化而发生变化。
另外,继续结合图5,在第一阶段之前,本申请的移位寄存单元的控制方法还可以包括初始阶段。可选地,在初始阶段,向输入信号端IN提供第一电平信号,向第一时钟信号端CLK1提供给第一电平信号,向第二时钟信号端CLK2提供第一电平信号,此时,输出信号端OUT输出第一电平信号。这样做有利于移位寄存单元进行后续的移动输出。
本申请提供的移位寄存单元及移位寄存单元的控制方法,通过第一晶体管由第一时钟信号端输入的信号控制,用于将输入信号端输入的信号传递至第一节点;第二晶体管由输入信号端输入的信号控制,用于将第一电压信号端输入的信号传递至第二节点;第三晶体管由第二节点的电位信号控制,用于将第一时钟信号端输入的信号传递至第三节点;第一电容的第一端用于输入第二节点的电位信号,第一电容的第二端用于输入第一时钟信号端输入的信号;第四晶体管由第一节点的电位信号控制,用于将第一电压信号端输入的信号传递至第三节点;第五晶体管由第三节点的电位信号控制,用于将第一电压信号端输入的信号传递至输出信号端;第三电容的第一端用于输入第三节点的电位信号,第三电容的第二端用于输入第一电压信号端输入的信号;第六晶体管由第四节点的电位信号控制,用于将第二时钟信号端输入的信号传递至输出信号端,第四节点与第一节点连接;第二电容的第一端用于输入第四节点的电位信号,第二电容的第二端用于输出输出信号端输入的信号;第八晶体管由第二时钟信号端输入的信号控制,用于将第一电压信号端输入的信号传递至第二节点。基于上述描述内容,在第一阶段,向输入信号端提供第一电压信号端的第一电平信号,向第二时钟信号端提供给第二电压信号端的第二电平信号,向第一时钟信号端提供第二电平信号,输出信号端输出第一电平信号;在第二阶段,先向输入信号端和第一时钟信号端均提供第二电平信号,向第二时钟信号端提供第一电平信号,输出信号端输出第一电平信号,再向输入信号端和第一时钟信号端提供第一电平信号,向第二时钟信号端提供第二电平信号,输出信号端输出第二电平信号,输出信号端所输出的第二电平信号的脉宽与向输入信号端提供的第二电平信号的脉宽相等;在第三阶段,向输入信号端提供第一电平信号,向第一时钟信号端提供第二电平信号,输出信号端输出第一电平信号。从而,实现了移位寄存单元的移位输出功能,且移位寄存单元的高电平输出不会随着信号的变化而发生变化,确保了移位寄存器高电平的稳定输出,消除了工艺波动和/或屏体温度升高而导致晶体管漏电增加的现象,解决了由于晶体管漏电增加而导致晶体管输出异常的问题,提高了移位寄存器输出的稳定性能,避免了由于晶体管输出异常而导致显示装置出现闪屏的问题,有利于提升显示装置的画面显示品质,达到高品质视觉效果的实际需求,为用户提供了较佳的视觉体验。
继续结合图3,本申请的位寄存单元还可以包括:第七晶体管M7由第二电压信号端VGL输入的信号控制,用于将第一节点N1的电位信号传递至第四节点N4。
本申请中,当第一电平信号写入到第六晶体管M6的栅极时,第六晶体管M6的栅极上的第一电平信号可能对移位寄存单元中的其他元器件产生影响。基于此内容,在第一节点N1和第四节点N4之间设置第七晶体管M7,这样做第七晶体管M7可以起到保护移位寄存单元中元器件的作用,提升了移位寄存单元的电路稳定性能。
可选地,第七晶体管M7的栅极与第二电压信号端VGL连接,第七晶体管M7的第一极分别与第一晶体管M1的第二极和第四晶体管M4的栅极连接,第七晶体管M7的第二极分别与第二电容C2的第一端和第六晶体管M6的栅极连接。
实施例二
图6为本申请一实施例提供的栅极驱动电路的结构示意图。如图6所示,本申请的移位寄存单元可以包括:
第一晶体管M1由时钟信号端CLK输入的信号控制,用于将输入信号端IN输入的信号传递至第一节点N1。
第二晶体管M2由时钟信号端CLK输入的信号控制,用于将第一电压信号端VGH输入的信号传递至第二节点N2。
第四晶体管M4由第一节点N1的电位信号控制,用于将第一电压信号端VGH输入的信号传递至第二节点N2。
第五晶体管M5由第二节点N2的电位信号控制,用于将第一电压信号端VGH输入的信号传递至输出信号端OUT。
第一电容C1的第一端用于输入第二节点N2的电位信号,第一电容C1的第二端用于输入第一电压信号端VGH输入的信号。
第六晶体管M6由第三节点N3的电位信号控制,用于将第二电压信号端VGL输入的信号传递至输出信号端OUT,第三节点N3与第一节点N1连接。
第二电容C2的第一端用于输入第三节点N3的电位信号,第二电容C2的第二端用于输出输出信号端OUT输入的信号。
需要说明的是,上述提及的晶体管可以TFT,如P型TFT和N型TFT,或者MOS晶体管,如PMOS晶体管和NMOS晶体管,本申请对此不做限定。
可选地,第一晶体管M1的栅极与时钟信号端CLK连接,第一晶体管M1的第一极与输入信号端IN连接,第一晶体管M1的第二极分别与第四晶体管M4的栅极、第二电容C2的第一端和第六晶体管M6的栅极连接。第二晶体管M2的栅极与时钟信号端CLK连接,第二晶体管M2的第一极与第二电压信号端VGL连接,第二晶体管M2的第二极分别与第四晶体管M4的第一极、第五晶体管M5的栅极和第一电容C1的第一端连接,第四晶体管M4的第二极与第一电压信号端VGH连接,第五晶体管M5的第一极和第一电容C1的第二端均与第一电压信号端VGH连接,第五晶体管M5的第二极、第二电容C2的第二端和第六晶体管M6的第一极均与输出信号端OUT连接,第六晶体管M6的第二极与第二电压信号端VGL连接。
图7为本申请一实施例提供的移位寄存单元的控制方法的流程示意图。
图8为本申请一实施例提供的移位寄存单元的时序图。为了便于说明,图8中的第一电平信号以高电平为例进行示意,第二电平信号以低电平为例进行示意。
本申请的移位寄存单元的控制方法可以应用于图6所示的移位寄存单元。如图7和图8所示,该方法可以包括依次设置的第一阶段、第二阶段和第三阶段这三个阶段。
S201、在第一阶段,向输入信号端提供第一电压信号端的第一电平信号,向时钟信号端提供给第二电压信号端的第二电平信号,输出信号端输出第一电平信号。
在第一阶段,输入信号端IN被提供的信号为第一电平信号,当时钟信号端CLK被提供的信号为第二电平信号时,使得第一晶体管M1导通,第一电平信号通过第一晶体管M1写入到第四晶体管M4的栅极,即第一节点N1,使得第四晶体管M4关断。且第一电平信号通过第一晶体管M1还写入到第六晶体管M6的栅极和第二电容C2的第一端,即第三节点N3,使得第六晶体管M6关断。第二电平信号通过第二晶体管M2写入到第五晶体管M5的栅极和第一电容C1的第一端,即第二节点N2,使得第五晶体管M5导通,其中,第一电容C1启动稳定第五晶体管M5的栅极和第一极之间的电压的作用。此时,输出信号端OUT输出第一电平信号,且不随着时钟信号端CLK被提供的信号的变化而发生变化。
S202、在第二阶段,向输入信号端提供第二电平信号,先向时钟信号端提供第一电平信号,输出信号端输出第一电平信号,再向时钟信号端提供第二电平信号,输出信号端输出第二电平信号,输出信号端所输出的第二电平信号的脉宽与向输入信号端提供的第二电平信号的脉宽相等。
在第二阶段,输入信号端IN被提供的信号为第二电平信号,当时钟信号端CLK被提供的信号为第一电平信号时,通过第一电容C1和第二电容C2的电压保持作用,此时,输出信号端OUT输出第一电平信号。
接着,输入信号端IN被提供的信号继续为第二电平信号,当时钟信号端CLK被提供的信号为第二电平信号时,第二电平信号通过第一晶体管M1写入到第四晶体管M4的栅极,即第一节点N1,使得第四晶体管M4导通,第一电平信号通过第四晶体管M4写入到第五晶体管M5的栅极和第一电容C1的第一端,即第二节点N2,使得第五晶体管M5关断。且第二电平信号通过第一晶体管M1还写入到第六晶体管M6的栅极和第二电容C2的第一端,即第三节点N3,且通过第二电容C2的耦合作用(即第六晶体管M6的栅极上的信号由第一电平信号变为第二电平信号的影响),此时,输出信号端OUT输出第二电平信号,且不随着时钟信号端CLK被提供的信号的变化而发生变化。
其中,输出信号端OUT所输出的第二电平信号的脉宽与输入信号端IN被提供的第二电平信号的脉宽相等,且输出信号端OUT所输出的第二电平信号的起始时刻取决于时钟信号端CLK被提供的第二电平信号的起始时刻。从而,输出信号端OUT所输出的第二电平信号的脉宽可基于输入信号端IN被提供的第二电平信号的脉宽进行调节。
S203、在第三阶段,向输入信号端提供第一电平信号,向时钟信号端提供第二电平信号,输出信号端输出第一电平信号。
在第三阶段,输入信号端IN被提供的信号为第一电平信号,当时钟信号端CLK被提供的信号为第二电平信号时,使得第一晶体管M1导通,第一电平信号通过第一晶体管M1写入到第四晶体管M4的栅极,即第一节点N1,使得第四晶体管M4关断。且第一电平信号通过第一晶体管M1还写入到第六晶体管M6的栅极和第二电容C2的第一端,即第三节点N3,使得第六晶体管M6关断。第二电平信号通过第二晶体管M2写入到第五晶体管M5的栅极和第一电容C1的第一端,即第二节点N2,使得第五晶体管M5导通,其中,第一电容C1启动稳定第五晶体管M5的栅极和第一极之间的电压的作用。此时,输出信号端OUT输出第一电平信号,且不随着时钟信号端CLK被提供的信号的变化而发生变化。
另外,继续结合图8,在第一阶段之前,本申请的移位寄存单元的控制方法还可以包括初始阶段。可选地,在初始阶段,向输入信号端IN提供第一电平信号,向时钟信号端CLK提供给第一电平信号,此时,输出信号端OUT输出第一电平信号。这样做有利于移位寄存单元进行后续的移动输出。
本申请提供的移位寄存单元及移位寄存单元的控制方法,通过第一晶体管由时钟信号端输入的信号控制,用于将输入信号端输入的信号传递至第一节点;第二晶体管由时钟信号端输入的信号控制,用于将第一电压信号端输入的信号传递至第二节点;第四晶体管由第一节点的电位信号控制,用于将第一电压信号端输入的信号传递至第二节点;第五晶体管由第二节点的电位信号控制,用于将第一电压信号端输入的信号传递至输出信号端;第一电容的第一端用于输入第二节点的电位信号,第一电容的第二端用于输入第一电压信号端输入的信号;第六晶体管由第三节点的电位信号控制,用于将第二电压信号端输入的信号传递至输出信号端,第三节点与第一节点连接;第二电容的第一端用于输入第三节点的电位信号,第二电容的第二端用于输出输出信号端输入的信号。基于前述描述内容,在第一阶段,向输入信号端提供第一电压信号端的第一电平信号,向时钟信号端提供给第二电压信号端的第二电平信号,输出信号端输出第一电平信号;在第二阶段,向输入信号端提供第二电平信号,先向时钟信号端提供第一电平信号,输出信号端输出第一电平信号,再向时钟信号端提供第二电平信号,输出信号端输出第二电平信号,输出信号端所输出的第二电平信号的脉宽与向输入信号端提供的第二电平信号的脉宽相等;在第三阶段,向输入信号端提供第一电平信号,向时钟信号端提供第二电平信号,输出信号端输出第一电平信号。从而,实现了移位寄存单元的移位输出功能,且移位寄存单元的高电平输出不会随着信号的变化而发生变化,确保了移位寄存器高电平的稳定输出,消除了工艺波动和/或屏体温度升高而导致晶体管漏电增加的现象,解决了由于晶体管漏电增加而导致晶体管输出异常的问题,提高了移位寄存器输出的稳定性能,避免了由于晶体管输出异常而导致显示装置出现闪屏的问题,有利于提升显示装置的画面显示品质,达到高品质视觉效果的实际需求,为用户提供了较佳的视觉体验。
继续结合图6,本申请的移位寄存单元还可以包括:第三晶体管M3由第二电压信号端VGL输入的信号控制,用于将第二晶体管M2输出的信号传递至第二节点N2。
本申请中,由于基于图6的连接关系,可能出现第四晶体管M4可以向第五晶体管M5的栅极输出第一电平信号,同时第二晶体管M2可以向第五晶体管M5的栅极输出第二电平信号的现象,因此,为了避免第五晶体管M5发生损坏,可在第二晶体管M2的第二极与第二节点N2之间设置有第三晶体管M3,来起到缓冲第二晶体管M2可以向第五晶体管M5的栅极输出第二电平信号的过程,从而起到保护第五晶体管M5的作用。
可选地,第三晶体管M3的栅极与第二电压信号端VGL连接,第三晶体管M3的第一极与第一晶体管M1的第一极连接,第三晶体管M3的第二极分别与第四晶体管M4的第一极、第五晶体管M5的栅极和第一电容C1的第一端连接。
继续结合图6,本申请的移位寄存单元还可以包括:第七晶体管M7由第二电压信号端VGL输入的信号控制,用于将第一节点N1的电位信号传递至第三节点N3。
本申请中,当第一电平信号写入到第六晶体管M6的栅极时,第六晶体管M6的栅极上的第一电平信号可能对移位寄存单元中的其他元器件产生影响。基于此内容,在第一节点N1和第三节点N3之间设置第七晶体管M7,这样做第七晶体管M7可以起到保护移位寄存单元中元器件的作用,提升了移位寄存单元的电路稳定性能。
可选地,第七晶体管M7的栅极与第二电压信号端VGL连接,第七晶体管M7的第一极分别与第一晶体管M1的第二极和第四晶体管M4的栅极连接,第七晶体管M7的第二极分别与第二电容C2的第一端和第六晶体管M6的栅极连接。
示例性地,本申请还提供一种栅极驱动电路。图9为本申请一实施例提供的栅极驱动电路的结构示意图,如图9所示,本申请提供的栅极驱动电路可以包括:M个级联的如图3-图5所示的移位寄存单元,M为正整数,分别为SR(1)、SR(2)、SR(3)、SR(4)、…、SR(M-1)、SR(M)。第一级移位寄存单元SR(1)的输入信号端IN与起始信号端STV连接,第i级移位寄存单元SR(i)的输入信号端IN与第i-1级移位寄存器单元SR(i-1)的输出信号端OUT连接,i取遍大于等于2且小于等于M的正整数。
并且,M个级联的移位寄存单元各自对应的第一电压信号端VGH均与同一第一直流信号端V1连接,M个级联的移位寄存单元各自对应的第二电压信号端VGL均与同一第二直流信号端V2连接。
并且,第2k-1级移位寄存单元的第一时钟信号端CLK1和第2k级移位寄存单元的第二时钟信号端CLK2均与同一第一时钟端CK1连接;第2k-1级移位寄存单元的第二时钟信号端CLK2和第2k级移位寄存单元的第一时钟信号端CLK1均与同一第二时钟端CK2连接;其中,k为正整数,且2k小于等于M。
本申请提供的栅极驱动电路包括如上述的移位寄存单元,可执行上述实施例,其具体实现原理和技术效果,可参见上述方法实施例,本申请此处不再赘述。
示例性地,本申请还提供一种栅极驱动电路。图10为本申请一实施例提供的栅极驱动电路的结构示意图,如图10所示,本申请提供的栅极驱动电路,可以包括:N个级联的如图6-图8所示的移位寄存单元,N为正整数,分别为SR(1)、SR(2)、SR(3)、SR(4)、…、SR(N-1)、SR(N)。第一级移位寄存单元SR(1)的输入信号端IN与起始信号端STV连接,第j级移位寄存单元SR(j)的输入信号端IN与第j-1级移位寄存器单元SR(j-1)的输出信号端OUT连接,j取遍大于等于2且小于等于N的正整数。
并且,N个级联的移位寄存单元各自对应的第一电压信号端VGH均与同一第一直流信号端V1连接,N个级联的移位寄存单元各自对应的第二电压信号端VGL均与同一第二直流信号端V2连接,N个级联的移位寄存单元各自对应的时钟信号端CLK均与同一第一时钟端CK连接。
并且,第2p-1级移位寄存单元的时钟信号端CLK与第一时钟端CK1连接,第2p级移位寄存单元的时钟信号端CLK与第二时钟端CK2连接;其中,p为正整数,且2p小于等于N。
本申请提供的栅极驱动电路包括如上述的移位寄存单元,可执行上述实施例,其具体实现原理和技术效果,可参见上述方法实施例,本申请此处不再赘述。
需要说明的是,除了上述两种实现方式之外,栅极驱动电路还可以共同包含有Q个级联的如图3-图5所示的移位寄存单元和R个级联的如图6-图8所示的移位寄存单元,Q和R均为正整数。
示例性地,本申请还提供一种显示装置。本申请提供的显示装置可以包括:如图9的栅极驱动电路,和/或,图10所示的栅极驱动电路。
其中,显示装置包括但不限于显示器、电视机、手机(mobile phone)、平板电脑(Pad)、电脑、虚拟现实(virtual reality,VR)终端、增强现实(augmented reality,AR)终端、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件,在此不作限定。
本申请提供的显示装置包括如上述的栅极驱动电路,可执行上述实施例,其具体实现原理和技术效果,可参见上述方法实施例,本申请此处不再赘述。
最后应说明的是:以上各实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述各实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (7)
1.一种移位寄存单元,其特征在于,所述移位寄存单元包括:
第一晶体管由时钟信号端输入的信号控制,用于将输入信号端输入的信号传递至第一节点;
第二晶体管由所述时钟信号端输入的信号控制,用于将第二电压信号端输入的信号传递至第二节点;
第四晶体管由所述第一节点的电位信号控制,用于将第一电压信号端输入的信号传递至所述第二节点;
第五晶体管由所述第二节点的电位信号控制,用于将所述第一电压信号端输入的信号传递至输出信号端;
第一电容的第一端用于输入所述第二节点的电位信号,所述第一电容的第二端用于输入所述第一电压信号端输入的信号;
第六晶体管由第三节点的电位信号控制,用于将第二电压信号端输入的信号传递至所述输出信号端,所述第三节点与所述第一节点连接;
第二电容的第一端用于输入所述第三节点的电位信号,所述第二电容的第二端用于输出所述输出信号端输入的信号;
第三晶体管由所述第二电压信号端输入的信号控制,用于将所述第二晶体管输出的信号传递至所述第二节点;
所述移位寄存单元的控制方法,包括:
在第一阶段,向所述输入信号端提供所述第一电压信号端的第一电平信号,向所述时钟信号端提供给所述第二电压信号端的第二电平信号,所述输出信号端输出所述第一电平信号;
在第二阶段,向所述输入信号端提供所述第二电平信号,先向所述时钟信号端提供所述第一电平信号,所述输出信号端输出所述第一电平信号,再向所述时钟信号端提供所述第二电平信号,所述输出信号端输出所述第二电平信号,所述输出信号端所输出的第二电平信号的脉宽与向所述输入信号端提供的第二电平信号的脉宽相等;
在第三阶段,向所述输入信号端提供所述第一电平信号,向所述时钟信号端提供所述第二电平信号,所述输出信号端输出所述第一电平信号。
2.根据权利要求1所述的移位寄存单元,其特征在于,
所述第一晶体管的栅极与所述时钟信号端连接,所述第一晶体管的第一极与所述输入信号端连接,所述第一晶体管的第二极分别与所述第四晶体管的栅极、所述第二电容的第一端和所述第六晶体管的栅极连接;
所述第二晶体管的栅极与所述时钟信号端连接,所述第二晶体管的第一极与所述第二电压信号端连接,所述第三晶体管的栅极与所述第二电压信号端连接,所述第三晶体管的第一极与所述第二晶体管的第二极连接,所述第三晶体管的第二极分别与所述第四晶体管的第一极、所述第五晶体管的栅极和所述第一电容的第一端连接,所述第四晶体管的第二极与所述第一电压信号端连接,所述第五晶体管的第一极和所述第一电容的第二端均与所述第一电压信号端连接,所述第五晶体管的第二极、所述第二电容的第二端和所述第六晶体管的第一极均与所述输出信号端连接,所述第六晶体管的第二极与所述第二电压信号端连接。
3.根据权利要求1或2所述的移位寄存单元,其特征在于,所述移位寄存单元还包括:
第七晶体管由所述第二电压信号端输入的信号控制,用于将所述第一节点的电位信号传递至第三节点。
4.根据权利要求3所述的移位寄存单元,其特征在于,
所述第七晶体管的栅极与所述第二电压信号端连接,所述第七晶体管的第一极分别与所述第一晶体管的第二极和所述第四晶体管的栅极连接,所述第七晶体管的第二极分别与所述第二电容的第一端和所述第六晶体管的栅极连接。
5.一种移位寄存单元的控制方法,其特征在于,应用于如权利要求1-4任一项所述的移位寄存单元;
所述方法包括:
在第一阶段,向所述输入信号端提供所述第一电压信号端的第一电平信号,向所述时钟信号端提供给所述第二电压信号端的第二电平信号,所述输出信号端输出所述第一电平信号;
在第二阶段,向所述输入信号端提供所述第二电平信号,先向所述时钟信号端提供所述第一电平信号,所述输出信号端输出所述第一电平信号,再向所述时钟信号端提供所述第二电平信号,所述输出信号端输出所述第二电平信号,所述输出信号端所输出的第二电平信号的脉宽与向所述输入信号端提供的第二电平信号的脉宽相等;
在第三阶段,向所述输入信号端提供所述第一电平信号,向所述时钟信号端提供所述第二电平信号,所述输出信号端输出所述第一电平信号。
6.一种栅极驱动电路,其特征在于,包括:
N个级联的如权利要求1-4任一项所述的移位寄存单元,N为正整数;第一级移位寄存单元的输入信号端与起始信号端连接,第j级移位寄存单元的输入信号端与第j-1级移位寄存器单元的输出信号端连接,j取遍大于等于2且小于等于N的正整数。
7.一种显示装置,其特征在于,包括:如权利要求6所述的栅极驱动电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010238652.4A CN111369948B (zh) | 2020-03-30 | 2020-03-30 | 移位寄存单元及其控制方法、栅极驱动电路和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010238652.4A CN111369948B (zh) | 2020-03-30 | 2020-03-30 | 移位寄存单元及其控制方法、栅极驱动电路和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111369948A CN111369948A (zh) | 2020-07-03 |
CN111369948B true CN111369948B (zh) | 2022-02-15 |
Family
ID=71209372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010238652.4A Active CN111369948B (zh) | 2020-03-30 | 2020-03-30 | 移位寄存单元及其控制方法、栅极驱动电路和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111369948B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111369948B (zh) * | 2020-03-30 | 2022-02-15 | 昆山国显光电有限公司 | 移位寄存单元及其控制方法、栅极驱动电路和显示装置 |
CN112802424A (zh) * | 2021-02-26 | 2021-05-14 | 合肥维信诺科技有限公司 | 移位寄存器、显示面板及显示装置 |
CN113920924B (zh) * | 2021-10-19 | 2023-02-03 | 京东方科技集团股份有限公司 | 显示基板及其驱动方法、显示装置 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7786972B2 (en) * | 2006-09-12 | 2010-08-31 | Samsung Mobile Display Co., Ltd. | Shift register and organic light emitting display using the same |
US8730145B2 (en) * | 2008-04-03 | 2014-05-20 | Sony Corporation | Shift register circuit, display panel, and electronic apparatus |
CN103985346A (zh) * | 2014-05-21 | 2014-08-13 | 上海天马有机发光显示技术有限公司 | 一种tft阵列基板、显示面板和显示基板 |
CN104835531A (zh) * | 2015-05-21 | 2015-08-12 | 京东方科技集团股份有限公司 | 一种移位寄存器单元及其驱动方法、移位寄存器和显示装置 |
CN105096823A (zh) * | 2015-07-16 | 2015-11-25 | 上海和辉光电有限公司 | 有机发光显示装置及其扫描驱动电路 |
CN106782399A (zh) * | 2017-01-11 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
CN107039014A (zh) * | 2017-05-26 | 2017-08-11 | 京东方科技集团股份有限公司 | 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板 |
CN108320711A (zh) * | 2018-04-16 | 2018-07-24 | 上海天马有机发光显示技术有限公司 | 一种移位寄存器、驱动电路及驱动方法、显示装置 |
CN109559669A (zh) * | 2017-09-26 | 2019-04-02 | 乐金显示有限公司 | 选通驱动器和具有该选通驱动器的显示面板 |
CN111369948A (zh) * | 2020-03-30 | 2020-07-03 | 昆山国显光电有限公司 | 移位寄存单元及其控制方法、栅极驱动电路和显示装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007080813A1 (en) * | 2006-01-07 | 2007-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device and electronic device having the same |
CN105741744B (zh) * | 2016-05-12 | 2018-07-17 | 京东方科技集团股份有限公司 | 一种移位寄存器单元、栅极驱动电路及显示装置 |
CN107799070A (zh) * | 2017-12-08 | 2018-03-13 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法 |
-
2020
- 2020-03-30 CN CN202010238652.4A patent/CN111369948B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7786972B2 (en) * | 2006-09-12 | 2010-08-31 | Samsung Mobile Display Co., Ltd. | Shift register and organic light emitting display using the same |
US8730145B2 (en) * | 2008-04-03 | 2014-05-20 | Sony Corporation | Shift register circuit, display panel, and electronic apparatus |
CN103985346A (zh) * | 2014-05-21 | 2014-08-13 | 上海天马有机发光显示技术有限公司 | 一种tft阵列基板、显示面板和显示基板 |
CN104835531A (zh) * | 2015-05-21 | 2015-08-12 | 京东方科技集团股份有限公司 | 一种移位寄存器单元及其驱动方法、移位寄存器和显示装置 |
CN105096823A (zh) * | 2015-07-16 | 2015-11-25 | 上海和辉光电有限公司 | 有机发光显示装置及其扫描驱动电路 |
CN106782399A (zh) * | 2017-01-11 | 2017-05-31 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
CN107039014A (zh) * | 2017-05-26 | 2017-08-11 | 京东方科技集团股份有限公司 | 移位寄存器单元、其驱动方法、栅极驱动电路及显示面板 |
CN109559669A (zh) * | 2017-09-26 | 2019-04-02 | 乐金显示有限公司 | 选通驱动器和具有该选通驱动器的显示面板 |
CN108320711A (zh) * | 2018-04-16 | 2018-07-24 | 上海天马有机发光显示技术有限公司 | 一种移位寄存器、驱动电路及驱动方法、显示装置 |
CN111369948A (zh) * | 2020-03-30 | 2020-07-03 | 昆山国显光电有限公司 | 移位寄存单元及其控制方法、栅极驱动电路和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN111369948A (zh) | 2020-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10978114B2 (en) | Shift register unit, gate driving circuit, display device and driving method to reduce noise | |
US11302276B2 (en) | Gate drive circuit, touch display device and driving method | |
US11295645B2 (en) | Shift register and driving method thereof, gate driving circuit and display apparatus | |
CN111369948B (zh) | 移位寄存单元及其控制方法、栅极驱动电路和显示装置 | |
US11100878B2 (en) | Shift register unit and driving method thereof, gate drive circuit and display device | |
CN111312177B (zh) | Goa驱动电路、显示面板及显示装置 | |
US10438541B2 (en) | Shift register unit, driving method, gate driving circuit and display device | |
US10262566B2 (en) | Shift register, gate driving circuit and display apparatus | |
US11217148B2 (en) | Shift register unit, driving method, gate driver on array and display device | |
CN111445866B (zh) | 移位寄存器、驱动方法、驱动控制电路及显示装置 | |
US10629108B2 (en) | Shift register unit and drive method thereof, shift register and display device | |
US10599242B2 (en) | Single-type GOA circuit and display apparatus | |
US10796780B2 (en) | Shift register unit and driving method thereof, gate driving circuit and display apparatus | |
US11024399B2 (en) | Shift register unit, gate drive circuit, display device and driving method | |
US11961490B2 (en) | Driving circuit, display panel and display device | |
US11183103B2 (en) | Shift register unit and driving method thereof, gate driving circuit, and display device | |
US11094389B2 (en) | Shift register unit and driving method, gate driving circuit, and display device | |
US20180218695A1 (en) | Goa circuit | |
US10249243B2 (en) | GOA circuit | |
JP6783943B2 (ja) | Goa回路 | |
CN114038439B (zh) | 一种栅极驱动电路及驱动方法、阵列基板、显示装置 | |
WO2019085192A1 (zh) | 一种单型goa电路及显示装置 | |
KR20220060089A (ko) | 구동 회로 및 그것을 포함하는 표시 장치 | |
US10762817B2 (en) | Gate driving circuit, driving method and display device | |
US11195450B2 (en) | Shift register unit using clock signals, gate drive circuit, display panel, display device and driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |