JP6783943B2

JP6783943B2 - Ｇｏａ回路

Info

Publication number: JP6783943B2
Application number: JP2019534972A
Authority: JP
Inventors: ▲亜▼▲鋒▼ 李
Original assignee: Wuhan China Star Optoelectronics Technology Co Ltd
Current assignee: Wuhan China Star Optoelectronics Technology Co Ltd
Priority date: 2016-12-27
Filing date: 2016-12-30
Publication date: 2020-11-11
Anticipated expiration: 2036-12-30
Also published as: US10102820B2; US20180226038A1; JP2020503554A; KR20190100342A; CN107068074A; EP3564941B1; EP3564941A1; KR102210845B1; EP3564941A4; CN107068074B; WO2018119967A1

Description

本発明は、液晶ディスプレイの分野に関し、特にＧＯＡ回路に関する。

液晶ディスプレイ（ＬＣＤ）等の平面表示装置は、高画質、省電力、薄型及び広い適用範囲等の利点を有するため、携帯電話、テレビ、パーソナルデジタルアシスタント、デジタルカメラ、ノートパソコン、デスクトップコンピュータ等の各種のコンシューマーエレクトロニクス製品に幅広く適用されており、表示装置における主流となっている。低温ポリシリコン（ＬＴＰＳ）は、中小型電子製品に幅広く使用されている液晶表示技術であり、低温ポリシリコン液晶ディスプレイは、高解像度、速い応答速度、高開口率等の多くの利点を有する。

アレイ基板行駆動（ＧａｔｅＤｒｉｖｅｒＯｎＡｒｒａｙ、ＧＯＡと略称する）技術は、従来の薄膜トランジスタ液晶ディスプレイアレイ（Ａｒｒａｙ）プロセスを用いてゲート（Ｇａｔｅ）行走査駆動信号回路をアレイ基板上に作製し、ゲートを順次走査する駆動方式を実現する技術である。対応するパネル周辺集積回路も注目の焦点となり、且つシステムオンパネル（ＳｙｓｔｅｍｏｎＰａｎｅｌ、ＳＯＰと略称する）の関連技術研究が盛んに行われて、徐々に現実するに至っている。

図１を参照すると、これは従来のＧＯＡ回路の模式図であり、ＬＴＰＳパネルに用いられてもよく、主に８個の薄膜トランジスタ（ＴＦＴ）及び２個のコンデンサを含む。従来のＧＯＡ回路は、カスケード接続される複数のＧＯＡ回路ユニットを含み、第ｎ段水平走査信号を出力する第ｎ段ＧＯＡ回路ユニットは、ゲートが第ｎ−１段ＧＯＡ回路ユニットの信号出力点Ｇｎ−１に接続され、ソースとドレインとがそれぞれノードＨと定電圧高電位ＶＧＨとに接続されるＴＦＴＴ１と、ゲートがノードＱに接続され、ソースとドレインとがそれぞれ第ｎ段ＧＯＡ回路ユニットの信号出力点Ｇｎに接続され、クロック信号ＣＫＶ１が入力されるＴＦＴＴ２と、ゲートが第ｎ＋１段ＧＯＡ回路ユニットの信号出力点Ｇｎ＋１に接続され、ソースとドレインとがそれぞれノードＨと定電圧高電位ＶＧＨとに接続されるＴＦＴＴ３と、ゲートがノードＰに接続され、ソースとドレインとがそれぞれ信号出力点Ｇｎと定電圧低電位ＶＧＬとに接続されるＴＦＴＴ４と、ゲートにクロック信号ＣＫＶ３が入力され、ソースとドレインとがそれぞれノードＰと定電圧高電位ＶＧＨとに接続されるＴＦＴＴ５と、ゲートがノードＰに接続され、ソースとドレインとがそれぞれノードＨと定電圧低電位ＶＧＬとに接続されるＴＦＴＴ６と、ゲートがノードＨに接続され、ソースとドレインとがそれぞれノードＰと定電圧低電位ＶＧＬに接続されるＴＦＴＴ７と、ゲートが定電圧高電位ＶＧＨに接続され、ソースとドレインとがそれぞれノードＨとノードＱとに接続されるＴＦＴＴ８と、両端がそれぞれノードＱと信号出力点Ｇｎとに接続されるコンデンサＣ１と、両端がそれぞれノードＰと定電圧低電位ＶＧＬとに接続されるコンデンサＣ２と、を含む。ノードＱは、ゲート駆動信号の出力を制御するためのノード、ノードＰは、Ｑ点及びＧｎ点の低レベルを保持するための安定ノードである。

図２を参照すると、これは図１のＧＯＡ回路の順方向走査のタイミング模式図であり、以下、図１と合わせて、回路の具体的な動作過程（順方向走査）を説明する。

段階１、事前充電：Ｇｎ−１が高レベルで、Ｔ１がオンし、Ｈ点が事前充電され、Ｔ８が常にオン状態であり、Ｑ点が事前充電される。
段階２、Ｇｎが高レベルを出力する：段階１では、Ｑ点が事前充電され、Ｃ１が電荷に対し所定の保持作用を有し、Ｔ２がオン状態であり、ＣＫＶ１の高レベルがＧｎ端子に出力される。
段階３、Ｇｎが低レベルを出力する：Ｃ１がＱ点の高レベルを保持するが、この時、ＣＫＶ１の低レベルがＧｎ点をプルダウンすると同時にＧｎ＋１が高であり、Ｔ３がオンし、Ｑ点の高レベルが保持される。
段階４、Ｑ点がＶＧＬにプルダウンされる：ＣＫＶ３が高レベルである時、Ｔ５がオンし、Ｐ点がプルアップされ、Ｔ６がオンし、Ｑ点がプルダウンされる。
段階５、Ｑ点及びＧｎ点の低レベル保持段階：Ｑ点が低レベルになると、Ｔ７がオフ状態になる。ＣＫＶ３が高レベルである時、Ｐ点が高レベルに充電され、Ｔ４とＴ６がオン状態であり、Ｑ及びＧｎ点が低レベルに保持される。

図３を参照すると、これは図１のＧＯＡ回路の逆方向走査のタイミング模式図であり、以下、図１と合わせて、回路の具体的な動作過程（逆方向走査）を説明する。

段階１、事前充電：Ｇｎ＋１が高レベルで、Ｔ３がオンし、Ｈ点が事前充電され、Ｔ８が常にオン状態であり、Ｑ点が事前充電される。
段階２、Ｇｎが高レベルを出力する：段階１では、Ｑ点が事前充電され、Ｃ１が電荷に対し所定の保持作用を有し、Ｔ２がオン状態であり、ＣＫＶ１の高レベルがＧｎ端子に出力される。
段階３、Ｇｎが低レベルを出力する：Ｃ１がＱ点の高レベルを保持するが、この時、ＣＫＶ１の低レベルがＧｎ点をプルダウンすると同時に、Ｇｎ−１が高であり、Ｔ１がオンし、Ｑ点の高レベルが保持される。
段階４、Ｑ点がＶＧＬにプルダウンされる：ＣＫＶ３が高レベルである時、Ｔ５がオンし、Ｐ点がプルアップされ、Ｔ６がオンし、Ｑ点がプルダウンされる。
段階５、Ｑ点及びＧｎ点の低レベル保持段階：Ｑ点が低レベルになると、Ｔ７がオフ状態である。ＣＫＶ３が高レベルである時、Ｐ点が高レベルに充電され、Ｔ４とＴ６がオン状態であり、Ｑ及びＧｎ点が低レベルに保持される。

図１に示される従来のＧＯＡ回路は、Ｑ点及びＨ点が導入されている。Ｑ点は、Ｇｎ出力が高レベルである時にＣ１によりブートストラップされる。詳細な波形は、図２及び図３に示されているが、Ｑ点が高レベルにブートストラップされる時にＱ点の高レベルがＨ点に逆流してＴ７ＴＦＴストレス（Ｓｔｒｅｓｓ）の深刻化を招くことを防止するために、Ｑ点とＨ点との間に１個のＴＦＴＴ８を追加し、Ｔ８のゲート（Ｇａｔｅ）がＶＧＨに接続される可能性がある。このようなＧＯＡ回路において、Ｔ８が常にオン状態であり、低レベル保持段階では、Ｈ点が漏電すると、この効果がＱ点に伝達し、Ｔ２がある程度漏電し、Ｇｎ出力が不安定になる可能性があるため、改善が望まれている。

本発明は、従来のＧＯＡ回路をもとに新たなＧＯＡ回路を提案し、従来のＧＯＡ回路のＧｎ出力が不安定であるという問題を解決することを目的とする。

上記目的を実現するために、本発明は、ＧＯＡ回路を提供し、前記ＧＯＡ回路は、カスケード接続される複数のＧＯＡ回路ユニットを含み、ｎを０より大きい自然数すると、第ｎ段ＧＯＡ回路ユニットは、ソースとドレインとがそれぞれ第１ノードと定電圧高電位ＶＧＨとに接続され、第ｎ段が先端段ではない場合には、ゲートが第ｎ−１段ＧＯＡ回路ユ
ニットの信号出力点に接続され、そうでない場合には、ゲートに第１起動信号が入力される第１薄膜トランジスタと、ソースとドレインとがそれぞれ第１ノードと定電圧高電位ＶＧＨとに接続され、第ｎ段が末端段ではない場合には、ゲートが第ｎ＋１段ＧＯＡ回路ユニットの信号出力点に接続され、そうでない場合には、ゲートに第２起動信号が入力される第３薄膜トランジスタと、ゲートが第１ノードに接続され、ソースとドレインとがそれぞれ第３ノードと定電圧低電位ＶＧＬとに接続される第７薄膜トランジスタと、ゲートが第３ノードに接続され、ソースとドレインとがそれぞれ第１ノードと定電圧低電位ＶＧＬとに接続される第６薄膜トランジスタと、ゲートに第２クロック信号が入力され、ソースとドレインがそれぞれ第３ノードと定電圧高電位ＶＧＨとに接続される第５薄膜トランジスタと、ゲートが第３ノードに接続され、ソースとドレインとがそれぞれ第ｎ段ＧＯＡ回路ユニットの信号出力点と定電圧低電位ＶＧＬとに接続される第４薄膜トランジスタと、ゲートが第ｎ段ＧＯＡ回路ユニットの第２ノードに接続され、ソースとドレインとがそれぞれ第ｎ段ＧＯＡ回路ユニットの信号出力点に接続され、第１クロック信号が入力される第２薄膜トランジスタと、ソースとドレインとがそれぞれ第１ノードと第ｎ段ＧＯＡ回路ユニットの第２ノードとに接続され、第ｎ段が先端段ではない場合には、ゲートが第ｎ−１段ＧＯＡ回路ユニットの第２ノードに接続され、そうでない場合には、ゲートに第３起動信号が入力される第８薄膜トランジスタと、ソースとドレインとがそれぞれ第１ノードと第ｎ段ＧＯＡ回路ユニットの第２ノードとに接続され、第ｎ段が末端段ではない場合には、ゲートが第ｎ＋１段ＧＯＡ回路ユニットの第２ノードに接続され、そうでない場合には、ゲートに第４起動信号が入力される第９薄膜トランジスタと、両端がそれぞれ第ｎ段ＧＯＡ回路ユニットの第２ノードと第ｎ段ＧＯＡ回路ユニットの信号出力点とに接続される第１コンデンサと、両端がそれぞれ第３ノードと定電圧低電位ＶＧＬとに接続される第２コンデンサと、を含む。

前記第１クロック信号と前記第２クロック信号は、デューティサイクルが０．２５の矩形波であり、前記第１クロック信号と前記第２クロック信号との波形の位相差が１／２周期である。

先端段ＧＯＡ回路ユニットにおいて、順方向走査時、前記第１起動信号が初期に高レベルであり、前記第１起動信号が低レベルになると、前記第ｎ段ＧＯＡ回路ユニットの信号出力点が高レベルになる。

末端段ＧＯＡ回路ユニットにおいて、逆方向走査時、前記第２起動信号が初期に高レベルであり、前記第２起動信号が低レベルになると、前記第ｎ段ＧＯＡ回路ユニットの信号出力点が高レベルになる。

先端段ＧＯＡ回路ユニットにおいて、順方向走査時、前記第１起動信号が高レベルであると、前記第３起動信号が高レベルである。

末端段ＧＯＡ回路ユニットにおいて、逆方向走査時、前記第２起動信号が高レベルであると、前記第４起動信号が高レベルである。

本発明のＧＯＡ回路は、ＬＴＰＳパネルのＧＯＡ回路である。

本発明のＧＯＡ回路は、ＯＬＥＤパネルのＧＯＡ回路である。

本発明は、ＧＯＡ回路をさらに提供し、前記ＧＯＡ回路は、カスケード接続される複数のＧＯＡ回路ユニットを含み、ｎを０より大きい自然数とすると、第ｎ段ＧＯＡ回路ユニットは、ソースとドレインとがそれぞれ第１ノードと定電圧高電位とに接続され、第ｎ段が先端段ではない場合には、ゲートが第ｎ−１段ＧＯＡ回路ユニットの信号出力点に接続
され、そうでない場合には、ゲートに第１起動信号が入力される第１薄膜トランジスタと、ソースとドレインとがそれぞれ第１ノードと定電圧高電位とに接続され、第ｎ段が末端段ではない場合には、ゲートが第ｎ＋１段ＧＯＡ回路ユニットの信号出力点に接続され、そうでない場合には、ゲートに第２起動信号が入力される第３薄膜トランジスタと、ゲートが第１ノードに接続され、ソースとドレインとがそれぞれ第３ノードと定電圧低電位とに接続される第７薄膜トランジスタと、ゲートが第３ノードに接続され、ソースとドレインとがそれぞれ第１ノードと定電圧低電位とに接続される第６薄膜トランジスタと、ゲートに第２クロック信号が入力され、ソースとドレインとがそれぞれ第３ノードと定電圧高電位とに接続される第５薄膜トランジスタと、ゲートが第３ノードに接続され、ソースとドレインとがそれぞれ第ｎ段ＧＯＡ回路ユニットの信号出力点と定電圧低電位とに接続される第４薄膜トランジスタと、ゲートが第ｎ段ＧＯＡ回路ユニットの第２ノードに接続され、ソースとドレインとがそれぞれ第ｎ段ＧＯＡ回路ユニットの信号出力点に接続され、第１クロック信号が入力される第２薄膜トランジスタと、ソースとドレインとがそれぞれ第１ノードと第ｎ段ＧＯＡ回路ユニットの第２ノードとに接続され、第ｎ段が先端段ではない場合には、ゲートが第ｎ−１段ＧＯＡ回路ユニットの第２ノードに接続され、そうでない場合には、ゲートに第３起動信号が入力される第８薄膜トランジスタと、ソースとドレインとがそれぞれ第１ノードと第ｎ段ＧＯＡ回路ユニットの第２ノードとに接続され、第ｎ段が末端段ではない場合には、ゲートが第ｎ＋１段ＧＯＡ回路ユニットの第２ノードに接続され、そうでない場合には、ゲートに第４起動信号が入力される第９薄膜トランジスタと、両端がそれぞれ第ｎ段ＧＯＡ回路ユニットの第２ノードと第ｎ段ＧＯＡ回路ユニットの信号出力点とに接続される第１コンデンサと、両端がそれぞれ第３ノードと定電圧低電位とに接続される第２コンデンサと、を含み、前記第１クロック信号と前記第２クロック信号は、デューティサイクルが０．２５の矩形波であり、前記第１クロック信号と前記第２クロック信号との波形の位相差が１／２周期であり、ＬＴＰＳパネルのＧＯＡ回路である。

以上のように、本発明に係るＧＯＡ回路は、薄膜トランジスタＴ７のストレスの深刻化を防止するような従来のＧＯＡ回路の機能を有するだけでなく、Ｇｎ出力が不安定になることを防止できる。

以下、図面を参照して、本発明の実施形態を詳細に説明することで、本発明の技術的手段及びその他の有益な効果が明らかになる。

図１は、従来のＧＯＡ回路の模式図である。図２は、図１のＧＯＡ回路の順方向走査のタイミング模式図である。図３は、図１のＧＯＡ回路の逆方向走査のタイミング模式図である。図４は、本発明のＧＯＡ回路の模式図である。図５は、図４のＧＯＡ回路の順方向走査のタイミング模式図である。図６は、図４のＧＯＡ回路の逆方向走査のタイミング模式図である。

図４を参照すると、これは本発明のＧＯＡ回路の模式図であり、ＬＴＰＳパネルに用いられてもよい。前記ＧＯＡ回路は、カスケード接続される複数のＧＯＡ回路ユニットを含み、ｎを０より大きい自然数とすると、第ｎ段水平走査信号を出力する第ｎ段ＧＯＡ回路ユニットは、第ｎ段が先端段ではない場合、ゲートが第ｎ−１段ＧＯＡ回路ユニットの信号出力点Ｇｎ−１に接続され、ソースとドレインとがそれぞれノードＨと定電圧高電位ＶＧＨとに接続されるＴＦＴＴ１と、ゲートが第ｎ段ＧＯＡ回路ユニットのノードＱｎに接続され、ソースとドレインとがそれぞれ第ｎ段ＧＯＡ回路ユニットの信号出力点Ｇｎに接続され、クロック信号ＣＫＶ１が入力されるＴＦＴＴ２と、第ｎ段が末端段ではない場合、ゲートが第ｎ＋１段ＧＯＡ回路ユニットの信号出力点Ｇｎ＋１に接続され、ソースとドレインとがそれぞれノードＨと定電圧高電位ＶＧＨとに接続されるＴＦＴＴ３と、ゲートがノードＰに接続され、ソースとドレインとがそれぞれ信号出力点Ｇｎと定電圧低電位ＶＧＬとに接続されるＴＦＴＴ４と、ゲートにクロック信号ＣＫＶ３が入力され、ソースとドレインとがそれぞれノードＰと定電圧高電位ＶＧＨとに接続されるＴＦＴＴ５と、ゲートがノードＰに接続され、ソースとドレインとがそれぞれノードＨと定電圧低電位ＶＧＬとに接続されるＴＦＴＴ６と、ゲートがノードＨに接続され、ソースとドレインとがそれぞれノードＰと定電圧低電位ＶＧＬとに接続されるＴＦＴＴ７と、第ｎ段が先端段ではない場合、ゲートが第ｎ−１段ＧＯＡ回路ユニットのノードＱｎ−１に接続され、ソースとドレインとがそれぞれノードＨとノードＱｎとに接続されるＴＦＴＴ８と、第ｎ段が末端段ではない場合、ゲートが第ｎ＋１段ＧＯＡ回路ユニットのノードＱｎ＋１に接続され、ソースとドレインとがそれぞれノードＨとノードＱｎとに接続されるＴＦＴＴ９と、両端がそれぞれノードＱｎと信号出力点Ｇｎとに接続されるコンデンサＣ１と、両端がそれぞれノードＰと定電圧低電位ＶＧＬとに接続されるコンデンサＣ２と、を含む。

図５を参照すると、これは図４のＧＯＡ回路の順方向走査のタイミング模式図である。以下、図４と合わせて、回路の具体的な動作過程（順方向走査）を説明する。

段階１、事前充電：Ｇｎ−１が高レベルで、Ｔ１がオンし、Ｈ点が事前充電され、この時、Ｑｎ−１が高であり、Ｔ８がオン状態であり、Ｑｎ点が事前充電される。
段階２、Ｇｎが高レベルを出力する：段階１では、Ｑｎ点が事前充電され、Ｃ１が電荷に対し所定の保持作用を有し、Ｔ２がオン状態であり、ＣＫＶ１の高レベルがＧｎ端子に出力される。
段階３、Ｇｎが低レベルを出力する：Ｃ１がＱｎ点の高レベルを保持するが、この時、ＣＫＶ１の低レベルがＧｎ点をプルダウンすると同時にＧｎ＋１が高であり、Ｔ３がオンし、Ｑｎ点の高レベルが保持される。
段階４、Ｑｎ点がＶＧＬにプルダウンされる：ＣＫＶ３が高レベルである時、Ｔ５がオンし、Ｐ点がプルアップされ、Ｔ６がオンし、Ｑｎ点がプルダウンされる。
段階５、Ｑｎ点及びＧｎ点の低レベル保持段階：Ｑｎ点が低レベルになると、Ｔ７がオフ状態になる。ＣＫＶ３が高レベルである時、Ｐ点が高レベルに充電され、Ｔ４とＴ６がオン状態であり、Ｑｎ及びＧｎ点が低レベルに保持される。

さらに図５から明らかなように、クロック信号ＣＫＶ１とクロック信号ＣＫＶ３は、デューティサイクルが０．２５の矩形波であり、クロック信号ＣＫＶ１とクロック信号ＣＫＶ３との波形の位相差が１／２周期である。

本発明は、先端、末端にカスケード接続されるＧＯＡユニットに対して、起動信号を入力することで、欠如した信号入力を代替することができる。順方向走査時、ｎ＝１である場合、すなわち先端段ＧＯＡ回路ユニットにおいて、Ｔ１のゲートに第１起動信号が入力される場合、初期は高レベルであり、これが低レベルになると、信号出力点Ｇｎが高レベルになる。

先端段ＧＯＡ回路ユニットにおいて、順方向走査時、第１起動信号が高レベルであると、Ｔ８ゲートに入力される第３起動信号が高レベルである。

図６を参照すると、これは図４のＧＯＡ回路の逆方向走査のタイミング模式図である。以下、図４と合わせて、回路の具体的な動作過程（逆方向走査）を説明する。

段階１、事前充電：Ｇｎ＋１が高レベルであり、Ｔ３がオンし、Ｈ点が事前充電され、この時、Ｑｎ＋１が高であり、Ｔ９がオン状態であり、Ｑｎ点が事前充電される。
段階２、Ｇｎが高レベルを出力する：段階１では、Ｑｎ点が事前充電され、Ｃ１が電荷に対し所定の保持作用を有し、Ｔ２がオン状態であり、ＣＫＶ１の高レベルがＧｎ端子に出力される。
段階３、Ｇｎが低レベルを出力する：Ｃ１がＱｎ点の高レベルを保持するが、この時、ＣＫＶ１の低レベルがＧｎ点をプルダウンすると同時にＧｎ−１が高であり、Ｔ１がオンし、Ｑｎ点の高レベルが保持される。
段階４、Ｑｎ点がＶＧＬにプルダウンされる：ＣＫＶ３が高レベルである時、Ｔ５がオンし、Ｐ点がプルアップされ、Ｔ６がオンし、Ｑｎ点がプルダウンされる。
段階５、Ｑｎ点及びＧｎ点の低レベル保持段階：Ｑｎ点が低レベルになると、Ｔ７がオフ状態になる。ＣＫＶ３が高レベルである時、Ｐ点が高レベルに充電され、Ｔ４とＴ６がオン状態であり、Ｑｎ及びＧｎ点が低レベルに保持される。

さらに図６から明らかなように、クロック信号ＣＫＶ１とクロック信号ＣＫＶ３は、デューティサイクルが０．２５の矩形波であり、クロック信号ＣＫＶ１とクロック信号ＣＫＶ３との間の波形の位相差が１／２周期である。

逆方向走査の場合、ｎが末端段ＧＯＡ回路ユニットであると、Ｔ３のゲートに第２起動信号が入力され、初期は高レベルであり、これが低レベルになると、信号出力点Ｇｎが高レベルになる。

末端段ＧＯＡ回路ユニットの場合、逆方向走査時、第２起動信号が高レベルであると、Ｔ９ゲートに入力される第４起動信号が高レベルである。

図４の破線ボックス部分に示すように、本発明は、従来のＧＯＡ回路をもとに、Ｈ点とＱｎ点との間をＴ８とＴ９とを並列接続させることにより導通（オン）させており、Ｔ８のゲート端子がＱｎ−１（前段のＱｎ点）に接続され、Ｔ９のゲート端子がＱｎ＋１（次段のＱｎ点）に接続される。Ｑｎ点は、Ｇｎ出力が高レベルである時のみこれに対応して高レベルになり、ほとんどの時間はＧｎ出力に対応して低レベルである。このため、このような新たな接続方式は、Ｑ（すなわちＱｎ）点が高レベルにブートストラップされる時に高レベルがＨ点に逆流してＴ７ＴＦＴストレスの深刻化を招くことを防止するような従来のＧＯＡ回路の機能を有するだけでなく、低レベル保持段階では、Ｈ点が漏電すると、このような効果がＱｎ点に伝達し、Ｔ２がある程度漏電する可能性があり、Ｇｎ出力が不安定になることを防止できる。

本発明のＧＯＡ回路の既知の及び潜在的な技術／製品の応用分野及びその応用方式は以下の通りである。１、アレイ基板上に集積された液晶ディスプレイ行走査（Ｇａｔｅ）駆動回路。２、携帯電話、ディスプレイ、テレビのゲート駆動分野への適用。３、ＬＣＤとＯＬＥＤ産業の先端技術をカバーする。４、本回路の安定性は、高解像度のパネル設計に適用できる。

以上のように、本発明のＧＯＡ回路は、薄膜トランジスタＴ７のストレスの深刻化を防止するような従来のＧＯＡ回路の機能を有するだけでなく、Ｇｎ出力が不安定になることを防止できる。

以上のように、当業者は、本発明の技術的手段及び技術的発想に基づき他の様々な相応な変更や変形を行うことができ、これらの変更や変形は、すべて本発明の添付の特許請求の範囲の保護範囲に属する。

Claims

ＧＯＡ回路であって、カスケード接続される複数のＧＯＡ回路ユニットを含み、ｎを０より大きい自然数とすると、第ｎ段ＧＯＡ回路ユニットは、
ソースとドレインとがそれぞれ第１ノードと定電圧高電位とに接続され、第ｎ段が先端段ではない場合には、ゲートが第ｎ−１段ＧＯＡ回路ユニットの信号出力点に接続され、そうでない場合には、ゲートに第１起動信号が入力される第１薄膜トランジスタと、
ソースとドレインとがそれぞれ第１ノードと定電圧高電位とに接続され、第ｎ段が末端段ではない場合には、ゲートが第ｎ＋１段ＧＯＡ回路ユニットの信号出力点に接続され、そうでない場合には、ゲートに第２起動信号が入力される第３薄膜トランジスタと、
ゲートが第１ノードに接続され、ソースとドレインとがそれぞれ第３ノードと定電圧低電位とに接続される第７薄膜トランジスタと、
ゲートが第３ノードに接続され、ソースとドレインとがそれぞれ第１ノードと定電圧低電位とに接続される第６薄膜トランジスタと、
ゲートに第２クロック信号が入力され、ソースとドレインとがそれぞれ第３ノードと定電圧高電位とに接続される第５薄膜トランジスタと、
ゲートが第３ノードに接続され、ソースとドレインとがそれぞれ第ｎ段ＧＯＡ回路ユニットの信号出力点と定電圧低電位とに接続される第４薄膜トランジスタと、
ゲートが第ｎ段ＧＯＡ回路ユニットの第２ノードに接続され、ソースとドレインとがそれぞれ第ｎ段ＧＯＡ回路ユニットの信号出力点に接続され、第１クロック信号が入力される第２薄膜トランジスタと、
ソースとドレインとがそれぞれ第１ノードと第ｎ段ＧＯＡ回路ユニットの第２ノードとに接続され、第ｎ段が先端段ではない場合には、ゲートが第ｎ−１段ＧＯＡ回路ユニットの第２ノードに接続され、そうでない場合には、ゲートに第３起動信号が入力される第８薄膜トランジスタと、
ソースとドレインとがそれぞれ第１ノードと第ｎ段ＧＯＡ回路ユニットの第２ノードとに接続され、第ｎ段が末端段ではない場合には、ゲートが第ｎ＋１段ＧＯＡ回路ユニットの第２ノードに接続され、そうでない場合には、ゲートに第４起動信号が入力される第９薄膜トランジスタと、
両端がそれぞれ第ｎ段ＧＯＡ回路ユニットの第２ノードと第ｎ段ＧＯＡ回路ユニットの信号出力点とに接続される第１コンデンサと、
両端がそれぞれ第３ノードと定電圧低電位とに接続される第２コンデンサと、を含むＧＯＡ回路。
前記第１クロック信号と前記第２クロック信号は、デューティサイクルが０．２５の矩形波であり、前記第１クロック信号と前記第２クロック信号との波形の位相差が１／２周期である請求項１に記載のＧＯＡ回路。
先端段ＧＯＡ回路ユニットにおいて、順方向走査時、前記第１起動信号が初期に高レベルであり、前記第１起動信号が低レベルになると、前記第ｎ段ＧＯＡ回路ユニットの信号出力点が高レベルになる請求項１に記載のＧＯＡ回路。
末端段ＧＯＡ回路ユニットにおいて、逆方向走査時、前記第２起動信号が初期に高レベルであり、前記第２起動信号が低レベルになると、前記第ｎ段ＧＯＡ回路ユニットの信号出力点が高レベルになる請求項１に記載のＧＯＡ回路。
先端段ＧＯＡ回路ユニットにおいて、順方向走査時、前記第１起動信号が高レベルであると、前記第３起動信号が高レベルである請求項１に記載のＧＯＡ回路。
末端段ＧＯＡ回路ユニットにおいて、逆方向走査時、前記第２起動信号が高レベルであ
ると、前記第４起動信号が高レベルである請求項１に記載のＧＯＡ回路。
ＬＴＰＳパネルのＧＯＡ回路である請求項１に記載のＧＯＡ回路。
ＯＬＥＤパネルのＧＯＡ回路である請求項１に記載のＧＯＡ回路。
ＧＯＡ回路であって、カスケード接続される複数のＧＯＡ回路ユニットを含み、ｎを０より大きい自然数とすると、第ｎ段ＧＯＡ回路ユニットは、
ソースとドレインとがそれぞれ第１ノードと定電圧高電位とに接続され、第ｎ段が先端段ではない場合には、ゲートが第ｎ−１段ＧＯＡ回路ユニットの信号出力点に接続され、そうでない場合には、ゲートに第１起動信号が入力される第１薄膜トランジスタと、
ソースとドレインとがそれぞれ第１ノードと定電圧高電位とに接続され、第ｎ段が末端段ではない場合には、ゲートが第ｎ＋１段ＧＯＡ回路ユニットの信号出力点に接続され、そうでない場合には、ゲートに第２起動信号が入力される第３薄膜トランジスタと、
ゲートが第１ノードに接続され、ソースとドレインとがそれぞれ第３ノードと定電圧低電位とに接続される第７薄膜トランジスタと、
ゲートが第３ノードに接続され、ソースとドレインとがそれぞれ第１ノードと定電圧低電位とに接続される第６薄膜トランジスタと、
ゲートに第２クロック信号が入力され、ソースとドレインとがそれぞれ第３ノードと定電圧高電位とに接続される第５薄膜トランジスタと、
ゲートが第３ノードに接続され、ソースとドレインとがそれぞれ第ｎ段ＧＯＡ回路ユニットの信号出力点と定電圧低電位とに接続される第４薄膜トランジスタと、
ゲートが第ｎ段ＧＯＡ回路ユニットの第２ノードに接続され、ソースとドレインとがそれぞれ第ｎ段ＧＯＡ回路ユニットの信号出力点に接続され、第１クロック信号が入力される第２薄膜トランジスタと、
ソースとドレインとがそれぞれ第１ノードと第ｎ段ＧＯＡ回路ユニットの第２ノードとに接続され、第ｎ段が先端段ではない場合には、ゲートが第ｎ−１段ＧＯＡ回路ユニットの第２ノードに接続され、そうでない場合には、ゲートに第３起動信号が入力される第８薄膜トランジスタと、
ソースとドレインとがそれぞれ第１ノードと第ｎ段ＧＯＡ回路ユニットの第２ノードとに接続され、第ｎ段が末端段ではない場合には、ゲートが第ｎ＋１段ＧＯＡ回路ユニットの第２ノードに接続され、そうでない場合には、ゲートに第４起動信号が入力される第９薄膜トランジスタと、
両端がそれぞれ第ｎ段ＧＯＡ回路ユニットの第２ノードと第ｎ段ＧＯＡ回路ユニットの信号出力点とに接続される第１コンデンサと、
両端がそれぞれ第３ノードと定電圧低電位とに接続される第２コンデンサと、を含み、
前記第１クロック信号と前記第２クロック信号は、デューティサイクルが０．２５の矩形波であり、前記第１クロック信号と前記第２クロック信号との波形の位相差が１／２周期であり、
ＬＴＰＳパネルのＧＯＡ回路であるＧＯＡ回路。
先端段ＧＯＡ回路ユニットにおいて、順方向走査時、前記第１起動信号が初期に高レベルであり、前記第１起動信号が低レベルになると、前記第ｎ段ＧＯＡ回路ユニットの信号出力点が高レベルになる請求項９に記載のＧＯＡ回路。
末端段ＧＯＡ回路ユニットにおいて、逆方向走査時、前記第２起動信号が初期に高レベルであり、前記第２起動信号が低レベルになると、前記第ｎ段ＧＯＡ回路ユニットの信号出力点が高レベルになる請求項９に記載のＧＯＡ回路。
先端段ＧＯＡ回路ユニットにおいて、順方向走査時、前記第１起動信号が高レベルであ
ると、前記第３起動信号が高レベルである請求項９に記載のＧＯＡ回路。
末端段ＧＯＡ回路ユニットにおいて、逆方向走査時、前記第２起動信号が高レベルであると、前記第４起動信号が高レベルである請求項９に記載のＧＯＡ回路。