JP7289850B2 - 半導体装置、電子機器 - Google Patents

半導体装置、電子機器 Download PDF

Info

Publication number
JP7289850B2
JP7289850B2 JP2020554605A JP2020554605A JP7289850B2 JP 7289850 B2 JP7289850 B2 JP 7289850B2 JP 2020554605 A JP2020554605 A JP 2020554605A JP 2020554605 A JP2020554605 A JP 2020554605A JP 7289850 B2 JP7289850 B2 JP 7289850B2
Authority
JP
Japan
Prior art keywords
transistor
electrode
potential
wiring
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020554605A
Other languages
English (en)
Other versions
JPWO2020089729A1 (ja
Inventor
耕平 豊高
秀貴 魚地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2020089729A1 publication Critical patent/JPWO2020089729A1/ja
Application granted granted Critical
Publication of JP7289850B2 publication Critical patent/JP7289850B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • FMECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21LIGHTING
    • F21VFUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V7/00Reflectors for light sources
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B26/00Optical devices or arrangements for the control of light using movable or deformable optical elements
    • G02B26/08Optical devices or arrangements for the control of light using movable or deformable optical elements for controlling the direction of light
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/06Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode
    • H02M7/10Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes without control electrode or semiconductor devices without control electrode arranged for operation in series, e.g. for multiplication of voltage
    • H02M7/103Containing passive elements (capacitively coupled) which are ordered in cascade on one source
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03BAPPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B21/00Projectors or projection-type viewers; Accessories therefor
    • G03B21/005Projectors using an electronic spatial light modulator but not peculiar thereto
    • G03B21/008Projectors using an electronic spatial light modulator but not peculiar thereto using micromirror devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Micromachines (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明の一態様は、半導体装置に関する。または、本発明の一態様は、半導体装置の駆動方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。例えば、本発明の一態様は、物、方法、もしくは製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、もしくは組成物(コンポジション・オブ・マター)に関する。または、本発明の一態様は、マイクロマシン、表示素子、表示装置、または電子機器に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうるもの全般を指す。よって、トランジスタやダイオードなどの半導体素子や半導体回路は半導体装置である。また、表示装置、発光装置、照明装置、電気光学装置、および電子機器などは、半導体素子や半導体回路を含む場合がある。よって、表示装置、発光装置、照明装置、電気光学装置、撮像装置、および電子機器なども半導体装置を有する場合がある。
マイクロマシンは、MEMS(Micro Electro Mechanical System)や、MST(Micro System Technology)などと呼ばれ、機械的微小構造体と、電気回路とを融合した総合的なシステムを指す。上記微小構造体は一般的な半導体素子と異なり、三次元的な立体構造を有し、一部が可動する場合が多い。そして当該マイクロマシンは、センサ、アクチュエータ、インダクタ、モータ、可変容量等の受動素子、スイッチ、または光学素子など、様々な機能を有することができる。
なお、前述の電気回路は一般的に半導体素子によって構成され、前記微小構造体の動作を制御することや、微小構造体から出力される微小な信号を受信して処理することができる。
マイクロマシンは作製方法によって分類することができる。例えば、シリコン基板の結晶異方性を利用して微小構造体を作製するバルクマイクロマシンと、様々な基板上に薄膜を積層して立体的な微小構造体を作製する表面マイクロマシンとがある(特許文献1参照)。特に表面マイクロマシンは、微小構造体および電気回路を同一基板上に形成することができるため、注目されている。
アクチュエータとして機能するマイクロマシンは、駆動原理により静電、圧電、電磁、熱などに分類できる。特に、静電アクチュエータとして機能するマイクロマシンは、標準的な半導体プロセスで作製できるため、生産しやすく、信頼性が高い。
静電アクチュエータは、平行平板型、カンチレバー型、櫛歯型、回転型などに分類することができる。平行平板型の静電アクチュエータの一例としては、DMD(Digital Micromirror Device)を用いた表示装置が知られている。DMDを用いた表示装置は、偏光板やカラーフィルタを用いたいため、光の利用効率が高い。よって、DMDを用いた表示装置は、高コントラスト、高画質な画像表示が可能と言われている。
また、静電アクチュエータの駆動には、10V以上の電圧が必要になる場合がある。一方で、前述の電気回路の電源電圧は数V程度であることが多い。このため、マイクロマシンの駆動には、供給電圧の異なる複数の電源装置を設ける必要がある。
特許文献2には、電源装置の構成にコッククロフト・ウォルトン型電源回路を用いることで、電気回路を駆動する電圧を、静電アクチュエータを駆動する電圧に高める構成が示されている。コッククロフト・ウォルトン型電源回路で昇圧した電圧は、バッファコンデンサなどを介して静電アクチュエータ群全体に供給される。
特開2000-208018号公報 特開2004-112944号公報
特許文献2に示されている構成では、コッククロフト・ウォルトン型電源回路で昇圧した電圧が静電型アクチュエータ群の動作に伴い変動しやすく、電源電圧の安定が難しい。電源電圧を安定させるために、バッファコンデンサを大きくすると、電源回路の占有面積が増大し、消費電力も増大する。また、特許文献2では、コッククロフト・ウォルトン型電源回路を構成するスイッチとして、熱型リレーまたは静電型リレーなどの機械式リレースイッチや、半導体ダイオードの使用が示されている。しかしながら、機械式リレースイッチは動作速度が遅く、小型化が難しく、ノイズ源になりやすいという問題がある。また、半導体ダイオードを用いた場合では、逆方向電圧印加時の漏れ電流などにより消費電力が増加しやすいという問題がある。
本発明の一態様は、消費電力が低減された半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することを課題の一つとする。または、動作の安定した半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することを課題の一つとする。または、信頼性の良好な半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することを課題の一つとする。
または、本発明の一態様は、表示品位が良好な半導体装置、表示装置または電子機器などを提供することを課題の一つとする。または、本発明の一態様は、生産性が良好な半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することを課題の一つとする。または、本発明の一態様は、新規な半導体装置、新規なマイクロマシン、新規な表示素子、新規な表示装置または新規な電子機器などを提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
静電アクチュエータ群を含む半導体装置において、静電アクチュエータ毎に、チャネルが形成される半導体層に金属酸化物の一種である酸化物半導体を用いたトランジスタ(「OSトランジスタ」ともいう。)と容量素子を設け、静電アクチュエータ毎に外部から供給された電源電圧を昇圧する。OSトランジスタを用いることで、電源電圧の供給が停止した後も昇圧した電圧の長期間保持が可能となる。OSトランジスタを用いることで、容量素子を小さくすることができる。
本発明の一態様は、第1乃至第4トランジスタと、第1容量素子と、第2容量素子と、第1乃至第3電極と、第1乃至第6配線と、を有し、第1トランジスタのソースまたはドレインの一方は、第1配線と電気的に接続され、第1トランジスタのソースまたはドレインの他方は、第1容量素子の一方の電極および第1電極と電気的に接続され、第1トランジスタのゲートは第5配線と電気的に接続され、第2トランジスタのソースまたはドレインの一方は、第2配線と電気的に接続され、第2トランジスタのソースまたはドレインの他方は、第1容量素子の他方の電極と電気的に接続され、第2トランジスタのゲートは第6配線と電気的に接続され、第3トランジスタのソースまたはドレインの一方は、第3配線と電気的に接続され、第3トランジスタのソースまたはドレインの他方は、第2容量素子の一方の電極および第2電極と電気的に接続され、第3トランジスタのゲートは第5配線と電気的に接続され、第4トランジスタのソースまたはドレインの一方は、第4配線と電気的に接続され、第4トランジスタのソースまたはドレインの他方は、第2容量素子の他方の電極と電気的に接続され、第4トランジスタのゲートは第6配線と電気的に接続され、第1乃至第4トランジスタの半導体層は、それぞれが酸化物半導体を含み、第3電極は、第1電極および第2電極の電位に応じて傾く機能を有する半導体装置である。
また、本発明の別の一態様は、第1乃至第4トランジスタと、第1容量素子と、第2容量素子と、第1乃至第3電極と、第1乃至第6配線と、を有し、第1トランジスタのソースまたはドレインの一方は、第1配線と電気的に接続され、第1トランジスタのソースまたはドレインの他方は、第1容量素子の一方の電極および第1電極と電気的に接続され、第1トランジスタのゲートは第5配線と電気的に接続され、第2トランジスタのソースまたはドレインの一方は、第2配線と電気的に接続され、第2トランジスタのソースまたはドレインの他方は、第1容量素子の他方の電極と電気的に接続され、第2トランジスタのゲートは第6配線と電気的に接続され、第3トランジスタのソースまたはドレインの一方は、第3配線と電気的に接続され、第3トランジスタのソースまたはドレインの他方は、第2容量素子の一方の電極および第2電極と電気的に接続され、第3トランジスタのゲートは第5配線と電気的に接続され、第4トランジスタのソースまたはドレインの一方は、第4配線と電気的に接続され、第4トランジスタのソースまたはドレインの他方は、第2容量素子の他方の電極と電気的に接続され、第4トランジスタのゲートは第6配線と電気的に接続され、第1乃至第4トランジスタの半導体層は、それぞれが酸化物半導体を含み、第1電極と第3電極との間の距離は、第1電極の電位に応じて変化し、第2電極と第3電極との間の距離は、第2電極の電位に応じて変化する半導体装置である。
第1乃至第4トランジスタは、バックゲートを有してもよい。酸化物半導体は、インジウムおよび亜鉛の一方または双方を含むことが好ましい。第1電極および第2電極は、固定電極として機能する。また、第3電極は、可動電極として機能する。第3電極は、可視光の反射率が70%以上100%以下であることが好ましい。
本発明の一態様によれば、消費電力が低減された半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することができる。または、動作の安定した半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することができる。または、信頼性の良好な半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することができる。
または、本発明の一態様によれば、表示品位が良好な半導体装置、表示装置または電子機器などを提供することができる。または、本発明の一態様によれば、生産性が良好な半導体装置、マイクロマシン、表示素子、表示装置または電子機器などを提供することができる。または、本発明の一態様によれば、新規な半導体装置、新規なマイクロマシン、新規な表示素子、新規な表示装置または新規な電子機器などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
図1A、図1Bはマイクロマシンの一形態を説明する斜視図である。
図2A、図2B、図2Cはマイクロマシンの一形態を説明する上面図および側面図である。
図3A1、図3A2、図3B1、図3B2はマイクロマシンの一形態を説明する断面図である。
図4はマイクロマシンの回路図である。
図5はマイクロマシンの回路図である。
図6はマイクロマシン動作を説明するタイミングチャートである。
図7A、図7Bはマイクロマシンの動作状態を示す図である。
図8A、図8Bはマイクロマシンの動作状態を示す図である。
図9A、図9Bはマイクロマシンの動作状態を示す図である。
図10A、図10Bはマイクロマシンの動作状態を示す図である。
図11はマイクロマシンの回路図である。
図12はマイクロマシンの動作状態を示す図である。
図13はマイクロマシンの動作状態を示す図である。
図14はマイクロマシンの回路図である。
図15はマイクロマシン動作を説明するタイミングチャートである。
図16はマイクロマシンの動作状態を示す図である。
図17はマイクロマシンの動作状態を示す図である。
図18はマイクロマシンの動作状態を示す図である。
図19はマイクロマシンの動作状態を示す図である。
図20はマイクロマシンの動作状態を示す図である。
図21はマイクロマシンの回路図である。
図22はマイクロマシンの回路図である。
図23はマイクロマシン動作を説明するタイミングチャートである。
図24はマイクロマシンの動作状態を示す図である。
図25はマイクロマシンの動作状態を示す図である。
図26はマイクロマシンの動作状態を示す図である。
図27はマイクロマシンの動作状態を示す図である。
図28はマイクロマシンの動作状態を示す図である。
図29はマイクロマシンの動作状態を示す図である。
図30はマイクロマシンの動作状態を示す図である。
図31はマイクロマシンの動作状態を示す図である。
図32は表示素子の斜視図である。
図33A、図33Bは表示装置の動作例を説明する図である。
図34はマイクロマシンの一例を示す図である。
図35はマイクロマシンの積層構造例を示す図である。
図36はマイクロマシンの積層構造例を示す図である。
図37A、図37B、図37Cはトランジスタの構成例を示す図である。
図38A、図38B、図38Cはトランジスタの構成例を示す図である。
図39A、図39Bは電子機器の一例を説明する図である。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
また、図面等において示す各構成の、位置、大きさ、範囲などは、発明の理解を容易とするため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。例えば、実際の製造工程において、エッチングなどの処理によりレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために図に反映されないことがある。
また、上面図(「平面図」ともいう)や斜視図などにおいて、図面をわかりやすくするために、一部の構成要素の記載を省略する場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が直上または直下で、かつ、直接接していることを限定するものではない。例えば、「絶縁層A上の電極B」の表現であれば、絶縁層Aの上に電極Bが直接接して形成されている必要はなく、絶縁層Aと電極Bとの間に他の構成要素を含むものを除外しない。
また、ソースおよびドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合など、動作条件などによって互いに入れ替わるため、いずれがソースまたはドレインであるかを限定することが困難である。このため、本明細書においては、ソースおよびドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。よって、「電気的に接続する」と表現される場合であっても、現実の回路においては、物理的な接続部分がなく、配線が延在しているだけの場合もある。
また、本明細書などにおいて、「平行」とは、例えば、二つの直線が-10°以上10°以下の角度で配置されている状態をいう。従って、-5°以上5°以下の場合も含まれる。また、「垂直」および「直交」とは、例えば、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。
なお、本明細書などにおいて、計数値および計量値に関して「同一」、「同じ」、「等しい」または「均一」などと言う場合は、明示されている場合を除き、プラスマイナス20%の誤差を含むものとする。
また、本明細書において、レジストマスクを形成した後にエッチング処理を行う場合は、特段の説明がない限り、レジストマスクは、エッチング処理終了後に除去するものとする。
また、電圧は、ある電位と、基準の電位(例えば接地電位またはソース電位)との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する。よって、「半導体」を「絶縁体」に置き換えて用いることも可能である。この場合、「半導体」と「絶縁体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「絶縁体」は、互いに読み換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する。よって、「半導体」を「導電体」に置き換えて用いることも可能である。この場合、「半導体」と「導電体」の境界は曖昧であり、両者の厳密な区別は難しい。したがって、本明細書に記載の「半導体」と「導電体」は、互いに読み換えることができる場合がある。
なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避けるために付すものであり、工程順または積層順など、なんらかの順番や順位を示すものではない。また、本明細書等において序数詞が付されていない用語であっても、構成要素の混同を避けるため、特許請求の範囲において序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲において異なる序数詞が付される場合がある。また、本明細書等において序数詞が付されている用語であっても、特許請求の範囲などにおいて序数詞を省略する場合がある。
なお、本明細書等において、トランジスタの「オン状態」とは、トランジスタのソースとドレインが電気的に短絡しているとみなせる状態(「導通状態」ともいう。)をいう。また、トランジスタの「オフ状態」とは、トランジスタのソースとドレインが電気的に遮断しているとみなせる状態(「非導通状態」ともいう。)をいう。
また、本明細書等において、「オン電流」とは、トランジスタがオン状態の時にソースとドレイン間に流れる電流をいう場合がある。また、「オフ電流」とは、トランジスタがオフ状態である時にソースとドレイン間に流れる電流をいう場合がある。
また、本明細書等において、高電源電位VDD(以下、単に「VDD」または「H電位」ともいう)とは、低電源電位VSSよりも高い電位の電源電位を示す。また、低電源電位VSS(以下、単に「VSS」または「L電位」ともいう)とは、高電源電位VDDよりも低い電位の電源電位を示す。また、接地電位をVDDまたはVSSとして用いることもできる。例えばVDDが接地電位の場合には、VSSは接地電位より低い電位であり、VSSが接地電位の場合には、VDDは接地電位より高い電位である。
また、本明細書等において、ゲートとは、ゲート電極およびゲート配線の一部または全部のことをいう。ゲート配線とは、少なくとも一つのトランジスタのゲート電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、本明細書等において、ソースとは、ソース領域、ソース電極、およびソース配線の一部または全部のことをいう。ソース領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ソース電極とは、ソース領域に接続される部分の導電層のことをいう。ソース配線とは、少なくとも一つのトランジスタのソース電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
また、本明細書等において、ドレインとは、ドレイン領域、ドレイン電極、及びドレイン配線の一部または全部のことをいう。ドレイン領域とは、半導体層のうち、抵抗率が一定値以下の領域のことをいう。ドレイン電極とは、ドレイン領域に接続される部分の導電層のことをいう。ドレイン配線とは、少なくとも一つのトランジスタのドレイン電極と、別の電極や別の配線とを電気的に接続させるための配線のことをいう。
(実施の形態1)
マイクロマシン100の一例について、図1乃至図11を用いて説明する。なお、本明細書等では、マイクロマシン100として、平行平板型の静電アクチュエータの一例を示す。
<マイクロマシン100の構成>
図1Aおよび図1Bは、マイクロマシン100の一例を説明するための斜視図である。なお、図1AにX軸方向、Y軸方向、およびZ軸方向を示す矢印を付している。X軸方向、Y軸方向、およびZ軸方向は、それぞれが互いに直交する方向である。図2Aは、マイクロマシン100の上面図である。図2Bは、マイクロマシン100をX軸方向から見た側面図である。図2Cは、マイクロマシン100をY軸方向から見た側面図である。
本実施の形態に例示するマイクロマシン100は、電極121、電極122、電極123、支柱125、およびストッパ124を有する構造体180、ならびに回路151が設けられた基板101を有する。また、電極122、電極123、支柱125、およびストッパ124は基板101上に設けられている。電極121は、Y軸方向の中央付近に、X軸方向に沿って互いに反対方向に伸びる支持部126を有する。本実施の形態に例示するマイクロマシン100は、基板101上に2つの支柱125を有する。2つの支柱125は、それぞれが異なる支持部126と接続する。また、支柱125は導電性を有し、電極121に電位を供給する機能を有する。
構造体180が有する電極121、電極122、電極123、および支柱125を形成するための導電性材料としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、マンガン、マグネシウム、ジルコニウム、ベリリウムなどから選ばれた金属元素、上述した金属元素の一以上を含む合金などを用いることができる。また、電気伝導度が高い半導体などを用いる場合もありうる。
また、電極121は、光を反射する機能を有し、反射電極として機能することができる。よって、電極121は可視光(波長400nm以上800nm以下の光)の反射率が70%以上100%以下であることが好ましく、80%以上100%以下であることがより好ましく、90%以上100%以下であることがさらに好ましい。
構造体180は、犠牲層を用いた方法などで作製することができる。犠牲層としては、ポリイミド、アクリル等の有機樹脂、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の無機絶縁膜等で形成することができる。例えば、犠牲層、電極122および電極123上に電極121を形成した後で犠牲層を除去することで、構造体180を作製することができる。また、電極121の表面に、アルミナ、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、DLC(Diamond-Like Carbon)等の絶縁層を形成すると、構造体180の経年劣化を低減することができるため好ましい。
<マイクロマシン100の動作>
次に、本実施の形態に例示するマイクロマシン100および回路151の動作例について、図面を用いて説明する。電極121には支柱125を介してL電位が供給される。電極121は、電極121と支柱125の接続部分を支点として、電極122側または電極123側のどちらかに傾く機能を有する。
なお、本実施の形態では、電極121にL電位が供給される前提でマイクロマシン100の動作例を説明するが、電極121に供給される電位はH電位であってもよい。
電極121は、電極121と電極122の間の電位差と、電極121と電極123の間の電位差のうち、電位差が大きい方に傾く。例えば、電極121と電極123が同電位で、電極121と電極122に電位差が生じると、静電気力(クーロン力)によって電極121は電極122に引き付けられる。電極121が動くために必要な電位差は、主に電極121の機械的強度によって決定される。本実施の形態では、電極121と電極123が同電位(L電位)である時に、電極121と電極122の間の電位差が、H電位とL電位の間に生じる電位差を越えた場合に、電極121が電極122側に傾くものとする。
電極123にL電位が供給され、電極122にH電位を超える電位が供給されると、電極121は静電気力(クーロン力)によって電極122に引き付けられ、電極122側に傾斜する。電極121が電極122側に傾斜した状態のマイクロマシン100の斜視図を図3A1に示す。また、電極121が電極122側に傾斜した状態のマイクロマシン100をX軸方向から見た図を図3B1に示す。
電極122に引き付けられた電極121は、ストッパ124に接触するまで傾く。ストッパ124を設けることで、電極122と電極121が接触して離れなくなる現象(プルイン現象)を防ぐことができる。
電極122にL電位が供給され、電極123にH電位を超える電位が供給されると、電極121は静電気力(クーロン力)によって電極123に引き付けられ、電極123側に傾く。電極121が電極123側に傾斜した状態のマイクロマシン100の斜視図を図3A2に示す。また、電極121が電極123側に傾斜した状態のマイクロマシン100をX軸方向から見た図を図3B2に示す。
電極123に引き付けられた電極121は、ストッパ124に接触するまで傾く。ストッパ124を設けることで、電極123と電極121が接触して離れなくなる現象を防ぐことができる。
このように、電極121は可動電極として機能する。また、電極122および電極123は、固定電極として機能する。
〔回路151の構成〕
図4に回路151を含むマイクロマシン100の回路図を示す。なお、図4では、構造体180に含まれる電極121、電極122、および電極123を付記している。回路151は、トランジスタ161、トランジスタ162、容量素子165、トランジスタ171、トランジスタ172、および容量素子175を有する。
トランジスタ161のソースまたはドレインの一方は配線153aと電気的に接続され、他方は容量素子165の一方の電極および電極122と電気的に接続される。トランジスタ161のソースまたはドレインの他方、容量素子165の一方の電極、および電極122が電気的に接続する節点をノードND11と呼ぶ。トランジスタ162のソースまたはドレインの一方は配線153bと電気的に接続され、他方は容量素子165の他方の電極と電気的に接続される。トランジスタ162のソースまたはドレインの他方と容量素子165の他方の電極が電気的に接続する節点をノードND12と呼ぶ。
トランジスタ171のソースまたはドレインの一方は配線154aと電気的に接続され、他方は容量素子175の一方の電極および電極123と電気的に接続される。トランジスタ171のソースまたはドレインの他方、容量素子175の一方の電極、および電極123が電気的に接続する節点をノードND21と呼ぶ。トランジスタ172のソースまたはドレインの一方は配線154bと電気的に接続され、他方は容量素子175の他方の電極と電気的に接続される。トランジスタ172のソースまたはドレインの他方と容量素子175の他方の電極が電気的に接続する節点をノードND22と呼ぶ。
トランジスタ161のゲートおよびトランジスタ171のゲートは配線152aと電気的に接続され、トランジスタ162のゲートおよびトランジスタ172のゲートは配線152bと電気的に接続される。
トランジスタ161、トランジスタ162、トランジスタ171、およびトランジスタ172として、OSトランジスタを用いることが好ましい。OSトランジスタはオフ電流を極めて少なくすることができる。具体的には、チャネル幅1μm当たりのオフ電流を室温下において1×10-20A未満、好ましくは1×10-22A未満、さらに好ましくは1×10-24A未満とすることができる。
トランジスタ161、トランジスタ162、トランジスタ171、およびトランジスタ172にOSトランジスタを用いることによって、容量素子165および容量素子175を小さくすることができる。または、容量素子165および容量素子175を設けずに、トランジスタなどの寄生容量を容量素子165および容量素子175に代えて用いることができる。その結果、マイクロマシン100の占有面積を小さくすることができる。例えば、マイクロマシン100を用いた表示素子の高精細化が容易となり、当該表示素子を用いた表示装置の表示品位を良好なものとすることができる。
また、OSトランジスタは、高温環境下(例えば、50℃以上150℃以下の環境下。)においても、オフ電流か増加しにくい。よって、高温環境下においても、ノードND11、ノードND12、ノードND21、およびノードND22に供給された電位(電荷)を長期間保持することができる。また、OSトランジスタは、ソースとドレイン間の絶縁耐圧が高い。OSトランジスタを用いることによって、信頼性の良好なマイクロマシンなどを提供できる。また、信頼性の良好な半導体装置などを提供できる。
また、図5に示すように、トランジスタ161、トランジスタ162、トランジスタ171、およびトランジスタ172を、バックゲートを有するトランジスタとしてもよい。図5では、トランジスタ161およびトランジスタ171のバックゲートが配線152aと電気的に接続している。また、トランジスタ162およびトランジスタ172のバックゲートが配線152bと電気的に接続している。
なお、図5では、バックゲートの電位がゲートの電位と同じになるが、バックゲートの電位はゲートと異なってもよい。バックゲートの電位を接地電位(GND電位)や任意の電位としてもよい。
バックゲートは、ゲートとバックゲートで半導体層のチャネル形成領域を挟むように配置される。バックゲート電極は導電層で形成され、ゲート電極と同様に機能させることができる。また、バックゲートの電位を変化させることで、トランジスタのしきい値電圧を変化させることができる。
また、ゲートとバックゲートは導電層で形成されるため、トランジスタの外部で生じる電場が、チャネルが形成される半導体層に作用しないようにする機能(特に静電気に対する静電遮蔽機能)を有する。すなわち、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
〔回路151の動作〕
図6乃至図10を用いて、回路151を含むマイクロマシン100の動作を説明する。図6は回路151を含むマイクロマシン100の動作を説明するタイミングチャートである。図7乃至図10は特定の動作期間における回路151を含むマイクロマシン100の状態を示す図である。
また、図面などにおいて、配線および電極の電位をわかりやすくするため、配線および電極に隣接してH電位を示す“H”、またはL電位を示す“L”を付記する場合がある。また、電位変化が生じた配線および電極には、“H”または“L”を囲み文字で付記する場合がある。また、トランジスタがオフ状態である場合、当該トランジスタに重ねて“×”記号を付記する場合がある。
まず、電極121、配線153b、配線154a、および配線154bにL電位が供給され、配線153aにH電位が供給されているものとする。
[期間T1]
期間T1において、配線152aおよび配線152bにH電位が供給される(図7A参照。)。すると、トランジスタ161がオン状態となり、配線153aからノードND11にH電位が供給される。また、トランジスタ171がオン状態となり、配線154aからノードND21にL電位が供給される。また、トランジスタ162がオン状態となり、配線153bからノードND12にL電位が供給される。また、トランジスタ172がオン状態となり、配線154bからノードND22にL電位が供給される。
[期間T2]
期間T2において、配線152aにL電位が供給される(図7B参照。)。すると、トランジスタ161がオフ状態となり、ノードND11に供給された電荷が保持される。より正確には、ノードND11の電位をH電位にする量の電荷がノードND11に保持される。同様に、トランジスタ171がオフ状態となり、ノードND21の電位が保持される。より正確には、ノードND21の電位をL電位にする量の電荷がノードND21に保持される。トランジスタ161およびトランジスタ171がオフ状態になることで、ノードND11およびノードND21は、電気的に浮遊した状態(フローティング状態)になる。
トランジスタ161にOSトランジスタを用いることによりノードND11の電荷を長期間保持することができる。トランジスタ171にOSトランジスタを用いることによりノードND21の電荷を長期間保持することができる。よって、マイクロマシン100の消費電力を低減することができる。また、マイクロマシン100の動作が安定し、信頼性を高めることができる。
[期間T3]
期間T3において、配線153bにH電位を供給する(図8A参照。)。トランジスタ162はオン状態であるため、ノードND12の電位がL電位からH電位に上昇する。また、ノードND11はフローティング状態であり、かつ、ノードND11はノードND12と容量素子165によって容量結合している。よって、ノードND12の電位がL電位からH電位に上昇すると、ノードND11の電位もノードND12の電位変化に比例して上昇する。すなわち、ノードND11の電位がH電位の2倍の電位(2×H電位)になる。その結果、電極122の電位もH電位の2倍になる。
電極122に2×H電位が供給されることにより、電極121はクーロン力によって電極122に引き付けられ、電極122側に傾く。期間T1乃至期間T3は、マイクロマシン100の駆動期間ということができる。
[期間T4]
期間T4において、配線152bにL電位を供給する(図8B参照。)。すると、トランジスタ162がオフ状態となり、ノードND12の電荷が保持される。同様に、トランジスタ172がオフ状態となり、ノードND22の電荷が保持される。期間T4は、マイクロマシン100の保持期間ということができる。
[期間T5]
期間T5において、配線153aおよび配線153bにL電位が供給され、配線154a、配線152aおよび配線152bにH電位が供給される(図9A参照。)。すると、トランジスタ161がオン状態となり、配線153aからノードND11にL電位が供給される。よって、電極122の電位がL電位となる。
また、トランジスタ171がオン状態となり、配線154aからノードND21にH電位が供給される。また、トランジスタ162がオン状態となり、配線153bからノードND12にL電位が供給される。また、トランジスタ172がオン状態となり、配線154bからノードND22にL電位が供給される。
[期間T6]
期間T6において、配線152aにL電位が供給される(図9B参照。)。すると、トランジスタ161がオフ状態となり、ノードND11に供給された電荷が保持される。より正確には、ノードND11の電位をL電位にする量の電荷がノードND11に保持される。同様に、トランジスタ171がオフ状態となり、ノードND21の電位が保持される。より正確には、ノードND21の電位をH電位にする量の電荷がノードND21に保持される。トランジスタ161およびトランジスタ171がオフ状態になることで、ノードND11およびノードND21は、フローティング状態になる。
[期間T7]
期間T7において、配線154bにH電位を供給する(図10A参照。)。トランジスタ172はオン状態であるため、ノードND22の電位がL電位からH電位に上昇する。ノードND21はフローティング状態であり、かつ、ノードND21はノードND22と容量素子175によって容量結合している。よって、ノードND22の電位がL電位からH電位に上昇すると、ノードND21の電位もノードND22の電位変化に比例して上昇する。すなわち、ノードND21の電位がH電位の2倍の電位(2×H電位)になる。よって、電極123の電位もH電位の2倍になる。
電極123に2×H電位が供給されることにより、電極121はクーロン力によって電極123に引き付けられ、電極123側に傾く。期間T5乃至期間T7は、マイクロマシン100の駆動期間ということができる。
[期間T8]
期間T8において、配線152bにL電位を供給する(図10B参照。)。すると、トランジスタ162がオフ状態となり、ノードND12の電荷が保持される。同様に、トランジスタ172がオフ状態となり、ノードND22の電荷が保持される。期間T8は、マイクロマシン100の保持期間ということができる。
このように、回路151は、別途電源装置を追加することなく、電極122または電極123に、H電位の2倍の電位(2×H電位)を供給することができる。
また、本発明の一態様によれば、複数のマイクロマシン100を有する半導体装置において、マイクロマシン100毎に電極122の電位または電極123の電位を昇圧して電極121を動作させることができる。本発明の一態様によれば、出力電圧の低い電気回路用の電源を用いて、動作が必要なマイクロマシン100に対してのみ必要な電位を昇圧生成することができる。よって、複数のマイクロマシン100全体に対して昇圧電源を設ける場合よりも、電力使用効率が高く、消費電力を低減することができる。また、半導体装置全体の占有面積を低減することができる。
《変形例1》
〔回路151Aの構成〕
図11に回路151Aを含むマイクロマシン100の回路図を示す。なお、図11では、構造体180に含まれる電極121、電極122、および電極123を付記している。回路151Aは、回路151の変形例である。説明の重複を減らすため、主に、回路151Aの回路151と異なる点について説明する。回路151Aは、回路151にトランジスタ164およびトランジスタ174を付加した構成を有する。
トランジスタ164のソースまたはドレインの一方は配線158と電気的に接続され、他方はノードND21と電気的に接続される。トランジスタ164のゲートはノードND11と電気的に接続される。トランジスタ174のソースまたはドレインの一方は配線158と電気的に接続され、他方はノードND11と電気的に接続される。トランジスタ174のゲートはノードND21と電気的に接続される。
本発明の一態様の回路151では、電極121を電極122側に傾ける場合、電極122の電位を、H電位を超える電位にするためノードND11をフローティング状態にしているが、ノードND21もフローティング状態となる。ノードND21がフローティング状態である場合、ノードND11とノードND21との間の寄生容量が大きいと、ノードND11の電位を2×H電位まで昇圧する際に、ノードND21の電位も上昇してしまう恐れがある。
トランジスタ164を設けることで、期間T4(保持期間)中のノードND21をフローティング状態にすることなく、L電位に固定することができる。また、トランジスタ174を設けることで、期間T8中のノードND11をフローティング状態にすることなく、L電位に固定することができる。よって、保持期間中において、マイクロマシン100の状態を安定させることができる。トランジスタ164およびトランジスタ174を設けることで、マイクロマシン100の挙動を安定させ、信頼性を高めることができる。
〔回路151Aの動作〕
次に、回路151Aを含むマイクロマシン100の動作について説明する。本実施の形態では、回路151Aを用いて電極121を電極122側に傾斜させる場合の動作について説明する。図12に、回路151Aを含むマイクロマシン100の期間T1における動作状態を示す。図13に、回路151Aを含むマイクロマシン100の期間T3における動作状態を示す。
[期間T1]
期間T1においてノードND11の電位がH電位であるため、トランジスタ164のゲート電位もH電位となる。よって、トランジスタ164はオン状態になり、配線158からノードND21にL電位が供給される。
また、トランジスタ174のゲートはノードND21と電気的に接続されているため、トランジスタ174のゲート電位もL電位となる。よって、トランジスタ174はオフ状態になる。
[期間T3]
期間T3においてトランジスタ161およびトランジスタ171がオフ状態となり、ノードND11の電位が2×H電位となる。トランジスタ164のゲート電位は2×H電位になるため、トランジスタ164はオン状態が維持される。回路151Aでは、期間T4においてもノードND21がフローティング状態にならず、ノードND21の電位はL電位に固定される。また、トランジスタ174はオフ状態のままである。
このように、回路151Aでは、保持期間中において、マイクロマシン100の状態を安定させることができる。トランジスタ164およびトランジスタ174を設けることで、マイクロマシン100の挙動を安定させ、信頼性を高めることができる。また、トランジスタ174にOSトランジスタを用いることによりノードND11の電荷を長期間保持することができる。トランジスタ164にOSトランジスタを用いることによりノードND21の電荷を長期間保持することができる。よって、マイクロマシン100の信頼性をさらに高めることができる。
《変形例2》
〔回路151Bの構成〕
図14に回路151Bを含むマイクロマシン100の回路図を示す。なお、図14では、構造体180に含まれる電極121、電極122、および電極123も付記している。回路151Bは、回路151Aの変形例である。説明の重複を減らすため、主に、回路151Bの回路151Aと異なる点について説明する。回路151Bは、回路151Aにトランジスタ163、トランジスタ173、容量素子166、および容量素子176を付加した構成を有する。
トランジスタ163のソースまたはドレインの一方は配線153bと電気的に接続され、容量素子166の一方の電極はノードND12と電気的に接続される。トランジスタ163のソースまたはドレインの他方は容量素子166の他方の電極と電気的に接続される。トランジスタ163のソースまたはドレインの他方と容量素子166の他方の電極が電気的に接続する節点をノードND13と呼ぶ。
トランジスタ173のソースまたはドレインの一方は配線154bと電気的に接続され、容量素子176の一方の電極はノードND12と電気的に接続される。トランジスタ163のソースまたはドレインの他方は容量素子176の他方の電極配と電気的に接続される。トランジスタ163のソースまたはドレインの他方と容量素子176の他方の電極が電気的に接続する節点をノードND23と呼ぶ。
トランジスタ163のゲートおよびトランジスタ173のゲートは配線152cと電気的に接続される。
回路151Bは、電極122の電位および電極123の電位を、H電位の3倍の電位(3×H電位)にする機能を有する。また、回路151Bは、回路151および回路151Aよりも、電極122と電極121の間に生じるクーロン力および電極122と電極121の間に生じるクーロン力を大きくすることができる。よって、マイクロマシン100をより確実に動作させることができる。また、マイクロマシン100の動作速度を高めることができる。また、クーロン力が高まることで、保持期間中のノイズ耐性が向上し、保持期間中においてマイクロマシン100の動作をより確実に保持することができる。
〔回路151Bの動作〕
次に、回路151Bを含むマイクロマシン100の動作について説明する。本実施の形態では、回路151Bを用いて電極121を電極122側に傾斜させる場合の動作について説明する。図15は回路151Bを含むマイクロマシン100の動作を説明するタイミングチャートである。図16乃至図20は特定の動作期間における回路151Bを含むマイクロマシン100の状態を示す図である。
まず、電極121、配線153b、配線154a、配線154b、配線152c、および配線158にL電位が供給され、配線153aにH電位が供給されているものとする。また、ノードND13およびノードND23の電位がH電位であるものとする。
[期間T1]
期間T1において、配線152aおよび配線152bにH電位が供給される(図16参照。)。すると、トランジスタ161がオン状態となり、配線153aからノードND11にH電位が供給される。また、トランジスタ171がオン状態となり、配線154aからノードND21にL電位が供給される。また、ノードND11の電位がH電位になると、トランジスタ164がオン状態となり、配線158からノードND21にL電位が供給される。また、トランジスタ162がオン状態となり、配線153bからノードND12にL電位が供給される。また、トランジスタ172がオン状態となり、配線154bからノードND22にL電位が供給される。
配線152cにL電位が供給されているため、トランジスタ163およびトランジスタ173はオフ状態である。
[期間T2]
期間T2において、配線152aにL電位が供給される(図17参照。)。すると、トランジスタ161がオフ状態となり、ノードND11に供給された電荷が保持される。より正確には、ノードND11の電位をH電位にする量の電荷がノードND11に保持される。また、トランジスタ171もオフ状態となる。
トランジスタ161がオフ状態になることで、ノードND11はフローティング状態になる。ノードND21は、トランジスタ164を介して配線158からL電位が供給される。
[期間T3]
期間T3において、配線153bにH電位を供給する(図18参照。)。トランジスタ162はオン状態であるため、ノードND12の電位がL電位からH電位に上昇する。ノードND11はフローティング状態であり、かつ、ノードND11はノードND12と容量素子165によって容量結合している。よって、ノードND12の電位がL電位からH電位に上昇すると、ノードND11の電位もノードND12の電位変化に比例して上昇する。すなわち、ノードND11の電位がH電位の2倍の電位(2×H電位)になる。その結果、電極122の電位もH電位の2倍になる。
電極122に2×H電位が供給されることにより、電極121はクーロン力によって電極122に引き付けられ、電極122側に傾く。
また、期間T3において、配線153aにL電位を供給し、配線152cにH電位を供給する。すると、トランジスタ163がオン状態となり、ノードND13にL電位が供給される。また、トランジスタ173がオン状態となり、ノードND23にL電位が供給される。
[期間T4]
期間T4において、配線152bにL電位が供給される(図19参照。)。すると、トランジスタ162がオフ状態となり、ノードND12に供給された電荷が保持される。より正確には、ノードND12の電位をH電位にする量の電荷がノードND12に保持される。また、トランジスタ172もオフ状態となる。
トランジスタ162がオフ状態になることで、ノードND12はフローティング状態になる。
[期間T5]
期間T5において、配線153aにH電位を供給する(図20参照。)。トランジスタ163はオン状態であるため、ノードND13の電位がL電位からH電位に上昇する。ノードND12およびノードND11はフローティング状態であり、かつ、ノードND12はノードND13と容量素子166によって容量結合し、ノードND11はノードND12と容量素子165によって容量結合している。よって、ノードND13の電位がL電位からH電位に上昇すると、ノードND12およびノードND11の電位もノードND13の電位変化に比例して上昇する。すなわち、ノードND12の電位がH電位の2倍の電位(2×H電位)になり、ノードND11の電位がH電位の3倍の電位(3×H電位)になる。その結果、電極122の電位もH電位の3倍になる。
電極122に3×H電位が供給されることにより、電極121はより強く電極122に引き付けられる。
[期間T6]
期間T6において、配線152cにL電位が供給される。すると、トランジスタ163がオフ状態となり、ノードND13の電荷が保持される。同様に、トランジスタ173がオフ状態となり、ノードND23の電荷が保持される。回路151Bにおいて、期間T6は、マイクロマシン100の保持期間ということができる。
このように、回路151Bは、電源電圧を変えたり、別途電源装置を追加したりすることなく、電極122の電位および電極123の電位を、H電位の3倍の電位(3×H電位)にすることができる。よって、回路151Bは、電極122と電極121の間に生じるクーロン力および電極122と電極121の間に生じるクーロン力を大きくすることができる。よって、マイクロマシン100の動作が安定し、信頼性をさらに高めることができる。
《変形例3》
〔回路151Cの構成〕
図21に回路151Cを含むマイクロマシン100の回路図を示す。なお、図21では、構造体180に含まれる電極121、電極122、および電極123も付記している。回路151Cは、回路151Aの変形例である。説明の重複を減らすため、主に、回路151Cの回路151Aと異なる点について説明する。回路151Cは、回路151Aにトランジスタ169およびトランジスタ179を付加した構成を有する。
トランジスタ169のソースまたはドレインの一方は配線158と電気的に接続され、他方はノードND12と電気的に接続される。トランジスタ169のゲートは配線152aと電気的に接続される。トランジスタ179のソースまたはドレインの一方は配線158と電気的に接続され、他方はノードND22と電気的に接続される。トランジスタ179のゲートは配線152aと電気的に接続される。
トランジスタ169およびトランジスタ179を設けることで、マイクロマシン100に接続する配線数を低減することができる。例えば、配線153aまたは配線153bのどちらか一方と、配線154aまたは配線154bのどちらか一方を削減することができる。配線数の低減により寄生容量の低減が可能になるため、マイクロマシン100の動作時の消費電力を低減することができる。
図21などに示す回路151Cでは、配線153bを削減し、トランジスタ162のソースまたはドレインの一方を配線153aと電気的に接続している。また、図21などに示す回路151Cでは、配線154bを削減し、トランジスタ172のソースまたはドレインの一方を配線154aと電気的に接続している。
また、図22に示すように、トランジスタ161、トランジスタ162、トランジスタ164、トランジスタ169、トランジスタ171、トランジスタ172、およびトランジスタ174を、バックゲートを有するトランジスタとしてもよい。図22では、トランジスタ161、トランジスタ171、トランジスタ169およびトランジスタ179のバックゲートが配線152aと電気的に接続している。また、トランジスタ162およびトランジスタ172のバックゲートが配線152bと電気的に接続している。また、トランジスタ164のバックゲートはトランジスタ164のゲートと電気的に接続されている。また、トランジスタ174のバックゲートはトランジスタ174のゲートと電気的に接続されている。
なお、図22では、バックゲートの電位がゲートの電位と同じになるが、バックゲートの電位はゲートと異なってもよい。バックゲートの電位を接地電位(GND電位)や任意の電位としてもよい。
〔回路151Cの動作〕
次に、回路151Cを含むマイクロマシン100の動作について説明する。図23は回路151Cを含むマイクロマシン100の動作を説明するタイミングチャートである。図24乃至図31は特定の動作期間における回路151Cを含むマイクロマシン100の状態を示す図である。
まず、電極121、配線154a、および配線158にL電位が供給されているものとする。
[期間T1]
期間T1において、配線152aおよび配線153aにH電位が供給される(図24参照。)。すると、トランジスタ161がオン状態となり、配線153aからノードND11にH電位が供給される。また、トランジスタ171がオン状態となり、配線154aからノードND21にL電位が供給される。また、ノードND11がH電位になると、トランジスタ164がオン状態になる。また、ノードND21がL電位になると、トランジスタ174がオフ状態になる。トランジスタ164がオン状態になると、配線158からノードND21にL電位が供給される。
また、トランジスタ169がオン状態となり、配線158からノードND12にL電位が供給される。また、トランジスタ179がオン状態となり、配線158からノードND22にL電位が供給される。
[期間T2]
期間T2において、配線152aにL電位が供給される(図25参照。)。すると、トランジスタ161がオフ状態となり、ノードND11に供給された電荷が保持される。より正確には、ノードND11の電位をH電位にする量の電荷がノードND11に保持される。同様に、トランジスタ171がオフ状態となり、ノードND21の電位が保持される。より正確には、ノードND21の電位をL電位にする量の電荷がノードND21に保持される。
同様に、トランジスタ162およびトランジスタ169がオフ状態となり、ノードND12の電位が保持される。また、トランジスタ172およびトランジスタ179がオフ状態となり、ノードND22の電位が保持される。トランジスタ162と同様に、トランジスタ169としてOSトランジスタを用いることが好ましい。トランジスタ162およびトランジスタ169にOSトランジスタを用いることによりノードND12の電荷を長期間保持することができる。トランジスタ172と同様に、トランジスタ179としてOSトランジスタを用いることが好ましい。トランジスタ172およびトランジスタ179にOSトランジスタを用いることによりノードND22の電荷を長期間保持することができる。
トランジスタ161、トランジスタ171、トランジスタ162、トランジスタ172、トランジスタ169、およびトランジスタ179がオフ状態になることで、ノードND11、ノードND21、ノードND12、およびノードND22は、フローティング状態になる。
[期間T3]
期間T3において、配線152bにH電位を供給する(図26参照。)。すると、トランジスタ162およびトランジスタ172がオン状態になる。トランジスタ162がオン状態になると、ノードND12の電位がL電位からH電位に上昇する。また、ノードND11はフローティング状態であり、かつ、ノードND11はノードND12と容量素子165によって容量結合している。よって、ノードND12の電位がL電位からH電位に上昇すると、ノードND11の電位もノードND12の電位変化に比例して上昇する。すなわち、ノードND11の電位がH電位の2倍の電位(2×H電位)になる。その結果、電極122の電位もH電位の2倍になる。
電極122に2×H電位が供給されることにより、電極121はクーロン力によって電極122に引き付けられ、電極122側に傾く。
[期間T4]
期間T4において、配線152bにL電位を供給する(図27参照。)。すると、トランジスタ162およびトランジスタ172がオフ状態となる。トランジスタ162がオフ状態になると、ノードND12の電荷が保持される。同様に、トランジスタ172がオフ状態になると、ノードND22の電荷が保持される。
[期間T5]
期間T5において、配線153aにL電位が供給され、配線152aおよび配線154aにH電位が供給される(図28参照。)。すると、トランジスタ161がオン状態となり、配線153aからノードND11にL電位が供給される。よって、電極122の電位がL電位となる。
また、トランジスタ171がオン状態となり、配線154aからノードND21にH電位が供給される。また、ノードND11がL電位になると、トランジスタ164がオフ状態になる。また、ノードND21がH電位になると、トランジスタ174がオン状態になる。トランジスタ174がオン状態になると、配線158からノードND11にL電位が供給される。
また、トランジスタ169がオン状態となり、配線158からノードND12にL電位が供給される。また、トランジスタ179がオン状態となり、配線158からノードND22にL電位が供給される。
[期間T6]
期間T6において、配線152aにL電位が供給される(図29参照。)。すると、トランジスタ161、トランジスタ171、トランジスタ162、トランジスタ172、トランジスタ169、およびトランジスタ179がオフ状態となり、ノードND11、ノードND21、ノードND12、およびノードND22の電荷が保持される。
トランジスタ161、トランジスタ171、トランジスタ162、トランジスタ172、トランジスタ169、およびトランジスタ179がオフ状態になることで、ノードND11、ノードND21、ノードND12、およびノードND22は、フローティング状態になる。
[期間T7]
期間T7において、配線152bにH電位を供給する(図30参照。)。すると、トランジスタ162およびトランジスタ172がオン状態になる。トランジスタ172がオン状態になると、ノードND22の電位がL電位からH電位に上昇する。また、ノードND21はフローティング状態であり、かつ、ノードND21はノードND22と容量素子175によって容量結合している。よって、ノードND22の電位がL電位からH電位に上昇すると、ノードND21の電位もノードND22の電位変化に比例して上昇する。すなわち、ノードND21の電位がH電位の2倍の電位(2×H電位)になる。その結果、電極123の電位もH電位の2倍になる。
電極123に2×H電位が供給されることにより、電極121はクーロン力によって電極123に引き付けられ、電極123側に傾く。
[期間T8]
期間T8において、配線152bにL電位を供給する(図31参照。)。すると、トランジスタ162およびトランジスタ172がオフ状態となる。トランジスタ162がオフ状態になると、ノードND12の電荷が保持される。同様に、トランジスタ172がオフ状態になると、ノードND22の電荷が保持される。
<表示素子の一例>
複数のマイクロマシン100をマトリクス状に配置して、文字や映像を表示する表示素子として機能させることができる。一例として、図32に表示素子200の斜視図を示す。図32に例示する表示素子200は、4×3のマトリクス状に配置された12個のマイクロマシン100を有する。言い換えると、表示素子200は、4×3のマトリクス状に配置された静電アクチュエータ群を有する。
例えば、マイクロマシン100を1920×1080のマトリクス状に配置すると、いわゆるフルハイビジョン(「2K解像度」、「2K1K」、「2K」などとも言われる。)の映像を表示可能な表示素子200を実現することができる。また、例えば、マイクロマシン100を4096×2160のマトリクス状に配置すると、いわゆるウルトラハイビジョン(「4K解像度」、「4K2K」、「4K」などとも言われる。)の映像を表示可能な表示素子200を実現することができる。また、例えば、マイクロマシン100を8192×4320のマトリクス状に配置すると、いわゆるスーパーハイビジョン(「8K解像度」、「8K4K」、「8K」などとも言われる。)を表示可能な表示素子200を実現することができる。表示素子を増やすことで、16Kや32Kの映像を表示可能な表示素子200を実現することも可能である。
<表示装置の一例>
図33Aおよび図33Bを用いて、表示素子200を用いた表示装置300の構成例とその動作について説明する。表示装置300は、光源301、表示素子200、およびレンズ302を有する。なお、図33Aおよび図33Bでは、表示素子200として、表示素子200に含まれるマイクロマシン100のうちの一つを例示している。
電極121が電極122側に傾いている場合、光源301から発せられた光311は、電極121で反射されて、レンズ302に入射し、その後、スクリーン303に投影される(図33A参照。)。この時のマイクロマシン100の状態をオン状態という。
また、電極121が電極123側に傾いている場合、光源301から発せられた光311は、電極121で反射されるが、レンズ302には入射しない(図33B参照。)。よって、スクリーン303に投影されない。この時のマイクロマシン100の状態をオフ状態という。また、マイクロマシン100のオン状態オフ状態の切り替え頻度を調節することで、目の残像現象を利用した階調表示(時間階調)を実現することができる。
また、光源301とマイクロマシン100の間、またはマイクロマシン100とスクリーン303の間に、RGBが順番に切り替わるカラーフィルタを設けることで、カラー表示を実現することができる。
本発明の一態様は、DMDに限らず他のMEMS素子に用いることも可能である。例えば、DMS(Digital Micro Shutter)シャッター、GLV(Grating Light Valve)、RF MEMSなどに用いることができる。または、MIRASOL(登録商標)、IMOD(インターフェロメトリック・モジュレーション)素子、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子などに用いることができる。
また、本明細書等において、マイクロマシン、表示素子、表示素子を有する装置である表示装置は、様々な素子と組み合わせることができる。このような素子の一例としては、EL(エレクトロルミネッセンス)素子(有機物および無機物を含むEL素子、有機EL素子、無機EL素子)、LED(白色LED、赤色LED、緑色LED、青色LEDなど)、電流に応じて発光するトランジスタ、電子放出素子、液晶素子、電子インク、電気泳動素子、エレクトロウェッティング素子、圧電セラミック、カーボンナノチューブ、などがある。
EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)またはSED方式平面型ディスプレイ(SED:Surface-conduction Electron-emitter Display)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子インク、電子粉流体(登録商標)、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
なお、LEDを組み合わせて用いる場合、LEDの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するn型GaN半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するp型GaN半導体層などを設けて、LEDを構成することができる。なお、グラフェンやグラファイトと、結晶を有するn型GaN半導体層との間に、AlN層を設けてもよい。なお、LEDが有するGaN半導体層は、MOCVDで成膜してもよい。ただし、グラフェンを設けることにより、LEDが有するGaN半導体層は、スパッタ法で成膜することも可能である。
マイクロマシンの他の一例として、図34にシャッター1300としてMEMSシャッターの構造例を示す。図34に示すシャッター1300も静電アクチュエータの一種である。図34に示すシャッター1300は、アクチュエータ1311に結合された可動遮光層1302を有する。アクチュエータ1311は開口部1304を有する遮光層(図面が煩雑となるため図示せず)上に設けられており、2つの柔軟性を有するアクチュエータ1315を有する。可動遮光層1302の一方の辺は、アクチュエータ1315と電気的に接続されている。アクチュエータ1315は、可動遮光層1302を、開口部1304を有する遮光層表面に平行な横方向に移動させる機能を有する。
アクチュエータ1315は、可動遮光層1302および構造体1319と電気的に接続する可動電極1321と、構造体1323と電気的に接続する可動電極1325とを有する。可動電極1325は、可動電極1321に隣接しており、可動電極1325の一端は構造体1323と電気的に接続し、他端は自由に動くことができる。また、可動電極1325の自由に動くことが可能な端部は、可動電極1321および構造体1319の接続部で最も近くなるように、湾曲している。
可動遮光層1302の他方の辺は、アクチュエータ1311によって及ぼされた力に対抗する復元力を有するスプリング1317に接続されている。スプリング1317は構造体1327に接続されている。
構造体1319、構造体1323、構造体1327は、開口部1304を有する遮光層の表面の近傍において、可動遮光層1302、アクチュエータ1315、およびスプリング1317を、浮遊させる機械的支持体として機能する。
可動遮光層1302の下方には、遮光層で囲まれる開口部1304が設けられる。なお、可動遮光層1302および開口部1304の形状はこれに限られるものではない。
シャッター1300に含まれる構造体1323は、トランジスタ(図示せず)と電気的に接続する。当該トランジスタは、可動遮光層1302を駆動するためのトランジスタである。これにより、構造体1323に接続される可動電極1325に、トランジスタを介して任意の電圧を印加することができる。また、構造体1319、構造体1327は、それぞれ接地電極と接続する。このため、構造体1319に接続する可動電極1321、および構造体1327に接続するスプリング1317の電位は、接地電位となっている。なお、構造体1319、構造体1327は、任意の電圧を印加できる共通電極と電気的に接続されてもよい。また、構造体1319、構造体1327をアクチュエータ1311に置き換えて2つのアクチュエータ1311をもつシャッターとしてもよい。
可動電極1325に電圧が印加されると、可動電極1325と可動電極1321との間の電位差により、可動電極1321および可動電極1325が電気的に引き寄せあう。この結果、可動電極1321に接続する可動遮光層1302が、構造体1323の方へ引きよせられ、構造体1323の方へ横方向に移動する。可動電極1321はスプリングとして働くため、可動電極1321と可動電極1325との間の電位差が除去されると、可動電極1321は、可動電極1321に蓄積された応力を解放しながら、可動遮光層1302をその初期位置に押し戻す。なお、可動電極1321が可動電極1325に引き寄せられている状態で、開口部1304が可動遮光層1302に塞がれるように設定してもよいし、逆に開口部1304上に可動遮光層1302が重ならないように設定してもよい。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態2)
本実施の形態では、マイクロマシン100の積層構造例について、図面を用いて説明する。また、トランジスタ161乃至トランジスタ164、トランジスタ171乃至トランジスタ174、トランジスタ169、およびトランジスタ179に用いることができるトランジスタの構成例について、図面を用いて説明する。
<マイクロマシン100の積層構造例1>
図35に、マイクロマシン100の積層構造例を示す。図35は、図2AにY1-Y2の一点鎖線で示した部位に相当する断面図である。図35では、マイクロマシン100が有するトランジスタ161、トランジスタ171、容量素子165、および容量素子175などを示している。
図35において、マイクロマシン100は、基板101、絶縁層561、絶縁層562、絶縁層565、絶縁層566、絶縁層571、絶縁層580、絶縁層574、絶縁層581、絶縁層511、絶縁層512、および絶縁層536を有する。また、マイクロマシン100は、導電層541、導電層542、導電層544、導電層549、および導電層537を有する。また、電極122および電極123上に、空間を介して電極121を有する。
導電層541は絶縁層581上に設けられている。また、導電層541上に絶縁層511が設けられ、絶縁層511上に導電層542が設けられている。導電層541と導電層542は、絶縁層511を介して互いに重なる領域を有し、当該領域が容量素子175として機能する。容量素子165も容量素子175と同様の構成を有する。
図35において、トランジスタ171のソースまたはドレインの一方は導電層541と電気的に接続されている。また、導電層542は、絶縁層512に埋め込まれた導電層544を介して、絶縁層512上に設けられた導電層549と電気的に接続されている。また、導電層549は、絶縁層536に埋め込まれた導電層537を介して、絶縁層536上に設けられた電極123と電気的に接続されている。
導電層544および導電層537のように、絶縁層に埋め込んで設けられ、上層の導電層と下層の導電層を接続する導電層を「コンタクトプラグ」と呼ぶ場合がある。
なお、トランジスタ161、容量素子165、および電極122の接続は、トランジスタ171、容量素子175、および電極123の接続に置き換えて理解できるため、詳細な説明は省略する。
<マイクロマシン100の積層構造例2>
図36に、図35を用いて説明したマイクロマシン100の変形例を示す。マイクロマシン100は、トランジスタの上方にさらにトランジスタを設けてもよい。図36では、トランジスタ161およびトランジスタ171の上にトランジスタ162およびトランジスタ172を積層する例を示している。
図36に示すマイクロマシン100は、図35に示した構成に加えて、絶縁層521、絶縁層522、絶縁層525、絶縁層526、絶縁層531、絶縁層532、絶縁層533、絶縁層534、および絶縁層535を有する。また、図36に示すマイクロマシン100は、導電層543、導電層545、導電層546、導電層547、導電層548、および導電層538を有する。
図36において、トランジスタ172のソースまたはドレインの一方は、絶縁層534上に設けられた導電層548と電気的に接続されている。また、導電層548は、絶縁層534、絶縁層533、絶縁層532、絶縁層531、絶縁層526、および絶縁層525に埋め込まれた導電層546と、絶縁層522に埋め込まれた導電層と、絶縁層521および絶縁層512に埋め込まれた導電層544と、を介して導電層542と電気的に接続される。
また、導電層542は、絶縁層521および絶縁層512に埋め込まれた導電層543と、絶縁層522に埋め込まれた導電層543と、絶縁層534、絶縁層533、絶縁層532、絶縁層531、絶縁層526、および絶縁層525に埋め込まれた導電層545と、を介して絶縁層534上に設けられた導電層547と電気的に接続されている。
また、導電層547は、絶縁層535に埋め込まれた導電層538と、絶縁層535上に設けられた導電層549と、絶縁層536に埋め込まれた導電層537と、を介して絶縁層536上に設けられた電極123と電気的に接続されている。
なお、トランジスタ162、容量素子165、および電極122の接続は、トランジスタ172、容量素子175、および電極123の接続に置き換えて理解できるため、詳細な説明は省略する。
トランジスタを積層することで、回路151の占有面積を低減することができるため、より微細なマイクロマシンを作製することができる。
<構成材料について>
次に、マイクロマシン100に用いることができる材料について説明する。
〔基板〕
基板としては、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板(例えば、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板など)、半導体基板(例えば、単結晶半導体基板、他結晶半導体基板、または化合物半導体基板など)SOI(SOI:Silicon on Insulator)基板、などを用いることができる。また、本実施の形態の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノシリケートガラス、またはアルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。他にも、結晶化ガラスなどを用いることができる。
または、基板として、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどを用いることができる。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)、ポリテトラフルオロエチレン(PTFE)に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、またはSOI基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタやマイクロマシンを形成してもよい。または、基板とトランジスタなどの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
つまり、ある基板を用いてトランジスタやマイクロマシンの少なくとも一つを形成し、その後、別の基板にトランジスタやマイクロマシンの少なくとも一つを転置し、別の基板上にトランジスタやマイクロマシンの少なくとも一つを配置してもよい。トランジスタやマイクロマシンの少なくとも一つが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい半導体装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
〔絶縁層〕
絶縁層に用いることができる材料としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁層の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁層として機能する絶縁層に、high-k材料を用いることで、物理膜厚を保ちながらトランジスタ動作時の低電圧化が可能となる。一方、層間絶縁層として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁層の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁物としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁物としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
また、トランジスタとしてOSトランジスタを用いる場合は、当該トランジスタを水素などの不純物および酸素の透過を抑制する機能を有する絶縁層で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコン、窒化シリコンなどの金属窒化物を用いることができる。
また、トランジスタとしてOSトランジスタを用いる場合は、ゲート絶縁層として機能する絶縁層は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを半導体層と接する構造とすることで、半導体層が有する酸素欠損を補償することができる。
なお、本明細書等において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱法(RBS:Rutherford Backscattering Spectrometry)等を用いて測定することができる。
また、トランジスタとしてOSトランジスタを用いる場合は、半導体層中の水素濃度の増加を防ぐために、絶縁層中の水素濃度を低減することが好ましい。具体的には、絶縁層中の水素濃度を、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)において2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは5×1018atoms/cm以下とする。特に、半導体層と接する絶縁層の水素濃度を低減することが好ましい。
また、半導体層として金属酸化物の一種である酸化物半導体を用いる場合は、半導体層中の窒素濃度の増加を防ぐために、絶縁層中の窒素濃度を低減することが好ましい。具体的には、絶縁層中の窒素濃度を、SIMSにおいて5×1019atoms/cm以下、好ましくは5×1018atoms/cm以下、より好ましくは1×1018atoms/cm以下、さらに好ましくは5×1017atoms/cm以下とする。
また、絶縁層の少なくとも半導体層と接する領域と、絶縁層の少なくとも半導体層と接する領域は、欠陥が少ないことが好ましく、代表的には、電子スピン共鳴法(ESR:Electron Spin Resonance)で観察されるシグナルが少ない方が好ましい。例えば、上述のシグナルとしては、g値が2.001に観察されるE’センターが挙げられる。なお、E’センターは、シリコンのダングリングボンドに起因する。例えば、絶縁層として、酸化シリコン層または酸化窒化シリコン層を用いる場合、E’センター起因のスピン密度が、3×1017spins/cm以下、好ましくは5×1016spins/cm以下である酸化シリコン層または酸化窒化シリコン層を用いればよい。
また、上述のシグナル以外に二酸化窒素(NO)に起因するシグナルが観察される場合がある。当該シグナルは、Nの核スピンにより3つのシグナルに分裂しており、それぞれのg値が2.037以上2.039以下(第1のシグナルとする)、g値が2.001以上2.003以下(第2のシグナルとする)、およびg値が1.964以上1.966以下(第3のシグナルとする)に観察される。
例えば、絶縁層として、二酸化窒素(NO)に起因するシグナルのスピン密度が、1×1017spins/cm以上1×1018spins/cm未満である絶縁層を用いると好適である。
なお、二酸化窒素(NO)を含む窒素酸化物(NOx)は、絶縁層中に準位を形成する。当該準位は、酸化物半導体層のエネルギーギャップ内に位置する。そのため、窒素酸化物(NOx)が、絶縁層と酸化物半導体層の界面に拡散すると、当該準位が絶縁層側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁層と酸化物半導体層の界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。したがって、絶縁層および絶縁層として窒素酸化物の含有量が少ない膜を用いると、トランジスタのしきい値電圧のシフトを低減することができる。
窒素酸化物(NOx)の放出量が少ない絶縁層としては、例えば、酸化窒化シリコン層を用いることができる。当該酸化窒化シリコン層は、昇温脱離ガス分析法(TDS:Thermal Desorption Spectroscopy)において、窒素酸化物(NOx)の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が1×1018分子/cm以上5×1019分子/cm以下である。なお、上記のアンモニアの放出量は、TDSにおける加熱処理の温度が50℃以上650℃以下、または50℃以上550℃以下の範囲での総量である。
窒素酸化物(NOx)は、加熱処理においてアンモニアおよび酸素と反応するため、アンモニアの放出量が多い絶縁層を用いることで窒素酸化物(NOx)が低減される。
また、酸化物半導体層に接する絶縁層のうち少なくとも1つは、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁層を用いることが好ましい。または、加熱により酸素が放出される絶縁層を用いて形成することが好ましい。具体的には、絶縁層の表面温度が100℃以上700℃以下、好ましくは100℃以上500℃以下の加熱処理で行われるTDSにて、酸素原子に換算した酸素の脱離量が1.0×1018atoms/cm以上、1.0×1019atoms/cm以上、または1.0×1020atoms/cm以上である絶縁層を用いることが好ましい。なお、本明細書などにおいて、加熱により放出される酸素を「過剰酸素」ともいう。
また、過剰酸素を含む絶縁層は、絶縁層に酸素を添加する処理を行って形成することもできる。酸素を添加する処理は、酸化性雰囲気下における熱処理やプラズマ処理などで行なうことができる。または、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法などを用いて酸素を添加してもよい。酸素を添加する処理に用いるガスとしては、16もしくは18などの酸素ガス、亜酸化窒素ガス、またはオゾンガスなどの、酸素を含むガスが挙げられる。なお、本明細書では酸素を添加する処理を「酸素ドープ処理」ともいう。酸素ドープ処理は、基板を加熱して行なってもよい。
また、絶縁層として、ポリイミド、アクリル系樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ系樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料(low-k材料)、シロキサン系樹脂、PSG(リンガラス)、BPSG(リンボロンガラス)等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたSi-O-Si結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基(例えばアルキル基やアリール基)やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層の形成方法は、特に限定されない。なお、絶縁層に用いる材料によっては焼成工程が必要な場合がある。この場合、絶縁層の焼成工程と他の熱処理工程を兼ねることで、効率よくトランジスタを作製することが可能となる。
また、絶縁層表面に化学的機械研磨(CMP:Chemical Mechanical Polishing)処理(以下、「CMP処理」ともいう。)を行ってもよい。CMP処理を行うことにより、試料表面の凹凸を低減し、この後形成される絶縁層や導電層の被覆性を高めることができる。
〔導電層〕
導電層(電極および配線を含む。)としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素の一を含む合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、半導体層として金属酸化物の一種である酸化物半導体を用いる場合は、ゲート電極として機能する導電層には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から脱離した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電層として、チャネルが形成される金属酸化物に含まれる金属元素、および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物(ITO:Indium Tin Oxide)、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
なお、コンタクトプラグなどに用いる導電性材料としては、例えば、タングステン、ポリシリコン等の埋め込み性の高い導電性材料を用いればよい。また、埋め込み性の高い導電性材料と、チタン層、窒化チタン層、窒化タンタル層などのバリア層(拡散防止層)を組み合わせて用いてもよい。
〔半導体層〕
半導体層として、単結晶半導体、多結晶半導体、微結晶半導体、または非晶質半導体などを、単体でまたは組み合わせて用いることができる。半導体材料としては、例えば、シリコンや、ゲルマニウムなどを用いることができる。また、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、酸化物半導体、窒化物半導体などの化合物半導体や、有機半導体などを用いることができる。
また、半導体層として有機物半導体を用いる場合は、芳香環をもつ低分子有機材料やπ電子共役系導電性高分子などを用いることができる。例えば、ルブレン、テトラセン、ペンタセン、ペリレンジイミド、テトラシアノキノジメタン、ポリチオフェン、ポリアセチレン、ポリパラフェニレンビニレンなどを用いることができる。
なお、半導体層を積層してもよい。半導体層を積層する場合は、それぞれ異なる結晶状態を有する半導体を用いてもよいし、それぞれ異なる半導体材料を用いてもよい。
また、金属酸化物の一種である酸化物半導体のバンドギャップは2eV以上あるため、半導体層に酸化物半導体を用いると、オフ電流が極めて少ないトランジスタを実現することができる。具体的には、ソースとドレイン間の電圧が3.5V、室温(代表的には25℃)下において、チャネル幅1μm当たりのオフ電流を1×10-20A未満、1×10-22A未満、あるいは1×10-24A未満とすることができる。すなわち、オンオフ比を20桁以上とすることもできる。また、半導体層に酸化物半導体を用いたトランジスタ(OSトランジスタ)は、ソースとドレイン間の絶縁耐圧が高い。よって、信頼性の良好なトランジスタを提供できる。また、出力電圧が大きく高耐圧なトランジスタを提供できる。また、信頼性の良好な半導体装置などを提供できる。
結晶性Siトランジスタは、OSトランジスタよりも比較的高い移動度を得やすい。一方で、結晶性Siトランジスタは、OSトランジスタのように極めて少ないオフ電流の実現が困難である。よって、半導体層に用いる半導体材料は、目的や用途に応じて適宜使い分けることが肝要である。例えば、目的や用途に応じて、OSトランジスタと結晶性Siトランジスタなどを組み合わせて用いてもよい。
半導体層として酸化物半導体層を用いる場合は、酸化物半導体層をスパッタリング法で形成することが好ましい。酸化物半導体層は、スパッタリング法で形成すると酸化物半導体層の密度を高められるため、好適である。スパッタリング法で酸化物半導体層を形成する場合、スパッタリングガスには、希ガス(代表的にはアルゴン)、酸素、または、希ガスおよび酸素の混合ガスを用いればよい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスや希ガスは、露点が-60℃以下、好ましくは-100℃以下にまで高純度化したガスを用いる。高純度化されたスパッタリングガスを用いて成膜することで、酸化物半導体層に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体層を形成する場合、スパッタリング装置が有する成膜室内の水分を可能な限り除去することが好ましい。例えば、クライオポンプのような吸着式の真空排気ポンプを用いて、成膜室内を高真空(5×10-7Paから1×10-4Pa程度まで)に排気することが好ましい。特に、スパッタリング装置の待機時における、成膜室内のHOに相当するガス分子(m/z=18に相当するガス分子)の分圧を1×10-4Pa以下にすることが好ましく、5×10-5Pa以下にすることがより好ましい。
〔金属酸化物〕
金属酸化物に含まれる元素の組成を変化させることにより、導電体、半導体、絶縁体を作り分けることができる。導電体物性を有する金属酸化物を「導電性酸化物」という場合がある。半導体物性を有する金属酸化物を「酸化物半導体」という場合がある。絶縁体物性を有する金属酸化物を「絶縁性酸化物」という場合がある。
金属酸化物の一種である酸化物半導体は、インジウムまたは亜鉛を含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここで、酸化物半導体が、インジウム、元素Mおよび亜鉛を有する場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Mに適用可能な元素として、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
[金属酸化物の構造]
酸化物半導体(金属酸化物)は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC-OS、多結晶酸化物半導体、nc-OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a-like OS:amorphous-like oxide semiconductor)、および非晶質酸化物半導体などがある。
CAAC-OSは、c軸配向性を有し、かつa-b面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、CAAC-OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリーともいう。)を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC-OSが、a-b面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、CAAC-OSは、インジウム、および酸素を有する層(以下、In層)と、元素M、亜鉛、および酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能であり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M)層と表すこともできる。
CAAC-OSは結晶性の高い金属酸化物である。一方、CAAC-OSは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC-OSは不純物や欠陥(酸素欠損など)の少ない金属酸化物ともいえる。したがって、CAAC-OSを有する金属酸化物は、物理的性質が安定する。そのため、CAAC-OSを有する金属酸化物は熱に強く、信頼性が高い。
nc-OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc-OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc-OSは、分析方法によっては、a-like OSや非晶質酸化物半導体と区別が付かない場合がある。
なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、In-Ga-Zn酸化物(以下、IGZO)は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、IGZOは、大気中では結晶成長がし難い傾向があるため、大きな結晶(ここでは、数mmの結晶、または数cmの結晶)よりも小さな結晶(例えば、上述のナノ結晶)とする方が、構造的に安定となる場合がある。
a-like OSは、nc-OSと非晶質酸化物半導体との間の構造を有する金属酸化物である。a-like OSは、鬆または低密度領域を有する。すなわち、a-like OSは、nc-OSおよびCAAC-OSと比べて、結晶性が低い。
酸化物半導体(金属酸化物)は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a-like OS、nc-OS、CAAC-OSのうち、二種以上を有していてもよい。
[金属酸化物を有するトランジスタ]
続いて、上記金属酸化物をトランジスタのチャネル形成領域に用いる場合について説明する。
なお、上記金属酸化物をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化物のキャリア密度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性という。例えば、金属酸化物は、キャリア密度が8×1011cm-3未満、好ましくは1×1011cm-3未満、さらに好ましくは1×1010cm-3未満であり、1×10-9cm-3以上とすればよい。
また、高純度真性または実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域に有するトランジスタは、電気特性が不安定となる場合がある。
したがって、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
[不純物]
ここで、金属酸化物中における各不純物の影響について説明する。
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、SIMSにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。金属酸化物中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。さらに、当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、SIMSにより得られる水素濃度を、1×1020atoms/cm未満、好ましくは1×1019atoms/cm未満、より好ましくは5×1018atoms/cm未満、さらに好ましくは1×1018atoms/cm未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
続いて、トランジスタ161乃至トランジスタ164、トランジスタ171乃至トランジスタ174、トランジスタ169、およびトランジスタ179に用いることができるトランジスタの構成例として、トランジスタ500Aおよびトランジスタ500Bの構造例を説明する。
<トランジスタの構造例1>
図37A、図37Bおよび図37Cを用いてトランジスタ500Aの構造例を説明する。図37Aはトランジスタ500Aの上面図である。図37Bは、図37Aに一点鎖線で示すL1-L2部位の断面図である。図37Cは、図37Aに一点鎖線で示すW1-W2部位の断面図である。なお、図37Aの上面図では、図の明瞭化のために一部の要素を省いて図示している。
図37A、図37Bおよび図37Cでは、トランジスタ500Aと、層間絶縁層として機能する絶縁層561、絶縁層562、絶縁層565、絶縁層566、絶縁層571、絶縁層580、絶縁層574、および絶縁層581を示している。また、トランジスタ500Aと電気的に接続し、コンタクトプラグとして機能する導電層540(導電層540a、および導電層540b)を示している。なお、コンタクトプラグとして機能する導電層540の側面に接して絶縁層541(絶縁層541a、および絶縁層541b)が設けられる。
層間絶縁層としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO)または(Ba、Sr)TiO(BST)などの絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
トランジスタ500Aは、第1のゲート電極として機能する導電層560(導電層560a、および導電層560b)と、第2のゲート電極として機能する導電層505(導電層505a、および導電層505b)と、第1のゲート絶縁膜として機能する絶縁層549と、第2のゲート絶縁層として機能する絶縁層565および絶縁層566と、チャネルが形成される領域を有する半導体層360(半導体層360a、半導体層360b、および半導体層360c)と、ソースまたはドレインの一方として機能する導電層542aと、ソースまたはドレインの他方として機能する導電層542bと、絶縁層571とを有する。
導電層505は、絶縁層562に埋め込まれるように配置され、絶縁層565は、絶縁層562および導電層505の上に配置されている。絶縁層566は絶縁層565の上に配置されている。また、半導体層360は絶縁層566の上に配置されている。絶縁層549は半導体層360の上に配置され、導電層560(導電層560a、および導電層560b)は絶縁層549上に配置されている。
導電層542aおよび導電層542bは、半導体層360bの上面の一部と接して配置され、絶縁層571は、絶縁層566の上面の一部、半導体層360aの側面、半導体層360bの側面、導電層542aの側面、導電層542aの上面、導電層542bの側面、および導電層542bの上面に接して配置されている。
絶縁層541は、絶縁層580、絶縁層574、絶縁層581に形成された開口の側壁に接して設けられ、その側面に接して導電層540の第1の導電体が設けられ、さらに内側に導電層540の第2の導電体が設けられている。ここで、導電層540の上面の高さと、絶縁層581の上面の高さは同程度にできる。なお、トランジスタ500Aでは、導電層540の第1の導電体および導電層540の第2の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電層540を単層、または3層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
半導体層360は、絶縁層566の上に配置された半導体層360aと、半導体層360aの上に配置された半導体層360bと、半導体層360bの上に配置され、少なくとも一部が半導体層360bの上面に接する半導体層360cと、を有することが好ましい。半導体層360bの下に半導体層360aを有することで、半導体層360aよりも下方に形成された構造物から、半導体層360bへの不純物の拡散を抑制することができる。また、半導体層360b上に半導体層360cを有することで、半導体層360cよりも上方に形成された構造物から、半導体層360bへの不純物の拡散を抑制することができる。
トランジスタ500Aは、半導体層360に、金属酸化物の一種である酸化物半導体を用いることが好ましい。例えば、半導体層360のチャネル形成領域となる金属酸化物として、バンドギャップが2eV以上、好ましくは2.5eV以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。チャネルが形成される半導体層に酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流(オフ電流)が少ない。よって、消費電力が低減された半導体装置を実現できる。また、酸化物半導体は、スパッタリング法などを用いて形成できるため、高集積型の半導体装置の実現が容易となる。
例えば、半導体層360として、In-M-Zn酸化物(元素Mは、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種)等の金属酸化物を用いるとよい。特に、元素Mは、ガリウム、イットリウム、または錫を用いるとよい。また、半導体層360として、In-M酸化物、In-Zn酸化物、またはM-Zn酸化物を用いてもよい。
なお、半導体層360として酸化物半導体を用いる場合は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、半導体層360aに用いる金属酸化物において、構成元素中の元素Mの原子数比が、半導体層360bに用いる金属酸化物における、構成元素中の元素Mの原子数比より大きいことが好ましい。また、半導体層360aに用いる金属酸化物において、Inに対する元素Mの原子数比が、半導体層360bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、半導体層360bに用いる金属酸化物において、元素Mに対するInの原子数比が、半導体層360aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。また、半導体層360cは、半導体層360aまたは半導体層360bに用いることができる金属酸化物を用いることができる。
半導体層360a、半導体層360b、および半導体層360cは、結晶性を有することが好ましく、特に、CAAC-OSを用いることが好ましい。CAAC-OS等の結晶性を有する酸化物は、不純物や欠陥(酸素欠損等)が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、半導体層360bからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、半導体層360bから酸素が引き抜かれることを低減できるので、トランジスタ500Aは、製造工程における高い温度(所謂サーマルバジェット)に対して安定である。
なお、半導体層360aおよび半導体層360cの一方または双方を省略してもよい。半導体層360を半導体層360bの単層としてもよい。半導体層360を半導体層360a、半導体層360b、および半導体層360cの積層とする場合は、半導体層360aおよび半導体層360cの伝導帯下端のエネルギーが、半導体層360bの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、半導体層360aおよび半導体層360cの電子親和力が、半導体層360bの電子親和力より小さいことが好ましい。この場合、半導体層360cは、半導体層360aに用いることができる金属酸化物を用いることが好ましい。具体的には、半導体層360cに用いる金属酸化物において、構成元素中の元素Mの原子数比が、半導体層360bに用いる金属酸化物における、構成元素中の元素Mの原子数比より、大きいことが好ましい。また、半導体層360cに用いる金属酸化物において、Inに対する元素Mの原子数比が、半導体層360bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、半導体層360bに用いる金属酸化物において、元素Mに対するInの原子数比が、半導体層360cに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。
ここで、半導体層360a、半導体層360b、および半導体層360cの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、半導体層360a、半導体層360b、および半導体層360cの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、半導体層360aと半導体層360bとの界面、および半導体層360bと半導体層360cとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、半導体層360aと半導体層360b、半導体層360bと半導体層360cが、酸素以外に共通の元素を有する(主成分とする。)ことで、欠陥準位密度が低い混合層を形成することができる。例えば、半導体層360bがIn-Ga-Zn酸化物の場合、半導体層360aおよび半導体層360cとして、In-Ga-Zn酸化物、Ga-Zn酸化物、酸化ガリウム等を用いてもよい。また、半導体層360cを積層構造としてもよい。例えば、In-Ga-Zn酸化物と、当該In-Ga-Zn酸化物上のGa-Zn酸化物との積層構造、またはIn-Ga-Zn酸化物と、当該In-Ga-Zn酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、In-Ga-Zn酸化物と、Inを含まない酸化物との積層構造を、半導体層360cとして用いてもよい。
具体的には、半導体層360aとして、In:Ga:Zn=1:3:4[原子数比]、または1:1:0.5[原子数比]の金属酸化物を用いればよい。また、半導体層360bとして、In:Ga:Zn=4:2:3[原子数比]、または3:1:2[原子数比]の金属酸化物を用いればよい。また、半導体層360cとして、In:Ga:Zn=1:3:4[原子数比]、In:Ga:Zn=4:2:3[原子数比]、Ga:Zn=2:1[原子数比]、またはGa:Zn=2:5[原子数比]の金属酸化物を用いればよい。また、半導体層360cを積層構造とする場合の具体例としては、In:Ga:Zn=4:2:3[原子数比]と、Ga:Zn=2:1[原子数比]との積層構造、In:Ga:Zn=4:2:3[原子数比]と、Ga:Zn=2:5[原子数比]との積層構造、In:Ga:Zn=4:2:3[原子数比]と、酸化ガリウムとの積層構造等が挙げられる。
このとき、キャリアの主たる経路は半導体層360bとなる。半導体層360a、半導体層360cを上述の構成とすることで、半導体層360aと半導体層360bとの界面、および半導体層360bと半導体層360cとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ500Aは高いオン電流、および高い周波数特性を得ることができる。なお、半導体層360cを積層構造とした場合、上述の半導体層360bと、半導体層360cとの界面における欠陥準位密度を低くする効果に加え、半導体層360cが有する構成元素が、絶縁層549側に拡散するのを抑制することが期待される。より具体的には、半導体層360cを積層構造とし、積層構造の上方にInを含まない酸化物を位置させるため、絶縁層549側に拡散しうるInを抑制することができる。絶縁層549は、ゲート絶縁体として機能するため、Inが拡散した場合、トランジスタの特性不良となる。したがって、半導体層360cを積層構造とすることで、信頼性の高い半導体装置を提供することが可能となる。
ここで、半導体層360と接する絶縁層566は、化学量論的組成を満たす酸素よりも多くの酸素を含む絶縁体を用いることが好ましい。つまり、絶縁層566には、過剰酸素領域が形成されていることが好ましい。このような過剰酸素を含む絶縁体を半導体層360に接して設けることにより、半導体層360中の酸素欠損(V:oxygen vacancyともいう)を低減し、トランジスタ500Aの信頼性を向上させることができる。なお、半導体層360中の酸素欠損に水素が入った場合、当該欠陥(以下、VHと呼ぶ場合がある。)はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。従って、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。また、酸化物半導体中の水素は、熱、電界などのストレスによって動きやすいため、酸化物半導体に多くの水素が含まれると、トランジスタの信頼性が悪化する恐れもある。本発明の一態様においては、半導体層360中のVHをできる限り低減し、高純度真性または実質的に高純度真性にすることが好ましい。このように、VHが十分低減された酸化物半導体を得るには、酸化物半導体中の水分、水素などの不純物を除去すること(脱水、脱水素化処理と記載する場合がある。)と、酸化物半導体に酸素を供給して酸素欠損を補填すること(加酸素化処理と記載する場合がある。)が重要である。VHなどの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
また、上記過剰酸素領域を有する絶縁体と、半導体層360と、を接して加熱処理、マイクロ波処理、またはRF処理のいずれか一または複数の処理を行っても良い。当該処理を行うことで、半導体層360中の水、または水素を除去することができる。例えば、半導体層360において、VoHの結合が切断される反応が起きる、別言すると「VH→Vo+H」という反応が起きて、脱水素化することができる。このとき発生した水素の一部は、酸素と結合してHOとして、半導体層360、または半導体層360近傍の絶縁体から除去される場合がある。また、水素の一部は、導電層542にゲッタリングされる場合がある。
また、上記マイクロ波処理は、例えば、高密度プラズマを発生させる電源を有する装置、または、基板側にRFを印加する電源を有する装置を用いると好適である。例えば、酸素を含むガスを用い、且つ高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にRFを印加することで、高密度プラズマによって生成された酸素ラジカルを、効率よく半導体層360、または半導体層360近傍の絶縁体中に導入することができる。また、上記マイクロ波処理は、圧力を133Pa以上、好ましくは200Pa以上、さらに好ましくは400Pa以上とすればよい。また、マイクロ波処理を行う装置内に導入するガスとしては、例えば、酸素と、アルゴンとを用い、酸素流量比(O/(O+Ar))は50%以下、好ましくは10%以上30%以下がよい。
また、トランジスタ500Aの作製工程中において、半導体層360の表面が露出した状態で、加熱処理を行うと好適である。当該加熱処理は、例えば、100℃以上450℃以下、より好ましくは350℃以上400℃以下で行えばよい。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。例えば、加熱処理は酸素雰囲気で行うことが好ましい。これにより、半導体層360に酸素を供給して、酸素欠損(V)の低減を図ることができる。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処理した後に、脱離した酸素を補うために、酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で行ってもよい。または、酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で加熱処理した後に、連続して窒素ガスもしくは不活性ガスの雰囲気で加熱処理を行っても良い。
なお、半導体層360に加酸素化処理を行うことで、半導体層360中の酸素欠損を、供給された酸素により修復させる、別言すると「Vo+O→null」という反応を促進させることができる。さらに、半導体層360中に残存した水素に供給された酸素が反応することで、当該水素をHOとして除去する(脱水化する)ことができる。これにより、半導体層360中に残存していた水素が酸素欠損に再結合してVHが形成されるのを抑制することができる。
また、絶縁層566が、過剰酸素領域を有する場合、絶縁層565は、酸素(例えば、酸素原子、酸素分子など)の拡散を抑制する機能を有する(上記酸素が透過しにくい)ことが好ましい。
絶縁層565が、酸素や不純物の拡散を抑制する機能を有することで、半導体層360が有する酸素は、絶縁層562側へ拡散することがなく、好ましい。すなわち、絶縁層566や、半導体層360に含まれている酸素と導電層505が反応することを防ぐことができる。
トランジスタ500Aでは、第1のゲート(トップゲートともいう。)電極として機能する導電層560が、絶縁層580などに形成されている開口を埋めるように自己整合的に形成される。導電層560をこのように形成することにより、導電層542aと導電層542bとの間の領域に、導電層560を位置合わせすることなく確実に配置することができる。
導電層560は、導電層560aと、導電層560aの上に配置された導電層560bと、を有することが好ましい。例えば、導電層560aは、導電層560bの底面および側面を包むように配置されることが好ましい。また、図37Bに示すように、導電層560の上面は、絶縁層549の上面および酸化物360cの上面と略一致している。
導電層505は、第2のゲート(ボトムゲートともいう。)電極として機能する場合がある。その場合、導電層505に印加する電位を、導電層560に印加する電位と、連動させず、独立して変化させることで、トランジスタ500Aのしきい値電圧(Vth)を制御することができる。特に、導電層505に負の電位を印加することにより、トランジスタ500AのVthを0Vより大きくし、オフ電流を低減することが可能となる。したがって、導電層505に負の電位を印加したほうが、印加しない場合よりも、導電層560に印加する電位が0Vのときのドレイン電流を小さくすることができる。
また、例えば、導電層505と導電層560を半導体層360のチャネル形成領域を介して重畳して設けることで、導電層505、および導電層560に電圧を印加した場合、導電層560から生じる電界と、導電層505から生じる電界と、がつながり、半導体層360のチャネル形成領域を覆うことができる。
つまり、第1のゲート電極としての機能を有する導電層560の電界と、第2のゲート電極としての機能を有する導電層505の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書などにおいて、第1のゲート電極、および第2のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、surrounded channel(S-channel)構造とよぶ。
絶縁層565、および絶縁層571は、水素(例えば、水素原子、水素分子などの少なくとも一)の拡散を抑制する機能を有することが好ましい。また、絶縁層565、および絶縁層571は、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有することが好ましい。例えば、絶縁層565、および絶縁層571は、それぞれ絶縁層566よりも水素および酸素の一方または双方の拡散を抑制する機能を有することが好ましい。絶縁層565、および絶縁層571は、それぞれ絶縁層549よりも水素および酸素の一方または双方の拡散を抑制する機能を有することが好ましい。絶縁層565、および絶縁層571は、それぞれ絶縁層580よりも水素および酸素の一方または双方の拡散を抑制する機能を有することが好ましい。
なお、本明細書などにおいて、水素または酸素の拡散を抑制する機能を有する膜を、水素または酸素が透過しにくい膜、水素または酸素の透過性が低い膜、水素または酸素に対してバリア性を有する膜、水素または酸素に対するバリア膜などと呼ぶ場合がある。また、バリア膜が導電性を有する場合、当該バリア膜を導電性バリア膜と呼ぶことがある。
また、図37Bに示すように、絶縁層571は、導電層542aおよび導電層542bの上面と、導電層542aと導電層542bとが互いに向かい合う側面以外の、導電層542aおよび導電層542bの側面と、半導体層360aおよび半導体層360bの側面と、絶縁層566の上面の一部と、に接することが好ましい。これにより、絶縁層580は、絶縁層571によって、絶縁層566、半導体層360a、および半導体層360bと離隔される。したがって、絶縁層580などに含まれる水素などの不純物が、絶縁層566、半導体層360a、および半導体層360bへ混入するのを抑制することができる。
また、図37Bに示すように、トランジスタ500Aは、絶縁層574が、導電層560、絶縁層549、および半導体層360cのそれぞれの上面と接する構造となっている。このような構造とすることで、絶縁層581などに含まれる水素などの不純物が、絶縁層549へ混入することを抑えることができる。したがって、トランジスタの電気特性およびトランジスタの信頼性への悪影響を抑制することができる。
上記構造を有することで、オン電流が高いトランジスタを提供することができる。または、オフ電流が低いトランジスタを提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有すると共に、信頼性を向上させた半導体装置を提供することができる。
また、トランジスタ500Aの形成後、トランジスタ500Aを囲むように開口を形成し、当該開口を覆うように、水素、または水に対するバリア性が高い絶縁層を形成してもよい。上述のバリア性の高い絶縁層でトランジスタ500Aを包み込むことで、外部から水分、および水素が侵入するのを防止することができる。または、複数のトランジスタ500Aをまとめて、水素、または水に対するバリア性が高い絶縁層で包み込んでもよい。なお、トランジスタ500Aを囲むように開口を形成する場合、例えば、絶縁層561または絶縁層562に達する開口を形成し、絶縁層561または絶縁層562に接するように上述のバリア性の高い絶縁層を形成すると、トランジスタ500Aの作製工程の一部を兼ねられるため、好適である。なお、水素、または水に対するバリア性が高い絶縁層としては、例えば、絶縁層565または絶縁層571などと同様の材料を用いればよい。
<トランジスタの構造例2>
図38A、図38Bおよび図38Cを用いてトランジスタ500Bの構造例を説明する。図38Aはトランジスタ500Bの上面図である。図38Bは、図38Aに一点鎖線で示すL1-L2部位の断面図である。図38Cは、図38Aに一点鎖線で示すW1-W2部位の断面図である。なお、図38Aの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ500Bはトランジスタ500Aの変形例である。よって、説明の繰り返しを防ぐため、主にトランジスタ500Aと異なる点について説明する。
第1のゲート電極として機能する導電層560は、導電層560a、および導電層560a上の導電層560bを有する。導電層560aは、水素原子、水素分子、水分子、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子などの少なくとも一)の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
導電層560aが酸素の拡散を抑制する機能を持つことにより、導電層560bの材料の選択性を向上することができる。つまり、導電層560aを有することで、導電層560bの酸化が抑制され、導電率が低下することを防止することができる。
また、導電層560の上面および側面、絶縁層549の側面、および半導体層360cの側面を覆うように、絶縁層571を設けることが好ましい。なお、絶縁層571は、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
絶縁層571を設けることで、導電層560の酸化を抑制することができる。また、絶縁層571を有することで、絶縁層580が有する水、および水素などの不純物がトランジスタ500Bへ拡散することを抑制することができる。
トランジスタ500Bは、導電層542aの一部と導電層542bの一部に導電層560が重なるため、トランジスタ500Aよりも寄生容量が大きくなりやすい。よって、トランジスタ500Aに比べて動作周波数が低くなる傾向がある。しかしながら、絶縁層580などに開口を設けて導電層560や絶縁層549などを埋めこむ工程が不要であるため、トランジスタ500Aと比較して生産性が高い。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態3)
本実施の形態では、本発明の一態様に係るマイクロマシンが適用された電子機器の例について、図面を参照して説明する。
本発明の一態様に係るマイクロマシンを用いた電子機器として、テレビ、モニタ等の表示装置、照明装置、デスクトップ型或いはノート型のパーソナルコンピュータ、ワードプロセッサ、DVD(Digital Versatile Disc)などの記録媒体に記憶された静止画または動画を再生する画像再生装置、ポータブルCDプレーヤ、ラジオ、テープレコーダ、ヘッドホンステレオ、ステレオ、置き時計、壁掛け時計、コードレス電話子機、トランシーバ、携帯電話、自動車電話、携帯型ゲーム機、タブレット型端末、パチンコ機などの大型ゲーム機、電卓、携帯情報端末、電子手帳、電子書籍、電子翻訳機、音声入力機器、ビデオカメラ、デジタルスチルカメラ、電気シェーバ、電子レンジ等の高周波加熱装置、電気炊飯器、電気洗濯機、電気掃除機、温水器、扇風機、毛髪乾燥機、エアコンディショナー、加湿器、除湿器などの空調設備、食器洗い器、食器乾燥器、衣類乾燥器、布団乾燥器、電気冷蔵庫、電気冷凍庫、電気冷凍冷蔵庫、DNA保存用冷凍庫、懐中電灯、チェーンソー等の工具、煙感知器、透析装置等の医療機器などが挙げられる。さらに、誘導灯、信号機、ベルトコンベア、エレベータ、エスカレータ、産業用ロボット、電力貯蔵システム、電力の平準化やスマートグリッドのための蓄電装置等の産業機器が挙げられる。また、蓄電体からの電力を用いた電動機や、燃料を用いたエンジンにより推進する移動体なども、電子機器の範疇に含まれるものとする。上記移動体として、例えば、電気自動車(EV)、内燃機関と電動機を併せ持ったハイブリッド車(HEV)、プラグインハイブリッド車(PHEV)、これらのタイヤ車輪を無限軌道に変えた装軌車両、電動アシスト自転車を含む原動機付自転車、自動二輪車、電動車椅子、ゴルフ用カート、小型または大型船舶、潜水艦、ヘリコプター、航空機、ロケット、人工衛星、宇宙探査機や惑星探査機、宇宙船などが挙げられる。
特に、本発明の一態様に係る表示装置を適用した電子機器として、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図39Aはリアプロジェクター(プロジェクションTV)であり、本体7401、光源7402、表示装置7403、リフレクタ7405、リフレクタ7406、スクリーン7407で構成される。本発明の一態様に係るマイクロマシンは、例えば、表示装置7403に用いることができる。
図39Bはフロントプロジェクターであり、本体7601、光源7602、表示装置7603、光学素子7604、スクリーン7605で構成される。本発明の一態様に係るマイクロマシンは、例えば、表示装置7603に用いることができる。
本発明の一態様によれば、電子機器の消費電力を低減することができる。または、本発明の一態様によれば、高温環境下においても動作が安定し、信頼性の良好な電子機器を提供できる。または、本発明の一態様によれば、表示装置の表示品位を良好なものとすることができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
100:マイクロマシン、101:基板、121:電極、122:電極、123:電極、124:ストッパ、125:支柱、126:支持部、151:回路、158:配線、161:トランジスタ、162:トランジスタ、163:トランジスタ、164:トランジスタ、165:容量素子、166:容量素子、169:トランジスタ、171:トランジスタ、172:トランジスタ、173:トランジスタ、174:トランジスタ、175:容量素子、176:容量素子、179:トランジスタ、180:構造体、200:表示素子、300:表示装置、301:光源、302:レンズ、303:スクリーン、311:光、ND11:ノード、ND12:ノード、ND13:ノード、ND21:ノード、ND22:ノード、ND23:ノード

Claims (8)

  1. 第1乃至第4トランジスタと、第1容量素子と、第2容量素子と、第1乃至第3電極と、第1乃至第6配線と、を有し、
    前記第1トランジスタのソースまたはドレインの一方は、前記第1配線と電気的に接続され、
    前記第1トランジスタのソースまたはドレインの他方は、前記第1容量素子の一方の電極および前記第1電極と電気的に接続され、
    前記第1トランジスタのゲートは前記第5配線と電気的に接続され、
    前記第2トランジスタのソースまたはドレインの一方は、前記第2配線と電気的に接続され、
    前記第2トランジスタのソースまたはドレインの他方は、前記第1容量素子の他方の電極と電気的に接続され、
    前記第2トランジスタのゲートは前記第6配線と電気的に接続され、
    前記第3トランジスタのソースまたはドレインの一方は、前記第3配線と電気的に接続され、
    前記第3トランジスタのソースまたはドレインの他方は、前記第2容量素子の一方の電極および前記第2電極と電気的に接続され、
    前記第3トランジスタのゲートは前記第5配線と電気的に接続され、
    前記第4トランジスタのソースまたはドレインの一方は、前記第4配線と電気的に接続され、
    前記第4トランジスタのソースまたはドレインの他方は、前記第2容量素子の他方の電極と電気的に接続され、
    前記第4トランジスタのゲートは前記第6配線と電気的に接続され、
    前記第1乃至前記第4トランジスタの半導体層は、それぞれが酸化物半導体を含み、
    前記第3電極は、前記第1電極および前記第2電極の電位に応じて傾く機能を有する半導体装置。
  2. 第1乃至第4トランジスタと、第1容量素子と、第2容量素子と、第1乃至第3電極と、第1乃至第6配線と、を有し、
    前記第1トランジスタのソースまたはドレインの一方は、前記第1配線と電気的に接続され、
    前記第1トランジスタのソースまたはドレインの他方は、前記第1容量素子の一方の電極および前記第1電極と電気的に接続され、
    前記第1トランジスタのゲートは前記第5配線と電気的に接続され、
    前記第2トランジスタのソースまたはドレインの一方は、前記第2配線と電気的に接続され、
    前記第2トランジスタのソースまたはドレインの他方は、前記第1容量素子の他方の電極と電気的に接続され、
    前記第2トランジスタのゲートは前記第6配線と電気的に接続され、
    前記第3トランジスタのソースまたはドレインの一方は、前記第3配線と電気的に接続され、
    前記第3トランジスタのソースまたはドレインの他方は、前記第2容量素子の一方の電極および前記第2電極と電気的に接続され、
    前記第3トランジスタのゲートは前記第5配線と電気的に接続され、
    前記第4トランジスタのソースまたはドレインの一方は、前記第4配線と電気的に接続され、
    前記第4トランジスタのソースまたはドレインの他方は、前記第2容量素子の他方の電極と電気的に接続され、
    前記第4トランジスタのゲートは前記第6配線と電気的に接続され、
    前記第1乃至前記第4トランジスタの半導体層は、それぞれが酸化物半導体を含み、
    前記第1電極と前記第3電極との間の距離は、前記第1電極の電位に応じて変化し、
    前記第2電極と前記第3電極との間の距離は、前記第2電極の電位に応じて変化する半導体装置。
  3. 請求項1または請求項2において、
    前記第1乃至第4トランジスタは、バックゲートを有する半導体装置。
  4. 請求項1乃至請求項3のいずれか一項において、
    前記酸化物半導体は、インジウムおよび亜鉛の一方または双方を含む半導体装置。
  5. 請求項1乃至請求項4のいずれか一項において、
    前記第1電極および前記第2電極は、固定電極として機能する半導体装置。
  6. 請求項1乃至請求項5のいずれか一項において、
    前記第3電極は、可動電極として機能する半導体装置。
  7. 請求項1乃至請求項6のいずれか一項において、
    前記第3電極は、可視光の反射率が70%以上100%以下である半導体装置。
  8. 請求項1乃至請求項7のいずれか一項に記載の半導体装置と、
    光源、光学素子、またはリフレクタと、を有する電子機器。
JP2020554605A 2018-11-02 2019-10-22 半導体装置、電子機器 Active JP7289850B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018207026 2018-11-02
JP2018207026 2018-11-02
PCT/IB2019/058970 WO2020089729A1 (ja) 2018-11-02 2019-10-22 半導体装置、電子機器

Publications (2)

Publication Number Publication Date
JPWO2020089729A1 JPWO2020089729A1 (ja) 2020-05-07
JP7289850B2 true JP7289850B2 (ja) 2023-06-12

Family

ID=70463576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020554605A Active JP7289850B2 (ja) 2018-11-02 2019-10-22 半導体装置、電子機器

Country Status (3)

Country Link
US (1) US11575013B2 (ja)
JP (1) JP7289850B2 (ja)
WO (1) WO2020089729A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004151723A (ja) 2002-10-28 2004-05-27 Hewlett-Packard Development Co Lp 連続可変アナログマイクロミラーデバイス
WO2016067154A1 (ja) 2014-10-29 2016-05-06 株式会社半導体エネルギー研究所 表示素子、表示装置、または電子機器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3533074B2 (ja) 1997-10-20 2004-05-31 日本電気株式会社 Vram機能内蔵のledパネル
JP3590283B2 (ja) 1999-01-13 2004-11-17 日本電信電話株式会社 静電型可動接点素子の製造方法
SG142163A1 (en) 2001-12-05 2008-05-28 Semiconductor Energy Lab Organic semiconductor element
JP4133155B2 (ja) 2002-09-19 2008-08-13 株式会社リコー 静電駆動型装置、光スイッチ、光スキャナ及びインクジェットヘッド
GB0318613D0 (en) 2003-08-08 2003-09-10 Koninkl Philips Electronics Nv Electroluminescent display devices
CN1965613B (zh) 2004-05-21 2010-06-16 株式会社半导体能源研究所 发光元件及使用该元件的发光装置
KR101437086B1 (ko) * 2006-01-07 2014-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치와, 이 반도체장치를 구비한 표시장치 및 전자기기
WO2008026350A1 (fr) 2006-08-30 2008-03-06 Sharp Kabushiki Kaisha Dispositif d'affichage
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
KR101377798B1 (ko) 2007-07-19 2014-03-24 파나소닉 주식회사 화상 표시 장치
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP2011095720A (ja) 2009-09-30 2011-05-12 Casio Computer Co Ltd 発光装置及びその駆動制御方法、並びに電子機器
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101752348B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI444981B (zh) 2010-06-24 2014-07-11 Japan Display West Inc 顯示器件,驅動顯示器件之方法及電子裝置
JP2013076812A (ja) 2011-09-30 2013-04-25 Sony Corp 画素回路、画素回路の駆動方法、表示装置、および、電子機器
KR101893167B1 (ko) 2012-03-23 2018-10-05 삼성디스플레이 주식회사 화소 회로, 이의 구동 방법 및 유기 발광 표시 장치
WO2014021150A1 (ja) 2012-07-31 2014-02-06 シャープ株式会社 表示装置およびその駆動方法
CN104064149B (zh) 2014-07-07 2016-07-06 深圳市华星光电技术有限公司 像素电路、具备该像素电路的显示面板和显示器
US11054710B2 (en) 2017-08-11 2021-07-06 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US11990502B2 (en) 2017-08-31 2024-05-21 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
WO2019102315A1 (en) 2017-11-23 2019-05-31 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10770482B2 (en) 2018-06-06 2020-09-08 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004151723A (ja) 2002-10-28 2004-05-27 Hewlett-Packard Development Co Lp 連続可変アナログマイクロミラーデバイス
WO2016067154A1 (ja) 2014-10-29 2016-05-06 株式会社半導体エネルギー研究所 表示素子、表示装置、または電子機器

Also Published As

Publication number Publication date
US20220037475A1 (en) 2022-02-03
JPWO2020089729A1 (ja) 2020-05-07
US11575013B2 (en) 2023-02-07
WO2020089729A1 (ja) 2020-05-07

Similar Documents

Publication Publication Date Title
JP7113127B2 (ja) 線状ビーム照射装置の使用方法
JP6817388B2 (ja) 表示装置
CN107683531B (zh) 半导体装置以及包括该半导体装置的显示装置
TWI757223B (zh) 顯示裝置
KR20220002209A (ko) 반도체 장치
TW202349725A (zh) 半導體裝置、包括該半導體裝置的顯示裝置
JP2024040150A (ja) 半導体装置
KR102244553B1 (ko) 용량 소자 및 반도체 장치
JP6487141B2 (ja) 半導体装置、表示装置、及び電子機器
JP6936287B2 (ja) 表示装置、または電子機器
TW201812419A (zh) 電晶體的製造方法及顯示裝置
KR20150128609A (ko) 표시 장치 및 발광 장치, 및 전자 기기
KR102462475B1 (ko) 반도체 장치 및 전자 기기
JP7289850B2 (ja) 半導体装置、電子機器
TW202240562A (zh) 顯示系統及電子裝置
US20240065035A1 (en) Display Device, Manufacturing Method of Display Device, and Electronic Device
US20240065036A1 (en) Display Device, Method For Manufacturing The Display Device, and Electronic Device
WO2022200937A1 (ja) 表示装置、及び電子機器
CN116547737A (zh) 显示系统及电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230531

R150 Certificate of patent or registration of utility model

Ref document number: 7289850

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150