TW201203243A - Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems - Google Patents

Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems Download PDF

Info

Publication number
TW201203243A
TW201203243A TW100104805A TW100104805A TW201203243A TW 201203243 A TW201203243 A TW 201203243A TW 100104805 A TW100104805 A TW 100104805A TW 100104805 A TW100104805 A TW 100104805A TW 201203243 A TW201203243 A TW 201203243A
Authority
TW
Taiwan
Prior art keywords
memory cell
voltage
capacitor
mobile
current
Prior art date
Application number
TW100104805A
Other languages
English (en)
Other versions
TWI470629B (zh
Inventor
Roy E Meade
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201203243A publication Critical patent/TW201203243A/zh
Application granted granted Critical
Publication of TWI470629B publication Critical patent/TWI470629B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/565—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using capacitive charge storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5685—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using storage elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Description

201203243 六、發明說明： 【發明所屬之技術領域】 本發明係關於跨點記憶體胞、關於非揮發性記憶體陣 列、關於讀取-記憶體胞之方法、關於程式化一記憶體胞 之方法、關於寫人-記憶體胞及自—記憶體胞讀取之方 法、及關於電腦系統。 【先前技術】 存在諸多不同結構供用於將資料儲存於記憶體胞中。某 些動態記憶體胞包含用於針對一短的時間週期儲存電荷之 一電容器。此等記憶體胞可組態為兩個或更多個狀態中之 一者。在一個狀態下，該記憶體胞使用電容器儲存電荷， 而在另一狀態下，該記憶鱧胞不儲存電荷。由於此等電容 器所儲存之電荷最終會消散’因此需要·性地再新此等 動態記憶體胞。 其他S己憶體胞可組態為用於表示資料之兩個或更多個電 阻性狀態。在一個狀態下，此等記憶體胞具有一相對高之 電阻，而在另一狀態下，此等記憶體胞具有一相對低之電 阻。此等記憶體胞可配置成一跨點結構，其中電阻性記憶 體胞位於一字線與一位元線之間。 【實施方式】 參考圖1，圖解說明依照本發明之一實施例之一非揮發 性記憶體陣列之一部分。該陣列包含複數個字線WL1至 WL4及與該複數個字線交叉之複數個位元線BL1至BL4。 該陣列進一步包含象徵性地由圓圈表示之複數個記憶體胞 153897.doc 201203243 Μ11至M44。該等記憶體胞個別地對應於該複數個字線與 該複數個位元線相對於彼此之交叉點中之一不同者。舉〇 而言’記憶體胞Μ12對應於WL1及BL2之交又點，而γ 體胞Μ34對應於WL3及BL4之交叉點。圖i中圖解說明之= ' 分可係該非揮發性記憶體陣列之一極小部分β除圖丨中圖 . 解說明之字線、位元線及記憶體胞外，該非揮發性記情體 陣列可包含更多字線、位元線及記憶體胞。 儘管圖1之字線及位元線係展示為相對於彼此正交地交 叉之直線，但亦可使用現有或尚待開發之其他形狀及相交 角度。圖1之位元線及字線在圖1中以概要方式及圖表方式 展示為在此相交處彼此觸碰，儘管此等不應相對於所繪示 之相交而歐姆連接。 該等記憶體胞中之個別者包含能夠被重複地程式化為至 少兩個不同電容狀態之一電容器。該電容器靜態地保持呈 一經程式化電容狀態，直至被程式化為一不同電容狀態為 止。該等不同電容狀態係藉由具有不同電容值來表徵。在 一個電容狀態下，電容器可具有一第一電容值，而在另一 電谷狀態下’該電容器可具有可與該第一電容值明顯不同 ' 之不同第二電容值。舉例而言’在某些實施例中，第二電 = 容值可係比第一電容值高或低二至十倍之一因子。 該等不同電容狀態可用於表示一或多個資料位元。舉例 而言’一記憶體胞可在其電容器呈一第一電容狀態時表示 「1」’且該記憶體胞可在其電容器呈一第二電容狀態時 表示「〇」。在某些實施例中’一記憶體胞可使用三個或 153897.doc 201203243 更多個不同電容狀態來表示資料。 該電容器可數月、數年或更長地保持呈一電容狀態，即 使未給該電容器提供電力。因此，電容狀態可被闡述為非 揮發性的及靜態的。此外，記憶體胞之電容狀態可在不損 害記憶體胞之情形下重複地改變。 在一項實施例中，一種寫入一記憶體胞（例如，記憶體 胞Mil至M44中之一者）之方法可包含在該記憶體胞之電容 器之一對相對導電電極之間施加一寫入電壓。該寫入電壓 之施加將該電容器之電容狀態自一個電容狀態改變至另一 電容狀態。寫入一記憶體胞亦可稱為程式化一記憶體胞。 一記憶體胞可藉由程式化來儲存一或多個資料位元。舉例 而言，為程式化記憶體胞M24，可跨越字線WL2及位元線 BL4施加一適合的寫入電壓，以便跨越記憶體胞M24之電 容器施加一電壓’因此改變該電容器之電容狀態。在記憶 體胞M24之程式化期間，字線WL1、WL3及WL4及位元線 BL1、BL2及BL3可固持於適當電壓處，以便不跨越該陣列 之除記憶趙胞M24外之記憶體胞施加足以程式化一記憶體 胞之一寫入電壓。舉例而言，在一項實施例中，字線 WL1、WL3及WL4及位元線BL1、BL2及BL3可在記憶體胞 M24之程式化期間固持於相同電位處。 該方法亦包含自記憶體胞讀取資料。讀取可包含在一字 線與位元線之間及因此在電容器之一對電極之間施加一 AC電壓（例如，使用一 AC電壓源2)，及感測自該AC電壓之 施加所致之電流。可提供偵測電路4以感測該電流，且可 I53897.doc -6 - 201203243 基於該電流判定該電容器所呈之電容狀態，及因此由記憶 體胞儲存之資料之值。舉例而言，在一項實施例中，電壓 源2可連接至字線WL2，且偵測電路4可連接至位元線BL3 以藉由判定記憶體胞M23之電容狀態來判定由記憶體胞 M23儲存之資料之值。 本文所述之方法可與包括能夠被重複地程式化為至少兩 個不同電容狀態之電容器之記憶胞一起使用。此等電容器 之個別者可以諸多不同形式實施。此一電容器之一項實施 例係一 s己憶電容器裝置，例如如圖2及圖3中展示之一記憒 電容器裝置10。此以兩個不同的經程式化狀態展示記憶電 容器裝置1 0。亦可使用替代及/或額外的經程式化狀態。 參考圖2，記憶電容器裝置1〇包括一對相對導電電極^ 及14。此等可由任一適合的導電材料構成，例如元素金 屬、元素金屬之合金、導電金屬化合物、及/或經導電摻 雜半導電材料。電極12及14可係具有相同或不同厚度。二 實例性厚度範圍係自3奈米至1〇〇奈求。進一步地，導電電 極12及14可係相對於彼此具有相同或不同組成，且不管是
否係同質的。在-項實例中，此等可實質上由元素S 成。電極12及14中之一者可包括一宝绐·^ _ 丁〜百J匕秸子線或一位元線之此交 又所在處之一者。進一步地，電極12及14中之另一者可包 括該字線或位元線之此交叉所在處之另一者。 在相對導電電極12與14之間接納至少兩個材料16及18。 材料16係-靜態可程式化半導電材料，其包括在一電介質 内接納之移動摻雜劑。其可在由不同電容值來表徵之至少 153897.doc 201203243 兩個不同狀態之間靜態地程式化。該等狀態中之至少一者 包含移動摻雜劑之定位或聚集，以使得在材料㈣形成一 電介質區域。可使用多於兩個可程式化狀態。 於此文件之上下文中’一「移動摻雜劑」係在藉由將電 壓差施加至該對電極而在至少兩個不同靜態狀態之間重複 地程式化該裝置之正常農置操作期間可移至該電介質内之 不同位置之半導電材料之一組分(不同於一自由電子）。實 例包含原子空位（在-以其他方式化學計量的材料中）及原 子填隙。特定實例性移動摻雜劑包含在非晶氧化物或結晶 氧化物或其他含氧材料中之氧原子空位、在非晶氧化物或 結晶氮化物或其他含說材料中之氮原子空位、在非晶氧化 物或結晶氟化物或其他含氟材料甲之氟原子空位、及一非 晶氧化物或結晶氧化物中之填隙金屬原子。材料16之移動 摻雜劑係由圖示中之點/點畫來以概要方式繪示。該等圖 不中之一既定區/容積内之點/點畫之密度指示移動摻雜劑 密度之程度，其中較多的點/點畫指示較高的移動摻雜劑 密度’而較少的點/點畫指示較低的移動摻雜劑密度。可 使用多於一個類型之移動摻雜劑作為材料16之部分。 針對材料16 ’其中接納有移動摻雜劑之實例性電介質包 含適合的氧化物、氮化物及/或氟化物，其等能夠基於移 動摻雜劑之足夠高的數量及濃度來定位電導率。其内接納 有移動摻雜劑之電介質可不考量移動摻雜劑而係同質或可 不是同質的。特定實例性電介質包含Ti〇2、A1N、及/或
MgF2 〇 153897.doc 201203243 在—項實施例中，包括氧空位作為移動摻雜劑之材料i 6 了相依於氧空位之位置及氧空位在所接納之位置中之數量 而在至少一個經程式化狀態下包括包括Ti〇2及Ti〇2 X之一 組合。在一項實施例中，包括氮空位作為移動摻雜劑之材 料1 6可相依於氮空位之位置及氮空位在所接納之位置中之 數量而在至少一個經程式化狀態下包括AIN及AlNl-x之一 組合。在一項實施例中，包括氟空位作為移動摻雜劑之材 料16可相依於氟空位之位置及氟空位在所接納之位置中之 數量而在至J 一個經程式化狀態下包括Μ#〗及MgF2 x之一 組合。在一項實施例中’移動摻雜劑包括一含氮材料中之 鋁原子填隙。 材料可係相依於電介質之組成、相依於移動推雜劑之 組成、及/或相依於材料16中之移動摻雜劑之數量的任一 適合厚度。實例性厚度包含自4奈米至5奈米，及在一項實 施例中不大於12〇奈米之一厚度。 材料18係一移動摻雜劑障壁電介質材料。此可係同質或 不同質的。移動摻雜劑障壁電介質材㈣之特徵或其與材 =内之電介質之區別在於：既不讓移動摻雜劑移動渗透 至材料18内，亦不讓其中固有 有之任何摻雜劑位置改變移動 滲透。材料16及障壁雷介暂 赤… 料18可具有彼此不同的組 成’其特徵至少在於至少一個 j屌于7G素。在一項實施 例中，移動摻雜劑障壁電介質 ^ 頁材枓18包括一金屬氧化物， 且材枓16中之其⑽納有料移 -金屬氧化物，其令材料18 :之電，'質包括另 金屬7L素不同於材料16之 153897.doc 201203243 電介質之一金屬元素。盔认 ， 電介質材料包含Zr0 s”.r ㈣__障壁 $ w、一 3 Γ〇2、Sl〇2、礼N4、GeN、及 SrTi〇3 中之 V者。在一項實施例中，該障壁電介質材料實質上由 化學計量金屬.氧化物構成，舉例而言，⑽及心= 任一者或一組合。 < 材料⑽移動摻雜劑障壁電介質材料啊具有彼此相同 S不同的厚度。在-項實施例中，移動摻雜劑障壁電介質 材料18不比材料16戽，曰太挪θ _ 电"質 ^ 在所展不之一項實施例中比材料 寻在項實施例中，移動摻雜劑障壁電介質材料Μ具 有自1奈米至7奈米之一等效氧化物厚度，且在一項實_ 中具有不大於10奈米之一等效氧化物厚度。於此文件之上 下文令’ 「等效氧化物厚度」係產生與所使用之移動摻雜 劑障壁電介質材料相同之電介質效應將需要的未推雜二氧 化夕之厚度之-線性尺寸。在所使用之移動推雜劑障壁電 介質材料係未換雜二氧化石夕或與未摻雜二氧化石夕具有同等 介電係數之一材料時，「等效氧化物厚度」與所使用之移 動摻雜劑障壁電介質材料之厚度將係相同。 半導電材料16及障壁電介質材料18中t 一者比半導電材 料16及障壁電介質材料18中之另一者更接近於電極對& 14中之-者。對應地，半導電材料16及障壁電介質材料^ 中之另一者接近於電極對12、14中之另一者。在所繪示之 實施例中，材料16及移動摻雜劑障壁電介質材料18彼此實 體觸碰接觸。進一步地，在所繪示之實施例中，在相對導 電電極對12、14之間不接納除材料16及移動摻雜劑障壁電 153897.doc •10· 201203243 介質材料18之外的其他材料。 如圖2中圖解說明，記憶電容器10可以圖表方式模型化 為並聯連接之一電容器（^及電阻器Rle儘管障壁電介質 材料18有效地防止Dc電流流動於電極12與14之間，但記 憶電容器裝置10可傳導一極小且不顯著量之洩漏電流。電 阻器R1表示此洩漏電流。電容器以表示呈圖2之經程式化 狀態之記憶電容器裝置1()之電容，且表示半導電材料似 障壁電介質材料18之組合電容。 。圖2及圖3繪示呈兩個不同靜態經程式化狀態之記憶電容 /裝置1G圖3以圖;^方式繪示—實例性最高電容狀態， 且圖2繪示一實例性最低電容狀態。舉例而言且僅藉由舉 例’圖2將材料16繪示為包括由各別不同的移動接雜劑平 均濃度來表徵之區域20及22。區域22以圖表方式展示直中 的移動摻雜劑之一顯著較低數量，以使得區域22實際上係 -電介質。區域22内可係有大於〇之某一數量之移動摻雜 劑，只要區域22可以-電介質容量起作用。無論如何，區 域20具有一適合的比區域22内之移動摻雜劑之任一濃度更 尚的移動摻雜劑平均濃度。在區域2〇或區域22内接納之任 一移動摻雜劑可係同質地或並非同質地分佈於各別區域20 或22内。無論如何，區域2〇係導電的，因此藉由材料。及 區域2〇之'组合有效地提供—較厚的導電電容電極。另— 方面’區域22係電介質，藉屮.沃 籍此添加達至移動摻雜劑障壁電 介質材料18之有效電介質厚度。 參考圖3’移動摻雜劑係展示為貫穿材料16之全部充分 153897.doc 201203243 地接納’以使得其整個厚度實質上係導電的。因此，該等 導電電容器電極中之一者有效地構成材料12及材料16之組 合《進一步地，於此狀態下，僅移動摻雜劑障壁電介質材 料18構成導電電容器電極12與14之間的全部電介質厚度。 藉此，圖3之經程式化狀態比圖2中繪示之經程式化狀態具 有更高之電容。移動摻雜劑可貫穿呈圖3高電容狀態之材 料16而同質地或不同質地分佈。進一步地且無論如何，可 達成除一最南及最低電谷狀態外的不同可選之經程式化電 容狀態。無論如何’記憶電容器裝置1〇至少部分地藉由在 移除提供該經程式化狀態之行為之後保留其經程式化電容 狀態來表徵。 在圖2之經程式化狀態下，記憶電容器1〇具有比呈圖3之 經程式化狀態更低之一電容》換言之，無論任一既定瞬間 由記憶電容器10實際上固持之一電荷量如何，呈圖2之經 程式化狀態之記憶電容器1〇之電容比呈圖3之經程式化狀 態之δ己憶電谷器10之電容更低。記憶電容器丨〇是不被充 電、部分地充電、還是完全地充電判定記憶電容器1〇之電 荷狀態，但不影響記憶電容器10之電容。因此，如本文使 用，電荷狀態係指在一既定瞬間由一電容器實際上固持之 電荷量。如本文使用，電容係指無論電容器之電荷狀態如 何而使一電容器能夠固持之每伏特之庫侖之一數目。。 如圖3中圖解說明，圖3之記憶電容器裝置1〇可以圖表方 式模型化為並聯連接之一電容器C2及電阻器R2。電阻器 R2表示呈圖3之經程式化狀態之記憶電容器裝置1〇之不顯 153897.doc 201203243 著的洩漏電流，且可與圖2之R1相比係相同、更低或更 高。電容器C2表示呈圖3之經程式化狀態之記憶電容器裝 置10之電容，其大於圖2之C1且表示半導電材料16及障壁 電介質材料18之組合電容。 作為一特定實例性電容器裝置1 〇，導電電容器電極12及 14實質上各自由具有5奈米之一厚度的元素鉑構成。移動 摻雜劑障壁電介質材料丨8係具有3奈米之一厚度的Zr〇2。 半導電材料16係Ti〇2與Ti〇2_x之一組合，且具有4奈米之一 總計厚度。在圖2中’區域22具有2奈米之一厚度，且係具 有使得區域22不導電之充分地小於5xl〇u氧空位/cm3之 Τι〇2。區域20具有2奈米之一厚度，及使得區域2〇導電之 充分地大於5χ1018空位/cm3之一總計平均氧空位密度。在 圖3中’材料16可被視為具有足以使得全部區域16導電之 充分地大於5χ1018空位/cm3之一總計平均氧空位密度之 Τί〇2·χ。圖2中之區域20中之總計平均氧空位密度大於圖3 中之區域1 6中之總計平均氧空位密度。 關於圖2及圖3模型之各別電容可由下式來表徵： c = A ——
Slt2+ 其中： C係裝置電容 A係曝露至材料18之電極14之面積。 ε!係由區域22來表徵之材料16之介電係數。 ε2係材料1 8之介電係數。 153897.doc -13· 201203243 ti係區域22之厚度。 k係材料18之厚度。 可藉由相對於導電電容器電極12及14施加各別適合的差 分電壓來獲得不同的經程式化狀態，諸如在Struk〇v等人之 「The missing memristor found」(Nature Publishing Group，2008年5月1日，453卷，80至83頁）中所闡述。舉 例而言’相依於移動摻雜劑之電荷，可將適合的正及/或 負電壓施加至導電電極丨2及14以致使將移動摻雜劑吸引至 導電電極12及Μ中之一者或自導電電極12及14中之一者排 斥该等移動摻雜劑，其中在移除程式化電壓差之後保留圖 2及圖3之所繪示之實例性程式化狀態。 無如何，在一項實施例中，一記憶電容器裝置包括一 對相對導電電極，例如導電電極12及14。在該等相對導電 電極之間接納至少兩個材料。該等材料中之一者包括一含 金屬結晶半導電物質，其總體上化學計量陽離子缺乏而在 一空間晶格中形成移動陽離子空位。在—項實施例中含 金属結晶半導電物質係—結晶半導電金屬氧化物物質。另 材料係與4含金屬結晶半導電物質實體觸碰接觸且不讓 移動陽離子空位自該物質移動渗透至障壁電介質材料令之 一障壁電介質材料。該半導電物質及該障壁電介質材料相 對於彼此具有至少由$小如 έ 至^一個不同原子元素來表徵之不同 、.且成。料導電物質及該障壁 導電物質及該障壁電介㈣〜 T之者比料 土電介質材料中之另-者更接近於該對電
極中之一者。兮盅进戒，， J “ f物質及該障壁電介質材料中之另一 153897.doc 201203243 比該半導電物質及該障壁電介質材料中之該—者更接近 於該對電極中之另-者。此實施例中之含金屬結晶半導電 物：之實例性材料包含上文針對材料16所述之彼等材料。 實施例中t障壁電介質材料之實例性材料保護上文針 對I1早壁電介質材料18所述之彼等材料。此實施例中之其他 屬性可包含上文相對於參照圖2及圖3所述之實例性實施例 所闡述之彼等屬性中之任一者或組合。 參考圖4，圖解說明包含呈圖2之經程式化狀態之記憶電 合器10之一單跨點記憶體胞4〇。於此實施例中，電極以可 係一字線（例如，圖1之字線貿1至貿4中之一者），且電極14 可係一位元線（例如’圖位元線以至84中之一者），其 中記憶體胞40係Μ11至M44中之一者。另一選擇係’電極 12可係一位元線（例如，圖1之位元線Β 1至Β4中之一者）， 且電極14可係一字線（例如，圖1之字線w 1至W4中之一 者）。 因此，在一項實施例中，圖4圖解說明一跨點記憶體 胞’其包括沿一第一方向延伸之一字線12及沿不同於該第 一方向之一第二方向延伸之一位元線14。位元線14及字線 12在彼此無實體接觸之情形下交叉。記憶電容器1〇形成於 字線12與位元線14之間此交叉所在處。如先前所論述，記 憶電容器10能夠被重複地程式化為至少兩個不同電容狀 態。該電容器包含經組態以防止DC電流在字線12與位元 線14之間流動的電容器電介質材料18。該電容器進一步包 含半導電材料16。 153897.doc 15 201203243 在-項實施例中’字線12或14可包括始、實質上由鉬構 成或由鉑組成。半導體材料18可包括Ti〇2及Ti〇2.x、實質 上由ΉΟΑΤΆ-χ構成、或由Ti〇ATi〇2 x組成且可係約 5〇 nm厚。電容器電介質材料18可包括Zr〇2、實質上由 Zr〇2構成、或由Zr〇2組成，且可係約3 nm厚。位元線^或 14可包括翻、實質上由姑構成、或由始組成。 參考圖5，跨點記憶體胞4〇之記憶電容器丨〇係以圖3之經 程式化狀態繪示。 參考圖6,圖解說明一跨點記憶體胞42之另一實施例。 此包括定位於導電線24與26之間的電容器1〇。線24將係圖 1陣列之一位70線或字線，且線26將係圖”車列之該位元線 或子線中之另者，其中此等位元線與字線之各別對交 又》於此實施例中’電容器包括電連接至對應於個別記憶 體胞之導電線26之-第-電極12，及電連接至對應於該個 別记憶體胞之導電線24之第二電極14。第一電極12可具有 與導電線26不同之組成及不同之厚度中之_或兩者。第二 電極14可具有與導電線24不同之組成及不同之厚度中之一 或兩者。第一電極12可具有與導電線26相同之組成。第二 電極14可具有與導電線24相同之組成。無論如何，圖6中 之電極12及14之實例性各別厚度係5奈米及5奈米。 在一項實施例中，一種程式化一記憶體胞之方法可包含 跨越一記憶體胞40/42之一字線及記憶體胞4〇/42之一位元 線施加一寫入電壓。記憶體胞4〇/42可包含一電容器，例 如上文所述電容器10〇作為該寫入電壓之施加之一結果， 153897.doc • 16- 201203243 ，電容器之電容自一第_值改變至一第二值。該第二值可 係該第一值之至少兩倍大。此一方法進一步包含自該字線 與该位7L線之間移除該寫入電壓。該電容在該寫入電壓之 移除之後靜態地保持於該第二值處。 施加該寫入電壓可導致移動摻雜劑在接納於字線與位元 線之間的半導電物質16内朝向接納於字線與位元線之間的 移動摻雜劑障壁電介質材料18移動，以將電容器之電容自 一較低電容狀態增加至一較高電容狀態。半導電物質丨6與 移動摻雜劑障壁電介質材料18相對於彼此具有不同組成， 其至J/由至少一個不同原子元素來表徵。移動摻雜劑障壁 電"為材料18因該電壓之施加而本質地屏蔽移動摻雜劑以 免移動至移動摻雜劑障壁電介質材料18内。在—項實施例 中，該寫入電壓之施加包括施加該寫入電壓少於丨微 秒。 在一項實施例中，該寫入電壓可係一 Dc電壓。然而， 可使用致使移動摻雜劑在半導電物質16内移動之其他適合 電壓，包含具有低於5 kHz之一頻率之Ac電壓。 上述寫人電壓可稱為-第-寫人„ ’且該方法亦可包 含將不同於該第-寫入電壓之一第二寫入電壓施加於該字 線與該位元線之間。該第二寫入電壓可具有與第一寫入電 壓之-極性相反之-極性。無論如何，作為施加該第二寫 入電壓之一結果’該電容器之電容自第二值改變至一第三 值。在自字線與位元線之間移除第二寫入電壓時，電六： !〇之電容靜態地保持於第三值處。該第三值可小於= 153897.doc •17· 201203243 值:且在某些情形中可小於第二值之一半。第二寫入電壓 可心不移動摻雜劑自移動摻雜劑障壁電介質材料18移開， 藉此減小電容器10之電容。 在一項實施例中，第三值可與第一值大致相同。換言 之’該記憶體胞在施加該第二寫入電壓之後可與其在施加 第一寫入電壓之前具有大致相同之電容。另一選擇係，在 施加該第=寫入電壓4後該記憶體胞之f纟可與Μ㈣ 第寫入電壓之前該記憶體胞之電容稍微不同，乃因在一 項實施例中，該等移動摻雜劑可能不精確地返回至相同位 置，、、：而所產生之電谷可仍足夠低以使得記憶體胞可可 靠地表示欲在施加第一寫入電壓之前其表示之資料值相同 之資料值。 在一項實施例中，可選擇該第一及第二寫入電壓之一量 值以使得在10毫微秒至100毫微秒内程式化該等記憶體 胞。該選定量值可足以致使半導電材料丨6内之移動摻雜劑 以每秒2x10s奈米至每秒2χ1〇4奈米之一速率移動。 上文所述之程式化方法可用於包含一記憶電容器（諸如 記憶電容器10)之記憶體胞。另一選擇係，該程式化方法 可用於包括其他電容器實施例之記憶體胞，其中電容器作 為跨越該電容器施加一寫入電壓之一結果而改變其電容。 本發明之一實施例囊括一種在由不同電容來表徵之不同 靜態可程式化狀態之間程式化一電容器之方法。此可囊括 使用如上文所述之電容器，或使用其他電容器。無論如 何，此方法之一實施例包括：在兩個導電電容器電極之間 153897.doc -18- 201203243 施加一電壓差以致使移動摻雜劑自接納於該兩個導電電容 器電極之間的一半導電物質朝向接納於該兩個導電電容器 電極之間的一移動摻雜劑障壁電介質材料移動以將電容 器之電容自一較低電容狀態增加至_較高電容狀態。該半 導電物質與該移動摻雜劑障壁電介質材料具有相對於彼此 不同的組成’其至少由至少一個不同原子元素來表徵。該 移動摻雜劑障壁電介質材料因該電壓之施加而本質地屏蔽 移動摻雜劑以免移動至移動摻雜劑_電介質材料内。實 例性移動掺雜劑、半導電物f /材料及移動摻雜劑電介質 材料可係如上文所述。圖2及圖3及圖4及圖5繪示自圖2之 狀態至圖3之狀態及自圖4之狀態至圖5之狀態之此程式化 之一實例。此可藉由將適合的正及/或負電壓施加至電容 器電極12及14以致使移動摻雜劑朝向電極14或遠離電極12 遷移藉此轉換經程式化狀態來實現。 在一項實施例中，隨後將一不同電壓差施加於兩個導電 電容器電極之間’以致使移動摻雜劑移動離開移動摻雜劑 障壁電介質材料以減少電容器之電容，且藉此將電容器程 式化為該等不同靜態可程式化狀態中之一者。舉例而言， 此可藉由以極性反轉或施加某一其他適合的差分電壓來達 成所闡明之減小電容效果而將圖3或圖5之狀態程式化回至 圖2或圖4之狀態而發生。進一步地，此隨後施加之電壓差 可或可不將該電容器程式化回至該前一電容狀態。因此， 可選擇性地發生程式化為多於兩個電容狀態β 根據一項實施例’一種讀取一記憶體胞之方法包含跨越 153897.doc •19· 201203243 該記憶體胞之一字線及一位元線施加一 AC電壓作號（例 如’使用圖1之源2)。在一項實施例中，a c電壓信號係一 週期性正弦信號，其具有約200 MHz之一頻率及約2 v之一 峰值至峰值電壓。該記憶體胞經組態以選擇性地以至少兩 個不同靜態狀態中之任一者程式化，諸如與上文之圖4及 圖5相關聯之狀態。該方法進一步包含，感測該記憶體胞 之位元線上之一電流，該電流係自施加該Ac電壓信號所 致，且基於該感測，判定以該至少兩個不同靜態狀態中之 哪一者程式化該記憶體胞。在一項實施例中，偵測電路4 可執行該感測及判定。 該方法可進一步包含自該記憶體胞移除該A c電壓信 號。該電容器在施加AC電壓信號之前可與在移除該ac電 壓信號之後具有大致相同之電容。在―項實施例中，該記 憶體胞可包含上文所述之電容器1Ge儘管正跨越電容器ι〇 施加該AC電Μ信號’但可由於該AC電麼而移除半導電材 料16之某些、全部移動摻雜劑或完全不移除任何移動摻雜 劑。然而，此移動可係-往復移動，以使得在移除从電 壓時，移動摻雜劑將處於在施加AC電壓之前其所處之位 置處或極其接近該等位置。因此，記憶體胞之電容在施加 該AC電壓之後將大致相同’即使該等移動摻雜劑在施加 AC電壓期間可移動。 在施加該AC電壓信號期間，電令 出+本 电L在第一瞬間自該位元 線流動至該記憶體胞内，且在續該第—瞬間之後的—第二 瞬間自S亥S己憶體胞流動至該位元線。 153897.doc 20· 201203243 在一項實施例中’ AC電壓信號可係週期性的，且電流 之感測可包含在AC電壓信號係週期性時感測該電流。在 一項實施例中，AC電壓信號可具有一大致恆定之頻率， 且電流之感測可包含在AC電壓信號具有一大致怪定頻率 時感測該電流。在一項實施例中，AC電壓信號可係大致 正弦的，且電流之感測可包含在AC電壓信號係大致正弦 時感測該電流。在一項實施例中，在穩定狀態下，AC電 壓信號具有在施加之至少某些時段期間具有大於或等於 100 MHz之一頻率之一支配性頻率分量。在一項實施例 中’該電流之感測包含在AC電壓信號呈一穩定狀態時感 /貝J該電>’ιι_。5亥AC電M k號可在該施加之至少某些時段期 間具有至少1伏特之一峰值至峰值電壓。 該電流可被稱為一第一電流，且可在該至少兩個不同靜 態狀態中之一第一狀態下程式化該記憶體胞。該方法可進 一步包括：在該第一電流之感測之後，在該至少兩個不同 靜態狀態之一第二狀態下程式化該記憶體胞，當在該至少 兩個不同靜態狀態之一第二狀態下程式化該記憶體胞之同 時將該AC電壓信號施加至該字線，且感測該位元線上之 —第二電流。該第二電流係自在該至少兩個不同靜態狀態 之第二狀態下程式化該記憶體胞之同時施加該Ac電壓信 號所致，且該第二電流可係該第一電流之至少兩倍大。該 方法亦可包含，基於該第二電流之感測，判定該記憶體胞 係在該至少兩個不同靜態狀態中之第二狀態下被程式化。 該第二電流可係該第一電流之至少五倍大。 153897.doc •21 · 201203243 現將闡述讀取一記憶體胞之一實例。參考圖丨，記憶體 胞M23可藉由將AC電屋源2施加至位元線WL2且將偵測電 路4連接至位元線BL3來讀取。由源2產生之一Ac電壓信號 可基於記憶體胞M23之電容狀態而由記憶體胞M23傳導至 某一程度。偵測電路4可偵測位元線BL3上之呈一 AC電流 之形式之經傳導信號。偵測電路4可基於AC電流之量值判 定記憶體胞M23之電容狀態。 在一項實施例中，偵測電路4可經組態以將一電流信號 轉換成一電壓信號。舉例而言，偵測電路4可係一轉換阻 抗放大器。另一選擇係’偵測電路4可包含用於偵測電流 並判定記憶體胞M23之電容狀態之一鎖定放大器。 在一項實施例中’圖1之陣列可包含用於讀取該等記憶 體胞之一或多個列驅動器。此等列驅動器可包含電壓源 2。在某些組態中，可使用一或多個列驅動器及偵測電路4 在不使列驅動器負重荷之情形下同時地讀取一陣列之多於 一千個記憶體胞，乃因在讀取記憶體胞時由源2供應之總 電流相對於由讀取習用記憶體陣列之記憶體胞所使用之習 用列驅動器產生之DC電流係小的。 在將AC電壓信號施加至字線WL2時，位元線BL3可係接 地的。在一項實施例中’可藉由偵測電路4之一虚擬接地 (例如，一轉換阻抗放大器之一虛擬接地）使位元線BL3接 地。 儘管本文所述之使用一 AC電壓信號讀取一記憶體胞之 方法可與一跨點記憶體陣列一起使用，但此等方法可替代 153897.doc •22· 201203243 地與其他記憶體陣列結構一起使用。事實上，該等方法可 與使用與靜態地儲存資料之一電容器不同的一記憶體元件 之S己憶體陣列結構一起使用。舉例而言，該記憶體元件可 包含一憶阻器、相變材料或其中可藉由將一 AC電流傳遞 通過記憶體元件且感測所得之AC電流以判定記憶體元件 之狀態而判定資料值之其他記憶體元件。 參考圖7，圖解說明用於根據一項實施例讀取兩個記憶 體胞之電路之一示意圖50。圖50包含連接至字線WL2之 AC電壓源2。電容器C3表示字線WL2與邮t鄰於字線WL2之 字線（在圖7中未圖解說明）之間的雜散電容。電阻器R3表 示字線WL2之電阻。 圖50繪示以其中記憶體胞M23可表示「1」或「〇」之一 低電容狀態或最低電容狀態組態之記憶體胞M23。電容器 C4表示記憶體胞M23之電容’且電阻器R4表示通過記憶體 胞M23之洩漏電流。另一方面，記憶體胞M24係繪示為以 一高電容狀態或最高電容狀態組態，其中記憶體胞M24可 表示與記憶體胞M23相反之資料值，即在記憶體胞M23表 示「1」之情況下為「0」，而在記憶體胞M23表示「0」 之情況下為「1」。電容器C5表示記憶體胞M24之電容， 且電阻器R5表示通過記憶體胞M24之洩漏電流。注意，於 此實例中，電容C5約為電容C4之八倍。此電容差可導致 由記憶體胞M24傳導之一 AC電流之量值顯著地高於由記憶 體胞M23傳導之一 AC電流之量值，如下文關於圖9進一步 論述。 153897.doc -23- 201203243 電容器C6表示位元線BL3與毗鄰位元線之間的雜散電 容’且電阻器R6表示位元線BL3之電阻。類似地，電容器 C7表示位元線BL4與毗鄰位元線之間的雜散電容，且電阻 器R7表示位元線BL4之電阻。 伯測電路可連接至位元線BL3及BL4以量測呈現於位元 線BL3及BL4上之AC電流。 參考圖8 ’圖解說明一曲線圖，其繪示流動通過電容器 電介質材料18之電流作為跨越電容器電介質材料18之電壓 之一函數，及電容器電介質材料18之電阻作為跨越電容器 電介質材料18之電壓之一函數。圖8中繪示之電流及電阻 之值係針對圖4及圖5之記憶體胞之一實施例，其中字線j 2 包括鉑；半導電材料18包括Ti〇2及Ti〇2_x且係約50 nm厚； 電容器電介質材料18包括Zr〇2且係約3 nm厚；且位元線14 包括鉑》於此實例中，電容器電介質材料18可具有約35之 一有效介電係數。注意，電阻及電流隨電壓而變化，隨電 壓增加’該電流大體增加且該電阻大體減小。 參考圖9 ’圖解說明如一位元線上量測之由記憶體胞4〇 傳導之AC電流之一曲線圖。在一項實施例中，舉例而 言’可藉由偵測電路4來量測該電流。線32表示當記憶體 胞40之電容器10係呈圖4之經程式化狀態、在電容器1〇係 呈一低電容狀態時在位元線上量測之電流。線34表示在記 憶體胞40之電容器10係呈圖5之經程式化狀態時、在電容 器10係呈一高電容狀態時在位元線上量測之電流。 注意，於此實例中，由線32表示之電流具有約5 nA之一 153897.doc •24· 201203243 量值’且由線3 4表示之電流具有約4 5 η A之一量值。因 此’由線34表示之電流係線32之電流之約9倍。此量值差 使付彳貞測電路4能夠在呈一高電容狀態之一記憶體胞與呈 一低電容狀態之一記憶體胞之間進行區分。 舉例而言，線32可表示在上文關於圖7所闡述之實例中 由s己憶體胞M23所傳導之位元線BL3上之電流。如上文已 提及，在一項實例中，記憶體胞M23可係呈一低或最低電 容狀態。線34可表示在上文關於圖7所闡述之實例中由記 憶體胞M24傳導之位元線BL4上之電流。如上文已提及， 在一項實例中，記憶體胞M24可係呈一高或最高電容狀 態0 在一項實施例中，偵測電路4可藉由比較由線32表示之 電AL與一第一臨限值並判定該電流低於臨限值來判定記憶 體胞M23係呈低或最低電容狀態。此外，在一項實施例 中，偵測電路4可藉由比較由線34所表示之電流與一第二 臨限值並判定該電流高於臨限值來判定記憶體胞M24係呈 一高或最高電容狀態。該等第—及第二臨限值可彼此相同 或不同。舉例而言，該第—臨限值可低於該第二臨限值。 圖10大體而言藉由舉例而非限定地圖解說明根據本發明 之一態樣之-電腦系統彻之_實施例。電腦系統彻包含 一監視器401或其他通信輪出裝置、一鍵盤402或其他通信 輸入裝置、及一主板404。主板4〇4可攜載一微處理器 4〇6(處理電路)或其他資料處理單元，及至少-個記憶體裝 置彻（記憶體電路）。記憶體裝置彻可包括上文所述之本 153897.doc -25· 201203243 發明之各種態樣。記憶體裝置408可包括一記憶體胞陣 列，且此陣列可與用於存取該陣列中之個別記憶體胞之定 址電路耦接。進一步地，該記憶體胞陣列可耦接至用於自 該等記憶體胞讀取資料之一讀取電路。可利用該定址及讀 取電路在記憶體裝置408與處理器406之間遞送資訊。此係 圖解說明於圖11中展示之主板404之方塊圖中。於此方塊 圖中，將定址電路圖解說明為410，且將讀取電路圖解說 明為4 1 2。電腦系統400之各種組件（包含處理器406)可包括 此揭示内容中先前闡述之記憶體構造中之一或多者。 處理器裝置406可對應於一處理器模組，且與該模組一 起利用之相關聯記憶體可包括本發明之教示。處理器裝置 4〇6可經組態以指示記憶體裝置4〇8儲存處理器裝置4〇6提 供給記憶體裝置408之資料，且可經組態以自記憶體裝置 408擷取資料。 δ己憶體裝置408可對應於一記憶體模組。舉例而言，單 列直插δ己憶體模組雙列直插記憶體模組 可用於利用本發明之教示之實施方案中。該記憶體裝置可 併入至提供自㈣置之記憶體胞進行讀取及寫A該裝置之 記憶體胞之不同方法的各種設計之任一者中。 記憶體裝置408可包括依照本發明之―或多個態樣形成 之記憶體。 圖12圖解說明太路 ^ 尽發月之一貫例性電子系統700之各種實 施例之一高階組織 — 簡化方塊圖。舉例而言，系統700 可對應於一電腦系姑 統、一處理控制系統、或採用一處理器 153897.doc • 26 · 201203243 及相關聯記憶體之任一其他系統。電子系統7〇〇具有功能 性疋件’包含一處理器或算術/邏輯單元（ALu)7〇2、一控 制單元704 ' —記憶體裝置單元7〇6及一輸入/輸出（I/O)裝 置708 »大體而言，電子系統7〇〇將具有一組本地指令，其 指定將由處理器702對資料執行之操作及處理器7〇2、記憶 體裝置單元7〇6與I/O裝置708之間的其他互動。控制單元 704藉由連續地循環通過致使自記憶體裝置706取回指令並 執行之一組操作來協調處理器702、記憶體裝置7〇6及1/〇 裝置708之所有操作。在各種實施例中，記憶體裝置7〇6包 含但不限於隨機存取記憶體（RAM)裝置、唯讀記憶體 (ROM)裝置及諸如一軟碟機及一壓縮碟片cdr〇m光碟機 之周邊裝置。在閱讀及理解此揭示内容時，熟習此項技術 者將瞭解，所圖解說明之電氣組件中之任一者皆能夠製造 成包含依照本發明之各種態樣之記憶體指令。 圖13係一實例性電子系統8〇〇之各種實施例之一高階組 織之一簡化方塊圖。系統800包含一記憶體裝置8〇2(記憶 體電路），其具有一記憶體胞陣列804、位址解碼器8〇6、 列存取電路808、行存取電路810、用於控制操作之讀取/ 寫入控制電路812、及輸入/輸出電路814。記憶體裝置8〇2 進一步包含功率電路816及感測器82〇，諸如用於判定一記 憶體胞係呈一低臨限值傳導狀態還是一高臨限值非傳導狀 態之電流感測器。所圖解說明之功率電路8丨6包含電力供 應電路880、用於提供一參考電壓之電路882、用於為第一 字線提供脈衝之電路884、用於為第二字線提供脈衝之電 153897.doc -27· 201203243 路886及用於為位元線提供脈衝之電路888。系統800亦包 含一處理器822(處理電路）或用於記憶體存取之記憶體控制 器。處理器822可經組態以指示記憶體裝置802儲存由處理 器822提供之資料，且可經組態以自記憶體裝置8〇2擷取所 儲存之資料。 記憶體裝置802經由佈線或金屬化線自處理器822接收控 制k號824。記憶體裝置8〇2用於儲存經由I/O線存取之資 料。熟習此項技術者將瞭解’可提供額外電路及控制信 號，且已簡化記憶體裝置802以有助於以本發明為重點。 處理器822或記憶體裝置8〇2中之至少一者可包含此揭示内 容中先前所述類型之—記憶體構造。 此揭不内容之各種所例示系統旨在提供對本發明之電路 及結構之各種應用之一大體理解，且不旨在充當對使用依 照本發明態樣之記憶體胞之一電子系統之所有元件及特徵 之70全說明。熟習此項技術者將瞭解，可將各種電子系 統製造於一單封裝處理單元中，或甚至一單半導體晶片 上，以減少處理器與一（或多個）記憶體裝置之間的通信時 間。 。 。。記憶體胞之應用可包含供用於記憶體模組、裝置驅動 态、功率模組、通信數據機、處理器模組及專用模組之電 子系統，且可包含多層、多晶片模組。進-步地，此電路 可，諸如一時鐘、一電視、一蜂巢式電話、-個人電腦、 π車、一工業控制系統、一飛行器及其他之各種電子系 統之一子組合。 153897.doc -28- 201203243 法本文揭示之標的物已或多或少地以結構及方 之方法~ 轉，由於本文所揭示 =包括實例實施例，因此中請專利範圍不限 特定特徵。因此，申請專利範圍係由字面措辭： r元整料，且根據等效内容之教義適當地予以閣釋。 【圖式簡單說明】 圖1係依照本發明之-實施例之__非揮發性記憶體陣 之一圖表性示意圖。 圖2係呈一個經程式化狀態且依照本發明之一實施例之 一記憶電容器裝置之一圖表性示意圖。 圖3係依照本發明之一實施例呈另一經程式化狀態之圖2 記憶電容器裝置之一視圖。 圖4係呈一個經程式化狀態且依照本發明之一實施例之 一記憶體胞之一圖表性等角視圖。 圖5係呈另一經程式化狀態且依照本發明之一實施例之 圖4記憶體胞之一圖表性等角視圖。 圖6係呈一個經程式化狀態且依照本發明之一實施例之 一記憶體胞之一圖表性等角視圖。 圖7係呈一個經程式化狀態且依照本發明之一實施例之 一非揮發性記憶體陣列之一部分之一示意圖。 圖8係圖解說明依照本發明之一實施例之一記憶體胞之 特性之一曲線圖。 圖9係圖解說明依照本發明之一實施例之電流之一曲線 圖0 153897.doc •29· 201203243 圖1 〇係依照本發明之一實施例之一電腦之一圖表性視 圖。 圖11係依照本發明之一實施例之一電腦主板之一方塊 圖。 圖12係依照本發明之一實施例之一電子系統之一高階方 塊圖。 圖13係依照本發明之一實施例之一電子系統之另一高階 方塊圖。 【主要元件符號說明】 2 交流電壓源 4 偵測電路 10 記憶電容器裝置 12 電極 14 電極 16 材料 18 材料 20 區域 22 區域 24 導電線 26 導電線 40 單跨點記憶體胞 42 記憶體胞 400 電腦系統 401 監視器 I53897.doc •30· 201203243 402 鍵盤 404 主板 406 微處理器 408 記憶體裝置 410 定址電路 412 讀取電路 700 電子系統 702 處理器或算術/邏輯單元 704 控制單元 706 記憶體裝置單元 708 輸入/輸出裝置 800 電子系統 802 記憶體裝置 804 記憶體胞陣列 806 位址解碼器 808 列存取電路 810 行存取電路 812 讀取/寫入控制電路 814 輸入/輸出電路 816 功率電路 820 感測器 822 處理器 880 電力供應電路 882 電路 153897.doc ·31 - 201203243 884 電路 886 電路 888 電路 BL1-4 位元線 C1-C7 電容器 Ml 1、M12、M13、 M14 記憶體胞 M21、M22、M23、 M24 記憶體胞 M31、M32、M33、 M34 記憶體胞 M41、M42、M43、 M44 記憶體胞 R1-R7 電阻器 WL1-4 字線 153897.doc -32-

Claims (1)

  1. 201203243 七、申請專利範圍： 1. 一種跨點記憶體胞，其包括： 一字線，其沿一第一方向延伸； 一位元線’其沿不同於該第一方向之一第二方向延 • 伸’該位元線與該字線在彼此無實體接觸之情形下交 叉；及 電谷器’其能夠被重複地程式化為至少兩個不同電 容狀態’形成於該字線與該位元線之間此交叉所在處， 該電容器包括經組態以防止DC電流自該字線流動至該位 疋線及自該位元線流動至該字線之一電容器電介質材 料。 2. 如請求項1之記憶體胞，其中： 該電容器包括一含金屬結晶半導電物質，其總體上化 學計量陽離子缺乏而在一空間晶格内形成若干移動陽離 子空位；且 該電容器電介質材料包括：一障壁電介質材料，其接 納於該字線與該位元線之間與該含金屬結晶半導電物質 實體觸碰接觸，且其不讓該等移動陽離子空位自該物質 . 移動滲透至該障壁電介質材料内，該半導電物質及該障 壁電介質材料相對於彼此係為不同組成，其特徵至少在 於至少一個不同原子元素，該半導電物質及該障壁電介 質材料中之一者比該半導電物質及該障壁電介質材料中 之另一者更接近於該字線及該位元線中之一者，該半導 電物質及該障壁電介質材料中之該另一者比該半導電物 153897.doc 201203243 質及該障壁電介質材料中之該一者更接近於該字線及該 位元線中之另一者。 3.如請求項1之記憶體胞，其_ : 該電容器包括一半導電材料，該半導電材料包括一電 介質内之若干移動摻雜劑；且 该電容器電介質材料包括接納於該字線與該位元線之 間的一移動摻雜劑障壁電介質材料，該半導電材料及該 障壁電介質材料相對於彼此係為不同組成，其特徵至少 在於至少一個不同原子元素，該半導電材料及該障壁電 ”質材料中之一者比該半導電材料及該障壁電介質材料 中之另者更接近於該字線及該位元線中之一者，該半 導電材料及該障壁電介質材料中之該另一者比該半導電 材料及該障壁電介質材料中之該—者更接近於該字線及 該位元線中之另一者。 4.如請求項3之記憶體胞，其中該等移動摻雜劑包括若干 氧原子I位，且其内接納有該等移動摻雜劑之該電介質 包括一氧化物。 5·如請求項4之記憶體胞，其中該包括一電介質内之若干 移動推雜劑之半導電材料包括呈至少-個經程式化狀綠 之Ti〇2&Ti〇2.x之一組合。 6.如請求項3之記憶體胞，纟中該移動摻雜劑障壁電介質 ::包括-金屬氧化物’且其内接納有該等移動摻雜劑 之5亥電介質包括-金屬氧化物，該移動摻雜劑障壁電介 質材料之該金屬氧化物中之一金屬不同於包括一電介質 153897.doc 201203243 内之若干移動摻雜劑之該半 之一金屬。 導電材料之該金屬氧化物中 8. L請之記憶體胞，其'該等移動摻雜劑包括若干 勺社彳&丨内接納有該等移動摻雜劑之該電介質 包括一氮化物。 如請求項7之記憶體胞，其中該包括_ 移動摻雜劑之半導電材料包括呈至少一 之Α1Ν及Α】Νι·χ之—組合。 電介質内之若干 個經程式化狀態 I Hi項3之記憶體胞，其中該等移動摻雜劑包括若干 一空位，且其内接納有該等移動摻雜劑之該電介質 包括一既化物。 10· 如請求項9之記憶體胞，其中該包括一 移動摻雜劑之半導電材料包括呈至少一 之MgF2及MgF2x之一組合。 電介質内之若干 個經程式化狀態 11.如請求項3之記憶體胞 材料包括Zr〇2、Si02、者。 ，其中該移動摻雜劑障壁電介質 Si#4、GeN& SrTi〇3 中之至少一 12·如請求項3之記憶體胞’其中該包括一電介質内 移動摻雜劑之半導電材料及該移動摻雜劑障壁電介 料係彼此實體觸碰接觸。 !3·如凊求項12之記憶體胞，其中除該包括—電介質内之若 干移動摻雜劑之半導電材料及該移動摻雜劑障壁電介質 材枓外’該字線與該位元線之間不接納其他材料。 %如請求項3之記憶體胞，纟中該包括—電介質内之若干 153897.doc 201203243 移動推雜劑之半導電材料具有自4奈米至 二之該:多動摻雜劑障壁電介質材料具有自3奈米、= 效氧化物厚度，且該移動摻雜劑障壁電介㈣ 枓不比該包括一電介質内之若干 料為厚。 ❽轉雜#丨之半導電材 15. :請求項Μ之記憶體胞’其中該包括_電介質内 :摻雜劑之半導電材料比該移動摻雜劑障壁電介質材 材料厚，該包括一電介質内之若干移動摻雜劑 材料具有不大於50奈米之一等效氧 換雜劑障壁電介質材料具有不大…。奈米之―厚且度亥移動 16. 一種非揮發性記憶體陣列，其包括： 複數個字線； 複數個位元線，其等與該複數個字線交又；及 / 复數個記憶體胞’其等個別地對應於該複數個字線愈 该複數個位線相對於彼此之料交又點中之—不同者了 该等記憶體胞中之個別者包括能夠被重複地程式化為至 少兩個不同電容狀態之一電容器。 1 7.如4求項16之記憶體陣列，其中該電容器包括：一半導 電材料’其包括„_電介質内之若干移動摻雜劑；及一移 動摻雜劑障壁電介質材料，該半導電材料及該障壁電介 質材料相對於彼此係為不同組成，其特徵至少在於至少 個不同原子元素，該半導電材料及該障壁電介質材料 中之一者比該半導電材料及該障壁電介質材料中之另一 者更接近於對應於該個別記憶體胞之該字線及該位元線 153897.doc 201203243 中之一者，該半導電材料及該障壁電介質材料中之該另 一者比該半導電材料及該障壁電介質材料中之該一者更 接近於對應於該個別記憶體胞之該字線及該位元線中之 另一者。 18.如請求項16之記憶體陣列，其中該電容器包括：一第一 電極，其電連接至對應於該個別記憶體胞之該字線；及 一第二電極，其電連接至對應於該個別記憶體胞之該位 元線，該第一電極具有與對應於該個別記憶體胞之該字 線不同之一組成，且該第二電極具有與對應於該個別記 憶體胞之該位元線不同之一組成。 19_ 一種讀取一記憶體胞之方法，其包括： 跨越一記憶體胞之一字線及該記憶體胞之一位元線施 加一 AC電壓信號，該記憶體胞經組態以選擇性地被程式 化為至少兩個不同靜態狀態中之任一者； 感測該記憶體胞之該位元線上之一電流，該電流係自 該AC電壓信號之該施加所致；及 ’ 基於該感測’判定該記憶體胞係程式化為該至少兩個 不同靜態狀態中之哪一者。 20.如請求項19之方法，其中該記憶體胞包括一電容器，該 電容器包括： 一移動摻雜劑障壁電介質材料；及 一半導電材料，其包括一電介質内之若干移動摻雜 劑，該半導電材料及該移動摻雜劑障壁電介質材料係接 納於该子線與該位元線之間，該半導電材料及該障壁電 153897.doc 201203243 介質材料相對於彼此係為不同組成，其特徵至少在於至 少一個不同原子元素，該半導電材料及該障壁電介質材 料中之一者比該半導電材料及該障壁電介質材料中之另 者更接近於該字線及該位元線中之一者，該半導電材 料及^亥障壁電介質材料中之該另一者比該半導電材料及 玄障壁電介質材料中之該一者更接近於該字線及該位元 線中之另一者。 21. 如明求項20之方法，其進一步包括自該記憶體胞移除該 AC電壓信號’且其中該電容器在該ac電壓信號之該施 加之前與在該AC電壓信號之該移除之後具有實質上相同 電容。 22. 如請求項19之方法’其中在該ac電壓信號之該施加期 間電流在一第一瞬間自該位元線流動至該記憶體胞 内，且在繼該第一瞬間之後的一第二瞬間自該記憶體胞 流動至該位元線。 23. 如晴求項19之方法，其中該電流之該感測包括在該電 壓h號係週期性時感測該電流。 24. 如清求項23之方法’其中該電流之該感測包括在該ac電 壓信號具有一實質上恆定頻率時感測該電流。 25. 如請求項23之方法’其中該電流之該感測包括在該aC電 壓k號係實質上正弦時感測該電流。 26. 如請求項19之方法，其中在穩定狀態下，該AC電壓信號 包括在該施加之至少某些時段期間具有大於或等於1〇〇 Mhz之一頻率之一支配性頻率分量。 153897.doc 201203243 27. 如印求項19之方法，其中該電流之該感測包括在該AC電 壓k號係呈一穩定狀態時感測該電流。 28. 如請求項19之方法，其中該AC電壓信號在該施加之至少 某些時段期間具有至少1伏特的一峰值至峰值電壓。 29. 如請求項19之方法，其中該電流係一第一電流，且該記 憶體胞係程式化為該至少兩個不同靜態狀態中之一第一 者’且該方法進一步包括在該第一電流之該感測之後： 將該記憶體胞程式化為該至少兩個不同靜態狀態中之 一第二者； 在將該記憶體胞程式化為該至少兩個不同靜態狀態中 之該第二者之同時將該AC電壓信號施加至該字線； 感測該位元線上之一第二電流，該第二電流係自將該 5己憶體胞程式化為該至少兩個不同靜態狀態中之該第二 者之同時§玄A C電壓信號之該施加所致，該第二電流係該 第一電流的至少兩倍大；及 基於該第二電流之該感測，判定該記憶體胞係程式化 為該至少兩個不同靜態狀態中之該第二者。 30. 如請求項29之方法’其中該第二電流係該第一電流的至 少五倍大。 3 1. —種程式化一記憶體胞之方法，其包括·· 跨越一記憶體胞之一字線及該記憶體胞之一位元線施 加一DC電壓，該記憶體胞包括一電容器； 作為該DC電壓之該施加之一結果，將該電容器之電容 自一第一值改變至一第二值，其中該第二值係該第一值 153897.doc 201203243 的至少兩倍大；及 自該字線與該位元線之間移除該DC電壓，其中該電容 在該DC電壓之該移除之後靜態地保持為該第二值。 32.如請求項31之方法，其中該]〇(：電壓之該施加包括施加該 DC電壓以致使諸移動摻雜劑自接納於該字線與該位元線 之間的一半導電物質朝向接納於該字線與該位元線之間 的一移動摻雜劑障壁電介質材料移動，以將該電容器之 X電谷自較低電谷狀態增加至一較高電容狀態，該半 導電物質及该移動摻雜劑障壁電介質材料相對於彼此係 為不同組成，其特徵至少在於至少一個不同原子元素， 該移動摻雜劑障壁電介f材料因該電塵之該施加而本質 也屏蔽諸移動摻雜劑以免其移動至該移動摻雜劑障壁電 介質材料中。 33. 如清求項31之方法， DC電壓少於100微秒 34. 如請求項μ之方法， 且該方法進一步包括 其中該DC電壓之該施加包括施加該 〇 其中該DC電壓係一第一 dc電壓， 在該字線與該位元線之間施加一第二〇(：電壓，咳 DC電壓具有與該第—DC„之—極性相反之—極性； ^為該第：DC電壓之該施加之—結果藉由致使該等 摻雜劑移動遠離該移動摻雜劑障壁電介質材料而將 =器之該電容自該第二值改變至一第三值，其中該 第二值小於該第二值；及 自該字線與該位元線之間移除該第二沉電愿，其中該 153897.doc 201203243 電容在該第二DC電壓之該移除之後靜態地保持為該第三 值。 35_如請求項34之方法，其中該第三值與該第一值實質上相 同。 36. 如請求項34之方法，其中該第三值小於該第二值的— 半。 37. —種寫入一記憶體胞及自一記憶體胞讀取之方法，其包 括： 藉由在一電容器之一對相對導電電極之間施加—寫入 電壓而寫入包括該電容器之一記憶體胞；及 藉由在該對電極之間施加一 AC讀取電壓且感測自該 AC讀取電壓之該施加所致之電流而自該記憶體胞讀取。 3 8.如凊求項37之方法，其中該電容器包括： 一移動摻雜劑障壁電介質材料；及 一半導電材料，其包括一電介質内之若干移動摻雜 劑，该半導電材料及該移動摻雜劑障壁電介質材料係接 ’’内於^對相對導電電極之間，該半導電材料與該障壁電 介質材料相對於彼此係為不同組成，其特徵至少在於至 ^個不同原子元素，該半導電材料及該障壁電介質材 料中之—者比該半導電材料及該障壁電介質材料中之另 者更接近於該對電極中之一者，該半導電材料及該障 2電質材料中之該另一者比該半導電材料及該障壁電 介質材料中之該一者更接近於該對電極中之另一者。 39.如咕求項37之方法，其中該所施加之aC讀取電壓在該讀 153897.doc •9- 201203243 取期間係週期性的。 40.如請求項37之方法，其中該寫入電壓係一DC電壓。 41· 一種電腦系統，其包括： 記憶體電路，其包括： 複數個字線； 複數個位元線’其等與該複數個字線交叉；及 複數個記憶體胞，其等個別地對應於該複數個字線 與該複數個位元線相對於彼此之該等交叉點中之一不 同者，該等記憶體胞中之個別者包括能夠被重複地程 式化為至少兩個不同電容狀態之一電容器；及 處理電路，其與該記憶體電路通信且經組態以： 指不該s己憶體電路將資料儲存於該等記憶體胞内；及 自該記憶體電路擷取該資料。 ΙΟ Ι 53897.doc
TW100104805A 2010-02-15 2011-02-14 跨點記憶體胞、非揮發性記憶體陣列、讀取記憶體胞之方法、程式化記憶體胞之方法、寫入記憶體胞及自記憶體胞讀取之方法、及電腦系統 TWI470629B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/705,918 US8416609B2 (en) 2010-02-15 2010-02-15 Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems

Publications (2)

Publication Number Publication Date
TW201203243A true TW201203243A (en) 2012-01-16
TWI470629B TWI470629B (zh) 2015-01-21

Family

ID=44368382

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100104805A TWI470629B (zh) 2010-02-15 2011-02-14 跨點記憶體胞、非揮發性記憶體陣列、讀取記憶體胞之方法、程式化記憶體胞之方法、寫入記憶體胞及自記憶體胞讀取之方法、及電腦系統

Country Status (8)

Country Link
US (6) US8416609B2 (zh)
EP (1) EP2537156B1 (zh)
JP (1) JP5661127B2 (zh)
KR (1) KR101399755B1 (zh)
CN (1) CN102763165B (zh)
SG (1) SG183194A1 (zh)
TW (1) TWI470629B (zh)
WO (1) WO2011100138A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107194462A (zh) * 2016-03-15 2017-09-22 清华大学 三值神经网络突触阵列及利用其的神经形态计算网络

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343813B2 (en) * 2009-04-10 2013-01-01 Intermolecular, Inc. Resistive-switching memory elements having improved switching characteristics
WO2010144092A1 (en) * 2009-06-12 2010-12-16 Hewlett-Packard Development Company, L.P. Capacitive crossbar arrays
US8750024B2 (en) * 2009-06-18 2014-06-10 Hewlett-Packard Development Company, L.P. Memcapacitor
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8586959B2 (en) * 2010-04-28 2013-11-19 Hewlett-Packard Development Company, L.P. Memristive switch device
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8409915B2 (en) 2010-09-20 2013-04-02 Micron Technology, Inc. Methods of forming memory cells
US8587985B2 (en) * 2010-10-01 2013-11-19 Hewlett-Packard Development Company, L.P. Memory array with graded resistance lines
US9013177B2 (en) * 2010-10-27 2015-04-21 Hewlett-Packard Development Company, L.P. Programmable analog filter
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
KR101421153B1 (ko) 2012-04-16 2014-07-22 전북대학교산학협력단 커패시터를 사용하여 멤리스터 저항값 변경없이 멤리스터 저항값을 읽는 멤리스터 기반 메모리 회로
KR20140042986A (ko) * 2012-09-28 2014-04-08 삼성전자주식회사 단위 셀이 단일 소자로 구성된 메모리 소자 및 그 제조방법
US8824190B1 (en) * 2013-03-05 2014-09-02 International Business Machines Corporation Memory state sensing based on cell capacitance
US9570140B2 (en) * 2013-03-08 2017-02-14 The Regents Of The University Of California Circuit for mixed memory storage and polymorphic logic computing
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
US9123410B2 (en) * 2013-08-27 2015-09-01 Intel Corporation Memory controller for reducing capacitive coupling in a cross-point memory
US9443763B2 (en) 2013-09-12 2016-09-13 Micron Technology, Inc. Methods for forming interconnections between top electrodes in memory cells by a two-step chemical-mechanical polishing (CMP) process
US9257431B2 (en) 2013-09-25 2016-02-09 Micron Technology, Inc. Memory cell with independently-sized electrode
US9257175B2 (en) * 2013-09-26 2016-02-09 Intel Corporation Refresh of data stored in a cross-point non-volatile memory
KR102061694B1 (ko) 2013-10-14 2020-01-02 삼성전자주식회사 3차원 크로스 포인트 어레이를 갖는 반도체 메모리 소자
US9792980B2 (en) 2013-10-31 2017-10-17 Hewlett Packard Enterprise Development Lp Three dimensional resistive memory architectures
US9911495B2 (en) 2014-01-31 2018-03-06 Hewlett Packard Enterprise Development Lp Memory cell having resistive and capacitive storage elements
WO2015183291A1 (en) * 2014-05-30 2015-12-03 Hewlett-Packard Development Company, L.P. Memory controllers
WO2016018313A1 (en) * 2014-07-30 2016-02-04 Hewlett-Packard Development Company, L.P. Apparatus having a memory cell and a shunt device
KR20170076676A (ko) 2014-10-28 2017-07-04 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 내적을 결정하기 위한 멤커패시티브 크로스바 어레이
WO2016175742A1 (en) * 2015-04-27 2016-11-03 Hewlett-Packard Development Company, L.P.. Dynamic logic memcap
WO2017026998A1 (en) * 2015-08-07 2017-02-16 Hewlett Packard Enterprise Development Lp Mapping resistance level states to multi-bit data values
KR20170056242A (ko) * 2015-11-13 2017-05-23 에스케이하이닉스 주식회사 전자 장치
GB2545264B (en) * 2015-12-11 2020-01-15 Advanced Risc Mach Ltd A storage array
JP6481667B2 (ja) * 2016-07-20 2019-03-13 株式会社デンソー ニューラルネットワーク回路
US11556462B2 (en) 2016-08-24 2023-01-17 Futurewei Technologies, Inc. Wear-leveling method for cross-point memory for multiple data temperature zones
JP6602279B2 (ja) * 2016-09-20 2019-11-06 株式会社東芝 メムキャパシタ、ニューロ素子およびニューラルネットワーク装置
US11258008B2 (en) 2017-09-01 2022-02-22 National University Corporation Shizuoka University Semiconductor device and manufacturing method for same
WO2019066893A1 (en) * 2017-09-29 2019-04-04 Intel Corporation 2S-1C 4F2 CROSS-POINT MEMORY DRAM MATRIX
JP2020047736A (ja) 2018-09-18 2020-03-26 キオクシア株式会社 半導体装置
WO2020093199A1 (zh) * 2018-11-05 2020-05-14 深圳市汇顶科技股份有限公司 忆容器、忆容器的编程方法和容变式存储器
WO2021234600A1 (en) * 2020-05-20 2021-11-25 Khalifa University of Science and Technology Cross coupled capacitor analog in-memory processing device
US11231870B1 (en) 2020-08-11 2022-01-25 Micron Technology, Inc. Memory sub-system retirement determination
KR20220139747A (ko) * 2021-04-08 2022-10-17 에스케이하이닉스 주식회사 반도체 장치
CN113448271A (zh) * 2021-06-24 2021-09-28 杭州电子科技大学 一种机械式荷控忆容器

Family Cites Families (172)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4006A (en) * 1845-04-22 Improvement in self-adjusting platens for cotton and other presses
US4094008A (en) 1976-06-18 1978-06-06 Ncr Corporation Alterable capacitor memory array
US4242736A (en) * 1976-10-29 1980-12-30 Massachusetts Institute Of Technology Capacitor memory and methods for reading, writing, and fabricating capacitor memories
DE2855079A1 (de) 1978-12-20 1980-07-17 Siemens Ag Halbleiter-speicherschaltung
JPH0344972Y2 (zh) 1986-11-25 1991-09-24
JPS6410493A (en) * 1987-07-02 1989-01-13 Mitsubishi Electric Corp Charge transfer type sense amplifier
US5161121A (en) * 1988-06-27 1992-11-03 Oki Electric Industry Co., Ltd. Random access memory including word line clamping circuits
JP2817223B2 (ja) 1989-07-13 1998-10-30 カシオ計算機株式会社 不揮発性半導体メモリ
JPH03104285A (ja) 1989-09-19 1991-05-01 Casio Comput Co Ltd 不揮発性半導体メモリ
JPH03104285U (zh) 1990-02-15 1991-10-29
US5736420A (en) 1993-08-20 1998-04-07 National Semiconductor Corporation Process for fabricating read only memories, with programming step performed midway through the fabrication process
US6320782B1 (en) 1996-06-10 2001-11-20 Kabushiki Kaisha Toshiba Semiconductor memory device and various systems mounting them
DE69841302D1 (de) 1997-07-08 2010-01-07 Nxp Bv Halbleiteranordnung mit einem speicherkondensator und verfahren zur herstellung
NO309500B1 (no) 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
US5917744A (en) 1997-12-18 1999-06-29 Siemens Aktiengesellschaft Semiconductor memory having hierarchical bit line architecture with interleaved master bitlines
US6380056B1 (en) 1998-10-23 2002-04-30 Taiwan Semiconductor Manufacturing Company Lightly nitridation surface for preparing thin-gate oxides
DE19851866C1 (de) 1998-11-10 2000-03-23 Siemens Ag Speicherzellenanordnung
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
US6518589B2 (en) 2000-06-22 2003-02-11 Progressant Technologies, Inc. Dual mode FET & logic circuit having negative differential resistance mode
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6825522B1 (en) * 2000-07-13 2004-11-30 Micron Technology, Inc. Capacitor electrode having an interface layer of different chemical composition formed on a bulk layer
US6317375B1 (en) * 2000-08-31 2001-11-13 Hewlett-Packard Company Method and apparatus for reading memory cells of a resistive cross point array
US6682969B1 (en) 2000-08-31 2004-01-27 Micron Technology, Inc. Top electrode in a strongly oxidizing environment
JP3709132B2 (ja) * 2000-09-20 2005-10-19 シャープ株式会社 不揮発性半導体記憶装置
JP2002353419A (ja) * 2000-12-27 2002-12-06 Seiko Epson Corp 強誘電体メモリ装置
JP3839268B2 (ja) 2001-03-09 2006-11-01 株式会社日立製作所 液晶表示装置
KR100860134B1 (ko) 2001-08-13 2008-09-25 어드밴스드 마이크로 디바이시즈, 인코포레이티드 메모리 셀
US6864529B2 (en) 2001-08-23 2005-03-08 Hewlett-Packard Development Company, L.P. Thin film transistor memory device
DE10149737A1 (de) 2001-10-09 2003-04-24 Infineon Technologies Ag Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind
US6878980B2 (en) 2001-11-23 2005-04-12 Hans Gude Gudesen Ferroelectric or electret memory circuit
US6683341B1 (en) * 2001-12-05 2004-01-27 Agile Materials & Technologies, Inc. Voltage-variable capacitor with increased current conducting perimeter
US20030211488A1 (en) 2002-05-07 2003-11-13 Northwestern University Nanoparticle probs with Raman spectrocopic fingerprints for analyte detection
US20030230550A1 (en) * 2002-06-12 2003-12-18 Kuang-Yeh Chang Lithography process
US6887792B2 (en) 2002-09-17 2005-05-03 Hewlett-Packard Development Company, L.P. Embossed mask lithography
US6762481B2 (en) * 2002-10-08 2004-07-13 The University Of Houston System Electrically programmable nonvolatile variable capacitor
JP3791614B2 (ja) 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP2005101512A (ja) * 2002-10-24 2005-04-14 Seiko Epson Corp 強誘電体膜、強誘電体メモリ、圧電素子、半導体素子、液体噴射ヘッド、プリンタ及び強誘電体膜の製造方法
JP2004311924A (ja) 2003-03-26 2004-11-04 Seiko Epson Corp 強誘電体キャパシタおよびその製造方法、強誘電体メモリ、圧電素子。
JP2004303293A (ja) 2003-03-28 2004-10-28 Seiko Epson Corp 強誘電体記憶装置のデータ読み出し方法及び強誘電体記憶装置
JP4314056B2 (ja) * 2003-04-17 2009-08-12 パナソニック株式会社 半導体記憶装置
US7177135B2 (en) 2003-09-23 2007-02-13 Samsung Electronics Co., Ltd. On-chip bypass capacitor and method of manufacturing the same
JP3909712B2 (ja) * 2003-10-10 2007-04-25 セイコーエプソン株式会社 静電容量検出装置
US7009278B2 (en) 2003-11-24 2006-03-07 Sharp Laboratories Of America, Inc. 3d rram
JP4322645B2 (ja) * 2003-11-28 2009-09-02 株式会社日立製作所 半導体集積回路装置
US20060171200A1 (en) 2004-02-06 2006-08-03 Unity Semiconductor Corporation Memory using mixed valence conductive oxides
US7102914B2 (en) 2004-02-27 2006-09-05 International Business Machines Corporation Gate controlled floating well vertical MOSFET
KR100620658B1 (ko) * 2004-05-17 2006-09-14 주식회사 하이닉스반도체 나노 튜브 셀 및 그 나노 튜브 셀과 이중 비트라인 센싱구조를 갖는 셀 어레이 회로
US6999854B2 (en) * 2004-05-28 2006-02-14 International Business Machines Corporation Medical infusion pump capable of learning bolus time patterns and providing bolus alerts
US7110281B1 (en) 2004-06-08 2006-09-19 Xilinx, Inc. Memory cells utilizing metal-to-metal capacitors to reduce susceptibility to single event upsets
TWI242092B (en) 2004-06-10 2005-10-21 Hannstar Display Corp Repairing method of a liquid crystal display panel
KR100594716B1 (ko) 2004-07-27 2006-06-30 삼성전자주식회사 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
US7679124B2 (en) * 2004-07-28 2010-03-16 Samsung Electronics Co., Ltd. Analog capacitor and method of manufacturing the same
US7560361B2 (en) 2004-08-12 2009-07-14 International Business Machines Corporation Method of forming gate stack for semiconductor electronic device
US7443710B2 (en) 2004-09-28 2008-10-28 Spansion, Llc Control of memory devices possessing variable resistance characteristics
JP2006133217A (ja) 2004-10-05 2006-05-25 Seiko Epson Corp 静電容量検出装置及びスマートカード
US8344410B2 (en) 2004-10-14 2013-01-01 Daktronics, Inc. Flexible pixel element and signal distribution means
KR100593750B1 (ko) 2004-11-10 2006-06-28 삼성전자주식회사 이성분계 금속 산화막을 데이터 저장 물질막으로 채택하는교차점 비휘발성 기억소자 및 그 제조방법
JP2006146992A (ja) * 2004-11-16 2006-06-08 Elpida Memory Inc 半導体メモリ装置
US7272060B1 (en) 2004-12-01 2007-09-18 Spansion Llc Method, system, and circuit for performing a memory related operation
JP2006168427A (ja) 2004-12-13 2006-06-29 Denso Corp 車両用空調装置の減圧器のカバー構造
US7482223B2 (en) 2004-12-22 2009-01-27 Sandisk Corporation Multi-thickness dielectric for semiconductor memory
JP2006176366A (ja) 2004-12-22 2006-07-06 Fujitsu Ltd 強誘電体材料、その製造方法及び強誘電体メモリ
US7365382B2 (en) 2005-02-28 2008-04-29 Infineon Technologies Ag Semiconductor memory having charge trapping memory cells and fabrication method thereof
JP2006245280A (ja) 2005-03-03 2006-09-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその動作方法
US7196928B2 (en) 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7426128B2 (en) 2005-07-11 2008-09-16 Sandisk 3D Llc Switchable resistive memory with opposite polarity write pulses
ATE521972T1 (de) 2005-08-01 2011-09-15 Sandisk Corp Programmierung eines nicht-flüchtigen speichers mit selbst-regulierender maximaler programmschleife
US7671401B2 (en) * 2005-10-28 2010-03-02 Mosys, Inc. Non-volatile memory in CMOS logic process
JP4231502B2 (ja) 2005-11-02 2009-03-04 シャープ株式会社 クロスポイント構造の半導体記憶装置
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
JP2006093736A (ja) 2005-11-25 2006-04-06 Nec Corp 電子素子およびこの電子素子を用いた記録方法
TWM291538U (en) 2005-12-07 2006-06-01 Eternal Chemical Co Ltd Multi-layer optical film
US7209384B1 (en) 2005-12-08 2007-04-24 Juhan Kim Planar capacitor memory cell and its applications
US7411810B2 (en) * 2005-12-11 2008-08-12 Juhan Kim One-time programmable memory
US7449354B2 (en) 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
SG135079A1 (en) * 2006-03-02 2007-09-28 Sony Corp Memory device which comprises a multi-layer capacitor
US7423906B2 (en) 2006-03-14 2008-09-09 Infineon Technologies Ag Integrated circuit having a memory cell
US20080048186A1 (en) 2006-03-30 2008-02-28 International Business Machines Corporation Design Structures Incorporating Semiconductor Device Structures with Self-Aligned Doped Regions
TWI345783B (en) 2006-03-31 2011-07-21 Sandisk 3D Llc Nonvolatile memory cells, monolithic three dimensional memory arrays and methods for programming such memory arrays
US7902867B2 (en) 2006-04-03 2011-03-08 Blaise Laurent Mouttet Memristor crossbar neural interface
US7564262B2 (en) 2006-04-03 2009-07-21 Blaise Laurent Mouttet Crossbar comparator
US7576565B2 (en) 2006-04-03 2009-08-18 Blaise Laurent Mouttet Crossbar waveform driver circuit
US7302513B2 (en) 2006-04-03 2007-11-27 Blaise Laurent Mouttet Programmable crossbar signal processor
US20070231972A1 (en) 2006-04-03 2007-10-04 Mouttet Blaise L Manufacture of programmable crossbar signal processor
US7609086B2 (en) 2006-04-03 2009-10-27 Blaise Laurent Mouttet Crossbar control circuit
US7755424B2 (en) 2006-04-03 2010-07-13 Blaise Laurent Mouttet Operational amplifier with resistance switch crossbar feedback
US8183554B2 (en) 2006-04-03 2012-05-22 Blaise Laurent Mouttet Symmetrical programmable memresistor crossbar structure
CN101063039B (zh) 2006-04-26 2011-03-23 董久明 以热解为第一级的粉煤分级洁净利用方法
KR101206034B1 (ko) 2006-05-19 2012-11-28 삼성전자주식회사 산소결핍 금속산화물을 이용한 비휘발성 메모리 소자 및 그제조방법
US7897877B2 (en) * 2006-05-23 2011-03-01 Endicott Interconnect Technologies, Inc. Capacitive substrate
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7569459B2 (en) 2006-06-30 2009-08-04 International Business Machines Corporation Nonvolatile programmable resistor memory cell
US7435648B2 (en) 2006-07-26 2008-10-14 Macronix International Co., Ltd. Methods of trench and contact formation in memory cells
US8766224B2 (en) 2006-10-03 2014-07-01 Hewlett-Packard Development Company, L.P. Electrically actuated switch
EP1911599A1 (en) 2006-10-11 2008-04-16 Setec Oy Method for producing a data carrier and data carrier produced therefrom
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7612397B2 (en) * 2006-11-10 2009-11-03 Sharp Kabushiki Kaisha Memory cell having first and second capacitors with electrodes acting as control gates for nonvolatile memory transistors
JP2008135136A (ja) * 2006-11-29 2008-06-12 Fujitsu Ltd 強誘電体メモリおよび強誘電体メモリの動作方法
US7605037B2 (en) * 2007-02-09 2009-10-20 Qimonda Ag Manufacturing method for an integrated semiconductor memory device and corresponding semiconductor memory device
US8045518B2 (en) 2007-03-23 2011-10-25 Innovative Sonic Limited Method of deactivating high-speed downlink operation in CELL—FACH state for a wireless communications system and related apparatus
JP4847907B2 (ja) 2007-03-29 2011-12-28 ルネサスエレクトロニクス株式会社 半導体検査装置
US7723771B2 (en) 2007-03-30 2010-05-25 Qimonda Ag Zirconium oxide based capacitor and process to manufacture the same
CN101711431B (zh) 2007-05-09 2015-11-25 分子间公司 阻变型非易失性存储元件
US20080285736A1 (en) 2007-05-16 2008-11-20 Unison Technolgies Llc Systems and methods for providing unified collaboration systems with conditional communication handling
US7777215B2 (en) 2007-07-20 2010-08-17 Macronix International Co., Ltd. Resistive memory structure with buffer layer
WO2009015151A1 (en) * 2007-07-23 2009-01-29 Board Of Regents, University Of Nevada, Reno Self-sensing dielectric actuator system
WO2009015298A2 (en) * 2007-07-25 2009-01-29 Intermolecular, Inc. Nonvolatile memory elements
JP5634002B2 (ja) 2007-07-25 2014-12-03 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 相変化型不揮発性メモリ及び半導体装置
KR20090013342A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 멀티 포트 반도체 메모리 장치 및 그에 따른 리프레쉬 방법
KR101358752B1 (ko) 2007-08-06 2014-02-06 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템 및그것의 프로그램 방법
US7626878B1 (en) 2007-08-14 2009-12-01 Nvidia Corporation Active bit line charge keeper
US7894263B2 (en) * 2007-09-28 2011-02-22 Sandisk Corporation High voltage generation and control in source-side injection programming of non-volatile memory
JP4383523B2 (ja) 2007-09-28 2009-12-16 パナソニック株式会社 不揮発性記憶素子及び不揮発性半導体記憶装置、並びにそれらの読み出し方法及び書き込み方法
JP5172269B2 (ja) 2007-10-17 2013-03-27 株式会社東芝 不揮発性半導体記憶装置
US20100001371A1 (en) * 2007-12-05 2010-01-07 Rohm Co., Ltd. Semiconductor device having capacitor including a high dielectric film and manufacture method of the same
US8405124B2 (en) 2008-01-09 2013-03-26 International Business Machines Corporation Logic element, and integrated circuit or field programmable gate array
US7742324B2 (en) * 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
US8183553B2 (en) * 2009-04-10 2012-05-22 Intermolecular, Inc. Resistive switching memory element including doped silicon electrode
JP4719233B2 (ja) 2008-03-11 2011-07-06 株式会社東芝 不揮発性半導体記憶装置
US8101495B2 (en) * 2008-03-13 2012-01-24 Infineon Technologies Ag MIM capacitors in semiconductor components
US8134865B2 (en) 2008-05-06 2012-03-13 Macronix International Co., Ltd. Operating method of electrical pulse voltage for RRAM application
US7977722B2 (en) 2008-05-20 2011-07-12 Seagate Technology Llc Non-volatile memory with programmable capacitance
CN101779287B (zh) 2008-05-22 2011-12-21 松下电器产业株式会社 电阻变化型非易失性存储装置
US20100034010A1 (en) 2008-08-06 2010-02-11 Seagate Technology Llc Memory devices with concentrated electrical fields
JP2010044844A (ja) * 2008-08-18 2010-02-25 Toshiba Corp 半導体記憶装置
US7775424B1 (en) 2008-08-21 2010-08-17 Helzer Scott C Variable height interactive kiosk
US7969771B2 (en) 2008-09-30 2011-06-28 Seagate Technology Llc Semiconductor device with thermally coupled phase change layers
WO2010050937A1 (en) * 2008-10-29 2010-05-06 Hewlett-Packard Development Company, L.P. Electrically actuated device and method of controlling the formation of dopants therein
WO2010068221A1 (en) 2008-12-12 2010-06-17 Hewlett-Packard Development Company, L.P. Memristive device
CN102265397B (zh) * 2008-12-23 2014-10-29 惠普开发有限公司 忆阻设备以及制造和使用所述忆阻设备的方法
WO2010082928A1 (en) 2009-01-15 2010-07-22 Hewlett-Packard Development Company, L.P. Silicon-based memristive device
WO2010087835A1 (en) * 2009-01-29 2010-08-05 Hewlett-Packard Development Company, L.P. Electrically actuated devices
US8189390B2 (en) * 2009-03-05 2012-05-29 Mosaid Technologies Incorporated NAND flash architecture with multi-level row decoding
US7983065B2 (en) 2009-04-08 2011-07-19 Sandisk 3D Llc Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines
WO2010144092A1 (en) 2009-06-12 2010-12-16 Hewlett-Packard Development Company, L.P. Capacitive crossbar arrays
US8750024B2 (en) * 2009-06-18 2014-06-10 Hewlett-Packard Development Company, L.P. Memcapacitor
US7989902B2 (en) * 2009-06-18 2011-08-02 International Business Machines Corporation Scavenging metal stack for a high-k gate dielectric
WO2010151260A1 (en) 2009-06-25 2010-12-29 Hewlett-Packard Development Company, L.P. Switchable junction with intrinsic diodes with different switching thresholds
WO2011005266A1 (en) 2009-07-10 2011-01-13 Hewlett-Packard Development Company, L.P. Memristive junction with intrinsic rectifier
WO2011008195A2 (en) 2009-07-13 2011-01-20 Hewlett Packard Development Company L .P. Memristive device
US8493138B2 (en) 2009-08-26 2013-07-23 Hewlett-Packard Development Company, L.P. Memcapacitive devices
US8199556B2 (en) 2009-09-22 2012-06-12 Micron Technology, Inc. Methods of reading and using memory cells
US8431474B2 (en) * 2009-09-25 2013-04-30 Hewlett-Packard Development Company, L.P. Three dimensional multilayer circuit
US8249838B2 (en) 2009-11-17 2012-08-21 The United States Of America As Represented By The Secretary Of The Air Force Method and apparatus for modeling memristor devices
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US9184213B2 (en) * 2010-01-29 2015-11-10 Hewlett-Packard Development Company, L.P. Nanoscale switching device
US8437174B2 (en) 2010-02-15 2013-05-07 Micron Technology, Inc. Memcapacitor devices, field effect transistor devices, non-volatile memory arrays, and methods of programming
US8416609B2 (en) 2010-02-15 2013-04-09 Micron Technology, Inc. Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8586959B2 (en) 2010-04-28 2013-11-19 Hewlett-Packard Development Company, L.P. Memristive switch device
WO2012002931A1 (en) * 2010-06-29 2012-01-05 Hewlett-Packard Development Company, L.P. Method and system for encoding data for storage in a memory array
US8274813B2 (en) * 2010-07-16 2012-09-25 Hewlett-Packard Development Company, L.P. Memristive negative differential resistance device
US8634224B2 (en) 2010-08-12 2014-01-21 Micron Technology, Inc. Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of writing to and reading from a memory cell, and methods of programming a memory cell
US8619457B2 (en) 2010-09-13 2013-12-31 Hewlett-Packard Development Company, L.P. Three-device non-volatile memory cell
US9040948B2 (en) 2010-09-16 2015-05-26 Hewlett-Packard Development Company, L.P. Nanoscale switching device
US9013177B2 (en) * 2010-10-27 2015-04-21 Hewlett-Packard Development Company, L.P. Programmable analog filter
US20120104346A1 (en) 2010-10-29 2012-05-03 Wei Yi Semiconductor device for providing heat management
WO2012067661A1 (en) 2010-11-19 2012-05-24 Hewlett-Packard Development Company, L.P. Method and circuit for switching a memristive device in an array
US8854865B2 (en) * 2010-11-24 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US9454997B2 (en) * 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
US8933491B2 (en) * 2011-03-29 2015-01-13 Micron Technology, Inc. Arrays of memory cells and methods of forming an array of vertically stacked tiers of memory cells
US8945996B2 (en) * 2011-04-12 2015-02-03 Micron Technology, Inc. Methods of forming circuitry components and methods of forming an array of memory cells
US8503217B2 (en) * 2011-04-30 2013-08-06 Hewlett-Packard Development Company, L.P. Reconfigurable crossbar memory array
US9443844B2 (en) * 2011-05-10 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Gain cell semiconductor memory device and driving method thereof
US20130082229A1 (en) 2011-09-30 2013-04-04 Industrial Technology Research Institute Mixed ionic-electronic conduction memory cell
KR101942421B1 (ko) 2011-12-29 2019-01-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
US8872246B1 (en) 2012-01-26 2014-10-28 Sandia Corporation Memristor using a transition metal nitride insulator
CN104854698A (zh) * 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
US8829581B1 (en) * 2013-04-19 2014-09-09 Hewlett-Packard Development Company, L.P. Resistive memory devices
US9224450B2 (en) * 2013-05-08 2015-12-29 International Business Machines Corporation Reference voltage modification in a memory device
US20150036416A1 (en) * 2013-08-05 2015-02-05 Samsung Electronics Co., Ltd. Multi-channel memory device with independent channel power supply structure and method of controlling power net

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107194462A (zh) * 2016-03-15 2017-09-22 清华大学 三值神经网络突触阵列及利用其的神经形态计算网络
CN107194462B (zh) * 2016-03-15 2020-05-19 清华大学 三值神经网络突触阵列及利用其的神经形态计算网络系统

Also Published As

Publication number Publication date
US20180082730A1 (en) 2018-03-22
CN102763165A (zh) 2012-10-31
CN102763165B (zh) 2015-05-20
US9830970B2 (en) 2017-11-28
EP2537156A2 (en) 2012-12-26
WO2011100138A2 (en) 2011-08-18
US8902639B2 (en) 2014-12-02
TWI470629B (zh) 2015-01-21
KR20120127499A (ko) 2012-11-21
US20130208532A1 (en) 2013-08-15
KR101399755B1 (ko) 2014-05-27
US20160358641A1 (en) 2016-12-08
JP5661127B2 (ja) 2015-01-28
US10360967B2 (en) 2019-07-23
JP2013520013A (ja) 2013-05-30
US10796744B2 (en) 2020-10-06
US20150085565A1 (en) 2015-03-26
US8416609B2 (en) 2013-04-09
US20110199814A1 (en) 2011-08-18
WO2011100138A3 (en) 2011-12-01
EP2537156A4 (en) 2013-07-24
US9419215B2 (en) 2016-08-16
US20190311760A1 (en) 2019-10-10
EP2537156B1 (en) 2019-10-23
SG183194A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
TW201203243A (en) Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems
US8611136B2 (en) Method and apparatus providing a cross-point memory array using a variable resistance memory cell and capacitance
EP1418623B1 (en) Nonvolatile variable resistor, memory device, and scaling method of nonvolatile variable resistor
US20100202188A1 (en) Low read current architecture for memory
US20160372189A1 (en) Low read current architecture for memory
US9318701B2 (en) Low voltage embedded memory having cationic-based conductive oxide element
EP1439544B1 (en) Semiconductor memory and method for accessing semiconductor memory
SG188200A1 (en) Memory cells, non-volatile memory arrays, methods of operating memory cells, methods of reading to and writing a memory cell, and methods of programming a memory cell
JP2015534719A (ja) 抵抗性メモリデバイス
US9647208B2 (en) Low voltage embedded memory having conductive oxide and electrode stacks
CN109791791A (zh) 非易失性存储装置、以及驱动方法
Takashima et al. A sub-40-ns chain FRAM architecture with 7-ns cell-plate-line drive
KR102298604B1 (ko) 저항성 메모리 장치의 제어 방법
JPH06282982A (ja) 強誘電体メモリの駆動方法とその装置