JP2006093736A

JP2006093736A - 電子素子およびこの電子素子を用いた記録方法

Info

Publication number: JP2006093736A
Application number: JP2005340323A
Authority: JP
Inventors: Akio Tanigawa; 明男谷川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2005-11-25
Filing date: 2005-11-25
Publication date: 2006-04-06

Abstract

【課題】大記憶容量と読み書き速度とを有し、製造コストが安く、半導体メモリ並みにコンパクトである電子素子を得る。
【解決手段】電流を印加した時にエレクトトマイグレーションによって少なくとも形状あるいは組成が変化する記憶コア１０１を有する電子素子であって、電流印加のための２つの電極１０２，１０３と表面電位あるいは電気抵抗あるいは接合抵抗の変化を感知する電極１０４を有する。
【選択図】図１

Description

本発明は、電子素子およびこの電子素子を用いた記録方法に関し、特に電流を流すことによりエレクトトマイグレーションを生じ、その少なくとも一部の形状あるいは少なくともその一部の元素組成比が変化する物質を記憶コアとして用いる電子素子および該素子を用いた記録方法に関するものである。

従来、電源を切断しても記録内容が保持される書込みが可能なタイプの記憶装置として、ハードディスク、フロッピディスク、光磁気ディスク等の磁気記録装置、及び、フラッシュメモリー（フローティングゲートトランジスタ）、強誘電体ＲＡＭといった半導体メモリが用いられてきた。また、現在広く実用に供されていないものの、特特許文献１に記載されたような電解質の電気化学反応を利用した記憶装置も考案されている。

特開平６―２８８４１号公報

磁気記録装置は、大記憶容量が実現されているものの、回転などの機械的可動部分が必要であり、読み書きのためにも精密部品による高精度の機構が必要であり、このため衝撃に弱く、かつ装置全体のコンパクト化に限界がある。

半導体メモリは、コンパクトで読み書きは非常に早いが、製造工程が複雑でコストが高いため、磁気記録装置並みの大記憶容量は広く実用に供されていない。

電解質の電気化学反応を利用した記憶装置は、読み書きが遅く、素子の長期耐久性に難がある。

本発明の目的は、磁気記録装置以上の大記憶容量と読み書き速度とを有し、製造コストが安く、半導体メモリ並みにコンパクトである電子素子とそれを用いた記録方法を提供することである。

本発明の構成は、電流を印加した時にエレクトトマイグレーションによって少なくとも形状あるいは組成が変化する記憶コアを有する電子素子であって、電流印加のための２つの電極と表面電位あるいは電気抵抗あるいは接合抵抗の変化を感知する電極を有することを特徴とする
本発明の他の構成は、電流を印加した時にエレクトトマイグレーションによって少なくともボイドあるいは組成が変化する記憶コアを有する電子素子であって、電流印加のための２つの電極と表面電位あるいは電気抵抗あるいは接合抵抗の変化を感知する電極を有することを特徴とする。

本発明のまた他の構成は、電流を印加した時にエレクトトマイグレーションによって少なくとも形状あるいは組成が変化する合金製の記憶コアを有する電子素子であって、電流印加のための２つの電極と表面電位あるいは電気抵抗あるいは接合抵抗の変化を感知する電極を有することを特徴とする。

本発明のさらに他の構成は、電流を印加した時にエレクトトマイグレーションによって少なくとも形状あるいは組成が変化する記憶コアを有する電子素子であって、電流印加のための２つの電極と表面電位あるいは電気抵抗あるいはショットキー障壁高さの変化にともなう接合抵抗の変化を感知する電極を有することを特徴とすることを特徴する。

本発明において、前記記憶コアとして、その少なくとも一部の形状あるいはその少なくとも一部の元素組成比が変化する物質を用い、前記記憶コアが２種以上の元素を含む電導性合金から構成され、前記電導性合金として、Ｉｎ―Ａｕ合金，Ｓｎ―Ｎｉ合金またはＡｕ―Ｓｉ合金を使用することができ、また、前記記憶コアとして、その少なくとも一部の形状あるいはその少なくとも一部の元素組成比が変化する物質を用い、前記記憶コアがカーボンナノチューブの中空芯に金属原子を部分的に挿入した構成からなることができ、また、前記表面電位の変化を感知する電極が前記記憶コアと絶縁されているのも使用することができる。

また、本発明において、記録を書き込む際に前記記憶コアの少なくとも一部の温度を上昇させて溶融させることができ、また、記録を書き込む際に前記記憶コア自身のジュール熱によって前記記憶コアの少なくとも一部の温度を上昇させることができる。

本発明の集積電子素子の構成は、上述した電子素子が同一基板上に複数個配置されていることを特徴とする。

本発明の他の集積電子素子の構成は、上述した電子素子が同一基板上に縦横に配置され、前記２つの電極のそれぞれに接続されたビット線とワード線を有し、該ビット線と該ワード線とを選択することでアクセスする前記電子素子を特定することができることを特徴とする。

本発明において、前記基板上に前記ビット線と前記ワード線とを選択するためのデコーダ回路が配置されることができ、また、前記基板上に前記記憶コアの表面電位を検知するセンスアンプ回路が配置されることができる。

本発明の上述した電子素子を用いた記録の書込み方法の構成は、電流を流すことで前記記憶コアにエレクトトマイグレーションによる形状あるいは組成を変化させ、記録を書き込むことを特徴とする。

本発明の上述した電子素子を用いた記録の読み出し方法の構成は、電流を流すことにより前記記憶コアにエレクトトマイグレーションによる形状あるいは組成を変化させ、前記表面電位の変化を感知する電極に生じる電荷の移動量を検出することによって、前記記憶コアの記録の読み出しを行うことを特徴とする。

本発明の他の構成は、電流を流すことにより前記記憶コアにエレクトトマイグレーションによる形状あるいは組成を変化させ、前記電気抵抗あるいは接合抵抗の変化を感知する電極と前記記憶コア間の接合抵抗または電気抵抗の変化を検出し、前記記憶コアの記録の読み出しを行うことを特徴とし、また、電流を流すことにより前記記憶コアにエレクトトマイグレーションによる形状を変化させ、前記表面電位の変化を感知する電極と前記記憶コア間の電気容量の変化を検出し、前記記憶コアの記録の読み出しを行うことを特徴とする。

本発明で活用する第一の原理は、ＬＳＩのアルミニウム配線の故障原因として知られるエレクトトマイグレーションである。よく知られているアルミニウム配線のエレクトトマイグレーションは、長時間、極めて大きい電流密度を加えてはじめて観測できる現象である。アルミニウムの自己拡散係数は小さいが、断面積が極めて小さい（１０−^１２平方メートル以下）微細な配線を時に数メートル長以上に一つのチップに張り巡らすＬＳＩの長期安定性を阻害する原因がこのエレクトトマイグレーションである。すなわち、長期にわたってＬＳＩを使用すると配線の一部に断線が生じる現象で、この原因は長期間、高密度の電流を流すことによって配線を構成する元素が移動して、局所的にボイドや断線を生じることで起こる点からエレクトトマイグレーションと呼ばれる。従ってエレクトトマイグレーションはＬＳＩの故障原因として研究されており、これらの研究からエレクトトマイグレーションによる原子移動速度は、電流密度と拡散係数と原子価数とに比例することが知られている。

本発明にあっては、エレクトトマイグレーションを生ずべき電導体の材質（構成元素）を特にこだわるものではないが、従来技術で述べた記憶装置に対抗できる短時間で読み書き可能な記憶素子に応用するにはアルミニウムをそのまま用いることはできない。すなわち、原子移動速度の速い材質を模索する（拡散係数が十分に大きい元素を用いる）必要があり、上記のＩｎ―Ａｕ（Ａｕが拡散種）、Ｓｎ―Ｎｉ（Ｎｉが拡散種）等の合金が使用される。それらの拡散種は室温でのアルミニウムの自己拡散係数の１０^１０倍もの拡散係数を有している。

すなわち、こうした物質を記憶コアとし、この記憶コアの両端に設けた電極によって通電することで、拡散種を記憶コアの一端に移動させたり濃縮したりすることにより、記録を書き込んだり、また極性を逆にして通電することで元素の移動や濃縮を元の状態に戻すことで記録を消去できるようにしたことが本発明の第一の動作原理である。なお、元素の移動や濃縮が起こった状態を記録の消去状態とし、前記移動や濃縮が解かれた状態を記録の書き込み状態とすることも可能なことは言うまでもない。

エレクトトマイグレーションの利用形態として、合金組成に偏りを作る以外に、記憶コア全体を一方向に偏らせて反対側にボイドを形成することでも、記録を書き込むことができる。また、両端に通電用電極を設けたカーボンナノチューブの中空芯に金属原子を部分的に挿入した構造も、記憶コアとして利用できる。この場合、挿入金属原子の位置を偏らせることによって、記録を書き込むことができる。

記録の保持に重点を置くと、記憶コアには常温で拡散係数の比較的小さい材料を選定する必要がある。このような際に十分な書き込み速度を得るには、書き込み時だけ記憶コアの温度を上げることで対応できる。昇温するだけに留まらず、少なくとも記憶コアの一部を融解させると極めて高速の書き込み速度が得られる。こうした記憶コアの昇温は、別途ヒーターを取り付ける必要はなく、書き込み時に記憶コアに流す電流のジュール熱によって行うことができる。

上記のジュール熱による記憶コアの昇温にはそれなりの素子設計が必要であるが、その際に有用な記憶コアの構造は、昇温させたい部分の断面積を減少させた構造やその部分に拡散しない元素を添加して抵抗値を増大させた構造である。

本発明に用いる第二の原理は、記録の読み出し方法にある。合金組成の偏りを検出する方法の一つとして、導体の表面電位（あるいは仕事関数）を検知する方法がある。導体の表面電位はその導体の組成によって異なり、単体では図１２に示すような値（図１２のφ（ｅＶ）１３０１）が知られており、合金では構成元素の中間の値になると考えられる。

表面電位を測定する方法としてはさまざまなものがあるが、その一つについて図１３を参照して説明する。図１３（ａ）に示すような、表面電位（φ_１１４０２とφ_２１４０４）の異なる導体を、図１３（ｂ）に示すように、比誘電率εの薄い絶縁層で距離ｄ隔てて近接させると、表面電位差の作用で各々の導体の表面電荷密度が±ε（φ_２−φ_１）／ｄだけ変化する。本発明の場合、記憶コアに使用した物質の合金組成が変化すると、表面電位の片方（表式中のφ_１又はφ_２）が変化し、それに応じて電荷の移動が生じる。この電荷の移動を検知することで記録の読み出しができる。図１３の符号１４０１は導体１のフェルミレベル、１４０２は導体１の表面電位、１４０３は導体２のフェルミレベル、１４０４は導体２の表面電位、１４０５は真空を基準にした電位座標軸、１４０６は導体１と導体２が近接の結果増加した電荷、１４０７は導体１と導体２が近接の結果減少した電荷を表している。

図１４（ａ）に示すような合金製の記憶コア１５０１と、その通電用電極の電極Ａ（符号１５０２）と電極Ｂ（符号１５０３）の一方に偏った位置に、薄い絶縁膜で隔てられたセンス電極１５０４を設ける。今仮に、センス電極１５０４側に拡散種が濃縮された状態を”１”が記録された状態、そうでない状態を”０”が記録された状態とする。図中符号１５０５は濃縮された拡散種を示す。図１４（ｂ）に示すように、記憶コア１５０１の両端の電極Ａ（符号１５０２）と電極Ｂ（符号１５０３）の間に”０”を記録する時に流す方向に電流（符号１５０８は電極Ｂから電極Ａに流れる電流を示す）を流す。その時、記憶コア１５０１が”１”記録状態であれば、濃縮された拡散種１５０５の移動（符号１５０９は濃縮された拡散種の移動を示す）に伴う表面電位の変化が起こるので、センス電極１５０４の電荷１５０７が移動する。図１４（ｃ）に示すように、記憶コア１５０１が”０”記録状態であれば、図１４（ｄ）に示すように、表面電位はほとんど変化しないので、センス電極１５０４の電荷１５０７の出入りがほとんど無い。電荷１５０７の移動を電流（電流計１５０６使用）または電圧として検知し、”１”記憶状態であったと判った時だけ、”１”記憶状態に戻すように電流を流す。以上のようにすれば、記録の読み出しを、記録を保持しながら行える。

ボイドを形成するタイプの記憶コアを使用する場合は、記憶コアの通電用電極の一方に偏った位置に、薄い絶縁膜で隔てられたセンス電極を設け、センス電極と記憶コアの間の電気容量の変化を検出することでボイドの有無を知ることができる。

図１５（ａ）に示すように、記憶コア１６０１のセンス電極１６０４を設けた側（電極Ａ１６０２側）にボイドが無い状態では、センス電極と記憶コアの間の容量は、図１５（ｂ）に示すようなボイド１６０６が電極Ａ側にある状態と比較して大きい。容量変化の検出は、センス電極１６０４と記憶コア１６０１の間に電圧をかけて、その際に出入りする電荷の量の比較によって可能である。なお、図１５中の符号１６０５は電極Ｂ（符号１６０３）側に発生したボイドを、符号１６０６は電極Ａ（符号１６０２）側に発生したボイドを示す。

記憶コアの合金組成の偏りは、接合抵抗や電気抵抗の変化としても検出できる。図１６に示すように、接合抵抗が大きく変化するように、高濃度ドープされた半導体製のセンス電極１７０４を記憶コア１７０１の通電用の電極Ａ１７０２に偏った位置に直接接合する。センス電極１７０４の接合抵抗は、記憶コア１７０１中の拡散種（電極Ａ側に濃縮された拡散種１７０５または電極Ｂ１７０３側に濃縮された拡散種１７０６）の濃度変化にともなうショットキー障壁高さの変化によって大きく変化することになる。この接合抵抗の変化を検出すれば、記憶コア１７０１の記録状態を読み出すことができる。

多くの場合、単体に比較して合金の方が抵抗は大きい。図１７（ａ）に示すように、拡散種（電極Ａ側に濃縮された拡散種１８０５または電極Ｂ１８０３側に濃縮された拡散種１８０６）が濃縮された側は、反対側より抵抗が小さいので、記憶コア１８０１の中間に電気的に接合されたセンス電極１８０４を設けて、通電用の電極Ａ１８０２との間の記憶コア１８０１の抵抗値を比較すれば、合金組成の偏りが検出できる。

また、図１８に示すように、センス電極１９０４を記憶コア１９０１の通電用の電極Ａ１９０２に偏った位置に直接接合し、ボイド（電極Ａ側に発生したボイド１９０５または電極Ｂ１９０３側に発生したボイド１９０６）によるセンス電極１９０４と記憶コア１９０１間の切断もしくは抵抗増加を検出する方法も可能である。

以上の構造と動作原理を基本として、電極数を増やすなどの応用構造や二種以上の読み出し方法を併用するなどの応用動作が多数存在する。

以上説明したように、本発明の電子素子では、次のような効果が得られる。
（１）磁気記録装置並みの大記憶容量と読み書き速度を有し、製造工程の簡素化と安価素材の採用によって記憶装置の製造コストを低減できる。
（２）機械的可動部分が不必要で半導体メモリ以上にコンパクトである不揮発性記憶装置を提供できる。
（３）さらに、本発明の記憶装置のアレー部分の形成には、高温の熱工程を必要としないので、アレー部分の積層化が容易で、かつ、絶縁性基板の材質選択の幅が広く、従って、記録密度の点では半導体メモリをはるかにしのぐことが可能である。
（４）また、本発明の電子素子は、比較的高い耐熱性を有する有機系樹脂の表面にも形成可能であり、高い適応性がある。

次に、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の電子素子の第１の実施の形態を説明するための素子要部の断面図である。図１（ａ）を参照すると、本発明の電子素子は、絶縁性基板（表示していない）上に設けられた２種以上の元素を含む電導性合金の記憶コア１０１と、その両端に直接接合された電極Ａ１０２および電極Ｂ１０３と、記憶コア１０１の電極Ａ１０２に近い位置に絶縁性薄膜（表示していない）によって隔てられて設けられたセンス電極１０４によって構成されている。素子の形成直後、記憶コア１０１中の拡散種原子は場所による片寄りのない均一な分布を示す。なお、図中、符号１０５は均一分布拡散種を表す。

図１（ａ）の電子素子を用いて記録を書き込む方法について、図１（ｂ），図１（ｃ）を参照して説明する。図１（ｂ）に示すように、電極Ａ１０２から電極Ｂ１０３に電流（電極Ａから電極Ｂに流れる電流１０６参照）を流すと一定時間後、記憶コア１０１中の拡散種は、エレクトトマイグレーション効果によって電極Ａ１０２に集まり、センス電極１０４近傍の拡散種の濃度が高い状態（電極Ａ側に濃縮された拡散種１０７参照）になる。逆に、図１（ｃ）に示すように、電極Ｂ１０３から電極Ａ１０２に電流（電極Ｂから電極Ａに流れる電流１０８参照）を流すと一定時間後、記憶コア１０１中の拡散種は電極Ｂ１０３に集まり、センス電極１０４近傍の拡散種の濃度が低い状態（電極Ｂ側に濃縮された拡散種１０９参照）になる。以上によって、記録を書き込むことができる。

記憶コア１０１の記録書き込み状態の検出には、拡散種の移動にともなうセンス電極からの電荷の移動を検出する方法を用いることができる。例えば、図１（ｂ）に示すように、電極Ａ１０２から電極Ｂ１０３に電流（符号１０６）を流す。この時、記憶コア１０１がセンス電極１０４近傍の拡散種の濃度が高い状態である場合、センス電極１０４からの電荷の移動はほとんどない。逆に、図１（ｃ）に示すように、センス電極１０４近傍の拡散種の濃度が低い状態である場合、センス電極１０４からの電荷の移動がある。この差異によって記憶コア１０１の状態を判別することができる。なお、電荷の移動が検出された場合、検出のために流した電流と逆方向に電流を流し、記憶コア１０１の状態を戻す必要がある。なお、図１の符号１０５は、均一分布拡散種を示す。

次に、本発明の電子素子の第２の実施の形態について図２の素子要部の断面図面を参照して詳細に説明する。図２（ａ）を参照すると、本発明の電子素子は、絶縁性基板（表示していない）上に設けられた２種以上の元素を含む電導性合金の記憶コア（図中、形成直後の２成分が層状に形成された記憶コア２０１で示す）と、その両端に直接接合された電極Ａ２０２と電極Ｂ２０３と記憶コアの電極Ａ２０２に近い位置に絶縁性薄膜によって隔てられて設けられたセンス電極２０４によって構成されている。形成直後の記憶コアは二種以上の層状に形成され、記憶コアが絶縁層（表示していない）で覆われた後、熱処理やエレクトトマイグレーションによって混合される。

形成直後の２成分が層状に形成された記憶コア２０１の体積が減少し、図２（ｂ，ｃ）に示すように、ボイド（電極Ａ側に発生したボイド２０７または電極Ｂ側に発生したボイド２０９参照）が生成するようにする。なお、ボイドがセンス電極２０４側に発生するようにするために、記憶コアの側面と上面を覆う絶縁材料は、記憶コアとの界面エネルギーが下地の基板に比較して大きい材料を使用する。

図２の構成の電子素子を用いた記録の読み出し方法を説明する。この方法は、ボイドの有無によるセンス電極２０４と記憶コアの間の電気容量の変化より記録の読み出しを行う方法である。すなわち、図２（ｂ）に示すように、センス電極２０４側にボイド（符号２０７参照）がある場合、センス電極２０４と記憶コア（均一混合により体積を減じた記憶コア２０５で示す）の間の電気容量は比較的小さい。逆に、図２（ｃ）に示すように、センス電極２０４側にボイドがない場合、センス電極２０４と記憶コア（均一混合により体積を減じた記憶コア２０５で示す）の間の電気容量は比較的大きい。この差異によって、記録の読み出しを行う。なお、図２中、符号２０６は電極Ａから電極Ｂに流れる電流、符号２０８は電極Ｂから電極Ａに流れる電流を示す。また、図２の電子素子の記録の書き込み方法は、上記の第１の実施の形態と同様である。

次に、本発明の電子素子の第３の実施の形態について図３の素子要部の断面図面を参照して詳細に説明する。図３（ａ）を参照すると、本発明の電子素子は、絶縁性基板上に設けられた２種以上の元素を含む電導性合金の記憶コア３０１と、その両端に直接接合された電極Ａ３０２および電極Ｂ３０３と、記憶コア３０１の電極Ａ３０２に近い位置に直接接合された高濃度ドープされた半導体製のセンス電極３０４によって構成される。素子の形成直後、記憶コア３０１中の拡散種原子は場所による片寄りのない均一な分布（均一分布拡散種３０５参照）を示す。

上記構成の電子素子の記録の読み出しは、センス電極の接合抵抗の変化を検出することにより行う。すなわち、図３（ｂ）に示すように、センス電極３０４側にショットキー障壁高さが大きい拡散種が高濃度に存在（電極Ａ側に濃縮された拡散種３０７参照）する場合、センス電極３０４と記憶コア３０１の間の接合抵抗は比較的大きい。逆に、図３（ｃ）に示すように、センス電極３０４側にショットキー障壁高さが大きい拡散種が低濃度である場合（電極Ｂ側に濃縮された拡散種３０９が存在）、センス電極３０４と記憶コア３０１の間の接合抵抗は比較的小さい。この差異によって、記録の読み出しを行う。なお、図３中、符号３０６は電極Ａから電極Ｂに流れる電流、符号３０８は電極Ｂから電極Ａに流れる電流を示す。また、図３の電子素子の記録の書き込み方法は、上記の第１の実施の形態と同様である。

次に、本発明の電子素子の第４の実施の形態について図４の素子要部の断面図面を参照して詳細に説明する。図４（ａ）を参照すると、本発明の電子素子は、絶縁性基板上に設けられた２種以上の元素を含む電導性合金の記憶コア（形成直後の２成分が層状に形成された記憶コア５０１で示す）と、その両端に直接接合された電極Ａ５０２と電極Ｂ５０３と記憶コアの電極Ａ５０２に近い位置に直接接合されたセンス電極５０４によって構成される。形成直後の記憶コアは二種以上の層状に形成され、記憶コアが絶縁層で覆われた後、熱処理やエレクトトマイグレーションによって混合されて体積減少し（均一混合により体積を減じた記憶コア５０５参照）、図４（ｂ）（ｃ）に示すように、ボイド（電極Ａ側に発生したボイド５０７または電極Ｂ側に発生したボイド５０９参照）が生成するようにする。また、ボイドがセンス電極５０４側に発生するようにするために、センス電極５０４材料は、記憶コア５０１との界面エネルギーが下地の基板に比較して大きい材料を使用する。

図４の電子素子の記録の読み出しは、ボイドによるセンス電極と記憶コア間の切断もしくは抵抗増加を検出することにより行う方法である。すなわち、図４（ｂ）に示すように、センス電極５０４側にボイドがある場合、センス電極５０４と記憶コア（均一混合により体積を減じた記憶コア５０５）の間は電気的に切断される。逆に、図４（ｃ）に示すように、センス電極５０４側にボイドがない場合、センス電極５０４と記憶コアの間は電気的に接続されている。この差異によって、記録の読み出しを行う。なお、図４中、符号５０６は電極Ａから電極Ｂに流れる電流、符号５０８は電極Ｂから電極Ａに流れる電流を示す。

次に、本発明の電子素子の第５の実施の形態について図５の素子要部の断面図面を参照して詳細に説明する。図５（ａ）を参照すると、本発明の電子素子は、絶縁性基板上に設けられた２種以上の元素を含む電導性合金の記憶コア６０１と、その両端に直接接合された電極Ａ６０２および電極Ｂ６０３と、記憶コア６０１の中点に直接接合されたセンス電極６０４とにより構成される。形成直後は、記憶コア中の拡散種原子は場所による片寄りのない均一な分布（均一分布拡散種６０５参照）を示す。

図５の電子素子の記録の読み出し方法は、センス電極と通電用の電極Ａの間の記憶コアの抵抗変化を検出する方法である。すなわち、図５（ｂ）に示すように、電極Ａ６０２側に拡散種が高濃度に存在（電極Ａ側に濃縮された拡散種６０７）する場合、センス電極６０４と電極Ａ６０２の間の電気抵抗は比較的大きい。また、図５（ｃ）に示すように、電極Ａ６０２側に拡散種が低濃度である場合（電極Ｂ側に濃縮された拡散種６０９が存在）、センス電極６０４と電極Ａ６０２の間の電気抵抗は比較的小さい。この差異によって、記録の読み出しを行う。なお、図５中、符号６０６は電極Ａから電極Ｂに流れる電流、符号６０８は電極Ｂから電極Ａに流れる電流を示す。

以上の実施の形態は、無機・有機を問わず様々な材料・寸法で形成することができる。

次に、本発明の電子素子の第６の実施の形態について図６の素子要部の断面図面を参照して詳細に説明する。本実施の形態では、電子素子は、カーボンナノチューブ製記憶コアから構成される。図６のように、電子素子は、絶縁性基板上に設けられたカーボンナノチューブの中空芯に異種原子を部分的に挿入した記憶コア（カーボンナノチューブ製記憶コア７０１参照）と、その両端に直接接合された電極Ａ７０２と電極Ｂ７０３と記憶コア７０１の中点に直接接合されたセンス電極７０４によって構成される。なお、図中符号７０５は挿入原子を表す。

上記カーボンナノチューブ製記憶コア７０１を使用した電子素子の読み出し方法は、上記の第５の実施の形態と同様であるが、電気抵抗値の大小が逆になる場合がある。すなわち、図６（ｂ）に示すように、電極Ａ７０２側に挿入した異種金属原子（電極Ａ側に集合した挿入原子７０７）が存在する場合、センス電極７０４と電極Ａ７０２の間の電気抵抗は比較的小さく、図６（ｃ）に示すように、電極Ａ７０２側に挿入原子がない場合（電極Ｂ側に集合した挿入原子７０９が存在）、センス電極７０４と電極Ａ７０２の間の電気抵抗は比較的大きい。なお、図６中、符号７０６は電極Ａから電極Ｂに流れる電流、符号７０８は電極Ｂから電極Ａに流れる電流を示す。

なお、拡散種を移動させる場合もボイドを形成させる場合も、素子を表面から見たとき、記憶コアの光学的な反射特性が変化する。このことを利用して、素子の動作状況を検査したり、光学的インターフェースへの情報伝達が可能である。

また、より高速な動作と記録の長期保存が要求される場合、記憶コアには常温で拡散係数の比較的小さい材料を選定するとともに、書き込み時だけ記憶コアの温度を上げることで対応できる。昇温するだけに留まらず、少なくとも記憶コアの一部を融解させると極めて高速の書き込み速度が得られる。こうした記憶コアの昇温は、書き込み時に記憶コアに流す電流のジュール熱によって行うことで、特定の記憶コアの温度だけ上昇させることができる。

次に、本発明の電子素子の第７の実施の形態について、図７の素子要部の断面図面を参照して詳細に説明する。図７（この図ではセンス電極を省略してある）を参照して説明すると、書き込みのために電極Ａ８０２と電極Ｂ８０３の間に記憶コア８０１の断面積の小さい部分８０４を融解するのに十分な電流を流す。こうして、書き込み時だけ記憶コアの所望の領域だけを昇温・融解して、高速書き込みと記録の長期保持とを両立させることができる。

半永久的に記録を保存したい場合、室温で熱拡散がほとんど生じない材料を用いる（動作時、必要に応じて加熱する）以外に、素子を冷却して熱拡散による記録の劣化を止めることも可能である。さらに、素子を一定温度一定時間以上保つことで、記録を一括消去することもできる。

さらに、センス電極を複数化して多値記録素子を形成したり、容易に積層化できる素子の構造上の性質を利用して多層化素子を形成したりすることで、半導体素子の集積限界を大幅に越えた超高密度記憶素子の製作も可能である。

次に、本発明の一実施例の電子素子の単位セルの構造を図面を参照して説明する。まず、図８に示すように、ポリカーボネート製の絶縁性基板９０１上に、スパッタ法とフォトリソグラフィ工程によって、チタン製のセンス電極９０２を形成する。

続いて、プラズマＣＶＤ法によって、ＳｉＯ_２膜からなる保護絶縁膜９１０を成長し、さらに、スパッタ法とフォトリソグラフィ工程によって、錫―ニッケル合金（Ｓｎ：７５ａｔ％，Ｎｉ：２５ａｔ％）の記憶コア９０５を形成する。

次に、プラズマＣＶＤ法によって、ＳｉＯ膜からなる保護絶縁膜９１０を成長し、フォトリソグラフィ工程によって、接続線９０３と電極Ａ９０６のための穴を開け、スパッタ法とエッチング工程によって、チタン製の接続線９０３と電極Ａ９０６を形成する。

次に、スパッタ法とフォトリソグラフィ工程によって、Ｃｕ製のセンスビット線９０４と書き込みビット線９０７を形成する。さらに、プラズマＣＶＤ法によって、ＳｉＯ_２膜からなる保護絶縁膜９１０を成長し、フォトリソグラフィ工程によって、電極Ｂ９０８のための穴を開け、スパッタ法とエッチング工程によって、チタン製の電極Ｂ９０８を形成し、続いて、スパッタ法とフォトリソグラフィ工程によって、Ｃｕ製のワード線９０９を形成する。最後に、プラズマＣＶＤ法によって、ＳｉＯ_２膜からなる保護絶縁膜９１０で全面を覆う。

次に、本発明の他の実施例の電子素子の単位セルの構造を図面を参照して説明する。まず、図９に示すように、ポリカーボネート製の絶縁性基板１００１上に、スパッタ法とフォトリソグラフィ工程によって、ＰドープアモルファスＳｉ製のセンス電極を兼ねた電極Ａ１００２を形成する。

続いて、スパッタ法とフォトリソグラフィ工程によって、錫―ニッケル合金（Ｓｎ：７５ａｔ％，Ｎｉ：２５ａｔ％）の記憶コア１００３を形成し、さらに、プラズマＣＶＤ法によって、ＳｉＯ_２膜からなる保護絶縁膜１００４を成長し、フォトリソグラフィ工程によって、電極Ａ１００２と接続するビット線１００６のための穴を開け、スパッタ法とエッチング工程によって、銅（Ｃｕ）製のビット線１００６を形成する。

次に、再び、プラズマＣＶＤ法によって、ＳｉＯ_２膜からなる保護絶縁膜１００４を成長し、フォトリソグラフィ工程によって、電極Ｂ１００５のための穴を開け、スパッタ法とエッチング工程によって、Ｃｕ製の電極Ｂとワード線１００７を一体形成する。最後に、プラズマＣＶＤ法によって、ＳｉＯ膜からなる保護絶縁膜１００４で全面を覆う。

上記で用いた各部の材料や工程は、その機能を果たすものであれば、任意に変更してもかまわない。例えば、絶縁性基板９０１，１００１として表面にＳｉＮ膜を有する単結晶Ｓｉを用いたり、あるいは、センス電極９０２としてクロム等を用いたり、センスビット線９０４にＡｌを用いたりすることができる。また、記憶コア９０５，１００３に金―シリコン合金やその他の拡散係数の差の大きい金属の合金を用いたり、記憶コア９０５，１００３を覆う保護絶縁膜９１０，１００４にカーボンフロライド膜等を用いることができる。

図８，９に示した電子素子（記憶装置）は、単位セルであり、大量の情報を処理するには単位セルを縦横のアレー状に配置する必要がある。アレー状に配置された大量の単位セルの中から任意の一単位セルを選んで、書き込みや読み出しを行うために、図８に示した電子素子（記憶装置）の場合、センスビット線９０４（図１０のセンスビット線（Ｓ１）１１２１〜センスビット線（Ｓ５）１１２５）と書き込みビット線９０７（図９の書き込みビット線（Ｂ１）１１０１〜書き込みビット線（Ｂ５）１１０５）とワード線９０９（図９のワード線（Ｗ１）１１１１〜ワード線（Ｗ５）１１１５）が、図１０に示すように、縦横に配線されて、センスコラムデコーダ１１３２と書き込みコラムデコーダ１１３３とロウデコーダ１１３４とに結線される必要がある。これらのデコーダ回路は既存のＤＲＡＭ等の半導体メモリに広く用いられているものと同様のものでよい。

図９に示した電子素子（記憶装置）の場合、ビット線１００６（図１１のビット線（ｂ１）１２０１〜ビット線（Ｂ５）１２０５）とワード線１００７（図１１のワード線（Ｗ１）１２１１〜ワード線（Ｗ５）１２１５）が、図１１に示すように、縦横に配線されて、コラムデコーダ１２２２とロウデコーダ１２２３とに結線される必要がある。

また、記録の読み出しには、センスアンプ（図１０の１１３５、図１１の１２２４）と呼ばれる回路が必要であるが、これも既存のＤＲＡＭ等の半導体メモリに広く用いられているものと基本的に同様のものでよい。たとえば、図１９に示すように、数個のＭＯＳ型のトランジスタ（２００２〜２００６）と比較用のダミー素子２００７とで構成されたものでよい。各デコーダやセンスアンプといった周辺回路は、記録装置アレーと同一基板上に作りこまれていてもよいし、別途に形成して後に合体させてもよい。その際、周辺回路に用いる半導体は、必ずしも単結晶Ｓｉである必要は無く、アモルファスＳｉや多結晶性Ｓｉ、その他様々な半導体材料を適宜用いればよい。なお、図１９中、符号２００１は記憶セルの一単位、２００８は選択されたワード線、２００９は選択されたビット線を示し、また、２０１０はダミーワード線、２０１１はダミービット線を示す。

ここでは、実施の形態の第一例をアレー化する場合を説明したが、他の形態の場合もほぼ同様に構成することでアレー化できる。

次に、上記の実施例の電子素子を使用した場合の動作について図８および図１０を参照して説明する。まず、書き込みは、書き込みコラムデコーダ１１３３とロウデコーダ１１３４の各回路によって書込みビット線とワード線を１本ずつ選んで任意の番地の単位セルを選択して行う。書き込み速度は、記憶コアの寸法、材質などに依存するが、上記の実施例の記憶コア９０５の寸法を、長さ２μｍ、幅０．５μｍ、厚さ０．２μｍとした場合、一単位セルの状態を逆転させるには、電流５ｍＡを８０ナノ秒流す必要がある。

読み出しは、センスコラムデコーダ１１３２とロウデコーダ１１３４の各回路によってセンスビット線とワード線を１本ずつ選んで任意の番地の単位セルを選択して行う。センス電極９０２側に拡散種が高濃度化されている状態で電極Ｂ９０８から電極Ａ９０６に電流５ｍＡを６ナノ秒流すことで、センス電極９０２から１０−^１５クーロン台の電荷移動が検出され、センス電極９０２側に拡散種が低濃度化されている状態では、電荷の移動は検出されない。読み出し速度は、書き込み速度の１０倍程度（およそ１０ナノ秒で１ビット）が確保できる。さらなる高速化には、記憶コア９０５の昇温・融解や微小化、併せてセンスアンプの高性能化が必要である。

ここでは、実施の形態の第一例をアレー化した場合の動作を説明したが、他の形態の場合もほぼ同様に各デコーダ回路とセンスアンプ回路と動作させればよい。

本発明の電子素子の第１の実施の形態を説明するための素子要部の断面図である。本発明の電子素子の第２の実施の形態を説明するための素子要部の断面図である。本発明の電子素子の第３の実施の形態を説明するための素子要部の断面図である。本発明の電子素子の第４の実施の形態を説明するための素子要部の断面図である。本発明の電子素子の第５の実施の形態を説明するための素子要部の断面図である。本発明の電子素子の第６の実施の形態を説明するための素子要部の断面図である。本発明の電子素子の第７の実施の形態を説明するための素子要部の断面図である。本発明の一実施例を示す電子素子（記憶装置）の単位セルの模式図であり、（ａ）は投影平面図、（ｂ）は投影左側面図、（ｃ）は投影右側面図である。本発明の他の実施例の電子素子（記憶装置）の単位セルの模式図であり、（ａ）は投影平面図、（ｂ）は投影左側面図、（ｃ）は投影右側面図である。図８の電子素子をアレー状配置に配置した平面図である。図９の電子素子をアレー状配置に配置した平面図である。周期表にまとめた各元素の表面電位を示す図である。表面電位を測定する方法を説明する模式図である。本発明の動作原理を説明するための模式図である。本発明の動作原理を説明するための模式図である。本発明の動作原理を説明するための模式図である。本発明の動作原理を説明するための模式図である。本発明の動作原理を説明するための模式図である。センスアンプ回路の一例である。

符号の説明

１０１記憶コア
１０２電極Ａ
１０３電極Ｂ
１０４センス電極
１０５均一分布拡散種
１０６電極Ａから電極Ｂに流れる電流
１０７電極Ａ側に濃縮された拡散種
１０８電極Ｂから電極Ａに流れる電流
１０９電極Ｂ側に濃縮された拡散種
２０１形成直後の２成分が層状に形成された記憶コア
２０２電極Ａ
２０３電極Ｂ
２０４センス電極
２０５均一混合により体積を減じた記憶コア
２０６電極Ａから電極Ｂに流れる電流
２０７電極Ａ側に発生したボイド
２０８電極Ｂから電極Ａに流れる電流
２０９電極Ｂ側に発生したボイド
３０１記憶コア
３０２電極Ａ
３０３電極Ｂ
３０４センス電極
３０５均一分布拡散種
３０６電極Ａから電極Ｂに流れる電流
３０７電極Ａ側に濃縮された拡散種
３０８電極Ｂから電極Ａに流れる電流
３０９電極Ｂ側に濃縮された拡散種
５０１形成直後の２成分が層状に形成された記憶コア
５０２電極Ａ
５０３電極Ｂ
５０４センス電極
５０５均一混合により体積を減じた記憶コア
５０６電極Ａから電極Ｂに流れる電流
５０７電極Ａ側に発生したボイド
５０８電極Ｂから電極Ａに流れる電流
５０９電極Ｂ側に発生したボイド
６０１記憶コア
６０２電極Ａ
６０３電極Ｂ
６０４センス電極
６０５均一分布拡散種
６０６電極Ａから電極Ｂに流れる電流
６０７電極Ａ側に濃縮された拡散種
６０８電極Ｂから電極Ａに流れる電流
６０９電極Ｂ側に濃縮された拡散種
７０１カーボンナノチューブ製記憶コア
７０２電極Ａ
７０３電極Ｂ
７０４センス電極
７０５挿入原子
７０６電極Ａから電極Ｂに流れる電流
７０７電極Ａ側に集合した挿入原子
７０８電極Ｂから電極Ａに流れる電流
７０９電極Ｂ側に集合した挿入原子
８０１記憶コア
８０２電極Ａ
８０３電極Ｂ
８０４断面積の小さい部分
９０１絶縁性基板
９０２センス電極
９０３接続線
９０４センスビット線
９０５記憶コア
９０６電極Ａ
９０７書き込みビット線
９０８電極Ｂ
９０９ワード線
９１０保護絶縁膜
１００１絶縁性基板
１００２電極Ａ
１００３記憶コア
１００４保護絶縁膜
１００５電極Ｂ
１００６ビット線
１００７ワード線
１１０１書き込みビット線（Ｂ１）
１１０２書き込みビット線（Ｂ２）
１１０３書き込みビット線（Ｂ３）
１１０４書き込みビット線（Ｂ４）
１１０５書き込みビット線（Ｂ５）
１１１１ワード線（Ｗ１）
１１１２ワード線（Ｗ２）
１１１３ワード線（Ｗ３）
１１１４ワード線（Ｗ４）
１１１５ワード線（Ｗ５）
１１２１センスビット線（Ｓ１）
１１２２センスビット線（Ｓ２）
１１２３センスビット線（Ｓ３）
１１２４センスビット線（Ｓ４）
１１２５センスビット線（Ｓ５）
１１３１記憶セルの一単位
１１３２センスコラムデコーダ
１１３３書き込みコラムデコーダ
１１３４ロウデコーダ
１１３５センスアンプ
１２０１ビット線（Ｂ１）
１２０２ビット線（Ｂ２）
１２０３ビット線（Ｂ３）
１２０４ビット線（Ｂ４）
１２０５ビット線（Ｂ５）
１２１１ワード線（Ｗ１）
１２１２ワード線（Ｗ２）
１２１３ワード線（Ｗ３）
１２１４ワード線（Ｗ４）
１２１５ワード線（Ｗ５）
１２２１記憶セルの一単位
１２２２コラムデコーダ
１２２３ロウデコーダ
１２２４センスアンプ
１３０１表面電位φ（ｅＶ）
１４０１導体１のフェルミレベル
１４０２導体１の表面電位
１４０３導体２のフェルミレベル
１４０４導体２の表面電位
１４０５真空を基準にした電位座標軸
１４０６近接の結果増加した電荷
１４０７近接の結果減少した電荷
１５０１記憶コア
１５０２電極Ａ
１５０３電極Ｂ
１５０４センス電極
１５０５濃縮された拡散種
１５０６電流計
１５０７電荷
１５０８電極Ｂから電極Ａに流れる電流
１５０９濃縮された拡散種の移動
１６０１記憶コア
１６０２電極Ａ
１６０３電極Ｂ
１６０４センス電極
１６０５電極Ｂ側に発生したボイド
１６０６電極Ａ側に発生したボイド
１７０１記憶コア
１７０２電極Ａ
１７０３電極Ｂ
１７０４センス電極
１７０５電極Ａ側に濃縮された拡散種
１７０６電極Ｂ側に濃縮された拡散種
１８０１記憶コア
１８０２電極Ａ
１８０３電極Ｂ
１８０４センス電極
１８０５電極Ａ側に濃縮された拡散種
１８０６電極Ｂ側に濃縮された拡散種
１９０１記憶コア
１９０２電極Ａ
１９０３電極Ｂ
１９０４センス電極
１９０５電極Ａ側に発生したボイド
１９０６電極Ｂ側に発生したボイド
２００１記憶セルの一単位
２００２トランジスタ
２００３トランジスタ
２００４トランジスタ
２００５トランジスタ
２００６トランジスタ
２００７ダミー素子
２００８選択されたワード線
２００９選択されたビット線
２０１０ダミーワード線
２０１１ダミービット線

Claims

電流を印加した時にエレクトロマイグレーションによって少なくとも形状あるいは組成が変化する記憶コアを有する電子素子において、電流印加のための２つの電極と表面電位あるいは電気抵抗あるいは接合抵抗の変化を感知する電極を有することを特徴とする電子素子。
電流を印加した時にエレクトトマイグレーションによって少なくともボイドあるいは組成が変化する記憶コアを有する電子素子において、電流印加のための２つの電極と表面電位あるいは電気抵抗あるいは接合抵抗の変化を感知する電極を有することを特徴とする電子素子。
電流を印加した時にエレクトトマイグレーションによって少なくとも形状あるいは組成が変化する合金製の記憶コアを有する電子素子において、電流印加のための２つの電極と表面電位あるいは電気抵抗あるいは接合抵抗の変化を感知する電極を有することを特徴とする電子素子。
電流を印加した時にエレクトトマイグレーションによって少なくとも形状あるいは組成が変化する記憶コアを有する電子素子において、電流印加のための２つの電極と表面電位あるいは電気抵抗あるいはショットキー障壁高さの変化にともなう接合抵抗の変化を感知する電極を有することを特徴とする電子素子。
前記記憶コアとして、その少なくとも一部の形状あるいはその少なくとも一部の元素組成比が変化する物質を用い、前記記憶コアが２種以上の元素を含む電導性合金から構成され、前記電導性合金として、Ｉｎ―Ａｕ合金，Ｓｎ―Ｎｉ合金またはＡｕ―Ｓｉ合金を使用する請求項１乃至４のいずれか１項に記載の電子素子。
前記記憶コアとして、その少なくとも一部の形状あるいはその少なくとも一部の元素組成比が変化する物質を用い、前記記憶コアがカーボンナノチューブの中空芯に金属原子を部分的に挿入した構成からなる請求項１または４記載の電子素子。
前記表面電位の変化を感知する電極が前記記憶コアと絶縁されている請求項１乃至４のいずれか１項に記載の電子素子。
前記電気抵抗あるいは接合抵抗の変化を感知する電極が前記記憶コアと直接接合されている請求項１乃至３のいずれか１項に記載の電子素子。
請求項１乃至８のいずれか１項に記載の電子素子が同一基板上に複数個配置されていることを特徴とする集積電子素子。
請求項１乃至８のいずれか１項に記載の電子素子が同一基板上に縦横に配置され、前記２つの電極のそれぞれに接続されたビット線とワード線を有し、該ビット線と該ワード線とを選択することでアクセスする前記電子素子を特定することができることを特徴とする集積電子素子。
前記基板上に前記ビット線と前記ワード線とを選択するためのデコーダ回路が配置されている請求項１０記載の集積電子素子。
前記基板上に前記記憶コアの表面電位を検知するセンスアンプ回路が配置されている請求項９，１０または１１記載の集積電子素子。
記録を書き込む際に前記記憶コアの少なくとも一部の温度を上昇させて溶融させることを特徴とする請求項１乃至５のいずれか１項に記載の電子素子。
記録を書き込む際に前記記憶コア自身のジュール熱によって前記記憶コアの少なくとも一部の温度を上昇させる請求項１乃至５のいずれか１項に記載の電子素子。
電流を流すことで前記記憶コアにエレクトトマイグレーションによる形状あるいは組成を変化させ、記録を書き込むことを特徴とする請求項１、３または４記載の電子素子を用いた記録の書込み方法。
電流を流すことにより前記記憶コアにエレクトトマイグレーションによる形状あるいは組成を変化させ、前記表面電位の変化を感知する電極に生じる電荷の移動量を検出することによって、前記記憶コアの記録の読み出しを行うことを特徴とする請求項１、３または４記載の電子素子を用いた記録の読み出し方法。
電流を流すことにより前記記憶コアにエレクトトマイグレーションによる形状あるいは組成を変化させ、前記電気抵抗あるいは接合抵抗の変化を感知する電極と前記記憶コア間の接合抵抗または電気抵抗の変化を検出し、前記記憶コアの記録の読み出しを行うことを特徴とする請求項１、３または４記載の電子素子を用いた記録の読み出し方法。
電流を流すことにより前記記憶コアにエレクトトマイグレーションによる形状を変化させ、前記表面電位の変化を感知する電極と前記記憶コア間の電気容量の変化を検出し、前記記憶コアの記録の読み出しを行うことを特徴とする請求項１、３または４記載の電子素子を用いた記録の読み出し方法。