TW201138106A - Transistor - Google Patents

Transistor Download PDF

Info

Publication number
TW201138106A
TW201138106A TW099139772A TW99139772A TW201138106A TW 201138106 A TW201138106 A TW 201138106A TW 099139772 A TW099139772 A TW 099139772A TW 99139772 A TW99139772 A TW 99139772A TW 201138106 A TW201138106 A TW 201138106A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
electrode
film
semiconductor film
transistor
Prior art date
Application number
TW099139772A
Other languages
English (en)
Other versions
TWI511290B (zh
Inventor
Shunpei Yamazaki
Daisuke Kawae
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201138106A publication Critical patent/TW201138106A/zh
Application granted granted Critical
Publication of TWI511290B publication Critical patent/TWI511290B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

201138106 六、發明說明： 【發明所屬之技術領域】 本發明之技術領域有關各包含氧化物半導體的電晶體 ，以及各包含該等電晶體之任一者的半導體裝置。 【先前技術】 藉由使用形成於具有絕緣表面的基板上之薄的半導體 Ο 膜之薄膜電晶體（TFT )的形成技術已引起注意。薄膜電 晶體係使用於由液晶電視所代表的顯示裝置。矽基半導體 材料係已知爲用於可施加至薄膜電晶體之薄的半導體膜的 材料，且此外，當作可施加至薄膜電晶體的另一材料，氧 化物半導體已引起注意。 做爲該氧化物半導體的材料，氧化鋅或包含氧化鋅的 材料係已知的。進一步地，揭示有使用具有低於l〇18cnT3 之電子載子密度的非晶氧化物（氧化物半導體）所形成的 〇 薄膜電晶體（專利文獻1至3 )。 [參考] [專利文獻] [專利文獻1]日本公開專利申請案第2006- 1 05527號 [專利文獻2]日本公開專利申請案第2006- 1 65 52 8號 [專利文獻3]日本公開專利申請案第2006- 1 65 529號 【發明內容】 -5- 201138106 使用於高功率應用之半導體裝置的電晶體需具有高耐 壓、高轉換效率、及高速開關的特徵。現今，矽係使用爲 用於該半導體裝置的半導體材料；然而，由上述觀點而言 ，需要可進一步增進該等特徵之新穎的半導體材料。 做爲可增進上述特徵之半導體材料的實例，可給定碳 化矽。因爲碳化矽具有大約〇. 18奈米（nm )之小的原子間 距離於Si-C鍵之中、高的鍵能、及具有矽之能隙的大約三 倍寬之大的能隙，所以已知的是，碳化矽係有利於增加半 導體裝置的耐壓、降低電功率的損失、及其類似者。 然而，碳化矽會因爲其之特徵而難以融化；因此，碳 化矽無法藉由使用以製造矽晶圓之具有高生產率的諸如柴 可拉斯基（CZ )長晶法或其類似方法的方法來予以製造。 此外，亦存在有其中碳化矽具有所謂微管之缺陷的問題。 由於該等問題，所以使用碳化矽之半導體裝置的商業化受 到延遲。 鑑於上述問題，本發明一實施例之目的在於提供用於 高功率應用之半導體裝置，其中使用具有高生產率之新穎 的半導體材料。另一目的在於提供具有新穎結構之半導體 裝置，其中使用該新穎的半導體材料。 本發明之一實施例係包含使用氧化物半導體所形成之 通道形成區的垂直電晶體，該氧化物半導體具有比矽半導 體更寬的能隙，且係藉由將可用作氧化物半導體中之電子 施體（施體）的雜質去除而爲本徵半導體或實質本徵半導 體，其中該氧化物半導體的厚度係大於或等於1微米（"m -6 - 201138106 )，較佳地大於3微米’或更佳地’大於或等於ι〇微米’ 且與該氧化物半導體接觸之電極的其中一者之末端部分被 設置於比該氧化物半導體之末端部分更內側。 本發明之一實施例係一種垂直電晶體’包含使用氧化 物半導體所形成之通道形成區，該氧化物半導體具有比矽 半導體更寬的能隙，且係藉由將可用作氧化物半導體中之 電子施體（施體）的雜質去除而爲本徵半導體或實質本徵 0 半導體，其中該氧化物半導體的厚度係大於或等於1微米 ，較佳地大於3微米，或更佳地，大於或等於10微米，與 該氧化物半導體接觸之電極的其中一者之末端部分被設置 於比該氧化物半導體之末端部分更內側’以及晶體區係形 成於與閘極絕緣膜接觸之該氧化物半導體的區域中。 也就是說，本發明之一實施例係一種垂直電晶體，包 含使用氧化物半導體所形成之通道形成區，其中包含於該 氧化物半導體中的氫係較佳地降低至低於或等於1x1 016cnT Q 3之氫濃度，且包含於該氧化物半導體中的氫或oh基被去 除，以及載子密度係低於1 X l〇14cnT3，較佳地低於1 X 1012cnT3，更佳地低於其係低於或等於測量極限之1 X 1 01 1 cm-3。 該氧化物半導體的能隙係大於或等於2eV，較佳地大 於或等於2.5 eV，更佳地大於或等於3 eV，例如，用作施體 之氫的雜質係盡可能多地被降低，以致使載子密度低於1 X 1014cm_3，較佳地低於lxl012cnT3，更佳地低於其係低於或 等於測量極限之IxlOHcnT3。 201138106 藉由使用此高度純化的氧化物半導體於電晶體的通道 形成區，不僅可將通道形成於與閘極絕緣膜接觸之該氧化 物半導體的表面，而且可將通道形成於該氧化物半導體的 內部（在氧化物半導體膜的整個區域中）。在截止狀態中 ，空乏層散佈於該氧化物半導體內部的較深區域中；因此 ，可降低該截止狀態中所流動之截止狀態的電流量。進一 步地，耐壓會增加，且熱載子劣化不可能會發生；因而， 可製造出可施加高壓之用於高功率應用的半導體裝置。 注意的是，在本發明之一實施例中，電晶體的閘極電 極具有環形形狀，且包圍源極電極、氧化物半導體膜、及 汲極電極，而以閘極絕緣膜介入其間。因此，通道寬度大 〇 本發明一實施例之電晶體可爲絕緣閘極場效應電晶體 (IGFET )或功率 MOSFET。 藉由包含其中氫濃度降低且純度增加之氧化物半導體 的本發明一實施例，可有利地操作電晶體。尤其，可增加 耐壓，可抑制短通道效應，以及可增加開/關率。因此， 透過該電晶體的使用，可製造出用於高功率應用的半導體 裝置。 【實施方式】 將參照附圖來敘述本發明的實施例。注意的是，本發 明並未受限於以下的說明，且熟習於本項技藝之該等人士 將易於瞭解的是’各式各樣之改變及修正可予以完成而不 -8- 201138106 會背離本發明的精神和範疇。因此，本發明不應被解讀爲 受限於下文實施例中之說明。注意的是，在下文中所敘述 之本發明的結構中，相同的部分或具有相似功能的部分係 藉由相同的參考符號而表示於不同的圖式之中，且其說明 將不再重複。 注意的是，在此說明書中所描繪的各圖式中，針對簡 明之緣故，各組件的尺寸、層厚度、或區域係誇大於某些 0 情況中。因此，本發明之實施例不應受限於該等比例。 而且，請注意的是，在此說明書中之諸如“第一”、“ 第二”、及“第三”的用語係使用以避免組件之間的混淆， 且並非在數目上設定限制。因此，例如“第一 ”之用語可以 以“第二”、“第三”、或其類似者來予以適當地置換。 亦請注意的是，電壓意指兩點之電位間的差異，且電 位意指靜電場中之給定點的單位電荷之靜電能量（電性位 能）。槪括地，在一點的電位與參考電位（例如，接地電 〇 位）之間的差異係僅稱爲電位或電壓，且在許多情況中， 電位及電壓係使用成爲同義字。因而，在此說明書中，可 將電位改述成爲電壓，以及可將電壓改撰成爲電位，除非 另有指明。 (實施例1 ) 在此實施例中，將參照第1 A及1 B圖來敘述電晶體的結 構。 第1 A圖係電晶體1 45的頂視圖，以及第1 B圖對應於沿 -9 - 201138106 著第1 A圖中之虛線A -B所取得的橫剖面視圖。 如第1 B圖中所描繪地，第一電極1 〇 5、氧化物半導體 膜107、及第二電極109係堆疊於形成在基板101上的絕緣 膜103之上。注意的是，第二電極109係堆疊於氧化物半導 體膜1〇7的整個頂部表面之上，且與之接觸。閘極絕緣膜 111係設置以便覆蓋第一電極105、氧化物半導體膜107、 及第二電極109。在閘極絕緣膜111之上，第三電極113係 形成以便面向該氧化物半導體膜之至少側表面。作用爲層 間絕緣膜的絕緣膜1 1 7係設置於閘極絕緣膜1 1 1及第三電極 1 1 3之上。形成開口於絕緣膜1 1 7之中，且形成透過開口而 連接至第一電極1 〇5的佈線1 3 1 (請參閱第1 A圖）、透過開 口而連接至第二電極109的佈線129、以及透過開口而連接 至第三電極II3的佈線125。注意的是，在此說明書中’膜 的“頂部表面”指示在平行於基板101的一對表面中之與基 板1 〇 1相反的表面。 第一電極105作用成爲電晶體145之源極電極及汲極電 極的其中一者。第二電極109作用成爲電晶體145之源極電 極及汲極電極的另一者。第三電極n3作用成爲電晶體145 之閘極電極。 在此實施例中’作用成爲閘極電極的第三電極U3具 有環形形狀。當作用成爲閘極電極的第三電極n3具有環 形形狀時’可增加電晶體的通道寬度。在此實施例的電晶 體中’通道長度L係氧化物半導體膜的厚度。此外，通道 寬度W係與第一電極或第二電極接觸之氧化物半導體膜的 -10 - 201138106 末端部分之長度。注意的是，在此實施例中，w係與第一 電極及第二電極的其中一者接觸之氧化物半導體膜的末端 部分之長度’該者具有比另一者更大的面積且係與氧化物 半導體膜接觸。在此實施例中，因爲電晶體之氧化物半導 體膜的頂部表面之形狀係具有側邊W,及側邊w2之矩形， 所以通道寬度W係2\\^及2W2的總和。注意的是，在其中電 晶體之氧化物半導體膜的頂部表面之形狀係圓形的情況中 0 ，通道寬度W係2 π r，其中r係氧化物半導體膜的半徑。 此外，氧化物半導體膜1 〇7的厚度係大於或等於1微米 ，較佳地大於3微米，更佳地大於或等於10微米。 此實施例之電晶體的氧化物半導體膜係本徵半導體， 其中本徵載子密度極低；因此，在該電晶體中，空乏層的 最大寬度極大，且空乏層散佈在該氧化物半導體膜的內部 〇 注意的是，電晶體係具有至少三個端子的元件：閘極 Q 、汲極、及源極。電晶體具有通道形成區於汲極區與源極 區之間，且電流可透過汲極區 '通道形成區、及源極區而 流動。在此，因爲源極及汲極係可根據電晶體的結構、操 作條件、及其類似者而互換，所以難以界定何者係源極或 汲極。因此，在某些情況中，用作源極及汲極的區域並不 一定被稱爲源極及汲極。在此情況中’例如源極及汲極的 其中一者可稱爲第一端子，且其之另一者可稱爲第二端子 。選擇性地，源極及汲極的其中一者可稱爲第一電極’且 其之另一者可稱爲第二電極。選擇性地，源極及汲極的其 -11 - 201138106 中一者可稱爲第一區，且其之另一者可稱爲第二區。 基板1 0 1至少具有足夠的熱阻以耐受將於稍後被執行 之熱處理係必要的。做爲基板101 ’可使用鋇硼矽酸鹽玻 璃、鋁硼矽酸鹽玻璃之玻璃基板。 做爲玻璃基板，在其中於稍後被執行之熱處理的溫度 係高的情況中，較佳地使用應變點係730 °C或更高的玻璃 基板。做爲玻璃基板，例如係使用諸如鋁矽酸鹽玻璃、鋁 硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃之玻璃材料。通常，玻 璃基板係熱阻的，且係藉由包含氧化鋇（B aO )比氧化硼 更大量而更爲實用。因此，較佳地使用包含BaO及B2〇3使 得BaO的量比B2〇3的量更大之玻璃基板。 注意的是，取代上述之玻璃基板，可使用諸如陶瓷基 板、石英基板、或藍寶石基板之使用絕緣物所形成的基板 。選擇性地，可使用結晶化玻璃或其類似物。 絕緣膜1 03係使用諸如氧化矽膜或氮氧化矽膜之氧化 物絕緣膜；或諸如氮化矽膜、氧化氮化矽膜、氮化鋁膜、 或氮化氮化鋁膜之氮化物絕緣膜所形成。此外，該絕緣膜 1 03可具有堆疊的結構，例如其中一或更多個氮化物絕緣 膜及一或更多個氧化物絕緣膜係以該順序而堆疊於基板 1 0 1上的堆疊結構。 第一電極105及第二電極109係使用選擇自鋁、鉻、銅 、鉅、鈦、鉬 '鎢、及釔之金屬元素；包含該等金屬元素 的任一者做爲成分之合金：包含該等金屬元素組合之合金 ;或其類似物而形成。選擇性地，可使用選擇自錳、鎂、 -12- 201138106 锆、及鈹之一或更多個金屬元素。此外，第一電極l〇5可 具有單層結構，或具備二或更多層的堆疊結構。例如，可 給定包含矽之鋁膜的單層結構，其中鈦膜係堆疊於鋁膜之 上的雙層結構’其中鈦膜係堆疊於鎢膜之上的雙層結構， 其中鈦膜、鋁膜、及鈦膜係以該順序而堆疊的三層結構， 及其類似結構。選擇性地，可使用包含鋁以及選擇自鈦、 钽、鎢、鉬、鉻、銨、及銃之一或更多個元素之膜、合金 0 膜、或氮化物膜。 第一電極105及第二電極1〇9可使用諸如氧化銦錫，包 含氧化鎢之氧化銦，包含氧化鎢之氧化銦鋅，包含氧化鈦 之氧化銦，包含氧化鈦之氧化銦錫、氧化銦鋅、或添加氧 化矽之氧化銦錫的透光導電材料而形成。而且，可具有使 用上述透光導電材料及上述金屬元素所形成的堆疊層結構 〇 做爲氧化物半導體膜107，可使用以下之氧化物半導 Ο 體膜的任一者：其係四元金屬氧化物之In-Sn-Ga-Zn-O膜 :其係三元金屬氧化物膜之In-Ga-Zn-O膜、In-Sn-Zn-O膜 、In-Al-Ζη-Ο 膜、Sn-Ga-Zn-Ο 膜、Al-Ga-Zn-O 膜、或 Sn-Al-Zn-O膜；其係二元金屬氧化物膜之In_Zn_〇膜、Sn_Zn-〇膜、Al-Zn-O膜、Zn-Mg-Ο膜、Sn-Mg-O膜、或 In-Mg-Ο膜 ;ϊη·〇膜；Sn_〇膜；ζη-0膜；及其類似物。進一步地，可 將Si02包含於上述氧化物半導體膜之中。 做爲氧化物半導體膜107，可使用藉由InM03(Zn0)m( m>〇)所表示的薄膜。在此，μ代表選擇自Ga、A1' Μη、 -13- 201138106 及Co之一或更多個金屬元素。例如，Μ可爲Ga、Ga及A1、 G a及Μ η、G a及C ο、或其類似物。其之組成公式係由 InM03(ZnO)m ( m>0 )表示，其中至少Ga係包含爲Μ之氧 化物半導體膜稱爲上述之In-Ga-Ζη-Ο氧化物半導體，且其 之薄膜亦稱爲In-Ga-Zn-O膜。 在此實施例中所使用的氧化物半導體膜1 07中，係將 包含於氧化物半導體膜中的氫降低，或較佳地予以去除。 也就是說，該氧化物半導體膜107被高度地純化，以致盡 可能少地包含並非該氧化物半導體膜之主要成分的雜質。 在此情況中之氧化物半導體膜1 07中的氫濃度係較佳地低 於或等於lxl〇16cm_3。此外，在氧化物半導體膜107中之載 子密度係低於lxl〇14cnT3，較佳地低於lxl〇12CnT3，更佳地 低於其係低於或等於測量極限的1 X 1 0 11 cnT3。也就是說， 在氧化物半導體膜中的載子密度係盡可能地接近零。再者 ，該氧化物半導體的能隙係大於或等於2 eV，較佳地大於 或等於2.5 eV，更佳地大於或等於3 eV。在氧化物半導體膜 中之氫的濃度可藉由二次離子質譜測量術（SIMS )來加以 測量。載子密度則可藉由霍爾效應（Hall effect )測量法 而測量。 氧化物半導體膜1 07的厚度係大於或等於1微米，較佳 地大於3微米，更佳地大於或等於1 〇微米。藉由增加氧化 物半導體膜1 07的厚度，可降低短通道效應（例如，在臨 限電壓中的變化或在開/關率的降低），以致可製造出用 於高功率應用的半導體裝置。 -14- 201138106 閘極絕緣膜1 1 1可以以氧化矽膜、氮化矽膜、氮氧化 矽膜、氧化氮化矽膜，及氧化鋁膜之單層或一或更多個的 堆疊層而形成。與氧化物半導體膜107接觸之閘極絕緣膜 1 11的部分較佳地包含氧，且更佳地，係使用氧化矽膜而 形成。藉由使用氧化矽膜，可供應氧給氧化物半導體膜 107，使得可增進特徵。 閘極絕緣膜11 1係使用諸如铪矽酸鹽（HfSiOx )、添 ζ) 加Ν之給矽酸鹽（HfSiOxNy )、給鋁酸鹽（HfA10x )、氧 化給、或氧化釔之高k材料而形成，以致使閘極漏電流可 降低。進一步地，可使用其中堆疊高k材料以及氧化矽膜 、氮化矽膜、氮氧化矽膜、氧化氮化矽膜、及氧化鋁膜之 一或更多個的堆疊結構。閘極絕緣膜111的厚度係較佳地 大於或等於50奈米且小於或等於500奈米。大的厚度之閘 極絕緣膜11 1可降低閘極漏電流。 作用成爲閘極電極的第三電極113係使用選擇自鋁、 Q 鉻'銅、鉬、鈦、鉬、及鎢之金屬元素；包含該等金屬元 素的任一者做爲成分之合金；包含該等金屬元素組合之合 金膜；或其類似物而形成。進一步地，可使用選擇自錳、 鎂、鉻、及鈹之—或更多個金屬元素。此外，第三電極 113可具有單層結構或具備二或更多層的堆疊結構。例如 ，可給定包含矽之鋁膜的單層結構’其中鈦膜係堆疊於鋁 膜之上的雙層結構’其中鈦膜、鋁膜、及鈦膜係以此順序 而堆疊的三層結構，及其類似結構。選擇性地，可使用包 含鋁以及選擇自鈦、鉬、鎢、鉬、鉻、鈸、及銃之一或複 -15- 201138106 數個元素之膜、合金膜、或氮化物膜。 作用成爲閘極電極的第三電極丨i 3可使用諸如氧化銦 錫、包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含 氧化鈦之氧化銦、包含氧化鈦之氧化銦錫 '氧化銦鋅、或 添加氧化矽之氧化銦錫的透光導電材料而形成。而且，可 具有使用上述透光導電材料及上述金屬元素所形成的堆疊 層結構。 其次’將參照能帶圖來敘述包含氧化物半導體膜107 之電晶體的操作。 第4圖係其中使用氧化物半導體之垂直電晶體的縱向 橫剖面視圖。氧化物半導體層（〇 S )係形成於汲極電極（ D)之上’以及源極電極（S)係形成於氧化物半導體層（ 〇 S )之上。閘極絕緣膜（GI )係設置於汲極電極、氧化物 半導體層、及源極電極之上，以及閘極電極（GEI)係設 置於其上。 第5 A及5 B圖係沿著第4圖中之線A_A’所取得的橫剖面 中之能帶圖（示意圖）。第5A圖描繪其中施加至源極之電 壓的電位係相等於施加至汲極（VD = 0V )之電壓的電位之 情況，以及第5 B圖描繪其中正電壓係施加至閘極電極（ VG>0 )且相對於源極之正電位係施加至第4圖中的汲極（ vD>0)之情況。 第7圖係在其中閘極電壓係0V的情況中，沿著第4圖中 之B-B’所取得的橫剖面中之能帶圖（示意圖）。第8A圖描 繪其中正電位（+ VG )係施加至閘極（G1 )的情況，亦即 -16- 201138106 ，其中電晶體係在其中載子（電子）流動於源極與汲極之 間的導通狀態中之情況。第8B圖描繪其中負電位（-VG ) 係施加至閘極（G 1 )的情況，亦即，其中電晶體係在截止 狀態中之情況。 第6圖顯示真空能階與金屬的功函數（“）之間的關 係’以及真空能階與氧化物半導體的電子親合力（χ )之 間的關係。 f) 在金屬中的自由電子退化，且費米（Fermi )能階係 位於導電帶之中。另一方面，習知的氧化物半導體係典型 η型半導體，其中費米能階（EF )遠離位在能隙中央的本 徵費米能階（Ei )，且係位於較靠近導電帶。注意的是， 已知部分的氫會在氧化物半導體中用作施體，且係致使氧 化物半導體成爲η型半導體之一因子。 對照地，本發明之氧化物半導體係本徵（i型）半導 體或實質本徵半導體，其係藉由自氧化物半導體去除η型 〇 雜質的氫，且使該氧化物半導體高度純化，以致可盡可能 多地防止並非氧化物半導體之主要成分的雜質包含於其中 ’而獲得。也就是說，此實施例之氧化物半導體具有其中 ’其係藉由盡可能多地去除諸如氫或水之雜質而被高度純 化，以取代雜質的添加，而被製成爲i型（本徵）半導體 或被製成爲接近其之特性。此使費米能階（EF )能變成爲 在與本徵費米能階（Ei )相同的能階處。 在其中該氧化物半導體的能隙（Eg)係3· 15eV的情況 中’電子親合力（Z )會變成4.3eV。包含於源極電極及 -17- 201138106 汲極電極中之鈦（Ti )的功函數係實質相等於氧化物半導 體的電子親合力（Z )。在該情況中，電子的宵特基（ Schottky )障層並不會形成於金屬與氧化物半導體之間的 介面處。 也就是說，在其中金屬的功函數（0M)與氧化物半導 體的電子親合力（％ )係彼此互相相等，且金屬與氧化物 半導體係彼此互相接觸的情況中，可獲得如第5 A圖中所描 繪的能帶圖（示意圖）。 在第5B圖中，黑色圓（#)代表電子，且當正電位被 施加至汲極時，電子會注入至障層（h )上的氧化物半導 體之內，且朝向汲極流動。在該情況中，障層（h )的高 度根據閘極電壓及汲極電壓而改變；在其中施加正汲極電 壓的情況中，該障層（h )的高度係小於其中未施加電壓 的第5 A圖中之障層的高度，亦即，小於能隙（E g )的1 /2 〇 該氧化物半導體層的厚度係大於或等於1微米，較佳 地大於3微米，更佳地大於或等於1 0微米’且本徵載子密 度低。因而，在其中施加正電位（+ Vg )至閘極（G1 )的 情況中，如第8 A圖中所描繪地’在氧化物半導體層之表面 的能帶曲度會變小，導電帶的下端接近費米能階’且就能 量而言’整個氧化物半導體層係穩定的。因此’不僅在閘 極絕緣膜的附近，而且在氧化物半導體的整個區域中，電 子更容易流動；結果’通道被形成在氧化物半導體之整個 區域且更大量的電流可流動。對照地’在其中施加負電位 -18- 201138106 (-V(；)至閘極（G i )的情況中，少數載子之電洞實質地 爲零’且電流量極小；因而’在每單位面積之通道中的電 流係低於或等於1 〇〇 aA/ y m ’較佳地低於或等於1 〇 aA/ // m’更佳地低於或等於接近零的1 aA/ y m。 接著’將說明氧化物半導體的本徵載子密度。 包含於半導體中之本徵載子密度ni係藉由依據波茲曼 (Boltzmann)分佈公式（請參閱公式丨）的費米迪拉克（ 〇 Fefmi-Dirac)統計之費米迪拉克分佈的近似法而計算。 Μ 2kT> (公式1) _ / nt =^NcNvqxi
V 藉由近似式所獲得的本徵載子密度ni係導電帶中之狀 態的有效密度N。，價能帶中之狀態的有效密度Nv，及能隙 Eg之關係式。依據公式1，矽的本徵載子密度〜係1.4 X 10lt}CnT3，以及氧化物半導體（在此，In-Ga-Ζη-Ο膜）的 本徵載子密度ni係1.2xlO_7Cm·3。可發現的是，與矽的本徵 ^ 載子密度相較地，氧化物半導體的本徵載子密度極低。 其次，將說明在其中施加負電位（-VG )至閘極（G 1 )的情況中之空乏層的寬度及德拜（Debye )長度於下文 當施加電壓至使用具有施體密度Nd之半導體、絕緣物 、及金屬所形成的MOS電晶體時，在該半導體中所形成之 空乏層的最大寬度TD max可藉由公式2而計算。 (公式2) -19 - 201138106 空乏層的最大寬度可表示爲施體密度及費米電位的函 數，且費米電位和可藉由公式3而計算。
F (公式3) q ni MO S電晶體的德拜長度LD可藉由公式4而計算。 L = (公式 4) 注意的是，es、e〇、Nd、q、k、及T分別代表氧化 物半導體的電介質常數、真空電容率、施體密度、基本電 荷、波茲曼常數、及溫度。 第9 Α及9Β圖顯示使用矽的MOS電晶體之空乏層的最大 寬度及德拜長度，以及使用當矽之本徵載子密度）， 其之ε s、氧化物半導體的ni、及其之ε s係分別設定爲1.4X 101()cm·3、11.9、1.2xl0_7cm_3、及10時之氧化物半導體的 MOS電晶體之空乏層的最大寬度及德拜長度之計算結果。 在此，使用於計算之該等電晶體各具有其中通道係平行於 基板表面而形成的水平電晶體結構。注意的是，在此，空 乏層的最大寬度對應於垂直基板所散佈之空乏層的寬度。 而且’請注意的是，在垂直MOS電晶體中的空乏層係以與 水平MOS電晶體中的空乏層之散佈相似的方式而散佈。 當使用矽時，施體密度對應於雜質（I» )的密度。當 使用氧化物半導體時，氧缺乏及氫用作施體。 第9A圖顯示當施體密度係自ixl〇i2cnr3至ixl〇18em-3 -20- 201138106 時之氧化物半導體（亦稱爲os)或砂（亦稱爲的空乏 層之取大見度及德拜長度。粗體實線161代表氧化物半導 體之空乏層的最大寬度，以及粗體虛線163代表砂之空乏 層的最大寬度。細體實線1 6 5代表氧化物半導體的德拜長 度，以及細體虛線167代表矽的德拜長度。 第9B圖顯不當施體密度係自lxl(T5cin·3至ixi{^cm_3時 之氧化物半導體的最大寬度及德拜長度。注意的是，此範 〇 圍之密度係低於矽之本徵載子密度（ni=1.4xl〇1Qcm·3), 以致僅顯示氧化物半導體的計算結果。粗體實線代表氧化 物半導體之空乏層的最大寬度，以及細體實線代表氧化物 半導體的德拜長度。 依據第9A及9B圖，可發現的是，當施體密度減少時， 空乏層的最大寬度會增加，且德拜長度亦會增加。而且， 可發現的是，空乏層的最大寬度TD MAX根據本徵載子密度 ni，且當使用具有比當使用矽時更低的ni之氧化物半導體 〇 時，空乏層會散佈更大。同時，可發現的是，當氧化物半 導體從η型半導體變成更接近i型半導體時，換言之，當施 體密度（Nd)變成更低時，空乏層的最大寬度會從數十微 米到數千微米地急劇增加，德拜長度亦會從數微米到數百 微米地急劇增加，且空乏層會散佈在氧化物半導體的整個 區域之中，如第9B圖中所示。 依據上述，因爲氧化物半導體具有寬的能隙及低的本 徵載子密度，所以空乏層的最大厚度及德拜長度會增加， 且空乏層會散佈在截止狀態中之氧化物半導體的整個區域 -21 - 201138106 之中；因而，截止狀態電流可降低至盡可能接近零的値。 藉由高度純化氧化物半導體而製成本徵（i型）半導 體或實質本徵半導體，以致使並非氧化物半導體之主要成 分的雜質盡可能多地不被包含，則可使伴隨閘極絕緣膜之 介面特徵變得顯著。因此，閘極絕緣膜係較佳地使用可與 氧化物半導體形成有利介面的材料而形成。例如，較佳地 使用藉由使用以範圍自VHF帶至微波帶的電源供應頻率所 產生之高密度電漿的CVD法所形成的，或藉由濺鍍法所形 成的密質絕緣膜。進一步地，爲了要獲得有利的介面於閘 極絕緣膜與閘極電極之間，可在閘極絕緣膜的表面上形成 密質絕緣膜，該密質絕緣膜可藉由使用透過範圍自VHF帶 至微波帶的電源供應頻率所產生之高密度電漿的CVD法而 形成。 藉由以此方式而高度純化氧化物半導體，以致使並非 氧化物半導體之主要成分的雜質盡可能多地不被包含，則 可製造出具有高導通狀態電流、低截止狀態電流、高開/ 關率、及有利操作特徵的電晶體。 在此，將敘述使用氧化物半導體之電晶體的汲極耐壓 〇 當在半導體中的電場到達某一臨限値時，碰撞離子化 會發生，藉由該高電場所加速的載子會衝擊空乏層中的晶 格’因而產生電子及電洞對。當甚至電場變得更高時，由 碰撞離子化所產生的電子及電洞對會進一步由該電場所加 速，且重複該碰撞離子化，而引起其中電流會指數地增加 -22- 201138106 之雪崩崩潰。該碰撞離子化係因爲載子（電子及電洞）具 有大於或等於半導體之能隙的動能而發生。已知的是，顯 示碰撞離子化之機率的碰撞離子化係數具有依據能隙的相 互關係，以及當能隙增加時，碰撞離子化不似會發生。 因爲氧化物半導體的能隙係3 . 1 5 eV，其係大於矽之能 隙（1 . 1 2 e V )，所以可預期雪崩崩潰不像會發生似地。因 此，可預期當施加高的電場時，導通狀態電流之指數地突 0 然的增加似不會發生。 接著，將說明使用氧化物半導體之電晶體的熱載子之 變質。 熱載子之變質意指電晶體特徵的劣化，例如臨限電壓 或閘極漏電流的變化，其係因爲被加速成爲快速的電子由 於注入於通道中之汲極附近的閘極氧化物膜中而變成固定 電荷之現象，或因爲被加速成爲快速的電子形成陷井能階 於閘極絕緣膜與氧化物半導體膜間的介面處之現象的緣故 〇 。該熱載子之變質的因子係通道熱電子注入（CHE注入） 及汲極雪崩熱載子注入（DAHC注入）。 因爲矽的能隙窄，所以電子會由於雪崩崩潰而像雪崩 一樣地產生，且被加速成爲快速而越過障層至閘極絕緣膜 的電子會在數目上增加。然而’在此實施例中所敘述的氧 化物半導體具有寬的能隙；因此，雪崩崩潰不像會發生， 且對熱載子之變質的阻止會比矽更高。注意的是’其係具 有高耐壓的材料之一的碳化矽之能隙與氧化物半導體之能 隙係彼此互相相等；因此，可預期氧化物半導體的耐壓會 -23- 201138106 像S i C的耐壓一樣地高。 依據上述’使用氧化物半導體的電晶體具有高的汲極 耐壓；特定地’此電晶體可具有大於或等於1〇 0V、較佳地 大於或等於5〇〇V、更佳地大於或等於ikV的汲極耐壓。 下文將敘述其係電晶體的典型實例之使用碳化矽的電 晶體與使用氧化物半導體的電晶體之間的比較。在此，係 使用4H-SiC做爲碳化矽。 氧化物半導體與4H-SiC具有若干共同的情勢。一實例 係本徵載子密度。當使用費米迪拉克分佈於正常溫度時， 氧化物半導體的本徵載子密度被估計爲大約1〇·7 cm·3，其 係與4H-SiC的載子密度（亦即，6_7xl0-Mcm-3 ) —樣地極 低。 此外，氧化物半導體的能隙係3.0eV至3.5eV，以及 4H-SiC的能隙係3.26eV，其意指該氧化物半導體及碳化矽 係寬隙的半導體。 然而，使用氧化物半導體及碳化矽之電晶體的製造溫 度係大大地不同。在使用碳化矽的情況中，用於活化之熱 處理需在1 500t至2000°C。對照地，在使用氧化物半導體 的情況中，氧化物半導體可藉由在3〇〇°C至5〇〇°C之熱處理 而形成（低於或等於玻璃躍遷溫度’且最大係大約70〇°c )’此允許電晶體被製造於大尺寸的基板之上。此外’可 增進輸貫量。
SiC-MOSFET的製造方法包含以可爲施體或受體之雜 質（例如，磷或硼）來摻雜的步驟’及用於活化之高溫的 -24- 201138106 熱處理步驟。在此，應注意的是，氧化物半 高的電子親合力。因而，藉由選擇具有適當 用於電極’可形成歐姆接觸於氧化物半導體 而無需電晶體的製造方法中之以雜質來摻雜 方式，可實現方法的簡化，因爲n+區易於形 中〇 注意的是，在諸如能隙中之狀態的密度 ζ) 化物半導體性質上已完成不少的硏究；然而 不包含充分降低能隙中之DOS本身的槪念。 ，高度純化的氧化物半導體係藉由自氧化物 會誘導DOS之水或氫而形成。此係根據充分 的槪念。因此，可製造出優異的工業產品。 進一步地，亦可藉由供應氧至由於缺少 屬的懸浮鍵以及降低由於氧缺乏的DOS，而 (i型）的氧化物半導體。例如，包含過量 〇 係與通道形成區密接而形成，且氧係供應自 藉以降低由於氧缺乏的DOS。 氧化物半導體的缺陷可謂爲由於因過量 帶下面O.leV至0.2eV之淺能階，因氧之缺少 其類似者所造成。氫被劇烈地減少及氧被足 除此缺陷的技術想法無誤。 通常，氧化物半導體被視爲η型半導體 實施例中，i型半導體係藉由去除，特別地 質而實現。在此觀點中，本發明之一實施例 導體具有相對 功函數之金屬 與電極之間， 的步驟。以此 成於接觸部分 (DOS )之氧 ，該等硏究並 在此實施例中 半導體來去除 降低D O S本身 氧所產生之金 形成更高純化 氧的氧化物膜 該氧化膜，可 的氫而在導電 的深能階，或 夠地供給以消 :然而，在此 ，水或氫之雜 可說是包含新 -25- 201138106 穎的技術槪念’因爲與諸如摻雜有雜質之矽的i型半 不同。 藉由將氧化物半導體製成爲i型半導體，可獲得 體之有利的溫度特徵；典型地，就電晶體之電流對電 特徵而言，導通狀態電流、截止狀態電流、場效應遷 、S値、及臨限電壓在範圍自-2 5 °C至1 5 0 °C的溫度幾 會變動，且電流對電壓的特徵幾乎不會由於溫度而變1 在使用此實施例中所敘述之氧化物半導體的電晶 ，通道處的遷移率係稍低於使用碳化矽的電晶體中之 處的遷移率；然而，電晶體的電流値及元件特徵可藉 加汲極電壓及通道寬度（W)而增進。 此實施例之技術槪念在於，雜質並未被添加至氧 半導體，且相反地，氧化物半導體本身係藉由有意地 其中所不欲存在之諸如水或氫的雜質而予以高度純化 言之，氧化物半導體係藉由去除會形成施體能階之水 、降低氧缺乏、及充分供應氧化物半導體之主要成分 ，而被高度純化。 當沈積氧化物半導體時，在1〇2%πΓ3之密度的氫 用二次離子質譜測量術（S IM S )而測量。該氧化物半 係藉由對氧化物半導體有意地去除會形成施體能階的 氫，且進一步藉由添加在去除水或氫之同時被去除的 氧化物半導體的成分之一），而被高度地純化且製ί 型（本徵）半導體。 在此實施例中，於氧化物半導體中之水和氫的量 導體 電晶 壓的 移率 乎不 體中 通道 由增 化物 去除 。換 或氫 的氧 係使 導體 水或 氧（ K爲i 係較 -26- 201138106 佳地盡可能地小，且於氧化物半導體中之載子的數目亦係 較佳地盡可能地小。換言之，低於1 X 1 0 1 4cm·3，較佳地低 於lxl012cm_3，更佳地低於其係低於或等於測量極限之1X 1 Ο1、πΓ3係所欲的。進一步地，在此實施例的技術槪念中 ，理想的載子密度係0或接近0。再者，在電晶體中，氧化 物半導體作用爲其中供應自源極的載子（電子）藉由降低 或較佳地消除氧化物半導體的載子而流動的路徑。因而， 0 氧化物半導體係高度純化的i型（本徵）半導體且包含極 小數目的載子或無載子，以及截止狀態電流可在其中電晶 體係在截止狀態的狀態中爲極小，其係此實施例的技術槪 念。 此外，當氧化物半導體作用成爲路徑，且氧化物半導 體本身爲高度純化的i型（本徵）半導體以便包含極小數 目的載子或無載子時，載子係供應自源極及汲極電極。當 與氧化物半導體的電子親合力Z、其之費米能階（理想地 〇 ，對應於本徵費米能階）、及源極或汲極電極之材料的功 函數相較時，障層高度主要成爲供應程度的因素。 另一方面，其中通道係與基板實質平行而形成的水平 電晶體需要源極和汲極以及通道，以致使基板中之由電晶 體所占有的面積會增加，而妨礙小型化。然而，源極、通 道、及汲極係堆疊於垂直電晶體中，在基板表面中之占有 面積可藉以降低。因而，可使電晶體小型化。 如上述，氧化物半導體係高度地純化，使得典型地， 氫、水、氫氧基、或氫化物之並非氧化物半導體膜的主要 -27- 201138106 成分之雜質可被盡可能少地包含，而電晶體的良好操作可 藉以獲得。尤其，可增加耐壓、可抑制短通道效應、以及 可增加開/關率。 (實施例2 ) 在此實施例中，將參照第2A及2B圖以及第3圖來敘述 具有比實施例1中之該等結構更高的可靠度及更高的場效 應遷移率之電晶體的結構。 如第2A圖中所描繪之設置在第一電極105與第二電極 1 0 9之間的氧化物半導體膜1 5 1 a包含晶體區1 5 7於表面部分 之中。在氧化物半導體膜151a與閘極絕緣膜111間之介面 附近的放大視圖係描繪於第2B圖之中。 氧化物半導體膜151 a包含：非晶區155，其主要包含 非晶氧化物半導體；以及晶體區1 5 7，係形成於氧化物半 導體膜151a的表面部分中。注意的是，該表面部分指示位 於距離氧化物半導體的頂部表面1 〇%或更少之氧化物半導 體膜厚度的距離（深度）之區域。 請注意的是，非晶區1 5 5主要包含非晶氧化物半導體 膜。亦請注意的是，“主要”之文字意指例如，其中占有 5 0%或更多之區域的狀態。在此情況中，其意指其中非晶 氧化物半導體膜占有非晶區155之體積百分比（或重量百 分比）的5 0%或更多。也就是說，在某些情況中之非晶區 包含除了非晶氧化物半導體膜之外的氧化物半導體膜之晶 體，且其含量的百分比係較佳地少於體積百分比（或重量 -28 - 201138106 百分比）的50%。然而，該含量的百分比並未受限於上述 〇 在其中使用In-Ga-Zn-Ο氧化物半導體膜做爲氧化物半 導體膜的材料時，上述之非晶區1 55的組成係設定使得Zn 含量（原子百分比）大於In或Ga含量（原子百分比）。透 過此組成之使用，可易於形成預定組成的晶體區1 57。 在表面部分中之晶體區1 5 7的晶體中，c軸係對氧化物 0 半導體膜1 5 1 a的頂部表面幾乎垂直而取向，且該等晶體係 彼此互相鄰接。例如，在使用In-Ga-Ζη-Ο基氧化物半導體 材料的情況中，於晶體區157的晶體中，InGaZn04之該等 晶體的c軸係對氧化物半導體膜151a的表面幾乎垂直而取 向。注意的是，“表面部分（表面之附近）”意指位於距離 表面20奈米或更小之距離（深度）的區域。
InGaZn04的晶體包含In、Ga、及Zn之任一者，且可視 爲具有與a軸及b軸平行之層的堆疊結構（請參閱第3圖） Ο 。也就是說，InGaZn04之晶體具有其中包含In之第一層、 包含In之第二層、及包含In之第三層係以c軸方向而堆疊的 結構。 因爲InGaZn04之晶體的導電率係主要由In所控制’所 以各包含In而與平行於a軸及b軸之方向相關連的第一至第 三層之電性特徵係有利的。此係因爲I η之一的5 s軌道與鄰 接In的5s軌道重疊於各包含Ιη之第一至第三層的一或更多 者之中，以致使載子路徑形成之故。 當取向該等晶體時’在氧化物半導體膜151a的電性特 -29- 201138106 徵上之功效亦會升高。特定地，可增進平行於氧化物半導 體膜151a的頂部表面之方向中的電性特徵。此係因爲 InGaZnCU之晶體的c軸係幾乎垂直於氧化物半導體膜151a 而被定向，且電流以平行於InGaZn04的晶體中之a軸及b軸 的方向流動之故。 晶體區1 5 7的晶體結構並未受限於上述結構，且該晶 體區157可包含另一結構之晶體。例如，在使用In-Ga-Zn-〇基之氧化物半導體材料的情況中，除了 InGaZn04的晶體 之外，可包含In2Ga2Zn07、InGaZn508、或其類似物的晶 體。不用多說地，其中In GaZn04的晶體存在於整個晶體區 1 5 7之中的結構係更有效且係更佳的。 如上述，當氧化物半導體膜151a具有晶體區157於表 面部分之中時，可獲得有利的電性特徵。尤其，在其中晶 體區15*7包含其中c軸係幾乎垂直於氧化物半導體膜151a的 頂部表面而取向之In GaZn04的晶體之情況中，在氧化物半 導體膜1513的表面部分中之載子遷移率會由於111〇&211〇4之 晶體的電性特徵而增加。因而，包含氧化物半導體膜151a 之電晶體的場效應遷移率會增加，且有利的電性特徵可被 達成。 進一步地，晶體區1 5 7係比非晶區1 5 5更安定；因此， 當晶體區157係包含於氧化物半導體膜151a的表面部分之 中時，可降低進入至非晶區1 5 5的雜質（例如，氫、水、 氫氧基、氫化物、或其類似物）。因而，可增加氧化物半 導體膜151 a的可靠度。 -30- 201138106 透過上述步驟，可降低氧化物半導體膜中之氫的濃度 ，且可使氧化物半導體膜高度地純化。因而，可使氧化物 半導體膜安定化。此外，在低於或等於玻璃躍遷溫度之溫 度的熱處理可以以寬的能隙來形成其中載子密度極低的氧 化物半導體膜。因此，電晶體可使用大尺寸的基板而予以 製造，以致可使生產率增加。此外，藉由使用其中氫濃度 降低，且其係高度純化的氧化物半導體膜，可製造出具有 0 高耐壓、對短通道效應之高阻礙、及高開/關率的電晶體 (實施例3 ) 在此實施例中，將參照第1A及1B圖來敘述具有高的熱 阻之電晶體。 藉由使用具有高散熱性質的基板做爲第1A及1B圖中所 描繪之基板101，可製造出具有高的熱阻之電晶體。具有 〇 高散熱性質之基板包含半導體基板、金屬基板、塑膠基板 、及其類似物。做爲半導體基板的典型實例，可給定諸如 矽基板或碳化矽基板之單晶半導體基板、多晶半導體基板 、諸如鍺化矽基板之化合物半導體基板、及其類似物。做 爲金屬基板的典型實例，可給定鋁基板、銅基板、不銹鋼 基板、及其類似物。做爲塑膠基板的典型實例，可給定包 含碳纖維、金屬纖維、金屬片、或其類似物之塑膠基板。 注意的是，半導體基板、金屬基板、及塑膠基板並未受限 於上述基板，且只要具有高的散熱性質，則可適當地使用 -31 - 201138106 任何基板。 藉由使用具有高的熱傳導率之絕緣膜做爲第1A及1B圖 中所描繪的絕緣膜1 03，可製造出具有高的熱阻之電晶體 。具有高的熱傳導率之絕緣膜包含氮化鋁膜、氧化氮化鋁 膜、氮化矽膜、及其類似物。 半導體膜可形成於第1A及1B圖中所描繪的第一電極 105與絕緣膜103之間。做爲半導體膜的典型實例，可給定 矽膜、鍺膜、碳化矽膜、似碳鑽石（DLC )膜、及其類似 物。 注意的是，藉由使用一或更多個上述組件，可製造出 具有高的熱阻之電晶體。 (實施例4 ) 在此實施例中，將敘述包含第一電極105及第二電極 109的電晶體，而該電極係使用具有不同功函數之電晶體 而形成。 在此實施例中，第一電極105及第二電極109的其中一 者係使用具有低於或等於氧化物半導體的電子親合力之功 函數的導電材料而形成，以及該第一電極105及第二電極 109的另一者係使用具有高於氧化物半導體的電子親合力 之功函數的導電材料而形成。 例如，在其中氧化物半導體的電子親合力（X )係 4 · 3 eV的情況中，做爲具有高於氧化物半導體的電子親合 力之功函數的導電材料，可使用鎢（W )、鉬（Mo )、鉻 -32- 201138106 (Cr)、鐵（Fe)、銦錫氧化物（ITO)、或其類似物。 做爲具有低於或等於氧化物半導體的電子親合力之功函數 的導電材料’可使用鈦（T i )、釔（Y )、鋁（A1 )、鎂 (Mg)、銀（Ag)、鉻（Zr )、或其類似物。 首先，所敘述係其中作用爲汲極的電極係使用具有高 於氧化物半導體的電子親合力之功函數的導電材料而形成 ’且其中作用爲源極的電極係使用具有低於或等於氧化物 〇 半導體的電子親合力之功函數的導電材料而形成的情況。 在用以形成作用爲汲極的電極之導電材料的功函數 泠md ’用以形成作用爲源極的電極之導電材料的功函數卢ms ’及電子親合力Z之間的關係係設定以便表示成爲公式5 Φτη^<χ<φτηά (公式 5) 例如’可發現的是，作用成爲源極的電極之導電材料 的功函數係低於或等於氧化物半導體的電子親合力；因此 Ο ’可降低電晶體之導通狀態中的障層（例如，在第5 Β圖中 之h) ’可實現導通狀態於低的閘極電壓，以及可流動大 量的電流。 在另一情況中，功函數0md、電子親合力z、及功函 數0ms之間的關係係設定以便表示成爲公式6 : Φτηά<Χ<φιη5 (公式 6) 例如’可發現的是，因爲作用成爲源極的電極之導電 材料的功函數係高於氧化物半導體的電子親合力，所以電 晶體的障層會變高。因而，可降低截止狀態中的電流量。 -33- 201138106 注意的是，作用成爲源極之電極可爲第一電極l〇5及 第二電極109的其中一者，以及作用成爲汲極之電極可爲 該第一電極105及第二電極1〇9的另一者。 依據上述’藉由使用具有低於或等於氧化物半導體的 電子親合力之功函數的導電材料而形成第一電極丨05及第 二電極109的其中一者’以及藉由使用具有高於氧化物半 導體的電子親合力之功函數的導電材料而形成第一電極 105及第二電極109的另一者，可增進電晶體之導通狀態特 徵或截止狀態。 (實施例5 ) 在此實施例中，將參照第10A至10C圖來敘述第1A及 1B圖中所描繪的電晶體或第2A及2B圖中所描繪的電晶體 之製造方法。 如第1 0 A圖中所描繪地，絕緣膜1 〇3係形成於基板1 0 1 之上，且第一電極105係形成於絕緣膜103之上。第一電極 1〇5作用成爲電晶體之源極電極及汲極電極的其中一者。 絕緣膜1 〇3可藉由濺鍍法、CVD法、塗佈法、或其類 似方法而形成。 注意的是，當絕緣膜1 03係藉由濺鍍法而形成時，絕 緣膜1 〇 3係較佳地形成於其中留在處理室中之氫、水、氫 氧基、氫化物、或其類似物被去除的情況中。此係用以防 止氫、水、氫氧基、氫化物、或其類似物被包含於絕緣膜 103中。誘捕真空泵係較佳地使用以去除留在處理室中之 -34- 201138106 氫、水、氫氧基、氫化物、或其類似物。例如，低溫泵、 離子泵、或鈦昇華泵係較佳地使用做爲誘捕真空泵。抽空 單元可爲設置有冷凝管之滑輪泵。因爲氫、水、氫氧基、 氫化物、或其類似物係抽空於使用低溫泵而抽空的處理室 中，所以在該處理室中所形成的絕緣膜103中，可降低包 含於絕緣膜1 03中之雜質的濃度。 做爲使用於絕緣膜1 03之形成的濺鍍氣體，係使用諸 〇 如氫、水、氫氧基、或氫化物之雜質被去除至雜質濃度係 由“ppm”或“ppb”的單位所代表之層次的高純度氣體。 濺鍍法之實例包含其中使用高頻電源於濺鍍電源供應 器的RF濺鍍法，其中使用DC電源的DC濺鍍法，及其中偏 壓係以脈波方式而施加的脈波式DC濺鏟法。RF濺鍍法係 主要使用於其中形成絕緣膜的情況中，以及DC濺鍍法係主 要使用於其中形成金屬膜的情況中。 此外，亦具有其中可設定不同材料之複數個靶極的多 〇 源濺鍍設備。透過該多源濺鍍設備，可將不同材料的膜形 成爲被堆疊於同一室之中，可藉由在同一室中之同時放電 而形成複數種材料的膜。 選擇性地，可使用設置有磁鐵系統於室內部且使用於 磁控管濺鍍法的濺鍍設備，或使用於其中使用透過微波之 使用所產生的電漿而無需使用輝光放電之ECR濺鑛法的濺 鍍設備。 進一步地，可使用其中靶極物質及濺鑛氣體成分係在 沈積期間相互化學反應而形成其之薄的化合物膜之反應性 -35- 201138106 濺鍍法，或其中電壓亦在沈積期間被施加至基板的偏壓濺 鍍法來做爲濺鍍法。 做爲此說明書中之濺鍍，可適當地使用上述之濺鏟裝 置及濺鍍方法。 在此實施例中，將基板1 〇 1轉移至處理室。將去除氫 、水、氫氧基、氫化物、或其類似物之包含高純度氧的濺 鍍氣體引導進入處理室之內，且使用矽靶極而形成氧化矽 膜於基板1 ο 1上，做爲絕緣膜1 03。注意的是，當形成絕緣 膜103時，可將基板101加熱。 例如，氧化矽膜係在以下情形之下，透過RF濺鍍法而 形成：使用石英（較佳地，合成石英）：基板溫度係108 °C ;基板與靶極之間的距離（T-S距離）係60毫米（mm ) ;壓力係〇 . 4帕（P a ):高頻電力係1 . 5千瓦（k W ):以及 氛圍係包含氧或氬的氛圍（25 seem的氧流動速率：25 seem的氬流動速率=1:1)。膜厚度可爲100奈米（nm)。 注意的是，可使用矽靶極以取代石英（較佳地，合成石英 )。注意的是，氧或氧和氬的混合氣體被使用做爲濺鍍氣 體。 例如，當絕緣膜1 03係使用堆疊之結構而形成時，氮 化矽膜係使用矽靶極及去除氫、水、氫氧基、氫化物、或 其類似物之包含高純度氮的濺鍍氣體，而形成於氧化矽膜 與基板之間。而且，在此情況中，例如在氧化矽膜的情況 中，較佳地，在其中將留在處理室中之氫、水、氫氧基、 氫化物、或其類似物去除的情況中形成氮化矽膜。注意的 -36- 201138106 是，在該處理中，可將基板101加熱。 在其中氮化矽膜及氧化矽膜係堆疊成爲絕緣膜103的 情況中，該氮化砂膜及氧化砂膜可透過共同的砂耙極之使 用而形成於同一處理室中。首先’氮化矽膜係以此方式而 形成，亦即，引入包含氮之濺鍍氣體且使用安裝在處理室 之上的矽靶極。然後，氧化矽膜係以此方式而形成，亦即 ，將氣體切換至包含氧之濺鏟氣體且使用相同的矽靶極。 f) 該氮化矽膜及氧化矽膜可連續形成而無需暴露至空氣；因 此，可防止諸如氫、水、氫氧基、或氫化物之雜質附著於 氮化矽膜的表面上。 第一電極10 5可以以此方式形成，亦即，導電膜係藉 由濺鍍法、CVD法、真空蒸鍍法而形成於基板1〇1上，阻 體罩幕係以光微影術步驟而形成於導電膜上，以導電膜係 使用該阻體罩幕而蝕刻。選擇性地，第一電極1 05係藉由 印刷法或噴墨法所形成，而不使用光微影術步驟，以致可 〇 減少步驟的數目。注意的是，第一電極105的末端部分較 佳地具有錐形形狀，使得可增進透過稍後將被形成之閘極 絕緣膜的作用範圍。當形成於第一電極105的末端部分與 絕緣膜103之間的角度大於或等於30度且小於或等於60度 (較佳地，大於或等於40度且小於或等於50度）時，可增 進透過稍後將被形成之閘極絕緣膜的作用範圍。 在此實施例中，做爲要用作第一電極105的導電膜， 鈦膜係藉由濺鎪法而形成爲5 0奈米的厚度，鋁膜係形成爲 100奈米的厚度，以及鈦膜係形成爲50奈米的厚度。接著 -37- 201138106 ，蝕刻係使用以光微影術步驟所形成的阻體罩幕而執行， 藉以形成第一電極105。 其次’如第10B圖中所描繪地，氧化物半導體膜1〇7及 第二電極109係形成於第一電極1〇5之上。氧化物半導體膜 1〇7作用成爲電晶體的通道形成區，以及第二電極109作用 成爲源極電極及汲極電極的另一者。 在此，將敘述氧化物半導體膜107及第二電極109的形 成方法。 氧化物半導體膜係藉由濺鏟法、塗佈法、印刷法、或 其類似方法而形成於基板101及第一電極105之上。接著， 將導電膜形成於氧化物半導體膜之上。在此實施例中，氧 化物半導體膜係藉由濺鍍法而形成。 爲了要使氫盡可能少地包含於氧化物半導體膜1 07之 中，較佳地，將形成第一電極105於上的基板101預加熱於 濺鍍設備的預加熱室之中，以致使吸附至基板1 〇 1上之諸 如氫、水、氫氧基、或氫化物之雜質被排除且排出，而成 爲預處理。注意的是，低溫泵係較佳地設置用於預加熱室 ，做爲抽空單元。注意的是，此預加熱室可予以省略。此 外，此預加熱可在稍後形成的閘極絕緣膜1 11之形成前， 被執行於基板1 0 1上；或可在稍後形成的第三電極1 1 3之形 成前，被執行於基板1 0 1上。 注意的是，在氧化物半導體膜係藉由濺鑛法而形成之 前，較佳地執行其中電漿係藉由氬氣之引入而產生的逆濺 鍍法，且去除附著至第一電極105表面的粒子，使得可降 -38- 201138106 低第一電極1 05與氧化物半導體膜間之介面處的電阻。該 逆濺鍍法意指其中無需施加電壓至靶極側，而是在氬氛圍 中使用高頻電源以供施加電壓至基板側之用，以致使電漿 產生而修正基板的表面之方法。注意的是，可使用氮氛圍 、氮氛圍、或其類似氛圍以取代氬氛圍。 在此實施例中，氧化物半導體膜係藉由使用In-Ga-Zn-〇爲主之金屬氧化物靶極的濺鍍法而形成。該氧化物半導 0 體膜可藉由在稀有氣體（典型地，氬）氛圍、氧氛圍、或 包含稀有氣體（典型地，氬）和氧之氛圍中的濺鍍法而形 成。在使用濺鍍法的情況中，可使用包含高於或等於2重 量百分比及低於或等於10重量百分比之Si02的靶極。 做爲使用於氧化物半導體膜之形成的濺鍍氣體，可使 用諸如氫、水、氫氧基、或氫化物之雜質被去除至雜質濃 度係由“ppm”或“ppb”的單位所表示之層次的高純度氣體。 做爲藉由濺鍍法而形成氧化物半導體膜的靶極，可使 〇 用包含氧化鋅做爲其主要成分之金屬氧化物靶極。做爲金 屬氧化物IG極之另一實例，可使用包含In、Ga、及Zn之金 屬氧化物靶極（組成比：ln203: Ga203: ZnO=l: 1: 1[克 分子比])。選擇性地，做爲包含In、Ga、及Zn之金屬氧 化物靶極，可使用具有諸如In : Ga : Zn=l : 1 : 2[原子比] 或In : Ga : Zn=l : 1 : 4[原子比]之組成比的靶極。金屬氧 化物靶極的充塡因子係大於或等於9 0 %且小於或等於1 0 0 % ，較佳地，大於或等於95 %且小於或等於99.9%。藉由使用 具有高充塡因子之金屬氧化物靶極，可形成密質氧化物半 -39- 201138106 導體膜。 氧化物半導體膜係以此方式而形成於基板101上，亦 即，保持基板於維持在降低壓力狀態中的處理室中，去除 留在處理室中的水分，引入去除氫、水、氫氧基、氫化物 、或其類似物的濺鍍氣體，以及使用金屬氧化物做爲靶極 。較佳地，可使用誘捕真空泵以供去除留在處理室中之氫 、水、氫氧基、氫化物、或其類似物之用。例如，較佳地 使用低溫泵、離子泵、或鈦昇華泵。抽空單元可爲設置有 冷凝管的渦輪泵。例如，氫、水、氫氧基、氫化物、或其 類似物（較佳地，包含碳原子的化合物）係使用低溫泵而 自處理室排氣。因此，可降低形成於此室中之氧化物半導 體膜中所含的雜質之濃度。該氧化物半導體膜可以以其中 基板被加熱的狀態而形成。 在此實施例中，做爲氧化物半導體膜之膜形成情形的 實例’係使用以下的情形：基板的溫度係室溫；基板與靶 極之間的距離係1 10毫米；壓力係ο·4帕；直流（DC )功率 係〇 · 5千瓦；以及氛圍係氧和氬（氧對氬之流動速率比係 1 5 seem : 30 seem )。注意的是，較佳地使用脈波式直流 (DC )電源，在該情況中，可降低膜形成中所形成的粉末 物質（亦稱爲粒子或灰塵），且可使膜厚度均句。氧化物 半導體膜的厚度係大於或等於1微米，較佳地大於3微米， 更佳地大於或等於10微米。注意的是，較佳的厚度會根據 氧化物半導體膜材料而變化；因而，適當的厚度可根據材 料而決定。 -40 - 201138106 第二電極109可使用用於第一電極105所使用的材料及 方法而適當地形成。在此，做爲要用作第二電極109之導 電膜，50奈米厚的鈦膜、100奈米厚的鋁膜、及50奈米厚 的鈦膜係以此順序而堆疊。 接著，阻體罩幕係以光微影術步驟而形成於導電膜之 上，要用作第二電極109的導電膜以及要用作氧化物半導 體膜107的氧化物半導體膜係使用該阻體罩幕而蝕刻，藉 0 以形成島狀導電膜第二電極109及島狀氧化物半導體膜107 。藉由使用噴墨法而形成阻體罩幕以取代在光微影術步驟 中所形成之阻體罩幕，則可減少步驟的數目。較佳的是， 形成於第一電極1〇5的表面與第二電極109及氧化物半導體 膜1〇7的末端部分之間的角度係由於蝕刻而大於或等於30 度且小於或等於60度，較佳地大於或等於40度且小於或等 於5 〇度’使得可稍後將被形成之閘極絕緣膜的覆蓋率可改 良。 〇 注意的是’在此，導電膜及氧化物半導體膜的蝕刻可 藉由乾蝕刻、濕蝕刻、或濕蝕刻和乾蝕刻二者而執行。爲 了要形成各具有所欲形狀的氧化物半導體膜107及第二電 極1 09 ’可根據材料而適當地調整蝕刻情形（鈾刻劑、蝕 刻時間、溫度、及其類似者）。 當要用作第二電極109及氧化物半導體膜之各導電膜 的鈾刻速率係與第一電極1〇5的鈾刻速率不同時，可選擇 使得第一電極105的蝕刻速率低以及要用作第二電極109及 氧化物半導體膜之各導電膜的蝕刻速率高之情形。選擇性 -41 - 201138106 地，當選擇使得氧化物半導體膜的蝕刻速率低且要用作第 二電極1 0 9之導電膜的触刻速率尚之情形時，則可餓刻用 作第二電極1〇9之導電膜；然後，選擇使得第一電極1〇5的 蝕刻速率低且氧化物半導體的蝕刻速率高之情形。 做爲使用於氧化物半導體膜之濕蝕刻的蝕刻劑，可使 用磷酸、醋酸、及硝酸的混合溶液，過氧化氫氨溶液（過 氧化氫：氨水：水=5 : 2 : 2 )，或其類似溶液。此外，亦 可使用 ITO07N (由 ΚΑΝΤΟ CHEMICAL CO·，INC.)所生產 ο 在濕蝕刻後之蝕刻劑係藉由清潔法而與所蝕刻掉的材 料一起被去除。包含蝕刻劑及所蝕刻掉的材料之廢棄液體 可予以純化，且該材料可予以再使用。諸如包含於氧化物 半導體膜中之銦的材料可在蝕刻後自廢棄液體來予以回收 且再循環，以致可有效地使用該等資源且可降低成本。 做爲使用於氧化物半導體膜之乾蝕刻的蝕刻氣體，較 佳地，使用包含氯之氣體（諸如氯氣（Cl2 )、三氯化硼 (bci3 )、四氯化矽（SiCl4)、或四氯化碳（CC14)之氯 基氣體）。 選擇性地，可使用包含氟之氣體（諸如四氟化碳（ cf4 )、六氟化硫（SF6)、三氟化氮（nf3 )、或三氟甲 烷（CHF3)之氟基氣體）；溴化氫（HBr);氧氣（〇2) :添加諸如氦（He )或氬（Ar )之稀有氣體的任何該等氣 體：或其類似氣體。 做爲乾蝕刻法，可使用平行板RIE (反應性離子蝕刻 -42- 201138106 )法或ICP (電感耦合式電漿）蝕刻法。爲了要蝕刻該等 膜成爲所欲的形狀，可適當地調整蝕刻情形（施加至螺旋 形電極之電量，施加至基板側的電極之電量，基板側之電 極的溫度，或其類似者）。 在此實施例中，要用作第二電極109之導電膜係使用 過氧化氫氨混合液做爲蝕刻劑而蝕刻，且然後’氧化物半 導體膜係使用其中混合磷酸、醋酸、及硝酸之溶液而蝕刻 Q ，藉以形成氧化物半導體膜1 〇7。 接著，在此實施例中，執行第一熱處理。第一熱處理 的溫度係高於或等於400 °C且低於或等於750 °C，較佳地， 高於或等於400 t且低於基板的應變點。在此，將基板引 入至熱處理設備之一的電爐之內，以及在諸如氮氛圍或稀 有氣體氛圍的惰性氣體氛圍中，執行45 0 °C之熱處理於氧 化物半導體膜之上，1小時，且然後，不使該氧化物半導 體膜暴露至空氣。因而，可防止氫、水、氫氧基、氫化物 〇 、或其類似物混合至氧化物半導體膜之內，可降低氫濃度 ，且可使氧化物半導體膜高度純化，藉以獲得i型氧化物 半導體膜或實質i型氧化物半導體膜。也就是說，氧化物 半導體膜107之脫水及脫氫的至少一者可藉由此第一熱處 理而予以執行。 注意的是，在第一熱處理中，較佳的是，氫、水、氫 氧基、氫化物、或其類似物不包含於氮或諸如氦、氖、或 氬之稀有氣體中。選擇性地，在熱處理設備中所引入之氮 或諸如氦、氖、或氬之稀有氣體的純度較佳地係6N ( -43- 201138106 99.9999%)或更高，更佳地係7N( 99.99999%)或更高（ 亦即，雜質的濃度係1 p p m或更低，較佳地係〇 . 1 p p m或更低 )° 根據第一熱處理之情形或用於氧化物半導體膜的材米斗 ，可使氧化物半導體膜保持未結晶化且可形成第1 B圖中戶斤 描繪的氧化物半導體膜1 07。該等情形的一者係高於或等 於400 °C且低於5 50 °C，較佳地，高於或等於400 °C且低於 500 °C的加熱溫度。在In-Ga-Zn-Ο基氧化物半導體係藉由 濺鍍法而沈積的情況中，該等情形的其中一者在於其中Zn 含量（原子百分比）對In含量（原子百分比）及對Ga含量 (原子百分比）的比例係小於1 (典型地，In : Ga : Zn= 1 :1 : 0.5 )的靶極’以致氧化物半導體膜並未被結晶化且 變成第1B圖中所描繪的氧化物半導體膜1〇7。 第一熱處理的其他情形或用於氧化物半導體膜的材料 可致使氧化物半導體膜的結晶化，且可形成包含晶體的氧 化物半導體膜。例如，包含晶體而該晶體具有90%或更高 ’或80%或更高的結晶度之氧化物半導體膜係形成於某些 情況中。 根據第一熱處理之情形或用於氧化物半導體膜的材料 ’氧化物半導體膜具有晶體區於非晶氧化物半導體膜的表 面部分中。該等情形的一者係高於或等於5 00。(：且低於或 等於7 5 0 °C，較佳地，高於或等於5 5 0 °C且低於基板之應變 點的加熱溫度。在In-Ga-Ζη-Ο基氧化物半導體係藉由濺鍍 法而沈積的情形中，該等情形的其中一者在於其中Zn含量 -44 - 201138106 (原子百分比）對In含量（原子百分比）及對Ga含量（原 子百分比）的比例係大於或等於1 (典型地，In : Ga : Zn = 1 : 1 : 1 )的靶極’以致具有晶體區1 5 7於氧化物半導 體膜的表面部分中之氧化物半導體膜151a係如第2B圖中所 描繪地形成。 此外，用於氧化物半導體膜的第一熱處理可在該氧化 物半導體膜被處理成爲島狀氧化物半導體膜之前，執行於 〇 該氧化物半導體膜之上。在該情況中，該基板係在第一熱 處理後自加熱設備取出，且然後，執行光微影術步驟。 注意的是，在氧化物半導體膜之上具有脫水或脫氫功 效的熱處理可在形成該氧化物半導體膜之後；在將用作第 二電極的導電膜堆疊於氧化物半導體膜上之後；在形成閘 極絕緣膜於第一電極、氧化物半導體膜、及第二電極上之 後；或在形成閘極電極之後，被執行。 接著，如第10C圖中所描繪地，閘極絕緣膜1 1 1係形成 〇 於第一電極105、氧化物半導體膜107、及第二電極109之 上。 藉由雜質之去除而被製成爲i型半導體或實質i型半導 體的氧化物半導體膜（其中氫濃度降低之高度純化的氧化 物半導體膜）係高度靈敏於介面狀態及介面電荷；因而， 在氧化物半導體膜與閘極絕緣膜1 1 1之間的介面係重要的 。因此，與高度純化的氧化物半導體膜接觸之閘極絕緣膜 1 1 1需要高的品質。 例如，較佳地使用透過微波（2.45 GHz)之使用的高 -45- 201138106 密度電漿CVD，因爲具有高耐壓之密質及高品質的絕緣膜 之形成係可能的。此係因爲當其中氫濃度降低之高度純化 的氧化物半導體膜與高品質的閘極絕緣膜係緊密接觸時’ 介面狀態可降低且介面品質可係有利的。 不用多說地，可使用諸如濺鍍法及電漿CVD法之其他 的膜形成方法，只要可形成有利於成爲閘極絕緣膜的絕緣 膜即可。可使用膜品質係在形成閘極絕緣膜之後藉由熱處 理而增進的閘極絕緣膜，或與氧化物半導體膜之介面的特 徵被改善之絕緣膜。無論如何’可使用任何的絕緣膜’只 要該絕緣膜具有致能該絕緣膜與氧化物半導體膜間之介面 的介面狀態密度的降低及適當介面的形成，以及具備成爲 閘極絕緣膜之有利的膜品質之特徵即可。 在8 5 °C，2 X 1 06 V/cm，1 2小時的閘極偏壓-溫度應力測 試（BT測試）中，當添加雜質至氧化物半導體膜時，在雜 質與氧化物半導體膜的主要成分之間的鍵會由於強的電場 (B:偏壓）及高的溫度（T:溫度）而被切斷，且所產生 的懸浮鍵會造成臨限電壓（Vth )的漂移。 對照地，本發明可如上述地藉由盡可能多地去除氧化 物半導體膜中之雜質，特別地’去除氫、水、及其類似物 ，以獲得有利的介面特徵於氧化物半導體膜與閘極絕緣膜 之間，而獲得對BT測試穩定的電晶體。 注意的是，當閘極絕緣膜111係藉由濺鍍法而形成時 ，可使閘極絕緣膜111中之氫的濃度降低。在其中氧化矽 膜係藉由濺鍍法而形成的情況中，矽靶極或石英靶極係使 -46- 201138106 用做爲靶極，且氧或氧及氬的混合氣體被使用 體。 注意的是，可將鹵素元素（例如，氟或氯 氧化物半導體膜接觸而設置的絕緣膜中，或鹵 氧化物半導體膜暴露的狀態中，藉由在包含鹵 體氛圍中的電漿處理而包含於氧化物半導體膜 除可存在於氧化物半導體膜中，或氧化物半導 0 以與該氧化物半導體膜接觸之絕緣膜間的介面 、水、氫氧基、或氫化物（亦稱爲氫化合物） 絕緣膜包含鹵素元素時，在絕緣膜中之鹵素元 約爲 5xl018cm·3至 lxl02()cm-3。 如上述地，在其中鹵素元素係包含於氧化 中，或在氧化物半導體膜和與該氧化物半導體 緣膜間之介面處，且與該氧化物半導體膜接觸 絕緣膜係氧化物絕緣膜的情況中，在其中該氧 〇 膜並未與該氧化物絕緣膜接觸之側的氧化物絕 地以氮絕緣膜來覆蓋。也就是說，氮化矽膜或 設置於與氧化物半導體膜接觸的氧化物絕緣膜 其接觸。具有此結構，可降低進入至氧化物絕 、水、氫氧基、或氫化物的雜質。 閘極絕緣膜111可具有其中氧化矽膜及氮 此順序而堆疊於第一電極105、氧化物半導體® 二電極109之上的結構。例如，具有100奈米之 極絕緣膜可以以此方式而形成’亦即，具有， 做爲濺鍍氣 )包含於與 素元素可在 素元素之氣 中，藉以去 體膜和設置 處之諸如氫 的雜質。當 素濃度可大 物半導體膜 膜接觸的絕 而設置之該 化物半導體 緣膜係較佳 其類似物可 之上，且與 緣膜之諸氫 化矽膜係以 I 107、及第 總厚度的閘 C於或等於5 -47- 201138106 奈米且小於或等於300奈米之厚度的氧化矽膜（SiOx ( x>0 ))係形成爲第一閘極絕緣膜，以及具有大於或等於50奈 米且小於或等於200奈米之厚度的氮化矽膜（SiNy ( y>〇) )係由濺鍍法而堆疊於第一閘極絕緣膜上，做爲第二閘極 絕緣膜的方式。在此實施例中，1 00奈米厚的氧化矽膜係 在壓力係0.4帕，高頻電力係1.5千瓦，以及包含氧和氬之 氛圍（25 seem的氧流動速率：25 seem的氬流動速率=1 : 1 )被使用的情形下，藉由RF濺鍍法而形成。 接著，第二熱處理（較佳地，在高於或等於200 °C且 低於或等於400 °C，例如，高於或等於2 5 0 t且低於或等於 3 50 °C處）係執行於惰性氣體氛圍或氧氣體氛圍中。藉由 該熱處理，可將氧供應至由於第一熱處理而產生的氧缺乏 ’使得可降低氧缺乏，而用作施體，以滿足化學計量比例 ’且使氧化物半導體膜107成爲i型半導體或實質i型半導體 。注意的是，可在以下之任一者的形成後才執行第二熱處 理：第三電極1 1 3、絕緣膜1 1 7、以及佈線1 2 5及1 2 9。藉由 該熱處理，可使包含於氧化物半導體膜中的氫或水擴散至 閘極絕緣膜之內。 接著，形成作用爲閘極電極的第三電極1 1 3於閘極絕 緣膜1 1 1之上。 第三電極1 1 3可以以此方式而形成，亦即，要用作第 三電極113的導電膜係藉由濺鍍法、CVD法、或真空蒸鍍 法而形成於閘極絕緣膜1 1 1之上，阻體罩幕係在光微影術 步驟中形成於該導電膜之上，以及導電膜係使用該阻體罩 -48- 201138106 幕而蝕刻的方式。 在此實施例中，於具有15 0奈米之厚度的鈦膜係藉由 濺鍍法而形成之後，蝕刻係使用光微影術步驟中所形成的 阻體罩幕而執行，以致使第三電極1 1 3形成。 透過上述步驟，可製造出包含高度純化且氫濃度降低 之氧化物半導體膜107的電晶體145。 其次，如第11A圖中所描繪地，在將絕緣膜1 17形成於 〇 閘極絕緣膜111及第三電極113上之後，可形成接觸孔119 及 123。 絕緣膜1 1 7係使用諸如氧化矽膜、氮氧化矽膜、氧化 鋁膜、或氮氧化鋁膜之氧化物絕緣膜；或諸如氮化矽膜、 氧化氮化矽膜、氮化鋁膜、或氧化氮化鋁膜之氮化物絕緣 膜而形成。選擇性地，可將氧化物絕緣膜及氮化物絕緣膜 堆疊。 絕緣膜II7係藉由濺鍍法、CVD法、或其類似方法而 〇 形成。注意的是，當絕緣膜117係藉由濺鍍法而形成時， 絕緣膜可以以此方式而形成，亦即，加熱基板1 0 1到1 0 0 °c 至400°C的溫度，引入其中去除氫、水、氫氧基、氫化物 、或其類似物且包含高純度之氮的濺鍍氣體，以及使用矽 靶極之方式。而且，在此情況中，絕緣膜係較佳地形成於 其中將留在處理室中之氫、水、氫氧基、氫化物、或其類 似物去除的狀態中。 在絕緣膜117的形成之後，熱處理可進一步以高於或 等於100 °C且低於或等於200 °c而執行於空氣中，大於或等 -49- 201138106 於1小時且小於或等於3 0小時。透過此熱處理’可獲得常 態截止之電晶體。因而’可增加顯示裝置或半導體裝置的 可靠度。 阻體罩幕係形成於光微影術步驟中’且閘極絕緣膜 1 1 1及絕緣膜1 1 7的一部分係藉由選擇性蝕刻而予以去除’ 藉以形成到達第一電極105、第二電極109、及第三電極 1 13的接觸孔1 19及123。 接著，在形成導電膜於閘極絕緣膜111上以及接觸孔 1 1 9及1 23中之後，蝕刻係使用光微影術步驟中所形成的阻 體罩幕而執行，藉以形成佈線I25及129 (請參閱第1 1B圖 )。注意的是，阻體罩幕可藉由噴墨法而形成。當阻體罩 幕係藉由噴墨法而形成時，則不使用光罩；因此，可降低 生產成本。 佈線125及129可以以與第一電極105之方式相似的方 式而形成。 注意的是，可將用於平坦化之平坦化絕緣膜設置於第 三電極1 1 3與該等佈線1 2 5及1 29之間。可給定諸如聚醯乙 胺、丙烯酸、苯并環丁烯、聚醯胺、或環氧之具有熱阻的 有機材料做爲該平坦化絕緣膜的典型實例。除了該等有機 材料之外，亦可使用低電介質常數之材料（低k之材料） 、矽氧烷基之樹脂、磷矽酸鹽玻璃（PSG)、硼矽酸鹽玻 璃（BPSG )、或其類似物。注意的是，該平坦化絕緣膜 可藉由堆疊使用該等材料所形成之複數個絕緣膜而被形成 -50- 201138106 注意的是，矽氧烷基樹脂對應於使用矽氧烷基材料做 爲起始材料所形成之包含Si _0_Si鍵的樹脂。該矽氧烷基樹 脂可包含有機基（例如，烷基或芳基）或氟基，做爲替代 基。此外，該有機基可包含氟基。 在用以形成該平坦化絕緣膜的方法上並無特殊的限制 。該平坦化絕緣膜可根據材料，藉由諸如濺鍍法、SOG法 、旋塗法、浸漬法、噴塗法、或微滴排放法（例如，噴墨 〇 法、絲網印刷法、或平版印刷法）之方法，或諸如手術刀 、滾塗器、簾塗器、或刀塗器之工具，而被形成。 透過上述之步驟，可降低氧化物半導體膜中之氫的濃 度’且可使氧化物半導體膜高度地純化。因而，可使氧化 物半導體膜安定化。此外，在低於或等於玻璃躍遷溫度的 溫度之熱處理可形成具有其中載子密度極低之寬能隙的氧 化物半導體膜。因此，可使用大尺寸的基板來製造電晶體 ’以致可增加生產率。此外，藉由使用其中氫濃度降低且 〇 係高度純化的氧化物半導體膜，可製造出具有高的耐壓、 對於短通道效應之高的阻礙、以及高開/關率的電晶體。 此實施例可與其他實施例中所述之任何結構適當地結 合而實施。 (實施例6 ) 在此實施例中，將參照第10A至10C圖及第12圖來敘述 實施例2中之電晶體的製造方法。 在與實施例5中之方式相似的方式中，如第1 0 A圖中所 -51 - 201138106 描繪地’將絕緣膜1 0 3及第一電極1 0 5形成於基板1 ο 1上。 接著，如第10Β圖中所描繪地，將氧化物半導體膜1〇7及第 二電極109形成於第一電極105之上。 接著’執行第一熱處理。在此實施例中之第一熱處理 係與上述實施例中之第一熱處理不同。該熱處理可形成如 第I2圖中所描繪之其中晶體區157係形成於表面部分中的 氧化物半導體膜1 5 1 a。 在此實施例中，第一熱處理係以用以藉由來自諸如電 阻加熱器的加熱器之熱傳導及熱輻射的至少一者而加熱將 被處理之物件的設備來加以執行。在此，較佳的是，該熱 處理係執行於高於或等於500°C且低於或等於750 °C，更佳 地，高於或等於5 5 0 °C且低於基板的應變點。注意的是， 雖然來自本發明之主要部分對於熱處理溫度的上限並無要 求，但該熱處理溫度的上限需在基板1 0 1之可允許的溫度 範圍之內。較佳地，用於熱處理的時間係大於或等於1分 鐘且小於或等於10分鐘。透過RT A處理，可以以短時間來 執行熱處理；因而，可降低熱在基板101上的反效應。換 言之，當與其中熱處理係執行長時間之情況相較時，可升 高熱處理溫度的上限。進一步地，預定結構的晶體區可選 擇性地形成於氧化物半導體膜之表面附近。 做爲可使用於此實施例中之加熱設備，可使用諸如 GRTA (氣體快速熱退火）設備或LRTA (燈快速熱退火） 設備之RTA (快速熱退火）設備，或其類似物。LRTA設備 係用以藉由來自諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳 -52- 201138106 弧燈、高壓鈉燈、或高壓水銀燈的燈所發射出之光（電磁 波）的輻射而加熱將被處理之物件的設備。GRT A設備係 用於使用高溫氣體之熱處理的設備。做爲該氣體，係使用 並不會由於熱處理而與將被處理的物件反應之諸如氮或諸 如氬之稀有氣體的惰性氣體。 例如，第一熱處理可使用GRTA，其中基板係移入至 被加熱到65 0°C至700 °C的高溫之諸如氮或稀有氣體的惰性 〇 氣體氛圍之內，並加熱於該處數分鐘，且然後，基板自加 熱至高溫的惰性氣體移出。透過GRTA，可達成短週期時 間之高溫熱處理。 注意的是，在第一熱處理中，較佳地氣、水、氫氧基 、氫化物、或其類似物不包含於氮或諸如氨、氖、或氬之 稀有氣體中。選擇性地，所引入於熱處理設備中之氮或諸 如氦、氖、或氬之稀有氣體的純度較佳地係6N( 99.9999% )或更高，更佳地係7N ( 99.99999% )或更高（亦即，雜 Ο 質的濃度係lppm或更低，較佳地，O.lppm或更低）。 注意的是，上述之熱處理可執行於任何時序，只要其 係執行於氧化物半導體膜形成之後即可；然而，爲了要增 進脫水或脫氫’較佳地，該熱處理係在其他組件形成於氧 化物半導體膜1 0 7的表面上之前執行。此外，可執行該熱 處理複數次，以取代僅執行一次。 之後’閘極絕緣膜及作用爲閘極電極的第三電極係以 與實施例5中之方式相似的方式而形成，以便完成該電晶 體。 -53- 201138106 因爲氧化物半導體膜151a包含晶體區157於表面 所以源極與汲極間之電阻會降低’且在氧化物半導 151a的表面處之載子遷移率會增加。因而，包含氧化 導體膜151a之電晶體可具有高的場效應遷移率和有利 性特徵。 進一步地，晶體區1 5 7係比非晶區1 5 5更穩定；因 當晶體區157係包含於氧化物半導體膜151的表面附近 可降低進入至非晶區1 5 5之內的雜質（例如，氫、水 氧基、氫化物、或其類似物）。因而，可增加氧化物 體膜151a的可靠度。 透過上述之步驟，可降低氧化物半導體膜中之氫 度，且可使氧化物半導體膜高度地純化。因而，可使 物半導體膜安定化。此外，在低於或等於玻璃躍遷溫 溫度之熱處理可形成具有其中載子密度極低之寬能隙 化物半導體膜。因此，可使用大尺寸的基板來製造電 ，以致可增加生產率。此外，藉由使用其中氫濃度降 係高度純化的氧化物半導體膜，可製造出具有高的耐 對於短通道效應之高的阻礙、以及高開/關率的電晶體 此實施例可與其他實施例中所述之任何結構適當 合而實施。 (實施例7 ) 在此實施例中，將參照第10A至10C圖來敘述第 1B圖中所描繪之電晶體的製造方法。 上， 體膜 物半 的電 此， 時， 、氫 半導 的濃 氧化 度的 的氧 晶體 低且 壓、 〇 地結 1 A及 -54- 201138106 在與實施例5中之方式相似的方式中，如第1 〇 A圖中所 描繪地，將絕緣膜103形成於基板101上，且形成島狀第一 電極1 0 5。 接著，如第10B圖中所描繪地，將氧化物半導體膜107 及島狀第二電極109形成於島狀第一電極105之上。 注意的是，在藉由濺鑛法以形成氧化物半導體膜之前 ，較佳地，執行其中電漿係藉由引入氬氣而產生的逆濺鍍 Q 法，且去除附著至第一電極105之表面的粒子，使得第一 電極105與氧化物半導體膜間之介面處的電阻可降低。注 意的是，可使用氮氛圍、氦氛圍、或其類似氛圍來取代氬 氛圍。 氧化物半導體膜係藉由濺鍍法而形成於基板101及第 一電極1〇5之上。接著’將導電膜形成於氧化物半導體膜 之上。 在此實施例中，氧化物半導體膜係藉由使用In-Ga-Zn-O 〇基金屬氧化物靶極的濺鍍法而形成。在此實施例中，基 板係保持在維持於降低壓力狀態中的處理室內部，且基板 被加熱至高於或等於室溫且低於400 °C。該氧化物半導體 膜係以此方式而形成於基板1 〇 1及第一電極1 05之上，亦即 ，在其中留在處理室中之氫、水、氫氧基、氫化物、或其 類似物被去除的狀態中，引入去除氫、水、氫氧基、氫化 物、或其類似物的濺鍍氣體，且使用金屬氧化物做爲靶極 的方式。較佳地，使用誘捕真空栗以去除留在處理室中之 氫、水、氫氧基、氫化物、或其類似物。例如，較佳地使 -55- 201138106 用低溫泵、離子泵、或鈦昇華泵。抽空單元可爲設置有冷 凝管之渦輪泵。在以低溫泵抽空的處理室中，可去除氫、 水、氫氧基、氫化物（更佳地，包括含碳原子的化合物） 、或其類似物；因而，形成於該處理室中的氧化物半導體 膜之中的雜質濃度可藉以降低。此外，藉由執行濺鍍法於 其中留在處理室中之氫、水、氫氧基、氫化物、或其類似 物係透過低溫泵而去除的狀態中，則即使在室溫至低於 400°C之基板溫度時，亦可降低可用作施體之諸如氫原子 或水的雜質，且可形成其中化學計量比例符合要求的i型 氧化物半導體膜或實質i型氧化物半導體膜。 在此實施例中，係使用沈積情形使得基板與靶極之間 的距離係1〇〇毫米，壓力係0.6帕，直流（DC )電源供應係 0.5千瓦，以及氛圍係氧（氧流動的比例係100% )氛圍。 注意的是，較佳地使用脈波式直流（DC )電源；在該情況 中，可降低在膜形成中所產生之粉末物質（亦稱爲粒子或 灰塵），且可使膜厚度均勻。該氧化物半導體膜的厚度係 較佳地大於或等於30奈米且小於或等於3000奈米。注意的 是，較佳的厚度會根據所使用的氧化物半導體膜材料而變 化；因此，適當的厚度可根據材料而被決定。 其次，要用作第二電極109的導電膜係使用形成第一 電極1 05所使用之材料及方法而形成。 接著，在與實施例5之方式相似的方式中，將用作第 二電極109之導電膜及用作氧化物半導體膜107之氧化物半 導體膜蝕刻，以致使第二電極1〇9及氧化物半導體膜1 〇7形 -56- 201138106 成。爲了要形成各具有所欲形狀的氧化物半導體膜107及 第二電極1 09，可依據材料而適當地調整蝕刻情形（蝕刻 劑、蝕刻時間、溫度、或其類似者）。 接著，如第10C圖中所描繪地，在與實施例5中之方式 相似的方式中，將閘極絕緣膜111形成於第一電極105、氧 化物半導體膜107、及第二電極1〇9之上。注意的是，因爲 包含於氧化物半導體膜之中的氫濃度係在此實施例中降低 0 ’所以實施例6中所敘述之第一熱處理無需一定要在閘極 絕緣膜111的形成之前執行。做爲閘極絕緣膜111，具有有 利的介面特徵於閘極絕緣膜1 1 1與氧化物半導體膜1 〇 7間的 閘極絕緣膜係較佳的。較佳地，閘極絕緣膜111係藉由使 用微波（2.45 GHz)之高密度電漿CVD法而形成；在該情 況中，閘極絕緣膜1 1 1可爲密質的，且可具有高的耐壓和 高的品質。此外，可使用諸如濺鍍法或電漿CVD法之另外 的膜形成方法’只要該方法可使良好品質的絕緣膜能形成 Ο 爲閘極絕緣膜即可。進一步地，藉由濺鍍法或電漿C V D法 所形成的絕緣膜之表面係較佳地以使用微波（2.45 GHz) 所產生之高密度電漿來加以照射；在該情況中，閘極絕緣 膜111可更爲密質，且可具有更高的耐壓和更高的品質。 注意的是’在形成閘極絕緣膜111之前，較佳地執行 逆濺鍍’使得附著至氧化物半導體膜1 〇 7之至少表面的阻 體殘留物及其類似物被去除。 進一步地，在形成閙極絕緣膜111之前，附著至氧化 物半導體膜之暴露表面的氫、水、氫氧基、氫化物、或其 -57- 201138106 類似物可藉由使用諸如N20、N2'或Ar之氣體的電漿處理 來予以去除。該電漿處理亦可使用氧和氬的混合氣體。在 其中執行電漿處理的情況中，較佳地，將與氧化物半導體 膜的一部分接觸之閘極絕緣膜111係無需暴露至空氣地形 成。 進一步地，較佳的是，形成直至第一電極1 05到第二 電極109且包含第一電極105到第二電極109之組件於上的 基板1 〇 1係在濺鍍設備中之預加熱室中預加熱，做爲要排 除及抽空吸附在基板101上之氫、水、氫氧基、氫化物、 或其類似物的預處理，使得氫、水、氫氧基、氫化物、或 其類似物盡可能少地包含於閘極絕緣膜1 1 1中。選擇性地 ，較佳的是，基板1 〇 1係在形成閘極絕緣膜1 1 1之後，預加 熱於濺鍍設備中之預加熱室中，以便排除及抽空吸附在基 板1 0 1上的氫、水、氫氧基、氫化物、或其類似物。該預 加熱之溫度係高於或等於100°C且低於或等於4〇(TC，較佳 地高於或等於150°c且低於或等於30CTC。注意的是，做爲 設置用於預加熱室的抽空裝置，低溫泵係較佳的。注意的 是，此預加熱處理可予以省略。 閘極絕緣膜1U可具有其中氧化矽膜及氮化矽膜係以 此順序而堆疊於第一電極105、氧化物半導體膜107、及第 二電極1 0 9之上的結構。例如，閘極絕緣膜可以以此方式 而形成，亦即，具有大於或等於5奈米且小於或等於3 00奈 米之厚度的氧化矽膜（SiOx ( x>0 ))係藉由濺鍍法而形 成爲第一閘極絕緣膜，以及具有大於或等於50奈米且小於 -58- 201138106 或等於200奈米之厚度的氮化矽膜（SiNy(y>〇))係堆疊 於第一閘極絕緣膜上，做爲第二閘極絕緣膜的方式。 接著，如第10C圖中所描繪地，在與實施例5中之方式 相似的方式中，將作用成爲閘極電極之第三電極1 1 3形成 於閘極絕緣膜1 1 1上。 透過上述步驟，可製造出包含其中氫濃度降低之氧化 物半導體膜的電晶體145。 (1 氫、水、氫氧基、氫化物、或其類似物係在形成氧化 物半導體膜中如上述地去除，因而可藉以降低氧化物半導 體膜中之氫的濃度。因此，可使氧化物半導體膜安定化。 接著，如第11A圖中所描繪地，以與實施例5中之方式 相似的方式，在形成絕緣膜1 1 7於閘極絕緣膜111及第三電 極1 1 3上之後，形成接觸孔1 1 9及1 2 3。注意的是，在絕緣 膜1 1 7的形成之後，如實施例5之中似地，可在空氣中進一 步執行熱處理於高於或等於l〇〇°C且低於或等於200t，大 〇 於或等於1小時且小於或等於30小時。透過此熱處理，可 獲得常態截止的電晶體。因而，可增加顯示裝置或半導體 裝置的可靠度。 接著，如第1 1 B圖中所描繪地，以與實施例5中之方式 相似的方式，形成佈線1 2 5及1 2 9。 注意的是，可將用於平坦化之平坦化絕緣膜設置於第 三電極113與該等佈線125及129之間。 當留在反應氛圍中之氫、水、氫氧基、氫化物、或其 類似物係在氧化物半導體膜的形成時被去除時，可降低氧 -59- 201138106 化物半導體膜中之氫的濃度，且可使氧化 地純化。因而，可使氧化物半導體膜安定 於或等於玻璃躍遷溫度的溫度之熱處理可 度極低之寬能隙的氧化物半導體膜。因此 的基板來製造電晶體，以致可增加生產率 用其中氫濃度降低且係高度純化的氧化物 造出具有高的耐壓、對於短通道效應之高 開/關率的電晶體。 此實施例可與其他實施例中所述之任 合而實施。 (實施例8 ) 將敘述使用包含實施例1至7之任一者 之電路的模式。 在實施例1至7之任一者中所述的電J 率及高耐壓，且係極少變質。因此，可將 以下實例：諸如空調器、冰箱、電鍋、太 統之其中施加變頻器技術的家庭電器；諸 電池驅動的攜帶式資訊終端機裝置；諸如 動車功率放大器裝置；DC-DC轉換器電路 :聲頻放大器：邏輯電路；開關電路；以 器。 在此，將參照第1 3圖來敘述包含使用 一者中所述之電晶體所形成的變頻器之太 物半導體膜高度 化。此外，在低 形成其中載子密 ，可使用大尺寸 。此外，藉由使 半導體膜，可製 的阻礙、以及高 何結構適當地結 中所述的電晶體 4體具有高開/關 該電晶體使用於 陽能電力產生系 如膝上型電腦之 閃頻觀測器、電 ;馬達控制電路 及高頻線性放大 實施例1至7的任 陽能電力產生系 -60- 201138106 統的實例。注意的是，此處係顯示安裝於房屋及其類似物ι 上的太陽能電力產生系統之結構的實例。 第13圖中所描繪之住宅太陽能電力產生系統係其中用 以供應電力之方法會依據太陽能電力產生的狀態而改_ 2 系統。當執行太陽能電力產生時，例如當太陽照耀時，由 太陽能電力產生所產生的電力係消耗於屋內，且過乘lj的電 力係供應至由電力公司所裝設的電力網414。另一方面， f) 在晚上或下雨的時候，當電力不足時，則電力係供應自電 力網4 1 4，且消耗於屋內。 第13圖中所描繪之住宅太陽能電力產生系統包含：太 陽能電池板400，其轉換陽光成爲電力（直流電力）：變 頻器404，其自直流轉換電力成爲交流；及其類似物。來 自變頻器404所輸出之交流電力係使用做爲用以操作各式 各樣類型之電氣裝置410的電力。 過剩的電力可透過電力網414而供應至屋外。也就是 ❹ 說，可使用此系統而販售該電力。直流開關402係設置以 選擇連接或斷開於該太陽能電池板400與該變頻器404之間 。交流開關408係設置以選擇連接或斷開於配電盤4〇6與連 接至該電力網414的變壓器412之間。 當施加本發明之半導體裝置至上述之變頻器時’可實 現高度可靠且不昂貴的太陽能電力產生系統。 在此實施例中所述之結構、方法、及其類似者可與其 他實施例的任一者適當地結合。 -61 - 201138106 [實例1] 在實例1中，將參照第14A及14B圖、第1 5A及1 5B圖、 以及1 6 A及1 6B圖來敘述透過二維裝置模擬器的使用之電晶 體的氧化物半導體膜的厚度及其通道寬度之計算結果，而 該電晶體具有對短通道效應之高的阻礙，及高開/關率。 注意的是，在此係使用由Silvaco，Inc.所發展之ATLAS做 爲裝置模擬器。 首先，將參照第1 A及1B圖來敘述被執行計算之電晶體 的結構。第一電極105及第二電極109係假定爲使用能與氧 化物半導體膜107歐姆接觸，且功函數係4.3 eV之材料（典 型地，鈦）所形成。氧化物半導體膜107係假定爲使用ln-Ga-Zn-O膜所形成，且電子親合力係4.3 eV。閘極絕緣膜 1 1 1係假定爲使用100奈米厚之Si〇2膜所形成。氧化物半導 體膜1〇7的厚度係L。該計算係透過第1 A圖中之W2被固定 爲1微米且贾！及L變化，而予以執行。 開/關率係藉由裝置模擬器而計算。1與W!間之致能具 有lxl 07的開/關率之操作的關係係由直線201所表示。致能 具有ΙχΙΟ7或更高的開/關率之操作的之區域係由影 線203所表示（請參閱第14A圖）。此外，計算其中Vds ( 源極-汲極電壓）係1 0V及0 · 1 V之情況中的臨限電壓之間的 差異（在下文中稱爲AVth)。當AVth係-0.5V時之L與 的關係係由直線211所表示。當么乂^係-IV時之1^與W,間的 關係係由虛線2 1 3所表示。當AVth係-2V時之1^與W,間的關 係係由虛線2 1 5所表示。進一步地，其中Δ Vth係低於或等 -62- 201138106 於-0.5V的區域係由影線21 7所表示，以及其中AVth係高於 -0.5V且低於或等於-IV的區域係由影線219所表示（請參 閱第14B圖）。 當L與間的關係係位在由第14A圖中的影線203所 表示的區域之中時，電晶體的開/關率可增加。進一步地 ，當L與1之間的關係係位在由第14B圖中的影線21 9所表 示的區域之中時，較佳地，當1^與W,之間的關係係位在由 f) 第1 4B圖中的影線2 1 7所表示的區域之中時，可增加電晶體 的開/關率且可抑制短通道效應。 其次，第15A圖及第16A圖各顯示當L係1微米，\¥,係 0.7微米，及第二電極109的寬度係0.5微米時之氧化物半導 體膜中的載子密度分佈。第15B圖及第16B圖各顯示當L係 1微米，\¥,係1.2微米，及第二電極109的寬度係1.0微米時 之氧化物半導體膜中的載子密度分佈。注意的是，第1SA 及15B圖各顯示在當VGS (閘極-源極電壓）係_2V時的截止 〇 狀態中之載子密度分佈，以及第16A及16B圖各顯示在當 VGS (閘極-源極電壓）係+2 V時的導通狀態中之載子密度 分佈。亦請注意的是，雖然作用成爲閘極電極之第三電極 1 1 3覆蓋第二電極1 09，而閘極絕緣膜1 1 1係介於其間，但 此係針對模擬之圖式的簡化，且並不具有在模擬結果之上 的影響。 在第15A圖中所描繪的電晶體中’具有低載子密度（1 xl(T6cm·3至lxl(T1QcnT3之載子密度）的區域散佈至氧化物 半導體膜107的中心；因此，當與第15B圖中所描繪的電晶 -63- 201138106 體相較時，可降低截止狀態中之截止狀態電流。在第1 6 A 及16B圖的各圖中，電子密度不僅在氧化物半導體膜1〇7的 表面處高，而且在其中心亦高；因此，所發現到的是，通 道形成區不僅形成於與閘極絕緣膜接觸之氧化物半導體膜 的表面處，而且形成於氧化物半導體膜的內部。依據上述 ，所發現到的是，實例1中所述的電晶體可具有高的導通 狀態電流。 [實例2] 在實例2中，將參照第1 7圖以及第1 8 A及1 8 B圖來敘述 氧化物半導體膜的載子密度。 首先，將參照第17圖來敘述使用於電容器電壓（CV) 測量之取樣的結構。 3 00奈米厚的鈦膜503係藉由濺鍍法而形成於玻璃基板 501上，且100奈米厚的氮化鈦膜5〇5係藉由濺鏟法而形成 於其上。 做爲在氮化鈦膜505之上的氧化物半導體膜507，2000 奈米厚的In-Ga-Zn-Ο膜係藉由灘鑛法而形成。此時之沈積 情形係如下：濺鍍氣體係具有30 seem之流動速率的Ar及 具有1 5 s c c m之流動速率的氧；靶極與基板之間的距離係 60毫米；直流（DC )電流係0.5千瓦；以及沈積溫度係室 溫。 其次，300奈米厚的氮氧化矽膜5 09係藉由CVD法而形 成，且3 00奈米厚的銀膜51 1係形成於其上。 -64- 201138106 接著，在該取樣上之CV測量的結果係顯示於第18A圖 中’且依據第18A圖中所示的測量結果之相對於電壓的C·2 之曲線係顯示於第1 8B圖中。注意的是，將弱反轉狀態中 之取樣的C_2曲線斜率代入至公式7，可藉以獲得載子密度 。注意的是，C_2之曲線係描繪爲第18B圖中的實線，以及 在弱反轉狀態中的C _2之曲線的斜率係描繪爲虛線。該斜 率係 1.96xl〇18C-2V“。
2 Λ η !d{ycf
dV (公式7) 注意的是，e表示基本電荷，表示氧化物半導體的 電介質常數，εο表示真空電容率，以及η表示載子密度。 依據公式7，所發現的是，在實例2中之氧化物半導體 膜的載子密度係6x1 01C)Cm·3。從上述可發現到實例2中所述 之氧化物半導體膜的載子密度係極低。 ϋ [實例3] 在實例3中，將參照第19Α及19Β圖、第20Α及20Β圖、 以及第21Α至21F圖來敘述使用ΤΕΜ分析之氧化物半導體膜 的分析結果，而該氧化物半導體膜接受藉由熱處理之脫水 或脫氫。 首先’將敘述取樣的製造方法。 氧化物半導體膜係藉由濺鍍法而形成於基板601上。 在實例3中，做爲該等基板601，各使用Eagle XG基板 (由Corning Incorporated所製造）。做爲該等氧化物半導 -65- 201138106 體膜之各者，In-Ga-Zn-O膜603係使用Ιη203 : Ga203 : ΖιιΟ= 1 : 1 : 1之金屬氧化物靶極而沈積。在此，該等實例 的其中一者係比較實例，稱爲樣品B。 接著，熱處理係使用電爐設備，而在氮氛圍中以650 °C來執行於其他取樣上，60分鐘。在熱處理後之氧化物半 導體膜係氧化物半導體膜605。此取樣係稱爲取樣A。 各個取樣的結晶狀態之橫剖面係使用高解析透視電子 顯微鏡（“H9000-NAR”：由 Hitachi, Ltd.所製造之 TEM) 而以3 00 kV之加速電壓來觀察，以檢查各個取樣的結晶狀 態。第19A及19B圖顯示取樣A的橫剖面相片，以及第20A 及2 0B圖顯示取樣B的橫剖面相片。注意的是，第1 9 A及 2〇A圖係低放大率相片（二百萬倍之放大率），以及第19B 及20B圖係高放大率相片（四百萬倍之放大率）。 連續的晶格影像係觀察於取樣A之橫剖面的表面部分 ，且顯示於第19A及19B圖之中，而該取樣A係在電爐中接 受65 0 °C之熱處理，60分鐘。特別地，在第19B圖之高放大 率相片中，清楚的晶格影像係觀察於藉由白色框所包圍的 區域中，而指出晶軸係一致取向之晶體的存在。依照上述 ，所發現的是，In-Ga-Zn-O膜的表面部分係透過電爐中60 分鐘之65〇°C的熱處理而結晶化，且包含晶體區。注意的 是，在除了表面部分之外的區域中，並未觀察到清楚連續 的晶格影像，而是觀察到其中微晶粒子到處存在於非晶區 之中的狀態。該等微晶係所謂奈米晶體，各具有大於或等 於2奈米且小於或等於4奈米之微粒尺寸。 -66- 201138106 另一方面，自第20A及20B圖（取樣B )的橫剖面相片 並未觀察到清楚的晶格影像於厚度方向中之任何區域中， 以致發現取樣B具有非晶氧化物半導體膜。 其次，第21A圖顯示在電爐中接受65CTC之60分鐘熱處 理的取樣A之氧化物半導體膜的表面部分之巨觀照相，以 及第21B至21F圖顯示晶體區之電子繞射圖案。指示其中晶 格影像對齊之方向的方向性箭頭1至5係描繪於表面部分的 0 巨觀照相中（第2 1 A圖），且所發現到的是，晶體係垂直 於膜的頂部表面而成長。顯示於第21B至21F圖中之電子繞 射圖案係分別觀察於箭頭1至5所指示的位置處，且c軸之 取向可被看到。由於此電子繞射圖案與已知晶格常數之間 的比較結果，呈現清楚的是，晶體結構係InGaZn04。 依據上述之分析結果，可發現到的是，接受電爐中60 分鐘之65 0 °C的熱處理之取樣的氧化物半導體膜表面部分 具有晶體區。 Ο 此申請案係根據2009年1 1月20日在曰本專利局所申請 之日本專利申請案序號2009-264991，該申請案的全部內 容係結合於本文以供參考之用。 【圖式簡單說明】 第1 A及1 B圖分別描繪電晶體的頂視圖及橫剖面視圖； 第2 A及2B圖描繪電晶體的橫剖面視圖； 第3圖描繪InGaZn04的晶體結構； 第4圖描繪其中使用氧化物半導體之垂直電晶體的縱 -67- 201138106 剖面視圖； 第5A及5B圖係沿著第4圖中之線A-A，所取得的橫剖面 中之能帶圖（示意圖）； 第6圖顯示真空能階與金屬的功函數（)之間的關 係，及真空能階與氧化物半導體的親合力（χ )之間的關 係； 第7圖係沿著第4圖中之線Β-Β’所取得的橫剖面中之能 帶圖； 第8Α及8Β圖分別顯示其中施加正電位（+VG )至閘極 (G1 )的狀態，及其中施加負電位（-VG )至該閘極（G1 )的狀態： 第9A及9B圖顯示空乏層之最大寬度及德拜長度的計算 結果； 第10A至10C圖描繪用以說明電晶體之製造方法的橫剖 面視圖； 第1 1 A及1 1 B圖描繪用以說明電晶體之製造方法的橫剖 面視圖； 第12圖描繪用以說明電晶體之製造方法的橫剖面視圖 ♦ 第13圖描繪太陽㈤電力產生系統之實例的圖式； 第14A及MB圖顯示藉由裝置模擬器之計算的結果； 第ISA及15B圖顯示藉由裝置模擬器之計算的結果； 第16A及16B圖顯示藉由裝置模擬器之計算的結果； 第1 7圖描繪用以解說CV測量的視圖； • 68 - 201138106 第18A及18B圖顯示CV測量的結果； 第19A及19B圖係氧化物半導體膜之橫剖面的TEM相片 i 第20A及20B圖係氧化物半導體膜之橫剖面的TEM相片 :以及 第21 A至21 F圖係氧化物半導體膜之橫剖面及其電子繞 射圖案的TEM相片。 〇 【主要元件符號說明】 101 ' 601 :基板 103 :絕緣膜 105、109、113：電極 107、151、151a、507、605:氧化物半導體膜 1 1 1 :閘極絕緣膜 1 1 7 :絕緣膜 〇 119、123 :接觸孔 1 2 5、1 2 9、1 3 1 :佈線 1 4 5 :電晶體 1 5 5 :非晶區 1 5 7 :晶體區 1 6 1 :粗體實線 163 :粗體虛線 1 6 5 :細體實線 1 6 7 :細體虛線 -69- 201138106 201、 211：直線 203、 217、 219 ：影線 2 1 3、2 1 5 :虛線 400 :太陽能電池板 4 0 2 :直流開關 404 :變頻器 406 :配電盤 4 0 8 :交流開關 4 1 0 :電氣裝置 41 2 :變壓器 414 :電力網 5 0 1 :玻璃基板 5 0 3 :鈦膜 5 05 :氮化鈦膜 5 09 :氮氧化砂膜 5 1 1 :銀膜

Claims (1)

  1. 201138106 七、申請專利範圍： 1. 一種電晶體，包含： 第一電極，係形成於基板之上； 氧化物半導體膜，其係形成與該第一電極接觸，且其 具有降低的氫濃度和大於3微米的厚度； 第二電極，係形成與該氧化物半導體膜接觸； 閘極絕緣膜，覆蓋該第一電極、該氧化物半導體膜、 0 及該第二電極；以及 第三電極’面向至少該氧化物半導體膜的側表面，而 該閘極絕緣膜係設置於其間。 2. —種電晶體，包含： 第一電極，係形成於基板之上； 氧化物半導體膜，其係形成與該第一電極接觸，且其 具有降低的氫濃度和大於3微米的厚度； 第二電極’係形成與該氧化物半導體膜接觸； 〇 閘極絕緣膜，覆蓋該第一電極、該氧化物半導體膜、 及該第二電極；以及 第三電極’面向至少該氧化物半導體膜的側表面，而 該閘極絕緣膜係設置於其間， 其中該氧化物半導體膜包含晶體區，該晶體區係在與該閘 極絕緣膜接觸的區域中。 3. —種電晶體，包含： 第一電極，係形成於基板之上； 氧化物半導體膜，其係形成與該第一電極接觸，且其 -71 - 201138106 具有降低的氫濃度和大於3微米的厚度； 第二電極，係形成與該氧化物半導體膜接觸； 閘極絕緣膜，覆蓋該第一電極、該氧化物半導體膜、 及該第二電極；以及 第三電極，面向至少該氧化物半導體膜的側表面，而 該閘極絕緣膜係設置於其間， 其中該氧化物半導體膜包含晶體區，該晶體區係在與該閘 極絕緣膜接觸的區域中，以及 其中該第一電極作用成爲源極電極及汲極電極的其中 一者， 其中該第二電極作用成爲該源極電極及該汲極電極的 其中另一者，且 其中該第三電極作用成爲閘極電極。 4.一種電晶體，包含： 第一電極，係形成於基板之上； 氧化物半導體膜，其係形成與該第一電極接觸，且其 具有降低的氫濃度和大於3微米的厚度； 第二電極，係形成與該氧化物半導體膜接觸； 閘極絕緣膜，覆蓋該第一電極、該氧化物半導體膜、 及該第二電極；以及 第三電極，面向至少該氧化物半導體膜的側表面，而 該閘極絕緣膜係設置於其間， 其中該氧化物半導體膜包含晶體區於與該閘極絕緣膜接觸 的區域中，其中該第一電極作用成爲源極電極及汲極電極 -72- 201138106 的其中一者， 其中該第二電極作用成爲該源極電極及該汲極電極的 其中另一者，以及 其中該第三電極作用成爲閘極電極。 5 如申請專利範圍第1項之電晶體，其中該第二電極 係與該氧化物半導體膜的整個頂部表面接觸。 6 _如申請專利範圍第2項之電晶體，其中該第二電極 0 係與該氧化物半導體膜的整個頂部表面接觸。 7. 如申請專利範圍第3項之電晶體，其中該第二電極 係與該氧化物半導體膜的整個頂部表面接觸。 8. 如申請專利範圍第4項之電晶體，其中該第二電極 係與該氧化物半導體膜的整個頂部表面接觸。 9 ·如申請專利範圍第1項之電晶體，其中該氧化物半 導體膜具有低於lxl014cm·3的載子密度。 1 0 .如申請專利範圍第2項之電晶體，其中該氧化物半 Q 導體膜具有低於lxl〇14cm·3的載子密度。 1 1 ·如申請專利範圍第3項之電晶體，其中該氧化物半 導體膜具有低於lxl014cm_3的載子密度。 1 2 ·如申請專利範圍第4項之電晶體，其中該氧化物半 導體膜具有低於1x10 14cnT3的載子密度。 1 3 ·如申請專利範圍第1項之電晶體，其中該氧化物半 導體膜具有低於lxl〇12crrT3的載子密度。 I4.如申請專利範圍第2項之電晶體，其中該氧化物半 導體膜具有低於lxl〇12cnT3的載子密度。 -73- 201138106 1 5 .如申請專利範圍第3項之電晶體，其中該氧化物半 導體膜具有低於lxl〇12cnT3的載子密度。 1 6 .如申請專利範圍第4項之電晶體，其中該氧化物半 導體膜具有低於lxl〇12Cm_3的載子密度。 1 7 .如申請專利範圍第1項之電晶體，其中通道係形成 於該半導體膜的整個區域之中。 1 8 .如申請專利範圍第2項之電晶體，其中通道係形成 於該半導體膜的整個區域之中。 1 9 .如申請專利範圍第3項之電晶體，其中通道係形成 於該半導體膜的整個區域之中。 2 0 .如申請專利範圍第4項之電晶體，其中通道係形成 於該半導體膜的整個區域之中。 -74-
TW099139772A 2009-11-20 2010-11-18 電晶體 TWI511290B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009264991 2009-11-20

Publications (2)

Publication Number Publication Date
TW201138106A true TW201138106A (en) 2011-11-01
TWI511290B TWI511290B (zh) 2015-12-01

Family

ID=44059524

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099139772A TWI511290B (zh) 2009-11-20 2010-11-18 電晶體

Country Status (5)

Country Link
US (1) US8637861B2 (zh)
JP (4) JP5671308B2 (zh)
KR (1) KR101800854B1 (zh)
TW (1) TWI511290B (zh)
WO (1) WO2011062041A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9831309B2 (en) 2015-02-11 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI613726B (zh) * 2013-08-02 2018-02-01 半導體能源研究所股份有限公司 氧化物半導體膜及半導體裝置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR101829309B1 (ko) * 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102822979B (zh) * 2010-03-26 2015-08-26 株式会社半导体能源研究所 半导体器件
KR101355858B1 (ko) 2010-07-16 2014-01-27 에스케이하이닉스 주식회사 수직형 트랜지스터의 매몰 비트라인 형성방법
TWI508294B (zh) 2010-08-19 2015-11-11 Semiconductor Energy Lab 半導體裝置
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2012121265A1 (en) 2011-03-10 2012-09-13 Semiconductor Energy Laboratory Co., Ltd. Memory device and method for manufacturing the same
US8686486B2 (en) 2011-03-31 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Memory device
JP2013042117A (ja) 2011-07-15 2013-02-28 Semiconductor Energy Lab Co Ltd 半導体装置
JP5825744B2 (ja) * 2011-09-15 2015-12-02 株式会社半導体エネルギー研究所 パワー絶縁ゲート型電界効果トランジスタ
KR101903565B1 (ko) 2011-10-13 2018-10-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9312257B2 (en) 2012-02-29 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
JP6100071B2 (ja) * 2012-04-30 2017-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN109065553A (zh) * 2012-11-08 2018-12-21 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法
JP5454727B1 (ja) * 2013-07-10 2014-03-26 日新電機株式会社 薄膜トランジスタの作製方法
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
JP6347704B2 (ja) 2013-09-18 2018-06-27 株式会社半導体エネルギー研究所 半導体装置
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
US9747962B2 (en) 2014-03-14 2017-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic component, and electronic device
KR102354008B1 (ko) * 2014-05-29 2022-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법 및 전자 기기
US20160005871A1 (en) * 2014-07-04 2016-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20160054702A (ko) * 2014-11-06 2016-05-17 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제작 방법 및 이를 구비한 액정 표시 패널
JP2016127190A (ja) * 2015-01-06 2016-07-11 株式会社ジャパンディスプレイ 表示装置
JP6436531B2 (ja) * 2015-01-30 2018-12-12 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US20160225915A1 (en) * 2015-01-30 2016-08-04 Cindy X. Qiu Metal oxynitride transistor devices
KR102526654B1 (ko) 2015-03-03 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 상기 산화물 반도체막을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
US9905700B2 (en) 2015-03-13 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or memory device and driving method thereof
US10741696B2 (en) 2016-09-27 2020-08-11 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US11043599B2 (en) 2017-03-14 2021-06-22 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
WO2019098296A1 (ja) * 2017-11-15 2019-05-23 株式会社Flosfia 半導体装置
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
KR20200088335A (ko) * 2017-11-28 2020-07-22 에이지씨 가부시키가이샤 반도체 화합물, 반도체 화합물의 층을 갖는 반도체 소자, 적층체 및 타깃
KR20210054019A (ko) * 2018-10-09 2021-05-12 마이크론 테크놀로지, 인크 수직 트랜지스터를 포함하는 디바이스 및 전자 시스템 및 관련 방법
US20230008902A1 (en) * 2021-07-08 2023-01-12 Taiwan Semiconductor Msnufacturing Company Limited Vertical transistors and methods for forming the same
US11839071B2 (en) * 2021-07-22 2023-12-05 Taiwan Semiconductor Manufacturing Company Limited Vertical access transistors and methods for forming the same
US11764304B2 (en) * 2021-07-28 2023-09-19 Powerchip Semiconductor Manufacturing Corporation Semiconductor device and method of manufacturing the same

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2546982B2 (ja) * 1983-07-01 1996-10-23 セイコー電子工業株式会社 薄膜トランジスタ
US5233207A (en) * 1990-06-25 1993-08-03 Nippon Steel Corporation MOS semiconductor device formed on insulator
JPH07297406A (ja) * 1994-04-21 1995-11-10 Tdk Corp 縦型薄膜半導体装置
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003110110A (ja) * 2001-09-28 2003-04-11 Ricoh Co Ltd 半導体装置及びその製造方法
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003209122A (ja) * 2002-01-16 2003-07-25 Seiko Epson Corp 有機半導体装置
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) * 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP2004055654A (ja) * 2002-07-17 2004-02-19 Pioneer Electronic Corp 有機半導体素子
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4141309B2 (ja) * 2003-04-15 2008-08-27 シャープ株式会社 半導体装置およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005167164A (ja) * 2003-12-05 2005-06-23 Mitsui Chemicals Inc トランジスタ及びその作製方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078483B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 Lcd 또는 유기 el 디스플레이의 스위칭 소자
JP2005294571A (ja) * 2004-03-31 2005-10-20 Sharp Corp 電界効果型トランジスタ
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP2006121029A (ja) * 2004-09-27 2006-05-11 Tokyo Institute Of Technology 固体電子装置
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) * 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4560505B2 (ja) * 2005-11-08 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4793679B2 (ja) * 2005-11-10 2011-10-12 富士電機株式会社 薄膜トランジスタ
CN101707212B (zh) * 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
JP2008270313A (ja) * 2007-04-17 2008-11-06 Matsushita Electric Ind Co Ltd 半導体記憶素子
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009130209A (ja) * 2007-11-26 2009-06-11 Fujifilm Corp 放射線撮像素子
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5190275B2 (ja) * 2008-01-09 2013-04-24 パナソニック株式会社 半導体メモリセル及びそれを用いた半導体メモリアレイ
JP5264197B2 (ja) * 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101547325B1 (ko) * 2008-10-27 2015-08-26 삼성전자주식회사 트랜지스터 및 이를 포함하는 반도체 소자
WO2011052411A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Transistor
CN102668095B (zh) 2009-10-30 2016-08-03 株式会社半导体能源研究所 晶体管
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI613726B (zh) * 2013-08-02 2018-02-01 半導體能源研究所股份有限公司 氧化物半導體膜及半導體裝置
US9831309B2 (en) 2015-02-11 2017-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
TWI511290B (zh) 2015-12-01
JP2011129898A (ja) 2011-06-30
KR20120092667A (ko) 2012-08-21
US8637861B2 (en) 2014-01-28
US20110121284A1 (en) 2011-05-26
JP5671308B2 (ja) 2015-02-18
KR101800854B1 (ko) 2017-11-23
JP6250748B2 (ja) 2017-12-20
JP2015097275A (ja) 2015-05-21
WO2011062041A1 (en) 2011-05-26
JP2016184767A (ja) 2016-10-20
JP5977328B2 (ja) 2016-08-24
JP2013062553A (ja) 2013-04-04

Similar Documents

Publication Publication Date Title
TWI511290B (zh) 電晶體
JP6145203B2 (ja) 半導体装置
TWI570815B (zh) 半導體裝置及其製造方法