TW201131669A - Manufacturing method for semiconductor device - Google Patents

Manufacturing method for semiconductor device Download PDF

Info

Publication number
TW201131669A
TW201131669A TW099142527A TW99142527A TW201131669A TW 201131669 A TW201131669 A TW 201131669A TW 099142527 A TW099142527 A TW 099142527A TW 99142527 A TW99142527 A TW 99142527A TW 201131669 A TW201131669 A TW 201131669A
Authority
TW
Taiwan
Prior art keywords
layer
resin composition
wiring circuit
wafer
circuit substrate
Prior art date
Application number
TW099142527A
Other languages
English (en)
Other versions
TWI512850B (zh
Inventor
Takashi Oda
Eiji Toyoda
Mitsuaki Fusumada
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201131669A publication Critical patent/TW201131669A/zh
Application granted granted Critical
Publication of TWI512850B publication Critical patent/TWI512850B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L79/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing nitrogen with or without oxygen or carbon only, not provided for in groups C08L61/00 - C08L77/00
    • C08L79/04—Polycondensates having nitrogen-containing heterocyclic rings in the main chain; Polyhydrazides; Polyamide acids or similar polyimide precursors
    • C08L79/08—Polyimides; Polyester-imides; Polyamide-imides; Polyamide acids or similar polyimide precursors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00—Technologies relating to chemical industry
    • Y02P20/50—Improvements relating to the production of bulk chemicals
    • Y02P20/582—Recycling of unreacted starting or intermediate materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

201131669 六、發明說明： 【發明所屬之技術領域】 本發明涉及-種製作具有如下 方法’在該結構中半導體 ;導體裝置的 且用樹脂進行密封。 τ展在佈線電路基板上並 【先前技術】 用各種半導體材料配置的半 稱為“元件，，等體疋件（在下文中也簡 半導體製備的有機E丨使用梦半導體製備的ic和使用有機 β % bL元件，往往葬+ 形成多元件矩陣缺接 9在晶片基板上重複地 (也稱為裸晶片基㈣割成單獨的半導雜晶片 在下面的說明中，复 ^ 板(切割前的狀態)被稱為“半：導體元件的晶圓基 片有時也簡稱為‘‘晶片，，。 曰，並且半導體晶 近年來’對於當佈線電路基板 的電極位置時將晶片連接( 卩刀十應於曰曰片 站古、w “ 擇（女表）到外部佈線電路基板（上） 例如H日日片接合）的使^增加 布線電路紐包括祕要與晶片―切賴封裝的電^ 反在其上女震有許多其他元件的普通電路基板、等等。 在將晶片和電路基板連接用於封裳時，具有接觸點的 柔性佈線電路基板（被稱為中介層）有時被插入其間 (JP-A-2000-349198， JP-A-2001-44589)。 諸如中介層的上述柔性佈線電路基板由於其柔性而 難以在諸如晶片安裝之類的製造步驟中操縱。 3 322576 201131669 因而，傳統的做法是：首先在金屬支撐基板上形成柔 性佈線電路基板以確保在處理期間有充足的剛性和改進的 可操縱性，然後在佈線電路基板上安裝晶片並且用樹脂覆 蓋並密封晶片，隨後去除金屬支撐基板，如在 JP_A-2000~349198、JP-A-2001-44589、美國專利公報 us 7202107 B2等等中揭露的。 安裝在佈線電路基板上且用樹脂密封的晶片在去除 金屬支撐基板之後用作獨立的半導體裝置，該獨立的半導 體裝置配備有用於連接的導體，與僅具有暴露的電極焊墊 的裸晶片相比該導體有助於連接到外部導體（外部電路等 等）以及安裝，並且該獨立的半導體裝置用樹脂來封裝。 通吊，用於皁獨的晶片的大量佈線電路基板共同地形 成一個具有大面積的片材以便大量（例如，約4〇到1〇〇)晶 片可以安裝在這些佈線電路基板上。 因此’在用樹脂密封晶片時，液態樹脂300被逐滴地 添加到安襄在具有大面積的佈線電路基板1〇〇上的大量晶 片200，如第6圖（a)所示，並且使用模製模具（包括上模 具400和下模具410)來按壓和加熱晶片以凝固（set)樹脂 並完成密封’如第6圖（b)所示。然後，其上具有大量用樹 脂整體密封的晶片的具有大面積的佈線電路基板1〇〇具有 被從其中去除的金屬支撐層11〇，並且被分割成單獨的半 導體裝置。 本發明人調查了如上面前述的在傳統柔性佈線電路 基板上安裝晶片、用樹脂密封晶片以及去除金屬支撐層的 4 322576 201131669 步驟’發現這些步驟涉及兩個複雜製程。 兩個複雜製程之一是在模製模具中凝固液態樹脂的 密封製程，如第6圖（&)和第6圖（b)所示。所用的樹脂的 液態形式使得在密封時其供應以及對其數量和品質的管理 憂得複雜，這些因素的變動可能造成模製品質變化。其他 問題包括樹脂供應系統的維護困難。 在用液態樹脂的密封製程中，逐滴添加的液態樹脂在 模具中被上下按壓和分佈時橫向地流動，以致較大的橫向 力有時作用於元件，這進而可能造成元件的位置移位的問 題，導致每個元件和佈線電路基板之間的連接被破壞。 兩個複雜製程的另一個是在樹脂密封後金屬支撐基 板的去除，其中不可避免地使用蝕刻來去除金屬支撐基 板’因為金屬支撐基板和佈線電路基板被形成為一體的積 層結構。傳統地，藉由蝕刻進行的這種對金屬支撐基板的 去除已被視為不成問題’因為它是一種常見的製程。然而， 該製程涉及複雜的步驟，包括抗姓劑提供、浸入触刻液、 抗蝕劑去除、清洗等等，導致製造成本的增加。不能重複 使用金屬支撐基板也是有問題的，因為金屬支撑基板消失 了。 本發明的目的是解決上述問題並且簡化整個製造製 私，從把晶片安裝在柔性佈線電路基板上到用樹脂密封晶 片以及獲得半導體裝置。 【發明内容】 本發明人勤奮地研九以達成上述目的，並且發現藉由 322576 5 201131669 以使得金屬支撐層可以被分離的方式在佈線電路基板上預 先提供金屬支撐層，即以使得佈線電路基板可以與金屬支 樓層分離的方式在金屬支撐層上預先形成佈線電路基板， 並且使用片狀（sheet-shaped)樹脂組合物而不是使用液態 樹脂來密封晶片，簡化了樹脂密封操作，並且接著可以藉 由簡單的剝離操作來達成去除金屬支撐層，導致整個製程 的顯著簡化。發明人基於這一發現進行了進一步的研究， 並且開發了本發明。 因此，本發明提供： (1)一種半導體裝置的製造方法，前述半導體裝置具 有半導體晶片被安裝在佈線電路基板上並且用樹脂進行密 封的結構’其中前述方法包括以下步驟： 以佈線電路基板能夠與金屬支撐層分離且連接導體 部分係位於前述佈線電路基板的上表面侧上的方式在前述 金屬支撐層上形成具有能夠連接到前述半導體晶片的電極 的則述連接導體部分的前述佈線電路基板， 連接則述佈線電路基板的前述連接導體部分和前述 半導體晶片的前述電極，以將前述半導體晶片安裝在前述 佈線電路基板上， 將由密封樹脂組合物製成的片狀樹脂組合物放置在 安裝於前述佈線電路基板上的前述半導體晶片上，並且加 熱片狀樹脂組合物以利用前述密封樹脂組合物密封前述半 導體晶片，以及 在密封後將前述金屬支撐層與前述佈線電路基板分 6 322576 201131669 離。 (2) 上面（1)中描述的製造方法，其中前述片狀樹脂組 合物是包含作為成分的環氧樹脂、酚醛樹脂、彈性體、無 機填充劑和固化促進劑的片狀環氧樹脂組合物。 (3) 上面（1)或（2)中描述的製造方法，其中在前述金 屬支撐層和前述佈線電路基板之間存在剝離層（release layer)，藉此前述佈線電路基板能夠與前述金屬支撐層分 離。 (4) 上面（3)中描述的方法，其中前述剝離層由聚醯亞 胺製成。 (5) 上面（3)中描述的方法，其中前述剝離層由從金 屬、金屬氧化物和無機氧化物中選擇的一種材料製成。 【實施方式】 首先，根據本發明的製造方法，在樹脂密封步驟中， 樹脂材料簡單地以片材的形式提供，在金屬支撐層去除步 驟中，以片材形式分離該層，以便整個製程被大幅簡化， 藉此減少製造成本。 具體而言，片狀樹脂組合物是固態片材，以便在該步 驟中處理密封樹脂組合物和將其饋送到模具中因為片材形 式而變得容易。該片材被提供有預定厚度，因而消除了在 模製設備中對樹脂進行稱重的需要。另外，片材中沒有氣 孔，能夠容易獲得無氣孔的模製產品。 而且，在用片狀樹脂組合物的樹脂密封中，片狀樹脂 組合物以一開始就均勻地覆蓋所有元件的方式被放置，以 7 322576 201131669 防止樹脂組合物的橫向流動，因而消除了晶片的橫向移位 的問題。 在金屬支撐層去除步驟中，只是藉由剝離其實是金屬 箔的形式的層便能達成去除金屬支撐層，並且所分離出的 金屬支撐層可重複使用，藉此減少製造成本。 在下文中，參照具體實例描述本發明的製造方法。本 文所用的指示向上或向下的用語，諸如“上表面（face)” 和“下表面”，僅僅用來說明各層的位置關係，而非說明 為限制佈線電路層或半導體裝置的實際垂直位置。 第1圖示意地表示如何經過各個步驟形成產品以說明 本發明的製造方法，其中佈線電路基板2具有積層結構， 該積層結構在其上表面側上具有可以連接到半導體晶片3 的電極的連接導體部分，且在其中提供導體層。下面參照 第2圖描述該結構的細節。 在製造方法中，首先以使得佈線電路基板2可以與金 屬支撐層1分離的方式在該支撐層上形成該基板。在第1 圖所示的實例中，插入剝離層5以製成其中可以分離基板 的積層結構（lamination)。該剝離層在下文中描述。 隨後，如第1圖（a)所示，佈線電路基板2的連接導 體部分和半導體晶片3的電極（未圖示）被連接，並且半導 體晶片被安裝在佈線電路基板上。 隨後，如第1圖（b)所示，在安裝在佈線電路基板上 的半導體晶片上放置和加熱由密封樹脂組合物製成的片狀 樹脂組合物T(並按照需要加壓），由此半導體晶片被作為 8 322576 201131669 片狀樹脂組合物τ的材料的密封樹脂組合物t密封，如第 1圖（c)所示。 在密封後，使金屬支撐層1與佈線電路基板2分離， 如第1圖（d)所示。在這個操作中，在第1圖的實施例中， 金屬支撐層1和剝離層5在片狀狀態下一起與佈線電路基 板2分離。 如在本發明的效果中所描述的，這些操作大幅簡化了 晶片安裝後的樹脂密封步驟和金屬支撐層分離步驟，藉此 減少了製造成本。 在第1圖所示的本發明的製造方法的較佳實施例中， 以使得可以在其上安裝大量晶片的方式預先製備佈線電路 基板，這些晶片一起用片狀樹脂組合物T進行覆蓋並且用 樹脂組合物t進行密封，並且分離金屬支撐層1，其後在（下 文描述的）下表面暴露的導體部分中形成凸點（包括焊球） 4，如第1圖（e)所示，並且把基板分割成單獨的半導體裝 置S，如第1圖（f)所示。， 在第1圖所示的實例中，為說明起見顯示三個晶片。 然而，在實際的製造製程中，可以共同安裝在佈線電路基 板之一上的晶片數量大約為40到100,其較佳地以矩陣圖 案佈置以有助於切割製程。 佈線電路基板2具有連接導體部分21，其可以連接到 半導體晶片3的電極31以用於連接，如第2圖（a)中的放 大截面圖所示。在第2圖的情況下，連接導體部分21暴露 於上表面（與在金屬支撐層1側的表面相對的表面）以允許 9 322576 201131669 半導體晶片3的電極31被直接連接（即，達成裸晶片安裝）。 在實際的製造製程中，連接導體21所暴露的表面還 可以用剝離襯裏進行覆蓋，該剝離襯裏可以在連接到半導 體晶片之前就被去除。 在第2圖（a)中，連接導體部分21、電極31等等被示 為好像它們比實際狀態更突出，以便清楚地指示它們的位 置。為說明起見，一個晶片被顯示成具有兩個電極；然而， 實際上’電極的數量根據晶片尺寸和集成度而差別很大（幾 個到幾萬個電極等等），並且晶片的電極表面上的電極排列 圖案也差別很大。 晶片的電極在一些情況下是平板金屬導體墊，並且在 其他情況下具有在其上形成的金柱凸點、凸點下金屬（UBM) 專專。UBM由藉由無電錢（eiectr〇iess piating)形成的 Ni/Au層（Ni在底塗層側；下面的情況也是如此，即首先指 示積層結構的底塗層側）、藉由濺射形成的Ti/Cu層、 Ti/W/Cu層和Ti/Ni/Cu層、等等來例證。 在第2圖中’提供放大圖來說明如何把一個晶片安裝 在佈線電路基板2上。然而如上面前述的，佈線電路基板 可以允許在其上安裝許多晶片，或者實際上可以是陣列， 或者可以被分割成單獨的半導體裝置。 隨後’如第1圖（a)或第2圖（1))所示，半導體晶片3 被安裝在形成在金屬支撐層1上的佈線電路基板2上（安裝 步驟）。在這個安裝步驟中，佈線電路基板2的連接導體部 分21和晶片3的電極31被連接。 322576 10 201131669 吟在第2圖（b)中’在安裝後連接導體部分21和電極31 的突出部被省略。在實際步驟中，半導體晶片3和佈線電 路基板2藉由加壓而達到無縫緊密接觸地接合。 本發明中的半導體裝置可以是具有元件結構的任何 裝置，忒疋件結構可以安裝在佈線電路基板上並且與其連 接^實例包括傳統已知的元件，諸如像單個發光元件這樣 的簡單結構的元件、包括其組件的陣列、有機半導體元件、 |C、其中整合各種操作電路的處理器、存儲器、光電傳感 器和圖像傳感n、以及多晶片模塊、MEMs(微機電系統；其 中機器部件、傳感器、致動器、電子電路等等整合在基板 上的裝置）等等。 、…用於在其上形成半導體元件的晶片基板可以是用於 半導體70件的任何基板，例如包括諸如石夕的半導體晶體基 板、以及絕緣晶體基板、玻璃基板、有機化合物的基板等 等° k些基板中’最通用的基板是♦晶體基板（珍晶片）。 半導體兀件可以在半導體晶片的階段中在其中形成再 佈線層，並且可以形成穿透元件基板的通路孔（導電路徑）， 胃t ### _晶片電極側相對的表面（元件基板的背表 面）。 佈線電路基板可以用作中介層或再佈線層，當半導體 晶片安裝到其上時該中介層或再佈線層把連接傳達 (mediate)到外部導體。 在其中在元件基板中存在通路孔（導電路徑）並且半 導體阳片的電極與背表面侧可連通（__丨⑶ble)的結構 322576 201131669 的情况下，如上文前述的，佈線電路基板的連接導體可以 連接到通路孔的^子。在這種情況下，佈線電路基板可以 用來在晶片的元件侧上連接晶片電極和通路孔，並且佈線 電路基板可以層疊在晶片的背表面側和元件側兩者上。 晶片電極和佈線電路基板的連接導體部分之間的連 接可以是藉由線接合來達成的’較佳為晶片電極直接接合 到連接導體部分的安裝模式，諸如倒裝晶片安裝。 在倒裝晶片安裝的情況下，可以使用眾所皆知的接合 方法；實例包括金-金接合、金柱凸點_焊料接合、焊料凸 點接合、使用銀膠的接合、以及使用ACF(各向異性導電膜） 或NCF(非導電膜）的接合。為了滿足精細間距的需要，適 合使用金柱凸點-焊料接合。如果在晶片和佈線電路基板之 間由於凸點高度等等而產生間隙，則可以填充底層填充材 料等等。 ' 如上刖述，佈線電路基板所處的模式較佳為對應於單 獨的晶片的所需數量的佈線電路基板被依次排列在一個平 面上以共同形成具有大面積的佈線電路基板（簡單片材、從 卷狀物卷出的帶、等等）藉此允許在其上安裝多個晶片，且 準備切割’因為這適合於大量生產。為了提高封裝密度， 晶片較佳被層疊成多層的模式。佈線電路基板可以在其上 安裝多個晶片以構成一個半導體裝置。 儘管佈線電路基板的内部結構和導體連接結構未被 特別限制，但是有用的基本結構係如第2圖（a)所示，用於 連接到晶片的電極的連接導體21存在於絕緣層的一個表 322576 12 201131669 面上，用於外部連接到外部導體（半導體裝置將要安裝在其 上的外部電路的焊墊（pad)，等等）的導體部分存在於另一 個表面上，並且這些導體經由在絕緣層中提供的導體層而 相互連接。 除了這種代表性結構之外，其他例子包括其中特定連 接導體21a和21b被相互連接的結構（第3圖（a))、其中一 個連接導體連接到用於外部連接的多個導體部分的結構 (未顯示）、其中特定連接導體21a和21b被相互連接在該 層中但不連接到在佈線電路層的下表面上的用於外部連接 的導體的結構（第3圖（b))等等；連接結構的圖案可以根據 用途而自由地改變和組合。 佈線電路基板中的佈線（在該層中橫向延伸的導體層） 可以是如第2、3圖和第4圖（a)所示的單層結構或者是如 第4圖（b)所示的多層結構。 第4圖更詳細地顯示佈線電路層的内部結構的例子的 示意圖。 在第4圖（a)所示的實例中，具有特定連接圖案的導 體層23存在於絕緣層20中，其中從導體層23延伸到元件 側的導電路徑25的末端（金屬柱）24構成連接導體部分21， 而從導體層23相反延伸到金屬支撐基板侧的導電路徑25 的末端（金屬柱）25構成用於外部連接22的導體。在這個 實例中，金屬膜存在於每個導電路徑的末端上以獲得更佳 的電連接和增強的耐腐蝕性。 在第4圖（b)所示的實例中，在元件側的導體層26和 13 322576 201131669 在金屬支撐基板側的導體層27在處於垂直分成兩階的狀 態下設置在絕緣層20中◊在元件側的導體層26嵌入在絕 緣層（在該例中用黏合層20b覆蓋）中。在這個實例中，在 金屬支撐基板側的導體層27被設置成與剝離層5直接接 觸。照此，導電層26和27經由提供在其間的指定位置中 的導電路徑28而被相互連接。在黏合層20b的上表面上， 在指定位置中存在開口，在該開口中導體層26被暴露；在 開口中的所暴露部分充當用於連接到元件的連接導體21。 在這個實例中’在金屬支撐基板侧上的導體層27的下表面 整個被暴露於絕緣層的下表面；在金屬支撐基板1的下表 面上的指定位置中存在開口（通孔h)，剝離層5已被去除 以暴露導體層27的下表面，並且在開口中的所暴露部分充 當用於外部連接22的導體部分。在每個開口中的所暴露部 为可以僅暴露導體層，然而在這個貫例中，在每個所暴露 部分的表面上存在用於獲得更佳的電連接和增強的耐腐餘 性的金屬膜。 上述金屬膜較佳地藉由電鍍來形成。用於該金屬膜的 有用材料包括諸如銅、金、銀、鉑、錯、錫、錄、銘、鋼、 铑、鉻、鎢和釕的純金屬、以及由其中的兩種或更多種製 成的合金、等等。較佳的材料包括金、錫、鎳等等。金屬 膜的較佳模式包括Ni作為底層和Au作為頂層的雙層結構 等等。 g 13 如第4圖（a)和第4圖（b)所示，在對應於用於外部連 接22的導體的位置在金屬支撐層中提供開口（通孔h)，由 322576 14 201131669 此允許用於外部連接22的導體的末端從絕緣層20a的下表 面突出。 佈線電路層的絕緣層20可以是由相同聚合物製成的 單層，並且也可以是具有在金屬支撐基板側上的基底絕緣 層20a和用於黏合到元件的黏合層20b的積層結構，如第 4圖（a)和第4圖（b)所示。假設元件的電極和佈線電路基 板的連接導體部分在其接合後形成一體而具有足夠的機械 強度，則可以省略黏合層，並且絕緣層20可以是沒有黏合 性的眾所皆知的絕緣層。 基底絕緣層的材料的實例包括但不限於眾所皆知的 合成樹脂，諸如聚醯亞胺樹脂、丙烯酸樹脂、聚醚腈樹脂 (polyether nitrile resin)、聚醚颯樹脂（polyether sulfone resin)、環氧樹脂、聚對苯二甲酸乙二醇酯樹脂 (polyethylene terephthalate resin)、聚萘二曱酸乙二 醇酯樹脂（polyethylene naphthalate resin)和聚氯乙稀 樹脂（polyvinyl chloride resin)、以及這些樹脂與合成 纖維布、玻璃布、無紡玻璃織物、諸如Ti〇2、Si〇2、Zr〇2、 礦物和泥土的微顆粒的合成物、等等。具體而言，較佳係 聚醯亞胺樹脂、環氧樹脂、和玻璃布-環氧樹脂，因為在分 離金屬支撐層後獲得了具有較高機械強度和較好電特性刀 (絕緣特性等等）的較薄柔性絕緣層。 基底絕緣層的厚度較佳為3到50# m。 黏合層的較佳材料包括但不限於諸如聚砜、聚醚磾、 聚海因（polyhydantoin)、聚醚醯亞胺、聚酯、聚醯亞胺矽 322576 15 201131669 氧烧（polyimide siloxane)和>5夕氧烧改性聚醯胺醢亞胺 (siloxane-modified polyamide imide)的熱塑樹月曰 環氧樹脂、丙烯酸樹脂、矽樹脂、聚醯亞胺樹脂等等’ & 些可以被混合地使用。 有用的環氧樹脂包括但不限於與熱塑樹脂、橡膠捧 性體等混合的環氧樹脂、二氧化矽雜化物（silica hybrids)、奈米顆粒散佈的環氧樹脂等等。 有用的丙烯酸樹脂的實例包括但不限於環氧丙拂酸 酯、聚氨酯丙烯酸酯（urethane acrylate)、有機矽兩婦酸 酯（silicone acrylate)等等。 黏合層的厚度較佳為1到l〇〇#m。 可以藉由用於製作電路基板或中介層的傳統已知方 法（諸如半加成法（sem i -add i t i ve method)和減成法 (subtractive roeth〇d))來達成形成在金屬支撐層上的佈 線電路基板。 藉由在金屬支撑層上形成佈線電路基板，提高製作製 程期間的尺寸穩定性，並且改善薄佈線電路基板的可操縱 性。 當藉由半添加法在佈線電路基板中形成導體層和導電 路徑時，較佳的是藉由預先激射來形成種子膜（金屬薄臈）， 以允許金屬材料良好地沈積在該部分的壁表面上藉此成為 導體層和導電路徑。用於這種種子膜的有用材料的實例包 括諸如銅、金m、錫、mm 鶴和釘的純金屬、以及由其中的兩種或更多種製成的合 322576 16 201131669 金、等等。 用於第4圖所示的導體層23、26和27和（一個或多 個）導電路徑24、25和28的材料的實例包括從銅、金、銀、 i白、錯、錫、鎳、銘、銦、姥、鉻、鎢和釕等等中選擇的 純金屬、以及包括其中的一種或多種的合金（例如，焊料、 鎳-錫、金-鈷等等）。具體地，較佳地使用容許電鍍或無電 鍍的金屬。銅由於其容易形成導體層電路圖案和電特性的 優點，因而是較佳的。 導體層23的厚度可以視情況在1到50/zm的範圍内 選擇但不限於此。（一個或多個）導電路徑24和25較佳地 為圓柱體形狀，其直徑為5到500 /zm，較佳地是5到300 #111° 用於金屬支撐層的較佳材料包括但不限於銅、主要基 於銅的銅合金、鎳、主要基於鎳的鎳合金、主要基於鎳和 鐵的合金、不銹鋼（SUS304、SUS403)等等。 為了最小化與半導體晶片的線性膨脹係數的差別，較 佳地使用主要基於鎳和鐵的合金（例如，42合金）。 金屬支撐層的厚度根據材料的剛性而可變，並且較佳 為大約10 μ m到200 μ m，更佳為大約20 // m到80 μ m。 當金屬支撐層的厚度小於10//m時，很可能在金屬支 撐層中發生皺折和起皺，這進而減小滾壓製程（roll process)中的可操縱性。當金屬支撐層的厚度超過200/zm 時，纏繞直徑由於其剛性而增加，這進而妨礙滾壓製程中 的操縱並且還干擾藉由蝕刻的處理。 17 322576 201131669 為了便於金屬支撐層和佈線電路基板更順利地分離， 其間存在剝離層的結構是較佳的。較佳的是：以使得剝離 層容易地從佈線電路基板被剝離且不大可能從金屬支撐層 被剝離的方式形成該剝離層，以及該剝離層可連同金屬支 撐層一起從佈線電路基板去除。 用於剝離層的有用材料包括有機物質（矽樹脂、聚醯 亞胺等等）和無機物質（金屬、金屬氧化物、無機氧化物等 等）。無機物質以銀、鈦、鎢、鎳、二氧化矽等為例。 考慮到製作佈線電路基板的步驟以及在佈線電路基 板上的晶片安裝期間的高熱狀況，聚醯亞胺和前述的無機 物質的表現更好，因為矽樹脂可能變質。 當剝離層被形成為聚醯亞胺層時，其厚度較佳為0. 1 到10 ym，更佳為0. 1到5//m以防止整個佈線電路基板彎 曲。 當剝離層由前述無機物質之一製成時，其厚度較佳為 1到100 nm，更佳為1到50 nm以防止整個佈線電路基板 彎曲。 當剝離層是聚醯亞胺層時，形成該層的有用方法包括 溶液塗布、電沈積或化學汽相沈積（CVD)、層疊獨立形成的 聚醯亞胺膜、等等。當剝離層由諸如金屬、金屬氧化物或 無機氧化物之類的無機物質製成時，形成該層的有用方法 包括電鍍、真空蒸發、濺射等等。 構成片狀樹脂組合物的用於密封的樹脂組合物可以 是能夠用來密封晶片的任何一種樹脂組合物。較佳的組合 18 322576 201131669 物例如是包含以下成分A到E的環氧樹脂組合物，並 可以在被製備成片材後被使用。 '且其 成分A :環氧樹脂 成分B :紛瞎樹脂 成分C :彈性體 成分D :無機填充劑 成分E :固化促進劑 用於成分Λ的有用環氧樹脂包括但不限於例如各 氧樹脂，諸如雙環戊二烯型環氧樹脂、甲酚清漆型環氣， 脂（cresol novolak type epoxy resin)、酚醛清漆型學& 樹脂（phenol novolak type epoxy resin)、雙酚 A 型^， 樹脂、雙酚F型環氧樹脂、聯苯型環氧樹脂和三羥苯 烷（11· i s-hydroxypheny 1 methane)型環氧樹脂。這些環^樹 脂可以被單獨地使用或者被組合兩種或更多種使用。從固 化之刖的柔軟性和遵循不平坦表面的能力角度來看，液態 雙酚A型環氧樹脂尤其是首選。 就匕們與用於成分A的環氧樹脂反應而言，用於成分 B的有用盼酸·樹脂包括但不限於例如雙環戊二烯型酴盤樹 脂、酚醛清漆樹脂、甲酚清漆樹脂、苯酚芳烷基樹脂等等。 這些環氧樹脂可以被單獨地使用或者被組合兩種或更多種 使用。所用的酚醛樹脂較佳地是一種具有到250的羥基 當量和50到110°C的軟化點的酚醛樹脂，其中由於其高固 化反應性而更佳為紛酸清漆樹脂。 成分A環氧樹脂與成分b酚醛樹脂的混合比通常偏好 19 322576 201131669 為使得％氧樹脂（成分A)中每環氧基當量，酚醛樹脂（成分 B)中的羥基總量為〇.7到1.5當量，更佳為〇.9到12當 量。 用於連同成分A和B —起使用的成分c的彈性體給環 氧樹脂組合物賦予柔軟性和靈活性。其結構不受限制，只 要展現這種作用即可。這種彈性體的實例包括例如為各種 丙烯酸共聚物（諸如聚丙烯酸酯）的橡膠聚合物、以及由丁 二烯橡膠、丁苯橡膠（SBR)、乙烯-醋酸乙烯酯共聚物（EVA)、 異戊二烯橡膠（iS0prene rubber)、丙烯腈橡膠等等製成的 聚合物。這些聚合物可以被單獨地使用或者被組合兩種或 更多種使用。 關於成分（：賴_含量比，彳辑予錄性和靈活性 角度來看較佳的是把該含量比設定在環氧樹脂組合物中的 總有機成分含量中的總有機成分含量中的3至7〇%(按重 量計）的範圍中，較佳地在5至30%(按重量計）。 如果成分C彈性體的含量比小於下限，則難以賦予期 望的柔軟性和靈活性，並且彈性體作為用於晶片密封的片 狀樹脂組合物的操縱可加工性會降低。相反，如果含量比 超過上限，則後固化彈性模量降低，並且模製產品=度 容易不足。 用於連同成分A到C-起使用的成分〇的有用無機填 充劑包括但不限於各種傳統已知的填充劑，諸如石英玻璃 粉、滑石粉、梦石粉（熔融碎石粉、結晶♦石粉等等）、氣 化紹粉、氮化！呂和氮化石夕粉。這些填充劑可以被單獨地使 322576 20 201131669 用或者被組合兩種或更多種佬 膨脹係數角度來看尤其偏㈣石粉化產品的線性 因為其有高填充屬性和高流動性:佳為炼融石夕石粉， 融石夕石粉㈣㈣（dlsru_) 包括球觀 來看較㈣是制物熔贱動性角度 具有0.2到3Mm的平均 較佳地使用 述平均顆粒直徑更佳地在Q 5到^球祕_石粉，前 成分D無機填充劑的含:的範圍中。 樹脂組合物的6G至95% 較麵被設定在整個環氣 重量計）的範圍中。 里汁）尤其是75至90%(按 就匕們能夠促進前述環轰 (成分_固化反應而言^曰（成分A)和轉樹脂 的成分E的有用固化促進劑括冋成分八❹一起使用 固化促進劑。可以使用 括但不限於各種傳統已知的 固化促進劑、基於胺的固化促^促進=，諸如基於碟的 進劑，且偏好基於t坐 進劑以及基於咪唾的固化促 得極好可固化性的_片_，進劑’因為其能夠達成獲 組合物時，從可力讀^ 合物。在使W狀樹腊 該组" f和品質穩定性的角度來看較佳的是 有=:長_存在常溫下。較佳地，用於成分心 二經Ψ*特性的有㈣化促進劑包括例如2—笨基-4, 5- 土 咪唑（2-pheny卜4,5〜dih ， I町daz〇〗e)等等。 脂組合物：:：二固化促進劑的含量比被設定在環氧樹 〜1的0. 1至5%(按重量計），更佳地是〇 3至3 322576 201131669 %(按重量計），特別偏好〇 5至2%(按重量計）的範圍中。 在本發明中，環氧樹脂組合物除了按需 =外還可以視需要與其他添加劑(諸如阻燃:： 和其他顏料）進行混合。 、 阻燃劑的實例包括有機碟化合物、氧化錄、金 化1响氫氧化㈤料。這射二 早獨也使用或者被組合兩種或更多種使用。 作為在本發明巾使㈣触錄職以物 氧樹脂組合物可以例如被如下面描述的那樣進行製作。衣 首先’藉由確保成分的均勻分散和混合的任何方法來 混合各個成分以製備環氧樹脂組合物。 隨後’這減分被轉在溶劑科+ ( 並且藉由清漆塗布來製備膜。或者，各種成分; 正使用捏合機料來製備脂時被捏合 被擠成片狀形式以獲得膜。尤其適合使用清漆㈣^以 因為其能夠達成容易地獲得均句厚度的片材。 下面描述藉由清漆塗布方法製備片狀環 劑中丄清漆，===機溶 板上並且被乾燦’然後用諸如衆臨膜:::如聚酿膜的基 所得到的片狀環氡樹鳴級合物'、、並見卷起 有祕劍的遷擇無特味限制，可 的有微溶劍，也括例如了網、丙輯、=種傳洗已知 一軋C%、二乙基甲 322576 22 201131669 酮、曱苯、乙酸乙酯等等。α 用或者被組合兩種或更多這些有機溶劑可以被單獨地使 通常較佳地在30至種使用。有機溶劑中的成分濃度 在擦乾有機溶劑後# ^量計）的範圍中。 殊限制，但是從厚度岣 狀環氧樹脂組合物的厚度無特 較佳的是厚度被設定在性和殘餘溶劑量的角度來看通常 如果在晶片密封和模製以到100以m’更佳地在20到70 #. 則由此獲得的片狀環氧及其他情況下需要大量的樹脂， 獲得期望的厚度。因/脂組合物可以用於積層結構中以 層結構，或者可以被環氧樹脂組合物可以用於單 在實際晶片密封来驟t括兩層或更多層的積層結構。 的厚度根據W大小的隸環氧樹脂組合物 小、其此！· ΛΑ a U 取置在模具中的佈線電路基板的大 等而變化度、覆蓋晶片的樹脂層的厚度等 寸叫燹化，在也、封普通 1ππη 曰月中有用的厚度大致約為200到 麵_，尤其是400到8〇〇_。 片狀環氧樹脂組合物沾 、'田痄r阁1 口物的熱固化通常在120到19(TC的 /皿度畢巳圍、I到6〇分鐘沾丄 力執" 的力°熱時間和0. 1到10 MPa的壓 同樣在由另一 組合物的情況下， 熱時間和壓力。 密封樹脂組合物製成的 片狀環氧樹脂 可以採用適合於該材料的加熱溫度、加 舰^管ι夠提供晶片密封後封裝的外部尺寸的用於片 用於^任何模具（仏）都是可接受的，但是—般可以使用 用於£縮模製的現有模具等等。 23 322576 201131669 安裝了晶片的基板被放置在模製模具中，戸— 脂組合物被放置在晶片上，並且在其中玫 A且衣氣樹 被減壓，其後在前述條件下執行按壓和楔=有模>、的腔室 假設佈線電路基板具有大面積，二 —八w 叙定藉由切割等耸、备 ^rry刀割，且在其上規則地排列多個晶片， 寻4進 則剝離步驟之後可以進行分割步驟 如第1圖所不’ 置。 度生單獨的半導體裝 外部連接導體部分被包括在佈線 在分離金屬支撐層後就被暴露出來。土 、下表面中， 的表面可以被加工以設置凸點或焊’、卜連接導體。「分 實例 飞粹球，如第1圖（e)所示。 實例更詳細且更具體 在下文中藉由實際製作的以下 地描述本發明的製造方法。 實例1 在該例中，如第5圖所示，扃 ,^ , 仕不銹鋼（SUS304)的金屬 支撐層1上形成鈦的剝離層5,用作半導體晶片的再佈線 層的佈線電路基板2〇形成在其上並且連接到晶片 ，並且使 用片狀環氧樹脂組合物來密封晶片。 佈線電路基板在其上表面上具有以重複圖案排列的 相同形狀的安裝區域以允許半導體晶片被安裝成（4><11)矩 陣的排列。 每個半導體晶片具有每邊長為 10 mm的方形外周，其 包括240個電極焊墊，每個焊墊是圓形的丘直徑為8〇#m， 其中在每個焊墊上形成直徑60//m的金凸點。 24 322576 201131669 [剝離層的形成] 如第5圖（a)所示，100 nm厚的鈦剝離層藉由鈦（Ti) 靶濺射而形成在用25# m厚的SUS304箔製備的金屬支撐層 1的整個表面上。 [基底絕緣層的形成和用於接觸點的金屬膜的形成] 如第5圖（b)所示’使用（藉由3, 4,，3, 4,-聯苯四羧酸 一肝（3, 4’，3, 4，-biphenyltetracarboxylic dianhydride)、4, 4,-二氨基二苯喊 (4,4，-diaminodiphenyl ether)和對苯二胺 (para-phenylenediamine)的反應而製備的並且包含光敏 劑的）光敏聚醯胺酸來形成聚醯亞胺層（基底絕緣層）2〇a。 在要形成用於外部連接的導體部分的位置製作開口 hl。剝 離層5暴露於開口的底部。基底絕緣層的厚度為1〇vm， 该開口的形狀為圓形且直徑為100" m。 金層212(0.5//m厚）和鎳層211(2em厚）藉由電鍍而 依序形成在暴露於開口 hl中的剝離層5的表面上。因而， 在去除金屬支撐層以及剝離層之後，允許金層212暴露於 外部。 [種子膜、下導電路徑和導體層的形成] 如第5圖（c)所示，用鉻然後用銅執行濺射以形成種 子膜23a(絡層厚度50 nm、銅層厚度1〇〇 nm)，並且藉由 電解銅鍍來形成具有特定佈線圖案的1G μ m厚的導體層23 和導電路控25。隨後，去除其中沒有導體層23的種子膜 的部分。 25 322576 201131669 如第5圖⑷所示’導體層23的上表面覆蓋有電鍛抗 蝕劑rl(除了其中要形成導電路徑的部分之外），並且金屬 支標層1的下表面全部覆蓋有抗㈣丨r2;藉由電錢錫錯來 形成具有直徑80/im和高度15/zm的導電路徑24。這個導 電路徑的上端用作連接到半導體晶片的電極的端子。 [黏合層的形成] 如第5圖（e)所示，去除電鍍抗蝕劑rl和r2，主要基 於環氧樹脂和聚醯亞胺的黏合層2〇b以使得暴露的導體^ 23和導電路徑24被嵌入的方式形成，並且以使得作為端曰 子部分的導電路徑24的上端表面暴露於黏合層的上表面 的方式使用驗性溶液來蝕刻黏合層。 [安裝步驟] 口晶片被安裝在由此獲得的佈線電路基板的所有安裝 區域上（其中金屬支撐層以使得其可以被分離的方式被提 供如第1圖（a)所示。 在3 Pa的真空度、3〇(rc的溫度、15 g/凸點的壓力 下使用（由EV Group japan κ·Κ.製造的）對準器和接合設 備來對準和安農晶片，此後黏合層在180t下熟成2小時。 [片狀％氧樹脂組合物的形成] 如下面所描述的方式形成在該例中使用的片狀環氧 樹脂組合物。 先以下成分以如下指示的比例進行混合以產生片 材塗布清漆。 環氧樹脂：雙酚A型環氧樹脂（由Japan Epoxy Resins 26 322576 201131669 股份有限公司生產的EP0N825)，8. 2份（按重量計） 盼藤樹脂：線型紛酸清漆樹脂（novolak type phenol resin)(由Showa Highpolymer股份有限公司生產的 ND-564)，5. 0份（按重量計） 丙烯酸樹脂：丙稀酸聚合物（由Nagase ChemteX公司 生產的TEISAN RESIN SG-P3)，1. 5份（按重量計） 固化促進劑：2-苯基-4, 5-二羥曱基-咪唑（Shikoku Chemicals公司的2PHZ-PW)，0. 2份（按重量計） 石夕石粉：具有5. 5 β m的平均顆粒直徑的球形熔融石夕 石粉（由 Denki Kagaku Kogyo K.K.生產的 FB-7SDC)，64. 3 伤（按重里计）’具有〇. 5 /z m的平均顆粒直徑的球形炼融石夕 石粉（由Admatechs股份有限公司生產的s〇-25R)，2〇份（按 重量計） 碳黑：由 Mitsubishi Chemical 公司生產的#2〇，〇 8 份（按重量計） ^ 有機溶劑：丁酮，100份（按重量計）。 用於晶片密封的片狀環氧樹脂組合物具有6〇〇#m的 厚度。在這個實例中，藉由使用滾壓機（r〇11 lamina^〇 依序層疊接合厚度為50//m的12個膜以具有6〇〇“m的辨 厚度，藉此製備具有良好品質的該厚度的樹脂組合物。 首先，使用缺角輪塗布機在5〇//m厚度的第一聚酯膜 上塗布並乾燥上述形成的片材塗布清漆以獲得5〇⑽厚的 環氧樹脂組合物層，並且在其上放置38#m厚度的第二聚 酯膜以形成3層積層結構[第二聚酯膜（38 μπι厚）/環氧樹 322576 27 201131669 脂組合物層（50 Am厚）/第一聚酯膜（5〇#m厚）]。形成具有 該3層積層結構的總計12個片材。 隨後，母個積層結構的第二聚酯膜被分離，並且環氧 樹脂組合物層（50/zm厚）緊密接觸地接合到另一積層結構 的環氧樹脂組合物層（50ym厚）；由此形成六片第二積層 結構[第一聚酯膜/環氧樹脂組合物層（丨〇〇厚）/第一聚 酯膜]。 而且，在這六個積層結構的每個的一側的第一聚酯膜 被分離，並且環氧樹脂組合物層（1〇〇//[1]厚）緊密接觸地接 合到另一積層結構的環氧樹脂組合物層（1〇〇 # m厚），由此 形成二片第二積層結構[第一聚酯膜/環氧樹脂組合物層 (200 //m厚）/第一聚酯膜]。 而且，在積層結構的一側的前述三片第一聚酯膜中的 兩片中的每個被分離，並且環氧樹脂組合物層（2叫以厚） 被放置為緊密接觸另-積層結構的環氧樹脂組合物層（⑽ _厚），由此形成一個第四積層結構[第一聚醋膜/環氧樹 脂組合物層（400 //m厚）/第一聚酯膜]。 而且’上面獲得的第四積層結構和其餘一個第 =構中的每個的第—聚_以與上述相同的方式被細，曰 Ϊ且：:Γ1Τ氧樹脂組合物層彼此緊密接觸地放 合物第一蝴 厚的第-聚嘯分〜生叫 m 322576 28 201131669 [密封步驟] 佈線電路純（具有分騎置的金敎制，該金屬支 撐層具有安裝在其上的晶片，如上面（第i 描述的） 被放置在模具中，上面獲得㈣狀縣樹驗合物被放置在 其上’如第i圖⑻所示’並且包圍模具的腔室被抽真空。 然後在以下溫度和壓力狀況下將模具壓抵片狀環氧 樹脂組合物以軟化樹脂組合物，由此模製每個晶片。 田地!!於用片狀環氧樹脂組合物覆蓋晶片的操作條件，使 庚下1^力機來施加負荷以在G.1 kpa的真空、i3rc的溫 :Η二ί環氧樹脂組合物施加3〇0心的壓力，由此軟 士第氧樹脂組合物。因而’環氧樹脂組合物覆蓋晶片， 如第1圖（C)所示。 製的H i將組合物返回到大氣壓，打開模具，並取出模 時後環_旨組合物在職下加熱1小 [剝離步驟和切割] 基底離所示’使金屬支撐層1以及剝離層5與 其：面==所:’在金層的表*上形成焊球， 面。 暴路於基底絕緣層的外部連接導體部分的端 ’如第1圖⑴所示，所模製的產品藉由—m 分成早獨的半導體裝置。 刀。1破 322576 29 201131669 [評價] 這個實例證實在從樹脂密封到金屬支撐層分離的 安裝後的步驟可以藉由非常簡單的操作在短時間内執行。 也發現，由於在傳統技術中用液態樹脂密封晶片時發 生的不想要的晶片移位和斷裂引起的品質不良被充分減 少。另一發現是回收的金屬支撐層可重複使用。 [產業利用性] 本發明的製作方法有助於提向樹脂密封的半導體裝置 的生產力並且減小品質不良率，因為半導體晶片可以在安 裝在由金屬支撐層支撐的柔性佈線電路基板上之後容易地 用樹脂進行密封，並且還因為金屬支撐層可以被容易地分 離。另外，金屬支撐層可重複使用並且不需進行蝕刻，因 此本發明的製造方法極具經濟利益的並且對環境影響小。 本申請是基於在日本提出的專利申請案第20〇9_28〇8〇6 號，該申請案的内容被全部併入本文中。 【圖式簡單說明】 第1圖（a)至（f)顯示如何經過本發明的製造製程中的 各個步驟形成半導料置_面示意圖。視需要所施加之 陰影係用以區分不同區域（其它圖式亦同）。 第2圖（a)至（c)顯示一個晶片如何安裝在第1圖的佈 線電路基板上的細節的放大圖。佈線電路基板的内部結構 代表各種變化當中的實例。 第3圖（a)及（b)顯示由本發明形成的佈線 部和導體連接結構的其他實施例。 322576 30 201131669 立第圖（a)及（b)更言f細地顯示佈線電路基板的示例内 獨的示意圖’其中在放大圖中僅顯示一個用於連接到 -個晶片的-個電極的連接導體部分和在背面上與其對應 的一個外部連接導體部分（第5圖亦同）。 /〜 第5圖（a)至（e)顯示形成佈線電路基板的實例過程。 第6圖（a)及（b)顯示傳統樹脂密封操作的示意圖。 【主要元件符號說明】
1 3 5 t S 佈線電路基板 凸點 片狀樹脂組合物 金屬支撐層 2 半導體晶片 4 剝離層 τ 晶片密封樹脂組合物 半導體裝置 31 322576

Claims (1)

  1. 201131669 七、申請專利範圍： ^ =體裝置的製造方法，前述半導體裝置具有半導 片被安裝在料電路基板上並且 1. 一種 體晶 的結構’其中前述方法包括以下步驟： 以佈線電路基板能夠與金屬支撐層分離且連接導 =分係位於前述佈線電路基板的上表面侧上的方式 f則述金屬切層上形成具有能夠連接到前述半導體 曰曰片的電極的前述連接導體部分的前述佈線電路基板， 連接則述佈線電路基板的前述連接導體部分和前 述半導體晶片的前述電極，以將前述半導體晶片安裝在 前述佈線電路基板上， 將由密封樹脂組合物製成的片狀樹脂組合物放置 在安農於前述佈線貪路基板上的前述半導體晶片上，並 且加熱則述片狀樹脂組合物以利用前述密封樹脂組合 物密封前述半導體晶片，以及 在密封後將前述金屬支撐層與前述佈線電路基板 分離。 2·如申請專利範圍第1項所述的製造方法，其中，前述片 狀樹脂組合物是包含作為成分的環氧樹脂、酚醛樹脂、 彈性體、無機填充劑和固化促進劑的片狀環氧樹脂組合 物。 3.如申請專利範圍第1或2項所述的製造方法，其中，在 前述金屬支撐層和前述佈線電路基板之間存在剝離層， 藉此前述佈線電路基板能夠與前述金屬支撐層分離。 1 322576 201131669 4. 如申請專利範圍第3項所述的製造方法，其中，前述剝 離層由聚酿亞胺製成。 5. 如申請專利範圍第3項所述的製造方法，其中，前述剝 離層由從金屬、金屬氧化物和無機氧化物中選擇的一種 材料製成。 2 322576
TW099142527A 2009-12-10 2010-12-07 半導體裝置之製造方法 TWI512850B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009280806A JP5042297B2 (ja) 2009-12-10 2009-12-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201131669A true TW201131669A (en) 2011-09-16
TWI512850B TWI512850B (zh) 2015-12-11

Family

ID=44130360

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099142527A TWI512850B (zh) 2009-12-10 2010-12-07 半導體裝置之製造方法

Country Status (5)

Country Link
US (1) US8298872B2 (zh)
JP (1) JP5042297B2 (zh)
CN (1) CN102097341B (zh)
SG (1) SG172556A1 (zh)
TW (1) TWI512850B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555144B (zh) * 2012-02-07 2016-10-21 Shinetsu Chemical Co A sealing material layer composite body, a sealed semiconductor element carrying substrate, and a sealing semiconductor element forming a wafer, a semiconductor device, and a semiconductor device manufacturing method
US9485863B2 (en) 2012-06-18 2016-11-01 Unimicron Technology Corp. Carrier and method for fabricating coreless packaging substrate
TWI690040B (zh) * 2019-07-11 2020-04-01 晶化科技股份有限公司 保護膜片

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8927391B2 (en) * 2011-05-27 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package process for applying molding compound
JP5837381B2 (ja) * 2011-09-28 2015-12-24 日東電工株式会社 半導体装置の製造方法
JP5810958B2 (ja) 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
JP5810957B2 (ja) * 2012-02-17 2015-11-11 富士通株式会社 半導体装置の製造方法及び電子装置の製造方法
US20130240141A1 (en) * 2012-03-13 2013-09-19 Nitto Denko Corporation Heat-resistant pressure-sensitive adhesive tape for production of semiconductor device and method for producing semiconductor device using the tape
US9847445B2 (en) * 2012-04-05 2017-12-19 Koninklijke Philips N.V. LED thin-film device partial singulation prior to substrate thinning or removal
US8907502B2 (en) * 2012-06-29 2014-12-09 Nitto Denko Corporation Encapsulating layer-covered semiconductor element, producing method thereof, and semiconductor device
JP6228732B2 (ja) * 2012-11-19 2017-11-08 日東電工株式会社 樹脂シート
JP6151724B2 (ja) * 2013-01-30 2017-06-21 京セラ株式会社 実装構造体の製造方法
JP6277542B2 (ja) * 2013-02-28 2018-02-14 パナソニックＩｐマネジメント株式会社 プリプレグ、金属張積層板
CN105027266A (zh) * 2013-03-04 2015-11-04 日东电工株式会社 半导体装置的制造方法、片状树脂组合物及切割胶带一体型片状树脂组合物
JP5373215B1 (ja) * 2013-03-28 2013-12-18 日東電工株式会社 システム、製造条件決定装置および製造管理装置
JP2014210909A (ja) * 2013-04-02 2014-11-13 日東電工株式会社 半導体装置の製造方法
JP2014204040A (ja) * 2013-04-08 2014-10-27 日東電工株式会社 電子部品装置の製造方法
JP2014201703A (ja) * 2013-04-08 2014-10-27 日東電工株式会社 セパレータ付き樹脂シート、電子部品装置の製造方法及び電子部品装置
JP2014216488A (ja) * 2013-04-25 2014-11-17 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
TWI515852B (zh) * 2013-05-01 2016-01-01 友達光電股份有限公司 主動元件基板與其之製作方法
JP6125317B2 (ja) * 2013-05-09 2017-05-10 東京応化工業株式会社 モールド材の処理方法及び構造体の製造方法
JP2014239154A (ja) * 2013-06-07 2014-12-18 日東電工株式会社 半導体装置の製造方法
TWI533421B (zh) * 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
JP2015050359A (ja) * 2013-09-02 2015-03-16 日東電工株式会社 封止半導体素子および半導体装置の製造方法
JP2015056511A (ja) * 2013-09-12 2015-03-23 日東電工株式会社 半導体装置の製造方法
JP6408759B2 (ja) 2013-11-08 2018-10-17 デクセリアルズ株式会社 接着剤組成物、及びフィルム巻装体
CN107818959B (zh) * 2013-12-04 2021-09-03 日月光半导体制造股份有限公司 半导体封装结构
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
US10103037B2 (en) * 2014-05-09 2018-10-16 Intel Corporation Flexible microelectronic systems and methods of fabricating the same
DE202014103821U1 (de) * 2014-07-09 2014-09-09 Carmen Diegel Flexible elektrische Leiterstruktur
JP5976073B2 (ja) * 2014-11-07 2016-08-23 日東電工株式会社 半導体装置の製造方法
JP2016134497A (ja) * 2015-01-19 2016-07-25 凸版印刷株式会社 配線基板積層体及びこれを用いた半導体装置の製造方法
JP6484133B2 (ja) * 2015-07-09 2019-03-13 日東電工株式会社 配線回路基板の製造方法
JP2017037900A (ja) * 2015-08-07 2017-02-16 ローム株式会社 半導体装置およびその製造方法
WO2017115225A2 (en) * 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Flexible device, display device, and manufacturing methods thereof
EP3206229B1 (en) * 2016-02-09 2020-10-07 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Methods of manufacturing flexible electronic devices
JP2018142611A (ja) * 2017-02-27 2018-09-13 信越化学工業株式会社 半導体装置の製造方法
WO2019004469A1 (ja) * 2017-06-29 2019-01-03 株式会社テンシックス 半導体素子基板の製造方法
US10497846B2 (en) * 2017-07-11 2019-12-03 Lg Innotek Co., Ltd. Light emitting device package
US10276487B1 (en) * 2017-10-18 2019-04-30 Micron Technology, Inc. Semiconductor device with flexible circuit for enabling non-destructive attaching and detaching of device to system board
JP6816046B2 (ja) * 2018-02-06 2021-01-20 アオイ電子株式会社 半導体装置の製造方法
WO2020132801A1 (zh) * 2018-12-24 2020-07-02 深圳市柔宇科技有限公司 电子器件及其制作方法
CN114008786A (zh) * 2020-05-28 2022-02-01 京东方科技集团股份有限公司 中介基板、显示面板的制备方法
JP7461229B2 (ja) 2020-06-17 2024-04-03 日東電工株式会社 封止用樹脂シート
CN112652573A (zh) * 2020-12-07 2021-04-13 海光信息技术股份有限公司 一种封装方法及芯片
CN115274475B (zh) * 2022-09-27 2022-12-16 江苏芯德半导体科技有限公司 一种具有高密度连接层的芯片封装方法及其芯片封装结构

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178152A (ja) * 1989-12-06 1991-08-02 Sony Chem Corp モールドｉｃおよびその製造方法
JP2000349198A (ja) 1999-04-02 2000-12-15 Nitto Denko Corp チップサイズパッケージ用インターポーザ及びその製造方法と中間部材
JP3277996B2 (ja) * 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
US6780668B1 (en) * 1999-07-16 2004-08-24 Matsushita Electric Industrial Co., Ltd. Package of semiconductor device and method of manufacture thereof
WO2001007247A1 (en) * 1999-07-27 2001-02-01 North Carolina State University Patterned release film between two laminated surfaces
JP2001044589A (ja) 1999-07-30 2001-02-16 Nitto Denko Corp 回路基板
TW569424B (en) 2000-03-17 2004-01-01 Matsushita Electric Ind Co Ltd Module with embedded electric elements and the manufacturing method thereof
JP3537400B2 (ja) * 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
JP2002226794A (ja) * 2001-01-29 2002-08-14 Nitto Denko Corp 耐熱性粘着テープおよび半導体装置の製造方法
JP2003007917A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置の製造方法
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
JP3631992B2 (ja) * 2001-11-13 2005-03-23 日東電工株式会社 配線回路基板
JP2003347149A (ja) * 2002-05-23 2003-12-05 Nitto Denko Corp 金属転写シート、金属転写シートの製造方法およびセラミックコンデンサの製造方法
JP2004179388A (ja) * 2002-11-27 2004-06-24 Nitto Denko Corp 金属薄膜付セラミックグリーンシートおよびセラミックコンデンサの製造方法
WO2004086493A1 (ja) * 2003-03-25 2004-10-07 Fujitsu Limited 電子部品搭載基板の製造方法
JP4073830B2 (ja) * 2003-06-20 2008-04-09 松下電器産業株式会社 半導体チップ内蔵モジュールの製造方法
DE10334576B4 (de) * 2003-07-28 2007-04-05 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements mit einem Kunststoffgehäuse
JP2005142208A (ja) * 2003-11-04 2005-06-02 Dainippon Printing Co Ltd 半導体装置製造用接着シート
TWI367566B (en) * 2004-05-06 2012-07-01 United Test And Assembly Ct Structurally-enhanced integrated circuit package and method of manufacture
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法
JP2006332094A (ja) * 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
JP5091600B2 (ja) * 2006-09-29 2012-12-05 三洋電機株式会社 半導体モジュール、半導体モジュールの製造方法および携帯機器
US7893545B2 (en) * 2007-07-18 2011-02-22 Infineon Technologies Ag Semiconductor device
US8258620B2 (en) * 2007-08-10 2012-09-04 Sanyo Electric Co., Ltd. Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
JP4972633B2 (ja) * 2008-12-11 2012-07-11 日東電工株式会社 半導体装置の製造方法
JP5300558B2 (ja) * 2009-03-27 2013-09-25 日東電工株式会社 半導体装置の製造方法
FR2943849B1 (fr) * 2009-03-31 2011-08-26 St Microelectronics Grenoble 2 Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur
US8558392B2 (en) * 2010-05-14 2013-10-15 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure and mounting semiconductor die in recessed encapsulant

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI555144B (zh) * 2012-02-07 2016-10-21 Shinetsu Chemical Co A sealing material layer composite body, a sealed semiconductor element carrying substrate, and a sealing semiconductor element forming a wafer, a semiconductor device, and a semiconductor device manufacturing method
US9485863B2 (en) 2012-06-18 2016-11-01 Unimicron Technology Corp. Carrier and method for fabricating coreless packaging substrate
TWI690040B (zh) * 2019-07-11 2020-04-01 晶化科技股份有限公司 保護膜片

Also Published As

Publication number Publication date
US8298872B2 (en) 2012-10-30
JP2011124381A (ja) 2011-06-23
JP5042297B2 (ja) 2012-10-03
US20110143501A1 (en) 2011-06-16
TWI512850B (zh) 2015-12-11
CN102097341B (zh) 2014-11-26
SG172556A1 (en) 2011-07-28
CN102097341A (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
TW201131669A (en) Manufacturing method for semiconductor device
CN101853793B (zh) 半导体器件的制造方法
TWI374523B (zh)
TWI536522B (zh) 電路配線結構及使用該結構之半導體裝置之製造方法
US9013037B2 (en) Semiconductor package with improved pillar bump process and structure
JP4274290B2 (ja) 両面電極構造の半導体装置の製造方法
TWI509760B (zh) 用於半導體裝置之製造方法
JP2009194359A (ja) 回路接続用接着フィルム、これを用いた回路部材の接続構造及び回路部材の接続方法
JPWO2006100909A1 (ja) 半導体装置及びその製造方法
CN103515256B (zh) 用于制造芯片封装的方法、芯片封装和晶圆级封装
TW201013889A (en) Electronic component used for wiring and method for manufacturing the same
TWI248183B (en) Method of manufacturing circuit device
TW201246414A (en) Method for producing package substrate for mounting semiconductor element, package substrate for mounting semiconductor element, and semiconductor package
JP2010067360A (ja) 異方性導電膜およびその使用方法
CN107622951A (zh) 半导体装置的制造方法
TW200534335A (en) Circuit device and manufacturing method thereof
JP5135194B2 (ja) 半導体装置の製造方法
JP2007201387A (ja) 半導体装置及びその製造方法
JP5371834B2 (ja) 配線回路構造体およびそれを用いた半導体装置の製造方法
TW200901419A (en) Packaging substrate surface structure and method for fabricating the same
TW201242446A (en) Circuit board, semiconductor device, and method for manufacturing circuit board
TWI307947B (en) Package structure with circuit directly connected to chip and method of fabricating the same
TW200939448A (en) Semiconductor device package structure with multi-chips and method of the same

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees