TW200937506A - Semiconductor structures having improved contact resistance - Google Patents

Semiconductor structures having improved contact resistance Download PDF

Info

Publication number
TW200937506A
TW200937506A TW097136608A TW97136608A TW200937506A TW 200937506 A TW200937506 A TW 200937506A TW 097136608 A TW097136608 A TW 097136608A TW 97136608 A TW97136608 A TW 97136608A TW 200937506 A TW200937506 A TW 200937506A
Authority
TW
Taiwan
Prior art keywords
block
conductive material
rti
semiconductor
polystyrene
Prior art date
Application number
TW097136608A
Other languages
English (en)
Inventor
Bruce B Doris
Carl J Radens
Anthony K Stamper
Jay W Strane
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Publication of TW200937506A publication Critical patent/TW200937506A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

200937506 九、發明說明： 【發明所屬之技術領域】 【先前技術】 ❹
高性能半導體裝置的重要特性之一為導電能力。電流座電 向關係。傳統上、，增加半導體材料的截面，縮短電子路 仅又增加電壓，或減少半導體材料電阻，皆可 增加通過電裝置的電子流。 A 為了能製造較現行所能達到的更高整合密度的積體電路 (ICs) ’例如讀體、邏輯、及其他裝置，必紐現進一步縮減 場效電晶體(例如金氧半場效電晶體如〇 SFETs)及互補金氧半 導體(CMOS))尺寸的方法。藉由縮減整體尺寸及裝置的操作電 壓，同時維持裝置的電特性，縮減使裝置達到緊凑度 (compactness) ’並改善裝置的操作性能。此外，裝置的所有尺 寸必須同時縮減，以最佳化裝置的電性能。 FET裝置縮減的主要挑戰之一為降低裝置的接觸電阻，例 如外。卩電阻(亦周知為源極及極電阻）。外部電阻為Mqsfet 裝置中除了通道電阻外的所有電阻。外部電阻歸因於晶圓的摻 雜與擴散以及石夕化製程。當縮減MOSFET裝置時，若降低裝 置閘極長度及閘介電質厚度，而接觸電阻維持固定，則透過縮 減所達的性能益處為有限的。 200937506 μ 的Γ題不限於FET裝置。類似的問題存在於例 ϊίΐϋί中上互連層之至少一導電填充區域匹配下互連 方°當結構尺寸減少時，接觸面積以類似 方式縮減而造成接觸電阻增加。
綜t述’有種__求以提供改挪卩 電阻之半導體結構。 ^ J ❹ ❹ 【發明内容】 _合物技_成有序奈米尺寸圖案於導 】接觸區之㈣t，吨做善_靖構接戦阻之 體4。於此所用之「導電接觸區」—詞，表示半導體 導電材料接觸其鱗電材料之區域，或導電材料接觸例=财 之源極擴散區及/或汲極擴散區之區域。 本發明於導·_巾呈_有序奈米尺賴崎料辦 加形成接觸的總體面積(即介面面積），因而降低結構的ς 阻。接觸電阻的降低改善了通過結構的電流i上述外 接面，域縣改變’因此本發明之方法及結構不影響結構的接 -般而言’本發明提供-種具有降低接觸電阻 構’其包含： 至少-導電接觸區’包含具有-有序奈米尺寸圖案於 之材料；以及 、、/、〒 200937506 一導電材料’_具有财序絲尺寸_之材料。 墓述賴之「材料」—詞’表示轉體源極擴散區、半 ¥體汲極擴散區、導電佈線區域、或其任何組合。、°° ^本發明_之「導電材料」—詞，表示任_ 材料°導電材料的範地含但稀於：元素金
3、金=12_者）、包含金料導體合金之元素金屬 。金金屬1化物、及其組合或多層。 於此所用之半導體結構」一詞’表示具有半導體相關特 性之任何類型結構。範例包含謹結構，例== 有互連、’„構於其上之FETS、互連結構、雙極結構、BICMOS 結構、電熔絲、以及MESFETs。尤其是，本發明方法可用於 接觸電阻會是問題之任何類型半導體結構。 本發明考量兩種不同的實施例。於第一實施例中，提供一 種包含至少一場效電晶體之半導體結構。於第一實施例，i極 擴散區及汲極擴散區（而後稱源極/汲極擴散區)各具有一有序 奈米尺寸圖案於其中。此有序奈米尺寸圖案增加兩擴散區的面 積。金屬半導體合金(例如金屬矽化物或金屬鍺化物)可選擇性 地形成於包含有序奈米尺寸圖案之源極/汲極擴散區上。然 後，進一步執行互連製程，以提供接到源極/汲極擴散區之金 屬接觸。 ' 於本發明第一實施例中，本發明半導體結構包含： -7- 200937506 至少一場效電晶體，位於半導體基板之表面之上及之中， 至少一％效電晶體包含源極/汲極擴散區於半導體基板中且於 圖案化閘極導體之足印，源極/汲極擴散區各具有一有序奈米 尺寸圖案於其中；以及 一導電材料，位於且接觸包含有序奈米尺寸圖案之源極/ 汲極擴散區。 導電材料可包含上述藉由電傳導輕易傳導電流之材料其 中之一。導電材料的範例包含但不限於：元素金屬(w、Cu、 A1、及類似者)、包含金屬半導體合金之元素金屬合金、金屬 氮化物、及其組合或多層。於一實施例，導電材料為金屬半導 體合金，例如金屬矽化物或金屬鍺化物。於另一實施例，導電 材料為呈現於互連介電材料中之導體。於又另一實施例，本發 明結構包含與源極及汲極擴散區直接接觸之金屬半導體合 金’以及與金屬半導體合金之至少—部份接觸之互連結構的^ 體。如熟此技藝者所熟知，互連結構包含互連介電材料，其具 有導電填充開口延伸到包含源極及汲極擴散區之半導體基板 表面。 本發明第二實施例提供一種互連結構，其中改善了上互連 層之導電材料及下互連層之導電材料(即佈線區域)間之接觸 電阻。接觸電_改善是藉由提供有序奈米尺寸醜於下互連 層之導電材料而達成。於下互連層之導電材料中的有序奈米尺 寸圖案增加本發明結構之接觸區域。 不〃 一般而言，根據本發明第二實施例，本發明互連結構包含： -8- 200937506 -第二互連層，包含至少-第二導電材料嵌於第二 =尺材料呈現於至少-第-導電敝; 除了上述各獅半導齡構，本㈣亦提供其製造方法。 用於本發狀各綠結合CMOS及/紅連麟與自組聚合物 技術’以職有序絲尺相餘結構之接艇辦。有序奈 米尺寸圖案提供較大的面積，以形成與結構導電接觸區接觸之 上方導電材料。 一般而言，本發明方法包含： 提供至少一導電接觸區，包含具有一有序奈米尺寸圖案於 其中之材料；以及 知:供導電材料接觸具有該有序奈米尺寸圖案之材料。 關於FET實施例，本發明方法包含： 提供至少一場效電晶體於半導體基板之表面之上及之 中’至少一場效電晶體包含源極及汲極擴散區於半導體基板 中’且於圖案化閘極導體之足印，源極及汲極擴散區各具有一 有序奈米尺寸圖案於其中；以及 形成導電材料，位於且接觸包含有序奈米尺寸圖案之源極 及汲極擴散區。 200937506 於一實施例’形成導電材料包含形成金屬半導體合金於源 極及沒極擴散區上。於又另一實施例，形成導電材料包含形成 互連結構，其具有導電填充開口延伸到選擇性包含金屬半導體 合金於其上之源極及沒極擴散區之表面。 關於互連實施例，本發明方法包含： 提供第一互連層，包含至少一第一導電材料嵌於第一互連 介電材料’至少一第一導電材料具有一有序奈米尺寸圖案於其 中；以及 提供第二互連層，包含至少一第二導電材料嵌於第二互連 介電材料，至少一第二導電材料呈現於至少一第一導電材料之 有序奈米尺寸圖案上。 【實施方式】 參考以下說明及本案伴隨圖式，將詳細說明本發明提供改 善接觸電阻之半導體結構及其製造方法。躲意本案所提供之 圖式謹作為說明目的，因此並未依比例緣示。 於以下說明中’提供許多特定細節，例如特定結構、组件、 材料、尺寸、製程步驟、以及技術，以提供對本發明的完整了 解。然熟此技藝者應知本發明可砂這些特定細節實施。 於其他實關’不詳細朗熟知的結構或製程麵，以免 太名各明。 、 -10^ 200937506 ，對地’當元件表示為”直接在上，，或，，直接在上方，，即無 卜亦應了解當元件表示為在另一元件”下方”或，，之下，，其可 ΐ接70件下方或之1"，或者可能有_介元件。相對地， *讀表不為”直接在下”或”直接在下方，，即無中介元件。 如上賴’彻自㈣合物技娜成具有有序奈米尺寸圖 案(圖案寬度小於5〇_之材料於半導體結構 中。包含有縣米尺相案讀料為錢賴之導 例如FET之半導體源極及汲極擴散區。於接觸區域中呈現的 有序奈米尺寸圖案化材料，增加後續形成接觸的總體面積(即 介面面積），因崎低結獅接觸電阻。接觸電阻的降低改善 了通過結構的電流。除上述外，由於接面區域並未改變，因此 本發明之方法及結構不影響結構的接面電容。「導電接 一詞具有如前所述之意義。 m」 ❹ 應注意本發明方法可用以形成關切接觸電阻之任何類型 結構/裝置。因此’雖然以下於此說明CM0S结構及互連結構 之兩個實施例’然而本發明不只限於這些細的制^而^ 其他結構/裝置，例如BicMOS、雙極結構電熔絲、 MESFETs。尤其是，本發明方法可用於接觸電阻會是問 何類型半導體結構。 1：t 現參考圖1-5 ’其表示本發明第一實施例。於本發明第— 實施例中，降低了 M0SFET的接觸電阻。尤其是，可利用自 組聚合物的組成作為蝕刻遮罩，以形成有序奈米尺寸圖案於 MOSFET之半導體源極/汲極擴散區’而達到降低接觸電阻。' 200937506 可使用有序奈米尺寸圖案來形成圖案，例如但不限於：球形、 柱形、以及片層形(lamellae)。移除用作蝕刻遮罩之聚合組成， 而形成至少一導電材料例如金屬半導體合金及/或互連結構開 口 _之導電材料，於圖案化源極/汲極擴散區上方。 圖1顯示於本發明第一實施例中形成之初始結構1〇。初 始結構10包含具有上表面13之半導體基板12。於上表面13 上的是閘介電質14及圖案化閘極導體16。如丨所示之初始結 構10可利用熟此技藝者所熟知的習知技術形成。舉例而言， 可使用沉積、微影、及蝕刻。選替地，可使用替代閘極製程， 以提供如圖1所示之初始結構1〇。由於這兩種技術為熟此技 藝者所熟知，因此為免模糊本發明故省略製程細節。 用於初始結構10之半導體基板丨2包含任何半導體材料， 包含但不限於：Si、Ge、SiGe、SiC、SiGeC、Ge、GaAs、GaN、 InAs、InP、以及m/v或II/yi族化合物半導體。半導體基板 12亦可包含層狀半導體，例如脇脱、絕緣層上碎(观）、絕 〇 緣層上矽鍺(SG0I)、或絕緣層上鍺(GOI)。基板12可包含一或 更多異結構層，例如（由上而下）：Si/Ge/Si(Je、⑽脱、
Si/SiGe/Si、或SiGe/Si ’以作為高遷移率通道層。於本發明某 些實施例中’半導體基板12較佳包括含石夕半導體 含矽的半導體封Μ。 半‘體基板12可為摻雜的、未摻雜的、或於其中含有播 雜^摻雜區域。半導體基板12可包含單—晶向，或可包含 具不同晶向的兩個共平面表面區域(後者基板於此技術領域 -12- 200937506 稱為混合基板）。當使用混合基板時，nFET通常形成於(loo) 結晶表面’而pFET通常形成於(11〇)結晶面。混合基板可藉由 本技術領域熟知的技術形成。 ❹ 半導體基板12亦可包含第一摻雜(n或p)區域以及第二摻 雜(η或p)區域。為清楚說明，摻雜區域並未特別顯示於本案 圖式中。利用熟此技藝者所熟知的習知溝渠隔離製程，形成溝 渠隔離區域。可使用場氧化於所謂區域石夕氧化製程。應注意， 至少一隔離區域提供相鄰閘極區域間的隔離，其典型為當相鄰 閘極具有相反導電性(即nFET及pFET)時所需的。相鄰閉極區 域可具有相同導電性(即皆為n型或p型），或選替地可具有不 同的導電性(即一者為n型而另一者為p型）。 r去鹿在f理半導體基板12後，選擇性形成氧化層或氮氧化層 習知成長技術形 i H 氧化層具有典到α5 _ u奈米的# 度，而更典型厚度約約0.8至約1奈米。減★双1厚 選擇性物b層或編b層為藉由蝴m 之氧切層，具有厚度約〇.6至物上於75〇C)獅成 質14接=_f知沉積製程及/或熱成絲程，形成間介雷 貝μ於氣化層或氮氧化層表面成n 基板12表面(若無氧化層或氮 ^ =半導體 絕緣氧化物、氮 1間"電質14包含任何 鼠化物及/或乳乳化物，而較佳為含氧化物之 •13· 200937506 P電質。閘介電質14可包含二氧化石夕、氮化石夕、及/或氮氧 :。此外’用於本發明之閘介電f 14可包含金屬氧化物、 =屬石夕化物、金屬魏氧化物、及/姐合金屬氧化物。含金 w介電質之範例包含· Ti〇2、Al2〇3、Zr基介電質、fjf基介電 ^ ' >〇5、！^〇3、妈鈦礦型氧化物、及其他類似的介電材料。 班基介電質J 一詞表示氧化給(Hf〇2)、矽酸給(HfSi〇x)、氮 氧=矽铪(HfSiON)、或其多層。於某些實施例，Hf基介電質 包含Hf〇2及Zr〇2之混合。閘介電質14的物理厚度可變化， 但閘介電質14典型具有厚度約〇.5至約1〇nm，而更典型厚度 約0.5至約3nm。 雖然圖1未顯示，但閘介電質14亦可視用於形成初始結 構10之實際技術被圖案化。 閘介電質14頂上的是圖案化閘極導體16。圖案化閘極導 體16包含任何導電材料，包含如摻雜多晶矽、摻雜梦鍺金 屬、包含金屬石夕化物之金屬合金、金屬氮化物、及其多層堆疊。 於一實施例，圖案化閘極導體16為摻雜多晶矽。圖案化卩^極 導體16的厚度可視用以形成(即沉積)之方法而變化。典型地， 圖案化閘極導體16具有厚度約40至約200nm，而更血创m声 約70至約12〇nm。 ，、 又 於本發明某些實施例’介電帽盍(即硬遮罩)可呈現於圖案 化閘極導體16頂上。當呈現時’介電帽蓋典型可包含氮化物、 例如氮化矽，其厚度約1〇至約50nm。介電帽蓋可用以避免於 閘極導體頂上形成金屬半導體合金。 •14· 200937506 ❹
一立圖2顯示圖1之結構在執行進一步CM〇s製程步驟後之 :意圖。具體而言，圖2顯示圖1之結構包含源極/没極延伸 ^ 18、至少一側壁間隙壁20、以及源極/沒極擴散區22。延伸 區18典型利用熟此技藝者所熟知的離子佈植形成。典型地， 延伸佈植在沒有側賴隨時執行，使觀伸區_緣與圖案 化開極導體的外緣對準。在此離子佈植步驟後可執行選擇性 退火製程’以活化於離子佈植期間植入的摻雜質。敎亦可於 本發明製雜綠行。舉飾言，在雜/祕紐區離 植後，或形成金屬半導體合金期間。 若先前未執行，可移除閘介電質14未被圖案化閑極導體 6所覆蓋之暴露部份U在形成至少—繼_壁 移除閘介電質14暴露的部份。 然後典型但非絕對地’至少一侧壁間隙壁2〇形 圖案化閘極導體16之暴露側壁上。至少一間隙壁2〇藉由沉^ ^刻所形成。至少-_壁2〇包含任何絕緣材料，包含如 氧化物、氮化物、氮氧化物、及其任何組合 化物或氮化物/氧化物。 乳化物/氮 入车ίΐΐ子佈植製程’形成源錄極擴散區22 、-土板12表面。於本發明製程此時可選
;^=機軸舰22後，可使㈣火製程細IS 摻雜質。亦可延遲退火，並可執行於本發明 後來的熱事件_，例如職金屬半導體合金期間。 -15· 200937506 形成源極/汲極擴散區22後，塗佈一層自組嵌段丘 圖2所示之結構，然後退火以形成含有重複結構性單元之 圖案。自組嵌段共聚物層的高度具有與閘極導體16厚产 相同的厚度。因此，自·域段共聚物不延伸高過賴化$導 ，16的最上方表面。側壁間隙壁2〇及，或圖案化閉極導1 體π 作為將嵌段共轉在需要_倾域⑽心軸(_ 奸本發狀嵌段絲物树衫_貞型。只要
二此更=rr同聚合雜組成能分離二= 構性單元31 件下形齡_奈米尺寸結 ，本發徽佳但非必要的實_巾，嵌段絲物實質由彼 聚第—及第二聚合嵌段组成A及B所構成。嵌段共 B。嵌^共^^何方式配置之任何數目的聚合欲段組成A及 址聚物有線形蚊獅結構。較佳地，此類嵌段 ===二線形雙嵌段共聚物。再者，故 A-B-A, A-B-A, A-B-A Rada 丄 _B’八卞八屯A-B-个A A-f-A-B，等。
A BAB 包含=單元之適當的嵌段共聚娜
(PS-b-PMMA)、令‘ =3 ·嵌段-聚曱基丙稀酸曱S
•本乙烯-嵌段-聚異戊二烯(PS-b-PI)、聚苯Z 200937506 Ο 烯-後段-聚丁二烯(PS-b-PBD)、聚苯乙稀-嵌段-聚乙烯比啶 (PS-b-PVP)、聚苯乙烯-喪段-聚氧化乙烯(pS_b-PEO)、聚苯乙 烯-欲段-聚乙稀(PS-b-PE)、聚苯乙烯-後段-聚有機矽酸鹽 (PS-b-POS)、聚苯乙稀-欲段-聚二茂鐵二曱基石夕烧 (PS-b-PFS)、聚氧化乙烯-喪段-聚異戊二烯(pE〇_b-PI)、聚氧化 乙烯-彼段-聚丁二烯(PEO-b-PBD)、聚氧化乙烯-嵌段-聚曱基丙 烯酸曱酯(PEO-b-PMMA)、聚氧化乙烯-篏段-聚乙基乙烯 (PEO-b-PEE)、聚丁二婦-嵌段-聚乙稀《比咬(pBD_b_pVp)、以及 聚異戊二烯-嵌段-聚甲基丙婦酸甲酯(pj七_pMMA)。 嵌段共聚物形成之特定結構性單元，由第一及第二聚合嵌 段組成A及B間的分子量比來決定。舉例而言，當第一聚合 嵌段組成A的分子量與第二聚合嵌段組成B的分子量之比， 大於約80:20時，嵌段共聚物將形成由第二聚合嵌段組成B所 ，成的球形有序陣列於第一聚嵌段組成A所構成之基質中。 當第-聚合祕組成A的分子量與第二聚合嵌段組成B的分 =量，比，小於約80:20但大於約6_時，截段共聚物將形 、由第一聚合嵌段組成B所構成的柱形有序陣列於一 ^成A所構成之基質中。當第—聚合嵌段組成A的分子量 ^弟二聚合嵌段_ B齡子量之比，小闕⑻奶但大於約 bH’嵌段共料將形成由第—及第二聚合嵌段組成A及 輕易調層形。因此，於本發明之嵌段共聚物中，可 形成所;贿她成Α及Β間之分子量比’以 於本發明健實關巾’第—聚合嵌段組成Α的分子量 200937506 與第二聚合嵌段組成B的分子量之比範圍約80:20到約 60:40’使得本發明之嵌段共聚物將形成由第二聚合嵌段組成b 所構成之線形有序陣列於第一聚嵌段組成A所構成之基質中。 較佳地’組成A及B其中之一可相對於彼此選擇性地移 除’因而造成由不可移除組成所構成之分離的有序配置結構性 單元’或含有可移除組成留下的分離有序配置的孔穴或溝渠之 連續結構層。 於圖3中，嵌段共聚物之不可移除組成標示為參考標號 24’而由嵌段共聚物之可移除組成產生的溝渠標示為參考標號 26。應注意，雖然本實施例顯示形成線/間隔圖案，但本發明 不限於此。由於用於本發明方法之自組嵌段共聚物，各重複單 元27具有寬度約5〇nm或更少。可圖案化/形成任何類型的圖 案，包含如球形、柱形、或片層形。 應注意，自組材料圖案節距的尺寸，選擇為大於最終金 氮導體合金金屬厚度的兩倍。 於本發明一特定較佳實施例中，用於形成本發明之自組週 麵案的嵌段共聚物為PS_b_PMMA，* ps:pMMA 晉 範圍約80:20至約60:40。 典型地’純段共聚物料同聚合嵌段組·的互斥由 辦表示’其中X為佛赫交互作用參數，而N為聚合 XN越高’嵌段共聚物中不—_段的互斥越高，而“其 •18- 200937506 間發生相分離。當XN>10時(於後稱強離析極限），嵌段共聚-物中不同的嵌段強烈傾向發生相分離。 對PS-b-PMMA雙嵌段共聚物而言，可計算X約 0.028+3.9/T，其中T為絕對溫度。因此於473K(約200°〇時， X約為0.0362。當PS-b-PMMA雙嵌段共聚物的分子量(Μη) 約64Kg/mo卜而分子量比(PS:PMMA)約66:34，聚合程度Ν 約622.9時，XN於200°C時約為22.5。 於此方法中，調整一或更多參數，例如組成、總分子量、 以及退火溫度’可輕易控制本發明嵌段共聚物中不同聚合嵌段 間的相互牽制’以實行不同嵌段組成間所需的相分離。而相分 離導致如上所述形成含有重複結構性單元(即球形、線形、柱 形、或片層形)之有序陣列之自組週期性圖案。 為了形成自組週期圖案，嵌段共聚物首先溶於適當的溶劑 系統中，以形成嵌段共聚物溶液，然後塗佈於表面以形成薄嵌 〇 段共聚物層，而後退火薄嵌段共聚物層，藉此使含於嵌段共聚 物中的不同聚合嵌段組成發生相分離。 用於/谷解叙段共聚物形成嵌段共聚物溶液之溶劑系統可 包含任何適當的溶劑，包含但不限於：甲苯、丙二醇甲醚酸酯 (PGMEA)、丙二醇曱醚（PGME)、以及丙酮。嵌段共聚物溶液 較佳含有濃度範圍為總溶液重量約〇1%至約2%之嵌段共聚 物。更佳地’礙段絲物溶液含有濃度範圍約Q 5wt %至約 • h5wt %之嵌段共聚物。於本發明制較佳之實施例中，嵌段 •19- 200937506 •5 wt%的 ps-b-PMMA 溶於甲 共聚物溶液包含約〇.5wt%至約1 苯或PGMEA 〇 物溶液可塗佈於裝置結構表面，其可仙任何適 i限於：旋輯造、塗佈、喷塗、墨塗、浸塗 ^ 、&絲物溶峡轉鑄造於裝置結構的表面，以 形成薄嵌段共聚物層於其上。 ❹ ^佈驗段絲物層_置表面上後，退火整個裝置結構 以使嵌段絲物所含的不同嵌段組紐生微相離析，藉此形成 具有重複結構性單元之週期圖案。 •退火嵌段共聚物可藉由習知的各種方法達成，包含但不限 於.熱退火(於真空或於含氮或氬之惰性氛圍中）、紫外光退 火:雷射退火、溶劑氣相輔助退火(於室溫或高於室溫）、以及 超臨界流體辅助退火、於此不詳細描述以免模糊本發明。 ❹ 山於本發明一特別較佳實施例中’實施熱退火步驟以於高於 嵌段共聚物的玻璃轉換溫度(Tg)但低於嵌段共聚物之分解或 降解溫度(Td)之升高溫度，退火嵌段共聚物。更佳地，熱退火 步驟實施於約20(TC-30(rc之退火溫度。熱退火可持續從低於 約1小時到約100小時’而更典型約1小時至約〗5小時。 於本發明選替實施例，嵌段共聚物由紫外光(uv)處理來退 火。 -20- 200937506 L火製程後，嵌段共聚物組成之一可利用溶劑移除，溶劑 相對於嵌段共聚物之另一組成而言對該組成為選擇性的。溶劍 的麵可變化，且可選自以下清單，例如：極性溶劑及非質子 性溶劑。 在移除嵌段共聚物之可移除組紐，剩餘的「不可移 組^ 24作為钱刻遮罩。然後執行侧，將溝渠％或其他圖案 擴散區22。典型地’利用乾蝴製程，例如' ❹ ❹ ίί離子綱、離子束侧、電漿侧、或雷射賴，來執
3二ϋ3中參考標號27表示侧入源極/沒極散區 22之皁一圖案化重複單元。 狀L 27的由寬朗自㈣合物類，各單—重複單元 即ϋΐ 而更典型寬度約10至約40⑽。亦 元π = /區22現包含由具有奈献寸之單—重複單 =7所表不之有序絲尺寸圖案4 結構的導電接觸區。 現於
米尺寸圖案於源極级極擴散區22内後，利用孰 ^ T 項加了後續可形成金屬半導艚人仝沾品 ΐ:的響*積降低了結構的接觸電阻，但對結== 一導咖上。至少 壮”糟料料㈣傳導電流之㈣。導電材 •21- 200937506 ，之範例包含但不限於：元素金屬(w、Cu、A卜及類似 G含金屬半導體合金之元素金屬合金、金眉氮化物、及其組合 或多層。於本實施細式中’至少—導紐料包含金屬半導^ 合金。雖然以此類實施例特別說明及緣示但本發明不限於 此。而本發明亦考量形成與源極及汲極擴散_觸之互 之導電填充開口。 ί 於所示實施财，導騎料包含金射導體合金層32， ο ❹ 於其巾形成絲尺寸㈣之暴絲面的源 ^及=散區22上。於此所用之「金屬半導體合金」一詞， ί不金屬與半導歸料熱反卿成的反應產物。舉例而言，「金 ^導體合金」-詞可用以描述金屬魏物，其中金屬為以下 金眉CC>、Nl、Pt、Pd、&、、及其他稀土或過渡 认屬可為由兩個或更多上述金屬組合所構成的合金。典型 金屬為Tl、W、Co、及Ni其中之-。「金屬半導體合金」 一詞亦描猶上糊版-嘱鍺化Γ 32 嵌段絲物之咖域後，金射導體合金層 孰反^ ^由沉積能細3所稀構頂上之半導體材料 …反應之金屬。此金屬典型為Ti、w、c〇、祕、竹及柯其中 =，而= 圭為Ti、W、c〇、及Nl。金屬可包含合物’ ”、广 Si、Sc、Tl、v、Cr、Mn、Fe、c〇NiCu、 二丫了，，。，，，，，、。Hf Ta ^、i^Ir、Pt、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、H〇、 4约50 t及其混合。#呈現時，合麵加物呈現的量最 巧達.勺50原子百分比。金屬可藉由習知沉積製程形成，包含 -22- 200937506 如化學氣相沉積、電黎強化化學氣相沉積、電鍍、錢鑛、化學 溶液沉積、原子層沉積、物理氣相沉積、及其他類似技術。合 金添加物可與金屬形成的同時形成，或可在金屬沉積後加到金 屬，或可共沉積於金屬頂上為另一層。 所沉積的金屬厚度可細於形成在上界魏物的厚度及 下界所需的電阻而變化。典型地，於FET應用中，沉積 屬具有厚度約5至約15nm。 Ο 形成金屬後’在退火前，可形成選擇性擴散阻障層(例如 ΤιΝ或TaN)於金屬頂上。在足以造成金屬及半導體一起反應 形成金屬半導體合金層（即金屬魏物或金屬鍺化物)之條件 下’執行退火。退火可執行為單一步驟，或可使用兩步驟退火 製程。退火執行於溫度約30(rc或更高，而更典型溫度約彻 C至約7GG°C。於單-退火製程後或兩步驟退火製程之第一次 退火後’侧熟此技藝者熟知的f知製轉除選擇性擴散 層、。退火可執行於形成氣體、He、Ar、或①中。耿 官退火、快速熱退火、突波退火、微波退火、或雷射退火。典 型地’退火為快速熱退火’其中退火時間典型約小於丨分鐘: 最終退火後’自結構移除任何未反應金屬。 ，注意，當閘極導體16由含石夕導電材料(即多晶矽或矽鍺 構成時’亦:可形成金屬半導體合金％，於開極導體Μ頂上。於 有擴散帽蓋於結構巾之實施例，於形成金屬半導體合金期不 會有此類層形成於閘極導體16頂上。 ’ -23- 200937506 典型但非絕對必要地，形成包含氧化物、氤化物、氮氧化 物及其、纟且合之介電概層34於圖4所示之結構上。介電概層 34可用於導人應力職置通道；裝置通道如熟此技藝者所熟 知為半^體基板在閉極導體之下的區域，其—侧*裝置的源極 區界疋而另一侧由裝置的及極區界定。介電襯層％利用熟此 技藝者熟知㈣知沉積製程所形成，且介電襯層的厚度典型、約 2〇 至約 l〇〇nm。 接著，藉由沉積(典型為化學氣相沉積、電漿強化化學氣 相沉積、或旋塗)形成互連介電材料36，且利用微影及細形 成開口於互連介電材料36中。互連介電材料36包含任何相對 於真空介電常數約4.0或更低的介電材料。可作為互連介電材 料36之適當介電質範例包含但不限於：别〇2、倍半矽氧烷、匸 摻，，含Si、C、0及Η原子之氧化物(即有機石夕酸鹽類)、熱 塑聚芳細、或其多層。於此賴之「聚芳基」—詞表示芳 香族烴圓錢性取絲香紐團，錢由鍵結、㈣、或惰性 鏈結基(例如氧、H亞颯、録、及議者），鏈結在一 起。 開口典型襯有擴散阻障材料，例如Ti、Ta、w、TaN、TiN、 或WN ’而後以導電材料如w、A1、Cu、或A1Cu合金填塞(利 用如電鍍)開σ。延伸贿、極/祕擴散區之開口絲為擴散接 觸’且於圖式中標示為參考標號38。典型亦形成接到閘極導 體之綱(未顯7F)。在上獅献電婦及形歧辭驟後， 所形成之結構如® 5所示。應注意，導電填充開口可直接延 到包含源極/汲極擴散區之半導體基板表面。 -24- 200937506 應注意；雖然以上圖μ5所述及所示為單一圖案化閘極導 (因而為單—FET)，然㈣有複數_極導體(因*為FED) 時本發明亦可同樣地作用良好。 見參考圖6，其顯示本發明第二實施例。於本發明第二實 也例中利用自組聚合物技術來改善互連結構5〇的接觸電 亦即，改善了第—導電材料及第二導電材接觸區域的 接觸電阻。
互連結構50包含下互連層52A，其包含有至少一佈線區 56於其中之第一互連介電材料54A。至少一佈線區56包含一 開口，其填充有導電材料6〇A並襯有擴散阻障層62a。第一 互連介電材料54A包含上述第一實施例中介電材料36相關之 介電材料其中之一。擴散阻障層包含Ti、Ta、w、TaN、、 及WN其中之一，而導電材料包含如摻雜多晶矽、W A]i、 Cu、或AlCu合金。第一互連層利用上述圖5之互連結構相關 方法形成。亦即，利用沉積來形成第一互連介電材料，然後利 用微影及姓刻來提供開口於第一互連電材料。然後用習知方法 形成擴散阻障層，而後填充導電材料到開口中。 利用上述自組聚合物技術來圖案化導電材料6〇A於至少 一佈線區56内。如此提供了各具有重複單元27之奈米尺寸圖 案到第一佈線區56之導電材料60A。 接著，利用習知沉積製程如CVD、PECVD、化學溶液沉 積、或蒸鍍，形成毯覆介電帽蓋層64於下互連層52A的表面 -25· 200937506 上。介電帽蓋層64包含任何適當的介電帽蓋材料，例如siC、 SUNH3、Si〇2、碳摻雜氧化物、氮及氫摻雜矽碳siC(N，H)、或 其多層。帽蓋層64的厚度可視用以形成的技術及材料而變 化。典型地’帽蓋層64的厚度約15至約55nm，而更典型厚 度約25至約45nm。 〇 〇 接著’藉由塗佈第二介電材料54B到帽蓋層64暴露的上 表面上，來形成上互連層52B。第二介電材料54B可包含與下 互連層52A之第一介電材料54A相同或不同的介電材料，而 $佳為相同介電材料。第一介電材料54A的製程技術及厚度 範圍於此亦適用於第二介電材料54B。 然後利用微影及蝕刻，形成至少一開口於第二介電材料 54B。於侧期間，移除了至少一開〇中之介電帽蓋層。接著， 形成擴散阻障層62Β及導電材料60Β於至少一開口中。擴散 阻障層62Β可包含與擴散阻障層62八所用相同或不同的材 料’同樣地，導電材料_可包含與導電材料6〇Α所用相同 或不同的材料。以導電材料6GB填充至少—開口後’可施行 習知平坦化製雖丨如姆麵補），狀供平連結構， 如圖6所不。 成至米實施例中’利用自組聚合物技術來形 魅射。奈米財_倾域的存在增 且·積(即介面面積），而降低了結構的接觸電 接觸％阻的降低改善了通過結構之電流。除上述外’由於 •26· 200937506 域並未改變，因此本發明之方紐結構不影響結構的接 太恭本發月雖已參考特定實施例、特徵及觀點說明 ，但應了解 於此’而可延伸到其他修改、變化、應用及實施例， ❹ ❹ 明精神及=簡做、變化、應__涵蓋在本發 【圖式簡單說明】 半導=構mm電冑及❹侧極諸糾表面上之 搞播不圖1之結構在形成延伸區、間隙壁、及源極/没 極擴散區後之截面示意圖。 触^顯相2之結構在形成自組材料並圖案化源極/汲極 擴散區後之截面示意圖。 纽=顯7F圖3之結構在移除自組材料並職金解導體合 極/_擴散區後之截面示意圖。 ，5顯不_圖4之結構在形成互連層後之截面示意圖。 6顯不利用自組聚合物材料圖案化下方基板之導電材 枓之互連結構之上層之截面示意圖。 【主要元件符號說明】 10初始結構 12半導體基板 13上表面 14閘介電質 -27- 200937506 16圖案化閘極導體 - 18源極/汲極延伸區 20側壁間隙壁 22源極/沒極擴散區 24嵌段共聚物之不可移除組成 26嵌段共聚物之可移除組成產生的溝渠 27重複單元 32金屬半導體合金層 32’金屬半導體合金層 34介電襯層 36互連介電材料 38擴散接觸 50互連結構 52A下互連層 52B上互連層 54A第一互連介電材料 54B第二介電材料 56佈線區 60A導電材料 60B導電材料 62A擴散阻障層 62B擴散阻障層 64介電帽蓋層 -28-

Claims (1)

  1. 200937506 十、申請專利範圍： 1. 一種具有降低接觸電阻之半導體結構，包含： -材ϋΓ接觸區，包含具有—有序奈米尺寸圖案於其中之 —導電材料，接觸具有該有序奈米尺寸_之該材料。 2宰之狀半導餘構，料料财序奈米尺寸圖 茶之这材抖為至少—場效電晶 了圖 ❹ ❹ 導體沒極擴散區。 體源極擴散區及一半 3·如請求項2所述之半導體結構 於一半導體基板上，該半導體源極擴散，位 位於該_化_導體之-足^ 4科導财極擴散區 4.如請求項2所述之半導體結構， 導體合金層。 "中該導電材料為-金屬半 導體合金層為 半 6.如請求項2所述之半導體結構 含具有該有序奈米尺寸圖案之該 =互連結構，位於包 ，構包含至少—互逹介電材料，具有電=基板上’該互連 材料或具有财序奈米尺寸_之雜料'。L接觸該導電 长項1所奴半導體結構’其_導電材料為於—互連 •29- 200937506 結構之一開口中之一導電材料。 &如請求項1·之半導觀構，財財 案之該材料為一下互連層之一導電佈線 ^ 、圖 於-互連介電材料。 料佈線材枓，該導觸線材料嵌
    9.如請求項8所述之半導體結構， 寸圖案之該材料之該導電材料，為一 嵌於一上互連介電材料。 其中接觸具有該有序奈米 上互連層之一導電材料， 尺 其 10. —種具有降低接觸電阻之半導體結構包含： 至少-場效電晶體，位於一半導體基板之一表面之上及之 二’該至少-場效電晶體包含源極/雜擴散區於—圖案化閉極導 體之一足印之該半導體基板令，該源極/没極擴散區各且 奈米尺寸圖案於其中；以及 ~ 一導電材料’位於包含該有序奈米尺寸圖案之該源極/雜擴 散區上。 11.如請求項10所述之半導體結構，其中該導電材料包含以下之 一.一元素金屬、一元素金屬合金、一金屬氮化物、及且组人 多層。 〃'口 / 12. 如請求項11所述之半導體結構，其中該導電材料為一元素金 屬合金’其中該元素金屬合金為一金屬半導體合金層。 13. 如請求項11所述之半導體結構，其中該導電材料為—元素金 -30- 200937506 屬，其令該元素金屬位於一互連介電材料之一開口令。 求項ω所述之半導體結構，其中該導電材料為-金屬半 導體σ金及-元素金屬，位於一互連介電材料之一開:令。 圖宰述之半導體結構更包含一閘介電質，位於該 及至少-側壁間隙壁於該圖案化閘極導體 ❹ 16. -種具有降低接觸電阻之半導體結構包含： 金題第一互連層，包含至少一第一導電材料嵌於一第一互連介 中；二及該至少一第一導電材料具有一有序奈米尺寸圖案於其 第一互連層包含至少一第二導電材料嵌於一第二互連介 電材料，該至少-第二導電材料呈現於該 該有序奈米尺寸圖案上。 弟導電材料之 17.成降低购電阻之—轉魏構之綠，包含： 中之-材料接觸區，包含具有—有序奈米尺寸圖案於其 之該材料。 提供-導電材料接觸具有該有序奈米尺寸圖案 之方法’其中該提供該至少-導電接觸區包 3形成至/1效電晶體於_半導體基板之—表面上，形成一源 極擴^及-祕擴散區於料導體基板岐於該至少一場效 電晶體之-足印，-自組嵌段共聚物作為_侧遮罩圖案化 -31. 200937506 該源極擴散區及該汲極擴散區，以及蝕刻以形成各具有該有序奈 米尺寸圖案之該源極擴散區及該汲極擴散區。 19.如請求項17所述之方法，其中該自組嵌段共聚物選自以下所 組成之群組：聚苯乙烯-嵌段-聚甲基丙烯酸甲酯(PS-b-PMMA)、 聚苯乙稀-嵌段-聚異戊二烯(PS-b-PI)、聚苯乙烯-嵌段-聚丁二烯 (PS-b-PBD)、聚苯乙烯-嵌段-聚乙烯吡啶（pS-b-PVP)、聚苯乙烯- 嵌段-聚氧化乙烯(PS-b-PEO)、聚苯乙烯-礙段-聚乙烯(ps-b-PE)、 聚苯乙烯-嵌段-聚有機矽酸鹽（PS-b-POS)、聚苯乙烯-嵌段-聚二 茂鐵二甲基矽烷（PS-b-PFS)、聚氧化乙烯-嵌段-聚異戊二烯 (ΡΕ€Μ>ΡΙ)、聚氧化乙烯-嵌段-聚丁二烯(PEO-b-PBD)、聚氧化乙 烯-嵌段-聚甲基丙烯酸甲酯(ΡΕΟ-b-PMMA)、聚氧化乙烯-欲段_ 聚乙基乙烯（PEO-b-PEE)、聚丁二烯-嵌段-聚乙烯吡啶 (PBD-b-PVP)、以及聚異戊二烯-嵌段_聚甲基丙烯酸曱酯 (PI-b-PMMA) ° 2〇·如請求項18所述之方法，其中該自組嵌段共聚物藉由以下形 〇 成：塗佈該嵌段共聚物於各該源極擴散區及該汲極擴散區之表 面，退火以形成可移除及不可移除聚合物組成之一序 及移除該可移除聚合物組成。 料間以 21.如請求 .如請求項18所述之方法，更包含形成一互連結構於該半導體
    •如請求項17所述之方法，其中該提供包含該材料 之該至少一 -32- 200937506 導電接觸區包含：形成一層互連介電材料’其具有至少一導電佈 線材料嵌入一互連介電材料，利用一自組嵌段共聚物作為一蝕刻 遮罩圖案化該至少一導電材料，以及蝕刻以形成該材料於具有該 有序奈米尺寸圖案之該導電材料中。 23. 如請求項22所述之方法，其中該自組嵌段共聚物選自以下所 組成之群組：聚苯乙烯-嵌段_聚甲基丙烯酸甲酯(pS如pMMA)、 聚苯乙烯-嵌段-聚異戊二烯(PS_b-PI)、聚苯乙烯-嵌段_聚丁二烯 (PS-b-PBD)、聚苯乙烯·嵌段·聚乙烯吡啶(pS_b-pVp)、聚苯乙稀_ 嵌段-聚氧化乙婦(PS-b-PEO)、聚苯乙婦-板段-聚乙稀(ps_b-PE)、 聚苯乙烯-嵌段-聚有機矽酸鹽（PS_b_POS)、聚苯乙烯嵌段_聚二 茂鐵二甲基矽烷（PS_b_PFS)、聚氧化乙烯_嵌段_聚異戊二烯 (PEab-PI)、聚氧化乙烯-嵌段-聚丁二烯(PEO-b-PBD)、聚氧化乙 烯-嵌段·聚甲基丙烯酸甲酯(PEOb—PMMA)、聚氧化乙烯_嵌段- 聚乙基乙烯（PEO-b-PEE)、聚丁二烯-嵌段-聚乙烯吡啶 (PBD-b-PVP)、以及聚異戊二烯_嵌段_聚甲基丙烯酸曱酯 (PI-b-PMMA) 〇 ❹ 24, 如請求項22所述之方法’其中該自組嵌段共聚物藉由以下形 成：塗佈該嵌段共聚物於各該至少一導電佈線材料之一表面，退 火以形成可移除及不可移除聚合物組成之一有序陣列，以及移除 該可移除聚合物組成。 •33·
TW097136608A 2007-10-15 2008-09-24 Semiconductor structures having improved contact resistance TW200937506A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/872,291 US8299455B2 (en) 2007-10-15 2007-10-15 Semiconductor structures having improved contact resistance

Publications (1)

Publication Number Publication Date
TW200937506A true TW200937506A (en) 2009-09-01

Family

ID=40090096

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097136608A TW200937506A (en) 2007-10-15 2008-09-24 Semiconductor structures having improved contact resistance

Country Status (6)

Country Link
US (2) US8299455B2 (zh)
JP (1) JP5559055B2 (zh)
KR (1) KR20100068417A (zh)
CN (1) CN101849282B (zh)
TW (1) TW200937506A (zh)
WO (1) WO2009049963A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101077301B1 (ko) * 2009-04-09 2011-10-26 주식회사 하이닉스반도체 낮은 콘택 저항을 가지는 반도체 장치의 제조 방법
US8952429B2 (en) * 2010-09-15 2015-02-10 Institute of Microelectronics, Chinese Academy of Sciences Transistor and method for forming the same
TWI475602B (zh) * 2011-01-26 2015-03-01 Nat Applied Res Laboratoires 一種雙重矽、鍺化物結構的製作方法
JP5615207B2 (ja) * 2011-03-03 2014-10-29 株式会社東芝 半導体装置の製造方法
DE102011119957A1 (de) * 2011-12-02 2013-06-06 Micronas Gmbh Befestigungsvorrichtung
US9177826B2 (en) * 2012-02-02 2015-11-03 Globalfoundries Inc. Methods of forming metal nitride materials
KR101942363B1 (ko) * 2012-07-26 2019-04-12 삼성디스플레이 주식회사 편광 소자, 이의 제조 방법, 이를 포함하는 표시 패널 및 이를 포함하는 표시 장치
CN103632972A (zh) * 2012-08-23 2014-03-12 中国科学院微电子研究所 一种半导体结构及其制造方法
US8772934B2 (en) * 2012-08-28 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
US9601630B2 (en) 2012-09-25 2017-03-21 Stmicroelectronics, Inc. Transistors incorporating metal quantum dots into doped source and drain regions
US9748356B2 (en) 2012-09-25 2017-08-29 Stmicroelectronics, Inc. Threshold adjustment for quantum dot array devices with metal source and drain
JP6059608B2 (ja) * 2013-06-12 2017-01-11 株式会社東芝 パターン形成方法
JP2015023161A (ja) * 2013-07-19 2015-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法ならびに電子機器
US10002938B2 (en) 2013-08-20 2018-06-19 Stmicroelectronics, Inc. Atomic layer deposition of selected molecular clusters
US9064821B2 (en) 2013-08-23 2015-06-23 Taiwan Semiconductor Manufacturing Co. Ltd. Silicon dot formation by self-assembly method and selective silicon growth for flash memory
US9281203B2 (en) * 2013-08-23 2016-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Silicon dot formation by direct self-assembly method for flash memory
US9455184B2 (en) 2014-06-17 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Aluminum interconnection apparatus
US20160020307A1 (en) * 2014-07-16 2016-01-21 Win Semiconductors Corp. Heterojunction Bipolar Transistor
KR20160056457A (ko) 2014-11-11 2016-05-20 삼성디스플레이 주식회사 와이어 그리드 편광자 및 이의 제조방법
KR102350824B1 (ko) 2015-01-08 2022-01-13 삼성디스플레이 주식회사 와이어 그리드 편광자의 제조 방법
US10050147B2 (en) 2015-07-24 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9449871B1 (en) 2015-11-18 2016-09-20 International Business Machines Corporation Hybrid airgap structure with oxide liner
US9905663B2 (en) * 2016-06-24 2018-02-27 International Business Machines Corporation Fabrication of a vertical fin field effect transistor with a reduced contact resistance
EP3339244A1 (en) * 2016-12-21 2018-06-27 IMEC vzw Source and drain contacts in fin- or nanowire- based semiconductor devices.
US10332753B2 (en) * 2017-01-13 2019-06-25 International Business Machines Corporation Wet etching of samarium selenium for piezoelectric processing
US11825661B2 (en) * 2020-09-23 2023-11-21 Taiwan Semiconductor Manufacturing Company Limited Mobility enhancement by source and drain stress layer of implantation in thin film transistors
CN117542878A (zh) * 2022-08-01 2024-02-09 长鑫存储技术有限公司 存储器结构、半导体结构及其制备方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4165241A (en) * 1977-06-08 1979-08-21 Atlantic Richfield Company Solar cell with improved printed contact and method of making the same
US4105471A (en) * 1977-06-08 1978-08-08 Arco Solar, Inc. Solar cell with improved printed contact and method of making the same
JPH0691212B2 (ja) * 1986-10-07 1994-11-14 日本電気株式会社 半導体メモリ
JPH01298765A (ja) * 1988-05-27 1989-12-01 Fujitsu Ltd 半導体装置及びその製造方法
JPH03280532A (ja) 1990-03-29 1991-12-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP3191061B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体装置及び液晶表示装置
JPH05315613A (ja) 1992-05-13 1993-11-26 Oki Electric Ind Co Ltd 半導体装置およびシリサイド層の形成方法
JPH0969622A (ja) * 1995-08-31 1997-03-11 Sony Corp 半導体装置およびその製造方法
JP3206419B2 (ja) * 1996-02-19 2001-09-10 富士電機株式会社 半導体装置の製造方法
US6034331A (en) * 1996-07-23 2000-03-07 Hitachi Chemical Company, Ltd. Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
US5808364A (en) * 1997-04-08 1998-09-15 International Business Machines Corporation Interconnects using metal spacers
US5948470A (en) * 1997-04-28 1999-09-07 Harrison; Christopher Method of nanoscale patterning and products made thereby
JP2000216238A (ja) 1999-01-26 2000-08-04 Toshiba Corp 半導体装置
JP2000232223A (ja) 1999-02-10 2000-08-22 Nec Corp 半導体装置およびその製造方法
US6001717A (en) * 1999-02-12 1999-12-14 Vanguard International Semiconductor Corporation Method of making local interconnections for dynamic random access memory (DRAM) circuits with reduced contact resistance and reduced mask set
JP2001077195A (ja) 1999-09-07 2001-03-23 Sony Corp 半導体装置
US20050009209A1 (en) * 1999-11-10 2005-01-13 Stmicroelectronics S.R.L. Process for selectively sealing ferroelectric capactive elements incorporated in semiconductor integrated non-volatile memory cells
JP4780818B2 (ja) * 2000-03-03 2011-09-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6737302B2 (en) * 2001-10-31 2004-05-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for field-effect transistor
US6621131B2 (en) * 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
JP2004055812A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
US6642597B1 (en) * 2002-10-16 2003-11-04 Lsi Logic Corporation Inter-layer interconnection structure for large electrical connections
KR100558037B1 (ko) 2003-01-13 2006-03-07 주식회사 하이닉스반도체 실리콘나노와이어를 이용한 반도체 소자의 콘택 형성 방법
JP4493278B2 (ja) 2003-02-20 2010-06-30 富士通株式会社 多孔性樹脂絶縁膜、電子装置及びそれらの製造方法
JP2004260003A (ja) 2003-02-26 2004-09-16 Fujitsu Ltd 半導体装置及びその製造方法
TW594945B (en) * 2003-09-05 2004-06-21 Powerchip Semiconductor Corp Flash memory cell and manufacturing method thereof
KR100527673B1 (ko) * 2004-02-24 2005-11-28 삼성전자주식회사 반도체 소자의 금속배선 형성방법
KR100596489B1 (ko) * 2004-06-28 2006-07-03 삼성전자주식회사 금속배선을 갖는 반도체 장치 및 이의 제조방법
US7132333B2 (en) * 2004-09-10 2006-11-07 Infineon Technologies Ag Transistor, memory cell array and method of manufacturing a transistor
US7102201B2 (en) * 2004-07-15 2006-09-05 International Business Machines Corporation Strained semiconductor device structures
US6965146B1 (en) * 2004-11-29 2005-11-15 Silicon-Based Technology Corp. Self-aligned planar DMOS transistor structure and its manufacturing methods
US7071047B1 (en) * 2005-01-28 2006-07-04 International Business Machines Corporation Method of forming buried isolation regions in semiconductor substrates and semiconductor devices with buried isolation regions
KR100668846B1 (ko) * 2005-06-10 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
KR100734266B1 (ko) * 2005-07-15 2007-07-02 삼성전자주식회사 콘택 저항이 개선된 수직 채널 반도체 소자 및 그 제조방법
US7112490B1 (en) * 2005-07-25 2006-09-26 Freescale Semiconductor, Inc. Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench
CN101273462A (zh) * 2005-09-29 2008-09-24 Nxp股份有限公司 带有改进的接触焊盘的半导体器件及其制造方法
DE102005052000B3 (de) * 2005-10-31 2007-07-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
JP2007214418A (ja) * 2006-02-10 2007-08-23 Sony Corp 半導体装置の製造方法
JP2007227698A (ja) * 2006-02-24 2007-09-06 Renesas Technology Corp 半導体装置の製造方法
US8258057B2 (en) * 2006-03-30 2012-09-04 Intel Corporation Copper-filled trench contact for transistor performance improvement
US20070228463A1 (en) * 2006-04-03 2007-10-04 Jun Cai Self-aligned complementary ldmos
TW200746268A (en) * 2006-04-11 2007-12-16 Applied Materials Inc Process for forming cobalt-containing materials
US20080001233A1 (en) * 2006-05-11 2008-01-03 Ashok Kumar Kapoor Semiconductor device with circuits formed with essentially uniform pattern density
US20080026541A1 (en) * 2006-07-26 2008-01-31 International Business Machines Corporation Air-gap interconnect structures with selective cap
KR100812603B1 (ko) * 2006-11-03 2008-03-13 주식회사 하이닉스반도체 후처리에 의한 반도체소자의 콘택 형성 방법
JP5123573B2 (ja) * 2007-06-13 2013-01-23 ローム株式会社 半導体発光素子およびその製造方法
US8105960B2 (en) * 2007-10-09 2012-01-31 International Business Machines Corporation Self-assembled sidewall spacer
KR20090079035A (ko) * 2008-01-16 2009-07-21 삼성전자주식회사 강유전체 메모리 장치
US7696542B2 (en) * 2008-01-22 2010-04-13 International Business Machines Corporation Anisotropic stress generation by stress-generating liners having a sublithographic width
JP2012500476A (ja) * 2008-08-14 2012-01-05 ブルックヘイヴン サイエンス アソシエイツ 構造化ピラー電極
KR101047721B1 (ko) * 2010-03-09 2011-07-08 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지

Also Published As

Publication number Publication date
US20120132966A1 (en) 2012-05-31
CN101849282B (zh) 2012-05-02
WO2009049963A1 (en) 2009-04-23
JP2011501401A (ja) 2011-01-06
US8299455B2 (en) 2012-10-30
CN101849282A (zh) 2010-09-29
US8685809B2 (en) 2014-04-01
US20120208332A1 (en) 2012-08-16
KR20100068417A (ko) 2010-06-23
JP5559055B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
TW200937506A (en) Semiconductor structures having improved contact resistance
TWI710013B (zh) 使用單元隔離柱對主動奈米結構間的 n-p 空間之功函數金屬圖案化
US8105960B2 (en) Self-assembled sidewall spacer
DE112011100788B4 (de) Elektrisches Bauelement, insbesondere CMOS-Bauelement, und Verfahren zum Herstellen eines Halbleiterbauelements
US8431486B2 (en) Interconnect structure for improved time dependent dielectric breakdown
US20210183997A1 (en) Gate cut isolation including air gap, integrated circuit including same and related method
CN103077887B (zh) 半导体器件及其制造方法
US11043411B2 (en) Integration of air spacer with self-aligned contact in transistor
JP2007318132A (ja) シリサイド・コンタクトとその上のメタライゼーションとの間の接触抵抗を低減する方法及び構造体
CN110571333B (zh) 一种无掺杂晶体管器件制作方法
US8487355B2 (en) Structure and method for compact long-channel FETs
US7808020B2 (en) Self-assembled sidewall spacer
US20090101972A1 (en) Process for fabricating a field-effect transistor with doping segregation used in source and/or drain
US12068254B2 (en) Interconnection structure and methods of forming the same
TWI254386B (en) Nitride and polysilicon interface with titanium layer
KR20100074159A (ko) 자기 조립된 측벽 스페이서
US9853025B1 (en) Thin film metallic resistors formed by surface treatment of insulating layer
US9236260B2 (en) System, method and apparatus for seedless electroplated structure on a semiconductor substrate
WO2022232473A1 (en) Method to scale dram with self aligned bit line process
TW202414767A (zh) 具有近端摻雜層的多層拓撲互連