JP2007318132A - シリサイド・コンタクトとその上のメタライゼーションとの間の接触抵抗を低減する方法及び構造体 - Google Patents
シリサイド・コンタクトとその上のメタライゼーションとの間の接触抵抗を低減する方法及び構造体 Download PDFInfo
- Publication number
- JP2007318132A JP2007318132A JP2007130825A JP2007130825A JP2007318132A JP 2007318132 A JP2007318132 A JP 2007318132A JP 2007130825 A JP2007130825 A JP 2007130825A JP 2007130825 A JP2007130825 A JP 2007130825A JP 2007318132 A JP2007318132 A JP 2007318132A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- metal
- silicide
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 73
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 73
- 238000000034 method Methods 0.000 title claims abstract description 39
- 238000001465 metallisation Methods 0.000 title claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 128
- 229910052751 metal Inorganic materials 0.000 claims abstract description 99
- 239000002184 metal Substances 0.000 claims abstract description 99
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 62
- 230000005669 field effect Effects 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 60
- 230000004888 barrier function Effects 0.000 claims description 46
- 238000009792 diffusion process Methods 0.000 claims description 31
- 239000011229 interlayer Substances 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 16
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 239000000956 alloy Substances 0.000 claims description 6
- KYCKJHNVZCVOTJ-UHFFFAOYSA-N [GeH3-].[Si+4].[GeH3-].[GeH3-].[GeH3-] Chemical compound [GeH3-].[Si+4].[GeH3-].[GeH3-].[GeH3-] KYCKJHNVZCVOTJ-UHFFFAOYSA-N 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 239000004020 conductor Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052718 tin Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- -1 region Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005272 metallurgy Methods 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 229910052702 rhenium Inorganic materials 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 150000004760 silicates Chemical class 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- FBOUIAKEJMZPQG-AWNIVKPZSA-N (1E)-1-(2,4-dichlorophenyl)-4,4-dimethyl-2-(1,2,4-triazol-1-yl)pent-1-en-3-ol Chemical compound C1=NC=NN1/C(C(O)C(C)(C)C)=C/C1=CC=C(Cl)C=C1Cl FBOUIAKEJMZPQG-AWNIVKPZSA-N 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 229910003217 Ni3Si Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004964 aerogel Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009867 copper metallurgy Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 150000002170 ethers Chemical class 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052914 metal silicate Inorganic materials 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000412 polyarylene Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76883—Post-treatment or after-treatment of the conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】シリサイド・コンタクトとその上のメタライゼーションとの間の接触抵抗を低減する方法及び構造体を提供する。
【解決手段】上に配置される少なくとも１つの電界効果トランジスタを含み、前記少なくとも１つの電界効果トランジスタに隣接して配置されるシリサイド・コンタクト領域１６Ａ，１６Ｂ，１６Ｃを含む、半導体基板１２と、前記半導体基板上に配置され、前記少なくとも１つの電界効果トランジスタの上に延び、前記シリサイド・コンタクト領域を露出させるコンタクト開口部２０を有する絶縁中間層１８と、前記コンタクト開口部内の金属ゲルマニウム化物含有コンタクト材料２４とを備える。
【選択図】図２
【解決手段】上に配置される少なくとも１つの電界効果トランジスタを含み、前記少なくとも１つの電界効果トランジスタに隣接して配置されるシリサイド・コンタクト領域１６Ａ，１６Ｂ，１６Ｃを含む、半導体基板１２と、前記半導体基板上に配置され、前記少なくとも１つの電界効果トランジスタの上に延び、前記シリサイド・コンタクト領域を露出させるコンタクト開口部２０を有する絶縁中間層１８と、前記コンタクト開口部内の金属ゲルマニウム化物含有コンタクト材料２４とを備える。
【選択図】図２
Description
本発明は、半導体構造体及びその製造方法に関する。より具体的には、本発明は、典型的にはシリサイド・コンタクトとその上のメタライゼーションとの間の、コンタクト開口部における接触抵抗が低減される半導体構造体に関する。本発明はまた、こうした半導体構造体を製造する方法に関する。
素子密度の増加及び性能の向上に対する絶えず増加する要求を満たすためには、低ｋ誘電体材料（二酸化シリコンより小さな誘電率）と、二重ダマシン法によって規定される銅メタラジの相互接続配線とからなる半導体技術が、後工程（ＢＥＯＬ）に関する今日の選択である。乾燥空気が理論上最低の１という誘電率を有するので、エーロゲル、水素シルセスキオキサン（ＨＳＱ）、フッ素化有機ポリマー、及び有機シリケート・ガラス（例えば、ＳｉＣＯＨ）等の大部分の低ｋ（ｌｏｗ−ｋ）材料が、化学気相堆積（ＣＶＤ）法によって堆積させられる。障壁層の選択には、タンタル、タングステン及びチタン・ベースの合金が挙げられる。
高性能相互接続は、異なる層の高導電率メタラジ配線によって形成されるが、これらの層は誘電体材料層で互いから絶縁され、所望のポイントにおいて相互接続される。相互接続配線構造体への腐食性不純物の進入を防止するか又は低減するために、相互接続配線の最上層の少なくとも１つの層は、シラン（ＳｉＨ４）又はテトラエチルオルトシリケート（ＴＥＯＳ）前駆物質を用いたプラズマ増強化学気相堆積（ＰＥＣＶＤ）によって堆積させた酸化シリコン等の、従来の標準的な絶縁体の１つ又は複数の層に埋め込まれる。従って、今日の高性能相互接続は、低ｋ誘電体のＳｉＣＯＨに埋め込まれ、上部及び底部が、それぞれＰＥＣＶＤ酸化物及びＢＰＳＧの遥かに高密度の層に結合された、高導電率の銅相互接続の１つ又は複数の層で構成されている。
前工程（ＦＥＯＬ）は、バルク・シリコン又は絶縁体上シリコン（ＳＯＩ）ウェーハからのシリコン、電気的絶縁のための高ｋ誘電体の窒化シリコン・フィーチャ、及び相補型金属酸化物半導体（ＣＭＯＳ）構造におけるトランジスタの上部のポリシリコン・ゲート材料で構成されるトランジスタを製造するのに用いられる層に対応する。ＣＭＯＳトランジスタのソース、ゲート及びドレイン領域に対応するコンタクトには、薄い金属層をシリコン上に堆積させ、金属シリサイドを形成するようにアニールした、自己整合型シリサイド（ＳＡＬＩＣＩＤＥ）材料を用いることが多い。ニッケルは、およそ１５から２０μΩ−ｃｍまでのバルク抵抗をもつ、現在のシリサイド・コンタクトとして選択される材料を代表する。
高性能半導体の超小型回路の速度は、デバイス及び相互接続メタライゼーションによる全抵抗に強く依存する。既存の及び次世代のマイクロプロセッサ内の半導体構造体の寸法が減少するにつれて、半導体デバイスの多くの構成構造体の抵抗が増加する。例えば、ＢＥＯＬメタライゼーションの第１の層をトランジスタのソース及びドレイン領域（ＦＥＯＬ）に接続するビアの抵抗は、微小寸法における電子散乱に起因して、スケール因子の２乗に比例して増加すると予想される。
全ビア（即ち、コンタクト開口部）抵抗の３つの主要な要素は、ビア及び障壁層材料のバルク抵抗率、底部ビア界面における接触抵抗、及び上部ビア界面における接触抵抗である。現在の半導体製造では、ビア材料としてタングステンと、チタン・ベースの障壁層とが用いられる。タングステンは低いバルク抵抗（５．５μΩ−ｃｍ）をもつが、ビアのバルク抵抗はまた、ビア内のボイド又はシームの存在によって影響を受け、この問題はビア・ホールが化学気相堆積（ＣＶＤ）等の通常の堆積法を用いて充填するのが一層困難になるにつれてより顕著になる。しかしながら、障壁層と、その下の、ソース及びドレイン領域の上部に形成されるシリサイド材料との間の底部ビア界面（ｂｏｔｔｏｍ ｖｉａ ｉｎｔｅｒｆａｃｅ）における接触抵抗が、全ビア抵抗（ｔｏｔａｌ ｖｉａ ｒｅｓｉｓｔａｎｃｅ）の増加部分（ｉｎｃｒｅａｓｉｎｇ ｆｒａｃｔｉｏｎ）を示す。
この問題は、半導体技術の性能及び開発に対して重大な影響を与える。最下位のＢＥＯＬビアとその下にあるシリサイド層との間の界面における接触抵抗の影響を低減する方法が要求されている。
非特許文献１は、低い接触抵抗を有すると言われるＮｉ３Ｓｉコンタクト材料を開示している。Ｎｉ３Ｓｉコンタクト材料は、初めに、二酸化シリコン層にコンタクト開口部を設けることによって作られる。コンタクト開口部を設けた後に、ＴｉＮ／Ｔｉ膜を堆積させる。ＴｉＮ／Ｔｉ膜は、接着／シリサイド化停止層として機能する。次に、非ドープ・ポリＳｉをコンタクト開口部内に堆積させ、その後、Ｎｉ層が形成される。次に、Ｎｉシリサイド・コンタクト材料が、アルゴン中で１分間、６００℃でアニールすることによって形成される。この従来技術の方法に伴う１つの問題は、Ｎｉシリサイドがその前に作られたデバイスに悪影響を及ぼす可能性がある比較的高い温度で形成されることである。
Ｓｕｍｉへの特許文献１は、シリサイド・コンタクト材料を形成するための別の方法を開示している。この従来技術の方法においては、初めにコンタクト開口部を中間層の絶縁層内に形成する。次に、Ｓｉベースの材料の単一層を堆積させ、続いて、金属層を堆積させる。金属層は、Ｚｒ、Ｎｉ、Ｐｄ、Ｃｕ、Ａｕ、又はＡｇから成る。金属層の堆積後に、Ｓｉベースの材料が金属と反応して、コンタクト開口部内にシリサイド材料を形成する温度まで構造体が加熱される。特許文献１においては、６００℃のシリサイド化温度も記載されている。
以上を考えると、依然として、コンタクト材料のための新しい材料、及び、それを形成する方法を提供する必要がある。その提供される新しい材料は、コンタクト開口部における接触抵抗を下げることになる。さらに、コンタクト材料を形成するのに使用される熱量が、従来技術のシリサイド・コンタクト材料を製造するのに用いられる熱量より少なくなるようなコンタクト材料を製造する方法を提供することも望ましいことになる。
本発明は、コンタクト開口部における接触抵抗が低減される半導体構造体を提供する。本発明においては、これは、タングステン等の通常のコンタクト・メタラジ、又はＮｉシリサイド若しくはＣｕシリサイド等の金属シリサイドを、金属ゲルマニウム化物含有コンタクト材料に替えることによって達成される。この「金属ゲルマニウム化物含有」という用語は、本出願においては、純金属ゲルマニウム化物（即ち、ＭＧｅ合金）、又はＳｉを含む金属ゲルマニウム化物（即ち、ＭＳｉＧｅ合金）を表すのに用いられる。
即ち、本出願の出願人は、典型的にはコンタクト領域とその上のメタライゼーションとの間の、コンタクト開口部（即ち、ビア）における接触抵抗が、絶縁中間層のコンタクト開口部内に金属ゲルマニウム化物含有コンタクト材料を供給することによって低減できると判断した。本出願の金属ゲルマニウム化物含有コンタクト材料は、等価の金属シリサイド・コンタクト材料と比較してより低いシート抵抗を有する。例えば、本出願の金属ゲルマニウム化物含有コンタクト材料は、約６μΩ−ｃｍ又はそれ以下のシート抵抗値を有するが、一方、等価の金属シリサイド・コンタクト材料は、約４０μΩ−ｃｍ又はそれ以上のシート抵抗を有する。
本発明の１つの実施形態によれば、金属ゲルマニウム化物含有コンタクト材料は、拡散障壁によって下にあるシリサイド・コンタクトから間隔を置かれる。本出願のさらに別の実施形態においては、本発明の金属ゲルマニウム化物含有コンタクト材料は、その下にあるシリサイド・コンタクトと直接接触する。本発明のいずれの実施形態においても、シリサイド・コンタクトは、電界効果トランジスタのソース／ドレイン及び／又はゲート領域上に配置することができる。
本発明の金属ゲルマニウム化物含有コンタクト材料は、金属とＧｅ含有材料との間の反応を引き起こすアニール処理を実行した後には、未反応金属又はＧｅ含有材料を含まないことに注意されたい。
本発明の金属ゲルマニウム化物含有コンタクト材料を形成するのに用いられる金属の選択は、隣接するレベルに対する接触抵抗を最小にするように調整することができる。本出願の好ましい実施形態におけるゲルマニウム化物のバルク抵抗は、約５μΩ−ｃｍから約１５μΩ−ｃｍまでの範囲内となるが、接触抵抗は、全ビア抵抗を支配すると予想される。ゲルマニウム化物材料を用いて得られるような低ショットキー障壁（０．４ｅＶ未満）を有するビア材料（即ち、コンタクト材料）は、接触抵抗を一桁下げることができる。
概略的に言えば、本発明は、
その上に配置される少なくとも１つの電界効果トランジスタを含み、前述の少なくとも１つの電界効果トランジスタに隣接して配置されるシリサイド・コンタクト領域を含む半導体基板と、
前述の半導体基板上に配置され、前述の少なくとも１つの電界効果トランジスタの上に延び、前述のシリサイド・コンタクト領域を露出させるコンタクト開口部を有する、絶縁中間層と、
前述のコンタクト開口部内の金属ゲルマニウム化物含有コンタクト材料と、
を備える半導体構造体を提供する。
その上に配置される少なくとも１つの電界効果トランジスタを含み、前述の少なくとも１つの電界効果トランジスタに隣接して配置されるシリサイド・コンタクト領域を含む半導体基板と、
前述の半導体基板上に配置され、前述の少なくとも１つの電界効果トランジスタの上に延び、前述のシリサイド・コンタクト領域を露出させるコンタクト開口部を有する、絶縁中間層と、
前述のコンタクト開口部内の金属ゲルマニウム化物含有コンタクト材料と、
を備える半導体構造体を提供する。
本発明の１つの実施形態によれば、金属ゲルマニウム化物含有コンタクト材料は、拡散障壁によってその下にあるシリサイド・コンタクトから間隔を置かれる。本出願のさらに別の実施形態においては、本発明の金属ゲルマニウム化物含有コンタクト材料は、下にあるシリサイド・コンタクトと直接接触する。本発明のいずれの実施形態においても、シリサイド・コンタクトは、電界効果トランジスタのソース／ドレイン及び／又はゲート領域上に配置することができる。
本発明の別の実施形態においては、半導体構造体は、
その上に配置される少なくとも１つの電界効果トランジスタを含む半導体基板と、
前述の半導体基板上に配置され、前述の少なくとも１つの電界効果トランジスタの上に延び、コンタクト開口部を有する、絶縁中間層と、
前述のコンタクト開放部内にあって、デバイス・コンタクトとして機能する下部と、その上のメタライゼーションへのコンタクトとして機能する上部とを有する、連続的な金属ゲルマニウム化物含有材料と、
を備える。
その上に配置される少なくとも１つの電界効果トランジスタを含む半導体基板と、
前述の半導体基板上に配置され、前述の少なくとも１つの電界効果トランジスタの上に延び、コンタクト開口部を有する、絶縁中間層と、
前述のコンタクト開放部内にあって、デバイス・コンタクトとして機能する下部と、その上のメタライゼーションへのコンタクトとして機能する上部とを有する、連続的な金属ゲルマニウム化物含有材料と、
を備える。
本発明はさらに、上述の半導体構造体を製造する方法を提供する。概略的に言えば、金属ゲルマニウム化物含有コンタクト材料を含む前述の半導体構造体を形成するのに用いられる方法は、
その上に配置される少なくとも１つの電界効果トランジスタを含む半導体基板を準備するステップと、
前述の半導体基板上に配置され、前述の少なくとも１つの電界効果トランジスタの上に延び、コンタクト開口部を有する、絶縁中間層を形成するステップと、
前述のコンタクト開口部内に金属ゲルマニウム化物含有コンタクト材料を形成するステップと、
を含む。
その上に配置される少なくとも１つの電界効果トランジスタを含む半導体基板を準備するステップと、
前述の半導体基板上に配置され、前述の少なくとも１つの電界効果トランジスタの上に延び、コンタクト開口部を有する、絶縁中間層を形成するステップと、
前述のコンタクト開口部内に金属ゲルマニウム化物含有コンタクト材料を形成するステップと、
を含む。
本発明の方法によれば、金属ゲルマニウム化物含有コンタクト材料を形成するステップは、任意の順序で、金属層とＧｅ含有層を堆積させるステップと、金属層とＧｅ含有層の間で反応を引き起こすようにアニールするステップと、あらゆる未反応材料を除去するステップとを含む。
本発明の方法の幾つかの実施形態において、拡散障壁は、金属ゲルマニウム化物含有コンタクト材料を形成する前に、少なくとも絶縁中間層内の開口部の内に形成される。こうした実施形態においては、結果として生じる金属ゲルマニウム化物含有コンタクト材料は、その下にあって、構造体のソース／ドレイン領域及び随意的にゲート領域の上に配置されるシリサイド・コンタクトから間隔を置かれる。本出願のさらに別の実施形態においては、本発明の金属ゲルマニウム化物含有コンタクト材料は、その下のシリサイド・コンタクト領域と直接接触する。本発明のこれらの実施形態のいずれにおいても、シリサイド・コンタクトは、電界効果トランジスタのソース／ドレイン及び／又はゲート領域に配置することができる。本出願のさらに別の実施形態においては、コンタクト材料の下部は、それらの領域へのコンタクトとして機能し、一方、コンタクト材料の上部は、その上にあるメタライゼーションへのコンタクトとして機能する。
金属ゲルマニウム化物含有コンタクト材料を含む半導体構造体を形成するのに用いられる上記の方法に加えて、本発明はさらに、金属ゲルマニウム化物含有コンタクト材料か又は金属シリサイド・コンタクト材料のいずれかを含む構造体を形成する方法を提供する。本発明の方法は、従来技術の処理工程より低いシリサイド／ゲルマニウム化物の形成温度を用い、従って熱使用量を下げることに注意されたい。
概略的に言えば、本発明のこの方法は、
その上に配置される少なくとも１つの電界効果トランジスタを含み、前述の少なくとも１つの電界効果トランジスタに隣接して配置されるシリサイド・コンタクト領域を含む、半導体基板を準備するステップと、
前述の半導体基板上に配置され、前述の少なくとも１つの電界効果トランジスタの上に延び、前述のシリサイド・コンタクト領域を露出させるコンタクト開口部を有する、絶縁中間層を形成するステップと、
前述のコンタクト開口部内に金属シリサイド又は金属ゲルマニウム化物含有コンタクト材料を形成するステップとを含み、前述のコンタクト材料を形成する前述のステップは、約４００℃又はそれ以下の温度までアニールするステップを含む。
その上に配置される少なくとも１つの電界効果トランジスタを含み、前述の少なくとも１つの電界効果トランジスタに隣接して配置されるシリサイド・コンタクト領域を含む、半導体基板を準備するステップと、
前述の半導体基板上に配置され、前述の少なくとも１つの電界効果トランジスタの上に延び、前述のシリサイド・コンタクト領域を露出させるコンタクト開口部を有する、絶縁中間層を形成するステップと、
前述のコンタクト開口部内に金属シリサイド又は金属ゲルマニウム化物含有コンタクト材料を形成するステップとを含み、前述のコンタクト材料を形成する前述のステップは、約４００℃又はそれ以下の温度までアニールするステップを含む。
コンタクト開口部における低減された接触抵抗を有する半導体構造体、及び、それを形成する方法を提供する本発明が、以下の考察及び本出願に添付される図面を参照することによって、これからより詳細に説明される。本明細書において以下でより詳細に参照される本出願の図面は、例証の目的のために提供され、従って、一定の縮尺で描かれてはない。
以下の説明において、本発明の十分な理解を与えるために、特定の構造体、成分、材料、寸法、加工処理ステップ、及び方法等の、多数の特定の詳細が示される。しかしながら、当業者は、これらの特定の詳細なしに本発明を実施できることを認識するであろう。他の場合においては、公知の構造体又は加工処理ステップは、本発明を不明瞭にすることを避けるため、詳細には説明されていない。
層、領域、又は基板としてのある要素が別の要素「上に（ｏｎ）」又は「の上に（ｏｖｅｒ）」在ると言われるときは、それが他の要素の直接上に在ってもよいし、或いは、中間要素が存在してもよいことを理解されたい。これとは対照的に、ある要素が別の要素「上に直接」又は「の直接上に」在ると言われるときには、中間要素は存在しない。ある要素が別の要素「の真下に」又は「の下に」在ると言われるときは、それが他の要素の真下に又はその下に直接在ってもよいし、或いは、中間要素が存在してもよいことを理解されたい。これとは対照的に、ある要素が別の要素「の直接真下に」又は「の直接下に」在ると言われるときには、中間要素は存在しない。
本発明によれば、典型的には下にあるシリサイド・コンタクト領域と上にあるメタライゼーションとの間の、コンタクト開口部における接触抵抗を低減する金属ゲルマニウム化物含有コンタクト材料が提供される。ゲルマニウム化物含有コンタクト材料を形成する金属の選択は、隣接する材料との接触抵抗を最小にするように調整することができるが、しかしそれは、Ｗ、Ｃｕ、又はＮｉを含むことが好ましい。好ましいコンタクト材料は、隣接材料に対して、接触抵抗を決定づけるショットキー障壁の高さが低くあるべきであり、また、下にあるシリサイド・コンタクト領域を形成するのに用いられるより低い温度でのアニールによって形成されるべきである。通常の半導体デバイスの製造においては、下にあるシリサイド・コンタクト領域は、典型的には、ニッケル・シリサイド、或いは、プラチナ、パラジウム、レニウム、タングステン又はそれらの組合せで構成することが可能なニッケル合金のシリサイドで構成される。下にあるシリサイド層とコンタクト材料は、幾つか実施形態においては、拡散障壁によって接合されるため、この拡散障壁の組成は、シリサイド・コンタクト領域と金属ゲルマニウム化物含有コンタクト材料の両方に対する低ショットキー障壁を形成する一方で、これらの領域間の相互拡散を阻止するように選択される。
初めに、本出願の１つの実施形態に用いられる基本的な加工処理ステップを示す図１−図２を参照する。図１−図２に示される実施形態においては、拡散障壁は、本発明の金属ゲルマニウム化物含有コンタクト材料とその下のシリサイド・コンタクト領域との間に配置される。この実施形態においては、拡散障壁が用いられているが、この実施形態ではまた、それが存在しない場合も考慮されている。
まず、本発明に用いられる初めの構造体１０を示す図１を参照する。示されるように、初めの構造体１０は、その表面上に配置される少なくとも１つの電界効果トランジスタ１４を有する半導体基板１２を含む。初めの構造体１０はさらに、シリサイド・コンタクト領域１６Ａ、１６Ｂ及び１６Ｃを含む。シリサイド・コンタクト領域１６Ａ及び１６Ｂは、隣接する電界効果トランジスタ１４のソース及びドレイン領域（図示せず）の上に配置されており、一方、シリサイド・コンタクト領域１６Ｃはトランジスタのゲート導体の上に配置されていることに注意されたい。初めの構造体１０はゲート導体の上にあるシリサイド・コンタクト領域１６Ｃを考慮するものであるが、本発明は、こうした実施形態に限定されない。本発明の幾つかの実施形態においては、例えば、シリサイド・コンタクト領域は、ゲート導体の上には配置されない。このことは、シリサイド化工程の間、誘電体キャップがゲート導体の上に存在するときに起きる。
初めの構造体１０はまた、基板１２及び電界効果トランジスタ１４の上に配置される中間層誘電体１８を含む。中間層誘電体１８は、下にあるシリサイド・コンタクト領域１６Ａ−１６Ｃの各々の一部を露出させるコンタクト開口部２０を有する。
初めの構造体１０は、当業者には周知の材料で構成される。さらに、初めの構造体１０は、同様に当業者に周知の半導体加工工程を利用して製造される。
本発明に用いられる半導体基板１２は、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣ、Ｇａ、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ及び全ての他のＩＩＩ／Ｖ族又はＩＩ／ＶＩ族化合物の半導体を含むが、それらに限定はされない任意の半導体材料を含む。半導体基板１２はまた、有機半導体、又はＳｉ／ＳｉＧｅ、絶縁体上シリコン（ＳＯＩ）若しくは絶縁体上ＳｉＧｅ（ＳＧＯＩ）等の積層半導体を含むことができる。本発明の幾つかの実施形態においては、半導体基板１２は、Ｓｉ含有半導体材料、即ちシリコンを含む半導体材料で構成されることが好ましい。半導体基板１２は、ドープされていても、ドープされていなくてもよいし、或いは、ドープ領域と非ドープ領域を含んでもよい。
ＳＯＩ基板を用いるときは、それらの基板は、埋め込み絶縁層によって少なくとも部分的に分離される、上部及び底部の、例えばＳｉの半導体層を含む。埋め込み絶縁層は、例えば、結晶若しくは非結晶酸化物、窒化物、或いは、これらの任意の組合せを含む。埋め込み絶縁層は、酸化物であることが好ましい。典型的には、埋め込み絶縁層は、層転写工程の初期段階の間に、或いは、例えばＳＩＭＯＸ（酸素イオン注入による分離）等のイオン注入及びアニール処理工程中に形成される。
基板１２は、単一の結晶方位を有してもよく、或いは代替的に、異なる結晶方位の表面領域を有するハイブリッド半導体基板を用いることもできる。ハイブリッド基板は、形成される特定のＦＥＴの性能を高める特定の結晶方位上にＦＥＴを製造することを可能にする。例えば、ハイブリッド基板は、ｐＦＥＴを（１１０）結晶方位上に形成することができ、一方、ｎＦＥＴは（１００）結晶方位上に形成することができる構造体を準備することを可能にする。ハイブリッド基板が用いられるときは、それは、ＳＯＩ類似の特性、バルク類似の特性、又はＳＯＩ類似特性とバルク類似特性の組合せを有することができる。
電界効果トランジスタ１４は、一般的には、ゲート誘電体と、その上のゲート導体とを含む。本発明の図面においては、ゲート誘電体及びその上のゲート導体は、分かりやすくするために単一の材料積層体として示されている。
ゲート誘電体（具体的には図示せず）は、約４．０又はそれ以上の誘電率を有する絶縁材料で構成される。本明細書において記載される全ての誘電率は、特に断りのない限り、真空に対する相対値である。１つの実施形態においては、ゲート誘電体は、高ｋ材料を含む。この「高ｋ」という用語は、４．０より大きな、好ましくは７．０より大きな誘電率を有する誘電体を示す。具体的には、本発明に用いられるゲート誘電体は、酸化物、窒化物、酸窒化物、及び／又は、金属シリケート及び窒化金属シリケートを含んだシリケートを含むが、これらに限定はされない。１つの実施形態においては、ゲート誘電体は、例えば、ＳｉＯ２、ＨｆＯ２、ＺｒＯ２、Ａｌ２Ｏ３、ＴｉＯ２、Ｌａ２Ｏ３、ＳｒＴｉＯ３、ＬａＡｌＯ３、Ｙ２Ｏ３、Ｇａ２Ｏ３、ＧｄＧａＯ、及びこれらの混合物などの酸化物で構成されることが好ましい。
ゲート導体は、例えば、ポリＳｉ、ＳｉＧｅ、金属、金属合金、金属シリサイド、金属窒化物、金属炭化物、又はこれらの多層を含む組合せを含んだ導電性材料で構成される。多層が存在するときは、ＴｉＮ又はＴａＮ等の拡散障壁（図示せず）は、導電層の各々の間に配置することができる。酸化物又は窒化物等の誘電体キャッピング層（同じく、図示せず）は、ゲート導体（即ち、ゲート電極）の上に配置することができるが、キャッピング層の存在は、前述のゲート電極上のシリサイド・コンタクトのその後の形成を防止するのに利用することができる。ゲート電極上のシリサイド・コンタクトは、一般的には、ゲート電極がＳｉ含有材料を含み、キャッピング層が存在しないときに形成される。
電界効果トランジスタの各々はまた、半導体基板１２内に位置するソース／ドレイン領域を含むことに注意されたい。ソース／ドレイン領域は、デバイスのチャネル領域を分割する。チャネル領域は、ゲート誘電体／ゲート導体材料積層体の真下にある。明瞭にするために、電界効果トランジスタ１４のソース／ドレイン領域及びチャネル領域は、本出願の図面には示されていない。
電界効果トランジスタ１４はまた、ゲート誘電体／ゲート導体材料積層体の側壁上に配置される少なくとも１つのスペーサを含むことができる。この少なくとも１つのスペーサは、例えば、酸化物、窒化物、及び酸窒化物を含む絶縁材料で構成される。一般的には、少なくとも１つのスペーサは、酸化シリコン又は窒化シリコンで構成される。
電界効果トランジスタ、少なくとも１つのスペーサ、及びソース／ドレイン領域は、当業者には周知の通常の加工処理方法を用いて形成される。例えば、電界効果トランジスタは、種々の材料層の堆積と、リソグラフィ及びエッチングによるパターン付けとによって形成することができる。代替的に、電界効果トランジスタは、置換ゲート工程によって形成することができる。ソース／ドレイン領域は、通常のイオン注入及び活性化アニールによって形成され、一方、少なくとも１つのスペーサは、堆積及びエッチングによって形成される。
シリサイド・コンタクト領域１６Ａ、１６Ｂ、及び隋意に１６Ｃは、例えば、Ｎｉ、Ｔｉ、Ｃｏ、Ｐｔ、Ｔａ、Ｗ、Ｐｄ、及びその他の類似材料を含む金属成分を有する金属シリサイドで構成される。一般的には、Ｎｉシリサイド・コンタクトが形成される。幾つかの実施形態においては、シリサイド・コンタクト領域はまた、Ｐｔ、Ｐｄ、Ｒｅ、Ｗ、又はこれらの組合せを含むが、それらに限定はされない合金形成添加物を含むことができる。シリサイド・コンタクト領域は、当業者には周知の通常のシリサイド化工程を用いて形成される。この工程は、例えば、Ｓｉ含有層（Ｓｉ含有層は、基板自体、或いは、非Ｓｉ含有基板上に配置される分離層とすることができる）の上に金属層を形成するステップと、隋意にＴａＮ等のキャッピング層を形成するステップと、シリサイドを形成するために第１のアニールを行なうステップと、キャッピング層が使用される場合、及び必要な場合には、キャッピング層を含む任意の未反応金属を選択的にエッチングするステップと、隋意に第２のアニールを実施するステップとを含む。シリサイド・コンタクト領域を形成するのに用いられる第１のアニール・ステップは、一般的には、第２のアニール温度より低い温度で実施される。典型的には、第１のアニール・ステップは、約３５０℃から約６００℃までの温度で実施され、第２のアニール・ステップは、約６００℃から約８００度までの温度で実施される。
シリサイド・コンタクト領域を形成した後に、コンタクト開口部２０を含む絶縁中間層１８が形成される。絶縁中間層１８は、任意の通常の誘電体材料を含む。誘電体材料は、多孔性又は無孔性とすることができる。絶縁中間層１８として用いることができる誘電体材料の幾つかの例は、ＳｉＯ２、ドープされた又は非ドープのシリケート・ガラス、Ｓｉ、Ｃ及びＨの原子を含むＣドープされた酸化物（即ち、有機シリケート）、熱硬化性ポリアリレン・エーテル、窒化シリコン、酸窒化シリコン、又はこれらの多層を含む任意の組合せを含むが、これらに限定はされない。幾つかの実施形態においては、絶縁中間層としてＴＥＯＳ前駆物質から形成されるＳｉＯ２を用いることが好ましい。絶縁中間層１８を形成するのに、任意の通常の堆積工程を用いることができる。
コンタクト開口部２０（ビアと呼ぶこともできる）は、リソグラフィ及びエッチングによって形成される。典型的には、コンタクト開口部を形成するのに、反応性イオン・エッチング工程が用いられる。
次に、図２に示されるように、拡散障壁２２は、一般的に、しかし必ずではないが、例えば、物理気相堆積（ＰＶＤ）法又は化学気相堆積法等の通常のコンフォーマル堆積工程によって形成される。拡散障壁２２は、周囲の絶縁中間層１８と金属ゲルマニウム化物含有コンタクト材料（後に形成される）との間の相互作用を防止する。本発明のこの実施形態においては、拡散障壁２２は、シリサイド・コンタクト領域と金属ゲルマニウム化物含有材料の両方に対して低ショットキー障壁を形成し、一方それらの領域間の相互拡散を阻止するように選択されることが再度強調される。従って、拡散障壁２２は、それらに限定はされないが、ＴａＮ、ＴｉＮ、Ｗ、Ｒｕ又はこれらの組合せで構成することができる。
コンタクト開口部２０内の壁部を含む絶縁中間層１８の露出表面上に形成される拡散障壁２２の厚さは、それを形成するのに用いられる方法、拡散障壁自体の材料、及び、拡散障壁内の材料層の数によって異なる可能性がある。典型的には、拡散障壁２２は、約６ｎｍから約１２ｎｍまでの厚さを有する。
図２はまた、コンタクト開口部２０の各々の中に金属ゲルマニウム化物含有コンタクト材料２４が形成された後の構造体を示す。上述のように、コンタクト材料の金属成分は、隣接する材料に対する接触抵抗を最小にするように調整することができる。コンタクト材料の金属成分は、シリサイド・コンタクト領域内に存在するものと同じ又は異なる金属を含むことができる。典型的には、本発明のコンタクト材料の金属成分は、Ｗ、Ｃｕ、及びＮｉのうちの１つである。コンタクト材料のゲルマニウム化物含有成分は、純Ｇｅ又はＳｉＧｅを含むことができる。
金属ゲルマニウム化物含有コンタクト材料２４は、任意の順序で、金属層とＧｅ含有層（即ち、純Ｇｅ又はＳｉＧｅ合金）を堆積させることによって形成される。堆積は、一連の金属とＧｅ含有材料の交互配置層によるか又は同時スパッタリングによるかのいずれかで達成することができる。金属のＧｅ含有材料に対する体積分率の比は、所望のゲルマニウム化物相の化学量論に適合するように選択される。例えば、Ｃｕ３Ｇｅは、Ｇｅの３倍の体積のＣｕを含む。
金属ゲルマニウム化物含有コンタクト材料を形成するのに用いられる材料の堆積後に、その構造体をアニールして、金属ゲルマニウム化物含有コンタクト材料２４による単一相ビアを形成し、その後、構造体を平坦化して、ゲルマニウム化物の過剰堆積、すなわちコンタクト開口部２０の外部に成長した材料を除去する。
本発明の金属ゲルマニウム化物含有コンタクト材料２４を形成するのに用いられるアニール処理ステップは、シリサイド・コンタクト領域を形成する際に用いられる温度より低い温度で実施される。具体的には、本発明のコンタクト材料２４を形成するのに用いられるアニール処理ステップは、約４００℃又はそれ以下の温度で実施され、約２００℃から約３００℃までの温度がより典型的である。アニール処理ステップは、例えば、Ｈｅ、Ａｒ、Ｎ２又はフォーミング・ガスなどの気体雰囲気中で実施される。
例えば、化学機械研磨（ＣＭＰ）等の通常の平坦化工程を用いて、図２に示されるように、結果として生じる構造体が、絶縁中間層１８の上表面上の拡散障壁２２と同一平面の金属ゲルマニウム化物含有コンタクト材料２４をもつように、コンタクト開口部２０の外部に延びる過剰堆積材料が除去される。
代替の実施形態においては、絶縁中間層１８の上に配置される拡散障壁２２の上部もＣＭＰによって除去することができ、新しい拡散障壁（図示せず）は、金属ゲルマニウム化物含有コンタクト材料２４を含む構造体全体の上に堆積させることができる。このように、Ｃｕ、Ａｌ又はＡｇ等の高導電率の金属からなる、上にあるメタライゼーションとの如何なる反応をも防止するために、金属ゲルマニウム化物含有コンタクト材料２４は、拡散障壁材料によって完全に密封される。
別の代替の実施形態においては、構造体は、ＣＭＰ平坦化の前か又はその後に、コンタクト材料２４の上部界面付近の領域が、上にあるメタライゼーションに対するショットキー障壁を低下させるのに十分な濃度の第２の材料を含有するように、ある原子種でドープすることができる。ドーパントの選択は、コンタクト材料２４とその上のメタライゼーション層の両方の組成に依存することになるが、Ａｌ、Ｍｏ、Ｗ、Ｎｉ、Ｃｒ、Ｃｕ、Ｈｆ、Ｔａ又はＴｉで構成することができる。
同じ手順は、金属ゲルマニウム化物含有コンタクト材料２４とその下の拡散障壁２２との間のショットキー障壁を修正するために、金属及びＧｅ含有材料の堆積前、堆積中、又は堆積後に、コンタクト開口部２０の底部において用いることができる。
代替の実施形態においては、金属ゲルマニウム化物含有コンタクト材料２４は、図３に示されるように、ソース、ドレイン及びゲートの表面上に直接形成することができる。金属及びＧｅ含有材料は、ＰＶＤ又はＣＶＤベースの方法によって、拡散障壁で内張りされていないコンタクト開口部２０の内に堆積させ、続いて、所望のゲルマニウム化物材料を形成するようにアニールする。図２に示される本発明のこの実施形態は、下部２４Ａと上部２４Ｂを有する、コンタクト開口部２０内の連続的な金属ゲルマニウム化物含有材料を生成する。下部は、ソース／ドレイン領域、及び随意的にゲート領域へのコンタクトとして機能し、一方、上部は、上にあるメタライゼーションへのコンタクトとして機能する。このように、コンタクト開口部の底部付近の幾つかの界面が除去されて、この領域からの全接触抵抗を減少させる。コンタクト材料２４のビアの金属成分の選択は、Ｎｉ、Ｃｕ、又はＷで構成することができるが、これらに限定はされない。コンタクト材料２４とその上のメタライゼーションの拡散を防止するために、拡散障壁をコンタクト開口部の上方に堆積させることができる。
別の代替の実施形態においては、金属ゲルマニウム化物含有コンタクト材料２４とその下のソース／ドレイン領域との間のショットキー障壁を修正するために、構造体は、金属及びＧｅ含有材料の堆積前、堆積中、又は堆積後に、コンタクト開口部２０の底部においてある原子種でドープすることができる。ドーパントの選択は、コンタクト材料２４Ｂとソース／ドレイン領域のドーピングの両方の組成に依存することになるが、ｎ型にドープされたソース／ドレイン領域に対してはＥｒ又はＹｂで、及び、ｐ型にドープされたソース／ドレイン領域に対してはＰｔ又はＩｒで構成することができる。
本発明は、その好ましい実施形態について詳しく示され、説明されたが、当業者は、本発明の精神と範囲から逸脱することなく、形態及び細部における前述の及び他の変更を加えることができることを理解するであろう。従って、本発明は、説明され、示された通りの形態及び細部に限定されるのではなく、添付の特許請求の範囲の中に含まれることが意図されている。
１０：初めの構造体
１２：半導体基板
１４：電界効果トランジスタ
１６：シリサイド・コンタクト領域
１８：絶縁中間層（中間層誘電体）
２０：コンタクト開口部
２２：拡散障壁
２４：金属ゲルマニウム化物含有コンタクト材料
１２：半導体基板
１４：電界効果トランジスタ
１６：シリサイド・コンタクト領域
１８：絶縁中間層（中間層誘電体）
２０：コンタクト開口部
２２：拡散障壁
２４：金属ゲルマニウム化物含有コンタクト材料
Claims (17)
- その上に配置される少なくとも１つの電界効果トランジスタを含み、前記少なくとも１つの電界効果トランジスタに隣接して配置されるシリサイド・コンタクト領域を含む、半導体基板と、
前記半導体基板上に配置され、前記少なくとも１つの電界効果トランジスタの上に延び、前記シリサイド・コンタクト領域を露出させるコンタクト開口部を有する絶縁中間層と、
前記コンタクト開口部内の金属ゲルマニウム化物含有コンタクト材料と
を備える半導体構造体。 - 前記コンタクト開口部の少なくとも壁部上に配置され、前記金属ゲルマニウム化物含有コンタクト材料を前記シリサイド・コンタクト領域から分離する拡散障壁をさらに備える、請求項１に記載の半導体構造体。
- 前記金属ゲルマニウム化物含有コンタクト材料は、前記シリサイド・コンタクト領域と直接接触する、請求項１に記載の半導体構造体。
- 各々のコンタクト開口部の底部付近の領域は、コンタクト開口部／拡散障壁界面におけるショットキー障壁の高さを最小にするような原子種を含む、請求項２に記載の半導体構造体。
- 各々のコンタクト開口部の上部付近の領域は、コンタクト開口部／拡散障壁界面におけるショットキー障壁の高さを最小にするような原子種を含む、請求項２に記載の半導体構造体。
- 前記金属ゲルマニウム化物含有コンタクトは、金属ゲルマニウム化物合金又は金属シリコン・ゲルマニウム化物合金を含む、請求項１に記載の半導体構造体。
- 前記金属は、Ｗ、Ｃｕ、及びＮｉのうちの１つである、請求項６に記載の半導体構造体。
- その上に配置される少なくとも１つの電界効果トランジスタを含む半導体基板と、
前記半導体基板上に配置され、前記少なくとも１つの電界効果トランジスタの上に延び、コンタクト開口部を有する絶縁中間層と、
デバイス・コンタクトとして機能する下部と、上にあるメタライゼーションへのコンタクトとして機能する上部とを有する、前記コンタクト開口部内の連続的な金属ゲルマニウム化物含有材料と
を備える半導体構造体。 - 半導体構造体を製造する方法であって、
その上に配置される少なくとも１つの電界効果トランジスタを含む半導体基板を準備するステップと、
前記半導体基板上に配置され、前記少なくとも１つの電界効果トランジスタの上に延び、コンタクト開口部を有する絶縁中間層を形成するステップと、
前記コンタクト開口部内に金属ゲルマニウム化物含有コンタクト材料を形成するステップと
を含む方法。 - 前記金属ゲルマニウム化物含有コンタクト材料を形成する前記ステップの前に、前記コンタクト開口部の少なくとも壁部上に配置され、前記金属ゲルマニウム化物含有コンタクト材料を下にあるシリサイド・コンタクト領域から分離する拡散障壁を形成するステップをさらに含む、請求項９に記載の方法。
- 前記金属ゲルマニウム化物含有コンタクト材料は、下にあるシリサイド・コンタクト領域と直接接触する、請求項９に記載の方法。
- 前記金属ゲルマニウム化物含有コンタクト材料は、前記少なくとも１つの電界効果トランジスタのソース／ドレイン領域及び随意的にゲート領域へのコンタクトとして機能する下部と、上にあるメタライゼーションへのコンタクトとして機能する上部とを有する、請求項９に記載の方法。
- コンタクト開口部／拡散障壁界面におけるショットキー障壁の高さを最小にするような原子種を含む各々のコンタクト開口部の底部付近の領域を形成するステップをさらに含む、請求項９に記載の方法。
- コンタクト開口部／拡散障壁界面におけるショットキー障壁の高さを最小にするような原子種を含む各々のコンタクト開口部の上部付近の領域を形成するステップをさらに含む、請求項９に記載の方法。
- 前記金属ゲルマニウム化物含有材料を形成する前記ステップは、任意の順序で、金属層とＧｅ含有材料を堆積させるステップと、随意的に障壁層を形成するステップと、前記金属層と前記Ｇｅ含有材料の間の反応を引き起こすようにアニールするステップと、未反応材料を除去するステップとを含む、請求項９に記載の方法。
- 前記アニールするステップは、４００℃以下の温度で実施される、請求項１５に記載の方法。
- その上に配置される少なくとも１つの電界効果トランジスタを含み、前記少なくとも１つの電界効果トランジスタに隣接して配置されるシリサイド・コンタクト領域を含む半導体基板を準備するステップと、
前記半導体基板上に配置され、前記少なくとも１つの電界効果トランジスタの上に延び、前記シリサイド・コンタクト領域を露出させるコンタクト開口部を有する、絶縁中間層を形成するステップと、
前記コンタクト開口部内に金属シリサイド又は金属ゲルマニウム化物含有コンタクト材料を形成するステップと
を含み、
前記コンタクト材料を形成する前記ステップは、４００℃以下の温度まで加熱するステップを含む、
半導体構造体を製造する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/440,202 US7491643B2 (en) | 2006-05-24 | 2006-05-24 | Method and structure for reducing contact resistance between silicide contact and overlying metallization |
| US11/440202 | 2006-05-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007318132A true JP2007318132A (ja) | 2007-12-06 |
| JP5362965B2 JP5362965B2 (ja) | 2013-12-11 |
Family
ID=38750054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007130825A Expired - Fee Related JP5362965B2 (ja) | 2006-05-24 | 2007-05-16 | シリサイド・コンタクトとその上のメタライゼーションとの間の接触抵抗を低減する方法及び構造体 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7491643B2 (ja) |
| JP (1) | JP5362965B2 (ja) |
| CN (1) | CN100541799C (ja) |
| TW (1) | TW200802711A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011016219A (ja) * | 2009-06-18 | 2011-01-27 | Imec | 低コンタクト抵抗を有するｍｅｍｓデバイスの製造方法およびそれにより得られたデバイス |
| WO2011122189A1 (ja) | 2010-03-30 | 2011-10-06 | ダイキン工業株式会社 | 通電装置および通電方法 |
| JP2014501452A (ja) * | 2010-12-21 | 2014-01-20 | インテル・コーポレーション | トレンチを介した選択的ゲルマニウムｐコンタクトメタライゼーション |
| JP2014049768A (ja) * | 2012-09-03 | 2014-03-17 | Imec | 半導体デバイスおよびその製造方法 |
| US8994104B2 (en) | 1999-09-28 | 2015-03-31 | Intel Corporation | Contact resistance reduction employing germanium overlayer pre-contact metalization |
| US9484432B2 (en) | 2010-12-21 | 2016-11-01 | Intel Corporation | Contact resistance reduction employing germanium overlayer pre-contact metalization |
| WO2019093206A1 (ja) * | 2017-11-09 | 2019-05-16 | 国立研究開発法人産業技術総合研究所 | 半導体装置及びその製造方法 |
| JP2020102594A (ja) * | 2018-12-25 | 2020-07-02 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE602006019940D1 (de) * | 2006-03-06 | 2011-03-17 | St Microelectronics Crolles 2 | Herstellung eines flachen leitenden Kanals aus SiGe |
| US20090004851A1 (en) * | 2007-06-29 | 2009-01-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Salicidation process using electroless plating to deposit metal and introduce dopant impurities |
| US20090221144A1 (en) * | 2008-03-03 | 2009-09-03 | National Applied Research Laboratories | Manufacturing method for nano scale Ge metal structure |
| JP2009272565A (ja) * | 2008-05-09 | 2009-11-19 | Toshiba Corp | 半導体記憶装置、及びその製造方法 |
| US8035165B2 (en) * | 2008-08-26 | 2011-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrating a first contact structure in a gate last process |
| US9534794B2 (en) | 2009-03-16 | 2017-01-03 | Whirlpool Corporation | Convection cooking appliance with circular air flow system |
| CN102074479B (zh) * | 2009-11-24 | 2012-08-29 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US9105571B2 (en) * | 2012-02-08 | 2015-08-11 | International Business Machines Corporation | Interface engineering to optimize metal-III-V contacts |
| WO2013171235A1 (en) * | 2012-05-14 | 2013-11-21 | Imec | Method for manufacturing germanide interconnect structures and corresponding interconnect structures |
| CN103000579B (zh) * | 2012-12-14 | 2016-12-21 | 复旦大学 | 一种半导体器件及其制备方法 |
| CN102969276B (zh) * | 2012-12-14 | 2015-10-21 | 复旦大学 | 半导体器件及其制备方法 |
| KR102235612B1 (ko) | 2015-01-29 | 2021-04-02 | 삼성전자주식회사 | 일-함수 금속을 갖는 반도체 소자 및 그 형성 방법 |
| US11114444B2 (en) * | 2019-05-24 | 2021-09-07 | Nanya Technology Corporation | Semiconductor device with conductive cap layer over conductive plug and method for forming the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120820A (ja) * | 1989-09-29 | 1991-05-23 | Internatl Business Mach Corp <Ibm> | 集積回路の相互接続用メタライゼーションを形成する方法及び装置 |
| JPH04233762A (ja) * | 1990-08-01 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | 室温で生成しうる銅−半導体複合体及びその形成方法 |
| JPH0864599A (ja) * | 1994-08-05 | 1996-03-08 | Internatl Business Mach Corp <Ibm> | 表面拡散による高アスペクト比低抵抗率線／バイア構造およびその製造方法 |
| JP2000150651A (ja) * | 1998-11-04 | 2000-05-30 | Nec Corp | 半導体装置及びプラグ構造の製造方法 |
| JP2001284284A (ja) * | 2001-02-16 | 2001-10-12 | Sony Corp | 半導体装置における配線構造及びｍｏｓ型トランジスタ |
| JP2005079277A (ja) * | 2003-08-29 | 2005-03-24 | Toshiba Corp | 電界効果トランジスタ |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801444A (en) * | 1989-09-29 | 1998-09-01 | International Business Machines Corporation | Multilevel electronic structures containing copper layer and copper-semiconductor layers |
| JP3469595B2 (ja) | 1992-08-06 | 2003-11-25 | ソニー株式会社 | 半導体装置におけるシリサイドプラグの形成方法 |
| US6015749A (en) * | 1998-05-04 | 2000-01-18 | Taiwan Semiconductor Manufacturing Company | Method to improve adhesion between copper and titanium nitride, for copper interconnect structures, via the use of an ion implantation procedure |
| DE19958200B4 (de) | 1999-12-02 | 2006-07-06 | Infineon Technologies Ag | Mikroelektronische Struktur und Verfahren zu deren Herstellung |
| US6544888B2 (en) | 2001-06-28 | 2003-04-08 | Promos Technologies, Inc. | Advanced contact integration scheme for deep-sub-150 nm devices |
| US6534390B1 (en) | 2002-01-16 | 2003-03-18 | Chartered Semiconductor Manufacturing Ltd. | Salicide method for producing a semiconductor device using silicon/amorphous silicon/metal structure |
| US6599831B1 (en) | 2002-04-30 | 2003-07-29 | Advanced Micro Devices, Inc. | Metal gate electrode using silicidation and method of formation thereof |
| US6884736B2 (en) * | 2002-10-07 | 2005-04-26 | Taiwan Semiconductor Manufacturing Co, Ltd. | Method of forming contact plug on silicide structure |
| KR100476939B1 (ko) | 2003-06-05 | 2005-03-16 | 삼성전자주식회사 | 반도체 저항 소자의 콘택 형성방법 |
| US6977218B2 (en) | 2003-07-17 | 2005-12-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for fabricating copper interconnects |
-
2006
- 2006-05-24 US US11/440,202 patent/US7491643B2/en not_active Expired - Fee Related
-
2007
- 2007-05-07 TW TW096116148A patent/TW200802711A/zh unknown
- 2007-05-15 CN CN200710103804.4A patent/CN100541799C/zh not_active Expired - Fee Related
- 2007-05-16 JP JP2007130825A patent/JP5362965B2/ja not_active Expired - Fee Related
-
2008
- 2008-05-19 US US12/122,984 patent/US7923838B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03120820A (ja) * | 1989-09-29 | 1991-05-23 | Internatl Business Mach Corp <Ibm> | 集積回路の相互接続用メタライゼーションを形成する方法及び装置 |
| JPH04233762A (ja) * | 1990-08-01 | 1992-08-21 | Internatl Business Mach Corp <Ibm> | 室温で生成しうる銅−半導体複合体及びその形成方法 |
| JPH0864599A (ja) * | 1994-08-05 | 1996-03-08 | Internatl Business Mach Corp <Ibm> | 表面拡散による高アスペクト比低抵抗率線／バイア構造およびその製造方法 |
| JP2000150651A (ja) * | 1998-11-04 | 2000-05-30 | Nec Corp | 半導体装置及びプラグ構造の製造方法 |
| JP2001284284A (ja) * | 2001-02-16 | 2001-10-12 | Sony Corp | 半導体装置における配線構造及びｍｏｓ型トランジスタ |
| JP2005079277A (ja) * | 2003-08-29 | 2005-03-24 | Toshiba Corp | 電界効果トランジスタ |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8994104B2 (en) | 1999-09-28 | 2015-03-31 | Intel Corporation | Contact resistance reduction employing germanium overlayer pre-contact metalization |
| JP2011016219A (ja) * | 2009-06-18 | 2011-01-27 | Imec | 低コンタクト抵抗を有するｍｅｍｓデバイスの製造方法およびそれにより得られたデバイス |
| WO2011122189A1 (ja) | 2010-03-30 | 2011-10-06 | ダイキン工業株式会社 | 通電装置および通電方法 |
| US9722023B2 (en) | 2010-12-21 | 2017-08-01 | Intel Corporation | Selective germanium P-contact metalization through trench |
| JP2014507792A (ja) * | 2010-12-21 | 2014-03-27 | インテル コーポレイション | ゲルマニウム・オーバーレイヤ・プリコンタクト・メタライゼーションを利用したコンタクト抵抗低減 |
| US8901537B2 (en) | 2010-12-21 | 2014-12-02 | Intel Corporation | Transistors with high concentration of boron doped germanium |
| US11251281B2 (en) | 2010-12-21 | 2022-02-15 | Intel Corporation | Contact resistance reduction employing germanium overlayer pre-contact metalization |
| US9117791B2 (en) | 2010-12-21 | 2015-08-25 | Intel Corporation | Selective germanium P-contact metalization through trench |
| US9349810B2 (en) | 2010-12-21 | 2016-05-24 | Intel Corporation | Selective germanium P-contact metalization through trench |
| US9437691B2 (en) | 2010-12-21 | 2016-09-06 | Intel Corporation | Column IV transistors for PMOS integration |
| US9484432B2 (en) | 2010-12-21 | 2016-11-01 | Intel Corporation | Contact resistance reduction employing germanium overlayer pre-contact metalization |
| US9627384B2 (en) | 2010-12-21 | 2017-04-18 | Intel Corporation | Transistors with high concentration of boron doped germanium |
| JP2014501452A (ja) * | 2010-12-21 | 2014-01-20 | インテル・コーポレーション | トレンチを介した選択的ゲルマニウムｐコンタクトメタライゼーション |
| US10090383B2 (en) | 2010-12-21 | 2018-10-02 | Intel Corporation | Column IV transistors for PMOS integration |
| US11387320B2 (en) | 2010-12-21 | 2022-07-12 | Intel Corporation | Transistors with high concentration of germanium |
| US10297670B2 (en) | 2010-12-21 | 2019-05-21 | Intel Corporation | Contact resistance reduction employing germanium overlayer pre-contact metalization |
| US10304927B2 (en) | 2010-12-21 | 2019-05-28 | Intel Corporation | Selective germanium p-contact metalization through trench |
| US10553680B2 (en) | 2010-12-21 | 2020-02-04 | Intel Corporation | Selective germanium P-contact metalization through trench |
| US10700178B2 (en) | 2010-12-21 | 2020-06-30 | Intel Corporation | Contact resistance reduction employing germanium overlayer pre-contact metalization |
| US11508813B2 (en) | 2010-12-21 | 2022-11-22 | Daedalus Prime Llc | Column IV transistors for PMOS integration |
| US10811496B2 (en) | 2010-12-21 | 2020-10-20 | Intel Corporation | Transistor devices having source/drain structure configured with high germanium content portion |
| US10879353B2 (en) | 2010-12-21 | 2020-12-29 | Intel Corporation | Selective germanium P-contact metalization through trench |
| US11476344B2 (en) | 2011-09-30 | 2022-10-18 | Daedalus Prime Llc | Contact resistance reduction employing germanium overlayer pre-contact metalization |
| JP2014049768A (ja) * | 2012-09-03 | 2014-03-17 | Imec | 半導体デバイスおよびその製造方法 |
| WO2019093206A1 (ja) * | 2017-11-09 | 2019-05-16 | 国立研究開発法人産業技術総合研究所 | 半導体装置及びその製造方法 |
| JPWO2019093206A1 (ja) * | 2017-11-09 | 2020-12-17 | 国立研究開発法人産業技術総合研究所 | 半導体装置及びその製造方法 |
| JP2020102594A (ja) * | 2018-12-25 | 2020-07-02 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7923838B2 (en) | 2011-04-12 |
| JP5362965B2 (ja) | 2013-12-11 |
| US20080211100A1 (en) | 2008-09-04 |
| US20070275548A1 (en) | 2007-11-29 |
| CN101079419A (zh) | 2007-11-28 |
| TW200802711A (en) | 2008-01-01 |
| CN100541799C (zh) | 2009-09-16 |
| US7491643B2 (en) | 2009-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5362965B2 (ja) | シリサイド・コンタクトとその上のメタライゼーションとの間の接触抵抗を低減する方法及び構造体 | |
| CN107026195B (zh) | 半导体装置与其形成方法 | |
| US9437706B2 (en) | Method of fabricating metal-insulator-semiconductor tunneling contacts using conformal deposition and thermal growth processes | |
| US7719035B2 (en) | Low contact resistance CMOS circuits and methods for their fabrication | |
| US10573724B2 (en) | Contact over active gate employing a stacked spacer | |
| US8658488B2 (en) | Method for forming semiconductor chip with graphene based devices in an interconnect structure of the chip | |
| US9917014B2 (en) | Vertical air gap subtractive etch back end metal | |
| WO2015145274A1 (en) | Oxide mediated epitaxial nickel disilicide alloy contact formation | |
| US11984350B2 (en) | Integrated circuit structure with backside interconnection structure having air gap | |
| US10304735B2 (en) | Mechanically stable cobalt contacts | |
| US10727310B2 (en) | Contact formation on germanium-containing substrates using hydrogenated silicon | |
| US9356119B2 (en) | MOSFETs with reduced contact resistance | |
| CN113488539A (zh) | 半导体器件及其制造方法 | |
| US20220359388A1 (en) | Semiconductor Device Structure Having a Multi-Layer Conductive Feature and Method Making the Same | |
| US20240105779A1 (en) | Integrated circuit structure and method for forming the same | |
| US20230378264A1 (en) | Semiconductor device | |
| WO2024052749A1 (en) | Local enlarged via-to-backside power rail |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100219 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130215 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20130215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130724 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130822 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20130822 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |