CN102969276B

CN102969276B - 半导体器件及其制备方法

Info

Publication number: CN102969276B
Application number: CN201210544997.8A
Authority: CN
Inventors: 吴东平; 文宸宇; 张卫; 张世理
Original assignee: Fudan University
Current assignee: Fudan University
Priority date: 2012-12-14
Filing date: 2012-12-14
Publication date: 2015-10-21
Anticipated expiration: 2032-12-14
Also published as: CN102969276A

Abstract

本发明涉及半导体领域，公开了一种半导体器件及其制备方法。本发明中，通过在晶体管的源极和漏极形成金属半导体化合物接触区，同时在对应位置上的绝缘介质层中形成的通孔内，形成金属半导体化合物，将源极和漏极引出。由于金属半导体化合物的电阻率较低，因此可以使得通孔内的物质本身的电阻尽量小；而且，由于通孔内的填充材料与源极和漏极接触区的材料均为金属半导体化合物，因此可以使通孔内物质与源极和漏极接触区之间的接触电阻尽量小。此外，由于通孔内填充的是金属半导体化合物，使得通孔内的导电材料与绝缘介质层的材料之间具有良好的界面和粘附性，又不破坏介质层材料的结构，因此也无需在通孔内的填充材料和绝缘介质层之间形成阻挡层。

Description

半导体器件及其制备方法

技术领域

本发明涉及半导体领域，特别涉及一种半导体器件及其制备方法。

背景技术

随着半导体工业朝着更小、速度更快的器件发展，半导体器件的特征横向尺寸如栅长和深度如源/漏区结深逐渐减小，器件的工作速度也越来越快。为了抑制短沟道效应，要求源/漏以及源/漏极扩展区相应地变浅，当前工艺水平要求半导体器件的源/漏极结的深度小于30纳米，未来技术节点器件的超浅结的深度会小于15纳米。

在半导体器件的后道（Back-end of Line，简称“BEOL”）制程中，需要通过在通孔（Via）中填充金属如钨等把源极和漏极引出，以进行后续的连接各个器件的金属互连。如本领域众所周知的，该通孔作为连接后道金属层如铜等和器件源/漏及栅电极之间的电气通路，通常通过在介电层中蚀刻开口和沟槽并用金属填充开口和沟槽来形成。随着半导体器件的尺寸越来越小，该通孔也越来越小，而且通孔里的金属沿电流方向的长度与垂直于电流方向的横截面积之比会变大，从而导致通孔内金属本身的电阻变大；另外，还需要通孔内的金属与介质层的二氧化硅的界面良好，具有好的粘附性，而又不破坏二氧化硅的结构；此外，通孔内的金属与源极和/或漏极的金属硅化物之间的接触电阻也会变大；由于通孔内金属本身的电阻和接触电阻变大，会影响器件的工作效率。此外，由于通孔的尺寸越来越小，其高宽比变大，在通孔中填充金属变的越来越难，而且填充一致性也遇到了挑战。

为了使通孔内的金属本身的电阻和接触电阻尽量小、保证在高高宽比的通孔中填充的一致性，一般选择低电阻率的金属材料如钨来填充通孔，但钨与二氧化硅介质层或源极和/或漏极的硅化物直接接触会破坏二氧化硅或者硅化物，甚至会与硅化物之下的硅发生反应。因此，考虑在钨与二氧化硅或者硅化物之间增加阻挡层，比如，阻挡层可以为氮化钛（TiN），但该阻挡层的电阻率比钨大；由于增加了阻挡层，通孔中的钨会变少，会使通孔内金属的电阻率进一步变大，从而使通孔内的电阻变大。

发明内容

本发明的目的在于提供一种半导体器件及其制备方法，使得在晶体管的源极和漏极形成的通孔内物质本身的电阻、通孔内物质与源极和漏极处的接触区之间的接触电阻尽量小。

为解决上述技术问题，本发明的实施方式提供了一种半导体器件的制备方法，包含以下步骤：

A.在半导体衬底上制备至少一个晶体管；其中，每一个晶体管均具有源极和漏极；

B.在每一个晶体管的源极和漏极形成任何金属硅化物接触区之前，在至少一个晶体管上覆盖绝缘层；

C.对所述绝缘层进行刻蚀，在所述晶体管的源极和漏极上形成通孔；

D.在所述晶体管的源极和漏极形成金属硅化物接触区，同时在所述通孔内形成金属半导体化合物，将所述晶体管的源极和漏极引出。

本发明的实施方式还提供了一种半导体器件，包含：至少一个晶体管和位于所述晶体管之上的绝缘层；

在所述绝缘层中，对应于所述晶体管的源极和漏极的位置具有通孔，所述通孔内形成有金属半导体化合物；

所述晶体管的源极和漏极具有在所述通孔内形成金属半导体化合物过程中形成的金属硅化物接触区；

所述通孔内的金属半导体化合物，用于从所述晶体管的源极和漏极的金属硅化物接触区将所述晶体管的源极和漏极引出。

本发明实施方式相对于现有技术而言，通过在晶体管的源极和漏极形成金属硅化物接触区，同时在源极和漏极对应位置上的绝缘介质层中形成的通孔内，形成金属半导体化合物，将晶体管的源极和漏极引出。由于金属半导体化合物的电阻率较低，因此可以使得通孔内的金属半导体化合物本身的电阻尽量小；而且，由于通孔内的填充材料与源极和漏极处的接触区的材料均为金属半导体化合物，因此可以使通孔内物质与源极和漏极的金属硅化物接触区之间的接触电阻尽量小。此外，由于通孔内填充的是金属半导体化合物，使得通孔内的导电材料与绝缘层的介质材料之间具有良好的界面，以及良好的粘附性，又不破坏介质层材料的结构，因此也无需在通孔内的填充材料和绝缘介质层之间形成阻挡层。

另外，可以通过以下方式在所述晶体管的源极和漏极形成金属半导体化合物接触区，同时在所述通孔内形成金属半导体化合物：

D1-1.在所述通孔内，淀积一层硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构；

D1-2.在所述硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构之上，淀积金属层；

D1-3.将所述淀积了金属层的晶体管放置在微波加热设备的腔体内，进行加热退火，得到金属半导体化合物；所述微波加热设备的腔体在加热时采用多模态和多频率的电磁波；

D1-4.进行化学机械抛光CMP，去除所述通孔外的金属层及金属半导体化合物，保留所述晶体管的源极和漏极、所述通孔内形成的金属半导体化合物。

通过上述方式在所述晶体管的源极和漏极、通孔内形成金属半导体化合物，其工艺简单，易于实现，从而可以降低生产成本。

另外，还可以通过以下方式在所述晶体管的源极和漏极形成金属硅化物接触区、同时在所述通孔内形成金属半导体化合物：

D2-1.在所述通孔的内壁淀积金属薄层；

D2-2.在所述金属薄层之上淀积一层硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构；

D2-3.将所述淀积了金属层的晶体管放置在微波加热设备的腔体内，进行加热退火，得到金属半导体化合物；所述微波加热设备的腔体在加热时采用多模态和多频率的电磁波；

D2-4.进行CMP，去除通孔外的金属层及金属半导体化合物，保留所述晶体管的源极和漏极、所述通孔内形成的金属半导体化合物。

或者，还可以通过以下方式在所述晶体管的源极和漏极形成金属硅化物接触区、同时在所述通孔内形成金属半导体化合物：

D3-1.在所述通孔的内壁淀积金属薄层；

D3-2.在所述金属薄层之上淀积一层硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构；

D3-3.进行CMP，将所述通孔外的金属、硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构去除；

D3-4.将所述进行CMP之后的晶体管放置在微波加热设备的腔体内，进行加热退火，在所述晶体管的源极和漏极形成金属硅化物接触区，在所述通孔内形成金属半导体化合物。

通过上述方式在通孔内形成金属半导体化合物，可以使金属均匀地渗透到硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构中，从而使通孔内的金属半导体化合物的电阻以及与源漏极金属硅化物接触区的接触电阻尽量小。

另外，在所述步骤D2-2之后，在所述步骤D2-3之前，还可以在所述硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构之上，淀积金属层。

或者，在所述步骤D3-3之后，在所述步骤D3-4之前，还包含以下步骤：

在所述硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构之上，淀积金属层；

在所述步骤D3-4之后，还包含以下步骤：

进行CMP，去除通孔外的金属层，保留所述晶体管的源极和漏极、所述通孔内形成的金属半导体化合物。

通过上述方式在通孔内形成金属半导体化合物，可以使金属从四面向中间的硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构扩散，使金属进一步渗透到硅及硅化物中，使通孔内的金属半导体化合物更均匀，从而使通孔内的金属半导体化合物的电阻以及与源漏极金属硅化物接触区的接触电阻尽量小。

另外，在所述步骤D2-1中，包含以下子步骤：

在所述通孔的内壁淀积第一金属层，得到淀积在所述通孔底部和侧壁上的第一金属层薄膜；

湿法去除所述通孔内壁上淀积的第一金属层薄膜；

在所述通孔的内壁淀积第二金属层；

其中，所述第一金属层和所述第二金属层的种类相同或不同。

也就是使所述晶体管源极和漏极的金属硅化物与所述通孔内的金属半导体化合物的种类相同或不同，可以扩大在通孔内形成金属半导体化合物时可使用的金属的选择范围，可以根据实际需要选择金属来制备金属半导体化合物，使通孔内的金属半导体化合物的电阻，以及通孔内金属半导体化合物与源漏极的金属半导体化合物的接触电阻均尽量小，应用更加灵活。

附图说明

图1是根据本发明第一实施方式的半导体器件的制备方法的流程图；

图2是根据本发明第一实施方式的在通孔内形成金属半导体化合物的流程图；

图3A至图3E是根据本发明第一实施方式的在通孔内形成金属半导体化合物的各步骤对应的结构剖面示意图；

图4A至图4C根据本发明第二实施方式的在通孔内形成金属半导体化合物的各步骤对应的结构剖面示意图；

图5是根据本发明第三实施方式的在通孔内形成金属半导体化合物的结构剖面示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施方式中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请各权利要求所要求保护的技术方案。

本发明的第一实施方式涉及一种半导体器件的制备方法，其流程如图1所示，具体步骤如下：

步骤S101，按照现有技术制备至少一个晶体管；

步骤S102，在晶体管上覆盖绝缘层，并对绝缘层进行刻蚀，在晶体管的源极和漏极上形成通孔；

在步骤S101至S102中，本实施方式采用沉积、刻蚀、离子注入、退火等制备半导体器件的技术制备晶体管、晶体管的源极和漏极、绝缘层和通孔，与现有技术相同，在此不再赘述。

在步骤102之后，将得到如图3A所示的结构，图中300为两个晶体管之间的浅沟道隔离（Shallow trench isolation，简称“STI”），301为基底，302为源极，303为漏极，304为绝缘层，305为对应于源极的通孔，306为对应于漏极的通孔。

步骤S103，在晶体管的源极和漏极形成金属半导体化合物接触区，同时在通孔内形成金属半导体化合物，将晶体管的源极和漏极引出；

本实施方式在晶体管的源极和漏极形成金属半导体化合物接触区，同时在通孔内形成金属半导体化合物的具体方法的流程如图2所示，图3A至3E是各步骤对应的结构剖面示意图，以下结合图2、图3A至图3E具体说明本实施方式在源极、漏极形成金属半导体化合物接触区，同时在通孔内形成金属半导体化合物的方法。

S201，在通孔内，淀积一层半导体材料，比如，硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构。

在本步骤中，在通孔（比如，305和306）中，淀积硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构，如图3B中307和308所示，可以采用常见的淀积方法来制备，比如说，等离子体增强化学气相沉积（PECVD）法、物理气相沉积（PVD）法、原子层沉积（ALD）法等。其中，硅可以为非晶硅、多晶硅。需要说明的是，为方便理解，在步骤S201中，淀积在绝缘层304上的硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构，不体现在图3B、以及后续的3C、3D中。也就是说，硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构的淀积，只显示淀积在通孔内壁包括通孔的侧壁和底部的薄膜部分，没有显示淀积在绝缘层304上表面的薄膜部分。

步骤S202，在硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构之上，淀积金属层，如图3C中309所示，在本实施方式中，可以采用物理气相沉积（PVD）法制备金属层；其中，所使用的金属可以为镍、钴、钛、铂、钨中的任一种或者任意组合的混合物。其中，镍或者镍和铂钨的混合物为优选方案。

步骤S203，将淀积了金属层的晶体管放置在微波加热设备的腔体内，进行加热退火，得到金属半导体化合物，如图3D中310、311、312和313所示，其中310为在源极形成金属半导体化合物，311为在漏极形成的金属半导体化合物。此处所说的金属半导体化合物包含金属硅化物、金属锗化物或者金属锗硅化物中的任意一种或者任意混合物。

在本实施方式中，采用微波退火技术，可以在较低的低温下实现金属向硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构的扩散，可以减小退火对高K栅介质/金属栅电极的影响。此外，微波加热设备的腔体在加热时采用多模态和多频率的电磁波，微波频率在1.5GHZ至20GHZ之间，加热时长为1至30分钟。

具体地说，将欲进行退火的晶体管放入微波退火设备的微波腔体内，根据被加热的金属的特性，控制微波腔体内的气体压力、气氛种类及密度、微波频率、微波模态等，进行微波退火。可以采用比如德士通科技（DSGtechnologies）的微波加热设备Axom150/Axom300，在需要退火时，将欲进行退火的晶体管放入微波退火设备的微波腔体内，通过该设备的人机交互界面输入控制参数之后，开启设备即可完成微波退火，操作简单。此外，值得说明的是，该微波加热设备Axom150/Axom300在进行微波加热时，微波电磁波在5.8GHz附近呈高斯分布，可以以30Hz-50Hz的间隔进行多频率加热，同时在腔体里面这些不同频率的微波同时具有多模态（multi-mode）的特征，这样可以保证微波能量在腔体内部分布的均匀性和一致性，进一步导致对晶体管加热时的均匀性和一致性。

步骤S204，进行化学机械抛光（CMP），去除通孔外的金属层及金属半导体化合物，保留源极、漏极和通孔内形成的金属半导体化合物，去除图3D中的309即可得到源极、漏极和通孔内形成的金属半导体化合物，如图3E中310、311、312和313所示。

此外，值得一提的是，在步骤S201之后，步骤S202之前，还可以进行CMP，去除通孔以外的硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构，也就是说，只保留通孔内的硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构。

在步骤S103中形成了源极和漏极的金属半导体化合物接触区，同时在通孔内形成金属半导体化合物之后，执行步骤S104，进行后段制程（BEOL）的布线，封装，即可得到半导体器件。

值得说明的是，本实施方式采用的绝缘层材料为低介电常数材料，如常见的SiO₂，既可使得通孔内的金属半导体化合物与SiO₂具有良好的界面，和良好的粘附性，又不破坏SiO₂的结构，无需因为在通孔内形成金属半导体化合物而选用特殊材料。

与现有技术相比，本实施方式通过在晶体管的源极和漏极形成金属半导体化合物接触区，同时在源极和漏极对应位置上的绝缘介质层中形成的通孔内，形成金属半导体化合物，将晶体管的源极和漏极引出。由于金属半导体化合物的电阻率较低，因此可以使得通孔内的金属半导体化合物本身的电阻尽量小；而且，由于通孔内的填充材料与源极和漏极处的接触区的材料均为金属半导体化合物，因此可以使通孔内物质与源极和漏极的金属半导体化合物接触区之间的接触电阻尽量小。此外，由于通孔内填充的是金属半导体化合物，使得通孔内的导电材料与绝缘层的介质材料之间具有良好的界面，以及良好的粘附性，又不破坏介质层材料的结构，因此也无需在通孔内的填充材料和绝缘介质层之间形成阻挡层。

本发明的第二实施方式涉及一种半导体器件的制备方法。第二实施方式与第一实施方式大致相同，主要区别之处在于：在第一实施方式中，在源极、漏极和通孔内形成金属半导体化合物时，先在通孔内淀积硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构，然后在硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构之上淀积金属层，通过金属与硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构发生反应，在源极、漏极和通孔内形成金属半导体化合物。而在本发明第二实施方式中，在源极、漏极和通孔内形成金属半导体化合物时，先在通孔内淀积金属薄层，然后在金属薄层之上淀积硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构，通过金属与硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构发生反应，在源极、漏极和通孔内形成金属半导体化合物。

具体地说，在源极、漏极和通孔内形成金属半导体化合物之前，已经根据现有技术制备得到了如图3A的晶体管结构，在此不再赘述。

在通孔（比如，305和306）内淀积一层金属薄层，如图4A中的407和408所示，在本实施方式中，可以采用物理气相沉积（PVD）法制备金属层；其中，所使用的金属可以为镍、钴、钛、铂、钨中的任一种或者任意组合的混合物。需要说明的是，为方便理解，本步骤中淀积在绝缘层上的金属，不体现在图4A以及后续的图中。也就是说，本步骤中的金属层的淀积，只显示淀积在通孔内壁包括通孔的侧壁和底部的薄膜部分，没有显示淀积在绝缘层表面的薄膜部分。

接着，在金属薄层（比如，407和408）之上，淀积硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构，如图4B中409和410所示，可以采用常见的淀积方法来制备，比如说，等离子体增强化学气相沉积（PECVD）法、物理气相沉积（PVD）法、原子层沉积（ALD）法等。其中，硅可以为非晶硅、多晶硅。需要说明的是，为方便理解，本步骤中淀积在金属薄层之上的硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构，不体现在图4B以及后续的图中。也就是说，本步骤中的硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构的淀积，只显示淀积在通孔内壁包括通孔的侧壁和底部的薄膜部分，没有显示淀积在绝缘层表面的薄膜部分。

然后，将淀积了金属层和硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构的晶体管放置在微波加热设备的腔体内，进行加热退火，即可得到金属半导体化合物，如图4C中411、412、413和414所示。与第一实施方式类似，微波加热设备的腔体在加热时采用多模态和多频率的电磁波，微波频率在1.5GHZ至20GHZ之间，加热时长为1至30分钟。

此外，值得一提的是，由于淀积金属层和硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构时，不会只局限于通孔内，不可避免会在通孔外形成一些金属层和金属半导体化合物，因此，可以通过进行CMP，去除通孔外的金属层及金属半导体化合物，保留通孔内形成的金属半导体化合物。或者，也可以在完成金属层和硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构的淀积之后，进行微波退火之前，进行CMP，将通孔外的金属、硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构去除。

本发明的第三实施方式涉及一种半导体器件的制备方法。第三实施方式在第二实施方式基础上做了进一步改进，主要改进之处在于：在通孔内形成金属半导体化合物时，金属可以从四面向中间扩散。

具体地说，在金属薄层之上淀积硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构之后，在进行微波退火，得到金属半导体化合物的步骤之前，还在硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构之上，淀积金属层，如图5中511所示。然后再进行微波退火，得到金属半导体化合物；接着进行CMP，去除通孔外的金属层及金属半导体化合物，保留源极、漏极和通孔内形成的金属半导体化合物。

或者，在完成金属层和硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构的淀积之后，进行微波退火之前，进行CMP，将通孔外的金属、硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构去除，接着在硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构之上，淀积金属层。然后再进行微波退火，得到金属半导体化合物；接着进行CMP，去除通孔外的金属层，保留源极、漏极和通孔内形成的金属半导体化合物。

另外，值得一提的是，在上述各实施方式中，通孔内的金属半导体化合物包含金属硅化物，晶体管源极和漏极的金属硅化物与通孔内的金属硅化物的种类可以相同，也可以不同。

具体地说，在通孔的内壁淀积金属薄层的步骤中，可以通过以下方式来淀积金属层：

湿法去除所述通孔内壁上淀积的第一金属层薄膜；

在所述通孔的内壁淀积第二金属层；

其中，第一金属层和第二金属层的种类相同或不同。

也就是说，在通孔内壁上淀积第一金属层，该第一金属向源极和漏极半导体区域中扩散，然后用湿法去除所述通孔内壁上剩余的第一金属层；在通孔内壁上淀积第二金属层，该第二金属层亦向源极和漏极半导体区域中扩散，在后续的热处理过程中，该第二金属层和后续淀积在通孔内的硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构反应形成通孔内的金属半导体化合物；扩散入源极和漏极半导体区域中的第一金属和第二金属在后续的热处理过程中在源极和漏极半导体区域中形成由该两种金属合金组成的金属半导体化合物。选用的第一金属和第二金属可以相同，也可以不同。比如说，第一金属层选用镍，那么在第二金属层可以选用镍，也可以选用其他金属，比如铂、钴、钛等，这样就扩大了在源极、漏极和通孔内形成金属半导体化合物时可使用的金属的选择范围，可以根据实际需要选择金属制备金属半导体化合物，使通孔内的金属半导体化合物本身的电阻，以及与源漏极的金属半导体化合物的接触电阻均尽量小，应用更加灵活。

上面各种方法的步骤划分，只是为了描述清楚，实现时可以合并为一个步骤或者对某些步骤进行拆分，分解为多个步骤，只要包含相同的逻辑关系，都在本专利的保护范围内。

本发明第四实施方式涉及一种半导体器件，如图3E所示，包含：至少一个晶体管和位于晶体管之上的绝缘层304；在绝缘层304中，对应于晶体管的源极和漏极的位置具有通孔，通孔内形成有金属半导体化合物312、313，晶体管的源极和漏极具有在通孔内形成金属半导体化合物过程中形成的金属半导体化合物接触区310和311。通孔内的金属半导体化合物，用于从晶体管的源极和漏极的金属半导体化合物接触区将晶体管的源极和漏极引出。

其中，金属半导体化合物由金属与硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构反应生成，金属可以为镍、钴、钛、铂、钨中的任一种或者任意组合的混合物，硅可以为非晶硅、多晶硅。此处所说的金属半导体化合物包含金属硅化物、金属锗化物或者金属锗硅化物中的任意一种或者任意混合物。

此外，晶体管源极和漏极的金属半导体化合物与通孔内的金属半导体化合物的种类可以相同，也可以不同。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。

Claims

1.一种半导体器件的制备方法，其特征在于，包含：

B.在每一个晶体管的源极和漏极形成任何金属半导体化合物接触区之前，在至少一个晶体管上覆盖绝缘层；

D.在所述晶体管的源极和漏极形成金属半导体化合物接触区，同时在所述通孔内形成金属半导体化合物，将所述晶体管的源极和漏极引出；

其中，在所述通孔内形成金属半导体化合物的方式包括：在所述通孔的内壁淀积金属薄层的步骤；

具体地：在所述通孔的内壁淀积第一金属层，得到淀积在所述通孔底部和侧壁上的第一金属层薄膜；

湿法去除所述通孔内壁上淀积的第一金属层薄膜；

在所述通孔的内壁淀积第二金属层；

其中，所述第一金属层和所述第二金属层的种类相同或不相同。

2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述在所述步骤D中，还包含以下子步骤：

3.根据权利要求2所述的半导体器件的制备方法，其特征在于，在所述步骤D2-2之后，在所述步骤D2-3之前，还包含以下步骤：

在所述硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构之上，淀积金属层。

4.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述在所述步骤D中，还包含以下子步骤：

D3-4.将所述进行CMP之后的晶体管放置在微波加热设备的腔体内，进行加热退火，在所述晶体管的源极和漏极形成金属半导体化合物接触区，在所述通孔内形成金属半导体化合物。

5.根据权利要求4所述的半导体器件的制备方法，其特征在于，在所述步骤D3-3之后，在所述步骤D3-4之前，还包含以下步骤：

在所述步骤D3-4之后，还包含以下步骤：

6.根据权利要求1至5任一项所述的半导体器件的制备方法，其特征在于，所述绝缘层材料为低介电常数的材料。

7.根据权利要求6所述的半导体器件的制备方法，其特征在于，所述绝缘层材料为二氧化硅。

8.根据权利要求1至5任一项所述的半导体器件的制备方法，其特征在于，所述金属半导体化合物由金属与硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构反应生成；

其中，所述金属为镍、钴、钛、铂、钨中的任一种或者任意组合的组合物；

所述硅为非晶硅、多晶硅。

9.根据权利要求1至5任一项所述的半导体器件的制备方法，其特征在于，在进行微波加热退火的过程中，所述微波的频率在1.5GHZ至20GHZ之间；加热时长为1至30分钟。

10.一种半导体器件，其特征在于，包含：至少一个晶体管和位于所述晶体管之上的绝缘层；

在所述绝缘层中，对应于所述晶体管的源极和漏极的位置具有通孔；所述通孔内形成有金属半导体化合物；

所述通孔内的金属半导体化合物，用于从所述晶体管的源极和漏极的金属硅化物接触区将所述晶体管的源极和漏极引出；

其中，所述通孔内的金属半导体化合物是由包含如下步骤的工艺制备而成的：在所述通孔的内壁淀积第一金属层，得到淀积在所述通孔底部和侧壁上的第一金属层薄膜；湿法去除所述通孔内壁上淀积的第一金属层薄膜；在所述通孔的内壁淀积第二金属层；其中，所述第一金属层和所述第二金属层的种类相同或不相同。

11.根据权利要求10所述的半导体器件，其特征在于，所述通孔内的金属半导体化合物包含金属硅化物；

其中，所述金属硅化物接触区中的金属硅化物与所述通孔内的金属硅化物的种类相同。

12.根据权利要求10所述的半导体器件，其特征在于，所述通孔内的金属半导体化合物包含金属硅化物；

其中，所述金属硅化物接触区中的金属硅化物与所述通孔内的金属硅化物的种类不同。

13.根据权利要求11至12任一项所述的半导体器件，其特征在于，所述金属半导体化合物由金属与硅、锗硅SiGe、或者硅和锗硅Si/SiGe的叠层结构反应生成；

其中，所述金属为镍、钴、钛、铂、钨中的任一种或者任意组合的混合物；

所述硅为非晶硅、多晶硅。