CN102487002A - 连接件的制造方法 - Google Patents
连接件的制造方法 Download PDFInfo
- Publication number
- CN102487002A CN102487002A CN2010105731999A CN201010573199A CN102487002A CN 102487002 A CN102487002 A CN 102487002A CN 2010105731999 A CN2010105731999 A CN 2010105731999A CN 201010573199 A CN201010573199 A CN 201010573199A CN 102487002 A CN102487002 A CN 102487002A
- Authority
- CN
- China
- Prior art keywords
- annealing
- opening
- connector
- metal material
- manufacturing approach
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种连接件的制造方法,包括:提供衬底,所述衬底上形成有多个待连接器件;对所述衬底进行硅离子注入;形成保形覆盖所述待连接器件的停止层;在所述停止层上覆盖绝缘层;图形化所述绝缘层,在所述绝缘层中、位于待连接器件的上方形成开口;向所述开口中沉积第一金属材料,通过退火工艺使第一金属材料转换成为金属硅化物;向所述开口中的金属硅化物上沉积第二金属材料。通过硅离子注入方式使硅衬底和硅衬底上待连接器件表面形成无定形硅,无定形硅可以在退火过程中限定金属硅化物的形貌,避免第一金属材料向硅表面的扩散,避免了连接件电学性能的降低,提高了制造良率。
Description
技术领域
本发明涉及半导体制造领域,尤其涉及一种连接件的制造方法。
背景技术
随着集成电路向超大规模集成电路发展,集成电路内部的电路密度越来越大,所包含的元件数量也越来越多。在半导体集成电路中,金属氧化物半导体(Metal Oxide Semiconductor,MOS)晶体管是其中最为重要的元件之一,随着半导体集成电路的进一步发展,半导体元件的尺寸也随之减小,MOS晶体管的工艺也有许多的改进。
现有的MOS晶体管工艺是在半导体衬底上形成栅极结构,在栅极结构相对两侧的衬底中形成轻掺杂漏极结构(Lightly Doped Drain,LDD),接着在栅极结构侧壁形成侧墙,并以包括侧墙的栅极结构为掩膜,进行离子注入步骤,在半导体衬底中形成源区和漏区。
现有的半导体工艺会在源区、漏区以及多晶硅栅极上形成接触孔,在接触孔内填充金属形成连接件。然而,连接件与多晶硅栅极、源区、漏区的多晶硅或单晶硅之间导通性能并不理想,接触电阻比较高,为了改善连接件与源区、漏区以及多晶硅栅极的接触电阻,通常会在衬底上源区、漏区以及多晶硅栅极的表面形成金属硅化物(Silicide),例如硅化镍(NiSi),以降低连接件与源区、漏区以及多晶硅栅极的接触电阻。
现有技术中形成包括金属硅化物的晶体管的制造方法包括以下工艺步骤:
半导体衬底上形成包括栅极和侧墙的栅极结构、源区以及漏区;
在所述栅极结构、源区和漏区上覆盖金属硅化物阻挡层;
在待形成连接件的区域中,去除金属硅化物阻挡层;
在形成连接件的区域中沉积金属层,通过退火处理使所述金属层与所在区域中的硅反应,形成金属硅化物。
然而,现有技术的制造方法中存在诸多问题,例如在去除金属硅化物阻挡层时通常采用酸溶液进行湿法刻蚀,但是酸溶液会腐蚀侧墙、硅等,会使金属硅化物具有较差的轮廓。此外,在退火过程中,掺杂离子(例如硼离子)容易扩散到金属硅化物的阻挡层中。这些问题会影响器件的电学性能,使器件的良率较低。
在专利号为US6861369的美国专利中公开了一种包括金属硅化物的晶体管的制造方法,但是没有解决上述问题。
发明内容
本发明解决的问题是提供一种制造良率较高的连接件的制造方法。为解决上述问题,一种连接件的制造方法,包括:提供衬底,所述衬底上形成有多个待连接器件;对所述衬底进行硅离子注入;形成保形覆盖所述待连接器件的停止层;在所述停止层上覆盖绝缘层;图形化所述绝缘层,在所述绝缘层中、位于待连接器件的上方形成开口;向所述开口中沉积第一金属材料,通过退火工艺使第一金属材料转换成为金属硅化物;向所述开口中的金属硅化物上沉积第二金属材料。
向所述开口中沉积第一金属材料之后,在所述第一金属材料上形成保护层。
所述退火工艺包括第一次退火处理和第二次退火处理,所述第二次退火的温度大于第一次退火的温度。
通过光刻和蚀刻法对所述绝缘层进行图形化处理,形成位于绝缘层中的开口,直至所述开口露出停止层。
所述保护层的材料为钛或氮化钛。
在形成开口之后、向开口中填充金属材料之前,对所述开口进行预清洗步骤去除停止层。
在预清洗步骤后、向开口中填充金属材料之前,通过去水汽步骤去除开口中的水分。
所述退火工艺采用尖峰退火技术或快速退火方式。
在第一次退火处理和第二次退火处理之间,还包括选择性蚀刻的步骤,用于去除未反应的第一金属材料。
所述第一金属材料为镍,第一次退火的温度小于400℃,退火时间为20~50s;第二次退火的温度在400~500℃的范围内,退火时间为20~50s。与现有技术相比,本发明具有以下优点:
通过硅离子注入方式使硅衬底和位于硅衬底上待连接器件的表面形成无定形硅,所述无定形硅可以在退火过程中限定金属硅化物的形貌,避免第一金属材料向硅表面的扩散,避免了连接件电学性能的降低,提高了制造良率。
附图说明
图1是本发明连接件制造方法一实施例的流程示意图;
图2至图7是本发明连接件制造方法形成的连接件一实施例的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,因此本发明不受下面公开的具体实施例的限制。
为了解决背景技术中所描述的问题,本发明的发明人提供一种连接件的的制造方法,所述连接件可使待连接元件与其他元件实现电连接。
参考图1,示出了本发明连接件制造方法一实施方式的流程示意图,本实施例中的连接件用于连接MOS管,具体地,所述连接件的制造方法包括以下步骤:
步骤S1,提供衬底,所述衬底上形成有多个MOS管;
步骤S2,对所述衬底进行硅离子注入;
步骤S3,形成保形覆盖所述MOS管的停止层,在所述停止层上形成绝缘层;
步骤S4,图形化所述绝缘层,形成位于MOS管的栅极上的第一开口、以及位于MOS管源/漏区上的第二开口;
步骤S5,向所述第一开口和第二开口沉积第一金属材料,通过退火使第一开口和第二开口底部的第一金属材料转换成为金属硅化物;
步骤S6,向所述金属硅化物上沉积第二金属材料,形成连接件。
下面结合附图对上述各步骤做进一步描述。
参考图2至参考图7,示出了本发明连接件制造方法形成的一连接件的实施例的示意图。
参考图2,执行步骤S1,提供衬底101,所述衬底101上形成多个MOS管,本实施例中所述衬底101上形成有NMOS管105、PMOS管103。所述MOS管包括位于衬底上的栅极111,所述栅极111为多晶硅栅极;形成于所述栅极111侧壁上的侧墙113,形成于栅极下方衬底上的源区107、漏区109,在衬底101上形成MOS管的使用的材料和工艺与现有技术相同,在此不再赘述。
其中,所述衬底101可以是单晶硅或硅锗;也可以是绝缘体上硅(Siliconon insulator,SOI);或者还可以包括其它的材料,例如:砷化镓等III-V族化合物。所述半导体衬底101还可以具有一定的隔离结构,可以为浅沟槽隔离(STI)、局部场氧化隔离(LOCOS),如图所2所示,所述衬底101上形成有浅沟槽隔离104,所述浅沟槽隔离104上形成有栅极结构。
参考图3,执行步骤S2,采用高能的硅离子对衬底101进行离子注入,所述硅离子注入工艺使衬底101(包括衬底101上MOS管)上的硅成为无定形硅,具体地,硅离子注入的深度在的范围内,所述硅离子注入的深度较浅,可以避免硅离子注入对硅衬底101上其他掺杂区的影响。所述无定形硅有利于在后续形成金属硅化物的过程中限制限制金属硅化物的区域,避免金属硅化物在水平方向的延伸,从而有效控制了金属硅化物的形貌。
参考图4,执行步骤S3,形成保形覆盖所述MOS管的停止层115,所述停止层115用作后续形成第一开口、第二开口时的停止层,较佳地,所述停止层115通常选择具有较高张应力的衬垫材料,以提高MOS的离子迁移率,本实施例中,所述停止层115的材料为氮化硅,具体地,可以通过等离子体增强化学气相沉积(Plasma-enhanced Chemical Vapor Deposition,PECVD)的方法在500℃的条件下,在所述衬底101、衬底101上的MOS管上沉积氮化硅,所述氮化硅的厚度较薄,可以保形覆盖所述衬底101以及衬底101上的器件。
在所述停止层115上沉积绝缘材料,形成覆盖于停止层115上的绝缘层117,所述绝缘层117为金属前介质层(Pre-Metal Dielectric,PMD),可以用于绝缘连接件和其他器件,具体地,所述绝缘层的材料可以是硅磷酸盐玻璃(Phosphate-doped Silicon Glass,PSG)或不掺杂的二氧化硅(Undoped SilcionGlass,USG),可以通过次大气压化学气相沉积(Sub Atmospheric ChemicalVapor Deposition,SACVD)、高密度等离子体化学气相沉积(High DensityPlasma Chemical Vapor Deposition,HDPCVD)或者高纵深比填充制程(HighAspect Ratio Process,HARP)的方法。
参考图5,执行步骤S4,较佳地,在图形化所述绝缘层117之前,对所述绝缘层117进行平坦化工艺,去除绝缘层117表面多余的材料和杂质,以形成较为平整的绝缘层117表面。
通过光刻和蚀刻的方法在所述栅极111上形成第一开口119、在位于MOS管源区107、漏区109上的第二开口121。具体地,通过干刻法去除绝缘层117材料直至露出停止层115,干刻步骤停止。由于栅极111的位置高于源区107、漏区109,所述第一开口119的深度小于第二开口121的深度。
参考图6,执行步骤S5,较佳地,在向所述第一开口119和第二开口121沉积第一金属材料之前,还包括通过预清洗步骤去除第一开口119和第二开口121露出的停止层,以露出栅极111、漏区109或源区107。
较佳地,在向所述第一开口119和第二开口121沉积第一金属材料之前,通过去水气(degas)步骤,去除第一开口119和第二开口121中的水分,使第一开口119和第二开口121保持干燥。
所述第一金属材料可以是镍或钴等,具体地,通过物理气相沉积(PhysicalVapor Deposition,PVD)或金属有机化合物化学气相沉积(Metal-organicChemical Vapor Deposition,MOCVD)的方法向第一开口119或第二开口121中沉积第一金属材料。本实施例中,所述第一金属材料为镍,厚度在的范围内。
较佳地,在所述第一金属材料上还形成保护层(cap layer),具体地,所述保护层的材料为钛或氮化钛,厚度为
对所述第一金属材料进行第一次退火处理,使第一金属材料与硅反应,形成高阻相的金属硅化物123,本实施例中,所述金属硅化物123为硅化镍(所述高阻相的硅化镍为Ni2Si)。
可以采用尖峰退火技术(Spike Anneal)或快速退火(Soak Anneal)方式进行退火,退火的温度小于400℃。具体地,采用尖峰退火技术时,激光退火的时间为20~50s。
由于在步骤S2中,所述衬底上的硅通过硅离子注入成为无定形硅,所述无定形硅可以在退火过程中,提高第一金属材料与硅的反应,同时还可以避免第一金属材料向硅表面的扩散,可以将第一金属材料限制在第一开口或第二开口所限定的区域中,从而可以形成较厚的金属硅化物123,较厚的金属硅化物123具有较低的电阻,可以进一步减小连接件的接触电阻。
较佳地,在第一次退火之后、第二次退火处理之前,还包括选择性蚀刻的步骤,所述选择性蚀刻的步骤用于去除未反应的第一金属材料、保护层材料,本实施例中,所述选择性蚀刻去除镍、钛、氮化钛,具体地,所述选择性蚀刻采用湿法蚀刻法,采用比例为5∶1的硫酸和双氧水,在125℃的温度下进行湿法蚀刻。
在选择性蚀刻步骤后,对金属材料进行第二次退火处理,所述第二次退火处理的温度高于第一次退火的温度,从而使金属硅化物123发生相变,从高阻相的金属硅化物123转换为低阻相的金属硅化物123,本实施例中,从Ni2Si转换为NiSi。第二次退火中可以采用尖峰退火技术或快速退火方式进行退火,退火的温度在400~500℃的范围内。具体地,采用尖峰退火技术时,激光退火的时间为20~50s。
参考图7,执行步骤S6,向所述第一开口119、第二开口121中的金属硅化物123上沉积第二金属材料,直至填满所述第一开口119和第二开口121形成连接件125,具体地,所述第二金属材料为钨。
至此完成了连接件的制造过程。
需要说明的是,在上述实施例和实施方式中,所述待连接元件均为MOS管,但是本发明并不限制于此,本领域技术人员,还可以根据上述实施例和实施方式的描述,进行相应的变形、替换和修改。
虽然本发明己以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种连接件的制造方法,其特征在于,包括:提供衬底,所述衬底上形成有多个待连接器件;对所述衬底进行硅离子注入;形成保形覆盖所述待连接器件的停止层;在所述停止层上覆盖绝缘层;图形化所述绝缘层,在所述绝缘层中、位于待连接器件的上方形成开口;向所述开口中沉积第一金属材料,通过退火工艺使第一金属材料转换成为金属硅化物;向所述开口中的金属硅化物上沉积第二金属材料。
3.如权利要求1所述的连接件的制造方法,其特征在于,向所述开口中沉积第一金属材料之后,在所述第一金属材料上形成保护层。
4.如权利要求1所述的连接件的制造方法,其特征在于,所述退火工艺包括第一次退火处理和第二次退火处理,所述第二次退火的温度大于第一次退火的温度。
5.如权利要求1所述的连接件的制造方法,其特征在于,通过光刻和蚀刻法对所述绝缘层进行图形化处理,形成位于绝缘层中的开口,直至所述开口露出停止层。
6.如权利要求3所述的连接件的制造方法,其特征在于,所述保护层的材料为钛或氮化钛。
7.如权利要求5所述的连接件的制造方法,其特征在于,在形成开口之后、向开口中填充金属材料之前,对所述开口进行预清洗步骤去除停止层。
8.如权利要求7所述的连接件的制造方法,其特征在于,在预清洗步骤后、向开口中填充金属材料之前,通过去水汽步骤去除开口中的水分。
9.如权利要求4所述的连接件的制造方法,其特征在于,所述退火工艺采用尖峰退火技术或快速退火方式。
10.如权利要求4所述的连接件的制造方法,其特征在于,其特征在于,在第一次退火处理和第二次退火处理之间,还包括选择性蚀刻的步骤,用于去除未反应的第一金属材料。
11.如权利要求9所述的连接件的制造方法,其特征在于,所述第一金属材料为镍,第一次退火的温度小于400℃,退火时间为20~50s;第二次退火的温度在400~500℃的范围内,退火时间为20~50s。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010573199.9A CN102487002B (zh) | 2010-12-03 | 2010-12-03 | 连接件的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201010573199.9A CN102487002B (zh) | 2010-12-03 | 2010-12-03 | 连接件的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102487002A true CN102487002A (zh) | 2012-06-06 |
CN102487002B CN102487002B (zh) | 2014-03-12 |
Family
ID=46152478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201010573199.9A Active CN102487002B (zh) | 2010-12-03 | 2010-12-03 | 连接件的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102487002B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102969276A (zh) * | 2012-12-14 | 2013-03-13 | 复旦大学 | 半导体器件及其制备方法 |
CN109148681A (zh) * | 2017-06-16 | 2019-01-04 | 旺宏电子股份有限公司 | 电阻式随机存取存储器及其制造方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1380684A (zh) * | 2001-04-12 | 2002-11-20 | 华邦电子股份有限公司 | 在半导体晶片上形成自行对准金属硅化物接触物的方法 |
US20060019471A1 (en) * | 2004-07-21 | 2006-01-26 | Samsung Electronics Co., Ltd. | Method for forming silicide nanowire |
CN1862779A (zh) * | 2005-05-09 | 2006-11-15 | 联华电子股份有限公司 | 金属硅化物的制造方法 |
CN1885505A (zh) * | 2005-06-20 | 2006-12-27 | 上海华虹Nec电子有限公司 | 一种钴硅化物的形成方法 |
CN1937181A (zh) * | 2005-09-19 | 2007-03-28 | 联华电子股份有限公司 | 具有镍硅化物的半导体元件与制作镍硅化物的方法 |
CN101106100A (zh) * | 2006-07-10 | 2008-01-16 | 中芯国际集成电路制造(上海)有限公司 | 高深宽比自对准接触刻蚀中减低接触电阻的方法 |
CN101312152A (zh) * | 2007-05-23 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 位线接触的形成方法 |
CN101777491A (zh) * | 2009-01-09 | 2010-07-14 | 中芯国际集成电路制造(上海)有限公司 | 开启接触孔的方法 |
-
2010
- 2010-12-03 CN CN201010573199.9A patent/CN102487002B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1380684A (zh) * | 2001-04-12 | 2002-11-20 | 华邦电子股份有限公司 | 在半导体晶片上形成自行对准金属硅化物接触物的方法 |
US20060019471A1 (en) * | 2004-07-21 | 2006-01-26 | Samsung Electronics Co., Ltd. | Method for forming silicide nanowire |
CN1862779A (zh) * | 2005-05-09 | 2006-11-15 | 联华电子股份有限公司 | 金属硅化物的制造方法 |
CN1885505A (zh) * | 2005-06-20 | 2006-12-27 | 上海华虹Nec电子有限公司 | 一种钴硅化物的形成方法 |
CN1937181A (zh) * | 2005-09-19 | 2007-03-28 | 联华电子股份有限公司 | 具有镍硅化物的半导体元件与制作镍硅化物的方法 |
CN101106100A (zh) * | 2006-07-10 | 2008-01-16 | 中芯国际集成电路制造(上海)有限公司 | 高深宽比自对准接触刻蚀中减低接触电阻的方法 |
CN101312152A (zh) * | 2007-05-23 | 2008-11-26 | 中芯国际集成电路制造(上海)有限公司 | 位线接触的形成方法 |
CN101777491A (zh) * | 2009-01-09 | 2010-07-14 | 中芯国际集成电路制造(上海)有限公司 | 开启接触孔的方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102969276A (zh) * | 2012-12-14 | 2013-03-13 | 复旦大学 | 半导体器件及其制备方法 |
CN102969276B (zh) * | 2012-12-14 | 2015-10-21 | 复旦大学 | 半导体器件及其制备方法 |
CN109148681A (zh) * | 2017-06-16 | 2019-01-04 | 旺宏电子股份有限公司 | 电阻式随机存取存储器及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102487002B (zh) | 2014-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110419104B (zh) | 三维存储装置的阵列共源极结构以及其形成方法 | |
KR101312182B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
TW569451B (en) | Process for fabricating a vertical bipolar junction transistor, process for fabricating an integrated circuit structure, and integrated circuit structure | |
US20140131735A1 (en) | Source and drain doping using doped raised source and drain regions | |
US8026134B2 (en) | Recessed drain and source areas in combination with advanced silicide formation in transistors | |
US9385117B2 (en) | NPN heterojunction bipolar transistor in CMOS flow | |
KR20120023968A (ko) | 트랜지스터 형성 방법, 상보형 트랜지스터 형성 방법 및 이를 이용한 반도체 소자 제조 방법 | |
CN106409679A (zh) | 具有掺杂的隔离绝缘层的鳍式场效应晶体管 | |
US20060134844A1 (en) | Method for fabricating dual work function metal gates | |
CN101159272A (zh) | 混合取向基板上用于嵌入的沟槽存储器的结构及制造方法 | |
CN109427677B (zh) | 半导体结构及其形成方法 | |
CN104241250A (zh) | 用于形成接触件的掺杂保护层 | |
JP2011009412A (ja) | 半導体装置およびその製造方法 | |
KR20120133652A (ko) | 반도체 소자의 제조 방법 | |
US9190418B2 (en) | Junction butting in SOI transistor with embedded source/drain | |
CN103187274A (zh) | 形成半导体器件的方法 | |
CN102646591B (zh) | 晶体管的制造方法 | |
CN102983104B (zh) | Cmos晶体管的制作方法 | |
CN102487002B (zh) | 连接件的制造方法 | |
US9954067B2 (en) | Semiconductor device and manufacturing method thereof | |
CN105990341A (zh) | 半导体结构及其形成方法 | |
CN105789203A (zh) | 一种半导体器件及其制备方法、电子装置 | |
US20080305605A1 (en) | Method for forming surface strap | |
US7989300B2 (en) | Method of manufacturing semiconductor device | |
CN107180764B (zh) | 一种半导体器件及其制造方法、电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |