KR960003170A - 전 듀플렉스 자료 통신용 고속 직렬링크 - Google Patents

Abstract

병렬자료와 직렬자료 사이를 변환시키기 위한 시스템이 설명된다. 시스템에서, 병렬자료의 개별적인 비트는 개별적인 저항기로 래치된다. 각 저항기는 역시 위상조정된 클럭신호를 수신하도록 연결된 상웅하는 AND 게이트로 결합된다. AND 게이트의 출력 단자는 OR 게이트로 연결된다. 시스템을 사용하여 적절히 위상조정된 클럭으로 병렬자료가 직렬자료로 변환된다.

Description

전 듀플렉스 자료 통신용 고속 직렬링크

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 직렬 링크 접속기를 설명하는 더욱 상세한 블럭도표

제2a도는 제2도내의 클럭 도선 배열을 설명하는 더욱더 상세한 도표,

제3도는 클럭 발생기를 설명하는 블럭도표,

제4도는 클럭 발생기를 설명하는 세부 회로도.

Claims (7)

1. 기준 클럭 신호, 기준 클럭 신호를 이에 응답하여 첫번째 전위로부터 두번째 전위로 기준 클럭신호의 전이를 나타내는 첫번째 제어전압과 두번째 전위로부터 첫번째 전위로 기준 클럭 신호의 전이를 나타내는 두번째 제어전압을 공급하도록 결합된 위상 주파수 탐지기, 그리고 각 셀(Cell)이 앞선 셀로부터 제어전압을 수신하고 이를 지연시킨 뒤에 다음의 셀로 공급하도록 연결되며, 제어전압의 차이에 응답하여 한 클럭신호를 공급하며, 마지막 셀이 마지막 클럭신호를 위상 주파수 탐지기로 공급하여 이에 의해 다수의 멀티플 서브주파수 클럭 신호가 발생되도록 하며 이때의 멀터플 서브주파수 클럭신호는 기준클럭신호로부터 균등하게 나뉘어지는 바의 다수의 직렬로 연결된 상태의 지연 셀들을 포함하는 일련의 고속 클럭신호를 발생시키기 위한 회로.
2. 병렬자료를 일시적으로 저장하기 위해 n저장 위치를 갖는 저항기, 각 클럭신호가 모든 다른 클럭신호와는 다른 위상을 갖는 H클럭신호의 소스, 각 게이트가 n개의 클럭신호중 한 신호에 의해 가능해지도록 되는 첫번째 입력노드, n개 저장 위치중 한 위치로부터 자료를 수신하도록 결합되는 두번째 입력노드, 그리고 한 출력 노드를 갖는 다수의 AND 게이트, 그리고 한 노드가 nAND 게이트의 출력 노드 각에 연결되는 n개 입력 노드를 가지며. 회로에 병렬로 공급된 H비트로부터 회로로의 병렬자료가 직렬 출력신호로서 공급되는 직렬 자료 출력 노드를 갖는 OR게이트를 포함하는 n비트의 병렬자료를 n비트의 직렬자료 스크린으로 변환시키기 위한 회로.
3. a) n개의 각기 다른 클럭신호의 소스, b) 각각 첫번개 노드와 첫번째 전위 소스 사이에서 병렬로 연결되고, 세개의 직렬로 연결된 트랜지스터를 포함하는 첫번째 그룹의 회로가지, i) 첫번쌔 그룹의 회로가지의 첫번째 트랜지스터는 제어전극이 n개의 다른 클럭신호 중 하나를 수신하도록 연결되며, ii) 두번째 트랜지스터의 제어전극은 n개의 각기 다른 클럭신호 중 하나를 수신하도록 연결되고, iii) 세번길 트랜지스터의 제어전극은 n개의 각기 다른 클럭신호 중 선택된 신호의 역 신호를 수신하도록 연결되며, 이같이 선랙된 것이 두번째 트랜지스터로 공급된 클럭신호를 다음에 뒤따르는 클럭신호이고, C) 각각 두번째 노드와 첫번래 위상 소스사이에서 병렬로 연결되고, 세개의 직렬로 연결된 트랜지스터를 포함하는 두번째 그룹의 회로가지, i) 두번째 그룹의 회로가지의 첫번째 트랜지스터는 제어전극이 n비트의 병렬자료 하나의 역에 해당하는 신호를 수신하도록 연결되고, ii) 두번째 트랜지스터의 제어전극은 n개의 각기 다른 클럭신호 중 한 신호를 수신하도록 연결되고, iii)세번째 트랜지스터의 제어전극은 n개의 각기다른 클럭신호 중 한 선택된 신호의 역 신호를 수신하도톡 연결되며, 이같이 선택된 것이 두번캐 트랜지스터로 공급된 클럭신호를 다음에 뛰따르는 클럭신호이고, 그리고 d)첫번째와 두번째 노드에 연결되어 이로부터의 신호를 도선으로 공급하도록 하며, 이에 의해 병렬자료가 직렬 자료 스트링으로 변환되고 도선으로 공급되는 가능회로를 포함하는 n비트 병렬자료를 n비트의 직렬자료 스트링으로 변환시키기 위한 회로.
4. 자료 스트림이 입력과 출력자료의 혼합을 가지며, 회로가 송신기로부터 출력 자료신호를 복사하기 위한 첫번째 신호발생기, 그리고 첫번째 신호발생기에 결합된 첫번째 입력노드, 송전선에 결합된 두번째 입력노드, 첫번째 신호발생기로부터의 출력 자료신호를 송전선을 통해 혼합된 신호로부터 빼므로써 이에 의해 입력 자료 스트림을 제공하기 위한 비교회로를 포함하는, 송전선을 통해 자료 스트림으로부터 입력자료를 추출하기 위한 양방향성 브리지 회로.
5. 자료 스트림이 입력과 출력자료의 혼합을 가지며, 회로가 출력 자료 송신의 한 복사본을 수신하도록 연결된 한 제어전극, 전류전원에 연결된 첫번째 전극, 그리고 한 부하를 통해 전원 포인터에 연결된 두번째 전극이 있는 첫번째 트랜지스터, 송전선을 통해 자료 스트림을 수신하도록 연결된 한 제어전극, 전류전원에 연결된 첫번째 전극, 그리고 전류전원에 연결된 두번째 전극이 있는 두번째 트랜지스터, 그리고 입력자료를 공급하기 위한 첫번째 트랜지스터의 두번째 전극에 연결된 출력노드를 포함하는 송전선을 통해 자료 스트림으로부터 입력 자료를 추출하기 위한 양방향성 브리지 회로.
6. 자료 스트림이 입력 및 출력자료의 혼합을 가지며, 회로가 a) 차등 송전선의 첫번째 전극으로 결합된 첫번째 회로, 이 첫번째 회로는 i) 출력 자료송신의 복사를 수신하도록 연결된 제어전극을 가지며, 전류전원에 연결된 첫번째 전극을 가지고, 부하를 통해 전위전원 그리고 한 진실한 출력노드에 연결되어 진실한 출력노드에서 송전선으로부터 진실한 입력자료를 공급하기 위한 두번째 전극을 갖는 첫번째 트랜지스터, ii) 송전선을 통해 자료 스트림을 수신하기 위해 송전선의 첫번째 전극에 결합된 제어전극을 가지며, 전류전원에 연결된 첫번째 전극을 갖고, 한 부하를 통하여 전위전원과 보수 출력노드에 연결되어 보수 출력노드에서 송전선으로부터 보수 입력자료를 공급하기 위한 두번째 전극을 갖는 두번째 트랜지스터를 포함하며, b) 차동 송전선의 두번째 전극에 연결된 두번째 회로, 이 두번째 회로는 i) 출력 자료 전송의 보수복사를 수신하기 위해 결합된 제어전극을 가지며, 전류전원에 연결된 첫번째 전극을 갖고, 보수 출력노드에 연결된 두번째 전극을 갖는 세번째 트랜지스터, ii) 송전선의 두번째 전극에 결합된 제어전극을 가져서 송전선을 통해 자료 스트링을 수신하도록 하고, 전류전원에 연결된 첫번째 전극을 가지며, 진실한 출력노드에 연결된 두번째 전극을 갖는 네번째 트랜지스터를 포함하는, 차동 송전선을 통해 자료 스트림으로부터 입력되는 자료를 추출하기 위한 차동 양방향성 브리지 회로.
7. 직렬자료 입력 스트링을 수신하기 위한 다수의 저항기, 다수의 클럭신호를 다수의 저항기로 공급하기 위한 클럭 발생기회로, 클록신호에 응답하여 저항기내의 자료상태를 탐지하며 이에 응답하여 자료를 나타내는 출력신호를 공급하기 위한 샘플러, 병렬 셈플러로부터 출력신호를 수신하고 이에 음답하여 자료를 단어들로 분배하도록 연결된 자료 정렬기, 대부분의 에지 전이를 갖는 한 위치를 발견하기 위해 자료 샘플로부터 제로크로싱을 탐지하기 위해 자료 정렬기에 연결된 보우터(voter). 그리고 보우터로부터외 직룔자료를 병렬자료로 변환시키기 위한 자료 분리기를 포함하는 직렬 자료 입력 스트림을 병렬 자료 출력 스트림으로 변환시키기 위한 수신기.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.