JP3736831B2 - 信号伝送方法 - Google Patents
信号伝送方法 Download PDFInfo
- Publication number
- JP3736831B2 JP3736831B2 JP08256499A JP8256499A JP3736831B2 JP 3736831 B2 JP3736831 B2 JP 3736831B2 JP 08256499 A JP08256499 A JP 08256499A JP 8256499 A JP8256499 A JP 8256499A JP 3736831 B2 JP3736831 B2 JP 3736831B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- current
- transmission line
- value
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/02—Channels characterised by the type of signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/20—Arrangements affording multiple use of the transmission path using different combinations of lines, e.g. phantom working
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、１ビットに割り当てられている伝送線路を用いて複数のビットの信号を伝送する信号伝送方法に関する。
【０００２】
【従来の技術】
従来から、”０”または”１”の値を有する信号を伝送するために２本の信号線が使用されている。送信側では、送信すべき信号の値に応じた電圧が２本の信号線のそれぞれに印加される。受信側では、２本の信号線の一方に印加される電圧と他方に印加される電圧との差が検出される。例えば、その差が所定の電圧値より大きい場合には受信された信号の値は”１”であると判定され、その差が所定の電圧値より小さい場合には受信された信号の値は”０”であると判定される。このような２本の信号線は、通常、差動信号線と呼ばれる。
【０００３】
このような差動信号線を用いて、３以上の値（以下、”多値”という）を有する信号を伝送する方法としては、例えば、”０”の値に対応する電圧と”１”の値に対応する電圧との間を複数の領域に分割して、複数の領域のそれぞれに”０””１”以外の値を割り当てる方法が知られている。
【０００４】
【発明が解決しようとする課題】
しかし、”０”の値に対応する電圧と”１”の値に対応する電圧との間を複数の領域に分割することにより”多値”を有する信号を伝送する方法によれば、受信側において信号の値を判別する際のマージンが小さくなってしまう。このことは、受信側において信号の値が誤判定される確率を増大させる。
【０００５】
本発明は、上記問題点に鑑みてなされたものであり、受信側において信号の値が誤判定される確率を増大させることなく、１ビットに割り当てられている伝送線路を用いて複数のビットの信号を伝送する信号伝送方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の信号伝送方法は、１ビットに割り当てられている伝送線路を用いて複数のビットの信号を伝送する信号伝送方法であって、複数のビットに複数のパラメータをそれぞれ割り当て、前記複数のビットのそれぞれの値に応じて前記複数のパラメータのそれぞれに”０”または”１”を表す値を設定するステップと、前記設定された値を有する複数のパラメータの組み合わせを表現する電気信号を前記伝送線路に出力するステップと、前記伝送線路から前記電気信号を受け取り、前記電気信号から前記複数のパラメータを抽出するステップと、前記複数のパラメータのそれぞれの値を検出するステップとを包含しており、これにより、上記目的が達成される。
【０００７】
前記複数のパラメータは、前記伝送線路を流れる電流の方向を示す第１パラメータと、前記伝送線路を流れる電流の量を示す第２パラメータと、前記伝送線路に流出する電流の量と前記伝送線路から流入する電流の量とのバランスを示す第３パラメータとを含んでいてもよい。
【０００８】
前記伝送線路は、２本の差動信号線であってもよい。
【０００９】
前記伝送線路は、単一の信号線であってもよい。
【００１０】
以下、作用を説明する。
【００１１】
請求項１に係る信号伝送方法によれば、”０”または”１”を表す値をそれぞれ有する複数のパラメータの組み合わせを表現する電気信号が伝送線路に出力される。その電気信号はその伝送線路から受信される。受信された電気信号から複数のパラメータが抽出され、その複数のパラメータのそれぞれの値が検出される。
【００１２】
このように、送信側では、複数のビットの信号が１ビットに割り当てられている伝送線路を用いて伝送可能な電気信号に符号化され、受信側では、その伝送線路を通って受信された電気信号が複数のビットの信号に復号化される。これにより、１ビットに割り当てられている伝送線路を用いて”多値”を有する信号を伝送することが可能になる。
【００１３】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００１４】
図１は、本発明の信号伝送方法を実現する信号伝送システム１の構成を模式的に示す。
【００１５】
信号伝送システム１は、送信装置１０と、受信装置２０と、送信装置１０と受信装置２０とを接続する伝送線路３０とを含む。伝送線路３０は、１ビットに割り当てられている。
【００１６】
図１に示される例では、伝送線路３０は、信号線３０ａと信号線３０ｂとを含む。信号線３０ａと信号線３０ｂとは差動信号線とも呼ばれる。
【００１７】
送信装置１０は、３ビットの信号（Ａ1，Ａ2，Ａ3）を受け取る。３ビットの信号（Ａ1，Ａ2，Ａ3）によって８（＝２×２×２）個の異なる値が表現され得る。
【００１８】
送信装置１０は、３ビットの信号（Ａ1，Ａ2，Ａ3）を１ビットに割り当てられている伝送線路３０を用いて伝送可能な電気信号に符号化する符号化部１０ａを含む。
【００１９】
ここで、ビットＡ1、ビットＡ2、ビットＡ3は、それぞれ、異なる電気的特性を有するパラメータに割り当てられている。例えば、ビットＡ1は伝送線路３０に流れる電流の方向（以下、電流の方向と略記する）を示すパラメータＰ1に割り当てられ、ビットＡ2は伝送線路３０に流出する電流の量（以下、電流の量と略記する）を示すパラメータＰ2に割り当てられ、ビットＡ3は伝送線路３０に流出する電流の量と伝送線路３０から流入する電流の量とのバランス（以下、電流のバランスと略記する）を示すパラメータＰ3に割り当てられる。
【００２０】
パラメータＰ1〜Ｐ3のそれぞれは、”０”または”１”を表す値を有している。
【００２１】
パラメータＰ1の値と電流の方向との関係は、例えば、表１に示されるように定義される。
【００２２】
【表１】
【００２３】
すなわち、電流が伝送線路３０を時計回り（すなわち、信号線３０ａ−復号化部２０ａ−信号線３０ｂの順）に流れる場合には、パラメータＰ1の値は”０”であり、電流が伝送線路３０を反時計回り（すなわち、信号線３０ｂ−復号化部２０ａ−信号線３０ａの順）に流れる場合には、パラメータＰ1の値は”１”である。
【００２４】
パラメータＰ2の値と電流の量との関係は、例えば、表２に示されるように定義される。
【００２５】
【表２】
【００２６】
すなわち、伝送線路３０に流出する電流の量が小である（例えば、５ｍＡ）場合には、パラメータＰ2の値は”０”であり、伝送線路３０に流出する電流の量が大である（例えば、５．２５ｍＡ）場合には、パラメータＰ2の値は”１”である。
【００２７】
パラメータＰ3の値と電流のバランスとの関係は、例えば、表３に示されるように定義される。
【００２８】
【表３】
【００２９】
すなわち、伝送線路３０から流出する電流の量と伝送線路３０に流入する電流の量とが等しい場合には、パラメータＰ3の値は”０”であり、伝送線路３０から流出する電流の量と伝送線路３０に流入する電流の量とが異なる場合には、パラメータＰ3の値は”１”である。
【００３０】
符号化部１０ａは、ビットＡ1〜ビットＡ3の値に応じてパラメータＰ1〜Ｐ3の値を設定し、パラメータＰ1〜Ｐ3の組み合わせを表現する電気信号を伝送線路３０に出力する。
【００３１】
例えば、（Ａ1，Ａ2，Ａ3）＝（０，１，１）である場合には、符号化部１０ａは、（Ｐ1，Ｐ2，Ｐ3）＝（０，１，１）となるようにパラメータＰ1〜Ｐ3の値を設定し、パラメータＰ1〜Ｐ3の組み合わせを表現する電気信号を伝送線路３０に出力する。この場合、伝送線路３０に出力される電気信号は、電流の方向が時計回りであり（Ｐ1＝”０”）、かつ、電流の量が大であり（Ｐ2＝”１”）、かつ、流出電流の量と流入電流の量とが異なる（Ｐ3＝”１”）電気信号である。
【００３２】
このようにして、符号化部１０ａは、３ビットの信号（Ａ1，Ａ2，Ａ3）を１ビットに割り当てられている伝送線路３０を用いて伝送可能な電気信号に符号化する。その電気信号は、伝送線路３０に出力される。
【００３３】
受信装置２０は、伝送線路３０から電気信号を受け取り、その電気信号を３ビットの信号（Ｂ1，Ｂ2，Ｂ3）に復号化する復号化部２０ａを含む。このような復号化は、電気信号からパラメータＰ1〜Ｐ3を抽出し、パラメータＰ1〜Ｐ3のそれぞれの値を検出することによって達成される。
【００３４】
図２は、信号伝送システム１の構成をより具体的に示す。
【００３５】
送信装置１０において、符号化部１０ａは、３ビットの信号（Ａ1，Ａ2，Ａ3）を制御信号の組（Ｓ1，Ｓ2，Ｓ3）に変換する変換回路１０ｂと、制御信号の組（Ｓ1，Ｓ2，Ｓ3）に応じて電気信号を生成し、その電気信号を伝送線路３０に出力する電気信号出力回路１０ｃとを含む。
【００３６】
電気信号出力回路１０ｃは、＋５ｍＡの定電流源１１２と、＋０．２５ｍＡの定電流源１１４とを含む。定電流源１１２の一端は電源電位に接続されており、他端は信号線１３０ａに接続されている。定電流源１１４の一端は電源電位に接続されており、他端はスイッチ１１６を介して信号線１３０ａに接続されている。信号線１３０ａは、電流方向切り換え回路１３２に接続されている。電源電位は、例えば、３．０Ｖである。
【００３７】
スイッチ１１６のオンオフは、変換回路１０ｂから出力される制御信号Ｓ1によって制御される。制御信号Ｓ1の値が”１”である場合にはスイッチ１１６はオンに制御される。制御信号Ｓ1の値が”０”である場合にはスイッチ１１６はオフに制御される。
【００３８】
電気信号出力回路１０ｃは、−５ｍＡの定電流源１２２と、−０．２５ｍＡの定電流源１２４とをさらに含む。定電流源１２２の一端は接地電位に接続されており、他端は信号線１３０ｂに接続されている。定電流源１２４の一端は接地電位に接続されており、他端はスイッチ１２６を介して信号線１３０ｂに接続されている。信号線１３０ｂは、電流方向切り換え回路１３２に接続されている。接地電位は、例えば、０Ｖである。
【００３９】
スイッチ１２６のオンオフは、変換回路１０ｂから出力される制御信号Ｓ2によって制御される。制御信号Ｓ2の値が”１”である場合にはスイッチ１２６はオンに制御される。制御信号Ｓ2の値が”０”である場合にはスイッチ１２６はオフに制御される。
【００４０】
電気信号出力回路１０ｃは、電流方向切り換え回路１３２をさらに含む。電流方向切り換え回路１３２は、変換回路１０ｂから出力される制御信号Ｓ3に応じて、伝送線路３０（すなわち、信号線３０ａおよび信号線３０ｂ）に流れる電流の方向を切り換える。
【００４１】
制御信号Ｓ3の値が”０”である場合には、電流方向切り換え回路１３２は、信号線１３０ａと信号線３０ａとを電気的に接続し、信号線１３０ｂと信号線３０ｂとを電気的に接続する。これにより、定電流源１１２および定電流源１１４から流出する電流は、時計回り（すなわち、信号線１３０ａ、信号線３０ａ、受信装置２０、信号線３０ｂ、信号線１３０ｂの順）に流れる。
【００４２】
制御信号Ｓ3の値が”１”である場合には、電流方向切り換え回路１３２は、信号線１３０ａと信号線３０ｂとを電気的に接続し、信号線１３０ｂと信号線３０ａとを電気的に接続する。これにより、定電流源１１２および定電流源１１４から流出する電流は、反時計回り（すなわち、信号線１３０ａ、信号線３０ｂ、受信装置２０、信号線３０ａ、信号線１３０ｂの順）に流れる。
【００４３】
表４は、変換回路１０ｂのロジックを示す。
【００４４】
【表４】
【００４５】
表４に示されるロジックは、例えば、数１に示される論理式によって実現され得る。変換回路１０ｂは、数１に示される論理式を満たす任意の論理回路によって構成され得る。
【００４６】
【数１】
ここで、Ａ3バーとはＡ3の否定である。
【００４７】
図２に示される矢印Ａrは、３ビットの信号（Ａ1，Ａ2，Ａ3）＝（０，１，１）を符号化することによって得られる電気信号の流れを示す。
【００４８】
表４によれば、３ビットの信号（Ａ1，Ａ2，Ａ3）＝（０，１，１）は、変換回路１０ｂによって制御信号の組（Ｓ1，Ｓ2，Ｓ3）＝（１，０，０）に変換される。制御信号Ｓ1によってスイッチ１１６がオンに制御される。制御信号Ｓ2によってスイッチ１２６がオフに制御される。制御信号Ｓ3によって電流が時計回りに伝送線路３０を流れるように電流方向切り換え回路１３２が制御される。これにより、定電流源１１２および定電流源１１４からの電流（＋５．２５ｍＡ）が送信装置１０から受信装置２０に向かって信号線３０ａを流れる。また、電流（−５ｍＡ）が受信装置２０から送信装置１０に向かって信号線３０ｂを流れ、定電流源１２２に吸い込まれる。信号線３０ａを流れる電流（＋５．２５ｍＡ）と信号線３０ｂを流れる電流（−５ｍＡ）との差（＋０．２５ｍＡ）は、受信装置２０のコモン電流補償回路２５２によって補償される。
【００４９】
このように、３ビットの信号（Ａ1，Ａ2，Ａ3）＝（０，１，１）を符号化することによって、伝送線路３０に流れる電流の方向が時計回りであり（Ｐ1＝”０”）、かつ、伝送線路３０に流出する電流の量が大（５．２５ｍＡ）であり（Ｐ2＝”１”）、かつ、伝送線路３０に流出する電流の量（５．２５ｍＡ）と伝送線路３０から流入する電流の量（５ｍＡ）とが異なる（Ｐ3＝”１”）電気信号が伝送線路３０に出力される。この電気信号は、（Ｐ1，Ｐ2，Ｐ3）＝（０，１，１）という値を有するパラメータＰ1〜Ｐ3の組み合わせを表現する電気信号である。
【００５０】
図３（ａ）および（ｂ）は、電流方向切り換え回路１３２の構成例を示す。電流方向切り換え回路１３２は、トランジスタ１３２ａ〜１３２ｄを含む。
【００５１】
図３（ａ）において、矢印Ａr1、Ａr2は、制御信号Ｓ3の値が”０”である場合における電流経路を示す。制御信号Ｓ3の値が”０”である場合には、トランジスタ１３２ａとトランジスタ１３２ｄとがオンする。これにより、信号線１３０ａと信号線３０ａとが電気的に接続され、信号線１３０ｂと信号線３０ｂとが電気的に接続される。
【００５２】
図３（ｂ）において、矢印Ａr3、Ａr4は、制御信号Ｓ3の値が”１”である場合における電流経路を示す。制御信号Ｓ3の値が”１”である場合には、トランジスタ１３２ｂとトランジスタ１３２ｃとがオンする。これにより、信号線１３０ａと信号線３０ｂとが電気的に接続され、信号線１３０ｂと信号線３０ａとが電気的に接続される。
【００５３】
図２を参照して、受信装置２０において、復号化部２０ａは、伝送線路３０から電気信号を受け取り、その電気信号に応じて出力電圧ＶC1〜ＶC5を生成する電気信号入力回路２０ｃと、出力電圧の組（ＶC1，ＶC2，ＶC3，ＶC4，ＶC5）を３ビットの信号（Ｂ1，Ｂ2，Ｂ3）に変換する変換回路２０ｂとを含む。
【００５４】
電気信号入力回路２０ｃは、＋５．１２５ｍＡの定電流源２１２と、−５．１２５ｍＡの定電流源２１４と、コンパレータ２２２、２２４、２２６、２２８、２３０と、抵抗２４２、２４４、２４６、２４８と、コモン電流補償回路２５２とを含む。
【００５５】
定電流源２１２の一端は、電源電位に接続されており、他端は抵抗２４６を介してコモン電流補償回路２５２に接続されている。定電流源２１４の一端は、接地電位に接続されており、他端は抵抗２４８を介してコモン電流補償回路２５２に接続されている。電源電位は、例えば、３Ｖであり、接地電位は、例えば、０Ｖである。
【００５６】
抵抗２４２の一端は、信号線３０ａに接続されており、他端は抵抗２４４とコモン電流補償回路２５２とに接続されている。抵抗２４４の一端は、信号線３０ｂに接続されており、他端は抵抗２４２とコモン電流補償回路２５２とに接続されている。抵抗２４２および抵抗２４４は、例えば、５０オームの抵抗値を有する。
【００５７】
コンパレータ２２２、２２４、２２６、２２８、２３０のそれぞれは、＋入力端子と−入力端子とを有している。＋入力端子に入力される電圧が−入力端子に入力される電圧より低い場合には、コンパレータは値”０”を有する信号を出力し、＋入力端子に入力される電圧が−入力端子に入力される電圧より高い場合には、コンパレータは値”１”を有する信号を出力する。
【００５８】
コンパレータ２３０は、パラメータＰ1（電流の方向）の値を検出するために使用される。コンパレータ２３０から出力電圧ＶC5が出力される。
【００５９】
コンパレータ２２２とコンパレータ２２４とは、伝送線路３０を流れる電流の方向が時計回りである場合に、パラメータＰ2（電流の量）の値とパラメータＰ3（電流のバランス）の値とを検出するために使用される。コンパレータ２２２から出力電圧ＶC1が出力される。コンパレータ２２４から出力電圧ＶC2が出力される。
【００６０】
コンパレータ２２６とコンパレータ２２８とは、伝送線路３０を流れる電流の方向が反時計回りである場合に、パラメータＰ2（電流の量）の値とパラメータＰ3（電流のバランス）の値とを検出するために使用される。コンパレータ２２６から出力電圧ＶC3が出力される。コンパレータ２２８から出力電圧ＶC4が出力される。
【００６１】
コモン電流補償回路２５２は、信号線３０ａを流れる電流と信号線３０ｂを流れる電流との差分を補償する。
【００６２】
例えば、送信装置１０から受信装置２０に向かって信号線３０ａを＋５．２５ｍＡの電流が流れ、受信装置２０から送信装置１０に向かって信号線３０ｂを−５ｍＡの電流が流れる場合には、コモン電流補償回路２５２は、＋０．２５ｍＡの電流を吸い込む。また、例えば、送信装置１０から受信装置２０に向かって信号線３０ａを＋５ｍＡの電流が流れ、受信装置２０から送信装置１０に向かって信号線３０ｂを−５．２５ｍＡの電流が流れる場合には、コモン電流補償回路２５２は、−０．２５ｍＡの電流を吐き出す。
【００６３】
図４（ａ）および（ｂ）は、コモン電流補償回路２５２の構成例を示す。図４（ａ）は、＋０．２５ｍＡの電流がコモン電流補償回路２５２に吸い込まれる様子を示し、図４（ｂ）は、−０．２５ｍＡの電流がコモン電流補償回路２５２から吐き出される様子を示す。
【００６４】
表５は、変換回路２０ｂのロジックを示す。
【００６５】
【表５】
【００６６】
表５に示されるロジックは、例えば、数２に示される論理式によって実現され得る。変換回路２０ｂは、数２に示される論理式を満たす任意の論理回路によって構成され得る。
【００６７】
【数２】
ここで、ＶC2バーとはＶC2の否定であり、ＶC4バーとはＶC4の否定である。
【００６８】
このように、復号化部２０ａは、伝送線路３０から電気信号を受け取り、その電気信号を復号化することにより、３ビットの信号（Ｂ1，Ｂ2，Ｂ3）を生成する。
【００６９】
例えば、（Ｐ1，Ｐ2，Ｐ3）＝（０，１，１）という値を有するパラメータＰ1〜Ｐ3の組み合わせを表現する電気信号は、３ビットの信号（Ｂ1，Ｂ2，Ｂ3）＝（０，１，１）に復号化される。３ビットの信号（Ｂ1，Ｂ2，Ｂ3）は、３ビットの信号（Ａ1，Ａ2，Ａ3）に一致する。
【００７０】
このようにして、１ビットに割り当てられている伝送線路３０を用いて、３ビットの信号を送信装置１０から受信装置２０に伝送することが可能になる。
【００７１】
なお、上述した実施の形態では、３ビットの信号を伝送する場合を例にとり説明したが、本発明はこれに限定されない。１ビットに割り当てられた伝送線路を用いてＮ個のパラメータを組み合わせを表現する電気信号を伝送することにより、Ｎビットの信号を伝送することもできる。ここで、Ｎは２以上の任意の整数である。
【００７２】
また、伝送線路３０が１ビットに割り当てられている限り、伝送線路３０は任意の構成をとり得る。例えば、伝送線路３０が１本の信号線から構成されていてもよい。
【００７３】
また、上述した実施の形態では、パラメータＰ2は伝送線路３０に流出する電流の量を示すとしたが、パラメータＰ2は伝送線路３０から流入する電流の量を示すとしてもよい。
【００７４】
【発明の効果】
本発明によれば、”０”または”１”を表す値をそれぞれ有する複数のパラメータの組み合わせを表現する電気信号が伝送線路に出力される。その電気信号はその伝送線路から受信される。受信された電気信号から複数のパラメータが抽出され、その複数のパラメータのそれぞれの値が検出される。これにより、１ビットに割り当てられている伝送線路を用いて、複数のビットの信号を伝送することが可能になる。
【図面の簡単な説明】
【図１】本発明の信号伝送方法を実現する信号伝送システム１の構成を模式的に示す図である。
【図２】信号伝送システム１の構成をより具体的に示す図である。
【図３】（ａ）および（ｂ）は、電流方向切り換え回路１３２の構成例を示す図である。
【図４】（ａ）および（ｂ）は、コモン電流補償回路２５２の構成例を示す図である。
【符号の説明】
１ 信号伝送システム
１０ 送信装置
１０ａ 符号化部
１０ｂ 変換回路
１０ｃ 電気信号出力回路
２０ 受信装置
２０ａ 復号化部
２０ｂ 変換回路
２０ｃ 電気信号入力回路
３０ 伝送線路
３０ａ、３０ｂ 信号線
１１２、１１４、１２２、１２４ 定電流源
１１６、１２６ スイッチ
１３０ａ、１３０ｂ 信号線
１３２ 電流方向切り換え回路
２１２、２１４ 定電流源
２２２、２２４、２２６、２２８、２３０ コンパレータ
２４２、２４４、２４６、２４８ 抵抗
２５２ コモン電流補償回路
【発明の属する技術分野】
本発明は、１ビットに割り当てられている伝送線路を用いて複数のビットの信号を伝送する信号伝送方法に関する。
【０００２】
【従来の技術】
従来から、”０”または”１”の値を有する信号を伝送するために２本の信号線が使用されている。送信側では、送信すべき信号の値に応じた電圧が２本の信号線のそれぞれに印加される。受信側では、２本の信号線の一方に印加される電圧と他方に印加される電圧との差が検出される。例えば、その差が所定の電圧値より大きい場合には受信された信号の値は”１”であると判定され、その差が所定の電圧値より小さい場合には受信された信号の値は”０”であると判定される。このような２本の信号線は、通常、差動信号線と呼ばれる。
【０００３】
このような差動信号線を用いて、３以上の値（以下、”多値”という）を有する信号を伝送する方法としては、例えば、”０”の値に対応する電圧と”１”の値に対応する電圧との間を複数の領域に分割して、複数の領域のそれぞれに”０””１”以外の値を割り当てる方法が知られている。
【０００４】
【発明が解決しようとする課題】
しかし、”０”の値に対応する電圧と”１”の値に対応する電圧との間を複数の領域に分割することにより”多値”を有する信号を伝送する方法によれば、受信側において信号の値を判別する際のマージンが小さくなってしまう。このことは、受信側において信号の値が誤判定される確率を増大させる。
【０００５】
本発明は、上記問題点に鑑みてなされたものであり、受信側において信号の値が誤判定される確率を増大させることなく、１ビットに割り当てられている伝送線路を用いて複数のビットの信号を伝送する信号伝送方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の信号伝送方法は、１ビットに割り当てられている伝送線路を用いて複数のビットの信号を伝送する信号伝送方法であって、複数のビットに複数のパラメータをそれぞれ割り当て、前記複数のビットのそれぞれの値に応じて前記複数のパラメータのそれぞれに”０”または”１”を表す値を設定するステップと、前記設定された値を有する複数のパラメータの組み合わせを表現する電気信号を前記伝送線路に出力するステップと、前記伝送線路から前記電気信号を受け取り、前記電気信号から前記複数のパラメータを抽出するステップと、前記複数のパラメータのそれぞれの値を検出するステップとを包含しており、これにより、上記目的が達成される。
【０００７】
前記複数のパラメータは、前記伝送線路を流れる電流の方向を示す第１パラメータと、前記伝送線路を流れる電流の量を示す第２パラメータと、前記伝送線路に流出する電流の量と前記伝送線路から流入する電流の量とのバランスを示す第３パラメータとを含んでいてもよい。
【０００８】
前記伝送線路は、２本の差動信号線であってもよい。
【０００９】
前記伝送線路は、単一の信号線であってもよい。
【００１０】
以下、作用を説明する。
【００１１】
請求項１に係る信号伝送方法によれば、”０”または”１”を表す値をそれぞれ有する複数のパラメータの組み合わせを表現する電気信号が伝送線路に出力される。その電気信号はその伝送線路から受信される。受信された電気信号から複数のパラメータが抽出され、その複数のパラメータのそれぞれの値が検出される。
【００１２】
このように、送信側では、複数のビットの信号が１ビットに割り当てられている伝送線路を用いて伝送可能な電気信号に符号化され、受信側では、その伝送線路を通って受信された電気信号が複数のビットの信号に復号化される。これにより、１ビットに割り当てられている伝送線路を用いて”多値”を有する信号を伝送することが可能になる。
【００１３】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００１４】
図１は、本発明の信号伝送方法を実現する信号伝送システム１の構成を模式的に示す。
【００１５】
信号伝送システム１は、送信装置１０と、受信装置２０と、送信装置１０と受信装置２０とを接続する伝送線路３０とを含む。伝送線路３０は、１ビットに割り当てられている。
【００１６】
図１に示される例では、伝送線路３０は、信号線３０ａと信号線３０ｂとを含む。信号線３０ａと信号線３０ｂとは差動信号線とも呼ばれる。
【００１７】
送信装置１０は、３ビットの信号（Ａ1，Ａ2，Ａ3）を受け取る。３ビットの信号（Ａ1，Ａ2，Ａ3）によって８（＝２×２×２）個の異なる値が表現され得る。
【００１８】
送信装置１０は、３ビットの信号（Ａ1，Ａ2，Ａ3）を１ビットに割り当てられている伝送線路３０を用いて伝送可能な電気信号に符号化する符号化部１０ａを含む。
【００１９】
ここで、ビットＡ1、ビットＡ2、ビットＡ3は、それぞれ、異なる電気的特性を有するパラメータに割り当てられている。例えば、ビットＡ1は伝送線路３０に流れる電流の方向（以下、電流の方向と略記する）を示すパラメータＰ1に割り当てられ、ビットＡ2は伝送線路３０に流出する電流の量（以下、電流の量と略記する）を示すパラメータＰ2に割り当てられ、ビットＡ3は伝送線路３０に流出する電流の量と伝送線路３０から流入する電流の量とのバランス（以下、電流のバランスと略記する）を示すパラメータＰ3に割り当てられる。
【００２０】
パラメータＰ1〜Ｐ3のそれぞれは、”０”または”１”を表す値を有している。
【００２１】
パラメータＰ1の値と電流の方向との関係は、例えば、表１に示されるように定義される。
【００２２】
【表１】
すなわち、電流が伝送線路３０を時計回り（すなわち、信号線３０ａ−復号化部２０ａ−信号線３０ｂの順）に流れる場合には、パラメータＰ1の値は”０”であり、電流が伝送線路３０を反時計回り（すなわち、信号線３０ｂ−復号化部２０ａ−信号線３０ａの順）に流れる場合には、パラメータＰ1の値は”１”である。
【００２４】
パラメータＰ2の値と電流の量との関係は、例えば、表２に示されるように定義される。
【００２５】
【表２】
すなわち、伝送線路３０に流出する電流の量が小である（例えば、５ｍＡ）場合には、パラメータＰ2の値は”０”であり、伝送線路３０に流出する電流の量が大である（例えば、５．２５ｍＡ）場合には、パラメータＰ2の値は”１”である。
【００２７】
パラメータＰ3の値と電流のバランスとの関係は、例えば、表３に示されるように定義される。
【００２８】
【表３】
すなわち、伝送線路３０から流出する電流の量と伝送線路３０に流入する電流の量とが等しい場合には、パラメータＰ3の値は”０”であり、伝送線路３０から流出する電流の量と伝送線路３０に流入する電流の量とが異なる場合には、パラメータＰ3の値は”１”である。
【００３０】
符号化部１０ａは、ビットＡ1〜ビットＡ3の値に応じてパラメータＰ1〜Ｐ3の値を設定し、パラメータＰ1〜Ｐ3の組み合わせを表現する電気信号を伝送線路３０に出力する。
【００３１】
例えば、（Ａ1，Ａ2，Ａ3）＝（０，１，１）である場合には、符号化部１０ａは、（Ｐ1，Ｐ2，Ｐ3）＝（０，１，１）となるようにパラメータＰ1〜Ｐ3の値を設定し、パラメータＰ1〜Ｐ3の組み合わせを表現する電気信号を伝送線路３０に出力する。この場合、伝送線路３０に出力される電気信号は、電流の方向が時計回りであり（Ｐ1＝”０”）、かつ、電流の量が大であり（Ｐ2＝”１”）、かつ、流出電流の量と流入電流の量とが異なる（Ｐ3＝”１”）電気信号である。
【００３２】
このようにして、符号化部１０ａは、３ビットの信号（Ａ1，Ａ2，Ａ3）を１ビットに割り当てられている伝送線路３０を用いて伝送可能な電気信号に符号化する。その電気信号は、伝送線路３０に出力される。
【００３３】
受信装置２０は、伝送線路３０から電気信号を受け取り、その電気信号を３ビットの信号（Ｂ1，Ｂ2，Ｂ3）に復号化する復号化部２０ａを含む。このような復号化は、電気信号からパラメータＰ1〜Ｐ3を抽出し、パラメータＰ1〜Ｐ3のそれぞれの値を検出することによって達成される。
【００３４】
図２は、信号伝送システム１の構成をより具体的に示す。
【００３５】
送信装置１０において、符号化部１０ａは、３ビットの信号（Ａ1，Ａ2，Ａ3）を制御信号の組（Ｓ1，Ｓ2，Ｓ3）に変換する変換回路１０ｂと、制御信号の組（Ｓ1，Ｓ2，Ｓ3）に応じて電気信号を生成し、その電気信号を伝送線路３０に出力する電気信号出力回路１０ｃとを含む。
【００３６】
電気信号出力回路１０ｃは、＋５ｍＡの定電流源１１２と、＋０．２５ｍＡの定電流源１１４とを含む。定電流源１１２の一端は電源電位に接続されており、他端は信号線１３０ａに接続されている。定電流源１１４の一端は電源電位に接続されており、他端はスイッチ１１６を介して信号線１３０ａに接続されている。信号線１３０ａは、電流方向切り換え回路１３２に接続されている。電源電位は、例えば、３．０Ｖである。
【００３７】
スイッチ１１６のオンオフは、変換回路１０ｂから出力される制御信号Ｓ1によって制御される。制御信号Ｓ1の値が”１”である場合にはスイッチ１１６はオンに制御される。制御信号Ｓ1の値が”０”である場合にはスイッチ１１６はオフに制御される。
【００３８】
電気信号出力回路１０ｃは、−５ｍＡの定電流源１２２と、−０．２５ｍＡの定電流源１２４とをさらに含む。定電流源１２２の一端は接地電位に接続されており、他端は信号線１３０ｂに接続されている。定電流源１２４の一端は接地電位に接続されており、他端はスイッチ１２６を介して信号線１３０ｂに接続されている。信号線１３０ｂは、電流方向切り換え回路１３２に接続されている。接地電位は、例えば、０Ｖである。
【００３９】
スイッチ１２６のオンオフは、変換回路１０ｂから出力される制御信号Ｓ2によって制御される。制御信号Ｓ2の値が”１”である場合にはスイッチ１２６はオンに制御される。制御信号Ｓ2の値が”０”である場合にはスイッチ１２６はオフに制御される。
【００４０】
電気信号出力回路１０ｃは、電流方向切り換え回路１３２をさらに含む。電流方向切り換え回路１３２は、変換回路１０ｂから出力される制御信号Ｓ3に応じて、伝送線路３０（すなわち、信号線３０ａおよび信号線３０ｂ）に流れる電流の方向を切り換える。
【００４１】
制御信号Ｓ3の値が”０”である場合には、電流方向切り換え回路１３２は、信号線１３０ａと信号線３０ａとを電気的に接続し、信号線１３０ｂと信号線３０ｂとを電気的に接続する。これにより、定電流源１１２および定電流源１１４から流出する電流は、時計回り（すなわち、信号線１３０ａ、信号線３０ａ、受信装置２０、信号線３０ｂ、信号線１３０ｂの順）に流れる。
【００４２】
制御信号Ｓ3の値が”１”である場合には、電流方向切り換え回路１３２は、信号線１３０ａと信号線３０ｂとを電気的に接続し、信号線１３０ｂと信号線３０ａとを電気的に接続する。これにより、定電流源１１２および定電流源１１４から流出する電流は、反時計回り（すなわち、信号線１３０ａ、信号線３０ｂ、受信装置２０、信号線３０ａ、信号線１３０ｂの順）に流れる。
【００４３】
表４は、変換回路１０ｂのロジックを示す。
【００４４】
【表４】
表４に示されるロジックは、例えば、数１に示される論理式によって実現され得る。変換回路１０ｂは、数１に示される論理式を満たす任意の論理回路によって構成され得る。
【００４６】
【数１】
【００４７】
図２に示される矢印Ａrは、３ビットの信号（Ａ1，Ａ2，Ａ3）＝（０，１，１）を符号化することによって得られる電気信号の流れを示す。
【００４８】
表４によれば、３ビットの信号（Ａ1，Ａ2，Ａ3）＝（０，１，１）は、変換回路１０ｂによって制御信号の組（Ｓ1，Ｓ2，Ｓ3）＝（１，０，０）に変換される。制御信号Ｓ1によってスイッチ１１６がオンに制御される。制御信号Ｓ2によってスイッチ１２６がオフに制御される。制御信号Ｓ3によって電流が時計回りに伝送線路３０を流れるように電流方向切り換え回路１３２が制御される。これにより、定電流源１１２および定電流源１１４からの電流（＋５．２５ｍＡ）が送信装置１０から受信装置２０に向かって信号線３０ａを流れる。また、電流（−５ｍＡ）が受信装置２０から送信装置１０に向かって信号線３０ｂを流れ、定電流源１２２に吸い込まれる。信号線３０ａを流れる電流（＋５．２５ｍＡ）と信号線３０ｂを流れる電流（−５ｍＡ）との差（＋０．２５ｍＡ）は、受信装置２０のコモン電流補償回路２５２によって補償される。
【００４９】
このように、３ビットの信号（Ａ1，Ａ2，Ａ3）＝（０，１，１）を符号化することによって、伝送線路３０に流れる電流の方向が時計回りであり（Ｐ1＝”０”）、かつ、伝送線路３０に流出する電流の量が大（５．２５ｍＡ）であり（Ｐ2＝”１”）、かつ、伝送線路３０に流出する電流の量（５．２５ｍＡ）と伝送線路３０から流入する電流の量（５ｍＡ）とが異なる（Ｐ3＝”１”）電気信号が伝送線路３０に出力される。この電気信号は、（Ｐ1，Ｐ2，Ｐ3）＝（０，１，１）という値を有するパラメータＰ1〜Ｐ3の組み合わせを表現する電気信号である。
【００５０】
図３（ａ）および（ｂ）は、電流方向切り換え回路１３２の構成例を示す。電流方向切り換え回路１３２は、トランジスタ１３２ａ〜１３２ｄを含む。
【００５１】
図３（ａ）において、矢印Ａr1、Ａr2は、制御信号Ｓ3の値が”０”である場合における電流経路を示す。制御信号Ｓ3の値が”０”である場合には、トランジスタ１３２ａとトランジスタ１３２ｄとがオンする。これにより、信号線１３０ａと信号線３０ａとが電気的に接続され、信号線１３０ｂと信号線３０ｂとが電気的に接続される。
【００５２】
図３（ｂ）において、矢印Ａr3、Ａr4は、制御信号Ｓ3の値が”１”である場合における電流経路を示す。制御信号Ｓ3の値が”１”である場合には、トランジスタ１３２ｂとトランジスタ１３２ｃとがオンする。これにより、信号線１３０ａと信号線３０ｂとが電気的に接続され、信号線１３０ｂと信号線３０ａとが電気的に接続される。
【００５３】
図２を参照して、受信装置２０において、復号化部２０ａは、伝送線路３０から電気信号を受け取り、その電気信号に応じて出力電圧ＶC1〜ＶC5を生成する電気信号入力回路２０ｃと、出力電圧の組（ＶC1，ＶC2，ＶC3，ＶC4，ＶC5）を３ビットの信号（Ｂ1，Ｂ2，Ｂ3）に変換する変換回路２０ｂとを含む。
【００５４】
電気信号入力回路２０ｃは、＋５．１２５ｍＡの定電流源２１２と、−５．１２５ｍＡの定電流源２１４と、コンパレータ２２２、２２４、２２６、２２８、２３０と、抵抗２４２、２４４、２４６、２４８と、コモン電流補償回路２５２とを含む。
【００５５】
定電流源２１２の一端は、電源電位に接続されており、他端は抵抗２４６を介してコモン電流補償回路２５２に接続されている。定電流源２１４の一端は、接地電位に接続されており、他端は抵抗２４８を介してコモン電流補償回路２５２に接続されている。電源電位は、例えば、３Ｖであり、接地電位は、例えば、０Ｖである。
【００５６】
抵抗２４２の一端は、信号線３０ａに接続されており、他端は抵抗２４４とコモン電流補償回路２５２とに接続されている。抵抗２４４の一端は、信号線３０ｂに接続されており、他端は抵抗２４２とコモン電流補償回路２５２とに接続されている。抵抗２４２および抵抗２４４は、例えば、５０オームの抵抗値を有する。
【００５７】
コンパレータ２２２、２２４、２２６、２２８、２３０のそれぞれは、＋入力端子と−入力端子とを有している。＋入力端子に入力される電圧が−入力端子に入力される電圧より低い場合には、コンパレータは値”０”を有する信号を出力し、＋入力端子に入力される電圧が−入力端子に入力される電圧より高い場合には、コンパレータは値”１”を有する信号を出力する。
【００５８】
コンパレータ２３０は、パラメータＰ1（電流の方向）の値を検出するために使用される。コンパレータ２３０から出力電圧ＶC5が出力される。
【００５９】
コンパレータ２２２とコンパレータ２２４とは、伝送線路３０を流れる電流の方向が時計回りである場合に、パラメータＰ2（電流の量）の値とパラメータＰ3（電流のバランス）の値とを検出するために使用される。コンパレータ２２２から出力電圧ＶC1が出力される。コンパレータ２２４から出力電圧ＶC2が出力される。
【００６０】
コンパレータ２２６とコンパレータ２２８とは、伝送線路３０を流れる電流の方向が反時計回りである場合に、パラメータＰ2（電流の量）の値とパラメータＰ3（電流のバランス）の値とを検出するために使用される。コンパレータ２２６から出力電圧ＶC3が出力される。コンパレータ２２８から出力電圧ＶC4が出力される。
【００６１】
コモン電流補償回路２５２は、信号線３０ａを流れる電流と信号線３０ｂを流れる電流との差分を補償する。
【００６２】
例えば、送信装置１０から受信装置２０に向かって信号線３０ａを＋５．２５ｍＡの電流が流れ、受信装置２０から送信装置１０に向かって信号線３０ｂを−５ｍＡの電流が流れる場合には、コモン電流補償回路２５２は、＋０．２５ｍＡの電流を吸い込む。また、例えば、送信装置１０から受信装置２０に向かって信号線３０ａを＋５ｍＡの電流が流れ、受信装置２０から送信装置１０に向かって信号線３０ｂを−５．２５ｍＡの電流が流れる場合には、コモン電流補償回路２５２は、−０．２５ｍＡの電流を吐き出す。
【００６３】
図４（ａ）および（ｂ）は、コモン電流補償回路２５２の構成例を示す。図４（ａ）は、＋０．２５ｍＡの電流がコモン電流補償回路２５２に吸い込まれる様子を示し、図４（ｂ）は、−０．２５ｍＡの電流がコモン電流補償回路２５２から吐き出される様子を示す。
【００６４】
表５は、変換回路２０ｂのロジックを示す。
【００６５】
【表５】
表５に示されるロジックは、例えば、数２に示される論理式によって実現され得る。変換回路２０ｂは、数２に示される論理式を満たす任意の論理回路によって構成され得る。
【００６７】
【数２】
【００６８】
このように、復号化部２０ａは、伝送線路３０から電気信号を受け取り、その電気信号を復号化することにより、３ビットの信号（Ｂ1，Ｂ2，Ｂ3）を生成する。
【００６９】
例えば、（Ｐ1，Ｐ2，Ｐ3）＝（０，１，１）という値を有するパラメータＰ1〜Ｐ3の組み合わせを表現する電気信号は、３ビットの信号（Ｂ1，Ｂ2，Ｂ3）＝（０，１，１）に復号化される。３ビットの信号（Ｂ1，Ｂ2，Ｂ3）は、３ビットの信号（Ａ1，Ａ2，Ａ3）に一致する。
【００７０】
このようにして、１ビットに割り当てられている伝送線路３０を用いて、３ビットの信号を送信装置１０から受信装置２０に伝送することが可能になる。
【００７１】
なお、上述した実施の形態では、３ビットの信号を伝送する場合を例にとり説明したが、本発明はこれに限定されない。１ビットに割り当てられた伝送線路を用いてＮ個のパラメータを組み合わせを表現する電気信号を伝送することにより、Ｎビットの信号を伝送することもできる。ここで、Ｎは２以上の任意の整数である。
【００７２】
また、伝送線路３０が１ビットに割り当てられている限り、伝送線路３０は任意の構成をとり得る。例えば、伝送線路３０が１本の信号線から構成されていてもよい。
【００７３】
また、上述した実施の形態では、パラメータＰ2は伝送線路３０に流出する電流の量を示すとしたが、パラメータＰ2は伝送線路３０から流入する電流の量を示すとしてもよい。
【００７４】
【発明の効果】
本発明によれば、”０”または”１”を表す値をそれぞれ有する複数のパラメータの組み合わせを表現する電気信号が伝送線路に出力される。その電気信号はその伝送線路から受信される。受信された電気信号から複数のパラメータが抽出され、その複数のパラメータのそれぞれの値が検出される。これにより、１ビットに割り当てられている伝送線路を用いて、複数のビットの信号を伝送することが可能になる。
【図面の簡単な説明】
【図１】本発明の信号伝送方法を実現する信号伝送システム１の構成を模式的に示す図である。
【図２】信号伝送システム１の構成をより具体的に示す図である。
【図３】（ａ）および（ｂ）は、電流方向切り換え回路１３２の構成例を示す図である。
【図４】（ａ）および（ｂ）は、コモン電流補償回路２５２の構成例を示す図である。
【符号の説明】
１ 信号伝送システム
１０ 送信装置
１０ａ 符号化部
１０ｂ 変換回路
１０ｃ 電気信号出力回路
２０ 受信装置
２０ａ 復号化部
２０ｂ 変換回路
２０ｃ 電気信号入力回路
３０ 伝送線路
３０ａ、３０ｂ 信号線
１１２、１１４、１２２、１２４ 定電流源
１１６、１２６ スイッチ
１３０ａ、１３０ｂ 信号線
１３２ 電流方向切り換え回路
２１２、２１４ 定電流源
２２２、２２４、２２６、２２８、２３０ コンパレータ
２４２、２４４、２４６、２４８ 抵抗
２５２ コモン電流補償回路
Claims (4)
- １ビットに割り当てられている伝送線路を用いて２ビットの信号を伝送する信号伝送方法であって、
前記２ビットの信号のそれぞれに、前記伝送線路を流れる電流の方向を示す”０”または”１”の値が設定される第１パラメータと、前記伝送線路を流れる電流量の大小を示す”０”または”１”の値が設定される第２パラメータと、前記伝送線路に流出する電流の量と前記伝送線路から流入する電流の量とのバランスを示す”０”または”１”の値が設定される第３パラメータとから選択される２つのパラメータをそれぞれ割り当てるステップと、
前記２ビットの信号のそれぞれに割り当てられた前記各パラメータに、前記２ビットの信号のそれぞれに対応させて”０”または”１”の値をそれぞれ設定するステップと、
前記各パラメータに設定された”０”または”１”の値にてそれぞれ示される特性に制御された電流を前記伝送線路に出力するステップと、
前記伝送線路を伝送された前記電流を受信すると、該電流に基づいて、前記各パラメータに対応する前記電流の特性をそれぞれ抽出するステップと、
抽出された前記電流の特性に基づいて、前記各パラメータにそれぞれ設定された”０”または”１”の値を検出して前記２ビットの信号を生成するステップと
を包含する信号伝送方法。 - １ビットに割り当てられている伝送線路を用いて３ビットの信号を伝送する信号伝送方法であって、
前記３ビットの信号のそれぞれに、前記伝送線路を流れる電流の方向を示す”０”または”１”の値が設定される第１パラメータと、前記伝送線路を流れる電流量の大小を示す”０”または”１”の値が設定される第２パラメータと、前記伝送線路に流出する電流の量と前記伝送線路から流入する電流の量とのバランスを示す”０”または”１”の値が設定される第３パラメータとをそれぞれ割り当てるステップと、
前記３ビットの信号のそれぞれに割り当てられた前記第１、第２、第３の各パラメータに、前記３ビットの信号のそれぞれに対応させて”０”または”１”の値をそれぞれ設定するステップと、
前記第１、第２、第３の各パラメータに設定された”０”または”１”の値にてそれぞれ示される前記電流の方向、前記電流量および前記バランスになった電流を前記伝送線路に出力するステップと、
前記伝送線路を伝送された前記電流を受信すると、該電流に基づいて、前記電流の方向、前記電流の量および前記バランスをそれぞれ抽出するステップと、
抽出された前記電流の方向、前記電流の量および前記バランスに基づいて、前記第１、第２、第３の各パラメータにそれぞれ設定された”０”または”１”の値を検出して前記３ビットの信号を生成するステップと
を包含する信号伝送方法。 - 前記伝送線路は、２本の差動信号線である、請求項１または２に記載の信号伝送方法。
- 前記伝送線路は、単一の信号線である、請求項１または２に記載の信号伝送方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08256499A JP3736831B2 (ja) | 1999-03-25 | 1999-03-25 | 信号伝送方法 |
| US09/533,982 US6246724B1 (en) | 1999-03-25 | 2000-03-23 | Signal transfer method |
| DE60022937T DE60022937T2 (de) | 1999-03-25 | 2000-03-24 | Datenkodierung zur Übertragung auf differenziellen Leitungen |
| EP00106421A EP1041782B1 (en) | 1999-03-25 | 2000-03-24 | Encoding of data for transmission over differential lines |
| KR10-2000-0015059A KR100385253B1 (ko) | 1999-03-25 | 2000-03-24 | 신호 전송 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08256499A JP3736831B2 (ja) | 1999-03-25 | 1999-03-25 | 信号伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000278329A JP2000278329A (ja) | 2000-10-06 |
| JP3736831B2 true JP3736831B2 (ja) | 2006-01-18 |
Family
ID=13777996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08256499A Expired - Fee Related JP3736831B2 (ja) | 1999-03-25 | 1999-03-25 | 信号伝送方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6246724B1 (ja) |
| EP (1) | EP1041782B1 (ja) |
| JP (1) | JP3736831B2 (ja) |
| KR (1) | KR100385253B1 (ja) |
| DE (1) | DE60022937T2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0028134D0 (en) | 2000-11-17 | 2001-01-03 | Texas Instruments Ltd | Improvements in or relating to systems for data transmission |
| US7154307B2 (en) * | 2003-11-24 | 2006-12-26 | Fairchild Semiconductor Corporation | Current transfer logic |
| JP2007074444A (ja) * | 2005-09-07 | 2007-03-22 | Sharp Corp | 情報処理装置及び情報処理方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4121050A (en) * | 1977-02-02 | 1978-10-17 | The United States Of America As Represented By The Secretary Of The Air Force | Differential tri-phase shift keyed modulation |
| US4542517A (en) * | 1981-09-23 | 1985-09-17 | Honeywell Information Systems Inc. | Digital serial interface with encode logic for transmission |
| US4500988A (en) * | 1982-03-08 | 1985-02-19 | Sperry Corporation | VLSI Wired-OR driver/receiver circuit |
| US4556864A (en) * | 1982-08-26 | 1985-12-03 | Roy Joseph J | Apparatus and method for communicating digital information on AC power lines |
| DE3632840A1 (de) * | 1986-09-26 | 1988-04-07 | Endress Hauser Gmbh Co | Verfahren und anordnung zur uebertragung binaer codierter informationen in einer messanordnung |
| DE3809300A1 (de) * | 1988-03-19 | 1989-09-28 | Bosch Gmbh Robert | Vorrichtung zum wechselseitigen uebertragen von gleichstromsignalen und tonfrequenzsignalen |
| US5436887A (en) * | 1993-01-29 | 1995-07-25 | Storage Technology Corporation | Digital full-duplex transceiver |
| US5384769A (en) * | 1993-03-19 | 1995-01-24 | Apple Computer, Inc. | Method and apparatus for a bus transceiver incorporating a high speed binary data transfer mode with a ternary control transfer mode having a full duplex, dominant logic transmission scheme |
| JP3303469B2 (ja) | 1993-06-08 | 2002-07-22 | 古河電気工業株式会社 | 多重伝送システム |
| US5714904A (en) | 1994-06-06 | 1998-02-03 | Sun Microsystems, Inc. | High speed serial link for fully duplexed data communication |
| US5905769A (en) | 1996-05-07 | 1999-05-18 | Silicon Image, Inc. | System and method for high-speed skew-insensitive multi-channel data transmission |
-
1999
- 1999-03-25 JP JP08256499A patent/JP3736831B2/ja not_active Expired - Fee Related
-
2000
- 2000-03-23 US US09/533,982 patent/US6246724B1/en not_active Expired - Fee Related
- 2000-03-24 DE DE60022937T patent/DE60022937T2/de not_active Expired - Lifetime
- 2000-03-24 KR KR10-2000-0015059A patent/KR100385253B1/ko not_active IP Right Cessation
- 2000-03-24 EP EP00106421A patent/EP1041782B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE60022937D1 (de) | 2005-11-10 |
| KR20000071482A (ko) | 2000-11-25 |
| KR100385253B1 (ko) | 2003-05-27 |
| EP1041782B1 (en) | 2005-10-05 |
| US6246724B1 (en) | 2001-06-12 |
| DE60022937T2 (de) | 2006-06-29 |
| JP2000278329A (ja) | 2000-10-06 |
| EP1041782A3 (en) | 2003-08-13 |
| EP1041782A2 (en) | 2000-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5897038B2 (ja) | プリエンファシスを備えた電圧モードドライバ | |
| EP3167579B1 (en) | Data link power reduction technique using bipolar pulse amplitude modulation | |
| US7456778B2 (en) | Method and apparatus for calibrating a multi-level current mode driver having a plurality of source calibration signals | |
| US7072415B2 (en) | Method and apparatus for generating multi-level reference voltage in systems using equalization or crosstalk cancellation | |
| EP3041181B1 (en) | Driver circuit for signal transmission and control method of driver circuit | |
| WO2017221508A1 (ja) | リンギング抑制回路 | |
| US9483435B2 (en) | USB transceiver | |
| US5317597A (en) | Resistance coupled data transmission arrangement | |
| US20050053171A1 (en) | Systems for data transmission | |
| KR102240295B1 (ko) | 미스매칭된 차동 회로 | |
| EP1990917A1 (en) | Analog-to-digital converter | |
| US7027522B2 (en) | Systems for data transmission | |
| JP3736831B2 (ja) | 信号伝送方法 | |
| EP1410588B1 (en) | Communication system, multilevel signal and mulitlevel signal driver using equalization or crosstalk cancellation | |
| US20050047511A1 (en) | Data receiver and data transmission system | |
| US4507621A (en) | Generating quasi-random sequences in AMI code | |
| JP2005210695A (ja) | データ伝送方式およびデータ伝送回路 | |
| JP3288259B2 (ja) | ３値信号入力回路 | |
| KR20020064666A (ko) | 드라이버회로 및 데이터 통신장치 | |
| JP3664953B2 (ja) | 半導体集積回路装置 | |
| JP5085382B2 (ja) | 伝送装置及び二重伝送方式 | |
| JPH10303994A (ja) | 送信回路、受信回路および送受信回路 | |
| US7952384B2 (en) | Data transmitter and related semiconductor device | |
| JPH06125262A (ja) | インターフェイス回路 | |
| SE521549C2 (sv) | Sändare/mottagare för dubbelriktad kommunikation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050812 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051024 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |